KR100390901B1 - 에스램 소자의 트랜지스터 제조방법 - Google Patents
에스램 소자의 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR100390901B1 KR100390901B1 KR10-2000-0084166A KR20000084166A KR100390901B1 KR 100390901 B1 KR100390901 B1 KR 100390901B1 KR 20000084166 A KR20000084166 A KR 20000084166A KR 100390901 B1 KR100390901 B1 KR 100390901B1
- Authority
- KR
- South Korea
- Prior art keywords
- ion implantation
- cell region
- polysilicon film
- impurity ion
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 79
- 239000012535 impurity Substances 0.000 claims abstract description 54
- 238000005468 ion implantation Methods 0.000 claims abstract description 54
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 45
- 229920005591 polysilicon Polymers 0.000 claims abstract description 45
- 230000003647 oxidation Effects 0.000 claims abstract description 32
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 32
- 230000002093 peripheral effect Effects 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 238000000059 patterning Methods 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims abstract description 12
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 16
- 150000004767 nitrides Chemical class 0.000 claims description 15
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 13
- 239000007789 gas Substances 0.000 claims description 11
- 229910052785 arsenic Inorganic materials 0.000 claims description 10
- 229910052698 phosphorus Inorganic materials 0.000 claims description 10
- 239000011574 phosphorus Substances 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 239000010408 film Substances 0.000 description 63
- 239000010410 layer Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/18—Peripheral circuit regions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 에스램 소자의 트랜지스터 제조방법에 관한 것으로, 셀 영역과 주변 영역을 포함하는 반도체 기판 전면상에 게이트 절연막을 증착하는 단계; 상기 게이트 절연막 상부에 도핑되지 않은 폴리실리콘막을 증착하는 단계; 상기 셀 영역상의 도핑되지 않은 폴리실리콘막상에 불순물 이온주입을 수행하는 단계; 상기 불순물 이온주입 공정 후의 결과물 전면상에 이후 형성될 산화막의 두께를 조절 공정을 수행하는 단계; 상기 산화막 두께 조절 공정 후의 결과물을 소정부분 패터닝하여 상기 셀 영역 및 주변 영역상에 게이트를 형성하는 단계; 및 상기 게이트 형성 후의 결과물상에 데미지를 줄이기 위한 산화 공정을 수행하는 단계를 포함하는 것을 특징으로 한다. 이에의해 폴리실리콘막 상에 산화막의 두께를 조절할 수 있다.
Description
본 발명은 에스램(SRAM) 소자의 트랜지스터 제조방법에 관한 것으로, 보다 구체적으로는, 식각 마진 확보와 전기적 특성을 향상시키는 트랜지스터 제조방법에 관한 것이다.
0.18㎛ 이하의 에스램 소자에서 트랜지스터를 형성한 다음, 금속배선을 형성하기 위한 콘택홀 형성시, 트랜지스터의 게이트 전극 상부에 산화 잔류물이 발생하는 문제점이 발생되었다. 이러한 산화 잔류물로 인하여 콘택저항이 증가되고, 에스램 소자의 전기적 특성이 저하되는 문제점이 있다.
일반적으로 트랜지스터 형성공정은 도 1에 도시된 바와같이, 셀영역(2a) 및 주변영역(2b)을 포함하는 반도체 기판(1) 상에 두차례의 불순물 이온주입, 예컨대, 인(P31) 및 비소(As75)가 차례로 이온주입된 게이트(5)가 형성되어 있다. 이러한 게이트(5)는 게이트 절연막(3)과 도핑된 폴리실리콘막(4)로 구성된다. 그런다음, 게이트(5) 형성과정에서 플라즈마에 의한 데미지를 줄이기 위하여 산화공정을 실시함으로써 도핑된 폴리실리콘막(4) 상에 박막의 산화막(6)을 형성한다. 그리고나서, 게이트(5)가 형성된 반도체 기판(1) 전면상에 콘택홀(h)을 구비하는 층간절연막(7)을 증착한다. 이어서, 콘택홀(h) 상에 금속막(도시되지 않음)을 매립하여 금속배선을 형성한다.
그러나, 상기와 같이 형성된 에스램 소자의 금속배선 형성시 다음과 같은 문제점이 발생한다.
도 2a는 금속배선을 형성하기 위한 콘택홀 형성 후의 TEM 관찰을 실시한 데이타이며, 도 2b는 μ-EDS 및 회절패턴을 분석한 데이타를 도시한 것이다.
분석결과 콘택홀 형성 후의 잔여물은 산화물(SiO2)로 판명되었으며 이는 도 1에서 플라즈마에 의한 데미지를 줄이기 위한 산화공정이 과도하게 산화됨으로써 콘택홀을 형성할 때, 식각공정에서 식각이 진행되지 않고 도핑된 폴리실리콘막(4) 상부에 잔류 산화물이 남게 된다. 이는 셀 영역(2a)에서의 도핑된 폴리실리콘막(4) 상에서의 산화 속도가 매우 빠르기 때문에, 불순물 이온주입 공정에 의한 도핑된 폴리실리콘막(4) 표면이 데미지를 받음으로써 산화의 속도가 증가된다. 이러한 잔류 산화물을 제거하기 위해 과도 식각을 수행하면 기판의 손실 유발 및 소자의 전기적 특성을 저하시키므로 식각공정에서도 마진(margin)이 부족하다.
상기와 같은 잔류 산화물은 향후 식각 공정에서도 완전한 제거가 어려워 콘택저항의 전기적 오픈 문제와 누설전류의 문제를 야기한다.
따라서, 본 발명은 상기와 같은 문제점을 달성하기 위하여 안출된 것으로, 산화막 두께를 조절함으로써 잔류 산화물이 억제될 수 있도록 하는 에스램 소자의 트랜지스터 제조방법을 제공하는데 그 목적이 있다.
도 1은 종래의 에스램 소자의 트랜지스터 제조방법을 설명하기 위한 도면.
도 2a 및 도 2b는 종래의 에스램 소자의 트랜지스터 제조방법에 있어서, 콘택홀 형성시 문제점을 설명하기 위한 도면.
도 3a 내지 도 3c는 본 발명의 에스램 소자의 트랜지스터 제조방법을 설명하기 위한 도면.
도 4는 본 발명의 트랜지스터 제조방법의 다른 실시예를 설명하기 위한 도면.
도 5a 및 도 5b는 본 발명의 트랜지스터 제조방법의 다른 실시예를 설명하기 위한 도면.
* 도면의 주요 부분에 대한 부호 설명 *
11 : 반도체 기판 12a : 셀 영역
12b : 주변 영역 13 : 게이트 절연막
14 : 도핑되지 않은 폴리실리콘막
14a : 도핑된 폴리실리콘막 15 : 캡핑 질화막
16 : 게이트 17 : 산화막
a : 제1 불순물 이온주입 b : 제2 불순물 이온주입
상기와 같은 목적을 달성하기 위하여, 본 발명의 에스램 소자의 트랜지스터 제조방법은 셀 영역과 주변 영역이 구비된 반도체 기판을 제공하는 단계; 기판 상에 불순물이 도핑되지 않은 폴리실리콘막을 증착하는 단계; 셀 영역의 도핑되지 않은 폴리실리콘막 상에 선택적으로 불순물 이온주입을 수행하는 단계; 상기 결과의 폴리실리콘막 전면에 캡핑질화막을 증착하는 단계; 캡핑질화막 및 폴리실리콘막을 선택 식각하여 셀영역 및 주변영역에 각각의 게이트를 형성하는 단계; 및 게이트가 구비된 결과물에 산화 공정을 진행시켜 각각의 게이트 상에 산화막을 형성하는 단계를 포함하는 것을 특징으로 한다.상기 불순물 이온 주입은 2 단계, 즉, 제1 이온주입 단계와, 제2 이온주입 단계로 나누어 진행하며, 상기 제 1이온주입 단계는 인(P31)을 이용하여 수행하고, 상기 제 2이온주입 단계는 비소(As75)를 이용하여 수행한다.상기 제1 및 제2 이온주입 단계에서, 이온도우즈는 5E14 ~3E15 ion/cm3 이고, 에너지는 15~60keV 범위로 공급한다.상기 캡핑질화막 형성 공정은 챔버 내에 소오스가스로서 NH3및 SiH2Cl2 가스를 공급하고, 챔버 내의 온도 및 압력을 600 ~ 850℃ 및 100 ~500mTorr으로 유지한 상태에서 진행한다.상기 NH3가스의 유량은 0.01 ~ 0.5 SLPM 로 공급하며,상기 SiH2Cl2가스의 유량은 0.01 ~ 0.5 SLPM로 공급한다.본 발명의 에스램 소자의 트랜지스터 제조 방법은 셀 영역과 주변 영역이 구비된 반도체 기판을 제공하는 단계; 기판 상에 불순물이 도핑되지 않은 폴리실리콘막을 증착하는 단계; 셀 영역의 도핑되지 않은 폴리실리콘막 상에 선택적으로 불순물 이온주입을 수행하는 단계; 불순물 이온주입 후의 결과물을 소정부분 패터닝하여 셀 영역 및 주변 영역에 각각의 게이트를 형성하는 단계; 게이트 구조에 질소가스를 이용하여 어닐링을 실시하는 단계;및 게이트가 구비된 결과물에 산화 공정을 진행시켜 각각의 게이트 상에 산화막을 형성하는 단계를 포함하는 것을 특징으로 한다.상기 어닐링 공정에서, 어닐링 온도 및 시간은 400 ~ 850℃ 및 10분 ~ 1시간 범위내에서 수행한다.본 발명의 에스램 소자의 트랜지스터 제조 방법은 셀 영역과 주변 영역을 포함하는 반도체 기판을 제공하는 단계; 기판 상에 도핑되지 않은 폴리실리콘막을 증착하는 단계; 셀 영역상의 도핑되지 않은 폴리실리콘막상에 불순물 이온주입을 수행하는 단계; 불순물 이온주입 후의 결과물을 소정부분 패터닝하여 셀 영역 및 주변 영역 상에 각각의 게이트를 형성하는 단계; 및 게이트가 구비된 결과물 전면에 급속 열처리 및 급속 열산화 중 어느 하나의 공정을 진행시켜 각각의 게이트 상에 산화막을 형성하는 단계를 포함하는 것을 특징으로 한다.상기 급속 열처리 및 상기 급속 열산화 공정은 750 ~ 850℃ 온도에서 수행한다.본 발명의 에스램 소자의 트랜지스터 제조 방법은 셀 영역과 주변 영역이 구비된 반도체 기판을 제공하는 단계; 기판 상에 불순물이 도핑되지 않은 폴리실리콘막을 증착하는 단계; 셀 영역의 도핑되지 않은 폴리실리콘막 상에 선택적으로 불순물 이온주입을 수행하는 단계; 불순물 이온주입 후의 결과물을 선택 식각하여 셀영역 및 주변영역에 각각의 게이트를 형성하는 단계; 및 게이트가 구비된 결과물에 산화 공정을 진행시켜 상기 각각의 게이트 상에 산화막을 형성하는 단계를 포함하는 것을 특징으로 한다.상기 불순물 이온 주입공정은 틸트 0 ~ 57도 및 트위스트 0 ~ 35도 각도로 진행한다. 이때, 상기 불순물 이온 주입공정은 인(P31) 또는 비소(As75)를 주입한다. 상기 인(P31)의 도우즈는 2E14 ~ 4E15 ion/cm3 이고, 공급에너지 5keV ~ 30keV이고, 상기 비소(As75)의 도우즈 2E14 ~ 4E15 ion/cm3 이고, 공급에너지 10keV ~ 30keV 이다.
(실시예)
이하, 첨부된 도면을 참조하여, 본 발명의 에스램 소자의 트랜지스터 제조방법에 대한 바람직한 실시예를 상세히 설명한다.
도 3a 내지 도 3c는 본 발명의 에스램 소자의 트랜지스터 제조방법에 대한 일실시예를 도시한 단면도이다.
먼저, 도 3a를 참조하면, 셀 영역 및 주변영역(12a, 12b)을 포함하는 반도체 기판(11) 전면상에 게이트 절연막(13)과 도핑되지 않은 폴리실리콘막(14)을 차례로 증착한다. 그런다음, 셀 영역(12a) 상부에 증착된 도핑되지 않은 폴리실리콘막(14) 상부에 불순물 이온주입 공정을 실시하여 도핑된 폴리실리콘막(14a)을 형성한다. 상기 불순물 이온주입 공정은 두 단계로 실시하는데, 제1 불순물 이온주입(a)은인(P31)을 이용하여 진행하고, 이어서 제1 불순물 이온주입된 폴리실리콘막상에 제2 불순물 이온주입 공정을 실시한다. 이 때, 상기 제2 불순물 이온주입(b) 공정은 비소(As75)를 이용하여 진행한다. 이러한 제1, 제2 불순물 이온주입 공정은 농도 5E14 ~ 3E15 및 에너지를 15keV ~ 60keV 범위로 진행한다.
다음, 도 3b를 참조하면, 상기 두 단계의 불순물 이온주입이 수행된 결과물 전면상에 캡핑 질화막(15)을 형성한다. 여기서, 캡핑 질화막(15)은 후속 패터닝으로 인한 반도체 기판 및 게이트 표면상의 플라즈마 데미지를 제거하기 위하여 산화공정을 수행하기전, 배리어막을 역할을 수행함으로써, 후속 산화 공정후 산화막의 최종 두께에 대한 마진을 확보할 수 있다.
이러한 캡핑질화막(15)은 챔버내의 온도 600 ~ 850℃ 범위에서 NH3및 SiH2Cl2(DCS:DiChloroSilane)가스를 여기하고, 압력 100 ~500mTorr 하에서 형성할 수 있다. 이 때, 상기 NH3가스는 유량 0.01 ~ 0.5 SLPM 및 상기 SiH2Cl2 가스는 유량 0.01 ~ 0.5 SLPM 정도를 여기한다.
다음, 도 3c를 참조하면, 캡핑질화막(15)이 형성된 결과물을 소정부분 패터닝하여 셀 영역 및 주변 영역(12a , 12b)상에 게이트(16)를 형성한다. 그런다음, 상기 패터닝 공정으로 인한 플라즈마 데미지를 감소하기 위하여 게이트(16)가 형성된 결과물 전면상에 산화공정을 수행하여 도핑된 폴리실리콘막(14a) 및 도핑되지 않은 폴리실리콘막(14) 상에 박막의 산화막(17)을 형성한다. 이때, 상기 캡핑 질화막(15)은 산화를 일으킬만한 소스가 없기 때문에 후속 산화 공정에서 산화막(17)의 최종두께를 제어할 수 있다.
본 발명의 다른 실시예에 따르면, 도 3a에서 셀 영역 및 주변 영역(12a,12b)을 구비하는 반도체 기판(11) 상에 게이트 절연막(13)과 도핑되지 않은 폴리실리콘막(14)을 차례로 증착한다. 그런다음, 셀 영역(12a) 상에 제1, 제2 불순물 이온주입(a, b)된 도핑된 폴리실리콘막(14a)을 형성한다. 그런다음, 도 4에 도시된 바와같이, 셀 영역 및 주변 영역(12a, 12b) 상에 형성된 결과물을 소정부분 패터닝하여 게이트(16)를 형성한다. 이어서, 상기 패터닝 공정을 통하여 형성된 게이트(16)를 포함하는 셀 영역 및 주변 영역(12a, 12b) 전면상에 플라즈마 데미지를 줄이기 위하여 질소 가스를 이용하여 어닐링을 수행함으로써 도핑된 폴리실리콘막(14a)상에 이후 형성될 박막의 산화막 두께를 조절한다. 이러한 어닐링은 챔버내 온도 400 ~ 850℃ 및 10분 ~ 1시간 범위내에서 진행한다. 그리고나서, 상기 패터닝 공정으로 인한 플라즈마 데미지를 감소하기 위하여 산화공정을 수행하여 박막의 산화막(17)을 형성한다.
아울러, 본 발명의 다른 실시예에 따르면, 도 4에 도시된 바와같이, 게이트(16)를 포함하는 셀 영역 및 주변 영역(12a, 12b) 전면상에 플라즈마 데미지를 줄이기 위한 산화공정을 수행하면서 박막의 산화막(17) 두께를 조절한다. 상기 산화공정은 급속 열처리(Rapid Thermal Annealing) 및 급속 열산화(Rapid thermal Oxidation) 공정 중 하나를 선택하여 실시할 수 있다. 이러한 급속 열처리 및 급속 열산화 공정은 온도 750 ~ 850℃ 범위내에서 진행한다. 상기 급속 열처리 및 급속 열산화 공정은 종래의 산화 공정의 시간보다 산화 시간을 단축함으로써 산화막 두께를 조절할 수 있다.
아울러, 본 발명의 다른 실시예를 살펴보면, 도 5a에 도시된 바와같이, 셀영역 및 주변영역(12a, 12b)을 포함하는 반도체 기판(11) 전면상에 게이트 절연막(13)과 도핑되지 않은 폴리실리콘막(14)을 차례로 증착한다. 그런다음, 셀 영역(12a) 상부에 증착된 도핑되지 않은 폴리실리콘막(14) 상부에 불순물 이온주입 공정을 실시한다. 상기 불순물 이온주입 공정은 한 단계로 실시하는데, 인(P31) 또는 비소(As75) 중 하나를 선택하여 실시할 수 있다.
이것은, 종래의 두 차례에 걸쳐 불순물 이온주입을 하여 게이트를 형성하는 것과는 달리, 한 단계의 불순물 이온주입을 생략함으로써 산화막 형성비율을 감소시킬 수 있다. 또한, 한 단계의 불순물 이온주입은 도우즈량 및 에너지량을 최적화하여 종래 두 단계로 실시하던 불순물 이온주입 효과와 동등하게 할 수 있다. 이러한 불순물 이온 주입은 도핑 효과를 최적화하기 위하여 틸트 0 ~ 57도 및 트위스트 0 ~ 35도 각도로 진행할 수 있고, 인(P31)을 이용한 불순물 이온 주입은 도우즈 2E14 ~ 4E15 ion/cm3 및 에너지 5keV ~ 30keV 범위를 인가하여 진행한다. 또한, 비소(As75)를 이용한 불순물 이온 주입은 도우즈 2E14 ~ 4E15 ion/cm3 및 에너지는 10 ~ 30keV를 인가하여 진행함으로써 도핑된 폴리실리콘막(14a)를 형성한다..
그런다음, 도 5b에 도시된 바와같이, 상기 불순물 이온 주입 공정 후의 결과물을 패터닝하여 셀 영역 및 주변 영역(12a, 12b) 상부에 게이트(15)를 형성하고, 상기 패터닝에 의한 플라즈마 데미지를 감소하기 위하여 반도체 기판(11) 전면상에 산화공정을 실시하여 도핑된 폴리실리콘막(14a) 및 도핑되지 않은 폴리실리콘막(14) 상에 박막의 산화막(17)을 형성한다.
또한, 상술한 실시예에서, 산화막 두께 조절을 위해 형성하는 폴리실리콘막 상의 캡핑 질화막은 후속 금속배선을 위한 콘택홀 형성시 마스크의 미스 얼라인으로 인한 손상을 보상할 수 있다. 즉, 상기 캡핑 질화막은 게이트 전극상의 하드마스크막의 역할을 수행하여 콘택홀 형성시 미스 얼라인으로 인한 게이트 전극의 손상을 방지할 수 있다.
이상에서 자세히 설명한 바와 같이, 에스램 소자의 트랜지스터를 형성하는 과정에 있어서, 게이트 형성시 패터닝 공정으로 인한 플라즈마 데미지를 감소하기 위하여 산화 공정을 실시하게 되는데, 본 발명에서는 이러한 산화 공정을 실시하기 전에 산화막 두께를 조절하기 위해 배리어막 역할을 수행하는 캡핑 질화막 형성하거나, 또는 질소 가스를 이용한 어닐링을 이용하여 산화시간을 단축하거나, 급속 열처리 및 급속 열산화 공정을 진행하거나, 또는 두 단계의 불순물 이온주입중 한 단계의 불순물 이온주입을 생략함으로써, 산화막 최종 두께를 조절할 수있다.본 발명에서는 상기 산화막 두께를 조절함으로써 후속 금속배선을 위한 콘택홀 형성시 폴리실리콘막 상에 잔류 산화물이 억제될 수 있도록 함으로써, 콘택 저항 안정화 및 이에따른 수율 증대의 효과가 기대된다.
한편, 본 발명의 요지를 벗어나지 않는 범위내에서 다양하게 변경하여 실시할 수 있다.
Claims (21)
- 셀 영역과 주변 영역이 구비된 반도체 기판을 제공하는 단계;상기 기판 상에 불순물이 도핑되지 않은 폴리실리콘막을 증착하는 단계;상기 셀 영역의 도핑되지 않은 폴리실리콘막 상에 선택적으로 불순물 이온주입을 수행하는 단계;상기 결과의 폴리실리콘막 전면에 캡핑질화막을 증착하는 단계;상기 캡핑질화막 및 폴리실리콘막을 선택 식각하여 상기 셀영역 및 주변영역에 각각의 게이트를 형성하는 단계; 및상기 게이트가 구비된 결과물에 산화 공정을 진행시켜 상기 각각의 게이트 상에 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 에스램 소자의 트랜지스터 제조방법.
- 제 1항에 있어서, 상기 불순물 이온 주입단계는 2 단계, 즉, 제1 이온주입 단계와, 제2 이온주입 단계로 나누어 진행하는 것을 특징으로 하는 에스램 소자의 트랜지스터 제조방법.
- 제 2항에 있어서, 상기 제1 이온 주입단계는 인(P31)을 이용하여 수행하는 것을 특징으로 하는 에스램 소자의 트랜지스터 제조방법.
- 제 2항에 있어서, 상기 제2 이온 주입단계는 비소(As75)를 이용하여 수행하는 것을 특징으로 하는 에스램 소자의 트랜지스터 제조방법.
- 제 2항에 있어서, 상기 제1 및 제2 이온 주입단계는 농도 5E14 ~ 3E15 ion/cm3 및 에너지를 15 ~ 60keV 범위로 진행하는 것을 특징으로 하는 에스램 소자의 트랜지스터 제조방법.
- 삭제
- 제 1항에 있어서, 상기 캡핑 질화막 형성 단계는 챔버 내에 소오스가스로서 NH3및 SiH2Cl2 가스를 공급하고, 상기 챔버 내의 온도 및 압력은 600 ~ 850℃ 및 100 ~500mTorr 로 유지하는 것을 특징으로 하는 에스램 소자의 트랜지스터 제조방법.
- 제 7항에 있어서,상기 NH3가스의 유량은 0.01 ~ 0.5 SLPM 로 공급하는 것을 특징으로 하는 에스램 소자의 트랜지스터 제조방법.
- 제 7항에 있어서, 상기 SiH2Cl2 가스의 유량은 0.01 ~ 0.5 SLPM 로 공급하는 것을 특징으로 하는 에스램 소자의 트랜지스터 제조방법.
- 셀 영역과 주변 영역이 구비된 반도체 기판을 제공하는 단계;상기 기판 상에 불순물이 도핑되지 않은 폴리실리콘막을 증착하는 단계;상기 셀 영역의 도핑되지 않은 폴리실리콘막 상에 선택적으로 불순물 이온주입을 수행하는 단계;상기 불순물 이온주입 후의 결과물을 소정부분 패터닝하여 상기 셀 영역 및 주변 영역에 각각의 게이트를 형성하는 단계;상기 게이트 구조에 질소가스를 이용하여 어닐링을 실시하는 단계;및상기 어닐링을 실시한 후의 결과물에 산화 공정을 진행시켜 상기 게이트 상에 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 에스램 소자의 트랜지스터 제조방법.
- 삭제
- 제 10항에 있어서, 상기 어닐링 공정에서, 어닐링 온도 및 시간은 400 ~ 850℃ 및 10분 ~ 1시간 범위내에서 수행하는 것을 특징으로 하는 에스램 소자의 트랜지스터 제조방법.
- 셀 영역과 주변 영역을 포함하는 반도체 기판을 제공하는 단계;상기 기판 상에 도핑되지 않은 폴리실리콘막을 증착하는 단계;상기 셀 영역상의 도핑되지 않은 폴리실리콘막상에 불순물 이온주입을 수행하는 단계;상기 불순물 이온주입 후의 결과물을 소정부분 패터닝하여 상기 셀 영역 및 주변 영역 상에 각각의 게이트를 형성하는 단계; 및상기 게이트가 구비된 결과물 전면에 급속 열처리 및 급속 열산화 중 어느 하나의 공정을 진행시켜 상기 각각의 게이트 상에 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 에스램 소자의 트랜지스터 제조방법.
- 제 13항에 있어서, 상기 급속 열처리 공정은 750 ~ 850℃ 온도에서 수행하는 것을 특징으로 하는 에스램 소자의 트랜지스터 제조방법.
- 제 13항에 있어서, 상기 급속 열산화 공정은 750 ~ 850℃ 온도에서 수행하는 것을 특징으로 하는 에스램 소자의 트랜지스터 제조방법.
- 셀 영역과 주변 영역이 구비된 반도체 기판을 제공하는 단계와,상기 기판 상에 불순물이 도핑되지 않은 폴리실리콘막을 증착하는 단계;상기 셀 영역의 도핑되지 않은 폴리실리콘막 상에 선택적으로 불순물 이온주입을 수행하는 단계;상기 불순물 이온주입 후의 결과물을 선택 식각하여 상기 셀영역 및 주변영역에 각각의 게이트를 형성하는 단계; 및상기 게이트가 구비된 결과물에 산화 공정을 진행시켜 상기 각각의 게이트 상에 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 에스램 소자의 트랜지스터 제조방법.
- 제 16항에 있어서, 상기 불순물 이온 주입공정은 인(P31)을 주입하는 것을 특징으로 하는 에스램 소자의 트랜지스터 제조방법.
- 제 16항에 있어서, 상기 불순물 이온 주입공정은 비소(As75)를 주입하는 것을 특징으로 하는 에스램 소자의 트랜지스터 제조방법.
- 제 16항에 있어서, 상기 불순물 이온 주입공정은 틸트 0 ~ 57도 및 트위스트 0 ~ 35도 각도로 진행하는 것을 특징으로 하는 에스램 소자의 트랜지스터 제조방법.
- 제 17항에 있어서, 상기 인(P31)의 도우즈는 2E14 ~ 4E15 ion/cm3 이고, 공급에너지 5keV ~ 30keV인 것을 특징으로 하는 에스램 소자의 트랜지스터 제조방법.
- 제 18항에 있어서, 상기 비소(As75)의 도우즈 2E14 ~ 4E15 ion/cm3 이고, 공급에너지 10keV ~ 30keV 인 것을 특징으로 하는 에스램 소자의 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0084166A KR100390901B1 (ko) | 2000-12-28 | 2000-12-28 | 에스램 소자의 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0084166A KR100390901B1 (ko) | 2000-12-28 | 2000-12-28 | 에스램 소자의 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020054901A KR20020054901A (ko) | 2002-07-08 |
| KR100390901B1 true KR100390901B1 (ko) | 2003-07-10 |
Family
ID=27687633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0084166A KR100390901B1 (ko) | 2000-12-28 | 2000-12-28 | 에스램 소자의 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100390901B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100671629B1 (ko) * | 2004-03-17 | 2007-01-18 | 주식회사 하이닉스반도체 | 반도체 소자의 산화막 형성 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09246407A (ja) * | 1996-03-13 | 1997-09-19 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| KR20000028563A (ko) * | 1998-10-02 | 2000-05-25 | 아끼구사 나오유끼 | 반도체장치및그제조방법 |
| KR20000043917A (ko) * | 1998-12-29 | 2000-07-15 | 김영환 | 플래쉬 메모리 소자의 제조 방법 |
| KR20000045304A (ko) * | 1998-12-30 | 2000-07-15 | 김영환 | 반도체 소자의 게이트 전극 형성방법 |
-
2000
- 2000-12-28 KR KR10-2000-0084166A patent/KR100390901B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09246407A (ja) * | 1996-03-13 | 1997-09-19 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| KR20000028563A (ko) * | 1998-10-02 | 2000-05-25 | 아끼구사 나오유끼 | 반도체장치및그제조방법 |
| KR20000043917A (ko) * | 1998-12-29 | 2000-07-15 | 김영환 | 플래쉬 메모리 소자의 제조 방법 |
| KR20000045304A (ko) * | 1998-12-30 | 2000-07-15 | 김영환 | 반도체 소자의 게이트 전극 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020054901A (ko) | 2002-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100568859B1 (ko) | 디램 반도체 장치의 트랜지스터 제조방법 | |
| KR100402381B1 (ko) | 게르마늄 함유 폴리실리콘 게이트를 가지는 씨모스형반도체 장치 및 그 형성방법 | |
| JP4633310B2 (ja) | Ｍｏｓトランジスタのゲルマニウムがドーピングされたポリシリコンゲートの形成方法及びこれを利用したｃｍｏｓトランジスタの形成方法 | |
| KR100488546B1 (ko) | 트랜지스터의 제조방법 | |
| KR19990027355A (ko) | 반도체 소자의 이중게이트 형성방법 | |
| KR100400249B1 (ko) | 반도체소자의 ｍｏｓ 트랜지스터 제조방법 | |
| JP3518122B2 (ja) | 半導体装置の製造方法 | |
| KR100596772B1 (ko) | 다마신 공정을 이용한 텅스텐 게이트 모스팻 소자의제조방법 | |
| KR100390901B1 (ko) | 에스램 소자의 트랜지스터 제조방법 | |
| US6518149B1 (en) | Semiconductor device and method of manufacturing the same | |
| KR20040008631A (ko) | 반도체소자의 제조 방법 | |
| KR101072996B1 (ko) | 반도체 소자의 제조방법 | |
| KR100262456B1 (ko) | 반도체 소자 제조방법 | |
| KR100603512B1 (ko) | 폴리사이드막 형성 방법 및 이를 이용한 반도체 장치 제조방법 | |
| KR100705233B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100393964B1 (ko) | 에스램 소자의 게이트 형성 방법 | |
| KR100379510B1 (ko) | 반도체 소자 제조방법 | |
| US7022576B2 (en) | Method of manufacturing a semiconductor device | |
| KR100607793B1 (ko) | 폴리 실리콘 게이트 전극의 이온 주입 방법 | |
| KR20010065915A (ko) | 반도체 소자의 듀얼-폴리실리콘 게이트 형성방법 | |
| KR100720405B1 (ko) | 반도체 소자의 제조방법 | |
| US7537995B2 (en) | Method for fabricating a dual poly gate in semiconductor device | |
| KR100691937B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100448591B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100622812B1 (ko) | 반도체 소자의 게이트 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110526 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |