JP4633310B2 - Ｍｏｓトランジスタのゲルマニウムがドーピングされたポリシリコンゲートの形成方法及びこれを利用したｃｍｏｓトランジスタの形成方法 - Google Patents
Ｍｏｓトランジスタのゲルマニウムがドーピングされたポリシリコンゲートの形成方法及びこれを利用したｃｍｏｓトランジスタの形成方法 Download PDFInfo
- Publication number
- JP4633310B2 JP4633310B2 JP2001363395A JP2001363395A JP4633310B2 JP 4633310 B2 JP4633310 B2 JP 4633310B2 JP 2001363395 A JP2001363395 A JP 2001363395A JP 2001363395 A JP2001363395 A JP 2001363395A JP 4633310 B2 JP4633310 B2 JP 4633310B2
- Authority
- JP
- Japan
- Prior art keywords
- germanium
- forming
- layer
- gate
- doping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 67
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 60
- 229920005591 polysilicon Polymers 0.000 title claims description 60
- 229910052732 germanium Inorganic materials 0.000 claims description 71
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 69
- 229910052796 boron Inorganic materials 0.000 claims description 36
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 35
- 238000005468 ion implantation Methods 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 25
- 239000012535 impurity Substances 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 9
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 5
- 125000006850 spacer group Chemical group 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 150000001875 compounds Chemical class 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 37
- 238000010586 diagram Methods 0.000 description 11
- 239000007787 solid Substances 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- -1 germanium ions Chemical class 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/2807—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being Si or Ge or C and their alloys except Si
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
- H01L21/32155—Doping polycristalline - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/933—Germanium or silicon or Ge-Si on III-V
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の形成方法にかかり、より詳細には、ポリシリコンゲルマニウムから成るＭＯＳトランジスタのゲート電極の形成方法及びこれを利用したＣＭＯＳトランジスタ（ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ ｏｘｉｄｅｓｉｌｉｃｏｎ ｔｒａｎｓｉｓｔｏｒ）の形成方法に関するものである。
【０００２】
【従来の技術】
ＰＭＯＳトランジスタ（Ｐ ｃｈａｎｎｅｌ ｍｅｔａｌ ｏｘｉｄｅ ｓｉｌｉｃｏｎ）は単独でも使用されるが、ＣＭＯＳ型半導体装置でＮＭＯＳトランジスタと共に使用される。ＣＭＯＳ型半導体装置は、ＰチャンネルＭＯＳトランジスタとＮチャンネルＭＯＳトランジスタを１つの半導体装置に形成して、相補的な動作をするようにした半導体装置である。従って、半導体装置全体の効率を増加させ、動作速度を改善でき、バイポーラトランジスタと類似した特性を有するので、高速の高性能半導体装置として使用される。特に、ＣＭＯＳ型半導体装置で、集積化を増加させ、電圧特性、速度を増加させるために、素子の寸法を減少しながら、各チャンネル型ごとにゲートを形成するポリシリコンにチャンネル型と同一型の不純物をドーピングしたデュアルゲート型が幅広く使用されている。
【０００３】
高性能のデュアルゲート型ＣＭＯＳトランジスタを製造する時、ＣＭＯＳトランジスタのうち、ＰＭＯＳトランジスタのゲート電極を形成するポリシリコンのドーピング不純物としてホウ素を使用する。そして、通常、ゲート電極としてポリシリコン層を使用してソース／ドレイン領域を形成する時、イオン注入によってポリシリコン層に不純物としてホウ素のようなＰ型不純物をドーピングする方法を使用する。
【０００４】
しかし、ホウ素をトランジスタのゲートを形成するポリシリコンパターンに不純物として使用する場合、ホウ素が十分ドーピングされなかったり、活性化されなかったり、ドーピングされたホウ素が拡散しゲート絶縁膜とチャンネルに抜け出て、ポリシリコンゲート電極にはホウ素の有効濃度が減少するゲートディプリーションが発生しうる。この時、ゲート絶縁膜とチャンネルに拡散したホウ素はゲート絶縁膜とチャンネル特性を低下させ、又、ホウ素が抜け出たゲート電極では導電性が減少して、ゲート絶縁膜の実質的な厚さが厚くなって、チャンネルに流れるドレイン電流を減少させる等の問題が発生できる。従って、ホウ素を使用する時、ゲートディプリーションとこれによるトランジスタの特性の低下を防止できる方法が必要である。
【０００５】
ホウ素に関してゲートディプリーションが発生することを防止するための１つの方法は、ポリシリコンからなるゲート電極にゲルマニウムをドーピングして、ホウ素に対する固溶性（ｓｏｌｕｂｉｌｉｔｙ）を増加させる方法である。即ち、ゲルマニウムが含有されたポリシリコンはホウ素に対する固溶性が増加して活性化のためのアニーリングの段階でも、ホウ素がゲートポリシリコンの外部に余り拡散しないようにする。
【０００６】
図１はポリシリコンゲートのうち、ゲルマニウム濃度及びホウ素のイオン注入ドーズ量に従う６００℃、３０秒アニーリングの後の抵抗を示すグラフである。グラフに示すように、ゲルマニウム濃度が高くなるほど、同一のホウ素イオン注入量でも抵抗が減少する。又、図示しないが、同一のホウ素イオン注入条件でゲルマニウムの濃度が高くなると、ゲート電極に関してゲート容量が増加する（Ｉｎｖｅｓｔｉｇａｔｉｏｎ ｏｆ Ｐｏｌｙ ＳｉＧｅ ｆｏｒ ｄｕａｌ ｇａｔｅ ＣＭＯＳ ｔｅｃｈｎｏｌｏｇｙ，Ｗｅｎ−Ｃｈｉｎ Ｌｅｅ，ｅｔ．ａｌ．，ＩＥＥＥ Ｅｌｅｃｔｒｏｎｉｃ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ．ｖｏｌ．１９， Ｎｏ．７，Ｊｕｌｙ １９９８）。
【０００７】
ゲルマニウムをゲートを構成するポリシリコン層にドーピングする方法として、他の元素をドーピングする場合と同様に、ソースガスを添加してポリシリコン積層段階で共にＣＶＤで蒸着する方法と、ゲルマニウムイオン注入方法が紹介されている。
【０００８】
ＣＶＤ積層の場合、通常、シランガス（ＳｉＨ4）にゲルマニウムソースガスであるＧｅＨ4を混ぜて、ＣＶＤチャンバでインサイチュー方法でシリコンゲルマニウムゲート層を形成する。この方法によって、ホウ素に対する固溶性が高い２０％乃至３０％のゲルマニウム含有シリコンゲート層を形成できるが、工程の調節が難しくて、適切な膜厚さと膜厚さに従うゲルマニウム濃度の均一性を信頼性高くは確保しにくい。又、ＣＶＤ過程は通常熱工程であり、ＣＭＯＳ半導体装置で、ＮＭＯＳ領域にもシリコンゲルマニウムゲート層が形成される。ＮＭＯＳトランジスタのゲート層でゲルマニウムは、不純物の固溶性を減少させるという問題点があり、例えば、１０％以上でゲートの容量を低下させて、トランジスタの特性を低下させ得る。
【０００９】
イオン注入方法の場合、ピュアポリシリコンゲート層を形成し、フォトレジスタでイオン注入マスクパターンを形成して、ＰＭＯＳトランジスタのゲート層だけにホウ素イオン注入を実施できる。しかし、ホウ素に対する適正固溶性を有する２０％乃至３０％のゲルマニウム濃度を形成するためには、１０16／ｃｍ2以上のドーズ量を注入し、これのために、１０時間以上持続的にイオン注入を実施しなければならないので、現実的に生産性がなくて、工程が不可能である。
【００１０】
従って、ＣＭＯＳトランジスタの製造等において、ＰＭＯＳトランジスタのゲートとして使用するポリシリコン層に限定して、多量のゲルマニウムを短時間にドーピングできる、調節が容易である方法が要求されている。
【００１１】
【発明が解決しようとする課題】
本発明は、前述した従来のゲルマニウム含有ポリシリコンゲート層の形成の問題点を改善するためのものであり、ＰＭＯＳトランジスタのゲートポリシリコン層に多量のゲルマニウムを短時間にドーピングできるＭＯＳトランジスタのポリシリコンゲルマニウムゲート電極の形成方法及びこれを利用したＣＭＯＳトランジスタの形成方法を提供することを目的とする。
【００１２】
本発明は、ゲルマニウム濃度を信頼性高く再現するように調節できるＭＯＳトランジスタのポリシリコンゲルマニウムゲート電極の形成方法及びこれを利用したＣＭＯＳトランジスタの形成方法を提供することを他の目的とする。
【００１３】
本発明は、ＣＭＯＳ型半導体装置を形成するにおいて、ＰＭＯＳ領域のトランジスタに限定して、ホウ素を十分に持続できるＣＭＯＳトランジスタの形成方法を提供することを他の目的とする。
【００１４】
【課題を解決するための手段】
前述の目的を達成するための本発明のＭＯＳトランジスタのポリシリコンゲルマニウムゲート電極の形成方法は、基板にゲート絶縁膜を形成する段階と、ゲート絶縁膜にピュアポリシリコン層を形成する段階と、ポリシリコン層にゲルマニウムプラズマドーピングを実施する段階とを含む。
【００１５】
続いて、ホウ素をポリシリコン層にドーピングする。ホウ素ドーピングはイオン注入又はゲルマニウムのようなプラズマドーピングの方法を利用できる。
【００１６】
本発明で、ゲルマニウムプラズマドーピングはゲルマニウムソースをプラズマ形成が可能である工程に投入して、ゲルマニウムが含有されたプラズマを形成し、工程チャンバにある基板に電圧を印加して、ゲルマニウムイオン又はゲルマニウムを含むイオンをプラズマから基板に加速、投入する方法を利用する。この時、ゲルマニウムソースとしては、ＧｅＨ4，ＧｅＦ4等のハロゲン化ゲルマニウム、固体ゲルマニウムを使用できる。そして、ゲルマニウムソースガスの投入量、時間、又は、濃度を調節して、プラズマドーピングされるゲルマニウムの濃度を調節できる。基板に印加されるバイアス電圧によって投入エネルギーを調節できるが、通常、投入深さは浅い領域に限定されるので、深さ調節にはほとんど意味がない。
【００１７】
このようなプラズマドーピングはＣＶＤとイオン注入の中間的な性格を有し、シリコンとゲルマニウムが共に蒸着されるＣＶＤと違って、ゲルマニウムだけをドーピングするので、より安定的にゲルマニウムの濃度を調節できる。又、チャンバでソースガスの供給によって、プラズマを形成し、基板に電圧を印加して直接投入する方法を使用するので、１０16乃至１０17粒子／ｃｍ2程度の高ドーズ量でドーピングでき、１０％以上の濃度を有するシリコンゲルマニウム層の形成が容易である。
【００１８】
又、プラズマドーピングを実施する前、ドーピングマスクパターンを露光工程によって形成すると、ＣＭＯＳ半導体装置の形成の時にも、ホウ素が投入されるＰＭＯＳ領域だけにゲルマニウムをドーピングできる。
【００１９】
一方、ポリシリコンゲート層にゲルマニウムをプラズマドーピングする時、主に、ドーピングはポリシリコン層の表面で実施される。従って、実質的なゲルマニウム濃度を増加させるためには、先ず、ポリシリコン層を薄く積層し、ゲルマニウムプラズマドーピングを実施し、再び要求される厚さのポリシリコンをさらに形成する方法を使用できる。
【００２０】
前述の目的を達成するための本発明のＣＭＯＳトランジスタの形成方法によると、先ず、ＮＭＯＳ及びＰＭＯＳ領域分離と素子分離が実施された基板にゲート絶縁膜を形成し、ゲート絶縁膜の上にポリシリコン層からなるゲート層を形成する。そして、ＮＭＯＳ領域を覆うプラズマドーピングマスクを形成し、ポリシリコン層にゲルマニウムプラズマドーピングを実施する。次に、ドーピングマスクを除去し、ポリシリコン層をパターニングしてゲートパターンを形成した後、ＮＭＯＳ領域に前記ドーピングマスクと異なるドーピングマスクパターンを形成し、ＰＭＯＳ領域のソース／ドレイン領域とゲートパターンにホウ素ドーピングを実施する。又、ＮＭＯＳ領域のイオン注入マスクパターンを除去し、ＰＭＯＳ領域にイオン注入マスクパターンを形成し、ＮＭＯＳ領域のソース／ドレイン領域とゲートパターンにＮ型不純物イオン注入を実施する。
【００２１】
【発明の実施の形態】
以下、添付した図を参照して、本発明の望ましい実施形態を詳細に説明する。
【００２２】
実施形態ではＣＭＯＳ型半導体装置のＰＭＯＳトランジスタ部分とＮＭＯＳトランジスタ部分に分けられて形成される各工程段階を示す。
【００２３】
図２を参照すると、別途に示さないが、Ｎ型基板のＮＭＯＳ領域のＰ型ウェルを形成し、素子分離を実施する。そして、基板１０にゲート絶縁膜１１とピュアポリシリコンからなるゲート層１３を１０００Å乃至２０００Åの厚さで形成する。
【００２４】
図３を参照すると、フォトレジスタを利用してＮＭＯＳ領域を覆うドーピングマスク１５を形成する。そして、ゲルマニウムソースガスをチャンバに供給して、ゲルマニウムが含有されたプラズマを形成する。この時、チャンバの圧力は１０ｍＴｏｒｒ乃至２００ｍＴｏｒｒ、温度は２００℃以下、望ましくは、フォトレジスタパターンに支障がない１００℃以下にする。又、チャンバにある基板に１乃至３０ｋＶのマイナス電圧を印加して、ゲルマニウムを含有したプラスイオンが基板に加速されて投入されるようにする。結果的に、フォトレジスタマスクによって覆われない基板のＰＭＯＳ領域で、予め形成されたポリシリコンゲート層１３にゲルマニウムプラズマドーピングが実施される。プラズマドーピングでゲルマニウムプラズマは、ゲルマニウムソースとしてＧｅＨ4又はＧｅＦ4を供給しながら高周波電界を通じてソースガスをプラズマ化する方法で実施できる。ソースガスの供給量及び時間を調節して１０15乃至１０17ゲルマニウム含有イオン／ｃｍ2程度の高ドーズ量で２０％以上のゲルマニウム濃度を有するシリコンゲルマニウム層がポリシリコン層の上部に数十乃至数百Åの層を形成する。
【００２５】
図４を参照すると、プラズマドーピングマスクが除去され、基板１０全体で露光とエッチング工程によって、ゲートパターン１３０，１３１及びゲート絶縁膜パターン１１０を形成する。従って、ＮＭＯＳ領域ではピュアポリシリコンゲートパターン１３０が、ＰＭＯＳ領域ではゲルマニウムが含有されたポリシリコンゲートパタン１３１が形成される。
【００２６】
又、図に示すように、ＮＭＯＳ領域及びＰＭＯＳ領域で低濃度の薄いイオン注入が実施されて、ゲート電極の両側に基板にＬＤＤ領域を形成することもできる。
【００２７】
図５を参照すると、先ず、ゲートパタンの側壁にスペーサを形成する。そして、ＮＭＯＳ領域にイオン注入マスクパターン１４０を 形成してカバーし、ＰＭＯＳ領域の深いソース／ドレイン領域１４３とゲートパターン１３１にホウ素イオン注入を実施する。
【００２８】
図６を参照すると、図５のイオン注入マスクパターンを除去し、ＰＭＯＳ領域にイオン注入マスクパターン１５０形成してカバーする。そして、ＮＭＯＳ領域の深いソース／ドレイン領域１４５とゲートパターン１３０にヒ素又はリンを含むＮ型不純物イオン注入を高濃度で実施する。
【００２９】
図５、図６の段階を経ると、図４の段階で低濃度の浅いイオン注入が実施された場合なら、図に示すように、不純物の高濃度の深いイオン注入によって典型的なＬＤＤ構造が形成される。
【００３０】
続いて、アニーリングと層間絶縁膜積層等の後続工程が実施される。
【００３１】
図７を参照すると、別途に示さないが、Ｎ型基板のＮＭＯＳ領域にＰ型ウェルを形成し、素子分離を実施する。そして、基板１０にゲート絶縁膜１１と純粋なポリシリコンからなるゲート層２３を２００Å乃至１０００Åの厚さで形成する。
【００３２】
図８を参照すると、フォトレジスタを利用してＮＭＯＳ領域を覆うドーピングマスク１５を形成する。そして、ゲルマニウムソースガスをチャンバに供給しながら高周波を印加して、ゲルマニウムが含有されたプラズマを形成する。又、チャンバにある基板にマイナス電圧を印加して、ゲルマニウムを含有したプラスイオンが基板に投入されるようにする。結果的に、フォトレジスタドーピングマスク１５によって覆われない基板のＰＭＯＳ領域で、予め形成されたポリシリコンゲート層２３にゲルマニウムプラズマドーピングが実施され、２０％以上のゲルマニウム濃度を有するシリコンゲルマニウム層がポリシリコンゲート層２３に数十Å乃至数百Åの層を形成する。
【００３３】
図９を参照すると、プラズマドーピングマスクが除去され、基板全体に５００Å乃至１５００Åの付加ポリシリコン層３３０がさらに蒸着される。そして、露光とエッチング工程によって、ゲートパターン４３０，４３１を形成する。従って、ＮＭＯＳ領域ではピュアポリシリコンゲートパターン４３０が、ＰＭＯＳ領域ではゲルマニウムが含有されたポリシリコンゲートパタン４３１が形成される。
【００３４】
この段階で各領域には図に示すように、薄いイオン注入によって低濃度不純物領域がゲートパターン４３０，４３１の両側に形成され得る。
【００３５】
図１０を参照すると、ゲートパターン４３１，４３０の側壁にスペーサ１７を形成してから、ＮＭＯＳ領域にイオン注入マスクパターン１４０を形成してカバーし、ＰＭＯＳ領域の深いソース／ドレイン領域１４３とゲートパターン４３１にホウ素イオン注入を実施する。
【００３６】
図１１を参照すると、図１０のイオン注入マスクパターンを除去し、ＰＭＯＳ領域にイオン注入マスクパターン１５０を形成してカバーする。そして、ＮＭＯＳ領域の深いソース／ドレイン領域１４５とゲートパターン４３０にヒ素又はリンを含むＮ型不純物イオン注入を高濃度で実施する。
【００３７】
予め形成された低濃度不純物イオン注入領域と共に図１０と図１１の過程によってゲートパターンの両側にはＬＤＤ構造が形成される。
【００３８】
図１２を参照すると、基板にチタン又はコバルト金属が１００Å乃至３００ÅをＰＶＤスパッタリング（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ｓｐｕｔｔｅｒｉｎｇ）で蒸着され、アニーリングされる。そして、チタン又はコバルトに対するエッチングを実施する。従って、アニーリングによってシリサイド３３１を形成したゲートパターン４３０，４３１の上部と露出された基板１０を除いた部分ではチタン又はコバルトが全部除去される。ゲートパターン４３０，４３１の上部は金属シリサイド３３１が基板の金属シリサイド３３１に比べて厚く形成される。この段階で、アニーリングの温度に従って、アニーリングによって注入された不純物が活性化される効果を得ることができる。
【００３９】
続いて、層間絶縁膜積層等の後続工程を実施する。
【００４０】
【発明の効果】
本発明によると、ＰＭＯＳトランジスタのゲートポリシリコン層に多量のゲルマニウムを短時間にドーピングでき、又、本発明はシリコンゲルマニウムゲートポリの形成の時、ゲルマニウムの濃度を信頼性高く再現するように調節できるので、ホウ素ディプリーションとそれによるトランジスタの動作上の問題点を防止できる。
【図面の簡単な説明】
【図１】 ポリシリコンゲートのうち、ゲルマニウム濃度及びホウ素のイオン注入ドーズ量に従う６００℃、３０秒のアニーリングの後の抵抗を示すグラフである。
【図２】 本発明の一実施形態に従ってＣＭＯＳ型半導体装置のＰＭＯＳトランジスタ部分とＮＭＯＳトランジスタ部分に分けられて形成される重要工程段階を示す図である。
【図３】 本発明の一実施形態に従ってＣＭＯＳ型半導体装置のＰＭＯＳトランジスタ部分とＮＭＯＳトランジスタ部分に分けられて形成される重要工程段階を示す図である。
【図４】 本発明の一実施形態に従ってＣＭＯＳ型半導体装置のＰＭＯＳトランジスタ部分とＮＭＯＳトランジスタ部分に分けられて形成される重要工程段階を示す図である。
【図５】 本発明の一実施形態に従ってＣＭＯＳ型半導体装置のＰＭＯＳトランジスタ部分とＮＭＯＳトランジスタ部分に分けられて形成される重要工程段階を示す図である。
【図６】 本発明の一実施形態によってＣＭＯＳ型半導体装置のＰＭＯＳトランジスタ部分とＮＭＯＳトランジスタ部分に分けられて形成される重要工程段階を示す図である。
【図７】 本発明の他の実施形態によってＣＭＯＳ型半導体装置が形成される各工程段階を示す図である。
【図８】 本発明の他の実施形態によってＣＭＯＳ型半導体装置が形成される各工程段階を示す図である。
【図９】 本発明の他の実施形態によってＣＭＯＳ型半導体装置が形成される各工程段階を示す図である。
【図１０】 本発明の他の実施形態によってＣＭＯＳ型半導体装置が形成される各工程段階を示す図である。
【図１１】 本発明の他の実施形態によってＣＭＯＳ型半導体装置が形成される各工程段階を示す図である。
【図１２】 本発明の他の実施形態によってＣＭＯＳ型半導体装置が形成される各工程段階を示す図である。
【符号の説明】
１０ 基板
１１ ゲート絶縁膜
１３，２３ ゲート層
１５ ドーピングマスク
１７，１９，２７，２９ スペーサ
１１０ ゲート絶縁膜パターン
１３０，１３１，４３０，４３１ ゲートパターン
１４０，１５０ イオン注入マスクパターン
１４３，１４５ ソース／ドレイン領域
３３０ 付加ポリシリコン層
３３１ 金属シリサイド
【発明の属する技術分野】
本発明は半導体装置の形成方法にかかり、より詳細には、ポリシリコンゲルマニウムから成るＭＯＳトランジスタのゲート電極の形成方法及びこれを利用したＣＭＯＳトランジスタ（ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ ｏｘｉｄｅｓｉｌｉｃｏｎ ｔｒａｎｓｉｓｔｏｒ）の形成方法に関するものである。
【０００２】
【従来の技術】
ＰＭＯＳトランジスタ（Ｐ ｃｈａｎｎｅｌ ｍｅｔａｌ ｏｘｉｄｅ ｓｉｌｉｃｏｎ）は単独でも使用されるが、ＣＭＯＳ型半導体装置でＮＭＯＳトランジスタと共に使用される。ＣＭＯＳ型半導体装置は、ＰチャンネルＭＯＳトランジスタとＮチャンネルＭＯＳトランジスタを１つの半導体装置に形成して、相補的な動作をするようにした半導体装置である。従って、半導体装置全体の効率を増加させ、動作速度を改善でき、バイポーラトランジスタと類似した特性を有するので、高速の高性能半導体装置として使用される。特に、ＣＭＯＳ型半導体装置で、集積化を増加させ、電圧特性、速度を増加させるために、素子の寸法を減少しながら、各チャンネル型ごとにゲートを形成するポリシリコンにチャンネル型と同一型の不純物をドーピングしたデュアルゲート型が幅広く使用されている。
【０００３】
高性能のデュアルゲート型ＣＭＯＳトランジスタを製造する時、ＣＭＯＳトランジスタのうち、ＰＭＯＳトランジスタのゲート電極を形成するポリシリコンのドーピング不純物としてホウ素を使用する。そして、通常、ゲート電極としてポリシリコン層を使用してソース／ドレイン領域を形成する時、イオン注入によってポリシリコン層に不純物としてホウ素のようなＰ型不純物をドーピングする方法を使用する。
【０００４】
しかし、ホウ素をトランジスタのゲートを形成するポリシリコンパターンに不純物として使用する場合、ホウ素が十分ドーピングされなかったり、活性化されなかったり、ドーピングされたホウ素が拡散しゲート絶縁膜とチャンネルに抜け出て、ポリシリコンゲート電極にはホウ素の有効濃度が減少するゲートディプリーションが発生しうる。この時、ゲート絶縁膜とチャンネルに拡散したホウ素はゲート絶縁膜とチャンネル特性を低下させ、又、ホウ素が抜け出たゲート電極では導電性が減少して、ゲート絶縁膜の実質的な厚さが厚くなって、チャンネルに流れるドレイン電流を減少させる等の問題が発生できる。従って、ホウ素を使用する時、ゲートディプリーションとこれによるトランジスタの特性の低下を防止できる方法が必要である。
【０００５】
ホウ素に関してゲートディプリーションが発生することを防止するための１つの方法は、ポリシリコンからなるゲート電極にゲルマニウムをドーピングして、ホウ素に対する固溶性（ｓｏｌｕｂｉｌｉｔｙ）を増加させる方法である。即ち、ゲルマニウムが含有されたポリシリコンはホウ素に対する固溶性が増加して活性化のためのアニーリングの段階でも、ホウ素がゲートポリシリコンの外部に余り拡散しないようにする。
【０００６】
図１はポリシリコンゲートのうち、ゲルマニウム濃度及びホウ素のイオン注入ドーズ量に従う６００℃、３０秒アニーリングの後の抵抗を示すグラフである。グラフに示すように、ゲルマニウム濃度が高くなるほど、同一のホウ素イオン注入量でも抵抗が減少する。又、図示しないが、同一のホウ素イオン注入条件でゲルマニウムの濃度が高くなると、ゲート電極に関してゲート容量が増加する（Ｉｎｖｅｓｔｉｇａｔｉｏｎ ｏｆ Ｐｏｌｙ ＳｉＧｅ ｆｏｒ ｄｕａｌ ｇａｔｅ ＣＭＯＳ ｔｅｃｈｎｏｌｏｇｙ，Ｗｅｎ−Ｃｈｉｎ Ｌｅｅ，ｅｔ．ａｌ．，ＩＥＥＥ Ｅｌｅｃｔｒｏｎｉｃ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ．ｖｏｌ．１９， Ｎｏ．７，Ｊｕｌｙ １９９８）。
【０００７】
ゲルマニウムをゲートを構成するポリシリコン層にドーピングする方法として、他の元素をドーピングする場合と同様に、ソースガスを添加してポリシリコン積層段階で共にＣＶＤで蒸着する方法と、ゲルマニウムイオン注入方法が紹介されている。
【０００８】
ＣＶＤ積層の場合、通常、シランガス（ＳｉＨ4）にゲルマニウムソースガスであるＧｅＨ4を混ぜて、ＣＶＤチャンバでインサイチュー方法でシリコンゲルマニウムゲート層を形成する。この方法によって、ホウ素に対する固溶性が高い２０％乃至３０％のゲルマニウム含有シリコンゲート層を形成できるが、工程の調節が難しくて、適切な膜厚さと膜厚さに従うゲルマニウム濃度の均一性を信頼性高くは確保しにくい。又、ＣＶＤ過程は通常熱工程であり、ＣＭＯＳ半導体装置で、ＮＭＯＳ領域にもシリコンゲルマニウムゲート層が形成される。ＮＭＯＳトランジスタのゲート層でゲルマニウムは、不純物の固溶性を減少させるという問題点があり、例えば、１０％以上でゲートの容量を低下させて、トランジスタの特性を低下させ得る。
【０００９】
イオン注入方法の場合、ピュアポリシリコンゲート層を形成し、フォトレジスタでイオン注入マスクパターンを形成して、ＰＭＯＳトランジスタのゲート層だけにホウ素イオン注入を実施できる。しかし、ホウ素に対する適正固溶性を有する２０％乃至３０％のゲルマニウム濃度を形成するためには、１０16／ｃｍ2以上のドーズ量を注入し、これのために、１０時間以上持続的にイオン注入を実施しなければならないので、現実的に生産性がなくて、工程が不可能である。
【００１０】
従って、ＣＭＯＳトランジスタの製造等において、ＰＭＯＳトランジスタのゲートとして使用するポリシリコン層に限定して、多量のゲルマニウムを短時間にドーピングできる、調節が容易である方法が要求されている。
【００１１】
【発明が解決しようとする課題】
本発明は、前述した従来のゲルマニウム含有ポリシリコンゲート層の形成の問題点を改善するためのものであり、ＰＭＯＳトランジスタのゲートポリシリコン層に多量のゲルマニウムを短時間にドーピングできるＭＯＳトランジスタのポリシリコンゲルマニウムゲート電極の形成方法及びこれを利用したＣＭＯＳトランジスタの形成方法を提供することを目的とする。
【００１２】
本発明は、ゲルマニウム濃度を信頼性高く再現するように調節できるＭＯＳトランジスタのポリシリコンゲルマニウムゲート電極の形成方法及びこれを利用したＣＭＯＳトランジスタの形成方法を提供することを他の目的とする。
【００１３】
本発明は、ＣＭＯＳ型半導体装置を形成するにおいて、ＰＭＯＳ領域のトランジスタに限定して、ホウ素を十分に持続できるＣＭＯＳトランジスタの形成方法を提供することを他の目的とする。
【００１４】
【課題を解決するための手段】
前述の目的を達成するための本発明のＭＯＳトランジスタのポリシリコンゲルマニウムゲート電極の形成方法は、基板にゲート絶縁膜を形成する段階と、ゲート絶縁膜にピュアポリシリコン層を形成する段階と、ポリシリコン層にゲルマニウムプラズマドーピングを実施する段階とを含む。
【００１５】
続いて、ホウ素をポリシリコン層にドーピングする。ホウ素ドーピングはイオン注入又はゲルマニウムのようなプラズマドーピングの方法を利用できる。
【００１６】
本発明で、ゲルマニウムプラズマドーピングはゲルマニウムソースをプラズマ形成が可能である工程に投入して、ゲルマニウムが含有されたプラズマを形成し、工程チャンバにある基板に電圧を印加して、ゲルマニウムイオン又はゲルマニウムを含むイオンをプラズマから基板に加速、投入する方法を利用する。この時、ゲルマニウムソースとしては、ＧｅＨ4，ＧｅＦ4等のハロゲン化ゲルマニウム、固体ゲルマニウムを使用できる。そして、ゲルマニウムソースガスの投入量、時間、又は、濃度を調節して、プラズマドーピングされるゲルマニウムの濃度を調節できる。基板に印加されるバイアス電圧によって投入エネルギーを調節できるが、通常、投入深さは浅い領域に限定されるので、深さ調節にはほとんど意味がない。
【００１７】
このようなプラズマドーピングはＣＶＤとイオン注入の中間的な性格を有し、シリコンとゲルマニウムが共に蒸着されるＣＶＤと違って、ゲルマニウムだけをドーピングするので、より安定的にゲルマニウムの濃度を調節できる。又、チャンバでソースガスの供給によって、プラズマを形成し、基板に電圧を印加して直接投入する方法を使用するので、１０16乃至１０17粒子／ｃｍ2程度の高ドーズ量でドーピングでき、１０％以上の濃度を有するシリコンゲルマニウム層の形成が容易である。
【００１８】
又、プラズマドーピングを実施する前、ドーピングマスクパターンを露光工程によって形成すると、ＣＭＯＳ半導体装置の形成の時にも、ホウ素が投入されるＰＭＯＳ領域だけにゲルマニウムをドーピングできる。
【００１９】
一方、ポリシリコンゲート層にゲルマニウムをプラズマドーピングする時、主に、ドーピングはポリシリコン層の表面で実施される。従って、実質的なゲルマニウム濃度を増加させるためには、先ず、ポリシリコン層を薄く積層し、ゲルマニウムプラズマドーピングを実施し、再び要求される厚さのポリシリコンをさらに形成する方法を使用できる。
【００２０】
前述の目的を達成するための本発明のＣＭＯＳトランジスタの形成方法によると、先ず、ＮＭＯＳ及びＰＭＯＳ領域分離と素子分離が実施された基板にゲート絶縁膜を形成し、ゲート絶縁膜の上にポリシリコン層からなるゲート層を形成する。そして、ＮＭＯＳ領域を覆うプラズマドーピングマスクを形成し、ポリシリコン層にゲルマニウムプラズマドーピングを実施する。次に、ドーピングマスクを除去し、ポリシリコン層をパターニングしてゲートパターンを形成した後、ＮＭＯＳ領域に前記ドーピングマスクと異なるドーピングマスクパターンを形成し、ＰＭＯＳ領域のソース／ドレイン領域とゲートパターンにホウ素ドーピングを実施する。又、ＮＭＯＳ領域のイオン注入マスクパターンを除去し、ＰＭＯＳ領域にイオン注入マスクパターンを形成し、ＮＭＯＳ領域のソース／ドレイン領域とゲートパターンにＮ型不純物イオン注入を実施する。
【００２１】
【発明の実施の形態】
以下、添付した図を参照して、本発明の望ましい実施形態を詳細に説明する。
【００２２】
実施形態ではＣＭＯＳ型半導体装置のＰＭＯＳトランジスタ部分とＮＭＯＳトランジスタ部分に分けられて形成される各工程段階を示す。
【００２３】
図２を参照すると、別途に示さないが、Ｎ型基板のＮＭＯＳ領域のＰ型ウェルを形成し、素子分離を実施する。そして、基板１０にゲート絶縁膜１１とピュアポリシリコンからなるゲート層１３を１０００Å乃至２０００Åの厚さで形成する。
【００２４】
図３を参照すると、フォトレジスタを利用してＮＭＯＳ領域を覆うドーピングマスク１５を形成する。そして、ゲルマニウムソースガスをチャンバに供給して、ゲルマニウムが含有されたプラズマを形成する。この時、チャンバの圧力は１０ｍＴｏｒｒ乃至２００ｍＴｏｒｒ、温度は２００℃以下、望ましくは、フォトレジスタパターンに支障がない１００℃以下にする。又、チャンバにある基板に１乃至３０ｋＶのマイナス電圧を印加して、ゲルマニウムを含有したプラスイオンが基板に加速されて投入されるようにする。結果的に、フォトレジスタマスクによって覆われない基板のＰＭＯＳ領域で、予め形成されたポリシリコンゲート層１３にゲルマニウムプラズマドーピングが実施される。プラズマドーピングでゲルマニウムプラズマは、ゲルマニウムソースとしてＧｅＨ4又はＧｅＦ4を供給しながら高周波電界を通じてソースガスをプラズマ化する方法で実施できる。ソースガスの供給量及び時間を調節して１０15乃至１０17ゲルマニウム含有イオン／ｃｍ2程度の高ドーズ量で２０％以上のゲルマニウム濃度を有するシリコンゲルマニウム層がポリシリコン層の上部に数十乃至数百Åの層を形成する。
【００２５】
図４を参照すると、プラズマドーピングマスクが除去され、基板１０全体で露光とエッチング工程によって、ゲートパターン１３０，１３１及びゲート絶縁膜パターン１１０を形成する。従って、ＮＭＯＳ領域ではピュアポリシリコンゲートパターン１３０が、ＰＭＯＳ領域ではゲルマニウムが含有されたポリシリコンゲートパタン１３１が形成される。
【００２６】
又、図に示すように、ＮＭＯＳ領域及びＰＭＯＳ領域で低濃度の薄いイオン注入が実施されて、ゲート電極の両側に基板にＬＤＤ領域を形成することもできる。
【００２７】
図５を参照すると、先ず、ゲートパタンの側壁にスペーサを形成する。そして、ＮＭＯＳ領域にイオン注入マスクパターン１４０を 形成してカバーし、ＰＭＯＳ領域の深いソース／ドレイン領域１４３とゲートパターン１３１にホウ素イオン注入を実施する。
【００２８】
図６を参照すると、図５のイオン注入マスクパターンを除去し、ＰＭＯＳ領域にイオン注入マスクパターン１５０形成してカバーする。そして、ＮＭＯＳ領域の深いソース／ドレイン領域１４５とゲートパターン１３０にヒ素又はリンを含むＮ型不純物イオン注入を高濃度で実施する。
【００２９】
図５、図６の段階を経ると、図４の段階で低濃度の浅いイオン注入が実施された場合なら、図に示すように、不純物の高濃度の深いイオン注入によって典型的なＬＤＤ構造が形成される。
【００３０】
続いて、アニーリングと層間絶縁膜積層等の後続工程が実施される。
【００３１】
図７を参照すると、別途に示さないが、Ｎ型基板のＮＭＯＳ領域にＰ型ウェルを形成し、素子分離を実施する。そして、基板１０にゲート絶縁膜１１と純粋なポリシリコンからなるゲート層２３を２００Å乃至１０００Åの厚さで形成する。
【００３２】
図８を参照すると、フォトレジスタを利用してＮＭＯＳ領域を覆うドーピングマスク１５を形成する。そして、ゲルマニウムソースガスをチャンバに供給しながら高周波を印加して、ゲルマニウムが含有されたプラズマを形成する。又、チャンバにある基板にマイナス電圧を印加して、ゲルマニウムを含有したプラスイオンが基板に投入されるようにする。結果的に、フォトレジスタドーピングマスク１５によって覆われない基板のＰＭＯＳ領域で、予め形成されたポリシリコンゲート層２３にゲルマニウムプラズマドーピングが実施され、２０％以上のゲルマニウム濃度を有するシリコンゲルマニウム層がポリシリコンゲート層２３に数十Å乃至数百Åの層を形成する。
【００３３】
図９を参照すると、プラズマドーピングマスクが除去され、基板全体に５００Å乃至１５００Åの付加ポリシリコン層３３０がさらに蒸着される。そして、露光とエッチング工程によって、ゲートパターン４３０，４３１を形成する。従って、ＮＭＯＳ領域ではピュアポリシリコンゲートパターン４３０が、ＰＭＯＳ領域ではゲルマニウムが含有されたポリシリコンゲートパタン４３１が形成される。
【００３４】
この段階で各領域には図に示すように、薄いイオン注入によって低濃度不純物領域がゲートパターン４３０，４３１の両側に形成され得る。
【００３５】
図１０を参照すると、ゲートパターン４３１，４３０の側壁にスペーサ１７を形成してから、ＮＭＯＳ領域にイオン注入マスクパターン１４０を形成してカバーし、ＰＭＯＳ領域の深いソース／ドレイン領域１４３とゲートパターン４３１にホウ素イオン注入を実施する。
【００３６】
図１１を参照すると、図１０のイオン注入マスクパターンを除去し、ＰＭＯＳ領域にイオン注入マスクパターン１５０を形成してカバーする。そして、ＮＭＯＳ領域の深いソース／ドレイン領域１４５とゲートパターン４３０にヒ素又はリンを含むＮ型不純物イオン注入を高濃度で実施する。
【００３７】
予め形成された低濃度不純物イオン注入領域と共に図１０と図１１の過程によってゲートパターンの両側にはＬＤＤ構造が形成される。
【００３８】
図１２を参照すると、基板にチタン又はコバルト金属が１００Å乃至３００ÅをＰＶＤスパッタリング（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ｓｐｕｔｔｅｒｉｎｇ）で蒸着され、アニーリングされる。そして、チタン又はコバルトに対するエッチングを実施する。従って、アニーリングによってシリサイド３３１を形成したゲートパターン４３０，４３１の上部と露出された基板１０を除いた部分ではチタン又はコバルトが全部除去される。ゲートパターン４３０，４３１の上部は金属シリサイド３３１が基板の金属シリサイド３３１に比べて厚く形成される。この段階で、アニーリングの温度に従って、アニーリングによって注入された不純物が活性化される効果を得ることができる。
【００３９】
続いて、層間絶縁膜積層等の後続工程を実施する。
【００４０】
【発明の効果】
本発明によると、ＰＭＯＳトランジスタのゲートポリシリコン層に多量のゲルマニウムを短時間にドーピングでき、又、本発明はシリコンゲルマニウムゲートポリの形成の時、ゲルマニウムの濃度を信頼性高く再現するように調節できるので、ホウ素ディプリーションとそれによるトランジスタの動作上の問題点を防止できる。
【図面の簡単な説明】
【図１】 ポリシリコンゲートのうち、ゲルマニウム濃度及びホウ素のイオン注入ドーズ量に従う６００℃、３０秒のアニーリングの後の抵抗を示すグラフである。
【図２】 本発明の一実施形態に従ってＣＭＯＳ型半導体装置のＰＭＯＳトランジスタ部分とＮＭＯＳトランジスタ部分に分けられて形成される重要工程段階を示す図である。
【図３】 本発明の一実施形態に従ってＣＭＯＳ型半導体装置のＰＭＯＳトランジスタ部分とＮＭＯＳトランジスタ部分に分けられて形成される重要工程段階を示す図である。
【図４】 本発明の一実施形態に従ってＣＭＯＳ型半導体装置のＰＭＯＳトランジスタ部分とＮＭＯＳトランジスタ部分に分けられて形成される重要工程段階を示す図である。
【図５】 本発明の一実施形態に従ってＣＭＯＳ型半導体装置のＰＭＯＳトランジスタ部分とＮＭＯＳトランジスタ部分に分けられて形成される重要工程段階を示す図である。
【図６】 本発明の一実施形態によってＣＭＯＳ型半導体装置のＰＭＯＳトランジスタ部分とＮＭＯＳトランジスタ部分に分けられて形成される重要工程段階を示す図である。
【図７】 本発明の他の実施形態によってＣＭＯＳ型半導体装置が形成される各工程段階を示す図である。
【図８】 本発明の他の実施形態によってＣＭＯＳ型半導体装置が形成される各工程段階を示す図である。
【図９】 本発明の他の実施形態によってＣＭＯＳ型半導体装置が形成される各工程段階を示す図である。
【図１０】 本発明の他の実施形態によってＣＭＯＳ型半導体装置が形成される各工程段階を示す図である。
【図１１】 本発明の他の実施形態によってＣＭＯＳ型半導体装置が形成される各工程段階を示す図である。
【図１２】 本発明の他の実施形態によってＣＭＯＳ型半導体装置が形成される各工程段階を示す図である。
【符号の説明】
１０ 基板
１１ ゲート絶縁膜
１３，２３ ゲート層
１５ ドーピングマスク
１７，１９，２７，２９ スペーサ
１１０ ゲート絶縁膜パターン
１３０，１３１，４３０，４３１ ゲートパターン
１４０，１５０ イオン注入マスクパターン
１４３，１４５ ソース／ドレイン領域
３３０ 付加ポリシリコン層
３３１ 金属シリサイド
Claims (13)
- 基板にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜の上部にポリシリコン層を形成する段階と、
ゲルマニウムプラズマドーピングを前記ポリシリコン層に対して実施する段階と、
前記ドーピングされたポリシリコン層上に付加シリコン層を形成する段階と、
前記付加シリコン層に対するホウ素イオン注入を実施する段階と、
を含み、
前記付加シリコン層は前記ポリシリコン層より厚く形成され、
前記付加シリコン層はポリシリコン層であり、
前記ゲルマニウムプラズマドーピングは１０ １６ 乃至１０ １７ イオン／ｃｍ ２ のドーズ量で実施されて、ゲルマニウム濃度１０％以上のシリコンゲルマニウム層を前記ポリシリコン層の上部に形成することを特徴とするＭＯＳトランジスタのポリシリコンゲートの形成方法。 - ゲルマニウムプラズマドーピングを実施する段階は、
工程チャンバの内部にプラズマ印加装置を有する工程チャンバにゲルマニウムソースを供給してゲルマニウムプラズマを形成する段階と、
前記基板に電圧を印加して前記ゲルマニウムプラズマが前記基板に加速及び入射されるようにする段階とを含むことを特徴とする請求項１に記載のＭＯＳトランジスタのポリシリコンゲートの形成方法。 - 前記基板に印加される電圧は１乃至３０ｋＶのマイナス電圧であることを特徴とする請求項２に記載のＭＯＳトランジスタのポリシリコンゲートの形成方法。
- 前記ポリシリコン層及び前記付加シリコン層は各々２００Å乃至１０００Åと、５００Å乃至１５００Åの厚さで形成することを特徴とする請求項１に記載のＭＯＳトランジスタのポリシリコンゲートの形成方法。
- 前記ゲルマニウムプラズマドーピング段階でゲルマニウムプラズマのソースガスとしては、ＧｅＨ４又はＧｅＦ４ガスを使用することを特徴とする請求項１に記載のＭＯＳトランジスタのポリシリコンゲートの形成方法。
- 前記ゲルマニウムプラズマドーピング段階で前記工程チャンバの圧力は１０ｍＴｏｒｒ乃至２００ｍＴｏｒｒ、温度は２００℃以下であることを特徴とする請求項１に記載のＭＯＳトランジスタのポリシリコンゲートの形成方法。
- ＣＭＯＳ型半導体装置の形成のためのＮＭＯＳ及びＰＭＯＳ領域分離と素子分離が実施された基板にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜の上にポリシリコン層からなるゲート層を形成する段階と、
前記ＮＭＯＳ領域を覆うプラズマドーピングマスクを形成する段階と、
前記ポリシリコン層にゲルマニウムプラズマドーピングを実施する段階と、
前記ドーピングマスクを除去し、前記ドーピングされたポリシリコン層上に付加シリコン層を形成する段階と、
前記付加シリコン層及び前記ポリシリコン層をパターニングしてゲートパターンを形成する段階と、
前記ＰＭＯＳ領域のソース／ドレイン領域とゲートパターンにホウ素ドーピングを実施する段階と、
前記ＮＭＯＳ領域のソース／ドレイン領域とゲートパターンにＮ型不純物ドーピングを実施する段階とを含み、
前記付加シリコン層は前記ポリシリコン層より厚く形成され、
前記付加シリコン層はポリシリコン層であり、
前記ゲルマニウムプラズマドーピングは１０ １６ 乃至１０ １７ イオン／ｃｍ ２ のドーズ量で実施されて、ゲルマニウム濃度１０％以上のシリコンゲルマニウム層を前記ポリシリコン層の上部に形成することを特徴とするＣＭＯＳトランジスタの形成方法。 - 前記ポリシリコン層及び前記付加シリコン層は各々２００Å乃至１０００Åと、５００Å乃至１５００Åの厚さで形成することを特徴とする請求項７に記載のＣＭＯＳトランジスタの形成方法。
- 前記ホウ素ドーピングを実施する段階は、
前記ＮＭＯＳ領域にドーピングマスクパターンを形成する段階と、
前記ＰＭＯＳ領域にホウ素イオン注入を実施する段階とを含むことを特徴とする請求項７に記載のＣＭＯＳトランジスタの形成方法。 - 前記ドーピングマスクパターンを除去する段階と、
結果基板に金属層を積層する段階と、
結果基板にアニーリングによって前記金属層によるシリサイド層を形成する段階とを含むことを特徴とする請求項９に記載のＣＭＯＳトランジスタの形成方法。 - 前記ホウ素イオン注入のソースガスは、ホウ素又はホウ素含有化合物であることを特徴とする請求項９に記載のＣＭＯＳトランジスタの形成方法。
- 前記ゲートパターンを形成する段階に続いて、低濃度イオン注入を実施する段階と、
前記ゲートパターンの側壁スペーサを形成する段階とを含むことを特徴とする請求項７に記載のＣＭＯＳトランジスタの形成方法。 - 前記Ｎ型不純物ドーピング段階が前記ホウ素ドーピング段階に先だって実施されることを特徴とする請求項７に記載のＣＭＯＳトランジスタの形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000075643A KR100354438B1 (ko) | 2000-12-12 | 2000-12-12 | 모스 트랜지스터의 실리콘 게르마늄 게이트 폴리 형성방법 및 이를 이용한 씨모스 트랜지스터 형성 방법 |
| KR2000-075643 | 2000-12-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002217312A JP2002217312A (ja) | 2002-08-02 |
| JP4633310B2 true JP4633310B2 (ja) | 2011-02-16 |
Family
ID=19702990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001363395A Expired - Fee Related JP4633310B2 (ja) | 2000-12-12 | 2001-11-28 | Ｍｏｓトランジスタのゲルマニウムがドーピングされたポリシリコンゲートの形成方法及びこれを利用したｃｍｏｓトランジスタの形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6596605B2 (ja) |
| JP (1) | JP4633310B2 (ja) |
| KR (1) | KR100354438B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7042130B2 (ja) | 2018-03-27 | 2022-03-25 | 文化シヤッター株式会社 | 開閉装置 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100402381B1 (ko) * | 2001-02-09 | 2003-10-17 | 삼성전자주식회사 | 게르마늄 함유 폴리실리콘 게이트를 가지는 씨모스형반도체 장치 및 그 형성방법 |
| JP3547419B2 (ja) * | 2001-03-13 | 2004-07-28 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6596597B2 (en) * | 2001-06-12 | 2003-07-22 | International Business Machines Corporation | Method of manufacturing dual gate logic devices |
| US6667525B2 (en) * | 2002-03-04 | 2003-12-23 | Samsung Electronics Co., Ltd. | Semiconductor device having hetero grain stack gate |
| US6709912B1 (en) * | 2002-10-08 | 2004-03-23 | Chartered Semiconductor Manufacturing Ltd. | Dual Si-Ge polysilicon gate with different Ge concentrations for CMOS device optimization |
| JP3700708B2 (ja) * | 2003-03-26 | 2005-09-28 | ソニー株式会社 | 半導体装置の製造方法 |
| JPWO2004107450A1 (ja) * | 2003-05-30 | 2006-07-20 | 富士通株式会社 | 半導体装置と半導体装置の製造方法 |
| US6913980B2 (en) * | 2003-06-30 | 2005-07-05 | Texas Instruments Incorporated | Process method of source drain spacer engineering to improve transistor capacitance |
| JP4473710B2 (ja) * | 2003-12-05 | 2010-06-02 | 株式会社東芝 | 半導体装置 |
| JP2006344634A (ja) * | 2005-06-07 | 2006-12-21 | Renesas Technology Corp | Ｃｍｏｓ型半導体装置の製造方法および、ｃｍｏｓ型半導体装置 |
| JP2007165401A (ja) * | 2005-12-09 | 2007-06-28 | Nec Electronics Corp | 半導体装置および半導体装置の製造方法 |
| US7612421B2 (en) * | 2005-10-11 | 2009-11-03 | Atmel Corporation | Electronic device with dopant diffusion barrier and tunable work function and methods of making same |
| JP2006332687A (ja) * | 2006-07-10 | 2006-12-07 | Fujitsu Ltd | Ｃｍｏｓ半導体装置 |
| US7297618B1 (en) * | 2006-07-28 | 2007-11-20 | International Business Machines Corporation | Fully silicided gate electrodes and method of making the same |
| KR100861835B1 (ko) * | 2006-08-31 | 2008-10-07 | 동부일렉트로닉스 주식회사 | 듀얼 게이트 ｃｍｏｓ형 반도체 소자의 제조 방법 |
| KR100843231B1 (ko) * | 2007-01-23 | 2008-07-02 | 삼성전자주식회사 | 플라즈마 도핑방법 |
| KR100910230B1 (ko) | 2007-11-14 | 2009-07-31 | 주식회사 하이닉스반도체 | 반도체 소자의 듀얼 게이트 및 그 형성방법 |
| DE102008021563B4 (de) * | 2008-04-30 | 2012-05-31 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Verfahren zum Verringern von Defekten von Gatestrukturen von CMOS-Bauelementen während der Reinigungsprozesse durch Modifizieren eines parasitären PN-Übergangs |
| KR101623123B1 (ko) * | 2009-07-23 | 2016-05-23 | 삼성전자주식회사 | 반도체소자 및 그 제조방법 |
| CN103165465B (zh) * | 2011-12-19 | 2015-08-19 | 中芯国际集成电路制造(上海)有限公司 | 采用e-SiGe的PMOS制造方法 |
| US9029255B2 (en) * | 2012-08-24 | 2015-05-12 | Nanya Technology Corporation | Semiconductor device and fabrication method therof |
| FR3001831B1 (fr) * | 2013-02-04 | 2016-11-04 | St Microelectronics Sa | Transistor mos a espaceurs d'air |
| US9349742B2 (en) * | 2013-06-21 | 2016-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Embedded memory and methods of forming the same |
| KR102133490B1 (ko) | 2013-11-11 | 2020-07-13 | 에스케이하이닉스 주식회사 | 트랜지스터, 트랜지스터의 제조 방법 및 트랜지스터를 포함하는 전자장치 |
| KR101993321B1 (ko) | 2013-11-11 | 2019-06-26 | 에스케이하이닉스 주식회사 | 트랜지스터, 트랜지스터의 제조 방법 및 트랜지스터를 포함하는 전자장치 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01194320A (ja) * | 1988-01-28 | 1989-08-04 | Fuji Electric Co Ltd | 半導体基体への不純物導入方法 |
| JPH04283966A (ja) * | 1991-03-12 | 1992-10-08 | Nippon Steel Corp | Ｍｏｓ型半導体装置の製造方法 |
| JPH07142421A (ja) * | 1993-11-22 | 1995-06-02 | Nec Corp | 半導体装置のシャロージャンクション形成方法および形成装置 |
| JPH11330463A (ja) * | 1998-05-15 | 1999-11-30 | Sony Corp | 半導体装置および半導体装置の製造方法 |
| JP2000150669A (ja) * | 1998-11-17 | 2000-05-30 | Toshiba Corp | 半導体集積回路及びその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5641707A (en) * | 1994-10-31 | 1997-06-24 | Texas Instruments Incorporated | Direct gas-phase doping of semiconductor wafers using an organic dopant source of phosphorus |
| US5863831A (en) * | 1995-08-14 | 1999-01-26 | Advanced Materials Engineering Research, Inc. | Process for fabricating semiconductor device with shallow p-type regions using dopant compounds containing elements of high solid solubility |
| US6313505B2 (en) * | 1998-09-02 | 2001-11-06 | Advanced Micro Devices, Inc. | Method for forming shallow source/drain extension for MOS transistor |
| US6252283B1 (en) * | 1999-01-22 | 2001-06-26 | Advanced Micro Devices, Inc. | CMOS transistor design for shared N+/P+ electrode with enhanced device performance |
| US6373112B1 (en) * | 1999-12-02 | 2002-04-16 | Intel Corporation | Polysilicon-germanium MOSFET gate electrodes |
-
2000
- 2000-12-12 KR KR1020000075643A patent/KR100354438B1/ko not_active IP Right Cessation
- 2000-12-28 US US09/750,943 patent/US6596605B2/en not_active Expired - Fee Related
-
2001
- 2001-11-28 JP JP2001363395A patent/JP4633310B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01194320A (ja) * | 1988-01-28 | 1989-08-04 | Fuji Electric Co Ltd | 半導体基体への不純物導入方法 |
| JPH04283966A (ja) * | 1991-03-12 | 1992-10-08 | Nippon Steel Corp | Ｍｏｓ型半導体装置の製造方法 |
| JPH07142421A (ja) * | 1993-11-22 | 1995-06-02 | Nec Corp | 半導体装置のシャロージャンクション形成方法および形成装置 |
| JPH11330463A (ja) * | 1998-05-15 | 1999-11-30 | Sony Corp | 半導体装置および半導体装置の製造方法 |
| JP2000150669A (ja) * | 1998-11-17 | 2000-05-30 | Toshiba Corp | 半導体集積回路及びその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7042130B2 (ja) | 2018-03-27 | 2022-03-25 | 文化シヤッター株式会社 | 開閉装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100354438B1 (ko) | 2002-09-28 |
| JP2002217312A (ja) | 2002-08-02 |
| US20020072182A1 (en) | 2002-06-13 |
| KR20020046322A (ko) | 2002-06-21 |
| US6596605B2 (en) | 2003-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4633310B2 (ja) | Ｍｏｓトランジスタのゲルマニウムがドーピングされたポリシリコンゲートの形成方法及びこれを利用したｃｍｏｓトランジスタの形成方法 | |
| JP4018405B2 (ja) | ゲルマニウム含有ポリシリコンゲートを有するｃｍｏｓ型半導体装置及びその形成方法 | |
| JP4313065B2 (ja) | シリコンゲルマニウムゲートを利用した半導体素子及びその製造方法 | |
| US20080054363A1 (en) | Dual gate cmos semiconductor device and method for manufacturing the same | |
| JP2004303789A (ja) | 半導体装置及びその製造方法 | |
| JP2007005627A (ja) | 半導体装置の製造方法 | |
| KR100396709B1 (ko) | 반도체 소자의 제조방법 | |
| JPH09190983A (ja) | 半導体装置の製造方法 | |
| KR20050070932A (ko) | 반도체 소자 제조방법 | |
| JPS62242367A (ja) | Ｍｏｓトランジスタのゲ−ト電極の側面マスク層の形成方法 | |
| KR100873240B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4083507B2 (ja) | 半導体装置の製造方法 | |
| JPH0661482A (ja) | Ｍｏｓ型トランジスタおよびその製造方法 | |
| KR100598284B1 (ko) | 반도체 소자 제조방법 | |
| JP2000208642A (ja) | デュアルゲ―トｍｏｓトランジスタの製造方法。 | |
| KR100588784B1 (ko) | 반도체 소자 제조방법 | |
| KR100400305B1 (ko) | Ｃｍｏｓ의 제조 방법 | |
| KR20010045183A (ko) | 반도체장치의 ｃｍｏｓ 듀얼 게이트전극 제조방법 | |
| KR100657754B1 (ko) | 반도체 소자의 얇은 접합 제조 방법 | |
| JPH08306802A (ja) | 半導体装置の製造方法 | |
| KR100600243B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100622812B1 (ko) | 반도체 소자의 게이트 제조 방법 | |
| JPH0964361A (ja) | 半導体装置の製造方法 | |
| KR20050064009A (ko) | 반도체 소자 제조방법 | |
| KR20050066755A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041005 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060512 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060823 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070821 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071119 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080115 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100924 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101117 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |