KR20020046322A - 모스 트랜지스터의 실리콘 게르마늄 게이트 폴리 형성방법 및 이를 이용한 씨모스 트랜지스터 형성 방법 - Google Patents
모스 트랜지스터의 실리콘 게르마늄 게이트 폴리 형성방법 및 이를 이용한 씨모스 트랜지스터 형성 방법 Download PDFInfo
- Publication number
- KR20020046322A KR20020046322A KR1020000075643A KR20000075643A KR20020046322A KR 20020046322 A KR20020046322 A KR 20020046322A KR 1020000075643 A KR1020000075643 A KR 1020000075643A KR 20000075643 A KR20000075643 A KR 20000075643A KR 20020046322 A KR20020046322 A KR 20020046322A
- Authority
- KR
- South Korea
- Prior art keywords
- germanium
- forming
- gate
- doping
- polysilicon layer
- Prior art date
Links
- 229910052732 germanium Inorganic materials 0.000 title claims abstract description 73
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 title claims abstract description 72
- 238000000034 method Methods 0.000 title claims abstract description 61
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 9
- 229910052710 silicon Inorganic materials 0.000 title claims description 9
- 239000010703 silicon Substances 0.000 title claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 53
- 229920005591 polysilicon Polymers 0.000 claims abstract description 53
- 229910052796 boron Inorganic materials 0.000 claims abstract description 38
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 13
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 12
- 150000002500 ions Chemical class 0.000 claims abstract description 5
- 238000005468 ion implantation Methods 0.000 claims description 37
- 239000012535 impurity Substances 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 16
- 238000000137 annealing Methods 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims 1
- PPMWWXLUCOODDK-UHFFFAOYSA-N tetrafluorogermane Chemical compound F[Ge](F)(F)F PPMWWXLUCOODDK-UHFFFAOYSA-N 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 41
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000000151 deposition Methods 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- -1 boron ions Chemical class 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 150000001768 cations Chemical class 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000002290 germanium Chemical class 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000008096 xylene Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/2807—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being Si or Ge or C and their alloys except Si
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
- H01L21/32155—Doping polycristalline - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/933—Germanium or silicon or Ge-Si on III-V
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 모스 트렌지스터의 실리콘 게르마늄 게이트 폴리 형성 방법 및 이를 이용한 CMOS 트렌지스터 형성 방법에 관한 것으로, CMOS 트랜지스터 형성 방법은, 우선, NMOS 및 PMOS 영역 분리와 소자 분리가 이루어진 기판에 게이트 절연막을 형성하고, 게이트 절연막 위에 폴리실리콘층으로 이루어진 게이트층을 형성한다. 그리고, NMOS 영역을 덮는 플라즈마 도핑 마스크를 형성하고 폴리실리콘층에 게르마늄 플라즈마 도핑을 실시한다. 다음으로, 상기 도핑 마스크를 제거하고 상기 폴리실리콘층을 패터닝하여 게이트 패턴을 형성한 뒤, NMOS영역에 상기 도핑 마스크와 다른 도핑 마스크 패턴을 형성하고 PMOS 영역의 소오스/드레인 영역과 게이트 패턴에 보론 도핑을 실시한다. 또, NMOS 영역의 이온주입 마스크 패턴을 제거하고, 상기 PMOS 영역에 이온주입 마스크 패턴을 형성하고, 상기 NMOS 영역의 소오스/드레인 영역과 게이트 패턴에 N형 불순물 이온주입을 실시하게 된다.
Description
본 발명은 반도체 장치 형성 방법에 관한 것으로, 보다 상세하게는 MOS 트랜지스터의 실리콘 게르마늄 게이트 폴리 형성 방법 및 이를 이용한 CMOS 트랜지스터 형성 방법에 관한 것이다.
PMOS 트랜지스터는 독자적으로도 사용되지만, 흔히 CMOS형 반도체 장치에서 NMOS 트랜지스터와 함께 사용된다. CMOS형 반도체 장치는 P채널 MOS 트랜지스터와 N채널 MOS 트랜지스터를 하나의 반도체 장치에 함께 형성하여 상보적인 동작을 하도록 한 반도체 장치다. 따라서, 반도체 장치 전체의 효율을 높이고 동작속도를 개선할 수 있고, 바이폴라 트랜지스터와 비슷한 특성을 낼 수 있으므로 고속의 고성능 반도체 장치로 사용된다. 특히, CMOS형 반도체 장치에서 집적화를 높이고 전압특성, 속도를 높이기 위해 소자의 크기가 작아지면서 각 채널형마다 게이트를 형성하는 폴리실리콘에 채널형과 동일한 형의 불순물을 도핑시킨 듀얼 게이트형이 많이 사용되고 있다.
고성능의 듀얼(DUAL) 게이트형 CMOS 트랜지스터(complementary metal oxide silicon transistor) 제작을 하면서 CMOS 트랜지스터 가운데 PMOS(P channel metal oxide silicon) 트랜지스터의 게이트 전극을 형성하는 폴리실리콘의 도핑 불순물로 보론을 많이 사용하게 된다. 그리고, 통상적으로 게이트 전극으로 폴리실리콘층을사용하면서 소오스/드레인 영역을 형성할 때 이온주입을 통해 폴리실리콘층에 불순물로 보론(B)과 같은 P형 불순물을 도핑시키는 방법을 사용하게 된다.
그런데, 보론(B)을 트랜지스터의 게이트를 이루는 폴리실리콘 패턴에 불순물로 사용할 경우, 보론이 충분히 도핑되지 못하거나, 활성화되지 못하거나, 도핑된 보론이 확산되어 게이트 절연막과 채널로 빠져나가고 게이트 폴리에는 실효 보론 농도가 줄어드는 게이트 디플리션(depletion)을 일으킬 수 있다. 이때, 게이트 절연막과 채널로 확산된 보론은 게이트 절연막과 채널 특성을 열화시키고, 또한, 보론이 빠져나간 게이트 전극에서는 도전성이 낮아져 게이트 절연막의 실질적 두께가 두꺼워져 채널을 흐르는 드레인 전류를 감소시키는 등의 문제를 일으킬 수 있다. 따라서 보론 사용시 게이트 디플리션과 이에 따른 트랜지스터의 특성이 열화되는 문제를 방지할 수 있는 방법이 필요하다.
보론과 관련하여 게이트 디플리션이 생기는 것을 방지하기 위한 하나의 방법으로 폴리실리콘으로 이루어진 게이트 전극에 게르마늄을 도핑하여 보론에 대한 수용성(solubility)을 높이는 방법이 알려져 있다. 즉, 게르마늄이 포함된 폴리실리콘은 보론에 대한 수용성이 높아져 활성화를 위한 어닐링 단계 등에서도 보론이 게이트 폴리실리콘 외부로 잘 확산되지 않도록 한다.
도1은 폴리실리콘 게이트 중의 게르마늄 농도에 따른, 그리고 보론의 이온주입 도즈량에 따른 600도(℃) 30초 어닐링 후의 저항을 나타내는 그래프이다. 그래프를 통해 게르마늄 농도가 높을수록 같은 보론 이온주입량에서도 저항이 낮아짐을 알 수 있다. 또한, 도시되지 않으나 같은 보론 이온주입 조건에서 게르마늄의 농도가 높아지면 게이트 전극과 관련하여 게이트 용량(Capacitance)이 증가함이 알려져 있다(Investigation of Poly SiGe for dual gate CMOS technology, Wen-Chin Lee, et.al.,IEEE Electronic Device Letters, vol.19,No.7, July 1998)
게르마늄을 게이트를 이루는 폴리실리콘층에 도핑시키는 방법으로는, 다른 원소를 도핑시키는 경우와 마찬가지로, 소오스 가스를 첨가하여 폴리실리콘 적층 단계에서 함께 CVD로 증착시키는 방법과, 게르마늄 이온주입 방법이 소개되어 있다.
CVD 적층의 경우, 통상, 사일렌 가스(SiH4)에 게르마늄 소오스 가스인 GeH4를 섞어 CVD 챔버에서 인 시튜(in situ) 방식으로 실리콘 게르마늄 게이트층을 형성하게 된다. 이 방법으로 보론에 대한 수용성이 높은 20 내지 30%의 게르마늄 함유 실리콘 게이트층을 형성할 수 있으나, 공정의 조절이 어려워 적절한 막 두께와 막 두께에 따른 게르마늄 농도의 균일성을 신뢰성 있게 확보하기 어렵다. 또한, CVD 과정은 통상 열공정이고, CMOS 반도체 장치에서 NMOS 영역에도 실리콘 게르마늄 게이트층이 형성된다. 그런데, NMOS 트랜지스터의 게이트층에서 게르마늄은 불술물의 수용성을 낮추는 문제가 있고, 가령, 10% 이상에서 오히려 게이트 용량을 저하시켜 트랜지스터 특성을 열화시킬 수 있다.
이온주입 방식의 경우, 순수한 폴리실리콘 게이트층을 형성하고, 포토레지스트로 이온주입 마스크 패턴을 형성하여 PMOS 트랜지스터의 게이트층에만 보론 이온(BF2or B) 주입을 실시할 수 있다. 그러나, 보론에 대한 적정 수용성을 갖는20 내지 30%의 게르마늄 농도를 형성하기 위해서는 1E16/cm2이상의 도즈(dose)량을 주입해야 하고 이를 위해 10시간 이상의 이온주입이 지속적으로 이루어져야 하므로 현실적으로 생산성이 없어 공정이 불가능하다.
따라서 CMOS 트랜지스터 제작 등에 있어서 PMOS 트랜지스터의 게이트로 사용할 폴리실리콘층에 한정하여 다량의 게르마늄을 단시간에 도핑시킬 수 있는, 조절이 용이한 방법이 요구되고 있다.
본 발명은 이상에 언급된 종래의 게르마늄 함유 폴리실리콘 게이트층 형성의 문제점을 개선하기 위한 것으로, PMOS 트랜지스터의 게이트 폴리실리콘층에 다량의 게르마늄을 단시간에 도핑시킬 수 있는 MOS 트랜지스터의 실리콘 게르마늄 게이트 폴리 형성 방법 및 이를 이용한 CMOS 트랜지스터 형성 방법을 제공하는 것을 목적으로 한다.
또한, 본 발명은 게르마늄의 농도를 신뢰성 있게 재현하도록 조절할 수 있는 MOS 트랜지스터의 실리콘 게르마늄 게이트 폴리 형성 방법 및 이를 이용한 CMOS 트랜지스터 형성 방법을 제공하는 것을 목적으로 한다.
본 발명의 목적의 하나는 CMOS형 반도체 장치를 형성함에 있어서, PMOS 영역의 트랜지스터에 한정하여 보론을 충분히 수용할 수 있는 CMOS 트랜지스터 형성 방법을 제공하는 것을 목적으로 한다.
도1은 폴리실리콘 게이트 중의 게르마늄 농도에 따른, 그리고 보론의 이온주입 도즈량에 따른 600도(℃) 30초 어닐링 후의 저항을 나타내는 그래프이다.
도2 내지 도6은 본 발명의 일 실시예에 따라 CMOS형 반도체 장치의 PMOS 트랜지스터 부분과 NMOS 트랜지스터 부분이 나뉘어져 형성되는 중요 공정 단계를 보여준다.
도7 내지 도12는 본 발명의 다른 실시예에 따라 CMOS형 반도체 장치가 형성되는 각 공정 단계를 보여준다.
※도면의 주요 부분에 대한 부호의 설명
10: 기판 11: 게이트 절연막
13,23: 게이트층 15: 도핑 마스크
17,19,27,29: 스페이서 110: 게이트 절연막 패턴
130,131,430,431: 게이트 패턴 140,150: 이온주입 마스크 패턴
143,145: 소오스/드레인 영역 330: 부가 폴리실리콘층
331: 금속 실리사이드
이상의 목적을 달성하기 위한 본 발명의 MOS 트랜지스터의 실리콘 게르마늄 게이트 폴리 형성 방법은, 기판에 게이트 절연막을 형성하는 단계, 게이트 절연막에 순수 폴리실리콘층을 형성하는 단계, 상기 폴리실리콘층에 게르마늄 플라즈마 도핑을 실시하는 단계를 구비하여 이루어진다.
이상의 단계에 이어 보론(B)을 폴리실리콘층에 도핑하는 단계가 이루어진다. 보론 도핑은 이온주입 혹은 게르마늄과 같은 플라즈마 도핑의 방법으로 이루어질 수 있다.
본 발명에서, 게르마늄 플라즈마 도핑은 게르마늄 소오스를 플라즈마 형성이 가능한 공정 챔버에 투입시켜 게르마늄이 함유된 플라즈마를 형성하고, 공정 챔버에 있는 기판에 전압을 인가하여 게르마늄 이온 혹은 게르마늄을 포함하는 이온을 플라즈마에서 기판으로 가속, 투입시키는 방법으로 이루어진다. 이때, 게르마늄 소오스로는 GeH4, GeF4등의 할로겐화 게르마늄, 고체 게르마늄을 사용할 수 있다. 그리고, 게르마늄 소오스 가스의 투입량, 시간 혹은 농도를 조절하여 플라즈마 도핑되는 게르마늄의 농도를 조절할 수 있다. 기판에 인가되는 바이어스 전압을 통해 투입 에너지를 조절할 수 있으나 통상 투입 깊이는 매우 얕은 영역에 한정되므로 깊이 조절에 큰 의미는 없다.
이러한 플라즈마 도핑은 CVD와 이온주입의 중간적인 성격을 가지는데, 실리콘과 게르마늄이 함께 증착되는 CVD와 달리 게르마늄만을 도핑시키므로 게르마늄 농도의 조절이 보다 안정적으로 이루어질 수 있다. 또한, 챔버에서 소오스 가스 공급으로 플라즈마를 형성하고 기판에 전압을 걸어 직접 투입시키는 방법을 사용하므로 1E16 내지 1E17 입자/cm2정도의 높은 도즈량으로 도핑이 가능하고 10% 이상의 농도를 가진 실리콘 게르마늄층의 형성이 용이하다.
또한, 플라즈마 도핑을 실시하기 전에 도핑 마스크 패턴을 노광공정을 통해 형성하면 CMOS 반도체 장치 형성시에도 보론이 투입될 PMOS 영역에만 게르마늄이 도핑되도록 할 수 있다.
한편, 폴리실리콘 게이트층에 게르마늄을 플라즈마 도핑할 때 도핑은 주로 폴리실리콘층의 표면에서 이루어진다. 따라서, 실질적인 게르마늄 농도를 높이기 위해서는 우선, 폴리실리콘층을 얇게 적층하고, 게르마늄 플라즈마 도핑을 실시하고, 다시 원하는 두께의 폴리실리콘층을 추가로 형성하는 방법을 사용할 수 있다.
상기 목적을 달성하기 위한 본 발명의 CMOS 트렌지스터 형성 방법에 따르면, 우선, NMOS 및 PMOS 영역 분리와 소자 분리가 이루어진 기판에 게이트 절연막을 형성하고, 게이트 절연막 위에 폴리실리콘층으로 이루어진 게이트층을 형성한다. 그리고, NMOS 영역을 덮는 플라즈마 도핑 마스크를 형성하고 폴리실리콘층에 게르마늄 플라즈마 도핑을 실시한다. 다음으로, 상기 도핑 마스크를 제거하고 상기 폴리실리콘층을 패터닝하여 게이트 패턴을 형성한 뒤, NMOS영역에 상기 도핑 마스크와 다른 도핑 마스크 패턴을 형성하고 PMOS 영역의 소오스/드레인 영역과 게이트 패턴에 보론 도핑을 실시한다. 또, NMOS 영역의 이온주입 마스크 패턴을 제거하고, 상기 PMOS 영역에 이온주입 마스크 패턴을 형성하고, 상기 NMOS 영역의 소오스/드레인 영역과 게이트 패턴에 N형 불순물 이온주입을 실시하게 된다.
이하 도면을 참조하면서, 실시예를 통해 볼 발명을 상세히 설명하기로 한다.
(실시예1)
실시예에서는 CMOS형 반도체 장치의 PMOS 트랜지스터 부분과 NMOS 트랜지스터 부분이 나뉘어져 형성되는 각 공정 단계를 보여준다.
도2를 참조하면, 별도로 표시되지 않으나, N형 기판의 NMOS 영역에 P형 웰을 형성하고, 소자분리를 실시한다. 그리고, 기판(10)에 게이트 절연막(11)과 순수한 폴리실리콘으로 이루어진 게이트층(13)을 1000 내지 2000 옹스트롬 두께로 형성한다.
도3을 참조하면, 포토레지스트를 이용하여 NMOS 영역을 덮는 도핑 마스크(15)를 형성한다. 그리고, 게르마늄 소오스 가스를 챔버에 공급하면서 게르마늄이 함유된 플라즈마를 형성한다. 이때, 챔버의 압력은 10 내지 200 mTorr, 온도는 200℃ 이하 바람직하게는 포토레지스트 패턴에 무리가 없는 100℃ 이하로 한다. 또한, 챔버에 놓인 기판에 1 내지 30 kV의 마이너스 전압을 인가하여 게르마늄을 함유한 양이온이 기판에 가속되어 투입되도록 한다. 결국, 포토레지스트 마스크로 덮이지 않은 기판의 PMOS 영역에서 이미 형성된 폴리실리콘 게이트층(13)에 게르마늄 플라즈마 도핑이 이루어진다. 플라즈마 도핑에서 게르마늄 플라즈마는 게르마늄 소오스로 GeH4또는 GeF4를 공급하면서 고주파 전계를 통해 소오스 가스를 플라즈마화 하는 방식으로 이루어질 수 있다. 소오스 가스의 공급량 및 시간을 조절하여 1015내지 1017게르마늄 함유 이온/cm2정도의 높은 도즈량으로 20% 이상의 게르마늄 농도를 가진 실리콘 게르마늄층이 폴리실리콘층 상부에 수십 내지 수백 옹스트롬(Å)의 층을 형성하도록 한다.
도4를 참조하면, 플라즈마 도핑 마스크가 제거되고 기판(10) 전체에서 노광과 식각 공정을 통해 게이트 패턴(130,131) 및 게이트 절연막 패턴(110)을 형성한다. 따라서 NMOS 영역에서는 순수 폴리실리콘 게이트 패턴(130)이 PMOS 영역에서는 게르마늄이 함유된 폴리실리콘 게이트 패턴(131)이 형성된다.
이 단계에서 또한, 도시된 바와 같이 NMOS 영역 및 PMOS 영역에서 저농도의 얕은 이온주입이 이루어져 게이트 전극 양쪽으로 기판에 LDD 영역을 형성할 수도 있다.
도5를 참조하면, 먼저, 게이트 패턴 측벽에 스페이서를 형성한다. 그리고, NMOS영역에 이온주입 마스크 패턴(140)을 형성하여 커버하고 PMOS 영역의 깊은(deep) 소오스/드레인 영역(143)과 게이트 패턴(131)에 보론 이온주입을 실시한다.
도6을 참조하면, 도5의 이온주입 마스크 패턴을 제거하고, PMOS 영역에 이온주입 마스크 패턴(150)을 형성하여 커버한다. 그리고 NMOS 영역의 깊은 소오스/드레인 영역(145)과 게이트 패턴(130)에 비소나 인을 포함하는 N형 불순물 이온주입을 고농도로 실시한다.
도5, 도6의 단계를 거치면, 도4의 단계에서 먼저 저농도의 얕은 이온주입이이루어진 경우라면 도시된 바와 같이 불순물의 고농도 깊은 이온주입을 통하여 전형적인 LDD 구조가 형성된다.
이어 어닐링과 층간 절연막 적층 등의 후속 공정이 이루어지게 된다.
(실시예2)
도7을 참조하면, 별도로 표시되지 않으나, N형 기판의 NMOS 영역에 P형 웰(well)을 형성하고, 소자분리를 실시한다. 그리고, 기판(10)에 게이트 절연막(11)과 순수한 폴리실리콘으로 이루어진 게이트층(23)을 200 내지 1000 옹스트롬 두께로 형성한다.
도8을 참조하면, 포토레지스트를 이용하여 NMOS 영역을 덮는 도핑 마스크(15)를 형성한다. 그리고, 게르마늄 소오스 가스를 챔버에 공급하면서 고주파를 인가하여 게르마늄이 함유된 플라즈마를 형성한다. 또한, 챔버에 놓인 기판에 마이너스 전압을 인가하여 게르마늄을 함유한 양이온이 기판에 투입되도록 한다. 결국, 포토레지스트 도핑 마스크(15)로 덮이지 않은 기판의 PMOS 영역에서 이미 형성된 폴리실리콘 게이트층(23)에 게르마늄 플라즈마 도핑이 이루어지고, 20% 이상의 게르마늄 농도를 가진 실리콘 게르마늄층이 폴리실리콘 게이트층(23)에 수십 내지 수백 옹스트롬의 층을 형성하도록 한다.
도9를 참조하면, 플라즈마 도핑 마스크가 제거되고 기판 전체에 500 내지 1500 옹스트롬의 부가 폴리실리콘층(330)이 더 증착된다. 그리고, 노광과 식각 공정을 통해 게이트 패턴(430,431)을 형성한다. 따라서 NMOS 영역에서는 순수 폴리실리콘 게이트 패턴(430)이 PMOS 영역에서는 게르마늄이 함유된 폴리실리콘 게이트패턴(431)이 형성된다.
이 단계에서 각 영역에는 도시된 바와 같이 얕은 이온주입을 통해 저농도 불순물 영역이 게이트 패턴(431,430) 양쪽에 형성될 수 있다.
도10을 참조하면, 게이트 패턴(431,430) 측벽에 스페이서(17)를 형성하고 나서 NMOS영역에 이온주입 마스크 패턴(140)을 형성하여 커버하고 PMOS 영역의 깊은 소오스/드레인 영역(143)과 게이트 패턴(431)에 보론 이온주입을 실시한다.
도11을 참조하면, 도10의 이온주입 마스크 패턴을 제거하고, PMOS 영역에 이온주입 마스크 패턴(150)을 형성하여 커버한다. 그리고 NMOS 영역의 깊은 소오스/드레인 영역(145)과 게이트 패턴(430)에 비소나 인을 포함하는 N형 불순물 이온주입을 고농도로 실시한다.
앞서 형성된 저농도 불순물 이온주입 영역과 함께 도10과 도11의 과정을 통해 게이트 패턴 양쪽에는 LDD 구조가 형성된다.
도12를 참조하면, 기판에 티타늄 혹은 코발트 금속이 100 내지 300 옹스트롬 PVD(Physical Vapor Deposition:Sputtering)로 증착되고 어닐링이 이루어진다. 그리고 티타늄 혹은 코발트에 대한 식각을 실시한다. 따라서 어닐링을 통해 실리사이드(331)를 형성한 게이트 패턴(430,431) 상부와 노출된 기판(10)을 제외한 부분에서는 티타늄 혹은 코발트가 모두 제거된다. 게이트 패턴(430,431)의 상부는 금속 실리사이드(331)가 기판의 금속 실리사이드(331)에 비해 두껍게 형성된다. 이 단계에서 어닐링 온도에 따라 어닐링을 통해 주입된 불순물의 활성화가 이루어지는 효과를 가질 수 있다.
이어 층간 절연막 적층 등의 후속 공정이 이루어질 수 있다.
본 발명에 따르면, PMOS 트랜지스터의 게이트 폴리실리콘층에 다량의 게르마늄을 단시간에 도핑시킬 수 있고, 또한, 본 발명은 실리콘 게르마늄 게이트 폴리 형성시 게르마늄의 농도를 신뢰성 있게 재현하도록 조절할 수 있으므로 보론 디플리션과 그에 따른 트렌지스터 동작상의 문제점들을 방지할 수 있다.
Claims (16)
- 기판에 게이트 절연막을 형성하는 단계,상기 게이트 절연막 상부에 폴리실리콘층을 형성하는 단계,공정 챔버 내에 게르마늄 함유 플라즈마를 형성하고 기판에 전압을 인가하여 게르마늄 함유 이온을 기판에 가속, 투입시키는 플라즈마 도핑을 상기 폴리실리콘층에 대해 실시하는 단계 및게르마늄 플라즈마 도핑이 이루어진 상기 폴리실리콘층에 대한 보론 도핑 단계가 더 구비되는 것을 특징으로 하는 MOS 트랜지스터의 게이트 폴리 형성방법.
- 제 1 항에 있어서,상기 보론 도핑 단계 전에, 게르마늄 플라즈마 도핑이 이루어진 상기 폴리실리콘층 위에 일정 두께의 부가 실리콘층을 형성하는 단계가 더 구비되는 것을 특징으로 하는 MOS 트랜지스터의 게이트 폴리 형성 방법.
- 제 2 항에 있어서,상기 폴리실리콘층 및 상기 부가 실리콘은 각각 200 내지 1000과 500 내지 1500 옹스트롬 두께로 형성하는 것을 특징으로 하는 MOS 트랜지스터의 게이트 폴리 형성 방법.
- 제 1 항에 있어서,상기 보론 도핑은 이온주입 방법으로 이루어지는 것을 특징으로 하는 MOS 트랜지스터의 게이트 폴리 형성 방법.
- 제 1 항에 있어서,상기 보론 도핑은 플라즈마 도핑 방법으로 이루어지는 것을 특징으로 하는 MOS 트랜지스터의 게이트 폴리 형성 방법.
- 제 1 항에 있어서,상기 게르마늄 플라즈마 도핑은 1016내지 1017이온/cm2의 도즈량으로 이루어져 게르마늄 농도 10% 이상의 실리콘 게르마늄층을 상기 폴리실리콘층 상부에 형성하는 것을 특징으로 하는 MOS 트랜지스터의 게이트 폴리 형성 방법.
- 제 1 항에 있어서,상기 게르마늄 플라즈마 도핑 단계에서 게르마늄 플라즈마의 소오스 가스로 4 수화 게르마늄(GeH4) 혹은 4 불화 게르마늄(GeF4) 가스를 사용하는 것을 특징으로 하는 MOS 트랜지스터의 게이트 폴리 형성 방법.
- 제 1 항에 있어서,상기 게르마늄 플라즈마 도핑 단계에서 상기 공정 챔버의 압력은 10 내지 200 mTorr, 온도는 200℃ 이하로 운용되는 것을 특징으로 하는 MOS 트랜지스터의 게이트 폴리 형성 방법.
- 제 1 항에 있어서,상기 기판에 인가되는 전압은 1 내지 30 kV의 음전압인 것을 특징으로 하는 MOS 트랜지스터의 게이트 폴리 형성 방법.
- CMOS형 반도체 장치 형성을 위한 NMOS 및 PMOS 영역 분리와 소자 분리가 이루어진 기판에 게이트 절연막을 형성하는 단계,상기 게이트 절연막 위에 폴리실리콘층으로 이루어진 게이트층을 형성하는 단계,상기 NMOS 영역을 덮는 플라즈마 도핑 마스크를 형성하는 단계,상기 폴리실리콘층에 게르마늄 플라즈마 도핑을 실시하는 단계,상기 도핑 마스크를 제거하고 상기 폴리실리콘층을 패터닝하여 게이트 패턴을 형성하는 단계,상기 NMOS영역에 도핑 마스크 패턴을 형성하고, 상기 PMOS 영역의 소오스/드레인 영역과 게이트 패턴에 보론 도핑을 실시하는 단계,상기 PMOS 영역에 이온주입 마스크 패턴을 형성하고, 상기 NMOS 영역의 소오스/드레인 영역과 게이트 패턴에 N형 불순물 이온주입을 실시하는 단계를 구비하여이루어지는 CMOS 트랜지스터 형성 방법.
- 제 10 항에 있어서,상기 게르마늄 플라즈마 도핑을 실시하는 단계에 이어 도핑 마스크를 제거하고 상기 폴리실리콘층 위에 부가 실리콘층을 적층하는 단계가 더 구비되는 것을 특징으로 하는 CMOS 트랜지스터 형성 방법.
- 제 10 항 또는 제 11 항에 있어서,상기 N형 불순물 이온주입 마스크를 제거하고,금속층을 적층하고 어닐링하여 금속 실리사이드를 형성하는 단계가 더 구비되는 것을 특징으로 하는 CMOS 트랜지스터 형성 방법.
- 제 10 항에 있어서,상기 보론 도핑은 이온주입으로 이루어지는 것을 특징으로 하는 CMOS 트랜지스터 형성 방법.
- 제 10 항에 있어서,상기 게이트 패턴을 형성하는 단계에 이어서 저농도 이온주입을 실시하는 단계 및상기 게이트 패턴에 측벽 스페이서를 형성하는 단계가 더 구비되는 것을 특징으로 하는 CMOS 트랜지스터 형성 방법.
- 제 10 항에 있어서,상기 N형 불순물 이온주입 단계가 상기 보론 도핑 단계에 앞서 이루어지는 것을 특징으로 하는 CMOS 트랜지스터 형성 방법.
- 제 10 항에 있어서,상기 부가 실리콘층은 폴리실리콘층인 것을 특징으로 하는 CMOS 트랜지스터 형성 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000075643A KR100354438B1 (ko) | 2000-12-12 | 2000-12-12 | 모스 트랜지스터의 실리콘 게르마늄 게이트 폴리 형성방법 및 이를 이용한 씨모스 트랜지스터 형성 방법 |
| US09/750,943 US6596605B2 (en) | 2000-12-12 | 2000-12-28 | Method of forming germanium doped polycrystalline silicon gate of MOS transistor and method of forming CMOS transistor device using the same |
| JP2001363395A JP4633310B2 (ja) | 2000-12-12 | 2001-11-28 | Ｍｏｓトランジスタのゲルマニウムがドーピングされたポリシリコンゲートの形成方法及びこれを利用したｃｍｏｓトランジスタの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000075643A KR100354438B1 (ko) | 2000-12-12 | 2000-12-12 | 모스 트랜지스터의 실리콘 게르마늄 게이트 폴리 형성방법 및 이를 이용한 씨모스 트랜지스터 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020046322A true KR20020046322A (ko) | 2002-06-21 |
| KR100354438B1 KR100354438B1 (ko) | 2002-09-28 |
Family
ID=19702990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000075643A KR100354438B1 (ko) | 2000-12-12 | 2000-12-12 | 모스 트랜지스터의 실리콘 게르마늄 게이트 폴리 형성방법 및 이를 이용한 씨모스 트랜지스터 형성 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6596605B2 (ko) |
| JP (1) | JP4633310B2 (ko) |
| KR (1) | KR100354438B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100910230B1 (ko) * | 2007-11-14 | 2009-07-31 | 주식회사 하이닉스반도체 | 반도체 소자의 듀얼 게이트 및 그 형성방법 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100402381B1 (ko) * | 2001-02-09 | 2003-10-17 | 삼성전자주식회사 | 게르마늄 함유 폴리실리콘 게이트를 가지는 씨모스형반도체 장치 및 그 형성방법 |
| JP3547419B2 (ja) * | 2001-03-13 | 2004-07-28 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6596597B2 (en) * | 2001-06-12 | 2003-07-22 | International Business Machines Corporation | Method of manufacturing dual gate logic devices |
| US6667525B2 (en) * | 2002-03-04 | 2003-12-23 | Samsung Electronics Co., Ltd. | Semiconductor device having hetero grain stack gate |
| US6709912B1 (en) * | 2002-10-08 | 2004-03-23 | Chartered Semiconductor Manufacturing Ltd. | Dual Si-Ge polysilicon gate with different Ge concentrations for CMOS device optimization |
| JP3700708B2 (ja) * | 2003-03-26 | 2005-09-28 | ソニー株式会社 | 半導体装置の製造方法 |
| JPWO2004107450A1 (ja) * | 2003-05-30 | 2006-07-20 | 富士通株式会社 | 半導体装置と半導体装置の製造方法 |
| US6913980B2 (en) * | 2003-06-30 | 2005-07-05 | Texas Instruments Incorporated | Process method of source drain spacer engineering to improve transistor capacitance |
| JP4473710B2 (ja) * | 2003-12-05 | 2010-06-02 | 株式会社東芝 | 半導体装置 |
| JP2006344634A (ja) * | 2005-06-07 | 2006-12-21 | Renesas Technology Corp | Ｃｍｏｓ型半導体装置の製造方法および、ｃｍｏｓ型半導体装置 |
| JP2007165401A (ja) * | 2005-12-09 | 2007-06-28 | Nec Electronics Corp | 半導体装置および半導体装置の製造方法 |
| US7612421B2 (en) * | 2005-10-11 | 2009-11-03 | Atmel Corporation | Electronic device with dopant diffusion barrier and tunable work function and methods of making same |
| JP2006332687A (ja) * | 2006-07-10 | 2006-12-07 | Fujitsu Ltd | Ｃｍｏｓ半導体装置 |
| US7297618B1 (en) * | 2006-07-28 | 2007-11-20 | International Business Machines Corporation | Fully silicided gate electrodes and method of making the same |
| KR100861835B1 (ko) * | 2006-08-31 | 2008-10-07 | 동부일렉트로닉스 주식회사 | 듀얼 게이트 ｃｍｏｓ형 반도체 소자의 제조 방법 |
| KR100843231B1 (ko) * | 2007-01-23 | 2008-07-02 | 삼성전자주식회사 | 플라즈마 도핑방법 |
| DE102008021563B4 (de) * | 2008-04-30 | 2012-05-31 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Verfahren zum Verringern von Defekten von Gatestrukturen von CMOS-Bauelementen während der Reinigungsprozesse durch Modifizieren eines parasitären PN-Übergangs |
| KR101623123B1 (ko) * | 2009-07-23 | 2016-05-23 | 삼성전자주식회사 | 반도체소자 및 그 제조방법 |
| CN103165465B (zh) * | 2011-12-19 | 2015-08-19 | 中芯国际集成电路制造(上海)有限公司 | 采用e-SiGe的PMOS制造方法 |
| US9029255B2 (en) * | 2012-08-24 | 2015-05-12 | Nanya Technology Corporation | Semiconductor device and fabrication method therof |
| FR3001831B1 (fr) * | 2013-02-04 | 2016-11-04 | St Microelectronics Sa | Transistor mos a espaceurs d'air |
| US9349742B2 (en) * | 2013-06-21 | 2016-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Embedded memory and methods of forming the same |
| KR102133490B1 (ko) | 2013-11-11 | 2020-07-13 | 에스케이하이닉스 주식회사 | 트랜지스터, 트랜지스터의 제조 방법 및 트랜지스터를 포함하는 전자장치 |
| KR101993321B1 (ko) | 2013-11-11 | 2019-06-26 | 에스케이하이닉스 주식회사 | 트랜지스터, 트랜지스터의 제조 방법 및 트랜지스터를 포함하는 전자장치 |
| JP7042130B2 (ja) | 2018-03-27 | 2022-03-25 | 文化シヤッター株式会社 | 開閉装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01194320A (ja) * | 1988-01-28 | 1989-08-04 | Fuji Electric Co Ltd | 半導体基体への不純物導入方法 |
| JPH04283966A (ja) * | 1991-03-12 | 1992-10-08 | Nippon Steel Corp | Ｍｏｓ型半導体装置の製造方法 |
| JP2919254B2 (ja) * | 1993-11-22 | 1999-07-12 | 日本電気株式会社 | 半導体装置の製造方法および形成装置 |
| US5641707A (en) * | 1994-10-31 | 1997-06-24 | Texas Instruments Incorporated | Direct gas-phase doping of semiconductor wafers using an organic dopant source of phosphorus |
| US5863831A (en) * | 1995-08-14 | 1999-01-26 | Advanced Materials Engineering Research, Inc. | Process for fabricating semiconductor device with shallow p-type regions using dopant compounds containing elements of high solid solubility |
| JPH11330463A (ja) * | 1998-05-15 | 1999-11-30 | Sony Corp | 半導体装置および半導体装置の製造方法 |
| US6313505B2 (en) * | 1998-09-02 | 2001-11-06 | Advanced Micro Devices, Inc. | Method for forming shallow source/drain extension for MOS transistor |
| JP3616514B2 (ja) * | 1998-11-17 | 2005-02-02 | 株式会社東芝 | 半導体集積回路及びその製造方法 |
| US6252283B1 (en) * | 1999-01-22 | 2001-06-26 | Advanced Micro Devices, Inc. | CMOS transistor design for shared N+/P+ electrode with enhanced device performance |
| US6373112B1 (en) * | 1999-12-02 | 2002-04-16 | Intel Corporation | Polysilicon-germanium MOSFET gate electrodes |
-
2000
- 2000-12-12 KR KR1020000075643A patent/KR100354438B1/ko not_active IP Right Cessation
- 2000-12-28 US US09/750,943 patent/US6596605B2/en not_active Expired - Fee Related
-
2001
- 2001-11-28 JP JP2001363395A patent/JP4633310B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100910230B1 (ko) * | 2007-11-14 | 2009-07-31 | 주식회사 하이닉스반도체 | 반도체 소자의 듀얼 게이트 및 그 형성방법 |
| US7790588B2 (en) | 2007-11-14 | 2010-09-07 | Hynix Semiconductor Inc. | Dual gate of semiconductor device capable of forming a layer doped in high concentration over a recessed portion of substrate for forming dual gate with recess channel structure and method for manufacturing the same |
| US8188531B2 (en) | 2007-11-14 | 2012-05-29 | Hynix Semiconductor Inc. | Dual gate of semiconductor device capable of forming a layer doped in high concentration over a recessed portion of substrate for forming dual gate with recess channel structure and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100354438B1 (ko) | 2002-09-28 |
| JP2002217312A (ja) | 2002-08-02 |
| US20020072182A1 (en) | 2002-06-13 |
| US6596605B2 (en) | 2003-07-22 |
| JP4633310B2 (ja) | 2011-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100354438B1 (ko) | 모스 트랜지스터의 실리콘 게르마늄 게이트 폴리 형성방법 및 이를 이용한 씨모스 트랜지스터 형성 방법 | |
| JP4018405B2 (ja) | ゲルマニウム含有ポリシリコンゲートを有するｃｍｏｓ型半導体装置及びその形成方法 | |
| KR100487525B1 (ko) | 실리콘게르마늄 게이트를 이용한 반도체 소자 및 그 제조방법 | |
| KR100512029B1 (ko) | 마스킹 단계들이 감소된 ｎｍｏｓ 및 ｐｍｏｓ 디바이스 제조 방법 | |
| US20080054363A1 (en) | Dual gate cmos semiconductor device and method for manufacturing the same | |
| KR100396709B1 (ko) | 반도체 소자의 제조방법 | |
| US6544853B1 (en) | Reduction of negative bias temperature instability using fluorine implantation | |
| KR20010035856A (ko) | 반도체소자 및 그 제조방법 | |
| KR100508867B1 (ko) | ｐ채널형 모스 트랜지스터 및 상보형 모스 트랜지스터의제조 방법 | |
| US7186631B2 (en) | Method for manufacturing a semiconductor device | |
| KR100588784B1 (ko) | 반도체 소자 제조방법 | |
| KR100531105B1 (ko) | 반도체 소자 제조방법 | |
| KR20010045183A (ko) | 반도체장치의 ｃｍｏｓ 듀얼 게이트전극 제조방법 | |
| KR100598284B1 (ko) | 반도체 소자 제조방법 | |
| KR100588783B1 (ko) | 반도체 소자 제조 방법 | |
| KR100295915B1 (ko) | 듀얼게이트를적용한시모스트랜지스터의제조방법 | |
| KR100531120B1 (ko) | 반도체 소자 제조방법 | |
| KR100546812B1 (ko) | 반도체 소자 제조방법 | |
| US7700468B2 (en) | Semiconductor device and method of fabricating the same | |
| JP2000133609A (ja) | 半導体装置の製造方法 | |
| KR100243282B1 (ko) | 반도체소자의제조방법 | |
| JP2001257343A (ja) | 半導体集積回路装置 | |
| KR20050064009A (ko) | 반도체 소자 제조방법 | |
| KR20050066755A (ko) | 반도체 소자의 제조 방법 | |
| KR20050014419A (ko) | 반도체소자의 트랜지스터 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120831 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20130902 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |