KR100843231B1 - 플라즈마 도핑방법 - Google Patents

플라즈마 도핑방법 Download PDF

Info

Publication number
KR100843231B1
KR100843231B1 KR1020070007250A KR20070007250A KR100843231B1 KR 100843231 B1 KR100843231 B1 KR 100843231B1 KR 1020070007250 A KR1020070007250 A KR 1020070007250A KR 20070007250 A KR20070007250 A KR 20070007250A KR 100843231 B1 KR100843231 B1 KR 100843231B1
Authority
KR
South Korea
Prior art keywords
gas
doping
thickness
doped film
film
Prior art date
Application number
KR1020070007250A
Other languages
English (en)
Inventor
강종훈
박태서
최시영
김미진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070007250A priority Critical patent/KR100843231B1/ko
Priority to US11/753,791 priority patent/US20080176387A1/en
Application granted granted Critical
Publication of KR100843231B1 publication Critical patent/KR100843231B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

도핑 후에 피도핑막의 두께를 일정하게 유지하고, 피도핑막의 깊이에 따라 원하는 도핑농도를 얻을 수 있는 플라즈마 도핑방법을 제공한다. 그 방법은 피도핑막에 새로운 층을 증착시키는 제1 가스, 피도핑막을 식각하면서 원하는 도핑을 이루는 제2 가스 및 피도핑막에 새로운 층을 증착시키면서 원하는 도핑을 이루는 제3 가스를 조합하여 사용한다.
플라즈마 도핑, 피도핑막, 식각, 증착

Description

플라즈마 도핑방법{Method of plasma doping}
도 1은 통상적인 플라즈마 도핑방법을 설명하기 위한 플라즈마 도핑장치를 나타낸 개략도이다.
도 2는 본 발명이 적용되는 사례인 PMOS 트랜지스터의 구조를 나타내는 단면도이다.
도 3은 고농도의 보론(B)을 카운터 도핑한 후, 도 2의 게이트 유전막과 도전층에서의 보론(B)의 SIMS 프로파일을 나타내는 그래프이다.
도 4a 내지 도 5b는 본 발명의 일 실시예에 의한 플라즈마 도핑방법을 설명하기 위한 그래프들이다. 도 4a 및 도 4b는 증착성 가스에 의한 도핑이 식각성 가스에 의한 도핑보다 우세한 경우이고, 도 5a 및 도 5b는 식각성 가스에 의한 도핑이 우세한 경우이다.
도 6a 내지 도 7b는 본 발명의 다른 실시예에 의한 플라즈마 도핑방법을 설명하기 위한 그래프들이다. 도 6a 및 도 6d는 증착성 가스에 의한 도핑이 식각성 가스에 의한 도핑보다 우세한 경우이고, 도 7a 및 도 7b는 식각성 가스에 의한 도핑이 우세한 경우이다.
도 8a 및 도 8b는 본 발명의 또 다른 실시예에 의한 플라즈마 도핑방법을 설명하기 위한 그래프들이다. 도 8a는 증착성 가스에 의한 도핑이 식각성 가스에 의한 도핑보다 우세한 경우이고, 도 8b는 식각성 가스에 의한 도핑이 우세한 경우이다.
도 9a는 본 발명에 의한 플라즈마 도핑의 전 과정의 하나의 사례를 설명하기 위한 그래프이다. 도 9b는 도핑단계(ts-ti)에서의 피도핑막의 도핑농도를 설명하기 위한 단면도이고, 도 9c는 도핑단계(ti-tf)에서의 피도핑막의 도핑농도를 설명하기 위한 단면도이다.
도 10a는 본 발명에 의한 플라즈마 도핑의 전 과정의 다른 사례를 설명하기 위한 그래프이다. 도 10b는 도핑단계(ts-ti)에서의 피도핑막의 도핑농도를 설명하기 위한 단면도이고, 도 10c는 도핑단계(ti-tf)에서의 피도핑막의 도핑농도를 설명하기 위한 단면도이다.
도 11은 본 발명에 의한 플라즈마 도핑의 전 과정에서 도핑농도와 두께의 변화를 설명하기 위한 그래프이다.
도 12a 및 도 12b는 본 발명의 적용 예를 설명하기 위한 공정단면도들이다.
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 플라즈마 도핑에 의해 반도체 소자를 제조하는 방법에 관한 것이다.
플라즈마 도핑방법은 이온주입방법과 같은 통상적인 방법에 비해 상대적으로 낮은 이온 가속전압을 사용하고, 주입되는 이온의 밀도가 높다. 또한, 상대적으로 넓은 면적에 대해 균일하게 이온을 주입할 수 있다.
도 1은 통상적인 플라즈마 도핑방법을 설명하기 위한 플라즈마 도핑장치를 나타낸 개략도이다. 여기서, 소스가스는 BF3를 예로 들었다.
도 1을 참조하면, 상기 도핑장치는 챔버(10) 내에 소스전극(50), 캐소드전극(20)을 구비하고, 상기 전극들 사이에 기판(40)이 놓일 수 있는 구조를 갖는다. 소스가스는 플라즈마(60) 상태로 여기되고, 여기된 플라즈마(60) 내의 이온들을 플레이튼(30) 상에 놓여진 기판(40)에 주입한다. 이때, 캐소드전극(20)에 바이어스(bias) 전압을 인가하면, 플라즈마 내의 이온들을 가속시킬 수 있다. 이에 따라, 주입을 원하는 이온들을 한꺼번에 기판(40)의 전면에 도핑할 수 있다.
하지만, 종래의 플라즈마 도핑방법은 원하는 이온들을 선택적으로 주입할 수 없으므로, 원하지 않는 이온 및 라디칼들이 도핑될 수 있다. 예를 들어, 도시된 바와 같이, 보론(B)(B) 도핑을 위해 BF3 가스를 사용하였을 때, B3+뿐만 아니라 BF2 +, BF+ 및 F+ 등의 이온 및 라디칼들이 형성된다. 특히 불소(F)에 의해서 기판(40) 상의 피도핑막에 식각(etch)과 같은 원하지 않는 공정이 진행되기도 한다. 만일, B2H6 가스를 사용할 경우에는 도핑공정 중에 피도핑막 상에 새로운 층이 증착되어 이온들이 적게 주입되는 현상도 관찰된다.
한편, 플라즈마 내의 이온 및 라디칼들에 의해 피도핑막이 식각되거나, 피도핑막 상에 새로운 층이 형성되는 것은 피할 수 없는 현상이다. 이에 따라, 도핑 후에 피도핑막의 두께가 달라지거나, 피도핑막의 깊이(또는 원하는 위치)에 따라 원하는 도핑농도를 얻지 못하는 경우가 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 도핑 후에 피도핑막의 두께를 일정하게 유지하고, 피도핑막의 깊이에 따라 원하는 도핑농도를 얻을 수 있는 플라즈마 도핑방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 의한 도핑방법의 하나는 먼저 챔버 내에 반도체 기판을 배치한다. 그후, 제1 두께의 피도핑막을 형성한다. 상기 피도핑막 상에 상기 피도핑막의 성분을 포함하는 제1 가스를 공급하는 것과 동시에, 식각에 의해 상기 피도핑막의 두께를 감소시키는 성분을 포함하는 제2 가스를 공급하여 플라즈마 도핑을 진행한다. 이때, 상기 플라즈마 도핑이 완료된 후의 상기 피도핑막은 상기 제1 두께를 유지한다.
본 발명에 있어서, 상기 피도핑막은 폴리실리콘일 수 있고 금속박막일 수 있다. 피도핑막이 폴리실리콘막인 경우, 상기 제1 가스는 실란(SiH4), 상기 제2 가스는 불소를 포함하는 가스, 예를 들어 BF3 가스일 수 있다.
또한, 상기 플라즈마 도핑을 위하여 증착에 의해 상기 피도핑막의 두께를 증가시키는 성분을 포함하는 제3 가스를 더 포함할 수 있으며, 피도핑막이 폴리실리콘인 경우의 제3 가스는 수소를 포함하는 가스, 예를 B2H6 가스일 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 의한 도핑방법의 다른 하나는 먼저 챔버 내에 반도체 기판을 배치한다. 그후, 제1 두께의 피도핑막을 형성한다. 상기 피도핑막 상에 상기 피도핑막의 성분을 포함하는 제1 가스를 공급하는 것과 동시에, 식각에 의해 상기 피도핑막의 두께를 감소시키는 성분을 포함하는 제2 가스를 공급하여 플라즈마 도핑을 진행한다. 이때, 상기 플라즈마 도핑이 완료된 후의 상기 피도핑막은 상기 제1 두께를 유지하고, 상기 제1 가스 또는 상기 제2 가스의 유량을 상기 도핑이 진행되는 시간 동안 변화시킨다.
상기 기술적 과제를 달성하기 위한 본 발명에 의한 도핑방법의 또 다른 하나는 먼저 챔버 내에 반도체 기판을 배치한다. 그후, 제1 두께의 피도핑막을 형성한다. 상기 피도핑막 상에 상기 피도핑막의 성분을 포함하는 제1 가스를 공급하는 것과, 식각에 의해 상기 피도핑막의 두께를 감소시키는 성분을 포함하는 제2 가스를 번갈아 가면서 공급하여 플라즈마 도핑을 진행한다. 이때, 상기 플라즈마 도핑이 완료된 후의 상기 피도핑막은 상기 제1 두께를 유지한다.
이하 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명한다. 다음에서 설명되는 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예에 한정되는 것은 아니다. 본 발명의 실시예들은 당분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 실시예 전체에 걸쳐서 동일한 참조부호는 동일한 구성요소를 나타낸다.
본 발명의 실시예들은 피도핑막에 새로운 층을 증착시키는 제1 가스, 피도핑막을 식각하면서 원하는 도핑을 이루는 제2 가스 및 피도핑막에 새로운 층을 증착시키면서 원하는 도핑을 이루는 제3 가스에 의한 플라즈마 도핑방법을 제공할 것이다. 이를 위해, 본 발명의 개념이 적용되는 트랜지스터의 사례를 들어, 제1, 제2 및 제3 가스의 특징을 살펴보고, 이어서 상기 가스들을 적용하는 방법에 대해 상세하게 설명할 것이다.
도 2는 본 발명이 적용되는 사례인 PMOS 트랜지스터의 구조를 나타내는 단면도이다.
도시된 바와 같이, 반도체 기판(100), 예컨대 p형 실리콘 기판 상에 게이트 유전막(200)을 형성한다. 게이트 유전막(200)은 열산화법에 의한 열산화된 실리콘산화막, 화학적기상증착법으로 증착된 실리콘질화막 또는 고유전상수 k 물질과 같은 고유전막 등을 포함하여 형성할 수 있다. 그후, 게이트 유전막(200) 상에 도전층(300)을 형성한다. 도전층(300)으로는 폴리실리콘막 또는 금속박막을 사용할 수 있다.
본 발명의 실시예에서는 도전층(300)으로써 폴리실리콘막을 적용하였다. 하지만, 본 발명의 특징이 적용되는 범주 내에서 금속박막을 도전층(300)으로 사용할 수도 있다. 폴리실리콘막은 n-도핑되었으며, PMOS로 사용되기 위하여 플라즈마 도핑방법을 이용하여 p+ 카운터 도핑, 고농도의 보론(B)을 도핑한다.
도 3은 고농도의 보론(B)을 카운터 도핑한 후, 도 2의 게이트 유전막(200)과 도전층(300)에서의 보론(B)의 SIMS 프로파일을 나타내는 그래프이다. 이때, 카운터 도핑은 각각 상기 제2 가스 및 제3 가스를 이용하여 실시하였으며, 카운터 도핑 후 약 950℃에서 약 30초 동안 열처리하였다. 여기서, 제2 가스는 BF3 가스 그리고 제3 가스는 B2H6 가스를 사용하였다. 또한, 깊이는 피도핑막인 폴리실리콘막의 노출된 표면으로부터 게이트유전막을 향하여 정해지는 거리이다.
도 3을 참조하면, 열처리를 하게 되면 도핑된 보론(B)이 폴리실리콘막 내부로 확산하여 폴리실리콘막과 게이트유전막의 계면에 보론(B)이 쌓인다. 이때, 상기 계면에서 보론(B) 피크(peak)가 생성되는데, 피크의 위치로부터 폴리실리콘막과 게이트유전막의 계면의 위치를 알 수 있다.
구체적으로, 제2 가스인 BF3 가스를 사용하게 되면, 도핑과 열처리에 의해 보론(B) 피크(a; 약 0.05 ㎛의 깊이)가 형성된다. 상기 피크(a)는 제2 가스에 의한 플라즈마 도핑 시에 피도핑막인 폴리실리콘막이 식각되는 것을 나타낸다. 만일, 제3 가스인 B2H6 가스를 사용하게 되면, 도핑과 열처리에 의해 보론(B) 피크(b; 약 0.065 ㎛의 깊이)가 형성된다. 상기 피크(b)는 제3 가스에 의한 플라즈마 도핑 시에 폴리실리콘막 상에 새로운 층이 증착되는 것을 나타낸다.
한편, 제2 가스에 의한 플라즈마 도핑을 하면, 보론(B)의 농도가 상대적으로 높은 프로파일을 얻을 수 있다. 이에 반해, 제3 가스에 의한 플라즈마 도핑을 하면, 보론(B)의 농도가 상대적으로 낮은 프로파일을 나타내었다. 이러한 현상은 플라즈마를 형성하는 가스의 종류에 따라 달라진다. 예를 들어, 앞의 사례와 같이 제2 가스인 플로라이드(fluoride) 가스를 사용하면, 플라즈마 내에 존재하는 불소(F)와 관련된 이온 및 라디칼들이 폴리실리콘막을 식각하면서 도핑이 진행되기 때문이다. 만일, 제3 가스인 하이드라이드(hydride) 가스를 사용하게 되면, 수소(H)와 관련된 이온 및 라디칼 의해 새로운 증착층이 형성되어 상기 층이 보론(B)이 주입되는 것을 방해하기 때문이다.
이상과 같이, 피도핑막을 식각하면서 원하는 도핑을 이루는 제2 가스 및 피도핑막에 새로운 층을 증착시키면서 원하는 도핑을 이루는 제3 가스의 특징에 대하여 PMOS를 사례로 들어 살펴보았다. 또한, 본 발명의 실시예에서는 피도핑막에 새로운 층을 증착시키지만, 도핑은 수행하지 않는 제1 가스를 적용할 수 있다. 예를 들어, PMOS의 사례에서 플라즈마를 형성하는 제1 가스를 SiH4를 사용하면, 제2 가스에 의한 도핑공정이 진행되는 동안에 제1 가스에 의한 플라즈마 도핑에 의해 폴리실리콘막에 새로운 층이 형성될 수 있다. 제1 가스에 의한 새로운 층은 제3 가스의 경우와 같이 보론(B)이 주입되는 것을 방해하는 역할을 한다.
본 발명의 실시예의 제1, 제2 및 제3 가스들은 적용되는 피도핑막 및 도핑되는 물질에 따라 달라질 수 있다. 예컨대, 피도핑막이 금속박막이 될 수도 있고, 도핑되는 물질이 인(P)일 수도 있다. 따라서, 피도핑막에 새로운 층을 증착시키는 제1 가스, 피도핑막을 식각하면서 원하는 도핑을 이루는 제2 가스 및 피도핑막에 새로운 층을 증착시키면서 원하는 도핑을 이루는 제3 가스가 적용될 수 있으면, 피 도핑막은 어떤 제한없이 사용될 수 있다.
이어서, 상기 제1, 제2 및 제3 가스를 사용하는 플라즈마 도핑방법을 다양한 실시예를 통하여 제시할 것이다. 여기서, 피도핑막은 도 2에서와 같이 폴리실리콘막을 사용하였다. 또한, 제1, 제2 및 제3 가스는 각각 도 3을 참조하여 설명한 SiH4 가스, BF3 가스 및 B2H6 가스를 사용하였다. 필요에 따라, 설명의 편의를 위하여 제1 및 제3 가스는 각각 또는 통칭하여 증착성 가스라고 하고, 제2 가스는 식각성 가스라고 부를 수 있다.
상기 방법은 상기 가스들이 일정한 유량으로 공급되는 경우, 상기 가스들의 유량의 변화가 있는 경우, 상기 가스들의 일부는 공급을 중단하는 경우 및 상기 가스들을 번갈아 가면서 공급하는 경우로 나누어 설명될 것이다. 하지만, 상기 방법은 본 발명의 기술적 사상의 범위 내에서 다양하게 변형될 수 있다.
도 4a 내지 도 5b는 본 발명의 일 실시예에 의한 플라즈마 도핑방법을 설명하기 위한 그래프들이다. 화살표는 가스들의 시간적인 흐름, 화살표의 두께는 가스들의 유량을 나타낸다. 또, ts는 도핑이 시작되는 시간이고 ti는 당해 도핑단계가 끝나는 시간이다. 이때, 당해 도핑단계는 플라즈마 도핑의 전체 공정을 나타낼 수 있고, 후술하겠지만 일부 공정을 나타낼 수도 있다. 도 4a 및 도 4b는 증착성 가스에 의한 도핑이 식각성 가스에 의한 도핑보다 우세한 경우이고, 도 5a 및 도 5b는 식각성 가스에 의한 도핑이 우세한 경우이다.
도 4a를 참조하면, ts-ti로 정의되는 도핑단계에서 제1 가스와 제2 가스가 동시에 일정한 유량으로 챔버(도 2의 10) 내로 공급된다. 제1 가스는 피도핑막의 성분을 포함하는 가스로서, 상기 도핑단계에서 피도핑막에 새로운 층을 증착한다. 그리고, 제2 가스는 상기 도핑단계에서 피도핑막을 식각하면서 원하는 도핑이 이루어진다. 예를 들어, 폴리실리콘인 피도핑막에 도핑을 하기 위하여, 제1 가스는 SiH4 가스 그리고 제2 가스는 BF3 가스를 공급한다. 이때, BF3 가스는 보론(B)을 도핑하는 과정에서 폴리실리콘막을 식각하나, SiH4 가스는 식각된 피도핑막에 새로운 폴리실리콘막을 증착시키는 역할을 한다.
도 4b를 참조하면, ts-ti로 정의되는 도핑단계에서 제1 가스와 제3 가스의 혼합물과 제2 가스가 동시에 챔버 내로 공급된다. 제1 가스는 피도핑막의 성분을 포함하는 가스로서, 상기 도핑단계에서 피도핑막에 새로운 층을 증착한다. 그리고, 제2 가스는 상기 도핑단계에서 피도핑막을 식각하면서 원하는 도핑이 이루어지고, 제3 가스는 피도핑막에 새로운 층을 증착하면서 원하는 도핑이 이루어진다. 예를 들어, 폴리실리콘인 피도핑막에 도핑을 하기 위하여, 제1 가스는 SiH4 가스 그리고 제2 가스는 BF3 가스 그리고 제3 가스는 B2H6 가스를 공급한다. 이때, BF3 가스는 보론(B)을 도핑하는 과정에서 폴리실리콘막을 식각하나, SiH4 가스와 B2H6 가스는 식각된 피도핑막에 새로운 폴리실리콘막을 증착시킨다.
도 4a 및 도 4b와 같이, 증착성 가스가 우세한 도핑단계에서는 도핑이 이루어지면서, 피도핑막의 두께가 증가할 수 있다. 이에 따라, 도 3에서 설명하였듯 이, 두께에 따라 도핑된 성분의 농도 프로파일은 상대적으로 낮아진다.
도 5a 및 도 5b를 참조하면, 소스가스를 공급하는 과정은 도 4a 및 도 4b와 동일하다. 다만, 이 경우에는 식각성 가스가 우세한 도핑단계이므로 도핑이 이루어지면서 피도핑막의 두께가 줄어들 수 있다. 이에 따라, 도 3에서 설명하였듯이, 두께에 따라 도핑된 성분의 농도 프로파일은 상대적으로 높아진다.
도 6a 내지 도 7b는 본 발명의 다른 실시예에 의한 플라즈마 도핑방법을 설명하기 위한 그래프들이다. 화살표의 의미와 도핑단계는 도 4a 내지 도 5b를 통하여 설명한 바와 같다. 도 6a 및 도 6d는 증착성 가스에 의한 도핑이 식각성 가스에 의한 도핑보다 우세한 경우이고, 도 7a 및 도 7b는 식각성 가스에 의한 도핑이 우세한 경우이다.
도 6a를 참조하면, ts-ti로 정의되는 도핑단계에서 제1 가스의 유량은 점진적으로 줄이고 제2 가스의 유량은 일정하게 유지하면서 동시에 챔버 내로 공급된다. 제1 가스는 피도핑막의 성분을 포함하는 가스로서, 상기 도핑단계에서 피도핑막에 새로운 층을 증착한다. 그리고, 제2 가스는 상기 도핑단계에서 피도핑막을 식각하면서 원하는 도핑이 이루어진다. 예를 들어, 폴리실리콘인 피도핑막에 도핑을 하기 위하여, 제1 가스는 SiH4 가스 그리고 제2 가스는 BF3 가스를 공급한다. 이때, BF3 가스는 보론(B)을 도핑하는 과정에서 폴리실리콘막을 식각하나, SiH4 가스는 식각된 피도핑막에 새로운 폴리실리콘막을 증착시킨다.
도 6b를 참조하면, ts-ti로 정의되는 도핑단계에서 제3 가스의 유량은 점진적으로 줄이고 제2 가스의 유량은 일정하게 유지하면서 동시에 챔버 내로 공급된다. 제2 가스는 상기 도핑단계에서 피도핑막을 식각하면서 원하는 도핑이 이루어지고, 제3 가스는 피도핑막에 새로운 층을 형성하면서 원하는 도핑이 이루어진다. 예를 들어, 폴리실리콘인 피도핑막에 도핑을 하기 위하여, 제2 가스는 BF3 가스 그리고 제3 가스는 B2H6 가스를 공급한다. 이때, BF3 가스는 보론(B)을 도핑하는 과정에서 폴리실리콘막을 식각하나, B2H6 가스는 식각된 피도핑막에 새로운 폴리실리콘막을 증착시키는 역할을 한다.
도 6c를 참조하면, ts-ti로 정의되는 도핑단계에서 제1 가스와 제3 가스의 혼합물의 유량은 점진적으로 줄이고 제2 가스의 유량은 일정하게 유지하면서 동시에 챔버 내로 공급된다. 제1 가스는 피도핑막의 성분을 포함하는 가스로서, 상기 도핑단계에서 피도핑막에 새로운 층을 증착한다. 그리고, 제2 가스는 상기 도핑단계에서 피도핑막을 식각하면서 원하는 도핑이 이루어지고, 제3 가스는 피도핑막에 새로운 층을 증착하면서 원하는 도핑이 이루어진다. 예를 들어, 폴리실리콘인 피도핑막에 도핑을 하기 위하여, 제1 가스는 SiH4 가스 그리고 제2 가스는 BF3 가스 그리고 제3 가스는 B2H6 가스를 소스가스로 공급한다고 가정하다. 이때, BF3 가스는 보론(B)을 도핑하는 과정에서 폴리실리콘막을 식각하나, SiH4 가스와 B2H6 가스는 식각된 피도핑막에 새로운 폴리실리콘막을 증착시킨다.
도 6d를 참조하면, 제1 가스 또는 제3 가스 단독 또는 그 혼합물의 유량을 점진적으로 늘이고 제2 가스의 유량은 일정하게 유지하면서 동시에 챔버에 공급한다. 유량의 변화를 달리한다는 점을 제외하고, 도 6a 내지 도 6c를 참조한 도핑단계와 동일하다.
도 6a 내지 도 6d의 경우는 증착성 가스가 우세한 도핑단계이므로 도핑이 이루어지면서 피도핑막의 두께가 줄어들 수 있다. 이에 따라, 도 3에서 설명하였듯이, 두께에 따라 도핑된 성분의 농도 프로파일은 상대적으로 높아진다. 다만, 증착성 가스의 유량의 변화를 가함으로써, 피도핑막에 증착되는 새로운 층의 두께를 조절할 수 있다.
도 7a 및 도 7b를 참조하면, 제2 가스의 유량을 변화시키는 점을 제외하고는 소스가스를 공급하는 과정은 도 6a 내지 도 6d와 동일하다. 다만, 이 경우에는 식각성 가스가 우세한 도핑단계이므로 도핑이 이루어지면서 피도핑막의 두께가 줄어들 수 있다. 이에 따라, 도 3에서 설명하였듯이, 두께에 따라 도핑된 성분의 농도 프로파일은 상대적으로 높아진다. 또한, 식각성 가스의 유량의 변화를 가함으로써, 피도핑막이 식각되는 정도를 조절할 수 있다.
도 8a 및 도 8b는 본 발명의 또 다른 실시예에 의한 플라즈마 도핑방법을 설명하기 위한 그래프들이다. 화살표의 의미와 도핑단계는 도 4a 내지 도 5b를 통하여 설명한 바와 같다. 도 8a는 증착성 가스에 의한 도핑이 식각성 가스에 의한 도핑보다 우세한 경우이고, 도 8b는 식각성 가스에 의한 도핑이 우세한 경우이다.
도 8a를 참조하면, ts-ti로 정의되는 도핑단계에서 제1 가스 또는 제3 가스 단독 또는 그 혼합물의 유량은 상기 도핑단계 내의 임의의 시간(ti0)까지 그리고 제2 가스의 유량은 일정하게 유지하면서 챔버에 공급한다. 제1 가스는 피도핑막의 성분을 포함하는 가스로서, 상기 도핑단계에서 피도핑막에 새로운 층을 증착한다. 그리고, 제2 가스는 상기 도핑단계에서 피도핑막을 식각하면서 원하는 도핑이 이루어지고, 제3 가스는 피도핑막에 새로운 층을 증착하면서 원하는 도핑이 이루어진다. 예를 들어, 폴리실리콘인 피도핑막에 도핑을 하기 위하여, 제1 가스는 SiH4 가스 그리고 제2 가스는 BF3 가스 그리고 제3 가스는 B2H6 가스를 공급한다. 이때, BF3 가스는 보론(B)을 도핑하는 과정에서 폴리실리콘막을 식각하나, SiH4 가스와 B2H6 가스는 식각된 피도핑막에 새로운 폴리실리콘막을 증착시키는 역할을 한다.
도 8b를 참조하면, ts-ti로 정의되는 도핑단계에서 제1 가스 또는 제3 가스 단독 또는 그 혼합물의 유량은 일정하게 유지하고, 제2 가스의 유량은 상기 도핑단계 내의 임의의 시간(ti0)까지 챔버에 공급한다.
도 8a 및 도 8b와 같이, 증착성 가스 또는 식각성 가스를 상기 도핑단계의 일부 시간 동안 공급함으로써, 피도핑막에 도핑되는 도핑농도를 조절할 수 있다.
도 9a는 본 발명에 의한 플라즈마 도핑의 전 과정의 하나의 사례를 설명하기 위한 그래프이다. 도 9b는 도핑단계(ts-ti)에서의 피도핑막의 도핑농도를 설명하기 위한 단면도이고, 도 9c는 도핑단계(ti-tf)에서의 피도핑막의 도핑농도를 설명하 기 위한 단면도이다. 여기서, tf는 도핑이 완료된 때의 시간이다. 도핑농도(Cm)는 식각성 가스에 의한 도핑과 증착성 가스에 의한 도핑으로부터 도핑농도가 서로 상쇄된 상태의 도핑농도이다.
도 9a 및 도 9b를 참조하면, 도핑단계(ts-ti)에서는 앞에서 설명한 식각성 가스에 의한 도핑이 우세한 부분이다. 도핑이 진행됨에 따라, 피도핑막, 예를 들어 폴리실리콘막은 식각되어, 두께의 변화를 야기한다. 즉, 도핑 전의 피도핑막의 두께는 T0이었으나, 도핑이 완료된 후의 두께는 T1으로 줄어들었다. 도핑 후의 피도핑막(300a)의 도핑농도(Ce)는, 두께의 감소로 인하여, 도핑농도(Cm)보다 높다. 이때, 도핑농도(Ce)는 열처리를 진행한 후의 도핑농도일 수 있다.
위의 방법에 따르면, 피도핑막의 두께가 얇아지면서 도핑되므로, 보론(B)이 게이트 유전막(도 2의 200)의 근처에 집중하여 도핑될 수 있고, 도핑농도가 상대적으로 높게 이루어질 수 있다. 이에 따라, 상기 방법은 PMOS의 온-전류(on-current)를 향상시킬 수 있다. 도핑농도는 바이어스 전압을 가함으로써, 상승시킬 수 있다.
도 9a 및 도 9c를 참조하면, 도핑단계(ti-tf)에서는 앞에서 설명한 증착성 가스에 의한 도핑이 우세한 부분이다. 도핑이 진행됨에 따라, 피도핑막, 예를 들어 폴리실리콘막 상에 새로운 폴리실리콘층이 증착되어, 두께의 변화를 야기한다. 즉, 도핑단계(ts-ti) 완료 후의 피도핑막의 두께는 T1이었으나, 본 도핑이 완료된 후의 두께는 T0로 회복되었다. 도핑단계(ti-tf) 후의 피도핑막(300b)의 도핑농도(Cd)는, 두께의 증가로 인하여, 도핑농도(Cm)보다 감소한다. 이때, 도핑농도(Cd)는 열처리를 진행한 후의 도핑농도일 수 있다.
위와 같은 방법은, 피도핑막의 상부에 도핑농도를 높임으로써, 피도핑막 상에 금속전극이 형성되는 경우에 전기적인 저항을 줄일 수 있다. 이를 위해, 상기 도핑단계(ti-tf)의 시간을 길게 하여 두께(T2)를 증가시키고, 피도핑막을 식각하면서 도핑되는 식각성 가스에 의한 도핑으로 피도핑막 상부의 도핑농도를 증가시킬 수 있다.
도 10a는 본 발명에 의한 플라즈마 도핑의 전 과정의 다른 사례를 설명하기 위한 그래프이다. 도 10b는 도핑단계(ts-ti)에서의 피도핑막의 도핑농도를 설명하기 위한 단면도이고, 도 10c는 도핑단계(ti-tf)에서의 피도핑막의 도핑농도를 설명하기 위한 단면도이다. 여기서, tf는 도핑이 완료된 때의 시간이다.
도 10a 및 도 10b를 참조하면, 도핑단계(ts-ti)에서는 앞에서 설명한 증착성 가스에 의한 도핑이 우세한 부분이다. 도핑이 진행됨에 따라, 피도핑막, 예를 들어 폴리실리콘막 상에 새로운 폴리실리콘층이 증착되어, 두께의 변화를 야기한다. 즉, 도핑 진행 전의 두께는 T0이었으나, 도핑이 완료된 후의 두께는 T2로 증가되었다. 도핑단계(ts-ti) 후의 피도핑막(300c)의 도핑농도(Cd)는, 두께의 증가로 인 하여, 도핑농도(Cm)보다 낮다. 이때, 도핑농도(Cd)는 열처리를 진행한 후의 도핑농도일 수 있다.
도 10a 및 도 10c를 참조하면, 도핑단계(ti-tf)에서는 앞에서 설명한 식각성 가스에 의한 도핑이 우세한 부분이다. 도핑이 진행됨에 따라, 피도핑막, 예를 들어 폴리실리콘막은 식각되어, 두께의 변화를 야기한다. 즉, 도핑단계(ts-ti) 완료 후의 피도핑막(300c)의 두께는 T2이었으나, 도핑이 완료된 후의 두께는 T0으로 줄어들었다. 도핑 후의 피도핑막(300)의 도핑농도(Ce)는, 두께의 감소로 인하여, 도핑농도(Cm)보다 높다. 증가된 도핑농도는 T0 두께의 피도핑막의 상층부의 도핑농도를 높인다. 이때, 도핑농도(Ce)는 열처리를 진행한 후의 도핑농도일 수 있다.
도 11은 본 발명에 의한 플라즈마 도핑의 전 과정에서 도핑농도(c)와 두께(d)의 변화를 설명하기 위한 그래프이다. 이때, 도핑단계는 도 9a 내지 도 10c에 설명한 도핑단계를 보다 세분화하여 적용할 수 있다. 이와 같은 도핑은 다중단계(multi-step)에 의한 도핑방법이라고 한다.
도 11을 참조하면, 도핑단계(ts-t1)는 식각성 가스에 의한 도핑이 우세한 경우로 도핑농도(Ce)는 도핑농도(Cm)보다 높다. 그리고, 피도핑막의 두께는 도핑이 진행됨에 따라 점점 감소한다(T1). 도핑단계(t1-t2)는 증착성 가스에 의한 도핑이 우세한 경우로 도핑농도(Cd)는 도핑농도(Cm)보다 낮다. 그리고, 피도핑막의 두께는 도핑이 진행됨에 따라 점점 증가한다(T2). 도핑단계(t2-tf)는 식각성 가스에 의한 도핑이 우세한 경우로 도핑농도(Ce)는 도핑농도(Cm)보다 높다. 그리고, 피도핑막의 두께는 도핑이 진행됨에 따라 점점 감소한다(T0).
전체 도핑농도(c)는 각각의 도핑단계에서 결정되는 도핑농도보다 약간 높다. 왜냐하면, 각각의 도핑단계가 진행됨에 따라 후속단계의 도핑의 영향을 받기 때문이다. 도 11의 과정을 도 2의 구조에 적용하면, 게이트 유전막(200)에 가까운 폴리실리콘막의 도핑농도는 높고, 폴리실리콘막의 중간부분의 도핑농도는 낮으며, 폴리실리콘막의 상부의 도핑농도는 높을 것이다. 이와 같은 결과는 도 3의 깊이에 따른 도핑농도와 대비된다. 즉, 도 3에서는 게이트 유전막(200)에 가까울수록 폴리실리콘막(300)에서의 도핑농도가 줄어 들었으나, 본 발명의 실시예에서는 게이트 유전막(200) 근처의 폴리실리콘막(300) 근처의 도핑농도를 높일 수 있었다.
도 12a 및 도 12b는 본 발명의 적용 예를 설명하기 위한 공정단면도들이다. 여기서, 도면은 도 2를 참조하여 부가한 것이다. 본 적용 예는 트랜지스터의 소스/드레인 영역을 형성하는 과정에 관한 것이다.
도 12a를 참조하면, 기판(100) 상에 게이트 유전막(200), 게이트전극(300)을 순차적으로 적층하고, 게이트전극(300)의 상면 및 게이트전극(300)과 게이트 유전막(200)의 측벽에는 질화막과 같은 도핑방지막(400)을 통상의 방식으로 형성한다. 이어서, 노출된 기판(100)에 대하여 제2 가스인 식각성 가스에 의해 예컨대, 인(p)의 플라즈마 도핑을 실시한다. 이때, 노출된 기판(100)의 하부는 소스/드레인 이 형성될 영역(500)이다.
식각성 가스는 인(p)을 포함하는 화합물이며, 기판(100)을 식각하면서 도핑을 진행한다. 이에 따라, 기판(100)의 일부는 제거되면서, 소스/드레인의 제1 영역(500a)에 인(p)이 도핑된다. 앞에서 설명한 바와 같이, 도핑은 제1 영역(500a)에 한정되어 진행되므로 제1 영역(500a)에는 상대적으로 고농도의 인(p)이 도핑될 수 있다.
도 12b를 참조하면, 노출된 기판(100)에 대하여 증착성 가스에 의해 예컨대, 인(p)의 플라즈마 도핑을 실시한다. 증착성 가스는 제1 가스인 기판(100)의 성분을 포함하는 가스이거나, 제3 가스와 같이 인(p)을 포함하는 화합물일 수 있다. 이에 따라, 증착성 가스는 기판(100) 상에 새로운 층을 증착하면서 도핑을 진행한다. 이에 따라, 기판(100)은 원래의 위치로 회복되고, 소스/드레인의 제2 영역(500b)에 인(p)이 도핑된다. 앞에서 설명한 바와 같이, 새로운 층이 형성되면서 도핑이 이루어지므로 제2 영역(500b)의 도핑농도는 제1 영역(500a)에 비해 상대적으로 낮은 농도의 인(p)이 도핑될 수 있다. 최종적으로, 소스/드레인 영역(500)은 상대적으로 높은 도핑농도를 갖는 제1 영역(500a)과 상대적으로 낮은 도핑농도를 갖는 제2 영역(500b)으로 나누어질 수 있다.
이상, 본 발명은 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상의 범위내에서 당분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다. 예를 들어, 본 발명의 실시예에서는 PMOS 트랜지스터에 한정하여 설명하였으나, NMOS 트랜지스터에 적용될 수 있음은 자명하다.
상술한 본 발명에 따른 플라즈마 도핑방법에 의하면, 피도핑막을 식각하는 식각성 가스와 피도핑막에 새로운 층을 형성하는 증착성 가스를 조합하여 도핑함으로써, 도핑 후의 피도핑막의 두께를 일정하게 유지할 수 있다.
또한, 식각성 가스에 의한 도핑과 증착성 가스에 도핑을 조합하여 사용하여 피도핑막의 깊이(또는 위치)에 따라 도핑농도를 적절하게 조절할 수 있다.

Claims (33)

  1. 챔버 내에 반도체 기판을 배치하는 단계;
    제1 두께의 피도핑막을 형성하는 단계; 및
    상기 피도핑막 상에 상기 피도핑막의 성분을 포함하는 제1 가스를 공급하는 것과 동시에, 식각에 의해 상기 피도핑막의 두께를 감소시키는 성분을 포함하는 제2 가스를 공급하여 플라즈마 도핑을 진행하는 단계에 있어서,
    상기 플라즈마 도핑이 완료된 후의 상기 피도핑막은 상기 제1 두께를 유지하는 플라즈마 도핑방법.
  2. 제1항에 있어서, 상기 피도핑막은 폴리실리콘으로 이루어진 플라즈마 도핑방법.
  3. 제1항에 있어서, 상기 피도핑막은 금속박막으로 이루어진 플라즈마 도핑방법.
  4. 제2항에 있어서, 상기 제1 가스는 실란(SiH4)인 플라즈마 도핑방법.
  5. 제2항에 있어서, 상기 제2 가스는 불소를 포함하는 가스인 플라즈마 도핑 방법.
  6. 제5항에 있어서, 상기 제2 가스는 BF3인 플라즈마 도핑방법.
  7. 제1항에 있어서, 상기 플라즈마 도핑을 진행하는 단계는 증착에 의해 상기 피도핑막의 두께를 증가시키는 성분을 포함하는 제3 가스를 더 공급하는 플라즈마 도핑방법.
  8. 제2항에 있어서, 상기 플라즈마 도핑을 진행하는 단계는 증착에 의해 상기 피도핑막의 두께를 증가시키는 성분을 포함하는 제3 가스를 더 공급하고, 상기 제3 가스는 수소를 포함하는 가스인 플라즈마 도핑방법.
  9. 제8항에 있어서, 상기 제3 가스는 B2H6인 플라즈마 도핑방법.
  10. 제1항에 있어서, 상기 도핑이 진행되는 시간 동안 상기 제1 가스는 상기 시간의 일부에만 상기 챔버에 공급하고, 상기 제2 가스는 계속하여 공급하는 플라즈마 도핑방법.
  11. 제1항에 있어서, 상기 도핑이 진행되는 시간 동안 상기 제1 가스는 계속하여 공급하고, 상기 제2 가스는 상기 시간의 일부에만 공급하는 플라즈마 도핑방법.
  12. 제7항에 있어서, 상기 도핑이 진행되는 시간 동안 상기 제3 가스는 상기 시간의 일부에만 상기 챔버에 공급하고, 상기 제2 가스는 계속하여 공급하는 플라즈마 도핑방법.
  13. 제7항에 있어서, 상기 도핑이 진행되는 시간 동안 상기 제1 가스 및 제3 가스의 혼합물은 상기 시간의 일부에만 상기 챔버에 공급하고, 상기 제2 가스는 계속하여 공급하는 플라즈마 도핑방법.
  14. 제7항에 있어서, 상기 도핑이 진행되는 시간 동안 상기 제3 가스는 계속하여 공급하고, 상기 제2 가스는 상기 시간의 일부에만 공급하는 플라즈마 도핑방법.
  15. 제7항에 있어서, 상기 도핑이 진행되는 시간 동안 상기 제1 가스 및 제3 가스의 혼합물은 계속하여 공급하고, 상기 제2 가스는 상기 시간의 일부에만 공급하는 플라즈마 도핑방법.
  16. 챔버 내에 반도체 기판을 배치하는 단계;
    제1 두께의 피도핑막을 형성하는 단계; 및
    상기 피도핑막 상에 상기 피도핑막의 성분을 포함하는 제1 가스를 공급하는 것과 동시에, 식각에 의해 상기 피도핑막의 두께를 감소시키는 성분을 포함하는 제2 가스를 공급하여 플라즈마 도핑을 진행하는 단계에 있어서,
    상기 플라즈마 도핑이 완료된 후의 상기 피도핑막은 상기 제1 두께를 유지하고,
    상기 제1 가스 또는 상기 제2 가스의 유량을 상기 도핑이 진행되는 시간 동안 변화시키는 플라즈마 도핑방법.
  17. 제16항에 있어서, 상기 피도핑막은 폴리실리콘으로 이루어진 플라즈마 도핑방법.
  18. 제16항에 있어서, 상기 피도핑막은 금속박막으로 이루어진 플라즈마 도핑방법.
  19. 제17항에 있어서, 상기 제1 가스는 실란(SiH4)인 플라즈마 도핑방법.
  20. 제17항에 있어서, 상기 제2 가스는 불소를 포함하는 가스인 플라즈마 도핑방법.
  21. 제16항에 있어서, 상기 플라즈마 도핑을 진행하는 단계는 증착에 의해 상기 피도핑막의 두께를 증가시키는 성분을 포함하는 제3 가스를 더 공급하는 플라즈마 도핑방법.
  22. 제17항에 있어서, 상기 플라즈마 도핑을 진행하는 단계는 증착에 의해 상기 피도핑막의 두께를 증가시키는 성분을 포함하는 제3 가스를 더 공급하고, 상기 제3 가스는 수소를 포함하는 가스인 플라즈마 도핑방법.
  23. 제16항에 있어서, 상기 제2 가스의 유량은 상기 도핑이 진행되는 시간 동안 일정하게 유지하고, 상기 제1 가스의 유량을 증가시키는 플라즈마 도핑방법.
  24. 제16항에 있어서, 상기 제2 가스의 유량은 상기 도핑이 진행되는 시간 동안 일정하게 유지하고, 상기 제1 가스의 유량을 감소시키는 플라즈마 도핑방법.
  25. 제21항에 있어서, 상기 제2 가스의 유량은 상기 도핑이 진행되는 시간 동안 일정하게 유지하고, 상기 제3 가스의 유량을 증가시키는 플라즈마 도핑방법.
  26. 제21항에 있어서, 상기 제2 가스의 유량은 상기 도핑이 진행되는 시간 동안 일정하게 유지하고, 상기 제3 가스의 유량을 감소시키는 플라즈마 도핑방법.
  27. 챔버 내에 반도체 기판을 배치하는 단계;
    제1 두께의 피도핑막을 형성하는 단계; 및
    상기 피도핑막 상에 상기 피도핑막의 성분을 포함하는 제1 가스와, 식각에 의해 상기 피도핑막의 두께를 감소시키는 성분을 포함하는 제2 가스를 번갈아 가면서 공급하여 플라즈마 도핑을 진행하는 단계에 있어서,
    상기 플라즈마 도핑이 완료된 후의 상기 피도핑막은 상기 제1 두께를 유지하는 플라즈마 도핑방법.
  28. 제27항에 있어서, 상기 피도핑막은 폴리실리콘으로 이루어진 플라즈마 도핑방법.
  29. 제27항에 있어서, 상기 피도핑막은 금속박막으로 이루어진 플라즈마 도핑방법.
  30. 제28항에 있어서, 상기 제1 가스는 실란(SiH4)인 플라즈마 도핑방법.
  31. 제28항에 있어서, 상기 제2 가스는 불소를 포함하는 가스인 플라즈마 도핑방법.
  32. 제27항에 있어서, 상기 플라즈마 도핑을 진행하는 단계는 증착에 의해 상기 피도핑막의 두께를 증가시키는 성분을 포함하는 제3 가스를 더 공급하는 플라즈마 도핑방법.
  33. 제28항에 있어서, 상기 플라즈마 도핑을 진행하는 단계는 증착에 의해 상기 피도핑막의 두께를 증가시키는 성분을 포함하는 제3 가스를 더 공급하고, 상기 제3 가스는 수소를 포함하는 가스인 플라즈마 도핑방법.
KR1020070007250A 2007-01-23 2007-01-23 플라즈마 도핑방법 KR100843231B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070007250A KR100843231B1 (ko) 2007-01-23 2007-01-23 플라즈마 도핑방법
US11/753,791 US20080176387A1 (en) 2007-01-23 2007-05-25 Plasma doping methods using multiple source gases

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070007250A KR100843231B1 (ko) 2007-01-23 2007-01-23 플라즈마 도핑방법

Publications (1)

Publication Number Publication Date
KR100843231B1 true KR100843231B1 (ko) 2008-07-02

Family

ID=39641671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070007250A KR100843231B1 (ko) 2007-01-23 2007-01-23 플라즈마 도핑방법

Country Status (2)

Country Link
US (1) US20080176387A1 (ko)
KR (1) KR100843231B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140140194A (ko) * 2013-05-28 2014-12-09 삼성전자주식회사 반도체 소자의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142421A (ja) * 1993-11-22 1995-06-02 Nec Corp 半導体装置のシャロージャンクション形成方法および形成装置
US20050287307A1 (en) 2004-06-23 2005-12-29 Varian Semiconductor Equipment Associates, Inc. Etch and deposition control for plasma implantation
KR20060048790A (ko) * 2004-07-28 2006-05-18 도쿄 엘렉트론 가부시키가이샤 반도체 처리용 성막 방법, 성막 장치 및 기억 매체

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3362397B2 (ja) * 1991-03-28 2003-01-07 ソニー株式会社 ポリッシュによる平坦化工程を含む電子装置の製造方法
US5368685A (en) * 1992-03-24 1994-11-29 Hitachi, Ltd. Dry etching apparatus and method
US7829144B2 (en) * 1997-11-05 2010-11-09 Tokyo Electron Limited Method of forming a metal film for electrode
US20020052119A1 (en) * 1999-03-31 2002-05-02 Patrick A. Van Cleemput In-situ flowing bpsg gap fill process using hdp
JP2002198441A (ja) * 2000-11-16 2002-07-12 Hynix Semiconductor Inc 半導体素子のデュアル金属ゲート形成方法
KR100354438B1 (ko) * 2000-12-12 2002-09-28 삼성전자 주식회사 모스 트랜지스터의 실리콘 게르마늄 게이트 폴리 형성방법 및 이를 이용한 씨모스 트랜지스터 형성 방법
US7008878B2 (en) * 2003-12-17 2006-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Plasma treatment and etching process for ultra-thin dielectric films

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142421A (ja) * 1993-11-22 1995-06-02 Nec Corp 半導体装置のシャロージャンクション形成方法および形成装置
US20050287307A1 (en) 2004-06-23 2005-12-29 Varian Semiconductor Equipment Associates, Inc. Etch and deposition control for plasma implantation
KR20060048790A (ko) * 2004-07-28 2006-05-18 도쿄 엘렉트론 가부시키가이샤 반도체 처리용 성막 방법, 성막 장치 및 기억 매체

Also Published As

Publication number Publication date
US20080176387A1 (en) 2008-07-24

Similar Documents

Publication Publication Date Title
US11676812B2 (en) Method for forming silicon nitride film selectively on top/bottom portions
KR102503837B1 (ko) SiN 박막들의 형성
US10468251B2 (en) Method for forming spacers using silicon nitride film for spacer-defined multiple patterning
US9478415B2 (en) Method for forming film having low resistance and shallow junction depth
CN111799167A (zh) 制造半导体装置的方法
TW201631693A (zh) 自對準製程
US20080138968A1 (en) Plasma immersed ion implantation process using balanced etch-deposition process
KR100301246B1 (ko) 반도체 소자의 제조 방법
US8741710B2 (en) Methods of fabricating semiconductor devices using a plasma process with non-silane gas including deuterium
CN101622690A (zh) 具有自对准外延源极和漏极延伸部分的半导体器件
TWI665735B (zh) 針對半導體元件應用之先進３ｄ特徵的製造所用之轉換製程
TWI819802B (zh) 底部隔離之形成
TW202004872A (zh) 製作半導體結構的方法
US20170154826A1 (en) Method for forming spacers for a transitor gate
KR20090041708A (ko) 주상 구조의 폴리실리콘 게이트전극을 구비한 반도체소자의제조 방법
US6972232B2 (en) Method of manufacturing a semiconductor device
KR100843231B1 (ko) 플라즈마 도핑방법
KR100567969B1 (ko) 도핑된폴리실리콘층및폴리실리콘층구조물의제조방법,및폴리실리콘층을포함하는층및층구조물의구조화방법
US20210175078A1 (en) High boron-content hard mask materials
CN102054778B (zh) 互补金属氧化物半导体结构的制作方法
JP2008235397A (ja) 半導体装置の製造方法
CN113380709B (zh) 半导体结构及其形成方法
WO2024182051A1 (en) Processing methods to improve etched silicon-and-germanium-containing material surface roughness
KR100267397B1 (ko) 폴리실리콘을 이용한 게이트 전극 제조방법
KR20230054721A (ko) 게르마늄에 대한 확산 배리어들

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120531

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee