CN102054778B

CN102054778B - 互补金属氧化物半导体结构的制作方法

Info

Publication number: CN102054778B
Application number: CN2009101984577A
Authority: CN
Inventors: 黄敬勇; 韩秋华; 王新鹏; 孙武
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Beijing Corp
Priority date: 2009-11-03
Filing date: 2009-11-03
Publication date: 2012-11-28
Anticipated expiration: 2029-11-03
Also published as: CN102054778A

Abstract

本发明公开了一种互补金属氧化物半导体结构的制作方法，其中在对具有张应力的氮化硅层进行刻蚀时，分三次进行，第一次刻蚀和第三次刻蚀主要进行纵向刻蚀，第二次刻蚀主要进行横向刻蚀。应用本发明所述的方法，不但能够降低出现过刻蚀问题的可能性，而且能够提高刻蚀后的硬掩膜氧化层的均匀性。

Description

互补金属氧化物半导体结构的制作方法

技术领域

本发明涉及半导体制作技术领域，特别涉及一种互补金属氧化物半导体结构的制作方法。

背景技术

目前，在制造半导体器件时，可使用氮化硅在沟道中引发应力，从而调节沟道中的载流子的迁移率，进而提高器件的处理速度。互补金属氧化物半导体(CMOS，Complementary Metal-Oxide-Semiconductor)结构包括N型金属氧化物半导体(NMOS)结构和P型金属氧化物半导体(PMOS)结构。对于CMOS结构来说，需要在NMOS结构上沉积具有张应力(tensile stress)的氮化硅层，在PMOS结构上沉积具有压应力(compressive stress)的氮化硅层，以确保NMOS结构和PMOS结构的沟道中的载流子具有相同的迁移率。

图1至图5为现有CMOS结构的制作过程示意图。

如图1所示，在半导体衬底100上形成半导体器件的有源区和隔离区。具体来说，通过在半导体衬底100上注入杂质离子形成阱结构11，来定义有源区；在阱结构11之间制作浅沟槽隔离区(STI)12。其中，N阱结构用于制作PMOS结构，注入的杂质离子为磷或砷；P阱结构用于制作NMOS结构，注入的杂质离子为硼或铟。

在半导体衬底100上依次生长栅氧化层101和沉积多晶硅层102，并刻蚀形成多晶硅栅极。其中，位于STI12上的多晶硅栅极直接与STI12接触(STI12的上方也可以不形成多晶硅栅极)。

之后，在多晶硅栅极两侧形成侧壁层103，具体形成方式为：通过化学气相沉积(CVD)等方法在多晶硅栅极表面及半导体衬底100表面淀积一层氧化硅，然后刻蚀形成侧壁层103，厚度约为几十纳米。

在多晶硅栅极和侧壁层103的保护下，进行有源区的注入，以形成源极和漏极104。由于PMOS结构用空穴作为多数载流子，所以PMOS结构的源极和漏极为P型，注入的杂质离子为硼或铟；而NMOS结构用电子作为多数载流子，所以NMOS结构的源极和漏极为N型，注入的杂质离子为磷或砷。

之后，实施硅化物工艺(silicide process)，即沉积镍(Ni)、钛(Ti)或钴(Co)等任一金属。由于这些金属可与硅反应，但是不会与硅氧化物如二氧化硅(SiO₂)、硅氮化物如氮化硅(Si₃N₄)或硅氮氧化物(SiON)等反应，所以该工艺只会在露出的多晶硅栅极表面和半导体衬底100表面形成硅化物层105。

上述结构以STI12为界，将形成NMOS结构的右侧区域定义为第一区域，将形成PMOS结构的左侧区域定义为第二区域。

如图2所示，在图1所示结构的基础上，沉积具有tensile stress的氮化硅层106，接着在具有tensile stress的氮化硅层106的表面沉积硬掩膜氧化层(HMO，Hard Mask Oxide)107，然后在HMO107的表面旋涂第一光刻胶层108，并曝光显影图案化第一光刻胶层108，使得第一光刻胶层108的开口显露出第二区域，同时覆盖住第一区域，即第一光刻胶层108的开口显露出第二区域的HMO107，但覆盖住第一区域的HMO107。

如图3所示，在第一光刻胶层108的保护下，对显露出的第二区域的HMO107进行刻蚀，接着去除第一光刻胶层108。第一区域的HMO107由于之前被第一光刻胶层108覆盖，所以仍然保留。之后，在第一区域的HMO107的保护下，对第二区域的具有tensile stress的氮化硅层106进行去除。

需要说明的是，之所以没有在将第二区域的HMO107和具有tensilestress的氮化硅层106均去除之后，再去除第一光刻胶层108，是因为去除具有tensile stress的氮化硅层106之后，其下层的硅化物层105就会显露出来，而去除第一光刻胶层108通常采用如下方法，即利用氧气(O₂)来去除光刻胶：将硅片放在反应腔内的静电吸盘上，并向反应腔内输入O₂，通过电极将输入的O₂电离为等离子体，之后，电离出的氧离子与光刻胶中的有机成份发生化学反应，生成CO₂和其它易去除的氧化物等排除，以达到去除光刻胶的目的，而氧离子与硅化物层105一旦接触，就会将硅化物层105氧化，这在制作过程中是不允许的。所以，在将第二区域的HMO107去除之后，需要首先将第一区域的第一光刻胶层108去除，然后再去除第二区域具有tensile stress的氮化硅层106。

如图4所示，在第一区域的HMO107的表面以及第二区域的表面沉积具有compressive stress的氮化硅层109，接着在具有compressive stress的氮化硅层109表面旋涂第二光刻胶层110，并曝光显影图案化第二光刻胶层110，使得第二光刻胶层110的开口显露出第一区域的具有compressive stress的氮化硅层109，同时覆盖住第二区域的具有compressive stress的氮化硅层109。

如图5所示，在第二光刻胶层110的保护下，对显露出的第一区域的具有compressive stress的氮化硅层109进行刻蚀，以下层的HMO107作为蚀刻的停止层。然后去除第二光刻胶层110。

至此，即结束了CMOS结构的制作过程，后续如何处理与本发明所述方案无关，不作介绍。

但上述处理方式在实际应用中会存在一定的问题，因为：

如图3所示，在第一区域的HMO107的保护下，对具有tensile stress的氮化硅层106进行去除时，多采用干法刻蚀方式，且采用较高的选择比(即具有tensile stress的氮化硅层106的刻蚀速率明显大于HMO107的刻蚀速率)。干法刻蚀也可称为等离子体刻蚀，是指将硅片通过静电吸盘固定在反应腔内，通过反应腔中心或边缘进气方式，向反应腔内输入刻蚀气体，通常为含氟类气体，并且，为了提高刻蚀性能，该含氟类气体多由多种气体混合而成，比如由二氟甲烷(CH₂F₂)、三氟甲烷(CHF₃)和氟甲烷(CH₃F)等含氟类气体中的两种或者三种混合而成；含氟类气体在反应腔内的源功率的作用下解离为等离子体，利用解离出的氟离子与硅片表面未被保护的区域发生物理或化学反应，从而去除该区域的表面材料。而等离子体刻蚀方式通常为各向同性刻蚀。所谓各向同性刻蚀，是指对于不同的刻蚀方向来说，通常指横向和纵向，刻蚀速率是一样的，与之相反，各向异性刻蚀则是指不同方向的刻蚀速率不一样，某一方向明显更快。这样，在图3所示去除具有tensile stress的氮化硅层106时，不但会纵向刻蚀掉具有tensile stress的氮化硅层106，而且还会在第一区域和第二区域的交界处造成过刻蚀(undercut)问题，即图3中虚线圈所示区域会向右被刻蚀掉一部分，从而影响第一区域上的具有tensile stress的氮化硅层106的性能。另外，虽然选择比较高，但是第一区域的HMO107也会被刻蚀，而且，由于刻蚀本身的特征，不可能保证不同区域的刻蚀是完全均匀的，那么对于第一区域的HMO107来说，刻蚀完成后，可能有的区域比较厚，而有的区域则比较薄，而依据之前的介绍可知，在图5所示过程中，第一区域的HMO107还需要作为具有compressive stress的氮化硅层109的刻蚀阻挡层，如果第一区域的HMO107不均匀，必然会影响其作为阻挡层的性能。

发明内容

有鉴于此，本发明提供一种互补金属氧化物半导体结构的制作方法，不但能够降低出现过刻蚀问题的可能性，而且能够提高刻蚀后的硬掩膜氧化层的均匀性。

为解决上述技术问题，本发明的技术方案是这样实现的：

一种互补金属氧化物半导体结构的制作方法，该方法包括：

在硅片的半导体衬底上形成具有N型金属氧化物半导体NMOS结构的第一区域和具有P型金属氧化物半导体PMOS结构的第二区域；

在硅片表面依次沉积具有张应力的氮化硅层和硬掩膜氧化层，并在第一区域上的硬掩膜氧化层表面形成第一光刻胶层；

在第一光刻胶层的保护下，刻蚀掉第二区域上的硬掩膜氧化层，并在刻蚀完成后去除第一光刻胶层；

在第一区域上的硬掩膜氧化层的保护下，分三次刻蚀掉第二区域上的具有张应力的氮化硅层；其中，通过将每次刻蚀过程中的偏置电压设置为预定取值，控制第一次刻蚀和第三次刻蚀主要进行纵向刻蚀，第二次刻蚀主要进行横向刻蚀；

在硅片表面沉积具有压应力的氮化硅层，并在第二区域上的具有压应力的氮化硅层表面形成第二光刻胶层；

在第二光刻胶层的保护下，刻蚀掉第一区域上的具有压应力的氮化硅层，并在刻蚀完成后去除第二光刻胶层。

较佳地，所述第一次刻蚀和第三次刻蚀时，所述偏置电压设置为200～300伏；所述第二次刻蚀时，所述偏置电压设置为0～50伏。

较佳地，所述第一次刻蚀时，反应腔内的压力为60～80毫托，源功率为550～750瓦，反应腔内的静电吸盘上的温度为50～70摄氏度，刻蚀时间为10～20秒，刻蚀气体为由二氟甲烷CH₂F₂、三氟甲烷CHF₃以及氧气O₂组成的混合气体。

较佳地，所述第二次刻蚀时，反应腔内的压力为60～80毫托，源功率为550～750瓦，反应腔内的静电吸盘上的温度为50～70摄氏度，刻蚀时间为5～15秒，刻蚀气体为由CH₂F₂、CHF₃以及O₂组成的混合气体。

较佳地，所述CH₂F₂和CHF₃的流量为80～100标准立方厘米每分钟；所述O₂的流量为110～130标准立方厘米每分钟。

较佳地，所述第三次刻蚀时，反应腔内的压力为20～30毫托，源功率为300～500瓦，反应腔内的静电吸盘上的温度为30～50摄氏度，刻蚀时间为40～50秒，刻蚀气体为由氟甲烷CH₃F、氦气He以及O₂组成的混合气体。

较佳地，所述CH₃F的流量为190～210标准立方厘米每分钟，所述O₂的流量为115～135标准立方厘米每分钟，所述H_e的流量为440～460标准立方厘米每分钟。

可见，采用本发明的技术方案，在对具有张应力的氮化硅层进行刻蚀时，分三次进行，通过将每次刻蚀过程中的偏置电压设置为预定取值，控制第一次刻蚀和第三次刻蚀主要进行纵向刻蚀，第二次刻蚀主要进行横向刻蚀。与现有技术相比，本发明所述方案缩短了进行横向刻蚀的时间(现有技术中整个刻蚀过程都在进行横向刻蚀，而本发明所述方案中基本只在第二次刻蚀时才进行横向刻蚀)，所以降低了出现过刻蚀问题的可能性，而且，由于整个刻蚀过程分为三次进行，所以可以互相补偿每一次刻蚀造成的刻蚀不均匀的问题，从而在所有刻蚀完成后，得到更为均匀的硬掩膜氧化层。

附图说明

图1至图5为现有CMOS结构的制作过程示意图。

图6为本发明CMOS结构的制作方法流程图。

具体实施方式

针对现有技术中存在的问题，本发明中提出一种改进的CMOS结构的制作方法，在对具有张应力的氮化硅层进行刻蚀时，分三次进行，通过将每次刻蚀过程中的偏置电压设置为预定取值，控制第一次刻蚀和第三次刻蚀主要进行纵向刻蚀，第二次刻蚀主要进行横向刻蚀。与现有技术相比，本发明所述方案缩短了进行横向刻蚀的时间(现有技术中整个刻蚀过程都在进行横向刻蚀，而本发明所述方案中基本只在第二次刻蚀时才进行横向刻蚀)，所以降低了出现过刻蚀问题的可能性，而且，由于整个刻蚀过程分为三次进行，所以可以互相补偿每一次刻蚀造成的刻蚀不均匀的问题，从而在所有刻蚀完成后，得到更为均匀的硬掩膜氧化层。

需要说明的是，虽然上述第一次刻蚀和第三次刻蚀主要进行纵向刻蚀，第二次刻蚀主要进行横向刻蚀，但并不表示完全不进行其它方向的刻蚀，只是其它方向的刻蚀速率相对很慢，基本可忽略而已。

为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。

图6为本发明CMOS结构的制作方法流程图。如图6所示，包括以下步骤：

步骤61：在硅片的半导体衬底100上形成第一区域和第二区域。

如图1所示，首先，在半导体衬底100上形成半导体器件的有源区和隔离区。具体实现包括：通过在半导体衬底100上注入杂质离子形成阱结构11，来定义有源区；在阱结构11之间制作STI12。其中，N阱结构用于制作PMOS结构，注入的杂质离子为磷或砷；P阱结构用于制作NMOS结构，注入的杂质离子为硼或铟。

然后，在半导体衬底100上依次生长栅氧化层101和沉积多晶硅层102，并刻蚀形成多晶硅栅极。其中位于STI12上的多晶硅栅极直接与STI12接触(STI12的上方也可以不形成多晶硅栅极)。

之后，在多晶硅栅极两侧形成侧壁层103，具体为：通过化学气相沉积等方法在多晶硅栅极表面及半导体衬底100表面淀积一层氧化硅，然后刻蚀形成侧壁层103，厚度约为几十纳米。

之后，在多晶硅栅极和侧壁层103的保护下，进行有源区的注入，以形成源极和漏极104。由于PMOS结构用空穴作为多数载流子，所以PMOS结构的源极和漏极为P型，注入的杂质离子为硼或铟；而NMOS结构用电子作为多数载流子，所以NMOS结构的源极和漏极为N型，注入的杂质离子为磷或砷。

再之后，实施硅化物工艺，即沉积镍、钛或钴等任一金属。由于这些金属可与硅反应，但是不会与硅氧化物、硅氮化物或硅氮氧化物等反应，所以该工艺只会在露出的多晶硅栅极表面和半导体衬底100表面形成硅化物层105。

步骤62：在硅片表面依次沉积具有tensile stress的氮化硅层106和HMO107，并在第一区域上的HMO107表面形成第一光刻胶层108。

如图2所示，首先，在硅片表面沉积具有tensile stress的氮化硅层106，然后在具有tensile stress的氮化硅层106的表面沉积HMO107；之后，在HMO107的表面旋涂第一光刻胶层108，并曝光显影图案化第一光刻胶层108，使得第一光刻胶层108的开口显露出第二区域，同时覆盖住第一区域。

步骤63：在第一光刻胶层108的保护下，刻蚀掉第二区域上的HMO107，并在刻蚀完成后去除第一光刻胶层108。

如图3所示，首先，在第一光刻胶层108的保护下，对显露出的HMO107进行刻蚀；然后，去除第一光刻胶层108。第一区域的HMO107由于之前有第一光刻胶层108覆盖，所以仍然存在。

需要说明的是，第一区域的HMO 107后续还要作为刻蚀具有tensilestress的氮化硅层106时的硬掩膜，如果将第二区域的HMO107和具有tensilestress的氮化硅层106都刻蚀完成之后，再去除第一光阻胶层108，这时下层的硅化物层105在氮化硅层106去除之后就会显露出来，而去除第一光阻胶层108时会用到氧离子，氧离子一旦与硅化物层105接触，会将硅化物层105氧化，这是不允许的；所以，本步骤中，在将第二区域的HMO107去除之后，随即即会将第一光阻胶层108去除。

步骤64：在第一区域上的HMO107的保护下，分三次刻蚀掉第二区域上的具有tensile stress的氮化硅层106；其中，通过将每次刻蚀过程中的偏置电压设置为预定取值，控制第一次刻蚀和第三次刻蚀主要进行纵向刻蚀，第二次主要进行横向刻蚀。

本步骤中，分三次对第二区域的具有tensile stress的氮化硅层106进行刻蚀，其中，第一次和第三次主要进行纵向刻蚀，第二次主要进行横向刻蚀。本领域技术人员公知，在刻蚀过程中，可通过改变偏置电压来控制刻蚀的方向，通常，偏置电压的取值越大，纵向刻蚀越明显。那么本实施例中，在进行第一次刻蚀和第三次刻蚀时，可将偏置电压的取值设置得较大，以控制主要进行纵向刻蚀，而在进行第二次刻蚀过程中，可将偏置电压的取值设置得较小，以控制主要进行横向刻蚀。较佳地，第一次刻蚀和第三次刻蚀的偏置电压设置为200～300伏(V)，第二次刻蚀的偏置电压设置为0～50V。

另外，为了达到更好的刻蚀效果，还需要对每次刻蚀过程中的其它参数进行相应的设置。实验表明，当按照以下方式进行设置时，能够得到较好的刻蚀效果：

在第一次蚀时，反应腔内的压力设置为60～80毫托(mT)，源功率为550～750瓦(W)，刻蚀气体为由CH₂F₂、CHF₃以及O₂组成的混合气体，采用中心进气方式(更为均匀)，用于固定硅片的静电吸盘上的温度在50～70摄氏度左右，在实际应用中，静电吸盘的中心区域的温度会略高于边缘区域的温度，比如，若中心区域的温度为60摄氏度，那么边缘区域可能为59摄氏度，刻蚀时间可为10～20秒(s)。

在第二次蚀时，反应腔内的压力设置为60～80毫托，源功率为550～750瓦，刻蚀气体为由CH₂F₂、CHF₃以及O₂组成的混合气体，采用中心进气方式，静电吸盘上的温度为50～70摄氏度左右，刻蚀时间可为5～15秒。

在第三次刻蚀时，反应腔内的压力设置为20～30毫托，源功率为300～400瓦，刻蚀气体为由CH₃F、氦气(H_e)以及O₂组成的混合气体，采用中心进气方式，静电吸盘上的温度为30～50摄氏度，刻蚀时间可为40～50秒。

由于能够提高刻蚀反应速率，在实际应用中，通常会在向反应腔内输入含氟类气体的同时，进一步输入一定量的O₂；另外，解离CH₂F₂、CHF₃等气体后产生的碳离子等会在硅片的表面形成聚合物，从而影响后续工艺的正常进行，为此，可在第三次刻蚀时，向反应腔内输入一定量的H_e，当H_e离子与硅片表面相撞后，会使得聚合物离开硅片表面。上述第一次刻蚀和第二次刻蚀时，CH₂F₂和CHF₃的流量均可控制在80～100标准立方厘米每分钟(sccm)，O₂的流量可控制在110～130sccm；第三次刻蚀时，CH₃F的流量可控制在190～210sccm，O₂的流量可控制在115～135sccm，H_e的流量可控制在440～460sccm。

由于本发明所述方案缩短了进行横向刻蚀的时间，即基本只有在第二次刻蚀时才进行横向刻蚀，因此降低了出现过刻蚀问题的可能性，而且，由于整个刻蚀过程分为三次进行，所以可以互相补偿每一次刻蚀造成的刻蚀不均匀的问题，从而在所有刻蚀完成后，得到更为均匀的HMO107。比如，对于第一次刻蚀来说，其主要进行纵向刻蚀，刻蚀完成后，可能会造成某些区域刻蚀较深，而某些区域刻蚀较浅，那么在第二次刻蚀时，由于其主要进行横向刻蚀，所以可能会将原来刻蚀较浅的区域相应的刻蚀深一些，从而使刻蚀更为均匀，第三次刻蚀则可进一步补偿前两次刻蚀造成的不均匀。而且实验显示，虽然第一刻蚀和第三次刻蚀均是纵向刻蚀，但按照本发明所述方案进行两次纵向刻蚀后，相比于将两者合并只进行一次纵向刻蚀，刻蚀效果更好。另外，虽然如果不进行第二次刻蚀，过刻蚀问题会得到更好的解决，但如果采用三次纵向刻蚀，由于这种情况下选择比较低，所以会刻蚀掉很多HMO107，即HMO107变得很薄，这样后续就不能起到作为具有compressivestress的氮化硅层109的刻蚀阻挡层的作用。

步骤65：在硅片表面沉积具有compressive stress的氮化硅层109，并在第二区域上的具有compressive stress的氮化硅层109表面形成第二光刻胶层110。

本步骤中，如图4所示，在第一区域的HMO107的表面以及第二区域的表面沉积具有compressive stress的氮化硅层109，接着在具有compressivestress的氮化硅层109表面旋涂第二光刻胶层110，并曝光显影图案化第二光刻胶层110，使得第二光刻胶层110的开口显露出第一区域的具有compressive stress的氮化硅层109，同时覆盖住第二区域的具有compressivestress的氮化硅层109。

步骤66：在第二光刻胶层110的保护下，刻蚀掉第一区域上的具有compressive stress的氮化硅层109，并在刻蚀完成后去除第二光刻胶层110。

至此，即完成了本实施例所述CMOS结构的制作过程。

总之，采用本发明的技术方案，不但能够降低出现过刻蚀问题的可能性，而且能够提高刻蚀后的硬掩膜氧化层的均匀性。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种互补金属氧化物半导体结构的制作方法，该方法包括：

2.根据权利要求1所述的方法，其特征在于，所述第一次刻蚀和第三次刻蚀时，所述偏置电压设置为200～300伏；所述第二次刻蚀时，所述偏置电压设置为0～50伏。

3.根据权利要求1所述的方法，其特征在于，所述第一次刻蚀时，反应腔内的压力为60～80毫托，源功率为550～750瓦，反应腔内的静电吸盘上的温度为50～70摄氏度，刻蚀时间为10～20秒，刻蚀气体为由二氟甲烷CH₂F₂、三氟甲烷CHF₃以及氧气O₂组成的混合气体。

4.根据权利要求1所述的方法，其特征在于，所述第二次刻蚀时，反应腔内的压力为60～80毫托，源功率为550～750瓦，反应腔内的静电吸盘上的温度为50～70摄氏度，刻蚀时间为5～15秒，刻蚀气体为由CH₂F₂、CHF₃以及O₂组成的混合气体。

5.根据权利要求3或4所述的方法，其特征在于，所述CH₂F₂和CHF₃的流量分别为80～100标准立方厘米每分钟；所述O₂的流量为110～130标准立方厘米每分钟。

6.根据权利要求1所述的方法，其特征在于，所述第三次刻蚀时，反应腔内的压力为20～30毫托，源功率为300～500瓦，反应腔内的静电吸盘上的温度为30～50摄氏度，刻蚀时间为40～50秒，刻蚀气体为由氟甲烷CH₃F、氦气He以及O₂组成的混合气体。

7.根据权利要求6所述的方法，其特征在于，所述CH₃F的流量为190～210标准立方厘米每分钟，所述O₂的流量为115～135标准立方厘米每分钟，所述He的流量为440～460标准立方厘米每分钟。