CN109786335B - 阵列基板结构的制备方法、阵列基板及显示面板 - Google Patents
阵列基板结构的制备方法、阵列基板及显示面板 Download PDFInfo
- Publication number
- CN109786335B CN109786335B CN201811595969.2A CN201811595969A CN109786335B CN 109786335 B CN109786335 B CN 109786335B CN 201811595969 A CN201811595969 A CN 201811595969A CN 109786335 B CN109786335 B CN 109786335B
- Authority
- CN
- China
- Prior art keywords
- amorphous silicon
- metal layer
- array substrate
- silicon layer
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 88
- 238000002360 preparation method Methods 0.000 title claims abstract description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 103
- 229910052751 metal Inorganic materials 0.000 claims abstract description 92
- 239000002184 metal Substances 0.000 claims abstract description 92
- 238000001259 photo etching Methods 0.000 claims abstract description 62
- 238000005530 etching Methods 0.000 claims abstract description 41
- 238000004380 ashing Methods 0.000 claims abstract description 27
- 229920002120 photoresistant polymer Polymers 0.000 claims description 61
- 238000000034 method Methods 0.000 claims description 29
- 239000007789 gas Substances 0.000 claims description 24
- 238000000206 photolithography Methods 0.000 claims description 21
- 229910018503 SF6 Inorganic materials 0.000 claims description 12
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 181
- 239000010409 thin film Substances 0.000 description 10
- 238000002161 passivation Methods 0.000 description 9
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910017604 nitric acid Inorganic materials 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N phosphoric acid Substances OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- -1 H3PO4Phosphoric acid Chemical class 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种阵列基板结构的制备方法，包括以下步骤：在衬底基板上依次形成栅极、栅极绝缘层、非晶硅层和金属层后，在所述金属层上形成光刻掩膜，所述光刻掩膜在沟道区域的厚度为预设厚度；蚀刻所述光刻掩膜覆盖范围外的所述金属层和所述非晶硅层；基于预设比率的混合气体对所述光刻掩膜进行灰化处理，以去除沟道区域内的所述光刻掩膜；基于灰化处理后的光刻掩膜，依次蚀刻所述金属层和所述非晶硅层，并在蚀刻所述非晶硅层时加入偏压电源，以使所述金属层覆盖沟道区域外的所述非晶硅层，形成阵列基板结构。本发明还公开了一种阵列基板以及显示面板。本发明解决了阵列基板容易产生漏电的问题。
Description
技术领域
本发明涉及薄膜晶体管领域，尤其涉及一种阵列基板结构的制备方法、阵列基板以及显示面板。
背景技术
液晶显示器现已成为市场主流，其工作原理是液晶在电流的驱动下会发生偏转，使光线容易通过，从而显示图像。薄膜晶体管阵列基板包括金属层和非晶硅层，在阵列基板的基板结构在制备的过程中，可以将金属层所不能覆盖住的非晶硅层的部分，称为非晶硅冗余(A-Si tail)，非晶硅冗余可能会导致薄膜晶体管阵列基板产生光漏电流，造成阵列基板的不稳定。
发明内容
本发明的主要目的在于提供一种阵列基板结构的制备方法、阵列基板以及显示面板，通过在制备阵列基板结构时，实现金属层完全覆盖非晶硅层，解决了阵列基板容易产生漏电的问题。
在衬底基板上依次形成栅极、栅极绝缘层、非晶硅层和金属层后，在所述金属层上形成光刻掩膜，所述光刻掩膜在沟道区域的厚度为预设厚度；
蚀刻所述光刻掩膜覆盖范围外的所述金属层和所述非晶硅层；
基于预设比率的混合气体对所述光刻掩膜进行灰化处理，以去除沟道区域内的所述光刻掩膜；
基于灰化处理后的光刻掩膜，依次蚀刻所述金属层和所述非晶硅层，并在蚀刻所述非晶硅层时加入偏压电源，以使所述金属层覆盖沟道区域外的所述非晶硅层，形成阵列基板结构。
可选地，所述在所述金属层上形成光刻掩膜的步骤包括：
在所述金属层上涂抹光刻胶后，基于掩膜板对所述光刻胶进行曝光；
蚀刻曝光后的所述光刻胶，以形成在沟道区域的厚度为所述预设厚度的所述光刻掩膜。
可选地，所述阵列基板结构的制备方法还包括：
在蚀刻曝光后的所述光刻胶时，通过在预设时间内对所述光刻胶进行预设强度的过蚀刻，以使形成的所述光刻掩膜的临界尺寸偏差小于预设值。
可选地，所述预设厚度的厚度范围为
可选地，所述阵列基板结构的制备方法还包括：
在基于预设比率的混合气体对所述光刻掩膜进行灰化处理时，通过加入偏压电源，对所述非晶硅层进行侧向蚀刻，以减少所述非晶硅层和所述金属层的横向宽度差值。
可选地，所述混合气体包括六氟化硫和氧气，所述预设比率为六氟化硫和氧气的比值范围为0.02-0.1。
可选地，所述混合气体中六氟化硫的体积流量范围为200-800sccm。
可选地，所述混合气体中氧气的体积流量范围为8000-10000sccm。
为实现上述目的，本发明还提供一种阵列基板，所述阵列基板包括阵列基板结构，所述阵列基板结构由上述阵列基板结构的制备方法形成。
为实现上述目的，本发明还提供一种显示面板，所述显示面板基于上述阵列基板制备形成。
本发明提供的阵列基板结构的制备方法、阵列基板以及显示面板，在衬底基板上依次形成栅极、栅极绝缘层、非晶硅层和金属层后，在所述金属层上形成光刻掩膜，所述光刻掩膜在沟道区域的厚度为预设厚度；蚀刻所述光刻掩膜覆盖范围外的所述金属层和所述非晶硅层；基于预设比率的混合气体对所述光刻掩膜进行灰化处理，以去除沟道区域内的所述光刻掩膜；基于灰化处理后的光刻掩膜，依次蚀刻所述金属层和所述非晶硅层，并在蚀刻所述非晶硅层时加入偏压电源，以使所述金属层覆盖沟道区域外的所述非晶硅层，形成阵列基板结构。这样，通过去除在阵列基板结构制备过程中形成的，非晶硅层和金属层的横向宽度差，实现金属层完全覆盖非晶硅层，解决了阵列基板容易产生漏电的问题，从而提高了阵列基板的稳定性。
附图说明
图1为本发明阵列基板结构的制备方法的一实施例的流程示意图；
图2为本发明阵列基板结构的制备方法的另一实施例的流程示意图；
图3为本发明阵列基板结构的制备方法的又一实施例的流程示意图；
图4为本发明阵列基板结构的制备方法的一实施例的金属层和非晶硅层的横向宽度差值示例图；
图5为本发明阵列基板结构的制备方法的另一实施例的在金属层上形成的光刻掩膜示例图；
图6为本发明阵列基板结构的制备方法的又一实施例的灰化处理后的光刻掩膜示例图；
图7为本发明阵列基板结构的制备方法的又一实施例的基于灰化处理后的光刻掩膜蚀刻金属层和非晶硅层示例图；
图8为本发明阵列基板结构的制备方法的又一实施例的光刻掩膜示例图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明提供一种阵列基板结构的制备方法，通过去除在阵列基板结构制备过程中形成的，非晶硅层和金属层的横向宽度差，实现金属层完全覆盖非晶硅层，解决了阵列基板容易产生漏电的问题，从而提高了阵列基板的稳定性。
参照图1，在一实施例中，所述阵列基板结构的制备方法包括：
步骤S10、在衬底基板上依次形成栅极、栅极绝缘层、非晶硅层和金属层后，在所述金属层上形成光刻掩膜，所述光刻掩膜在沟道区域的厚度为预设厚度。
本实施例中，薄膜晶体管阵列基板可以包括阵列基板结构、钝化膜或钝化层，以及通过钝化层中的钝化过孔的像素电极，其中，阵列基板结构又包括衬底基板、栅极、栅极绝缘层、非晶硅层(或者有源层)和金属层。当然，所述非晶硅层还可以包括掺杂型非晶硅层，所述掺杂型非晶硅层设于非晶硅层和金属层之间。需要说明的是，所述掺杂型非晶硅层可以是N型掺杂非晶硅层，也可以是P型掺杂非晶硅层。
参照图4，在阵列基板结构通过4-Mask制程(四步光刻制程)制备的过程中，所最终形成的非晶硅层22的横向宽度大于金属层12的横向宽度，即金属层所不能覆盖住非晶硅层的部分具有一定的横向宽度差值Δhc。当然，也可以是将金属层所不能覆盖住的非晶硅层的部分，称为非晶硅冗余(A-Si tail)。而非晶硅冗余可能会导致薄膜晶体管阵列基板产生光漏电流，从而造成阵列基板的不稳定。
在制造薄膜晶体管基板结构时，预先形成的衬底基板和栅极，并采用化学气相法在衬底基板上沉积形成覆盖栅极的栅极绝缘层，然后在栅极绝缘层上依次沉积形成非晶硅层和金属层。
需要说明的是，所述金属层的材质可以是锰、钼、钛、铝和铜中的一种或多种的堆栈组合；所述非晶硅层可以是A-Si材质；所述栅极绝缘层的材质可以是氧化硅和/或氮化硅；所述栅极可以是钼、钛、铝和铜中的一种或多种的堆栈组合；所述衬底基板可以是玻璃基板。
在非晶硅层或者掺杂型非晶硅层上沉积形成金属层后，在金属层上涂抹光刻胶。通过掩膜板对所述光刻胶进行曝光，具体地，对与掩膜板曝光区域对应的光刻胶进行完全曝光，对与掩膜板半曝光区域对应的光刻胶进行部分曝光，然后基于O2对曝光后的光刻胶进行干蚀刻，以蚀刻掉已受光照影响的光刻胶，参照图5，形成设于金属层20上的光刻掩膜30，其中，在蚀刻与掩膜板半曝光区域对应的光刻胶后，形成光刻掩膜30在沟道区域的厚度Δhd为预设厚度，所述预设厚度的厚度范围为
所述预设厚度可选为
或者
具体地，在设置光刻曝光参数时，可以通过调配掩膜板半曝光区域的光剂量能量(Photo Dose Energy)的热值，实现对光刻掩膜形成后的在沟道区域的厚度值的调控。比如，设置41.5mj的光剂量能量，可对应调控出光刻掩膜在沟道区域的预设厚度为
需要说明的是，所述掩膜板可以是单缝隙掩膜板，也可以是双缝隙掩膜板。
需要说的是，在涂抹光刻胶时，所形成的光刻胶层可能均匀性较差，以及在蚀刻曝光后的光刻胶层以形成光刻掩膜时，因蚀刻速率等因素的影响，也会造成光刻掩膜的膜厚的不均匀性。这样，通过形成在沟道区域的厚度达到预设厚度的光刻掩膜，避免在后续4-Mask制程中，因光刻掩膜的膜厚的不均匀性而对金属层和非晶硅层蚀刻时造成的影响，同时又能避免在后续对光刻掩膜进行灰化处理时，因光刻掩膜在沟道区域的厚度值过大而造成的灰化时间过长，而导致的沟道区域外的光刻掩膜损耗过大。
步骤S20、蚀刻所述光刻掩膜覆盖范围外的所述金属层和所述非晶硅层。
在金属层上形成光刻掩膜后，基于所述光刻掩膜，依次蚀刻所述光刻掩膜覆盖范围外的金属层和非晶硅层。具体地，基于所述光刻掩膜，通过湿蚀刻，蚀刻光刻掩膜覆盖范围外的金属层，然后对因金属层蚀刻后裸露出来的非晶硅层进行干蚀刻。
具体地，可以是基于混合化合物对所述金属层进行湿蚀刻，所述混合化合物包括H3PO4磷酸、CH3COOH乙酸和HNO3硝酸；在对所述非晶硅层进行第一次干蚀刻时，可以是基于第一混合气体对非晶硅层进行干蚀刻，所述第一混合气体包括SF6六氟化硫气体和Cl2氯气。
当然，在对因金属层蚀刻后裸露出来的非晶硅层进行干蚀刻时，可以通过加入偏压电源，实现对所述非晶硅层进行侧向蚀刻，以减少所述非晶硅层和所述金属层的横向宽度差值。需要说明的是，通过加入偏压电源，能够引起化合反应电浆的横向移动，以达到对非晶硅层进行侧向蚀刻的目的。
步骤S30、基于预设比率的混合气体对所述光刻掩膜进行灰化处理，以去除沟道区域内的所述光刻掩膜。
所述混合气体包括六氟化硫SF6和氧气O2，所述预设比率为六氟化硫和氧气的比值范围为0.02-0.1，其中，所述混合气体中SF6的体积流量范围可以是200-800sccm，所述混合气体中O2的体积流量范围可以是8000-10000sccm。
比如，基于包括800sccm的SF6和8000sccm的O2的混合气体对所述光刻掩膜进行灰化处理，即是基于预设比率为SF6和O2的比值为0.1的混合气体对所述光刻掩膜进行灰化处理。
参照图6，基于预设比率的混合气体对所述光刻掩膜进行灰化处理，以在去除沟道区域的光刻掩膜时，避免对其余光刻掩膜进行过多的蚀刻，实现在保证裸露出沟道区域的金属层11的前提下，剩余的光刻掩膜31能覆盖足够多的经过第一次蚀刻后的金属层11和非晶硅层21。
在基于预设比率的混合气体对所述光刻掩膜进行灰化处理时，可以通过加入偏压电源，实现对所述非晶硅层21进行侧向蚀刻，以减少所述非晶硅层21和所述金属层11的横向宽度差值Δhc。需要说明的是，通过加入偏压电源，能够引起化合反应电浆的横向移动，以达到对非晶硅层进行侧向蚀刻的目的。
步骤S40、基于灰化处理后的光刻掩膜，依次蚀刻所述金属层和所述非晶硅层，并在蚀刻所述非晶硅层时加入偏压电源，以使所述金属层覆盖沟道区域外的所述非晶硅层，形成阵列基板结构。
基于灰化处理后的光刻掩膜，对金属层和非晶硅层进行第二次蚀刻。具体地，对所述光刻掩膜覆盖范围外的金属层进行湿蚀刻，其中，蚀刻沟道区域内的金属层，以形成金属层的源电极和漏电级，以及裸露出与沟道区域对应的非晶硅层。然后基于灰化处理后的光刻掩膜，以及湿蚀刻后的金属层，对所述金属层覆盖范围外的非晶硅层进行干蚀刻，同时，在对所述非晶硅层进行干蚀刻时加入偏压电源，对所述非晶硅层进行侧向蚀刻，以去除非晶硅层和金属层的横向宽度差值，参照图7，使金属层13能覆盖沟道区域外的非晶硅层23，及使沟道区域外的非晶硅层和金属层的侧向切面平齐。
具体地，可以是基于混合化合物对所述金属层进行湿蚀刻，所述混合化合物包括H3PO4、CH3COOH和HNO3；在对所述非晶硅层进行第二次干蚀刻时，可以是基于第二混合气体对非晶硅层进行干蚀刻，所述第二混合气体包括SF6、Cl2和He气。
需要说明的是，在对沟道区域内的非晶硅层进行干蚀刻时，参照图7，对沟道区域内的非晶硅层进行部分蚀刻，以使非晶硅层23在沟道区域内的剩余厚度Δhd0的厚度范围为
可选地，剩余厚度可以为
需要说明的是，通过形成在沟道区域内的剩余厚度为
的非晶硅层，能够减少漏电流，以改善薄膜晶体管容易出现图像残留的问题。
当然，通过加入偏压电源以对所述非晶硅层进行侧向蚀刻时，也能使沟道区域内的非晶硅层和金属层的侧向切面平齐。
在使所述金属层覆盖沟道区域外的所述非晶硅层后，剥离剩余的光刻掩膜，即可形成包括衬底基板、栅极、栅极绝缘层，以及图形化的非晶硅层和金属层的薄膜晶体管阵列基板结构。
需要说明的是，在所述阵列基板结构的栅极绝缘层上，形成覆盖包括所述非晶硅层和所述金属层的图形的钝化层，以及形成通过钝化层的钝化过孔的像素层，即可形成薄膜晶体管阵列基板。
进一步地，基于所述阵列基板结构形成的薄膜晶体管阵列基板，可用于制备显示面板。
在一实施例中，在衬底基板上依次形成栅极、栅极绝缘层、非晶硅层和金属层后，在所述金属层上形成光刻掩膜，所述光刻掩膜在沟道区域的厚度为预设厚度；蚀刻所述光刻掩膜覆盖范围外的所述金属层和所述非晶硅层；基于预设比率的混合气体对所述光刻掩膜进行灰化处理，以去除沟道区域内的所述光刻掩膜；基于灰化处理后的光刻掩膜，依次蚀刻所述金属层和所述非晶硅层，并在蚀刻所述非晶硅层时加入偏压电源，以使所述金属层覆盖沟道区域外的所述非晶硅层，形成阵列基板结构。这样，通过去除在阵列基板结构制备过程中形成的非晶硅层和金属层的横向宽度差，实现背沟道区域外的金属层完全覆盖非晶硅层，解决了阵列基板容易产生漏电的问题，从而提高了阵列基板的稳定性。
在另一实施例中，如图2所示，在上述图1所示的实施例基础上，所述在所述金属层上形成光刻掩膜的步骤包括：
步骤S50、在所述金属层上涂抹光刻胶后，基于掩膜板对所述光刻胶进行曝光。
步骤S51、蚀刻曝光后的所述光刻胶，以形成在沟道区域的厚度为所述预设厚度的所述光刻掩膜。
本实施例中，在非晶硅层或者掺杂型非晶硅层上沉积形成金属层后，在金属层上涂抹光刻胶。通过掩膜板对所述光刻胶进行曝光，具体地，对与掩膜板曝光区域对应的光刻胶进行完全曝光，对与掩膜板半曝光区域对应的光刻胶进行部分曝光，然后基于O2对曝光后的光刻胶进行干蚀刻，以蚀刻掉已受光照影响的光刻胶。
参照图8，在蚀刻与掩膜板半曝光区域对应的光刻胶后，形成光刻掩膜30在沟道区域的厚度Δhd为预设厚度，所述预设厚度的厚度范围为
所述预设厚度可选为
或者
以及形成与掩膜板非曝光区域对应的光刻掩膜的岛状结构部分的层间厚度Δhd1的范围为
可选地，所述层间厚度Δhd1为
这样，通过形成光刻掩膜在沟道区域的厚度范围为
以及形成光刻掩膜在沟道区域外的岛状结构部分的层间厚度范围为
可以实现改善光刻掩膜的均匀度，以使光刻掩膜的均匀度达到25％-55％。
具体地，在设置光刻曝光参数时，可以通过调配掩膜板半曝光区域的光剂量能量(Photo Dose Energy)的热值，实现对光刻掩膜形成后的在沟道区域的厚度值的调控。比如，设置41.5mj的光剂量能量，可对应调控出光刻掩膜在沟道区域的预设厚度为
需要说明的是，所述掩膜板可以是单缝隙掩膜板，也可以是双缝隙掩膜板。
需要说的是，在涂抹光刻胶时，所形成的光刻胶层可能均匀性较差，以及在蚀刻曝光后的光刻胶层以形成光刻掩膜时，因蚀刻速率等因素的影响，也会造成光刻掩膜的膜厚的不均匀性。
在其中一实施例中，通过形成光刻掩膜在沟道区域的厚度范围为
以及形成光刻掩膜在沟道区域外的岛状结构部分的层间厚度范围为
可以实现改善光刻掩膜的均匀度，降低光刻掩膜的不均匀性，从而避免在后续4-Mask制程中，因光刻掩膜的膜厚的不均匀性而对金属层和非晶硅层蚀刻时造成的影响，同时又能避免在后续对光刻掩膜进行灰化处理时，因光刻掩膜在沟道区域的厚度值过大而造成的灰化时间过长，而导致的沟道区域外的光刻掩膜损耗过大。
在又一实施例中，如图3所示，在上述图1至图2的实施例基础上，所述阵列基板结构的制备方法还包括：
步骤S60、在蚀刻曝光后的所述光刻胶时，通过在预设时间内对所述光刻胶进行预设强度的过蚀刻，以使形成的所述光刻掩膜的临界尺寸偏差小于预设值。
本实施例中，在非晶硅层或者掺杂型非晶硅层上沉积形成金属层后，在金属层上涂抹光刻胶。通过掩膜板对所述光刻胶进行曝光，具体地，对与掩膜板曝光区域对应的光刻胶进行完全曝光，对与掩膜板半曝光区域对应的光刻胶进行部分曝光，然后基于O2对曝光后的光刻胶进行干蚀刻，以蚀刻掉已受光照影响的光刻胶。
在蚀刻曝光后的所述光刻胶的同时，通过在预设时间为76sec的时间内，对所述光刻胶进行预设强度为10％的过蚀刻(Over Etch)，以使形成的所述光刻掩膜的临界尺寸偏差(Critical Dimension Bias)小于预设值，所述预设值为0.94μm。
在其中一实施例中，在蚀刻曝光后的所述光刻胶时，通过在预设时间内对所述光刻胶进行预设强度的过蚀刻，以使形成的所述光刻掩膜的临界尺寸偏差小于预设值。这样，通过减少光刻掩膜形成时产生的临界尺寸偏差，能实现精准形成光刻掩膜。
此外，本发明还提出一种阵列基板，所述阵列基板包括阵列基板结构、钝化层、钝化过孔和像素电极，所述阵列基板结构由上述阵列基板结构的制备方法形成。
此外，本发明还提供一种显示面板，所述显示面板基于上述阵列基板制备形成。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在如上所述的一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是电视机，手机，计算机，服务器，空调器，或者网络设备等)执行本发明各个实施例所述的方法。
以上仅为本发明的可选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (9)
1.一种阵列基板结构的制备方法，其特征在于，所述阵列基板结构的制备方法包括以下步骤：
在衬底基板上依次形成栅极、栅极绝缘层、非晶硅层和金属层后，在所述金属层上形成光刻掩膜，所述光刻掩膜在沟道区域的厚度为预设厚度；
蚀刻所述光刻掩膜覆盖范围外的所述金属层和所述非晶硅层；
基于预设比率的混合气体对所述光刻掩膜进行灰化处理，以去除沟道区域内的所述光刻掩膜，在基于预设比率的混合气体对所述光刻掩膜进行灰化处理时，通过加入偏压电源，对所述非晶硅层进行侧向蚀刻，以减少所述非晶硅层和所述金属层的横向宽度差值；
基于灰化处理后的光刻掩膜，对金属层和非晶硅层进行第二次蚀刻，所述第二次蚀刻包括对所述光刻掩膜覆盖范围外的金属层进行湿蚀刻；
基于灰化处理后的光刻掩膜以及湿蚀刻后的金属层，对所述金属层覆盖范围外的非晶硅层进行干蚀刻，并在蚀刻所述非晶硅层时加入偏压电源，以使所述金属层覆盖沟道区域外的所述非晶硅层，形成阵列基板结构。
2.如权利要求1所述的阵列基板结构的制备方法，其特征在于，所述在所述金属层上形成光刻掩膜的步骤包括：
在所述金属层上涂抹光刻胶后，基于掩膜板对所述光刻胶进行曝光；
蚀刻曝光后的所述光刻胶，以形成在沟道区域的厚度为所述预设厚度的所述光刻掩膜。
3.如权利要求2所述的阵列基板结构的制备方法，其特征在于，所述阵列基板结构的制备方法还包括：
在蚀刻曝光后的所述光刻胶时，通过在预设时间内对所述光刻胶进行预设强度的过蚀刻，以使形成的所述光刻掩膜的临界尺寸偏差小于预设值。
4.如权利要求1-3中任一项所述的阵列基板结构的制备方法，其特征在于，所述预设厚度的厚度范围为
5.如权利要求1所述的阵列基板结构的制备方法，其特征在于，所述混合气体包括六氟化硫和氧气，所述预设比率为六氟化硫和氧气的比值范围为0.02-0.1。
6.如权利要求5所述的阵列基板结构的制备方法，其特征在于，所述混合气体中六氟化硫的体积流量范围为200-800sccm。
7.如权利要求5所述的阵列基板结构的制备方法，其特征在于，所述混合气体中氧气的体积流量范围为8000-10000sccm。
8.一种阵列基板，其特征在于，所述阵列基板包括阵列基板结构，所阵列基板结构由权利要求1至7中任一项所述的阵列基板结构的制备方法形成。
9.一种显示面板，其特征在于，所述显示面板包括权利要求8中所述的阵列基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811595969.2A CN109786335B (zh) | 2018-12-25 | 2018-12-25 | 阵列基板结构的制备方法、阵列基板及显示面板 |
| PCT/CN2019/124560 WO2020135052A1 (zh) | 2018-12-25 | 2019-12-11 | 阵列基板结构的制备方法、阵列基板及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811595969.2A CN109786335B (zh) | 2018-12-25 | 2018-12-25 | 阵列基板结构的制备方法、阵列基板及显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109786335A CN109786335A (zh) | 2019-05-21 |
| CN109786335B true CN109786335B (zh) | 2021-07-06 |
Family
ID=66498212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811595969.2A Active CN109786335B (zh) | 2018-12-25 | 2018-12-25 | 阵列基板结构的制备方法、阵列基板及显示面板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109786335B (zh) |
| WO (1) | WO2020135052A1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109786335B (zh) * | 2018-12-25 | 2021-07-06 | 惠科股份有限公司 | 阵列基板结构的制备方法、阵列基板及显示面板 |
| CN110335871B (zh) * | 2019-06-11 | 2021-11-30 | 惠科股份有限公司 | 阵列基板的制备方法、阵列基板及显示面板 |
| CN110429061B (zh) * | 2019-08-19 | 2022-12-20 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
| CN111883542A (zh) * | 2020-07-28 | 2020-11-03 | 北海惠科光电技术有限公司 | 阵列基板的制备方法、阵列基板及显示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102054778A (zh) * | 2009-11-03 | 2011-05-11 | 中芯国际集成电路制造(上海)有限公司 | 互补金属氧化物半导体结构的制作方法 |
| CN103700708A (zh) * | 2013-12-19 | 2014-04-02 | 合肥京东方光电科技有限公司 | 一种薄膜晶体管、其制作方法、阵列基板及显示装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW589663B (en) * | 2003-05-12 | 2004-06-01 | Au Optronics Corp | Flat panel display and manufacturing method thereof |
| CN101510530B (zh) * | 2009-04-03 | 2010-09-15 | 友达光电股份有限公司 | 主动元件阵列基板及其制造方法 |
| CN102867749B (zh) * | 2011-07-06 | 2014-11-05 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的形成方法 |
| CN108417583B (zh) * | 2018-03-09 | 2021-10-29 | 惠科股份有限公司 | 一种阵列基板的制造方法和阵列基板 |
| CN108447821B (zh) * | 2018-03-09 | 2021-08-31 | 惠科股份有限公司 | 一种阵列基板的制造方法和阵列基板 |
| CN109065632A (zh) * | 2018-07-26 | 2018-12-21 | 惠科股份有限公司 | 薄膜晶体管及其制造方法、显示装置 |
| CN109786335B (zh) * | 2018-12-25 | 2021-07-06 | 惠科股份有限公司 | 阵列基板结构的制备方法、阵列基板及显示面板 |
-
2018
- 2018-12-25 CN CN201811595969.2A patent/CN109786335B/zh active Active
-
2019
- 2019-12-11 WO PCT/CN2019/124560 patent/WO2020135052A1/zh active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102054778A (zh) * | 2009-11-03 | 2011-05-11 | 中芯国际集成电路制造(上海)有限公司 | 互补金属氧化物半导体结构的制作方法 |
| CN103700708A (zh) * | 2013-12-19 | 2014-04-02 | 合肥京东方光电科技有限公司 | 一种薄膜晶体管、其制作方法、阵列基板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109786335A (zh) | 2019-05-21 |
| WO2020135052A1 (zh) | 2020-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109786335B (zh) | 阵列基板结构的制备方法、阵列基板及显示面板 | |
| US7927931B2 (en) | Liquid crystal display device and fabricating method thereof | |
| JP3574270B2 (ja) | Ａｌテーパドライエッチング方法 | |
| US11961852B2 (en) | Manufacture method of array substrate, array substrate, and display panel | |
| US20170162706A1 (en) | Low temperature poly silicon (ltps) thin film transistor (tft) and the manufacturing method thereof | |
| KR20120135099A (ko) | 박막 트랜지스터 및 어레이 기판의 제조 방법, 및 마스크 | |
| JPH09127707A (ja) | レジストパターンの形成方法 | |
| WO2016029551A1 (zh) | 制作薄膜晶体管的方法及薄膜晶体管 | |
| CN109786321B (zh) | 阵列基板的制备方法、装置及显示面板 | |
| US20190006490A1 (en) | Thin film transistor and method for fabricating the same, display device, exposure device | |
| JP6542897B2 (ja) | Ｌｔｐｓ ｔｆｔ画素ユニット及びその製造方法 | |
| US11569275B2 (en) | Array substrate, method for preparing the same, and display device | |
| JPH0547791A (ja) | 薄膜トランジスタの製造方法 | |
| US20230230984A1 (en) | Manufacturing method of array substrate, and display panel | |
| JP2010182716A (ja) | 薄膜トランジスタ、その製造方法および表示装置 | |
| CN109860026B (zh) | 制备多晶硅薄膜的方法、阵列基板、显示面板 | |
| KR100663294B1 (ko) | 박막 트랜지스터 액정표시장치 제조방법 | |
| US10861883B2 (en) | Method of preparing IGZO thin film transistor | |
| US20220037378A1 (en) | Method for manufacturing array substrate, array substrate and display device | |
| KR101291896B1 (ko) | 표시장치용 박막트랜지스터 제조방법 | |
| JP5308831B2 (ja) | 積層構造体及びその製造方法 | |
| JP2009267296A (ja) | 金属配線の製造方法、ｔｆｔの製造方法、及びそれを用いて製造されたｔｆｔ | |
| JP2924425B2 (ja) | 液晶表示装置の製造方法 | |
| KR100489588B1 (ko) | 탑게이트형박막트랜지스터의제조방법 | |
| KR100707017B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |