CN109786321B - 阵列基板的制备方法、装置及显示面板 - Google Patents
阵列基板的制备方法、装置及显示面板 Download PDFInfo
- Publication number
- CN109786321B CN109786321B CN201811598045.8A CN201811598045A CN109786321B CN 109786321 B CN109786321 B CN 109786321B CN 201811598045 A CN201811598045 A CN 201811598045A CN 109786321 B CN109786321 B CN 109786321B
- Authority
- CN
- China
- Prior art keywords
- layer
- array substrate
- channel region
- photoresist
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种阵列基板的制备方法，包括以下步骤：在衬底基板上形成栅极、栅极绝缘层、有源层、金属层和光刻胶层；基于单缝隙掩膜板对所述光刻胶层进行曝光，并图形化所述金属层和所述有源层；去除沟道区域的光刻胶，以在所述沟道区域内露出所述金属层；通过干蚀刻图形化所述金属层和所述有源层，形成阵列基板。本发明还公开了一种阵列基板的制备装置以及显示面板。本发明通过实现在防止形成的薄膜晶体管沟道宽度过大的同时，亦能防止沟道区域内的硅层剩余厚度偏大，从而提高了薄膜晶体管阵列基板的稳定性。
Description
技术领域
本发明涉及薄膜晶体管领域，尤其涉及一种阵列基板的制备方法、装置以及显示面板。
背景技术
阵列基板在4-Mask四道光刻工艺制程中，由于光阻以及曝光的局限性，常见的基于HTM半色调掩膜板(Half Tone Mask)的曝光设计(主要为薄膜晶体管沟道区域处)会使得经过曝光的光刻胶光罩形成的凹槽较为平缓，即光罩上HTM开口宽度较大可以保证有源层或者非晶硅层在沟道区域内的剩余厚度达到需求，但会导致上开口较大，引起最终藉由2W2D制程(two wet+two dry)后形成的TFT薄膜晶体管沟道较大，容易引发短路问题；但若缩小光罩上HTM的开口宽度，又会导致有源层或者非晶硅层在沟道区域内的剩余厚度偏大，容易引起漏电问题。
发明内容
本发明的主要目的在于提供一种阵列基板的制备方法、装置以及显示面板，实现在防止形成的TFT薄膜晶体管(Thin Film Transistor)沟道宽度过大的同时，亦能防止沟道区域内的硅层剩余厚度偏大，从而提高了薄膜晶体管阵列基板的稳定性。
为实现上述目的，本发明提供一种阵列基板的制备方法，所述阵列基板的制备方法包括以下步骤：
在衬底基板上形成栅极、栅极绝缘层、有源层、金属层和光刻胶层；
基于单缝隙掩膜板，对所述光刻胶层进行曝光，并图形化所述金属层和所述有源层；
去除沟道区域的光刻胶，以在所述沟道区域内露出所述金属层；
通过干蚀刻图形化所述金属层和所述有源层，形成阵列基板。
可选地，所述通过干蚀刻图形化所述金属层和所述有源层，形成阵列基板的步骤包括：
通过第一混合气体对所述金属层进行干蚀刻，以形成所述金属层的源电极和漏电极；
通过第二混合气体对所述有源层进行干蚀刻，以及去除剩余的所述光刻胶层，以形成阵列基板。
可选地，其特征在于，所述基于所述单缝隙掩膜板，通过第一混合气体对所述金属层进行干蚀刻的步骤包括：
通过包括SF6六氟化硫气体、BCl3三氯化硼气体和Cl2氯气的所述第一混合气体对所述金属层进行干蚀刻。
可选地，所述通过第二混合气体对所述有源层进行干蚀刻，以及去除剩余的所述光刻胶层的步骤包括：
通过包括SF6六氟化硫气体、Cl2氯气和He氦气的所述第二混合气体对所述有源层进行干蚀刻；
采用灰化工艺去除剩余的所述光刻胶层。
可选地，所述有源层包括非晶硅层和掺杂型非晶硅层，所述通过第二混合气体对所述有源层进行干蚀刻的步骤包括：
通过所述第二混合气体对所述有源层进行干蚀刻，以去除所述沟道区域内的所述掺杂型非晶硅层，并使所述沟道区域内的所述非晶硅层的层间厚度降低至预设厚度。
可选地，所述基于单缝隙掩膜板对所述光刻胶层进行曝光，并图形化所述金属层和所述有源层的步骤包括：
基于所述单缝隙掩膜板对所述光刻胶层进行曝光，以去除曝光区域的光刻胶，并降低半曝光区域的所述光刻胶层的厚度，以形成所述沟道区域；
对所述光刻胶层剩余覆盖范围外的所述金属层进行湿蚀刻；
对所述光刻胶层剩余覆盖范围外的所述有源层进行干蚀刻。
可选地，所述去除沟道区域的光刻胶，以在所述沟道区域内露出所述金属层的步骤包括：
通过灰化工艺除去所述沟道区域的所述光刻胶，以在所述沟道区域内露出所述金属层。
可选地，所述通过干蚀刻图形化所述金属层和所述有源层，形成阵列基板的步骤之后，还包括：
在所述阵列基板上形成包括钝化过孔的钝化层，以及形成通过所述钝化过孔的像素电极。
为实现上述目的，本发明还提供一种阵列基板的制备装置，所述阵列基板的制备装置包括：
所述阵列基板的制备装置包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的阵列基板的制备程序，所述阵列基板的制备程序被所述处理器执行时实现如上述阵列基板的制备方法的步骤。
为实现上述目的，本发明还提供一种显示面板，所述显示面板包括阵列基板，所述阵列基板由上述阵列基板的制备方法形成。
本发明提供的阵列基板的制备方法、阵列基板的制备装置以及显示面板，在衬底基板上形成栅极、栅极绝缘层、有源层、金属层和光刻胶层；基于单缝隙掩膜板对所述光刻胶层进行曝光，并图形化所述金属层和所述有源层；去除沟道区域的光刻胶，以在所述沟道区域内露出所述金属层；通过干蚀刻图形化所述金属层和所述有源层，形成阵列基板。这样，实现在防止形成的TFT薄膜晶体管沟道宽度过大的同时，亦能防止沟道区域内的硅层剩余厚度偏大，从而提高了薄膜晶体管阵列基板的稳定性。
附图说明
图1为本发明实施例方案涉及的实施例终端的硬件运行环境示意图；
图2为本发明阵列基板的制备方法的一实施例的流程示意图；
图3为本发明阵列基板的制备方法的另一实施例的流程示意图；
图4为本发明阵列基板的制备方法的又一实施例的流程示意图；
图5为本发明阵列基板的制备方法的又一实施例的流程示意图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明提供一种阵列基板的制备方法，实现在防止形成的TFT薄膜晶体管沟道宽度过大的同时，亦能防止沟道区域内的硅层剩余厚度偏大，从而提高了薄膜晶体管阵列基板的稳定性。
如图1所示，图1是本发明实施例方案涉及的实施例终端的硬件运行环境示意图；
本发明实施例终端可以是阵列基板的制备装置。
如图1所示，该终端可以包括：处理器1001，例如CPU中央处理器(centralprocessing unit)，存储器1002，通信总线1003。其中，通信总线1003用于实现该终端中各组成部件之间的连接通信。存储器1002可以是高速RAM随机存储器(random-accessmemory)，也可以是稳定的存储器(non-volatile memory)，例如磁盘存储器。存储器1002可选的还可以是独立于前述处理器1001的存储装置。
本领域技术人员可以理解，图1中示出的终端的结构并不构成对本发明实施例终端的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。
如图1所示，作为一种计算机存储介质的存储器1002中可以包括阵列基板的制备程序。
在图1所示的终端中，处理器1001可以用于调用存储器1002中存储的阵列基板的制备程序，并执行以下操作：
在衬底基板上形成栅极、栅极绝缘层、有源层、金属层和光刻胶层；
基于单缝隙掩膜板，对所述光刻胶层进行曝光，并图形化所述金属层和所述有源层；
去除沟道区域的光刻胶，以在所述沟道区域内露出所述金属层；
通过干蚀刻图形化所述金属层和所述有源层，形成阵列基板。
进一步地，处理器1001可以调用存储器1002中存储的阵列基板的制备程序，还执行以下操作：
通过第一混合气体对所述金属层进行干蚀刻，以形成所述金属层的源电极和漏电极；
通过第二混合气体对所述有源层进行干蚀刻，以及去除剩余的所述光刻胶层，以形成阵列基板。
进一步地，处理器1001可以调用存储器1002中存储的阵列基板的制备程序，还执行以下操作：
通过包括SF6、BCl3和Cl2的所述第一混合气体对所述金属层进行干蚀刻。
进一步地，处理器1001可以调用存储器1002中存储的阵列基板的制备程序，还执行以下操作：
通过包括SF6、Cl2和He的所述第二混合气体对所述有源层进行干蚀刻；
采用灰化工艺去除剩余的所述光刻胶层。
进一步地，处理器1001可以调用存储器1002中存储的阵列基板的制备程序，还执行以下操作：
通过所述第二混合气体对所述有源层进行干蚀刻，以去除所述沟道区域内的所述掺杂型非晶硅层，并使所述沟道区域内的所述非晶硅层的层间厚度降低至预设厚度。
进一步地，处理器1001可以调用存储器1002中存储的阵列基板的制备程序，还执行以下操作：
基于所述单缝隙掩膜板对所述光刻胶层进行曝光，以去除曝光区域的光刻胶，并降低半曝光区域的所述光刻胶层的厚度，以形成所述沟道区域；
对所述光刻胶层剩余覆盖范围外的所述金属层进行湿蚀刻；
对所述光刻胶层剩余覆盖范围外的所述有源层进行干蚀刻。
进一步地，处理器1001可以调用存储器1002中存储的阵列基板的制备程序，还执行以下操作：
通过灰化工艺除去所述沟道区域的所述光刻胶，以在所述沟道区域内露出所述金属层。
进一步地，处理器1001可以调用存储器1002中存储的阵列基板的制备程序，还执行以下操作：
在所述阵列基板上形成包括钝化过孔的钝化层，以及形成通过所述钝化过孔的像素电极。
参照图2，在一实施例中，所述阵列基板的制备方法包括：
步骤S10、在衬底基板上形成栅极、栅极绝缘层、有源层、金属层和光刻胶层。
步骤S20、基于单缝隙掩膜板，对所述光刻胶层进行曝光，并图形化所述金属层和所述有源层。
本实施例中，可以是在基于4-Mask(四道光刻制程)制造阵列基板。在制造薄膜晶体管基板时，在衬底基板上形成栅极，并图形化衬底基板和栅极，然后在衬底基板和栅极上采用化学气相法沉积形成覆盖栅极的栅极绝缘层，并在栅极绝缘层上依次沉积形成有源层、金属层和光刻胶层。
需要说明的是，所述有源层可以是包括非晶硅层和掺杂型非晶硅层，所述掺杂型非晶硅层设于所述非晶硅层上，可选地，所述掺杂型非晶硅层为N型掺杂非晶硅层。
所述单缝隙掩膜板(Single Slit Mask，SSM)可以是U型单缝隙掩膜板，也可以是条型单缝隙掩膜板，在单缝隙掩膜板为U型单缝隙掩膜板时，与沟道区域对应的开口宽度可以是1μm、1.5μm、2μm、2.5μm、3μm、3.5μm、4μm、4.5μm或5μm；在在单缝隙掩膜板为条型单缝隙掩膜板时，与沟道区域对应的开口宽度可以是1μm、1.5μm、2μm、2.5μm、3μm或3.5μm。需要说明的是，基于单缝隙掩膜板制备阵列基板的过程中，能够实现精准蚀刻光刻胶层，使形成的沟道区域更为精密，避免形成的沟道区域的宽度过大。
利用所述单缝隙掩膜板，通过曝光机对所述光刻胶层进行曝光，以去除曝光区域的光刻胶，并降低半曝光区域对应的所述光刻胶层的厚度，以形成所述沟道区域。
基于利用单缝隙掩膜板制备的光刻胶层，通过H3PO4磷酸、CH3COOH乙酸和HNO3硝酸，对所述光刻胶层剩余覆盖范围外的所述金属层进行湿蚀刻，以去掉曝光区域的金属层。
基于利用单缝隙掩膜板制备的光刻胶层，基于SF6和Cl2，对所述光刻胶层剩余覆盖范围外的所述有源层进行干蚀刻，以去掉曝光区域的有源层。
步骤S30、去除沟道区域的光刻胶，以在所述沟道区域内露出所述金属层。
步骤S40、通过干蚀刻图形化所述金属层和所述有源层，形成阵列基板。
可选地，所述阵列基板为背刻沟道型阵列基板。
本实施例中，在去除曝光区域的金属层和有源层后，采用灰化工艺去除与单缝隙掩膜板半曝光区域对应的沟道区域内的光刻胶，以在所述沟道区域内露出所述金属层。
基于利用单缝隙掩膜板制备的，以及去除了沟道区域对应范围内的光刻胶的光刻胶层，通过第一混合气体对所述金属层进行干蚀刻，以形成所述金属层的源电极和漏电极，所述金属层的材质可以是锰，或者以锰为主体的合金，所述第一混合气体包括SF6、BCl3和Cl2。需要说明的是，在蚀刻金属层时，采用第一混合气体对金属层进行干蚀刻，能够减小在蚀刻金属层时产生的临界尺寸偏差值(Critical Dimension Bias)。
基于利用单缝隙掩膜板制备的，以及去除了沟道区域对应范围内的光刻胶的光刻胶层，通过第二混合气体对所述有源层进行干蚀刻，以及去除剩余的所述光刻胶层，以形成阵列基板，其中，所述第二混合气体包括SF6、Cl2和He，所述有源层包括非晶硅层和掺杂型非晶硅层，所述非晶硅层可以是A-Si材质，所述掺杂型非晶硅层可以是N型掺杂非晶硅层，也可以是P型掺杂非晶硅层。
需要说明的是，在蚀刻沟道区域内的有源层时，通过所述第二混合气体对所述有源层进行干蚀刻，以去除所述沟道区域内的所述掺杂型非晶硅层，并使所述沟道区域内的所述非晶硅层的层间厚度降低至预设厚度，并形成阵列基板沟道区域的开口宽度为预设宽度。所述预设厚度可以为
可选地，预设厚度可以为
或
所述预设宽度可以是小于4.5μm，或者小于4μm。
这样，通过实现有效调控TFT沟道宽度和非晶硅层的剩余厚度，避免薄膜晶体管容易引发短路或漏电的问题，从而提高了制备得到的薄膜晶体管阵列基板的稳定性。
这样，除了能有效调控TFT沟道宽度和非晶硅层的剩余厚度的同时，也能够有效去除曝光区域和半曝光区域内的有源层的硅层残留。
在对有源层和金属层进行图形化处理完成后，采用灰化工艺去除剩余的所述光刻胶层，以形成阵列基板。当然，基于所述阵列基板，在阵列基板上形成包括钝化过孔的钝化层，以及形成通过所述钝化过孔的像素电极，即可制备得到薄膜晶体管基板。
在制备得到薄膜晶体管阵列基板后，基于该薄膜晶体管阵列基板制造显示面板。
在一实施例中，在衬底基板上形成栅极、栅极绝缘层、有源层、金属层和光刻胶层；基于单缝隙掩膜板对所述光刻胶层进行曝光，并图形化所述金属层和所述有源层；去除沟道区域的光刻胶，以在所述沟道区域内露出所述金属层；通过干蚀刻图形化所述金属层和所述有源层，形成薄膜晶体管基体结构。这样，基于单缝隙掩模形成沟道宽度适宜的光刻胶层，以及基于该光刻胶层，通过干法蚀刻精准刻蚀薄膜晶体管基体结构沟道区域内的金属层，实现在防止形成的TFT沟道宽度过大的同时，亦能防止沟道区域内的硅层剩余厚度偏大，从而提高了薄膜晶体管阵列基板的稳定性。
在另一实施例中，如图3所示，在上述图2所示的实施例基础上，所述通过干蚀刻图形化所述金属层和所述有源层，形成阵列基板的步骤包括：
步骤S50、通过第一混合气体对所述金属层进行干蚀刻，以形成所述金属层的源电极和漏电极。
步骤S60、通过第二混合气体对所述有源层进行干蚀刻，以及去除剩余的所述光刻胶层，以形成阵列基板。
本实施例中，通过第一混合气体对所述金属层进行干蚀刻，以形成所述金属层的源电极和漏电极，所述金属层的材质可以是锰，或者以锰为主体的合金，所述第一混合气体包括SF6、BCl3和Cl2。
通过第二混合气体对所述有源层进行干蚀刻，以及去除剩余的所述光刻胶层，以形成阵列基板，其中，所述第二混合气体包括SF6、Cl2和He，所述有源层包括非晶硅层和掺杂型非晶硅层，所述非晶硅层可以是A-Si材质，所述掺杂型非晶硅层可以是N型掺杂非晶硅层，也可以是P型掺杂非晶硅层。
需要说明的是，在蚀刻沟道区域内的有源层时，通过所述第二混合气体对所述有源层进行干蚀刻，以去除所述沟道区域内的所述掺杂型非晶硅层，并使所述沟道区域内的所述非晶硅层的层间厚度降低至预设厚度，并形成阵列基板沟道区域的开口宽度为预设宽度。所述预设厚度可以为
可选地，预设厚度可以为
或
所述预设宽度可以是小于4.5μm，或者小于4μm。
需要说明的是，在实现薄膜晶体管基板在结构沟道区域的开口宽度，即TFT沟道宽度小于4μm，或者小于4.5μm时，能够提高TFT的开态电流，从而提高薄膜晶体管的稳定性。
在对有源层和金属层进行图形化处理完成后，采用灰化工艺去除剩余的所述光刻胶层，以形成阵列基板。当然，基于所述阵列基板，在阵列基板上形成包括钝化过孔的钝化层，以及形成通过所述钝化过孔的像素电极，即可制备得到薄膜晶体管基板。
在一实施例中，通过第一混合气体对所述金属层进行干蚀刻，以形成所述金属层的源电极和漏电极；通过第二混合气体对所述有源层进行干蚀刻，以及去除剩余的所述光刻胶层，以形成阵列基板。这样，精准蚀刻阵列基板的有源层及金属层，能有效调控TFT沟道宽度和非晶硅层的剩余厚度的同时，也能够有效去除曝光区域和半曝光区域内的有源层的硅层残留。
在又一实施例中，如图4所示，在上述图2至图3的实施例基础上，所述通过第一混合气体对所述金属层进行干蚀刻的步骤包括：
步骤S51、通过包括SF6、BCl3和Cl2的所述第一混合气体对所述金属层进行干蚀刻。
本实施例中，在蚀刻沟道区域内的金属层时，通过基于SF6、BCl3和Cl2对金属层进行干蚀刻，从而实现1W1D制程(one wet+one dry)，而不同于常规对沟道区域内的金属层进行湿蚀刻的方法，即2W2D制程(two wet+two dry)，能够节省阵列基板在4-Mask的制备流程，提高了阵列基板的制备效率。
在又一实施例中，如图5所示，在上述图2至图4的实施例基础上，所述有源层包括非晶硅层和掺杂型非晶硅层，所述通过第二混合气体对所述有源层进行干蚀刻的步骤包括：
步骤S70、通过所述第二混合气体对所述有源层进行干蚀刻，以去除所述沟道区域内的所述掺杂型非晶硅层，并使所述沟道区域内的所述非晶硅层的层间厚度降低至预设厚度。
本实施例中，通过第二混合气体对所述有源层进行干蚀刻，以及去除剩余的所述光刻胶层，以形成阵列基板，其中，所述第二混合气体包括SF6、Cl2和He，所述有源层包括非晶硅层和掺杂型非晶硅层，所述非晶硅层可以是A-Si材质，所述掺杂型非晶硅层可以是N型掺杂非晶硅层，也可以是P型掺杂非晶硅层。
需要说明的是，在蚀刻沟道区域内的有源层时，基于所述单缝隙掩膜板，通过所述第二混合气体对所述有源层进行干蚀刻，以去除所述沟道区域内的所述掺杂型非晶硅层，并使所述沟道区域内的所述非晶硅层的层间厚度降低至预设厚度，并形成阵列基板沟道区域的开口宽度为预设宽度。所述预设厚度可以为
可选地，预设厚度可以为
或
所述预设宽度可以是小于4.5μm，或者小于4μm。
需要说明的是，在实现薄膜晶体管基板在结构沟道区域的开口宽度，即TFT沟道宽度4μm，或者小于4.5μm时，能够提高TFT的开态电流，从而提高薄膜晶体管的稳定性。
在一实施例中，通过所述第二混合气体对所述有源层进行干蚀刻，以去除所述沟道区域内的所述掺杂型非晶硅层，并使所述沟道区域内的所述非晶硅层的层间厚度降低至预设厚度。这样，实现阵列基板的沟道开口宽度和沟道区域内的非晶硅层剩余厚度的可调控。
此外，本发明还提出一种阵列基板的制备装置，所述阵列基板的制备装置包括存储器、处理器及存储在存储器上并可在处理器上运行的阵列基板的制备程序，所述处理器执行所述阵列基板的制备程序时实现如以上实施例所述的阵列基板的制备方法的步骤。
此外，本发明还提出一种显示面板，所述显示面板包括阵列基板，所述阵列基板由上述阵列基板的制备方法形成。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在如上所述的一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是电视机，手机，计算机，服务器，空调器，或者网络设备等)执行本发明各个实施例所述的方法。
以上仅为本发明的可选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (7)
1.一种阵列基板的制备方法，其特征在于，基于四道光刻制程制造所述阵列基板，所述阵列基板的制备方法包括以下步骤：
在衬底基板上形成栅极、栅极绝缘层、有源层、金属层和光刻胶层；所述有源层包括非晶硅层和掺杂型非晶硅层，所述掺杂型非晶硅层设于所述非晶硅层上；
基于单缝隙掩膜板对所述光刻胶层进行曝光，并图形化所述金属层和所述有源层；
去除沟道区域的光刻胶，以在所述沟道区域内露出所述金属层；
通过第一混合气体对所述金属层进行干蚀刻，以形成所述金属层的源电极和漏电极，并减小在蚀刻所述金属层时产生的临界尺寸偏差值；
通过第二混合气体对所述有源层进行干蚀刻，以去除所述沟道区域内的所述掺杂型非晶硅层，并使所述沟道区域内的所述非晶硅层的层间厚度降低至预设厚度，并形成阵列基板沟道区域的开口宽度为预设宽度，其中，所述预设厚度的范围为175Å-1025 Å，所述预设宽度小于4.5μm；
去除剩余的所述光刻胶层，以形成阵列基板；
所述基于单缝隙掩膜板对所述光刻胶层进行曝光，并图形化所述金属层和所述有源层的步骤包括：
基于所述单缝隙掩膜板对所述光刻胶层进行曝光，以去除曝光区域的光刻胶，并降低半曝光区域的所述光刻胶层的厚度，以形成所述沟道区域；
对所述光刻胶层剩余覆盖范围外的所述金属层进行湿蚀刻；
对所述光刻胶层剩余覆盖范围外的所述有源层进行干蚀刻。
2.如权利要求1所述的阵列基板的制备方法，其特征在于，所述第一混合气体包括六氟化硫气体、三氯化硼气体和氯气。
3.如权利要求1所述的阵列基板的制备方法，其特征在于，所述第二混合气体包括六氟化硫气体、氯气和氦气。
4.如权利要求1所述的阵列基板的制备方法，其特征在于，所述去除沟道区域的光刻胶，以在所述沟道区域内露出所述金属层的步骤包括：
通过灰化工艺除去所述沟道区域的所述光刻胶，以在所述沟道区域内露出所述金属层。
5.如权利要求1所述的阵列基板的制备方法，其特征在于，所述通过干蚀刻图形化所述金属层和所述有源层，形成阵列基板的步骤之后，还包括：
在所述阵列基板上形成包括钝化过孔的钝化层，以及形成通过所述钝化过孔的像素电极。
6.一种阵列基板的制备装置，其特征在于，所述阵列基板的制备装置包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的阵列基板的制备程序，所述阵列基板的制备程序被所述处理器执行时实现如权利要求1至5中任一项所述的阵列基板的制备方法的步骤。
7.一种显示面板，其特征在于，所述显示面板包括阵列基板，所述阵列基板由权利要求1至5中任一项所述的阵列基板的制备方法形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811598045.8A CN109786321B (zh) | 2018-12-25 | 2018-12-25 | 阵列基板的制备方法、装置及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811598045.8A CN109786321B (zh) | 2018-12-25 | 2018-12-25 | 阵列基板的制备方法、装置及显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109786321A CN109786321A (zh) | 2019-05-21 |
| CN109786321B true CN109786321B (zh) | 2022-07-22 |
Family
ID=66498374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811598045.8A Active CN109786321B (zh) | 2018-12-25 | 2018-12-25 | 阵列基板的制备方法、装置及显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109786321B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112002753B (zh) * | 2020-07-27 | 2023-06-27 | 北海惠科光电技术有限公司 | 栅极单元及其制备方法、阵列基板的制备方法、显示机构 |
| CN112114460B (zh) * | 2020-09-23 | 2022-12-23 | 北海惠科光电技术有限公司 | 基于阵列基板的绝缘单元及其制备方法、阵列基板及其制备方法、显示机构 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015043023A1 (zh) * | 2013-09-24 | 2015-04-02 | 深圳市华星光电技术有限公司 | Tft-lcd阵列基板的制造方法、液晶面板及液晶显示器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100333274B1 (ko) * | 1998-11-24 | 2002-04-24 | 구본준, 론 위라하디락사 | 액정표시장치 및 그 제조방법 |
| KR101407306B1 (ko) * | 2007-12-31 | 2014-06-16 | 엘지디스플레이 주식회사 | 마스크 및 이를 이용한 박막 트랜지스터 기판의 제조 방법 |
| KR101048927B1 (ko) * | 2008-05-21 | 2011-07-12 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| US8558960B2 (en) * | 2010-09-13 | 2013-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| TWI621183B (zh) * | 2011-12-01 | 2018-04-11 | 半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置的製造方法 |
| CN107331619A (zh) * | 2017-06-28 | 2017-11-07 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示装置、曝光装置 |
-
2018
- 2018-12-25 CN CN201811598045.8A patent/CN109786321B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015043023A1 (zh) * | 2013-09-24 | 2015-04-02 | 深圳市华星光电技术有限公司 | Tft-lcd阵列基板的制造方法、液晶面板及液晶显示器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109786321A (zh) | 2019-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109786335B (zh) | 阵列基板结构的制备方法、阵列基板及显示面板 | |
| CN106847703B (zh) | 低温多晶硅薄膜晶体管的制造方法和显示装置 | |
| US11961852B2 (en) | Manufacture method of array substrate, array substrate, and display panel | |
| KR101344980B1 (ko) | 박막 트랜지스터 및 어레이 기판의 제조 방법, 및 마스크 | |
| US20150340455A1 (en) | Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device | |
| US11557611B2 (en) | Method and device for manufacturing array substrate, and array substrate | |
| WO2015096416A1 (zh) | 薄膜晶体管及其制作方法、阵列基板及其制作方法 | |
| US11961848B2 (en) | Display substrate and manufacturing method therefor, and display device | |
| CN109786321B (zh) | 阵列基板的制备方法、装置及显示面板 | |
| WO2017049845A1 (zh) | 薄膜晶体管及其制作方法、显示基板和显示装置 | |
| US20170033235A1 (en) | Pixel structure and method for fabricating the same | |
| US11018165B2 (en) | Manufacturing method of array substrate and array substrate | |
| US11043515B2 (en) | Display substrate, manufacturing method thereof, and display device | |
| CN108538855B (zh) | 一种阵列基板的制作方法 | |
| WO2016029551A1 (zh) | 制作薄膜晶体管的方法及薄膜晶体管 | |
| US20190006490A1 (en) | Thin film transistor and method for fabricating the same, display device, exposure device | |
| WO2015165226A1 (zh) | 显示基板的制造方法和显示基板 | |
| CN108198824B (zh) | 一种阵列基板的制备方法 | |
| US20200035709A1 (en) | Method for manufacturing thin-film transistor array substrate and thin-film transistor array substrate | |
| US20130084685A1 (en) | Methods for Ion Implantation | |
| JP2010182716A (ja) | 薄膜トランジスタ、その製造方法および表示装置 | |
| CN107464836B (zh) | 一种顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管 | |
| US10192902B2 (en) | LTPS array substrate | |
| US9923099B2 (en) | TFT with oxide layer on IGZO semiconductor active layer | |
| CN109037075B (zh) | 一种薄膜晶体管的制作方法、晶体管和显示基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |