KR100333274B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR100333274B1
KR100333274B1 KR1019990019145A KR19990019145A KR100333274B1 KR 100333274 B1 KR100333274 B1 KR 100333274B1 KR 1019990019145 A KR1019990019145 A KR 1019990019145A KR 19990019145 A KR19990019145 A KR 19990019145A KR 100333274 B1 KR100333274 B1 KR 100333274B1
Authority
KR
South Korea
Prior art keywords
layer
metal film
electrode
etchant
photo process
Prior art date
Application number
KR1019990019145A
Other languages
English (en)
Other versions
KR20000034859A (ko
Inventor
황광조
한창욱
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디 주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR1019990019145A priority Critical patent/KR100333274B1/ko
Priority to US09/580,590 priority patent/US6337284B1/en
Publication of KR20000034859A publication Critical patent/KR20000034859A/ko
Application granted granted Critical
Publication of KR100333274B1 publication Critical patent/KR100333274B1/ko
Priority to US10/752,486 priority patent/USRE40028E1/en
Priority to US11/984,431 priority patent/USRE41632E1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Abstract

본 발명은 포토공정 수를 줄여 액정표시장치 기판의 패턴을 형성함으로써, 기판의 제조수율을 향상하고, 제조비용을 절감하는데 목적이 있다. 상기 목적 달성을 위한 본 발명은 첫 번째 포토공정에서 게이트전극(60a) 등을 형성하고, 두 번째 포토공정에서 a-Si층(80a), n+형 a-Si층(80b), 소스전극(70a), 드레인전극(70b)을 형성하고, 세 번째 포토공정에서 보호막(55)에 콘택홀(30)을 형성하고, 네 번째 포토공정에서 화소전극(40)을 형성한다. 특히, 두 번째 포토공정에서 형성되는 포토레지스트 패턴(88a)의 두께는 회절노광법을 이용하여 소스전극(70a) 및 드레인전극(70b)이 형성되는 영역보다 n+형 a-Si층(80b)이 분리되는 영역부가 얇게 형성되도록 하고, Cl2/O2를 포함하는 에천트로 하층의 금속막(170)을 식각한다. 상기 금속막이 식각 완료되는 시점에서 금속막의 중앙부에 위치하는 얇은 두께의 포토레지스트 패턴은 O2가스 에슁(ashing)에 의하여 동시에 제거되고 금속막(170)의 중앙부가 노출된다. 그 상태에서 에천트를 SF6/HCl 또는 SF6/H2/Cl2로 바꾸고, 상기 식각된 금속막(170)을 마스크로하여 하층의 a-Si층(80a), n+형 a-Si층(80b)을 식각하고, 다시 에천트를 Cl2/O2 가스로 바꾸어 금속막의 중앙부와 하층의 n+형 a-Si층(80b)을 식각하여 양쪽으로 분리한다.

Description

액정표시장치 및 그 제조방법 {Liquid Crystal Display and Method Thereof}
본 발명은 액정표시장치 등의 기판의 패턴 및 소자를 구성하는데 있어서, 회절노광을 이용하여 포토공정(노광마스크를 이용하여 포토레지스트를 노광하는 공정) 수를 줄임(5번의 포토공정 → 4번의 포토공정)으로써 포토공정에 의한 불량을 줄이고, 그에 따라 기판의 제조수율을 향상하는 것에 관한 것이다.
일반적으로 액정표시장치는 도 1 및 도 2e에 나타내는 바와 같이 게이트버스라인(60)이 수평방향으로 형성되고, 데이터버스라인(70)이 상기 게이트버스라인과 교차하도록 수직방향으로 형성된다.
상기 게이트버스라인(60) 및 데이터버스라인(70)의 교차부에는 소스전극(70a), 드레인전극(70b), 게이트전극(60a), 반도체층(80) 등으로 구성되는 TFT가 형성되고, 드레인전극(70b)에는 화소전극(40)이 접촉되도록 형성된다.
상기 구성 요소들은 투명기판(10) 위에 적층되는 구조 즉, 게이트버스라인에서 분기하는 게이트전극(60a) 위에 SiNx,SiOx 등의 무기막으로 된 게이트절연막(50)이 형성되고, 상기 게이트전극부의 게이트절연막 위에 섬모양의 a-Si층(80a)과 상기 a-Si층의 표면위에 양쪽으로 분리되도록 n+형 a-Si층(80b,80b)이 형성되어 반도체층(80)을 구성한다.
양쪽으로 분리된 n+형 a-Si층(80b,80b)에는 각각 소스전극(70a) 및 드레인전극(70b)이 접촉되고, 그 위에 기판 전면을 덮도록 보호막(55)이 덮이고 그 보호막(55) 위에 화소전극(40)이 콘택홀을 통하여 드레인전극(70b)과 접촉되도록 형성된다.
상기와 같이 구성되는 게이트버스라인 및 데이터버스라인의 패턴 및 TFT 스위칭소자는 5회의 포토공정을 거쳐 구성된다.
상기 5회의 포토공정에 의하여 구성되는 종래의 액정표시장치의 기판의 제조방법은 도 2a∼도 2e, 도 3a, 도 3b, 도 4a∼도 4c를 참고하여 상세히 설명한다.
먼저, 투명기판(10) 위에 게이트전극(60a)등이 형성되어 있는 도 2a의 기판이 첫 번째 포토공정에 의하여 구성된다.
상기 첫 번째 포토공정은 투명기판(10) 위에 Mo,Cr 등의 금속막을 증착하고, 금속막 위에 한 예로 포지형의 포토레지스트를 도포하고, 소정의 패턴을 갖는 제1노광마스크를 위치 맞춤한 후 포토레지스트를 노광 현상하고, 현상된 패턴에 따라 금속막을 에칭하고, 에칭 후에 금속막 위에 남아있는 포토레지스트를 제거함으로써 구성된다.
이어서, 게이트전극(60a)이 형성된 투명기판을 덮도록 SiNx,SiOx 등으로 된 게이트절연막(50)이 구성되고, 상기 게이트절연막 위에 a-Si층(80a)과 n+형 a-Si층(80b)이 섬모양으로 적층되도록 구성되어 있는 도 2b의 기판이 두 번째 포토공정에 의하여 구성된다.
상기 두 번째 포토공정의 과정은 도 3a와 같이 게이트전극(60a)이 형성된 투명기판 위에 SiNx,SiOx 등으로 된 게이트절연막(50), 상기 게이트절연막 위에 a-Si 층(80a)을 연속 증착하여 형성하고, 상기 a-Si층의 표면에 n+형 a-Si층(80b)을 도핑하여 형성한다. 상기 n+형 a-Si층 위에 포지형의 포토레지스트(88)를 도포하고, 소정의 패턴을 갖는 제2노광마스크(100)를 위치 맞춤한다. 이어서 포토레지스트(88)를 노광 현상하여 도 3b의 구조와 같이 포토레지스트 패턴(88a)을 형성하고, 그 포토레지스트의 패턴에 따라 하층의 a-Si층(80a)과 n+형 a-Si층(80b)을 동시에 에칭하고, 에칭 후에 n+형 a-Si층 위에 남아있는 포토레지스트 패턴(88a)을 제거함으로써 구성된다.
이어서, a-Si층(80a) 위에 양쪽으로 분리되어 n+형 a-Si층(80b)이 구성되고, 상기 각각 분리된 n+형 a-Si층(80b)과 접촉되도록 소스전극(70a) 및 드레인전극(70b)이 구성되어 있는 도 2c의 기판이 세 번째 포토공정에 의하여 구성된다.
상기 세 번째 포토공정의 과정은 도 4a와 같이 섬모양으로 a-Si층(80a), n+형 a-Si층(80b)이 형성된 기판 위에 Cr 등의 금속막(170)을 증착하고, 상기 금속막 위에 포지형의 포토레지스트(88)를 도포하고, 소정의 패턴을 갖는 제3노광마스크(200)를 위치 맞춤한다. 이어서 포토레지스트(88)를 노광 현상하여 도 4b의 구조와 같이 포토레지스트 패턴(88a)을 형성하고, 그 포토레지스트의 패턴에 따라 도 4c와 같이 하층의 금속막(170) 에칭하고, 상기 금속막을 마스크로하여 n+형 a-Si층(80b)을 식각하여 분리하고, 그 금속막(소스전극:70a 및 드레인전극: 70b) 위에 남아있는 포토레지스트 패턴(88a)을 제거함으로써 구성된다.
이어서, 소스전극(70a) 및 드레인전극(70b)을 덮도록 SiNx,SiOx 등의 무기막 또는 BCB 등의 유기막으로 된 보호막(55)이 구성되고, 상기 드레인전극의 일부가 노출되도록 상기 보호막에 콘택홀(30)이 구성되는 도 2d의 기판이 네 번째 포토공정에 의하여 구성된다.
상기 네 번째 포토공정은 소스전극(70a) 및 드레인전극(70b)이 형성된 기판 위에 보호막(55)을 형성하고, 상기 보호막 위에 포지형의 포토레지스트를 도포하고, 소정의 패턴을 갖는 제4노광마스크를 위치 맞춤한 후 포토레지스트를 노광 현상하고, 현상된 패턴에 따라 보호막을 에칭하고, 에칭 후에 보호막 위에 남아있는 포토레지스트를 제거함으로써 구성된다.
이어서, 보호막(55) 위에 드레인전극(70b)과 접촉되도록 ITO막(Indium Tin Oxide)으로 된 화소전극(40)이 구성되는 도 2e의 기판이 다섯 번째 포토공정에 의하여 구성된다.
상기 다섯 번째 포토공정은 콘택홀(30)이 형성되어 있는 보호막 위에 ITO막(Indium Tin Oxide)을 증착하고, 상기 ITO막 위에 포지형의 포토레지스트를 도포하고, 소정의 패턴을 갖는 제5노광마스크를 위치 맞춤한 후 포토레지스트를 노광 현상하고, 현상된 패턴에 따라 ITO을 에칭하고, 에칭 후에 ITO막 위에 남아있는 포토레지스트를 제거함으로써 구성된다.
상기 액정표시장치 기판의 제조과정에서 각각의 포토공정을 더 구체적으로 설명하면, 기판의 세정단계 →포토레지스트 도포단계→ 소프트 베이킹단계→ 노광마스크 위치 맞춤단계→ 노광단계→ 현상단계→ 기판 검사단계 → 하드 베이킹단계→ 에칭단계→ 기판 검사단계→ 포토레지스트 제거단계 등의 과정을 거친다.
각각의 포토공정은 상기와 같은 복잡한 과정의 단계를 거치기 때문에 각각의 단계에서 불량이 발생할 확률이 높아지고, 따라서 한 번의 포토공정이 증가하면 그 만큼 불량발생율은 높아져 기판의 제조수율이 저하되는 문제점이 발생한다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 종래의 두 번째 포토공정과, 세 번째 포토공정을 한 번의 포토공정으로 하여 포토공정 수를 4번으로 줄인다.
종래의 두 번째 포토공정과 세 번째 포토공정을 한 번의 포토공정으로 줄이기 위해서는 게이트전극이 형성된 기판 위에 게이트절연막, a-Si층, n+형 a-Si층, Cr,Mo,Al 또는 Al합금의 단일 금속막 또는 복수의 금속막을 연속하여 증착하고, 상기 금속막 위에 포지형의 포토레지스트를 도포한다. 그리고 부분적으로 회절노광이 가능한 노광마스크를 위치 맞춤하고, 노광 현상하여 포토래지스트의 패턴을 형성한다. 즉, 광의 일부만 흡수되고 나머지는 통과되는 회절노광의 원리를 이용하여 포토래지스트 패턴의 두께를 위치에 따라 다르게 조정하는 것이다.
더 상세히 설명하면 소스전극 및 드레인전극이 형성되는 영역보다 반도체층이 분리되는 영역의 포토레지스트 패턴 두께를 얇게 형성하고, Cl2/O2가스를 포함하는 에천트를 이용하여 하층의 금속막을 식각한다. 상기 금속막이 식각 완료되는 시점에서 금속막의 중앙부의 얇은 포토레지스트 패턴은 O2가스 에슁(ashing)에 의하여 동시에 제거되도록 함으로써 금속막의 중앙부가 노출되도록 한다.
상기 상태에서 SF6/HCl 또는 SF6/H2/Cl2를 포함하는 에천트로 바꾸고, 상기 금속막을 마스크로하여 하층의 반도체층을 식각하고, 다시 Cl2/O2가스를 포함하는 에천트로 바꾸어 상기 포토레지스트 패턴을 마스크로하여 노출된 금속막의 중앙부와 하층의 n+형 a-Si층의 중앙부를 식각하여 양쪽으로 분리한다.
따라서, 본 발명의 목적은 포토공정 수를 줄여 액정표시장치 기판의 제조공정을 단순화하는데 있고, 또 다른 목적은 포토공정에 의한 불량 발생을 줄임으로써, 액정표시장치 기판의 제조수율을 향상하고 제조비용을 절감하는데 있다.
도 1은 일반적인 액정표시장치의 평면도이고,
도 2a∼도 2e는 도 1의 a-b선을 따라 절단하여 나타내는 종래의 액정표시장치의 기판의 제조과정을 설명하기 위한 단면도이고,
도 3a, 도 3b는 도 2b 구조의 기판의 제조과정을 구체적으로 설명하기 위한 단면도이고,
도 4a, 도 4c는 도 2c 구조의 기판의 제조과정을 구체적으로 설명하기 위한 단면도이고,
도 5a, 도 5b, 도 6a∼도 6e, 도 7a, 도 7b, 도 8a∼도 8c는 본 발명의 액정표시장치의 기판의 제조과정을 설명하기 위한 단면도이며,
도 9는 본 발명에 의한 액정표시장치의 기판 구조를 도시한 평면도이다.
*도면의 주요 부분에 대한 부호의 설명*
10 - 투명기판 15 - 제1노광마스크
25,100 - 제2노광마스크 30 - 콘택홀
35,200 - 제3노광마스크 40 - 화소전극
45 - 제4노광마스크 50 - 게이트절연막
55 - 보호막 60a - 게이트전극
70a - 소스전극 70b - 드레인전극
80a - a-Si층(제1반도체층) 80b - n+형 a-Si층(제2반도체층)
본 발명에 의한 액정표시장치 기판은, 투명성 절연기판 상에 제1 포토공정에 의해 형성된 게이트 전극과, 상기 결과물 상에 제1반도체층, 제2반도체층 및 금속층을 순차적으로 도포한 후, 상기 게이트 전극과의 대응 부위에 회절노광부를 갖는 회절노광법을 이용한 제2 포토공정에 의해 순차적으로 형성된 활성층, 오믹 콘택층 및 소스/드레인 전극과, 제3 포토공정에 의해 콘택 홀이 형성된 보호막, 및 제4 포토공정에 의해 상기 콘택 홀을 통하여 드레인 전극과 접속된 화소전극을 포함하며,
상기 회절노광을 이용하여 패터닝된 상기 채널부위의 소스/드레인 전극의 엣지(edge)부와 활성층 엣지부는 곡선 형태를 갖으며, 소스/드레인 전극과 활성층 엣지부의 이격거리가 동일하게 형성된 것을 특징으로 한다.
또한, 본 발명의 액정표시장치 기판의 제조방법은 게이트전극이 형성된 투명기판 위에 게이트절연막, 제1반도체층, 제2반도체층, 금속막을 연속형성하고, 상기 금속막 위에 감광막을 도포하는 공정,
회절노광에 의하여 상기 감광막 패턴을 적어도 게이트전극부 위에 섬모양으로 형성하되, 그 감광막 패턴의 중앙부 두께를 다른 영역보다 얇게 형성하는 공정,
제1에천트로 상기 금속막을 식각하되 동시에 상기 감광막 패턴의 일부가 제거되어 상기 식각된 금속막의 중앙부 표면이 노출되도록 하는 공정,
상기 식각된 금속막을 마스크로 하여 제2에천트로 상기 제1반도체층과 상기 제2반도체층을 식각하는 공정,
상기 감광막 패턴을 마스크로하여 제3에천트로 적어도 상기 노출된 금속막의중앙부와, 상기 제2반도체층의 중앙부를 식각하여 양쪽으로 분리함으로써, 상기 분리된 금속막에 의하여 소스전극 및 드레인전극을 각각 형성하는 공정,
상기 소스전극 및 드레인전극에 남아있는 감광막을 제거하는 공정을 포함하는 것을 특징으로한다.
특히, 제1에천트 및 제3에천트는 Cl2/O2가스를 포함하고, 제2에천트는 SF6/HCl 또는 SF6/H2/Cl2를 포함한다.
또, 상기 소스전극 및 드레인전극은 Cr,Mo,Al 또는 Al합금의 단일 금속막 또는 복수의 금속막을 포함하고, 제1반도체층은 a-Si층, 제2반도체층은 n+형 a-Si층으로 이루어진다.
이하, 4회의 포토공정에 의하여 구성되는 본 발명에 의한 액정표시장치 기판 및 그의 제조방법은 도 5a, 도 5b, 도 6a∼도 6e, 도 7a, 도 7b, 도 8a∼도 8c, 및 도 9를 인용하고, 종래와 동일 구성요소에 대하여는 동일한 부호를 부여하여 설명한다.
먼저, 첫 번째 포토공정은 종래의 방법과 동일하다. 즉, 도 5a 와 같이 투명기판(10) 위에 Mo,Cr 등의 금속막(160)을 증착하고, 그 금속막 위에 한 예로 포지형의 포토레지스트(감광막:88)를 도포하고, 소정의 패턴을 갖는 제1노광마스크(15)를 위치 맞춤한다. 상기 제1노광마스크의 15a 영역은 광을 차단하는 부분, 15b의 영역은 광을 투과하는 영역이된다.
상기 제1노광마스크를 이용하여 도 5b와 같이 포토레지스트를 노광 현상하여된 포토레지스트 패턴(88a)에 따라 금속막을 에칭하여 게이트전극(60a) 등을 형성하고, 에칭 후에 게이트전극 위에 남아있는 포토레지스트 패턴(88a)을 제거한다.
이어서, 본 발명의 핵심인 두 번째 포토공정은 도 6a와 같이 게이트전극(60a)이 형성된 투명기판 위에 SiNx,SiOx 등으로 된 게이트절연막(50), 상기 게이트절연막 위에 a-Si층(제1반도체층:80a), 상기 a-Si층 위에 n+형 a-Si층(제2반도체층:80b), 상기 n+형 a-Si층 위에 Cr,Mo,Al 또는 Al합금의 단일 금속막 또는 복수의 금속막(170)을 연속 증착하여 형성하고, 상기 금속막의 표면에 포지형의 포토레지스트(88)를 도포하고, 패턴에 따라 부분적으로 회절노광이 가능한 제2노광마스크(25)를 위치 맞춤한다. 상기 제2노광마스크의 25a 영역은 광을 차단하는 영역, 25b의 영역은 광을 투과하는 영역, 25c 영역은 회절노광 영역이다.
이어서 상기 제2노광마스크를 이용하여 도 6b와 같이 포토레지스트(88)를 노광 현상하여 된 포토레지스트 패턴(88a)을 형성한다. 상기 포토레지스트 패턴은 광을 차단하는 25a 영역이 가장 두껍게 형성되고, 광을 일부만 차단하는 회절노광 25c의 영역은 상대적으로 얇게 형성되며, 광을 투과하는 25b의 영역은 완전히 제거되어 금속막(170)의 표면이 노출된다. 즉, 제2노광마스크의 패턴 형상에 따라 포토레지스트의 패턴의 두께를 위치마다 다르게 조정할 수 있다.
이어서 상기 포토레지스트 패턴(88a)이 형성된 기판을 Cl2/O2가스가 포함된 제1에천트에 노출시켜 하층의 금속막(170)을 식각한다. 상기 금속막이 식각 완료되는 시점에서 상대적으로 얇게 형성된 포토레지스트 패턴의 중앙부는 O2가스 에슁(ashing))에 의하여 동시에 제거되고 도 6c와 같이 패턴된 금속막의 중앙부 표면이 노출된다.
상기 도 6c의 상태에서 제1에천트를 SF6/HCl 또는 SF6/H2/Cl2를 포함하는 제2에천트로 바꾸어 상기 금속막(170)을 마스크로하여 도 6d와 같이 하층의 제2반도체층(80b), 제1반도체층(80a)을 식각한다.
이어서, 도 6d의 상태에서 Cl2/O2가스를 포함하는 제3에천트로 바꾸고, 도 6e와 같이 포토레지스트 패턴(88a)을 마스크로하여 노출된 금속막의 중앙부와 제2반도체층(80b)의 중앙부를 식각하여 양쪽으로 분리함으로써, 반도체층의 오믹접촉부, 소스전극(70a) 및 드레인전극(70b)이 구성된다.
이때, 이상의 공정을 통하여 제작된 기판의 평면 구조를 나타낸 도 9에 도시한 바와 같이, 본 발명의 두 번째 포토공정인 회절노광의 적용으로 인하여, 회절노광이 적용된 채널 주변의 소스/드레인 전극(70a, 70b)의 라인 엣지 및 활성층인 반도체층(80)의 라인 엣지는, 최종 패턴 형성 후, 직선이 아닌 부분적인 곡선 형태로 형성된다. 또한, 데이터 버스라인(70) 및 드레인전극(70b)과 활성층인 반도체층(80)의 엣지부와의 이격거리('d')는, 도 9에 도시한 바와 같이, 어디서나 동일하기 때문에 오정렬(misalign)에 의한 라인 좌, 우의 이격거리 차이의 발생을 제거할 수 있다.
이어서, 세 번째 포토공정은 도 7a와 같이 소스전극(70a) 및드레인전극(70b)이 형성된 기판 위에 SiNx,SiOx 등의 무기막이나 BCB 등의 유기막으로된 보호막(55)을 형성하고, 상기 보호막 위에 포지형의 포토레지스트(88)를 도포하고, 소정의 패턴을 갖는 제3노광마스크(35)를 위치 맞춤한다. 제3노광마스크의 35a 영역은 광을 차단하는 영역이고, 35b 영역은 광을 통과하는 영역이 된다.
이어서 상기 제3노광마스크를 이용하여 도7 b와 같이 노광 현상하여 된 포토레지스트 패턴(88a)에 따라 보호막(55)을 에칭하여 콘택홀(30)을 형성하고 보호막 위에 남아있는 포토레지스트를 제거한다.
이어서, 네 번째 포토공정은 콘택홀이 형성되어 있는 보호막(55) 위에 ITO막(Indium Tin Oxide: 140)을 증착하고, 상기 ITO막 위에 포지형의 포토레지스트(88)를 도포하고, 소정의 패턴을 갖는 제4노광마스크(45)를 위치 맞춤한다. 제4노광마스크의 45a 영역은 광을 차단하는 영역이고, 45b 영역은 광을 투과하는 영역이다.
상기 제4노광마스크를 이용하여 도 8b와 같이 노광 현상하여 된 포토레지스트 패턴(88a)에 따라 ITO막을 에칭하여 화소전극(40)을 형성하고, 화소전극 위에 남아 있는 포토레지스트 패턴(88a)을 제거한다.
따라서, 본 발명은 상기와 같이 4번의 포토공정만으로 도 8c와 같은 구조의 액정표시장치 기판이 구성된다.
본 발명은 광을 차단하거나 통과시키는 2분법만으로 된 노광마스크를 이용하여 액정표시장치 기판을 제조하는 종래의 방법과는 달리, 적어도 제2노광마스크에 회절노광부를 갖는 패턴을 추가로 구성하여 3분법으로 광의 투과를 컨트롤할 수 있도록 함으로써, 제1반도체층,제2반도체층, 소스전극 및 드레인전극을 한 번의 포토공정으로 형성하는 것을 특징으로한다.
따라서, 본 발명은 종래의 5번의 포토공정에 의하여 제조되는 액정표시장치의 기판을 4번의 포토공정에 의하여 제조할 수 있고, 포토공정 수가 적어지는 만큼 불량의 발생을 줄일 수 있고 제조수율이 향상되는 효과가 있다.

Claims (7)

  1. 게이트전극이 형성된 투명기판 위에 게이트절연막, 비정질 실리콘(a-Si)층, 불순물 실리콘(n+ a-Si)층, 금속막을 연속형성하고, 상기 금속막 위에 감광막을 도포하는 공정,
    회절노광에 의하여 상기 감광막 패턴을 적어도 게이트전극부 위에 섬모양으로 형성하되, 그 감광막 패턴의 중앙부 두께를 다른 영역보다 얇게 형성하는 공정,
    제1에천트로 상기 금속막을 식각하되, 동시에 상기 감광막 패턴의 일부가 제거되어 상기 식각된 금속막의 중앙부 표면이 노출되도록 하는 공정,
    상기 식각된 금속막을 마스크로 하여 제2에천트로 상기 비정질 실리콘층과 상기 불순물 실리콘층을 식각하는 공정,
    상기 감광막 패턴을 마스크로하여 제3에천트로 적어도 상기 노출된 금속막의 중앙부와, 상기 불순물 실리콘층의 중앙부를 식각하여 양쪽으로 분리함으로써, 상기 분리된 금속막에 의하여 소스전극 및 드레인전극을 각각 형성하는 공정,
    상기 소스전극 및 드레인전극에 남아있는 감광막을 제거하는 공정을 포함하는 액정표시장치의 제조방법.
  2. 제1항에 있어서,
    상기 제1에천트 및 제3에천트는 Cl2/O2가스를 포함하고,제2에천트는 SF6/HCl또는 SF6/H2/Cl2를 포함하는 것을 특징으로하는 액정표시장치의 제조방법.
  3. 제1항에 있어서,
    상기 소스전극 및 드레인전극은 Cr,Mo,Al, Al합금 중 선택되는 금속막으로 이루어지는 액정표시장치의 제조방법.
  4. 투명성 절연기판 상에 제1 포토공정에 의해 형성된 게이트 전극;
    상기 결과물 상에 비정질 실리콘층, 불순물 실리콘층 및 금속층을 순차적으로 도포한 후, 상기 게이트 전극과의 대응 부위에 회절노광부를 갖는 회절노광법을 이용한 제2 포토공정에 의해 순차적으로 형성된 활성층, 오믹 콘택층 및 소스/드레인 전극;
    제3 포토공정에 의해 콘택 홀이 형성된 보호막; 및
    제4 포토공정에 의해 상기 콘택 홀을 통하여 드레인 전극과 접속된 화소전극을 포함하며,
    상기 회절노광을 이용하여 패터닝된 상기 채널부위의 소스/드레인 전극의 엣지(edge)부와 활성층 엣지부는 곡선 형태를갖으며, 소스/드레인 전극과 활성층 엣지부의 이격거리가 동일하게 형성된 액정표시장치.
  5. 제4항에 있어서,
    상기 제2 포토공정은 서로 다른 에쳔트를 사용한 복수의 식각공정을 이용하는 것을 특징으로 하는 액정표시장치.
  6. 제5항에 있어서,
    상기 식각공정은 Cl2/O2가스를 사용한 1차 식각공정과, SF6/HCl 또는 SF6/H2/Cl2를 가스를 사용한 2차 식각공정과, Cl2/O2가스를 사용하는 3차 식각공정을 포함하는 것을 특징으로 하는 액정표시장치.
  7. 제4항에 있어서,
    상기 소스전극 및 드레인전극은 Cr,Mo,Al, Al합금 중 선택되는 금속막으로 이루어지는 액정표시장치.
KR1019990019145A 1998-11-24 1999-05-27 액정표시장치 및 그 제조방법 KR100333274B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019990019145A KR100333274B1 (ko) 1998-11-24 1999-05-27 액정표시장치 및 그 제조방법
US09/580,590 US6337284B1 (en) 1999-05-27 2000-05-30 Liquid crystal display device and method of manufacturing the same
US10/752,486 USRE40028E1 (en) 1999-05-27 2004-01-07 Liquid crystal display device and method of manufacturing the same
US11/984,431 USRE41632E1 (en) 1999-05-27 2007-11-16 Liquid crystal display device and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR19980050335 1998-11-24
KR1019980050335 1998-11-24
KR1019990019145A KR100333274B1 (ko) 1998-11-24 1999-05-27 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20000034859A KR20000034859A (ko) 2000-06-26
KR100333274B1 true KR100333274B1 (ko) 2002-04-24

Family

ID=19588012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990019145A KR100333274B1 (ko) 1998-11-24 1999-05-27 액정표시장치 및 그 제조방법

Country Status (2)

Country Link
US (3) US6337284B1 (ko)
KR (1) KR100333274B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101813719B1 (ko) * 2011-07-19 2017-12-29 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판의 제조 방법

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
KR100740927B1 (ko) * 1999-12-07 2007-07-19 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
US6451705B1 (en) * 2000-08-31 2002-09-17 Micron Technology, Inc. Self-aligned PECVD etch mask
JP2002141512A (ja) * 2000-11-06 2002-05-17 Advanced Display Inc 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法
KR100755563B1 (ko) * 2000-12-01 2007-09-06 비오이 하이디스 테크놀로지 주식회사 프린지 필드 구동 액정표시장치의 화소 전극 형성 방법
JP4776813B2 (ja) * 2001-06-12 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6940142B2 (en) * 2001-07-02 2005-09-06 Xerox Corporation Low data line capacitance image sensor array using air-gap metal crossover
KR100480333B1 (ko) * 2002-04-08 2005-04-06 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
EP1361619A3 (en) * 2002-05-09 2007-08-15 Konica Corporation Organic thin-film transistor, organic thin-film transistor sheet and manufacturing method thereof
KR100493381B1 (ko) * 2002-08-16 2005-06-07 엘지.필립스 엘시디 주식회사 액정표시패널
KR100915864B1 (ko) * 2002-12-26 2009-09-07 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조방법
CN1324359C (zh) * 2003-05-28 2007-07-04 友达光电股份有限公司 平面显示器及其制造方法
KR101006475B1 (ko) * 2003-12-26 2011-01-06 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
WO2006015510A1 (fr) * 2004-08-09 2006-02-16 Quanta Display Inc. Structure des pixels d’un afficheur a cristaux liquides et procede de fabrication de celui-ci
TWI290771B (en) * 2006-01-02 2007-12-01 Wintek Corp TFT substrate, liquid crystal display panel, transflective liquid crystal display device, and methods for the same
KR101056429B1 (ko) * 2010-03-16 2011-08-11 삼성모바일디스플레이주식회사 표시 장치 및 이의 제조 방법
KR20120044745A (ko) * 2010-10-28 2012-05-08 삼성모바일디스플레이주식회사 액정표시장치 및 그 제조방법
US8329518B1 (en) * 2011-08-11 2012-12-11 Shenzhen China Star Optoelectronics Technology Co., Ltd. Methods for manufacturing thin film transistor array substrate and display panel
CN102629576A (zh) * 2011-09-26 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制作方法
TWI459477B (zh) 2011-11-16 2014-11-01 Chunghwa Picture Tubes Ltd 畫素結構及其製作方法
CN102629586B (zh) * 2011-11-24 2013-12-25 北京京东方光电科技有限公司 一种阵列基板及其制作方法和显示装置
KR102067669B1 (ko) * 2012-11-06 2020-01-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9786997B2 (en) 2013-08-01 2017-10-10 Centurylink Intellectual Property Llc Wireless access point in pedestal or hand hole
US9312276B2 (en) * 2014-03-28 2016-04-12 Shenzhen China Star Optoelectronics Technology Co., Ltd Method for manufacturing array substrate
CN103887245B (zh) * 2014-03-28 2017-03-08 深圳市华星光电技术有限公司 一种阵列基板的制造方法
CN109859624B (zh) * 2017-11-30 2021-04-20 昆山国显光电有限公司 阵列基板及其制备方法及显示屏
CN109087953A (zh) * 2018-08-16 2018-12-25 南京中电熊猫液晶显示科技有限公司 一种薄膜晶体管及其制造方法
CN109786321B (zh) * 2018-12-25 2022-07-22 惠科股份有限公司 阵列基板的制备方法、装置及显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970008662A (ko) * 1995-07-07 1997-02-24 구자홍 박막트랜지스터 제조방법
KR970059801A (ko) * 1996-01-18 1997-08-12 구자홍 티에프티(tft)-엘씨디(lcd)의 구조 및 제조방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4231811A (en) 1979-09-13 1980-11-04 Intel Corporation Variable thickness self-aligned photoresist process
JP2771820B2 (ja) * 1988-07-08 1998-07-02 株式会社日立製作所 アクティブマトリクスパネル及びその製造方法
US5427962A (en) * 1991-11-15 1995-06-27 Casio Computer Co., Ltd. Method of making a thin film transistor
JPH0728074A (ja) 1993-07-09 1995-01-31 Sharp Corp 表示装置及びその製造方法
JP3402400B2 (ja) * 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
KR100212288B1 (ko) * 1995-12-29 1999-08-02 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
US5985766A (en) 1997-02-27 1999-11-16 Micron Technology, Inc. Semiconductor processing methods of forming a contact opening
US5943559A (en) * 1997-06-23 1999-08-24 Nec Corporation Method for manufacturing liquid crystal display apparatus with drain/source silicide electrodes made by sputtering process
KR100288150B1 (ko) 1997-11-27 2001-05-02 구본준 액정표시장치의 제조방법
KR100612984B1 (ko) * 1998-01-30 2006-10-31 삼성전자주식회사 박막 트랜지스터의 제조 방법
KR100301803B1 (ko) * 1998-06-05 2001-09-22 김영환 박막트랜지스터 및 그의 제조방법
US6255130B1 (en) 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
TW413844B (en) 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
US6287899B1 (en) 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
KR100750922B1 (ko) * 2001-04-13 2007-08-22 삼성전자주식회사 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
CN100378551C (zh) * 2001-10-22 2008-04-02 三星电子株式会社 液晶显示器及其制造方法
KR20090080786A (ko) * 2008-01-22 2009-07-27 삼성전자주식회사 어레이 기판의 제조 방법 및 어레이 기판
KR100978662B1 (ko) 2008-09-02 2010-08-30 삼성전기주식회사 키 스캔 회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970008662A (ko) * 1995-07-07 1997-02-24 구자홍 박막트랜지스터 제조방법
KR970059801A (ko) * 1996-01-18 1997-08-12 구자홍 티에프티(tft)-엘씨디(lcd)의 구조 및 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101813719B1 (ko) * 2011-07-19 2017-12-29 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판의 제조 방법

Also Published As

Publication number Publication date
USRE41632E1 (en) 2010-09-07
USRE40028E1 (en) 2008-01-22
US6337284B1 (en) 2002-01-08
KR20000034859A (ko) 2000-06-26

Similar Documents

Publication Publication Date Title
KR100333274B1 (ko) 액정표시장치 및 그 제조방법
KR100865451B1 (ko) 박막 트랜지스터 ｌｃｄ 화소 유닛 및 그 제조방법
KR100759627B1 (ko) 박막의 패턴닝 방법 및 그것을 이용한 tft 어레이 기판 및그 제조 방법
JP4994014B2 (ja) フラットパネルディスプレイに使用される薄膜トランジスタの製造方法
KR100867866B1 (ko) Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조 방법
US7892897B2 (en) TFT-LCD pixel unit and method for manufacturing the same
KR100403935B1 (ko) 패턴형성방법 및 박막트랜지스터의 제조방법
KR20020022129A (ko) 반사형 액정 디스플레이 장치
US6391499B1 (en) Light exposure mask and method of manufacturing the same
KR100623982B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
JP2002250934A (ja) 液晶用マトリクス基板の製造方法
US6411356B1 (en) Liquid crystal display device with an organic insulating layer having a uniform undamaged surface
KR100601168B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100658068B1 (ko) 수직형 박막 트랜지스터 액정표시소자의 제조방법
KR100590925B1 (ko) 박막트랜지스터-액정표시장치의 제조방법
JP3706033B2 (ja) 液晶用マトリクス基板の製造方法
KR100648214B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR20050078180A (ko) 표시 장치용 기판의 제조 방법 및 그것을 이용한 표시장치의 제조 방법
KR100663288B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
JP4152396B2 (ja) 薄膜トランジスタアレイの製造方法
KR100837884B1 (ko) 액정표시장치의 제조방법
KR100218578B1 (ko) 액정표시장치의 구조와 그 제조방법
KR101096721B1 (ko) 콘택 배선 형성방법 및 이를 이용한 액정표시장치의제조방법
KR100629686B1 (ko) 액정표시장치용 어레이기판 제조방법
KR20020091704A (ko) 박막 트랜지스터 액정표시소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 18

EXPY Expiration of term