JPH0728074A - 表示装置及びその製造方法 - Google Patents
表示装置及びその製造方法Info
- Publication number
- JPH0728074A JPH0728074A JP16990193A JP16990193A JPH0728074A JP H0728074 A JPH0728074 A JP H0728074A JP 16990193 A JP16990193 A JP 16990193A JP 16990193 A JP16990193 A JP 16990193A JP H0728074 A JPH0728074 A JP H0728074A
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- gate bus
- display device
- pattern
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】断線を生じないゲートバスラインの構造、その
製造方法を提供する。 【構成】 ゲートバスラインのエッジ部に階段又は斜度
の小さいテーパーを形成する。フォトマスクのゲートバ
スラインを形成するエッジ部に露光装置の解像度を越え
る微細パターンを付設する。微細パターンの部分ではコ
ントラストが低下してレジストのエッジ部が傾斜する。 【効果】 ゲートバスラインのエッジ部の斜度が小さく
なるので、その上に積層されるソースバスラインの断線
を防止することができる。
製造方法を提供する。 【構成】 ゲートバスラインのエッジ部に階段又は斜度
の小さいテーパーを形成する。フォトマスクのゲートバ
スラインを形成するエッジ部に露光装置の解像度を越え
る微細パターンを付設する。微細パターンの部分ではコ
ントラストが低下してレジストのエッジ部が傾斜する。 【効果】 ゲートバスラインのエッジ部の斜度が小さく
なるので、その上に積層されるソースバスラインの断線
を防止することができる。
Description
【０００１】
【産業上の利用分野】本発明は、マトリクス状に配設さ
れた多数の駆動配線により表示を行うマトリクス型の表
示装置、及びその製造方法に関し、特に、各駆動配線の
形状およびその製造方法に関する。
れた多数の駆動配線により表示を行うマトリクス型の表
示装置、及びその製造方法に関し、特に、各駆動配線の
形状およびその製造方法に関する。
【０００２】
【従来の技術】逆スタガー型ＴＦＴをアドレス素子とし
て用いるアクテイブマトリクス型液晶表示素子の構成を
図６の平面図と、図７の断面図で示す。この液晶表示素
子は、ガラス、樹脂よりなる絶縁性透明基板１上にマト
リクス状に絵素電極２が形成されており、各絵素電極２
の間にゲートバスライン３と、ソースバスライン４が配
線され、ゲートバスライン３と、ソースバスライン４が
交差する付近にＴＦＴ５が形成され、各絵素電極２に接
続されている。ＴＦＴ５はゲートバスライン３をゲート
電極３ａとし、このゲート電極３ａの上にゲート絶縁膜
６，ａ−Ｓｉ半導体膜７、絶縁膜８、オーミック接触用
のｎ+−ａ−Ｓｉコンタクト膜９、ソース電極Ｓ、ドレ
イン電極Ｄ、絵素電極２、及び絶縁性保護膜１０を積層
することにより構成されている。以上の構成のセル基板
と、対向電極を形成した対向基板との間に液晶が注入さ
れ、液晶表示素子が構成される。
て用いるアクテイブマトリクス型液晶表示素子の構成を
図６の平面図と、図７の断面図で示す。この液晶表示素
子は、ガラス、樹脂よりなる絶縁性透明基板１上にマト
リクス状に絵素電極２が形成されており、各絵素電極２
の間にゲートバスライン３と、ソースバスライン４が配
線され、ゲートバスライン３と、ソースバスライン４が
交差する付近にＴＦＴ５が形成され、各絵素電極２に接
続されている。ＴＦＴ５はゲートバスライン３をゲート
電極３ａとし、このゲート電極３ａの上にゲート絶縁膜
６，ａ−Ｓｉ半導体膜７、絶縁膜８、オーミック接触用
のｎ+−ａ−Ｓｉコンタクト膜９、ソース電極Ｓ、ドレ
イン電極Ｄ、絵素電極２、及び絶縁性保護膜１０を積層
することにより構成されている。以上の構成のセル基板
と、対向電極を形成した対向基板との間に液晶が注入さ
れ、液晶表示素子が構成される。
【０００３】この表示素子において、ゲートバスライン
は抵抗値をできる限り低抵抗化するため比較的厚い膜厚
としている。
は抵抗値をできる限り低抵抗化するため比較的厚い膜厚
としている。
【０００４】
【発明が解決しようとする課題】液晶表示装置を構成す
るゲートバスライン３、ソースバスライン４は、ガラス
基板１の全面に堆積した金属膜１１、その上に塗布した
レジスト膜１２をフォトリソグラフィ技術によりパター
ン化することにより形成される。すなわち、フォトマス
クを使用してレジスト膜を露光、現像を行うと、図８の
現像工程完了パターンが得られる。そして次に、エッチ
ングを行うと、図９のエッチング工程完了パターンが得
られ、ゲートバスライン３、ソースバスライン４が形成
される。このフォトリソグラフィ技術によれば、ゲート
バスライン、ソースバスラインの側辺部に十分な斜度を
持つテーパ部が得られない。従って、ゲートバスライン
とソースバスラインのクロス部においてカバレッジ不
良、及びエッチング溶液がレジストエッジ部から侵入す
ることからくる断線が生じている。
るゲートバスライン３、ソースバスライン４は、ガラス
基板１の全面に堆積した金属膜１１、その上に塗布した
レジスト膜１２をフォトリソグラフィ技術によりパター
ン化することにより形成される。すなわち、フォトマス
クを使用してレジスト膜を露光、現像を行うと、図８の
現像工程完了パターンが得られる。そして次に、エッチ
ングを行うと、図９のエッチング工程完了パターンが得
られ、ゲートバスライン３、ソースバスライン４が形成
される。このフォトリソグラフィ技術によれば、ゲート
バスライン、ソースバスラインの側辺部に十分な斜度を
持つテーパ部が得られない。従って、ゲートバスライン
とソースバスラインのクロス部においてカバレッジ不
良、及びエッチング溶液がレジストエッジ部から侵入す
ることからくる断線が生じている。
【０００５】上記した従来技術及び発明が解決しようと
する課題は、アクティブマトリクス型液晶表示装置のゲ
ートバスライン、ソースバスラインについて説明した
が、デューティ液晶表示装置のＸ方向電極、Ｙ方向電
極、ＥＬ表示装置のＸ電極、Ｙ電極においても同様の課
題が存在している。
する課題は、アクティブマトリクス型液晶表示装置のゲ
ートバスライン、ソースバスラインについて説明した
が、デューティ液晶表示装置のＸ方向電極、Ｙ方向電
極、ＥＬ表示装置のＸ電極、Ｙ電極においても同様の課
題が存在している。
【０００６】本発明は特にラインクロス部の断線を防止
することができるバスラインの構造、およびその製造方
法を提供することを目的としている。
することができるバスラインの構造、およびその製造方
法を提供することを目的としている。
【０００７】
【課題を解決するための手段】本発明は、上記の課題を
解決するために以下の手段を備えている。
解決するために以下の手段を備えている。
【０００８】本発明は、絶縁性透明基板、該絶縁性透明
基板上にマトリクス状に配置された駆動配線を有する表
示装置において、上記駆動配線の側辺に階段、又は斜度
の小さいテーパーを形成する。上記階段、又はテーパー
は、少なくともゲートバスラインとソースバスラインが
交差する部分に形成され、上記階段は１段以上形成さ
れ、実質的な斜度を２０度から７０度の範囲にするのが
望ましい。更に好ましい斜度は４０度から５０度であ
る。また上記テーパーの傾斜角は上記実質的斜度と同様
の範囲の傾斜角が形成される。
基板上にマトリクス状に配置された駆動配線を有する表
示装置において、上記駆動配線の側辺に階段、又は斜度
の小さいテーパーを形成する。上記階段、又はテーパー
は、少なくともゲートバスラインとソースバスラインが
交差する部分に形成され、上記階段は１段以上形成さ
れ、実質的な斜度を２０度から７０度の範囲にするのが
望ましい。更に好ましい斜度は４０度から５０度であ
る。また上記テーパーの傾斜角は上記実質的斜度と同様
の範囲の傾斜角が形成される。
【０００９】本発明は、上記階段、又は斜度の小さいテ
ーパーを形成するため、露光装置の解像力を越える微細
パターンを駆動配線の両側辺近傍に付設したフォトマス
クを使用してフォトリソグラフィ技術により駆動配線を
形成する。上記微細パターンは、駆動配線の側辺に、例
えば長方形、または円形、楕円形の小さい穴を一列以上
に並べて開けることによって構成される。
ーパーを形成するため、露光装置の解像力を越える微細
パターンを駆動配線の両側辺近傍に付設したフォトマス
クを使用してフォトリソグラフィ技術により駆動配線を
形成する。上記微細パターンは、駆動配線の側辺に、例
えば長方形、または円形、楕円形の小さい穴を一列以上
に並べて開けることによって構成される。
【００１０】
【作用】露光装置の解像力を越える微細パターンをフォ
トマスクに形成して、レジストを露光した場合、図４に
示すように光がマスクを通過する際、通常の解像度許容
範囲にある図３に比べエネルギー強度が低下、分散し露
光領域が広がる。図３、図４において、横軸は露光領域
の距離を示し、縦軸は光強度を示す。また、レジストに
照射されるエネルギー量とエッチング後のレジスト膜厚
との関係は図５に示すように、レジストに照射されるエ
ネルギー量が少ない場合、レジストの膜厚は大きくな
り、エネルギー量が多い場合、レジストの膜厚は小さく
なる。したがって、レジストに照射されるエネルギー量
が分散低下すると、レジストのエッチング後の膜厚は大
きくなる。このようにしてレジストパターン側辺の低コ
ントラスト化を促進する。
トマスクに形成して、レジストを露光した場合、図４に
示すように光がマスクを通過する際、通常の解像度許容
範囲にある図３に比べエネルギー強度が低下、分散し露
光領域が広がる。図３、図４において、横軸は露光領域
の距離を示し、縦軸は光強度を示す。また、レジストに
照射されるエネルギー量とエッチング後のレジスト膜厚
との関係は図５に示すように、レジストに照射されるエ
ネルギー量が少ない場合、レジストの膜厚は大きくな
り、エネルギー量が多い場合、レジストの膜厚は小さく
なる。したがって、レジストに照射されるエネルギー量
が分散低下すると、レジストのエッチング後の膜厚は大
きくなる。このようにしてレジストパターン側辺の低コ
ントラスト化を促進する。
【００１１】以上のような手段を用いてレジストパター
ンの側辺にテーパ部を形成して、エッチングを行うと、
ゲートバスライン側辺に低コントラスト（薄膜化）部分
を形成して、エッチング完了時のパターンに階段を形成
し、又はテーパ部の斜度を小さくする。これによりソー
スラインのカバレッジ及び断線を防止することができ
る。
ンの側辺にテーパ部を形成して、エッチングを行うと、
ゲートバスライン側辺に低コントラスト（薄膜化）部分
を形成して、エッチング完了時のパターンに階段を形成
し、又はテーパ部の斜度を小さくする。これによりソー
スラインのカバレッジ及び断線を防止することができ
る。
【００１２】
【実施例】本発明の実施例は図１及び図２に基づいて説
明すれば以下の通りである。
明すれば以下の通りである。
【００１３】本発明に係る液晶表示装置は、絶縁性透明
基板（例えばガラス、透明樹脂）２１の上に、タンタル
等の金属薄膜２２を堆積し、その上にフォトレジスト２
３を塗布した基板を用いる。この基板に幅が１０μｍの
ゲートバスライン２３を形成するために、レジスト膜に
パターンを形成するマスク２８に、ゲートバスラインの
エッジ部に２．０μｍの矩形の穴を一列に形成した抜き
パターン２４を形成する。
基板（例えばガラス、透明樹脂）２１の上に、タンタル
等の金属薄膜２２を堆積し、その上にフォトレジスト２
３を塗布した基板を用いる。この基板に幅が１０μｍの
ゲートバスライン２３を形成するために、レジスト膜に
パターンを形成するマスク２８に、ゲートバスラインの
エッジ部に２．０μｍの矩形の穴を一列に形成した抜き
パターン２４を形成する。
【００１４】ここで形成した２．０μｍの矩形抜きパタ
ーンは、次の工程で使用するアライナー装置の解像力を
越えた微細なパターンである。アライナー装置の解像力
が大きくなれば抜きパターンの大きさは、小さくする必
要がある。またゲートバスラインに形成する階段の数、
テーパーの傾斜角は、抜きパターンを構成する穴の大き
さ、数、配列、間隔、形状を調整して決定される。
ーンは、次の工程で使用するアライナー装置の解像力を
越えた微細なパターンである。アライナー装置の解像力
が大きくなれば抜きパターンの大きさは、小さくする必
要がある。またゲートバスラインに形成する階段の数、
テーパーの傾斜角は、抜きパターンを構成する穴の大き
さ、数、配列、間隔、形状を調整して決定される。
【００１５】この抜きパターンが入ったゲートラインパ
ターン用マスクをアライナー装置を用いて露光し、現像
すると、図１ｂに示すように、ゲートバスライン２５の
エッジ部２６に２．０μｍ抜きパターンによる低コント
ラスト状態のため、階段をもつレジストパターンが形成
された。このレジストパターンを用いてエッチング工程
で処理することにより、図２のようなテーパ部の斜度の
小さいゲートラインパターン２３が形成された。
ターン用マスクをアライナー装置を用いて露光し、現像
すると、図１ｂに示すように、ゲートバスライン２５の
エッジ部２６に２．０μｍ抜きパターンによる低コント
ラスト状態のため、階段をもつレジストパターンが形成
された。このレジストパターンを用いてエッチング工程
で処理することにより、図２のようなテーパ部の斜度の
小さいゲートラインパターン２３が形成された。
【００１６】上記実施例はゲートバスラインに抜きパタ
ーンを形成したが、勿論ソースバスラインに形成しても
よい。また、抜きパターンはゲートバスラインとソース
バスラインが交差する部分に形成するのが効果的である
から、ゲートバスラインのソースバスラインと交差する
部分にのみ形成してもよい。
ーンを形成したが、勿論ソースバスラインに形成しても
よい。また、抜きパターンはゲートバスラインとソース
バスラインが交差する部分に形成するのが効果的である
から、ゲートバスラインのソースバスラインと交差する
部分にのみ形成してもよい。
【００１７】上記実施例は、アクティブマトリクス型液
晶表示装置のゲートバスライン、ソースバスラインに適
用した場合について説明したが、デューティ液晶表示装
置のＸ方向電極、Ｙ方向電極、ＥＬ表示装置のＸ電極、
Ｙ電極に適用して同様の作用、効果が得られる。
晶表示装置のゲートバスライン、ソースバスラインに適
用した場合について説明したが、デューティ液晶表示装
置のＸ方向電極、Ｙ方向電極、ＥＬ表示装置のＸ電極、
Ｙ電極に適用して同様の作用、効果が得られる。
【００１８】
【発明の効果】以上のように、本発明によれば、アライ
ナー装置でゲートバスラインレジストパターンを作成す
るときに、マスクのエッジ部にアライナー装置の解像能
力を越える抜きパターンを付加する。これによりエッチ
ング工程完了時のゲートラインのテーパ部の斜度を小さ
くし、その上に積層されるソースライン等とのクロス部
に発生するカバレッジ不良からくる断線防止を行う。
ナー装置でゲートバスラインレジストパターンを作成す
るときに、マスクのエッジ部にアライナー装置の解像能
力を越える抜きパターンを付加する。これによりエッチ
ング工程完了時のゲートラインのテーパ部の斜度を小さ
くし、その上に積層されるソースライン等とのクロス部
に発生するカバレッジ不良からくる断線防止を行う。
【図１】本発明の製造方法に使用するマスクとレジスト
膜との関係を説明する図。
膜との関係を説明する図。
【図２】本発明のゲートバスライン、ソースバスライン
の形状を示す断面図。
の形状を示す断面図。
【図３】露光装置の露光分布を説明するエネルギー強度
特性図。
特性図。
【図４】本発明のマスクを使用した場合の露光装置の露
光分布を説明するエネルギー強度特性図。
光分布を説明するエネルギー強度特性図。
【図５】レジスト膜に照射されるエネルギー量とレジス
ト膜厚との関係を説明する図。
ト膜厚との関係を説明する図。
【図６】液晶表示装置の絵素部分の平面図。
【図７】図６のＸ−Ｙ断面図。
【図８】公知の製造方法で使用されるマスクとレジスト
膜との関係を説明する図。
膜との関係を説明する図。
【図９】公知のゲートバスラインの断面図。
１ 絶縁性透明基板 ２ 絵素電極 ３ ゲートバスライン ４ ソースバスライン ５ ＴＦＴ ６ ゲート絶縁膜 ７ ａ−Ｓｉ半導体膜 ８ 絶縁膜 ９ ｎ+ａ−Ｓｉコンタクト膜 １０ 絶縁性保護膜 １１ 金属膜 １２ レジスト膜 ２１ 絶縁性透明基板 ２２ 金属薄膜 ２３ フォトレジスト ２４ 抜きパターン ２５ ゲートバスライン ２６ エッジ部 ２８ マスク
Claims (2)
- 【請求項１】 絶縁性透明基板と、該絶縁性透明基板上
にマトリクス状に配置された駆動配線を備える表示装置
において、上記駆動配線の側辺の少なくとも一部分に階
段、又は斜度の小さいテーパーを形成したことを特徴と
する表示装置。 - 【請求項２】 絶縁性透明基板と、該絶縁性透明基板上
にマトリクス状に配置された駆動配線を備える表示装置
の製造方法において、露光装置の解像力を越える微細パ
ターンを駆動配線の両側辺近傍に付設したフォトマスク
を使用して駆動配線を形成することを特徴とする液晶表
示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16990193A JPH0728074A (ja) | 1993-07-09 | 1993-07-09 | 表示装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16990193A JPH0728074A (ja) | 1993-07-09 | 1993-07-09 | 表示装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0728074A true JPH0728074A (ja) | 1995-01-31 |
Family
ID=15895077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16990193A Pending JPH0728074A (ja) | 1993-07-09 | 1993-07-09 | 表示装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728074A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2750797A1 (fr) * | 1996-06-12 | 1998-01-09 | Lgelectronics | Procede de fabrication d'un dispositif semi-conducteur notamment d'un dispositif d'affichage a cristal liquide |
| US6410211B1 (en) * | 1997-11-27 | 2002-06-25 | Lg Electronics, Inc. | Method for manufacturing a liquid crystal display device |
| US6534246B2 (en) | 2000-05-18 | 2003-03-18 | Lg.Philips Lcd Co., Ltd. | Method of fabricating liquid crystal display device having shorting bars |
| US7083900B2 (en) | 1997-11-27 | 2006-08-01 | Lg Electronics Inc. | Method for manufacturing a liquid crystal display device |
| USRE40028E1 (en) | 1999-05-27 | 2008-01-22 | Lg. Philips Lcd Co., Ltd. | Liquid crystal display device and method of manufacturing the same |
-
1993
- 1993-07-09 JP JP16990193A patent/JPH0728074A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2750797A1 (fr) * | 1996-06-12 | 1998-01-09 | Lgelectronics | Procede de fabrication d'un dispositif semi-conducteur notamment d'un dispositif d'affichage a cristal liquide |
| US6043000A (en) * | 1996-06-12 | 2000-03-28 | Lg Electronics | Method for manufacturing a semiconductor device |
| US6395457B1 (en) | 1996-06-12 | 2002-05-28 | Lg Electronics, Inc. | Method for manufacturing a semiconductor device |
| US6410211B1 (en) * | 1997-11-27 | 2002-06-25 | Lg Electronics, Inc. | Method for manufacturing a liquid crystal display device |
| US7083900B2 (en) | 1997-11-27 | 2006-08-01 | Lg Electronics Inc. | Method for manufacturing a liquid crystal display device |
| USRE40028E1 (en) | 1999-05-27 | 2008-01-22 | Lg. Philips Lcd Co., Ltd. | Liquid crystal display device and method of manufacturing the same |
| USRE41632E1 (en) | 1999-05-27 | 2010-09-07 | Lg Display Co., Ltd. | Liquid crystal display device and method of manufacturing the same |
| US6534246B2 (en) | 2000-05-18 | 2003-03-18 | Lg.Philips Lcd Co., Ltd. | Method of fabricating liquid crystal display device having shorting bars |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3884891T2 (de) | Aktive Matrixzelle und deren Herstellungsverfahren. | |
| JP2007219493A (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| US6043000A (en) | Method for manufacturing a semiconductor device | |
| CN104635416A (zh) | 一种掩膜板及阵列基板的制造方法 | |
| US6476881B2 (en) | Liquid crystal display device and defect repairing method therefor | |
| JP3808107B2 (ja) | 液晶表示装置及びその製造方法 | |
| US6356320B1 (en) | LCD with TFT array having wave-shaped resistance pattern to correct stitching defect | |
| US6919932B2 (en) | Liquid crystal display having uniform interval between pixel electrodes | |
| JPH0728074A (ja) | 表示装置及びその製造方法 | |
| JP2776360B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| KR100475111B1 (ko) | 액정표시장치의 제조방법 | |
| KR100764273B1 (ko) | 박막트랜지스터 제조방법 | |
| US20050140838A1 (en) | Array substrate for transflective liquid crystal display device and method for manufacturing the same | |
| KR100776503B1 (ko) | 액정표시장치의 화소구조 | |
| JPH0961811A (ja) | 液晶パネル | |
| KR100232178B1 (ko) | 액정표시장치의 제조방법 | |
| JPH1020341A (ja) | 液晶表示装置及びその製造方法 | |
| US5916737A (en) | Method for fabricating liquid crystal display device | |
| JPH03105325A (ja) | アクティブマトリクス表示装置 | |
| JP2001330853A (ja) | アクティブマトリクス型表示装置及びその製造方法 | |
| JP2931395B2 (ja) | 薄膜トランジスタアレーの製造方法 | |
| JP2931394B2 (ja) | 薄膜トランジスタアレーの製造方法 | |
| KR100949498B1 (ko) | 액정표시장치용 마스크 및 이를 이용한 액정표시장치의노광 방법 | |
| KR20030058327A (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| JPH06148659A (ja) | 電極基板およびその製造方法 |