KR100764273B1 - 박막트랜지스터 제조방법 - Google Patents

박막트랜지스터 제조방법 Download PDF

Info

Publication number
KR100764273B1
KR100764273B1 KR1020010030564A KR20010030564A KR100764273B1 KR 100764273 B1 KR100764273 B1 KR 100764273B1 KR 1020010030564 A KR1020010030564 A KR 1020010030564A KR 20010030564 A KR20010030564 A KR 20010030564A KR 100764273 B1 KR100764273 B1 KR 100764273B1
Authority
KR
South Korea
Prior art keywords
mask
film
forming
substrate
gate
Prior art date
Application number
KR1020010030564A
Other languages
English (en)
Other versions
KR20020091695A (ko
Inventor
박광현
이경하
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020010030564A priority Critical patent/KR100764273B1/ko
Publication of KR20020091695A publication Critical patent/KR20020091695A/ko
Application granted granted Critical
Publication of KR100764273B1 publication Critical patent/KR100764273B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Abstract

본 발명은 요철형 채널층을 형성하여 전자 이동도가 큰 고성능 TFT를 갖는 박막 트랜지스터 액정표시장치 제조방법을 개시한다. 개시된 본 발명은, 게이트 금속막이 증착된 투명성 절연 기판 상에 감광막을 도포하고, 제 1마스크를 사용하여 게이트 전극이 형성될 영역 상에 하프 톤 패터닝을 형성하는 단계;상기 하프 톤 패터닝을 사용하여 노광 및 식각하여 요철형 게이트 전극을 형성하는 단계; 상기 요철형 게이트 전극이 형성된 기판 상에 게이트 이중 절연막, 비정질 실리콘막, 도핑된 비정질 실리콘막을 차례로 증착하고, 제 2마스크를 사용하여 엑티브 영역을 한정하는 단계; 상기 결과물 상에 소오스/드레인 금속막을 증착하고 제 3마스크를 사용하여 소오스/드레인 전극 및 채널층을 형성하는 단계; 상기 소오스/드레인 전극이 형성된 기판 상에 보호막을 도포하고, 제 4마스크를 사용하여 콘택홀을 형성하는 단계; 상기 보호막이 형성된 기판 상에 ITO 금속막을 증착하고, 제 5마스크를 사용하여 화소 전극을 형성하는 단계를 포함하여 이루어진다.

Description

박막트랜지스터 제조방법{METHOD FOR MAUNUFACTURING THIN FILM TRANSISTOR}
도 1a 내지 도 1e는 종래 기술에 따른 박막 트랜지스터 액정표시장치의 제조 공정을 도시한 단면도.
도 2는 종래 기술에 따른 박막 트랜지스터를 도시한 평면도.
도 3a 내지 도 3f는 본 발명에 따른 박막 트랜지스터 액정표시장치의 제조 공정을 도시한 단면도.
도 4는 본 발명에 따른 박막 트랜지스터를 도시한 평면도.
*도면의 주요 부분에 대한 부호의 설명*
20: 투명성 절연 기판 21b: 요철형 게이트 전극
23,24: 엑티브층 24a:오믹 콘택층
26a,26b: 소오스/드레인 전극 27: 보호막
29: 화소 전극
본 발명은 박막 트랜지스터 액정표시장치 제조방법에 관한 것으로, 보다 구체적으로는 요철형 채널층을 형성하여 전자 이동도가 큰 박막 트랜지스터 제조방법 에 관한 것이다.
일반적으로, 박막 트랜지스터 액정표시장치의 어레이 기판은 다수개의 게이트 버스 라인과 데이터 버스 라인이 수직으로 교차 배열되어 매트릭스 형태의 단위 화소 영역들을 한정하고, 상기 단위 화소 영역 상에는 스위칭 역할을 하는 박막 트랜지스터가 각각 형성되어 있다.
상기와 같은 구조를 갖는 어레이 기판은 투명성 절연 기판에 차례로 증착 공정과 마스크를 이용한 식각 공정으로 제조된다.
이러한 관점에서, 종래기술에 따른 박막트랜지스터의 제조방법을 도 1a 및 도 1e를 참조하여 설명하면 다음과 같다.
도 1a 내지 도 1e는 종래 기술에 따른 박막 트랜지스터 액정표시장치의 제조 공정을 도시한 단면도이다.
종래기술에 따른 박막트랜지스터듸 제조방법은, 도 1a에 도시한 바와 같이, 투명성 절연 기판(10)에 게이트 금속막을 증착하고 제 1마스크(도시하지 않음)를 사용하여 노광 및 현상한후 선택적으로 식각하여 게이트 전극(1)을 형성한다.
그다음, 도 1b에 도시한 바와 같이, 상기 게이트 전극(1)이 형성된 투명성 절연 기판(10) 상에 게이트 이중 절연막과 비정질 실리콘막(3) 및 도핑된 비정질 실리콘막(4)을 차례로 증착하고, 제 2마스크를 사용하여 노광 및 현상한후 선택적으로 식각하여 엑티브층(미도시)을 정의한다.
이어서, 도 1c에 도시한 바와 같이, 상기 엑티브층(미도시)이 정의된 투명성 절연 기판(0) 상에 소오스/드레인용 금속막을 증착하고, 제 3 마스크를 사용하여 이를 노광 및 현상한후 선택적으로 식각하여 소오스/드레인 전극(6a)(6b)을 형성하고, 도핑된 비정질 실리콘막(4)을 선택적으로 식각하여 오믹 콘택층(4a)을 형성한다.
그다음, 도 1d에 도시한 바와 같이, 상기 소오스/드레인 전극(6a)(6b)이 형성된 기판 상에 보호막(7)을 도포하고, 제 4마스크를 사용하여 노광 및 현상한후 이를 선택적으로 식각하여 콘택홀(8)을 형성한다.
이어서, 도 1e에 도시한 바와 같이, 상기 보호막(7)이 형성된 기판(10) 상에 ITO 금속막을 증착하고, 이를 제 5마스크를 사용하여 노광 및 현상한후 식각하여 화소 전극(9)을 형성한다.
도 2는 종래 기술에 따른 박막 트랜지스터를 도시한 평면도로서, 상기 박막 트랜지스터의 게이트 전극(1)과 채널층 및 소오스/드레인 전극(6a, 6b)이 모두 직사각형태의 구조를 가지고 있다.
그러나, 최근 대화면 액정표시장치의 발달로 빠른 응답과 많은 전류를 흐르게 할 수 있는 박막 트랜지스터가 요구되고 있지만, 비정질 실리콘막을 채널층으로 사용하는 경우에는 이러한 기능을 하는데 한계가 있다.
그래서, 채널층을 폴리 실리콘층으로 사용하는 방법이 대두 되었지만, 폴리 실리콘층은 큰 면적을 갖는 박막 트랜지스터에 적용하는데는 큰 어려움이 있다.
따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 보다 많은 전자들이 이동할 수 있는 요철형 채널층 갖는 박막 트랜지스터 제조방법을 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위한, 본 발명은 게이트 금속막이 증착된 투명성 절연 기판 상에 감광막을 도포하고, 제 1마스크를 사용하여 게이트 전극이 형성될 영역 상에 하프 톤 패터닝을 형성하는 단계;상기 하프 톤 패터닝을 사용하여 노광 및 식각하여 요철형 게이트 전극을 형성하는 단계; 상기 요철형 게이트 전극이 형성된 기판 상에 게이트 이중 절연막, 비정질 실리콘막, 도핑된 비정질 실리콘막을 차례로 증착하고, 제 2마스크를 사용하여 엑티브 영역을 한정하는 단계; 상기 결과물 상에 소오스/드레인 금속막을 증착하고 제 3마스크를 사용하여 소오스/드레인 전극 및 채널층을 형성하는 단계; 상기 소오스/드레인 전극이 형성된 기판 상에 보호막을 도포하고, 제 4마스크를 사용하여 콘택홀을 형성하는 단계; 상기 보호막이 형성된 기판 상에 ITO 금속막을 증착하고, 제 5마스크를 사용하여 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 제 1마스크는 노광량이 100%와 50%로 구분되는 그레이톤 마스크이고, 상기 요철형 게이트 전극 상에 적층된 상기 게이트 이중 절연막, 비정질 실리콘막, 도핑된 비정질 실리콘막, 소오스/드레인 전극, 및 보호막은 요철 형태인 것을 특징으로 한다.
본 발명에 의하면, 박막 트랜지스터의 게이트 전극을 요철형으로 형성하여 적층되는 채널층과 소오스/드레인 전극을 요철형 구조로 형성하여, 대화면 액정표시장치에 적합한 빠른 응답이 가능한 잇점이 있다.
(실시예)
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 자세히 설명하도록 한다.
도 3a 내지 도 3f는 본 발명에 따른 박막 트랜지스터 액정표시장치의 제조 공정을 도시한 단면도이다.
본 발명에 따른 바람직한 실시예는, 도 3a에 도시한 바와 같이, 투명성 절연 기판(20)에 게이트 금속막을 증착하고 제 1그레이톤 마스크(도시하지 않음)를 사용하여 노광 및 현상하고, 상기 게이트 전극(21a)이 형성될 영역 상에 두께가 상이한 하프톤마스크용 감광막패턴(30)을 형성한다.
그다음, 도 3b에 도시한 바와 같이, 상기 감광막패턴(30)를 이용하여 상기 게이트전극(21a)를 선택적으로 식각하여 요철형 게이트 전극(21b)을 형성한다. 이때, 상기 감광막패턴(30)은 두께가 두꺼운 지역과 두께가 얇은 지역아래에 있는 박막 트랜지스터의 요철형 게이트 전극(21b) 형성 영역에서만, 100%와 50%의 구별된 노광이 이루어진다.
이어서, 도 3c에 도시한 바와 같이, 상기 요철형 게이트 전극(21b)이 형성된 투명성 절연 기판(20) 상에 게이트 이중 절연막과 비정질 실리콘막(23), 및 도핑된 비정질 실리콘막(24)을 차례로 증착하고, 이를 제 2마스크를 사용하여 노광 및 현상한후 식각하여 엑티브층(미도시)을 정의한다. 이때, 상기 엑티브층(미도시)도 하부의 요철형 게이트 전극(21b)에 적층됨에 따라, 같은 형태의 요철 형상을 갖는다.
그다음, 도 3d에 도시한 바와 같이, 상기 엑티브층(미도시)이 형성된 투명성 절연 기판(20) 상에 소오스/드레인 금속막을 증착하고, 이를 제 3 마스크를 사용하여 노광 및 현상한후 식각하여 소오스/드레인 전극(26a)(26b) 및 채널층(미도시)을 형성한다. 이때, 도핑된 비정질 실리콘막(24)도 선택적으로 식각되어 오믹 콘택층(24a)이 형성된다. 또한, 상기 소오스/드레인 전극(26a, 26b)과 오믹 콘택층(24a)도 하부의 요철형 게이트 전극(21b)과 엑티브층(23, 24a)에 의하여 요철 형상을 갖는다.
이어서, 도 3e에 도시한 바와 같이, 상기 소오스/드레인 전극(26a, 26b)이 형성된 기판(20) 상에 보호막(27)을 도포하고, 제 4마스크를 사용하여 노광 및 현상한후 식각하여 콘택홀(28)을 형성한다.
그다음, 도 3f에 도시한 바와 같이, 상기 보호막(27)이 형성된 기판(20) 상에 ITO 금속막을 증착하고, 이를 제 5마스크를 사용하여 노광 및 현상한후 식각하여 화소 전극(29)을 형성한다.
한편, 도 4는 본 발명에 따른 박막 트랜지스터를 도시한 평면도로서, 도시한 바와 같이, 박막 트랜지스터의 채널층과 여기에 오버랩되는 소오스/드레인 전극(26a, 25b) 및 게이트 전극(21b)만이 요철 형상을 하고, 다른 부분 예를 들어 도면에는 도시되지 않았지만, 게이트 버스 라인과 데이터 버스 라인등은 종래와 동일한 형상을 갖는다.
상기와 같이 요철형의 채널층은 종래와 같은 폭에서 보다 많은 면적을 가지게 되므로 게이트의 구동 신호를 보다 많이 흐르게 할 수있로 박막 트랜지스터의 성능이 향상된다. 아울러, 기존의 게이트 전극과 연결된 게이트 버스 라인의 종래 와 동일한 구조를 가지므로 신호 지연등의 문제는 발생하지 않는다.
이상에서 설명한 바와 같이, 본 발명은 게이트 전극 형성시 투과량이 상이한 그레이톤 마스크를 사용하여 요철형 게이트 전극을 형성하고, 상기 요철형 게이트 전극 상에 채널층을 증착하여 보다 넓은 면적을 갖는 채널층을 형성하는 효과가 있다.
아울러, 보다 넓은 면적을 갖는 채널층은 많은 전류 흘리수 있어, 많은 전류를 필요로 하는 대화면 액정표시장치의 박막 트랜지스터로 사용할 수 있는 효과가 있다.
본 발명의 원리와 정신에 위배되지 않는 범위에서 여러 실시예는 이 기술에 속하는 당업자에게 자명할 뿐만 아니라 용이하게 발명해낼 수 있다. 따라서 여기에 첨부된 청구 범위는 앞서 설명되 것에 한정하지 않고, 상기의 청구범위는 이 발명에 내제되어 있는 특허성 있는 신규한 모든 것을 포함하며, 아울러 이 발명이 속하는 기술 분야에서 통상의 지식을 가진자에 의해서 균등하게 처리되는 모든 특징을 포함한다.

Claims (3)

  1. 게이트 금속막이 증착된 투명성 절연 기판 상에 감광막을 도포하고, 제 1마스크를 사용하여 상기 감광막을 게이트 전극이 형성될 영역 상에 하프 톤형 감광막패턴을 형성하는 단계;
    상기 하프 톤형 감광막패턴을 사용하여 상기 게이트금속막을 노광 및 현상한후 이를 선택적으로 식각하여 요철형 게이트 전극을 형성하는 단계;
    상기 요철형 게이트 전극이 형성된 기판 상에 게이트 이중 절연막, 비정질 실리콘막, 도핑된 비정질 실리콘막을 차례로 증착하고, 이들을 제 2마스크를 사용하여 선택적으로 패터닝하여 엑티브 영역을 한정하는 단계;
    상기 결과물 상에 소오스/드레인 금속막을 증착하고 제 3마스크를 사용하여 소오스/드레인 전극 및 채널층을 형성하는 단계;
    상기 소오스/드레인 전극이 형성된 기판 상에 보호막을 도포하고, 제 4마스크를 사용하여 콘택홀을 형성하는 단계;
    상기 보호막이 형성된 기판 상에 ITO 금속막을 증착하고, 제 5마스크를 사용하여 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 제조방법.
  2. 제 1항에 있어서,
    상기 제 1마스크는 노광량이 100%와 50%로 구분되는 그레이톤 마스크인 것을 특징으로 하는 박막 트랜지스터 제조방법.
  3. 제 1항에 있어서,
    상기 게이트 이중 절연막, 상기 비정질 실리콘막, 상기 도핑된 비정질 실리콘막, 상기 소오스/드레인 전극, 및 상기 보호막은 요철 형태인 것을 특징으로 하는 박막 트랜지스터 제조방법.
KR1020010030564A 2001-05-31 2001-05-31 박막트랜지스터 제조방법 KR100764273B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010030564A KR100764273B1 (ko) 2001-05-31 2001-05-31 박막트랜지스터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010030564A KR100764273B1 (ko) 2001-05-31 2001-05-31 박막트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR20020091695A KR20020091695A (ko) 2002-12-06
KR100764273B1 true KR100764273B1 (ko) 2007-10-05

Family

ID=27707390

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010030564A KR100764273B1 (ko) 2001-05-31 2001-05-31 박막트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR100764273B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576761A (zh) * 2015-02-06 2015-04-29 合肥京东方光电科技有限公司 薄膜晶体管及其制造方法、显示基板和显示装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101272488B1 (ko) * 2005-10-18 2013-06-07 삼성디스플레이 주식회사 박막트랜지스터 기판, 이의 제조방법 및 이를 가지는 액정표시 패널과 이 액정 표시 패널의 제조방법
KR101602252B1 (ko) * 2008-06-27 2016-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터, 반도체장치 및 전자기기
TWI570899B (zh) * 2014-09-10 2017-02-11 群創光電股份有限公司 薄膜電晶體基板
CN106898617B (zh) 2017-03-20 2020-06-30 合肥京东方光电科技有限公司 基板及其制备方法、显示面板和显示装置
CN110729359A (zh) * 2019-10-25 2020-01-24 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管、显示面板及薄膜晶体管的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990030268A (ko) * 1997-09-30 1999-04-26 다카노 야스아키 박막 트랜지스터 및 박막 트랜지스터의 제조 방법
KR19990045423A (ko) * 1997-11-19 1999-06-25 가네꼬 히사시 반도체 장치 및 그 제조방법
KR20000001169A (ko) * 1998-06-09 2000-01-15 구본준, 론 위라하디락사 박막트랜지스터 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990030268A (ko) * 1997-09-30 1999-04-26 다카노 야스아키 박막 트랜지스터 및 박막 트랜지스터의 제조 방법
KR19990045423A (ko) * 1997-11-19 1999-06-25 가네꼬 히사시 반도체 장치 및 그 제조방법
KR20000001169A (ko) * 1998-06-09 2000-01-15 구본준, 론 위라하디락사 박막트랜지스터 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576761A (zh) * 2015-02-06 2015-04-29 合肥京东方光电科技有限公司 薄膜晶体管及其制造方法、显示基板和显示装置
EP3076437A4 (en) * 2015-02-06 2017-08-16 Boe Technology Group Co. Ltd. Thin film transistor and manufacturing method thereof, display substrate and display device
US10043916B2 (en) 2015-02-06 2018-08-07 Boe Technology Group Co., Ltd. Thin-film transistor having channel structure with increased width-length ratio

Also Published As

Publication number Publication date
KR20020091695A (ko) 2002-12-06

Similar Documents

Publication Publication Date Title
CN106960881B (zh) 薄膜晶体管及其制备方法
KR20070122158A (ko) Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법
JP2009099977A (ja) 薄膜トランジスタアレイパネルを形成する装置及びその方法
KR100653467B1 (ko) 박막 트랜지스터-액정표시소자의 제조방법
US6043000A (en) Method for manufacturing a semiconductor device
US8698148B2 (en) Display devices and fabrication methods thereof
CN110620118B (zh) 触控阵列基板及其制备方法
US7125756B2 (en) Method for fabricating liquid crystal display device
KR100764273B1 (ko) 박막트랜지스터 제조방법
JP2002250934A (ja) 液晶用マトリクス基板の製造方法
KR20070045751A (ko) 포토 마스크
CN102637631B (zh) 一种薄膜晶体管液晶显示器阵列基板的制造方法
US6558992B2 (en) Method to fabricate flat panel display
JP3706033B2 (ja) 液晶用マトリクス基板の製造方法
KR100663294B1 (ko) 박막 트랜지스터 액정표시장치 제조방법
CN109037348B (zh) 薄膜晶体管及其制备方法、阵列基板
KR20020037417A (ko) 수직형 박막 트랜지스터의 액정표시소자 제조방법
KR100507283B1 (ko) 박막트랜지스터 액정표시장치의 제조방법
KR100705616B1 (ko) 박막트랜지스터 액정표시장치의 제조방법
KR100867471B1 (ko) 박막트랜지스터 액정표시장치의 제조방법
KR20020002051A (ko) 박막 트랜지스터 액정표시장치의 제조방법
JP2003207804A (ja) 液晶用マトリクス基板の製造方法
KR100837884B1 (ko) 액정표시장치의 제조방법
KR101023319B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20070072204A (ko) 액정표시소자 및 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120807

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130814

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150817

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160822

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170822

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180822

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190827

Year of fee payment: 13