KR20020037417A - 수직형 박막 트랜지스터의 액정표시소자 제조방법 - Google Patents
수직형 박막 트랜지스터의 액정표시소자 제조방법 Download PDFInfo
- Publication number
- KR20020037417A KR20020037417A KR1020000067348A KR20000067348A KR20020037417A KR 20020037417 A KR20020037417 A KR 20020037417A KR 1020000067348 A KR1020000067348 A KR 1020000067348A KR 20000067348 A KR20000067348 A KR 20000067348A KR 20020037417 A KR20020037417 A KR 20020037417A
- Authority
- KR
- South Korea
- Prior art keywords
- source electrode
- photoresist pattern
- pixel region
- film
- metal film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 42
- 239000002184 metal Substances 0.000 claims abstract description 22
- 230000004888 barrier function Effects 0.000 claims abstract description 11
- 239000011521 glass Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 4
- 239000010408 film Substances 0.000 abstract description 51
- 239000010409 thin film Substances 0.000 abstract description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 239000000463 material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
Abstract
유리기판 상부에 ITO막, 소오스 전극용 금속막을 차례로 증착하는 단계; 상기 결과물 상부에 픽셀 영역 및 소오스 전극 영역을 한정하도록, 픽셀 영역을 한정하는 제1 감광막 패턴의 두께보다 소오스 전극 영역을 한정하는 제2 감광막 패턴의 두께를 두껍게 하면서, 하나의 마스크를 사용하여 동시에 제1 및 제2 감광막 패턴을 형성하는 단계; 상기 제1 감광막 패턴을 식각 장벽으로 하여 상기 소오스 전극용 금속막 및 ITO막을 제1 식각하여 픽셀 영역을 형성하는 단계; 상기 제1 감광막 패턴을 제거하고, 연속해서 제2 감광막 패턴을 식각 장벽으로 하여 소오스 전극용 금속막을 제2 식각하여 소오스 전극을 형성하는 단계; 상기 소오스 전극 상부에 오믹 콘택층과 드레인 전극을 동시에 형성하는 단계; 상기 드레인 전극과 픽셀 영역의 소정부분에 채널층 및 절연막을 동시에 형성하는 단계; 및 상기 절연막 상부에 게이트 전극을 형성하는 단계를 포함하여 구성하는 것을 특징으로 한다.
Description
본 발명은 수직형 박막 트랜지스터의 액정표시소자의 제조방법에 관한 것으로, 보다 구체적으로는, 하프-톤 마스크를 이용한 수직형 박칵 트랜지스터의 액정표시소자의 제조방법에 관한 것이다.
일반적으로, 박막 트랜지스터 액정표시소자(Thin Film Transistor Liquid Display Device, 이하 TFT-LCD)의 제품에서 고접적화 및 Ion 전류를 향상시키기 위해 단채널 비정질 실리콘 박막 트랜지스터의 구조를 사용한다. 이 경우 여러 형태의 TFT 구조를 사용할 수 있는데, 그 중 수직형 TFT 구조를 사용하여 개구율을 증대시키고 채널 길이를 줄여 Ion 전류를 향상 시킬 수 있다.
도 1a 내지 도 1d는 종래의 수직형 박막 트랜지스터의 액정표시소자의 제조방법을 도시한 것으로, 도 1a를 참조하면, 유리기판(10) 상부에 ITO막(11)을 증착한 후, 픽셀영역을 한정하는 감광막 패턴(도시되지 않음)을 형성한다. 그런다음, 상기 감광막 패턴을 식각 장벽으로 하여 ITO막(11)을 식각하여 픽셀 영역을 형성한다.
도 1b를 참조하면, 상기 결과물 상부에 소오스 전극용 금속막을 증착한 다음, 소오스 전극 영역을 한정하는 감광막 패턴(도시되지 않음)을 형성한 다음, 상기 감광막 패턴을 식각 장벽으로 소오스 전극용 금속막을 식각하여 소오스 전극(12)을 형성한다.
도 1c를 참조하면, 소오스 전극이 형성된 유리기판(10) 상부에 두 개의 오믹 콘택용 n+ a-Si막 및 그 사이에 절연막을 개재하여 증착한다. 그런다음, 오믹 콘택층 영역을 한정하는 감광막 패턴(도시되지 않음)을 형성한 다음, 상기 감광막 패턴을 식각 장벽으로 n+ a-Si막 및 절연막을 식각하여 오믹 콘택층(13)을 형성한다.
도 1d를 참조하면, 상기 오믹 콘택층(13)상부 및 유리기판(10) 상부의 소정부분에 a-Si막으로 구성된 채널층(14) 및 절연막(15)을 형성하고, 그 상부에 게이트 전극(16)을 형성하여 수직형 박막 트랜지스터를 형성한다.
그러나, 상기와 같은 수직형 박막 트랜지스터는 픽셀 영역, 소오스 진극, 오믹 콘택층, 채널층 및 게이트 전극을 차례로 형성하는데 최소 5마스크 공정 이상이 진행된다. 이러한 많은 공정 스탭은 생산량을 감소시키고 공정에 필요한 자재 및 시간ㅇ르 더 들여야하는 문제점이 있다.
이에 따라, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 하프-톤 마스크를 이용하여 마스크 공정을 줄일 수 있는 수직형 박막 트랜지스터의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d는 종래의 수직형 박막 트랜지스터의 액정표시소자 제조방법을 설명하기 위한 단면도.
도 2a 내지 도 2e는 본 발명의 수직형 박막 트랜지스터의 액정표시소자 제조방법을 설명하기 위한 단면도.
도 3a 내지 도 3b는 본 발명의 수직형 박막 트랜지스터의 액정표시소자 제조 방법에 대한 다른 실시예를 설명하기 위한 단면도.
* 도면의 주요 부분에 대한 부호 설명 *
20 : 유리기판
22 : 소오스 전극용 금속막 22a : 소오스 전극
23a : 제1 감광막 패턴 23b : 제2 감광막 패턴
24a : 오믹 콘택층 25 : 드레인 전극
26 : 채널층 27 : 절연막
28 : 게이트 전극
상기와 같은 목적을 달성하기 위하여, 본 발명은, 유리기판 상부에 ITO막, 소오스 전극용 금속막을 차례로 증착하는 단계; 상기 결과물 상부에 픽셀 영역 및 소오스 전극 영역을 한정하도록, 픽셀 영역을 한정하는 제1 감광막 패턴의 두께보다 소오스 전극 영역을 한정하는 제2 감광막 패턴의 두께를 두껍게 하면서, 하나의 마스크를 사용하여 동시에 제1 및 제2 감광막 패턴을 형성하는 단계; 상기 제1 감광막 패턴을 식각 장벽으로 하여 상기 소오스 전극용 금속막 및 ITO막을 제1 식각하여 픽셀 영역을 형성하는 단계; 상기 제1 감광막 패턴을 제거하고, 연속해서 제2 감광막 패턴을 식각 장벽으로 하여 소오스 전극용 금속막을 제2 식각하여 소오스 전극을 형성하는 단계; 상기 소오스 전극 상부에 오믹 콘택층과 드레인 전극을 동시에 형성하는 단계; 상기 드레인 전극과 픽셀 영역의 소정부분에 채널층 및 절연막을 동시에 형성하는 단계; 및 상기 절연막 상부에 게이트 전극을 형성하는 단계를 포함하여 구성하는 것을 특징으로 한다.
상기 제1 감광막 패턴 및 제2 감광막 패턴은 하프-톤 방식을 이용한 하나의 마스크 공정으로 수행한다.
또한, 상기 소오스 전극, 오믹 콘택층 및 드레인 전극을 제2 감광막 패턴을 이용하여 동시에 식각하는 것을 더 포함하여 형성한다.
상기 제1 감광막 패턴은 바람직하게 3000 ~ 8000Å의 두께로 형성하고, 제2 감광막 패턴은 바람직하게 2㎛ 두께 이상으로 형성한다.
(실시예)
이하, 첨부한 도면을 참조하여 본 발명의 수직형 박막 트랜지스터의 액정표시소자의 제조방법을 상세히 설명한다.
도 2a 내지 도 2e는 본 발면의 수직형 박막 트랜지스터의 액정표시소자의 제조방법을 도시한 것으로, 도 2a를 참조하면, 유리기판(20) 상부에 ITO막(21), 소오스 전극용 금속막(22)을 차례로 증착한다. 그런다음, 상기 결과물 상부에 픽셀 영역 및 소오스 전극 영역을 한정하도록, 픽셀 영역을 한정하는 제1 감광막 패턴(23a)을 형성하면서, 제1 감광막 패턴의 두께보다 소오스 전극 영역을 한정하는 제2 감광막 패턴(23b)의 두께를 두껍게 하면서, 하나의 마스크를 사용하여 동시에 제1 및 제2 감광막 패턴을 형성한다. 이 때, 상기 제1 감광막 패턴(23a) 및 제2 감광막 패턴(23b)은 하프-톤 방식을 이용한 하나의 마스크 공정으로 수행하고, 상기 제1 감광막 패턴(23a)은 바람직하게 3000 ~ 8000Å의 두께로 형성하고, 제2 감광막 패턴(23b)은 바람직하게 2㎛ 두께 이상으로 형성한다.
도 2b를 참조하면, 상기 제1 감광막 패턴을 식각 장벽으로 소오스 전극용 금속막(22)과 ITO막(21)의 소정부분을 제1 식각하여 픽셀영역(21a)을 형성한다.
도 2c를 참조하면, 상기 픽셀 영역(21a)를 한정하는 제1 감광막 패턴(23a)를 제거하고, 상기 제2 감광막 패턴(23b)를 식각 장벽으로 소오스 전극용 금속막을 제2 식각하여 소오스 전극(22a)을 형성한다. 그런다음, 상기 제2 감광막 패턴을 제거한다.
다음으로, 도 2d를 참조하면, 상기 소오스 전극(22a)이 형성된 유리기판(20) 상부에 두 개의 오믹 콘택용 n+ a-Si막과 그 사이에 개재하는 절연막 및 드레인 전극용 금속막을 차례로 증착한 다음. 소오스 전극(22a) 상부를 덮도록 상기 드레인 전극용 금속막 및 두 개의 오믹 콘택용 n+ a-Si막과 그 사이에 개재하는 절연막을 패터닝하여 오믹콘택층(24a)층과 드레인 전극(25a)을 동시에 형성한다.
도 2e를 참조하면, 상기 드레인 전극(25a) 및 유리기판(20)의 소정 부분에 a-Si막으로 구성된 채널층(25)과 절연막을 형성하고, 이어서 그 상부에 게이트 전극(27)을 형성함으로써, 수직형 박막 트랜지스터를 형성한다.
아울러, 도 3a를 참조하면, 유리기판(20) 상부에 ITO막(21),소오스 전극용금속막(22), 두 개의 오믹 콘택용 n+ a-Si막 및 그 사이에 절연막(24)을 개재하여 증착한 다음, 드레인 전극용 금속막(25)을 차례로 증착한다. 그런다음, 도 2a에서와 같이 하나의 하프-톤 마스크를 이용하여 제1 및 제2 감광막 패턴(23a, 23b)을 동시에 형성한다. 그리고나서, 도 3b에 도시된 바와같이, 상기 드레인 전극용 금속막, 오믹 콘택용 n+ a-Si막 및 그 사이의 절연막과 소오스 전극용 금속막의 소정부분을 제1, 제2 감광막 패턴을 식각 장벽으로 하여 제1, 제2 식각 공정을 차례로 수행함으로써, 하나의 마스크 공정으로 픽셀영역(21a), 소오스 전극(22a), 오믹 콘택층(24a) 및 드레인 전극(25a)을 차례로 식각하는 것을 더 포함하여 형성한다.
이상에서 자세히 설명한 바와같이, 하프-톤 마스크를 이용하여 하나의 마스크 공정으로 수직형 박막 트랜지스터의 픽셀 영역, 소오스 전극 및 드레인 전극을 차례로 형성할 수 있기 때문에, 기존의 마스크 공정 중 한 개 이상의 공정을 줄일 수 있어 공정 감소 및 단순화를 실현할 수 있다.
또한, 수직형 구조의 도입으로 인한 개구율 증대 및 Ion 전류를 향상시킬 수 있다.
아울러, 상기와 같은 공정의 감소로 자재비, 공정 시간 등의 감소 효과를 기대할 수 있다.
기타, 본 발명의 요지에서 벗어나지 않는 범위 내에서 다양하게 변경하여 실시할 수 있다.
Claims (4)
- 유리기판 상부에 ITO막, 소오스 전극용 금속막을 차례로 증착하는 단계;상기 결과물 상부에 픽셀 영역 및 소오스 전극 영역을 한정하도록, 픽셀 영역을 한정하는 제1 감광막 패턴의 두께보다 소오스 전극 영역을 한정하는 제2 감광막 패턴의 두께를 두껍게 하면서, 하나의 마스크를 사용하여 동시에 제1 및 제2 감광막 패턴을 형성하는 단계;상기 제1 감광막 패턴을 식각 장벽으로 하여 상기 소오스 전극용 금속막 및 ITO막을 제1 식각하여 픽셀 영역을 형성하는 단계;상기 제1 감광막 패턴을 제거하고, 연속해서 제2 감광막 패턴을 식각 장벽으로 하여 소오스 전극용 금속막을 제2 식각하여 소오스 전극을 형성하는 단계;상기 소오스 전극 상부에 오믹 콘택층과 드레인 전극을 동시에 형성하는 단계;상기 드레인 전극과 픽셀 영역의 소정부분에 채널층 및 절연막을 동시에 형성하는 단계; 및상기 절연막 상부에 게이트 전극을 형성하는 단계를 포함하여 구성하는 것을 특징으로 하는 수직형 박막 트랜지스터의 액정표시소자의 제조방법.
- 제 1항에 있어서, 상기 제1 감광막 패턴 및 제2 감광막 패턴은 하프-톤 방식을 이용한 하나의 마스크 공정으로 수행하는 것을 특징으로 하는 수직형 박막 트랜지스터의 액정표시소자의 제조방법.
- 제 1항 또는 제 2항에 있어서, 상기 소오스 전극, 오믹 콘택층 및 드레인 전극을 제2 감광막 패턴을 이용하여 동시에 식각하는 것을 더 포함하는 것을 특징으로 하는 수직형 박막 트랜지스터의 액정표시소자의 제조방법.
- 제 1항에 있어서, 제1 감광막 패턴은 바람직하게 3000 ~ 8000Å의 두께로 형성하고, 제2 감광막 패턴은 바람직하게 2㎛ 두께 이상으로 형성하는 것을 특징으로 하는 수직형 박막 트랜지스터의 액정표시소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000067348A KR100658068B1 (ko) | 2000-11-14 | 2000-11-14 | 수직형 박막 트랜지스터 액정표시소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000067348A KR100658068B1 (ko) | 2000-11-14 | 2000-11-14 | 수직형 박막 트랜지스터 액정표시소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020037417A true KR20020037417A (ko) | 2002-05-21 |
| KR100658068B1 KR100658068B1 (ko) | 2006-12-15 |
Family
ID=19698795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000067348A KR100658068B1 (ko) | 2000-11-14 | 2000-11-14 | 수직형 박막 트랜지스터 액정표시소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100658068B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107221501A (zh) * | 2017-05-26 | 2017-09-29 | 京东方科技集团股份有限公司 | 垂直型薄膜晶体管及其制备方法 |
| CN111627936A (zh) * | 2020-06-10 | 2020-09-04 | 昆山龙腾光电股份有限公司 | 一种阵列基板及其制备方法和远程触控液晶显示装置 |
| US11004870B2 (en) | 2016-04-29 | 2021-05-11 | Samsung Display Co., Ltd. | Transistor structure, display device including transistor structure, and method of manufacturing transistor structure |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101903565B1 (ko) | 2011-10-13 | 2018-10-04 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| KR20180038618A (ko) | 2016-10-06 | 2018-04-17 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102587728B1 (ko) | 2016-10-07 | 2023-10-12 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그의 제조방법 |
| KR102556850B1 (ko) | 2017-01-19 | 2023-07-18 | 삼성디스플레이 주식회사 | 트랜지스터 표시판 및 그 제조 방법 |
-
2000
- 2000-11-14 KR KR1020000067348A patent/KR100658068B1/ko active IP Right Grant
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11004870B2 (en) | 2016-04-29 | 2021-05-11 | Samsung Display Co., Ltd. | Transistor structure, display device including transistor structure, and method of manufacturing transistor structure |
| US11843002B2 (en) | 2016-04-29 | 2023-12-12 | Samsung Display Co., Ltd. | Transistor structure, display device including transistor structure, and method of manufacturing transistor structure |
| CN107221501A (zh) * | 2017-05-26 | 2017-09-29 | 京东方科技集团股份有限公司 | 垂直型薄膜晶体管及其制备方法 |
| WO2018214485A1 (zh) * | 2017-05-26 | 2018-11-29 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示面板 |
| CN107221501B (zh) * | 2017-05-26 | 2020-03-10 | 京东方科技集团股份有限公司 | 垂直型薄膜晶体管及其制备方法 |
| US11114474B2 (en) | 2017-05-26 | 2021-09-07 | Boe Technology Group Co., Ltd. | Thin film transistor, manufacturing method thereof, array substrate, and display panel |
| CN111627936A (zh) * | 2020-06-10 | 2020-09-04 | 昆山龙腾光电股份有限公司 | 一种阵列基板及其制备方法和远程触控液晶显示装置 |
| CN111627936B (zh) * | 2020-06-10 | 2023-08-29 | 昆山龙腾光电股份有限公司 | 一种阵列基板及其制备方法和远程触控液晶显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100658068B1 (ko) | 2006-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100333274B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100333180B1 (ko) | Tft-lcd제조방법 | |
| US6949391B2 (en) | Method of fabricating bottom-gated polycrystalline silicon thin film transistor | |
| KR100653467B1 (ko) | 박막 트랜지스터-액정표시소자의 제조방법 | |
| KR100464204B1 (ko) | 그레이톤 마스크 및 이를 이용한 액정디스플레이 제조방법 | |
| US7125756B2 (en) | Method for fabricating liquid crystal display device | |
| KR100658068B1 (ko) | 수직형 박막 트랜지스터 액정표시소자의 제조방법 | |
| KR100551725B1 (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| KR100735193B1 (ko) | 박막 트랜지스터 액정표시장치 제조 방법 및 그에사용되는 마스크 | |
| KR100648221B1 (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
| KR100648214B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR100764273B1 (ko) | 박막트랜지스터 제조방법 | |
| KR100663294B1 (ko) | 박막 트랜지스터 액정표시장치 제조방법 | |
| KR100705616B1 (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| KR20010011855A (ko) | 박막트랜지스터-액정표시장치의 제조방법 | |
| KR100507283B1 (ko) | 박막트랜지스터 액정표시장치의 제조방법 | |
| KR100837884B1 (ko) | 액정표시장치의 제조방법 | |
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR20050003760A (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
| KR100619160B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR100737641B1 (ko) | 박막 트랜지스터 액정표시장치 제조방법 | |
| KR100476055B1 (ko) | 반사형 액정표시소자의 박막트랜지스터 패널 제조방법 | |
| KR20040011681A (ko) | 프린지 필드 스위칭 모드 액정표시장치의 제조방법 | |
| KR20070039180A (ko) | Ｔｆｔ-ｌｃｄ에서 포토 아크릴을 이용한 ｔｆｔ 제작 방법 | |
| KR20020091706A (ko) | 액정표시소자의 박막 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121107 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20131118 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141118 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20151116 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20171116 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20181126 Year of fee payment: 13 |