CN107221501A - 垂直型薄膜晶体管及其制备方法 - Google Patents

垂直型薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN107221501A
CN107221501A CN201710386619.4A CN201710386619A CN107221501A CN 107221501 A CN107221501 A CN 107221501A CN 201710386619 A CN201710386619 A CN 201710386619A CN 107221501 A CN107221501 A CN 107221501A
Authority
CN
China
Prior art keywords
electrode
layer
substrate
active layer
orthographic projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710386619.4A
Other languages
English (en)
Other versions
CN107221501B (zh
Inventor
曲连杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710386619.4A priority Critical patent/CN107221501B/zh
Publication of CN107221501A publication Critical patent/CN107221501A/zh
Priority to US16/074,266 priority patent/US11114474B2/en
Priority to PCT/CN2017/116589 priority patent/WO2018214485A1/zh
Application granted granted Critical
Publication of CN107221501B publication Critical patent/CN107221501B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供了一种垂直型薄膜晶体管的制备方法。垂直型薄膜晶体管包括：第一电极、间隔层、有源层、栅绝缘层、第二电极和栅电极，栅电极且与第二电极同层。制备方法包括：在基底上依次形成第一电极、隔离层、有源层和栅绝缘层；在栅绝缘层上同时形成第二电极和栅电极，第二电极通过栅绝缘层过孔与有源层连接。本发明栅电极和第二电极通过一次构图工艺形成，减少了工艺流程，提高了生产效率，降低了成本。栅电极和第二电极同层设置，对位精度高，提升了良品率。进一步地，垂直型薄膜晶体管有效减小了薄膜晶体管的尺寸，提高了开口率，实现了高分辨率显示。

Description

垂直型薄膜晶体管及其制备方法
技术领域
本发明涉及显示技术领域，具体涉及一种垂直型薄膜晶体管及其制备方法。
背景技术
平板显示装置，如薄膜晶体管液晶显示器(Thin Film TransistorLiquidCrystal Display，TFT-LCD)和有源矩阵有机发光二极管(Active Matrix OrganicLight Emitting Diode，AMOLED)，因其具有体积小、功耗低、无辐射以及制作成本相对较低等特点，越来越多地被应用于高性能显示领域当中。其中，TFT-LCD的主体结构包括对盒的阵列基板和彩膜基板，阵列基板包括矩阵排列的多个像素单元，像素单元由多条栅线和多条数据线垂直交叉限定，在栅线与数据线的交叉位置处设置TFT。AMOLED的结构主要由TFT和OLED构成。
近年来，高分辨率显示面板逐渐成为行业发展趋势。显示面板的分辨率(Pixelsper inch，PPI)与阵列基板的像素开口率有关，而阵列基板的像素开口率与每个像素单元的薄膜晶体管尺寸有关，薄膜晶体管所占区域越大，像素开口率就越低，显示面板的分辨率越低，为此，现有技术提出了一种垂直型薄膜晶体管，通过减小薄膜晶体管尺寸，提高像素开口率，提高分辨率。
图1为现有垂直型薄膜晶体管的结构示意图。如图1所示，垂直型薄膜晶体管包括：设置在基底10上的缓冲层11，设置在缓冲层11上的源电极12，设置在源电极12上的间隔层13，设置在间隔层13上的漏电极14，设置在漏电极14和源电极12上的有源层15，覆盖有源层15的栅绝缘层16，设置在栅绝缘层16上的栅电极17。现有垂直薄膜晶体管的制备流程为：通过第一次构图工艺形成缓冲层11和源电极12，通过第二次构图工艺形成间隔层13，通过第三次构图工艺形成漏电极14，通过第四次构图工艺形成有源层15，通过第五次构图工艺形成栅绝缘层16，通过第六次构图工艺形成栅电极17。根据现有垂直型薄膜晶体管的结构和制备流程可以看出，由于该结构形式的薄膜晶体管具有7个膜层，需要6次构图工艺，不仅工序复杂导致生产效率低、生产成本高，并且误差叠加影响对位精度，良品率低。
发明内容
本发明实施例所要解决的技术问题是，提供一种垂直型薄膜晶体管及其制备方法，以克服现有制备方法工序复杂、对位精度低等缺陷。
为了解决上述技术问题，本发明实施例提供了一种垂直型薄膜晶体管的制备方法，包括：
在基底上依次形成第一电极、隔离层、有源层和栅绝缘层；
在栅绝缘层上同时形成第二电极和栅电极，第二电极通过栅绝缘层过孔与有源层连接。
可选地，所述隔离层的厚度为0.5μm～2.0μm；所述隔离层在基底上的正投影宽度小于第一电极在基底上的正投影宽度，隔离层邻近有源层一侧露出所述第一电极的表面，所述有源层与第一电极露出的表面连接。
可选地，所述在基底上依次形成第一电极、隔离层、有源层和栅绝缘层，包括：
在基底上形成第一电极；
在第一电极上形成隔离层，所述隔离层邻近有源层一侧露出所述第一电极的表面；
形成有源层，所述有源层的一部分设置在所述隔离层上，另一部分设置在所述基底上，且与第一电极露出的表面连接；
形成覆盖所述第一电极、间隔层和有源层且具有栅绝缘层过孔的栅绝缘层。
可选地，所述在基底上依次形成第一电极、隔离层、有源层和栅绝缘层，包括：
在基底上形成第一电极和隔离层，所述隔离层邻近有源层一侧露出所述第一电极的表面；
形成有源层，所述有源层的一部分设置在所述隔离层上，另一部分设置在所述基底上，且与第一电极露出的表面连接；
形成覆盖所述第一电极、间隔层和有源层且具有栅绝缘层过孔的栅绝缘层。
可选地，所述在基底上形成第一电极和隔离层，所述隔离层邻近有源层一侧露出所述第一电极的表面，包括：
在基底上沉积第一金属薄膜和涂覆有机薄膜；
采用半色调掩膜版或灰色调掩膜版对有机薄膜进行阶梯曝光并显影，在第一电极位置形成未曝光区域，在数据线位置形成部分曝光区域，在其余位置形成完全曝光区域；
刻蚀掉完全曝光区域的第一金属薄膜，形成第一电极和数据线；
灰化处理，去除部分曝光区域的有机薄膜，形成露出第一电极部分表面的隔离层。
可选地，所述在基底上依次形成第一电极、隔离层、有源层和栅绝缘层中，还包括形成缓冲层的步骤。
可选地，所述在栅绝缘层上同时形成第二电极和栅电极，第二电极通过栅绝缘层过孔与有源层连接，包括：
在栅绝缘层上沉积金属薄膜；
通过一次构图工艺形成同层设置的第二电极和栅电极，所述第二电极在基底上的正投影宽度小于所述第一电极在基底上的正投影宽度；所述栅电极在基底上的正投影宽度小于所述有源层在基底上的正投影宽度；所述栅电极在基底上的正投影与所述第二电极在基底上的正投影部分重合；所述第二电极通过栅绝缘层过孔与有源层连接。
可选地，所述栅电极在基底上的正投影与所述第二电极在基底上的正投影重合区域宽度为0。
为了解决上述技术问题，本发明实施例还提供了一种垂直型薄膜晶体管，包括：
第一电极，设置在基底上；
间隔层，设置在第一电极上；
有源层，一部分设置在所述隔离层上，另一部分设置在基底上，与所述第一电极连接；
栅绝缘层，覆盖所述第一电极、间隔层和有源层；
第二电极，设置在所述栅绝缘层上，且通过栅绝缘层过孔与所述有源层连接；
栅电极，设置在所述栅绝缘层上，且与所述第二电极同层。
可选地，所述隔离层的厚度为0.5μm～2.0μm；所述隔离层在基底上的正投影宽度小于第一电极在基底上的正投影宽度，隔离层邻近有源层一侧露出所述第一电极的表面，所述有源层与第一电极露出的表面连接。
可选地，所述第二电极在基底上的正投影宽度小于所述第一电极在基底上的正投影宽度；所述栅电极在基底上的正投影宽度小于所述有源层在基底上的正投影宽度；所述栅电极在基底上的正投影与所述第二电极在基底上的正投影部分重合。
可选地，所述栅电极在基底上的正投影与所述第二电极在基底上的正投影重合区域宽度为0。
可选地，还包括缓冲层，所述缓冲层设置在基底上，所述第一电极设置在所述缓冲层上。
本发明实施例还提供了一种阵列基板，所述阵列基板包括前述的垂直型薄膜晶体管。
本发明实施例还提供了一种显示面板，所述显示装置包括前述的阵列基板。
本发明实施例所提供的垂直型薄膜晶体管及其制备方法，由于栅电极和第二电极通过一次构图工艺形成，减少了工艺流程，提高了生产效率，降低了成本。同时，由于栅电极和第二电极同层设置，对位精度高，提升了良品率。进一步地，垂直型薄膜晶体管有效减小了薄膜晶体管的尺寸，提高了开口率，实现了高分辨率显示。
当然，实施本发明的任一产品或方法并不一定需要同时达到以上所述的所有优点。本发明的其它特征和优点将在随后的说明书实施例中阐述，并且，部分地从说明书实施例中变得显而易见，或者通过实施本发明而了解。本发明实施例的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。附图中各部件的形状和大小不反映真实比例，目的只是示意说明本发明内容。
图1为现有垂直型薄膜晶体管的结构示意图；
图2为本发明实施例垂直型薄膜晶体管的结构示意图；
图3为本发明实施例垂直型薄膜晶体管制备方法的流程图；
图4为本发明第一实施例形成缓冲层和第一电极图案后的示意图；
图5为本发明第一实施例形成隔离层图案后的示意图；
图6为本发明第一实施例形成有源层图案后的示意图；
图7为本发明第一实施例形成栅绝缘层图案后的示意图；
图8为本发明第一实施例同时形成第二电极和栅电极后的示意图；
图9为本发明第一实施例栅电极与第二电极位置关系的示意图；
图10为本发明第二实施例形成缓冲层、第一金属薄膜和有机薄膜后的示意图；
图11为本发明第二实施例曝光显影后的示意图；
图12为本发明第二实施例形成第一电极和数据线后的示意图；
图13为本发明第二实施例灰化处理后的示意图。
附图标记说明:
10—基底； 11—缓冲层； 12—源电极；
13—间隔层； 14—漏电极； 15—有源层；
16—栅绝缘层； 17—栅电极； 18—第一电极；
19—第二电极； 20—第一金属薄膜； 30—有机薄膜；
40—数据线。
具体实施方式
下面结合附图和实施例对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
目前，现有垂直型薄膜晶体管具有7个膜层，需要6次构图工艺，不仅制备工序复杂导致生产效率低、生产成本高，并且误差叠加影响对位精度，良品率低。为了克服现有垂直型薄膜晶体管制备方法工序复杂、对位精度低等缺陷，本发明实施例提供了一种垂直型薄膜晶体管及其制备方法。
图2为本发明实施例垂直型薄膜晶体管的结构示意图。如图2所示，垂直型薄膜晶体管包括第一电极18、间隔层13、有源层15、栅绝缘层16、第二电极19和栅电极17，其中：
第一电极18，设置在基底10上；
间隔层13，设置在第一电极18上；
有源层15，一部分设置在隔离层13上，另一部分设置在基底10上，与第一电极18连接；
栅绝缘层16，覆盖第一电极18、间隔层13和有源层15；
第二电极19，设置在栅绝缘层16上，且通过栅绝缘层过孔与有源层15连接；
栅电极17，设置在栅绝缘层16上，且与第二电极19同层。
本发明实施例中，栅电极和第二电极同层且通过一次构图工艺形成，第一电极、有源层和第二电极依次叠设，形成沟道区域垂直于基底平面的垂直型薄膜晶体管。其中，数据线与第一电极同层，栅线与栅电极同层。在具体实施时，可以将第一电极作为源电极，第二电极作为漏电极；或者将第一电极作为漏电极，第二电极作为源电极，在此不做限定。隔离层的厚度为0.5μm～2.0μm，隔离层在基底上的正投影与第一电极在基底上的正投影重合，隔离层的正投影宽度小于第一电极的正投影宽度，使隔离层邻近有源层一侧露出第一电极的部分表面。有源层的一部分位于隔离层上，另一部分位于基底上，中间部分与第一电极露出的部分表面相接触，有源层厚度为2000～8000埃，有源层材料既可以是多晶硅，形成低温多晶硅(Low Temperature Poly-Silicon，LTPS)薄膜晶体管，也可以是金属氧化物，形成氧化物(Oxide)薄膜晶体管。栅绝缘层覆盖第一电极、隔离层和有源层，也可以覆盖整个基底，栅绝缘层过孔设置在位于隔离层上的有源层位置。第二电极在基底上的正投影与第一电极在基底上的正投影重合，第二电极的正投影宽度小于第一电极的正投影宽度，栅电极在基底上的正投影与有源层在基底上的正投影重合，栅电极的正投影宽度小于有源层的正投影宽度。栅电极在基底上的正投影与第二电极在基底上的正投影部分重合，优选地，重合区域宽度等于0。此外，垂直型薄膜晶体管还可以包括缓冲层，缓冲层设置在基底上，第一电极设置在缓冲层上。
图3为本发明实施例垂直型薄膜晶体管制备方法的流程图。如图3所示，垂直型薄膜晶体管制备方法包括：
S1、在基底上依次形成第一电极、隔离层、有源层和栅绝缘层；
S2、在栅绝缘层上同时形成第二电极和栅电极，第二电极通过栅绝缘层过孔与有源层连接。
其中，步骤S1可以包括：
S111、在基底上形成第一电极；
S112、在第一电极上形成隔离层，隔离层邻近有源层一侧露出第一电极的部分表面；
S113、在隔离层形成有源层，有源层的一部分设置在隔离层上，另一部分设置在基底上，且与第一电极露出的部分表面连接；
S114、形成覆盖第一电极、间隔层和有源层且具有栅绝缘层过孔的栅绝缘层。
其中，步骤S1还可以包括：
S121、在基底上形成第一电极和隔离层，隔离层邻近有源层一侧露出第一电极的部分表面；
S122、在隔离层上形成有源层上，有源层的一部分设置在隔离层上，另一部分设置在基底上，且与第一电极露出的部分表面连接；
S123、形成覆盖第一电极、间隔层和有源层且具有栅绝缘层过孔的栅绝缘层。
其中，步骤S121包括：
在基底上沉积第一金属薄膜和涂覆有机薄膜；
采用半色调掩膜版或灰色调掩膜版对有机薄膜进行阶梯曝光并显影，在第一电极位置形成未曝光区域，在数据线位置形成部分曝光区域，在其余位置形成完全曝光区域；
刻蚀掉完全曝光区域的第一金属薄膜，形成第一电极和数据线；
灰化处理，去除部分曝光区域的有机薄膜，形成露出第一电极部分表面的隔离层。
其中，步骤S1中还包括形成缓冲层的步骤，缓冲层形成在基底上，第一电极形成在缓冲层上。
其中，步骤S2包括：
S21、在栅绝缘层上沉积一金属薄膜；
S22、通过一次构图工艺形成同层设置的第二电极和栅电极，第二电极在基底上的正投影与第一电极在基底上的正投影重合，栅电极在基底上的正投影与有源层在基底上的正投影重合，第二电极通过栅绝缘层过孔与有源层连接。
其中，栅电极在基底上的正投影与第二电极在基底上的正投影部分重合，重合区域宽度为D，D＝0～3000埃。优选地，重合区域宽度D等于0。
本发明实施例提供了一种垂直型薄膜晶体管及其制备方法，由于栅电极和第二电极通过一次构图工艺形成，减少了工艺流程，提高了生产效率，降低了成本。同时，由于栅电极和第二电极同层设置，对位精度高，提升了良品率。进一步地，垂直型薄膜晶体管有效减小了薄膜晶体管的尺寸，提高了开口率，实现了高分辨率显示。
下面通过垂直型薄膜晶体管的制备过程进一步说明本发明实施例的技术方案。
第一实施例
图4～8为本发明制备垂直型薄膜晶体管第一实施例的示意图。其中，本实施例中所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，是现有成熟的制备工艺。沉积可采用溅射、蒸镀、化学气相沉积等已知工艺，涂覆可采用已知的涂覆工艺，刻蚀可采用已知的方法，在此不做具体的限定。
第一次构图工艺中，在基底上形成缓冲层和第一电极图案。形成缓冲层和第一电极图案包括：在基底10上依次沉积缓冲层和第一金属薄膜；在第一金属薄膜上涂覆一层光刻胶，采用单色调掩膜版对光刻胶进行曝光并显影，在第一电极和数据线图案位置形成未曝光区域，保留光刻胶，在其它位置形成完全曝光区域，无光刻胶，暴露出第一金属薄膜；对完全曝光区域的第一金属薄膜进行刻蚀并剥离剩余的光刻胶，形成缓冲层11、第一电极18和数据线(未示出)图案，如图4所示。其中，基底可以采用玻璃基底或石英基底，缓冲层用于阻挡基底中离子对薄膜晶体管的影响，可以采用氮化硅SiNx、氧化硅SiOx或SiNx/SiOx的复合薄膜，第一金属薄膜可以采用铂Pt、钌Ru、金Au、银Ag、钼Mo、铬Cr、铝Al、钽Ta、钛Ti、钨W等金属中的一种或多种。
第二次构图工艺中，在形成有第一电极图案和缓冲层的基底上，形成隔离层图案。形成隔离层图案包括：在形成有第一电极图案和缓冲层的基底上涂覆有机薄膜，采用单色调掩膜版对有机薄膜进行曝光并显影，在隔离层图案位置形成未曝光区域，保留有机薄膜，在其它位置形成完全曝光区域，无有机薄膜，形成位于第一电极18上的隔离层13图案，隔离层13在基底10上的正投影与第一电极18在基底10上的正投影重合，但隔离层13的正投影宽度小于第一电极18正投影宽度，使隔离层13的至少一侧露出第一电极18的部分表面，如图5所示。其中，隔离层13的厚度为0.5μm～2.0μm，该厚度决定了沟道的长度。实际实施时，由于薄膜晶体管制备中膜层厚度的控制精度优于图案位置的控制精度，因此本实施例薄膜晶体管具有沟道长度控制精度高的优点。本实施例中，隔离层邻近有源层一侧露出第一电极的部分表面，第一电极露出的部分表面用于在后续工艺中使有源层与第一电极连接。实际实施时，第一电极露出的部分表面的宽度可以设置为0.5μm～1.5μm。
第三次构图工艺中，在形成有隔离层图案的基底上，形成有源层图案。形成有源层图案包括：在形成有前述图案的基底上沉积有源层薄膜，在有源层薄膜上涂覆一层光刻胶；采用单色调掩膜版对光刻胶进行曝光并显影，在有源层图案位置形成未曝光区域，保留光刻胶，在其它位置形成完全曝光区域，无光刻胶，暴露出有源层薄膜；对完全曝光区域的有源层薄膜进行刻蚀并剥离剩余的光刻胶，形成有源层15图案，有源层15的一部分位于隔离层13上，另一部分位于缓冲层11上，中间部分与第一电极18露出的部分表面相接触，如图6所示。其中，有源层厚度为2000～8000埃，材料既可以是非晶硅、多晶硅或微晶硅材料，形成LTPS薄膜晶体管，也可以是金属氧化物材料，形成Oxide薄膜晶体管，金属氧化物材料可以是铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)或铟锡锌氧化物(Indium Tin ZincOxide，ITZO)。
第四次构图工艺中，在形成有有源层图案的基底上，形成栅绝缘层图案。形成栅绝缘层图案包括：在形成有前述图案的基底上沉积栅绝缘薄膜；在栅绝缘薄膜上涂覆一层光刻胶，采用单色调掩膜版对光刻胶进行曝光并显影，在过孔图案位置形成完全曝光区域，无光刻胶，暴露出栅绝缘薄膜，在其它位置形成未曝光区域，保留光刻胶；对完全曝光区域的栅绝缘薄膜进行刻蚀并剥离剩余的光刻胶，形成具有过孔的栅绝缘层16图案，栅绝缘层16覆盖第一电极18、隔离层13和有源层15，并覆盖整个基底，过孔露出有源层15，设置在位于隔离层13上的有源层15位置，如图7所示。其中，栅绝缘层可以采用氮化硅SiNx、氧化硅SiOx或SiNx/SiOx的复合薄膜。
第五次构图工艺中，在形成有栅绝缘层图案的基底上，同时形成第二电极和栅电极图案。同时形成第二电极和栅电极包括：在形成有前述图案的基底上沉积第二金属薄膜；在第二金属薄膜上涂覆一层光刻胶，采用单色调掩膜版对光刻胶进行曝光并显影，在第二电极和栅电极图案位置形成未曝光区域，保留光刻胶，在其它位置形成完全曝光区域，无光刻胶，暴露出第二金属薄膜；对完全曝光区域的第二金属薄膜进行刻蚀并剥离剩余的光刻胶，形成第二电极19和栅电极17图案，栅电极17和第二电极19同层但隔离，第二电极19在基底上的正投影与第一电极18在基底上的正投影重合，且通过过孔与有源层15连接。栅电极17在基底上的正投影与有源层15在基底上的正投影重合，如图8所示。其中，第二金属薄膜可以采用铂Pt、钌Ru、金Au、银Ag、钼Mo、铬Cr、铝Al、钽Ta、钛Ti、钨W等金属中的一种或多种。
本实施例中，第四次构图工艺形成具有过孔的栅绝缘层图案时，还包括采用底切(undercut)方式在栅电极与第二电极断开的位置形成底槽的处理。底槽用于使同时形成的栅电极和第二电极在基底上的正投影部分重合，以避免在栅电极与第二电极之间有间隙而无法形成栅控制沟道。具体地，第四次构图工艺在对完全曝光区域的栅绝缘薄膜进行刻蚀过程中，采用底切或过刻蚀方式，在过孔邻近栅电极一侧的侧壁上形成底槽结构。实际制备时，可以采用灰度曝光方式控制过孔两侧侧壁形貌不一致，过孔邻近栅电极一侧的侧壁上为底槽结构，而过孔的另一侧的侧壁为常规结构。在第五次构图工艺中，同层的栅电极和第二电极在过孔的底槽结构处断开，栅电极邻近第二电极的端部位于过孔之外的栅绝缘层上，第二电极邻近栅电极的端部位于过孔之内，并延伸到底槽结构的侧壁，使栅电极在基底上的正投影与第二电极在基底上的正投影部分重合，重合区域宽度D＝0～3000埃，如图9所示。实际实施时，可以通过过孔和底槽结构的结构设计使重合区域宽度D等于0，即栅电极邻近第二电极的端部在基底上的正投影位置与第二电极邻近栅电极的端部在基底上的正投影位置相接触。本实施例通过栅电极与第二电极位置的设计，避免了在栅电极与第二电极之间有间隙而无法形成栅控制沟道，提高了薄膜晶体管的电学性能。
本实施例中，“宽度”是指阵列基板的数据线宽度方向的特征尺寸，或者说，是指垂直于数据线长度方向的特征尺寸。因此，栅电极(第二电极、有源层、隔离层或第一电极)在基底上正投影的宽度是指，在数据线长度的垂直方向(如图4～8所示平面的水平方向)，栅电极(第二电极、有源层、隔离层或第一电极)截面的特征尺寸。此外，本实施例中，“重合”是指，两图案在基底上的正投影范围完全相同，即两图案在基底上正投影的宽度相同，或一图案在基底上的正投影范围位于另一图案在基底上的正投影范围之内，即一图案在基底上的正投影的宽度小于另一图案在基底上的正投影的宽度。“部分重合”是指，一图案在基底上的正投影范围与另一图案在基底上的正投影范围部分重叠。
通过图4～9所示的制备薄膜晶体管过程可以看出，本实施例通过5次普通掩膜的构图工艺，形成了具有6个膜层的垂直型薄膜晶体管。与现有垂直型薄膜晶体管具有7个膜层、需要6次构图工艺制备相比，减少了一个膜层和一次构图工艺，工艺流程得到简化，提高了生产效率，降低了成本。同时，由于栅电极和第二电极同层设置，对位精度高，提升了良品率。进一步地，垂直型薄膜晶体管有效减小了薄膜晶体管的尺寸，提高了开口率，实现了高分辨率显示。
现有薄膜晶体管制备中，沟道刻蚀过程中普遍存在沟道损伤的问题。而由于本实施例制备方法不存在沟道刻蚀工艺，因此本实施例不仅有效消除了现有技术存在的沟道损伤问题，而且所制备垂直型薄膜晶体管的沟道具有较高的沟道均匀性。由于沟道长度由隔离层厚度确定，因此沟道长度的控制精度高，提高了薄膜晶体管的性能。虽然薄膜晶体管整体上为垂直结构，但各膜层均设置有水平覆盖结构，可以补偿垂直方向覆盖面积少的问题。例如，有源层的一部分水平铺设在隔离层上，另一部分水平铺设在缓冲层上，中间部分与第一电极的表面接触。又如，栅电极的一部分水平铺设在栅绝缘层上，另一部分水平铺设在缓冲层上。目前，使用0.5μm的高精度曝光设备可以实现本实施例垂直型薄膜晶体管各膜层的制备。
本实施例做制备的垂直型薄膜晶体管包括：
设置在基底10上的缓冲层11；
设置在缓冲层11上的第一电极18；
设置在第一电极18上的间隔层13，隔离层13邻近有源层一侧露出第一电极18的部分表面；
设置在间隔层13、第一电极18和缓冲层11上的有源层15，有源层15一部分设置在隔离层13上，另一部分设置在缓冲层11上，且与第一电极18露出的部分表面连接；
覆盖第一电极18、间隔层13和有源层15且具有过孔的栅绝缘层16，过孔露出有源层15；
设置在栅绝缘层16上的栅电极17和第二电极19，第二电极19在基底上的正投影与第一电极18在基底上的正投影重合，第二电极19的正投影宽度小于第一电极18的正投影宽度，第二电极19通过过孔与有源层15连接；栅电极17在基底上的正投影与有源层15在基底上的正投影重合，栅电极17的正投影宽度小于有源层15的正投影宽度。栅电极17在基底上的正投影与第二电极19在基底上的正投影部分重合，优选地，重合区域宽度D等于0。
第二实施例
图10～图13为本发明制备薄膜晶体管第二实施例的示意图。本实施例是基于第一实施例的一种扩展，其特点是通过一次构图工艺形成第一电极和隔离层图案。其中，图10～图13中，左侧的示意图为薄膜晶体管位置，右侧的示意图为数据线位置。
第一次构图工艺中，在基底上形成缓冲层、第一电极和隔离层图案。形成缓冲层、第一电极和隔离层图案包括：
在基底10上依次沉积缓冲层11和第一金属薄膜20，随后在第一金属薄膜20上涂覆有机薄膜30，如图10所示。
采用半色调掩膜版或灰色调掩膜版对有机薄膜进行阶梯曝光并显影，在第一电极位置形成未曝光区域A，具有第一厚度的有机薄膜；在数据线位置形成部分曝光区域B，具有第二厚度的有机薄膜；在其余位置形成完全曝光区域C，无有机薄膜，暴露出第一金属薄膜20，第一厚度大于第二厚度，如图11所示。
刻蚀掉完全曝光区域C的第一金属薄膜，形成第一电极18和数据线40，如图12所示。
进行有机薄膜灰化处理，使有机薄膜在整体上去除第二厚度，即去除部分曝光区域B的有机薄膜，形成位于第一电极18上且露出第一电极18部分表面的隔离层13图案，同时暴露出数据线40的表面，如图13所示。灰化处理中，在有机薄膜厚度整体减小过程中，第一电极18上的隔离层13的图案也随之减小，因而在灰化处理后，使隔离层13在基底上的正投影与第一电极18在基底上的正投影重合，但隔离层13在基底上的正投影宽度小于第一电极18在基底上的正投影宽度，第一电极18的部分表面得以暴露出来。
第二次构图工艺中，在形成有隔离层图案的基底上，形成有源层图案，如图6所示。本实施例第二次构图工艺与第一实施例的第三次构图工艺相同，这里不再赘述。
第三次构图工艺中，在形成有有源层图案的基底上，形成栅绝缘层图案，如图7所示。本实施例第三次构图工艺与第一实施例的第四次构图工艺相同，这里不再赘述。
第四次构图工艺中，在形成有栅绝缘层图案的基底上，同时形成第二电极和栅电极图案，如图8所示。本实施例第四次构图工艺与第一实施例的第五次构图工艺相同，这里不再赘述。
通过图10～图13所示的制备薄膜晶体管过程可以看出，本实施例通过4次构图工艺，形成了具有6个膜层的垂直型薄膜晶体管。4次构图工艺包括3次普通掩膜和1次半色调掩膜或灰色调掩膜。本实施例中，各膜层材料及厚度等参数与第一实施例相同，所形成的垂直型薄膜晶体管的结构与第一实施例相同。本实施例所制备的垂直型薄膜晶体管，不仅具有第一实施例的各种优点，还进一步减少了一次构图工艺，最大限度地简化了工艺流程，进一步提高了生产效率，进一步降低了成本。
第三实施例
在前述第一、第二实施例技术方案基础上，本申请还提供了一种包括前述垂直型薄膜晶体管的阵列基板。阵列基板的制备过程包括：
在基底上形成薄膜晶体管。
在形成有薄膜晶体管的基底上沉积一钝化层，在钝化层上涂覆一层光刻胶，采用单色调掩膜版对光刻胶进行曝光并显影，对钝化层进行刻蚀并剥离剩余的光刻胶，形成钝化层过孔图案，钝化层过孔位于第二电极位置。其中，钝化层可以采用氮化硅SiNx、氧化硅SiOx或SiNx/SiOx的复合薄膜。
在钝化层上沉积一透明导电薄膜，在透明导电薄膜上涂覆一层光刻胶，采用单色调掩膜版对光刻胶进行曝光并显影，对透明导电薄膜进行刻蚀并剥离剩余的光刻胶，形成像素电极图案，像素电极通过钝化层过孔与第二电极连接。其中，透明导电薄膜可以采用氧化铟锡ITO，氧化铟锌IZO，或者氧化铟锡/银/氧化铟锡ITO/Ag/ITO复合膜。
本实施例所制备的阵列基板包括：
设置在基底上的缓冲层；
设置在缓冲层上的第一电极和数据线；
设置在第一电极上的间隔层，隔离层邻近有源层一侧露出第一电极的部分表面；
设置在间隔层、第一电极和缓冲层上的有源层，有源层一部分设置在隔离层上，另一部分设置在缓冲层上，且与第一电极露出的部分表面连接；
覆盖第一电极、间隔层和有源层且覆盖整个基底的具有过孔的栅绝缘层，过孔露出有源层；
设置在栅绝缘层上的栅线、栅电极和第二电极，第二电极在基底上的正投影与第一电极在基底上的正投影重合，第二电极的正投影宽度小于第一电极的正投影宽度，且通过过孔与有源层连接；栅电极在基底上的正投影与有源层在基底上的正投影重合，栅电极的正投影宽度小于有源层的正投影宽度。栅电极在基底上的正投影与第二电极在基底上的正投影部分重合，优选地，重合区域宽度等于0；
覆盖第二电极、栅线、栅电极的钝化层，钝化层在第二电极位置设置有钝化层过孔；
设置在钝化层上的像素电极，像素电极通过钝化层过孔与第二电极连接。
其中，栅电极和第二电极同层且通过一次构图工艺形成，第一电极、有源层和第二漏电极依次叠设，垂直型薄膜晶体管，沟道区域垂直于基底平面。栅线和栅电极同层，数据线与第一电极同层。在栅线(栅电极)加载栅扫描信号时，邻近栅电极一侧的有源层形成垂直于基底的电流通道，电流通道将与有源层连接的第一电极和第二电极导通，使薄膜晶体管处于开启状态，数据信号线上加载的灰阶信号通过第一电极、有源层中形成的电流通道、第二电极施加到像素电极上。实际实施时，可以通过控制间隔层的厚度来调整沟道长度，以提升薄膜晶体管的导通电流量，从而提高薄膜晶体管性能。
本实施例所提供的阵列基板，由于栅电极和第二电极通过一次构图工艺形成，减少了工艺流程，提高了生产效率，降低了成本，由于栅电极和第二电极同层设置，对位精度高，提升了良品率。同时，垂直型薄膜晶体管有效减小了薄膜晶体管的尺寸，提高了开口率，实现了高分辨率显示。
第四实施例
基于前述实施例的发明构思，本发明实施例还提供了一种显示面板，该显示面板包括采用前述实施例的垂直型薄膜晶体管，或包括采用前述实施例的阵列基板。显示面板可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，可以是液晶(Liquid Crystal Display，LCD)显示面板，也可以是有机发光二极管(Organic Light-Emitting Diode，OLED)显示面板，还可以是其它有机电致发光器件等。
在本发明实施例的描述中，需要理解的是，术语“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。在本发明实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (15)

1.一种垂直型薄膜晶体管的制备方法，其特征在于，包括：
在基底上依次形成第一电极、隔离层、有源层和栅绝缘层；
在栅绝缘层上同时形成第二电极和栅电极，第二电极通过栅绝缘层过孔与有源层连接。
2.根据权利要求1所述的制备方法，其特征在于，所述隔离层的厚度为0.5μm～2.0μm；所述隔离层在基底上的正投影宽度小于第一电极在基底上的正投影宽度，隔离层邻近有源层一侧露出所述第一电极的表面，所述有源层与第一电极露出的表面连接。
3.根据权利要求1所述的制备方法，其特征在于，所述在基底上依次形成第一电极、隔离层、有源层和栅绝缘层，包括：
在基底上形成第一电极；
在第一电极上形成隔离层，所述隔离层邻近有源层一侧露出所述第一电极的表面；
形成有源层，所述有源层的一部分设置在所述隔离层上，另一部分设置在所述基底上，且与第一电极露出的表面连接；
形成覆盖所述第一电极、间隔层和有源层且具有栅绝缘层过孔的栅绝缘层。
4.根据权利要求1所述的制备方法，其特征在于，所述在基底上依次形成第一电极、隔离层、有源层和栅绝缘层，包括：
在基底上形成第一电极和隔离层，所述隔离层邻近有源层一侧露出所述第一电极的表面；
形成有源层，所述有源层的一部分设置在所述隔离层上，另一部分设置在所述基底上，且与第一电极露出的表面连接；
形成覆盖所述第一电极、间隔层和有源层且具有栅绝缘层过孔的栅绝缘层。
5.根据权利要求4所述的制备方法，其特征在于，所述在基底上形成第一电极和隔离层，所述隔离层邻近有源层一侧露出所述第一电极的表面，包括：
在基底上沉积第一金属薄膜和涂覆有机薄膜；
采用半色调掩膜版或灰色调掩膜版对有机薄膜进行阶梯曝光并显影，在第一电极位置形成未曝光区域，在数据线位置形成部分曝光区域，在其余位置形成完全曝光区域；
刻蚀掉完全曝光区域的第一金属薄膜，形成第一电极和数据线；
灰化处理，去除部分曝光区域的有机薄膜，形成露出第一电极部分表面的隔离层。
6.根据权利要求1所述的制备方法，其特征在于，所述在基底上依次形成第一电极、隔离层、有源层和栅绝缘层中，还包括形成缓冲层的步骤。
7.根据权利要求1～6任一所述的制备方法，其特征在于，所述在栅绝缘层上同时形成第二电极和栅电极，第二电极通过栅绝缘层过孔与有源层连接，包括：
在栅绝缘层上沉积金属薄膜；
通过一次构图工艺形成同层设置的第二电极和栅电极，所述第二电极在基底上的正投影宽度小于所述第一电极在基底上的正投影宽度；所述栅电极在基底上的正投影宽度小于所述有源层在基底上的正投影宽度；所述栅电极在基底上的正投影与所述第二电极在基底上的正投影部分重合；所述第二电极通过栅绝缘层过孔与有源层连接。
8.根据权利要求7所述的制备方法，其特征在于，所述栅电极在基底上的正投影与所述第二电极在基底上的正投影重合区域宽度为0。
9.一种垂直型薄膜晶体管，其特征在于，包括：
第一电极，设置在基底上；
间隔层，设置在第一电极上；
有源层，一部分设置在所述隔离层上，另一部分设置在基底上，与所述第一电极连接；
栅绝缘层，覆盖所述第一电极、间隔层和有源层；
第二电极，设置在所述栅绝缘层上，且通过栅绝缘层过孔与所述有源层连接；
栅电极，设置在所述栅绝缘层上，且与所述第二电极同层。
10.根据权利要求9所述的垂直型薄膜晶体管，其特征在于，所述隔离层的厚度为0.5μm～2.0μm；所述隔离层在基底上的正投影宽度小于第一电极在基底上的正投影宽度，隔离层邻近有源层一侧露出所述第一电极的表面，所述有源层与第一电极露出的表面连接。
11.根据权利要求9所述的垂直型薄膜晶体管，其特征在于，所述第二电极在基底上的正投影宽度小于所述第一电极在基底上的正投影宽度；所述栅电极在基底上的正投影宽度小于所述有源层在基底上的正投影宽度；所述栅电极在基底上的正投影与所述第二电极在基底上的正投影部分重合。
12.根据权利要求11所述的垂直型薄膜晶体管，其特征在于，所述栅电极在基底上的正投影与所述第二电极在基底上的正投影重合区域宽度为0。
13.根据权利要求9～12任一所述的垂直型薄膜晶体管，其特征在于，还包括缓冲层，所述缓冲层设置在基底上，所述第一电极设置在所述缓冲层上。
14.一种阵列基板，其特征在于，包括如权利要求9～13任一所述的垂直型薄膜晶体管。
15.一种显示面板，其特征在于，包括如权利要求14所述的阵列基板。
CN201710386619.4A 2017-05-26 2017-05-26 垂直型薄膜晶体管及其制备方法 Active CN107221501B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710386619.4A CN107221501B (zh) 2017-05-26 2017-05-26 垂直型薄膜晶体管及其制备方法
US16/074,266 US11114474B2 (en) 2017-05-26 2017-12-15 Thin film transistor, manufacturing method thereof, array substrate, and display panel
PCT/CN2017/116589 WO2018214485A1 (zh) 2017-05-26 2017-12-15 薄膜晶体管及其制备方法、阵列基板和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710386619.4A CN107221501B (zh) 2017-05-26 2017-05-26 垂直型薄膜晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN107221501A true CN107221501A (zh) 2017-09-29
CN107221501B CN107221501B (zh) 2020-03-10

Family

ID=59946720

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710386619.4A Active CN107221501B (zh) 2017-05-26 2017-05-26 垂直型薄膜晶体管及其制备方法

Country Status (3)

Country Link
US (1) US11114474B2 (zh)
CN (1) CN107221501B (zh)
WO (1) WO2018214485A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018214485A1 (zh) * 2017-05-26 2018-11-29 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示面板
WO2020207464A1 (zh) * 2019-04-11 2020-10-15 京东方科技集团股份有限公司 像素补偿电路及其制备方法、oled阵列基板及其制备方法以及显示装置
CN112968061A (zh) * 2021-02-03 2021-06-15 京东方科技集团股份有限公司 薄膜晶体管、显示基板及其制备方法和显示装置
CN114122015A (zh) * 2021-11-15 2022-03-01 武汉华星光电半导体显示技术有限公司 阵列基板及其制造方法、显示面板
WO2023082330A1 (zh) * 2021-11-15 2023-05-19 武汉华星光电半导体显示技术有限公司 薄膜晶体管、电子装置及其制备方法及显示装置
WO2023097720A1 (zh) * 2021-11-30 2023-06-08 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
WO2023108754A1 (zh) * 2021-12-17 2023-06-22 Tcl华星光电技术有限公司 阵列基板及显示面板
WO2024060366A1 (zh) * 2022-09-23 2024-03-28 武汉华星光电技术有限公司 显示面板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109599424B (zh) * 2018-12-06 2021-01-29 合肥鑫晟光电科技有限公司 一种显示基板及其制作方法、显示装置
CN112951850B (zh) * 2021-02-26 2024-02-23 福州京东方光电科技有限公司 显示面板及其制备方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020037417A (ko) * 2000-11-14 2002-05-21 주식회사 현대 디스플레이 테크놀로지 수직형 박막 트랜지스터의 액정표시소자 제조방법
CN103311310A (zh) * 2013-05-13 2013-09-18 北京京东方光电科技有限公司 一种薄膜晶体管及其制备方法、阵列基板
JP2014195077A (ja) * 2014-03-31 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
CN105576015A (zh) * 2014-10-30 2016-05-11 株式会社日本显示器 半导体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101424846B (zh) 2007-10-29 2010-08-25 北京京东方光电科技有限公司 薄膜晶体管液晶显示器阵列基板、液晶显示面板及其制造方法
KR20110125105A (ko) * 2010-05-12 2011-11-18 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
CN103022150B (zh) 2012-12-25 2015-05-20 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法、阵列基板及显示装置
CN106298879B (zh) 2016-09-27 2019-08-30 广州新视界光电科技有限公司 顶栅和垂直结构tft的制作方法
CN107221501B (zh) 2017-05-26 2020-03-10 京东方科技集团股份有限公司 垂直型薄膜晶体管及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020037417A (ko) * 2000-11-14 2002-05-21 주식회사 현대 디스플레이 테크놀로지 수직형 박막 트랜지스터의 액정표시소자 제조방법
CN103311310A (zh) * 2013-05-13 2013-09-18 北京京东方光电科技有限公司 一种薄膜晶体管及其制备方法、阵列基板
JP2014195077A (ja) * 2014-03-31 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
CN105576015A (zh) * 2014-10-30 2016-05-11 株式会社日本显示器 半导体装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018214485A1 (zh) * 2017-05-26 2018-11-29 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示面板
US11114474B2 (en) 2017-05-26 2021-09-07 Boe Technology Group Co., Ltd. Thin film transistor, manufacturing method thereof, array substrate, and display panel
WO2020207464A1 (zh) * 2019-04-11 2020-10-15 京东方科技集团股份有限公司 像素补偿电路及其制备方法、oled阵列基板及其制备方法以及显示装置
CN112968061A (zh) * 2021-02-03 2021-06-15 京东方科技集团股份有限公司 薄膜晶体管、显示基板及其制备方法和显示装置
CN114122015A (zh) * 2021-11-15 2022-03-01 武汉华星光电半导体显示技术有限公司 阵列基板及其制造方法、显示面板
WO2023082350A1 (zh) * 2021-11-15 2023-05-19 武汉华星光电半导体显示技术有限公司 阵列基板及其制造方法、显示面板
WO2023082330A1 (zh) * 2021-11-15 2023-05-19 武汉华星光电半导体显示技术有限公司 薄膜晶体管、电子装置及其制备方法及显示装置
CN114122015B (zh) * 2021-11-15 2023-08-22 武汉华星光电半导体显示技术有限公司 阵列基板及其制造方法、显示面板
WO2023097720A1 (zh) * 2021-11-30 2023-06-08 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
WO2023108754A1 (zh) * 2021-12-17 2023-06-22 Tcl华星光电技术有限公司 阵列基板及显示面板
WO2024060366A1 (zh) * 2022-09-23 2024-03-28 武汉华星光电技术有限公司 显示面板

Also Published As

Publication number Publication date
WO2018214485A1 (zh) 2018-11-29
CN107221501B (zh) 2020-03-10
US11114474B2 (en) 2021-09-07
US20210210528A1 (en) 2021-07-08

Similar Documents

Publication Publication Date Title
CN107221501A (zh) 垂直型薄膜晶体管及其制备方法
CN107068725B (zh) 有源矩阵有机发光二极管背板及其制造方法
CN102768992B (zh) 一种薄膜晶体管驱动背板的制作方法
CN103489876B (zh) 一种阵列基板及其制备方法、显示装置
CN103489827B (zh) 一种薄膜晶体管驱动背板及其制作方法、显示面板
CN106960881A (zh) 薄膜晶体管及其制备方法
CN106206620B (zh) 薄膜晶体管阵列基板及其制备方法和显示器件
KR20100130490A (ko) 어레이 기판 및 이의 제조방법
CN109300840A (zh) 显示基板及其制造方法、显示装置
CN108538860A (zh) 顶栅型非晶硅tft基板的制作方法
CN103018977B (zh) 一种阵列基板及其制造方法
CN106783737A (zh) 阵列基板及其制造方法、显示面板、显示装置
CN104808408B (zh) 一种coa基板、显示装置以及coa基板的制作方法
US11204532B2 (en) Wiring structure, display substrate, display device and method for fabricating display substrate
JP4808654B2 (ja) アレイ回路基板の製造方法
CN105068335A (zh) 一种ffs阵列基板的制造方法
CN104241296B (zh) 一种阵列基板及其制作方法和显示装置
CN103258745A (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
CN104867877A (zh) 一种阵列基板及其制作方法、显示面板和显示装置
CN104916649A (zh) 阵列基板及其制造方法
JP2017535961A (ja) 薄膜トランジスタ基板の製造方法及び製造装置
WO2019095562A1 (zh) Tft基板的制作方法
CN107275343B (zh) 底栅型tft基板的制作方法
CN102810558B (zh) 薄膜晶体管、阵列基板及其制作方法和液晶显示器
CN109599363B (zh) 一种阵列基板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant