CN106298879B - 顶栅和垂直结构tft的制作方法 - Google Patents

顶栅和垂直结构tft的制作方法 Download PDF

Info

Publication number
CN106298879B
CN106298879B CN201610861764.9A CN201610861764A CN106298879B CN 106298879 B CN106298879 B CN 106298879B CN 201610861764 A CN201610861764 A CN 201610861764A CN 106298879 B CN106298879 B CN 106298879B
Authority
CN
China
Prior art keywords
layer
oxide semiconductor
deposition
active layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610861764.9A
Other languages
English (en)
Other versions
CN106298879A (zh
Inventor
李民
陶洪
徐苗
王磊
徐华
邹建华
彭俊彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GUANGZHOU NEW VISION OPTOELECTRONIC CO Ltd
Original Assignee
GUANGZHOU NEW VISION OPTOELECTRONIC CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GUANGZHOU NEW VISION OPTOELECTRONIC CO Ltd filed Critical GUANGZHOU NEW VISION OPTOELECTRONIC CO Ltd
Priority to CN201610861764.9A priority Critical patent/CN106298879B/zh
Publication of CN106298879A publication Critical patent/CN106298879A/zh
Application granted granted Critical
Publication of CN106298879B publication Critical patent/CN106298879B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及半导体制造领域,尤其涉及有源层材料、薄膜晶体管及垂直和顶栅结构TFT的制作方法,其分子式为(AO)x(BO)y(Ta2O5)z,其中0.70≤x+y≤0.99,0.01≤z≤0.30,且x+y+2z=1。A为镓、硅、铝、镁、钽、铪、镱、镍、锆、锡、磷、钒、砷、钛、铅、钾或镧系稀土元素中的任意一种或两种以上的任意组合,B为铟或锡中的任意一种或两种的任意组合,金属氧化物半导体有源层材料由于掺入Ta元素,有效地拓展了沟道制作的工艺窗口,以获得高性能的金属氧化物薄膜晶体管,1、掺钽的金属氧化物半导体材料能承受更高的工艺温度,如PECVD钝化层工艺的沉积温度,仍然能保持较好的TFT特性,2、掺钽的金属氧化物半导体材料还能有效地抵抗等离子体轰击作用,可大大地提高薄膜晶体管的器件稳定性。

Description

顶栅和垂直结构TFT的制作方法
技术领域
本发明涉及半导体制造领域,尤其涉及一种有源层材料、薄膜晶体管及垂直和顶栅结构TFT的制作方法。
背景技术
近年来,随着新型平板显示(FPD)产业的迅猛发展,作为FPD核心技术的薄膜晶体管(TFT)背板技术也在经历着深刻的变革。金属氧化物TFT(MOTFT)以其高迁移率、工艺简单、成本低、大面积均匀性高等优点逐渐代替传统的非晶硅(a-Si)TFT和低温多晶硅(LTPS)TFT,而成为业界的新焦点。高分辨率的显示器件更是平板显示技术的趋势之一。而顶栅结构的TFT是实现大尺寸高分辨背板技术的重要手段。在顶栅结构的TFT器件制作工艺中,首先沉积一层有源层,之后在其上方沉积一层绝缘层(GI),而GI的沉积温度尤为关键。首先,GI的沉积温度不能过高,否则会导致下方的有源层材料出现高导的现象;另一方面,如果GI的沉积温度过低,将会严重影响GI自身的薄膜质量,最终会导致TFT器件的漏电流过大。
另外,金属氧化物薄膜晶体管还广泛应用于集成电路的设计中,而较低的工作电压正是能否实现这些电路结构的关键所在。通常而言,降低驱动电压的实现往往要求TFT器件向小型化方向发展,例如减少GI的厚度和利用先进电子光刻技术缩短沟道长度。从先前各个科研机构的研究表明,氧化物TFT的沟道长度可以降至非常小的距离而不影响TFT器件性能。
发明内容
本发明的目的之一在于避免现有技术的不足之处而提供一种用于金属氧化物薄膜晶体管的有源层材料,该有源层材料能抵抗PECVD高温和plasma效应,抵抗等离子体轰击;
本发明的目的之二在于避免现有技术的不足之处而提供一种薄膜晶体管,该薄膜晶体管性能较为稳定;
本发明的目的之三在于避免现有技术的不足之处而提供一种顶栅结构TFT的制作方法,该方法利用常规的工艺光刻制程来实现低驱动电压的TFT结构;
本发明的目的之四在于避免现有技术的不足之处而提供一种垂直结构TFT的制作方法,该方法利用常规的工艺光刻制程来实现低驱动电压的TFT结构。
本发明的上述目的通过如下技术手段实现。
一种有源层材料,其分子式为(AO)x(BO)y(Ta2O5)z,其中0.70≤x+y≤0.99,0.01≤z≤0.30,且x+y+2z=1;A为镓、硅、铝、镁、钽、铪、镱、镍、锆、锡、磷、钒、砷、钛、铅、钾或镧系稀土元素中的任意一种或两种以上的任意组合,B为铟或锡中的任意一种或两种的组合。
一种薄膜晶体管,包括有源层,有源层包括一层或多层不同成分的氧化物半导体薄膜,有源层表面层为等离子隔绝层,等离子隔绝层为含有钽掺杂的氧化物半导体薄膜。
进一步,含有钽掺杂的氧化物半导体薄膜的载流子浓度为1016—1018cm-3,迁移率为1—50cm2/Vs,在经过SF6,C3F8,CF4,Ar,N2,SiH4,NH3,N2O,O2,Cl2工艺气体产生的高温等离子体轰击,持续时间30s—600s后,载流子浓度为1016—1018cm-3
进一步,含有钽掺杂的氧化物半导体薄膜厚度为2nm—50nm。
进一步,采用顶栅结构、背沟道刻蚀结构或垂直结构。
一种顶栅结构TFT的制作方法,包括以下步骤,
步骤一、在衬底上制备缓冲层;
步骤二、在缓冲层上沉积含有钽掺杂的氧化物半导体薄膜,然后图形化含有钽掺杂的氧化物半导体薄膜作为有源层;
步骤三、在有源层上连续沉积第一绝缘层和第一金属层,分别作为栅极绝缘层和栅极电极,图形化栅极电极,并利用栅极电极,采用自对准的方法,图形化栅极绝缘层;
步骤四、沉积并图形化第三绝缘层作为钝化层;
步骤五、在钝化层上沉积并图形化第二金属层,作为源漏电极层。
优选的,薄膜沉积方法包括物理气相沉积,化学气相沉积,原子层沉积,激光沉积。
优选的,衬底包括具有缓冲层的玻璃衬底,以及具有水氧阻隔层的柔性衬底。
一种垂直结构TFT的制作方法,包括以下步骤,
步骤一、在衬底上制备缓冲层;
步骤二、在缓冲层上沉积源极金属层;
步骤三、在源极金属层上沉积隔离层;
步骤四、在隔离层上沉积漏极金属层;
步骤五、在漏极金属层上沉积含有钽掺杂的氧化物半导体薄膜作为有源层;
步骤六、在含有钽掺杂的氧化物半导体薄膜上沉积栅极绝缘层;
步骤七、在栅极绝缘层上沉积栅极电极。
进一步,薄膜沉积方法包括物理气相沉积、化学气相沉积、原子层沉积和激光沉积。
本发明的有益效果是:
一种有源层材料,金属氧化物半导体有源层材料由于掺入Ta元素,有效地拓展了沟道制作的工艺窗口,以获得高性能的金属氧化物薄膜晶体管,1、掺钽的金属氧化物半导体材料能承受更高的工艺温度,如PECVD钝化层工艺的沉积温度,仍然能保持较好的TFT特性,2、掺钽的金属氧化物半导体材料还能有效地抵抗等离子体轰击作用,可大大地提高薄膜晶体管的器件稳定性;
一种薄膜晶体管,其性能较为稳定;
一种顶栅结构和垂直结构TFT的制作方法,降低驱动电压的实现往往要求TFT器件向小型化方向发展,例如减少绝缘层的厚度和利用先进电子光刻技术缩短沟道长度,掺钽的金属氧化物半导体材料的上述特点导致掺钽的金属氧化物半导体可以用于顶栅结构TFT以及垂直结构TFT等结构,采用本发明的顶栅结构和垂直结构TFT的制作方法,有利于制作短沟道器件,实现高分辨的平板显示器件。
附图说明:
图1为本发明所述的顶栅结构TFT的步骤一的结构图;
图2为本发明所述的顶栅结构TFT的步骤二的结构图;
图3为本发明所述的顶栅结构TFT的步骤三沉积栅极绝缘层的结构图;
图4为本发明所述的顶栅结构TFT的步骤三沉积栅极电极的结构图;
图5为本发明所述的顶栅结构TFT的步骤四的结构图;
图6为本发明所述的顶栅结构TFT的步骤五的结构图;
图7为本发明所述的垂直结构TFT的步骤一的结构图;
图8为本发明所述的垂直结构TFT的步骤二的结构图;
图9为本发明所述的垂直结构TFT的步骤三的结构图;
图10为本发明所述的垂直结构TFT的步骤四的结构图;
图11为本发明所述的垂直结构TFT的步骤五的结构图;
图12为本发明所述的垂直结构TFT的步骤六的结构图;
图13为本发明所述的垂直结构TFT的步骤七的结构图。
其中图1至图13中包括有:
1——衬底、 2——缓冲层、
3——有源层、 4——栅极绝缘层、
5——栅极电极、 6——钝化层、
7——源漏电极层、 8——源极金属层、
9——隔离层、 10——漏极金属层。
具体实施方式
结合以下实施例对本发明作进一步描述。
实施例1。
如图1至13所示,一种有源层材料,其分子式为(AO)x(BO)y(Ta2O5)z,其中0.70≤x+y≤0.99,0.01≤z≤0.30,且x+y+2z=1;A为镓、硅、铝、镁、钽、铪、镱、镍、锆、锡、磷、钒、砷、钛、铅、钾或镧系稀土元素中的任意一种或两种以上的任意组合,B为铟或锡中的任意一种或两种的组合。
一种薄膜晶体管,包括有源层,有源层包括一层或多层不同成分的氧化物半导体薄膜,有源层表面层为等离子隔绝层,等离子隔绝层为含有钽掺杂的氧化物半导体薄膜。
含有钽掺杂的氧化物半导体薄膜的载流子浓度为1016—1018cm-3,迁移率为1—50cm2/Vs,在经过SF6,C3F8,CF4,Ar,N2,SiH4,NH3,N2O,O2,Cl2工艺气体产生的高温等离子体轰击,持续时间30s—600s后,载流子浓度为1016—1018cm-3。含有钽掺杂的氧化物半导体薄膜厚度为2nm—50nm。采用顶栅结构、背沟道刻蚀结构或垂直结构。
一种顶栅结构TFT的制作方法,包括以下步骤,步骤一、如图1所示,在衬底上制备缓冲层;步骤二、如图2所示,在缓冲层上沉积含有钽掺杂的氧化物半导体薄膜,然后图形化含有钽掺杂的氧化物半导体薄膜作为有源层;步骤三、如图3、图4所示,在有源层上连续沉积第一绝缘层和第一金属层,分别作为栅极绝缘层和栅极电极,图形化栅极电极,并利用栅极电极,采用自对准的方法,图形化栅极绝缘层;步骤四、如图5所示,沉积并图形化第三绝缘层作为钝化层;步骤五、如图6所示,在钝化层上沉积并图形化第二金属层,作为源漏电极层。薄膜沉积方法包括物理气相沉积,化学气相沉积,原子层沉积,激光沉积。衬底包括具有缓冲层的玻璃衬底,以及具有水氧阻隔层的柔性衬底。
一种垂直结构TFT的制作方法,包括以下步骤,步骤一、如图7所示,在衬底上制备缓冲层;步骤二、如图8所示,在缓冲层上沉积源极金属层;步骤三、如图9所示,在源极金属层上沉积隔离层;步骤四、如图10所示,在隔离层上沉积漏极金属层;步骤五、如图11所示,在漏极金属层上沉积含有钽掺杂的氧化物半导体薄膜作为有源层;步骤六、如图12所示,在含有钽掺杂的氧化物半导体薄膜上沉积栅极绝缘层;步骤七、如图13所示,在栅极绝缘层上沉积栅极电极。薄膜沉积方法包括物理气相沉积、化学气相沉积、原子层沉积和激光沉积。
实施例2。
一种有源层材料,其分子式为(AO)x(BO)y(Ta2O5)z,其中0.70≤x+y≤0.99,0.01≤z≤0.30,且x+y+2z=1。A为镓,B为铟。
一种薄膜晶体管,包括有源层,有源层包括一层或多层不同成分的氧化物半导体薄膜,有源层表面层为等离子隔绝层,等离子隔绝层为含有钽掺杂的氧化物半导体薄膜。
含有钽掺杂的氧化物半导体薄膜的载流子浓度为1016—1018cm-3,迁移率为1—50cm2/Vs,在经过SF6,C3F8,CF4,Ar,N2,SiH4,NH3,N2O,O2,Cl2等工艺气体产生的高温等离子体轰击,持续时间30s—600s后,载流子浓度为1016—1018cm-3。含有钽掺杂的氧化物半导体薄膜厚度为20nm。为顶栅结构。
一种有源层材料,金属氧化物半导体有源层材料由于掺入Ta元素,有效地拓展了沟道制作的工艺窗口,以获得高性能的金属氧化物薄膜晶体管,1、掺钽的金属氧化物半导体材料能承受更高的工艺温度,如PECVD钝化层6工艺的沉积温度,仍然能保持较好的TFT特性,2、掺钽的金属氧化物半导体材料还能有效地抵抗等离子体轰击作用,可大大地提高薄膜晶体管的器件稳定性;一种薄膜晶体管,其性能较为稳定。
实施例3。
一种有源层材料,其分子式为(AO)x(BO)y(Ta2O5)z,其中0.70≤x+y≤0.99,0.01≤z≤0.30,且x+y+2z=1。A为硅,B为锡。一种有源层材料,金属氧化物半导体有源层材料由于掺入Ta元素,有效地拓展了沟道制作的工艺窗口,以获得高性能的金属氧化物薄膜晶体管,1、掺钽的金属氧化物半导体材料能承受更高的工艺温度,如PECVD钝化层6工艺的沉积温度,仍然能保持较好的TFT特性,2、掺钽的金属氧化物半导体材料还能有效地抵抗等离子体轰击作用,可大大地提高薄膜晶体管的器件稳定性。
实施例4。
一种有源层材料,其分子式为(AO)x(BO)y(Ta2O5)z,其中0.70≤x+y≤0.99,0.01≤z≤0.30,且x+y+2z=1。A为铝,B为铟。一种有源层材料,金属氧化物半导体有源层材料由于掺入Ta元素,有效地拓展了沟道制作的工艺窗口,以获得高性能的金属氧化物薄膜晶体管,1、掺钽的金属氧化物半导体材料能承受更高的工艺温度,如PECVD钝化层6工艺的沉积温度,仍然能保持较好的TFT特性,2、掺钽的金属氧化物半导体材料还能有效地抵抗等离子体轰击作用,可大大地提高薄膜晶体管的器件稳定性。
实施例5。
如图1至图6所示,一种顶栅结构TFT的制作方法,包括以下步骤,
步骤一、如图1所示,在衬底1上制备缓冲层2;
步骤二、如图2所示,在缓冲层2上沉积含有钽掺杂的氧化物半导体薄膜,然后图形化含有钽掺杂的氧化物半导体薄膜作为有源层3;
步骤三、如图3、图4所示,在有源层3上连续沉积第一绝缘层和第一金属层,分别作为栅极绝缘层4和栅极电极5,图形化栅极电极5,并利用栅极电极5,采用自对准的方法,图形化栅极绝缘层4;
步骤四、如图5所示,沉积并图形化第三绝缘层作为钝化层6;
步骤五、如图6所示,在钝化层6上沉积并图形化第二金属层,作为源漏电极层7;
优选的,薄膜沉积方法包括物理气相沉积,化学气相沉积,原子层沉积,激光沉积。
优选的,衬底1包括具有缓冲层2的玻璃衬底,以及具有水氧阻隔层的柔性衬底。
一种顶栅结构TFT的制作方法,降低驱动电压的实现往往要求TFT器件向小型化方向发展,例如减少绝缘层的厚度和利用先进电子光刻技术缩短沟道长度,掺钽的金属氧化物半导体材料的上述特点导致掺钽的金属氧化物半导体可以用于顶栅结构TFT以及垂直结构TFT等结构,采用本发明的顶栅结构和垂直结构TFT的制作方法,有利于制作短沟道器件,实现高分辨的平板显示器件。
实施例6。
如图7至图13所示,一种垂直结构TFT的制作方法,包括以下步骤,
步骤一、如图7所示,在衬底1上制备缓冲层2;
步骤二、如图8所示,在缓冲层2上沉积源极金属层8;
步骤三、如图9所示,在源极金属层8上沉积隔离层9;
步骤四、如图10所示,在隔离层9上沉积漏极金属层10;
步骤五、如图11所示,在漏极金属层10上沉积含有钽掺杂的氧化物半导体薄膜作为有源层3;
步骤六、如图12所示,在含有钽掺杂的氧化物半导体薄膜上沉积栅极绝缘层4;
步骤七、如图13所示,在栅极绝缘层4上沉积栅极电极5。
进一步,薄膜沉积方法包括物理气相沉积,化学气相沉积,原子层沉积,激光沉积。
一种垂直结构TFT的制作方法,降低驱动电压的实现往往要求TFT器件向小型化方向发展,例如减少绝缘层的厚度和利用先进电子光刻技术缩短沟道长度,掺钽的金属氧化物半导体材料的上述特点导致掺钽的金属氧化物半导体可以用于顶栅结构TFT以及垂直结构TFT等结构,采用本发明的顶栅结构和垂直结构TFT的制作方法,有利于制作短沟道器件,实现高分辨的平板显示器件。
最后应当说明的是,以上实施例仅用以说明本发明的技术方案而非对本发明保护范围的限制,尽管参照较佳实施例对本发明作了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的实质和范围。

Claims (7)

1.一种顶栅结构TFT的制作方法,其特征在于:包括以下步骤,
步骤一、在衬底上制备缓冲层;
步骤二、在所述缓冲层上沉积含有钽掺杂的氧化物半导体薄膜,然后图形化含有钽掺杂的氧化物半导体薄膜作为有源层;
步骤三、在所述有源层上连续沉积第一绝缘层和第一金属层,分别作为栅极绝缘层和栅极电极,图形化栅极电极,并利用栅极电极,采用自对准的方法,图形化栅极绝缘层;
步骤四、沉积并图形化第三绝缘层作为钝化层;
步骤五、在所述钝化层上沉积并图形化第二金属层,作为源漏电极层;
所述有源层包括一层或多层不同成分的氧化物半导体薄膜;
有源层材料的分子式为(AO)x(BO)y(Ta2O5)z,其中0.70≤x+y≤0.99,0.01≤z≤0.30,且x+y+2z=1;A为镓、硅、铝、镁、钽、铪、镱、镍、锆、锡、磷、钒、砷、钛、铅、钾或镧系稀土元素中的任意一种或两种以上的任意组合,B为铟或锡中的任意一种或两种的组合;
所述有源层表面层为等离子隔绝层,所述等离子隔绝层为含有钽掺杂的氧化物半导体薄膜;
所述含有钽掺杂的氧化物半导体薄膜的载流子浓度为1016—1018cm-3,迁移率为1—50cm2/Vs,在经过SF6,C3F8,CF4,Ar,N2,SiH4,NH3,N2O,O2,Cl2工艺气体产生的高温等离子体轰击,持续时间30s—600s后,载流子浓度为1016—1018cm-3
2.根据权利要求1所述的顶栅结构TFT的制作方法,其特征在于:沉积的方法为物理气相沉积,化学气相沉积,原子层沉积或者激光沉积。
3.根据权利要求2所述的顶栅结构TFT的制作方法,其特征在于:所述衬底包括具有缓冲层的玻璃衬底,以及具有水氧阻隔层的柔性衬底。
4.根据权利要求3所述的顶栅结构TFT的制作方法,其特征在于:所述含有钽掺杂的氧化物半导体薄膜厚度为2nm—50nm。
5.一种垂直结构TFT的制作方法,其特征在于:包括以下步骤,
步骤一、在衬底上制备缓冲层;
步骤二、在所述缓冲层上沉积源极金属层;
步骤三、在所述源极金属层上沉积隔离层;
步骤四、在所述隔离层上沉积漏极金属层;
步骤五、在所述漏极金属层上沉积有源层;
步骤六、在所述有源层上沉积栅极绝缘层;
步骤七、在所述栅极绝缘层上沉积栅极电极;
所述有源层包括一层或多层不同成分的氧化物半导体薄膜;
有源层材料的分子式为(AO)x(BO)y(Ta2O5)z,其中0.70≤x+y≤0.99,0.01≤z≤0.30,且x+y+2z=1;A为镓、硅、铝、镁、钽、铪、镱、镍、锆、锡、磷、钒、砷、钛、铅、钾或镧系稀土元素中的任意一种或两种以上的任意组合,B为铟或锡中的任意一种或两种的组合;
所述有源层表面层为等离子隔绝层,所述等离子隔绝层为含有钽掺杂的氧化物半导体薄膜;
所述含有钽掺杂的氧化物半导体薄膜的载流子浓度为1016—1018cm-3,迁移率为1—50cm2/Vs,在经过SF6,C3F8,CF4,Ar,N2,SiH4,NH3,N2O,O2,Cl2工艺气体产生的高温等离子体轰击,持续时间30s—600s后,载流子浓度为1016—1018cm-3
6.根据权利要求5所述的垂直结构TFT的制作方法,其特征在于:沉积的方法为物理气相沉积、化学气相沉积、原子层沉积或者激光沉积。
7.根据权利要求6所述的垂直结构TFT的制作方法,其特征在于:其特征在于:所述含有钽掺杂的氧化物半导体薄膜厚度为2nm—50nm。
CN201610861764.9A 2016-09-27 2016-09-27 顶栅和垂直结构tft的制作方法 Active CN106298879B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610861764.9A CN106298879B (zh) 2016-09-27 2016-09-27 顶栅和垂直结构tft的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610861764.9A CN106298879B (zh) 2016-09-27 2016-09-27 顶栅和垂直结构tft的制作方法

Publications (2)

Publication Number Publication Date
CN106298879A CN106298879A (zh) 2017-01-04
CN106298879B true CN106298879B (zh) 2019-08-30

Family

ID=57716610

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610861764.9A Active CN106298879B (zh) 2016-09-27 2016-09-27 顶栅和垂直结构tft的制作方法

Country Status (1)

Country Link
CN (1) CN106298879B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107221501B (zh) * 2017-05-26 2020-03-10 京东方科技集团股份有限公司 垂直型薄膜晶体管及其制备方法
CN108987283A (zh) * 2018-06-22 2018-12-11 中山大学 一种镓锡氧化物半导体薄膜晶体管及其制备方法和应用
CN108987470B (zh) * 2018-07-16 2021-01-01 华南理工大学 薄膜晶体管、显示面板及薄膜晶体管的制作方法
CN109638070B (zh) * 2018-12-12 2021-01-15 广州新视界光电科技有限公司 氧化物半导体材料、薄膜晶体管及制备方法和显示面板
CN110767745A (zh) * 2019-09-18 2020-02-07 华南理工大学 复合金属氧化物半导体及薄膜晶体管与应用
CN115084275A (zh) * 2021-03-15 2022-09-20 京东方科技集团股份有限公司 金属氧化物TFT及制造方法、x射线探测器和显示面板
CN117355947A (zh) * 2022-02-17 2024-01-05 京东方科技集团股份有限公司 金属氧化物薄膜晶体管、阵列基板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794652A (zh) * 2014-02-25 2014-05-14 华南理工大学 金属氧化物半导体薄膜晶体管及其制备方法
CN105633170A (zh) * 2016-02-23 2016-06-01 广州新视界光电科技有限公司 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100075026A (ko) * 2008-12-24 2010-07-02 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794652A (zh) * 2014-02-25 2014-05-14 华南理工大学 金属氧化物半导体薄膜晶体管及其制备方法
CN105633170A (zh) * 2016-02-23 2016-06-01 广州新视界光电科技有限公司 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置

Also Published As

Publication number Publication date
CN106298879A (zh) 2017-01-04

Similar Documents

Publication Publication Date Title
CN106298879B (zh) 顶栅和垂直结构tft的制作方法
CN102956681B (zh) 薄膜器件
JP2022010017A (ja) 半導体装置
CN102842619B (zh) 一种半导体装置及其制造方法
CN103311130B (zh) 一种非晶金属氧化物薄膜晶体管及其制备方法
CN102723279A (zh) 一种金属氧化物薄膜晶体管的制作方法
CN106531782A (zh) 一种金属氧化物薄膜晶体管及其制备方法
CN106756877B (zh) C轴结晶igzo薄膜及其制备方法
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
CN103730414A (zh) 薄膜晶体管基板的制造方法
CN110416087A (zh) 具有钝化增强层的金属氧化物薄膜晶体管及其制作方法
CN106971944A (zh) 金属氧化物薄膜晶体管的制备方法及其结构
US20210082965A1 (en) Method for Manufacturing Thin Film Transistor, Thin Film Transistor, and Display Apparatus
CN104916546A (zh) 阵列基板的制作方法及阵列基板和显示装置
JP5615442B2 (ja) 薄膜電極および薄膜スタックを堆積させる方法
JP2010222214A (ja) 金属酸化物薄膜及びその製造方法
CN103996717B (zh) 薄膜晶体管及其制作方法、显示基板和显示装置
US20160181290A1 (en) Thin film transistor and fabricating method thereof, and display device
CN107104151A (zh) 一种双栅电极金属氧化物薄膜晶体管及其制备方法
Nguyen et al. Bias–stress-induced threshold voltage shift dependence of negative charge trapping in the amorphous indium tin zinc oxide thin-film transistors
CN106298880B (zh) 氧化物薄膜及制备方法、晶体管及制备方法、显示背板
CN102651399A (zh) 微晶非晶硅复合型薄膜晶体管及其制造方法
US9397223B2 (en) Oxide thin film transistor with a metal oxide etch barrier layer, method of manufacturing the same and display device
CN103236400A (zh) 低温多晶硅薄膜制作方法、薄膜晶体管制作方法
CN104934444B (zh) 共平面型氧化物半导体tft基板结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant