CN102956681B - 薄膜器件 - Google Patents

薄膜器件 Download PDF

Info

Publication number
CN102956681B
CN102956681B CN201210286625.XA CN201210286625A CN102956681B CN 102956681 B CN102956681 B CN 102956681B CN 201210286625 A CN201210286625 A CN 201210286625A CN 102956681 B CN102956681 B CN 102956681B
Authority
CN
China
Prior art keywords
oxide semiconductor
semiconductor film
source
drain electrode
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210286625.XA
Other languages
English (en)
Other versions
CN102956681A (zh
Inventor
竹知和重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Tianma Japan Ltd
Original Assignee
NLT Technologeies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NLT Technologeies Ltd filed Critical NLT Technologeies Ltd
Publication of CN102956681A publication Critical patent/CN102956681A/zh
Application granted granted Critical
Publication of CN102956681B publication Critical patent/CN102956681B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

本发明涉及一种薄膜器件。使用氧化物半导体膜的TFT存在的问题是会在源‑漏电极执行等离子体蚀刻之后在氧化物半导体膜的表面区域中产生氧缺乏并增大关断电流。公开一种TFT，其包括：在作为衬底的绝缘衬底上的栅电极；在栅电极上的栅极绝缘膜；在栅极绝缘膜上的氧化物半导体膜；以及在氧化物半导体膜上的源/漏电极，该TFT的特征在于包含至少氟或氯的表面层存在于氧化物半导体膜的没有与源/漏电极重叠的部分中。

Description

薄膜器件
相关申请交叉引用
本申请基于2011年8月12日提交的日本专利申请2011-177305并要求其优先权，在此并入其全部内容作为参考。
技术领域
本发明涉及一种诸如氧化物半导体薄膜晶体管的薄膜器件，其使用氧化物半导体薄膜作为有源层。以下将该薄膜晶体管称为“TFT”，并且将主要由铟(In)、镓(Ga)、锌(Zn)和氧(O)构成的氧化物半导体称为“IGZO (In-Ga-Zn-O)”。
背景技术
对于其中氧化物半导体膜用于有源层的TFT，其场效应迁移率比常规非晶硅TFT高约一个位数。而且，在照射可见光时关断电流的增加非常小。因此，可获得高开关比。通过利用这种特性，广泛开展使用氧化物半导体TFT用于像素驱动元件的高性能液晶显示器和有机EL显示器的研究和开发。
氧化物半导体膜的另一特性是具有多种组成，从而正在开展诸如IGZO膜、Zn-O膜、In-Si-O膜以及Zn-Sn-O膜的各种氧化物半导体膜的研究和开发。虽然正在进行对于各种材料的研究，但是至少包含铟（In）或锌（Zn）的薄膜仍然是用作能够提供优良TFT特性的氧化物半导体膜的主流。
而且，与使用硅基薄膜的情况相比，还可能在低温下利用氧化物半导体薄膜生成优良的薄膜。还进行测试以利用低温沉积薄膜并通过在塑料衬底上形成氧化物半导体TFT而实现柔性显示器。
以下将描述作为有关技术的现有技术文献。
对于使用氧化物半导体薄膜的TFT来说，Nomura等人首先报导了使用IGZO膜作为半导体有源层的TFT（Nomura等人，Nature，vol.432，p.488,(2004):非专利文献1）。该文献报导了一种方法，其采用通过使用氟基气体的等离子体蚀刻作为氧化物半导体TFT的源/漏金属电极的图案化方法。
C-J.Kim等人通过使用Ar气和SF6气的混合气体等离子体蚀刻由Ti构成的源/漏电极而生成使用IGZO膜作为有源层的氧化物半导体TFT（C-J.Kim等人，Electrochemical andSolid-State Letters.Vol.12,H95,(2009):非专利文献2）。在该文献中，公开了在蚀刻由Ti构成的源/漏电极时，TFT的关断电流由于在IGZO薄膜的顶面（TFT的背沟道）形成氧缺乏（oxygen deficit）层而显著增加。而且，还公开需要执行蚀刻以通过盐酸溶液移除氧缺乏层，以便降低增大的关断电流。
而且，Kumomi等人报导了使用由Mo构成的源/漏电极的IGZO氧化物半导体TFT（Kumomi等人，Journal of Display Technology,vol.5,531(2009):非专利文献3）。在该文献中指出通过使用CF4气体等离子体蚀刻由Mo构成的源/漏电极之后在背沟道表面上残留颗粒表面层，而这可能是造成TFT特性的不稳定性的原因。也利用盐酸溶液通过执行蚀刻来移除该表面层以实现稳定的特性。
T.Arai等人报导在氧化物半导体膜和源/漏电极之间的界面中存在界面层（T.Arai等人，SID′10Technical Digest,69-2,(2010):非专利文献4）。该文献公开了无氧的IGZO层与TiOx层一同存在于作为源/漏电极的Ti和作为氧化物半导体膜的IGZO膜之间的界面中。但是该文献并未提及有关IGZO膜表面的表面层的内容。
氧化物半导体TFT的源/漏电极的蚀刻公开于日本未审查专利公开2009-260378（专利文献1）中。该文献公开了利用含氟或氯的气体执行对氧化物半导体TFT沟道的蚀刻的制造方法。但是该文献中并未提及有关被蚀刻的氧化物半导体膜的表面层的内容，并且不能控制该表面层。
日本未审查专利公开2010-056542（专利文献2）和日本未审查专利公开2010-056539（专利文献3）也公开了在氧化物半导体膜和源/漏电极之间存在界面层的结构。上述文献公开了高载流子密度的缓冲层存在于在源/漏电极和IGZO膜之间的界面中的结构。缓冲层是通过具有高氧缺乏密度的IGZO膜以及IGZO膜和源-漏金属的合金形成的层，其通过单独沉积而实现。但是上述文献中并未提及有关IGZO膜表面的表面层的内容。
在C-J.Kim等人的报导（非专利文献2）中，在蚀刻作为用于沉积在岛状IGZO膜的顶部上的源/漏电极的金属材料Ti时使用SF6气体的等离子体作为氟基气体。此外，当进行等离子蚀刻时，将衬底置于阴极电极侧上。在以此方式制作的氧化物半导体TFT中，如上所述，因为氧缺乏层形成在背沟道附近，因此关断电流增大。因此，需要利用盐酸执行蚀刻来移除氧缺乏层。使用盐酸的上述蚀刻导致工艺成本增加。而且，会出现这样一个问题，即因为难以选择性蚀刻Ti电极和IGZO膜，则由于IGZO膜的过蚀刻而导致良率显著降低。这种问题还存在于Kumomi等人的情况（非专利文献3）中。
如上所述，氧化物半导体TFT存在的问题是因为由于氧耗尽造成的低阻层趋向于形成在氧化物半导体膜的表面上，而使得关断电流变大。因此，如何抑制氧缺乏层的产生是一个问题。
此外，对于上述有关技术来说，当存在于在氧化物半导体膜和源/漏电极之间的界面中的界面层单独形成时，会增加工艺成本。此外，界面层是低阻层，从而需要通过蚀刻移除氧化物半导体膜和源/漏电极没有相互重叠的部分中的界面层。但是，界面层和氧化物半导体膜的组成相似。因此，难于通过蚀刻而仅选择性移除界面层，从而通过蚀刻的移除操作成为导致良率降低的原因。
如上所述，有关技术的使用氧化物半导体膜的氧化物半导体TFT的问题是，因为在执行源/漏电极的等离子蚀刻之后在氧化物半导体膜的表面区域中会产生氧耗尽，使得关断电流变大。使用诸如盐酸的酸溶液执行蚀刻以移除氧缺乏层以便克服这种问题。但是，这会导致良率降低并增加成本。
本发明采用以下结构来克服这种问题。
发明内容
根据本发明的一个示例性方面的薄膜器件是如下的薄膜器件，其包括在衬底上的栅电极、在栅电极上的栅极绝缘膜、在栅极绝缘膜上的氧化物半导体膜以及在氧化物半导体膜上的源/漏电极，其中包含至少氟或氯的表面层存在于氧化物半导体膜在构成源/漏电极的源电极和漏电极之间的部分中。
根据本发明另一示例性方面的薄膜器件的制造方法是如下的薄膜器件制造方法，该方法包括：在衬底上形成栅电极；在栅电极上形成栅极绝缘膜；在栅极绝缘膜上形成氧化物半导体膜；在氧化物半导体膜上沉积将作为源/漏电极的金属层；以及通过使用至少氟基气体或氯基气体选择性地执行金属层的等离子体蚀刻，由此在氧化物半导体膜上形成源/漏电极以及在构成源/漏电极的源电极和漏电极之间的氧化物半导体膜上形成包含至少氟或氯的表面层。
附图说明
图1是示出根据第一示例性实施例的氧化物半导体TFT结构的截面图；
图2是示出根据第一示例性实施例的氧化物半导体TFT的传输特性的曲线图；
图3是示出根据第二示例性实施例的氧化物半导体TFT结构的截面图；
图4是示出Ti和F相对于自根据第二示例性实施例的氧化物半导体TFT的IGZO膜表面的深度方向的浓度分布的曲线图；
图5是示出根据第三示例性实施例的氧化物半导体TFT结构的截面图；
图6是示出根据第四示例性实施例的氧化物半导体TFT结构的截面图；
图7是示出根据第五示例性实施例的氧化物半导体TFT结构的截面图；以及
图8是示出根据第六示例性实施例的氧化物半导体TFT结构的截面图；
具体实施方式
以下参考附图描述实施本发明的模式（以下称为“示例性实施例”）。在本说明书和附图中，相同的附图标记基本上用于表示相同的结构元件。附图中的形状图示为易于本领域技术人员理解，且其尺寸和比例不必对应于实际的尺寸和比例。此外，“第二组成元件位于第一组成元件上”的情况包括：“第二组成元件位于第一组成元件上，同时彼此接触”的情况；“另一组成元件位于第一组成元件上，且第二组成元件进一步位于其上”的情况；“第二组成元件位于第一组成元件的整个部分上”的情况；以及“第二组成元件仅位于第一组成元件的一部分上”的情况。此外，在各个示例性实施例中，将描述氧化物半导体TFT（以下简称为“TFT”）作为根据本发明的薄膜器件的实例。
（第一示例性实施例）
图1是示出根据第一示例性实施例的沟道蚀刻型TFT 101的截面图。TFT 101包括：在作为衬底的绝缘衬底10上的栅电极11；在栅电极11上的栅极绝缘膜12；在栅极绝缘膜12上的氧化物半导体膜13；以及在氧化物半导体膜13上的源/漏电极14。TFT 101的特征在于包含至少氟或氯的表面层15存在于氧化物半导体膜13的没有与源/漏电极14重叠的一部分中（例如在构成源/漏电极14的源电极14s和漏电极14d之间的氧化物半导体膜13上）。
以下将描述TFT 101的制造方法的实例。首先，在绝缘衬底10上形成栅电极11，在栅电极11上形成栅极绝缘膜12，以及在栅极绝缘膜12上形成氧化物半导体膜13。
随后，在氧化物半导体膜13上沉积将要作为源/漏电极14的金属层，并且使用至少氟基气体或氯基气体对金属层选择性地执行等离子体蚀刻。由此在氧化物半导体膜13上形成源/漏电极14，并且同时在氧化物半导体膜13的没有与源/漏电极14重叠的一部分中（例如在构成源/漏电极14的源电极14s和漏电极14d之间的氧化物半导体膜13上）形成至少包含氟或氯的表面层15。
换言之，如图1中所示，栅电极11形成在绝缘衬底10上，并且栅极绝缘膜12沉积在栅电极11上。岛状氧化物半导体膜13进一步形成在栅极绝缘膜12上。源/漏电极14形成在岛状氧化物半导体膜13上。注意到包含氟或氯的表面层15存在于氧化物半导体膜13的没有与源/漏电极14重叠的一部分的顶面附近。这就是第一示例性实施例的要点。此外，沉积钝化膜16以覆盖TFT 101的整个部分。注意到名称“沟道蚀刻”实际上来源于通过执行蚀刻来图案化源/漏电极14来分离源极和漏极以形成沟道。
通过参考图1将更详细地描述第一示例性实施例。
通过溅射方法在作为绝缘衬底10的玻璃衬底上形成Al膜，并且将Al膜图案化为所需形状以形成栅电极11。随后，通过等离子体CVD方法沉积作为栅极绝缘膜12的氧化硅膜。随后，通过溅射方法沉积作为氧化物半导体膜13的IGZO膜，并且将IGZO膜图案化成所需的岛状。对于氧化物半导体膜13，期望其包含至少In或Zn。例如，还能够使用除IGZO膜之外的任何氧化物半导体膜，例如ZnO膜、In-Zn-O膜、In-Si-O膜以及Al-Zn-Sn-O膜。
此外，通过溅射方法沉积作为源/漏电极金属的钼（Mo）。随后，通过使用例如SF6气体或CF4气体的等离子体的氟基气体等离子体将Mo蚀刻成所需形状，以形成源/漏电极14。重要的是在该蚀刻时，含氟的表面层15形成在IGZO膜的表面上。
能够使用在平行电极板之间产生等离子体的电容耦合等离子体源作为等离子体蚀刻方法。期望通过将衬底置于平行电极板的阳极侧上（即地电势侧上）的电极上来执行等离子体蚀刻。
当通过将衬底置于阴极侧（即，产生大的负自偏压的一侧）的电极上执行蚀刻时，通过大的负自偏压加速的等离子体中的高能正离子会损坏蚀刻表面。因此，氧离开IGZO膜的表面，从而产生氧缺乏层。例如，IGZO的化学计量组成是InGaZnO4，但是在表面上与In、Ga和Zn耦合的一部分氧分离，并且其变成InGaZnO4-x（此处x是小于4的任何数字）。这种氧缺乏层是低阻层，使得TFT的关断电流增大，如非专利文献2中所述。
第一示例性实施例的要点是其中在不产生这种氧缺乏层的情况下形成含氟的表面层15的结构。
能够使用除上述之外的CFH3气体、NF3气体等等作为氟基气体。此外，还能够使用通过混合任意上述气体而获得的混合气体或通过将诸如Ar或He的稀有气体或氧气加入上述气体而获得的混合气体。期望在蚀刻时将气体压力设定在0.5至50Pa的范围内。这是因为在气压低于0.5Pa时难于持续产生等离子体，并且在气压高于50Pa时，因为等离子体中的氟根与气体分子再耦合从而消失的几率变高而难于氟化表面。
还能够使用诸如Ti/Al合金/Ti的堆叠层结构作为源/漏电极金属。在这种情况下，通过使用Cl2、HCl、BCl3等作为含氯气体而将源/漏电极14图案化成所需形状。这里，重要的是在IGZO膜的表面层15中含氯。对于图案化时使用的气体，简单地需要包含选自Cl2、HCl、BCl3中的至少一种。替代地，可以使用上述气体的任何混合气体。此外，还能够使用通过将诸如氧的氧化物气体或诸如Ar或He的稀有气体加入上述气体中获得的混合气体。例如，能够使用Cl2气体、BCl3气体、氧气和氦气的混合气体。
此外，当通过蚀刻图案化源/漏电极时，可以使用氟基气体和氯基气体两者。例如，可以利用由SF6气体、HCl气体以及氧气的混合气体组成的等离子体气体执行蚀刻。在这种情况下，氟和氯两者包含在表面层15中。以下描述的各个示例性实施例都可以使用利用氟基气体和氯基气体两者的源/漏电极金属的蚀刻。
此外，源/漏电极14的结构不仅限于上述结构。例如，能够采用诸如Mo合金/Al合金/Mo合金或Al合金/Mo合金的合金堆叠层结构。当这种Al合金和Mo合金用于源/漏电极14时，期望通过使用氯基气体执行等离子体蚀刻。
最后，通过等离子体CVD方法沉积作为钝化膜16的氧化硅膜。由此完成根据第一示例性实施例的TFT 101。
图2是示出根据第一示例性实施例的TFT 101的传输特性的曲线图。在该曲线图中，横轴是栅电压（V），并且纵轴是漏电流（A）。该曲线图示出漏电压是1V的情况下以及漏电压是10V的情况下的特性。与有关技术的情况不同，在没有通过酸溶液蚀刻IGZO膜的表面的情况下，利用第一示例性实施例中制作的TFT 101能够实现如下特性，即漏电流的七位数开关比以及10cm2V-1S-1的场效应迁移率，如图2中所示。
作为根据本发明的一个示例性优点，本发明设计为包括在氧化物半导体膜的表面上的包含至少氟或氯的表面层，从而可以抑制氧耗尽的发生。因此，能够在不蚀刻氧化物半导体膜的表面的情况下实现具有优良开关特性的薄膜器件。
（第二示例性实施例）
图3是示出根据第二示例性实施例的沟道蚀刻型TFT 102的截面图。TFT 102的特征在于包括化合物表面层17，作为包含氧化物半导体膜13的组成元素、源/漏电极14的将与氧化物半导体膜13接触的部分的组成元素以及至少氟或氯的表面层。第二示例性实施例的TFT的其他结构与第一示例性实施例的TFT的情况相同。
以下将描述TFT 102的制造方法的实例。在第二示例性实施例中，在氧化物半导体膜13上形成源/漏电极14时，包含氧化物半导体膜13的组成元素、源/漏电极14的将与氧化物半导体膜13接触的部分的组成元素以及至少氟或氯的化合物表面层17形成在氧化物半导体膜13的没有与源/漏电极14重叠的一部分中（例如在组成源/漏电极14的源电极14s和漏电极14d之间的氧化物半导体膜13上）。根据第二示例性实施例的TFT的制造方法的其他结构与根据第一示例性实施例的TFT的制造方法的情况相同。
换言之，如图3中所示，栅电极11形成在绝缘衬底10上，并且栅极绝缘膜12形成在栅电极11上。岛状氧化物半导体膜13进一步形成在栅极绝缘膜12上。源/漏电极14形成在岛状氧化物半导体膜13上。第二示例性实施例的要点是包含氧化物半导体膜13的组成元素、源/漏电极14的将与氧化物半导体膜13接触的部分的组成元素以及氟或氯的化合物表面层17形成在氧化物半导体膜13的没有与源/漏电极14重叠的顶面附近。此外，沉积钝化膜16以覆盖TFT 102的整个部分。
通过参考图3将更详细地描述第二示例性实施例。
通过溅射方法在作为绝缘衬底10的玻璃衬底上形成Al合金膜，并且将Al合金膜图案化为所需形状以形成栅电极11。随后，通过等离子体CVD方法沉积作为栅极绝缘膜12的氧化硅膜。随后，通过溅射方法沉积作为氧化物半导体膜13的IGZO膜，并且将IGZO膜图案化成所需的岛状。对于氧化物半导体膜13，期望其包含至少In或Zn。例如，还能够使用除IGZO膜之外的任何氧化物半导体膜，例如ZnO膜、In-Zn-O膜、In-Si-O膜以及Al-Zn-Sn-O膜。
此外，通过溅射方法依次沉积作为源/漏电极金属的Ti和Al合金。随后，在蚀刻Al合金之后，通过使用例如由SF6气体构成的氟基气体等离子体将Ti膜蚀刻成所需形状，以形成源/漏电极14。注意到能使够用Mo替代Ti。在这种情况下，在以下关于第二示例性实施例的描述中，适当地用Mo替代Ti。
在蚀刻时氟化IGZO的表面，从而形成含氟的化合物表面层17。此外，重要的是含氟的化合物表面层17由作为组成元素的IGZO、Ti和F组成并且其包含作为与IGZO膜接触的源-漏金属的Ti元素。这种化合物表面层17的组成可以通过SIMS（次级离子微探针质谱仪）等测量。
例如，如图4的SIMS谱线中所示，确认Ti和F以局域化方式存在于距第二示例性实施例的IGZO膜的表面约10至20nm的表面层上。为了形成这种表面层，需要控制等离子体蚀刻时间。例如，当蚀刻时间过长时，表面层中将不包含Ti元素。当蚀刻时间过短时，由于Ti成分过高，因此会在源电极和漏电极之间产生短路。因此需要合适的蚀刻时间。
如在第一示例性实施例的情况中，通过使用在平行电极板之间产生等离子体的电容耦合等离子体源，通过将衬底置于阳极电势侧上的电极上来执行蚀刻的方法作为等离子体蚀刻方法。能够使用除上述之外的CF4气体、CHF3气体等等作为氟基气体。此外，还能够使用通过混合任意上述气体而获得的混合气体或通过将诸如Ar或He的稀有气体或氧气加入上述气体中而获得的混合气体。期望在蚀刻时将气体压力设定在0.5至50Pa的范围内。这是因为在气压低于0.5Pa时难于持续产生等离子体，并且在气压高于50Pa时，因为等离子体中的氟根与气体分子再耦合从而消失的几率变高而难于氟化表面。
最后，通过等离子体CVD方法沉积作为钝化膜16的氧化硅膜。由此完成根据第二示例性实施例的TFT 102。
与有关技术的情况不同，在没有通过酸溶液蚀刻IGZO膜的表面的情况下，利用第二示例性实施例中制作的TFT 102能够实现如下特性，即漏电流的六位数开关比以及7cm2V-1S-1的场效应迁移率。
（第三示例性实施例）
图5是示出根据第三示例性实施例的沟道蚀刻型TFT 103的截面图。在第三示例性实施例的TFT 103中，混合层18存在于在氧化物膜13和源/漏电极14之间的界面中，该混合层18包含氧化物半导体膜13的组成元素以及源/漏电极14的将与氧化物半导体膜13接触的部分的组成元素的混合物。此外，在TFT 103中，存在作为表面层的由混合层18的组成元素以及至少氟或氯构成的多元素表面层19。第三示例性实施例的TFT的其他结构与第一或第二示例性实施例的TFT的情况相同。
以下将描述TFT 103的制造方法的实例。在第三示例性实施例中，在氧化物半导体膜13上形成源/漏电极14时，在构成源/漏电极14的源电极14s和漏电极14d之间的氧化物半导体膜13上形成多元素表面层19。同时，混合层18形成在氧化物半导体膜13和源/漏电极14之间的界面上，该混合层18包含氧化物半导体膜13的组成元素以及源/漏电极14的将与氧化物半导体膜13接触的部分的组成元素的混合物。根据第三示例性实施例的TFT的制造方法的其他结构与根据第一或第二示例性实施例的TFT的制造方法的情况相同。
换言之，如图5中所示，栅电极11形成在绝缘衬底10上，并且栅极绝缘膜12形成在栅电极11上。岛状氧化物半导体膜13进一步形成在栅极绝缘膜12上。源/漏电极14形成在岛状氧化物半导体膜13上。第三示例性实施例的要点在于由氧化物半导体膜13的组成元素以及源/漏电极14的将与氧化物半导体膜13接触的部分的组成元素的混合物构成的混合层18存在于在氧化物半导体膜13和源/漏电极14之间的界面中，并且由混合层18的组成元素以及氟或氯构成的多元素表面层19存在于在两个源和漏电极14中的每一个之间的氧化物半导体膜13的顶面附近。此外，沉积钝化膜16以覆盖TFT 103的整个部分。
通过参考图5将更详细地描述第三示例性实施例。
通过溅射方法在作为绝缘衬底10的玻璃衬底上形成Al合金膜，并且将Al合金膜图案化为所需形状以形成栅电极11。随后，通过等离子体CVD方法沉积作为栅极绝缘膜12的氧化硅膜。随后，通过溅射方法沉积作为氧化物半导体膜13的IGZO膜，并且将IGZO膜图案化成所需的岛状。对于氧化物半导体膜13，期望其包含至少In或Zn。例如，还能够使用除IGZO膜之外的任何氧化物半导体膜，例如ZnO膜、In-Zn-O膜、In-Si-O膜以及Al-Zn-Sn-O膜。
此外，通过溅射方法依次沉积作为源/漏电极金属的Mo和Al合金。随后，通过使用例如由Cl2和BCl3构成的氯基气体等离子体将Al合金和Mo连续蚀刻成所需形状，以形成源/漏电极14。注意到能使用Ti替代Mo。在这种情况下，在以下关于第三示例性实施例的描述中，适当地用Ti替代Mo。
在蚀刻时，由作为组成元素的IGZO和Mo构成的混合层18形成在IGZO膜和Mo膜之间的界面上。混合层18具有比IGZO膜的电阻小几位数的电阻，并且用作n+层，从而优点是可以获得优良的欧姆接触特性。对于混合层18的厚度，期望为5至30nm。此外，在氯化IGZO膜的表面时形成含氯的多元素表面层19。多元素表面层19的组成元素是IGZO、Mo和Cl。
为了形成这种表面层，需要控制等离子体蚀刻时间。例如当蚀刻时间过长时，表面层中将不包含Mo元素。当蚀刻时间过短时，由于Mo成分过高，因此会在源电极和漏电极之间产生短路。因此需要合适的蚀刻时间。
如在第一示例性实施例的情况中，通过使用在平行电极板之间产生等离子体的电容耦合等离子体源，通过将衬底置于阳极电势侧上的电极上来执行蚀刻的方法作为等离子体蚀刻方法。能够使用除上述之外的BCl3气体等等作为氟基气体。此外，还能够使用通过混合任意上述气体而获得的混合气体或通过将诸如Ar或He的稀有气体或氧气加入上述气体中而获得的混合气体。期望在蚀刻时将气体压力设定在0.5至50Pa的范围内。这是因为在气压低于0.5Pa时难于持续产生等离子体，并且在气压高于50Pa时，因为等离子体中的氟根与气体分子再耦合从而消失的几率变高而难于氟化表面。
为了更有效地形成混合层18，更好的是在通过溅射源/漏电极金属来沉积膜时将衬底温度设定为120℃或更高并将Ar气压设定为1Pa或更小。可以通过提高衬底温度而有助于界面中的合金反应。此外，通过降低气压可以提高溅射金属颗粒的动能。因此，同样有助于表面上的合金反应。
最后，通过等离子体CVD方法沉积作为钝化膜16的氧化硅膜。由此完成根据第三示例性实施例的TFT 103。
与有关技术的情况不同，在没有通过酸溶液蚀刻IGZO膜的表面的情况下，利用第三示例性实施例中制作的TFT 103能够实现如下特性，即漏电流的七位数开关比以及12cm2V-1S-1的场效应迁移率。
在上述关于沟道蚀刻型TFT的示例性实施例中，可以利用氮化硅膜和氧化硅膜的堆叠层结构形成栅极绝缘膜和钝化膜，以便抑制诸如来自衬底和外界环境的Na离子的污染。注意到期望将与氧化物半导体膜接触的膜是氧化硅膜。此外，能够使用通过溅射沉积的氧化硅膜作为钝化膜。为了抑制污染，还能够采用通过溅射沉积的氧化硅膜以及通过等离子体CVD沉积的氮化硅膜的堆叠层结构。
（第四示例性实施例）
图6是示出根据第四示例性实施例的沟道保护型TFT 104的截面图。第四示例性实施例的TFT 104的特征在于在表面层15上进一步设置沟道保护绝缘膜20，并且表面层15也存在于氧化物半导体膜13的与源/漏电极14重叠的部分中。在第四示例性实施例中，氧化物半导体膜13的整个顶面都是表面层15。第四示例性实施例的TFT 104的其他结构与第一或第二示例性实施例的TFT的情况相同。
以下将描述TFT 104的制造方法的实例。首先，在作为衬底的绝缘衬底10上形成栅电极11，在栅电极11上形成栅极绝缘膜12，并且在栅极绝缘膜12上形成氧化物半导体膜13。随后，通过使用氟基气体或氯基气体对氧化物半导体膜13的表面执行等离子体处理而在氧化物半导体膜13的整个表面上形成至少包含氟或氯的表面层15。此外，在部分表面层15上形成沟道保护绝缘膜20，并且在表面层15以及沟道保护绝缘膜20上形成源/漏电极14。
换言之，如图6中所示，栅电极11形成在绝缘衬底10上，并且栅极绝缘膜12形成在栅电极11上。岛状氧化物半导体膜13以及沟道保护绝缘膜20进一步形成在栅极绝缘膜12上。源/漏电极14形成在岛状氧化物半导体膜13以及沟道保护绝缘膜20上。第四示例性实施例的要点在于含氟或氯的表面层15形成在氧化物半导体膜13的整个部分（没有与源/漏电极14重合的部分以及与源/漏电极14重合的部分两者）的顶面附近。此外，沉积钝化膜16以覆盖整个TFT 104。注意这里，与上述“沟道蚀刻”的情况不同，“沟道保护”实际上来源于通过利用形成在氧化物半导体膜13上的沟道保护绝缘膜20分隔源极和漏极来形成沟道。
通过参考图6将更详细地描述第四示例性实施例。
通过溅射方法在作为绝缘衬底10的玻璃衬底上沉积Cr膜，并且将Cr膜图案化成所需形状以形成栅电极11。随后，通过等离子体CVD方法沉积作为栅极绝缘膜12的氧化硅膜。随后，通过溅射方法沉积作为氧化物半导体膜13的IGZO膜，并且将IGZO膜图案化成所需的岛状。
此后，通过在氟基等离子体气体或氯基等离子体气体中暴露岛状IGZO膜而执行等离子体处理。重要的是IGZO膜的表面在等离子体处理时被氟化或氯化，从而形成含氟或氯的表面层15。
能够使用在平行电极板之间产生等离子体的电容耦合等离子体源作为等离子体处理方法。期望通过将衬底置于平行电极板的阳极侧上（即地电势侧上）的电极上来执行等离子体处理。
当通过将衬底置于阴极侧（即，产生大的负自偏压的一侧）的电极上执行蚀刻时，通过大的负自偏压加速的等离子体中的高能正离子会损坏蚀刻表面。因此，氧离开IGZO膜的表面，从而产生氧缺乏层。这种氧缺乏层是低阻层，使得TFT的关断电流增大，如非专利文献2中所述。第四示例性实施例的要点在于在不产生这种氧缺乏层的情况下形成含氟或氯的表面层的结构。
能够使用SF6气体、CF4气体以及上述气体与其他气体的混合气体作为氟基气体。此外，还能使用通过混合Cl2气体、HCl气体、BCl3气体获得的混合气体以及上述气体与其他气体的混合气体作为氯基气体。也可以使用氟基气体和氯基气体的混合气体。在这种情况下，形成包含氟和氯两者的表面层。
期望在等离子体处理时将气体压力设定在0.5至50Pa的范围内。这是因为在气压低于0.5Pa时难于持续产生等离子体，并且在气压高于50Pa时，因为等离子体中的氟根与气体分子再耦合从而消失的几率变高而难于氟化表面。
此外，对于氧化物半导体膜13，期望其包含至少In或Zn。例如，还能够使用除IGZO膜之外的任何氧化物半导体膜，例如ZnO膜、In-Zn-O膜、In-Si-O膜以及Al-Zn-Sn-O膜。
在上述内容中，在将IGZO膜图案化成岛状之后，将IGZO膜暴露于氟基等离子体气体或氯基等离子体气体，以形成含氟或氯的表面层。但是，还能够颠倒其执行顺序。即，在沉积IGZO膜之后，将IGZO膜暴露于氟基等离子体气体或氯基等离子体气体，以形成含氟或氯的表面层。此后，IGZO膜可以被图案化成所需的岛状。
随后，通过溅射方法沉积作为源/漏电极金属的钼(Mo)。随后，通过使用诸如SF6气体或CF4气体的等离子体的氟基等离子体将Mo蚀刻成所需形状，以形成源/漏电极14。注意到也能够使用钛（Ti）作为源/漏电极金属。
最后，通过等离子体CVD方法沉积作为钝化膜16的氧化硅膜。由此完成根据第四示例性实施例的TFT 104。
与有关技术的情况不同，在没有通过酸溶液蚀刻IGZO膜的表面的情况下，利用第四示例性实施例中制作的TFT 104能够实现如下特性，即漏电流的七位数开关比以及15cm2V-1S-1的场效应迁移率。
（第五示例性实施例）
图7是示出根据第五示例性实施例的TFT 105的截面图。第五示例性实施例的TFT105的特征在于在表面层15上进一步设置沟道保护绝缘膜20。此外，TFT 105的特征在于在氧化物半导体膜13和源/漏电极14之间的界面中包括由氧化物半导体膜13的组成元素、源/漏电极14的将与氧化物半导体膜13接触的部分的组成元素以及至少氟或氯的混合物构成的化合物混合层21。第五示例性实施例的TFT 105的其他结构与第四实施例的TFT的结构相同。
以下将描述TFT 105的制造方法的实例。在第五示例性实施例中，在于表面层15和沟道保护绝缘膜20上形成源/漏电极14时，在表面层15的没有被沟道保护绝缘膜20覆盖的部分和沟道保护绝缘膜20上沉积将成为源/漏电极14的金属层，并且对金属层选择性地执行等离子体蚀刻。由此，在氧化物半导体膜13和源/漏电极14之间的表面层15被化合物混合层21替代，该化合物混合层21作为包含表面层15的组成元素（氧化物半导体膜13的组成元素以及至少氟或氯）和源/漏电极14的将与表面层15接触的部分的组成元素的混合物的混合层。根据第五示例性实施例的TFT 105的制造方法的其他结构与根据第四示例性实施例的TFT的制造方法的其他结构相同。
换言之，如图7中所示，栅电极11形成在绝缘衬底10上，并且栅极绝缘膜12形成在栅电极11上。岛状氧化物半导体膜13和沟道保护绝缘膜20进一步形成在栅极绝缘膜12上。源/漏电极14形成在岛状氧化物半导体膜13以及沟道保护绝缘膜20上。第五示例性实施例的要点在于化合物混合层21存在于岛状氧化物半导体膜13和源/漏电极14之间的界面中，该化合物混合层21由岛状氧化物半导体膜13的组成元素、与氧化物半导体膜13接触的源/漏电极14的组成元素以及氟或氯的混合物构成，并且包含氧化物半导体膜13的组成元素以及氟或氯的表面层15存在于氧化物半导体膜13的整个部分（没有与源/漏电极14重合的部分以及与源/漏电极14重合的部分两者）的顶面附近。此外，沉积钝化膜16以覆盖整个TFT105。
通过参考图7将更详细地描述第五示例性实施例。
通过溅射方法在作为绝缘衬底10的玻璃衬底上沉积Cr膜，并且将Cr膜图案化成所需形状以形成栅电极11。随后，通过等离子体CVD方法沉积作为栅极绝缘膜12的氧化硅膜。随后，通过溅射方法沉积作为氧化物半导体膜13的IGZO膜，并且将IGZO膜图案化成所需的岛状。
此后，通过在氟基等离子体气体或氯基等离子体气体中暴露岛状IGZO膜而执行等离子体处理。IGZO膜的整个表面在等离子体处理时被氟化或氯化，从而形成含氟或氯的表面层15。
对于氧化物半导体膜13，期望其包含至少In或Zn。例如，还能够使用除IGZO膜之外的任何氧化物半导体膜，例如ZnO膜、In-Zn-O膜、In-Si-O膜以及Al-Zn-Sn-O膜。
此后，通过等离子体CVD方法沉积作为沟道保护绝缘膜20的氧化硅膜，并且将氧化硅膜图案化成所需形状。此外，通过溅射方法依次沉积作为源/漏电极金属的Ti和Al合金。随后，首先通过蚀刻仅移除Al合金。此后，通过使用诸如SF6气体或CF4气体的等离子体的氟基等离子体将Ti蚀刻成所需形状，以形成源/漏电极14。注意到能够使用Mo替代Ti。在这种情况下，在关于第五示例性实施例的以下描述中，适当地用Mo替代Ti。
在蚀刻时，由IGZO、Ti和F或Cl构成的化合物混合层21形成在IGZO-F膜和Ti膜之间的界面中。化合物混合层21具有小于IGZO-F(Cl)膜的电阻几个位数的电阻，并且用作n+层，从而优点是在形成化合物混合层21时可以获得优良的欧姆接触特性。特别地，IGZO-F(Cl)膜趋向是高阻膜。因此，重要的是也通过将Ti与IGZO-F(Cl)膜合金而形成低阻化合物混合层21，以便实现优良的欧姆接触特性。
此外，对于化合物混合层21的层厚，期望其为5至30nm。此外，为了更有效地形成化合物混合层21，更好的是在通过溅射源/漏电极金属来沉积膜时将衬底温度设定为120℃或更高并将Ar气压设定为1Pa或更小。可以通过提高衬底温度而有助于界面中的合金反应。此外，通过降低气压可以提高溅射金属颗粒的动能。因此，同样有助于表面上的合金反应。
最后，通过等离子体CVD方法沉积作为钝化膜16的氧化硅膜。由此完成根据第五示例性实施例的TFT 105。
与有关技术的情况不同，在没有通过酸溶液蚀刻IGZO膜的表面的情况下，利用第五示例性实施例中制作的TFT 105能够实现如下特性，即漏电流的七位数开关比以及15cm2V-1S-1的场效应迁移率。
在上述关于沟道保护型TFT的示例性实施例中，可以利用氮化硅膜和氧化硅膜的堆叠层结构形成栅极绝缘膜和钝化膜，以便抑制诸如来自衬底和外界环境的Na离子的污染。注意到期望要与氧化物半导体膜接触的膜是氧化硅膜。沟道保护膜可以是通过溅射沉积的氧化硅膜。
（第六示例性实施例）
图8是示出根据第六示例性实施例的TFT 106的截面图。TFT 106包括：在作为衬底的绝缘衬底10上的栅电极11；在栅电极11上的栅极绝缘膜12；在栅极绝缘膜12上的氧化物半导体膜13；以及在氧化物半导体膜13上的源/漏电极14。此外，TFT 106的特征在于在氧化物半导体膜13和源/漏电极14之间的界面中包括浓度梯度混合层22，在该浓度梯度混合层22中组成元素的原子的数量从源/漏电极14侧向氧化物半导体膜13侧变化。除表面层之外，根据第六示例性实施例的TFT106的其他结构与第一示例性实施例的TFT的其他结构相同。
以下将描述第六示例性实施例的TFT 106的制造方法的实例。对于根据第六示例性实施例的TFT 106的制造方法，在作为衬底的绝缘衬底10上形成栅电极11，在栅电极11上形成栅极绝缘膜12，在栅极绝缘膜12上形成氧化物半导体膜13，在氧化物半导体膜13上形成源/漏电极14，并且同时，在氧化物半导体膜13和源/漏电极14之间的界面中形成包含氧化物半导体膜13的组成元素以及源/漏电极14的与氧化物半导体膜13接触的部分的组成元素的浓度梯度混合层22。在第六示例性实施例中，当形成浓度梯度混合层22时，其以使组成元素的原子的数量从源/漏电极14侧向氧化物半导体膜13侧变化的方式形成。除表面层之外，根据第六示例性实施例的TFT 106的制造方法的其他结构与第一示例性实施例的TFT的制造方法的其他结构相同。
换言之，如图8中所示，栅电极11形成在绝缘衬底10上，并且栅极绝缘膜12沉积在栅电极11上。岛状氧化物半导体膜13进一步形成在栅极绝缘膜12上。源/漏电极14形成在岛状氧化物半导体膜13上。第六示例性实施例的要点在于由氧化物半导体膜13的组成元素以及与氧化物半导体膜13接触的源/漏电极14的组成元素的混合物构成的浓度梯度混合层22存在于氧化物半导体膜13和源/漏电极14之间的界面中，并且浓度梯度混合层22的组成元素的原子的数量从源/漏电极14侧向氧化物半导体膜13侧变化。此外，沉积钝化膜16以覆盖TFT 106的整个部分。虽然图8中所示的结构不包括图1中所示的由附图标记15表示的、图3中所示的由附图标记17表示的以及图5中所示的由附图标记19表示的表面层，但是这种表面层也可以设置到图8中所示的结构。
通过参考图8将更详细地描述第六示例性实施例。
通过溅射方法在作为绝缘衬底10的玻璃衬底上沉积Mo膜，并且将Mo膜图案化成所需形状以形成栅电极11。随后，通过等离子体CVD方法沉积作为栅极绝缘膜12的氧化硅膜。随后，通过溅射方法沉积作为氧化物半导体膜13的IGZO膜，并且将IGZO膜图案化成所需的岛状。
对于氧化物半导体膜13，期望其包含至少In或Zn。例如，还能够使用除IGZO膜之外的任何氧化物半导体膜，例如ZnO膜、In-Zn-O膜、In-Si-O膜以及Al-Zn-Sn-O膜。
此外，通过溅射方法依次沉积作为源/漏电极金属的Ti和Al合金。随后，将这些金属膜蚀刻成所需形状以形成源/漏电极14。注意到这里能够使用Mo替代Ti。在这种情况下，在以下关于第六示例性实施例的描述中，适当地用Mo替代Ti。
在沉积源-漏金属膜之前，期望将IGZO膜的表面暴露于例如Ar或He的稀有气体溅射等离子体。具体而言，能够采用以下方法，其中例如在通过溅射沉积源漏金属Ti之前将衬底侧作为阴极电势而在稀有气体等离子体中放电（所谓的反溅射放电）。
此后，当沉积Ti金属时，在IGZO膜和Ti膜之间的界面中形成由IGZO和Ti构成的浓度梯度混合层22，在该浓度梯度混合层22中与组成元素的原子的数量之比有关的浓度梯度从源/漏电极14侧向氧化物半导体膜13侧变化。
具体而言，Ti原子的数量从Ti电极侧向IGZO膜侧降低，并且In原子的数量从Ti电极侧向IGZO膜侧增加。在具有这种浓度梯度的混合层中，电阻从IGZO膜侧向Ti电极侧逐渐降低，从而可以容易地获得欧姆接触特性。
对于浓度梯度混合层22的厚度，期望其为5至30nm。专利文献3公开了一种单独沉积混合层的方法。但是，当单独沉积混合层时，其组成变得不均匀，因此不能够形成具有如第六示例性实施例的情况中的浓度梯度的混合层。具有这种浓度梯度的混合层不仅可以利用IGZO形成，而且还可以利用诸如ZnO膜、In-Zn-O膜、In-Si-O膜以及Al-Zn-Sn-O膜的任何氧化物半导体膜形成。
可以采用具有这种浓度梯度的混合层用于第一至第五示例性实施例中描述的图1、3、5、6和7中所示的任意结构（即沟道蚀刻型或沟道保护型）的TFT。
（总结）
在上述各个示例性实施例中，主要描述了使用Ti、Mo、Ti合金以及Mo合金作为与氧化物半导体接触的部分中的源-漏金属的情况。但是，用于源-漏金属的材料不仅限于上述材料。具体而言，Cu合金、Al合金、Cr、W等都可以与氧化物半导体膜形成接触。此外，在上述金属材料上可以堆叠多种其他金属材料。
期望氧化物半导体膜表面上含氟或氯的表面层的层厚为3nm至20nm之间，包括3nm和20nm。当层厚小于3nm时，可能不能充分完成氟化反应，并且在表面层中会残留氧缺乏区域。同时，当层厚超过20nm时，用作有源层的氧化物半导体膜的层变得太薄，从而劣化晶体管特性。TFT的典型氧化物半导体膜的膜厚处于约30nm至100nm的范围内。这种含氟或氯的表面层的层厚可以通过在使用氟基或氯基气体进行等离子体蚀刻时改变等离子体放电功率和放电时间来控制。
期望氧化物半导体膜的表面上含氟或氯的表面层的氟或氯的原子的数量的比例在0.1％和73％之间，包括0.1％和73％。在比例小于0.1％的情况下，氟化或氯化反应变得不充分。因此，氧缺乏区域残留在表面层中，由此提高TFT的关断电流。同时，在氧化物半导体膜是IGZO膜的情况下，在表面层上的氧完全被氟或氯取代时，化学计量组成的氟或氯的组成比例变成73％。当氟或氯的比例变得大于73％时，会产生故障。此外，在ZnO等其他氧化物半导体膜的情况下，即使在氧完全被氟或氯取代时，氟的比例也变成73％以下。
换言之，为了克服上述问题，本发明提供沟道蚀刻底栅型TFT，其中栅电极、栅极绝缘膜、氧化物半导体膜以及源/漏电极依次形成在衬底上，并且该TFT包括在氧化物半导体膜的不与源/漏电极重合的顶面（在与接触栅极绝缘膜的一侧的相反侧上的表面）附近的含氟或氯的表面层。
此外，本发明提供的这种TFT，其中含氟或氯的表面层由氧化物半导体膜的组成元素、源/漏电极的将与氧化物半导体膜接触的部分的组成元素以及氟或氯构成。而且，本发明提供了包括含氟或氯的表面层的TFT，该表面层由氧化物半导体膜的组成元素、源/漏电极的将与氧化物半导体膜接触的部分的组成元素以及氟或氯构成，其中由氧化物半导体膜的组成元素以及源/漏电极的组成元素的混合物构成的混合层存在于在氧化物半导体膜和源/漏电极之间的界面中。
而且，本发明提供沟道保护底栅型TFT，其中栅电极、栅极绝缘膜、氧化物半导体膜、沟道保护绝缘膜以及源/漏电极依次形成在衬底上，并且该TFT包括在整个氧化物半导体膜的顶面（在与栅极绝缘膜接触的一侧的相反侧上的表面）附近的含氟或氯的表面层。
此外，本发明提供的这种TFT，其中含氟或氯的表面层由氧化物半导体膜的组成元素以及氟或氯构成。而且，本发明提供了TFT，其中由氧化物半导体膜的组成元素、源/漏电极的组成元素以及氟或氯的混合物构成的混合层存在于氧化物半导体膜和源/漏电极之间的界面中。
在这种TFT中，期望使用包含至少铟或锌的氧化物半导体膜作为氧化物半导体膜。可以通过使用氟基气体等离子体或氯基气体等离子体蚀刻源/漏电极来实现含氟或氯的表面层。在蚀刻时，期望将衬底设置于等离子体装置的地电极侧上。
通过采用本发明，能够实现低成本和高性能的TFT。因为通过在氧化物半导体膜的表面上形成含氟或氯的表面层能够抑制氧缺乏的产生，本发明使得在不蚀刻氧化物半导体膜的表面的情况下实现具有优良开关特性的TFT成为可能。
虽然已经通过参考附图中所示的具体示例性实施例描述了本发明，但本发明不仅限于附图中所示的各个示例性实施例。本领域技术人员进行的任何改变和修改都可以应用至本发明的结构和细节。此外，应当注意本发明包括以适当方式相互组合的各个示例性实施例的整体部分或一部分的组合。
虽然示例性实施例的一部分或整体部分可以归纳在下述补充描述中，但本发明不必限于下述结构。
（补充说明1）
（第一示例性实施例，图1）
一种薄膜器件，其包括在衬底上的栅电极，在栅电极上的栅极绝缘膜，在栅极绝缘膜上的氧化物半导体膜以及在氧化物半导体膜上的源/漏电极，其中包含至少氟或氯的表面层存在于氧化物半导体膜的没有与源/漏电极重叠的部分（例如构成源/漏电极的源电极和漏电极之间的氧化物半导体膜）中。
（补充说明2）
（第二示例性实施例，图3）
如补充说明1中所述的薄膜器件，其中表面层包含氧化物半导体膜的组成元素、源/漏电极的与氧化物半导体膜接触的部分的组成元素以及至少氟或氯。
（补充说明3）
（第三示例性实施例，图5）
如补充说明1或2中所述的薄膜器件，其中混合层存在于在氧化物半导体膜和源/漏电极之间的界面中，该混合层包含氧化物半导体膜的组成元素以及源/漏电极的与氧化物半导体膜接触的部分的组成元素的混合物。
（补充说明4）
（第四示例性实施例，图6）
如补充说明1或2中所述的薄膜器件，其进一步包括在表面层上的沟道保护绝缘膜，其中表面层也存在于氧化物半导体膜的与源/漏电极重叠的部分中。
（补充说明5）
（第五示例性实施例，图7）
如补充说明4中所述薄膜器件，其中混合层存在于在氧化物半导体膜和源/漏电极之间的界面中，该混合层包含氧化物半导体膜的组成元素、源/漏电极的与氧化物半导体膜接触的部分的组成元素以及至少氟或氯的混合物。
（补充说明6）
（第六示例性实施例，图8）
一种薄膜器件，其包括在衬底上的栅电极，在栅电极上的栅极绝缘膜，在栅极绝缘膜上的氧化物半导体膜以及在氧化物半导体膜上的源/漏电极，其中：混合层存在于在氧化物半导体膜和源/漏电极之间的界面中，该混合层包含氧化物半导体膜的组成元素以及源/漏电极的与氧化物半导体膜接触的部分的组成元素的混合物；并且该混合层的组成元素的原子的数量从源/漏电极侧向氧化物半导体膜侧变化。
（补充说明7）
如补充说明1至6中任何一项所述的薄膜器件，其中氧化物半导体膜包含至少铟或锌。
（补充说明8）
如补充说明1至7中任何一项所述的薄膜器件，其中表面层的氟原子的数量或氯原子的数量的比例在0.1％和73％之间，包括0.1％和73％。
（补充说明9）
如补充说明1至8中任何一项所述的薄膜器件，其中源/漏电极的与氧化物半导体膜接触的部分至少包含钛或钼。
（补充说明10）
如补充说明3或6所述的薄膜器件，其中：表面层包含铟、镓、锌、氧、钛以及至少氟或氯；并且混合层包含铟、镓、锌、氧和钛。
（补充说明10A）
如补充说明5所述的薄膜器件，其中：表面层包含铟、镓、锌、氧以及至少氟或氯；并且混合层包含铟、镓、锌、氧、钛以及至少氟或氯。
（补充说明11）
如补充说明3或6所述的薄膜器件，其中：表面层包含铟、镓、锌、氧、钼以及至少氟或氯；且混合层包含铟、镓、锌、氧和钼。
（补充说明11A）
如补充说明5所述的薄膜器件，其中：表面层包含铟、镓、锌、氧以及至少氟或氯；并且混合层包含铟、镓、锌、氧、钼以及至少氟或氯。
（补充说明12）
如补充说明6所述的薄膜器件，其中：混合层包含铟、镓、锌、氧和钛；并且混合层的钛原子的数量从源/漏电极侧向氧化物半导体膜侧降低，并且混合层的铟或锌原子的数量从源/漏电极侧向氧化物半导体膜侧增加。
（补充说明13）
如补充说明6所述的薄膜器件，其中：混合层包含铟、镓、锌、氧和钼；并且混合层的钼原子的数量从源/漏电极侧向氧化物半导体膜侧降低，并且混合层的铟或锌原子的数量从源/漏电极侧向氧化物半导体膜侧增加。
（补充说明14）
（第一示例性实施例，图1）
一种薄膜器件的制造方法，其包括：在衬底上形成栅电极；在栅电极上形成栅极绝缘膜；在栅极绝缘膜上形成氧化物半导体膜；在氧化物半导体膜上沉积将作为源/漏电极的金属层；以及通过使用至少氟基气体或氯基气体选择性地执行金属层的等离子体蚀刻，由此在氧化物半导体膜上形成源/漏电极以及在氧化物半导体膜中没有与源/漏电极重叠的部分（例如，在构成源/漏电极的源电极和漏电极之间的氧化物半导体膜）形成包含至少氟或氯的表面层。
（补充说明15）
（第二示例性实施例，图3）
如补充说明14中所述的薄膜器件的制造方法，其中在于氧化物半导体膜上形成源/漏电极时，在氧化物半导体膜上沉积将作为源/漏电极的金属层，并且通过使用至少氟基气体或氯基气体选择性地执行金属层的等离子体蚀刻，由此在氧化物半导体膜中没有与源/漏电极重叠的部分（例如，在构成源/漏电极的源电极和漏电极之间的氧化物半导体膜）中形成表面层，该表面层包含氧化物半导体膜的组成元素、源/漏电极的与氧化物半导体膜接触的部分的组成元素以及至少氟或氯。
（补充说明16）
（第三示例性实施例，图5）
如补充说明14或15中所述的薄膜器件的制造方法，其中在于氧化物半导体膜上形成源/漏电极时，在氧化物半导体膜上沉积将作为源/漏电极的金属层，并且通过使用至少氟基气体或氯基气体选择性地执行金属层的等离子体蚀刻，由此在氧化物半导体膜没有与源/漏电极重叠的部分中（例如，在构成源/漏电极的源电极和漏电极之间的氧化物半导体膜）形成表面层以及在氧化物半导体膜和源/漏电极之间的界面中形成混合层，该混合层包含氧化物半导体膜的组成元素和源/漏电极的与氧化物半导体膜接触的部分的组成元素的混合物。
（补充说明17）
（第四示例性实施例，图6）
一种薄膜器件的制造方法，其包括：在衬底上形成栅电极；在栅电极上形成栅极绝缘膜；在栅极绝缘膜上形成氧化物半导体膜；以及通过使用至少氟基气体或氯基气体对氧化物半导体膜的表面执行等离子体处理，由此在氧化物半导体膜的整个表面上形成包含至少氟或氯的表面层，在表面层的一部分上形成沟道保护绝缘膜，以及在表面层以及沟道保护绝缘膜上形成源/漏电极。
（补充说明18）
（第五示例性实施例，图7）
如补充说明17中所述的薄膜器件的制造方法，其中在于表面层和沟道保护绝缘膜上形成源/漏电极时，在表面层的没有被沟道保护绝缘膜覆盖的部分上以及在沟道保护绝缘膜上沉积将作为源/漏电极的金属层，并且选择性地执行金属层的等离子体蚀刻，由此以混合层替代在氧化物半导体膜和源/漏电极之间的表面层，该混合层包含表面层的组成元素（氧化物半导体膜的组成元素以及至少氟或氯）以及源/漏电极的与表面层接触的部分的组成元素的混合物。
（补充说明19）
（第六示例性实施例，图8）
一种薄膜器件的制造方法，其包括：在衬底上形成栅电极；在栅电极上形成栅极绝缘膜；在栅极绝缘膜上形成氧化物半导体膜；在氧化物半导体膜上形成源/漏电极；以及在氧化物半导体膜和源/漏电极之间的界面中形成混合层，该混合层包含氧化物半导体膜的组成元素和源/漏电极的与氧化物半导体膜接触的部分的组成元素的混合物，其中混合层以混合层的组成元素的原子的数量从源/漏电极侧向氧化物半导体膜侧变化的方式形成。
（补充说明21）
一种底栅型TFT，其包括依次形成在衬底上的栅电极、栅极绝缘膜、岛状氧化物半导体膜以及源/漏电极，其中包含氟或氯的表面层设置在岛状氧化物半导体膜的没有与源/漏电极重叠的部分的顶面（与栅极绝缘膜接触的一侧的相反侧上的表面）附近。
（补充说明22）
如补充说明21中所述的TFT，其中表面层的组成元素由岛状氧化物半导体膜的组成元素、源/漏电极的与岛状氧化物半导体膜接触的部分的组成元素以及氟或氯构成。
（补充说明23）
如补充说明22中所述的TFT，其中混合层存在于在岛状氧化物半导体膜和源/漏电极之间的界面中，该混合层包含岛状氧化物半导体膜的组成元素以及源/漏电极的与氧化物半导体膜接触的部分的组成元素的混合物。
（补充说明24）
一种底栅型TFT，其包括依次形成在衬底上的栅电极、栅极绝缘膜、岛状氧化物半导体膜、沟道保护绝缘膜以及源/漏电极，其中包含氟或氯的表面层设置在岛状氧化物半导体膜的顶面（与栅极绝缘膜接触的一侧的相反侧上的表面）附近。
（补充说明25）
如补充说明24中所述的TFT，其中混合层存在于在岛状氧化物半导体膜和源/漏电极之间的界面中，该混合层包含岛状氧化物半导体膜的组成元素、源/漏电极的与氧化物半导体膜接触的部分的组成元素以及氟或氯的混合物。
（补充说明26）
如补充说明21至25中任何一项所述的TFT，其中岛状氧化物膜包含铟或锌。
（补充说明27）
如补充说明21至26中任何一项所述的TFT，其中表面层的氟原子的数量或氯原子的数量的比例在0.1％和73％之间，包括0.1％和73％。
（补充说明28）
如补充说明21至27中任何一项所述的TFT，其中源/漏电极的与岛状氧化物半导体膜接触的部分是钛或钼。
（补充说明29）
如补充说明21、22、23或28中所述的TFT，其中：表面层的组成元素是铟、镓、锌、氧、钛和氟或氯；并且混合层的组成元素是铟、镓、锌、氧和钛。
（补充说明30）
如补充说明21、22、23或28中所述的TFT，其中：表面层的组成元素是铟、镓、锌、氧、钼和氟或氯；并且混合层的组成元素是铟、镓、锌、氧和钼。
（补充说明31）
如补充说明24或25所述的TFT，其中：表面层的组成元素是铟、镓、锌、氧以及氟或氯；并且混合层的组成元素是铟、镓、锌、氧、钛以及氟或氯。
（补充说明32）
如补充说明24或25所述的TFT，其中：表面层的组成元素是铟、镓、锌、氧以及氟或氯；并且混合层的组成元素是铟、镓、锌、氧、钼以及氟或氯。
（补充说明33）
一种底栅型TFT，其包括依次形成在衬底上的栅电极、栅极绝缘膜、岛状氧化物半导体膜以及源/漏电极，或者一种底栅型TFT，其包括依次形成在衬底上的栅电极、栅极绝缘膜、岛状氧化物半导体膜、沟道保护绝缘膜以及源/漏电极，其中：混合层存在于氧化物半导体膜和源/漏电极之间的界面中，该混合层包含氧化物半导体膜的组成元素以及源/漏电极的组成元素的混合物；并且混合层的组成元素的原子的数量从源/漏电极侧向氧化物半导体膜侧变化。
（补充说明34）
如补充说明33所述的TFT，其中氧化物半导体膜包含铟或锌。
（补充说明35）
如补充说明33或34中所述的TFT，其中源/漏电极的与氧化物半导体膜接触的部分的材料是钛或钼。
（补充说明36）
如补充说明33至35中任何一项所述的TFT，其中：混合层的组成元素是铟、镓、锌、氧和钛；并且混合层中的钛原子的数量从源/漏电极侧向氧化物半导体膜侧降低，并且混合层中的铟或锌原子的数量从源/漏电极侧向氧化物半导体膜侧增加。
（补充说明37）
如补充说明33至35中任何一项所述的TFT，其中：混合层的组成元素是铟、镓、锌、氧和钼；并且混合层中的钼原子的数量从源/漏电极侧向氧化物半导体膜侧降低，并且混合层中的铟原子的数量从源/漏电极一侧向氧化物半导体膜一侧增加。
本发明的工业使用可能性可以是诸如液晶显示器、有机EL显示器以及电子纸的平板显示器的像素驱动元件。特别地，与使用氧化物半导体的有关技术的情况相比，通过使用本发明控制氧化物半导体表面层，能够获得可以更精确控制诸如关断电流和阈值电压的电特性的TFT。因此，不仅可以利用本发明用于像素驱动元件，而且也可以用于通过基于反相器而形成的诸如逻辑电路的高性能电路。
而且，本发明不仅可以用于上述显示器，而且还可以用于利用TFT的高漏极耐压的高耐压功率装置，以及用于利用氧化物半导体膜的高热电动势功率的热电转换装置。

Claims (14)

1.一种薄膜器件，包括在衬底上的栅电极，在所述栅电极上的栅极绝缘膜，在所述栅极绝缘膜上的氧化物半导体膜以及在所述氧化物半导体膜上的源/漏电极，其中
在包含化合物的表面层中，存在所述氧化物半导体膜的组成元素，所述源/漏电极的与所述氧化物半导体膜接触的部分的组成元素以在所述源电极和所述漏电极之间不产生短路的浓度以局域化方式存在，以及至少氟或氯以局域化方式存在于距所述氧化物半导体膜的没有与所述源/漏电极重叠的部分的表面10到20nm的范围中。
2.根据权利要求1所述的薄膜器件，其中
混合层存在于在所述氧化物半导体膜和所述源/漏电极之间的界面中，所述混合层包含所述氧化物半导体膜的组成元素以及所述源/漏电极的与所述氧化物半导体膜接触的部分的组成元素的混合物。
3.根据权利要求1所述的薄膜器件，进一步包括在所述表面层上的沟道保护绝缘膜，其中
所述表面层也存在于所述氧化物半导体膜的与所述源/漏电极重叠的部分中。
4.根据权利要求3所述的薄膜器件，其中
混合层存在于所述氧化物半导体膜和所述源/漏电极之间的界面中，所述混合层由所述氧化物半导体膜的组成元素、所述源/漏电极的与所述氧化物半导体膜接触的部分的组成元素以及至少氟或氯的混合物构成。
5.根据权利要求1所述的薄膜器件，其中
所述氧化物半导体膜包含至少铟或锌。
6.根据权利要求1所述的薄膜器件，其中
其中所述表面层的氟原子的数量或氯原子的数量的比例在0.1％和73％之间，包括0.1％和73％。
7.根据权利要求1所述的薄膜器件，其中
其中所述源/漏电极的与所述氧化物半导体膜接触的部分至少包含钛或钼。
8.根据权利要求2所述的薄膜器件，其中：
所述表面层包含铟、镓、锌、氧、钛以及至少氟或氯；以及
所述混合层包含铟、镓、锌、氧和钛。
9.根据权利要求4所述的薄膜器件，其中：
所述表面层包含铟、镓、锌、氧以及至少氟或氯；以及
所述混合层包含铟、镓、锌、氧、钛以及至少氟或氯。
10.根据权利要求2所述的薄膜器件，其中：
所述表面层包含铟、镓、锌、氧、钼以及至少氟或氯；以及
所述混合层包含铟、镓、锌、氧和钼。
11.根据权利要求4所述的薄膜器件，其中：
所述表面层包含铟、镓、锌、氧以及至少氟或氯；以及
所述混合层包含铟、镓、锌、氧、钼以及至少氟或氯。
12.一种薄膜器件，包括在衬底上的栅电极，在所述栅电极上的栅极绝缘膜，在所述栅极绝缘膜上的氧化物半导体膜以及在所述氧化物半导体膜上的源/漏电极，其中
混合层存在于距在所述氧化物半导体膜和所述源/漏电极之间的界面的表面10到20nm的范围中，所述混合层包含所述氧化物半导体膜的第一组成元素以及所述源/漏电极的与所述氧化物半导体膜接触的部分的第二组成元素的混合物，所述源/漏电极的与所述氧化物半导体膜接触的部分的组成元素以在所述源电极和所述漏电极之间不产生短路的浓度以局域化方式存在；以及
所述混合层的所述第一组成元素和所述第二组成元素的原子的数量从所述源/漏电极侧向所述氧化物半导体膜侧变化。
13.根据权利要求12所述的薄膜器件，其中：
所述混合层包含铟、镓、锌、氧和钛；以及
所述混合层的钛原子的数量从所述源/漏电极侧向所述氧化物半导体膜侧降低，并且所述混合层的铟或锌原子的数量从所述源/漏电极侧向所述氧化物半导体膜侧增加。
14.根据权利要求12所述的薄膜器件，其中：
所述混合层包含铟、镓、锌、氧和钼；以及
所述混合层的钼原子的数量从所述源/漏电极侧向所述氧化物半导体膜侧降低，并且所述混合层的铟或锌原子的数量从所述源/漏电极侧向所述氧化物半导体膜侧增加。
CN201210286625.XA 2011-08-12 2012-08-13 薄膜器件 Active CN102956681B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-177305 2011-08-12
JP2011177305A JP6004308B2 (ja) 2011-08-12 2011-08-12 薄膜デバイス

Publications (2)

Publication Number Publication Date
CN102956681A CN102956681A (zh) 2013-03-06
CN102956681B true CN102956681B (zh) 2017-10-27

Family

ID=47676960

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210286625.XA Active CN102956681B (zh) 2011-08-12 2012-08-13 薄膜器件

Country Status (5)

Country Link
US (1) US8785925B2 (zh)
JP (1) JP6004308B2 (zh)
KR (1) KR101387315B1 (zh)
CN (1) CN102956681B (zh)
TW (1) TWI473274B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101934977B1 (ko) * 2011-08-02 2019-03-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP6004308B2 (ja) 2011-08-12 2016-10-05 Ｎｌｔテクノロジー株式会社 薄膜デバイス
WO2014103912A1 (ja) * 2012-12-27 2014-07-03 シャープ株式会社 液晶表示装置およびその駆動方法
CN103094354B (zh) * 2013-01-28 2015-08-12 合肥京东方光电科技有限公司 阵列基板及其制造方法、显示装置
JP2015079946A (ja) * 2013-09-13 2015-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2874187B1 (en) 2013-11-15 2020-01-01 Evonik Operations GmbH Low contact resistance thin film transistor
CN103811489B (zh) * 2014-03-05 2017-03-01 石以瑄 基于薄膜晶体管的微波毫米波集成电路、功率交换电路及其制作方法
KR20150111550A (ko) 2014-03-25 2015-10-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US20160155849A1 (en) * 2014-12-02 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, module, and electronic device
US20180166544A1 (en) * 2015-06-30 2018-06-14 Silicon Display Technology Oxide semiconductor thin-film transistor and manufacturing method thereof
CN107851669A (zh) * 2015-07-27 2018-03-27 夏普株式会社 半导体装置及其制造方法
US10134878B2 (en) * 2016-01-14 2018-11-20 Applied Materials, Inc. Oxygen vacancy of IGZO passivation by fluorine treatment
DE112017000905T5 (de) 2016-02-18 2018-10-25 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Herstellungsverfahren dafür, Anzeigevorrichtung und elektronisches Gerät
JP7398860B2 (ja) * 2018-08-08 2023-12-15 株式会社ジャパンディスプレイ 薄膜トランジスタの製造方法
TW202038326A (zh) * 2019-01-11 2020-10-16 日商索尼半導體解決方案公司 氧化物半導體膜之蝕刻方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794682B2 (en) * 2001-04-04 2004-09-21 Canon Kabushiki Kaisha Semiconductor device, method for manufacturing the same, and radiation detector
CN1851608A (zh) 2005-09-28 2006-10-25 华为技术有限公司 Drm系统内撤销ro的方法及系统
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
KR101206033B1 (ko) * 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR101345378B1 (ko) * 2007-05-17 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
TWI575293B (zh) * 2007-07-20 2017-03-21 半導體能源研究所股份有限公司 液晶顯示裝置
TWI491048B (zh) * 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
TWI711182B (zh) 2008-07-31 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR101273913B1 (ko) * 2008-09-19 2013-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
EP2180518B1 (en) * 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR101671210B1 (ko) * 2009-03-06 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101571803B1 (ko) * 2009-06-09 2015-11-26 삼성디스플레이 주식회사 어레이 기판 및 이의 제조 방법
KR101847656B1 (ko) * 2009-10-21 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101597312B1 (ko) * 2009-11-16 2016-02-25 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
WO2011068033A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101615636B1 (ko) * 2009-12-08 2016-04-27 삼성전자주식회사 트랜지스터 및 상기 트랜지스터를 포함한 전자 장치
JP2011138934A (ja) * 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
TWI401750B (zh) * 2010-05-17 2013-07-11 Au Optronics Corp 薄膜電晶體及其製造方法
KR101843871B1 (ko) * 2011-03-11 2018-04-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP6004308B2 (ja) 2011-08-12 2016-10-05 Ｎｌｔテクノロジー株式会社 薄膜デバイス

Also Published As

Publication number Publication date
CN102956681A (zh) 2013-03-06
US20130037797A1 (en) 2013-02-14
US8785925B2 (en) 2014-07-22
KR101387315B1 (ko) 2014-04-18
KR20130018199A (ko) 2013-02-20
JP6004308B2 (ja) 2016-10-05
TWI473274B (zh) 2015-02-11
TW201324785A (zh) 2013-06-16
JP2013041949A (ja) 2013-02-28

Similar Documents

Publication Publication Date Title
CN102956681B (zh) 薄膜器件
JP6377228B2 (ja) 半導体装置
JP5546733B2 (ja) 薄膜トランジスタ及びその製造方法
CN102956683B (zh) 薄膜器件及其制备方法
CN104704638A (zh) 半导体器件
CN107004721A (zh) 薄膜晶体管阵列基板
CN103681751A (zh) 薄膜晶体管阵列基板及其制造方法
US20120132914A1 (en) Oxide semiconductor thin film transistor structure and method of making the same
CN102646699A (zh) 一种氧化物薄膜晶体管及其制备方法
CN105097951A (zh) 用以制造高效能金属氧化物和金属氮氧化物薄膜晶体管的栅极介电层处理
TWI737665B (zh) 半導體裝置以及半導體裝置的製造方法
KR20140074742A (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
CN106298879A (zh) 有源层材料、薄膜晶体管及垂直和顶栅结构tft的制作方法
JPWO2011151990A1 (ja) 薄膜トランジスタ
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
CN108064419A (zh) 薄膜晶体管和薄膜晶体管的制备方法和阵列基板
CN105518864A (zh) 半导体元件及其制造方法、以及半导体集成电路
CN105552128B (zh) 半导体器件和制造半导体器件的方法
KR101625207B1 (ko) 박막 트랜지스터 및 그 제조방법
CN106298880A (zh) 氧化物薄膜及制备方法、晶体管及制备方法、显示背板
JP6308583B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
KR20160060848A (ko) 박막 트랜지스터 및 그 제조 방법
JP6327548B2 (ja) 薄膜トランジスタ及びその製造方法
JP6179912B2 (ja) 薄膜デバイス及びその製造方法
Yoon et al. Effect of Double-Layered Al2O3 Gate Insulator on the Bias Stability of ZnO Thin Film Transistors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Kawasaki City, Kanagawa Prefecture, Japan

Patentee after: Tianma Japan, Ltd.

Address before: Kawasaki City, Kanagawa Prefecture, Japan

Patentee before: NLT TECHNOLOGIES, Ltd.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20191230

Address after: 1918 Tianma Building, Liuxian Avenue, Beizhan community, Minzhi street, Longhua District, Shenzhen City, Guangdong Province

Patentee after: Tianma Micro-Electronics Co.,Ltd.

Address before: Kawasaki City, Kanagawa Prefecture, Japan

Patentee before: Tianma Japan, Ltd.

TR01 Transfer of patent right