KR101345378B1 - ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 - Google Patents
ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR101345378B1 KR101345378B1 KR1020070048310A KR20070048310A KR101345378B1 KR 101345378 B1 KR101345378 B1 KR 101345378B1 KR 1020070048310 A KR1020070048310 A KR 1020070048310A KR 20070048310 A KR20070048310 A KR 20070048310A KR 101345378 B1 KR101345378 B1 KR 101345378B1
- Authority
- KR
- South Korea
- Prior art keywords
- channel layer
- zno
- thin film
- film transistor
- gas
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 239000010409 thin film Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims abstract description 13
- 238000000059 patterning Methods 0.000 claims abstract description 13
- 239000007789 gas Substances 0.000 claims description 36
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 claims description 27
- 239000000460 chlorine Substances 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 25
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims description 20
- 229910052760 oxygen Inorganic materials 0.000 claims description 14
- 238000002161 passivation Methods 0.000 claims description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 13
- 239000001301 oxygen Substances 0.000 claims description 13
- 229910004205 SiNX Inorganic materials 0.000 claims description 11
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 10
- 239000011737 fluorine Substances 0.000 claims description 10
- 229910052731 fluorine Inorganic materials 0.000 claims description 10
- 229910021617 Indium monochloride Inorganic materials 0.000 claims description 9
- XOYLJNJLGBYDTH-UHFFFAOYSA-M chlorogallium Chemical group [Ga]Cl XOYLJNJLGBYDTH-UHFFFAOYSA-M 0.000 claims description 9
- APHGZSBLRQFRCA-UHFFFAOYSA-M indium(1+);chloride Chemical compound [In]Cl APHGZSBLRQFRCA-UHFFFAOYSA-M 0.000 claims description 9
- 238000001020 plasma etching Methods 0.000 claims description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 claims description 8
- 238000004544 sputter deposition Methods 0.000 claims description 7
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 6
- 229910052801 chlorine Inorganic materials 0.000 claims description 6
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 claims description 4
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 claims description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 4
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052794 bromium Inorganic materials 0.000 claims description 4
- 229910001882 dioxygen Inorganic materials 0.000 claims description 4
- 239000011630 iodine Substances 0.000 claims description 4
- 229910052740 iodine Inorganic materials 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 229910018194 SF 6 Inorganic materials 0.000 claims description 3
- 229910018503 SF6 Inorganic materials 0.000 claims 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 description 25
- 239000002184 metal Substances 0.000 description 25
- 229910021417 amorphous silicon Inorganic materials 0.000 description 16
- 238000000137 annealing Methods 0.000 description 14
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 12
- 238000005240 physical vapour deposition Methods 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 9
- 238000004140 cleaning Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000001704 evaporation Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- 206010021143 Hypoxia Diseases 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000013077 target material Substances 0.000 description 3
- 229910016048 MoW Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910005535 GaOx Inorganic materials 0.000 description 1
- -1 Mo but also for SiNx Chemical class 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910007541 Zn O Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 150000001805 chlorine compounds Chemical class 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Abstract
ZnO 계 박막 트랜지스터 및 제조방법에 관해 개시된다. ZnO 계 박막 트랜지스터는 채널 층에 플라즈마에 대해 ZnO에 비해 높은 분자 결합력을 갖는 ZnCl 성분이 포함된다. ZnCl 성분은 채널 층 전체 뿐 아니라 채널의 표면 가까운 영역에 형성된다. ZnCl 은 플라즈마 충격에 강하며, 플라즈마에 노출되었을 때 잘 분해되지 않으며 따라서 캐리어 농도 증가가 억제된다. ZnCl 성분은 채널 층 재료에 포함되어 채널 층 전체에 분포될 수 도 있고, 또는 채널 층 패터닝시 플라즈마 가스에 Cl 성분을 포함시켜 채널 층 에칭 과정에서 채널 층의 표면 영역에 함유될 수 있다.
Description
도 1는 본 발명의 한 실시예에 따른 ZnO 계 박막 트랜지스터의 개략적 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 ZnO 계 박막 트랜지스터의 개략적 단면도이다.
도 3은 본 발명에 따라 제조된 박막 트랜지스터 샘플들의 전기적 특성을 보이는 게이트 전압 변화에 따른 소스/드레인 전류 변화를 보이는 그래프이다.
도 4a 내지 도 4f는 본 발명의 제 1 실시예에 따른 박막 트랜지스터의 제조방법을 보여준다.
도 5a 내지 도 5f는 본 발명의 제 2 실시예에 따른 박막 트랜지스터의 제조방법을 보여준다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 기판 20: 게이트
21 : 게이트 절연 층 22: 채널 층
23a, 23b : 소스 및 드레인 24 : 패시베이션 층
1. 공개번호 2004-0106576
2. 공개번호 2006-0123765
본 발명은 ZnO 계 박막 트랜지스터 및 그 제조방법에 관한 것이다.
비약적으로 성장하고 있는 평판디스플레이 시장에서 가장 큰 응용 대상으로 TV(Television) 제품이 있다. 현재 TV용 패널로서 액정디스플레이(LCD)가 주축을 이루고 있는 가운데, 유기발광디스플레이도 TV로의 응용을 위해 많은 연구가 진행되고 있다. 현재의 TV용 디스플레이기술의 방향은 시장에서 요구하는 주요항목에 초점을 맞추고 있는데, 시장에서 요구하는 사항으로는 대형 TV 또는 DID(Digital Information Display), 저가격, 고화질 (동영상표현력, 고해상도, 밝기, 명암비, 색재현력)이 있다. 이러한 요건에 부합되게 하기위해서는 유리 등의 기판의 대형화와 함께, 비용 증가 없이 우수한 성능을 갖는 디스플레이 스위칭 및 구동소자로 적용될 박막 트랜지스터(TFT)가 필요하다. 따라서, 향후의 기술개발은 이러한 추세에 맞게, 저가격으로 우수한 성능의 디스플레이 패널을 제작할 수 있는 TFT 제작기술확보에 초점이 맞춰져야 할 것이다.
디스플레이의 구동 및 스위칭소자로서 대표적인 비정질실리콘 박막트랜지스터(a-Si TFT)는 저가의 비용으로 2 m가 넘는 대형 기판상에 균일하게 형성될 수 있 는 소자로서 현재 가장 널리 쓰이는 소자이다. 그러나, 디스플레이의 대형화 및 고화질화 추세에 따라 소자 성능 역시 고성능이 요구되어, 이동도 0.5 cm2/Vs수준의 기존의 a-Si TFT는 한계에 다다를 것으로 판단되며, 따라서 a-Si TFT보다 높은 이동도를 갖는 고성능 TFT 및 제조 기술이 필요하다. 또한, a-Si TFT는 최대의 약점으로서 동작을 계속함에 따라 소자특성이 계속 열화되어 초기의 성능을 유지할 수 없는 신뢰성 상의 문제를 내포하고 있다. 이것은 a-Si TFT가 교류 구동의 LCD보다는 지속적으로 전류를 흐르는 흘려 보내면서 동작하는 유기발광디스플레이(OLED)로 응용되기 힘든 주된 이유이다.
a-Si TFT 대비 월등히 높은 성능을 갖는 다결정 실리콘 박막트랜지스터(poly-Si TFT)는 수십에서 수백 cm2/Vs의 높은 이동도를 갖기 때문에, 기존 a-Si TFT에서 실현하기 힘들었던 고화질 디스플레이에 적용할 수 있는 성능을 갖는다. 뿐만아니라, a-Si TFT대비 동작에 따른 소자특성 열화 문제가 매우 적다. 그러나, poly-Si TFT를 제작하기 위해서는 a-Si TFT에 비해 많은 수의 공정이 필요하고 그에 따른 추가장비 투자 역시 선행되어야한다. 따라서, p-Si TFT는 디스플레이의 고화질화나 OLED와 같은 제품에 응용되기 적합하지만, 비용 면에서는 기존 a-Si TFT에 비해 열세이므로 응용이 제한적일 수 밖에 없다. p-Si TFT의 경우, 특히, 제조장비의 한계나 균일도 불량과 같은 기술적인 문제로 현재까지는 1 m가 넘는 대형기판을 이용한 제조공정이 실현되고 있지 않기 때문에, TV 제품으로의 응용이 어려운 것도, 고성능의 p-Si TFT가 쉽게 시장에 자리 잡기 힘들게 하는 요인이 되고 있다.
따라서, a-Si TFT의 장점(대형화, 저가격화, 균일도)과 poly-Si TFT의 장점(고성능, 신뢰성)을 모두 취할 수 있는 새로운 TFT기술에 대한 요구가 어느 때보다도 크며, 이에 대한 연구가 활발히 진행되고 있는데, 그 대표적인 것으로 산화물 반도체가 있다. 산화물반도체소자로서 최근 각광을 받고 있는 것으로 ZnO 계 박막 트랜지스터가 있다. 여기에는, Zn 산화물 (ZnOx) TFT와 GaOx와 InOx 그리고 ZnOx의 혼합체인 Ga-In-Zn 산화물 (GIZO) TFT가 있다. (종래기술 문헌 정보 1, 2 참조) ZnOx는 일반적으로 다결정질로서 poly-Si TFT에 필적하는 높은 이동도를 갖지만, 균일도가 떨어지는 반면, GIZO TFT는 비정질상태이면서도 소자특성은 기존 a-Si TFT보다 우수하고 제조공정도 기존 a-Si TFT 제조공정을 그대로 따르기 때문에 a-Si TFT와 p-Si TFT의 장점을 모두 취하는 최적의 소자기술로서 대두되고 있다. 그러나, 아직까지 GIZO TFT 제조 기술은 확립되어 있지 않고, 제조공정에 있어서 몇가지 기술적인 과제가 있다. 여러가지 알려진 이유에 의해 BCE(back channel etching)구조의 바텀 게이트 방식의 TFT 가 선호된다.
상기한 바와 같이 GIZO 반도체 필름은 비정질 상태이므로 저온 공정이 가능하고 특히 대면적화가 용이한 장점을 가진다. 그러나, GIZO 를 포함하는 ZnO 계 반도체 필름의 캐리어 농도는 산소 함량 변화에 민감하며, 특히 열, 화학적 충격에 물리적, 전기적 성질이 크게 변화된다. 이러한 ZnO 계 박막 트랜지스터의 제조 과정에서, ZnO 계 반도체 필름이 고에너지 상태의 플라즈마에 노출되게 되는데 이때에 반도체 필름은 ZnO의 분해에 따른 산소 결핍 등과 같은 손상을 입게 되어 캐리어의 농도가 원하지 않게 증가한다. 캐리어 농도의 비정상적 증가는 박막 트랜지스 터의 문턱 전압의 변화(shift)를 유발한다. 변화된 문턱 전압은 큰 음(陰)의 값을 가지게 됨으로써 게이트 전압이 0V 인 상태에서도 소스-드레인 간의 큰 누설 전류가 발생한다. 이러한 현상은,
이와 같은 문턱 전압의 변화 등을 유발하는 채널 층의 손상은 채널 층의 캐리어 농도 증가와 관련되며, 따라서 제조 공정 중 캐리어 농도를 적절히 조절하여 양질의 전기적 특성을 가지는 ZnO 계 TFT 제조방법의 연구가 필요하다.
본 발명이 이루고자 하는 기술적 과제는 플라즈마 등에 의한 채널 층의 손상이 효과적으로 억제될 수 있는 ZnO 계 박막 트랜지스터 및 그 제조방법을 제공하는 것이다.
본 발명에 따른 ZnO 계 박막 트랜지스터는:
기판;
상기 기판 위에 형성되는 ZnO 계 채널 층;
상기 기판과 채널 층의 사이에 마련되는 게이트;
상기 채널 층과 게이트 사이에 마련되는 게이트 절연층;
상기 채널의 양측에 마련되는 소스 및 드레인 전극; 그리고
상기 채널 층과 소스 및 드레인 전극을 덮는 패시베이션층을 포함하고,
상기 채널 층에는 염화물 성분이 포함되어 있는 특징이 있다.
본 발명의 구체적인 실시예에 따르면, 상기 염화물은 채널층의 표면 영역에 포함된다.
본 발명에 따른 ZnO 계 박막 트랜지스터의 제조방법의 한 유형은:
기판;
상기 기판 위에 형성되는 ZnO 계 채널 층;
상기 기판과 채널 층의 사이에 마련되는 게이트;
상기 채널 층과 게이트 사이에 마련되는 게이트 절연층;
상기 채널의 양측에 마련되는 소스 및 드레인 전극; 그리고
상기 채널 층과 소스 및 드레인 전극을 덮는 패시베이션층을 포함하는 박막 트랜지스터를 제조함에 있어서,
상기 채널 층을 패터닝하는 단계에서 Cl 이 포함된 에칭 가스를 이용하여, 에칭 과정에서 에칭 가스 중의 Cl과 채널 층 물질 간의 결합을 유도하여 플라즈마에 노출되는 상기 채널 층의 표면 영역에 염화물을 형성한다.
구체적인 실시예에 따르면, 상기 채널 층을 스퍼터링(sputtering) 법 및 증발(evaporation) 법을 포함하는 물리 기상 증착(Physical Vapor Deposition)(PVD) 방법으로 형성될 수 있다. 상기 게이트 절연층은 SiNx로 형성될 수 있다. 본 발명의 바람직한 실시예들에 따르면, 상기 채널 층은 GIZO로 형성되며, 나아가서는 상기 게이트 절연층은 SiNx로 형성된다.
본 발명에 따른 ZnO 계 박막 트랜지스터의 제조방법의 다른 유형은:
기판;
상기 기판 위에 형성되는 ZnO 계 채널 층;
상기 기판과 채널 층의 사이에 마련되는 게이트;
상기 채널 층과 게이트 사이에 마련되는 게이트 절연층;
상기 채널의 양측에 마련되는 소스 및 드레인 전극; 그리고
상기 채널 층과 소스 및 드레인 전극을 덮는 패시베이션층을 포함하는 박막 트랜지스터를 제조함에 있어서,
상기 채널 층을 형성하는 단계에서 채널 층에 염화물을 함유시킨다.
본 발명의 구체적인 한 실시예에 따르면,
기판에 게이트와 이를 덮는 게이트 절연층을 형성하는 단계;
게이트 절연층 위에 상기 게이트에 대응하는 ZnO 계 채널 층을 형성하는 단계;
상기 채널 층 위에 도전물질층을 형성한 후 이를 패터닝하여 상기 채널 층의 양측에 접촉되는 소스와 드레인 전극을 형성하는 단계;
상기 채널 층 및 소스와 드레인 전극 위에 패시베이션 층을 형성하는 단계;
상기 채널 층을 열처리(annealing)하는 단계;를 포함하며,
상기 소스 드레인 전극을 형성하는 단계에서 상기 도전 물질층을 Cl 가스를 포함하는 에칭 가스에 의한 건식 에칭법으로 패터닝하여, 소스/드레인 패터닝시 플라즈마 가스에 노출되는 채널 층에서 에칭 가스 중의 Cl과 채널 층 물질의 결합을 유도하여 염화물을 채널 층에 형성한다.
본 발명의 구체적인 한 실시예에 따르면,
기판에 게이트와 이를 덮는 게이트 절연층을 형성하는 단계;
게이트 절연층 위에 상기 게이트에 대응하는 ZnO 계 채널 층을 형성하는 단계;
상기 채널 층 위에 도전물질층을 형성한 후 이를 패터닝하여 상기 채널 층의 양측에 접촉되는 소스와 드레인 전극을 형성하는 단계;
상기 채널 층 및 소스와 드레인 전극 위에 패시베이션 층을 형성하는 단계;
상기 채널 층을 열처리(annealing)하는 단계;를 포함하며,
상기 ZnO 계 채널을 형성하는 단계에서 채널 물질에 Cl 이 포함시켜 채널 층에 염화물을 생성한다.
한편 본 발명의 구체적인 실시예에 따르면 채널 층은 ZnO 계열 채널 층은 a(In2O3)·b(Ga2O3)·c(ZnO) 층(여기서, a, b, c는 각각 a≥0, b≥0, c＞0의 조건을 만족시키는 실수)일 수 있다.
본 발명이 다른 구체적인 실시예에 따르면, 상기 채널 층은 a(In2O3)·b(Ga2O3)·c(ZnO) 층(여기서, a, b, c는 각각 a≥1, b≥1, 0＜c≤1의 조건을 만족시키는 실수)일 수 있다.
본 발명의 바람직한 실시예에 따르면, 상기 염화물은 GaCl3, InCl3, ZnCl2 (또는 GaClx, InClx, ZnCly, 0<x≤3, 0<y≤2) 중의 적어도 어느 하나를 포함한다.
이하, 본 발명의 바람직한 실시예에 따른 박막 트랜지스터 및 그 제조방법을 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면에 도시된 층이나 영역들의 폭 및 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
도 1은 본 발명에 따른 바텀 게이트 방식의 ZnO 계 박막 트랜지스터의 개략적 단면을 도시한다.
도 1를 참조하면, 기판(10) 상에 게이트(20)와 이를 덮는 게이트 절연층(21)이 형성되어 있다. 게이트 절연층(21) 위에는 상기 게이트(20)에 대응하는 채널 층(22)이 형성되어 있다. 기판(10)은 투명하거나 불투명한 재료로서 실리콘, 유리 또는 플라스틱으로 형성된다. 채널 층(22)은 ZnO 계 반도체 물질층, 예컨대 Zn0 계열의 물질로서 구체적으로 GIZO(Ga-In-Zn-O) 로 형성될 수 있다. 상기 GIZO는 a(In2O3)·b(Ga2O3)·c(ZnO)일 수 있다. 상기 GIZO 채널 층(22)은 스퍼터링(sputtering) 법 및 증발(evaporation) 법을 포함하는 물리 기상 증착(Physical Vapor Deposition)(PVD) 방법으로 형성된 것일 수 있다.
채널 층(22)의 양측에 소오스 전극(23a) 및 드레인 전극(23b)이 형성되어 있다. 소오스 전극(23a) 및 드레인 전극(23b)은 각각 채널 층(22) 양측에 겹쳐지 상태에서 기판(10) 상으로 연장된다. 소오스 전극(23a) 및 드레인 전극(23b)은 금속으로 형성될 수 있다. 이때 사용되는 금속에는 예컨대, Mo 단일 금속층, Mo층을 포함하는 다중 금속층, Ti를 포함하는 금속층 및 Cr을 포함하는 금속층 중 어느 하나일 수 있다.
상기 채널 층(22), 소스 전극(23a) 및 드레인 전극(23b) 위에는 두터운 패시 베이션 층(25)이 형성된다. 패시베이션 층(25)은 PECVD(Plasma Enhanced Chemical Vapor Deposition) 법에 의해 형성될 수 있다.
상기 채널 층(22), 소오스 전극(23a), 드레인 전극(23b), 게이트 절연층(21) 및 게이트 전극(20)의 두께는 각각 30∼200nm, 10∼200nm, 10∼200nm, 100∼300nm 및 100∼300nm 정도일 수 있다.
도시하지는 않았지만, 채널 층(20)과 소오스 전극(23a) 사이 및 채널 층(20)과 드레인 전극(23b) 사이에 각각 오믹 콘택층이 더 구비될 수 있다. 상기 오믹 콘택층은 채널 층(22)보다 산소 함량이 적은 전도성 산화물 층일 수 있다. 상기 오믹 콘택층은 채널 층(22)과 소오스 전극(23a) 및 드레인 전극(23b) 간의 접촉 저항을 낮추고, 홀(hole)이 채널 층(22) 외부로 빠져나가는 것을 방지하는 역할을 한다.
상기와 같은 구조를 가지는 본 발명에 따른 박막 트랜지스터에 있어서, 본 발명의 특징에 따라 상기 GIZO 채널 층(22)은 Cl 성분을 함유한다. 즉, GIZO 채널 층(22)은 (Ga-In-Zn)-O 결합과 (Ga, In Zn)-Cl 결합을 포함한다. (Ga, In Zn)-Cl 결합 (이하 GIZCl)은 채널 층(22) 전체적으로 분포될 수 있고 바람직하게는 채널 층(22)의 표면 가까운 영역에 분포한다.
GIZCl은 채널 층(22) 형성 당시에 분포되거나 채널 층(22) 패터닝 과정에서 생성될 수 있다. 즉, 채널 층을 형성하는 스퍼터링(sputtering) 법 및 증발(evaporation) 법 등에서 기존의 Ga2O3, In2O3, ZnO 타겟 물질과 함께 GaCl3, InCl3, ZnCl2 타겟 물질을 같이 증착함으로써 GIZO와 GIZCl을 함유하는 채널 층(22) 을 얻을 수 있다. 이 방법에 의하면 주재료가 GIZO인 채널 층(22) 전체적으로 소량의 GIZCl이 분포하게 된다. 예를 들어, 상기 ZnO계 채널층의 증착은 RF 스퍼터링(Sputtering)법을 이용한다. 이때에 RF 파워가 100~500 W, 스퍼터시 챔버에 유입되는 가스로 Ar과 O2를 이용한다. Ar유량이 100 sccm일 때, O2 유량이 0~100 sccm범위의 공정으로 진행한다.
한편, GIZCl은 플라즈마에 의한 소스/드레인 전극(23a, 23b)을 패터닝 하는 과정에서 형성될 수 있다. 소스/드레인 전극(23a, 23b) 패터닝은 건식 식각법이 이용되는데 에칭 가스에 Cl 계 가스가 포함된다. 소스/드레인 전극(23a, 23b) 패터닝시 Cl 계 가스를 사용하게 되면, 플라즈마에 노출된 채널 층(22)의 GIZO 가 손상되어 격자 구조에 산소 결핍(Vacancy)가 발생하면 이 격자 구조의 빈자리를 Cl 로 채워지게 된다. 즉, Cl 계 에칭 가스의 사용에 의해 채널 층(22)의 일부 GIZO가 GIZCl로 치환되게 되는데 이러한 치환은 플라즈마에 의한 손상이 발생하는 채널 층(22)의 표면 영역이다. 소스/드레인 전극(23a, 23b)를 패터닝하기 위해, 예를 들어, 플라즈마에칭조건은 RIE(Reactive Ion Etch) 타입의 식각법의 경우, 파워가 100~1000 W. Cl2 또는 Cl계 가스와 산소의 혼합가스를 반응가스로 사용하여 공정압력 10~100 mTorr이며, 이때 산소의 유량은 10 sccm 이상으로 설정할 수 있다. 본 발명은 GIZO에 비해 GIZCl이 높은 본딩 에너지를 가지며 따라서 플라즈마에 대해 GIZCl이 GIZO에 비해 상대적으로 안정적인 점을 이용하는 것이다.
이러한 소스/드레인 패터닝 과정을 통해 본 발명은 Zn 계 산화물 채널 층(22)에서 염화물이 함유 구조를 마련하는데, 이러한 염화물, 즉 GaCl3, InCl3, ZnCl2 각각은 Ga2O3, In2O3, ZnO 각각에 비해 본딩 에너지(Bonding energy)가 아래 표 1에 나타내 보인 바와 같이 높다.
| 구분 |
본딩 에너지 (kJ/mol at room temperature) |
본딩 에너지 비교 |
|
| 산화물(Oxide) | 염화물(Chloride) | ||
| Ga | 354 | 481 | oxide < chloride |
| In | 320 | 439 | oxide < chloride |
| Zn | 159 | 229 | oxide < chloride |
따라서 채널 층(22) 패터닝 후 후속되는 공정 예를 들어 PECVD 등에 의한 SiNx 패시베이션 층(24)이 형성될 때 플라즈마에 노출되는 채널 층(22)이 보호된다. 이것은 높은 결합 에너지를 갖는 GaCl3, InCl3, ZnCl2 (또는 GaClx, InClx, ZnCly, 0<x≤3, 0<y≤2)이 채널 층(22)에 존재하고 이들이 플라즈마에 대해 잘 손상되지 않으므로 플라즈마 손상에 따른 산소 결핍의 억제 및 이에 따른 케리어 농도의 상승이 억제된다. 위의 표 1을 참조하면 ZnO 가 가장 낮은 본딩 에너지를 가지며, 따라서 플라즈마에 의해 ZnO 가 가장 먼저 분해되고 따라서 분해된 Zn에 의한 캐리어 농도 증가가 가장 크게 나타난다. 따라서,Cl 은 Zn 과 가장 많은 결합을 이룰 것이다. 즉, 본 발명에 따른 결합 에너지가 가장 낮은 ZnO 에 의한 캐리어 증가를 억제하기 위하여 채널 층(22)의 표면에 ZnCl 이 많이 분포하여 쉽게 분해되는 ZnO의 농도를 감소시키는 것이 바람직하다. 도 2는 본 발명의 보다 구체적인 실시예를 보이는 것으로 채널 층(22)의 표면 영역, 즉 GIZO에 다량의 Cl이 함유된 GIZCl 영역(22a)를 나타내 보인다. 따라서 상기 영역(22a)은 GIZO와 GIZCl을 포함한다.
상기와 같은 본 발명은 기본적으로 채널 층 하부에 게이트가 마련되는 바텀 게이트 방식의 BCE(back channel etching) 박막 트랜지스터에 관련되며, 특히 플라즈마에 의한 채널 층의 손상을 억제하기 위한 염화물층 채널의 표면에 형성하거나 채널 전체로 분포시키는 것에 관한 것이다.
도 3은 본 발명에 따른 BCE 형 ZnO 계 박막 트랜지스터 샘플들의 전기적 특성을 보이는 그래프이다. 이 샘플들은 하나의 웨이퍼에 어레이의 형태로 제조된 것으로 2 인치 범위 내에서 무작위 선택된 트랜지스터들이다.
도 3에 도시된 바와 같이, 문턱 전압은 약 -7 볼트로서 음의 값을 가지나 그 이상의 전압 영역에서 소스-드레인 전류가 비교적 선형적인 특성을 나타내 보인다.
이하, 본 발명의 모범적 실시예들에 따른 ZnO 계 박막 트랜지스터의 제조 방법을 단계적으로 설명한다.
도 4a 내지 도 4f는 본 발명의 제 1 실시예에 따른 박막 트랜지스터의 제조방법을 보여준다. 도 2 및 도 4a 내지 도 4f에서 동일한 참조 번호(부호)는 동일한 구성 요소를 나타낸다.
도 4a를 참조하면, 기판(10) 상에 게이트 전극(20)을 형성하고, 기판(10) 상에 게이트 전극(20)을 덮는 SiO2 또는 SiNx 게이트 절연층(21)을 형성한다. 게이트 절연층(21) 형성 후, 게이트 절연층(21) 상면에 존재하는 불순물들을 제거하기 위한 습식 세정을 수행할 수 있다. 상기 습식 세정에서 세정액으로는 IPA(isopropyl alcohol)와 탈이온수(deionized water) 및 아세톤(aceton) 중 적어도 어느 하나를 사용할 수 있다.
도 4b를 참조하면, 게이트 절연층(21) 상에 게이트(21)에 대응하는 채널 층(22)을 형성한다. 채널 층(22)은 게이트 전극(20) 위쪽의 게이트 절연층(21) 상에 위치한다. 채널 층(22)은 일반적인 스퍼터링(sputtering) 법 및 증발(evaporation) 법을 포함하는 물리 기상 증착(Physical Vapor Deposition)(PVD) 방법으로 형성될 수 있다. PVD 방법을 이용한 채널 층(22)의 형성에 In2O3, Ga2O3 및 ZnO 중 적어도 하나의 타겟을 포함할 수 있다. 따라서 채널 층(22)은 GIZO 를 주재료로 형성된다.
도 4c를 참조하면, 게이트 절연층(21) 상에 채널 층(22)을 덮는 금속층(23)을 형성한 후 이 위에 소오스 전극(23a) 및 드레인 전극(23b)을 형성하기 위한 포토레지스트 등에 의해 마스크(25)를 형성한다. 상기 금속층(23)은 Mo 단일 금속층, Mo층을 포함하는 다중 금속층, Ti를 포함하는 금속층 및 Cr을 포함하는 금속층 중 어느 하나일 수 있다. 그 외에 Pt, Cu, Al, W, MoW, AlNd, Ni, Ag, Au, IZO, ITO 또는 이들 중 하나를 함유하는 실리사이드가 사용될 수 있다. 상기 재료들에 의한 금속층은 PVD 방법으로 형성할 수 있다.
소오스 전극(23a)과 드레인 전극(23b)을 형성하는 금속층(23)을 고온에서 형성하면, 소오스 전극(23a)과 드레인 전극(23b)을 형성하는 과정에서 채널 층(22)과 소오스 전극(23a) 및 드레인 전극(23b) 사이에 채널 층(22)보다 산소 함량이 적은 오믹 콘택층(미도시)을 형성할 수 있다. 소오스 전극(24a)과 드레인 전극(24b)을 형성하는 과정에서 상기 오믹 콘택층이 형성되지 않을 때, 후속으로 어닐링 공정을 실시할 수 있다. 상기 어닐링 공정에 의해 채널 층(22)과 소오스 전극(23a) 및 드레인 전극(23b) 사이에 반응이 일어나고, 그 결과 상기 오믹 콘택층이 형성될 수 있다.
도 4d를 참조하면, 염소가스(Cl2) 또는 염소계 가스를 이용한 플라즈마 에칭에 의해 마스크(25)에 덮이지 않은 금속층(23)의 노출부분을 제거하여 절연층(21) 상에 채널 층(22)의 양측에 접촉하는 소오스 전극(23a) 및 드레인 전극(23b)을 형성한다. 상기 염소가스(Cl2) 또는 염소계 가스에는 산소, 질소, SF6, 불소(F)계 가스, 요오드(I)계, 브롬(Br)계, Ar, Xe, Kr 가스 중에 적어도 1 종류 이상을 혼합한다. 여기에서, 염소계 가스 또는 불소계 가스와 산소의 혼합가스를 사용할 수 있으며, 이 경우, 염소계 가스와 산소 가스의 분압비 또는 염소계 가스와 불소계가스의 분압비가 0.001에서 0.99인 것이 바람직하다. 여기에서 게이트 절연층(21)이 SiNx 로 형성되는 경우 SF6는 배제되는 것이 바람직하다. 이는 SF6는 Mo 등의 금속 뿐 아니라 SiNx 에 대해서도 식각력을 가지고 있고 따라서 소스/드레인 패터닝 과정에서 SF6에 의해 식각될 가능성이 있기 때문이다.
상기와 같은 플라즈마 에칭에 따르면, 소스/드레인 전극(23a, 23b)이 형성되며, 이 과정에서 플라즈마에 노출된 GIZO 채널 층(22)의 표면 가까이에 GIZO가 치환한 GIZCl 영역(22a)이 마련된다.
도 4e를 참조하면, 게이트 절연층(21) 상에 소오스 전극(23a) 및 드레인 전극(23b)을 덮는 패시베이션 층(24)을 PECVD 법 등에 의해 형성한다.
도 4f에 도시된 바와 같이, 채널 층(22) 및 패비베이션 층(24)에 열을 가하는 어닐링을 실시한다. 어닐링 공정은 퍼니스 어닐링(furnace annealing) 또는 급속 가열 어닐링(rapid thermal annealing : RTA)일 수 있는데, 산소 또는 질소 분위기에서 200∼400℃의 온도로 10분∼2시간 동안 수행할 수 있다. 바람직하게는 200℃에서 1 시간 정도 수행한다. 이러한 어닐링 과정을 통해서 채널 층(22)의 캐리어 농도가 감소하여 적정한 전기적 특성 및 문턱 전압을 갖는 목적하는 박막 트랜지스터를 얻을 수 있게 된다.
도 5a 내지 도 5e는 본 발명의 제 1 실시예에 따른 박막 트랜지스터의 제조방법을 보여준다. 도 1 및 도 5a 내지 도 5e에서 동일한 참조 번호(부호)는 동일한 구성 요소를 나타낸다.
도 5a를 참조하면, 기판(10) 상에 게이트 전극(20)을 형성하고, 기판(10) 상에 게이트 전극(20)을 덮는 SiO2 또는 SiNx 게이트 절연층(21)을 형성한다. 게이트 절연층(21) 형성 후, 게이트 절연층(21) 상면에 존재하는 불순물들을 제거하기 위한 습식 세정을 수행할 수 있다. 상기 습식 세정에서 세정액으로는 IPA(isopropyl alcohol)와 탈이온수(deionized water) 및 아세톤(aceton) 중 적어도 어느 하나를 사용할 수 있다.
도 5b를 참조하면, 게이트 절연층(21) 상에 게이트(21)에 대응하는 채널 층(22)을 형성한다. 채널 층(22)은 게이트 전극(20) 위쪽의 게이트 절연층(21) 상에 위치한다. 채널 층(22)은 일반적인 스퍼터링(sputtering) 법 및 증발(evaporation) 법을 포함하는 물리 기상 증착(Physical Vapor Deposition)(PVD) 방법으로 형성될 수 있다. PVD 방법을 이용한 채널 층(22)의 형성에 In2O3, Ga2O3 및 ZnO 중 적어도 하나의 타겟을 포함할 수 있다. 이에 더하여 GaCl3, InCl3, ZnCl2 타겟 물질 중 적어도 어느 하나가 포함되어야 한다. 따라서 채널 층(22)은 GIZO 를 주재료로 형성되며 이에 GIZCl을 소량 함유한다.
도 5c를 참조하면, 게이트 절연층(21) 상에 채널 층(22)을 덮는 금속층(23)을 형성한 후 이 위에 소오스 전극(23a) 및 드레인 전극(23b)을 형성하기 위한 포토레지스트 등에 의해 마스크(25)를 형성한다. 상기 금속층(23)은 Mo 단일 금속층, Mo층을 포함하는 다중 금속층, Ti를 포함하는 금속층 및 Cr을 포함하는 금속층 중 어느 하나일 수 있다. 그 외에 Pt, Cu, Al, W, MoW, AlNd, Ni, Ag, Au, IZO, ITO 또는 이들 중 하나를 함유하는 실리사이드가 사용될 수 있다. 상기 재료들에 의한 금속층은 PVD 방법으로 형성할 수 있다.
소오스 전극(23a)과 드레인 전극(23b)을 형성하는 금속층(23)을 고온에서 형성하면, 소오스 전극(23a)과 드레인 전극(23b)을 형성하는 과정에서 채널 층(22)과 소오스 전극(23a) 및 드레인 전극(23b) 사이에 채널 층(22)보다 산소 함량이 적은 오믹 콘택층(미도시)을 형성할 수 있다. 소오스 전극(23a)과 드레인 전극(23b)을 형성하는 과정에서 상기 오믹 콘택층이 형성되지 않을 때, 후속으로 어닐링 공정을 실시할 수 있다. 상기 어닐링 공정에 의해 채널 층(22)과 소오스 전극(23a) 및 드레인 전극(23b) 사이에 반응이 일어나고, 그 결과 상기 오믹 콘택층이 형성될 수 있다.
도 5d를 참조하면, 일반적인 에칭 가스, 바람직하게는 염소가스(Cl2) 또는 염소계 가스를 이용한 플라즈마 에칭에 의해 마스크(25)에 덮이지 않은 금속층(23)의 노출부분을 제거하여 절연층(21) 상에 채널 층(22)의 양측에 접촉하는 소오스 전극(23a) 및 드레인 전극(23b)을 형성한다. 상기 염소가스(Cl2) 또는 염소계 가스에는 산소, 질소, SF6, 불소(F)계 가스, 요오드(I)계, 브롬(Br)계, Ar, Xe, Kr 가스 중에 적어도 1 종류 이상을 혼합한다. 여기에서, 염소계 가스 또는 불소계 가스와 산소의 혼합가스를 사용할 수 있으며, 이 경우, 염소계 가스와 산소 가스의 분압비 또는 염소계 가스와 불소계가스의 분압비가 0.001에서 0.99인 것이 바람직하다. 여기에서 게이트 절연층(21)이 SiNx 로 형성되는 경우 전술한 이유에 의해 SF6는 배제되는 것이 바람직하다.
상기와 같은 플라즈마 에칭에 따르면, 소스/드레인 전극(23a, 23b)이 형성되며, 이 과정에서 플라즈마에 노출된 게이트 절연층(21)은 보호된다.
도 5e를 참조하면, 게이트 절연층(21) 상에 채널 층(22), 소오스 전극(23a) 및 드레인 전극(23b)을 덮는 패시베이션 층(24)을 PECVD 법 등에 의해 형성한다.
도 5f에 도시된 바와 같이, 채널 층(22) 및 패비베이션 층(24)에 열을 가하는 어닐링을 실시한다. 어닐링 공정은 퍼니스 어닐링(furnace annealing) 또는 급속 가열 어닐링(rapid thermal annealing : RTA)일 수 있는데, 산소 또는 질소 분위기에서 200∼400℃의 온도로 10분∼2시간 동안 수행할 수 있다. 바람직하게는 200℃에서 1 시간 정도 수행한다. 이러한 어닐링 과정을 통해서 채널 층(22)의 캐리어 농도가 감소하여 적정한 전기적 특성 및 문턱 전압을 갖는 목적하는 박막 트랜지스터를 얻을 수 있게 된다.
전술한 바와 같이 본 발명은 채널 층에 플라즈마 손상에 의한 캐리어 농도의 증가를 억제하는 염화물이 포함되고, 이를 통해서 소망하는 특성의 박막 트랜지스터를 얻을 수 있게 된다.
이상에서 설명한 바와 같이, 본 발명에 따르면 적절한 캐리어 농도의 조절에 의해 목적하는 문턱 전압의 ZnO 계, 특히 GIZO 박막 트랜지스터를 얻을 수 있게 된다. 이러한 본 발명은 대면적의 스위칭 소자를 요구하는 LCD, OLED 디스플레이 등에 적용될 수 있다. 즉, 본 발명은 기존 비정질 실리콘 박막트랜지스터(a-Si TFT)나 다결정질 실리콘 박막트랜지스터(poly-Si TFT)를 대체할 수 있는 산화물 반도체 박막트랜지스터 (oxide TFT)소자제작에 응용될 수 있다. 또한, 상기 박막트랜지스터를 기반으로 한 스위칭 및 구동소자가 요구되는 평판디스플레이 특히, 액정디스플레이(LCD)와 유기발광디스플레이(OLED)에 적용될 수 있다. 최종적으로 LCD나 OLED를 채용한 평판디스플레이 제품, 핸드폰 및 모바일기기, 노트북, 모니터, TV제품에 적용된다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 본 발명의 박막 트랜지스터의 구성 요소는 다양화할 수 있을 것이고, 구조 또한 다양한 형태로 변형할 수 있을 것이다. 또한, 본 발명의 박막 트랜지스터는 액정표시장치나 유기발광표시장치뿐만 아니라 메모리 소자 및 논리 소자 분야에도 적용될 수 있음을 알 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
Claims (22)
- 기판;상기 기판 위에 형성되는 ZnO 계 채널 층;상기 기판과 채널 층의 사이에 마련되는 게이트;상기 채널 층과 게이트 사이에 마련되는 게이트 절연층;상기 채널의 양측에 마련되는 소스 및 드레인 전극; 그리고상기 채널 층과 소스 및 드레인 전극을 덮는 패시베이션층을 포함하고,상기 채널 층에는 염화물이 포함되어 있는 것을 특징을 하는 ZnO 계 박막 트랜지스터.
- 제 1 항에 있어서,상기 게이트 절연층은 SiNx 로 형성된 것을 특징으로 하는 ZnO 계 박막 트랜지스터.
- 제 1 항 또는 제 2 항에 있어서,상기 채널 층은 GIZO(GaInZn Oxide) 로 형성되는 것을 특징으로 하는 ZnO 계 박막 트랜지스터.
- 제 1 항 또는 제 2 항에 있어서,상기 염화물은 상기 채널 층의 표면 영역에 분포되어 있는 것을 특징으로 하는 ZnO 계 박막 트랜지스터.
- 제 1 항 또는 제 2 항에 있어서,상기 염화물은 상기 채널 층의 전체에 분포되어 있는 것을 특징으로 하는 ZnO 계 박막 트랜지스터.
- 제 1 항 또는 제 2 항에 있어서,상기 염화물은 GaCl3, InCl3, ZnCl2 중에서 선택된 적어도 어느 하나를 함유하는 것을 특징으로 하는 ZnO 계 박막 트랜지스터.
- 제 6 항에 있어서,상기 채널 층은 GIZO를 포함하는 것을 특징으로 하는 ZnO 계 박막 트랜지스터.
- 제 7 항에 있어서,상기 염화물은 상기 채널 층의 표면 영역에 분포되어 있는 것을 특징으로 하는 ZnO 계 박막 트랜지스터.
- 제 6 항에 있어서,상기 염화물은 상기 채널 층의 표면 영역에 분포되어 있는 것을 특징으로 하는 ZnO 계 박막 트랜지스터.
- 제 1 항 또는 제 2 항에 있어서,상기 염화물은 GIZCl(Ga-In-Zn Chloride)인 것을 특징으로 하는 ZnO 계 박막 트랜지스터.
- 기판;상기 기판 위에 형성되는 ZnO 계 채널 층;상기 기판과 채널 층의 사이에 마련되는 게이트;상기 채널 층과 게이트 사이에 마련되는 게이트 절연층;상기 채널의 양측에 마련되는 소스 및 드레인 전극; 그리고상기 채널 층과 소스 및 드레인 전극을 덮는 패시베이션층을 포함하는 박막 트랜지스터를 제조함에 있어서,상기 소스 및 드레인 전극을 패터닝하는 단계는 염소가스(Cl2) 또는 염소계 가스를 이용한 플라즈마 에칭을 이용하여, 에칭 과정에서 에칭 가스 중의 Cl과 채널 층 물질 간의 결합을 유도하여 플라즈마에 노출되는 상기 채널 층의 표면 영역에 염화물을 형성하는 것을 특징으로 하는 ZnO 계 박막 트랜지스터의 제조방법
- 제 11 항에 있어서,상기 게이트 절연층은 SiNx 로 형성하는 것을 특징으로 하는 ZnO 계 박막 트랜지스터의 제조방법.
- 제 11 항 또는 제 12 항에 있어서,상기 채널 층은 GIZO(GaInZn Oxide) 로 형성되는 것을 특징으로 하는 ZnO 계 박막 트랜지스터의 제조방법.
- 제 11 항 또는 제 12 항에 있어서,상기 염소가스(Cl2) 또는 염소계 가스에는 산소, 질소, SF6, 불소(F)계 가스, 요오드(I)계, 브롬(Br)계, Ar, Xe, Kr 가스 중에 적어도 1 종류 이상이 혼합되어 있는 것을 특징으로 하는 ZnO 계 박막 트랜지스터의 제조방법.
- 제 14 항에 있어서,염소계 가스와 산소 가스의 분압비 또는 염소계 가스와 불소계가스의 분압비가 0.001에서 0.99인 것을 특징으로 하는 ZnO 계 박막 트랜지스터의 제조방법.
- 제 11 항 또는 제 12 항에 있어서,상기 염화물은 GaCl3, InCl3, ZnCl2 중 적어도 어느 하나를 함유하는 것을 특징으로 하는 ZnO 계 박막 트랜지스터의 제조방법.
- 기판;상기 기판 위에 형성되는 ZnO 계 채널 층;상기 기판과 채널 층의 사이에 마련되는 게이트;상기 채널 층과 게이트 사이에 마련되는 게이트 절연층;상기 채널의 양측에 마련되는 소스 및 드레인 전극; 그리고상기 채널 층과 소스 및 드레인 전극을 덮는 패시베이션층을 포함하는 박막 트랜지스터를 제조함에 있어서,상기 채널 층을 형성하는 단계에서 상기 채널 층에 염화물을 함유시키는 것을 특징으로 하는 ZnO 계 박막 트랜지스터의 제조방법
- 제 17 항에 있어서,상기 게이트 절연층은 SiNx 로 형성하는 것을 특징으로 하는 ZnO 계 박막 트랜지스터의 제조방법.
- 제 17 항 또는 제 18 항에 있어서,상기 채널 층은 상기 염화물을 포함하는 GIZO(GaInZn Oxide) 로 형성되는 것을 특징으로 하는 ZnO 계 박막 트랜지스터의 제조방법.
- 제 19 항에 있어서,상기 채널 층은 In2O3, Ga2O3, ZnO 중 선택된 적어도 하나로 이루어진 타겟과, GaCl3, InCl3, ZnCl2 중 선택된 적어도 하나로 이루어진 타겟을 함께 사용하는 스퍼터링에 의해 형성되는 것을 특징으로 하는 ZnO 계 박막 트랜지스터의 제조방법.
- 제 20 항에 있어서,상기 소스 및 드레인 전극을 패터닝하는 단계는 염소가스(Cl2) 또는 염소계 가스를 이용한 플라즈마 에칭을 이용하며, 상기 염소가스(Cl2) 또는 염소계 가스에는 산소, 질소, SF6, 불소(F)계 가스, 요오드(I)계, 브롬(Br)계, Ar, Xe, Kr 가스 중에 적어도 1 종류 이상이 혼합되어 있으며,상기 염소계 가스와 상기 산소 가스의 분압비 또는 상기 염소계 가스와 상기 불소계가스의 분압비가 0.001에서 0.99인 것을 특징으로 하는 ZnO 계 박막 트랜지스터의 제조방법.
- 제 19항에 있어서,상기 염화물은 GaCl3, InCl3, ZnCl2 중 적어도 어느 하나를 함유하는 것을 특징으로 하는 ZnO 계 박막 트랜지스터의 제조방법.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070048310A KR101345378B1 (ko) | 2007-05-17 | 2007-05-17 | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 |
| US11/960,567 US7638360B2 (en) | 2007-05-17 | 2007-12-19 | ZnO-based thin film transistor and method of manufacturing the same |
| EP11166765A EP2362424A1 (en) | 2007-05-17 | 2008-01-29 | ZnO-based thin film transistor and method of manufacturing the same |
| EP08150763A EP1993141B1 (en) | 2007-05-17 | 2008-01-29 | ZnO-based thin film transistor and method of manufacturing the same |
| US12/615,315 US7915610B2 (en) | 2007-05-17 | 2009-11-10 | ZnO-based thin film transistor and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070048310A KR101345378B1 (ko) | 2007-05-17 | 2007-05-17 | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080102029A KR20080102029A (ko) | 2008-11-24 |
| KR101345378B1 true KR101345378B1 (ko) | 2013-12-24 |
Family
ID=39650474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070048310A KR101345378B1 (ko) | 2007-05-17 | 2007-05-17 | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7638360B2 (ko) |
| EP (2) | EP2362424A1 (ko) |
| KR (1) | KR101345378B1 (ko) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101345378B1 (ko) * | 2007-05-17 | 2013-12-24 | 삼성전자주식회사 | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 |
| KR100963104B1 (ko) * | 2008-07-08 | 2010-06-14 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
| JP5616038B2 (ja) | 2008-07-31 | 2014-10-29 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100975204B1 (ko) * | 2008-08-04 | 2010-08-10 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
| KR101643204B1 (ko) * | 2008-12-01 | 2016-07-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| KR101609727B1 (ko) * | 2008-12-17 | 2016-04-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이의 제조 방법 |
| JP5504008B2 (ja) | 2009-03-06 | 2014-05-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN103151387A (zh) * | 2009-09-04 | 2013-06-12 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| WO2011033911A1 (en) * | 2009-09-16 | 2011-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| WO2011042328A1 (en) * | 2009-10-06 | 2011-04-14 | Oerlikon Solar Ag Trübbach | Method of coating a substrate |
| KR101597312B1 (ko) * | 2009-11-16 | 2016-02-25 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101649732B1 (ko) * | 2009-12-10 | 2016-08-22 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101603768B1 (ko) * | 2009-12-22 | 2016-03-15 | 삼성전자주식회사 | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 평판표시장치 |
| EP2348531B1 (en) | 2010-01-26 | 2021-05-26 | Samsung Electronics Co., Ltd. | Thin film transistor and method of manufacturing the same |
| KR102268217B1 (ko) | 2010-03-05 | 2021-06-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| JP5731244B2 (ja) * | 2010-03-26 | 2015-06-10 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US20110287593A1 (en) * | 2010-05-20 | 2011-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming semiconductor film and method for manufacturing semiconductor device |
| US9496405B2 (en) * | 2010-05-20 | 2016-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device including step of adding cation to oxide semiconductor layer |
| CN102130009B (zh) * | 2010-12-01 | 2012-12-05 | 北京大学深圳研究生院 | 一种晶体管的制造方法 |
| KR101217585B1 (ko) * | 2010-12-09 | 2013-01-21 | 경희대학교 산학협력단 | 염소가 도핑된 아연 주석 산화물 박막 트랜지스터 및 그 제조 방법 |
| JP5719610B2 (ja) * | 2011-01-21 | 2015-05-20 | 三菱電機株式会社 | 薄膜トランジスタ、及びアクティブマトリクス基板 |
| CN102655165B (zh) * | 2011-03-28 | 2015-04-29 | 京东方科技集团股份有限公司 | 一种非晶氧化物薄膜晶体管及其制作方法、显示面板 |
| JP2013016746A (ja) * | 2011-07-06 | 2013-01-24 | Renesas Electronics Corp | 半導体装置、電子装置、配線基板、半導体装置の製造方法、及び配線基板の製造方法 |
| US8878176B2 (en) | 2011-08-11 | 2014-11-04 | The Hong Kong University Of Science And Technology | Metal-oxide based thin-film transistors with fluorinated active layer |
| JP6004308B2 (ja) * | 2011-08-12 | 2016-10-05 | Ｎｌｔテクノロジー株式会社 | 薄膜デバイス |
| US8728861B2 (en) | 2011-10-12 | 2014-05-20 | The United States Of America As Represented By The Secretary Of The Air Force | Fabrication method for ZnO thin film transistors using etch-stop layer |
| US20140110714A1 (en) * | 2012-10-22 | 2014-04-24 | Applied Materials, Inc. | High mobility compound semiconductor material using multiple anions |
| CN103236443B (zh) * | 2013-05-14 | 2014-05-14 | 广州新视界光电科技有限公司 | 一种金属氧化物薄膜晶体管及其制备方法 |
| KR101987041B1 (ko) * | 2013-06-26 | 2019-09-30 | 엘지디스플레이 주식회사 | 표시장치용 산화물 박막 트랜지스터 제조방법 |
| CN103500710B (zh) * | 2013-10-11 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种薄膜晶体管制作方法、薄膜晶体管及显示设备 |
| JP6179912B2 (ja) * | 2016-06-10 | 2017-08-16 | Ｔｉａｎｍａ Ｊａｐａｎ株式会社 | 薄膜デバイス及びその製造方法 |
| US10854612B2 (en) * | 2018-03-21 | 2020-12-01 | Samsung Electronics Co., Ltd. | Semiconductor device including active region with variable atomic concentration of oxide semiconductor material and method of forming the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100684926B1 (ko) | 2005-09-26 | 2007-02-20 | 연세대학교 산학협력단 | 유기-무기 혼성 전계효과 트랜지스터의 제조방법 |
| KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2621327B2 (ja) | 1988-04-15 | 1997-06-18 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
| KR101023491B1 (ko) | 2002-05-21 | 2011-03-21 | 더 스테이트 오브 오레곤 액팅 바이 앤드 쓰루 더 스테이트 보드 오브 하이어 에쥬케이션 온 비해프 오브 오레곤 스테이트 유니버시티 | 트랜지스터 구조 및 그 제조 방법 |
| JP4108633B2 (ja) * | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
| US7262463B2 (en) * | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
| CN102856390B (zh) | 2004-03-12 | 2015-11-25 | 独立行政法人科学技术振兴机构 | 包含薄膜晶体管的lcd或有机el显示器的转换组件 |
| US7297977B2 (en) * | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| EP1760798B1 (en) * | 2005-08-31 | 2012-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7538371B2 (en) * | 2005-09-01 | 2009-05-26 | United Microelectronics Corp. | CMOS image sensor integrated with 1-T SRAM and fabrication method thereof |
| EP1770788A3 (en) * | 2005-09-29 | 2011-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
| KR101345378B1 (ko) * | 2007-05-17 | 2013-12-24 | 삼성전자주식회사 | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 |
-
2007
- 2007-05-17 KR KR1020070048310A patent/KR101345378B1/ko not_active IP Right Cessation
- 2007-12-19 US US11/960,567 patent/US7638360B2/en not_active Expired - Fee Related
-
2008
- 2008-01-29 EP EP11166765A patent/EP2362424A1/en not_active Withdrawn
- 2008-01-29 EP EP08150763A patent/EP1993141B1/en not_active Expired - Fee Related
-
2009
- 2009-11-10 US US12/615,315 patent/US7915610B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100684926B1 (ko) | 2005-09-26 | 2007-02-20 | 연세대학교 산학협력단 | 유기-무기 혼성 전계효과 트랜지스터의 제조방법 |
| KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1993141B1 (en) | 2011-09-07 |
| EP2362424A1 (en) | 2011-08-31 |
| US7638360B2 (en) | 2009-12-29 |
| US20080283831A1 (en) | 2008-11-20 |
| EP1993141A1 (en) | 2008-11-19 |
| US20100051942A1 (en) | 2010-03-04 |
| KR20080102029A (ko) | 2008-11-24 |
| US7915610B2 (en) | 2011-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101345378B1 (ko) | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 | |
| KR101345376B1 (ko) | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 | |
| US7682882B2 (en) | Method of manufacturing ZnO-based thin film transistor | |
| KR101413655B1 (ko) | 산화물 반도체 박막 트랜지스터의 제조 방법 | |
| US8435843B2 (en) | Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors | |
| KR101452204B1 (ko) | 박막 트랜지스터 및 상기 박막 트랜지스터를 구비하는 표시 장치 | |
| US9634032B2 (en) | Manufacture method of dual gate oxide semiconductor TFT substrate and structure thereof | |
| KR101675114B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| US9799677B2 (en) | Structure of dual gate oxide semiconductor TFT substrate | |
| JP2008199005A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP5563787B2 (ja) | 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタアレイ基板及び表示装置 | |
| KR101472798B1 (ko) | ＺｎＯ 계 박막 트랜지스터의 제조방법 | |
| WO2015083303A1 (ja) | 薄膜トランジスタ及びその製造方法 | |
| US10629746B2 (en) | Array substrate and manufacturing method thereof | |
| JP6841184B2 (ja) | 半導体装置の製造方法 | |
| JP6179912B2 (ja) | 薄膜デバイス及びその製造方法 | |
| JP2020161700A (ja) | 酸化物半導体装置及び酸化物半導体ターゲット | |
| KR101201719B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| KR20100047036A (ko) | 산화물 박막 트랜지스터의 제조방법 | |
| KR20170080506A (ko) | 박막 트랜지스터 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20161121 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |