CN102130009B - 一种晶体管的制造方法 - Google Patents
一种晶体管的制造方法 Download PDFInfo
- Publication number
- CN102130009B CN102130009B CN2010105683035A CN201010568303A CN102130009B CN 102130009 B CN102130009 B CN 102130009B CN 2010105683035 A CN2010105683035 A CN 2010105683035A CN 201010568303 A CN201010568303 A CN 201010568303A CN 102130009 B CN102130009 B CN 102130009B
- Authority
- CN
- China
- Prior art keywords
- top gate
- bottom gate
- gate electrode
- thin film
- active area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 27
- 238000001259 photo etching Methods 0.000 claims abstract description 27
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 19
- 239000010408 film Substances 0.000 claims description 52
- 239000010410 layer Substances 0.000 claims description 50
- 239000011241 protective layer Substances 0.000 claims description 23
- 229910044991 metal oxide Inorganic materials 0.000 claims description 16
- 150000004706 metal oxides Chemical class 0.000 claims description 15
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 12
- 238000013459 approach Methods 0.000 claims description 12
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 8
- 229910052786 argon Inorganic materials 0.000 claims description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 229910003437 indium oxide Inorganic materials 0.000 claims description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims description 4
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 4
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical group [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims description 3
- 238000004026 adhesive bonding Methods 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 239000004411 aluminium Substances 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910021529 ammonia Inorganic materials 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 239000011651 chromium Substances 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical group O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 3
- 239000011701 zinc Substances 0.000 claims description 3
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 claims description 2
- 239000012780 transparent material Substances 0.000 claims description 2
- 239000010409 thin film Substances 0.000 abstract description 15
- 238000010586 diagram Methods 0.000 abstract description 5
- 239000011248 coating agent Substances 0.000 abstract description 4
- 238000000576 coating method Methods 0.000 abstract description 4
- 238000011161 development Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000009832 plasma treatment Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- JYMITAMFTJDTAE-UHFFFAOYSA-N aluminum zinc oxygen(2-) Chemical compound [O-2].[Al+3].[Zn+2] JYMITAMFTJDTAE-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- -1 indium oxide metal oxide Chemical class 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种双栅结构的薄膜晶体管的制造方法，晶体管的有源区和顶栅电极采用透明薄膜材料，在光刻涂胶时，在形成顶栅电极的透明导电薄膜表面涂布光刻胶；光刻曝光时，从衬底的背面进行曝光；经光刻显影后，在导电薄膜的表面形成与底栅电极正对的光刻胶图形；根据所述光刻胶图形刻蚀导电薄膜形成与底栅电极正对顶栅电极。上述方法形成的双栅薄膜晶体管提高采用底栅电极作为天然的掩膜板，节约了晶体管的制造成本，并且提高了顶栅电极和底栅电极的对准精度，增强了双栅结构薄膜晶体管的性能。
Description
技术领域
本发明涉及晶体管的制造，尤其是一种双栅薄膜晶体管的制造方法。
背景技术
薄膜晶体管作为开关控制元件或周边驱动电路的集成元件，是平板显示技术中的核心器件之一，其性能直接影响平板显示的效果。现有中的薄膜晶体管包括单栅结构和双栅结构。双栅结构与单栅结构的薄膜晶体管相比，具有更强的驱动能力、更陡的亚阈斜率、显著减少的电路占地面积等优势。而且，合理和巧妙使用双栅的组合能实现新功能的器件和电路。但是，双栅结构薄膜晶体管，尤其是平面双栅的最大问题是其制备工艺复杂，特别是结构的自对准难以实现。迄今所提出的方法均是非自对准的。非自对准的工艺会导致器件特性存在大的离散性和产生较大的寄生元件（比如寄生电容），而这是平板显示应用所不能接受的。因此如何获得自对准的双栅制造方法一直是半导体晶体管工艺中的难题。
发明内容
本发明要解决的主要技术问题是，提供一种晶体管的制造方法，使用该方法能实现双栅薄膜晶体管的顶栅电极和底栅电极的精确对准。
为解决上述技术问题，本发明提供一种晶体管的制造方法，包括：
步骤A，在衬底的正面依次形成底栅电极、有源区和导电薄膜；
步骤B,光刻涂胶时，在所述导电薄膜上涂布光刻胶，光刻曝光时，从所述衬底的背面进行曝光；
步骤C，以步骤B中光刻后形成的光刻胶图形为掩膜，刻蚀所述导电薄膜形成顶栅电极。
上述步骤中，所述底栅电极为不透明材料制成。
上述步骤中，所述步骤A中，在所述底栅电极和有源区之间还形成有底栅介质层，在所述有源区和导电薄膜之间还形成有顶栅介质，步骤C中，同时刻蚀所述导电薄膜和所述顶栅介质分别形成顶栅电极和顶栅介质层；所述衬底、底栅介质层、有源区、顶栅介质和导电薄膜为透明材质。
上述步骤中，所述步骤A具体包括：
步骤A1，在衬底的正面生长一层金属薄膜，然后光刻和刻蚀所述金属薄膜形成底栅电极；
步骤A2，在所述衬底和所述底栅电极上生长一层底栅介质层；
步骤A3，在底栅介质层上生长一层用于形成有源区的金属氧化物半导体层，紧接着生长一层有源区保护层薄膜，然后同时光刻和刻蚀所述金属氧化物半导体层和有源区保护层薄膜形成有源区和有源区保护层，所述有源区中，位于所述底栅电极和顶栅电极正对的区域为沟道区，所述沟道的两侧分别为源区和漏区；
步骤A4，在保护层上生长一层顶栅介质，使顶栅介质覆盖有源区和保护层并延伸到所述底栅介质层上；
步骤A5，在顶栅介质上生长一层用于形成顶栅电极的导电薄膜。
上述步骤中，在形成顶部栅电极后，还包括对源区和漏区用等离子进行轰击处理。
上述步骤中，所述等离子为氩、氢或氨。
上述步骤中，采用氩等离子轰击时的能量为100～200W，气压为0.1～1Torr。
上述步骤中，所述底栅电极的材料为铬、钼、钛或铝，所述底栅电极的厚度为100～300nm；所述顶栅电极的材料为氧化铟锡或氧化锌铝，厚度为100～300nm；所述有源区的材料为氧化锌基或氧化铟基，所述有源区的厚度为50～200nm。
上述步骤中，所述底栅介质层和顶栅介质层的材料为氮化硅或氧化硅，厚度为100～400nm，由化学气相淀积PECVD或磁控溅射的方法生长而成，或者，所述底栅介质层和顶栅介质层为氧化铝，氧化钽或氧化铪，厚度为100～400nm，用磁控溅射的方法生长而成。
本发明的有益效果是：光刻形成顶栅电极图案的过程中，涂胶时，在用于形成顶栅电极的透明导电薄膜的正面涂布光刻胶；曝光时，从玻璃衬底的背面进行曝光；由于玻璃衬底、有源区和导电薄膜具有透光特性，底部栅电极具有遮光特性。因此，曝光时，底部栅电极起到了天然掩模版的作用。此种方式，一方面省去了另外制造掩模版的成本，另一方面，由于底部栅电极作为掩模版，刻蚀导电薄膜形成的顶部栅电极与底部栅电极形成精确对准，减小了寄生元件的产生，提高了器件性能的均匀性。
在生长用于形成有源区的金属氧化物半导体层后，立刻在其上生长一层保护介质层，同时光刻和刻蚀保护介质层和金属氧化物半导体层分别形成保护层和被其保护的有源区。该保护层虽然最终作为顶栅介质的一部分，相当于顶栅介质紧贴有源区上表面的部分在制造时与有源区是一同生长的，使得有源区和顶部栅介质的结合效果更好，并且防止在光刻和刻蚀有源区及制造顶栅介质层时，对有源区上表面的污染和损坏，使器件的性能更加稳定性。
通过对有源区中的源区和漏区进行等离子处理，减少了源区和漏区的寄生电阻。
附图说明
图1示出了在衬底上形成底栅电极后的结构图；
图2示出了在形成底栅介质层、有源区和有源区保护层后的结构示意图；
图3示出了形成顶栅介质层后的结构图；
图4示了曝光时的结构示意图；
图5示出了刻蚀形成顶栅介质和顶栅电极以及对源漏进行等离子处理的结构示意图；
图6示出了图5去除光刻胶后的结构；
图7示出了形成晶体管各电极的接触孔的结构图；
图8示出了形成金属电极后的结构图。
具体实施方式
下面通过具体实施方式结合附图对本发明作进一步详细说明。
现有技术中，双栅结构的薄膜晶体管其工艺方法决定了其顶栅电极和底栅电极不可能精确对准，这导致晶本管存在较大的寄生电容，使其性能受到限制。本发明在制作底栅电极时，采用不透光的设计，例如可采用不透光的材料，在制作衬底、顶栅电极以及底栅电极和顶栅电极之间的各层时采用具有透光特性的设计，例如可采用透光材料或通过厚度的设计使其具有透光特性；在光刻形成顶栅电极图案时，通过从衬底的背面向上曝光，使底栅电极起到天然掩模版的作用，提高了最终形成的顶栅电极和底栅电极的对准精度。具体地，本发明形成双栅结构的薄膜晶体管的一种方法可以是：
图1示出了在衬底上形成底栅电极后的结构图。衬底1采用玻璃或具有透光特性的衬底，用磁控溅射或热蒸的方法在衬底1上生长一层厚度为100～300nm的不透明薄膜，该薄膜的材料可以是铬、钼、钛或铝等；通过光刻或刻蚀该薄膜形成底栅电极2。
图2示出了在形成底栅介质层、有源区和有源区保护层后的结构示意图。首先，在衬底1和底部栅电极2上生长一层绝缘介质薄膜，使其覆盖底部栅电极2并延伸到衬底1上，例如可以采用等离子增强化学汽相淀积PECVD的方法生长一层100～400nm厚的绝缘介质薄膜，该绝缘介质薄膜可以是氮化硅薄膜或氧化硅薄膜，该绝缘介质薄膜作为底栅介质层3，也可以采用磁控溅射法生长一层100～400nm厚的金属氧化物薄膜，其材料可以是氧化铝，氧化钽或氧化铪等；然后，底栅介质层3上依次淀积一层50～200nm厚的非晶或多晶的金属氧化物薄膜和20～80nm厚的金属氧化物薄膜或绝缘介质薄膜，可以采用射频磁控溅射的方法实现，经光刻和刻蚀分别形成有源区4和有源区保护层5。用于形成有源区的非晶或多晶的金属氧化物薄膜的材料可以是氧化锌基或氧化铟等，当为氧化铟时，溅射生长所述氧化铟金属氧化物半导体薄膜所述的陶瓷靶的纯度等于或优于99.99%。
图3示出了形成顶栅介质层后的结构图。在有源区保护层5的表面生长一层100～400nm厚的介质薄膜，该介质薄膜延伸并覆盖底栅介质层3，生长的方法可以是用磁控溅射的方法生长一层100～400nm厚的金属氧化物薄膜，其材料可以是氧化铝，氧化钽或氧化铪等；也可以是用磁控溅射的方法生长一层100～400nm厚的绝缘介质薄膜，其材料可以是氮化硅或氧化硅；也可以是等离子增强化学汽相淀积PECVD生长一层100～400nm厚的绝缘介质薄膜，其材料可以是氮化硅或氧化硅等。该金属氧化物薄膜或绝缘介质薄膜与有源区保护层5共同形成顶栅介质层6，有源区保护层5的材料可以与顶栅介质层3的材料相同，也可以不同。比如，一种实施方式中，图2中有源区保护层5采用氧化硅，图3绝缘介质薄膜的材料也为氧化硅。可以理解的是，如果在图2所示步骤中，只生长用于形成有源区的金属氧化物薄膜，经光刻和刻蚀形成有源区，没有同时形成有源区保护层5，则此步中，直接在有源区表面生长一层用于形成顶栅介质层6的金属氧化物薄膜或绝缘介质薄膜并延伸覆盖底栅介质层3的表面。在图2中形成有源区保护层5，可以通过有源区保护层5的阻挡作用保护有源区的上表面在后序的工艺过程中免受污染和损伤，尤其是在光刻和刻蚀形成有源区4和制造顶栅介质层6的过程中免受污染和损伤，主要污染和损伤来源于在光刻和刻蚀有源区4后，干法去胶或生长栅介质层6时使有源区表面出现缺陷，也有可能是基片在不同工序间传递时出现污染，导致器件的特性变坏。
图4示出了曝光时的结构示意图。在图3结构的基础上，首先，采用射频磁控溅射淀积一层100～300nm厚的透明导电薄膜70，用于形成顶栅电极7的材料，该导电薄膜70的材料可以是氧化铟锡或氧化铝锌等。然后，在透明导电薄膜70的表面涂布一层正性光刻胶，曝光时，从衬底1的背面曝光，图示中箭头所示方向为曝光方向，然后进行显影。光刻显影后，形成的光刻胶图形为图示中的8，由于光刻中底部栅电极起到掩膜版的作用，因此光刻胶图形8的形状和大小与底部栅电极表面的形状和大小相同，并且两者之间正对。可以理解的是，涂布的光刻胶也可以负性的光刻胶，负性光刻胶经光刻显影后形成的图形与正性光刻胶形成的图形相反，此时要形成自对准的结构需采用剥离（lift-off）技术。
图5示出了刻蚀形成顶栅介质层和顶栅电极以及对源漏进行氩等离子处理的结构。刻蚀图4中覆盖有光刻胶图形8的顶栅介质6和导电薄膜70，分别形成顶栅介质层61和顶栅电极7。有源区4中，底栅电极2和顶栅电极7之间正对的区域是沟道区，沟道区两侧的区域分别为源区和漏区。在保留光刻胶8的情况下，对源区和漏区进行等离子处理，以减小源区和漏区自身的寄生电阻。图示中，箭头所示方向为等离子的轰击方向，处理时，采用氩、氢或氨等气体轰击源区和漏区的表面，增加其载流子浓度，从而减小其寄生电阻的值。比如，一种实施方式中，采用的氩等离子的能量为100～200W，气压为0.1～1Torr。同时，轰击时，由于光刻胶图形8对顶栅电极7有保护作用，不必担心等离子处理对顶栅电极造成影响。
图6示出了图5去除光刻胶后的结构。去除顶栅电极7上的光刻胶8，可以采用丙酮超声的方法或干法去胶去除。
图7示出了形成晶体管各电极的接触孔的结构图。在图6结构的基础上，用磁控溅射法或等离子增强化学汽相淀积PECVD淀积一层100～300nm厚的氮化硅层60，然后光刻和刻蚀形成各电极的引出接触孔。在一种实施方式中，9为栅极接触孔，10为源极接触孔，11为漏极接触孔。
图8示出了形成金属电极后的结构图。在图7结构的基础上用磁控溅射法淀积一层100～300nm厚的金属钛膜，然后光刻和刻蚀形成晶体管各电极的金属引出电极和互连线，同时连接顶部栅电极7和底部栅电极2。在一种实施方式中，12为栅极引出线，13为源极引出线，14为漏极引出线。
采用以上方法制作的双栅金属氧化物薄膜晶体管，由于底栅电极和顶栅电极之间正对准，使得寄生电容等寄生元件的值减小或没有，从而提高了晶体管的性能。
以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (8)
1.一种晶体管的制造方法，其特征在于，包括：
步骤A，其包括以下步骤A1至步骤A5：
步骤A1，在衬底的正面生长一层金属薄膜，然后光刻和刻蚀所述金属薄膜形成底栅电极；
步骤A2，在所述衬底和所述底栅电极上生长一层底栅介质层；
步骤A3，在底栅介质层上生长一层用于形成有源区的金属氧化物半导体层，紧接着生长一层有源区保护层薄膜，然后同时光刻和刻蚀所述金属氧化物半导体层和有源区保护层薄膜分别形成有源区和覆盖所述有源区上表面的保护层，所述有源区中，位于所述底栅电极和顶栅电极正对的区域为沟道区，所述沟道的两侧分别为源区和漏区；
步骤A4，在保护层上生长一层顶栅介质，使顶栅介质覆盖有源区和保护层并延伸到所述底栅介质层上；
A5，在顶栅介质上生长一层用于形成顶栅电极的导电薄膜；
步骤B,光刻涂胶时，在所述导电薄膜上涂布光刻胶，光刻曝光时，从所述衬底的背面进行曝光；
步骤C，根据步骤B中光刻后形成的光刻胶图形同时刻蚀所述导电薄膜和所述顶栅介质分别形成顶栅电极和顶栅介质层；所述衬底、底栅介质层、有源区、顶栅介质和导电薄膜为透明材质。
2.如权利要求1所述的晶体管的制造方法，其特征在于，所述底栅电极为不透明材料制成。
3.如权利要求1所述的晶体管的制造方法，其特征在于，所述保护层和顶栅介质层的材质相同或不同。
4.如权利要求1至3中任一项所述的晶体管的制造方法，其特征在于，在形成顶部栅电极后，还包括对源区和漏区用等离子进行轰击处理。
5.如权利要求4所述的晶体管的制造方法，其特征在于，所述等离子为氩、氢或氨。
6.如权利要求5所述的晶体管的制造方法，其特征在于，采用氩等离子轰击时的能量为100～200W，气压为0.1～1Torr。
7.如权利要求1所述的晶体管的制造方法，其特征在于，所述底栅电极的材料为铬、钼、钛或铝，所述底栅电极的厚度为100～300nm；所述顶栅电极的材料为氧化铟锡或氧化铝锌，厚度为100～300nm；所述有源区的材料为氧化锌基或氧化铟基，所述有源区的厚度为50～200nm。
8.如权利要求2所述的晶体管的制造方法，其特征在于，所述底栅介质层和顶栅介质层的材料为氮化硅或氧化硅，厚度为100～400nm，由化学气相淀积PECVD或磁控溅射的方法生长而成，或者，所述底栅介质层和顶栅介质层为氧化铝、氧化钽或氧化铪，厚度为100～400nm，用磁控溅射的方法生长而成。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010105683035A CN102130009B (zh) | 2010-12-01 | 2010-12-01 | 一种晶体管的制造方法 |
| PCT/CN2011/075635 WO2012071878A1 (zh) | 2010-12-01 | 2011-06-13 | 一种晶体管的制造方法 |
| US13/376,834 US9129992B2 (en) | 2010-12-01 | 2011-06-13 | Method for manufacturing transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010105683035A CN102130009B (zh) | 2010-12-01 | 2010-12-01 | 一种晶体管的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102130009A CN102130009A (zh) | 2011-07-20 |
| CN102130009B true CN102130009B (zh) | 2012-12-05 |
Family
ID=44268037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010105683035A Active CN102130009B (zh) | 2010-12-01 | 2010-12-01 | 一种晶体管的制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9129992B2 (zh) |
| CN (1) | CN102130009B (zh) |
| WO (1) | WO2012071878A1 (zh) |
Families Citing this family (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8273600B2 (en) * | 2009-04-21 | 2012-09-25 | Chan-Long Shieh | Self-aligned metal oxide TFT with reduced number of masks |
| WO2011074407A1 (en) | 2009-12-18 | 2011-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US9209314B2 (en) | 2010-06-16 | 2015-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Field effect transistor |
| JP5975635B2 (ja) | 2010-12-28 | 2016-08-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9443984B2 (en) | 2010-12-28 | 2016-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9082663B2 (en) | 2011-09-16 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN106847929B (zh) | 2011-09-29 | 2020-06-23 | 株式会社半导体能源研究所 | 半导体装置 |
| SG10201601757UA (en) | 2011-10-14 | 2016-04-28 | Semiconductor Energy Lab | Semiconductor device |
| TWI613824B (zh) | 2011-12-23 | 2018-02-01 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| TWI458112B (zh) * | 2012-01-03 | 2014-10-21 | Ind Tech Res Inst | 電晶體的操作方法 |
| CN102593008B (zh) * | 2012-02-29 | 2015-10-21 | 京东方科技集团股份有限公司 | 一种底栅自对准氧化锌薄膜晶体管的制备方法 |
| US9379247B2 (en) * | 2012-06-28 | 2016-06-28 | Cbrite Inc. | High mobility stabile metal oxide TFT |
| CN104040693B (zh) * | 2012-12-04 | 2017-12-12 | 深圳市柔宇科技有限公司 | 一种金属氧化物tft器件及制造方法 |
| CN103296090B (zh) * | 2012-12-28 | 2016-02-03 | 昆山工研院新型平板显示技术中心有限公司 | 一种金属氧化物薄膜晶体管及其制备方法 |
| CN103094205B (zh) * | 2013-02-04 | 2015-11-18 | 广州新视界光电科技有限公司 | 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板 |
| US9269796B2 (en) * | 2013-02-06 | 2016-02-23 | Shenzhen Royole Technologies Co., Ltd. | Manufacturing method of a thin film transistor and pixel unit thereof |
| CN103456744B (zh) * | 2013-09-05 | 2016-08-17 | 北京京东方光电科技有限公司 | 阵列基板及其制备方法、显示装置 |
| KR102234236B1 (ko) | 2013-09-13 | 2021-04-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR102258374B1 (ko) * | 2013-10-18 | 2021-06-01 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 포함하는 표시 패널 및 이의 제조 방법 |
| JP2016001712A (ja) | 2013-11-29 | 2016-01-07 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| WO2015114476A1 (en) | 2014-01-28 | 2015-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2015188062A (ja) | 2014-02-07 | 2015-10-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN103887345A (zh) * | 2014-03-28 | 2014-06-25 | 南京中电熊猫液晶显示科技有限公司 | 一种氧化物薄膜晶体管及其制造方法 |
| KR102295221B1 (ko) | 2014-12-26 | 2021-09-01 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 포함하는 표시장치 |
| CN104576760A (zh) * | 2015-02-02 | 2015-04-29 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
| CN104795496A (zh) * | 2015-04-08 | 2015-07-22 | 深圳市华星光电技术有限公司 | 双栅极器件以及双栅极器件的制造方法 |
| CN104752343B (zh) * | 2015-04-14 | 2017-07-28 | 深圳市华星光电技术有限公司 | 双栅极氧化物半导体tft基板的制作方法及其结构 |
| CN104867870B (zh) * | 2015-04-14 | 2017-09-01 | 深圳市华星光电技术有限公司 | 双栅极氧化物半导体tft基板的制作方法及其结构 |
| CN104900654B (zh) * | 2015-04-14 | 2017-09-26 | 深圳市华星光电技术有限公司 | 双栅极氧化物半导体tft基板的制作方法及其结构 |
| CN104952880A (zh) * | 2015-05-06 | 2015-09-30 | 深圳市华星光电技术有限公司 | 双栅极tft基板的制作方法及其结构 |
| CN104900531A (zh) * | 2015-06-08 | 2015-09-09 | 京东方科技集团股份有限公司 | 一种氧化物薄膜晶体管、阵列基板及制作方法、显示装置 |
| TWI650817B (zh) * | 2015-08-28 | 2019-02-11 | 聯華電子股份有限公司 | 半導體元件及其製作方法 |
| CN105489502B (zh) * | 2016-01-19 | 2018-04-20 | 深圳市华星光电技术有限公司 | 薄膜晶体管结构的制造方法 |
| CN105742240B (zh) | 2016-04-05 | 2019-09-13 | 武汉华星光电技术有限公司 | 一种ltps阵列基板的制造方法 |
| EP3236503A1 (en) * | 2016-04-18 | 2017-10-25 | IMEC vzw | Method for fabricating fully self-aligned dual-gate thin film transistors |
| US9881956B2 (en) | 2016-05-06 | 2018-01-30 | International Business Machines Corporation | Heterogeneous integration using wafer-to-wafer stacking with die size adjustment |
| CN105914158B (zh) * | 2016-05-10 | 2018-09-11 | 中国科学院微电子研究所 | 金属石墨烯双面接触结构的制备方法及石墨烯晶体管 |
| CN106098784A (zh) * | 2016-06-13 | 2016-11-09 | 武汉华星光电技术有限公司 | 共平面型双栅电极氧化物薄膜晶体管及其制备方法 |
| CN108172628B (zh) * | 2016-12-07 | 2020-11-06 | 清华大学 | 一种逻辑电路 |
| CN108172624B (zh) * | 2016-12-07 | 2020-11-06 | 清华大学 | 一种薄膜晶体管及其制备方法 |
| CN108172627B (zh) * | 2016-12-07 | 2020-11-06 | 清华大学 | 一种薄膜晶体管及其制备方法 |
| CN106684155B (zh) * | 2017-01-05 | 2021-03-30 | 京东方科技集团股份有限公司 | 双栅薄膜晶体管及其制备方法、阵列基板及显示装置 |
| CN107946195B (zh) * | 2017-04-27 | 2019-12-31 | 北京大学深圳研究生院 | 制备双栅氧化物半导体薄膜晶体管的方法 |
| US10446681B2 (en) * | 2017-07-10 | 2019-10-15 | Micron Technology, Inc. | NAND memory arrays, and devices comprising semiconductor channel material and nitrogen |
| US11658222B2 (en) * | 2017-09-27 | 2023-05-23 | Intel Corporation | Thin film transistor with charge trap layer |
| WO2019109310A1 (zh) * | 2017-12-07 | 2019-06-13 | 深圳市柔宇科技有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
| US10559466B2 (en) | 2017-12-27 | 2020-02-11 | Micron Technology, Inc. | Methods of forming a channel region of a transistor and methods used in forming a memory array |
| US10297611B1 (en) | 2017-12-27 | 2019-05-21 | Micron Technology, Inc. | Transistors and arrays of elevationally-extending strings of memory cells |
| CN111477742A (zh) * | 2019-01-24 | 2020-07-31 | 纽多维有限公司 | 一种有机薄膜晶体管及其制备方法 |
| WO2020154983A1 (zh) * | 2019-01-30 | 2020-08-06 | 深圳市柔宇科技有限公司 | 薄膜晶体管及其制作方法、显示面板及显示装置 |
| GB2587793B (en) * | 2019-08-21 | 2023-03-22 | Pragmatic Printing Ltd | Electronic circuit comprising transistor and resistor |
| CN111081873A (zh) * | 2019-11-18 | 2020-04-28 | 天津大学 | 一种高透明度柔性薄膜晶体管及制作方法 |
| CN110942995A (zh) * | 2019-11-26 | 2020-03-31 | 深圳市华星光电半导体显示技术有限公司 | 顶栅型氧化物阵列基板及其制备方法 |
| CN112701045B (zh) * | 2020-12-29 | 2023-07-18 | 北京大学深圳研究生院 | 双栅薄膜晶体管的结构及制造方法 |
| US11538919B2 (en) | 2021-02-23 | 2022-12-27 | Micron Technology, Inc. | Transistors and arrays of elevationally-extending strings of memory cells |
| CN113380607A (zh) * | 2021-05-11 | 2021-09-10 | 中国科学院微电子研究所 | 一种晶圆曝光方法 |
| CN113809163B (zh) * | 2021-09-17 | 2023-11-24 | 武汉天马微电子有限公司 | 金属氧化物晶体管、显示面板及显示装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6146067A (ja) * | 1984-08-10 | 1986-03-06 | Nec Corp | ２重ゲ−ト型薄膜トランジスタとその製造方法 |
| GB9919913D0 (en) * | 1999-08-24 | 1999-10-27 | Koninkl Philips Electronics Nv | Thin-film transistors and method for producing the same |
| US6673661B1 (en) * | 2002-12-20 | 2004-01-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Self-aligned method for forming dual gate thin film transistor (TFT) device |
| JP2004343018A (ja) * | 2003-03-20 | 2004-12-02 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| KR100585873B1 (ko) * | 2003-11-03 | 2006-06-07 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘 액정표시소자 및 그 제조방법 |
| GB0401579D0 (en) * | 2004-01-24 | 2004-02-25 | Koninkl Philips Electronics Nv | Transistor manufacture |
| JP2009528670A (ja) * | 2006-06-02 | 2009-08-06 | 財団法人高知県産業振興センター | 半導体機器及びその製法 |
| CN100447628C (zh) * | 2007-01-16 | 2008-12-31 | 友达光电股份有限公司 | 彩色滤光层的制造方法 |
| KR101345378B1 (ko) * | 2007-05-17 | 2013-12-24 | 삼성전자주식회사 | ＺｎＯ 계 박막 트랜지스터 및 그 제조방법 |
| KR100832873B1 (ko) * | 2007-07-02 | 2008-06-02 | 한국기계연구원 | 자기정렬 유기박막 트랜지스터 및 그 제조 방법 |
| CN100585903C (zh) * | 2007-11-21 | 2010-01-27 | 中国科学院微电子研究所 | 一次掩膜光刻同时定义有机薄膜晶体管源漏栅电极的方法 |
| KR101496148B1 (ko) * | 2008-05-15 | 2015-02-27 | 삼성전자주식회사 | 반도체소자 및 그 제조방법 |
| CN101488459B (zh) * | 2009-02-13 | 2010-09-22 | 北京大学深圳研究生院 | 一种自对准的金属氧化物薄膜晶体管的制作方法 |
| CN101533779A (zh) * | 2009-04-03 | 2009-09-16 | 北京大学深圳研究生院 | 一种薄膜晶体管及图像显示装置的制作方法 |
-
2010
- 2010-12-01 CN CN2010105683035A patent/CN102130009B/zh active Active
-
2011
- 2011-06-13 WO PCT/CN2011/075635 patent/WO2012071878A1/zh active Application Filing
- 2011-06-13 US US13/376,834 patent/US9129992B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2012071878A1 (zh) | 2012-06-07 |
| US20130309808A1 (en) | 2013-11-21 |
| US9129992B2 (en) | 2015-09-08 |
| CN102130009A (zh) | 2011-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102130009B (zh) | 一种晶体管的制造方法 | |
| CN102023433B (zh) | Tft-lcd阵列基板及其制造方法 | |
| WO2014012334A1 (zh) | 阵列基板的制造方法及阵列基板、显示装置 | |
| KR101630103B1 (ko) | 어레이 기판, 그 제조 방법 및 어레이 기판을 포함하는 디스플레이 장치 | |
| CN103441100B (zh) | 显示基板及其制造方法、显示装置 | |
| US9583519B2 (en) | Manufacturing method of a thin film transistor and pixel unit thereof | |
| CN102629573B (zh) | 一种薄膜晶体管液晶显示器阵列基板及制作方法 | |
| WO2016004692A1 (zh) | 阵列基板制备方法 | |
| CN104617152A (zh) | 氧化物薄膜晶体管及其制作方法 | |
| WO2016165517A1 (zh) | 阵列基板及其制作方法和显示面板 | |
| KR20150004536A (ko) | 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법 | |
| US9305940B2 (en) | Thin film transistor having an active pattern and a source metal pattern with taper angles | |
| US10529750B2 (en) | LTPS array substrate and method for producing the same | |
| WO2017028493A1 (zh) | 薄膜晶体管及其制作方法、显示器件 | |
| CN103700670A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN102456620B (zh) | 阵列基板及其制造方法 | |
| CN103337462A (zh) | 一种薄膜晶体管的制备方法 | |
| CN109273458A (zh) | 阵列基板及其制作方法，以及显示面板 | |
| US9893097B2 (en) | LTPS array substrate and method for producing the same | |
| US20170084458A1 (en) | Method of fabricating crystalline indium-gallium-zinc oxide semiconductor layer and thin film transistor | |
| CN104733384B (zh) | 显示基板及其制造方法、显示装置 | |
| WO2020147216A1 (zh) | Tft阵列基板的制备方法及tft阵列基板 | |
| CN107134497B (zh) | 薄膜晶体管及其制造方法、显示基板 | |
| CN105374687A (zh) | 薄膜晶体管的制造方法 | |
| CN103137628A (zh) | 一种用于显示装置的薄膜晶体管阵列基板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD Free format text: FORMER OWNER: SHENZHEN GRADUATE SCHOOL OF PEKING UNIVERSITY Effective date: 20131205 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 518055 SHENZHEN, GUANGDONG PROVINCE TO: CHAOYANG, BEIJING |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20131205 Address after: No. 10 Jiuxianqiao Road, Beijing, Chaoyang District Patentee after: BOE Technology Group Co., Ltd. Address before: 518055 Guangdong city in Shenzhen Province, Nanshan District City Xili Shenzhen University North Campus Patentee before: Shenzhen Graduate School of Peking University |