CN107134497B - 薄膜晶体管及其制造方法、显示基板 - Google Patents
薄膜晶体管及其制造方法、显示基板 Download PDFInfo
- Publication number
- CN107134497B CN107134497B CN201710534060.5A CN201710534060A CN107134497B CN 107134497 B CN107134497 B CN 107134497B CN 201710534060 A CN201710534060 A CN 201710534060A CN 107134497 B CN107134497 B CN 107134497B
- Authority
- CN
- China
- Prior art keywords
- thin film
- source
- drain
- layer
- contact pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 121
- 239000010409 thin film Substances 0.000 title claims abstract description 114
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 32
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 12
- 150000002500 ions Chemical class 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- -1 hydrogen ions Chemical class 0.000 claims description 7
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052733 gallium Inorganic materials 0.000 claims description 6
- 229910052738 indium Inorganic materials 0.000 claims description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 6
- 239000011787 zinc oxide Substances 0.000 claims description 6
- 230000008569 process Effects 0.000 abstract description 21
- 238000005530 etching Methods 0.000 abstract description 9
- 239000007788 liquid Substances 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 25
- 238000010586 diagram Methods 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 239000010408 film Substances 0.000 description 9
- 239000007769 metal material Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 238000004380 ashing Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000000956 alloy Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种薄膜晶体管及其制造方法、显示基板，属于显示技术领域。薄膜晶体管包括：依次层叠设置在衬底基板上的栅极和栅绝缘层；所述栅绝缘层远离所述衬底基板的一侧设置有源漏极，所述源漏极包括源极和漏极；所述源漏极远离所述衬底基板的一侧设置有有源层，所述有源层连接所述源极和所述漏极。本发明避免了在形成源漏极的过程中有源层与刻蚀液的接触，不会使有源层中的导电沟道在该过程中受损，避免了对TFT的驱动性能的影响。本发明用于显示图像。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种薄膜晶体管及其制造方法、显示基板。
背景技术
薄膜晶体管(英文：Thin Film Transistor；简称：TFT)包括依次层叠设置在衬底基板上的栅极、栅绝缘层、有源层、源漏极和绝缘层等层级结构，其中，源漏极包括源极和漏极。
采用相关技术在制造薄膜晶体管时，在形成有源层后，还要在形成有有源层的衬底基板上形成一整层的金属膜层，然后采用湿法刻蚀工艺对该整层的金属膜层进行刻蚀，以形成具有一定图案的源漏极。
刻蚀过程中，与刻蚀液接触的有源层部分容易被腐蚀，导致有源层中的导电沟道受损，进而影响TFT的驱动性能。
发明内容
为了解决相关技术中在通过刻蚀的方式形成TFT中的源漏极的过程中，与刻蚀液接触的有源层部分容易被腐蚀，导致有源层中的导电沟道受损，进而影响TFT的驱动性能的问题，本发明实施例提供了一种薄膜晶体管及其制造方法、显示基板。所述技术方案如下：
第一方面，提供了一种薄膜晶体管，包括：
依次层叠设置在衬底基板上的栅极和栅绝缘层；
所述栅绝缘层远离所述衬底基板的一侧设置有源漏极，所述源漏极包括源极和漏极；
所述源漏极远离所述衬底基板的一侧设置有有源层，所述有源层连接所述源极和所述漏极。
可选地，所述有源层包括：有源层图案和欧姆接触图案；
所述欧姆接触图案包括：源极接触图案和漏极接触图案，所述源极接触图案分别与所述源极和所述有源层图案接触，所述漏极接触图案分别与所述漏极和所述有源层图案接触，所述源极接触图案与所述漏极接触图案不接触。
可选地，所述有源层由铟镓锌氧化物IGZO制成，所述有源层中的欧姆接触图案中掺杂有氢离子。
可选地，所述有源层远离所述衬底基板的一侧还设置有绝缘层，所述绝缘层在所述衬底基板上的正投影与所述有源层图案在所述衬底基板上的正投影重合。
第二方面，提供了一种薄膜晶体管的制造方法，所述方法包括：
提供衬底基板；
在所述衬底基板上依次形成栅极和栅绝缘层；
在所述栅绝缘层远离所述衬底基板的一侧形成源漏极，所述源漏极包括源极和漏极；
在所述源漏极远离所述衬底基板的一侧形成有源层，所述有源层连接所述源极和所述漏极。
可选地，所述在所述源漏极远离所述衬底基板的一侧形成有源层，包括：
在所述源漏极远离所述衬底基板的一侧形成有源薄膜层；
对所述有源薄膜层的目标区域进行离子掺杂，使得所述有源薄膜层的目标区域形成为欧姆接触图案，所述目标区域之外的区域形成为有源层图案，其中，所述目标区域之外的区域在所述衬底基板上的正投影与所述源漏极在所述衬底基板上的正投影不重叠，所述欧姆接触图案中与所述源极和所述有源层图案接触的部分为源极接触图案，所述欧姆接触图案中与所述漏极和所述有源层图案接触的部分为漏极接触图案，所述源极接触图案与所述漏极接触图案不接触。
可选地，所述有源薄膜层由铟镓锌氧化物IGZO制成，所述对所述有源薄膜层的目标区域进行离子掺杂，包括：
向所述有源薄膜层的目标区域中掺杂氢离子。
可选地，所述方法还包括：
在形成有所述有源层的衬底基板上形成绝缘层，所述绝缘层在所述衬底基板上的正投影与所述有源层图案在所述衬底基板上的正投影重合。
第三方面，提供了一种显示基板，包括：第一方面所述的薄膜晶体管。
可选地，所述显示基板还包括：公共电极；
所述薄膜晶体管中的有源层包括：有源层图案和欧姆接触图案，所述欧姆接触图案包括：源极接触图案和漏极接触图案；
所述漏极接触图案与所述公共电极共同驱动所述显示基板中的像素发光。
本发明实施例提供的技术方案带来的有益效果是：
本发明实施例提供的薄膜晶体管及其制造方法、显示基板，薄膜晶体管的栅绝缘层远离衬底基板的一侧设置有源漏极，源漏极远离衬底基板的一侧设置有有源层，由于有源层是在形成源漏极之后形成的，因此避免了在形成源漏极的过程中有源层与刻蚀液的接触，不会使有源层中的导电沟道在该过程中受损，避免了对TFT的驱动性能的影响。并且，有源层中的欧姆接触图案具有较小的导电电阻，可以减小有源层和源漏极之间的接触电阻，进而减小薄膜晶体管的驱动电阻，以进一步提高TFT的驱动性能。同时，欧姆接触图案覆盖在源漏极的表面，能够对源漏极形成水氧隔离，实现对源漏极的保护。进一步地，欧姆接触图案中的漏极接触图案能够与显示基板中的公共电极共同驱动显示基板中的像素发光，即漏极接触图案可以兼作像素电极，因此无需再重新制作像素电极，简化了显示基板的制造工艺。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种薄膜晶体管的结构示意图；
图2是本发明实施例提供的另一种薄膜晶体管的结构示意图；
图3-1是本发明实施例提供的一种薄膜晶体管的制造方法的流程图；
图3-2是本发明实施例提供的一种在栅绝缘层远离衬底基板的一侧形成源漏极后的结构示意图；
图3-3是本发明实施例提供的一种在源漏极远离衬底基板的一侧形成有源薄膜层后的结构示意图；
图3-4是本发明实施例提供的一种在形成有有源薄膜层的衬底基板上形成绝缘薄膜层后的结构示意图；
图3-5是本发明实施例提供的一种在绝缘薄膜层表面涂覆、曝光并显影后的光刻胶的示意图；
图3-6是本发明实施例提供的一种对目标区域的光刻胶进行灰化处理后的结构示意图；
图3-7是本发明实施例提供的一种对绝缘薄膜层进行刻蚀，得到具有一定图案的绝缘层后的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图1是本发明实施例提供的一种薄膜晶体管00的结构示意图，如图1所示，该薄膜晶体管00可以包括：
依次层叠设置在衬底基板001上的栅极002和栅绝缘层003。
栅绝缘层003远离衬底基板001的一侧设置有源漏极004，该源漏极004包括源极0041和漏极0042。
源漏极004远离衬底基板001的一侧设置有有源层005，有源层005连接源极0041和漏极0042。
综上所述，本发明实施例提供的薄膜晶体管，栅绝缘层远离衬底基板的一侧设置有源漏极，源漏极远离衬底基板的一侧设置有有源层，由于有源层是在形成源漏极之后形成的，因此避免了在形成源漏极的过程中有源层与刻蚀液的接触，不会使有源层中的导电沟道在该过程中受损，避免了对TFT的驱动性能的影响。
进一步地，如图2所示，有源层005可以包括：有源层图案0051和欧姆接触图案0052。欧姆接触图案0052可以包括：源极接触图案0052a和漏极接触图案0052b，源极接触图案0052a分别与源极0041和有源层图案0051接触，漏极接触图案0052b分别与漏极0042和有源层图案0051接触，源极接触图案0052a与漏极接触图案0052b不接触。
可选地，有源层005可以由铟镓锌氧化物(英文：Indium gallium zinc Oxide；缩写：IGZO)、氧化铟锡(英文：Indium tin oxide；简称：ITO)或者氧化铟锌(英文：Indiumzinc oxide；简称：IZO)制成，当有源层由IGZO制成时，有源层中的欧姆接触图案中可以掺杂有氢离子。由于IGZO具有较高的迁移率，当向由IGZO制成的有源层中掺杂氢离子后，掺杂后得到的欧姆接触图案具有较小的导电电阻，可以减小有源层和源漏极之间的接触电阻，进而减小薄膜晶体管的驱动电阻，提高薄膜晶体管的驱动性能。并且，欧姆接触图案覆盖在源漏极的表面，其能够对源漏极形成水氧隔离，实现对源漏极的保护。同时，由于IGZO具有较低的工艺温度、能够透过可见光、可在室温条件下制备大面积的优质薄膜并可制作在柔性衬底上等优点，使用IGZO制造有源层能够降低有源层的制造难度，且能够提高有源层的透过率，该透过率至少能够达到85％。
如图2所示，有源层005远离衬底基板001的一侧还设置有绝缘层006，绝缘层006在衬底基板001上的正投影与有源层图案0051在衬底基板001上的正投影重合(如图2中实线S所示)。
综上所述，本发明实施例提供的薄膜晶体管，栅绝缘层远离衬底基板的一侧设置有源漏极，源漏极远离衬底基板的一侧设置有有源层，由于有源层是在形成源漏极之后形成的，因此避免了在形成源漏极的过程中有源层与刻蚀液的接触，不会使有源层中的导电沟道在该过程中受损，避免了对TFT的驱动性能的影响。并且，有源层中的欧姆接触图案具有较小的导电电阻，可以减小有源层和源漏极之间的接触电阻，进而减小薄膜晶体管的驱动电阻，以进一步提高TFT的驱动性能。同时，欧姆接触图案覆盖在源漏极的表面，能够对源漏极形成水氧隔离，实现对源漏极的保护。
图3-1是本发明实施例提供的一种薄膜晶体管的制造方法的流程图，如图3-1所示，该方法可以包括：
步骤201、提供衬底基板。
衬底基板可以为透明基板，其具体可以是采用玻璃、石英、透明树脂等具有一定硬度的导光且非金属材料制成的基板。
步骤202、在衬底基板上形成栅极。
可选地，可以采用磁控溅射、热蒸发或者等离子体增强化学气相沉积法(PlasmaEnhanced Chemical Vapor Deposition；简称：PECVD)等方法在衬底基板上沉积一层具有一定厚度的金属材料，得到金属材质层，然后通过一次构图工艺对金属材质层进行处理得到栅极。其中，一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离，金属材料可以为金属钼(英文：Mo)、金属铜(英文：Cu)、金属铝(英文：Al)及其合金材料。
步骤203、在形成有栅极的衬底基板上形成栅绝缘层。
在形成有栅极的衬底基板上沉积一层具有一定厚度的绝缘材料，得到栅绝缘薄膜层，并对该栅绝缘薄膜层进行烘烤处理形成栅绝缘层。可选地，绝缘材料可以为氧化硅、氮化硅或者氧化硅和氮化硅的混合材料等。
实际应用中，当栅绝缘层包括图案时，还可以通过一次构图工艺对栅绝缘薄膜层进行处理得到栅绝缘层，本发明实施例在此不再赘述。
步骤204、在栅绝缘层远离衬底基板的一侧形成源漏极。
其中，源漏极包括源极和漏极。
在栅绝缘层远离衬底基板的一侧沉积一层具有一定厚度的金属材料，得到金属薄膜层，然后通过一次构图工艺对该金属薄膜层进行处理，以得到源极和漏极。该金属材料可以为金属Mo、金属Cu、金属Al及其合金材料。
示例地，请参考图3-2，其示出了本发明实施例提供的一种在栅绝缘层003远离衬底基板001的一侧形成源漏极004后的结构示意图，其中，源漏极004包括源极0041和漏极0042。
步骤205、在源漏极远离衬底基板的一侧形成有源薄膜层。
在源漏极远离衬底基板的一侧沉积一层具有一定厚度的有源薄膜材料，得到有源薄膜材料层，然后通过一次构图工艺对该有源薄膜材料层进行处理，以得到有源薄膜层。其中，该有源薄膜材料可以为非晶硅材料，也可以为多晶硅材料，例如：有源薄膜材料可以为IGZO、ITO或者IZO等材料，本发明实施例对其不做限定。
示例地，请参考图3-3，其示出了本发明实施例提供的一种在源漏极004远离衬底基板001的一侧形成有源薄膜层Y后的结构示意图。
需要说明的是，为了保证薄膜晶体管的导电特性，栅绝缘层与有源薄膜层接触的部分可以不选用氮化硅材料。
步骤206、在形成有有源薄膜层的衬底基板上形成绝缘薄膜层。
在形成有有源薄膜层的衬底基板上沉积一层具有一定厚度的绝缘材料，得到绝缘材料层，然后通过一次构图工艺对该绝缘材料层进行处理，以得到具有一定图案的绝缘薄膜层。可选地，绝缘材料可以为二氧化硅、氮化硅或者二氧化硅和氮化硅的混合材料等。并且，为了保证薄膜晶体管的导电特性，绝缘薄膜层与有源薄膜层接触的部分可以不选用氮化硅材料。
示例地，请参考图3-4，其示出了本发明实施例提供的一种在形成有有源薄膜层Y的衬底基板001上形成绝缘薄膜层J后的结构示意图。
需要说明的是，实际制造过程中，一般在衬底基板上同时制造多个薄膜晶体管，在形成绝缘薄膜层之后，还可以使用干法刻蚀去除薄膜晶体管周边区域中的绝缘薄膜层，并使用湿法刻蚀去除该周边区域中的有源薄膜层。
需要说明的是，在步骤203至步骤206中沉积材料的方法可以参考步骤202中在衬底基板上沉积金属材料的方法，此处不再赘述。
步骤207、在绝缘薄膜层表面涂覆光刻胶，去除目标区域的光刻胶，并对绝缘薄膜层上未被光刻胶覆盖的区域进行刻蚀，以得到绝缘层。
可选地，可以在绝缘薄膜层表面涂覆一层光刻胶，然后采用半色调掩膜版对其曝光，使得绝缘薄膜层表面涂覆的光刻胶的曝光程度不同，然后对曝光后的光刻胶进行显影，使得显影后的光刻胶中目标区域的厚度较薄，其中，半色调掩膜版的开口区域与目标区域对应。图3-5示出了显影后的光刻胶G的示意图，请参考图3-5，目标区域包括互不连通第一区域(如图3-5中虚线框1所示区域)和第二区域(如图3-5中虚线框2所示区域)，第一区域在衬底基板001上的正投影(如图3-5中实线M所示)与源极0041在衬底基板001上的正投影(如图3-5中实线N所示)重叠，且与源漏极之间的间隔区域在衬底基板001上的正投影重叠；第二区域在衬底基板001上的正投影与漏极0042在衬底基板001上的正投影重叠，且与源漏极之间的间隔区域在衬底基板001上的正投影重叠。并且，第一区域在衬底基板001上的正投影与第二区域在衬底基板001上的正投影不重叠。
然后对显影后的光刻胶进行灰化(英文：ashing)处理，由于目标区域的厚度较薄，因此经过灰化处理后，目标区域的光刻胶被去除，目标区域之外的光刻胶被部分保留。请参考图3-6，其示出了本发明实施例提供的一种对目标区域的光刻胶G进行灰化处理后的结构示意图。
进一步的，可以对绝缘薄膜层上未被光刻胶覆盖的区域进行刻蚀，请参考图3-7，其示出了本发明实施例提供的一种对绝缘薄膜层进行刻蚀，得到具有一定图案的绝缘层006后的结构示意图。
步骤208、对有源薄膜层的目标区域进行离子掺杂，使得有源薄膜层的目标区域形成为欧姆接触图案，目标区域之外的区域形成为有源层图案。
有源薄膜层的目标区域是指图3-7中未被绝缘层覆盖的有源薄膜层，即图3-5中虚线框1所标示的第一区域和虚线框2所标示的第二区域中有源薄膜层对应的区域，对其进行离子掺杂即可得到欧姆接触图案。其中，掺杂后第一区域中的有源薄膜层部分形成为源极接触图案，该源极接触图案与源极和有源层图案接触，掺杂后第二区域中的有源薄膜层部分形成为漏极接触图案，该漏极接触图案与漏极和有源层图案接触。并且由于该第一区域与该第二区域不连通，因此该源极接触图案与漏极接触图案不接触。有源薄膜层目标区域之外的区域为被绝缘层覆盖的有源薄膜层，该区域在衬底基板上的正投影与源漏极在衬底基板上的正投影不重叠，在光刻胶和绝缘层的遮挡下，该区域在离子掺杂过程中未被掺杂有离子，该区域中的有源薄膜层形成为有源层图案，该有源层图案在衬底基板上的正投影与绝缘层在衬底基板上的正投影重合。
在完成对有源薄膜层的目标区域的离子掺杂之后，即可剥离绝缘层表面的光刻胶，该剥离光刻胶后的薄膜晶体管的结构请参考图2。
可选地，当有源薄膜层由铟镓锌氧化物IGZO制成时，在形成欧姆接触图案时，可以向有源薄膜层的目标区域中掺杂氢离子。
实际应用中，也可以在形成有源薄膜层后就对有源薄膜层的目标区域进行离子掺杂，以得到包括有有源层图案和欧姆接触图案的有源层，并在掺杂结束后，在形成有有源层的衬底基板上形成绝缘层，也即是，在执行步骤205后执行步骤208，再执行步骤206和步骤207(当绝缘层为整层的结构时，可以不执行步骤207)，并且，在步骤208中对有源层的目标区域进行离子掺杂之前，还需要在目标区域之外的区域的表面涂覆光刻胶，该在目标区域之外的区域的表面涂覆光刻胶的过程，可以参考步骤207中在绝缘薄膜层表面涂覆光刻胶并对目标区域的光刻胶进行灰化处理的过程。但是，相对于该制作过程，在源漏极远离衬底基板的一侧形成有源薄膜层和绝缘层后，再对有源薄膜层的目标区域进行离子掺杂的制造过程，能够减少至少一次构图工艺，进而简化薄膜晶体管的制造工艺。
需要说明的是，本发明实施例提供的薄膜晶体管的制造方法步骤的先后顺序可以进行适当调整，步骤也可以根据情况进行相应增减。任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化的方法，都应涵盖在本发明的保护范围之内，因此不再赘述。
综上所述，本发明实施例提供的薄膜晶体管的制造方法，通过在栅绝缘层远离衬底基板的一侧形成源漏极，在源漏极远离衬底基板的一侧形成有源层，由于有源层是在形成源漏极之后形成的，因此避免了在形成源漏极的过程中有源层与刻蚀液的接触，不会使有源层中的导电沟道在该过程中受损，避免了对TFT的驱动性能的影响。并且，有源层中的欧姆接触图案具有较小的导电电阻，可以减小有源层和源漏极之间的接触电阻，进而减小薄膜晶体管的驱动电阻，以进一步提高TFT的驱动性能。同时，欧姆接触图案覆盖在源漏极的表面，能够对源漏极形成水氧隔离，实现对源漏极的保护。
本发明实施例还提供了一种显示基板，该显示基板包括：图1和图2所示的薄膜晶体管，或由图3-1所示的薄膜晶体管的制造方法制造的薄膜晶体管。
可选地，该显示基板还可以包括：公共电极。
薄膜晶体管中的有源层包括：有源层图案和欧姆接触图案，该欧姆接触图案包括：源极接触图案和漏极接触图案；该漏极接触图案与该公共电极共同驱动显示基板中的像素发光，也即是，该漏极接触图案可以兼作像素电极，因此无需再重新制作像素电极，简化了显示基板的制造工艺。
实际应用中，显示基板也是制造在衬底基板上的，制造该显示基板时使用的衬底基板与制造薄膜晶体管时使用的衬底基板可以为相同的衬底基板，也可以为不同的衬底基板，本发明实施例对其不做具体限定。
综上所述，本发明实施例提供的显示基板，薄膜晶体管的栅绝缘层远离衬底基板的一侧设置有源漏极，源漏极远离衬底基板的一侧设置有有源层，由于有源层是在形成源漏极之后形成的，因此避免了在形成源漏极的过程中有源层与刻蚀液的接触，不会使有源层中的导电沟道在该过程中受损，避免了对TFT的驱动性能的影响。并且，有源层中的欧姆接触图案具有较小的导电电阻，可以减小有源层和源漏极之间的接触电阻，进而减小薄膜晶体管的驱动电阻，以进一步提高TFT的驱动性能。同时，欧姆接触图案覆盖在源漏极的表面，能够对源漏极形成水氧隔离，实现对源漏极的保护。进一步地，欧姆接触图案中的漏极接触图案能够与显示基板中的公共电极共同驱动显示基板中的像素发光，即漏极接触图案可以兼作像素电极，因此无需再重新制作像素电极，简化了显示基板的制造工艺。
本发明实施例还提供了一种显示面板，包括：本发明实施例提供的显示基板。显示面板可以为：液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件的显示面板。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种薄膜晶体管，其特征在于，包括：
依次层叠设置在衬底基板上的栅极和栅绝缘层；
所述栅绝缘层远离所述衬底基板的一侧设置有源漏极，所述源漏极包括源极和漏极；
所述源漏极远离所述衬底基板的一侧设置有有源层，所述有源层连接所述源极和所述漏极；
所述有源层包括有源层图案和欧姆接触图案；
所述欧姆接触图案包括：源极接触图案和漏极接触图案，所述源极接触图案分别与所述源极和所述有源层图案接触，所述漏极接触图案分别与所述漏极和所述有源层图案接触，所述源极接触图案与所述漏极接触图案不接触，所述漏极接触图案兼作像素电极；
所述有源层远离所述衬底基板的一侧还设置有绝缘层，所述绝缘层在所述衬底基板上的正投影与所述有源层图案在所述衬底基板上的正投影重合，所述绝缘层与所述有源层接触的部分不选用氮化硅材料。
2.根据权利要求1所述的薄膜晶体管，其特征在于，
所述有源层由铟镓锌氧化物IGZO制成，所述有源层中的欧姆接触图案中掺杂有氢离子。
3.一种薄膜晶体管的制造方法，其特征在于，所述方法包括：
提供衬底基板；
在所述衬底基板上依次形成栅极和栅绝缘层；
在所述栅绝缘层远离所述衬底基板的一侧形成源漏极，所述源漏极包括源极和漏极；
在所述源漏极远离所述衬底基板的一侧形成有源薄膜层；
对所述有源薄膜层的目标区域进行离子掺杂，使得所述有源薄膜层的目标区域形成为欧姆接触图案，所述目标区域之外的区域形成为有源层图案，其中，所述目标区域之外的区域在所述衬底基板上的正投影与所述源漏极在所述衬底基板上的正投影不重叠，所述欧姆接触图案中与所述源极和所述有源层图案接触的部分为源极接触图案，所述欧姆接触图案中与所述漏极和所述有源层图案接触的部分为漏极接触图案，所述漏极接触图案兼作像素电极，所述源极接触图案与所述漏极接触图案不接触，所述有源薄膜层连接所述源极和所述漏极；
在形成有所述有源薄膜层的衬底基板上形成绝缘层，所述绝缘层在所述衬底基板上的正投影与所述有源层图案在所述衬底基板上的正投影重合，所述绝缘层与所述有源薄膜层接触的部分不选用氮化硅材料。
4.根据权利要求3所述的制造方法，其特征在于，所述有源薄膜层由铟镓锌氧化物IGZO制成，所述对所述有源薄膜层的目标区域进行离子掺杂，包括：
向所述有源薄膜层的目标区域中掺杂氢离子。
5.一种显示基板，其特征在于，包括：权利要求1或2所述的薄膜晶体管。
6.根据权利要求5所述的显示基板，其特征在于，所述显示基板还包括：公共电极；
所述薄膜晶体管中的有源层包括：有源层图案和欧姆接触图案，所述欧姆接触图案包括：源极接触图案和漏极接触图案；
所述漏极接触图案与所述公共电极共同驱动所述显示基板中的像素发光。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710534060.5A CN107134497B (zh) | 2017-07-03 | 2017-07-03 | 薄膜晶体管及其制造方法、显示基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710534060.5A CN107134497B (zh) | 2017-07-03 | 2017-07-03 | 薄膜晶体管及其制造方法、显示基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107134497A CN107134497A (zh) | 2017-09-05 |
| CN107134497B true CN107134497B (zh) | 2020-06-30 |
Family
ID=59736688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710534060.5A Active CN107134497B (zh) | 2017-07-03 | 2017-07-03 | 薄膜晶体管及其制造方法、显示基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107134497B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111524954B (zh) * | 2020-05-08 | 2022-11-25 | 京东方科技集团股份有限公司 | 显示基板及其维修方法、显示装置 |
| CN115249617B (zh) * | 2022-09-22 | 2023-02-10 | 广州粤芯半导体技术有限公司 | 半导体器件及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102856322A (zh) * | 2012-07-13 | 2013-01-02 | 友达光电股份有限公司 | 像素结构及像素结构的制作方法 |
| CN104157610A (zh) * | 2014-08-20 | 2014-11-19 | 深圳市华星光电技术有限公司 | 氧化物半导体tft基板的制作方法及其结构 |
-
2017
- 2017-07-03 CN CN201710534060.5A patent/CN107134497B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102856322A (zh) * | 2012-07-13 | 2013-01-02 | 友达光电股份有限公司 | 像素结构及像素结构的制作方法 |
| CN104157610A (zh) * | 2014-08-20 | 2014-11-19 | 深圳市华星光电技术有限公司 | 氧化物半导体tft基板的制作方法及其结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107134497A (zh) | 2017-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11257957B2 (en) | Thin film transistor, method of fabricating the same, array substrate and display device | |
| CN109300840B (zh) | 显示基板及其制造方法、显示装置 | |
| US9508808B2 (en) | Manufacturing method of thin film transistor and manufacturing method of array substrate | |
| US8895334B2 (en) | Thin film transistor array substrate and method for manufacturing the same and electronic device | |
| US8298883B2 (en) | Method of forming photoresist burr edge and method of manufacturing array substrate | |
| CN110164873B (zh) | 阵列基板的制作方法、阵列基板、显示面板及显示装置 | |
| CN106783737B (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
| US9893206B2 (en) | Thin film transistor, array substrate, their manufacturing methods, and display device | |
| US11961850B2 (en) | Display substrate, manufacturing method thereof, and display device | |
| CN106019751B (zh) | 阵列基板及其制造方法、显示装置 | |
| US9761617B2 (en) | Method for manufacturing array substrate, array substrate and display device | |
| CN110148601B (zh) | 一种阵列基板、其制作方法及显示装置 | |
| US10833107B2 (en) | Thin film transistor, manufacturing method therefor, array substrate and display device | |
| WO2014187113A1 (zh) | 阵列基板及制备方法、显示装置 | |
| US9171941B2 (en) | Fabricating method of thin film transistor, fabricating method of array substrate and display device | |
| US20170110587A1 (en) | Array substrate and manufacturing method thereof, display panel, display device | |
| WO2015043069A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| US10879278B2 (en) | Display substrate, manufacturing method therefor, and display device | |
| US10205029B2 (en) | Thin film transistor, manufacturing method thereof, and display device | |
| US20200019030A1 (en) | Manufacturing method of array substrate, array substrate, display panel and display device | |
| US7700483B2 (en) | Method for fabricating pixel structure | |
| CN107134497B (zh) | 薄膜晶体管及其制造方法、显示基板 | |
| EP3128558A1 (en) | Thin film transistor and manufacturing method therefor, display substrate and display device | |
| US20210066504A1 (en) | Thin film transistor and manufacturing method thereof and display device | |
| US9685463B2 (en) | Array substrate, its manufacturing method, display panel and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |