CN113809163B - 金属氧化物晶体管、显示面板及显示装置 - Google Patents

金属氧化物晶体管、显示面板及显示装置 Download PDF

Info

Publication number
CN113809163B
CN113809163B CN202111095278.8A CN202111095278A CN113809163B CN 113809163 B CN113809163 B CN 113809163B CN 202111095278 A CN202111095278 A CN 202111095278A CN 113809163 B CN113809163 B CN 113809163B
Authority
CN
China
Prior art keywords
sub
active layer
semiconductor region
metal oxide
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111095278.8A
Other languages
English (en)
Other versions
CN113809163A (zh
Inventor
张秦源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Wuhan Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Tianma Microelectronics Co Ltd filed Critical Wuhan Tianma Microelectronics Co Ltd
Priority to CN202111095278.8A priority Critical patent/CN113809163B/zh
Publication of CN113809163A publication Critical patent/CN113809163A/zh
Priority to US17/564,045 priority patent/US12113133B2/en
Application granted granted Critical
Publication of CN113809163B publication Critical patent/CN113809163B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例提供了一种金属氧化物晶体管、显示面板及显示装置，涉及显示技术领域，使金属氧化物晶体管兼具低关态漏流和高电导率的特性。金属氧化物晶体管包括第一栅极、有源层、第二栅极和源漏极，有源层包括多个子有源层，子有源层包括金属氧化物，子有源层包括半导体区；多个子有源层包括第一子有源层、第二子有源层和第三子有源层，第一子有源层位于第二子有源层与第一栅极之间，第三子有源层位于第二子有源层与第二栅极之间；第一子有源层中半导体区氧离子掺杂浓度为CO_1，第二子有源层中半导体区氧离子掺杂浓度为CO_2，第三子有源层中半导体区氧离子掺杂浓度为CO_3，CO_1＜CO_2，CO_3＜CO_2。

Description

金属氧化物晶体管、显示面板及显示装置
【技术领域】
本发明涉及显示技术领域，尤其涉及一种金属氧化物晶体管、显示面板及显示装置。
【背景技术】
晶体管通常包括低温多晶硅晶体管和金属氧化物晶体管，相较于低温多晶硅晶体管，金属氧化物晶体管具有低漏流和低功耗等特点，被广泛应用在各种驱动电路中。
然而，基于现有的金属氧化物晶体管的结构，难以对其器件性能进行进一步的优化。
【发明内容】
有鉴于此，本发明实施例提供了一种金属氧化物晶体管、显示面板及显示装置，使金属氧化物晶体管兼具低关态漏流和高电导率的特性，优化了器件性能。
一方面，本发明实施例提供了一种金属氧化物晶体管，包括层叠设置的第一栅极、有源层、第二栅极和源漏极，所述源漏极包括源极和漏极；
其中，所述有源层包括多个子有源层，所述子有源层包括金属氧化物，且所述子有源层包括半导体区；
多个所述子有源层包括第一子有源层、第二子有源层和第三子有源层，所述第一子有源层位于所述第二子有源层与所述第一栅极之间，所述第三子有源层位于所述第二子有源层与所述第二栅极之间；
所述第一子有源层中所述半导体区的氧离子掺杂浓度为CO_1，所述第二子有源层中所述半导体区的氧离子掺杂浓度为CO_2，所述第三子有源层中所述半导体区的氧离子掺杂浓度为CO_3，CO_1＜CO_2，CO_3＜CO_2。
另一方面，本发明实施例提供了一种显示面板，包括：
衬底；
位于所述衬底一侧的多个像素电路，所述像素电路包括上述金属氧化物晶体管。
再一方面，本发明实施例提供了一种显示装置，包括上述显示面板。
上述技术方案中的一个技术方案具有如下有益效果：
在本发明实施例中，金属氧化物晶体管为顶底双栅结构，且有源层为包括第一子有源层、第二子有源层和第三子有源层的叠层结构。当向第一栅极和第二栅极施加用于驱动晶体管导通的导通电压时，由于第一子有源层靠近第一栅极、第三子有源层靠近第二栅极，因而有源层中的沟道主要形成在第一子有源层的半导体区靠近第一栅极的一侧、以及第三子有源层的半导体区靠近第二栅极的一侧。对于第二子有源层，由于其与第一栅极和第二栅极相距较远，因而第二子有源层几乎没有沟道。
基于此，本发明实施例还对第一子有源层、第二子有源层和第三子有源层的氧离子掺杂浓度进行了差异化设计，使第一子有源层、第二子有源层和第三子有源层中半导体区的氧离子掺杂浓度满足：CO_1＜CO_2，CO_3＜CO_2。如此设置，一方面，用于形成沟道的第一子有源层和第三子有源层的氧离子掺杂浓度较低，两个子有源层中仅有少量的氧空位被氧离子占据，剩余的氧空位数量较多，因而能够增大这两个子有源层中的电子迁移率，同时减小晶体管的阈值电压和亚阈值摆幅，使晶体管在导通时具有较高的电导率，优化了晶体管的导电性能；另一方面，第二子有源层的氧离子掺杂浓度较高，因而该子有源层中氧空位数量较少，在晶体管截止时可以利用第二子有源层去减小有源层中整体的载流子浓度，进而使金属氧化物晶体管具有更低的关态漏流。
因此，本发明实施例所提供的金属氧化物晶体管兼具低关态漏流和高电导率的特性，开关比(开态电流和关态电流的比值)更大，显著优化了金属氧化物晶体管的器件性能。
此外，本发明实施例所提供的金属氧化物晶体管为顶底双栅结构，相比于单栅结构，该晶体管能够形成两个沟道，从而能够更大程度地利用栅极电压吸引更多的载流子。而且，在晶体管导通时，第二子有源层中的多数载流子会受到栅极电压的吸引流入第一子有源层和第二子有源层的沟道中，从而增加了沟道中载流子的来源通道，进一步提高了金属氧化物晶体管的导电性能。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为现有技术中的金属氧化物晶体管的一种结构示意图；
图2为本发明实施例所提供的金属氧化物晶体管的一种结构示意图；
图3为本发明实施例所提供的子有源层中半导体区的结构示意图；
图4为本发明实施例所提供的金属氧化物晶体管的一种俯视图；
图5为本发明实施例所提供的金属氧化物晶体管的另一种俯视图；
图6为本发明实施例所提供的金属氧化物晶体管的另一种结构示意图；
图7为本发明实施例所提供的金属氧化物晶体管的再一种结构示意图；
图8为本发明实施例所提供的金属氧化物晶体管的又一种结构示意图；
图9为本发明实施例所提供的金属氧化物晶体管的又一种结构示意图；
图10为本发明实施例所提供的金属氧化物晶体管的又一种结构示意图；
图11为本发明实施例所提供的金属氧化物晶体管的又一种结构示意图；
图12为本发明实施例所提供的金属氧化物晶体管的又一种结构示意图；
图13为本发明实施例所提供的显示面板的一种结构示意图；
图14为本发明实施例所提供的像素电路的一种结构示意图；
图15为图14对应的时序图；
图16为图14所示的像素电路对应的局部膜层结构示意图；
图17为本发明实施例所提供的显示面板的另一种结构示意图；
图18为本发明实施例所提供的像素电路的另一种结构示意图；
图19为本发明实施例所提供的显示装置的一种结构示意图。
【具体实施方式】
为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
应当理解，尽管在本发明实施例中可能采用术语第一、第二、第三等来描述子有源层，但这些子有源层不应限于这些术语。这些术语仅用来将子有源层彼此区分开。例如，在不脱离本发明实施例范围的情况下，第一子有源层也可以被称为第二子有源层，类似地，第二子有源层也可以被称为第一子有源层。
在阐述本发明实施例所提供的技术方案之前，本发明首先对现有技术中的金属氧化物晶体管的结构及存在的问题进行说明。
如图1所示，图1为现有技术中的金属氧化物晶体管的一种结构示意图，金属氧化物包括有源层101、栅极102、源极103和漏极104，其中，有源层101为包括金属氧化物的单层膜层。
作为金属氧化物材料的一种本征缺陷，氧空位广泛存在于各种金属氧化物材料中。在现有技术中，为了使金属氧化物晶体管具有较低的关态漏流，通常会大幅增加有源层101中的氧离子掺杂浓度，使大量的氧空位被氧离子占据，减少有源层中氧空位数量，进而降低有源层101中的载流子浓度。但如此一来，当金属氧化物晶体管导通时，有源层101中的电子迁移率也会相应降低，这又会导致晶体管的电导率下降，影响晶体管的导电性能。
基于此，本发明实施例提供了一种金属氧化物晶体管，如图2所示，图2为本发明实施例所提供的金属氧化物晶体管的一种结构示意图，该金属氧化物晶体管包括层叠设置的第一栅极1、有源层2、第二栅极3和源漏极4，其中，源漏极4包括源极5和漏极6，有源层2包括多个子有源层7，子有源层7包括金属氧化物，且子有源层7包括半导体区8。
多个子有源层7包括第一子有源层9、第二子有源层10和第三子有源层11，第一子有源层9位于第二子有源层10与第一栅极1之间，第三子有源层11位于第二子有源层10与第二栅极3之间。第一子有源层9中半导体区8的氧离子掺杂浓度为CO_1，第二子有源层10中半导体区8的氧离子掺杂浓度为CO_2，第三子有源层11中半导体区8的氧离子掺杂浓度为CO_3，CO_1＜CO_2，CO_3＜CO_2。
需要说明的是，如上所述的“层叠设置的第一栅极1、有源层2、第二栅极3和源漏极4”是指：有源层2位于第一栅极1一侧，第二栅极3位于有源层2背向第一栅极1一侧，源漏极4位于第二栅极3背向有源层2一侧，第一栅极1与有源层2之间、有源层2与第二栅极3之间以及第二栅极3与源漏极4之间可以间隔设置其它膜层。此外，还需要说明的是，源漏极4所包括的源极5和漏极6可分别通过过孔与有源层2进行电连接，在一种可行的实施方式中，在源漏极4与有源层2之间的绝缘层上形成过孔后，再形成源极5和漏极6。
在本发明实施例中，金属氧化物晶体管为顶底双栅结构，且有源层2为包括第一子有源层9、第二子有源层10和第三子有源层11的叠层结构。当向第一栅极1和第二栅极3施加用于驱动晶体管导通的导通电压时，由于第一子有源层9靠近第一栅极1、第三子有源层11靠近第二栅极3，因而有源层2中的沟道主要形成在第一子有源层9的半导体区8靠近第一栅极1的一侧、以及第三子有源层11的半导体区8靠近第二栅极3的一侧。对于第二子有源层10，由于其与第一栅极1和第二栅极3相距较远，因而第二子有源层10几乎没有沟道。
基于此，本发明实施例还对第一子有源层9、第二子有源层10和第三子有源层11的氧离子掺杂浓度进行了差异化设计，使第一子有源层9、第二子有源层10和第三子有源层11中半导体区8的氧离子掺杂浓度满足：CO_1＜CO_2，CO_3＜CO_2。如此设置，一方面，用于形成沟道的第一子有源层9和第三子有源层11的氧离子掺杂浓度较低，两个子有源层中仅有少量的氧空位被氧离子占据，剩余的氧空位数量较多，因而能够增大这两个子有源层中的电子迁移率，并同时减小晶体管的阈值电压和亚阈值摆幅，使晶体管在导通时具有较高的电导率，优化了晶体管的导电性能；另一方面，不用于形成沟道的第二子有源层10的氧离子掺杂浓度较高，因而该子有源层中氧空位数量较少，在晶体管截止时可以利用第二子有源层10去减小有源层2中整体的载流子浓度，进而使金属氧化物晶体管具有较低的关态漏流。
因此，本发明实施例所提供的金属氧化物晶体管兼具低关态漏流和高电导率的特性，开关比更大，显著优化了金属氧化物晶体管的器件性能。
此外，本发明实施例所提供的金属氧化物晶体管为顶底双栅结构，相比于单栅结构，该晶体管能够形成两个沟道，从而能够更大程度地利用栅极电压吸引更多的载流子。而且，在晶体管导通时，第二子有源层10中的多数载流子会受到栅极电压的吸引流入第一子有源层9和第二子有源层10的沟道中，从而增加了沟道中载流子的来源通道，进一步提高了金属氧化物晶体管的导电性能。
需要说明的是，在本发明实施例中，第一子有源层9、第二子有源层10和第三子有源层11可分别包括铟镓锌氧化物(Indium-Gallium-Zinc Oxide，IGZO)、氧化锌(Zincoxide，ZnO)、氧化锡(Stannous oxide，SnO)、氧化铟锌(Indium-Zinc Oxide，IZO)、氧化镓锌(Gallium-Zinc Oxide，GaZnO)、氧化锌锡(Zinc-Tin Oxide，ZTO)、氧化铟锡(Indium-TinOxide，ITO)等金属氧化物。
在一种实施方式中，第一子有源层9、第二子有源层10和第三子有源层11均包括同一种金属氧化物，三个子有源层的晶格差异较小，从而有效降低了第一子有源层9与第二子有源层10之间、以及第二子有源层10与第三子有源层11之间的界面缺陷，降低界面缺陷对漏电流的影响，使晶体管具有更低的关态漏流。
在一种实施方式中，第一子有源层9、第二子有源层10和第三子有源层11均包括铟镓锌氧化物。
此时，第一子有源层9中半导体区8的铟离子掺杂浓度为CIn_1，第二子有源层10中半导体区8的铟离子掺杂浓度为CIn_2，第三子有源层11中半导体区8的铟离子掺杂浓度为CIn_3，CIn_1＞CIn_2，CIn_3＞CIn_2。和/或，第一子有源层9中半导体区8的镓离子掺杂浓度为CGa_1，第二子有源层10中半导体区8的镓离子掺杂浓度为CGa_2，第三子有源层11中半导体区8的镓离子掺杂浓度为CGa_3，CGa_1＜CGa_2，CGa_3＜CGa_2。
示例性的，在本发明实施例中，CIn_1＞CIn_2，CIn_3＞CIn_2，与此同时，CGa_1＜CGa_2，CGa_3＜CGa_2；或者，CIn_1＞CIn_2，CIn_3＞CIn_2；或者，CGa_1＜CGa_2，CGa_3＜CGa_2。
对于铟离子，其轨道半径较大，相邻原子间的ns轨道延伸大，因此有助于提升电子迁移率，而对于镓离子，镓的价带与导带之间较宽，也就是能带较宽，因而有助提升绝缘性能，降低电子迁移率。
因此，在对不同子有源层中氧离子掺杂浓度进行差异化设计的前提下，通过进一步对不同子有源层中的铟离子掺杂浓度和/或镓离子掺杂浓度也进行差异化设计，可以进一步降低晶体管的关态漏流和进一步提高晶体管的电导率。具体地，对于用于形成沟道的第一子有源层9和第三子有源层11来说，通过增大其铟离子掺杂浓度和/或降低其镓离子掺杂浓度，可以在晶体管导通时更大程度地增大其电子迁移率，从而进一步提高晶体管的电导率。而对于第二子有源层10来说，通过降低其铟离子掺杂浓度和/或增大其镓离子掺杂浓度，可以在晶体管截止时利用该子有源层去降低有源层整体的载流子浓度，进一步降低晶体管的关态漏流。
在一种实施方式中，CO_1＝CO_3，即，第一子有源层9和第三子有源层11中半导体区8中的氧离子掺杂浓度相同，此时，第一子有源层9和第三子有源层11形成工艺中所需的氧浓度配比一致，简化了有源层2的工艺复杂度。
在一种实施方式中，如图3所示，图3为本发明实施例所提供的子有源层中半导体区的结构示意图，半导体区8包括第一半导体区12、第二半导体区13、以及位于第一半导体区12和第二半导体区13之间的第三半导体区14；第一半导体区12中氧离子掺杂浓度小于第三半导体区14中的氧离子掺杂浓度，或者，第二半导体区13中氧离子掺杂浓度小于第三半导体区14中的氧离子掺杂浓度。
需要说明的是，在本发明实施例中，第一子有源层9、第二子有源层10和第三子有源层11中的半导体区8均包括第一半导体区12、第二半导体区13和第三半导体区14，且氧离子掺杂浓度均满足上述关系。
具体地，如图4所示，图4为本发明实施例所提供的金属氧化物晶体管的一种俯视图，在任一子有源层7所在的平面上，源极5的正投影为第一正投影15，漏极6的正投影为第二正投影16，第一半导体区12位于第三半导体区14靠近第一正投影15的一侧，或者，第二半导体区13位于第三半导体区14靠近第二正投影16的一侧。
在本发明实施例中，除了对多个子有源层7的氧离子掺杂浓度进行纵向的差异化设置以外，还进一步对单个子有源层7的氧离子掺杂浓度进行了横向的差异化设置。具体地，第一半导体区12中氧离子掺杂浓度小于第三半导体区14中的氧离子掺杂浓度，或者，第二半导体区13中氧离子掺杂浓度小于第三半导体区14中的氧离子掺杂浓度，使得靠近漏极6或者漏极6的这部分半导体区8的氧离子掺杂浓度更低一些，从而使得这部分半导体区8内的电子迁移率更高，如此一来可以减小源极5、漏极6与子有源层7的沟道之间的能量壁垒，从而进一步优化晶体管的电导率。
进一步地，如图5所示，图5为本发明实施例所提供的金属氧化物晶体管的另一种俯视图，半导体区8包括多个第一半导体区12和多个第二半导体区13，并且，沿第三半导体区14指向第一半导体区12的方向，多个第一半导体区12中氧离子掺杂浓度逐渐降低，或者，沿第三半导体区14指向第二半导体区13的方向，多个第二半导体区13中氧离子掺杂浓度逐渐降低。如此设置，在减小源极5、漏极6与子有源层7的沟道之间的能量壁垒的同时，还能提高整个半导体区8中载流子的分布均匀性。
在一种实施方式中，如图6所示，图6为本发明实施例所提供的金属氧化物晶体管的另一种结构示意图，第一栅极1、有源层2、第二栅极3和源漏极4层叠的方向为第一方向x。第一子有源层9在第一方向x上的膜厚为d1，第二子有源层10在第一方向x上的膜厚为d2，第三子有源层11在第一方向x上的膜厚为d3，d2＞d1，d2＞d3。
示例性的，当有源层2的总厚度为40nm时，第一子有源层9和第三子有源层11的厚度分别为10nm，第二子有源层10的厚度为20nm。
在有源层2的总厚度一定时，通过令第二子有源层10的膜厚大于第一子有源层9、第三子有源层11的膜厚，可以增大第二子有源层10在整个有源层2中的厚度占比，进而利用第二子有源层10更大程度地降低晶体管的关态漏流。而且，由于第一子有源层9和第三子有源层11中所形成的沟道在第一方向x上较窄，因此第一子有源层9和第三子有源层11无需过厚，避免增大晶体管的整体膜层堆叠厚度。
在一种实施方式中，如图7～图9所示，图7为本发明实施例所提供的金属氧化物晶体管的再一种结构示意图，图8为本发明实施例所提供的金属氧化物晶体管的又一种结构示意图，图9为本发明实施例所提供的金属氧化物晶体管的又一种结构示意图，金属氧化物晶体管还包括第一绝缘层17和第二绝缘层18，第一绝缘层17位于第一子有源层9与第一栅极1之间，第二绝缘层18位于第三子有源层11与第二栅极3之间。
多个子有源层7还包括第四子有源层19和/或第五子有源层20，示例性的，请再次参见图7，多个子有源层7还包括第四子有源层19和第五子有源层20，或者，请再次参见图8，多个子有源层7还包括第四子有源层19，或者，请再次参见图9，多个子有源层7还包括第五子有源层20。其中，第四子有源层19位于第一子有源层9与第一绝缘层17之间，第四子有源层19与第一子有源层9包括同一种金属氧化物，且第四子有源层19中半导体区8的氧离子掺杂浓度为CO_4，CO_4＞CO_1。第五子有源层20位于第三子有源层11与第二绝缘层18之间，第五子有源层20与第三子有源层11包括同一种金属氧化物，第五子有源层20中氧离子掺杂浓度为CO_5，CO_5＞CO_3。
可以理解的是，子有源层7包括金属氧化物，而绝缘层包括无机绝缘材料，子有源层7和绝缘层的材料差异较大，因而二者晶格差异较大。以第一子有源层9、第四子绝缘层19和第一绝缘层17为例，通过在第一子有源层9与第一绝缘层17之间增设一个第四子有源层19，可以将第一子有源层9与第一绝缘层17间隔开，由于第四子有源层19与第一子有源层9包括同一种金属氧化物，因而二者晶格差异较小，第一子有源层9和第四子有源层19之间的界面缺陷也较小，从而进一步减小了晶体管的关态漏流。
而且，需要说明的是，虽然第四子有源层19位于靠近第一栅极1的一侧，但由于第四子有源层19的氧离子掺杂浓度CO_4大于第一子有源层9的氧离子掺杂浓度CO_1，第四子有源层19中的氧空位浓度较小，因而第四子有源层19难以形成沟道，沟道仍在第一子有源层9中形成。
第三子有源层11、第五子有源层20和第二绝缘层18同理，此处不再赘述。
在一种可行的实施方式中，CO_4＞CO_2，CO_5＞CO_2，此时，在多个子有源层7中，第四子有源层19、第五子有源层20的氧离子掺杂浓度最高，氧空位数量最少，因而更大程度地降低了第四子有源层19、第五子有源层20的电子迁移率，保证沟道仍在第一子有源层9和第三子有源层11中形成。
或者，在另一种可行的实施方式中，CO_2＞CO_4，CO_2＞CO_5，此时，第二子有源层10中半导体区8的氧离子掺杂浓度最高，电子迁移率最低，更大程度地利用了第二子有源层10去降低晶体管的关态漏流，而且在晶体管导通时更大程度地忽略了第二子有源层10对晶体管电导率的影响。
进一步地，CO_4＝CO_5，即，第四子有源层19和第五子有源层20中半导体区8中的氧离子掺杂浓度相同，第四子有源层19和第五子有源层20形成工艺中所需的氧浓度配比一致，简化了有源层2的工艺复杂度。
需要说明的是，在本发明实施例中，第四子有源层19和第五子有源层20可分别包括IGZO、ZnO、SnO、IZO、GaZnO、ZTO、ITO等金属氧化物中的一种或多种。
在一种实施方式中，第一子有源层9、第三子有源层11、第四子有源层19和第五子有源层20均包括铟镓锌氧化物。进一步地，第二子有源层10也可包括铟镓锌氧化物，此时，有源层2所包括的五个子有源层7均包括铟镓锌氧化物。
此时，第一子有源层9中半导体区8的铟离子掺杂浓度为CIn_1，第四子有源层19中半导体区8的铟离子掺杂浓度为CIn_4，CIn_4＜CIn_1，第三子有源层11中半导体区8的铟离子掺杂浓度为CIn_3，第五子有源层20中半导体区8的铟离子掺杂浓度为CIn_5，CIn_3＜CIn_5。和/或，第一子有源层9中半导体区8的镓离子掺杂浓度为CGa_1，第四子有源层19中半导体区8的镓离子掺杂浓度为CGa_4，CGa_4＞CGa_1，第三子有源层11中半导体区8的镓离子掺杂浓度为CGa_3，第五子有源层20中半导体区8的镓离子掺杂浓度为CGa_5，CGa_5＞CGa_3。
以多个子有源层7同时包括第四子有源层19和第五子有源层20为例，在本发明实施例中，CIn_4＜CIn_1、CIn_3＜CIn_5，与此同时，CGa_4＞CGa_1，CGa_5＞CGa_3；或者，CIn_4＜CIn_1、CIn_3＜CIn_5；或者，CGa_4＞CGa_1，CGa_5＞CGa_3。
结合上述对铟离子、镓离子对载流子浓度影响的分析，铟离子有助于提升电子迁移率，而镓离子则有助于降低电子迁移率。通过降低第四子有源层19中铟离子掺杂浓度或者增大第四子有源层19中镓离子掺杂浓度，可以进一步降低第四子有源层19的载流子浓度，使第四子有源层19仅起到降低第一子有源层9界面缺陷、降低晶体管关态漏流的作用，而不用于形成沟道。第五子有源层20同理，此处不再赘述。
在一种实施方式中，如图10所示，图10为本发明实施例所提供的金属氧化物晶体管的又一种结构示意图，第一栅极1、有源层2、第二栅极3和源漏极4层叠的方向为第一方向x。第一子有源层9在第一方向x上的膜厚为d1，第四子有源层19在第一方向x上的膜厚为d4，d4＜d1；第三子有源层11在第一方向x上的膜厚为d3，第五子有源层20在第一方向x上的膜厚为d5，d5＜d3，此时，第四子有源层19和第五子有源层20较薄，第四子有源层19和第五子有源层20所能具有的载流子浓度更低，因而更不易产生沟道。
进一步地，第二子有源层10在第一方向x上的膜厚为d2，d4＜d1＜d2，d5＜d3＜d2，且d1＝d3，d4＝d5。示例性的，当有源层2整体厚度为40nm时，第一子有源层9、第二子有源层10和第三子有源层11的厚度分别为10nm，而第四子有源层19和第五子有源层20的厚度则分别为5nm。
进一步地，第一栅极1、有源层2、第二栅极3和源漏极4层叠的方向为第一方向x；第四子有源层19在第一方向x上的膜厚为d4，d4≤5nm，第五子有源层20在第一方向x上的膜厚为d5，d5≤5nm。
如此设置，在避免第四子有源层19和第五子有源层20形成沟道的同时，还可避免有源层2总厚度过大，进而避免晶体管的整体膜层堆叠厚度过大。此外，为减小晶体管的整体膜层堆叠厚度，有源层2的整体厚度可设置在20nm～40nm范围内，而将第四子有源层19、第五子有源层20的膜厚设置在5nm以内，例如将其设置为2nm、3nm等，其膜厚与有源层整体厚度更匹配，膜厚大小更为合理。
在一种实施方式中，如图11所示，图11为本发明实施例所提供的金属氧化物晶体管的又一种结构示意图，第二栅极3包括主栅极部21和辅栅极部22，辅栅极部22位于主栅极部21朝向有源层2的一侧。
在一种可行的实施方式中，在形成第二绝缘层18后，首先采用刻蚀工艺利用金属钛材料形成辅栅极部22，然后再采用刻蚀工艺利用金属钼材料形成主栅极部21，其中，主栅极部21和辅栅极部22在第二绝缘层18所在平面上的正投影交叠，且辅栅极部22在第一方向x上的厚度小于主栅极部21在第一方向x上的厚度。
基于上述结构，辅栅极部22可以起到保护作用，一方面，辅栅极部22所采用的金属钛材料较稳定，具有较强的耐腐蚀性，而且，被氧化后生成的二氧化钛会附着在金属钛表面，形成一层致密的保护层，防止主栅极部21中的钼离子扩散到有源层2中，另一方面，当水氧等杂质渗入晶体管内部时，辅栅极部22也可避免水氧进一步侵蚀到有源层2中，从而避免对有源层2的性能产生影响。
在一种实施方式中，如图12所示，图12为本发明实施例所提供的金属氧化物晶体管的又一种结构示意图，子有源层7还包括第一导体化区23和第二导体化区24，源极5与第一导体化区23电连接，漏极6与第二导体化区24电连接。
当向第一栅极1和第二栅极3施加用于驱动晶体管导通的导通电压时，第一子有源层9和第二子有源层10的半导体区8形成沟道，沟道分别与第一导体化区23、第二导体化区24连通，进而在源极5和漏极6之间形成导电通路，保证晶体管的正常工作。
需要说明的是，在有源层2包括的多个子有源层7中，源极5和漏极6可以和与其相距最近的子有源层7的第一导体化区23和第二导体化区24电连接。例如，请再次参见图12，当有源层2包括第一子有源层9、第二子有源层10和第三子有源层11三层子有源层7时，源极5和漏极6分别与第三子有源层11中的第一导体化区23和第二导体化区24电连接。
此外，还需要说明的是，在本发明实施例中，可以采用等离子注入工艺向子有源层7注入氢离子或者硼离子对子有源层7进行导体化，进而在子有源层7中形成第一导体化区23和第二导体化区24。而且，可以在多个子有源层7形成之后，再对多个子有源层7同时进行导体化，以简化工艺流程。
基于同一发明构思，本发明实施例还提供了一种显示面板，如图13所示，图13为本发明实施例所提供的显示面板的一种结构示意图，该显示面板包括衬底100和位于衬底100一侧的多个像素电路200，像素电路200包括上述金属氧化物晶体管。
结合上述实施例的分析，由于上述金属氧化物晶体管兼具低关态漏流和高电导率的特性，器件性能更优，因而当像素电路200包括上述金属氧化物晶体管时，像素电路200的工作可靠性更优，进而提高了显示面板的显示性能。
在一种实施方式中，如图14所示，图14为本发明实施例所提供的像素电路的一种结构示意图，像素电路200包括驱动晶体管M0和第一类开关晶体管400，第一类开关晶体管400的源极5或漏极6与驱动晶体管M0的栅极直接相连，第一类开关晶体管400为金属氧化物晶体管。
需要说明的是，“第一类开关晶体管400的源极5或漏极6与驱动晶体管M0的栅极直接相连”是指，第一类开关晶体管400的源极5或漏极6与驱动晶体管M0的栅极直接接触，或者，第一类开关晶体管400的源极5或漏极6与驱动晶体管M0的栅极之间仅连接有连接走线，第一类开关晶体管400的源极5或漏极6与驱动晶体管M0的栅极之间不间隔其它的电路器件，如晶体管、二极管或电容等。
以图14所示的像素电路200的结构为例，像素电路200包括驱动晶体管M0、第一晶体管M1～第六晶体管M6、以及存储电容C。
其中，第一晶体管M1的栅极与第一扫描信号线Scan1电连接，第一晶体管M1的源极与第一复位信号线Vref1电连接，第一晶体管M1的漏极与驱动晶体管M0的栅极电连接。
第二晶体管M2的栅极与第二扫描信号线Scan2电连接，第二晶体管M2的源极与第二复位信号线Vref2电连接，第二晶体管M2的漏极与有机发光二极管D的阳极电连接。
第三晶体管M3的栅极与第三扫描信号线Scan3电连接，第三晶体管M3的源极与数据线Data电连接，第三晶体管M3的漏极与驱动晶体管M0的源极电连接。
第四晶体管M4的栅极与第四扫描信号线Scan4电连接，第四晶体管M4的源极与驱动晶体管M0的漏极电连接，第四晶体管M4的漏极与驱动晶体管M0的栅极电连接。
第五晶体管M5的栅极与发光控制信号线Emit电连接，第五晶体管M5的源极与电源信号线PVDD电连接，第五晶体管M5的漏极与驱动晶体管M0的源极电连接。
第六晶体管M6的栅极与发光控制信号线Emit电连接，第六晶体管M6的源极与驱动晶体管M0的漏极电连接，第六晶体管M6的漏极与有机发光元件D的阳极电连接。
存储电容C的第一极板与电源信号线PVDD电连接，存储电容C的第二极板与驱动晶体管M0的栅极电连接。
结合图15所示的时序图，像素电路200的驱动周期包括初始化时段T1、充电时段T2和发光时段T3。
在初始化时段T1，在第一扫描信号的作用下第一晶体管M1导通，在第二扫描信号的作用下第二晶体管M2导通，利用第一复位信号对驱动晶体管M0的栅极进行复位以及利用第二复位信号对有机发光元件D的阳极进行复位。
在充电时段T2，在第三扫描信号的作用下第三晶体管M3导通，在第四扫描信号的作用下第四晶体管M4导通，利用数据信号对驱动晶体管M0的栅极进行充电，并进行阈值补偿。
在发光时段T3，在发光控制信号的作用下第五晶体管M5和第六晶体管M6导通，驱动有机发光二极管D在电源信号和数据信号所转换的驱动电流的作用下发光。
需要说明的是，通过利用不同的复位信号对驱动晶体管M0的栅极和有机发光元件D的阳极进行复位，可以将第二复位信号的复位电压设置地更低一些，使其小于第一复位信号的复位电压，以对有机发光元件D的阳极电位进行更大程度地拉低，改善子像素透亮问题。与此同时，第一复位信号的复位电压稍高，在将数据信号写入驱动晶体管M0的栅极时，可以在一个稍高的电位的基础上写入，降低了驱动晶体管M0的栅极的初始电位与需要写入的数据信号之间的压差，使数据信号写入更充分。
在上述结构的像素电路200中，第一晶体管M1和第四晶体管M4的漏极6与驱动晶体管M0的栅极直接相连，因此，第一晶体管M1和第四晶体管M4为第一类开关晶体管400，此时，上述第一晶体管M1的栅极表示第一晶体管M1的第一栅极1和第二栅极3，第二晶体管M2的栅极表示第二晶体管M2的第一栅极1和第二栅极3，两个晶体管的第一栅极1和第二栅极3接收同一第一扫描信号。需要说明的是，以第一晶体管M1为例，在令第一晶体管M1的第一栅极1和第二栅极3接收同一扫描信号时，可以将其第一栅极1和第二栅极3与同一条扫描信号线相连，或者，也可以令其第一栅极1和第二栅极3分别连接至不同的扫描信号线，但这两条扫描信号线在同一时刻传输的信号相同。
由于第一类开关晶体管400的源极5或漏极6与驱动晶体管M0的栅极直接相连，如若第一类开关晶体管400的关态漏流较大，那么，在发光时段，第一类开关晶体管400的关态漏流会对驱动晶体管M0的栅极电位产生较大影响，影响驱动晶体管M0的导通状态，进而使有机发光元件D的发光亮度偏离标准值。而将第一类开关晶体管400设置为上述金属氧化物晶体管，这部分晶体管的关态漏流较低，因而能够降低这部分晶体管对驱动晶体管M0的栅极电位的影响，提高显示面板的发光可靠性。
此外，需要说明的是，相较于现有晶体管结构，本发明实施例所提供的金属氧化物晶体管关态漏流更低，因而，当第一晶体管M1和第二晶体管M2采用本发明实施例所提供金属氧化物晶体管结构时，会具有更低的关态漏流。为此，相较于现有技术，第一晶体管M1和第二晶体管M2的关态漏流对驱动晶体管M0的栅极电位影响较小，那么，本发明实施例可以在一定程度上增大第一晶体管M1和第二晶体管M2截止时间的时长，也就是增大驱动周期中发光时段的时长，从而以较低的驱动频率对显示面板中的像素电路200进行刷新。因此，本发明实施例所提供的像素电路200能够适用于更低频率刷新，不仅有助于降低显示面板的功耗，而且还能增大显示面板的刷新频率适用范围，使其可以在极低刷新频率或者较高刷新频率的驱动下工作。
此外，需要说明的是，请再次参见图14，像素电路200还包括第二类开关晶体管500，第二类开关晶体管500的源极和漏极不与驱动晶体管M0的栅极直接相连。在一种可行的实施方式中，第二类开关晶体管500可为低温多晶硅晶体管，也就是说，像素电路200可包括低温多晶硅晶体管和金属氧化物晶体管两种类型的晶体管。
需要说明的是，“第二类开关晶体管500的源极和漏极不与驱动晶体管M0的栅极直接相连”是指，第二类开关晶体管500的源极或漏极与驱动晶体管M0的栅极之间间隔有其它的电路器件，如晶体管、二极管或电容等，第二类开关晶体管500的源极或漏极与驱动晶体管M0的栅极间接电连接。在图14所示的电路结构中，第二晶体管M2、第三晶体管M3、第五晶体管M5和第六晶体管M6为第二类开关晶体管500。
由于第二类开关晶体管500的源极和漏极不与驱动晶体管M0的栅极直接相连，因此，第二类开关晶体管500的关态漏流不会直接作用于驱动晶体管M0的栅极，对驱动晶体管M0的栅极电位影响较小。而且，由于低温多晶硅晶体管的稳定性较高，因此将第二类开关晶体管500设置为低温多晶硅晶体管可以提高像素电路200的可靠性。
进一步地，如图16所示，图16为图14所示的像素电路对应的局部膜层结构示意图，图16中示意了像素电路200中的第一晶体管M1、第六晶体管M6和存储电容C。在本发明实施例中，第六晶体管M6的有源层31位于第六晶体管M6的栅极32朝向衬底100的一侧，该有源层31包括低温多晶硅材料，第六晶体管M6的栅极32与存储电容C的第一极板33同层，第六晶体管的漏极35与有机发光二极管D的阳极40电连接，在一种可行的实施方式中，第六晶体管M6的源极34和漏极35可以与第一晶体管M1的源极5和漏极6同层，或者，在另一种可行的实施方式中，第六晶体管M6的源极34和漏极35也可以与第一晶体管M1的源极5和漏极6不同层。此外，第一晶体管M1的第一栅极1与存储电容C的第二极板36复用，以简化工艺流程，且减少膜层占用空间。
在另一种可行的实施方式中，如图17所示，图17为本发明实施例所提供的显示面板的另一种结构示意图，显示面板还包括显示区600，显示区600包括光学部件设置区700，光学部件设置区700可以用来进行显示，且其对应位置可以设置有摄像头等光学部件，用于实现显示面板的拍照、摄像等功能。
结合图17，如图18所示，图18为本发明实施例所提供的像素电路的另一种结构示意图，像素电路200还包括第二类开关晶体管500，第二类开关晶体管500的源极和漏极不与驱动晶体管M0的栅极直接相连。其中，位于光学部件设置区700内的像素电路200为第一像素电路800，在第一像素电路800中，第二类开关晶体管500为上述金属氧化物晶体管。也就是说，在第一像素电路800中，第一类开关晶体管400和第二类开关晶体管500均为上述金属氧化物晶体管
由于金属氧化物晶体管具有更高的透过率，因此，将光学部件设置区700内的第一像素电路800均由金属氧化物晶体管形成，可以提高光学部件设置区700的透光性能，使更多的环境光射入光学部件，进而提高显示面板的成像精度。
此外，还需要说明的是，请再次参见图18，当第一像素电路800均由金属氧化物晶体管形成时，第一晶体管M1的栅极和第二晶体管M2的栅极可电连接至同一条第一扫描信号线Scan1，第三晶体管M3的栅极和第四晶体管M4的栅极可电连接至同一条第三扫描信号线Scan3，减少了贯穿光学部件设置区700的扫描信号线的数量，进一步提高了光学部件设置区700的透光性能。
基于同一发明构思，本发明实施例还提供了一种显示装置，如图19所示，图19为本发明实施例所提供的显示装置的一种结构示意图，该显示装置包括上述显示面板1000。其中，显示面板1000的具体结构已经在上述实施例中进行了详细说明，此处不再赘述。当然，图19所示的显示装置仅仅为示意说明，该显示装置可以是例如手机、平板计算机、笔记本电脑、电纸书或电视机等任何具有显示功能的电子设备。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (18)

1.一种金属氧化物晶体管，其特征在于，包括层叠设置的第一栅极、有源层、第二栅极和源漏极，所述源漏极包括源极和漏极；
其中，所述有源层包括多个子有源层，所述子有源层包括金属氧化物，且所述子有源层包括半导体区；
多个所述子有源层包括第一子有源层、第二子有源层和第三子有源层，所述第一子有源层位于所述第二子有源层与所述第一栅极之间，所述第三子有源层位于所述第二子有源层与所述第二栅极之间；
所述第一子有源层中所述半导体区的氧离子掺杂浓度为CO_1，所述第二子有源层中所述半导体区的氧离子掺杂浓度为CO_2，所述第三子有源层中所述半导体区的氧离子掺杂浓度为CO_3，CO_1＜CO_2，CO_3＜CO_2。
2.根据权利要求1所述的金属氧化物晶体管，其特征在于，
所述第一子有源层、所述第二子有源层和所述第三子有源层均包括同一种金属氧化物。
3.根据权利要求1所述的金属氧化物晶体管，其特征在于，
所述第一子有源层、所述第二子有源层和所述第三子有源层均包括铟镓锌氧化物；
所述第一子有源层中所述半导体区的铟离子掺杂浓度为CIn_1，所述第二子有源层中所述半导体区的铟离子掺杂浓度为CIn_2，所述第三子有源层中所述半导体区的铟离子掺杂浓度为CIn_3，CIn_1＞CIn_2，CIn_3＞CIn_2；
和/或，所述第一子有源层中所述半导体区的镓离子掺杂浓度为CGa_1，所述第二子有源层中所述半导体区的镓离子掺杂浓度为CGa_2，所述第三子有源层中所述半导体区的镓离子掺杂浓度为CGa_3，CGa_1＜CGa_2，CGa_3＜CGa_2。
4.根据权利要求1所述的金属氧化物晶体管，其特征在于，
CO_1＝CO_3。
5.根据权利要求1所述的金属氧化物晶体管，其特征在于，
所述半导体区包括第一半导体区、第二半导体区、以及位于所述第一半导体区和所述第二半导体区之间的第三半导体区；所述第一半导体区中氧离子掺杂浓度小于所述第三半导体区中的氧离子掺杂浓度，或者，所述第二半导体区中氧离子掺杂浓度小于所述第三半导体区中的氧离子掺杂浓度。
6.根据权利要求1所述的金属氧化物晶体管，其特征在于，
所述第一栅极、所述有源层、所述第二栅极和所述源漏极层叠的方向为第一方向；
所述第一子有源层在所述第一方向上的膜厚为d1，所述第二子有源层在所述第一方向上的膜厚为d2，所述第三子有源层在所述第一方向上的膜厚为d3，d2＞d1，d2＞d3。
7.根据权利要求1所述的金属氧化物晶体管，其特征在于，
所述金属氧化物晶体管还包括第一绝缘层和第二绝缘层，所述第一绝缘层位于所述第一子有源层与所述第一栅极之间，所述第二绝缘层位于所述第三子有源层与所述第二栅极之间；
多个子有源层还包括第四子有源层和/或第五子有源层，其中，
所述第四子有源层位于所述第一子有源层与所述第一绝缘层之间，所述第四子有源层与所述第一子有源层包括同一种金属氧化物，且所述第四子有源层中所述半导体区的氧离子掺杂浓度为CO_4，CO_4＞CO_1；
所述第五子有源层位于所述第三子有源层与所述第二绝缘层之间，所述第五子有源层与所述第三子有源层包括同一种金属氧化物，所述第五子有源层中氧离子掺杂浓度为CO_5，CO_5＞CO_3。
8.根据权利要求7所述的金属氧化物晶体管，其特征在于，
CO_4＞CO_2，CO_5＞CO_2。
9.根据权利要求7所述的金属氧化物晶体管，其特征在于，
CO_4＝CO_5。
10.根据权利要求7所述的金属氧化物晶体管，其特征在于，
所述第一子有源层、所述第三子有源层、所述第四子有源层和所述第五子有源层均包括铟镓锌氧化物；
所述第一子有源层中所述半导体区的铟离子掺杂浓度为CIn_1，所述第四子有源层中所述半导体区的铟离子掺杂浓度为CIn_4，CIn_4＜CIn_1，所述第三子有源层中所述半导体区的铟离子掺杂浓度为CIn_3，所述第五子有源层中所述半导体区的铟离子掺杂浓度为CIn_5，CIn_3＜CIn_5；
和/或，所述第一子有源层中所述半导体区的镓离子掺杂浓度为CGa_1，所述第四子有源层中所述半导体区的镓离子掺杂浓度为CGa_4，CGa_4＞CGa_1，所述第三子有源层中所述半导体区的镓离子掺杂浓度为CGa_3，所述第五子有源层中所述半导体区的镓离子掺杂浓度为CGa_5，CGa_5＞CGa_3。
11.根据权利要求7所述的金属氧化物晶体管，其特征在于，
所述第一栅极、所述有源层、所述第二栅极和所述源漏极层叠的方向为第一方向；
所述第一子有源层在所述第一方向上的膜厚为d1，所述第四子有源层在所述第一方向上的膜厚为d4，d4＜d1；
所述第三子有源层在所述第一方向上的膜厚为d3，所述第五子有源层在所述第一方向上的膜厚为d5，d5＜d3。
12.根据权利要求7所述的金属氧化物晶体管，其特征在于，
所述第一栅极、所述有源层、所述第二栅极和所述源漏极层叠的方向为第一方向；
所述第四子有源层在所述第一方向上的膜厚为d4，d4≤5nm，所述第五子有源层在所述第一方向上的膜厚为d5，d5≤5nm。
13.根据权利要求1所述的金属氧化物晶体管，其特征在于，
所述第二栅极包括主栅极部和辅栅极部，所述辅栅极部位于所述主栅极部朝向所述有源层的一侧。
14.根据权利要求1所述的金属氧化物晶体管，其特征在于，
所述子有源层还包括第一导体化区和第二导体化区，所述源极与所述第一导体化区电连接，所述漏极与所述第二导体化区电连接。
15.一种显示面板，其特征在于，包括：
衬底；
位于所述衬底一侧的多个像素电路，所述像素电路包括如权利要求1～14任一项所述的金属氧化物晶体管。
16.根据权利要求15所述的显示面板，其特征在于，
所述像素电路包括驱动晶体管和第一类开关晶体管，所述第一类开关晶体管的源极或漏极与所述驱动晶体管的栅极直接相连，所述第一类开关晶体管为所述金属氧化物晶体管。
17.根据权利要求16所述的显示面板，其特征在于，
所述像素电路还包括第二类开关晶体管，所述第二类开关晶体管的源极和漏极不与所述驱动晶体管的栅极直接相连；
所述显示面板还包括显示区，所述显示区包括光学部件设置区，位于所述光学部件设置区内的所述像素电路为第一像素电路，在所述第一像素电路中，所述第二类开关晶体管为所述金属氧化物晶体管。
18.一种显示装置，其特征在于，包括如权利要求15～17任一项所述的显示面板。
CN202111095278.8A 2021-09-17 2021-09-17 金属氧化物晶体管、显示面板及显示装置 Active CN113809163B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111095278.8A CN113809163B (zh) 2021-09-17 2021-09-17 金属氧化物晶体管、显示面板及显示装置
US17/564,045 US12113133B2 (en) 2021-09-17 2021-12-28 Metal oxide transistor, display panel and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111095278.8A CN113809163B (zh) 2021-09-17 2021-09-17 金属氧化物晶体管、显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN113809163A CN113809163A (zh) 2021-12-17
CN113809163B true CN113809163B (zh) 2023-11-24

Family

ID=78895834

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111095278.8A Active CN113809163B (zh) 2021-09-17 2021-09-17 金属氧化物晶体管、显示面板及显示装置

Country Status (2)

Country Link
US (1) US12113133B2 (zh)
CN (1) CN113809163B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103296064A (zh) * 2012-02-29 2013-09-11 鸿富锦精密工业（深圳）有限公司 薄膜晶体管
CN105374880A (zh) * 2014-08-18 2016-03-02 群创光电股份有限公司 薄膜晶体管及显示面板
KR20160109647A (ko) * 2015-03-12 2016-09-21 주성엔지니어링(주) 박막 트랜지스터 기판 및 그 제조방법
CN105960712A (zh) * 2014-02-07 2016-09-21 株式会社半导体能源研究所 半导体装置
CN106941121A (zh) * 2017-05-16 2017-07-11 厦门天马微电子有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN110767745A (zh) * 2019-09-18 2020-02-07 华南理工大学 复合金属氧化物半导体及薄膜晶体管与应用
CN112838098A (zh) * 2020-12-30 2021-05-25 厦门天马微电子有限公司 一种显示面板及显示装置
CN112992936A (zh) * 2021-02-09 2021-06-18 京东方科技集团股份有限公司 一种显示背板的制作方法、显示背板及显示装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
JP5345456B2 (ja) * 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5708910B2 (ja) * 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
CN102130009B (zh) * 2010-12-01 2012-12-05 北京大学深圳研究生院 一种晶体管的制造方法
JP5685989B2 (ja) * 2011-02-28 2015-03-18 ソニー株式会社 表示装置および電子機器
KR20130062726A (ko) * 2011-12-05 2013-06-13 삼성디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법
CN104380473B (zh) * 2012-05-31 2017-10-13 株式会社半导体能源研究所 半导体装置
TWI513002B (zh) * 2012-06-05 2015-12-11 Innocom Tech Shenzhen Co Ltd 薄膜電晶體基板以及顯示器
JP6134598B2 (ja) * 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
KR102171650B1 (ko) * 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9929276B2 (en) * 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5951442B2 (ja) * 2012-10-17 2016-07-13 株式会社半導体エネルギー研究所 半導体装置
WO2014103901A1 (en) * 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102153110B1 (ko) * 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
US20150008428A1 (en) * 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6166128B2 (ja) * 2013-08-20 2017-07-19 ソニーセミコンダクタソリューションズ株式会社 放射線撮像装置および放射線撮像表示システム
US20160155759A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
KR20180123028A (ko) * 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
TW201813095A (zh) * 2016-07-11 2018-04-01 半導體能源硏究所股份有限公司 半導體裝置
CN107275390A (zh) * 2017-06-30 2017-10-20 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
CN107611085B (zh) * 2017-10-24 2019-12-24 深圳市华星光电半导体显示技术有限公司 Oled背板的制作方法
KR102418493B1 (ko) * 2017-10-24 2022-07-06 엘지디스플레이 주식회사 이차원 반도체를 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
TW202032242A (zh) * 2018-08-03 2020-09-01 日商半導體能源研究所股份有限公司 半導體裝置
WO2020074993A1 (ja) * 2018-10-10 2020-04-16 株式会社半導体エネルギー研究所 半導体装置
CN110190066A (zh) 2019-05-14 2019-08-30 深圳市华星光电技术有限公司 阵列基板和阵列基板的制备方法
KR102708310B1 (ko) * 2019-07-05 2024-09-24 주성엔지니어링(주) 박막 트랜지스터
WO2021028750A1 (ja) * 2019-08-09 2021-02-18 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2022087756A (ja) * 2020-12-01 2022-06-13 株式会社ジャパンディスプレイ 表示装置
JP2022087574A (ja) * 2020-12-01 2022-06-13 株式会社ジャパンディスプレイ 表示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103296064A (zh) * 2012-02-29 2013-09-11 鸿富锦精密工业（深圳）有限公司 薄膜晶体管
CN105960712A (zh) * 2014-02-07 2016-09-21 株式会社半导体能源研究所 半导体装置
CN105374880A (zh) * 2014-08-18 2016-03-02 群创光电股份有限公司 薄膜晶体管及显示面板
KR20160109647A (ko) * 2015-03-12 2016-09-21 주성엔지니어링(주) 박막 트랜지스터 기판 및 그 제조방법
CN106941121A (zh) * 2017-05-16 2017-07-11 厦门天马微电子有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN110767745A (zh) * 2019-09-18 2020-02-07 华南理工大学 复合金属氧化物半导体及薄膜晶体管与应用
CN112838098A (zh) * 2020-12-30 2021-05-25 厦门天马微电子有限公司 一种显示面板及显示装置
CN112992936A (zh) * 2021-02-09 2021-06-18 京东方科技集团股份有限公司 一种显示背板的制作方法、显示背板及显示装置

Also Published As

Publication number Publication date
US12113133B2 (en) 2024-10-08
CN113809163A (zh) 2021-12-17
US20220199830A1 (en) 2022-06-23

Similar Documents

Publication Publication Date Title
US10403757B2 (en) Top-gate self-aligned metal oxide semiconductor TFT and method of making the same
US9721977B2 (en) Display device and electronic unit
US10002972B2 (en) OLED display device comprising dual gate transistor
US9379249B2 (en) Thin-film transistor, method for manufacturing the same and display device comprising the same
JP5766481B2 (ja) 表示装置および電子機器
US10262570B2 (en) Semiconductor device and method for driving the same
US9362312B2 (en) Semiconductor device, display unit, and electronic apparatus
JP2012160679A (ja) 薄膜トランジスタ、表示装置および電子機器
EP3188247A1 (en) Thin film transistor, display including the same, and method of fabricating the same
WO2022179142A1 (zh) 显示面板及其制作方法和显示装置
JP6142136B2 (ja) トランジスタの製造方法、表示装置の製造方法および電子機器の製造方法
WO2022193657A1 (zh) 薄膜晶体管及其制备方法、显示面板、显示装置
CN112086485A (zh) 显示设备
JP2014229814A (ja) 薄膜トランジスタ、表示装置および電子機器
CN102013433B (zh) 有机发光二极管显示器
CN113809163B (zh) 金属氧化物晶体管、显示面板及显示装置
CN107808885B (zh) 背沟道蚀刻型氧化物半导体tft基板及其制作方法
CN113571013B (zh) 像素驱动电路、阵列基板及其制备方法、显示装置
CN115207000A (zh) 一种显示面板
US11189735B2 (en) Semiconductor device and display apparatus
JP2022535038A (ja) 薄膜トランジスタ
US20240178209A1 (en) Display Device Including Oxide Semiconductor
US20240014227A1 (en) Manufacturing method of array substrate, array substrate, and display panel
JP2013080769A (ja) 薄膜トランジスタならびに表示装置および電子機器
WO2023140356A1 (ja) 表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant