CN115207000A - 一种显示面板 - Google Patents
一种显示面板 Download PDFInfo
- Publication number
- CN115207000A CN115207000A CN202210836438.8A CN202210836438A CN115207000A CN 115207000 A CN115207000 A CN 115207000A CN 202210836438 A CN202210836438 A CN 202210836438A CN 115207000 A CN115207000 A CN 115207000A
- Authority
- CN
- China
- Prior art keywords
- thin film
- film transistor
- active layer
- electrically connected
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 claims abstract description 146
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 239000000463 material Substances 0.000 claims description 33
- 239000003990 capacitor Substances 0.000 claims description 30
- 229910044991 metal oxide Inorganic materials 0.000 claims description 10
- 150000004706 metal oxides Chemical class 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 14
- 239000010410 layer Substances 0.000 description 211
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 229910052814 silicon oxide Inorganic materials 0.000 description 18
- 239000011229 interlayer Substances 0.000 description 14
- -1 polyethylene terephthalate Polymers 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 229910004205 SiNX Inorganic materials 0.000 description 5
- ZXVONLUNISGICL-UHFFFAOYSA-N 4,6-dinitro-o-cresol Chemical group CC1=CC([N+]([O-])=O)=CC([N+]([O-])=O)=C1O ZXVONLUNISGICL-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 229910001120 nichrome Inorganic materials 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000002131 composite material Chemical group 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Geometry (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明涉及一种显示面板。本发明的第二有源层与基板之间设有第一导电层，第一导电层包括与第二有源层对应设置的第一栅极；第二有源层远离基板的一侧设有第二导电层，第二导电层包括与第二有源层对应设置的第二栅极；第一栅极接入的第一工作电压小于第二栅极接入的第二工作电压；第一栅极悬空或者电连接于高电压电源线、低电压电源线、复位信号线及地线中的一种，以降低第二有源层与第一栅极之间形成的电场的强度，提升第二有源层、第一栅极、第二源极以及第二漏极形成的薄膜晶体管的稳定性，避免现有技术中氧化物薄膜晶体管出现底栅形成的TFT器件可靠性不好的现象。
Description
技术领域
本申请涉及显示技术领域，具体涉及一种显示面板。
背景技术
传统有机发光二极管(Organic Light Emitting Diode，简称OLED)通常使用低温多晶硅(Low Temperature Poly-silicon，简称：LTPS)薄膜晶体管(Thin FilmTransistor，简称：TFT)或氧化铟镓锌(IGZO)薄膜晶体管。二者各有优劣：LTPS TFT的优点是电子迁移率大、稳定性高；缺点是漏电流大，电容需要不断充电保持画面正常显示，最低频率可支持30HZ，无法实现低频刷新，导致驱动功耗较高。IGZOTFT的优点是漏电流较小、驱动功耗更低，成本低；缺点是电子迁移率较低，IGZO在空气中性质不稳定容易氧化，显示面板使用寿命较低。
后来开始出现结合了LTPS TFT和IGZO TFT两者优势的漏电流小、功耗低的低温多晶氧化物(Low Temperature Polycrystalline Oxide，简称LTPO)TFT。LTPO TFT可以实现1HZ低频显示，根据使用场景进行显示频率调整，能够有效降低显示面板的使用功耗。
目前的LTPO TFT中的氧化物薄膜晶体管的底栅与有源图案之间设置有第一介质层，氧化物薄膜晶体管的顶栅与有源图案之间设置有第二介质层。因工艺限制，第一介质层的膜质较差且调节困难导致第一介质层可靠性不好，导致氧化物有源图案与第一介质层的界面品质较难调控，在器件工作时，当扫描信号线置于高电位(NVGH)时，氧化物薄膜晶体管的沟道分别与顶栅和底栅之间形成电场，长时间工作将导致底栅形成的IGZO-TFT的阈值电压发生漂移，导致底栅形成的IGZO-TFT器件的可靠性较差，最终导致整个氧化物薄膜晶体管的可靠性不好。
发明内容
本发明的目的是提供一种显示面板，其能够解决目前的LTPO TFT存在的可靠性低的问题。
为了解决上述问题，本发明提供了一种显示面板，其包括：基板；第一有源层，设置在所述基板的一侧；第二有源层，设置在所述第一有源层远离所述基板的一侧，所述第二有源层的材料包括金属氧化物；第一导电层，设置在所述基板和所述第二有源层之间，所述第一导电层包括与所述第二有源层对应设置的第一栅极；第二导电层，设置在所述第二有源层远离所述基板的一侧，所述第二导电层包括与所述第二有源层对应设置的第二栅极；其中，所述第一栅极接入的第一工作电压小于所述第二栅极接入的第二工作电压。
进一步的，所述第一栅极与所述第二有源层之间的间距大于或等于所述第二栅极与所述第二有缘层之间的间距。
进一步的，所述显示面板还包括：第三导电层，设置在所述第一有源层和所述第一导电层之间，所述第三导电层包括：与所述第一有源层对应设置的第三栅极和第一电容电极，所述第一导电层还包括：与所述第一电容电极对应设置的第二电容电极。
进一步的，所述显示面板还包括：第四导电层，设置在所述第一导电层和所述第二有源层之间，所述第一导电层还包括：与所述第一有源层对应设置的第三栅极和第一电容电极，所述第四导电层包括：与所述第一电容电极对应设置的第二电容电极。
进一步的，所述第一栅极与所述第一有源层同层设置，所述第一栅极的材质与所述第一有源层的半导体材料导体化的材料相同。
进一步的，所述第一导电层设置在所述第一有源层和所述基板之间，所述第一导电层还包括：与所述第一有源层对应设置的遮光部。
进一步的，所述第一栅极接入的所述第一工作电压范围为-7V至+1V。
进一步的，所述第一栅极悬空或者电连接于高电压电源线、低电压电源线、复位信号线及地线中的一种。
进一步的，所述显示面板还包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管；第一扫描线、第二扫描线、第三扫描线、第四扫描线；数据线、第一发光控制信号线；所述复位信号线包括：第一复位信号线和第二复位信号线；所述第一薄膜晶体管的源极电连接至所述高电压电源线，其漏极电连接至所述低电压电源线；所述第二薄膜晶体管的源极电连接至所述第一薄膜晶体管的源极，其漏极电连接至所述数据线，其栅极电连接至所述第一扫描线；所述第三薄膜晶体管的源极电连接至所述第一薄膜晶体管的第一漏极，其漏极电连接至所述第一薄膜晶体管的栅极；所述第三薄膜晶体管包括所述第一栅极和所述第二栅极，所述第三薄膜晶体管的所述第一栅极接入的第一工作电压小于其所述第二栅极接入的第二工作电压；所述第三薄膜晶体管的所述第一栅极悬空或者电连接至所述高电压电源线、所述低电压电源线、所述第一复位信号线、所述第二复位信号线及地线中的一种，所述第三薄膜晶体管的所述第二栅极电连接至所述第二扫描线；所述第四薄膜晶体管的源极电连接至所述第一薄膜晶体管的栅极，其漏极电连接至所述第一复位信号线；所述第四薄膜晶体管包括所述第一栅极和所述第二栅极，所述第四薄膜晶体管的所述第一栅极接入的第一工作电压小于其所述第二栅极接入的第二工作电压；所述第四薄膜晶体管的第一栅极悬空或者电连接至所述高电压电源线、所述低电压电源线、所述第一复位信号线、所述第二复位信号线及地线中的一种，所述第四薄膜晶体管的所述第二栅极电连接至所述第三扫描线；所述第五薄膜晶体管的栅极电连接至所述第一发光控制信号线，其源极电连接至所述第一薄膜晶体管的源极，其漏极电连接至所述高电压电源线；所述第六薄膜晶体管的栅极电连接至所述第一发光控制信号线，其源极电连接至所述第一薄膜晶体管的漏极，其漏极电连接至所述低电压电源线；所述第七薄膜晶体管的源极电连接至所述第六薄膜晶体管的漏极，其漏极电连接至所述第二复位信号线；其栅极电连接至所述第四扫描线。
进一步的，所述第三薄膜晶体管和所述第四薄膜晶体管均包括所述第二有源层，所述第二有源层的材料包括金属氧化物；所述第一薄膜晶体管包括所述第一有源层，所述第一有源层的材料包括低温多晶硅。
本发明的优点是：本发明的第二有源层与基板之间设有第一导电层，第一导电层包括与第二有源层对应设置的第一栅极；第二有源层远离基板的一侧设有第二导电层，第二导电层包括与第二有源层对应设置的第二栅极；第一栅极接入的第一工作电压小于第二栅极接入的第二工作电压；第一栅极悬空或者电连接于高电压电源线、低电压电源线、复位信号线及地线中的一种，以降低第二有源层与第一栅极之间形成的电场的强度，提升第二有源层、第一栅极、第二源极以及第二漏极形成的薄膜晶体管的稳定性，避免现有技术中氧化物薄膜晶体管出现底栅形成的TFT器件可靠性不好的现象。
本发明的第一栅极与第二有源层之间的间距大于或等于第二栅极与第二有缘层之间的间距，以降低第二有源层与第一栅极之间形成的电场的强度，提升第二有源层、第一栅极、第二源极以及第二漏极形成的薄膜晶体管的稳定性，避免现有技术中氧化物薄膜晶体管出现底栅形成的TFT器件可靠性不好的现象。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是实施例1的显示面板的结构示意图；
图2是现有技术对双栅薄膜晶体管中的顶栅和底栅同时施加30V的电压时的阈值电压随着时间的增加的变化示意图；
图3是现有技术对双栅薄膜晶体管中的顶栅施加0V的电压，底栅施加30V的电压时的阈值电压随着时间的增加的变化示意图；
图4是实施例1对双栅薄膜晶体管中的顶栅施加30V的电压，底栅施加0V的电压时的阈值电压随着时间的增加的变化示意图；
图5是实施例1的显示面板的电路图；
图6是实施例2的显示面板的结构示意图；
图7是实施例3的显示面板的结构示意图；
图8是实施例4的显示面板的第一薄膜晶体管和第二薄膜晶体管的结构示意图；
图9是实施例5的显示面板的电路图；
图10是实施例6的显示面板的电路图；
图11是实施例7的显示面板的电路图。
附图标记说明：
100、显示面板；
101、基板；102、缓冲层；
103、第一有源层；104、第一绝缘层；
105、第三导电层；106、第二绝缘层；
107、第四导电层； 108、第一层间绝缘层；
109、第二有源层； 110、第三绝缘层；
111、第二导电层； 112、第二层间绝缘层；
113、第一源极； 114、第一漏极；
115、第二源极； 116、第二漏极；
117、第一平坦层； 118、第一导电层；
1181、第一栅极； 1182、遮光部；
1111、第二栅极； 1051、第三栅极；
1052、第一电容极板； 1071、第二电容极板。
具体实施方式
以下结合说明书附图详细说明本发明的优选实施例，以向本领域中的技术人员完整介绍本发明的技术内容，以举例证明本发明可以实施，使得本发明公开的技术内容更加清楚，使得本领域的技术人员更容易理解如何实施本发明。然而本发明可以通过许多不同形式的实施例来得以体现，本发明的保护范围并非仅限于文中提到的实施例，下文实施例的说明并非用来限制本发明的范围。
本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是附图中的方向，本文所使用的方向用语是用来解释和说明本发明，而不是用来限定本发明的保护范围。
在附图中，结构相同的部件以相同数字标号表示，各处结构或功能相似的组件以相似数字标号表示。此外，为了便于理解和描述，附图所示的每一组件的尺寸和厚度是任意示出的，本发明并没有限定每个组件的尺寸和厚度。
实施例1
如图1所示，本实施例提供一种显示面板100。显示面板100包括：基板101、缓冲层102、第一有源层103、第一绝缘层104、第三导电层105、第二绝缘层106、第四导电层107、第一层间绝缘层108、第二有源层109、第三绝缘层110、第二导电层111、第二层间绝缘层112、第一源极113、第一漏极114、第二源极115、第二漏极116、第一平坦层117以及第一导电层118。
其中，基板101的材质包括聚酰亚胺、聚碳酸酯、聚对苯二甲酸乙二醇酯以及聚萘二甲酸乙二醇酯等。由此基板101具有较好的抗冲击能力，可以有效保护显示面板100。
其中，第一导电层118设置在所述基板101和所述第二有源层109之间。本实施例中，第一导电层118设置在所述第一有源层103和所述基板101之间。所述第一导电层118包括与所述第一有源层103对应设置的遮光部1182。利用遮光部1182屏蔽基板101内部的正负离子的电荷中心不重合形成的电场和不同膜层的界面处形成的电场，避免该电场对第一有源层103的工作特性受到影响，避免出现显示残像现象和ESD炸伤现象。
其中，所述第一导电层118还包括与所述第二有源层109对应设置的第一栅极1181。第一栅极1181的材质为导电金属。例如钛、钼、铝、铜、镍等。
其中，缓冲层102覆盖于所述第一导电层118远离所述基板101的一侧。缓冲层102主要是起缓冲作用，其材质可为SiOx或SiNx或SiNOx或SiNx与SiOx的组合结构等。
其中，第一有源层103设置在所述基板101的一侧。第一有源层103包括第一沟道部1031和位于第一沟道部1031两端的第一导电部1032。
其中，第一绝缘层104设置于所述第一有源层103远离所述基板101的一侧，且延伸覆盖于所述缓冲层102上。第一绝缘层104主要用于防止所述第一有源层103与所述第三导电层105之间接触发生短路现象。第一绝缘层104的材质可为SiOx或SiNx或Al2O3或SiNx及SiOx的组合结构或SiOx、SiNx及SiOx的组合结构等。
其中，第三导电层105设置于所述第一绝缘层104远离所述基板101的一侧。第三导电层105设置于所述第一有源层103和所述第二有源层109之间；所述第三导电层105包括与所述第一有源层103对应设置的第三栅极1051和第一电容极板1052。其中，第三栅极1051设置于所述第一绝缘层104远离所述基板101的一侧，且与所述第一有源层103的第一沟道部1031对应设置。第三栅极1051的材质可为Mo或Mo和Al的组合结构或Mo和Cu的组合结构或Mo、Cu及IZO的组合结构或IZO、Cu及IZO的组合结构或Mo、Cu及ITO的组合结构或Ni、Cu及Ni的组合结构或MoTiNi、Cu及MoTiNi的组合结构或NiCr、Cu及NiCr的组合结构或CuNb等。
其中，第二绝缘层106设置于所述第三导电层105远离所述基板101的一侧，且延伸覆盖于所述第一绝缘层104上。第二绝缘层106主要用于防止所述第三导电层105与所述第四导电层107之间接触发生短路现象。第二绝缘层106的材质可为SiOx或SiNx或Al2O3或SiNx及SiOx的组合结构或SiOx、SiNx及SiOx的组合结构等。
其中，第四导电层107设置于第二绝缘层106远离所述基板101的一侧。第四导电层107设置于所述第三导电层105与所述第二有源层109之间；所述第四导电层107还包括与所述第一电容极板1052对应设置的第二电容极板1071。第二电容极板1071设置于所述第二绝缘层106远离所述基板101的一侧，且与所述第一电容极板1052对应设置。第二电容极板1071用于与第一电容极板1052耦合形成存储电容Cst。第二电容极板1071的材质可为Mo或Mo和Al的组合结构或Mo和Cu的组合结构或Mo、Cu及IZO的组合结构或IZO、Cu及IZO的组合结构或Mo、Cu及ITO的组合结构或Ni、Cu及Ni的组合结构或MoTiNi、Cu及MoTiNi的组合结构或NiCr、Cu及NiCr的组合结构或CuNb等。
其中，第一层间绝缘层108设置于所述第四导电层107远离所述基板101的一侧，且延伸覆盖于所述第二绝缘层106上。第一层间绝缘层108的材质可为SiOx或SiNx或SiNOx等。
其中，第二有源层109设置在所述第一层间绝缘层108远离所述基板101的一侧，所述第二有源层109的材料包括金属氧化物。本实施例中，第二有源层109的材质为IGZO。第二有源层109包括第二沟道部1091和位于第二沟道部1091两端的第二导电部1092。
其中，第三绝缘层110设置于所述第二有源层109远离所述基板101的一侧，且延伸覆盖于所述第一层间绝缘层108上。第三绝缘层110主要用于防止所述第二有源层109与所述第二导电层111之间接触发生短路现象。第三绝缘层110的材质可为SiOx或SiNx或Al2O3或SiNx及SiOx的组合结构或SiOx、SiNx及SiOx的组合结构等。
其中，第二导电层111设置在所述第二有源层109远离所述基板101的一侧，所述第二导电层111包括与所述第二有源层109对应设置的第二栅极1111。第二栅极1111设置于所述第三绝缘层110远离所述基板101的一侧，且与所述第二有源层109的第二沟道部1091对应设置。第二栅极1111的材质可为Mo或Mo和Al的组合结构或Mo和Cu的组合结构或Mo、Cu及IZO的组合结构或IZO、Cu及IZO的组合结构或Mo、Cu及ITO的组合结构或Ni、Cu及Ni的组合结构或MoTiNi、Cu及MoTiNi的组合结构或NiCr、Cu及NiCr的组合结构或CuNb等。
其中，所述第一栅极1181接入的第一工作电压小于所述第二栅极1111接入的第二工作电压。所述第一栅极1181接入的所述第一工作电压范围为-7V至+1V。所述第一栅极1181悬空或者电连接于高电压电源线、低电压电源线、复位信号线及地线中的一种；以降低第二有源层109与第一栅极1181之间形成的电场的强度，提升第二有源层109、第一栅极1181、第二源极115以及第二漏极116形成的薄膜晶体管的稳定性，避免现有技术中氧化物薄膜晶体管出现底栅形成的TFT器件可靠性不好的现象。
其中，所述第一栅极1181与所述第二有源层109之间的间距大于或等于所述第二栅极1111与所述第二有源层109之间的间距；以降低第二有源层109与第一栅极1181之间形成的电场的强度，提升第二有源层109、第一栅极1181、第二源极115以及第二漏极116形成的薄膜晶体管的稳定性，避免现有技术中氧化物薄膜晶体管出现底栅形成的TFT器件可靠性不好的现象。
其中，第二层间绝缘层112设置于所述第二导电层111远离所述基板101的一侧，且延伸覆盖于所述第三绝缘层110上。第二层间绝缘层112主要用于防止所述第二导电层111与所述第二源极115、第二漏极116之间接触发生短路现象。第二层间绝缘层112的材质可为SiOx或SiNx或SiNOx等。
其中，第一源极113和第一漏极114同层设置于所述第二层间绝缘层112远离所述基板101的一侧，且分别电连接至第一有源层103的两个第一导电部1032。
其中，第二源极115和第二漏极116同层设置于所述第二层间绝缘层112远离所述基板101的一侧，且分别电连接至第二有源层109的两个第二导电部1092。本实施例中，第一源极113、第一漏极114、第二源极115及第二漏极116均同层设置。
其中，第一平坦层117覆盖于所述第一源极113、第一漏极114、第二源极115及第二漏极116远离所述基板101的一侧，且延伸覆盖于所述第二层间绝缘层112上。所述第一平坦层117的材质可为SiOx或SiNx或SiNOx或SiNx与SiOx的组合结构等。
如图2、图3及图4所示，相较于现有技术而言，本实施例中的第二有源层109使用前后的阈值电压(Vth)的差值ΔVth最趋近于0，说明本实施例中的第二有源层109的PBTS(可靠性量化指标)最好。
如图5所示，本实施例的显示面板100包括：第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7、存储电容Cst、第一复位信号线Vi1、第二复位信号线Vi2、第一扫描线Pscan-1、第二扫描线Nscan-1、第三扫描线Nscan-2、第四扫描线Pscan-2、数据线Vdata、低电压电源线Vss、高电压电源线Vdd、第一发光控制信号线EM-1。
其中，第一薄膜晶体管T1的源极电连接至所述高电压电源线Vdd，其漏极电连接至所述低电压电源线Vss。第一薄膜晶体管T1包括所述第一有源层103，所述第一有源层103的材料包括低温多晶硅。本实施例中，第一薄膜晶体管T1包括所述第一有源层103，所述第一有源层103的材料为低温多晶硅。
其中，第二薄膜晶体管T2的源极电连接至所述第一薄膜晶体管T1的源极，其漏极电连接至所述数据线Vdata，其栅极电连接至所述第一扫描线Pscan-1。
其中，第三薄膜晶体管T3的源极电连接至所述第一薄膜晶体管T1的漏极，其漏极电连接至所述第一薄膜晶体管T1的栅极。所述第三薄膜晶体管T3包括所述第一栅极1181和所述第二栅极1111，所述第三薄膜晶体管T3的所述第一栅极1181接入的第一工作电压小于其所述第二栅极1111接入的第二工作电压；所述第三薄膜晶体管T3的所述第一栅极1181悬空或者电连接至所述高电压电源线、所述低电压电源线、所述第一复位信号线、所述第二复位信号线及地线中的一种，所述第三薄膜晶体管T3的所述第二栅极1111电连接至所述第二扫描线Nscan-1。第三薄膜晶体管T3包括所述第二有源层109，所述第二有源层109的材料包括金属氧化物。本实施例中，第三薄膜晶体管T3包括所述第二有源层109，所述第二有源层109的材料为金属氧化物。
其中，第四薄膜晶体管T4的源极电连接至所述第一薄膜晶体管T1的栅极，其漏极电连接至所述第一复位信号线Vi1。所述第四薄膜晶体管T4包括所述第一栅极1181和所述第二栅极1111，所述第四薄膜晶体管T4的所述第一栅极1181接入的第一工作电压小于其所述第二栅极1111接入的第二工作电压；所述第四薄膜晶体管T4的所述第一栅极1181悬空或者电连接至所述高电压电源线、所述低电压电源线、所述第一复位信号线、所述第二复位信号线及地线中的一种，所述第四薄膜晶体管T4的所述第二栅极1111电连接至第三扫描线Nscan-2。第四薄膜晶体管T4的半导体层的材料为金属氧化物。第四薄膜晶体管T4包括所述第二有源层109，所述第二有源层109的材料包括金属氧化物。本实施例中，第四薄膜晶体管T4包括所述第二有源层109，所述第二有源层109的材料为金属氧化物。
其中，第五薄膜晶体管T5的栅极电连接至所述第一发光控制信号线EM-1，其源极电连接至所述第一薄膜晶体管T1的源极，其漏极电连接至所述高电压电源线Vdd。
其中，第六薄膜晶体管T6的栅极电连接至所述第一发光控制信号线EM-1，其源极电连接至所述第一薄膜晶体管T1的漏极，其漏极电连接至所述低电压电源线Vss。
其中，第七薄膜晶体管T7的源极电连接至所述第六薄膜晶体管T6的漏极，其漏极电连接至所述第二复位信号线Vi2，其栅极电连接至所述第四扫描线Pscan-2。
其中，存储电容Cst的第一端电连接至所述第一薄膜晶体管T1的栅极，其第二端电连接至所述第五薄膜晶体管T5的漏极。
其中，第三薄膜晶体管T3的所述第一栅极1181接入的第一工作电压小于所述第二栅极1111接入的第二工作电压，所述第一栅极1181与所述第二有源层109之间的间距大于或等于所述第二栅极1111与所述第二有源层109之间的间距；以降低第二有源层109与第一栅极1181之间形成的电场的强度，提升第二有源层109、第一栅极1181、第二源极115以及第二漏极116形成的薄膜晶体管的稳定性，避免现有技术中氧化物薄膜晶体管出现底栅形成的TFT器件可靠性不好的现象。
其中，第四薄膜晶体管T4的所述第一栅极1181接入的第一工作电压小于所述第二栅极1111接入的第二工作电压，所述第一栅极1181与所述第二有源层109之间的间距大于或等于所述第二栅极1111与所述第二有源层109之间的间距；以降低第二有源层109与第一栅极1181之间形成的电场的强度，提升第二有源层109、第一栅极1181、第二源极115以及第二漏极116形成的薄膜晶体管的稳定性，避免现有技术中氧化物薄膜晶体管出现底栅形成的TFT器件可靠性不好的现象。
其中，第一薄膜晶体管T1包括遮光部1182。第一薄膜晶体管T1利用遮光部1182屏蔽基板101内部的正负离子的电荷中心不重合形成的电场和不同膜层的界面处形成的电场，避免该电场对第一有源层103的工作特性受到影响，避免出现显示残像现象和ESD炸伤现象。
综上，本实施例的显示面板100的像素电路为7T1C电路，在其他实施例中，显示面板100的像素电路还可以是6T1C像素电路、6T2C像素电路、7T2C像素电路、8T1C像素电路或8T2C像素电路。
实施例2
如图6所示，本实施例包括了实施例1的大部分技术特征，本实施例与实施例1的区别在于：本实施例中的第一栅极1181与第一有源层103同层设置。所述第一栅极1181的材质与所述第一有源层103的半导体材料导体化的材料相同，即与第一有源层103的第一导电部1032的材质相同，由此可以采用同一光罩形成第一有源层103和第一栅极1181。
实施例3
如图7所示，本实施例包括了实施例1的大部分技术特征，本实施例与实施例1的区别在于：本实施例中第四导电层107设置在所述第一导电层118和所述第二有源层109之间。所述第一导电层118还包括：与所述第一有源层103对应设置的第三栅极1051和第一电容极板1052，所述第四导电层107包括与所述第一电容极板1052对应设置的第二电容极板1071。换句话而言，第一栅极1181与第三栅极1051和第一电容极板1052同层设置，第一栅极1181与第三栅极1051和第一电容极板1052的材质相同，由此可以采用同一光罩形成第一栅极1181、第三栅极1051和第一电容极板1052。
实施例4
如图8所示，本实施例包括了实施例1的大部分技术特征，本实施例与实施例1的区别在于：本实施例中第三导电层105设置在所述第一有源层103和所述第一导电层118之间，所述第三导电层105包括：与所述第一有源层103对应设置的第三栅极1051和第一电容极板1052，所述第一导电层118还包括：与所述第一电容极板1052对应设置的第二电容极板1071。换句话而言，第一栅极1181与第二电容极板1071同层设置，第一栅极1181与第二电容极板1071的材质相同，由此可以采用同一光罩形成第一栅极1181与第二电容极板1071。
实施例5
如图9所示，本实施例包括了实施例1、实施例2、实施例3以及实施例4的大部分技术特征，本实施例与实施例1、实施例2、实施例3以及实施例4的区别在于：本实施例中的显示面板100还包括：第二电容Cboost。
其中，所述第二电容Cboost的第一端电连接至所述第一薄膜晶体管T1的栅极，其第二端电连接至所述第二薄膜晶体管T2的栅极。
实施例6
如图10所示，本实施例包括了实施例1、实施例2、实施例3以及实施例4的大部分技术特征，本实施例与实施例1、实施例2、实施例3以及实施例4的区别在于：本实施例中的显示面板100还包括：第八薄膜晶体管T8、第二发光控制信号线EM-2、第三发光控制信号线EM-3以及第三复位信号线Vi3。
其中，第七薄膜晶体管T7的栅极电连接至所述第二发光控制信号线EM-2。
其中，第八薄膜晶体管T8的栅极电连接至所述第三发光控制信号线EM-3，其源极电连接至所述第一薄膜晶体管T1的源极，其漏极电连接至所述第三复位信号线Vi3。
实施例7
如图11所示，本实施例包括了实施例6的大部分技术特征，本实施例与实施例6的区别在于：本实施例中的显示面板100还包括：第二电容Cboost。
其中，所述第二电容Cboost的第一端电连接至所述第一薄膜晶体管T1的栅极，其第二端电连接至所述第二薄膜晶体管T2的栅极。
进一步的，以上对本申请所提供的一种显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种显示面板，其特征在于，包括：
基板；
第一有源层，设置在所述基板的一侧；
第二有源层，设置在所述第一有源层远离所述基板的一侧，所述第二有源层的材料包括金属氧化物；
第一导电层，设置在所述基板和所述第二有源层之间，所述第一导电层包括与所述第二有源层对应设置的第一栅极；
第二导电层，设置在所述第二有源层远离所述基板的一侧，所述第二导电层包括与所述第二有源层对应设置的第二栅极；
其中，所述第一栅极接入的第一工作电压小于所述第二栅极接入的第二工作电压。
2.根据权利要求1所述的显示面板，其特征在于，所述第一栅极与所述第二有源层之间的间距大于或等于所述第二栅极与所述第二有缘层之间的间距。
3.根据权利要求2所述的显示面板，其特征在于，还包括：
第三导电层，设置在所述第一有源层和所述第一导电层之间，所述第三导电层包括：与所述第一有源层对应设置的第三栅极和第一电容电极，所述第一导电层还包括：与所述第一电容电极对应设置的第二电容电极。
4.根据权利要求2所述的显示面板，其特征在于，还包括：
第四导电层，设置在所述第一导电层和所述第二有源层之间，所述第一导电层还包括：与所述第一有源层对应设置的第三栅极和第一电容电极，所述第四导电层包括：与所述第一电容电极对应设置的第二电容电极。
5.根据权利要求2所述的显示面板，其特征在于，所述第一栅极与所述第一有源层同层设置，所述第一栅极的材质与所述第一有源层的半导体材料导体化的材料相同。
6.根据权利要求2所述的显示面板，其特征在于，所述第一导电层设置在所述第一有源层和所述基板之间，所述第一导电层还包括：与所述第一有源层对应设置的遮光部。
7.根据权利要求2所述的显示面板，其特征在于，所述第一栅极接入的所述第一工作电压范围为-7V至+1V。
8.根据权利要求2所述的显示面板，其特征在于，所述第一栅极悬空或者电连接于高电压电源线、低电压电源线、复位信号线及地线中的一种。
9.根据权利要求2所述的显示面板，其特征在于，所述显示面板还包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管；第一扫描线、第二扫描线、第三扫描线、第四扫描线；数据线、第一发光控制信号线；所述复位信号线包括：第一复位信号线和第二复位信号线；
所述第一薄膜晶体管的源极电连接至所述高电压电源线，其漏极电连接至所述低电压电源线；
所述第二薄膜晶体管的源极电连接至所述第一薄膜晶体管的源极，其漏极电连接至所述数据线，其栅极电连接至所述第一扫描线；
所述第三薄膜晶体管的源极电连接至所述第一薄膜晶体管的第一漏极，其漏极电连接至所述第一薄膜晶体管的栅极；所述第三薄膜晶体管包括所述第一栅极和所述第二栅极，所述第三薄膜晶体管的所述第一栅极接入的第一工作电压小于其所述第二栅极接入的第二工作电压；所述第三薄膜晶体管的所述第一栅极悬空或者电连接至所述高电压电源线、所述低电压电源线、所述第一复位信号线、所述第二复位信号线及地线中的一种，所述第三薄膜晶体管的所述第二栅极电连接至所述第二扫描线；
所述第四薄膜晶体管的源极电连接至所述第一薄膜晶体管的栅极，其漏极电连接至所述第一复位信号线；所述第四薄膜晶体管包括所述第一栅极和所述第二栅极，所述第四薄膜晶体管的所述第一栅极接入的第一工作电压小于其所述第二栅极接入的第二工作电压；所述第四薄膜晶体管的第一栅极悬空或者电连接至所述高电压电源线、所述低电压电源线、所述第一复位信号线、所述第二复位信号线及地线中的一种，所述第四薄膜晶体管的所述第二栅极电连接至所述第三扫描线；
所述第五薄膜晶体管的栅极电连接至所述第一发光控制信号线，其源极电连接至所述第一薄膜晶体管的源极，其漏极电连接至所述高电压电源线；
所述第六薄膜晶体管的栅极电连接至所述第一发光控制信号线，其源极电连接至所述第一薄膜晶体管的漏极，其漏极电连接至所述低电压电源线；
所述第七薄膜晶体管的源极电连接至所述第六薄膜晶体管的漏极，其漏极电连接至所述第二复位信号线；其栅极电连接至所述第四扫描线。
10.根据权利要求9所述的显示面板，其特征在于，所述第三薄膜晶体管和所述第四薄膜晶体管均包括所述第二有源层，所述第二有源层的材料包括金属氧化物；
所述第一薄膜晶体管包括所述第一有源层，所述第一有源层的材料包括低温多晶硅。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210836438.8A CN115207000A (zh) | 2022-07-15 | 2022-07-15 | 一种显示面板 |
| PCT/CN2023/083193 WO2024011947A1 (zh) | 2022-07-15 | 2023-03-22 | 一种显示面板及显示装置 |
| US18/029,222 US20240021622A1 (en) | 2022-07-15 | 2023-03-22 | Display panel and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210836438.8A CN115207000A (zh) | 2022-07-15 | 2022-07-15 | 一种显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115207000A true CN115207000A (zh) | 2022-10-18 |
Family
ID=83582909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210836438.8A Pending CN115207000A (zh) | 2022-07-15 | 2022-07-15 | 一种显示面板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115207000A (zh) |
| WO (1) | WO2024011947A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024011947A1 (zh) * | 2022-07-15 | 2024-01-18 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板及显示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102426708B1 (ko) * | 2018-09-07 | 2022-07-29 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| CN112397029B (zh) * | 2020-11-17 | 2022-04-08 | 武汉华星光电半导体显示技术有限公司 | 像素驱动电路及ltpo显示面板 |
| CN113345924B (zh) * | 2021-06-03 | 2024-06-11 | 京东方科技集团股份有限公司 | 显示面板及其制作方法和显示装置 |
| CN115207000A (zh) * | 2022-07-15 | 2022-10-18 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板 |
-
2022
- 2022-07-15 CN CN202210836438.8A patent/CN115207000A/zh active Pending
-
2023
- 2023-03-22 WO PCT/CN2023/083193 patent/WO2024011947A1/zh unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024011947A1 (zh) * | 2022-07-15 | 2024-01-18 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024011947A1 (zh) | 2024-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11394001B2 (en) | Display device | |
| US9978826B2 (en) | Organic light emitting display device | |
| US10141387B2 (en) | Display device | |
| CN102144293B (zh) | 发光显示装置 | |
| US9053986B2 (en) | Semiconductor device and flat panel display including the same | |
| KR102454728B1 (ko) | 유기 발광 표시 장치 | |
| TW201930983A (zh) | 顯示背板及其製作方法、顯示面板和顯示裝置 | |
| US11158628B2 (en) | Electro-static discharge circuit, array substrate, display panel and display apparatus | |
| US12010863B2 (en) | Display device | |
| CN113593478A (zh) | 显示面板 | |
| US8669700B2 (en) | Organic light emitting diode display including source and drain electrodes separated from a gate electrode | |
| WO2024011951A1 (zh) | 一种显示面板及显示装置 | |
| US9515191B2 (en) | Thin-film field effect transistor, driving method thereof, array substrate, display device, and electronic product | |
| EP3709356A1 (en) | Display device | |
| WO2024011947A1 (zh) | 一种显示面板及显示装置 | |
| CN113571013B (zh) | 像素驱动电路、阵列基板及其制备方法、显示装置 | |
| CN115172385A (zh) | 阵列基板和显示面板 | |
| US20240021622A1 (en) | Display panel and display device | |
| TWI703735B (zh) | 半導體基板、陣列基板、逆變器電路及開關電路 | |
| CN110649003A (zh) | 半导体基板、阵列基板、逆变器电路及开关电路 | |
| CN104157676A (zh) | 发光显示装置 | |
| US20230335564A1 (en) | Array substrate, display panel and display device | |
| US20240138186A1 (en) | Display panel, method of fabricating same and display device | |
| US11469290B2 (en) | Array substrate and manufacturing method thereof | |
| US20240178209A1 (en) | Display Device Including Oxide Semiconductor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |