CN113571013B - 像素驱动电路、阵列基板及其制备方法、显示装置 - Google Patents

像素驱动电路、阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN113571013B
CN113571013B CN202110790852.5A CN202110790852A CN113571013B CN 113571013 B CN113571013 B CN 113571013B CN 202110790852 A CN202110790852 A CN 202110790852A CN 113571013 B CN113571013 B CN 113571013B
Authority
CN
China
Prior art keywords
layer
module
switch unit
thin film
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110790852.5A
Other languages
English (en)
Other versions
CN113571013A (zh
Inventor
黄鹏
高涛
郭远征
贵炳强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110790852.5A priority Critical patent/CN113571013B/zh
Publication of CN113571013A publication Critical patent/CN113571013A/zh
Application granted granted Critical
Publication of CN113571013B publication Critical patent/CN113571013B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本申请提供一种像素驱动电路、阵列基板及其制备方法、显示装置，该像素驱动电路中，所述第一复位模块的开关单元和所述数据写入模块的开关单元的漏电流均小于所述驱动模块的开关单元的漏电流；所述数据写入模块的开关单元和所述驱动模块的开关单元的迁移率均大于所述第一复位模块的开关单元的迁移率。该像素驱动电路中，第一复位模块、数据写入模块的漏电流均比较小，在保证快速复位(初始化)的同时，又避免了发光阶段的漏流，从而在降低功耗的同时，不影响显示效果。另外，数据写入模块的载流子迁移率大于第一复位模块的载流子迁移率，所以在实现低频驱动的同时又可以兼顾高频的数据写入，实现高频驱动，同时还可以实现低功耗。

Description

像素驱动电路、阵列基板及其制备方法、显示装置
技术领域
本申请涉及显示技术领域，具体涉及一种像素驱动电路、阵列基板及其制备方法、显示装置。
背景技术
现有OLED显示产品为了降低IC功耗，采用了低温多晶硅结合氧化物的技术，即低温多晶氧化物技术(Low Temperature Polycrystalline Oxide，LTPO技术)来降低发光阶段驱动管的漏流，从而实现降功耗的目的。
虽然Oxide TFT的漏电流远低于LTPS的漏电流，但是Oxide TFT的载流子迁移率和开启电流都远低于LTPS的载流子迁移率，所以如何在不影响显示屏幕显示效果的基础上，尽可能使用较多的Oxide TFT，来最大限度降低功耗，是目前LTPO技术开发过程中亟需解决的主要问题之一。
发明内容
针对上述问题，本申请提供了一种像素驱动电路、阵列基板及其制备方法、显示装置，解决了现有技术中无法在不影响显示屏幕显示效果的基础上最大限度降低功耗的技术问题。
第一方面，本申请提供一种像素驱动电路，包括：
第一复位模块、数据写入模块和驱动模块；
所述第一复位模块，连接至所述驱动模块的控制端，被配置为在第一复位控制信号的控制下将第一复位电压施加至所述驱动模块的控制端，以对所述驱动模块的控制端进行复位；
所述数据写入模块，连接至所述驱动模块的控制端，被配置为在扫描信号的控制下将数据信号写入所述驱动模块的控制端；
所述驱动模块，连接至发光元件的第一端，被配置为在所述数据信号的控制下驱动所述发光元件；
其中，所述第一复位模块、所述数据写入模块和所述驱动模块均至少包括一个开关单元；
所述第一复位模块的开关单元和所述数据写入模块的开关单元的漏电流均小于所述驱动模块的开关单元的漏电流；
所述数据写入模块的开关单元和所述驱动模块的开关单元的迁移率均大于所述第一复位模块的开关单元的迁移率。
在一些实施例中，上述像素驱动电路中，所述驱动模块的开关单元的漏电流与所述第一复位模块的开关单元的漏电流和所述数据写入模块的开关单元的漏电流的差值均大于第一预设阈值。
在一些实施例中，上述像素驱动电路中，所述数据写入模块的开关单元的迁移率和所述驱动模块的开关单元的迁移率与所述第一复位模块的开关单元的迁移率的差值均大于第二预设阈值。
在一些实施例中，上述像素驱动电路中，所述第一复位模块的开关单元包括第一薄膜晶体管，所述数据写入模块的开关单元包括第二薄膜晶体管，且所述第一薄膜晶体管和所述第二薄膜晶体管的有源层均为氧化铟镓锌。
在一些实施例中，上述像素驱动电路中，所述第一薄膜晶体管的有源层的氧含量大于所第二薄膜晶体管的有源层的氧含量。
在一些实施例中，上述像素驱动电路中，所述第一薄膜晶体管的有源层的镓含量大于所述第二薄膜晶体管的有源层的镓含量。
在一些实施例中，上述像素驱动电路中，所述驱动模块的开关单元包括第三薄膜晶体管，且所述第三薄膜晶体管的有源层为低温多晶硅。
在一些实施例中，上述像素驱动电路中，所述数据写入模块包括第一开关单元和第二开关单元；
其中，所述第一开关单元的第一端连接所述数据信号，所述第一开关单元的第二端连接所述驱动模块的第二端，所述第二开关单元的第一端连接所述驱动模块的第一端，所述第二开关单元的第二端连接所述驱动模块的控制端，所述第一开关单元的控制端和所述第二开关单元的控制端均连接所述扫描信号。
在一些实施例中，上述像素驱动电路中，所述第一复位模块包括第三开关单元和第四开关单元；
其中，所述第三开关单元的第一端连接所述第一复位电压，所述第三开关单元的第二端连接所述第四开关单元的第一端，所述第四开关单元的第二端连接所述驱动模块的控制端，所述第三开关单元的控制端和所述第四开关单元的控制端均连接所述第一复位控制信号。
在一些实施例中，上述像素驱动电路中，所述第三开关单元的第二端还连接所述发光元件的第一端，所述第三开关单元还被配置为在所述第一复位控制信号的控制下将所述第一复位电压施加至所述发光元件的第一端，以对所述发光元件的第一端进行复位。
在一些实施例中，上述像素驱动电路中，所述扫描信号包括第一扫描信号和第二扫描信号；
所述数据写入模块包括第一开关单元、第二开关单元和第三开关单元；
其中，所述第一开关单元的第一端连接所述数据信号，所述第一开关单元的第二端连接所述驱动模块的第一端，所述第二开关单元的第一端连接所述驱动模块的第二端，所述第二开关单元的第二端连接所述第三开关单元的第一端，所述第三开关单元的第二端连接所述驱动模块的控制端，所述第一开关单元的控制端和所述第二开关单元的控制端连接所述第一扫描信号，所述第三开关单元的控制端连接所述第二扫描信号。
在一些实施例中，上述像素驱动电路中，所述第一复位模块包括第四开关单元；
其中，所述第四开关单元的第一端连接所述第一复位电压，所述第四开关单元的第二端连接所述第三开关单元的第一端，所述第四开关单元的控制端连接所述第一复位控制信号，所述第四开关单元被配置为在所述第一复位控制信号和所述第二扫描信号的控制下，将所述第一复位电压通过所述第三开关单元施加至所述驱动模块的控制端，以对所述驱动模块的控制端进行复位。
在一些实施例中，上述像素驱动电路中，还包括第二复位模块，其连接至所述发光元件的第一端，并被配置为在第二复位控制信号的控制下将第二复位电压施加至所述发光元件的第一端，以对所述发光元件的第一端进行复位。
在一些实施例中，上述像素驱动电路中，还包括存储模块，其连接于电源电压与所述驱动模块的控制端之间，并被配置为保持所述驱动模块的控制端的电压。
在一些实施例中，上述像素驱动电路中，还包括：
第一发光控制模块，其连接于电源电压与所述驱动模块的第一端之间，并被配置为在第一发光控制信号的控制下控制所述电源电压和所述驱动模块的第一端之间的断开或导通；
第二发光控制模块，其连接于所述驱动模块的第二端与所述发光元件的第一端之间，并被配置为在第二发光控制信号的控制下控制所述驱动模块的第二端和所述发光元件的第一端之间的断开或导通。
第二方面，本申请提供一种阵列基板，包括：衬底和设置于所述衬底上方的驱动结构层；
其中，所述驱动结构层包括若干如第一方面中任一项所述的像素驱动电路。
在一些实施例中，上述阵列基板中，
所述像素驱动电路中，复位模块的开关单元包括第一薄膜晶体管，数据写入模块的开关单元包括第二薄膜晶体管，驱动模块的开关单元包括第三薄膜晶体管。
在一些实施例中，上述阵列基板中，
所述驱动结构层包括：
在所述衬底上方依次叠层设置的第三有源层、第三栅极绝缘层和第三栅极层；其中，所述第三有源层、所述第三栅极绝缘层和所述第三栅极层构成所述第三薄膜晶体管；
在所述第三栅极绝缘层上方依次叠层设置的第二有源层、第二栅极绝缘层、第二栅极层和第一缓冲层；其中，所述第二有源层、所述第二栅极绝缘层和所述第二栅极层构成所述第二薄膜晶体管；
在所述第一缓冲层上方依次叠层设置的第一有源层、第一栅极绝缘层、第一栅极层和层间绝缘层；其中，所述第一有源层、所述第一栅极绝缘层和所述第一栅极层构成所述第一薄膜晶体管；
设置于所述层间绝缘层上方的第一源漏极金属层；其中，所述第一源漏极金属层分别通过第三接触孔、第二接触孔和第一接触孔与所述第三有源层、所述第二有源层和所述第一有源层电连接；
在所述第一源漏极金属层上方依次叠层设置的第一平坦层、第二源漏极金属层和第二平坦层；其中，所述第二源漏极金属层通过第四接触孔与所述第一源漏极金属层电连接。
在一些实施例中，上述阵列基板中，
所述第一有源层、所述第二有源层和所述第三有源层在所述衬底上的正投影互不重叠。
在一些实施例中，上述阵列基板中，
所述驱动结构层还包括：
位于所述第三有源层与所述衬底之间的第二缓冲层；
位于所述第二缓冲层与所述衬底之间的第一遮光层；其中，所述第一遮光层在所述衬底上的正投影至少覆盖所述第三有源层和所述第二有源层在所述衬底上的正投影；
位于的第三栅极绝缘层和所述第二栅极绝缘层之间的第二遮光层；其中，所述第二遮光层在所述衬底上的正投影至少覆盖所述第一有源层在所述衬底上的正投影。
在一些实施例中，上述阵列基板中，
所述第二遮光层的材料和所述第三栅极层的材料相同。
第三方面，本申请提供一种阵列基板的制备方法，包括：
提供衬底；
在所述衬底上方形成驱动结构层；
其中，所述驱动结构层包括若干如第一方面中任一项所述的像素驱动电路。
在一些实施例中，上述阵列基板的制备方法中，所述像素驱动电路中，复位模块的开关单元包括第一薄膜晶体管，数据写入模块的开关单元包括第二薄膜晶体管，驱动模块的开关单元包括第三薄膜晶体管。
在一些实施例中，上述阵列基板的制备方法中，在所述衬底上方形成驱动结构层，包括以下步骤：
在所述衬底上方形成依次叠层设置的第三有源层、第三栅极绝缘层和第三栅极层；其中，所述第三有源层、所述第三栅极绝缘层和所述第三栅极层构成所述第三薄膜晶体管；
在所述第三栅极绝缘层上方形成依次叠层设置的第二有源层、第二栅极绝缘层、第二栅极层和第一缓冲层；其中，所述第二有源层、所述第二栅极绝缘层和所述第二栅极层构成所述第二薄膜晶体管；
在所述第一缓冲层上方形成依次叠层设置的第一有源层、第一栅极绝缘层、第一栅极层和层间绝缘层；所述第一有源层、所述第一栅极绝缘层和所述第一栅极层构成所述第一薄膜晶体管；
在所述层间绝缘层上方形成第一源漏极金属层；其中，所述第一源漏极金属层分别通过第三接触孔、第二接触孔和第一接触孔与所述第三有源层、所述第二有源层和所述第一有源层电连接；
在所述第一源漏极金属层上方形成依次叠层设置的第一平坦层、第二源漏极金属层和第二平坦层；其中，所述第二源漏极金属层通过第四接触孔与所述第一源漏极金属层电连接。
第四方面，本申请提供一种显示装置，包括如第二方面中任一项所述的阵列基板或者利用如第三方面中任一项所述的方法所制备的阵列基板。
采用上述技术方案，至少能够达到如下技术效果：
本申请提供了一种像素驱动电路、阵列基板及其制备方法、显示装置，该像素驱动电路中，所述第一复位模块的开关单元和所述数据写入模块的开关单元的漏电流均小于所述驱动模块的开关单元的漏电流；所述数据写入模块的开关单元和所述驱动模块的开关单元的迁移率均大于所述第一复位模块的开关单元的迁移率。该像素驱动电路中，第一复位模块、数据写入模块的漏电流均比较小，在保证快速复位(初始化)的同时，又避免了发光阶段的漏流，从而在降低功耗的同时，不影响显示效果。另外，数据写入模块的载流子迁移率大于第一复位模块的载流子迁移率，所以在实现低频驱动的同时又可以兼顾高频的数据写入，实现高频驱动显示，同时还可以实现低功耗。
附图说明
附图是用来提供对本申请的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本申请，但并不构成对本申请的限制。在附图中：
图1是一种像素驱动电路的电路示意图；
图2是另一种像素驱动电路的电路示意图；
图3是本申请一示例性实施例示出的一种像素驱动电路的连接框架图；
图4是本申请一示例性实施例示出的另一种像素驱动电路的连接框架图；
图5是本申请一示例性实施例示出的一种像素驱动电路的电路示意图；
图6是本申请一示例性实施例示出的另一种像素驱动电路的连接框架图；
图7是本申请一示例性实施例示出的另一种像素驱动电路的电路示意图；
图8是本申请一示例性实施例示出的一种阵列基板的剖面结构示意图；
在附图中，相同的部件使用相同的附图标记，附图并未按照实际的比例绘制。
具体实施方式
以下将结合附图及实施例来详细说明本申请的实施方式，借此对本申请如何应用技术手段来解决技术问题，并达到相应技术效果的实现过程能充分理解并据以实施。本申请实施例以及实施例中的各个特征，在不相冲突前提下可以相互结合，所形成的技术方案均在本申请的保护范围之内。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应理解，尽管可使用术语“第一”、“第二”、“第三”等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本申请，将在下列的描述中提出详细的结构以及步骤，以便阐释本申请提出的技术方案。本申请的较佳实施例详细描述如下，然而除了这些详细描述外，本申请还可以具有其他实施方式。
一种像素驱动电路的电路示意图，如图1所示，为7T1C电路结构，包括第一晶体管T1至第七晶体管T7，以及电容Cst。
其中，第一晶体管T1和第二晶体管T2为数据信号写入晶体管，被配置为在扫描信号Gate的驱动下，将数据信号Vdata依次经节点N3和节点N2写入第五晶体管T5的栅极(即节点N1)。
第三晶体管T3和第四晶体管T4为复位晶体管，被配置为在复位信号Reset1和Reset2的驱动下，将复位电压Vinit施加至第五晶体管T5的栅极，以对第五晶体管T5的栅极(即节点N1)进行复位。
第五晶体管T5为驱动晶体管，被配置为在施加至其栅极的数据信号的控制下驱动发光元件OLED。
第六晶体管T6和第七晶体管T7为发光控制晶体管，被配置为在发光控制信号EM的控制下，控制第五晶体管T5与电源电压VDD和发光元件OLED之间的电路导通或断开。
其中，第一晶体管T1至第四晶体管T4均为氧化铟镓锌晶体管(IGZO TFT)，第五晶体管T5至第七晶体管T7均为低温多晶硅薄膜晶体管(LTPS TFT)，由于IGZO TFT的漏电流远低于LTPS TFT的漏电流，所以数据写入晶体管和复位晶体管的漏电流远低于驱动晶体管和发光控制晶体管的漏电流，大大降低了显示面板的功耗。
但是IGZO TFT的载流子迁移率和开启电流都远低于LTPS TFT的载流子迁移率，所以数据写入晶体管采用IGZO TFT导致了在高频显示下，数据写入不足(电容Cst充电不足)，导致整个显示面板的显示效果不佳。
另一种像素驱动电路的电路示意图，如图2所示，为8T1C电路结构，包括第一晶体管T1至第八晶体管T8，以及电容Cst。
其中，第一晶体管T1和第三晶体管T3为数据信号写入晶体管，被配置为在第一扫描信号Gate1和第二扫描信号Gate2的驱动下，将数据信号Vdata依次经节点N2和节点N3写入第五晶体管T5的栅极(即节点N1)。
第四晶体管T4为复位晶体管，被配置为在第一复位信号Reset1和第二扫描信号Gate2的作用下，将复位电压Vinit通过第三晶体管T3施加至第五晶体管T5的栅极，以对第五晶体管T5的栅极(即节点N1)进行复位。
第五晶体管T5为驱动晶体管，被配置为在施加至其栅极的数据信号的控制下驱动发光元件OLED。
第六晶体管T6和第七晶体管T7为发光控制晶体管，被配置为在发光控制信号EM的控制下，控制第五晶体管T5与电源电压VDD和发光元件OLED之间的电路导通或断开。
第八晶体管T8为另一复位晶体管，被配置为在第二复位信号Reset2的作用下，将复位电压Vinit施加至发光元件OLED的第一端，以对发光元件OLED的第一端进行复位。
其中，第一晶体管T1至第四晶体管T4均为氧化铟镓锌晶体管(IGZO TFT)，第五晶体管T5至第八晶体管T8均为低温多晶硅薄膜晶体管(LTPS TFT)，由于IGZO TFT的漏电流远低于LTPS TFT的漏电流，所以数据写入晶体管和复位晶体管的漏电流远低于驱动晶体管和发光控制晶体管的漏电流，大大降低了显示面板的功耗。
但是同样的，IGZO TFT的载流子迁移率和开启电流都远低于LTPS TFT的载流子迁移率，所以数据写入晶体管采用IGZO TFT导致了在高频显示下，数据写入不足(电容Cst充电不足)，导致整个显示面板的显示效果不佳。
本申请实施例提供一种像素驱动电路，请参阅图3，该像素驱动电路包括第一复位模块110、数据写入模块120和驱动模块130。
第一复位模块110，连接至驱动模块130的控制端，被配置为在第一复位控制信号Reset1的控制下将第一复位电压Vinit1施加至驱动模块130的控制端(即节点N1)，以对驱动模块130的控制端进行复位。
数据写入模块120，连接至驱动模块130的控制端，被配置为在扫描信号Gate的控制下将数据信号Vdata写入驱动模块130的控制端。
驱动模块130，连接至发光元件200的第一端，被配置为在数据信号Vdata的控制下驱动发光元件200。
驱动模块130的第一端连接电源电压VDD，发光元件200的第二端连接阴极电压VSS。
其中，第一复位模块110、数据写入模块120和驱动模块130均至少包括一个开关单元；第一复位模块110的开关单元和数据写入模块120的开关单元的漏电流均小于驱动模块130的开关单元的漏电流；数据写入模块120的开关单元和驱动模块130的开关单元的迁移率均大于第一复位模块110的开关单元的迁移率。
也就是说，该像素驱动电路中，包括三种开关单元，漏电流和迁移率均较小的开关单元作为第一复位模块110的开关单元，漏电流较小和迁移率较大的开关单元作为数据写入模块120的开关单元，漏电流和迁移率均较大的开关单元作为驱动模块130的开关单元。
在一些实施例中，驱动模块130的开关单元的漏电流与第一复位模块110的开关单元的漏电流和数据写入模块120的开关单元的漏电流的差值均大于第一预设阈值。
在一些实施例中，驱动模块130的开关单元的漏电流均比第一复位模块110的开关单元的漏电流和数据写入模块120的开关单元的漏电流大1个数量级及以上。
在一些实施例中，驱动模块130的开关单元的漏电流比第一复位模块110的开关单元的漏电流大2个数量级及以上。
在一些实施例中，第一复位模块110的开关单元的漏电流小于数据写入模块120的开关单元的漏电流，数据写入模块120的开关单元的漏电流小于驱动模块130的开关单元的漏电流，即第一复位模块110的开关单元的漏电流＜数据写入模块120的开关单元的漏电流＜驱动模块130的开关单元的漏电流。
在一些实施例中，第一复位模块110的开关单元的漏电流小于1E-15A，数据写入模块120的开关单元的漏电流小于1E-14A，驱动模块130的开关单元的漏电流为1E-13A。
在一些实施例中，数据写入模块120的开关单元的迁移率和驱动模块130的开关单元的迁移率与第一复位模块110的开关单元的迁移率的差值均大于第二预设阈值。
在一些实施例中，数据写入模块120的开关单元的迁移率和驱动模块130的开关单元的迁移率与第一复位模块110的开关单元的迁移率的差值大于10cm2/(VS)及以上。
在一些实施例中，驱动模块130的开关单元的迁移率与第一复位模块110的开关单元的迁移率的差值大于80cm2/(VS)及以上。
在一些实施例中，第一复位模块110的开关单元的迁移率＜数据写入模块120的开关单元的迁移率＜驱动模块130的开关单元的迁移率。
在一些实施例中，驱动模块130的开关单元的迁移率大于100cm2/(VS)，数据写入模块120的开关单元的迁移率大于30cm2/(VS)，第一复位模块110的开关单元的迁移率小于20cm2/(VS)。
在一些实施例中，第一复位模块110的开关单元包括第一薄膜晶体管，数据写入模块120的开关单元包括第二薄膜晶体管，且第一薄膜晶体管和第二薄膜晶体管的有源层均为氧化铟镓锌。
在一些实施例中，第一薄膜晶体管的有源层的氧含量大于所第二薄膜晶体管的有源层的氧含量。
在一些实施例中，第一薄膜晶体管的有源层的镓含量大于第二薄膜晶体管的有源层的镓含量。
在一些实施例中，驱动模块130的开关单元包括第三薄膜晶体管，且第三薄膜晶体管的有源层为低温多晶硅。
也就是说，该像素驱动电路中，包括三种薄膜晶体管，两种IGZO TFT和一种LTPSTFT，两种IGZO TFT中，第一种IGZO TFT(第一薄膜晶体管，IGZO1 TFT)有源层的氧含量大于第二种IGZO TFT(第二薄膜晶体管，IGZO2 TFT)有源层的氧含量，第一薄膜晶体管(IGZO1TFT)有源层的镓含量大于第二薄膜晶体管(IGZO2 TFT)有源层的镓含量，所以第一薄膜晶体管(IGZO1 TFT)的漏电流低于第二薄膜晶体管(IGZO2 TFT)的漏电流，第一薄膜晶体管(IGZO1 TFT)的迁移率小于第二薄膜晶体管的迁移率，所以氧含量和镓含量均较高的第一薄膜晶体管(IGZO1 TFT)可作为第一复位模块110的开关单元，氧含量和镓含量均较低的第二薄膜晶体管可作为数据写入模块120的开关单元。但是第一薄膜晶体管(IGZO1 TFT)和第二薄膜晶体管(IGZO2 TFT)的漏电流均远低于LTPS TFT的漏电流。
而LTPS TFT的漏电流和迁移率均远大于IGZO TFT的漏电流和迁移率，所以LTPSTFT可作为驱动模块130的开关单元。
在一些实施例中，第一薄膜晶体管(IGZO1 TFT)的漏电流小于1E-15A，第二薄膜晶体管(IGZO2 TFT)的漏电流小于1E-14A。第一薄膜晶体管(IGZO1 TFT)的迁移率小于20cm2/(VS)，第二薄膜晶体管(IGZO2 TFT)的迁移率大于30cm2/(VS)。
在一些实施例中，第一薄膜晶体管(IGZO1 TFT)的负偏压温度不稳定性(NegativeBias Temperature Instability，NBTI)优于第二薄膜晶体管(IGZO2 TFT)的NBTI。
在一些实施例中，在预设的测试条件下，第一薄膜晶体管(IGZO1 TFT)的NBTI结果小于0.1V，第二薄膜晶体管(IGZO2 TFT)的NBTI结果小于0.5V。
在一些实施例中，第一薄膜晶体管(IGZO1 TFT)有源层的氧含量大于30％，第二薄膜晶体管(IGZO2 TFT)的氧含量小于10％。
在一些实施例中，第一薄膜晶体管(IGZO1 TFT)和第二薄膜晶体管(IGZO2 TFT)的有源层的制备过程中，第一薄膜晶体管(IGZO1 TFT)的有源层使用的靶材中铟(In)：镓(Ga)：锌(Zn)：氧(O)的比例为1:1:1:4，通入的反应气体中，氧气(O2)的体积百分比大于30％；第二薄膜晶体管(IGZO2 TFT)的有源层使用的靶材中铟(In)：镓(Ga)：锌(Zn)：氧(O)的比例为1:＜0.5:1:1，通入的反应气体中，氧气(O2)的体积百分比小于20％。所以，制得的两种IGZO TFT中，第一薄膜晶体管(IGZO1 TFT)有源层的氧含量大于第二薄膜晶体管(IGZO2 TFT)有源层的氧含量，第一薄膜晶体管(IGZO1 TFT)有源层的镓含量大于第二薄膜晶体管(IGZO2 TFT)有源层的镓含量。
由于氧含量的差异，第一薄膜晶体管(IGZO1 TFT)的有源层和第二薄膜晶体管(IGZO2 TFT)的有源层的光透过率也会有所差异，第一薄膜晶体管(IGZO1 TFT)的有源层的光透过率大于第二薄膜晶体管(IGZO2 TFT)的光透过率。
在一些实施例中，第一薄膜晶体管(IGZO1 TFT)的沟道长需大于或等于2.5um，沟道宽需大于或等于2um，以避免短沟道效应。
在一些实施例中，如图4所示，上述像素驱动电路还包括存储模块140，其连接于电源电压VDD与驱动模块130的控制端之间，并被配置为保持驱动模块130的控制端(即节点N1)的电压。
在一些实施例中，上述像素驱动电路还包括：
第一发光控制模块150，其连接于电源电压VDD与驱动模块130的第一端之间，并被配置为在第一发光控制信号EM的控制下控制电源电压VDD和驱动模块130的第一端之间的断开或导通；
第二发光控制模块160，其连接于驱动模块130的第二端与发光元件200的第一端之间，并被配置为在第二发光控制信号EM的控制下控制驱动模块130的第二端和发光元件200的第一端之间的断开或导通。
在一些实施例中，如图5所示，上述像素驱动电路可以为7T1C的电路结构。
对应的，数据写入模块120包括第一开关单元T1和第二开关单元T2；其中，第一开关单元T1的第一端连接数据信号Vdata，第一开关单元T1的第二端连接驱动模块130的第二端，第二开关单元T2的第一端连接驱动模块130的第一端，第二开关单元T2的第二端连接驱动模块130的控制端，第一开关单元T1的控制端和第二开关单元T2的控制端均连接扫描信号Gate。
第一复位模块110包括第三开关单元T3和第四开关单元T4；其中，第三开关单元T3的第一端连接第一复位电压Vinit1，第三开关单元T3的第二端连接第四开关单元T4的第一端，第四开关单元T4的第二端连接驱动模块130的控制端，第三开关单元T3的控制端和第四开关单元T4的控制端均连接第一复位控制信号Reset1。
在一些实施例中，第三开关单元T3的第二端还连接发光元件200的第一端，第三开关单元T3还被配置为在第一复位控制信号Reset1的控制下将第一复位电压Vinit1施加至发光元件200的第一端，以对发光元件200的第一端进行复位。
驱动模块130包括第五开关单元T5，第五开关单元T5的第一端为驱动模块130的第一端，第五开关单元T5的第二端为驱动模块130的第二端，第五开关单元T5的控制端为驱动模块130的控制端。
第一发光控制模块150包括第六开关单元T6，第六开关单元T6的第一端连接电源电压VDD，第六开关单元T6的第二端连接驱动模块130的第一端，第六开关单元T6的控制端连接第一发光控制信号EM。
第二发光控制模块160包括第七开关单元T7，第七开关单元T7的第一端连接驱动模块130的第二端，第七开关单元T7的第二端连接发光元件200的第一端，第七开关单元T7的控制端连接第二发光控制信号EM。
存储模块140包括电容Cst，电容Cst的第一端连接电源电压VDD，电容Cst的第二端连接舞动模块的控制端。
上述像素驱动的驱动原理如下：
(1)复位(初始化)阶段：第一复位控制信号Reset1为有效电平，第三开关单元T3和第四开关单元T4导通，第一复位电压Vinit1施加至驱动模块130的控制端，对驱动模块130的控制端进行复位；
(2)数据写入阶段：扫描信号Gate为有效电平，数据写入模块120导通，数据信号Vdata依次经节点N3和节点N2写入驱动模块130的控制端(即节点N1)，且对驱动模块130的阈值电压进行补偿，电容Cst可以将写入的数据信号Vdata进行存储；
(3)发光阶段：第一发光控制信号EM和第二发光控制信号EM为有效电平，当数据写入阶段写入的数据信号Vdata是有效电平时，驱动模块130也会导通，电源电压VDD与发光元件200之间的电路导通，发光元件200发光，且驱动发光元件200的电流与数据信号Vdata的电压大小有关。
在一些实施例中，如图6所示，该像素驱动电路还包括第二复位模块170，其连接至发光元件200的第一端，并被配置为在第二复位控制信号Reset2的控制下将第二复位电压施加至发光元件200的第一端，以对发光元件200的第一端进行复位。
对应的，如图7所示，上述像素驱动电路可以为8T1C的电路结构，扫描信号Gate包括第一扫描信号Gate1和第二扫描信号Gate2。
对应的，数据写入模块120包括第一开关单元T1、第二开关单元T2和第三开关单元T3；其中，第一开关单元T1的第一端连接数据信号Vdata，第一开关单元T1的第二端连接驱动模块130的第一端，第二开关单元T2的第一端连接驱动模块130的第二端，第二开关单元T2的第二端连接第三开关单元T3的第一端，第三开关单元T3的第二端连接驱动模块130的控制端，第一开关单元T1的控制端和第二开关单元T2的控制端连接第一扫描信号Gate1，第三开关单元T3的控制端连接第二扫描信号Gate2。
第一复位模块110包括第四开关单元T4；其中，第四开关单元T4的第一端连接第一复位电压Vinit1，第四开关单元T4的第二端连接第三开关单元T3的第一端，第四开关单元T4的控制端连接第一复位控制信号Reset1，第四开关单元T4被配置为在第一复位控制信号Reset1和第二扫描信号Gate2的控制下，将第一复位电压Vinit1通过第三开关单元T3施加至驱动模块130的控制端，以对驱动模块130的控制端进行复位。
第二复位模块170包括第八开关单元T8；其中，第八开关单元T8的第一端连接第二复位电压，第八开关单元T8的第二端连接发光元件200的第一端，第八开关单元T8的控制端连接第二复位控制信号Reset2。
在该8T1C的像素驱动电路中，驱动模块130、第一发光控制模块150和第二发光控制模块160的电路结构与上述7T1C的像素驱动电路相同，此处不再赘述。
需要说明的是，上述本申请实施例中所提到的开关单元可以指薄膜晶体管、场效应管或场效应管与二极管串并联的复合结构。
在一些实施例中，第一复位模块110的开关单元和数据写入模块120的开关单元，即第一开关单元T1至第四开关单元T4，可以为具有相应漏电流和迁移率数值的IGZO TFT、N型场效应管(N-Metal-Oxide-Semiconductor，NMOS)或NMOS与二极管并串联的复合结构。
本申请提供的像素驱动电路中，第一复位模块110、数据写入模块120的漏电流均比较小，在保证快速复位(初始化)的同时，又避免了发光阶段的漏流，从而在降低功耗的同时，不影响显示效果。另外，数据写入模块120的载流子迁移率大于第一复位模块110的载流子迁移率，所以在实现低频驱动的同时又可以兼顾高频的数据写入，实现高频驱动，同时还可以实现低功耗。
如图8所示，本申请实施例还提供一种阵列基板，包括：衬底301和设置于衬底301上方的驱动结构层，驱动结构层包括若干上述的像素驱动电路。
像素驱动电路中，复位模块的开关单元包括第一薄膜晶体管305，数据写入模块120的开关单元包括第二薄膜晶体管303，驱动模块130的开关单元包括第三薄膜晶体管302。
第一复位模块110的开关单元和数据写入模块120的开关单元的漏电流均小于驱动模块130的开关单元的漏电流；数据写入模块120的开关单元和驱动模块130的开关单元的迁移率均大于第一复位模块110的开关单元的迁移率。
像素驱动电路的具体电路结构与上述描述相同，此处不再赘述。
在一些实施例中，衬底301包括依次叠层设置的第一柔性衬底3011、第一阻挡层3012、第二柔性衬底3013和第二阻挡层3014。
在一些实施例中，驱动结构层包括：第三有源层3021、第三栅极绝缘层3022、第三栅极层3023、第二有源层3031、第二栅极绝缘层3032、第二栅极层3033、第一缓冲层304、第一有源层3051、第一栅极绝缘层3052、第一栅极层3053、层间绝缘层309、第一源漏极金属层310、第一平坦层311、第二源漏极金属层312和第二平坦层312。
第三有源层3021、第三栅极绝缘层3022和第三栅极层3023在衬底301上方依次叠层设置；其中，第三有源层3021、第三栅极绝缘层3022和第三栅极层3023构成第三薄膜晶体管302。第三栅极绝缘层3022为整面设置。
第二有源层3031、第二栅极绝缘层3032、第二栅极层3033和第一缓冲层304在第三栅极绝缘层3022上方依次叠层设置；其中，第二有源层3031、第二栅极绝缘层3032和第二栅极层3033构成第二薄膜晶体管303。第二有源层3031与第三栅极层3023不接触，且第二有源层3031在衬底301上的正投影不覆盖第三有源层3021在衬底301上的正投影。第二栅极绝缘层3032和第一缓冲层304为整面设置。
在第一缓冲层304上方依次叠层设置的第一有源层3051、第一栅极绝缘层3052、第一栅极层3053和层间绝缘层309；其中，第一有源层3051、第一栅极绝缘层3052和第一栅极层3053构成第一薄膜晶体管305。第一有源层3051在衬底301上的正投影不覆盖第二有源层3031在衬底301上的正投影。
第一源漏极金属层310设置于层间绝缘层309上方的；其中，第一源漏极金属层310分别通过第三接触孔(图中未标注)、第二接触孔(图中未标注)和第一接触孔(图中未标注)与第三有源层3021、第二有源层3031和第一有源层3051电连接。
第一平坦层311、第二源漏极金属层312和第二平坦层312在第一源漏极金属层310上方依次叠层设置的；其中，第二源漏极金属层312通过第四接触孔(图中未标注)与第一源漏极金属层310电连接。
第一有源层3051、第二有源层3031和第三有源层3021在衬底301上的正投影互不重叠。
在一些实施例中，驱动结构层还包括：第二缓冲层307、第一遮光层306和第二遮光层308。
第二缓冲层307位于第三有源层3021与衬底301之间。
第一遮光层306位于第二缓冲层307与衬底301之间；其中，第一遮光层306在衬底301上的正投影至少覆盖第三有源层3021和第二有源层3031在衬底301上的正投影。
第二遮光层308位于的第三栅极绝缘层3022和第二栅极绝缘层3032之间；其中，第二遮光层在衬底301上的正投影至少覆盖第一有源层3051在衬底301上的正投影。
第一遮光层306和第二遮光层308用于遮挡背光，以免显示面板的背光照射到各有源层，影响薄膜晶体管的电学特性。
在一些实施例中，第二遮光层308的材料和第三栅极层3023的材料相同。
在一些实施例中，第一有源层3051和第二有源层3031为氧化铟镓锌(IGZO)，第三有源层3021为低温多晶硅(LTPS)。
对应的，在一些实施例中，第一有源层3051的氧含量大于第二有源层3031的氧含量，第一有源层3051的镓含量大于第二有源层3031的镓含量，所以第一薄膜晶体管305(IGZO1 TFT)的漏电流低于第二薄膜晶体管303(IGZO2 TFT)的漏电流，第一薄膜晶体管305(IGZO1 TFT)的迁移率小于第二薄膜晶体管303(IGZO2 TFT)的迁移率，所以氧含量和镓含量均较高的第一薄膜晶体管305(IGZO1 TFT)可作为第一复位模块110的开关单元，氧含量和镓含量均较低的第二薄膜晶体管303可作为数据写入模块120的开关单元。但是第一薄膜晶体管305(IGZO1 TFT)和第二薄膜晶体管303(IGZO2 TFT)的漏电流均远低于LTPS TFT的漏电流。
而LTPS TFT的漏电流和迁移率均远大于IGZO TFT的漏电流和迁移率，所以LTPSTFT可作为驱动模块130的开关单元。
在一些实施例中，第一薄膜晶体管(IGZO1 TFT)的漏电流小于1E-15A，第二薄膜晶体管(IGZO2 TFT)的漏电流小于1E-14A。第一薄膜晶体管(IGZO1 TFT)的迁移率小于20cm2/(VS)，第二薄膜晶体管(IGZO2 TFT)的迁移率大于30cm2/(VS)。
在一些实施例中，第一有源层3051的氧含量大于30％，第二有源层3031的氧含量小于10％。
由于氧含量的差异，第一有源层3051和第二有源层3031的光透过率也会有所差异，第一有源层3051的光透过率大于第二有源层3031的光透过率。
发光元件200的阳极201设置于第二平坦层312上方，阳极201通过第五接触孔(图中未标注)与第二源漏极金属层312连接。阳极201上方还可以设置像素定义层202。
由于有源层的氧含量和镓含量的差异，导致第一薄膜晶体管305(IGZO1 TFT)的负偏压温度不稳定性(Negative Bias Temperature Instability，NBTI)是优于第二薄膜晶体管303(IGZO2 TFT)的NBTI，所以第一薄膜晶体管305(IGZO1 TFT)的NBTI本身很容易满足实际需求，无需采用其它膜层进行保护，因此在第一源漏极金属层310上方可以不采用钝化层(PVX)进行保护，可以节省一道掩膜版工艺。
本申请实施例还提供一种阵列基板的制备方法，包括：
步骤S110：提供衬底301；
步骤S120：在衬底301上方形成驱动结构层；其中，驱动结构层包括若干上述的像素驱动电路。
在一些实施例中，像素驱动电路中，复位模块的开关单元包括第一薄膜晶体管305，数据写入模块120的开关单元包括第二薄膜晶体管303，驱动模块130的开关单元包括第三薄膜晶体管302。
在一些实施例中，在衬底301上方形成驱动结构层，包括以下步骤：
步骤S121：在衬底301上方形成依次叠层设置的第三有源层3021、第三栅极绝缘层3022和第三栅极层3023；其中，第三有源层3021、第三栅极绝缘层3022和第三栅极层3023构成第三薄膜晶体管302；
步骤S123：在第三栅极绝缘层3022上方形成依次叠层设置的第二有源层3031、第二栅极绝缘层3032、第二栅极层3033和第一缓冲层304；其中，第二有源层3031、第二栅极绝缘层3032和第二栅极层3033构成第二薄膜晶体管303；
步骤S125：在第一缓冲层304上方形成依次叠层设置的第一有源层3051、第一栅极绝缘层3052、第一栅极层3053和层间绝缘层309；第一有源层3051、第一栅极绝缘层3052和第一栅极层3053构成第一薄膜晶体管305；
步骤S127：在层间绝缘层309上方形成第一源漏极金属层310；其中，第一源漏极金属层310分别通过第三接触孔、第二接触孔和第一接触孔与第三有源层3021、第二有源层3031和第一有源层3051电连接；
步骤S129：在第一源漏极金属层310上方形成依次叠层设置的第一平坦层311、第二源漏极金属层312和第二平坦层312；其中，第二源漏极金属层312通过第四接触孔与第一源漏极金属层310电连接。
第一有源层3051、第二有源层3031和第三有源层3021在衬底301上的正投影互不重叠。
在一些实施例中，步骤S121之前，还可以包括以下步骤：在衬底301上方依次形成叠层设置的第一遮光层306和第二缓冲层307；其中，第一遮光层306在衬底301上的正投影至少覆盖第三有源层3021和第二有源层3031在衬底301上的正投影。
步骤S123之前，还可以包括以下步骤：在第二栅极绝缘层3032上方形成第二遮光层308；其中，第二遮光层308位于的第三栅极绝缘层3022和第二栅极绝缘层3032之间；其中，第二遮光层308在衬底301上的正投影至少覆盖第一有源层3051在衬底301上的正投影。
第一遮光层306和第二遮光层308用于遮挡背光，以免显示面板的背光照射到各有源层，影响薄膜晶体管的电学特性。
在一些实施例中，第二遮光层308的材料和第三栅极层3023的材料相同。
在一些实施例中，第一有源层3051和第二有源层3031为氧化铟镓锌(IGZO)，第三有源层3021为低温多晶硅(LTPS)。
对应的，在一些实施例中，第一有源层3051和第二有源层3031的制备过程中，第一有源层3051使用的靶材中铟(In)：镓(Ga)：锌(Zn)：氧(O)的比例为1:1:1:4，通入的反应气体中，氧气(O2)的体积百分比大于30％；第二有源层3031使用的靶材中铟(In)：镓(Ga)：锌(Zn)：氧(O)的比例为1:＜0.5:1:1，通入的反应气体中，氧气(O2)的体积百分比小于20％。所以，制得的两种有源层中，第一有源层3051的氧含量大于第二有源层3031的氧含量，第一有源层3051的镓含量大于第二有源层3031的镓含量。
所以，得到的第一薄膜晶体管305(IGZO1 TFT)的漏电流低于第二薄膜晶体管303(IGZO2 TFT)的漏电流，第一薄膜晶体管305(IGZO1 TFT)的迁移率小于第二薄膜晶体管303(IGZO2 TFT)的迁移率，所以氧含量和镓含量均较高的第一薄膜晶体管305(IGZO1 TFT)可作为第一复位模块110的开关单元，氧含量和镓含量均较低的第二薄膜晶体管303(IGZO2TFT)可作为数据写入模块120的开关单元。但是第一薄膜晶体管305(IGZO1 TFT)和第二薄膜晶体管303(IGZO2 TFT)的漏电流均远低于LTPS TFT的漏电流。
而LTPS TFT的漏电流和迁移率均远大于IGZO TFT的漏电流和迁移率，所以LTPSTFT可作为驱动模块130的开关单元。
在一些实施例中，第一有源层3051的氧含量大于30％，第二有源层3031的氧含量小于10％。
由于氧含量的差异，第一有源层3051和第二有源层3031的光透过率也会有所差异，第一有源层3051的光透过率大于第二有源层3031的光透过率。
由于有源层的氧含量和镓含量的差异，导致第一薄膜晶体管305(IGZO1 TFT)的NBTI是优于第二薄膜晶体管303(IGZO2 TFT)的NBTI，所以第一薄膜晶体管305(IGZO1 TFT)的NBTI本身很容易满足实际需求，无需采用其它膜层进行保护，因此在第一源漏极金属层310上方可以不采用钝化层(PVX)进行保护，可以节省一道掩膜版工艺。
所以，相对于现有的LTPO技术，虽然多了第二层IGZO膜层的制备，但是所使用的掩膜版的数量是一致的，生产成本并没有增加，具有相当高的商业价值。
本申请实施例还提供了一种显示装置，显示装置包括上述的阵列基板。
在一些实施例中，显示装置为显示面板，显示面板包括上述的显示基板及玻璃盖板。
在一些实施例中，显示装置可包括显示面板及壳体，显示面板与壳体相连接，例如，显示面板嵌入到壳体内。显示装置例如可以为手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的设备。
以上仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。虽然本申请所公开的实施方式如上，但的内容只是为了便于理解本申请而采用的实施方式，并非用以限定本申请。任何本申请所属技术领域内的技术人员，在不脱离本申请所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本申请的保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (25)

1.一种像素驱动电路，其特征在于，包括：第一复位模块、数据写入模块和驱动模块；
所述第一复位模块，连接至所述驱动模块的控制端，被配置为在第一复位控制信号的控制下将第一复位电压施加至所述驱动模块的控制端，以对所述驱动模块的控制端进行复位；
所述数据写入模块，连接至所述驱动模块的控制端，被配置为在扫描信号的控制下将数据信号写入所述驱动模块的控制端；
所述驱动模块，连接至发光元件的第一端，被配置为在所述数据信号的控制下驱动所述发光元件；
其中，所述第一复位模块、所述数据写入模块和所述驱动模块均至少包括一个开关单元；
所述第一复位模块的开关单元和所述数据写入模块的开关单元的漏电流均小于所述驱动模块的开关单元的漏电流；
所述数据写入模块的开关单元和所述驱动模块的开关单元的迁移率均大于所述第一复位模块的开关单元的迁移率。
2.根据权利要求1所述的像素驱动电路，其特征在于，所述驱动模块的开关单元的漏电流与所述第一复位模块的开关单元的漏电流和所述数据写入模块的开关单元的漏电流的差值均大于第一预设阈值。
3.根据权利要求1所述的像素驱动电路，其特征在于，所述数据写入模块的开关单元的迁移率和所述驱动模块的开关单元的迁移率与所述第一复位模块的开关单元的迁移率的差值均大于第二预设阈值。
4.根据权利要求1所述的像素驱动电路，其特征在于，所述第一复位模块的开关单元包括第一薄膜晶体管，所述数据写入模块的开关单元包括第二薄膜晶体管，且所述第一薄膜晶体管和所述第二薄膜晶体管的有源层均为氧化铟镓锌。
5.根据权利要求4所述的像素驱动电路，其特征在于，所述第一薄膜晶体管的有源层的氧含量大于所第二薄膜晶体管的有源层的氧含量。
6.根据权利要求4所述的像素驱动电路，其特征在于，所述第一薄膜晶体管的有源层的镓含量大于所述第二薄膜晶体管的有源层的镓含量。
7.根据权利要求1所述的像素驱动电路，其特征在于，所述驱动模块的开关单元包括第三薄膜晶体管，且所述第三薄膜晶体管的有源层为低温多晶硅。
8.根据权利要求1所述的像素驱动电路，其特征在于，所述数据写入模块包括第一开关单元和第二开关单元；
其中，所述第一开关单元的第一端连接所述数据信号，所述第一开关单元的第二端连接所述驱动模块的第二端，所述第二开关单元的第一端连接所述驱动模块的第一端，所述第二开关单元的第二端连接所述驱动模块的控制端，所述第一开关单元的控制端和所述第二开关单元的控制端均连接所述扫描信号。
9.根据权利要求8所述的像素驱动电路，其特征在于，所述第一复位模块包括第三开关单元和第四开关单元；
其中，所述第三开关单元的第一端连接所述第一复位电压，所述第三开关单元的第二端连接所述第四开关单元的第一端，所述第四开关单元的第二端连接所述驱动模块的控制端，所述第三开关单元的控制端和所述第四开关单元的控制端均连接所述第一复位控制信号。
10.根据权利要求9所述的像素驱动电路，其特征在于，所述第三开关单元的第二端还连接所述发光元件的第一端，所述第三开关单元还被配置为在所述第一复位控制信号的控制下将所述第一复位电压施加至所述发光元件的第一端，以对所述发光元件的第一端进行复位。
11.根据权利要求1所述的像素驱动电路，其特征在于，所述扫描信号包括第一扫描信号和第二扫描信号；
所述数据写入模块包括第一开关单元、第二开关单元和第三开关单元；
其中，所述第一开关单元的第一端连接所述数据信号，所述第一开关单元的第二端连接所述驱动模块的第一端，所述第二开关单元的第一端连接所述驱动模块的第二端，所述第二开关单元的第二端连接所述第三开关单元的第一端，所述第三开关单元的第二端连接所述驱动模块的控制端，所述第一开关单元的控制端和所述第二开关单元的控制端连接所述第一扫描信号，所述第三开关单元的控制端连接所述第二扫描信号。
12.根据权利要求11所述的像素驱动电路，其特征在于，所述第一复位模块包括第四开关单元；
其中，所述第四开关单元的第一端连接所述第一复位电压，所述第四开关单元的第二端连接所述第三开关单元的第一端，所述第四开关单元的控制端连接所述第一复位控制信号，所述第四开关单元被配置为在所述第一复位控制信号和所述第二扫描信号的控制下，将所述第一复位电压通过所述第三开关单元施加至所述驱动模块的控制端，以对所述驱动模块的控制端进行复位。
13.根据权利要求12所述的像素驱动电路，其特征在于，还包括第二复位模块，其连接至所述发光元件的第一端，并被配置为在第二复位控制信号的控制下将第二复位电压施加至所述发光元件的第一端，以对所述发光元件的第一端进行复位。
14.根据权利要求1所述的像素驱动电路，其特征在于，还包括存储模块，其连接于电源电压与所述驱动模块的控制端之间，并被配置为保持所述驱动模块的控制端的电压。
15.根据权利要求1所述的像素驱动电路，其特征在于，还包括：
第一发光控制模块，其连接于电源电压与所述驱动模块的第一端之间，并被配置为在第一发光控制信号的控制下控制所述电源电压和所述驱动模块的第一端之间的断开或导通；
第二发光控制模块，其连接于所述驱动模块的第二端与所述发光元件的第一端之间，并被配置为在第二发光控制信号的控制下控制所述驱动模块的第二端和所述发光元件的第一端之间的断开或导通。
16.一种阵列基板，其特征在于，包括衬底和设置于所述衬底上方的驱动结构层；
其中，所述驱动结构层包括若干如权利要求1至15中任一项所述的像素驱动电路。
17.根据权利要求16所述的阵列基板，其特征在于，所述像素驱动电路中，复位模块的开关单元包括第一薄膜晶体管，数据写入模块的开关单元包括第二薄膜晶体管，驱动模块的开关单元包括第三薄膜晶体管。
18.根据权利要求17所述的阵列基板，其特征在于，所述驱动结构层包括：
在所述衬底上方依次叠层设置的第三有源层、第三栅极绝缘层和第三栅极层；其中，所述第三有源层、所述第三栅极绝缘层和所述第三栅极层构成所述第三薄膜晶体管；
在所述第三栅极绝缘层上方依次叠层设置的第二有源层、第二栅极绝缘层、第二栅极层和第一缓冲层；其中，所述第二有源层、所述第二栅极绝缘层和所述第二栅极层构成所述第二薄膜晶体管；
在所述第一缓冲层上方依次叠层设置的第一有源层、第一栅极绝缘层、第一栅极层和层间绝缘层；其中，所述第一有源层、所述第一栅极绝缘层和所述第一栅极层构成所述第一薄膜晶体管；
设置于所述层间绝缘层上方的第一源漏极金属层；其中，所述第一源漏极金属层分别通过第三接触孔、第二接触孔和第一接触孔与所述第三有源层、所述第二有源层和所述第一有源层电连接；
在所述第一源漏极金属层上方依次叠层设置的第一平坦层、第二源漏极金属层和第二平坦层；其中，所述第二源漏极金属层通过第四接触孔与所述第一源漏极金属层电连接。
19.根据权利要求18所述的阵列基板，其特征在于，所述第一有源层、所述第二有源层和所述第三有源层在所述衬底上的正投影互不重叠。
20.根据权利要求18所述的阵列基板，其特征在于，所述驱动结构层还包括：
位于所述第三有源层与所述衬底之间的第二缓冲层；
位于所述第二缓冲层与所述衬底之间的第一遮光层；其中，所述第一遮光层在所述衬底上的正投影至少覆盖所述第三有源层和所述第二有源层在所述衬底上的正投影；
位于的第三栅极绝缘层和所述第二栅极绝缘层之间的第二遮光层；其中，所述第二遮光层在所述衬底上的正投影至少覆盖所述第一有源层在所述衬底上的正投影。
21.根据权利要求20所述的阵列基板，其特征在于，所述第二遮光层的材料和所述第三栅极层的材料相同。
22.一种阵列基板的制备方法，其特征在于，包括：
提供衬底；
在所述衬底上方形成驱动结构层；
其中，所述驱动结构层包括若干如权利要求1至15中任一项所述的像素驱动电路。
23.根据权利要求22所述的方法，其特征在于，所述像素驱动电路中，复位模块的开关单元包括第一薄膜晶体管，数据写入模块的开关单元包括第二薄膜晶体管，驱动模块的开关单元包括第三薄膜晶体管。
24.根据权利要求23所述的方法，其特征在于，在所述衬底上方形成驱动结构层，包括以下步骤：
在所述衬底上方形成依次叠层设置的第三有源层、第三栅极绝缘层和第三栅极层；其中，所述第三有源层、所述第三栅极绝缘层和所述第三栅极层构成所述第三薄膜晶体管；
在所述第三栅极绝缘层上方形成依次叠层设置的第二有源层、第二栅极绝缘层、第二栅极层和第一缓冲层；其中，所述第二有源层、所述第二栅极绝缘层和所述第二栅极层构成所述第二薄膜晶体管；
在所述第一缓冲层上方形成依次叠层设置的第一有源层、第一栅极绝缘层、第一栅极层和层间绝缘层；所述第一有源层、所述第一栅极绝缘层和所述第一栅极层构成所述第一薄膜晶体管；
在所述层间绝缘层上方形成第一源漏极金属层；其中，所述第一源漏极金属层分别通过第三接触孔、第二接触孔和第一接触孔与所述第三有源层、所述第二有源层和所述第一有源层电连接；
在所述第一源漏极金属层上方形成依次叠层设置的第一平坦层、第二源漏极金属层和第二平坦层；其中，所述第二源漏极金属层通过第四接触孔与所述第一源漏极金属层电连接。
25.一种显示装置，其特征在于，包括如权利要求16至21中任一项所述的阵列基板或者利用如权利要求22至24中任一项所述的方法所制备的阵列基板。
CN202110790852.5A 2021-07-13 2021-07-13 像素驱动电路、阵列基板及其制备方法、显示装置 Active CN113571013B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110790852.5A CN113571013B (zh) 2021-07-13 2021-07-13 像素驱动电路、阵列基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110790852.5A CN113571013B (zh) 2021-07-13 2021-07-13 像素驱动电路、阵列基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN113571013A CN113571013A (zh) 2021-10-29
CN113571013B true CN113571013B (zh) 2022-09-09

Family

ID=78164623

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110790852.5A Active CN113571013B (zh) 2021-07-13 2021-07-13 像素驱动电路、阵列基板及其制备方法、显示装置

Country Status (1)

Country Link
CN (1) CN113571013B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117099152A (zh) * 2022-03-18 2023-11-21 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194620A (ja) * 2008-02-14 2009-08-27 Fujitsu Ltd 処理輻輳制御装置
CN105702211A (zh) * 2016-04-29 2016-06-22 京东方科技集团股份有限公司 像素电路及像素电路的驱动方法、显示装置
CN106875894A (zh) * 2017-03-13 2017-06-20 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
CN109767730A (zh) * 2019-03-29 2019-05-17 上海天马微电子有限公司 一种像素驱动电路、显示面板及显示装置
CN111754919A (zh) * 2020-06-29 2020-10-09 昆山国显光电有限公司 像素电路、显示面板及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194620A (ja) * 2008-02-14 2009-08-27 Fujitsu Ltd 処理輻輳制御装置
CN105702211A (zh) * 2016-04-29 2016-06-22 京东方科技集团股份有限公司 像素电路及像素电路的驱动方法、显示装置
CN106875894A (zh) * 2017-03-13 2017-06-20 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
CN109767730A (zh) * 2019-03-29 2019-05-17 上海天马微电子有限公司 一种像素驱动电路、显示面板及显示装置
CN111754919A (zh) * 2020-06-29 2020-10-09 昆山国显光电有限公司 像素电路、显示面板及显示装置

Also Published As

Publication number Publication date
CN113571013A (zh) 2021-10-29

Similar Documents

Publication Publication Date Title
US20230317741A1 (en) Semiconductor device
CN110277060B (zh) 一种像素电路和显示装置
US10002972B2 (en) OLED display device comprising dual gate transistor
CN110660360B (zh) 像素电路及其驱动方法、显示面板
US10535302B2 (en) Pixel circuit, method for driving the same, and display apparatus
US11830427B2 (en) Pixel circuit, display apparatus and driving method
US10170055B2 (en) Display device and driving method thereof
CN114550653B (zh) 像素驱动电路以及显示装置
US11257429B2 (en) Pixel circuit
US20220085074A1 (en) Display panel and display device
CN112838098A (zh) 一种显示面板及显示装置
CN114093319A (zh) 像素补偿电路、像素驱动方法及显示装置
CN114093320A (zh) 像素电路、像素驱动方法及显示装置
CN111261110A (zh) Amoled像素驱动电路、像素驱动方法及显示面板
US20240063227A1 (en) Display panel and display device
CN112365849A (zh) 一种像素驱动电路及显示面板
CN113811940A (zh) 显示面板和显示装置
CN113571013B (zh) 像素驱动电路、阵列基板及其制备方法、显示装置
JP6653997B2 (ja) 表示補正回路及び表示装置
WO2024011947A1 (zh) 一种显示面板及显示装置
US20240185778A1 (en) Pixel driving circuit, pixel driving method, and display panel
CN114497159A (zh) 显示面板及显示装置
CN113327935B (zh) 显示面板及其制备方法
CN112837653A (zh) 像素驱动电路、显示面板
CN215644490U (zh) 显示面板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant