CN114093319A - 像素补偿电路、像素驱动方法及显示装置 - Google Patents
像素补偿电路、像素驱动方法及显示装置 Download PDFInfo
- Publication number
- CN114093319A CN114093319A CN202111425479.XA CN202111425479A CN114093319A CN 114093319 A CN114093319 A CN 114093319A CN 202111425479 A CN202111425479 A CN 202111425479A CN 114093319 A CN114093319 A CN 114093319A
- Authority
- CN
- China
- Prior art keywords
- signal
- transistor
- scanning
- scan
- switching unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000003990 capacitor Substances 0.000 claims abstract description 31
- 239000010409 thin film Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 6
- 230000004044 response Effects 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 4
- 230000032683 aging Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Abstract
本公开涉及一种像素补偿电路、像素驱动方法及显示装置。像素补偿电路包括发光元件、存储电容、驱动晶体管、第一至第七开关单元，第一、第七开关单元用于响应第一扫描信号，将第一电源信号加到驱动晶体管的第一端、将发光元件的一端与驱动晶体管和存储电容的第二端连接；第三、第五开关单元用于响应第三扫描信号，将数据信号加到驱动晶体管的控制端、将参考信号加到存储电容的第一端；第二、第四、第六开关单元分别用于响应第二、第四、第五扫描信号，将驱动晶体管的第一端与控制端连接、将存储电容的第一端与驱动晶体管的控制端连接、将复位信号加到驱动晶体管及存储电容的第二端；发光元件的第二端连接第二电源信号。本方案可提高显示效果。
Description
技术领域
本公开属于显示技术领域，具体涉及一种像素补偿电路、像素驱动方法及显示装置。
背景技术
OLED(Organic Light Emitting Diode，有机发光二极管)显示装置具有高亮度、宽视角、响应速度快、低功耗等优点，目前已被广泛地应用于高性能显示领域中。
目前，在OLED显示器面板中，每一像素电路通常采用两个晶体管与一个电容构成，俗称2T1C电路，但由于驱动晶体管的阈值电压Vth会出现不同程度漂移、OLED器件会出现退化问题，电源线会出现IR压降等不良因素，因此，会导致OLED显示器显示不均匀。
发明内容
本公开的目的在于提供一种像素补偿电路、像素驱动方法及显示装置，能够提高显示均匀性。
本公开第一方面提供了一种像素补偿电路，包括发光元件、存储电容、驱动晶体管及第一至第七开关单元，其中，
所述第一开关单元，用于响应第一扫描信号，以将第一电源信号施加到所述驱动晶体管的第一端；
所述第二开关单元，用于响应第二扫描信号，以将所述驱动晶体管的第一端与所述驱动晶体管的控制端连接；
所述第三开关单元，用于响应第三扫描信号，以将数据信号施加到所述驱动晶体管的控制端；
所述第四开关单元，用于响应第四扫描信号，以将所述存储电容的第一端与所述驱动晶体管的控制端连接；
所述第五开关单元，用于响应所述第三扫描信号，以将参考信号施加到所述存储电容的第一端；
所述第六开关单元，用于响应第五扫描信号，以将复位信号施加到驱动晶体管的第二端和所述存储电容的第二端；
所述第七开关单元，用于响应所述第一扫描信号，以将所述发光元件的第一端与所述驱动晶体管的第二端和所述存储电容的第二端连接；
所述发光元件的第二端连接第二电源信号。
在本公开的一种示例性实施例中，所述第一至第七开关单元分别对应包括第一至第七晶体管；其中，
所述第一晶体管的控制端连接所述第一扫描信号，第一端连接所述第一电源信号，第二端与所述驱动晶体管的第一端连接；
所述第二晶体管的控制端连接所述第二扫描信号，第一端与所述驱动晶体管的第一端连接，第二端与第一节点连接；
所述第三晶体管的控制端连接所述第三扫描信号，第一端连接所述数据信号，第二端与所述第一节点连接；
所述第四晶体管的控制端连接所述第四扫描信号，第一端连接第二节点，第二端与所述第一节点连接；
所述第五晶体管的控制端连接所述第三扫描信号，第一端连接所述参考信号，第二端连接所述第二节点；
第六晶体管的控制端连接所述第五扫描信号，第一端连接所述复位信号，第二端连接与第三节点连接；
第七晶体管的控制端连接所述第一扫描信号，第一端连接所述第三节点，第二端连接所述发光元件的第一端；
所述驱动晶体管的控制端与所述第一节点连接，第二端与所述第三节点连接；
所述存储电容的第一端与所述第二节点连接，第二端与所述第三节点连接。
在本公开的一种示例性实施例中，所述驱动晶体管及所述第一至第七晶体管均为氧化物薄膜晶体管。
在本公开的一种示例性实施例中，所述驱动晶体管及所述第一至第七晶体管均为N型薄膜晶体管；
其中，所述第一电源信号为直流高电平信号，所述第二电源信号为直流低电平信号。
在本公开的一种示例性实施例中，所述发光元件为有机发光二极管，所述有机发光二极管的阳极与所述第七晶体管的第二端连接，所述有机发光二极管的阴极连接第二电源信号。
在本公开的一种示例性实施例中，所述像素补偿电路的扫描方向为从第1行至最后一行；其中，
所述第一扫描信号由第N行扫描线提供，所述第二扫描信号由第N+1行扫描线提供，所述第三扫描信号由第N+2行扫描线提供，所述第四扫描信号由第N+3行扫描线提供，所述第五扫描信号由第N+4行扫描线提供，其中，N为大于或等于1的正整数。
本公开第二方面提供了一种像素驱动方法，用于驱动上述所述的像素补偿电路，其中，所述像素驱动方法包括：
在复位阶段，利用所述第一、第二和第四扫描信号关闭所述第一、第二、第四和第七开关单元，同时，利用所述第三和第五扫描信号开启所述第三、第五和第六开关单元；
在补偿阶段，利用所述第一、第四和第五扫描信号关闭所述第一、第四、第六和第七开关单元，同时，利用所述第二和第三扫描信号开启所述第二、第三、第五开关单元；
在发光阶段，利用所述第一和第四扫描信号打开所述第一、第四和第七开关单元，同时，利用所述第二、第三和第五扫描信号关闭所述第二、第三、第五和第六开关单元。
在本公开的一种示例性实施例中，所述第一电源信号为直流高电平信号，所述第二电源信号为直流低电平信号；其中，
在所述复位阶段，所述第一、第二和第四扫描信号为低电平，所述第三和第五扫描信号为高电平；
在所述补偿阶段，所述第一、第四和第五扫描信号为低电平，所述第二和第三扫描信号为高电平；
在所述发光阶段，所述第一和第四扫描信号为高电平，所述第二、第三和第五扫描信号为低电平。
本公开第三方面提供了一种显示装置，所述显示装置包括基板和多个像素组，所述基板具有显示区，所述多个像素组位于所述显示区，其中，所述像素组包括：
前述所述的像素补偿电路；
第一扫描线，分别与所述第一和第七开关单元电连接，用于提供所述第一扫描信号；
第一电源线，与所述第一开关单元电连接，用于提供所述第一电源信号；
第二扫描线，与所述第二开关单元电连接，用于提供所述第二扫描信号；
第三扫描线，分别与所述第三和第五开关单元电连接，用于提供所述第三扫描信号；
第四扫描线，与所述第四开关单元电连接，用于提供所述第四扫描信号；
第五扫描线，与所述第六开关单元电连接，用于提供所述第五扫描信号；
数据线，与所述第三开关单元电连接，用于提供所述数据信号；
参考线，与所述第五开关单元电连接，用于提供所述参考信号；
复位线，与所述第六开关单元电连接，用于提供所述复位信号；
第二电源线，与所述发光元件的第二端连接，用于提供所述第二电源信号。
在本公开的一种示例性实施例中，
所述基板还具有环绕所述显示区设置的非显示区；
所述显示装置还包括位于所述非显示区的栅极驱动器，所述栅极驱动器与所述第一扫描线、所述第二扫描线、所述第三扫描线、所述第四扫描线及所述第五扫描线连接。
本公开方案的像素补偿电路、像素驱动方法及显示装置，可用于实现像素补偿。该像素补偿电路可包括发光元件、存储电容、驱动晶体管及第一至第七开关单元，通过扫描信号来控制七个开关单元及驱动晶体管打开或关闭，来实现电路复位阶段、补偿阶段、发光阶段；此像素补偿电路在发光阶段可以消除阈值电压Vth，OLED老化等不良因子，这样可以弥补2T1C电路所面临的显示问题，不仅可以增强显示画面效果，并确保亮度均一性高，而且还能延长OLED使用寿命。
本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了本公开实施例一所述的像素补偿电路的模块连接示意图。
图2示出了本公开实施例一所述的像素补偿电路的示意图。
图3示出了本公开实施例二所述的像素驱动方法的流程图。
图4示出了图2中像素补偿电路的驱动时序示意图。
图5示出了图2中像素补偿电路在复位阶段的等效电路图。
图6示出了图2中像素补偿电路在补偿阶段的等效电路图。
图7示出了图2中像素补偿电路在发光阶段的等效电路图。
图8示出了本公开实施例三所述的显示装置中像素补偿电路与栅极驱动电路的连接关系示意图。
附图标记说明：
11-第一开关单元；12-第二开关单元；13-第三开关单元；14-第四开关单元；15-第五开关单元；16-第六开关单元；17-第七开关单元；18-第一扫描线；19-第一电源线；20-第二扫描线；21-第三扫描线；22-第四扫描线；23-第五扫描线；24-数据线；25-参考线；26-复位线；27-第二电源线；28-栅极驱动电路；
L-发光元件；C-存储电容；DT-驱动晶体管；T1-第一晶体管；T2-第二晶体管；T3-第三晶体管；T4-第四晶体管；T5-第五晶体管；T6-第六晶体管；T7-第七晶体管；Sn-第一扫描信号；Sn+1-第二扫描信号；Sn+2-第三扫描信号；Sn+3-第四扫描信号；Sn+4-第五扫描信号；VDD-第一电源信号；Data-数据信号；Vref-参考信号；VIC-复位信号；VSS-第二电源信号；G-第一节点；A-第二节点；S-第三节点。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。
在本公开中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知方法、装置、实现或者操作以避免模糊本公开的各方面。
实施例一
本公开实施例提供了一种像素补偿电路，用于实现像素补偿。如图1所示，像素补偿电路可包括发光元件L、存储电容C、驱动晶体管DT、第一开关单元11、第二开关单元12、第三开关单元13、第四开关单元14、第五开关单元15、第六开关单元16及第七开关单元17。
应当理解的是，发光元件L和存储电容C均具有第一端和第二端，驱动晶体管DT除了具有第一端和第二端，其还具有控制端；其中，第一至第七开关单元与发光元件L、存储电容C、驱动晶体管DT之间的关系如下所示。
第一开关单元11，可用于响应第一扫描信号Sn，以将第一电源信号VDD施加到驱动晶体管DT的第一端。
第二开关单元12，可用于响应第二扫描信号Sn+1，以将驱动晶体管DT的第一端与驱动晶体管DT的控制端连接；具体地，在第二开关单元12响应第二扫描信号Sn+1的同时，第一开关单元11响应第一扫描信号Sn，使得第一电源信号VDD施加到驱动晶体管DT的控制端。
第三开关单元13，可用于响应第三扫描信号Sn+2，以将数据信号Data施加到驱动晶体管DT的控制端。
第四开关单元14，可用于响应第四扫描信号Sn+3，以将存储电容C的第一端与驱动晶体管DT的控制端连接。
第五开关单元15，可用于响应第三扫描信号Sn+2，以将参考信号Vref施加到存储电容C的第一端。
第六开关单元16，可用于响应第五扫描信号Sn+4，以将复位信号VIC施加到驱动晶体管DT的第二端和存储电容C的第二端。
第七开关单元17，可用于响应第一扫描信号Sn，以将发光元件L的第一端与驱动晶体管DT的第二端和存储电容C的第二端连接；而发光元件L的第二端连接第二电源信号VSS。
在本公开的实施例中，通过五个扫描信号来控制七个开关单元及驱动晶体管DT打开或关闭，从而可实现电路复位阶段、补偿阶段、发光阶段；此像素补偿电路在发光阶段可以消除驱动晶体管DT的阈值电压Vth，发光器件L老化等不良因子，这样可以弥补2T1C电路所面临的显示问题，不仅可以增强显示画面效果，并确保亮度均一性高，而且还能减少对发光器件L的损坏，从而延长发光器件L使用寿命。
示例地，第一扫描信号Sn可由第N行扫描线提供，第二扫描信号Sn+1可由第N+1行扫描线提供，第三扫描信号Sn+2可由第N+2行扫描线提供，第四扫描信号Sn+3可由第N+3行扫描线提供，第五扫描信号Sn+4可由第N+4行扫描线提供，其中，本实施例的扫描方向为从第1行至最后一行，也就是说，第一扫描信号Sn、第二扫描信号Sn+1、第三扫描信号Sn+2、第四扫描信号Sn+3、第五扫描信号Sn+4依次发生扫描，通过利用五个相邻的扫描线分别对应提供第一至第五扫描信号，可简化电路结构设计，减少控制信号的布线数量，从而可增加像素开口率。
其中，应当理解的是，N为大于或等于1的正整数。
示例地，结合图1和图2所示，第一开关单元11包括第一晶体管T1，第二开关单元12包括第二晶体管T2，第三开关单元13包括第三晶体管T3，第四开关单元14包括第四晶体管T4，第五开关单元15包括第五晶体管T5，第六开关单元16包括第六晶体管T6，第七开关单元17包括第七晶体管T7。
应当理解的是，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7与驱动晶体管DT相同，均具有第一端、第二端和控制端。各晶体管的控制端对应为晶体管的栅极，第一端和第二端中的一者对应为晶体管的源极，另一者对应为晶体管的漏极。
示例地，本公开实施例的驱动晶体管DT、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7可均为氧化物薄膜晶体管，即：各晶体管的有源层的材料可为氧化物，例如，可采用IZGO(Indium Gallium ZincOxide，铟锌氧化物)等金属氧化物材料，相比a-Si(非晶硅)薄膜晶体管，IGZO薄膜晶体管在性能上主要有3大优势，分别是高精度、低功耗与高触控性能，主要的供货目标是平板电脑、超级本这些电子显示产品。
此外，IGZO薄膜晶体管相比于低温多晶硅(LTPS)薄膜晶体管，无需通过照射激光使半导体层结晶，因此具有可轻松加大玻璃基板尺寸的特点，由于IGZO薄膜晶体管制程工艺与a-Si薄膜晶体管制程工艺相似度极高，加上IZGO的电子迁移率高，可以应用与生产LCD(Liquid Crystal Display，液晶显示装置)以及OLED显示装置。
举例而言，各晶体管可为底栅型，即：晶体管的栅极位于有源层的下方(靠近玻璃基板的一侧)，以能够适当减薄产品，但不限于此，各晶体管也可为顶栅型，视具体情况而定。
此外，各晶体管可为增强型或耗尽型晶体管，本公开实施例对此不做具体限定。
示例地，像素补偿电路中所有晶体管可为N型薄膜晶体管，即：驱动晶体管DT、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7可均为N型薄膜晶体管，则各个晶体管的驱动电压对应为高电平电压；基于此，前述第一电源信号VDD可为直流高电平信号，第二电源信号VSS可为直流低电平信号。
应当理解的是，像素补偿电路中各晶体管不限于前述提到的N型薄膜晶体管，也可以均为P型薄膜晶体管。在各晶体管均为P型薄膜晶体管时：各个晶体管的驱动电压可对应为低电平电压；基于此，第一电源信号VDD可以为直流低电平信号，第二电源信号VSS可以为直流高电平信号。
示例地，发光元件L可为电流驱动型发光元件，由流经驱动晶体管DT的电流控制其进行发光，例如：发光元件L可为有机发光二极管(OLED)，也就是说，此像素补偿电路可应用于OLED显示装置。
在像素补偿电路中，各晶体管均为N型薄膜晶体管时，发光元件L的第一端为OLED的阳极，发光元件L的第二端为OLED的阴极。在像素补偿电路中，各晶体管均为P型薄膜晶体管时，发光元件L的第一端为OLED的阴极，发光元件L的第二端为OLED的阳极。
下面结合图2并以各晶体管均为N型薄膜晶体管、第一电源信号VDD为直流高电平信号、第二电源信号VSS为直流低电平信号、发光元件L的第一端为OLED的阳极，发光元件L的第二端为OLED的阴极为例对像素补偿电路中各结构的连接关系进行详细说明。
第一晶体管T1的控制端连接第一扫描信号Sn，第一端连接第一电源信号VDD，第二端与驱动晶体管DT的第一端连接。
第二晶体管T2的控制端连接第二扫描信号Sn+1，第一端与驱动晶体管DT的第一端连接，第二端与第一节点G连接。
第三晶体管T3的控制端连接第三扫描信号Sn+2，第一端连接数据信号Data，第二端与第一节点G连接。
第四晶体管T4的控制端连接第四扫描信号Sn+3，第一端连接第二节点A，第二端与第一节点G连接。
第五晶体管T5的控制端连接第三扫描信号Sn+2，第一端连接参考信号Vref，第二端连接第二节点A。
第六晶体管T6的控制端连接第五扫描信号Sn+4，第一端连接复位信号VIC，第二端连接与第三节点S连接。
第七晶体管T7的控制端连接第一扫描信号Sn，第一端连接第三节点S，第二端连接发光元件L的第一端；具体地，有机发光二极管的阳极与第七晶体管T7的第二端连接，有机发光二极管的阴极连接第二电源信号VSS。
驱动晶体管DT的控制端与第一节点G连接，第二端与第三节点S连接。
存储电容C的第一端与第二节点A连接，第二端与第三节点S连接。
基于此，本公开实施例的像素补偿电路采用8T1C结构来实现电路复位阶段、补偿阶段和发光阶段，这样设计在消除阈值电压Vth，OLED老化、VDD差异等因素对显示影响的同时，还简化了电路结构的设计，从而可减小其占用面积，继而利于实现高PPI(Pixels PerInch，像素密度)显示设计。
实施例二
基于实施例一提到的像素补偿电路，本公开示例的实施例二还提供了一种像素驱动方法，结合图1和图3所示，像素驱动方法可包括：
步骤S300，在复位阶段，利用第一扫描信号Sn、第二扫描信号Sn+1和第四扫描信号Sn+3关闭第一开关单元11、第二开关单元12、第四开关单元14和第七开关单元17，同时，利用第三扫描信号Sn+2和第五扫描信号Sn+4开启第三开关单元13、第五开关单元15和第六开关单元16。
步骤S302，在补偿阶段，利用第一扫描信号Sn、第四扫描信号Sn+3和第五扫描信号Sn+4关闭第一开关单元11、第四开关单元14、第六开关单元16和第七开关单元17，同时，利用第二扫描信号Sn+1和第三扫描信号Sn+2开启第二开关单元12、第三开关单元13及第五开关单元15。
步骤S304，在发光阶段，利用第一扫描信号Sn和第四扫描信号Sn+3打开第一开关单元11、第四开关单元14和第七开关单元17，同时，利用第二扫描信号Sn+1、第三扫描信号Sn+2和第五扫描信号Sn+4关闭第二开关单元12、第三开关单元13、第五开关单元15和第六开关单元16。
下面结合图4所示的像素补偿电路的工作时序图对图2中的像素补偿电路对应的像素驱动方法(即：工作过程)进行详细说明。
图4所示的像素补偿电路的工作时序图绘示了第一扫描信号Sn、第二扫描信号Sn+1、第三扫描信号Sn+2、第四扫描信号Sn+3、第五扫描信号Sn+5在三个时段的电平状态。
在复位阶段t1：参考图4和图5所示，第一扫描信号Sn、第二扫描信号Sn+1和第四扫描信号Sn+3为低电平，第三扫描信号Sn+2和第五扫描信号Sn+4为高电平，以使第一晶体管T1、第二晶体管T2、第四晶体管T4和第七晶体管T7呈关闭状态，第三晶体管T3、第五晶体管T5和第六晶体管T6呈打开状态，基于此，第一节点G处写入的电压为Vdata(数据信号提供的电压)，第二节点A处写入的电压为Vref(参考信号提供的电压)；第三节点S处写入的电压为VIC(复位信号提供的电压)，具体电压如下：
VA＝Vref，VG＝Vdata，VS＝VIC；其中，VA为第二节点A处的电压，VG为第一节点G处的电压，VS为第三节点S处的电压。
在补偿阶段t2：参考图4和图6所示，第一扫描信号Sn、第四扫描信号Sn+3和第五扫描信号Sn+4为低电平，第二扫描信号Sn+1和第三扫描信号Sn+2为高电平，以使第一晶体管T1、第四晶体管T4、第六晶体管T6和第七晶体管T7呈关闭状态，第二晶体管T2、第三晶体管T3及第五晶体管T5呈打开状态，基于此，第一节点G处写入的电压为Vdata(数据信号提供的电压)，第二节点A处写入的电压为Vref(参考信号提供的电压)，由于第二晶体管T2呈打开状态，第一节点G开始向第三节点S充电，当第一节点G与第三节点S之间的电压Vgs等于驱动晶体管DT的阈值电压Vth时，驱动晶体管DT关闭，此时，补偿阶段完成。
在补偿阶段t2，各节点具体电压如下：
VA＝Vref，VG＝Vdata，VS＝Vdata-Vth；其中，VA为第二节点A处的电压，VG为第一节点G处的电压，VS为第三节点S处的电压。
在发光阶段t3，第一扫描信号Sn和第四扫描信号Sn+3为高电平，第二扫描信号Sn+1、第三扫描信号Sn+2和第五扫描信号Sn+4为低电平，以使第一晶体管T1、第四晶体管T4和第七晶体管T7呈打开状态，第二晶体管T2、第三晶体管T3、第五晶体管T5和第六晶体管T6呈关闭状态，基于此，第一电源信号VDD输入，电流驱动OLED(即：发光元件L)；OLED相当于一个电容，那么第三节点S处的电压等于Vss(第二电源信号提供的电压)+Voled(OLED的电压)，由于存储电容C的耦合作用，第二节点A处变化量等于第三节点S处的变化量，即：变化量为Vss+Voled-(Vdata-Vth)，那么第二节点A处的电压为Vref+Vss+Voled-(Vdata-Vth)，由于第四晶体管T4导通，第一节点G处写入第二节点A处的电压，具体电压如下：
VA＝VG＝Vref+Vss+Voled-(Vdata-Vth)，VS＝Vss+Voled；其中，VA为第二节点A处的电压，VG为第一节点G处的电压，VS为第三节点S处的电压。
在此基础上，根据OLED的电流计算公式：
其中，将发光阶段t3中第一节点G处的电压VG和第三节点S处的电压VS带入OLED的电流计算公式，得到以下公式：
其中，μn为电子迁移率，COX为晶体管的单位面积电容，W/L代表晶体管沟道宽度与长度之比，这些参数相对比较稳定；基于此，从OLED的电流计算公式可以了解OLED的电流只与数据信号的电压Vdata和参考信号的电压Vref有关，这两个参数是可控的，μn·COX·W/L为与工艺和驱动设计有关的常数。最后，驱动电流通过第七晶体管T7驱动有机发光二极管OLED(发光元件L)发光。
综上，在本示例实施方式中，OLED的驱动电流与驱动晶体管DT的阈值电压Vth、发光元件L的电压Voled、第一电源信号VDD的电压Vdd没有关系，则驱动晶体管DT的阈值电压的漂移，发光元件L的寿命退化以及第一电源信号VDD的差异不会对其源极电流即有机发光二极管OLED的驱动电流Ioled产生影响，保证了驱动电流的均匀性和稳定性，因此可以使OLED显示装置的亮度更加均匀，降低残影产生，增强显示效果。
实施例三
基于前述实施一的内容，本实施例三还提供了一种显示装置，其可为OLED显示装置。其中，显示装置可包括基板和多个像素组，此基板的材质可为玻璃，但不限于此，也可为聚酰亚胺(PI)视具体情况而定。
基板可具有显示区，而多个像素组位于显示区。其中，像素组可包括像素补偿电路，具体参考实施例一的内容，在此不作重复赘述。结合图1和图8所示，此像素组还可包括：
第一扫描线18，分别与第一开关单元11和第七开关单元17电连接，用于提供第一扫描信号Sn；
第一电源线19，与第一开关单元11电连接，用于提供第一电源信号VDD；
第二扫描线20，与第二开关单元12电连接，用于提供第二扫描信号Sn+1；
第三扫描线21，分别与第三开关单元13和第五开关单元15电连接，用于提供第三扫描信号Sn+2；
第四扫描线22，与第四开关单元14电连接，用于提供第四扫描信号Sn+3；
第五扫描线23，与第六开关单元16电连接，用于提供第五扫描信号Sn+4；
数据线24，与第三开关单元13电连接，用于提供数据信号Data；
参考线25，与第五开关单元15电连接，用于提供参考信号Vref；
复位线26，与第六开关单元16电连接，用于提供复位信号VIC；
第二电源线27，与发光元件L的第二端连接，用于提供第二电源信号VSS。
示例地，基板还具有环绕显示区设置的非显示区；其中，如图8所示，显示装置还包括位于非显示区的栅极驱动器28，栅极驱动器28与第一扫描线18、第二扫描线20、第三扫描线21、第四扫描线22及第五扫描线23连接。
基于此可知，本实施例的显示装置采用的是GDL(Gate Driver less)技术，GDL技术即较少的栅极驱动电路的技术，是将扫描线的驱动电路(即：栅极驱动电路)制作在基板的非显示区上，使之能替代外接集成电路板(Integrated Circuit，简称IC)来完成扫描线的驱动。
GDL技术能减少外接IC的焊接(bonding)工序，有机会提升产能并降低产品成本，而且可以使本实施例的显示装置更适合制作窄边框或无边框的显示产品。此外，采用GDL技术将栅极驱动电路制作在薄膜晶体管阵列基板上，节省空间及驱动IC的成本。
本公开实施例的显示装置可为AMOLED(Active-matrix organic light-emittingdiode，有源矩阵有机发光二极体)显示，具有机身薄、省电、色彩鲜艳，画质强等众多优点，得到了广泛的应用。如：OLED电视、移动电话、笔记本电脑屏幕等，在平板显示领域中逐渐占主导地位。
在本说明书的描述中，参考术语“一些实施例”、“示例地”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本公开的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本公开的限制，本领域的普通技术人员在本公开的范围内可以对上述实施例进行变化、修改、替换和变型，故但凡依本公开的权利要求和说明书所做的变化或修饰，皆应属于本公开专利涵盖的范围之内。
Claims (10)
1.一种像素补偿电路，包括发光元件、存储电容、驱动晶体管及第一至第七开关单元，其特征在于，
所述第一开关单元，用于响应第一扫描信号，以将第一电源信号施加到所述驱动晶体管的第一端；
所述第二开关单元，用于响应第二扫描信号，以将所述驱动晶体管的第一端与所述驱动晶体管的控制端连接；
所述第三开关单元，用于响应第三扫描信号，以将数据信号施加到所述驱动晶体管的控制端；
所述第四开关单元，用于响应第四扫描信号，以将所述存储电容的第一端与所述驱动晶体管的控制端连接；
所述第五开关单元，用于响应所述第三扫描信号，以将参考信号施加到所述存储电容的第一端；
所述第六开关单元，用于响应第五扫描信号，以将复位信号施加到驱动晶体管的第二端和所述存储电容的第二端；
所述第七开关单元，用于响应所述第一扫描信号，以将所述发光元件的第一端与所述驱动晶体管的第二端和所述存储电容的第二端连接；
所述发光元件的第二端连接第二电源信号。
2.根据权利要求1所述的像素补偿电路，其特征在于，所述第一至第七开关单元分别对应包括第一至第七晶体管；其中，
所述第一晶体管的控制端连接所述第一扫描信号，第一端连接所述第一电源信号，第二端与所述驱动晶体管的第一端连接；
所述第二晶体管的控制端连接所述第二扫描信号，第一端与所述驱动晶体管的第一端连接，第二端与第一节点连接；
所述第三晶体管的控制端连接所述第三扫描信号，第一端连接所述数据信号，第二端与所述第一节点连接；
所述第四晶体管的控制端连接所述第四扫描信号，第一端连接第二节点，第二端与所述第一节点连接；
所述第五晶体管的控制端连接所述第三扫描信号，第一端连接所述参考信号，第二端连接所述第二节点；
第六晶体管的控制端连接所述第五扫描信号，第一端连接所述复位信号，第二端连接与第三节点连接；
第七晶体管的控制端连接所述第一扫描信号，第一端连接所述第三节点，第二端连接所述发光元件的第一端；
所述驱动晶体管的控制端与所述第一节点连接，第二端与所述第三节点连接；
所述存储电容的第一端与所述第二节点连接，第二端与所述第三节点连接。
3.根据权利要求2所述的像素补偿电路，其特征在于，所述驱动晶体管及所述第一至第七晶体管均为氧化物薄膜晶体管。
4.根据权利要求3所述的像素补偿电路，其特征在于，所述驱动晶体管及所述第一至第七晶体管均为N型薄膜晶体管；
其中，所述第一电源信号为直流高电平信号，所述第二电源信号为直流低电平信号。
5.根据权利要求4所述的像素补偿电路，其特征在于，所述发光元件为有机发光二极管，所述有机发光二极管的阳极与所述第七晶体管的第二端连接，所述有机发光二极管的阴极连接第二电源信号。
6.根据权利要求1至5中任一项所述的像素补偿电路，其特征在于，所述像素补偿电路的扫描方向为从第1行至最后一行；其中，
所述第一扫描信号由第N行扫描线提供，所述第二扫描信号由第N+1行扫描线提供，所述第三扫描信号由第N+2行扫描线提供，所述第四扫描信号由第N+3行扫描线提供，所述第五扫描信号由第N+4行扫描线提供，其中，N为大于或等于1的正整数。
7.一种像素驱动方法，用于驱动如权利要求1所述的像素补偿电路，其特征在于，所述像素驱动方法包括：
在复位阶段，利用所述第一、第二和第四扫描信号关闭所述第一、第二、第四和第七开关单元，同时，利用所述第三和第五扫描信号开启所述第三、第五和第六开关单元；
在补偿阶段，利用所述第一、第四和第五扫描信号关闭所述第一、第四、第六和第七开关单元，同时，利用所述第二和第三扫描信号开启所述第二、第三、第五开关单元；
在发光阶段，利用所述第一和第四扫描信号打开所述第一、第四和第七开关单元，同时，利用所述第二、第三和第五扫描信号关闭所述第二、第三、第五和第六开关单元。
8.根据权利要求7所述的像素驱动方法，其特征在于，所述第一电源信号为直流高电平信号，所述第二电源信号为直流低电平信号；其中，
在所述复位阶段，所述第一、第二和第四扫描信号为低电平，所述第三和第五扫描信号为高电平；
在所述补偿阶段，所述第一、第四和第五扫描信号为低电平，所述第二和第三扫描信号为高电平；
在所述发光阶段，所述第一和第四扫描信号为高电平，所述第二、第三和第五扫描信号为低电平。
9.一种显示装置，所述显示装置包括基板和多个像素组，所述基板具有显示区，所述多个像素组位于所述显示区，其特征在于，所述像素组包括：
如权利要求1所述的像素补偿电路；
第一扫描线，分别与所述第一和第七开关单元电连接，用于提供所述第一扫描信号；
第一电源线，与所述第一开关单元电连接，用于提供所述第一电源信号；
第二扫描线，与所述第二开关单元电连接，用于提供所述第二扫描信号；
第三扫描线，分别与所述第三和第五开关单元电连接，用于提供所述第三扫描信号；
第四扫描线，与所述第四开关单元电连接，用于提供所述第四扫描信号；
第五扫描线，与所述第六开关单元电连接，用于提供所述第五扫描信号；
数据线，与所述第三开关单元电连接，用于提供所述数据信号；
参考线，与所述第五开关单元电连接，用于提供所述参考信号；
复位线，与所述第六开关单元电连接，用于提供所述复位信号；
第二电源线，与所述发光元件的第二端连接，用于提供所述第二电源信号。
10.根据权利要求9所述的显示装置，其特征在于，
所述基板还具有环绕所述显示区设置的非显示区；
所述显示装置还包括位于所述非显示区的栅极驱动器，所述栅极驱动器与所述第一扫描线、所述第二扫描线、所述第三扫描线、所述第四扫描线及所述第五扫描线连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111425479.XA CN114093319A (zh) | 2021-11-26 | 2021-11-26 | 像素补偿电路、像素驱动方法及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111425479.XA CN114093319A (zh) | 2021-11-26 | 2021-11-26 | 像素补偿电路、像素驱动方法及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114093319A true CN114093319A (zh) | 2022-02-25 |
Family
ID=80305080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111425479.XA Pending CN114093319A (zh) | 2021-11-26 | 2021-11-26 | 像素补偿电路、像素驱动方法及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114093319A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115171608A (zh) * | 2022-09-08 | 2022-10-11 | 惠科股份有限公司 | 驱动电路、驱动方法及显示面板 |
| CN116469346A (zh) * | 2023-04-20 | 2023-07-21 | 惠科股份有限公司 | 显示面板和显示终端 |
| WO2024077961A1 (zh) * | 2022-10-12 | 2024-04-18 | 惠科股份有限公司 | 像素驱动电路及其驱动方法和显示装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN202948704U (zh) * | 2012-12-24 | 2013-05-22 | 北京京东方光电科技有限公司 | 像素电路及显示装置 |
| CN103400552A (zh) * | 2013-05-30 | 2013-11-20 | 友达光电股份有限公司 | 像素及其像素电路 |
| CN105469745A (zh) * | 2016-01-29 | 2016-04-06 | 深圳市华星光电技术有限公司 | 像素补偿电路、方法、扫描驱动电路及平面显示装置 |
| CN106652908A (zh) * | 2017-01-05 | 2017-05-10 | 上海天马有机发光显示技术有限公司 | 有机发光显示面板及其驱动方法、有机发光显示装置 |
| CN106652904A (zh) * | 2017-03-17 | 2017-05-10 | 京东方科技集团股份有限公司 | 像素驱动电路及其驱动方法、显示装置 |
| CN106803417A (zh) * | 2017-03-02 | 2017-06-06 | 深圳市华星光电技术有限公司 | 像素补偿电路及驱动方法、显示装置 |
| CN107680530A (zh) * | 2017-09-28 | 2018-02-09 | 深圳市华星光电半导体显示技术有限公司 | 像素补偿电路、扫描驱动电路及显示面板 |
-
2021
- 2021-11-26 CN CN202111425479.XA patent/CN114093319A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN202948704U (zh) * | 2012-12-24 | 2013-05-22 | 北京京东方光电科技有限公司 | 像素电路及显示装置 |
| CN103400552A (zh) * | 2013-05-30 | 2013-11-20 | 友达光电股份有限公司 | 像素及其像素电路 |
| CN105469745A (zh) * | 2016-01-29 | 2016-04-06 | 深圳市华星光电技术有限公司 | 像素补偿电路、方法、扫描驱动电路及平面显示装置 |
| CN106652908A (zh) * | 2017-01-05 | 2017-05-10 | 上海天马有机发光显示技术有限公司 | 有机发光显示面板及其驱动方法、有机发光显示装置 |
| CN106803417A (zh) * | 2017-03-02 | 2017-06-06 | 深圳市华星光电技术有限公司 | 像素补偿电路及驱动方法、显示装置 |
| CN106652904A (zh) * | 2017-03-17 | 2017-05-10 | 京东方科技集团股份有限公司 | 像素驱动电路及其驱动方法、显示装置 |
| US20190156750A1 (en) * | 2017-03-17 | 2019-05-23 | Boe Technology Group Co., Ltd. | Pixel driving circuit and driving method of the same, display apparatus |
| CN107680530A (zh) * | 2017-09-28 | 2018-02-09 | 深圳市华星光电半导体显示技术有限公司 | 像素补偿电路、扫描驱动电路及显示面板 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115171608A (zh) * | 2022-09-08 | 2022-10-11 | 惠科股份有限公司 | 驱动电路、驱动方法及显示面板 |
| US11967281B2 (en) | 2022-09-08 | 2024-04-23 | HKC Corporation Limited | Driving circuit, driving method, and display panel |
| WO2024077961A1 (zh) * | 2022-10-12 | 2024-04-18 | 惠科股份有限公司 | 像素驱动电路及其驱动方法和显示装置 |
| CN116469346A (zh) * | 2023-04-20 | 2023-07-21 | 惠科股份有限公司 | 显示面板和显示终端 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11881176B2 (en) | Pixel circuit, display panel, display device, and driving method | |
| CN110660360B (zh) | 像素电路及其驱动方法、显示面板 | |
| CN108206008B (zh) | 像素电路、驱动方法、电致发光显示面板及显示装置 | |
| US9747839B2 (en) | Pixel driving circuit, driving method, array substrate and display apparatus | |
| CN106991968B (zh) | 像素补偿电路及补偿方法、显示装置 | |
| US10984711B2 (en) | Pixel driving circuit, display panel and driving method | |
| US20190066580A1 (en) | Pixel circuit, driving method thereof, and display device | |
| EP3654324A1 (en) | Amoled pixel driving circuit and pixel driving method | |
| CN114093319A (zh) | 像素补偿电路、像素驱动方法及显示装置 | |
| CN108389551B (zh) | 一种像素电路及其驱动方法、显示装置 | |
| CN114550653B (zh) | 像素驱动电路以及显示装置 | |
| CN113035133A (zh) | 像素驱动电路、像素驱动电路的驱动方法和显示面板 | |
| CN107369412B (zh) | 一种像素电路及其驱动方法、显示装置 | |
| US20090309865A1 (en) | Image Display Device | |
| CN110010076B (zh) | 像素电路及其驱动方法、显示基板、显示装置 | |
| CN113096593A (zh) | 像素单元、阵列基板与显示终端 | |
| CN114627817A (zh) | 像素电路、像素驱动方法及显示装置 | |
| EP4303861A1 (en) | Pixel circuit, pixel driving method, and display device | |
| US20240038174A1 (en) | Pixel drive circuit and display panel | |
| CN111354315B (zh) | 显示面板及显示装置、像素驱动方法 | |
| CN114093320A (zh) | 像素电路、像素驱动方法及显示装置 | |
| CN114664253B (zh) | 像素电路、像素驱动方法及显示装置 | |
| CN113658554B (zh) | 像素驱动电路、像素驱动方法及显示装置 | |
| CN113192458B (zh) | 一种像素电路及其驱动方法、显示面板 | |
| US20210407415A1 (en) | Pixel driving circuit and display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220225 |
|
| RJ01 | Rejection of invention patent application after publication |