CN113035133A - 像素驱动电路、像素驱动电路的驱动方法和显示面板 - Google Patents
像素驱动电路、像素驱动电路的驱动方法和显示面板 Download PDFInfo
- Publication number
- CN113035133A CN113035133A CN202110326818.2A CN202110326818A CN113035133A CN 113035133 A CN113035133 A CN 113035133A CN 202110326818 A CN202110326818 A CN 202110326818A CN 113035133 A CN113035133 A CN 113035133A
- Authority
- CN
- China
- Prior art keywords
- module
- transistor
- driving
- pole
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
- G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of El Displays (AREA)
Abstract
本发明公开了一种像素驱动电路、像素驱动电路的驱动方法和显示面板。像素驱动电路包括:驱动模块,用于向发光模块提供驱动电流,发光模块用于响应驱动电流发光;数据写入模块,用于向驱动模块提供数据电压;存储模块,用于维持驱动模块的电位;补偿抑制模块,用于补偿驱动模块的阈值电压以及抑制驱动模块的漏电流;初始化模块,用于通过补偿抑制模块对驱动模块初始化。补偿抑制模块能够降低驱动模块的控制端通过补偿抑制模块的漏电流,进而可以改善驱动模块控制端的漏电流现象。同时可以避免驱动模块与初始化模块之间形成漏电流通路,进一步地减小了驱动模块控制端的漏电流现象,有利于提高像素驱动电路的稳定性,从而提高了显示面板的显示画质。
Description
技术领域
本发明实施例涉及显示技术领域,尤其涉及一种像素驱动电路、像素驱动电路的驱动方法和显示面板。
背景技术
有源矩阵有机发光二极管(Active-matrix organic light emitting diode,AMOLED)显示面板由于在显示色彩饱和度、功耗和弯折等方面优胜于液晶显示面板,已经广泛应用于显示领域。在AMOLED显示面板显示的过程中,像素驱动电路驱动发光器件发光。现有技术中,像素驱动电路包括驱动晶体管,驱动晶体管的栅极具有漏电流的现象,稳定性比较差,导致发光器件的发光亮度不稳定,进而影响AMOLED显示面板的显示画质。
发明内容
本发明提供一种像素驱动电路、像素驱动电路的驱动方法和显示面板,以提高像素驱动电路的稳定性,从而提高了显示面板的显示画质。
第一方面,本发明实施例提供了一种像素驱动电路,包括:
驱动模块,用于向发光模块提供驱动电流,所述发光模块用于响应所述驱动电流发光;
数据写入模块,用于向所述驱动模块提供数据电压;
存储模块,用于维持所述驱动模块的电位;
补偿抑制模块,用于补偿所述驱动模块的阈值电压以及抑制所述驱动模块的漏电流;
初始化模块,用于通过所述补偿抑制模块对所述驱动模块初始化。
可选地,所述补偿抑制模块包括第一晶体管;
所述第一晶体管包括沟道区、第一栅极、第二栅极、第一极和第二极;所述第一栅极在所述沟道区的正投影与所述第二栅极在所述沟道区的正投影交叠;所述第一栅极与第一扫描信号输入端连接,所述第二栅极与第二扫描信号输入端连接,所述第一极与所述驱动模块的控制端连接,所述第二极与所述驱动模块的第一端连接。
可选地,所述第一晶体管包括两个子晶体管;
每一所述子晶体管均包括顶栅、底栅、第一子极和第二子极;每一所述子晶体管的顶栅连接,并作为所述第一晶体管的第一栅极,每一所述子晶体管的底栅连接,并作为所述第一晶体管的第二栅极,每一所述子晶体管的第一子极和第二子极串联,第一个所述子晶体管的第一子极作为所述第一晶体管的第一极,第二个所述子晶体管的第二子极作为所述第一晶体管的第二极。
可选地,所述第一晶体管为低温多晶硅薄膜晶体管。
可选地,像素驱动电路还包括发光控制模块;所述发光控制模块与所述驱动模块和所述发光模块连接,所述初始化模块还用于通过所述发光控制模块对所述发光模块初始化。
可选地,所述发光控制模块包括第二晶体管;
所述第二晶体管的栅极与第一发光控制信号输入端连接,所述第二晶体管的第一极与所述驱动模块的第一端连接,所述第二晶体管的第二极与所述发光模块连接。
可选地,像素驱动电路还包括第六晶体管;所述驱动模块包括第三晶体管,所述存储模块包括存储电容,所述数据写入模块包括第四晶体管,所述初始化模块包括第五晶体管;所述发光模块包括发光器件;
所述第三晶体管的栅极作为所述驱动模块的控制端,所述第三晶体管的第一极作为所述驱动模块的第一端;所述第三晶体管的第二极作为所述驱动模块的第二端,所述存储电容的第一极与所述驱动模块的控制端连接,所述存储电容的第二极与第一电源信号输入端连接,所述第四晶体管的栅极与所述第二扫描信号输入端连接,所述第四晶体管的第一极与数据电压信号输入端连接,所述第四晶体管的第二极与所述驱动模块的第二端连接,所述第五晶体管的栅极与所述第一扫描信号输入端连接,所述第五晶体管的第一极与初始化信号输入端连接,所述第五晶体管的第二极与所述驱动模块的第一端连接,所述第六晶体管的栅极与第二发光控制信号输入端连接,所述第六晶体管的第一极与所述第一电源信号输入端连接,所述第六晶体管的第二极与所述驱动模块的第二端连接,所述发光器件的阳极与所述第二晶体管的第二极连接,所述发光器件的阴极与第二电源信号输入端连接。
第二方面,本发明实施例还提供了一种像素驱动电路的驱动方法,用于驱动第一方面提供的像素驱动电路;包括:
在初始化阶段,初始化模块通过补偿抑制模块对驱动模块初始化;
在数据写入阶段,数据写入模块向所述驱动模块提供数据电压,同时所述补偿抑制模块补偿所述驱动模块的阈值电压,存储模块维持所述驱动模块的电位;
在发光阶段,所述补偿抑制模块抑制所述驱动模块的漏电流,同时所述驱动模块向发光模块提供驱动电流,所述响应所述驱动电流发光。
可选地,所述像素驱动电路还包括发光控制模块;所述方法还包括:
在所述初始化阶段,所述初始化模块还通过所述发光控制模块对所述发光模块初始化。
第三方面,本发明实施例还提供了一种显示面板,包括第一方面提供的像素驱动电路。
本发明通过补偿抑制模块为初始化信号提供通路,实现驱动模块的初始化,以及补偿抑制模块为数据电压提供通路,实现数据电压的写入,从而实现了像素驱动电路的初始化过程以及数据写入及阈值补偿。然后在发光阶段,补偿抑制模块处于深度断路状态,此时补偿抑制模块能够通过的关断电流很小,从而可以降低驱动模块的控制端通过补偿抑制模块的漏电流,进而可以改善驱动模块控制端的漏电流现象。同时初始化模块通过补偿抑制模块与驱动模块连接,从而可以避免驱动模块与初始化模块之间形成漏电流通路,进一步地减小了驱动模块控制端的漏电流现象,有利于提高像素驱动电路的稳定性,从而提高了显示面板的显示画质。
附图说明
图1为现有技术提供的一种像素驱动电路的结构示意图;
图2为现有技术提供的另一种像素驱动电路的结构示意图;
图3为本发明实施例提供的一种像素驱动电路的结构示意图;
图4为本发明实施例提供的另一种像素驱动电路的结构示意图;
图5为本发明实施例提供的一种第一晶体管的结构示意图;
图6为本发明实施例提供的另一种像素驱动电路的结构示意图;
图7为本发明实施例提供的另一种像素驱动电路的结构示意图;
图8为本发明实施例提供的另一种像素驱动电路的结构示意图;
图9为图8提供的像素驱动电路对应的一种时序示意图;
图10为本发明实施例提供的一种像素驱动电路的驱动方法的流程示意图;
图11为本发明实施例提供的一种显示面板的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
图1为现有技术提供的一种像素驱动电路的结构示意图。如图1所示,该像素驱动电路包括开关晶体管M0、补偿晶体管M1、发光控制晶体管M2、初始化晶体管M3、驱动晶体管N0和存储电容Cs。初始化晶体管M3的栅极连接第一扫描线Scan1以接收第一扫描信号,源极连接到初始化信号线以接收初始化信号Vref,漏极连接到驱动晶体管N0的栅极。开关晶体管M0的栅极和补偿晶体管M1的栅极连接第二扫描线Scan2以接收第二扫描信号,源极连接到数据线以接收数据信号Vdata,漏极连接到驱动晶体管N0的源极。驱动晶体管N0的栅极与存储电容Cs的一端和补偿晶体管M1的源极电连接,源极连接到发光控制晶体管M2的漏极,漏极连接到OLED的正极端和补偿晶体管M1的漏极;发光控制晶体管M2的源极和存储电容Cs的另一端连接到第一电压端以接收第一电压Vdd(高电压),发光控制晶体管M2的栅极与第三扫描信号线Scan3电连接,OLED的负极端连接到第二电压端以接收第二电压Vss(低电压,例如接地电压)。在像素驱动电路工作的过程中,可以通过第一扫描线Scan1施加第一扫描信号以开启初始化晶体管M3,初始化信号线提供的初始化信号Vref通过初始化晶体管M3后对驱动晶体管N0的栅极进行初始化。然后通过第二扫描线Scan2施加第二扫描信号以开启开关晶体管M0和补偿晶体管M1,此时数据驱动电路通过数据线送入的数据信号Vdata将经由开关晶体管M0和补偿晶体管M1对存储电容Cs充电,由此将数据信号Vdata与驱动晶体管N0的阈值电压的差值存储在存储电容Cs中,通过第三扫描线Scan3施加的第三扫描信号开启发光控制晶体管M2时,驱动晶体管N0形成驱动电流驱动OLED发光。
在上述工作过程中,驱动晶体管N0形成驱动电流驱动OLED发光时,补偿晶体管M1和初始化晶体管M3关断,避免驱动晶体管N0的栅极漏电流导致驱动晶体管N0形成的驱动电流不稳定。而由于晶体管的结构限制,补偿晶体管M1和初始化晶体管M3在关断时仍然存在一定的漏电流,导致驱动晶体管N0形成的驱动电流不稳定,OLED发光的亮度发生变化,影响显示面板的显示画质。图2为现有技术提供的另一种像素驱动电路的结构示意图。如图2所示,还可以将补偿晶体管M1和初始化晶体管M3设置为串联的双栅晶体管,此时可以部分降低驱动晶体管N0的栅极漏电流,当像素驱动电路在低刷新率下工作时,驱动晶体管N0的栅极漏电流仍然比较明显,容易造成OLED发光的亮度不稳定。另外,还可以将补偿晶体管M1和初始化晶体管M3设置为铟镓锌氧化物(indium gallium zinc oxide,IGZO)晶体管,用于减小驱动晶体管N0的栅极漏电流,此时补偿晶体管M1和初始化晶体管M3的占用空间比较大,使得像素驱动电路的占用空间比较大,不利于显示面板提高像素密度。
针对上述技术问题,本发明实施例提供了一种像素驱动电路。图3为本发明实施例提供的一种像素驱动电路的结构示意图。如图3所示,该像素驱动电路包括:
驱动模块10,用于向发光模块60提供驱动电流,发光模块60用于响应驱动电流发光;
数据写入模块20,用于向驱动模块提供数据电压;
存储模块30,用于维持驱动模块的电位;
补偿抑制模块40,用于补偿驱动模块的阈值电压以及抑制驱动模块的漏电流;
初始化模块50,用于通过补偿抑制模块对驱动模块初始化。
具体地,如图3所示,补偿抑制模块40具有第一控制端C1和第二控制端C2,第一控制端C1和第二控制端C2可以控制补偿抑制模块40的状态。当第一控制端C1和第二控制端C2均控制补偿抑制模块40关断时,补偿抑制模块40为断路状态,此时补偿抑制模块40能够通过的关断电流很小。当第一控制端C1和/或第二控制端C2控制补偿抑制模块40导通时,补偿抑制模块40为通路状态。数据写入模块20与数据电压信号输入端VDATA连接,初始化模块50与初始化信号输入端VREF连接。在一帧的显示时间内,像素驱动电路包括初始化阶段、数据写入阶段和发光阶段。在初始化阶段,初始化模块50提供初始化信号,第一控制端C1控制补偿抑制模块40导通,使补偿抑制模块40为通路状态,初始化信号通过补偿抑制模块40传输至驱动模块10的控制端,对驱动模块10的控制端进行初始化,使得驱动模块10处于通路状态。在数据写入阶段,第二控制端C2控制补偿抑制模块40导通,使补偿抑制模块40为通路状态,数据写入模块20提供数据电压通过驱动模块10以及补偿抑制模块40传输至驱动模块10的控制端,实现了数据电压的写入以及驱动模块10的阈值电压补偿。在发光阶段,驱动模块10根据阈值补偿后的数据电压向发光模块60提供驱动电流,发光模块60响应驱动电流发光。在发光阶段时,第一控制端C1和第二控制端C2同时控制补偿抑制模块40关断,使补偿抑制模块40处于深度断路状态,从而可以降低驱动模块10的控制端通过补偿抑制模块40的漏电流,进而可以改善驱动模块10控制端的漏电流现象。同时初始化模块50通过补偿抑制模块40与驱动模块10连接,从而可以避免驱动模块10与初始化模块50之间形成漏电流通路,进一步地减小了驱动模块10控制端的漏电流现象,有利于提高像素驱动电路的稳定性,从而提高了显示面板的显示画质。
图4为本发明实施例提供的另一种像素驱动电路的结构示意图,图5为本发明实施例提供的一种第一晶体管的结构示意图。如图4和图5所示,补偿抑制模块40包括第一晶体管T1;第一晶体管T1包括沟道区SD、第一栅极G1、第二栅极G2、第一极P1和第二极P2;第一栅极G1在沟道区SD的正投影与第二栅极G2在沟道区SD的正投影交叠;第一栅极G1与第一扫描信号输入端S1连接,第二栅极G2与第二扫描信号输入端S2连接,第一极P1与驱动模块10的控制端连接,第二极P2与驱动模块10的第一端连接。
具体地,如图4和图5所示,补偿抑制模块40的第一控制端C1可以为第一晶体管T1的第一栅极G1,第二控制端C2可以为第一晶体管T1的第二栅极G2。第一栅极G1在沟道区SD的正投影与第二栅极G2在沟道区SD的正投影交叠,使得第一晶体管T1可以在第一栅极G1和第二栅极G2的控制下导通或关断,同时增强了第一晶体管T1的栅控能力,当第一栅极G1和第二栅极G2同时控制第一晶体管T1关断时,第一晶体管T1的关断效果好,通过第一晶体管T1的关断电流比较小。同时,初始化模块50的控制端与第一扫描信号输入端S1连接,数据写入模块20的控制端与第二扫描信号输入端S2连接。在像素驱动电路的初始化阶段,第一扫描信号输入端S1提供的第一扫描信号控制初始化模块50和第一晶体管T1导通,初始化模块50提供的初始化信号通过第一晶体管T1传输至驱动模块10的控制端,对驱动模块10的控制端进行初始化,使得驱动模块10处于通路状态。在数据写入阶段,第二扫描信号输入端S2提供的第二扫描信号控制数据写入模块20和第一晶体管T1导通,数据写入模块20提供的数据电压通过驱动模块10和第一晶体管T1传输至驱动模块10的控制端,实现了数据电压的写入以及驱动模块10的阈值电压补偿。在发光阶段,第一扫描信号输入端S1提供的第一扫描信号和第二扫描信号输入端S2提供的第二扫描信号同时控制第一晶体管T1关断,使得流过第一晶体管T1的关断电流比较小,即驱动模块10的控制端通过第一晶体管T1的漏电流,进而可以改善驱动模块10控制端的漏电流现象。同时初始化模块50通过第一晶体管T1与驱动模块10连接,从而可以避免驱动模块10与初始化模块50之间形成漏电流通路,进一步地减小了驱动模块10控制端的漏电流现象,有利于提高像素驱动电路的稳定性,从而提高了显示面板的显示画质。
图6为本发明实施例提供的另一种像素驱动电路的结构示意图,如图6所示,第一晶体管T1包括两个子晶体管T11;每一子晶体管T11均包括顶栅、底栅、第一子极和第二子极;每一子晶体管T11的顶栅连接,并作为第一晶体管T1的第一栅极G1,每一子晶体管T11的底栅连接,并作为第一晶体管T1的第二栅极G2,每一子晶体管T11的第一子极和第二子极串联,第一个子晶体管T11的第一子极作为第一晶体管T1的第一极P1,第二个子晶体管T11的第二子极作为第一晶体管T1的第二极P2。
具体地,图6与图4的不同之处在于,第一晶体管T1包括两个串联的子晶体管T11。每个子晶体管T11均可以通过顶栅和底栅共同控制导通或关断,从而增强了每个子晶体管T11的栅控能力。同时两个子晶体管T11串联,可以在发光阶段进一步地通过两个子晶体管T11同时关断驱动模块10控制端的漏电流通路,进一步地改善驱动模块10控制端的漏电流现象。
在上述各技术方案的基础上,第一晶体管为低温多晶硅薄膜晶体管。
具体地,第一晶体管具有第一栅极和第二栅极,通过第一栅极和第二栅极同时控制第一晶体管的关断,可以降低第一晶体管的关断电流。同时设置第一晶体管为低温多晶硅薄膜晶体管,可以避免第一晶体管占用比较大的空间,有利于提高显示面板的像素密度。
图7为本发明实施例提供的另一种像素驱动电路的结构示意图,如图7所示,像素驱动电路还包括发光控制模块70;发光控制模块70与驱动模块10和发光模块60连接,初始化模块50还用于通过发光控制模块70对发光模块60初始化。
具体地,如图7所示,发光控制模块70连接于驱动模块10和发光模块60之间,发光控制模块70的控制端与第一发光控制信号输入端EM1连接。在初始化阶段,第一发光控制信号输入端EM1提供的第一发光控制信号控制发光控制模块70处于通路状态,初始化模块50提供的初始化信号通过发光控制模块70传输至发光模块60,使得初始化信号可以同时对发光模块60进行初始化,从而避免额外设置对发光模块60进行初始化的模块,减少了像素驱动电路的占用空间,从而有利于提高显示面板的像素密度。另外,在发光阶段,第一发光控制信号输入端EM1提供的第一发光控制信号控制发光控制模块70处于通路状态,驱动模块10形成的驱动电流通过发光控制模块70传输至发光模块60,发光模块60响应驱动电流发光。
继续参考图7,发光控制模块70包括第二晶体管T2;第二晶体管T2的栅极与第一发光控制信号输入端EM1连接,第二晶体管T2的第一极与驱动模块10的第一端连接,第二晶体管T2的第二极与发光模块60连接。
具体地,如图7所示,第二晶体管T2示例性地可以为P型晶体管,第二晶体管T2的栅极作为发光控制模块70的控制端。在初始化阶段,第一发光控制信号输入端EM1提供的第一发光控制信号为低电平,第二晶体管T2导通,初始化模块50提供的初始化电压通过第二晶体管T2传输至发光模块60,对发光模块60进行初始化。而且,在发光阶段,第二晶体管T2仍导通,驱动模块10形成的驱动电流通过发光控制模块70传输至发光模块60,发光模块60响应驱动电流发光。
图8为本发明实施例提供的另一种像素驱动电路的结构示意图,如图8所示,像素驱动电路还包括第六晶体管T6;驱动模块10包括第三晶体管T3,存储模块30包括存储电容C1,数据写入模块20包括第四晶体管T4,初始化模块50包括第五晶体管T5;发光模块60包括发光器件D1;第三晶体管T3的栅极作为驱动模块10的控制端,第三晶体管T3的第一极作为驱动模块10的第一端;第三晶体管T3的第二极作为驱动模块10的第二端,存储电容C1的第一极与驱动模块10的控制端连接,存储电容C2的第二极与第一电源信号输入端VDD连接,第四晶体管T4的栅极与第二扫描信号输入端S2连接,第四晶体管T4的第一极与数据电压信号输入端VDATA连接,第四晶体管T4的第二极与驱动模块10的第二端连接,第五晶体管T5的栅极与第一扫描信号输入端S1连接,第五晶体管T5的第一极与初始化信号输入端VREF连接,第五晶体管T5的第二极与驱动模块10的第一端连接,第六晶体管T6的栅极与第二发光控制信号输入端EM2连接,第六晶体管T6的第一极与第一电源信号输入端VDD连接,第六晶体管T6的第二极与驱动模块10的第二端连接,发光器件D1的阳极与第二晶体管T2的第二极连接,发光器件D1的阴极与第二电源信号输入端VSS连接。
具体地,第六晶体管T6用于在发光阶段导通,使得第三晶体管T3提供的驱动电流能够形成通路,并传输至发光器件D1,驱动发光器件D1发光。第一晶体管T1至第六晶体管T6均为低温多晶硅薄膜晶体管,相对于现有技术中的7T1C,在保证像素驱动电路能够实现第三晶体管T3的栅极初始化、发光器件D1的阳极初始化以及阈值补偿等功能的基础上,不仅能够减少晶体管的数量,减少了像素驱动电路的占用空间,同时可以改善第三晶体管T3的栅极漏电流现象,有利于提高像素驱动电路的稳定性,从而提高了显示面板的显示画质。
图9为图8提供的像素驱动电路对应的一种时序示意图。其中,s1为第一扫描信号输入端S1提供的第一扫描信号的时序,s2为第二扫描信号输入端S2提供的第二扫描信号的时序,em1为第一发光控制信号输入端EM1提供的第一发光控制信号的时序,em2为第二发光控制信号输入端EM2提供的第二发光控制信号的时序。图8中示例性地示出了晶体管为P型晶体管,以下结合图8和图9说明像素驱动电路的工作过程。
在初始化阶段t1,s1为低电平,em1为低电平,s2为高电平,em2为高电平,此时第一晶体管T1、第二晶体管T2和第五晶体管T5导通,第四晶体管T4和第六晶体管T6截止。初始化信号输入端VREF提供的初始化信号通过第五晶体管T5和第一晶体管T1传输至第三晶体管T3的栅极,同时通过第五晶体管T5和第二晶体管T2传输至发光器件D1的阳极,对第三晶体管T3的栅极和发光器件D1的阳极进行初始化。在初始化阶段t1中,只需一个第五晶体管T5,并复用第一晶体管T1和第二晶体管T2实现第三晶体管T3的栅极和发光器件D1的阳极初始化,从而减少了像素驱动电路中晶体管的设置,减小了像素驱动电路的占用空间,有利于提高显示面板的像素密度。在初始化阶段t1后,第三晶体管T3的栅极为低电平,第三晶体管T3处于导通状态。
在数据写入阶段t2,s1为高电平,em1为高电平,s2为低电平,em2为高电平,此时第一晶体管T1和第四晶体管T4导通,第二晶体管T2、第五晶体管T5和第六晶体管T6截止。数据电压信号输入端VDATA提供的数据电压通过第四晶体管T4、第三晶体管T3和第一晶体管T1传输至第三晶体管T3的栅极,直至第三晶体管T3截止,实现数据电压的写入以及第三晶体管T3的阈值补偿。在数据写入阶段t2结束后,第三晶体管T3的栅极电位为vdata+vth。其中,vdata为数据电压,vth为第三晶体管T3的阈值电压。
在发光阶段t3,s1为高电平,em1为低电平,s2为高电平,em2为低电平,此时第四晶体管T4和第五晶体管T5截止,第一晶体管T1在第一扫描信号和第二扫描信号的共同作用下截止,第一晶体管T1的关断电流很小,从而可以避免第三晶体管T3的栅极具有较大的漏电流,改善了第三晶体管T3漏电流现象。而且阻断了第三晶体管T3的栅极通过第五晶体管T5漏电的路径,进一步地改善了第三晶体管T3的栅极的漏电流现象。同时第二晶体管T2和第六晶体管T6导通,第一电源信号输入端VDD提供的第一电源信号传输至第三晶体管T3的第二极,控制第三晶体管T3导通,第三晶体管T3根据第二极电位和栅极电位形成驱动电流,此时驱动电流I与Vgs-vth=(Vg-Vs-vth)=vdata+vth-vdd-vth=vdata-vdd成正相关,从而避免了第三晶体管T3的阈值电压对驱动电流的影响。
需要说明的是,第一发光控制信号和第二发光控制信号均可以由显示面板的发光控制驱动电路产生并提供。示例性地,发光控制驱动电路包括n级移位寄存器,每级移位寄存器与一行像素驱动电路连接,用于为像素驱动电路提供发光控制信号。当像素驱动电路位于第i行时,第一发光控制信号可以由第i+1级移位寄存器提供,第二发光控制信号可以由第i级移位寄存器提供,其中,i为大于或等于1且小于n的整数,从而可以避免额外设置发光控制驱动电路,有利于实现显示面板的窄边框。
本发明实施例还提供一种像素驱动电路的驱动方法,用于驱动本发明任意实施例提供的像素驱动电路。图10为本发明实施例提供的一种像素驱动电路的驱动方法的流程示意图。如图10所示,该像素驱动电路的驱动方法包括:
S110、在初始化阶段,初始化模块通过补偿抑制模块对驱动模块初始化;
S120、在数据写入阶段,数据写入模块向驱动模块提供数据电压,同时补偿抑制模块补偿驱动模块的阈值电压,存储模块维持驱动模块的电位;
S130、在发光阶段,补偿抑制模块抑制驱动模块的漏电流,同时驱动模块向发光模块提供驱动电流,响应驱动电流发光。
本实施例的技术方案,通过在初始化阶段和数据写入阶段,补偿抑制模块处于通路状态,从而为初始化信号和数据电压提供通路,从而实现了像素驱动电路的初始化过程以及数据写入及阈值补偿。然后在发光阶段,补偿抑制模块处于深度断路状态,此时补偿抑制模块能够通过的关断电流很小,从而可以降低驱动模块的控制端通过补偿抑制模块的漏电流,进而可以改善驱动模块控制端的漏电流现象。同时初始化模块通过补偿抑制模块与驱动模块连接,从而可以避免驱动模块与初始化模块之间形成漏电流通路,进一步地减小了驱动模块控制端的漏电流现象,有利于提高像素驱动电路的稳定性,从而提高了显示面板的显示画质。
在上述技术方案的基础上,像素驱动电路还包括发光控制模块;方法还包括:
在初始化阶段,初始化模块还通过发光控制模块对发光模块初始化。
具体地,在初始化阶段,发光控制模块处于导通状态,初始化模块提供的初始化信号可以通过发光控制模块传输至发光模块,从而可以实现对发光模块的初始化,此时可以避免额外设置对发光模块进行初始化的模块,减少了像素驱动电路的占用空间,从而有利于提高显示面板的像素密度。
本发明实施例还提供一种显示面板。图11为本发明实施例提供的一种显示面板的结构示意图。如图11所示,该显示面板包括本发明任意实施例提供的像素驱动电路101。
具体地,显示面板包括基板100以及位于基板100上的多个像素驱动电路101,显示面板还可以包括位于基板100上的多条扫描信号线102和多条数据信号线103,像素驱动电路101可以设置于扫描信号线102与数据信号线103交叉设置形成的空间内,像素驱动电路101可以在与之电连接的扫描信号线102输入的扫描信号的作用下,连通与之对应电连接的数据信号线103,数据信号线103向对应的像素驱动电路101传输数据电压,依此实现显示面板的显示功能。
像素驱动电路101为本发明任意实施例提供的像素驱动电路,因此具备本发明任意实施例提供像素驱动电路相同的有益效果,此处不再赘述。显示面板可以是手机、平板电脑、电视机、显示器、笔记本电脑、数码相框等任何具有显示功能的产品或部件。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种像素驱动电路,其特征在于,包括:
驱动模块,用于向发光模块提供驱动电流,所述发光模块用于响应所述驱动电流发光;
数据写入模块,用于向所述驱动模块提供数据电压;
存储模块,用于维持所述驱动模块的电位;
补偿抑制模块,用于补偿所述驱动模块的阈值电压以及抑制所述驱动模块的漏电流;
初始化模块,用于通过所述补偿抑制模块对所述驱动模块初始化。
2.根据权利要求1所述的像素驱动电路,其特征在于,所述补偿抑制模块包括第一晶体管;
所述第一晶体管包括沟道区、第一栅极、第二栅极、第一极和第二极;所述第一栅极在所述沟道区的正投影与所述第二栅极在所述沟道区的正投影交叠;所述第一栅极与第一扫描信号输入端连接,所述第二栅极与第二扫描信号输入端连接,所述第一极与所述驱动模块的控制端连接,所述第二极与所述驱动模块的第一端连接。
3.根据权利要求2所述的像素驱动电路,其特征在于,所述第一晶体管包括两个子晶体管;
每一所述子晶体管均包括顶栅、底栅、第一子极和第二子极;每一所述子晶体管的顶栅连接,并作为所述第一晶体管的第一栅极,每一所述子晶体管的底栅连接,并作为所述第一晶体管的第二栅极,每一所述子晶体管的第一子极和第二子极串联,第一个所述子晶体管的第一子极作为所述第一晶体管的第一极,第二个所述子晶体管的第二子极作为所述第一晶体管的第二极。
4.根据权利要求2或3所述的像素驱动电路,其特征在于,所述第一晶体管为低温多晶硅薄膜晶体管。
5.根据权利要求2或3所述的像素驱动电路,其特征在于,还包括发光控制模块;所述发光控制模块与所述驱动模块和所述发光模块连接,所述初始化模块还用于通过所述发光控制模块对所述发光模块初始化。
6.根据权利要求5所述的像素驱动电路,其特征在于,所述发光控制模块包括第二晶体管;
所述第二晶体管的栅极与第一发光控制信号输入端连接,所述第二晶体管的第一极与所述驱动模块的第一端连接,所述第二晶体管的第二极与所述发光模块连接。
7.根据权利要求6所述的像素驱动电路,其特征在于,还包括第六晶体管;所述驱动模块包括第三晶体管,所述存储模块包括存储电容,所述数据写入模块包括第四晶体管,所述初始化模块包括第五晶体管;所述发光模块包括发光器件;
所述第三晶体管的栅极作为所述驱动模块的控制端,所述第三晶体管的第一极作为所述驱动模块的第一端;所述第三晶体管的第二极作为所述驱动模块的第二端,所述存储电容的第一极与所述驱动模块的控制端连接,所述存储电容的第二极与第一电源信号输入端连接,所述第四晶体管的栅极与所述第二扫描信号输入端连接,所述第四晶体管的第一极与数据电压信号输入端连接,所述第四晶体管的第二极与所述驱动模块的第二端连接,所述第五晶体管的栅极与所述第一扫描信号输入端连接,所述第五晶体管的第一极与初始化信号输入端连接,所述第五晶体管的第二极与所述驱动模块的第一端连接,所述第六晶体管的栅极与第二发光控制信号输入端连接,所述第六晶体管的第一极与所述第一电源信号输入端连接,所述第六晶体管的第二极与所述驱动模块的第二端连接,所述发光器件的阳极与所述第二晶体管的第二极连接,所述发光器件的阴极与第二电源信号输入端连接。
8.一种像素驱动电路的驱动方法,用于驱动权利要求1-7任一项所述的像素驱动电路;其特征在于,包括:
在初始化阶段,初始化模块通过补偿抑制模块对驱动模块初始化;
在数据写入阶段,数据写入模块向所述驱动模块提供数据电压,同时所述补偿抑制模块补偿所述驱动模块的阈值电压,存储模块维持所述驱动模块的电位;
在发光阶段,所述补偿抑制模块抑制所述驱动模块的漏电流,同时所述驱动模块向发光模块提供驱动电流,所述响应所述驱动电流发光。
9.根据权利要求8所述的像素驱动电路的驱动方法,其特征在于,所述像素驱动电路还包括发光控制模块;所述方法还包括:
在所述初始化阶段,所述初始化模块还通过所述发光控制模块对所述发光模块初始化。
10.一种显示面板,其特征在于,包括权利要求1-7任一项所述的像素驱动电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110326818.2A CN113035133A (zh) | 2021-03-26 | 2021-03-26 | 像素驱动电路、像素驱动电路的驱动方法和显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110326818.2A CN113035133A (zh) | 2021-03-26 | 2021-03-26 | 像素驱动电路、像素驱动电路的驱动方法和显示面板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113035133A true CN113035133A (zh) | 2021-06-25 |
Family
ID=76474222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110326818.2A Pending CN113035133A (zh) | 2021-03-26 | 2021-03-26 | 像素驱动电路、像素驱动电路的驱动方法和显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113035133A (zh) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113393806A (zh) * | 2021-06-30 | 2021-09-14 | 上海天马微电子有限公司 | 显示面板以及显示装置 |
CN113763880A (zh) * | 2021-09-18 | 2021-12-07 | 广州国显科技有限公司 | 像素电路、像素电路的驱动方法及显示装置 |
CN113870780A (zh) * | 2021-09-18 | 2021-12-31 | 合肥维信诺科技有限公司 | 像素电路及显示面板 |
CN114078430A (zh) * | 2021-12-09 | 2022-02-22 | 武汉华星光电半导体显示技术有限公司 | 像素电路及显示面板 |
CN114120909A (zh) * | 2021-12-07 | 2022-03-01 | 云谷(固安)科技有限公司 | 像素电路及显示面板 |
CN114822404A (zh) * | 2022-05-13 | 2022-07-29 | 北京奕斯伟计算技术有限公司 | 像素电路、时序控制方法、时序控制器及显示装置 |
CN114898694A (zh) * | 2022-05-19 | 2022-08-12 | 惠科股份有限公司 | 像素驱动电路及显示设备 |
CN116072076A (zh) * | 2023-02-13 | 2023-05-05 | 武汉天马微电子有限公司 | 显示面板及其驱动方法、显示装置 |
CN116110335A (zh) * | 2021-11-10 | 2023-05-12 | 乐金显示有限公司 | 显示装置、显示面板和显示驱动方法 |
WO2024045830A1 (zh) * | 2022-08-30 | 2024-03-07 | 武汉华星光电半导体显示技术有限公司 | 像素电路及显示面板 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110157126A1 (en) * | 2009-12-31 | 2011-06-30 | Bo-Yong Chung | Pixel circuit and organic light emitting diode display device using the same |
CN103544917A (zh) * | 2013-07-08 | 2014-01-29 | 京东方科技集团股份有限公司 | 发光二极管像素单元电路、其驱动方法及显示面板 |
CN105654901A (zh) * | 2016-03-15 | 2016-06-08 | 深圳市华星光电技术有限公司 | 液晶显示装置及其有机发光二极管的补偿电路 |
CN107316613A (zh) * | 2017-07-31 | 2017-11-03 | 上海天马有机发光显示技术有限公司 | 像素电路、其驱动方法、有机发光显示面板及显示装置 |
CN111462680A (zh) * | 2020-04-22 | 2020-07-28 | 昆山国显光电有限公司 | 像素电路及其驱动方法、显示面板和显示装置 |
CN111640393A (zh) * | 2020-06-30 | 2020-09-08 | 京东方科技集团股份有限公司 | 驱动方法、驱动电路及显示装置 |
CN111754919A (zh) * | 2020-06-29 | 2020-10-09 | 昆山国显光电有限公司 | 像素电路、显示面板及显示装置 |
CN111883063A (zh) * | 2020-07-17 | 2020-11-03 | 合肥维信诺科技有限公司 | 像素电路、显示面板及显示装置 |
CN111883043A (zh) * | 2020-07-30 | 2020-11-03 | 合肥维信诺科技有限公司 | 像素电路及其驱动方法、显示面板 |
CN112365842A (zh) * | 2020-12-02 | 2021-02-12 | 合肥维信诺科技有限公司 | 像素电路及其驱动方法和显示装置 |
CN112397029A (zh) * | 2020-11-17 | 2021-02-23 | 武汉华星光电半导体显示技术有限公司 | 像素驱动电路及ltpo显示面板 |
-
2021
- 2021-03-26 CN CN202110326818.2A patent/CN113035133A/zh active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110157126A1 (en) * | 2009-12-31 | 2011-06-30 | Bo-Yong Chung | Pixel circuit and organic light emitting diode display device using the same |
CN103544917A (zh) * | 2013-07-08 | 2014-01-29 | 京东方科技集团股份有限公司 | 发光二极管像素单元电路、其驱动方法及显示面板 |
CN105654901A (zh) * | 2016-03-15 | 2016-06-08 | 深圳市华星光电技术有限公司 | 液晶显示装置及其有机发光二极管的补偿电路 |
CN107316613A (zh) * | 2017-07-31 | 2017-11-03 | 上海天马有机发光显示技术有限公司 | 像素电路、其驱动方法、有机发光显示面板及显示装置 |
CN111462680A (zh) * | 2020-04-22 | 2020-07-28 | 昆山国显光电有限公司 | 像素电路及其驱动方法、显示面板和显示装置 |
CN111754919A (zh) * | 2020-06-29 | 2020-10-09 | 昆山国显光电有限公司 | 像素电路、显示面板及显示装置 |
CN111640393A (zh) * | 2020-06-30 | 2020-09-08 | 京东方科技集团股份有限公司 | 驱动方法、驱动电路及显示装置 |
CN111883063A (zh) * | 2020-07-17 | 2020-11-03 | 合肥维信诺科技有限公司 | 像素电路、显示面板及显示装置 |
CN111883043A (zh) * | 2020-07-30 | 2020-11-03 | 合肥维信诺科技有限公司 | 像素电路及其驱动方法、显示面板 |
CN112397029A (zh) * | 2020-11-17 | 2021-02-23 | 武汉华星光电半导体显示技术有限公司 | 像素驱动电路及ltpo显示面板 |
CN112365842A (zh) * | 2020-12-02 | 2021-02-12 | 合肥维信诺科技有限公司 | 像素电路及其驱动方法和显示装置 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113393806A (zh) * | 2021-06-30 | 2021-09-14 | 上海天马微电子有限公司 | 显示面板以及显示装置 |
CN113763880A (zh) * | 2021-09-18 | 2021-12-07 | 广州国显科技有限公司 | 像素电路、像素电路的驱动方法及显示装置 |
CN113870780A (zh) * | 2021-09-18 | 2021-12-31 | 合肥维信诺科技有限公司 | 像素电路及显示面板 |
CN116110335A (zh) * | 2021-11-10 | 2023-05-12 | 乐金显示有限公司 | 显示装置、显示面板和显示驱动方法 |
CN114120909A (zh) * | 2021-12-07 | 2022-03-01 | 云谷(固安)科技有限公司 | 像素电路及显示面板 |
CN114120909B (zh) * | 2021-12-07 | 2023-02-10 | 云谷(固安)科技有限公司 | 像素电路及显示面板 |
CN114078430A (zh) * | 2021-12-09 | 2022-02-22 | 武汉华星光电半导体显示技术有限公司 | 像素电路及显示面板 |
CN114822404A (zh) * | 2022-05-13 | 2022-07-29 | 北京奕斯伟计算技术有限公司 | 像素电路、时序控制方法、时序控制器及显示装置 |
CN114898694A (zh) * | 2022-05-19 | 2022-08-12 | 惠科股份有限公司 | 像素驱动电路及显示设备 |
US11749199B1 (en) | 2022-05-19 | 2023-09-05 | HKC Corporation Limited | Pixel driving circuit and display device |
WO2024045830A1 (zh) * | 2022-08-30 | 2024-03-07 | 武汉华星光电半导体显示技术有限公司 | 像素电路及显示面板 |
CN116072076A (zh) * | 2023-02-13 | 2023-05-05 | 武汉天马微电子有限公司 | 显示面板及其驱动方法、显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11881164B2 (en) | Pixel circuit and driving method thereof, and display panel | |
US11030959B2 (en) | Pixel circuit and driving method thereof, and display device | |
CN113035133A (zh) | 像素驱动电路、像素驱动电路的驱动方法和显示面板 | |
CN108206008B (zh) | 像素电路、驱动方法、电致发光显示面板及显示装置 | |
CN112863435B (zh) | 具有像素驱动电路的电致发光显示面板 | |
CN114222615B (zh) | 像素驱动电路及其驱动方法、显示面板 | |
CN110136650B (zh) | 像素电路、其驱动方法、阵列基板及显示装置 | |
US10535302B2 (en) | Pixel circuit, method for driving the same, and display apparatus | |
CN114514573B (zh) | 像素电路、驱动方法和显示装置 | |
CN109801592B (zh) | 像素电路及其驱动方法、显示基板 | |
CN110322842B (zh) | 一种像素驱动电路及显示装置 | |
US20230222966A1 (en) | Display panel and display device | |
WO2020052287A1 (zh) | 像素电路及其驱动方法、显示装置 | |
CN113257192B (zh) | 像素电路和显示装置 | |
CN114424280B (zh) | 像素电路、驱动方法和显示装置 | |
US11798473B2 (en) | Pixel driving circuit and display panel | |
WO2019174372A1 (zh) | 像素补偿电路、驱动方法、电致发光显示面板及显示装置 | |
CN115691411A (zh) | 像素电路及其驱动方法、显示装置 | |
CN112233621A (zh) | 一种像素驱动电路、显示面板及电子设备 | |
CN113066434A (zh) | 像素驱动电路及其驱动方法、显示面板 | |
CN114023262B (zh) | 像素驱动电路及显示面板 | |
US20220215799A1 (en) | Display panel, driving method thereof and display device | |
CN112365842A (zh) | 像素电路及其驱动方法和显示装置 | |
CN111369944A (zh) | 像素结构及其驱动方法、显示装置 | |
CN115023756B (zh) | 像素驱动电路及其驱动方法、显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210625 |