CN111883063A

CN111883063A - 像素电路、显示面板及显示装置

Info

Publication number: CN111883063A
Application number: CN202010693427.XA
Authority: CN
Inventors: 刘佳宝; 王中来; 刘兴华; 樊旭尧
Original assignee: Hefei Visionox Technology Co Ltd
Current assignee: Hefei Visionox Technology Co Ltd
Priority date: 2020-07-17
Filing date: 2020-07-17
Publication date: 2020-11-03
Anticipated expiration: 2040-07-17
Also published as: CN111883063B

Abstract

本发明实施例公开了一种像素电路、显示面板及显示装置，该像素电路包括驱动模块、数据写入模块、存储模块、发光模块和电压波动抑制模块；数据写入模块用于向驱动模块的控制端写入数据电压；存储模块用于存储写入驱动模块的控制端的电压；电压波动抑制模块连接于第一电源线和第二电源线之间，用于抑制第一电源线上的电压波动，第一电源线提供的电压经电压波动抑制模块输出至驱动模块，驱动模块根据控制端的电压驱动发光模块发光。本发明实施例提供的技术方案通过电压波动抑制模块抑制第一电源线提供的电压中的扰动信号，能够抑制第一电源线上的电压波动，进而减小了驱动模块输出的驱动电流的波动，有利于提高发光模块的发光均匀性，改善显示效果。

Description

像素电路、显示面板及显示装置

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种像素电路、显示面板及显示装置。

背景技术

有机电致发光二极管(Organic Light Emitting Diode，OLED)显示装置具有低功耗、生产成本低和自发光等特点，成为当前领域研究热点。

现有显示装置通常包括像素电路，其中，像素电路包括驱动晶体管，驱动晶体管与电源线连接，电源线为驱动晶体管提供电源电压；向驱动晶体管的栅极写入数据电压，在电源电压的作用下，驱动晶体管生成驱动电流以驱动发光器件发光。一般情况下，电源电压不可避免会存在扰动信号，使得电源电压产生波动，进而影响驱动电流的稳定，造成显示装置发光不均的现象。

发明内容

本发明实施例提供一种像素电路、显示面板及显示装置，以实现减小电源电压的波动，从而减小驱动电流的波动，有利于提高显示效果。

第一方面，本发明实施例提供了一种像素电路，包括：驱动模块、数据写入模块、存储模块、发光模块和电压波动抑制模块；

所述数据写入模块连接于数据线与所述驱动模块之间，用于向所述驱动模块的控制端写入数据电压；

所述存储模块连接所述驱动模块的控制端，用于存储写入所述驱动模块的控制端的电压；

所述电压波动抑制模块连接于第一电源线和第二电源线之间，所述电压波动抑制模块用于抑制所述第一电源线上的电压波动，所述驱动模块和所述发光模块连接于所述电压波动抑制模块和所述第二电源线之间，所述第一电源线提供的电压经所述电压波动抑制模块输出至所述驱动模块，所述驱动模块用于根据控制端的电压向所述发光模块提供驱动信号，驱动所述发光模块发光。

可选地，所述电压波动抑制模块包括第一电阻和第一晶体管；

所述第一电阻的第一端与所述第一电源线连接，所述第一电阻的第二端与所述第一晶体管的第一极连接，所述第一晶体管的第二极与所述第二电源线连接，所述第一晶体管的栅极与所述第一晶体管的第二极连接，所述驱动模块连接于所述第一电阻的第二端和所述第二电源线之间。

可选地，所述电压波动抑制模块包括至少两个第一电阻和与所述第一电阻一一对应的至少两个第一晶体管；

第一个所述第一晶体管的第一极通过一所述第一电阻连接至所述第一电源线，最后一个所述第一晶体管的第二极连接至所述第二电源线；

对于相邻两个所述第一晶体管，前一所述第一晶体管的第二极通过一所述第一电阻连接至后一所述第一晶体管的第一极；

各所述第一晶体管的栅极与其第二极连接。

可选地，所述第一晶体管工作在饱和区。

可选地，所述第一电源线上的电压和所述电压波动抑制模块的输出电压满足指数关系，所述指数为1/2。

可选地，所述驱动模块包括第二晶体管，所述数据写入模块包括第三晶体管，所述发光模块包括发光二极管，所述存储模块包括存储电容；

所述第三晶体管的栅极与第一扫描信号线连接，所述第三晶体管的第一极与所述数据线连接，所述第三晶体管的第二极与所述第二晶体管的第一极连接；

所述像素电路还包括第四晶体管、第五晶体管、第六晶体管、第七晶体管和第八晶体管；

所述第四晶体管的栅极与所述第一扫描信号线连接，所述第四晶体管的第一极与所述第二晶体管的栅极连接，所述第四晶体管的第二极与所述第二晶体管的第二极连接；

所述第五晶体管的栅极与第二扫描信号线连接，所述第五晶体管的第一极输入参考电压，所述第五晶体管的第二极与所述第二晶体管的栅极连接；所述第六晶体管的栅极与所述第二扫描信号线连接，所述第六晶体管的第一极输入参考电压，所述第六晶体管的第二极与所述发光二极管的阳极连接，所述发光二极管的阴极与所述第二电源线连接；

所述第七晶体管和所述第八晶体管的栅极均与发光控制信号线连接，所述第七晶体管的第一极与所述第一电阻的第二端连接，所述第七晶体管的第二极与所述第二晶体管的第一极连接；所述第八晶体管的第一极与所述第二晶体管的第二极连接，所述第八晶体管的第二极与所述发光二极管的阳极连接。

第二方面，本发明实施例还提供了一种显示面板，该显示面板包括第一方面所述的像素电路。

所述第一电阻的第一端与所述第一电源线连接，所述第一电阻的第二端与所述第一晶体管的第一极连接，所述第一晶体管的第二极与所述第二电源线连接，所述第一晶体管的栅极与所述第一晶体管的第二极连接，所述驱动模块连接于所述第一电阻的第二端和所述第二电源线之间；

所述显示面板还包括连接端子，所述连接端子用于输入电源电压，所述连接端子与所述第一电源线连接，沿所述第一电源线的延伸方向，距所述连接端子距离越远，连接所述第一电源线的所述像素电路中的所述第一电阻的阻值越小。

可选地，所述显示面板还包括构成所述发光模块的阴极的阴极层，各所述像素电路中的第一晶体管的第二极相互连接，并与所述阴极层连接。

第三方面，本发明实施例还提供了一种显示装置，包括第二方面所述的显示面板。

本发明实施例提供的技术方案通过数据写入模块120向驱动模块110的控制端g写入数据电压，驱动模块110根据其控制端g的电压向发光模块140提供驱动电流，以驱动发光模块140正常发光；并在第一电源线和第二电源线之间连接电压波动抑制模块150，第一电源线提供的电压经过电压波动抑制模块150后输出至驱动模块110，电压波动抑制模块150通过抑制第一电源线提供的电压中的扰动信号，能够抑制第一电源线上的电压波动，从而能够降低第一电源线提供的电压的波动，进而减小了驱动模块110输出的驱动电流的波动，有利于提高发光模块140的发光均匀性，改善显示效果。

附图说明

图1为本发明实施例提供的一种像素电路的结构示意图；

图2为本发明实施例提供的另一种像素电路的结构示意图；

图3为本发明实施例提供的第一晶体管的特性曲线；

图4为本发明实施例提供的另一种像素电路的结构示意图；

图5为本发明实施例提供的一种像素电路的驱动时序图；

图6为现有技术的一种电源电压的波形图；

图7为本发明实施例提供的一种电源电压的波形图；

图8为本发明实施例提供的另一种像素电路的结构示意图；

图9为本发明实施例提供的一种显示面板的结构示意图；

图10为本发明实施例提供的另一种显示面板的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

正如背景技术所述，在现有的显示面板中，驱动晶体管通常直接与电源线连接，当电源线上的电源电压由于存在扰动信号而发生电源电压波动时，会对驱动晶体管输出的驱动电流产生影响。在显示装置中存在很多驱动晶体管，当电源电压出现波动时，会造成驱动晶体管产生的驱动电流存在明显的差异，而每个驱动电流的控制的精度程度会直接影响显示的发光程度，最终使得像素亮度不一致，影响显示装置的显示均匀性。

针对上述问题，本发明实施例提供了一种像素电路，能够抑制电源电压的波动，从而减小驱动电流的波动，以提高发光均匀性，改善显示效果。图1为本发明实施例提供的一种像素电路的结构示意图，参考图1，该像素电路包括：驱动模块110、数据写入模块120、存储模块130、发光模块140和电压波动抑制模块150；数据写入模块120连接于数据线与驱动模块110之间，用于向驱动模块110的控制端g写入数据电压Vdata；存储模块130连接驱动模块110的控制端g，用于存储写入驱动模块110的控制端g的电压；电压波动抑制模块150连接于第一电源线和第二电源线之间，电压波动抑制模块150用于抑制第一电源线上的电压波动，驱动模块110和发光模块140连接于电压波动抑制模块150和第二电源线之间，第一电源线提供的电压经电压波动抑制模块150输出至驱动模块110，驱动模块110用于根据控制端g的电压向发光模块140提供驱动信号，驱动发光模块发光。

具体地，像素电路在正常工作时，至少包括数据写入阶段和发光阶段。在数据写入阶段，数据写入模块120可响应第一扫描信号线线的第一扫描信号Scan1而导通，数据写入模块120导通后将数据线上的数据电压Vdata写入到驱动模块110的控制端g，以及存储模块130的一端，该过程也即对存储模块130进行充电的过程，充电完成后，数据电压Vdata存储在存储模块130上。在发光阶段，存储模块130维持驱动模块110控制端g的电位为数据电压Vdata，在数据电压Vdata和第一电源线上的电压VDD的作用下，驱动模块110生成驱动信号以驱动发光模块140发光，驱动信号可以为驱动电流。第一电源线上的电压VDD为直流电压，受到电源本身或者外界电磁干扰的影响，第一电源线上的电压VDD通常掺杂有扰动信号，扰动信号使得直流电压VDD发生波动，进而使得驱动模块110输出的驱动电流发生波动，不利于发光模块140的发光均匀性。在第一电源线和第二电源线之间连接电压波动抑制模块150，第一电源线上的电压通过电压波动抑制模块150输出至驱动模块110，电压波动抑制模块150能够抑制扰动信号，即，电压波动抑制模块150能够降低扰动信号的有效值。因此，第一电源线提供的电压VDD经过电压波动抑制模块150后，减小了电压VDD的波动，从而降低发光模块140的驱动电流的波动，有利于提高发光模块140的发光均匀性。

本发明实施例提供的技术方案，通过数据写入模块120向驱动模块110的控制端g写入数据电压，驱动模块110根据其控制端g的电压向发光模块140提供驱动电流，以驱动发光模块140正常发光；并在第一电源线和第二电源线之间连接电压波动抑制模块150，第一电源线提供的电压经过电压波动抑制模块150后输出至驱动模块110，电压波动抑制模块150通过抑制第一电源线提供的电压中的扰动信号，能够抑制第一电源线上的电压波动，从而能够降低第一电源线提供的电压的波动，进而减小了驱动模块110输出的驱动电流的波动，有利于提高发光模块140的发光均匀性，改善显示效果。

需要说明的是，图1所示的像素电路仅为本发明实施例的一种示例结构，在实际应用中，本发明实施例的像素电路还可以是其他形式的像素电路结构，本发明实施例对此不作限制。

图2为本发明实施例提供的另一种像素电路的结构示意图，其中图2所示的像素电路为图1所示像素电路的具体化。在上述技术方案的基础上，参考图2，电压波动抑制模块150包括第一电阻R1和第一晶体管T1；第一电阻R1的第一端与第一电源线连接，第一电阻R1的第二端与第一晶体管T1的第一极连接，第一晶体管T1的第二极与第二电源线连接，第一晶体管T1的栅极与第一晶体管T1的第二极连接，驱动模块110连接于第一电阻R1的第二端和第二电源线之间。

驱动模块110包括第二晶体管T2，数据写入模块120包括第三晶体管T3，发光模块140包括发光二极管D1，存储模块130包括存储电容C1；第二晶体管T2的栅极通过第三晶体管T3连接至数据线，第三晶体管T3的栅极与第一扫描信号线连接，存储电容C1连接与第二晶体管T2的栅极与第一极之间，第二晶体管T2的第二极与发光二极管D1的阳极连接，发光二极管D1的阴极与第二电源线连接。

示例性地，在数据写入阶段，控制数据写入模块120导通，数据线上的数据电压Vdata写入驱动模块110的控制端g和存储模块130与驱动模块110的控制端g连接的一端。由于第一电源线上的电压VDD存在扰动信号，使得电压VDD产生波动，波动电压使得驱动模块110输出的驱动电流不稳定。因此，第一电源线上的电压VDD通过由第一电阻R1和第一晶体管T1级联的电压波动抑制模块150输出至驱动模块110，电压波动抑制模块150对第一电源线上的电压VDD波动进行抑制，以减小第一电源线上电压VDD的波动。在发光阶段，存储模块130维持驱动模块110控制端g的电位为数据电压Vdata，在数据电压Vdata和电压波动抑制模块150输出的电压的作用下，驱动模块110生成驱动电流以驱动发光模块140发光。

进一步地，第一晶体管T1工作在饱和区。具体地，第一晶体管T1工作在饱和区，可等效为一个可变电阻。第一晶体管T1采用二极管连接的方式，即，第一晶体管T1的栅极与其第二极连接，使得第一晶体管T1在不同的电流状态下呈现不同的电阻。图3为本发明实施例提供的第一晶体管的特性曲线，参考图3，根据第一晶体管特性曲线可知，当第一晶体管T1工作在饱和区时，第一晶体管T1的第一极处的电压(即电压波动抑制模块150的输出电压)曲线与特性曲线的交点处的切线斜率为1/r，该交点与坐标原点之间的连线的斜率为1/R，其中，R为第一晶体管T1在直流状态下的等效电阻，r为第一晶体管T1在交流状态下的等效电阻。从图3可以看出，切线的斜率大于交点与坐标原点之间的连线的斜率，即R>r，也就是说，在直流状态下，第一晶体管T1的等效电阻较大；交流状态下，第一晶体管T1的等效电阻较小。因此，对于第一电源线提供的直流电压VDD包含交流扰动电压时，由于第一晶体管T1在交流状态下呈现较小的阻抗，且第一电阻R1不受交流或直流的影响，使得第一电阻R1承受等多的交流扰动电压。对于交流扰动电压来说，相比于第一晶体管T1，第一电阻R1对交流扰动电压的分压更多，从而使得电压波动抑制模块150输出至第二晶体管T2的第一极的电压中的交流扰动电压得以减小，即，减小了第一电源线提供的电压VDD的波动。

示例性地，第一晶体管T1、第二晶体管T2和第三晶体管T3均为p型晶体管。第一扫描信号线输出第一扫描信号Scan1至第三晶体管T3的栅极，当第一扫描信号Scan1为低电平时，第三晶体管T3导通，与第三晶体管T3连接的数据线上的数据电压Vdata写入第二晶体管T2的栅极，同时向存储电容C1充电；存储电容C1将第二晶体管T2栅极的电位保持在数据电压Vdata。第一电源线提供的电压VDD包含有交流扰动电压，由于第一晶体管T1对交流扰动电压呈现低阻状态，因此第一电阻R1承受等多的交流扰动电压的分压，降低了第一电阻R1的第二端输出至第二晶体管T2第二极的电压中的交流扰动电压，使得第二晶体管T2的第二极的电源电压更加稳定。在数据电压Vdata和经电压波动抑制模块150输出的电压的作用下，第二晶体管T2输出稳定的驱动电流，提高了发光二极管D1的发光均匀性，有利于改善显示效果。

图4为本发明实施例提供的另一种像素电路的结构示意图，在上述技术方案的基础上，驱动模块110包括第二晶体管T2，数据写入模块120包括第三晶体管T3，发光模块140包括发光二极管D1，存储模块130包括存储电容C1；第三晶体管T3的栅极与第一扫描信号线连接，第三晶体管T3的第一极与数据线连接，第三晶体管T3的第二极与第二晶体管T2的第一极连接；像素电路还包括第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和第八晶体管T8；第四晶体管T4的栅极与第一扫描信号线连接，第四晶体管T4的第一极与第二晶体管T2的栅极连接，第四晶体管T4的第二极与第二晶体管T2的第二极连接；第五晶体管T5的栅极与第二扫描信号线连接，第五晶体管T5的第一极输入参考电压Vref，第五晶体管T5的第二极与第二晶体管T2的栅极连接；第六晶体管T6的栅极与第二扫描信号线连接，第六晶体管T6的第一极输入参考电压Vref，第六晶体管T6的第二极与发光二极管D1的阳极连接，发光二极管D1的阴极与第二电源线连接；第七晶体管T7和第八晶体管T8的栅极均与发光控制信号线连接，第七晶体管T7的第一极与第一电阻R1的第二端连接，第七晶体管T7的第二极与第二晶体管T2的第一极连接；第八晶体管T8的第一极与第二晶体管T2的第二极连接，第八晶体管T8的第二极与发光二极管D1的阳极连接。

具体地，在显示面板中，通常存在上百万个第二晶体管T2，由于制作工艺的限制，使得每个第二晶体管T2的阈值电压不尽相同，容易造成第二晶体管T2输出的驱动电流存在差异。第四晶体管T4用于实现第二晶体管T2的阈值电压补偿，以减小驱动电流的差异，进而提高显示面板的显示效果。第四晶体管T4可以为双栅晶体管，在像素电路工作过程中，可以减少第四晶体管T4泄放至第二晶体管T2栅极的漏电流，从而进一步维持第二晶体管T2栅极电压的稳定性，有利于改善显示面板的显示效果。

第五晶体管T5和第六晶体管T6分别用于第二晶体管T2和发光二极管D1进行初始化。第五晶体管T5的第一极和第六晶体管T6的第一极输入参考电压Vref，当第五晶体管T5和第六晶体管T6根据第二扫描信号线输出的第二扫描信号Scan2导通时，参考电压Vref分别通过第五晶体管T5和第六晶体管T6写入第二晶体管T2的栅极和发光二极管D1的阳极，将第二晶体管T2栅极和发光二极管D1阳极的电位初始化为参考电压Vref。第七晶体管T7和第八晶体管T8用于控制发光二极管D1发光，在发光阶段，第七晶体管T7和第八晶体管T8导通，第二晶体管T2在数据电压Vdata和电压波动抑制模块150输出的电压的作用下生成驱动电流，并通过第八晶体管T8输出至发光二极管D1的阳极，以驱动发光二极管D1发光，发光二极管D1的阴极连接第二电源线，第二电源线上的电压通常为负值。

作为本发明实施例的一种可选实施方式，图5为本发明实施例提供的一种像素电路的驱动时序图，该驱动时序可应用于图4所示的像素电路。以图4所示的像素电路为例，结合图5具体说明本发明实施例提供的像素电路的工作原理。其中，本实施例所提供的像素电路中的第一晶体管T1至第八晶体管T8可以同为p型，也可以同为n型。下面本发明实施例以第一晶体管T1至第八晶体管T8同为p型晶体管为例进行说明。

本发明实施例所提供的像素电路包括初始化阶段t1、数据写入阶段t2和发光阶段t3。

初始化阶段t1，发光控制信号线输出的发光控制信号EM为高电平，第七晶体管T7和第八晶体管T8关断，第一扫描信号线输出的第一扫描信号Scan1为高电平，第三晶体管T3和第四晶体管T4关断，第二扫描信号线输出的第二扫描信号Scan2为低电平，第五晶体管T5和第六晶体管T6导通，参考电压Vref通过第五晶体管T5写入到第二晶体管T2的栅极，第二晶体管T2的栅极的电位被初始化为参考电压Vref的电位。参考电压Vref还通过第六晶体管T6写入到发光二极管D1的阳极，发光二极管D1的阳极的电位被初始化为参考电压Vref的电位。

数据写入阶段t2，发光控制信号线输出的发光控制信号EM为高电平，第七晶体管T7和第八晶体管T8关断，第一扫描信号线输出的第一扫描信号Scan1为低电平，第三晶体管T3和第四晶体管T4导通，第二扫描信号线输出的第二扫描信号Scan2为高电平，第五晶体管T5和第六晶体管T6关断。数据线上的数据电压Vdata通过第三晶体管T3、第二晶体管T2和第四晶体管T4写入第二晶体管T2的栅极和存储电容C1，同时，通过第四晶体管T4实现第二晶体管T2阈值电压补偿。此时，存储电容C1将第二晶体管T2的栅极电位保持在Vdata-|Vth|，其中Vth为第二晶体管T2的阈值电压。

发光阶段t3，发光控制信号线输出的发光控制信号EM为低电平，第七晶体管T7和第八晶体管T8导通，第一扫描信号线输出的第一扫描信号Scan1为高电平，第三晶体管T3和第四晶体管T4关断，第二扫描信号线输出的第二扫描信号Scan2为高电平，第五晶体管T5和第六晶体管T6关断。由于第七晶体管T7导通，电压波动抑制模块150输出的电压Vb通过第七晶体管T7施加到第二晶体管T2的第一极，为第二晶体管T2提供电源电压。第一晶体管T1工作在饱和区，且第一晶体管T1采用二极管的连接方式，使得第一晶体管T1在交流状态下呈现低阻抗，即在交流状态下，第一晶体管T1的等效电阻较小。由于第一电阻R1的阻值固定，因此，对于交流扰动电压ΔV来说，相比于第一晶体管T1，第一电阻R1对交流扰动电压ΔV的分压更多。第一电源线、第一电阻R1、第一晶体管T1和第二电源线构成通路，当第一电源线提供包含有交流扰动电压ΔV的电压VDD时，交流扰动电压ΔV在第一电阻R1上产生更多的压降，从而降低电压波动抑制模块150输出的电压Vb中的交流扰动电压。电压Vb通过第七晶体管T7、第二晶体管T2和第八晶体管T8写入到发光二极管D1的阳极，第二电源线上的电压VSS写入至发光二极管D1的阴极，第二晶体管T2生成驱动电流，驱动发光二极管D1发光。由于减小了电压Vb中的扰动分量(即减小了电压Vb的电压波动)，从而减小了第二晶体管T2输出的驱动电流的波动，使得驱动电流更加稳定，有利于提高发光二极管D1的发光均匀性。

作为本发明实施例的一种可选实施方式，第一电源线上的电压VDD和电压波动抑制模块150的输出电压Vb满足指数关系，指数为1/2。具体地，在电压波动抑制模块150中，流经第一电阻R1的电流I_R1可表示为

其中，VDD＝VDD1+ΔV，VDD1为直流电压分量，ΔV为交流扰动电压分量。流过第一晶体管T1的电流I_T1为

其中，第一晶体管T1的栅极与第一极之间的电压V_gs＝Vg－Vs，Vg为第一晶体管T1的栅极电压，Vs为第一晶体管T1的第一极电压，且Vs等于Vb，由于第一晶体管T1的栅极与第二电源线连接，故Vg＝VSS。以第二电源线为地线为例，VSS＝0V，因此，V_gs＝Vg－Vs＝0－Vb＝－Vb，由此可知，流过第一晶体管T1的电流I_T1可表示为

其中，μ为载流子迁移率，W/L为第一晶体管T1栅极的宽长比，C_ox为第一晶体管T1栅极氧化层单位面积的电容值。根据I_R1＝I_T1可知，电压波动抑制模块150输出的电压

从公式中可以看出，Vb与ΔV成开方关系，因此，ΔV经过开方计算后会大大降低，从而Vb中的交流扰动电压明显减小。第一电源线提供的电压VDD经过电压波动抑制电路150后，电压VDD中的直流分量也有所减小，因此在实际应用中，需要适当提高第一电源线提供的电压VDD的电压值。图6为现有技术的一种电源电压的波形图，图7为本发明实施例提供的一种电源电压的波形图。需要说明的是，这里所述的电源电压在现有技术中的指的是施加到驱动晶体管源极的电压(即第一电源线提供的电压VDD)，针对本发明实施例的技术方案，电源电压指的是电压波动抑制模块150输出的电压Vb；且图6和图7中仅示出了交流扰动电压ΔV。示例性地，第一电源线提供的电压VDD中包含的交流扰动电压ΔV的大小为100mV，通过图6和图7可知，现有技术施加到驱动晶体管源极的电压中的交流扰动电压为100mV，而本发明实施例提供的技术方案中电压波动抑制模块150输出的电压Vb中的交流扰动电压为50mV，明显降低了电压波动，进而有利于提高发光二极管D1的发光效率，使得发光二极管D1发光更加均匀。

作为本发明实施例的一种可选实施方式，图8为本发明实施例提供的另一种像素电路的结构示意图，在上述技术方案的基础上，电压波动抑制模块150包括至少两个第一电阻R1和与第一电阻R1一一对应的至少两个第一晶体管T1；第一个第一晶体管T1的第一极通过一第一电阻R1连接至第一电源线，最后一个第一晶体管T1的第二极连接至第二电源线；对于相邻两个第一晶体管T1，前一第一晶体管T1的第二极通过一第一电阻R1连接至后一第一晶体管T1的第一极；各第一晶体管T1的栅极与其第二极连接。

具体地，电压波动抑制模块150可以包括多个第一电阻R1，以及与多个第一电阻R1一一对应连接的第一晶体管T1。为方便描述，将第一个第一电阻称为R11，第二个第一电阻称为R12，第三个第一电阻称为R13……依次类推，将第一个第一晶体管称为T11，第二个第一晶体管称为T12，第三个第一晶体管称为T13……依次类推。示例性地，电压波动抑制模块150包括三个第一晶体管T1和三个第一电阻R1，第一个第一电阻R11的第一端与第一电源线连接，第一个第一电阻R11的第二端与第一个第一晶体管T11的第一极连接，第一个第一晶体管T11的第二端与通过第二个第一电阻R12连接至第二个第一晶体管T12的第一极，第二个第一晶体管T12的第二极通过第三个第一电阻R13连接至第三个第一晶体管T13的第一极，第三个第一晶体管T13的第二极连接至第二电源线；第一个第一晶体管T11、第二个第一晶体管T12和第三个第一晶体管T13的栅极均与自身的第二极连接。通过将电压波动抑制模块150设置为多个第一电阻R1和第一晶体管T1依次叠加的方式，能够将第一电源线提供的电压VDD中的交流扰动电压ΔV降低到最小。也就是说，通过对第一电源线提供的电压VDD中的交流扰动电压ΔV进行层层抑制，以使交流扰动电压ΔV像素电路中的驱动电流的影响最小，从而能够最大程度的保证驱动电流的稳定性，进而提高发光二极管D1的发光均匀性。

进一步地，本发明实施例还提供了一种显示面板。本发明实施例提供的显示面板包括本发明任意实施方案所提供的像素电路，多个像素电路在显示面板中成阵列排布。图9为本发明实施例提供的一种显示面板的结构示意图，结合图2和图9，以本发明实施例所提供的显示面板包括如图2所示的像素电路为例进行说明。电压波动抑制模块150包括第一电阻R1和第一晶体管T1；第一电阻R1的第一端与第一电源线连接，第一电阻R1的第二端与第一晶体管T1的第一极连接，第一晶体管R1的第二极与第二电源线连接，第一晶体管R1的栅极与第一晶体管R1的第二极连接，驱动模块110连接于第一电阻R1的第二端和第二电源线之间；显示面板还包括连接端子110，连接端子110用于输入电源电压VDD，连接端子110与第一电源线101连接，沿第一电源线101的延伸方向，距连接端子110距离越远，连接第一电源线101的像素电路EX中的第一电阻R1的阻值越小。

具体地，显示面板可包括显示区100和非显示区200。连接端子110可设置在显示面板的边缘，连接端子110与第一电源线101连接，用于输入电源电压VDD。连接端子110还可与第二电源线102连接，为发光模块140提供阴极电压。第一电源线101可以为金属走线，具有一定的阻抗，从连接端子110起，沿第一电源线101的延伸方向，距离连接端子110越远(即第一电源线101越长)，第一电源线101上的阻抗越大。第一电阻R1连接第一电源线101，则第一电阻R1连接第二晶体管T2的第一极的一端的等效电阻为第一电源线101上的阻抗和第一电阻R1的阻值之和。在保持对交流扰动电压抑制效果一定的情况下，第一电源线101上的阻抗越大，可相应的减小第一电阻R1的阻值，以使第一电阻R1连接第二晶体管T2的第一极的一端的等效电阻不变。示例性地，连接端子110输入电源电压VDD，并通过第一电源线101连接至各像素电路EX中第一电阻R1连接，沿第一电源线101的延伸方向，第一个像素电路EX1距连接端子110的距离比第四个像素电路EX4距连接端子110的距离远，因此，第一个像素电路EX1中与第一电源线101连接的第一电阻R1的阻值小于第四个像素电路EX4中第一电阻R1的阻值。

显示面板包括本发明任意实施例所提供的像素电路EX，还包括扫描驱动电路210、显示驱动芯片220，以及多条数据线(D1，D2，D3……)、多条扫描线(S1，S2，S3……)；扫描驱动电路210的端口与扫描线电连接，显示驱动芯片220的端口与数据线电连接。图9示例性地给出了一个像素对应的像素电路EX的数据电压输入端Vdata、第一扫描信号输入端Scan1和第二扫描信号输入端Scan2。本发明实施例提供的显示面板，包括本发明任意实施例提供的像素电路EX，因此具备上述有益效果，在此不再赘述。

在其他实施例中，第一电阻R1可以采用多晶硅进行制作，多晶硅电阻的制作工艺与晶体管的制作工艺相兼容，因此，可以与晶体管同时制作。例如，采用离子注入的方法向多晶硅层进行掺杂，以控制其方块电阻(膜层电阻)，然后将沉积在场区上的多晶硅光刻成电阻条的形状。

可选地，图10为本发明实施例提供的另一种显示面板的结构示意图。在上述技术方案的基础上，参考图2和图10，在衬底20的一侧设置缓冲层21，缓冲层21能够起到缓冲和隔绝水氧的作用，防止衬底20上的杂质对阵列基板造成影响，缓冲层21的材料可以为硅氧化物。在缓冲层21远离衬底20的一侧依次形成多晶硅层111、栅极绝缘层22和第一金属层，多晶硅层111可以依次包括沟道区、源极区和漏极区；在像素电路的制作过程中，第一金属层包括栅极112，栅极绝缘层22用于栅极112与多晶硅层111之间的电气绝缘。在第一金属层远离衬底20的一侧还包括电容绝缘层23，在电容绝缘层23远离衬底20的一侧形成有第二金属层，在第二金属层远离衬底20的一侧还包括层间绝缘层24，在层间绝缘层24远离衬底20的一侧包括第三金属层，第三金属层包括薄膜晶体管110的第一极113和第二极114，其中第一极113为源极，第二极114为漏极；第一极113和第二极114分别通过过孔与多晶硅层111连接。在层间绝缘层24远离衬底20的一侧还包括绝缘层25和第四金属层，第四金属层包括第一电源线160。在第四金属层160远离衬底20的一层还包括平坦化层26，在平坦化层26远离衬底20一侧包括发光器件层，发光器件层包括阳极141、发光层142和阴极143，像素定义层27用于限定多个发光器件。其中，第一极1132、第二极1142和栅极1122构成像素电路中第一晶体管T1，本发明实施例提供的显示面板还包括构成发光模块140的阴极的阴极层143，各像素电路中的第一晶体管T1的第二极1142相互连接，并与阴极层143连接。这样设置的好处是，显示面板中所有的像素电路中的第一晶体管T1的第二极1142相互连接，并与构成发光模块140的阴极的阴极层143连接，即相当于所有第一晶体管T1的第二极1142连接形成的膜层与阴极层142并联，因此能够降低像素电路中阴极层1143的阻抗，进而有利于提高发光模块140的发光效率。

此外，本发明实施例还提供了一种显示装置，包括本发明任意实施例提供的显示面板。该显示装置可以是平板电脑、手机、电视等电子产品，本发明实施例提供的显示装置，包括本发明任意实施例提供的像素电路，因此具备上述有益效果，在此不再赘述。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims

1.一种像素电路，其特征在于，包括：驱动模块、数据写入模块、存储模块、发光模块和电压波动抑制模块；

2.根据权利要求1所述的像素电路，其特征在于，所述电压波动抑制模块包括第一电阻和第一晶体管；

3.根据权利要求1所述的像素电路，其特征在于，所述电压波动抑制模块包括至少两个第一电阻和与所述第一电阻一一对应的至少两个第一晶体管；

各所述第一晶体管的栅极与其第二极连接。

4.根据权利要求2或3所述的像素电路，其特征在于，所述第一晶体管工作在饱和区。

5.根据权利要求1所述的像素电路，其特征在于，所述第一电源线上的电压和所述电压波动抑制模块的输出电压满足指数关系，所述指数为1/2。

6.根据权利要求2所述的像素电路，其特征在于，所述驱动模块包括第二晶体管，所述数据写入模块包括第三晶体管，所述发光模块包括发光二极管，所述存储模块包括存储电容；

7.一种显示面板，其特征在于，包括呈阵列排布的如权利要求1所述的像素电路。

8.根据权利要求7所述的显示面板，其特征在于，所述电压波动抑制模块包括第一电阻和第一晶体管；

9.根据权利要求8所述的显示面板，其特征在于，还包括构成所述发光模块的阴极的阴极层，各所述像素电路中的第一晶体管的第二极相互连接，并与所述阴极层连接。

10.一种显示装置，其特征在于，包括如权利要求7-9任一项所述的显示面板。