CN204680360U - 一种像素电路及显示装置 - Google Patents

Abstract

本实用新型涉及有机发光显示领域，具体涉及一种像素电路及包括该像素电路的显示装置。包括发光二极管、驱动晶体管、存储电容、第一晶体管、第二晶体管、第三晶体管和补偿晶体管；第一晶体管控制数据输入端的数据电压的写入；驱动晶体管的源极连接第一电源、漏极连接发光二极管的阳极；补偿晶体管用于向存储电容存储数据电压与驱动晶体管的阈值电压之间的差值；第二晶体管的栅极连接复位信号端、源极连接驱动晶体管的栅极、漏极连接发光二极管的阳极；第三晶体管的栅极连接复位信号端、源极连接初始化电源、漏极连接发光二极管的阳极。本像素电路能减少存储电容的漏电流，增强电容的电压保持时间，使得像素的亮度变化小，提高显示装置显示效果。

Description

一种像素电路及显示装置

技术领域

本实用新型涉及有机发光显示技术领域，具体涉及一种像素电路及显示装置，所述显示装置包括该像素电路。

背景技术

相比传统的液晶面板，AMOLED(Active Matrix/Organic Light Emitting Diode，有源矩阵有机发光二极管)具有反应速度更快、对比度更高、视角更广等特点，因此AMOLED得到了显示技术开发商日益广泛的关注。

有缘矩阵有机发光二极管由像素电路驱动发光。传统的AMOLED采用一个开关晶体管，一个驱动晶体管和一个存储电容的2T1C驱动电路。当扫描信号将开关晶体管选通时，开关晶体管导通，数据信号线上的灰度电压对存储电容充电，同时数据信号作用在驱动晶体管的栅极上，使驱动晶体管工作在饱和状态，根据数据信号电压的大小控制流过驱动晶体管的电流I_OLED从而实现OLED不同灰阶显示；当扫描信号使开关晶体管处于截止状态时，存储电容为驱动晶体管的栅极提供维持电压，使驱动晶体管仍然处于饱和状态，从而使OLED持续发光受制作工艺不均匀性的影响，各个驱动晶体管的阈值电压都存在差异。当相同灰阶的数据信号写入到驱动晶体管时，OLED将产生不同亮度的光分量。这部分亮度差是由不同驱动晶体管的阈值电压导致的。在现在的使用过程中通常会使用阈值电压补偿电路来消除阈值电压不同造成的影响。

但是由于晶体管的制造工艺会导致当晶体管关断时仍然存在少量电流，称为漏电流。漏电流的存在将影响存储电容所储存的电量，漏电流越大，在一帧时间内电容的电量变化越大，这将导致一帧时间内像素的亮度变化增大，由此导致得到的显示装置亮度变暗及不均匀。

发明内容

本实用新型提供一种像素电路及包括该像素电路的显示装置，该电路能减少存储电容的漏电流，从而增强电容的电压保持时间，使得像素的亮度变化小，提高显示装置显示效果。

为解决上述技术问题，本实用新型提供了如下技术方案：

一种像素电路，包括发光二极管、驱动晶体管、存储电容、第一晶体管、第二晶体管、第三晶体管和补偿晶体管；

所述第一晶体管，用于控制数据输入端的数据电压的写入，所述第一晶体管的源极电连接所述数据输入端、栅极电连接所述扫描信号端；

所述存储电容的第一端电连接所述第一电源、第二端与所述驱动晶体管的栅极以及补偿晶体管的源极电连接；

所述驱动晶体管的源极电连接所述第一电源、漏极电连接所述发光二极管的阳极；

所述补偿晶体管，用于向存储电容存储数据电压与驱动晶体管的阈值电压之间的差值，所述补偿晶体管的漏极与所述驱动晶体管的漏极电连接；

所述第二晶体管的栅极电连接所述复位信号端、源极电连接所述驱动晶体管的栅极、漏极电连接所述发光二极管的阳极；

所述第三晶体管的栅极电连接所述复位信号端、源极电连接所述初始化电源、漏极电连接所述发光二极管的阳极；

所述发光二极管的阴极电连接所述第二电源。

进一步的，本实用新型所述的一种像素电路还包括隔离晶体管，

所述隔离晶体管，用于隔断所述驱动晶体管与发光二极管的电连接，所述隔离晶体管的漏极电连接所述发光二极管的阳极、源极电连接所述驱动晶体管的漏极。

进一步的，本实用新型所述的一种像素电路还包括第四晶体管，所述第四晶体管的源极电连接所述第一电源、漏极电连接所述驱动晶体管的源极、栅极电连接所述隔离晶体管的栅极及发光驱动信号端。

具体的，所有所述晶体管均具有相同的沟道类型。

优选的，所有所述晶体管均为薄膜晶体管。

本实用新型还公开了一种显示装置，其包括本实用新型中所述的像素电路。

本实用新型与现有技术相比，其显著优点是：本实用新型通过在第一电源与初始化电源之间设置有第二晶体管和第三晶体管，关断存储电容与初始化电源之间的回路，通过增加第一电源与初始化电源之间串联的晶体管数量来降低存储电容的漏电流，从而提高存储电容对信号的保持时间，提高显示装置的显示效果；

进一步的，当第二晶体管和第三晶体管都导通时，存储电容连通到初始化电源，同时发光二极管的阳极也连接到初始化电源，能提高整个像素电路的响应速度，延长发光二极管的使用寿命。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。这些附图中，为了清楚起见，可能放大了结构和区域的尺寸及相对尺寸。

图1为本实用新型中实施例1中的一种像素电路的结构示意图；

图2为图1中所示像素电路的驱动时序图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型的技术方案进行清楚、完整地描述。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

实施例1：

参见附图2，为本实用新型所述像素电路的驱动时序图，其中DATA为数据输入端，Scan(N)为扫描信号端，Reset为复位信号端，EM(N)为发光驱动信号，Vinit为初始化电源。

参见附图1，为本实用新型中实施例1中的一种像素电路的结构示意图，第一电源ELVDD为高电位，第二电源ELVSS为低电位，Vinit为初始化电源。本实施例所述的一种像素电路，包括发光二极管D1、驱动晶体管T7、存储电容C1、第一晶体管T3、第二晶体管T1、第三晶体管T6和补偿晶体管T2；所述第一晶体管T3，用于控制数据输入端DATA的数据信号的写入，所述第一晶体管T3的源极电连接所述数据输入端DATA、栅极电连接所述扫描信号端SCAN、漏极电连接所述驱动晶体管T7的源极；所述存储电容C1的第一端电连接所述第一电源ELVDD、第二端与所述驱动晶体管T7的栅极以及补偿晶体管T2的源极电连接；所述驱动晶体管T7的源极电连接所述第一电源ELVDD、漏极连接所述发光二极管D1的阳极；所述补偿晶体管T2，补偿晶体管T2用于向存储电容C1存储数据电压与驱动晶体管T7的阈值电压之间的差值，所述补偿晶体管T2的漏极与所述驱动晶体管T7的漏极连接；所述第二晶体管T1的栅极电连接所述复位信号端RESET、源极电连接所述驱动晶体管T7的栅极、漏极电连接所述发光二极管的D1阳极；所述第三晶体管T6的栅极电连接所述复位信号端RESET、源极电连接所述初始化电源Vinit、漏极电连接所述发光二极管D1的阳极；所述发光二极管D1的阴极电连接所述第二电源ELVSS。

进一步的，本实用新型所述的一种像素电路还包括隔离晶体管T5，所述 隔离晶体管T5，用于隔断所述驱动晶体管T7与发光二极管D1的电连接，所述隔离晶体管T5的漏极电连接所述发光二极管D1的阳极、源极电连接所述驱动晶体管T7的漏极。本实用新型所述的一种像素电路还包括第四晶体管T4，所述第四晶体管T4的源极电连接所述第一电源ELVDD、漏极电连接所述驱动晶体管T7的源极、栅极电连接所述隔离晶体管T5的栅极及发光驱动信号端EM1。

具体的，所有所述晶体管均具有相同的沟道类型；优选的，所有所述晶体管均为薄膜晶体管。

本实用新型还公开了一种显示装置，其包括本实用新型中所述的像素电路。

参见图1和图2，本实施例的具体工作过程是：

t1阶段为初始化阶段，复位信号端Reset为低电平，扫描信号端Scan(N)和数据输入端DATA为高电平，第二晶体管T1和第三晶体管T6导通，存储电容C1一端连接到初始化电源Vinit，同时发光二极管D1的阳极也连接到初始化电源Vinit。这样可以提高像素驱动电路的响应速度，同时还可以延长发光二极管D1的使用寿命。

t2阶段为数据写入阶段，复位信号端Reset为高电平，扫描信号端Scan(N)和数据输入端DATA为低电平，补偿晶体管T2、第一晶体管T3和驱动晶体管T7导通，数据信号被写入到驱动晶体管T7的栅极，并由存储电容C1存储下来。此时由于驱动晶体管T7的漏极和栅极由补偿晶体管T2短接形成二极管结构，使得输入电压Vdata在写入到补偿晶体管T7的栅极时电压值变为Vdata–Vth，其中Vth为驱动晶体管T7的阈值电压。

t3阶段为发光阶段，EM1发光驱动信号为低电平，复位信号端Reset、扫描信号端Scan(N)和数据输入端DATA为高电平，第四晶体管T4和隔离晶体管T5导通，由于数据写入阶段t2将数据信号存储于存储电容C1中，理论上 驱动晶体管T7栅极上的电压不变，由此形成由第一电源ELVDD经由第四晶体管T4、驱动晶体管T7、隔离晶体管T5和发光二极管D1到第二电源ELVSS的电流回路，发光二极管D1此时发光。其中驱动发光二极管D1发光的电流为I_OLED。

$I_{\mathrm{OLED}}=\frac{1}{2}\mathrm{\μ}{C}_{\mathrm{OX}}\frac{W}{L}(\mathrm{ELVDD}-(V_{\mathrm{DATA}}-V_{\mathrm{th}})-V_{\mathrm{th}})=\frac{1}{2}\mathrm{\μ}{C}_{\mathrm{OX}}\frac{W}{L}(\mathrm{ELVDD}-V_{\mathrm{DATA}})$

其中μ为沟道的电子迁移率，Cox为驱动晶体管T7单位面积的沟道电容，W为沟道宽度，L为沟道长度。 

发光二极管D1通过控制流过的电流I_OLED来控制其显示不同的灰阶，当Scan扫描信号关闭补偿晶体管T2和第一晶体管T3后，发光二极管D1的驱动电流是由存储电容C1所存储的电压来控制驱动晶体管T7的栅极来提供的。由于晶体管的制造工艺会导致当晶体管关断时仍然存在少量电流，称为漏电流。漏电流的存在将影响存储电容C1所储存的电量，漏电流越大，在一帧时间内存储电容C1的电量变化越大，这将导致一帧时间内像素的亮度变化增大，由此导致显示装置所显示的亮度变暗和不均匀。本实用新型通过在第一电源ELVDD与初始化电源Vinit之间设置有第二晶体管T1和第三晶体管T6，关断存储电容与初始化电源之间的回路，通过增加第一电源ELVDD与初始化电源Vinit之间串联的晶体管数量来降低存储电容C1的漏电流，从而提高存储电容C1对信号的保持时间，提高显示装置的显示效果；

进一步的，当第二晶体管T1和第三晶体管T6都导通时，存储电容C1连通到初始化电源Vinit，同时发光二极管D1的阳极也连接到初始化电源Vinit，能提高整个像素电路的响应速度，延长发光二极管D1的使用寿命。

以上所述的实施方式，并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等，均应包含在该技术方案的保护范围之内。

Claims (6)

1.一种像素电路，其特征在于：包括发光二极管、驱动晶体管、存储电容、第一晶体管、第二晶体管、第三晶体管和补偿晶体管；

所述第一晶体管，用于控制数据输入端的数据电压的写入，所述第一晶体管的源极电连接所述数据输入端、栅极电连接扫描信号端；

所述存储电容的第一端电连接第一电源、第二端与所述驱动晶体管的栅极以及补偿晶体管的源极电连接；

所述驱动晶体管的源极电连接所述第一电源、漏极电连接所述发光二极管的阳极；

所述补偿晶体管，补偿晶体管用于向存储电容存储数据电压与驱动晶体管的阈值电压之间的差值，所述补偿晶体管的漏极与所述驱动晶体管的漏极连接；

所述第二晶体管的栅极电连接复位信号端、源极电连接所述驱动晶体管的栅极、漏极电连接所述发光二极管的阳极；

所述第三晶体管的栅极电连接所述复位信号端、源极电连接初始化电源、漏极电连接所述发光二极管的阳极；

所述发光二极管的阴极电连接第二电源。

2.如权利要求1所述的一种像素电路，其特征在于：还包括隔离晶体管，

所述隔离晶体管，用于隔断所述驱动晶体管与发光二极管的电连接，所述隔离晶体管的漏极电连接所述发光二极管的阳极、源极电连接所述驱动晶体管的漏极。

3.如权利要求2所述的一种像素电路，其特征在于：还包括第四晶体管，

所述第四晶体管的源极电连接所述第一电源、漏极电连接所述驱动晶体管的源极、栅极电连接所述隔离晶体管的栅极及发光驱动信号端。

4.根据权利要求1-3中任意一项所述的一种像素电路，其特征在于：所有所述晶体管均具有相同的沟道类型。

5.根据权利要求1-3中任意一项所述的一种像素电路，其特征在于：所有所述晶体管均为薄膜晶体管。

6.一种显示装置，其特征在于：包括权利要求1-5任意一项所述的像素电路。