CN104200771B - 像素电路、阵列基板及显示装置 - Google Patents

Abstract

本发明提供了一种像素电路、阵列基板及显示装置，其中，像素电路包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、驱动晶体管、第一电容和第二电容，通过晶体管和电容之间的配合，使得驱动晶体管生成的用于驱动发光元件发光的驱动电流，与驱动晶体管本身的阈值电压无关，补偿因工艺造成的阈值漂移，消除显示装置发光不均匀的问题，提高了显示装置发光的均匀性；并且，本申请提供的像素电路，通过源跟随的方式来补偿驱动晶体管的阈值电压，避免了迟滞效应的发生。

Description

像素电路、阵列基板及显示装置

技术领域

本发明涉及有机发光显示技术领域，更为具体的说，涉及一种像素电路、阵列基板及显示装置。

背景技术

随着多媒体的不断发展，有机发光二极管(Organic Light Emitting Diode，OLED)显示器以简单的结构和极佳的工作温度、对比度、视角等优势，在显示器市场中受到瞩目。有机发光二极管显示器包括无源矩阵OLED显示器和有源矩阵OLED显示器，而有源矩阵OLED显示器由于功耗低被广泛使用。参考图1所示，为有机发光二极管显示器中一种现有的像素电路的电路图，现有的像素电路大多采用2T1C结构，即包括两个晶体管和一个电容。其中，晶体管M20作为电流驱动晶体管，为有机发光二极管OLED提供发光用电流。通过扫描线Sn提供的信号控制晶体管M10导通，并通过与晶体管M10相连的数据线Dm提供的数据电压，数据电压被存储于电容C中，以控制晶体管M20的电流量。

但是由于制造工艺的影响，同一显示装置中的各个像素电路中的用于驱动有机发光二极管发光的晶体管M20的阈值电压不同，因此会导致对多个像素电路施加同一数据电压时，流经该多个像素电路中有机发光二极管的电流有差异，进而出现显示装置发光不均匀的现象。

发明内容

有鉴于此，本发明提供了一种像素电路、阵列基板及显示装置，解决了驱动晶体管的阈值电压对驱动电流的影响。

下面为本发明提供的技术方案：

一种像素电路，用于驱动发光元件，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、驱动晶体管、第一电容和第二电容；其中，

所述第一晶体管的栅极连接至第一驱动信号，所述第一晶体管的第一电极连接至所述电源信号，所述第一晶体管的第二电极连接至所述驱动晶体管的源极；

所述第二晶体管的栅极连接至第二驱动信号，所述第二晶体管的第一电极连接至所述驱动晶体管的源极，所述第二晶体管的第二电极连接至所述第一电容的第一极板和第二电容的第二极板,且所述第二电容用于保持所述第一电容的存储电压不变；

所述第三晶体管的栅极连接至第三驱动信号，所述第三晶体管的第一电极连接至所述第一电容的第二极板和驱动晶体管的栅极，所述第三晶体管的第二电极连接至参考电压信号；

所述第四晶体管的栅极连接至第四驱动信号，所述第四晶体管的第一电极连接至所述驱动晶体管的漏极，所述第四晶体管的第二电极连接至所述参考电压信号；

所述第五晶体管的栅极连接至第五驱动信号，所述第五晶体管的第二电极连接至所述第一电容的第一极板和第二电容的第二极板，所述第五晶体管的第一电极连接至数据信号；

所述第六晶体管的栅极连接至第六驱动信号，所述第六晶体管的第一电极连接至所述驱动晶体管的漏极，所述第六晶体管的第二电极连接至所述发光元件的阳极，所述发光元件的阴极连接至阴极电位。

一种阵列基板，所述阵列基板包括上述的像素电路。

一种显示装置，所述显示装置包括上述的阵列基板。

与现有技术相比，本发明提供的技术方案至少具有以下优点之一：

本发明提供的像素电路、阵列基板及显示装置，其中，像素电路包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、驱动晶体管、第一电容和第二电容，通过晶体管和电容之间的配合，使得驱动晶体管生成的用于驱动发光元件发光的驱动电流，与驱动晶体管本身的阈值电压无关，补偿因工艺造成的阈值漂移，消除显示装置发光不均匀的问题，提高了显示装置发光的均匀性；并且，本发明提供的像素电路，通过源跟随的方式来补偿驱动晶体管的阈值电压，避免了迟滞效应的发生。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有的一种像素电路的结构示意图；

图2为本申请实施例一提供的一种像素电路的结构示意图；

图3a为图2提供的像素电路的驱动信号的时序图；

图3b为图3a中T1阶段的电流通路示意图；

图3c为图3a中T2阶段的电流通路示意图；

图3d为图3a中T3阶段的电流通路示意图；

图4a为本申请实施例二提供的一种像素电路的结构示意图；

图4b为图4a提供的像素电路的驱动信号的时序图；

图4c为图4b中T1阶段的电流通路示意图；

图5为本申请实施例三提供的一种像素电路的结构示意图；

图6a为图5提供的像素电路的驱动信号的时序图；

图6b为图6a中T1阶段的电流通路示意图；

图6c为图6a中T2阶段的电流通路示意图；

图6d为图6a中T3阶段的电流通路示意图；

图7a为本申请实施例四提供的一种像素电路的结构示意图；

图7b为图7a提供的像素电路的驱动信号的时序图；

图7c为图7b中T1阶段的电流通路示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

正如背景技术所说的，由于制造工艺的影响，同一显示装置中的各个像素电路中的用于驱动有机发光二极管发光的晶体管M2的阈值电压不同，因此会导致对多个像素电路施加同一数据电压时，流经该多个像素电路中有机发光二极管的电流有差异，进而出现显示装置发光不均匀的现象。

基于此，本申请实施例提供了一种像素电路，以解决现有的像素电路中的问题。

实施例一

结合图2～3d所示，对本申请实施例一提供的一种像素电路进行详细说明，参考图2所示，为本申请实施例一提供的一种像素电路的结构示意图，其中，像素电路用于驱动发光元件，像素电路包括：

第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、驱动晶体管M0、第一电容C1和第二电容C2；其中，在本申请实施例中，第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6和驱动晶体管M0均为P型晶体管。

第一晶体管M1栅极连接至第一驱动信号，第一晶体管M1的第一电极连接至电源信号Pvdd，第一晶体管M1的第二电极连接至驱动晶体管M0的源极；

第二晶体管M2的栅极连接至第二驱动信号，第二晶体管M2的第一电极连接至驱动晶体管M0的源极，第二晶体管M2的第二电极连接至第一电容C1的第一极板和第二电容C2的第二极板，且第二电容C2用于保持第一电容C1的存储电压不变；

第三晶体管M3的栅极连接至第三驱动信号，第三晶体管M3的第一电极连接至第一电容C1的第二极板和驱动晶体管M0的栅极，第三晶体管M3的第二电极连接至参考电压信号Ref；

第四晶体管M4的栅极连接至第四驱动信号，第四晶体管M4的第一电极连接至驱动晶体管M0的漏极，第四晶体管M4的第二电极连接至参考电压信号Ref；

第五晶体管M5的栅极连接至第五驱动信号，第五晶体管M5的第二电极连接至第一电容C1的第一极板和第二电容C2的第二极板，第五晶体管M5的第一电极连接至数据信号Data；

第六晶体管M6的栅极连接至第六驱动信号，第六晶体管M6的第一电极连接至驱动晶体管M0的漏极，第六晶体管M6的第二电极连接至发光元件D的阳极，发光元件D的阴极连接至阴极电位Pvee。

其中，本申请实施例提供的第二电容C2的第一极板连接至电源信号Pvdd，以用于保持第一电容C1的存储电压不变。并且，本申请实施例中第二晶体管M2、第三晶体管M3和第四晶体管M4在驱动时需要同时导通或截止，且三个晶体管均为P型晶体管，因此，第二晶体管M2、第三晶体管M3和第四晶体管M4的驱动信号相同；以及，本申请实施例中第一晶体管M1和第六晶体管M6的驱动信号也可以相同，且两个晶体管均为P型晶体管，因此第一晶体管M1和第六晶体管M6的驱动信号相同。

下面对本申请图2所示的像素电路的驱动进行详细说明，参考图3a所示，为图2提供的像素电路的驱动信号的时序图，具体的，驱动信号S1驱动第二晶体管M2、第三晶体管M3和第四晶体管M4同时导通或截止，即第二驱动信号、第三驱动信号和第四驱动信号相同为驱动信号S1；驱动信号S2用于驱动第五晶体管M5的导通或截止，即第五驱动信号为驱动信号S2；驱动信号S3用于驱动第一晶体管M1和第六晶体管M6的导通或截止，即第一驱动信号和第二驱动信号相同为S3；

另外，本申请图2所示像素电路的驱动分为检测阈值电压阶段、写入数据信号阶段和发光阶段三个阶段，分别对应图3a中的T1、T2和T3阶段，其中，图3b为图3a中T1阶段的电流通路示意图，图3c为图3a中T2阶段的电流通路示意图，图3d为图3a中T3阶段的电流通路示意图，其中，

在检测阈值电压阶段T1，驱动第一晶体管M1和第六晶体管M6均先导通后截止，同时驱动第二晶体管M2、第三晶体管M3和第四晶体管M4导通，以及，驱动第五晶体管M5截止；

具体的，结合图3a和图3b所示，在T1阶段，驱动信号S1为低电平，以驱动第二晶体管M2、第三晶体管M3和第四晶体管M4均导通；驱动信号S2为高电平，以驱动第五晶体管M5截止；驱动信号S3先为低电平，而后升为高电平，以驱动第一晶体管M1和第六晶体管M6短暂导通后截止。

因此，在T1阶段，第一节点N1(即第一晶体管M1的第二电极、第二晶体管M2的第一电极和驱动晶体管M0的源极相连的节点)和第三节点N3(即第二晶体管M2的第二电极、第五晶体管M5的第二电极、第一电容C1的第一极板和第二电容C2的第二极板相连的节点)的电位均为由电源信号Pvdd提供的电源电压Vpvdd，第二节点N2(即第四晶体管M4的第一电极、第六晶体管M6的第一电极和驱动晶体管M0的漏极相连的节点)和第四节点N4(即第一电容C1的第二极板、第三晶体管M3的第一电极和驱动晶体管M0的栅极相连的节点)的电位均为参考电压信号Ref提供的参考电压Vref。

当第一晶体管M1和第六晶体管M6截止时，第一节点N1的电位被导通的驱动晶体管M0拉低，直至第一节点N1的电位下降至参考电压Vref和晶体管M0的阈值电压Vth之和时，驱动晶体管M0截止，此时第一电容C1和第二电容C2均存储有驱动晶体管M0的阈值电压Vth。并且，在T1阶段，采用源跟随方式补偿驱动晶体管M0的阈值电压，避免了迟滞效应的产生，即驱动晶体管M0的源极电压跟随栅极电压变化，直至驱动晶体管M0的栅极和源极的电压差为阈值电压Vth时，驱动晶体管M0截止。

在写入数据信号阶段T2，驱动第五晶体管M5导通，同时驱动第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4和第六晶体管M6均截止；

具体的，结合图3a和3c所示，在T2阶段，驱动信号S1为高电平，以驱动第二晶体管M2、第三晶体管M3和第四晶体管M4截止；驱动信号S2为低电平，以驱动第五晶体管M5导通；驱动信号S3为高电平，以驱动第一晶体管M1和第六晶体管M6截止。

因此，在T2阶段，数据信号Data提供的数据电压Vdata通过第五晶体管M5输入至第三节点N3，第一电容C1发生耦合，将数据电压Vdata耦合至第四节点N4，使得第四节点N4的电位为Vdata-Vth。

在发光阶段T3，驱动第一晶体管M1和第六晶体管M6导通，同时驱动第二晶体管M2、第三晶体管M3、第四晶体管M4和第五晶体管M5截止。

具体的，参考图3a和3d所示，在T3阶段，驱动信号S1为高电平，即以保持驱动第二晶体管M2、第三晶体管M3和第四晶体管M4的截止状态；驱动信号S2变为高电平，以驱动第五晶体管M5截止；驱动信号S3为低电平，以驱动第一晶体管M1和第六晶体管M6导通。

在T3阶段，第一节点N1的电位为电源电压Vpvdd，第四节点N4的电位保持上一阶段的电位为Vdata-Vth，因此，驱动晶体管M0的栅源电压为：

Vgs＝Vpvdd-(Vdata-Vth)＝Vpvdd-Vdata+Vth 公式一

因为在T3阶段，驱动晶体管M0工作在饱和区，因此用于驱动发光元件D发光的驱动电流Id由驱动晶体管M0的栅极和源极的电压差决定，因此，驱动电流Id为:

Id＝k(Vgs-Vth)²＝k(Vpvdd-Vdata+Vth-Vth)²＝k(Vpvdd-Vdata)² 公式二

在公式二中，Id表示为驱动晶体管M0产生的驱动电流，即驱动发光元件发光的电流；k为常数；Vgs为驱动晶体管M0的栅极和源极之间的电压差；Vth为驱动晶体管M0的阈值电压；Vdata为数据信号Data提供的数据电压；Vpvdd为电源信号Pvdd提供的电源电压。

至此，通过第六晶体管M6将与驱动晶体管M0的阈值电压Vth无关的驱动电流Id，传输至发光元件D，以驱动发光元件D发光。

有上述内容可知，本申请实施例提供的像素电路，其驱动电流Id与驱动晶体管M0的阈值电压Vth无关，驱动电流Id不受驱动晶体管M0的阈值电压Vth的影响，因此，使得采用本申请实施例提供的像素电路的显示装置，发光均匀，提高了显示效果。

实施例二

基于实施例一所提供的像素电路，本申请实施例还提供了另外一种像素电路，具体参考图4a～4c所示，图4a为本申请实施例二提供的一种像素电路的结构示意图，图4b为图4a提供的像素电路的驱动信号的时序图，图4c为图4b中T1阶段的电流通路示意图。需要说明的是，本申请实施例二提供的像素电路和实施例一提供的像素电路的相同之处不再具体描述，实施例二提供的像素电路与实施例一提供的像素电路的不同之处在于驱动第六晶体管M6的驱动信号不同。其中，

参考图4a所示，第一晶体管M1还由驱动信号S3驱动，而第六晶体管M6则由驱动信号S4驱动；另外，与实施例一像素电路相同的，第二晶体管M2、第三晶体管M3和第四晶体管M4还由驱动信号S1驱动，第五晶体管M5还由驱动信号S2驱动。

本申请实施例提供的像素电路的驱动方法同样分为检测阈值电压阶段、写入数据信号阶段和发光阶段三个阶段，分别对应于图4b所示的T1阶段、T2阶段和T3阶段，其中，

在检测阈值电压阶段T1，驱动第一晶体管M1先导通后截止，同时驱动第二晶体管M2、第三晶体管M3和第四晶体管M4导通，以及，驱动第五晶体管M5和第六晶体管M6截止；

具体的，参考图4b和4c所示，在T1阶段，驱动信号S1为低电平，以驱动第二晶体管M2、第三晶体管M3和第四晶体管M4均导通；驱动信号S2为高电平，以驱动第五晶体管M5截止；驱动信号S3先为低电平，而后升为高电平，以驱动第一晶体管M1短暂导通后截止；驱动信号S4为高电平，以驱动第六晶体管M6截止。

因此，在T1阶段，第一节点N1和第三节点N3的电位均为由电源信号Pvdd提供的电源电压Vpvdd，第二节点N2和第四节点N4的电位均为参考电压信号Ref提供的参考电压Vref。

当第一晶体管M1截止时，第一节点N1的电位被导通的驱动晶体管M0拉低，直至第一节点N1的电位下降至参考电压Vref和晶体管M0的阈值电压Vth之和时，驱动晶体管M0截止，此时第一电容C1和第二电容C2均存储有驱动晶体管M0的阈值电压Vth。并且，在T1阶段，采用源跟随方式补偿驱动晶体管M0的阈值电压，避免了迟滞效应的产生，即驱动晶体管M0的源极电压跟随栅极电压变化，直至驱动晶体管M0的栅极和源极的电压差为阈值电压Vth时，驱动晶体管M0截止。

本申请实施例二提供的像素电路在写入数据信号阶段T2和发光阶段T3，与实施一提供的像素电路在写入数据信号阶段T2和发光阶段T3的工作模式是相同的，即本申请实施例二提供的像素电路在写入数据信号阶段T2和发光阶段T3中，第六晶体管M6的驱动信号S4和第一晶体管M1的驱动信号S3是相同的，故不作重复描述。

本申请实施例二提供的像素电路，通过晶体管和电容之间的配合，使得驱动晶体管生成的用于驱动发光元件发光的驱动电流，与驱动晶体管本身的阈值电压无关，补偿因工艺造成的阈值漂移，消除显示装置发光不均匀的问题，提高了显示装置发光的均匀性；以及，通过源跟随的方式来补偿驱动晶体管的阈值电压，避免了迟滞效应的发生。

并且，在检测阈值电压阶段T1，驱动第六晶体管M6截止，可以避免在驱动晶体管M0导通至截止时间段中，对发光元件施加一定电流，而出现暗态不暗的现象。

实施例三

本申请还提供了一种像素电路，结合图5～6d所示，对本申请实施例三提供的像素电路进行详细说明。

参考图5所示，为本申请实施例三提供的一种像素电路的结构示意图，其中，像素电路用于驱动发光元件，像素电路包括：

第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、驱动晶体管M0、第一电容C1和第二电容C2；其中，在本申请实施例中，第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6和驱动晶体管M0均为P型晶体管。

第一晶体管M1栅极连接至第一驱动信号，第一晶体管M1的第一电极连接至电源信号Pvdd，第一晶体管M1的第二电极连接至驱动晶体管M0的源极；

第二晶体管M2的栅极连接至第二驱动信号，第二晶体管M2的第一电极连接至驱动晶体管M0的源极，第二晶体管M2的第二电极连接至第一电容C1的第一极板和第二电容C2的第二极板，且第二电容C2用于保持第一电容C1的存储电压不变；

第三晶体管M3的栅极连接至第三驱动信号，第三晶体管M3的第一电极连接至第一电容C1的第二极板和驱动晶体管M0的栅极，第三晶体管M3的第二电极连接至参考电压信号Ref；

第四晶体管M4的栅极连接至第四驱动信号，第四晶体管M4的第一电极连接至驱动晶体管M0的漏极，第四晶体管M4的第二电极连接至参考电压信号Ref；

第五晶体管M5的栅极连接至第五驱动信号，第五晶体管M5的第二电极连接至第一电容C1的第一极板和第二电容C2的第二极板，第五晶体管M5的第一电极连接至数据信号Data；

第六晶体管M6的栅极连接至第六驱动信号，第六晶体管M6的第一电极连接至驱动晶体管M0的漏极，第六晶体管M6的第二电极连接至发光元件D的阳极，发光元件D的阴极连接至阴极电位Pvee。

其中，本申请实施例提供的第二电容C2的第一极板连接至参考电压信号Ref，以用于保持第一电容C1的存储电压不变。并且，本申请实施例中第二晶体管M2、第三晶体管M3和第四晶体管M4在驱动时需要同时导通或截止，且三个晶体管均为P型晶体管，因此，第二晶体管M2、第三晶体管M3和第四晶体管M4的驱动信号相同；以及，本申请实施例中第一晶体管M1和第六晶体管M6的驱动也可以相同，且两个晶体管均为P型晶体管，因此第一晶体管M1和第六晶体管M6的驱动信号相同。

下面对本申请图5所示的像素电路的驱动进行详细说明，参考图6a所示，为图5提供的像素电路的驱动信号的时序图，具体的，驱动信号S1’驱动第二晶体管M2、第三晶体管M3和第四晶体管M4同时导通或截止，即第二驱动信号、第三驱动信号和第四驱动信号相同为驱动信号S1’；驱动信号S2’用于驱动第五晶体管M5的导通或截止，即第五驱动信号为驱动信号S2’；驱动信号S3’用于驱动第一晶体管M1和第六晶体管M6的导通或截止，即第一驱动信号和第二驱动信号相同为S3’；

另外，本申请图5所示像素电路的驱动分为检测阈值电压阶段、写入数据信号阶段和发光阶段三个阶段，分别对应图6a中的T1、T2和T3阶段，其中，图6b为图6a中T1阶段的电流通路示意图，图6c为图6a中T2阶段的电流通路示意图，图6d为图6a中T3阶段的电流通路示意图，其中，

在检测阈值电压阶段T1，驱动第一晶体管M1和第六晶体管M6均先导通后截止，同时驱动第二晶体管M2、第三晶体管M3和第四晶体管M4导通，以及，驱动第五晶体管M5截止；

具体的，结合图6a和图6b所示，在T1阶段，驱动信号S1’为低电平，以驱动第二晶体管M2、第三晶体管M3和第四晶体管M4均导通；驱动信号S2’为高电平，以驱动第五晶体管M5截止；驱动信号S3’先为低电平，而后升为高电平，以驱动第一晶体管M1和第六晶体管M6短暂导通后截止。

因此，在T1阶段，第一节点N1(即第一晶体管M1的第二电极、第二晶体管M2的第一电极和驱动晶体管M0的源极相连的节点)的电位为由电源信号Pvdd提供的电源电压Vpvdd；第二节点N2(即第四晶体管M4的第一电极、第六晶体管M6的第一电极和驱动晶体管M0的漏极相连的节点)、第三节点N3(即第二晶体管M2的第二电极、第五晶体管M5的第二电极、第一电容C1的第一极板和第二电容C2的第二极板相连的节点)和第四节点N4(即第一电容C1的第二极板、第三晶体管M3的第一电极和驱动晶体管M0的栅极相连的节点)的电位均为参考电压信号Ref提供的参考电压Vref。

当第一晶体管M1和第六晶体管M6截止时，第一节点N1的电位被导通的驱动晶体管M0拉低，直至第一节点N1的电位下降至参考电压Vref和晶体管M0的阈值电压Vth之和时，驱动晶体管M0截止，此时第一电容C1和第二电容C2均存储有驱动晶体管M0的阈值电压Vth。并且，在T1阶段，采用源跟随方式补偿驱动晶体管M0的阈值电压，避免了迟滞效应的产生，即驱动晶体管M0的源极电压跟随栅极电压变化，直至驱动晶体管M0的栅极和源极的电压差为阈值电压Vth时，驱动晶体管M0截止。

在写入数据信号阶段T2，驱动第五晶体管M5导通，同时驱动第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4和第六晶体管M6均截止；

具体的，结合图6a和6c所示，在T2阶段，驱动信号S1’为高电平，以驱动第二晶体管M2、第三晶体管M3和第四晶体管M4截止；驱动信号S2’为低电平，以驱动第五晶体管M5导通；驱动信号S3’为高电平，以驱动第一晶体管M1和第六晶体管M6截止。

因此，在T2阶段，数据信号Data提供的数据电压Vdata通过第五晶体管M5输入至第三节点N3，第一电容C1发生耦合，将数据电压Vdata耦合至第四节点N4，使得第四节点N4的电位为Vdata-Vth。

在发光阶段T3，驱动第一晶体管M1和第六晶体管M6导通，同时驱动第二晶体管M2、第三晶体管M3、第四晶体管M4和第五晶体管M5截止。

具体的，参考图6a和6d所示，在T3阶段，驱动信号S1’为高电平，即以保持驱动第二晶体管M2、第三晶体管M3和第四晶体管M4的截止状态；驱动信号S2’变为高电平，以驱动第五晶体管M5截止；驱动信号S3’为低电平，以驱动第一晶体管M1和第六晶体管M6导通。

在T3阶段，第一节点N1的电位为电源电压Vpvdd，第四节点N4的电位保持上一阶段的电位为Vdata-Vth，因此，驱动晶体管M0的栅源电压为：

Vgs＝Vpvdd-(Vdata-Vth)＝Vpvdd-Vdata+Vth 公式一

因为在T3阶段，驱动晶体管M0工作在饱和区，因此用于驱动发光元件D发光的驱动电流Id由驱动晶体管M0的栅极和源极的电压差决定，因此，驱动电流Id为:

Id＝k(Vgs-Vth)²＝k(Vpvdd-Vdata+Vth-Vth)²

＝k(Vpvdd-Vdata)² 公式二

在公式二中，Id表示为驱动晶体管M0产生的驱动电流，即驱动发光元件发光的电流；k为常数；Vgs为驱动晶体管M0的栅极和源极之间的电压差；Vth为驱动晶体管M0的阈值电压；Vdata为数据信号Data提供的数据电压；Vpvdd为电源信号Pvdd提供的电源电压。

至此，通过第六晶体管M6将与驱动晶体管M0的阈值电压Vth无关的驱动电流Id，传输至发光元件D，以驱动发光元件D发光。

有上述内容可知，本申请实施例提供的像素电路，其驱动电流Id与驱动晶体管M0的阈值电压Vth无关，驱动电流Id不受驱动晶体管M0的阈值电压Vth的影响，因此，使得采用本申请实施例提供的像素电路的显示装置，发光均匀，提高了显示效果。

实施例四

基于本申请实施例三所提供的像素电路，本申请实施例还提供了另外一种像素电路，具体参考图7a～7c所示，图7a为本申请实施例四提供的一种像素电路的结构示意图，图7b为图7a提供的像素电路的驱动信号的时序图，图7c为图7b中T1阶段的电流通路示意图。需要说明的是，本申请实施例四提供的像素电路和实施例三提供的像素电路的相同之处不再具体描述，实施例四提供的像素电路与实施例三提供的像素电路的不同之处在于驱动第六晶体管M6的驱动信号不同。其中，

参考图7a所示，第一晶体管M1还由驱动信号S3’驱动，而第六晶体管M6则由驱动信号S4’驱动；另外，与实施例三提供的像素电路相同的，第二晶体管M2、第三晶体管M3和第四晶体管M4还由驱动信号S1’驱动，第五晶体管M5还由驱动信号S2’驱动。

本申请实施例提供的像素电路的驱动方法同样分为检测阈值电压阶段、写入数据信号阶段和发光阶段三个阶段，分别对应于图7b所示的T1阶段、T2阶段和T3阶段，其中，

在检测阈值电压阶段T1，驱动第一晶体管M1先导通后截止，同时驱动第二晶体管M2、第三晶体管M3和第四晶体管M4导通，以及，驱动第五晶体管M5和第六晶体管M6截止；

具体的，参考图7b和7c所示，在T1阶段，驱动信号S1’为低电平，以驱动第二晶体管M2、第三晶体管M3和第四晶体管M4均导通；驱动信号S2’为高电平，以驱动第五晶体管M5截止；驱动信号S3’先为低电平，而后升为高电平，以驱动第一晶体管M1短暂导通后截止；驱动信号S4’为高电平，以驱动第六晶体管M6截止。

因此，在T1阶段，第一节点N1为由电源信号Pvdd提供的电源电压Vpvdd，第二节点N2、第三节点N3和第四节点N4的电位均为参考电压信号Ref提供的参考电压Vref。

当第一晶体管M1截止时，第一节点N1的电位被导通的驱动晶体管M0拉低，直至第一节点N1的电位下降至参考电压Vref和晶体管M0的阈值电压Vth之和时，驱动晶体管M0截止，此时第一电容C1和第二电容C2均存储有驱动晶体管M0的阈值电压Vth。并且，在T1阶段，采用源跟随方式补偿驱动晶体管M0的阈值电压，避免了迟滞效应的产生，即驱动晶体管M0的源极电压跟随栅极电压变化，直至驱动晶体管M0的栅极和源极的电压差为阈值电压Vth时，驱动晶体管M0截止。

本申请实施例二提供的像素电路在写入数据信号阶段T2和发光阶段T3，与实施一提供的像素电路在写入数据信号阶段T2和发光阶段T3的工作模式是相同的，即本申请实施例二提供的像素电路在写入数据信号阶段T2和发光阶段T3中，第六晶体管M6的驱动信号S4’和第一晶体管M1的驱动信号S3’是相同的，故不作重复描述。

本申请实施例二提供的像素电路，通过晶体管和电容之间的配合，使得驱动晶体管生成的用于驱动发光元件发光的驱动电流，与驱动晶体管本身的阈值电压无关，补偿因工艺造成的阈值漂移，消除显示装置发光不均匀的问题，提高了显示装置发光的均匀性；以及，通过源跟随的方式来补偿驱动晶体管的阈值电压，避免了迟滞效应的发生。

并且，在检测阈值电压阶段T1，驱动第六晶体管M6截止，可以避免在驱动晶体管M0导通至截止时间段中，对发光元件施加一定电流，而出现暗态不暗的现象。

需要说明的是，本申请提供的驱动晶体管为P型晶体管，在上述所有实施例中第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和驱动晶体管均为P型晶体管，而且第二驱动信号、第三驱动信号和第四驱动信号相同。而在本申请其他实施例中，第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管为N型晶体管，驱动晶体管为P型晶体管，而且第二驱动信号、第三驱动信号和第四驱动信号相同。此外，在本申请其他实施例中，第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管还可以为相互之间不同类型的晶体管，只需要满足本申请提供的驱动过程中，各个晶体管的导通或截止状态即可，即在检测阈值电压阶段、写入数据信号阶段和发光阶段三个阶段中，各个晶体管的导通或截止状态。

另外，本申请实施例提供的第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和驱动晶体管均为薄膜晶体管或金属-氧化物-半导体场效应晶体管。其中，发光元件优选为有机发光二极管。

此外，本申请还提供了一种阵列基板，其中，阵列基板包括上述所有实施例中任意一实施例提供的像素电路。

需要说明的是，本申请提供的阵列基板对于像素电路的数量不作具体限制，需要根据实际应用进行设计。

最后，本申请还提供了一种显示装置，显示装置包括上述的阵列基板。

本申请提供的像素电路、阵列基板及显示装置，其中，像素电路包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、驱动晶体管、第一电容和第二电容，通过晶体管和电容之间的配合，使得驱动晶体管生成的用于驱动发光元件发光的驱动电流，与驱动晶体管本身的阈值电压无关，补偿因工艺造成的阈值漂移，消除显示装置发光不均匀的问题，提高了显示装置发光的均匀性；

并且，本申请提供的像素电路，通过源跟随的方式来补偿驱动晶体管的阈值电压，避免了迟滞效应的发生。

Claims (9)

1.一种像素电路，用于驱动发光元件，其特征在于，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、驱动晶体管、第一电容和第二电容；其中，

所述第一晶体管的栅极连接至第一驱动信号，所述第一晶体管的第一电极连接至电源信号，所述第一晶体管的第二电极连接至所述驱动晶体管的源极；

所述第二晶体管的栅极连接至第二驱动信号，所述第二晶体管的第一电极连接至所述驱动晶体管的源极，所述第二晶体管的第二电极连接至所述第一电容的第一极板和第二电容的第二极板,且所述第二电容用于保持所述第一电容的存储电压不变；

所述第三晶体管的栅极连接至第三驱动信号，所述第三晶体管的第一电极连接至所述第一电容的第二极板和驱动晶体管的栅极，所述第三晶体管的第二电极连接至参考电压信号；

所述第四晶体管的栅极连接至第四驱动信号，所述第四晶体管的第一电极连接至所述驱动晶体管的漏极，所述第四晶体管的第二电极连接至所述参考电压信号；

所述第五晶体管的栅极连接至第五驱动信号，所述第五晶体管的第二电极连接至所述第一电容的第一极板和第二电容的第二极板，所述第五晶体管的第一电极连接至数据信号；

所述第六晶体管的栅极连接至第六驱动信号，所述第六晶体管的第一电极连接至所述驱动晶体管的漏极，所述第六晶体管的第二电极连接至所述发光元件的阳极，所述发光元件的阴极连接至阴极电位；

其中，所述像素电路驱动分为检测阈值电压阶段、写入数据信号阶段和发光阶段三个阶段，其中，

在所述检测阈值电压阶段，驱动所述第一晶体管和第六晶体管均先导通后截止，同时驱动所述第二晶体管、第三晶体管和第四晶体管导通，以及，驱动所述第五晶体管截止；或者，

驱动所述第一晶体管先导通后截止，同时驱动所述第二晶体管、第三晶体管和第四晶体管导通，以及，驱动所述第五晶体管和第六晶体管截止；

在所述写入数据信号阶段，驱动所述第五晶体管导通，同时驱动所述第一晶体管、第二晶体管、第三晶体管、第四晶体管和第六晶体管均截止；

在所述发光阶段，驱动所述第一晶体管和第六晶体管导通，同时驱动所述第二晶体管、第三晶体管、第四晶体管和第五晶体管截止。

2.根据权利要求1所述的像素电路，其特征在于，所述第二电容的第一极板连接至所述电源信号。

3.根据权利要求1所述的像素电路，其特征在于，所述第二电容的第一极板连接至所述参考电压信号。

4.根据权利要求1所述的像素电路，其特征在于，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和驱动晶体管均为P型晶体管。

5.根据权利要求1所述的像素电路，其特征在于，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管为N型晶体管，所述驱动晶体管为P型晶体管。

6.根据权利要求1所述的像素电路，其特征在于，所述第二驱动信号、第三驱动信号和第四驱动信号相同。

7.根据权利要求1所述的像素电路，其特征在于，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管和驱动晶体管均为薄膜晶体管或金属-氧化物-半导体场效应晶体管。

8.一种阵列基板，其特征在于，所述阵列基板包括权利要求1～7任意一项所述的像素电路。

9.一种显示装置，其特征在于，所述显示装置包括权利要求8所述的阵列基板。