CN104616621B - 一种像素电路及其驱动方法、显示装置 - Google Patents

Abstract

本发明实施例提供一种像素电路及其驱动方法、显示装置，涉及显示技术领域，能够改善由于阈值电压引起的显示器显示亮度不均匀的不良现象。所述像素电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、存储电容以及发光器件。

Description

一种像素电路及其驱动方法、显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示装置。

背景技术

随着显示技术的急速进步，作为显示装置核心的半导体元件技术也随之得到了飞跃性的进步。对于现有的显示装置而言，有机发光二极管(Organic Light EmittingDiode，OLED)作为一种电流型发光器件，因其所具有的自发光、快速响应、宽视角和可制作在柔性衬底上等特点而越来越多地被应用于高性能显示领域当中。

采用上述OLED器件可以构成OLED显示器，该显示器的阵列基板上设置有多个TFT(Thin Film Transistor，薄膜晶体管)。为了提高TFT的载流子迁移率，并降低电阻率，使得通过相同电流时，功耗较小。一般采用多晶硅构成上述TFT。然而由于生产工艺和多晶硅的特性，导致在大面积玻璃基板上制作的TFT开关电路时，常常在诸如阈值电压Vth、迁移率等电学参数上出现波动，从而使得流经OLED器件的电流不仅会随着TFT长时间导通所产生的导通电压应力的变化而改变，而且其还会随着TFT的阈值电压Vth漂移而有所不同。如此一来，将会影响到显示器的亮度均匀性与亮度恒定性。从而降低显示器的画面品质和质量。

发明内容

本发明的实施例提供一种像素电路及其驱动方法、显示装置，能够改善由于阈值电压引起的显示器显示亮度不均匀的不良现象。

为达到上述目的，本发明的实施例采用如下技术方案：

本发明实施例的一方面，提供一种像素电路，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、存储电容以及发光器件；

所述第一晶体管的栅极连接第一信号端，第一极连接所述第四晶体管的第二极，第二极与初始电压端相连接；

所述第二晶体管的栅极连接第二信号端，第一极连接数据电压端，第二极与所述第五晶体管的第二极相连接；

所述第三晶体管的栅极连接所述第一信号端，第一极连接所述初始电压端，第二极与所述第四晶体管的栅极相连接；

所述第四晶体管的第一极连接第一电压端；

所述第五晶体管的栅极连接使能信号端，第一极与所述第四晶体管的第二极相连接；

所述第六晶体管的栅极连接所述第二信号端，第一极连接所述第一电压端，第二极与所述第四晶体管的栅极相连接；

所述第七晶体管的栅极连接所述使能信号端，第一极连接所述第四晶体管的第二极，第二极与所述发光器件的阳极相连接；

所述第八晶体管的栅极连接所述第一信号端，第一极连接所述第五晶体管的第二极，第二极与所述初始电压端相连接；

所述存储电容的一端连接所述第五晶体管的第二极，另一端与所述第一晶体管的第一极相连接；

所述发光器件的阴极与第二电压端相连接。

本发明实施例的另一方面，提供一种显示装置，包括如上所述的任意一种像素电路。

本发明实施例的又一方面，提供一种像素电路驱动方法，包括驱动上述任意一种像素电路的方法，所述方法还包括：

导通第一晶体管、第三晶体管以及第八晶体管，关闭第二晶体管、第四晶体管、第五晶体管、第六晶体管以及第七晶体管，将所述第四晶体管的栅极电压，以及存储电容两端的电压进行重置；

导通所述第六晶体管、所述第二晶体管，关闭所述第一晶体管、所述第三晶体管、所述第五晶体管、所述第七晶体管以及所述第八晶体管，所述第四晶体管处于二极管连接状态；将数据电压端输入的数据电压，以及第一电压端输入的电压分别写入所述存储电容的两端；

导通所述第五晶体管、所述第四晶体管以及所述第七晶体管，关闭所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第六晶体管以及所述第八晶体管，通过所述第四晶体管与所述第七晶体管的电流驱动发光器件发光。

本发明实施例提供一种像素电路及其驱动方法、显示装置，通过第一至第八晶体管对电流进行开关控制，以及通过存储电容对电流进行充放电控制，可以使得存储电容保持作为驱动晶体管的第四晶体管，其栅源电压保持不变，从而在第四晶体管的驱动发光器件发光时，使得通过第四晶体管的驱动电流与所述第四晶体管的阈值电压无关，从而对第四晶体管的阈值电压的不一致或漂移进行了补偿，避免了阈值电压对流过发光器件的电流所造成的影响，显著改善了显示装置显示亮度的均匀性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种像素电路的结构示意图；

图2为本发明实施例提供的一种像素电路的控制信号时序图；

图3-图5为本发明实施例提供的一种像素电路的在各个信号控制过程中的通断示意图；

图6为本发明实施例提供的一种像素电路的驱动方法流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供一种像素电路，如图1所示，可以包括：

第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、存储电容Cst以及发光器件L。

其中，第一晶体管M1的栅极连接第一信号端Sn，第一极连接第四晶体管M4的第二极，第二极与初始电压端Vinit相连接。

第二晶体管M2的栅极连接第二信号端Sn+1，第一极连接数据电压端Dm，第二极与第五晶体管M5的第二极相连接。

第三晶体管M3的栅极连接第一信号端Sn，第一极连接初始电压端Vinit，第二极与第四晶体管M4的栅极相连接。

第四晶体管M4的第一极连接第一电压端ELVDD。

第五晶体管M5的栅极连接使能信号端En，第一极与第四晶体管M4的第二极相连接。

第六晶体管M6的栅极连接第二信号端Sn+1，第一极连接第一电压端ELVDD，第二极与第四晶体管M4的栅极相连接。

第七晶体管M7的栅极连接使能信号端En，第一极连接第四晶体管M4的第二极，第二极与发光器件L的阳极相连接。

第八晶体管M8的栅极连接第一信号端Sn，第一极连接第五晶体管M5的第二极，第二极与初始电压端Vinit相连接。

存储电容Cst的一端连接第五晶体管M5的第二极，另一端与第一晶体管M1的第一极相连接。

发光器件L的阴极与第二电压端ELVSS相连接。其中，所述发光器件L可以是现有技术中包括LED(Light Emitting Diode，发光二极管)或OLED(Organic Light EmittingDiode，有机发光二极管)在内的多种电流驱动发光器件。在本发明实施例中，是以OLED为例进行的说明。

本发明实施例提供一种像素电路，通过第一至第八晶体管对电流进行开关控制，以及通过存储电容对电流进行充放电控制，可以使得存储电容保持作为驱动晶体管的第四晶体管，其栅源电压保持不变，从而在第四晶体管的驱动发光器件发光时，使得通过第四晶体管的驱动电流与所述第四晶体管的阈值电压无关，从而对第四晶体管的阈值电压的不一致或漂移进行了补偿，避免了阈值电压对流过发光器件的电流所造成的影响，显著改善了显示装置显示亮度的均匀性。

需要说明的是，第一、本发明实施例中的所有晶体管(M1、M2……M8)可以是耗尽型晶体管，也可以是增强型晶体管。本发明对此不做限定的，但都应当属于本发明的保护范围。

第二、本发明实施例中的所有晶体管(M1、M2……M8)可以均为N型晶体管，也可以均为P型晶体管。本发明对此不作限制，但都应当属于本发明的保护范围。

以下实施例均是以第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7以及第八晶体管M8均为N型增强型晶体管为例进行的说明。

在此基础上，由于对于N型晶体管而言，源极的电位低于漏极的电位，从而可以使得晶体管在导通后，N型晶体管中的载流子(电子)，能够从晶体管的电位较低的源极流向电位较高的漏极。以图1中的第四晶体管M4为例，当初始电压端Vinit输入的电压传输至第四晶体管M4的第二极(结点N2)，第一电压端ELVDD输入的电压传输至第四晶体管M4的第一极时，由于第一电压端ELVDD输入的电压用于驱动发光器件L进行发光，因此其输入的电压一般大于初始电压端Vinit输入的电压，从而使得第四晶体管M4的第二极的电位小于第一极的电位。因此第四晶体管M4的第二极为源极，第一极为漏极。

综上所述，当上述晶体管均为N型晶体管时，上述晶体管的第一极可以均为漏级，第二极均可以均为源极。

此外，在此情况下，在本发明实施例中的第一电压端ELVDD输入高电平，第二电压端ELVSS输入低电平。以下结合如图2所示的控制信号时序，对如图1所示的像素电路的工作过程进行详细说明。

如图1所示的像素电路工作时，其工作过程具体可以分为三个阶段，分别为：重置阶段、写入阶段和发光阶段，可以分别用P1、P2和P3来表示。

重置阶段P1，该阶段的等效电路如图3所示，其中，实际通电线路和器件采用实线表示，未通电的部分采用虚线表示，以下各等效电路图与图3表示方式相同。

在重置阶段P1，使能信号端En输入低电平，如图3所示，第五晶体管M5以及第七晶体管M7处于截止状态。第二信号端Sn+1输入低电平，第六晶体管M6、第二晶体管M2处于截止状态。由于第七晶体管M7处于截止状态，因此该阶段OLED不发光。

第一信号端Sn输入高电平，第一晶体管M1、第三晶体管M3以及第八晶体管M8导通。通过第一晶体管M1和第三晶体管M3将初始电压端Vinit输入的电压分别传输至结点N2和结点N3；通过第八晶体管M8将初始电压端Vinit输入的电压分别传输至节点N1。

由于初始电压端Vinit输入的电压一般可以为低电平，因此，可以分别对结点N1、节点N2以及节点N3处的电压，即第四晶体管M4的栅极电压，以及存储电容两端的电压进行重置，将上一帧画面显示过程中，第四晶体管M4的栅极，以及存储电容两端残留的电压进行释放，从而可以避免残留于第四晶体管M4的栅极，以及存储电容两端的电压对本帧画面显示的影响，此时第四晶体管M4为截止状态。

写入阶段P2，使能信号端En输入低电平，如图4所示，第五晶体管M5以及第七晶体管M7处于截止状态。第一信号端Sn输入低电平，第一晶体管M1、第二晶体管M2、第三晶体管M3以及第八晶体管M8处于截止状态。由于第七晶体管M7处于截止状态，因此该阶段OLED仍然不发光。

第二信号端Sn+1输入高电平，将第六晶体管M6、第二晶体管M2导通。通过第六晶体管M6，将第四晶体管M4的源极和栅极相连接，使得第四晶体管M4处于二极管连接状态。在此情况下，第一电压端ELVDD输入的电压写入第四晶体管M4后，将比第一电压端ELVDD输入的电压低一个第四晶体管M4自身的阈值电压Vth的电平输入至存储电容Cst的一端，即结点N2。因此，结点N2的电位由Vinit变更为ELVDD-Vth，其中，Vth为第四晶体管M4的阈值电压。此外，通过第二晶体管M2将数据电压端Dm输入的数据电压Vdata传输至存储电容Cst的另一端，即结点N1。这时，存储电容Cst两端的电势差为Vdata-(ELVDD-Vth)。

发光阶段P3，第一信号端Sn输入低电平，如图5所示，第一晶体管M1、第三晶体管M3以及第八晶体管M8处于截止状态。第二信号端Sn+1输入低电平，第六晶体管M6、第二晶体管M2处于截止状态。

使能信号端En输入高电平，将第五晶体管M5、第七晶体管M7导通。此时，由于第四晶体管M4也导通，因此，第四晶体管M4可以作为驱动晶体管，经流过其自身的电流作为驱动电流I驱动发光二极管OLED进行发光。

在此情况下，结点N2的电位可以变更为ε。其中，ε与结点N3的电位以及发光器件L(例如OLED)的电学特性有关。具体的，一方面，由于第四晶体管M4的栅极电压(结点N3的电位)在一定的区间内可以将第四晶体管M4导通。在上述区间内，结点N3的电位较大时，第四晶体管M4的导通性能较高，从而使得流过结点N2的电流大；在上述区间内，结点N3的电位较小时，第四晶体管M4的导通性能较小，从而使得流过结点N2的电流小。另一方面，结点N3的电位大小还与OLED的电学特性有关。例如，当OLED的电阻越大，且流过OLED的电流不变时，结点N2的电位会减小；当OLED的电阻越小，且流过OLED的电流不变时，结点N2的电位会增加。

为了使得存储电容Cst两端的电压保持Vdata-(ELVDD-Vth)不变，在存储电容Cst的自举作用下，结点N1的电位为Vdata-(ELVDD-Vth)+ε。通过第五晶体管M5，使得结点N3的电位(即第四晶体管M4的栅极电压Vg)与结点N1的电位相同，Vg＝Vdata-(ELVDD-Vth)+ε，并且，第四晶体管M4的源极(即第二极节点N2)的电压Vs＝ε。

因此，第四晶体管M4的栅源电压为：

Vgs＝Vg-Vs＝Vdata-(ELVDD-Vth)+ε-ε＝Vdata-(ELVDD-Vth)；

在此情况下，流过第四晶体管M4的驱动电流I为：

I＝K/2(Vgs-Vth)²＝K/2(Vdata-(ELVDD-Vth)-Vth)²＝K/2(Vdata-ELVDD)²。(1)

其中，K为关联于第三晶体管M3的电流常数。

现有技术中，不同像素单元之间的Vth不尽相同，且同一像素中的Vth还有可能随时间发生漂移，这将造成显示亮度差异，由于这种差异与之前显示的图像有关，因此常呈现为残影现象。由以上公式(1)可知，用于驱动OLED发光的电流I与第四晶体管M4的阈值电压Vth无关，从而可以避免由于阈值电压发生漂移而造成显示亮度差异。

综上所述，通过多个晶体管和电容对电路进行开关和充放电控制，可以使得存储电容保持第四晶体管M4栅源电压Vgs不变，从而使得通过第四晶体管的电流与其自身的阈值电压Vth无关，进而对第四晶体管M4阈值电压Vth的不一致或漂移进行了补偿，避免了驱动晶体管的阈值电压对流过发光器件的电流所造成的影响，显著改善了显示装置显示亮度的均匀性。

需要说明的是，在上述实施例中，晶体管均是以N型增强型TFT为例进行的说明。或者，同样可以采用N型耗尽型TFT，其不同之处在于，对于N型增强型TFT，阈值电压Vth为正值，而对于N型耗尽型TFT，阈值电压Vth为负值。

此外，当上述所有晶体管为P型晶体管时，需要对驱动信号的时序、电路的输入信号，以及发光器件L的连接方向进行相应的调整。

具体的，将图1中第一电压端ELVDD与第二电压端ELVSS的连接位置进行互换。例如，将原本连接第一电压端ELVDD的第四晶体管M4的第一极与第二电压端ELVSS相连接；将原本连接第二电压端ELVSS的发光器件的阴极连接第一电压端ELVDD。

并且，还需要将图2中的使能信号端En、第一信号端Sn以及第二信号端Sn+1输出的信号的方向进行翻转。此外，还需要将原图1中的发光器件L的阴极和阳极的方向进行互换。具体的工作过程同理可得，在此不再赘述，但都应当属于本发明的保护范围。

本发明实施例还提供一种显示装置，包括如上所述的任意一种像素电路。所述显示装置可以包括多个像素单元阵列，每一个像素单元包括如上所述的任意一个像素电路。具有与本发明前述实施例提供的像素电路相同的有益效果，由于像素电路在前述实施例中已经进行了详细说明，此处不再赘述。

具体的，本发明实施例所提供的显示装置可以是包括LED显示器或OLED显示器在内的具有电流驱动发光器件的显示装置。

本发明实施例提供一种显示装置，所述显示装置包括像素电路，所述像素电路通过第一至第七晶体管对电流进行开关控制，以及通过存储电容对电流进行充放电控制，可以使得存储电容保持作为驱动晶体管的第四晶体管，其栅源电压保持不变，从而在第四晶体管的驱动发光器件发光时，使得通过第四晶体管的驱动电流与所述第四晶体管的阈值电压无关，从而对第四晶体管的阈值电压的不一致或漂移进行了补偿，避免了阈值电压对流过发光器件的电流所造成的影响，显著改善了显示装置显示亮度的均匀性。

本发明实施例提供一种像素电路驱动方法，其特征在于，包括驱动上述任意一种像素电路的方法，所述方法，如图6所示，还可以包括：

S101、导通第一晶体管M1、第三晶体管M3以及第八晶体管M8，关闭第二晶体管M2、第四晶体管M4、第五晶体管M5、第六晶体管M6以及第七晶体管M7，将所述第四晶体管M4的栅极电压，以及存储电容Cst两端的电压进行重置。

具体的，在重置阶段P1：使能信号端En以及第二信号端Sn+1输入的电压信号为低电平，第一信号端Sn输入的电压信号为高电平，数据电压端Dm输入数据电压Vdata。

通过第一晶体管M1和第三晶体管M3将初始电压端Vinit输入的电压分别传输至结点N2和结点N3；通过第八晶体管M8将初始电压端Vinit输入的电压分别传输至节点N1。

由于初始电压端Vinit输入的电压一般可以为低电平，因此，可以分别对结点N1、节点N2以及节点N3处的电压，即第四晶体管M4的栅极电压，以及存储电容两端的电压进行重置，将上一帧画面显示过程中，第四晶体管M4的栅极，以及存储电容两端残留的电压进行释放，从而可以避免残留于第四晶体管M4的栅极，以及存储电容两端的电压对本帧画面显示的影响，此时第四晶体管M4为截止状态。

S102、导通第六晶体管M6、第二晶体管M2。关闭第一晶体管M1、第三晶体管M3、第四晶体管M4、第五晶体管M5、第七晶体管M7以及第八晶体管M8。所述第四晶体管M4处于二极管连接状态；将数据电压端Dm输入的数据电压Vdata，以及第一电压端ELVDD输入的电压分别写入存储电容Cst的两端。

具体的，在写入阶段P2：使能信号端En以及第一信号端Sn输入的电压信号为低电平，第二信号端Sn+1输入的电压信号为高电平，数据电压端输入ELVDD数据电压Vdata。

在第六晶体管M6导通的情况下，将第四晶体管M4的源极和栅极相连接，使得第四晶体管M4处于二极管连接状态。在此情况下，第一电压端ELVDD输入的电压写入第四晶体管M4后，将比第一电压端Vdd输入的电压低一个第四晶体管M4自身的阈值电压Vth的电平输入至存储电容Cst的一端，即结点N2。因此，结点N2的电位由Vinit变更为ELVDD-Vth，其中，Vth为第四晶体管M4的阈值电压。此外，通过第二晶体管M2将数据电压端Dm输入的数据电压Vdata传输至存储电容Cst的另一端，即结点N1。这时，存储电容Cst两端的电势差为Vdata-(ELVDD-Vth)。

S103、导通第五晶体管M5、第四晶体管M4以及第七晶体管M7，关闭第一晶体管M1、第二晶体管M2、第三晶体管M3、第六晶体管M6以及第八晶体管M8，通过第四晶体管M4与第七晶体管M7的电流驱动发光器件L发光。

具体的，在发光阶段P3：第一信号端Sn以及第二信号端Sn+1输入的电压信号为低电平，使能信号端En输入的电压信号为高电平，数据电压端ELVDD输入数据电压Vdata。

此时，由于第四晶体管M4也导通，因此，第四晶体管M4可以作为驱动晶体管，经流过其自身的电流作为驱动电流I驱动发光二极管OLED进行发光。

在此情况下，结点N2的电位变更为ε。其中，ε与结点N3的电位以及发光器件L(例如OLED)的电学特性有关。具体的，一方面，由于第四晶体管M4的栅极电压(结点N3的电位)在一定的区间内可以将第四晶体管M4导通。在上述区间内，结点N3的电位较大时，第四晶体管M4的导通性能较高，从而使得流过结点N2的电流大；在上述区间内，结点N3的电位较小时，第四晶体管M4的导通性能较小，从而使得流过结点N2的电流小。另一方面，结点N3的电位大小还与OLED的电学特性有关。例如，当OLED的电阻越大，且流过OLED的电流不变时，结点N2的电位会减小；当OLED的电阻越小，且流过OLED的电流不变时，结点N2的电位会增加。

为了使得存储电容Cst两端的电压保持Vdata-(ELVDD-Vth)不变，在存储电容Cst的自举作用下，结点N1的电位为Vdata-(ELVDD-Vth)+ε。通过第五晶体管M5，使得结点N3的电位(即第四晶体管M4的栅极电压Vg)与结点N1的电位相同，Vg＝Vdata-(ELVDD-Vth)+ε，并且，第四晶体管M4的源极(即第二极节点N2)的电压Vs＝ε。

因此，第四晶体管M4的栅源电压为：

Vgs＝Vg-Vs＝Vdata-(ELVDD-Vth)+ε-ε＝Vdata-(ELVDD-Vth)；

在此情况下，流过第四晶体管M4的驱动电流I为：

I＝K/2(Vgs-Vth)²＝K/2(Vdata-(ELVDD-Vth)-Vth)²＝K/2(Vdata-ELVDD)²。(1)

其中，K为关联于第三晶体管M3的电流常数。

现有技术中，不同像素单元之间的Vth不尽相同，且同一像素中的Vth还有可能随时间发生漂移，这将造成显示亮度差异，由于这种差异与之前显示的图像有关，因此常呈现为残影现象。由以上公式(1)可知，用于驱动OLED发光的电流I与第一晶体管T1的阈值电压Vth无关，从而可以避免由于阈值电压发生漂移而造成显示亮度差异。

综上所述，通过多个晶体管和电容对电路进行开关和充放电控制，可以使得存储电容保持第四晶体管M4栅源电压Vgs不变，从而使得通过第四晶体管的电流与其自身的阈值电压Vth无关，从而对第四晶体管M4阈值电压Vth的不一致或漂移进行了补偿，避免了驱动晶体管的阈值电压对流过发光器件的电流所造成的影响，显著改善了显示装置显示亮度的均匀性。

需要说明的是，在上述实施例中，晶体管均是以N型增强型TFT为例进行的说明。或者，同样可以采用N型耗尽型TFT，其不同之处在于，对于N型增强型TFT，阈值电压Vth为正值，而对于N型耗尽型TFT，阈值电压Vth为负值。

此外，当上述所有晶体管为P型晶体管时，需要对驱动信号的时序、电路的输入信号，以及发光器件L的连接方向进行相应的调整。

具体的，将图1中第一电压端ELVDD与第二电压端ELVSS的连接位置进行互换。例如，将原本连接第一电压端ELVDD的第四晶体管M4的第一极与第二电压端ELVSS相连接；将原本连接第二电压端ELVSS的发光器件的阴极连接第一电压端ELVDD。

并且，还需要将图2中的使能信号端En、第一信号端Sn以及第二信号端Sn+1输出的信号的方向进行翻转。此外，还需要将原图1中的发光器件L的阴极和阳极的方向进行互换。具体的工作过程同理可得，在此不再赘述，但都应当属于本发明的保护范围。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种像素电路，其特征在于，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、存储电容以及发光器件；

所述第一晶体管的栅极连接第一信号端，第一极连接所述第四晶体管的第二极，第二极与初始电压端相连接；

所述第二晶体管的栅极连接第二信号端，第一极连接数据电压端，第二极与所述第五晶体管的第二极相连接；

所述第三晶体管的栅极连接所述第一信号端，第一极连接所述初始电压端，第二极与所述第四晶体管的栅极相连接；

所述第四晶体管的第一极连接第一电压端；

所述第五晶体管的栅极连接使能信号端，第一极与所述第四晶体管的栅极相连接；

所述第六晶体管的栅极连接所述第二信号端，第一极连接所述第一电压端，第二极与所述第四晶体管的栅极相连接；

所述第七晶体管的栅极连接所述使能信号端，第一极连接所述第四晶体管的第二极，第二极与所述发光器件的阳极相连接；

所述第八晶体管的栅极连接所述第一信号端，第一极连接所述第五晶体管的第二极，第二极与所述初始电压端相连接；

所述存储电容的一端连接所述第五晶体管的第二极，另一端与所述第一晶体管的第一极相连接；

所述发光器件的阴极与第二电压端相连接。

2.根据权利要求1所述的像素电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管以及所述第八晶体管均为P型晶体管；或，

所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管以及所述第八晶体管均为N型晶体管。

3.根据权利要求2所述的像素电路，其特征在于，在所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管以及所述第八晶体管均为N型晶体管的情况下，所述晶体管的第一极均为漏级，第二极均为源级。

4.根据权利要求1-3任一项所述的像素电路，其特征在于，所述晶体管包括耗尽型晶体管或增强型晶体管。

5.根据权利要求1-3任一项所述的像素电路，其特征在于，所述发光器件为有机发光二极管。

6.一种显示装置，其特征在于，包括如权利要求1-5任一项所述的像素电路。

7.一种像素电路驱动方法，其特征在于，包括驱动如权利要求1-5任一项所述的像素电路的方法，所述方法还包括：

导通第一晶体管、第三晶体管以及第八晶体管，关闭第二晶体管、第四晶体管、第五晶体管、第六晶体管以及第七晶体管，将所述第四晶体管的栅极电压，以及存储电容两端的电压进行重置；

导通所述第六晶体管、所述第二晶体管，关闭所述第一晶体管、所述第三晶体管、所述第五晶体管、所述第七晶体管以及所述第八晶体管，所述第四晶体管处于二极管连接状态；将数据电压端输入的数据电压，以及第一电压端输入的电压分别写入所述存储电容的两端；

导通所述第五晶体管、所述第四晶体管以及所述第七晶体管，关闭所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第六晶体管以及所述第八晶体管，通过所述第四晶体管与所述第七晶体管的电流驱动发光器件发光。

8.根据权利要求7所述的像素电路驱动方法，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管以及所述第八晶体管均为P型晶体管；或，

所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管以及所述第八晶体管均为N型晶体管。

9.根据权利要求8所述的像素电路驱动方法，其特征在于，当所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管以及所述第八晶体管均为N型晶体管时，控制信号的时序包括：

重置阶段：使能信号端以及第二信号端输入的电压信号为低电平，第一信号端输入的电压信号为高电平，数据电压端输入数据电压；

写入阶段：所述使能信号端以及所述第一信号端输入的电压信号为低电平，所述第二信号端输入的电压信号为高电平，所述数据电压端输入数据电压；

发光阶段：所述第一信号端以及所述第二信号端输入的电压信号为低电平，所述使能信号端输入的电压信号为高电平，数据电压端输入数据电压。