CN103680406B

CN103680406B - 一种像素电路及显示装置

Info

Publication number: CN103680406B
Application number: CN201310683964.6A
Authority: CN
Inventors: 吴仲远; 张宝江; 段立业
Original assignee: BOE Technology Group Co Ltd
Current assignee: BOE Technology Group Co Ltd
Priority date: 2013-12-12
Filing date: 2013-12-12
Publication date: 2015-09-09
Anticipated expiration: 2033-12-12
Also published as: WO2015085702A1; CN103680406A; US20150339973A1; US9514676B2

Abstract

本发明实施例提供一种像素电路及其驱动方法、显示装置，涉及显示技术领域，像素电路包括第一晶体管、第二晶体管、第三晶体管、存储电容、寄生电容以及发光器件。第一晶体管的第一极连接第一电源信号端，其第二极连接第三晶体管的第一极；第二晶体管的栅极连接第一控制信号端，其第一极连接数据信号端，其第二极连接第一晶体管的栅极；第三晶体管的栅极连接第二控制信号端，其第二极连接发光器件的一端；存储电容的一端连接第一晶体管的栅极，其另一端连接发光器件的一端；寄生电容的一端连接发光器件的一端，其另一端连接发光器件的另一端；发光器件的另一端还连接第二电源信号端。本发明可以有效地补偿TFT的阈值电压漂移，提升显示效果。

Description

一种像素电路及显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示装置。

背景技术

有机发光二极管（Organic Light Emitting Diode，OLED）作为一种电流型发光器件，因其所具有的自发光、快速响应、宽视角和可制作在柔性衬底上等特点而越来越多地被应用于高性能显示领域当中。OLED按驱动方式可分为PMOLED(Passive Matrix Driving OLED，无源矩阵驱动有机发光二极管)和AMOLED（Active Matrix Driving OLED，有源矩阵驱动有机发光二极管）两种。传统的PMOLED随着显示装置尺寸的增大，通常需要降低单个像素的驱动时间，因而需要增大瞬态电流，从而导致功耗的大幅上升。而在AMOLED技术中，每个OLED均通过TFT(Thin Film Transistor，薄膜晶体管)开关电路逐行扫描输入电流，可以很好地解决这些问题。

在现有的AMOLED面板中，TFT开关电路多采用低温多晶硅薄膜晶体管(LTPS TFT)或氧化物薄膜晶体管（Oxide TFT）。与一般的非晶硅薄膜晶体管（amorphous-Si TFT）相比，LTPS TFT和Oxide TFT具有更高的迁移率和更稳定的特性，更适合应用于AMOLED显示中。但是由于晶化工艺和制作水平的限制，导致在大面积玻璃基板上制作的TFT开关电路常常在诸如阈值电压、迁移率等电学参数上出现非均匀性，从而使得各个TFT的阈值电压偏移不一致，这将导致OLED显示器件的电流差异和亮度差异，并被人眼所感知；另外，在长时间加压和高温下也会导致TFT的阈值电压出现漂移，由于显示画面不同，面板各部分TFT的阈值漂移量不同，从而造成显示亮度差异，由于这种差异与之前显示的图像有关，因此常呈现为残影现象。

发明内容

本发明的实施例提供一种像素电路及其驱动方法、显示装置，可以有效地补偿TFT的阈值电压漂移，提高显示装置发光亮度的均匀性，提升显示效果。

为达到上述目的，本发明的实施例采用如下技术方案：

本发明实施例的一方面，提供一种像素电路，包括：

第一晶体管、第二晶体管、第三晶体管、存储电容、寄生电容以及发光器件；

所述第一晶体管的第一极连接第一电源信号端，其第二极连接所述第三晶体管的第一极；

所述第二晶体管的栅极连接第一控制信号端，其第一极连接数据信号端，其第二极连接所述第一晶体管的栅极；

所述第三晶体管的栅极连接第二控制信号端，其第二极连接所述发光器件的一端；

所述存储电容的一端连接所述第一晶体管的栅极，其另一端连接所述发光器件的一端；

所述寄生电容的一端连接所述发光器件的一端，其另一端连接所述发光器件的另一端；

所述发光器件的另一端还连接第二电源信号端。

另一方面，本发明实施例还提供一种显示装置，包括如上所述的像素电路。

本发明实施例的又一方面，还提供一种用于驱动如上所述像素电路的像素电路驱动方法，包括：

导通第一晶体管、第二晶体管和第三晶体管，数据信号端输入重置信号，第一电源信号端输入第一电压控制发光器件处于关闭状态；

保持所述第一晶体管、所述第二晶体管和所述第三晶体管导通，所述第一电源信号端输入第二电压，以使得所述发光器件的一端预充电；

关闭所述第三晶体管，所述数据信号端输入数据信号，以使得所述像素电路数据写入；

关闭所述第二晶体管，导通所述第三晶体管，通过所述第一晶体管和所述第三晶体管的电流驱动所述发光器件发光。

本发明实施例提供的像素电路及其驱动方法、显示装置，通过多个晶体管和电容对电路进行开关和充放电控制，可以使得通过晶体管的用于驱动发光器件的电流与晶体管的阈值电压无关，补偿了由于晶体管的阈值电压的不一致或偏移所造成的流过发光器件的电流差异，提高了显示装置发光亮度的均匀性，显著提升了显示效果。此外，由于这样一种结构的像素电路结构简单，晶体管的数量较少，从而可以减少覆盖晶体管的遮光区域的面积，有效增大显示装置的开口率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种像素电路的连接结构示意图；

图2为驱动图1所示像素电路的各信号线的时序图；

图3为本发明实施例提供的像素电路在重置阶段的等效电路示意图；

图4为本发明实施例提供的像素电路在补偿阶段的等效电路示意图；

图5为本发明实施例提供的像素电路在准备写入数据之前的等效电路示意图；

图6为本发明实施例提供的像素电路在写数据阶段的等效电路示意图；

图7为本发明实施例提供的像素电路在准备驱动发光器件发光之前的等效电路示意图；

图8为本发明实施例提供的像素电路在发光阶段的等效电路示意图；

图9为本发明实施例提供的另一像素电路的连接结构示意图；

图10为本发明实施例提供的一种像素电路驱动方法的流程示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供的像素电路，如图1所示，包括：

第一晶体管T1、第二晶体管T2、第三晶体管T3、存储电容C1、寄生电容C2以及发光器件L。

第一晶体管T1的第一极连接第一电源信号端ELVDD，其第二极连接第三晶体管T3的第一极。

第二晶体管T2的栅极连接第一控制信号端S1，其第一极连接数据信号端DATA，其第二极连接第一晶体管T1的栅极。

第三晶体管T3的栅极连接第二控制信号端S2，其第二极连接发光器件L的一端。

存储电容C1的一端连接第一晶体管T1的栅极，其另一端连接发光器件L的一端。

寄生电容C2的一端连接发光器件L的一端，其另一端连接发光器件L的另一端。

发光器件L的另一端还连接第二电源信号端ELVSS。

需要说明的是，本发明实施例中的发光器件L可以是现有技术中包括LED（Light Emitting Diode，发光二极管）或OLED（Organic Light Emitting Diode，有机发光二极管）在内的多种电流驱动发光器件。在本发明实施例中，是以OLED为例进行的说明。

本发明实施例提供的像素电路，通过多个晶体管和电容对电路进行开关和充放电控制，可以使得通过晶体管的用于驱动发光器件的电流与晶体管的阈值电压无关，补偿了由于晶体管的阈值电压的不一致或偏移所造成的流过发光器件的电流差异，提高了显示装置发光亮度的均匀性，显著提升了显示效果。此外，由于这样一种结构的像素电路结构简单，晶体管的数量较少，从而可以减少覆盖晶体管的遮光区域的面积，有效增大显示装置的开口率。

其中，第一晶体管T1、第二晶体管T2和第三晶体管T3均可以为N型晶体管；或者第一晶体管T1、第二晶体管T2和第三晶体管T3均可以为P型晶体管。

以第一晶体管T1、第二晶体管T2和第三晶体管T3均为N型晶体管为例，在图1所示的像素电路的工作时，其工作过程具体可以分为四个阶段，分别为：重置阶段、补偿阶段、写数据阶段以及发光阶段。图2是图1所示像素电路工作过程中各信号线的时序图。如图2所示，在图中分别用P1、P2、P3和P4来相应地表示重置阶段、补偿阶段、写数据阶段以及发光阶段。

具体的，P1阶段为重置阶段，该阶段的等效电路如图3所示。在重置阶段中，第一控制信号端S1和第二控制信号端S2均输入高电平，第一电源信号端ELVDD输入低电平（Vss），数据信号端DATA输入低电平的重置信号（Vref），其中Vref-Vth>Vss(Vth为T1晶体管的阈值电压)。此时，第一晶体管T1、第二晶体管T2和第三晶体管T3导通，发光器件L的阳极电压为Vss，发光器件L处于关闭状态。

P2阶段为补偿阶段，该阶段的等效电路如图4所示。在补偿阶段中，第一控制信号端S1、第二控制信号端S2以及第一电源信号端ELVDD均输入高电平，数据信号端DATA输入低电平的重置信号（Vref）。此时，第一晶体管T1、第二晶体管T2和第三晶体管T3保持导通，发光器件L的阳极电压随着第一晶体管T1的充电而升高，直到电压等于Vref-Vth。在补偿阶段结束时，存储在存储电容C1两端的电荷为Vth·C_ST，其中C_ST为存储电容C1的电容值。

P3阶段为写数据阶段。具体的，在准备写入数据之前，需要关闭第三晶体管T3，此时的等效电路如图5所示，第一晶体管T1的栅极电压为数据信号端DATA输入的低电平的重置信号Vref，此时，发光器件L的阳极电压此时为Vref-Vth。在写数据阶段中，等效电路如图6所示，其中，第一控制信号端S1和第一电源信号端ELVDD均输入高电平，第二控制信号端S2输入低电平，数据信号端DATA输入高电平的数据信号（Vdata）。此时，第一晶体管T1和第二晶体管T2导通，第三晶体管T3关闭，发光器件L的阳极电压此时变为Vref-Vth+a(Vdata-Vref)，其中a=C_ST/(C_ST+C_L)，C_L为寄生电容C2的电容值。

P4阶段为发光阶段。具体的，在像素电路准备驱动发光器件进行发光之前，需要关闭第二晶体管T2，此时的等效电路如图7所示。在发光阶段中，第一电源信号端ELVDD和第二控制信号端S2均输入高电平，第一控制信号端S1和数据信号端DATA均输入低电平，以使得第三晶体管T3导通，此时的等效电路如图8所示，此时第一晶体管T1的栅源极之间电压Vgs为(1-a)(Vdata-Vref)+Vth

此时流过第一晶体管T1、第三晶体管T3和发光器件L的电流为：

\begin{matrix} I_{OLED} = \frac{1}{2} \cdot μ_{n} \cdot Cox \cdot \frac{W}{L} \cdot {[(1 - a) (V_{DATA} - Vref) + Vth - Vth]}^{2} \\ = \frac{1}{2} \cdot μ_{n} \cdot Cos \cdot \frac{W}{L} \cdot {[(1 - a) (V_{DATA} - Vref)]}^{2} \end{matrix}

由上式可知，发光器件L发光的电流与TFT阈值电压和OLED两端的电压均无关，因此有效消除了阈值电压非均匀性、漂移的影响。

采用该结构的像素电路，无论对于增强型还是耗尽型的TFT，都可以补偿阈值电压非均匀性的影响，因此适用性更广。同时该结构使用的TFT数量较少，控制信号简单，适用于高分辨率像素设计。

需要说明的是，当第一晶体管T1、第二晶体管T2和第三晶体管T3均为P型晶体管时，各个控制信号的时序可以与上述图2中信号的时序相反（即相位差为180度）。

进一步地，如图9所示，对于一列像素电路而言，本发明实施例提供的像素电路还可以包括：

第四晶体管T4，该第四晶体管T4可以设置于一列像素电路中的第一个像素电路中。

第四晶体管T4的栅极连接控制线EL，其第一极连接第二晶体管T2的第二极，其第二极连接第一电源信号端ELVDD。

其中，每一个第四晶体管T4均可以与一列像素电路相对应，通过一个第四晶体管T4控制控制线EL向第一电源信号端ELVDD输入信号可以进一步增加像素电路控制的可靠性，且无需额外增加时序信号设计。

在本发明实施例所提供的像素电路中，第四晶体管T4可以为N型晶体管或P型晶体管，以N型晶体管为例，本发明实施例提供的N型晶体管均可以为N型增强型TFT（Thin Film Transistor，薄膜晶体管）或N型耗尽型TFT。其中，第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4的第一极均可以指的是漏极，第二极则均可以指的是源极。

需要说明的是，同样可以采用如图2所示的时序信号设计对如图9所示的一列像素电路进行驱动，所不同的是，第一电源信号端ELVDD的时序此时作为控制线EL输入信号的时序。采用这样一种驱动方法，同样可以分为四个阶段，具体可参照前述实施例，此处不做赘述。

采用这样一种结构的像素电路，通过多个晶体管和电容对电路进行开关和充放电控制，可以使得通过晶体管的用于驱动发光器件的电流与晶体管的阈值电压无关，补偿了由于晶体管的阈值电压的不一致或偏移所造成的流过发光器件的电流差异，提高了显示装置发光亮度的均匀性，显著提升了显示效果。此外，由于这样一种结构的像素电路结构简单，晶体管的数量较少，从而可以减少覆盖晶体管的遮光区域的面积，有效增大显示装置的开口率。

需要说明的是，在上述实施例中，晶体管均是以增强型N型TFT为例进行的说明。或者，同样可以采用耗尽型N型TFT，其不同之处在于，对于增强型TFT，阈值电压Vth为正值，而对于耗尽型TFT，阈值电压Vth为负值。在上述实施例中，第四晶体管T4可以为N型晶体管或P型晶体管，以上是以N型晶体管为例进行的说明，当然，第四晶体管T4还可以采用P型晶体管，当第四晶体管T4为P型晶体管时，控制线EL的时序可以与上述图2中ELVDD时序相反（即二者的相位差为180度）。

本发明实施例还提供一种显示装置，包括有机发光显示器，其他显示器等。所述显示装置包括如上所述的任意一种像素电路。所述显示装置可以包括多个像素单元阵列，每一个像素单元包括如上所述的任意一个像素电路。可选地，如图9所示，一个第四晶体管T4对应一列像素单元。具有与本发明前述实施例提供的像素电路相同的有益效果，由于像素电路在前述实施例中已经进行了详细说明，此处不再赘述。

具体的，本发明实施例所提供的显示装置可以是包括LED显示器或OLED显示器在内的具有电流驱动发光器件的显示装置。

本发明实施例提供的显示装置，包括像素电路，通过多个晶体管和电容对电路进行开关和充放电控制，可以使得通过晶体管的用于驱动发光器件的电流与晶体管的阈值电压无关，补偿了由于晶体管的阈值电压的不一致或偏移所造成的流过发光器件的电流差异，提高了显示装置发光亮度的均匀性，显著提升了显示效果。此外，由于这样一种结构的像素电路结构简单，晶体管的数量较少，从而可以减少覆盖晶体管的遮光区域的面积，有效增大显示装置的开口率。

本发明实施例提供的像素电路驱动方法，可以应用于前述实施例中所提供的像素电路，如图10所示，包括：

S1001、导通第一晶体管、第二晶体管和第三晶体管，数据信号端输入重置信号，第一电源信号端输入第一电压控制发光器件处于关闭状态。

S1002、保持第一晶体管、第二晶体管和第三晶体管导通，第一电源信号端输入第二电压，以使得发光器件的一端预充电。

S1003、关闭第三晶体管，数据信号端输入数据信号，以使得像素电路数据写入。

S1004、关闭第二晶体管，导通第三晶体管，通过第一晶体管和第三晶体管的电流驱动发光器件发光。

本发明实施例提供的像素电路驱动方法，通过多个晶体管和电容对电路进行开关和充放电控制，可以使得通过晶体管的用于驱动发光器件的电流与晶体管的阈值电压无关，补偿了由于晶体管的阈值电压的不一致或偏移所造成的流过发光器件的电流差异，提高了显示装置发光亮度的均匀性，显著提升了显示效果。此外，由于这样一种结构的像素电路结构简单，晶体管的数量较少，从而可以减少覆盖晶体管的遮光区域的面积，有效增大显示装置的开口率。

需要说明的是，本发明实施例中的发光器件可以是现有技术中包括LED或OLED在内的多种电流驱动发光器件。

在本发明实施例中，可以采用第四晶体管控制第一电源电压端的信号输入。

具体的，一个第四晶体管可以对应一列像素电路。

该第四晶体管的栅极连接控制线，其第一极连接第一电源电压端，其第二极连接控制电源线。

第四晶体管可以为N型晶体管或P型晶体管。

进一步地，在本发明实施例中，第一晶体管、第二晶体管和第三晶体管均可以为N型晶体管；或者第一晶体管、第二晶体管和第三晶体管均可以为P型晶体管。

需要说明的是，当仅包括第一晶体管、第二晶体管和第三晶体管，且第一晶体管、第二晶体管和第三晶体管均为N型晶体管时，控制信号的时序可以如图2所示，包括：

第一阶段：第一控制信号端和第二控制信号端均输入高电平，第一电源信号端输入低电平，数据信号端输入低电平的重置信号。

第二阶段：第一控制信号端、第二控制信号端以及第一电源信号端均输入高电平，数据信号端输入低电平的重置信号。

第三阶段：第一控制信号端和第一电源信号端均输入高电平，第二控制信号端输入低电平，数据信号端输入高电平的数据信号。

第四阶段：第一电源信号端和第二控制信号端均输入高电平，第一控制信号端和数据信号端均输入低电平。

具体的，当该第一晶体管、第二晶体管和第三晶体管均为N型增强型薄膜晶体管时，步骤S1001具体可以包括：

第一控制信号端S1和第二控制信号端S2均输入高电平，第一电源信号端ELVDD输入低电平（Vss），数据信号端DATA输入低电平的重置信号（Vref），其中Vref-Vth>Vss(Vth为T1晶体管的阈值电压)。

其中，该步骤为重置阶段，参照图2所示，在重置阶段（P1）中，第一控制信号端S1和第二控制信号端S2均输入高电平，第一电源信号端ELVDD输入低电平（Vss），数据信号端DATA输入低电平的重置信号（Vref）。此时，第一晶体管T1、第二晶体管T2和第三晶体管T3导通，发光器件L的阳极电压为Vss，发光器件L处于关闭状态。

相应的，步骤S1002具体可以包括：

第一控制信号端S1、第二控制信号端S2以及第一电源信号端ELVDD均输入高电平，数据信号端DATA输入低电平的重置信号（Vref）。

该步骤为补偿阶段，此时，第一晶体管T1、第二晶体管T2和第三晶体管T3保持导通，发光器件L的阳极电压随着第一晶体管T1的充电而升高，直到电压等于Vref-Vth。在补偿阶段结束时，存储在存储电容C1两端的电荷为Vth·C_ST，其中C_ST为存储电容C1的电容值。

步骤S1003具体可以包括：

具体的，在准备写入数据之前，需要关闭第三晶体管T3，此时的等效电路如图5所示，第一晶体管T1的栅极电压为数据信号端DATA输入的低电平的重置信号Vref，此时，发光器件L的阳极电压此时为Vref-Vth。

该步骤为写数据阶段，在这个阶段，第一控制信号端S1和第一电源信号端ELVDD均输入高电平，第二控制信号端S2输入低电平，数据信号端DATA输入高电平的数据信号（Vdata）。此时，第一晶体管T1和第二晶体管T2导通，第三晶体管T3关闭，发光器件L的阳极电压此时变为Vref-Vth+a(Vdata-Vref)，其中a=C_ST/(C_ST+C_L)，C_L为寄生电容C2的电容值。

步骤S1004具体可以包括：

在像素电路准备驱动发光器件进行发光之前，需要关闭第二晶体管T2。

该步骤为写发光阶段，在这个阶段，第一电源信号端ELVDD和第二控制信号端S2均输入高电平，第一控制信号端S1和数据信号端DATA均输入低电平，以使得第三晶体管T3导通，此时第一晶体管T1的栅源极之间电压Vgs为(1-a)(Vdata-Vref)+Vth

\begin{matrix} I_{OLED} = \frac{1}{2} \cdot μ_{n} \cdot Cox \cdot \frac{W}{L} \cdot {[(1 - a) (V_{DATA} - Vref) + Vth - Vth]}^{2} \\ = \frac{1}{2} \cdot μ_{n} \cdot Cos \cdot \frac{W}{L} \cdot {[(1 - a) (V_{DATA} - Vref)]}^{2} \end{matrix}

或者，当第一晶体管、第二晶体管、第三晶体管和第四晶体管均为N型晶体管时，控制信号的时序同样可以如图2所示，包括：

第一阶段：控制线和第二控制信号端均输入高电平，第一电源信号端输入低电平，数据信号端输入低电平的重置信号。

第二阶段：控制线、第二控制信号端以及第一电源信号端均输入高电平，数据信号端输入低电平的重置信号。

第三阶段：控制线和第一电源信号端均输入高电平，第二控制信号端输入低电平，数据信号端输入高电平的数据信号。

第四阶段：第一电源信号端和第二控制信号端均输入高电平，控制线和数据信号端均输入低电平。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分流程可以通过计算机程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims

1.一种像素电路，其特征在于，包括：

所述发光器件的另一端还连接第二电源信号端；

所述像素电路还包括：第四晶体管；

所述第四晶体管的栅极连接控制线，其第一极连接所述第二晶体管的第二极，其第二极连接所述第一电源信号端。

2.根据权利要求1所述的像素电路，其特征在于，所述第四晶体管为N型晶体管或P型晶体管；

所述第四晶体管的第一极为漏极，其第二极为源极。

3.根据权利要求1所述的像素电路，其特征在于，

所述第一晶体管、所述第二晶体管和所述第三晶体管均为N型晶体管；或，

所述第一晶体管、所述第二晶体管和所述第三晶体管均为P型晶体管；

所述第一晶体管、所述第二晶体管和所述第三晶体管的第一极均为漏极，所述第一晶体管、所述第二晶体管和所述第三晶体管的第二极均为源极。

4.一种显示装置，其特征在于，包括如权利要求1-3中任一所述的像素电路。