JP2005352411A - 電流駆動型表示素子の駆動回路およびそれを備えた表示装置 - Google Patents

Abstract

【課題】 画素内のコンデンサ数を削減し、画素の構成簡素化による高開口率の実現、これにより可能となる低電流駆動による長寿命化、或は高輝度化を図る。
【解決手段】 トランジスタＴ４をＯＦＦして、有機ＥＬ素子ＯＥＬＤへ流入する電流を停止する。次に、トランジスタＴ１，Ｔ２，Ｔ５，Ｔ７をＯＮし、閾値電圧Ｖpreをデータ線Ｓｉに印加することでトランジスタＴ３がＯＮする。また、トランジスタＴ７をＯＦＦして、トランジスタＴ３，Ｔ１，Ｔ２を介してコンデンサＣｓを放電すると、トランジスタＴ３がＯＦＦする。そして、トランジスタＴ２のＯＮ状態を保ち、トランジスタＴ１，Ｔ５をＯＦＦとして、トランジスタＴ６をＯＮする。最後に、トランジスタＴ２，Ｔ６をＯＦＦした後、トランジスタＴ４をＯＮすることにより、トランジスタＴ３，Ｔ４を介して有機ＥＬ素子ＯＬＥＤにデータ電圧Ｖdataで決められた駆動電流が流れる。
【選択図】 図１

Description

本発明は、有機ＥＬ（Electro Luminescence）、ＦＥＤ（Field Emission Display）等の電流駆動型素子を駆動する駆動回路に関するものである。

電流駆動型表示素子である有機ＥＬディスプレイ装置は、輝度が電流値に依存し、高輝度表示のために高電流で駆動すると寿命が短くなるという特性を有しており、このような特性はよく知られている。この有機ＥＬディスプレイの大画面化や高精細化を図るためにアクティブマトリックス（ＡＭ）駆動が開発されている。従来のパッシブマトリックス駆動は、走査線数の増加により、高輝度化が難しいことや、電流値を増大させると寿命の低下をもたらすことなどの課題を有するために、大画面化や高精細化用途での実用には不向きである。

ところで、ＡＭ駆動法では薄膜トランジスタ（ＴＦＴ）の特性バラツキによる電流不均一性や閾値不均一性による表示輝度の不均一性が大きな課題である。更に別の課題として、有機ＥＬの経時変化による輝度低下や、有機ＥＬ自身の発光（発熱）による輝度変化（温度が上昇すると輝度が上昇する）など不都合な特性を補償する機能が求められることが挙げられる。

このような課題を解決するため、従来、様々な駆動回路方式が提案されている。そのような駆動回路方式としては、例えば、特許文献１に開示されている電圧プログラム方式や特許文献２に開示されている電流プログラム方式が挙げられる。

図７は、上記の電圧プログラム方式で駆動される画素回路の構成を示す回路図である。この図に示すように、画素回路は、有機ＥＬ素子であるＯＬＥＤ３８０と、ＴＦＴである４つのトランジスタ３６０，３６５，３７０，３７５と、２つのコンデンサ３５０，３５５とを備えている。

この画素回路の駆動においては、まず、トランジスタ３６５がＯＮする電圧をゲートに印加し、トランジスタ３６５，３７０およびコンデンサ３５５において放電閉回路を形成する事により、ソース−ゲート間電圧をトランジスタ３６５の閾値電圧に自動的にセットする。次に、データ電圧をトランジスタ３６５のゲートに入力させ、その後にトランジスタ３７５をオンすると、トランジスタ３６５からＯＬＥＤ３８０にトランジスタ３６５の閾値電圧に依存しない電流が供給される。これにより、上記のＡＭ駆動法の課題を克服できる。また、この電圧プログラム回路の利点は、データが電圧でトランジスタ３６５に書き込まれるため、データ線３１０の寄生容量に殆ど関係なく高速にデータ書き込みを行うことができる。このような駆動方法が走査線３０２の増加や大画面化を図る上で有利であることも知られている。

図８は、上記の電流プログラム方式で駆動される画素回路の構成を示す回路図である。この図に示すように、画素回路は、有機ＥＬ素子２０と、ＴＦＴである４つのトランジスタ３０，３２，３３，３７と、１つのコンデンサ３８とを備えている。

この画素回路の駆動において、具体的には、ゲート線４２をＬｏｗとして、トランジスタ３３をオフに、トランジスタ３２，３７をオンにすると、コンデンサ３８、トランジスタ３２，３７を介してデータ線４４に流れた電流に従って決まるトランジスタ３０のゲート−ソース電圧がコンデンサ３８に蓄積される。コンデンサ３８の両端電圧によりトランジスタ３０がオン状態になり、トランジスタ３０，３７を介した電流も定電流源であるデータ線４４に流れ始める。やがて、トランジスタ３０を介した電流のみがデータ線４４に流れることになり、コンデンサ３８にはトランジスタ３０が所望の電流値を流す電圧が書き込まれた(プログラムされた)事になる。そして、トランジスタ３３をオンすることにより、有機ＥＬ素子２０をトランジスタ３０に接続すると、トランジスタ３０が電流源として動作して、データ線入力電流にほぼ等しい電流が表示素子２０を通って駆動される。

この回路の駆動電流は、データ線入力電流値にのみ依存し、トランジスタの閾値電圧のみならず、移動度、トランジスタのチャンネル幅、チャンネル長さ、および入力容量のバラツキに依存しない。このため、データ入力信号に応じて電圧プログラム回路と比べて正確に制御された駆動電流が有機ＥＬ素子２０に供給され、輝度の経時変化や温度による変化を克服できる。
特表２００２−５１４３２０号公報（２００２年５月１４日公表） 特表２００３−５２９８０５号公報（２００３年１０月７日公表）

しかし、上記の電流プログラム回路は、データが定電流で書き込まれることから、アナログ階調駆動、特に低電流(低輝度)領域ではデータ線が有する寄生容量への充電時間が長くなるために書込み速度が遅くなるなどの不都合により、走査線の増加、大画面化に不利である事が知られている。また、上記の電流プログラム回路における時間分割デジタル階調駆動では、高電流(高輝度)領域で書込みが行われるが、階調数に応じて１フレーム内での書込み回数が多くなるなどの不都合から、走査線の増加、大画面化のみならず多階調表示に不利である事も知られている。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、画素回路内のコンデンサー数を削減し、画素回路の構成簡素化による高開口率の実現、これにより可能となる定電流駆動による長寿命化、或は商品性を高める高輝度化を実現できる画素回路構成とその駆動回路を提供することである。

本発明に係る電流駆動型表示素子の駆動回路は、電流駆動型の表示素子を含むマトリックス状に配置された複数の画素と、該画素を選択する選択信号を供給する選択線と、選択された画素にデータを供給するデータ線とを備えた表示装置に設けられ、前記表示素子を駆動する電流駆動型表示素子の駆動回路において、上記課題を解決するために、各画素が、所望する電流を制御する第１のトランジスタと、前記第１のトランジスタおよび前記表示素子と直列に接続され、前記表示素子への電流の供給または供給停止をする第２のトランジスタと、前記第１のトランジスタの制御端子と入力端子との間に接続される第１のコンデンサと、前記第１のトランジスタの制御端子と前記データ線との間を接続または遮断する第３のトランジスタと、前記第１のトランジスタの出力端子と前記データ線との間を接続または遮断する第４のトランジスタとを有し、前記駆動回路が、前記第２のトランジスタがＯＦＦしている期間に、前記第１のトランジスタがＯＮするように前記第１のトランジスタの閾値電位を補正するための閾値補正電圧を前記データ線に印加すると共に前記第３のトランジスタと前記第４のトランジスタとをＯＮした後、前記第１トランジスタの制御端子の電位が閾値電位に達するまで前記第１のコンデンサを放電させて、前記第１のトランジスタをＯＦＦさせるように、前記閾値補正電圧の印加を停止し、発光・非発光を決定するデータ電圧を前記データ線に印加し、前記第４のトランジスタをＯＦＦすると共に前記第２のトランジスタをＯＮする制御回路を備えていることを特徴としている。

上記の構成では、制御回路によって、表示素子へ供給する電流が設定される。まず、第２のトランジスタをＯＦＦしておき、表示素子への電流の流入を停止する。この状態で、閾値補正電圧をデータ線に印加することにより、閾値補正電圧印加期間前の第１のトランジスタのゲート電位に関わらず、第１のトランジスタのゲート電位を閾値電圧以下の電位にし、第１のトランジスタがＯＮ状態になる。このとき、第１のコンデンサは、第３のトランジスタからデータ線に流れる電流により充電されている。

次に、前記のように閾値補正電圧の印加を停止することにより、第１のトランジスタの制御端子の電位が閾値電位に達するまで第１のコンデンサを放電するので、第１のトランジスタは自動的にＯＦＦ状態になる。そして、発光・非発光を決定するデータ電圧をデータ線に印加することにより、発光に応じたデータ電圧または非発光に応じたデータ電圧の大きさに応じて、第３のトランジスタからデータ線に電流が流れ込むことにより、第１のコンデンサには、第３のトランジスタの閾値電圧依存しない電流を第３のトランジスタが流す電圧が書き込まれる（充電される）。

さらに、第３のトランジスタをＯＦＦさせ、発光・非発光を決定するデータ電圧の印加を停止させると共に、第２のトランジスタをＯＮすることにより、第１のコンデンサから第１および第２のトランジスタを介して表示素子に前記データ電圧で決められた電流が流れ、表示素子は発光・非発光を開始する。駆動回路が上記の駆動手順を繰り返すことにより、任意の画像の表示が行われる。

このような駆動構成により、画素内には、第１のコンデンサのみが設けられることになり、従来例では画素内に２個設けられていたコンデンサを１個に削減することができる。

前記の駆動回路は、より詳細には、前記画素の外部に設けられており、前記データ線に直列に接続される第２のコンデンサと、この第２のコンデンサの前記データ線側の一端子に前記閾値補正電圧を印加または印加停止する第１のスイッチと、前記第２のコンデンサの他端子に一定電圧を印加または印加停止する第２のスイッチと、前記第２のコンデンサの他端子に前記データ電圧を印加または印加停止する第３のスイッチとを有していることが好ましい。

前記のように削減された１個のコンデンサは機能的には必要であり、前記の第１ないし第３のスイッチを用いて各電圧をデータ線に印加する構成を採用することにより、第２のコンデンサとして、画素外にデータ線毎に１個のみ設けられ、データ線に沿った多数の画素へのデータ書込み時に使用される。具体的には、第２のコンデンサは、第１のコンデンサとの容量配分により第３のトランジスタの制御端子（ゲート）の電位を決定するために用いられる（後述の（７）式参照）。

また、前記の駆動回路において、前記制御回路は、前記閾値補正電圧の印加停止後に前記データ線の浮遊容量を充電する充電電圧を印加し、前記浮遊容量の充電後に前記充電電圧の印加を停止することが好ましい。このため、駆動回路は、前記第２のコンデンサの他端子に前記充電電圧を印加または印加停止する第４のスイッチを有する。

上記の構成では、制御回路が、例えば第４のスイッチを制御することによって充電電圧を印加して浮遊容量の充電を行った後に充電電圧の印加を停止する。これにより、データ線に大きい寄生容量を持つ場合においても、この浮遊容量を素早く充放電することにより、第３のトランジスタの制御端子の電位がより速く閾値電位に達するので、高速駆動を実現することができる。

本発明の表示装置は、前記のいずれかの構成の駆動回路を備えることにより、各駆動回路の前記の技術的優位性を有するようになる。

本発明に係る表示装置の駆動回路は、前記制御回路を備えることによって、前記閾値補正電圧を前記データ線へ印加して第１のトランジスタをＯＮさせた後、閾値補正電圧の印加を停止して第１のトランジスタをＯＦＦさせ、さらに前記データ電圧を前記データ線に印加して、第１のコンデンサに第２のトランジスタに流す電流を第１のコンデンサに書き込む。この構成により、画素内のコンデンサが第１のコンデンサ1つになる。それゆえ、例えば１２０ppi程度の解像度の表示装置の各画素の開口率はコンデンサ１個の減少に応じて約１０％程度改善でき、表示装置の高輝度化に寄与できる。また、前述の特許文献２の従来例と比べ、アナログ階調駆動時では、走査線の多い大画面化ディスプレイを実現することができ、時分割デジタル階調駆動では、走査線の増加や大画面化のみならず多階調表示を可能とする新規駆動回路を提供できる。

本発明の一実施形態について図１ないし図６に基づいて説明すると以下の通りである。

図２は、本実施形態の有機ＥＬディスプレイ装置１の全体回路構成のブロックを示す。

有機ＥＬディスプレイ装置１は、図２に示すように、複数の画素Ａｉｊ（ｉ＝１〜ｍ、ｊ＝１〜ｎ）と、ソースドライバ２と、ゲートドライバ３と、コントロール回路４と、電源回路５とを備えている。

有機ＥＬディスプレイ装置１には、複数の互いに平行に配されたデータ線Ｓｉと、これらに直交する複数の互いに平行に配された走査線Ｇ１ｊ，Ｇ２ｉとが設けられ、それぞれの交点に画素Ａｉｊがマトリクス状に配置されている。データ線Ｓｉはソースドライバ２に接続され、走査線Ｇ１ｊ，Ｇ２ｊはゲートドライバ３に接続されている。また、電源線Ｐｉは、データ線Ｓｉと同数だけデータ線Ｓｉと平行に設けられており、電源電圧Ｖｐを各画素Ａｉｊに印加する。

両ドライバ２，３は、表示装置全体の小型化および作製コストの低減を図るため、画素Ａｉｊが形成されている有機ＥＬディスプレイ装置１と同じ基板上に、全部もしくは一部形成されることが好ましい。ただし、上記の効果は得られないが、両ドライバ２，３の一部または全部を有機ＥＬディスプレイ装置１と別の基板にＩＣとして形成し、有機ＥＬディスプレイ装置１と外部接続しても構わない。例えば、ガラス基板にＩＣを直接接合させるＣＯＧ（Chip On Grass）でも構わない。また、フレキシブル基板上にＩＣを配置し、有機ＥＬディスプレイ装置１の基板上の入出力端子に接合させることもできる。

ソースドライバ２は、シフトレジスタ２１、サンプリングラッチ２２、出力ラッチ部２３および出力スイッチ部２４を有している。出力ラッチ部２３は、ラインラッチ２３ａとＤ／Ａコンバータ２３ｂとを有している。また、出力スイッチ部２４は、各データ線Ｓｉに１つずつ設けられる出力スイッチ２４ａを有している。出力スイッチ２４ａは、電源回路５からの後述する各電圧Ｖ０，Ｖpre ，ＶａやＤ／Ａコンバータ２３ｂからの表示データ電圧Ｖdataをデータ線Ｓｉに印加するための複数のトランジスタ（図１のトランジスタＴ５〜Ｔ７または図５のトランジスタＴ５〜Ｔ８）を有しており、これらのトランジスタのＯＮ／ＯＦＦがコントロール回路４からのゲート信号ＧＳによって個々に制御される。

このソースドライバ２において、シフトレジスタ２１は、コントロール回路４より入力されるスタートパルスＳＰをクロックＣＬＫに同期して転送し、各出力段からタイミング信号として出力する。サンプリングラッチ２２は、複数のフリップフロップから構成されており、シフトレジスタ２１からの対応するタイミング信号により、入力される複数ビットの画像データ信号Ｄｘを個々のフリップフロップに保持する。ラインラッチ２３ａは、サンプリングラッチ２２に保持された１ライン分の画像データ信号ＤｘをラッチパルスＬＰにより保持する。Ｄ／Ａコンバータ２３ｂは、ラインラッチ２３ａで保持された画像信号データＤｘをアナログの表示データ電圧Ｖdataに変換し、出力スイッチ２４を介して各データ線Ｓｉに印加する。

コントロール回路４（制御回路）は、前記のスタートパルスＳＰ、クロックＣＬＫ、画像データ信号Ｄｘ、ラッチパルスＬＰおよびゲート信号ＧＳ（図１のトランジスタＴ５〜Ｔ７または図５のトランジスタＴ５〜Ｔ８のゲート信号）を出力する回路である。また、コントロール回路４は、スキャンデータＳｄおよびスキャンクロックＳｃを出力する。ゲートドライバ３は、シフトレジスタを含んでおり、シフトレジスタによって上記のスキャンデータＳｄをスキャンクロックＳｄに同期して転送し、各出力段から走査線Ｇ１ｊ，Ｇ２ｊにそれぞれ異なる走査信号（図４のＴ１ゲート信号とＴ２ゲート信号）を出力する。これにより、各水平走査期間には、１組の走査線Ｇ１ｊ，Ｇ２ｊが書き込み可能となるように選択される。

電源回路５は、電源線Ｐｉに印加するための電源電圧Ｖｐ、後述する電圧Ｖ０,Ｖａおよび閾値補正電圧Ｖpreを出力する回路である。また、電源回路５は、ソースドライバ２に与える電源電圧ＶＬを出力する。

図１は、本実施形態の画素Ａｉｊおよび出力スイッチ２４の構成を示す回路図である。

図１に示すように、画素Ａｉｊは、有機ＥＬ素子ＯＬＥＤ、多結晶シリコンまたはＣＧシリコンを用いたＴＦＴからなるトランジスタＴ１〜Ｔ４およびコンデンサＣｓを有している。

電気光学素子としての有機ＥＬ素子ＯＬＥＤは、データ線Ｓｉと走査線Ｇ１ｊ，Ｇ２ｊとの交点付近に配置されており、そのアノードに共通電圧Ｖcomが印加されている。トランジスタＴ１は、データ線ＳｉとトランジスタＴ３の出力端子との間に配置され、そのゲート端子が走査線Ｇ１ｊに接続されている。トランジスタＴ２は、データ線ＳｉとコンデンサＣｓとの間に配置され、そのゲート端子が走査線Ｇ２ｊに接続されている。

トランジスタＴ３は、電源ラインＰｉと有機ＥＬ素子ＯＬＥＤのカソードとの間に、トランジスタＴ４と直列に配置され、そのゲート端子がコンデンサＣｓの一端とトランジスタＴ２に接続されている。コンデンサＣｓの他端は、トランジスタＴ３の入力端子および電源線Ｐｉに接続されている。トランジスタＴ４のゲート端子は、走査線Ｇ２ｊに接続されている。

なお、画素ＡｉｊのトランジスタＴ１，Ｔ２とトランジスタＴ３，Ｔ４とは、それぞれ図１においてはｎ型ＴＦＴとｐ型ＴＦＴとであるが、適正な制御信号を供給できるのであればそれぞれｎ型ＴＦＴとｐ型ＴＦＴとであってもよい。

出力スイッチ２４は、多結晶シリコンまたはＣＧシリコンを用いたＴＦＴからなるトランジスタＴ５〜Ｔ７およびコンデンサＣ１を有している。

コンデンサＣ１の一端は、データ線ＳｉとトランジスタＴ７の出力端子に接続されている。トランジスタＴ５，Ｔ６は、それぞれの出力端子で直列に接続され、その接続部にコンデンサＣ１の他端が接続されている。トランジスタＴ５〜Ｔ７の入力端子には、それぞれ電圧Ｖ０，データ電圧Ｖdata，閾値補正電圧Ｖpreが入力される。

続いて、上記のように構成される有機ＥＬディスプレイ装置１において、コントロール回路４の制御によって実行される電圧プログラム動作を説明する。図３（ａ）ないし（ｄ）は、画素Ａｉｊおよび出力スイッチ２４の電圧プログラム動作における各部の電流の流れを示す図である。また、図４は、画素Ａｉｊおよび出力スイッチ２４の電圧プログラム動作を示すタイミングチャートである。

電圧プログラム動作は、（１）閾値電圧書込み期間（Ｔ７ゲート信号Ｈ）、(２)閾値電圧書込み期間（Ｔ７ゲート信号Ｌ）、（３）Ｖdata書込み期間、および（４）発光期間の４つの駆動タイミング期間に分けられる。

〔１〕閾値電圧書込み期間（Ｔ７ゲート信号Ｈ）
この期間では、トランジスタＴ４をＯＦＦしておき、閾値電圧書込み期間およびデータ電圧書込み期間に有機ＥＬ素子ＯＥＬＤへ流入する電流を停止する。そして、図３（ａ）に示すように、トランジスタＴ１，Ｔ２，Ｔ５をＯＮすると共に、トランジスタＴ７をＯＮし、閾値補正電圧Ｖpreをデータ線Ｓｉに印加する。

ここで、電源電圧Ｖｐ＝９Ｖ、共通電圧Ｖcom ＝０Ｖと設定し、閾値補正電圧Ｖpre ＝Ｖｐ−４Ｖ＝５Ｖと設定する。この値は、トランジスタＴ３の閾値バラツキを考慮してＯＮする値である。また、電圧Ｖ０＝９Ｖに設定する。この値は電圧Ｖ０から表示データ電圧Ｖdataに切り変わるとき、すなわちトランジスタＴ３のゲート電位が閾値電位Ｖｔから表示データ電圧Ｖdataの値により、ＯＮ或はＯＦＦの状態にする必要があり、このため表示データ電圧Ｖdataとして、ＯＦＦ時に９Ｖ、ＯＮ時に８．９〜５Ｖの値が入力される。さらに、電圧ＶａはトランジスタＴ３のゲートに現れる閾値電位ＶｔのTypical値程度に設定される。なお、上記の各電圧の値は一例であって、これらに限定されるものではない。

上記の動作により、閾値補正電圧印加期間前のトランジスタＴ３のゲート電位に関わらず、トランジスタＴ３を閾値電圧以下の電位にし、トランジスタＴ３をＯＮ状態にする。

〔１〕の期間において、トランジスタＴ３をＯＮさせるために、閾値補正電圧Ｖpre は、トランジスタＴ３のゲートに現れる閾値電位Ｖｔのバラツキを考慮した閾値電位Ｖｔより低い電圧でよい。閾値電位Ｖｔより低い電圧が印加され、トランジスタＴ２，Ｔ３，Ｔ１によりコンデンサＣｓに自動的に閾値電位Ｖｔが蓄積され（逆に言えば閾値電位ＶｔになるまでトランジスタＴ３はＯＮ状態を保つ）。

なお、図３（ａ）において、閾値電圧書込み期間前の状態は非発光状態の場合の電流の流れを破線で示している。

〔２〕閾値電圧書込み期間（Ｔ７ゲート信号Ｌ）
トランジスタＴ７をＯＦＦすると、コンデンサＣｓ、トランジスタＴ３，Ｔ１，Ｔ２を介してコンデンサＣｓに蓄積された電荷が放出され、トランジスタＴ３のゲート電位が時刻ｔ１で閾値電位Ｖｔに達すると、トランジスタＴ３は自動的にＯＦＦ状態になる。このとき、データ線Ｓｉの電位はＶｔである。また、コンデンサＣ１の他端の電位はトランジスタＴ５がＯＮであるため、任意で一定の電圧Ｖ０に保たれている。

したがって、このＶｔ書込み後、コンデンサＱｓ，Ｑ１に蓄積される電荷は次式で示される。

Ｑｓ＝Ｃｓ（Ｖｐ−Ｖｔ） …（１）
Ｑ１＝Ｃ１（Ｖｔ−Ｖ０） …（２）
ここで、Ｖｐ，Ｖ０は、それぞれトランジスタＴ３，Ｔ５のソース電位である。

〔３〕データ電圧書込み期間
図３（ｃ）に示すように、トランジスタＴ２はＯＮ状態を保ち、トランジスタＴ１，Ｔ５をＯＦＦとし、トランジスタＴ６をＯＮする。これにより、コンデンサＣ１の他端の電位を電圧Ｖ０から所望の表示情報である表示データ電圧Ｖdataに切り替える。

なお、図３（ｃ）のデータ電圧書込み期間は発光表示の電流の流れを破線で示す。非発光の場合は、トランジスタＴ３のゲート電位ＶｇがＶｇ＞Ｖｔになる表示データ電圧Ｖdataが印加され、電流の流れは逆方向になる。

データ電圧Ｖdata（発光情報電圧）の書込み完了時のコンデンサＣｓ，Ｃ１の蓄積電荷を次式に示す。

Ｑｓ´＝Ｑｓ＋ΔＱｄ …（３）
＝Ｃｓ（Ｖｐ−Ｖｇ） …（４）
Ｑ１´＝Ｑ１＋ΔＱｄ …（５）
＝Ｃ１（Ｖｇ−Ｖdata） …（６）
ここで、ΔＱｄは、Ｖdataの書込み時にコンデンサＣｓ，Ｃ１に流れる電流の積分値を示す。コンデンサＣｓ，Ｃ１が直列に接続されていることから、コンデンサＣｓ，Ｃ１で増加する電荷量が同じであるため、その増加電荷量をΔＱｄとして電流の積分値を表現している。

(３)式−(５)式＝(４)式−(６)式によりΔＱｄを消去し、次式を導出できる。

Ｖｇ＝Ｖｔ＋（Ｖdata−Ｖ０）Ｃ１／（Ｃｓ＋Ｃ１） …（７）
このように、電圧Ｖ０と表示データ電圧Ｖdataとの電圧差がコンデンサＣｓとコンデンサＣ１との容量値配分により、トランジスタＴ３のゲート電位を決定する。従って、トランジスタＴ３のゲートには、トランジスタＴ３の閾値電圧Ｖthに依存しない値のゲート電位Ｖｇが書き込まれることになる。

ここで、トランジスタＴ３のゲート・ソース間電圧ＶgsをＶgs＝Ｖｐ−Ｖｇとし、トランジスタＴ３の閾値電圧ＶthをＶth＝Ｖｐ−Ｖｔとすると、（７）式は次のように表される。

Ｖgs＝Ｖth−（Ｖdata−Ｖ０）Ｃ１／（Ｃｓ＋Ｃ１） …（８）
ＴＦＴが飽和領域で動作する場合、駆動電流Ｉｄは次式で示されることはよく知られている。

Ｉｄ＝Ａ（Ｖgs−Ｖth）^２ …（９）
さらに、（８）式および（９）式から、次式が導出される。

Ｉｄ＝Ａ（Ｖdata−Ｖ０）^２〔Ｃ１／（Ｃ１＋Ｃｓ）〕^２ …（１０）
ここで、Ａはトランジスタの移動度、チャンネル幅・長さ、および容量に関係した定数である。従って、コンデンサＣｓには、閾値電圧Ｖthに依存しない駆動電流ＩｄをトランジスタＴ３が流す電圧が書き込まれることになる。

〔４〕発光期間
この期間の開始に対し、トランジスタＴ２，Ｔ６をＯＦＦする。次に、図３（ｄ）に示すように、トランジスタＴ４をＯＮすることにより、コンデンサＣｓからトランジスタＴ３，Ｔ４を介して有機ＥＬ素子ＯＬＥＤに式（１０）で示される表示データ電圧Ｖdataで決められた駆動電流Ｉｄが流れ、有機ＥＬ素子ＯＬＥＤは発光または非発光を開始する。

このように、本実施形態の有機ＥＬディスプレイ装置１は、図１に示すように、電流駆動型表示素子に所望する駆動電流を与えるトランジスタＴ３、このトランジスタＴ３と直列に接続され、有機ＥＬ素子ＯＬＥＤを直接ＯＮ，ＯＦＦするトランジスタＴ４、トランジスタＴ３の駆動電流を制御する２つのスイッチ用のトランジスタＴ１，Ｔ２、および所望の駆動電流情報を電圧値として蓄積する１つのコンデンサＣｓを含む画素Ａｉｊと、データ線Ｓｉを介して画素Ａｉｊと接続され、データ線Ｓｉに接続される画素Ａｉｊ群をゲート信号に応じて順次駆動する出力スイッチＯＳ１（２４ａ）とを備えている。この出力スイッチＯＳ１は、画素Ａｉｊ外、例えばソースドライバ２内に設けられており、トランジスタＴ３の閾値バラツキを補償すると共に、所望の駆動電流情報を電圧値として印加する機能を持つトランジスタＴ５〜Ｔ７と、コンデンサＣ１とを有している。

これにより、電圧プログラム式で画素Ａｉｊを駆動する有機ＥＬディスプレイ装置１において、画素Ａｉｊ内に設けられるコンデンサとしては１つのコンデンサＣｓのみとなる。それゆえ、例えば１２０ppi程度の解像度の表示装置の各画素Ａｉｊの開口率は、従来の１画素当たり２個のコンデンサが必要であった電圧プログラム式の表示装置に対して、コンデンサ１個削減されることにより、輝度が約１０％程度改善されるので、高輝度化に寄与できる。また、本有機ＥＬディスプレイ装置１では、出力スイッチ２４に１つずつ設けられるコンデンサＣ１が、同一のデータ線Ｓｉに接続される各画素Ａｉｊに共通に用いられるので、コンデンサＣ１も必要最小限ですむ。

続いて、本実施形態の変形例について説明する。

図５は、本変形例の画素Ａｉｊおよび出力スイッチ２４の構成を示す回路図である。また、図６は、本変形例の画素Ａｉｊおよび出力スイッチ２４の電圧プログラム動作を示すタイミングチャートである。

図５に示すように、この実施例の有機ＥＬディスプレイ装置１では、データ線Ｓｉの浮遊容量Ｃｆが大きい場合を想定している。このため、出力スイッチ２４は、トランジスタＴ８をデータライン駆動用にさらに追加している。ＴＦＴからなるトランジスタＴ８は、出力端子がデータ線Ｓｉに接続され、入力端子にトランジスタＴ３のゲートに現れる閾値電位Ｖｔ近傍の電圧Ｖａが入力される。

このような構成では、データ線ＳｉにトランジスタＴ８をＯＮすることにより、トランジスタＴ８を介して浮遊容量Ｃｆを充電するに足りる電圧Ｖａが印加され、充電後には速やかにトランジスタＴ８をＯＦＦする。これにより、図６に示すように、浮遊容量Ｃｆは期間Ｚで素早く充放電されるので、トランジスタＴ３のゲート電位が、図５のｔ１よりも早いｔ２で閾値電位に達する。それゆえ、書込み速度をより速くすることができ、高速駆動に寄与する。

このような構成では、データ線ＳｉにトランジスタＴ８をＯＮすることにより、トランジスタＴ８を介して浮遊容量Ｃｆを充電する電圧Ｖａがデータ線Ｓｉに印加され、充電後には速やかにトランジスタＴ８をＯＦＦする。これにより、図６に示すように、浮遊容量Ｃｆは素早く充放電されるので、トランジスタＴ３のゲート電位が、図５のｔ１よりも期間Ｚで示した時間分速く時間ｔ２で閾値電位に達する。それゆえ、書込み速度をより速くすることができ、高速駆動に寄与する。

本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明の電流駆動型表示素子の駆動回路は、有機ＥＬ素子のアクティブマトリックス駆動において、階調制御を行うために時間分割などによるデジタル駆動とアナログ駆動に大別できる。駆動回路による電圧プログラムにより、駆動電流を制御できる駆動回路構成を提供することができ、デジタル駆動或はアナログ駆動のいずれに適用されても、その本旨を損なわない。

本発明の実施の一形態に係る有機ＥＬディスプレイ装置における画素回路および出力スイッチの構成を示す回路図である。 上記有機ＥＬディスプレイ装置の全体回路構成を示すブロック図である。 （ａ）ないし（ｄ）は上記画素回路および出力スイッチの電圧プログラム動作における電流の流れを示す図である。 上記画素回路および出力スイッチの電圧プログラム動作を示すタイミングチャートである。 本発明の実施形態の変形例に係る有機ＥＬディスプレイ装置における画素回路および出力スイッチの構成を示す回路図である。 図５の画素回路および出力スイッチの電圧プログラム動作を示すタイミングチャートである。 従来の有機ＥＬディスプレイ装置における画素回路の構成を示す回路図である。 従来の他の有機ＥＬディスプレイ装置における画素回路の構成を示す回路図である。

符号の説明

１ 有機ＥＬディスプレイ装置
２ ゲートドライバ
３ ソースドライバ
４ コントロール回路（制御回路）
５ 電源回路
２４ａ 出力スイッチ
Ａｉｊ 画素
Ｇｊ 走査線
Ｓｉ データ線
ＯＬＥＤ 有機ＥＬ素子
Ｔ１〜Ｔ８ トランジスタ
Ｃｓ，Ｃ１ コンデンサ
ＯＳ１，ＯＳ２ 出力スイッチ

Claims (5)

1. 電流駆動型の表示素子を含むマトリックス状に配置された複数の画素と、該画素を選択する選択信号を供給する選択線と、選択された画素にデータを供給するデータ線とを備えた表示装置に設けられ、前記表示素子を駆動する電流駆動型表示素子の駆動回路において、
   各画素は、
   所望する電流を制御する第１のトランジスタと、
   前記第１のトランジスタおよび前記表示素子と直列に接続され、前記表示素子への電流の供給または供給停止をする第２のトランジスタと、
   前記第１のトランジスタの制御端子と入力端子との間に接続される第１のコンデンサと、
   前記第１のトランジスタの制御端子と前記データ線との間を接続または遮断する第３のトランジスタと、
   前記第１のトランジスタの出力端子と前記データ線との間を接続または遮断する第４のトランジスタとを有し、
   前記駆動回路は、
   前記第２のトランジスタがＯＦＦしている期間に、前記第１のトランジスタがＯＮするように前記第１のトランジスタの閾値電位を補正するための閾値補正電圧を前記データ線に印加すると共に前記第３のトランジスタと前記第４のトランジスタとをＯＮした後、前記第１トランジスタの制御端子の電位が閾値電位に達するまで前記第１のコンデンサの蓄積電荷を放電させて、前記第１のトランジスタをＯＦＦさせるように、前記閾値補正電圧の印加を停止し、発光・非発光を決定するデータ電圧を前記データ線に印加し前記第４のトランジスタをＯＦＦすると共に前記第２のトランジスタをＯＮする制御回路を備えていることを特徴とする電流駆動型表示素子の駆動回路。
2. 前記画素の外部に設けられており、前記データ線に直列に接続される第２のコンデンサと、
   前記第２のコンデンサの前記データ線側の一端子に前記閾値補正電圧を印加または印加停止する第１のスイッチと、
   前記第２のコンデンサの他端子に一定電圧を印加または印加停止する第２のスイッチと、
   前記第２のコンデンサの他端子に前記データ電圧を印加または印加停止する第３のスイッチとを有していることを特徴とする請求項１に記載の電流駆動型表示素子の駆動回路。
3. 前記制御回路は、前記閾値補正電圧の印加停止後に前記データ線の浮遊容量を充電する充電電圧を印加し、前記浮遊容量の充電後に前記充電電圧の印加を停止することを特徴とする請求項１または２に記載の電流駆動型表示素子の駆動回路。
4. 前記第２のコンデンサの他端子に前記充電電圧を印加または印加停止する第４のスイッチを有していることを特徴とする請求項３に記載の電流駆動型表示素子の駆動回路。
5. 請求項１ないし４のいずれか１項に記載の駆動回路を備えていることを特徴とする表示装置。

Images