JP2003263129A - 表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 高い輝度データが設定されている光学素子
を、低い輝度データに書き換えるとき残像現象が見られ
ることがある。 【解決手段】 画素回路Ｐｉｘは、ＯＬＥＤと、第１〜
４のトランジスタＴｒ１０〜Ｔｒ１３と、コンデンサＣ
を含む。画素回路Ｐｉｘには、第１の電力供給線ＰＶｄ
ｄ１１または第２の電力供給線ＰＶｄｄ１２から電力が
供給される。いずれから電力供給するかを決定する切替
制御信号を制御線ＣＴＬが伝搬する。切替制御信号がハ
イになると第３のトランジスタＴｒ１２がオンされ、第
４のトランジスタＴｒ１３がオフされる。切替制御信号
がローになると第３のトランジスタＴｒ１２がオフさ
れ、第４のトランジスタＴｒ１３がオンされる。第２の
電力供給線ＰＶｄｄ１２の電圧値は低く、第４のトラン
ジスタＴｒ１４がオンされると、輝度データなどとの関
係でＯＬＥＤを消灯させることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表示装置に関す
る。本発明は特に、アクティブマトリックス型表示装置
の表示品位を改善する技術に関する。

【０００２】

【従来の技術】ノート型パーソナルコンピュータや携帯
端末の普及が進んでいる。現在、これらの表示装置に主
に使用されているのが液晶ディスプレイであり、次世代
平面表示パネルとして期待されているのが有機ＥＬ（El
ectro Luminescence）ディスプレイである。これらディ
スプレイの表示方法として中心に位置するのがアクティ
ブマトリックス駆動方式である。この方式を用いたディ
スプレイは、アクティブマトリックス型ディスプレイと
呼ばれ、画素は縦横に多数配置されてマトリックスを形
成し、各画素にはスイッチ素子が配置される。映像デー
タはスイッチ素子によって走査ラインごとに順次書き込
まれる。

【０００３】有機ＥＬディスプレイの実用化設計は草創
期にあり、様々な画素回路が提案されている。そのよう
な回路の一例として、特開平１１−２１９１４６号公報
に開示されている画素回路について図８をもとに簡単に
説明する。

【０００４】この回路は、２個のｎチャネルトランジス
タである第１、２のトランジスタＴｒ５０、Ｔｒ５１
と、光学素子であるＯＬＥＤ５０と、保持容量Ｃ５０
と、選択信号を送る選択線ＳＬ５０と、電力供給線Ｖｄ
ｄ５０と、輝度データを伝搬するデータ線ＤＬ５０を備
える。

【０００５】この回路の動作は、ＯＬＥＤ５０の輝度デ
ータの書込のために、選択線ＳＬ５０の選択信号がハイ
になり、第１のトランジスタＴｒ５０がオンとなり、デ
ータ線ＤＬ５０に入力された輝度データが第２のトラン
ジスタＴｒ５１および保持容量Ｃ５０に設定され、その
輝度データに応じた電流が流れてＯＬＥＤ５０が発光す
る。選択線ＳＬ５０の選択信号がローになると第１のト
ランジスタＴｒ５０がオフとなり、第２のトランジスタ
Ｔｒ５１のゲート電圧が維持され、設定された輝度デー
タに応じて発光を継続する。

【０００６】

【発明が解決しようとする課題】ここで、設定した輝度
データが大きい場合、輝度データを書き換えて小さな輝
度データを設定しようとしても、前の大きな輝度データ
に対応する電荷が光学素子から抜けずに残ってしまい正
確な輝度データの設定ができないという、いわゆる残像
現象が見られることがある。特に、動きの速い動画を表
示する際に視認性が低下するおそれがある。また、光学
素子の劣化が進むと、光学素子ごとの劣化速度の違いに
よって輝度にばらつきが生じるおそれがある。

【０００７】本発明はこうした状況に鑑みなされたもの
であり、その目的は残像現象を低減させる新たな回路を
提案する点にある。本発明の別の目的は光学素子の劣化
を低減させる新たな回路を提案する点にある。本発明の
さらに別の目的は光学素子の劣化を低減させることによ
り輝度のばらつきを解消する点にある。本発明のさらに
別の目的は残像現象を低減させるための新たな回路を簡
素な構成で実現する点にある。

【０００８】

【課題を解決するための手段】本発明のある実施の形態
は表示装置である。この装置は、それぞれが光学素子を
含む複数の画素回路と、これら複数の画素回路に電力供
給する複数の電力供給線と、各画素回路への電力供給状
態を制御する制御回路と、を有する。これら複数の電力
供給線は、ひとつの画素回路に対してそれぞれ接続され
るとともに、それぞれが異なる経路を介して異なる電圧
値で電力供給し、制御回路は、いずれの電力供給線から
電力供給させるかを切り替えることにより、光学素子の
発光状態を制御する。これは、電力供給の切替に応じて
光学素子に異なる電圧値で電力供給されるよう構成させ
る趣旨であり、最終的にこれが実現される限りは必ずし
も複数の電力供給源が異なる電圧値でなくてもよい。複
数の画素回路のそれぞれは、複数の電力供給線のそれぞ
れから電力供給を受けるための複数の経路と、その経路
上で電力供給を遮断するためのスイッチ回路と、を含ん
でもよい。その場合、制御回路は、スイッチ回路を制御
して電力供給の経路を切り替えてもよい。この制御回路
は、実施の形態において適宜「電力制御回路」とも表現
する。

【０００９】以上の構成において、光学素子へ供給すべ
き電力をその光学素子の発光に必要な値よりも低くする
ことにより、光学素子への電荷残りを解消して残像現象
を低減させることができる。

【００１０】「画素回路」は、光学素子と、これを駆動
する駆動素子と、輝度データの書込と保持を切り替える
スイッチ回路と、を含む。「輝度データ」は、駆動素子
に設定される輝度情報に関するデータであって、その光
学素子が放つ光強度とは区別する。光学素子としては、
有機発光ダイオード（Organic Light Emitting Diode。
以下、単に「ＯＬＥＤ」と表記する。）を主に想定す
る。駆動素子やスイッチ回路としては、金属酸化膜（Ｍ
ＯＳ：Metal Oxide Semiconductor ）トランジスタや薄
膜トランジスタ（ＴＦＴ：Thin Film Transistor）を主
に想定する。

【００１１】ひとつの画素回路に接続された複数の電力
供給線のうちのいずれかには、駆動素子に書き込まれる
輝度データを問わずその光学素子の駆動がオフになる電
圧値が設定されていてもよい。ここでいう「光学素子の
駆動がオフになる」は、その駆動素子自体がオフになっ
た状態と、駆動素子自体はオンになるものの光学素子に
対して発光に必要な電流が供給されない状態の双方を含
む。この状態では光学素子が自己放電するので、光学素
子への電荷残りが解消される。

【００１２】ひとつの画素回路に接続された複数の電力
供給線のうちのいずれかには、光学素子に対して発光時
とは逆のバイアスがかかる電圧値が設定されていてもよ
い。光学素子に逆バイアスをかけることにより、その光
学素子の劣化を低減させることができる。制御回路は、
画素回路に対する輝度データの書込期間以外のタイミン
グでいずれの電力供給線から電力供給させるかを切り替
えてもよい。制御回路は、画素回路に対する輝度データ
の書込タイミングを決定する選択信号を用いて電力供給
を切り替えてもよい。「選択信号」は、スイッチ回路の
オンオフを制御するための信号であり、その信号線は例
えば画素の行ごとに個別に設けられる。電力供給経路の
切替制御するための制御線と選択信号を伝搬する選択線
とを共通化することにより、簡素な構成にて残像現象の
低減を実現できる。

【００１３】なお、以上の構成要素の任意の組合せ、本
発明の表現を方法、装置、システム、などの間で変換し
たものもまた、本発明の態様として有効である。

【００１４】

【発明の実施の形態】実施の形態においては、表示装置
としてアクティブマトリックス型有機ＥＬディスプレイ
を想定する。以下、いくつかの実施形態に分けて説明す
る。

【００１５】（第１実施形態）図１は、１画素分の画素
回路の構成を示す。本実施形態においては、ひとつの画
素回路に複数の電力供給線が接続され、いずれかの電力
供給線から選択的に電力供給を受ける。画素回路Ｐｉｘ
には、第１〜４のトランジスタＴｒ１０、Ｔｒ１１、Ｔ
ｒ１２、Ｔｒ１３と、コンデンサＣと、ＯＬＥＤが含ま
れる。画素回路Ｐｉｘの周囲には、データ線ＤＬ、選択
線ＳＬ、制御線ＣＴＬ、および第１、２の電力供給線Ｐ
Ｖｄｄ１１、ＰＶｄｄ１２が配置されている。データ線
ＤＬは、画素回路Ｐｉｘに書き込む輝度データを伝搬
し、選択線ＳＬは、輝度データ書込タイミングを決定す
る選択信号を伝搬する。第１、２の電力供給線ＰＶｄｄ
１１、ＰＶｄｄ１２は、それぞれ異なる電圧値で画素回
路Ｐｉｘに電力を供給する。制御線ＣＴＬは、第１、２
の電力供給線ＰＶｄｄ１１、ＰＶｄｄ１２のいずれから
電力供給させるかを決定する切替制御信号を伝搬する。

【００１６】第１、４のトランジスタＴｒ１０、Ｔｒ１
３はｎチャネルトランジスタであり、第２、３のトラン
ジスタＴｒ１１、Ｔｒ１２はｐチャネルトランジスタで
ある。第１のトランジスタＴｒ１０は、輝度データ書込
を制御するためのスイッチ回路であり、ゲート電極が選
択線ＳＬに接続され、ソース電極（またはドレイン電
極）がデータ線ＤＬに接続され、ドレイン電極（または
ソース電極）が第２のトランジスタＴｒ１１のゲート電
極に接続される。第２のトランジスタＴｒ１１は、ＯＬ
ＥＤを駆動する駆動素子であり、ソース電極（またはド
レイン電極）が第１の電力供給線ＰＶｄｄ１１または第
２の電力供給線ＰＶｄｄ１２に接続され、ドレイン電極
（またはソース電極）がＯＬＥＤのアノード電極に接続
される。ＯＬＥＤのカソード電極は接地電位と同電位と
される。

【００１７】第１の経路３０は、第２のトランジスタＴ
ｒ１１と第１の電力供給線ＰＶｄｄ１１を結ぶ電力供給
路であり、第２の経路３２は、第２のトランジスタＴｒ
１１と第２の電力供給線ＰＶｄｄ１２を結ぶ電力供給路
である。第１の経路３０上には、その経路を遮断するた
めのスイッチ回路として第３のトランジスタＴｒ１２が
設けられ、第２の経路３２上には、その経路を遮断する
ためのスイッチ回路として第４のトランジスタＴｒ１３
が設けられている。第３、４のトランジスタＴｒ１２、
Ｔｒ１３は、それぞれゲート電極が制御線ＣＴＬに接続
される。

【００１８】コンデンサＣは、その一端が第１のトラン
ジスタＴｒ１０のドレイン電極（またはソース電極）と
第２のトランジスタＴｒ１１のゲート電極の経路に接続
され、他端が接地電位と同電位とされる。

【００１９】以上の構成による動作を以下説明する。選
択線ＳＬの選択信号がハイになると、第１のトランジス
タＴｒ１０がオンになり、データ線ＤＬに流れた輝度デ
ータが第２のトランジスタＴｒ１１のゲート電極および
コンデンサＣに設定される。第２のトランジスタＴｒ１
１のゲートソース電圧に応じた電流が流れ、その電流に
応じた強度でＯＬＥＤが発光する。

【００２０】制御線ＣＴＬの切替制御信号がローになる
と、第３のトランジスタＴｒ１２がオンになり、第１の
経路３０が導通し、電流が流れる。このとき、第４のト
ランジスタＴｒ１３はオフになり、第２の経路３２は遮
断される。一方、制御線ＣＴＬの切替制御信号がハイに
なると、第３のトランジスタＴｒ１２がオフになり、第
２の経路３２は遮断される。このとき、第４のトランジ
スタＴｒ１３はオンになり、第２の経路３２が導通し、
電流が流れる。なお、切替制御信号がハイとローで切り
替わるタイミングと、選択信号がハイとローで切り替わ
るタイミングの関係については後述する。

【００２１】図２は、４画素分の画素回路と周辺の制御
回路および信号線の構成を示す。表示パネルを構成する
多数の画素回路は行列状に配置されるが、そのうち４画
素分の画素回路として、第１〜４の画素回路Ｐｉｘ１
１、Ｐｉｘ１２、Ｐｉｘ２１、Ｐｉｘ２２を本図におい
て示す。第１の選択線ＳＬ１０は、１行目の第１、２の
画素Ｐｉｘ１１、Ｐｉｘ１２に輝度データを書き込むタ
イミングでハイの選択信号を伝搬する。第２の選択線Ｓ
Ｌ２０は、２行目の第３、４の画素Ｐｉｘ２１、Ｐｉｘ
２２に輝度データを書き込むタイミングでハイの選択信
号を伝搬する。第１の制御線ＣＴＬ１０は、１行目の第
１、２の画素Ｐｉｘ１１、Ｐｉｘ１２の電力供給経路を
切り替える切替制御信号を伝搬する。第２の制御線ＣＴ
Ｌ２０は、２行目の第３、４の画素Ｐｉｘ２１、Ｐｉｘ
２２の電力供給経路を切り替える切替制御信号を伝搬す
る。

【００２２】第１のデータ線ＤＬ１０は、１列目の第
１、３の画素Ｐｉｘ１１、Ｐｉｘ２１に書き込む輝度デ
ータを伝搬する。第２のデータ線ＤＬ２０は、２列目の
第２、４の画素Ｐｉｘ１２、Ｐｉｘ２２に書き込む輝度
データを伝搬する。第１の電力供給線ＰＶｄｄ１１およ
び第２の電力供給線ＰＶｄｄ１２は、１列目の第１、３
の画素Ｐｉｘ１１、Ｐｉｘ２１に電力を供給する。第３
の電力供給線ＰＶｄｄ２１および第４の電力供給線ＰＶ
ｄｄ２２は、２列目の第２、４の画素Ｐｉｘ１２、Ｐｉ
ｘ２２に電力を供給する。

【００２３】選択制御回路１００は、第１、２の選択線
ＳＬ１０、ＳＬ２０に伝搬させる選択信号を生成し、電
力制御回路１０２は、第１の制御線ＣＴＬ１０、ＣＴＬ
２０に伝搬させる切替制御信号を生成する。

【００２４】図３は、選択信号および切替制御信号がそ
れぞれハイとローになるタイミングの関係を示すタイム
チャートである。説明の前提として、第２のトランジス
タＴｒ１１のゲート電極の電圧をＶ１とし、第２のトラ
ンジスタＴｒ１１の第１、２の電力供給線ＰＶｄｄ１
１、１２側電極の電圧をＶ２とし、第２のトランジスタ
Ｔｒ１１のＯＬＥＤ側電極の電圧をＶ３とし、ゲートソ
ース電圧をＶｇｓとし、ドレインソース電圧をＶｄｓと
する。また、第１の電力供給線ＰＶｄｄ１１の電圧を１
５Ｖとし、ＯＬＥＤのカソード電極の電圧を０Ｖとし、
ＯＬＥＤの閾値電圧を４Ｖとする。

【００２５】以下、他の具体的な電圧値を三つのパター
ンに分けて例示しながら説明する。第２の電力供給線Ｐ
Ｖｄｄ１２の電圧は、パターン１では１２Ｖ、パターン
２では２Ｖ、パターン３では−８Ｖである。いずれのパ
ターンも、輝度データがどのような値であっても第２の
トランジスタＴｒ１１によるＯＬＥＤの駆動がオフにな
るような電圧値が第２の電力供給線ＰＶｄｄ１２に設定
される。第２のトランジスタＴｒ１１の閾値電圧は−１
Ｖである。

【００２６】（１）パターン１ 期間Ａにおいては、選択線ＳＬの選択信号がローであ
り、制御線ＣＴＬの切替制御信号がローになっている。
Ｖ１＝１０Ｖ、Ｖ２＝１５Ｖとすると、Ｖｇｓ＝−５Ｖ
なので、第２のトランジスタＴｒ１１がオンされて電流
が流れ、Ｖ３は例えば７Ｖになる。期間Ｂにおいては、
切替制御信号がハイになる。Ｖ２＝１２Ｖ、Ｖｇｓ＝−
２Ｖになるので、第２のトランジスタＴｒ１１のオン状
態は弱まり、Ｖ３は例えば５Ｖへと下がる。ただし、期
間Ｂが短ければ５Ｖまで達しない。

【００２７】期間Ｃにおいて、選択信号がハイになり新
たな輝度データが設定され、Ｖ１は例えば１２Ｖにな
る。Ｖ２は１２Ｖのままであり、Ｖｇｓ＝０Ｖになるの
で、第２のトランジスタＴｒ１１はオフになる。Ｖ３
は、ＯＬＥＤの自己放電によってＯＬＥＤの閾値電圧で
ある４Ｖへと下がる。ただし、期間Ｃが短ければ４Ｖま
で達しない。期間Ｄにおいて、選択信号がローになる
が、Ｖ１およびＶ２に変化はなく、第２のトランジスタ
Ｔｒ１１はオフのままである。期間Ｂ〜Ｄの長さが十分
であればＶ３は４Ｖまで下がる。期間Ｅにおいて、切替
制御信号がローになり、Ｖ２＝１５Ｖ、Ｖｇｓ＝−３Ｖ
になるので、第２のトランジスタＴｒ１１がオンされて
再び電流が流れ、Ｖ３は例えば５．５Ｖへと上昇する。

【００２８】（パターン２）期間Ａにおいて、Ｖ１＝１
０Ｖ、Ｖ２＝１５Ｖ、Ｖｇｓ＝−５Ｖなので、第２のト
ランジスタＴｒ１１がオンされて電流が流れ、Ｖ３は例
えば７Ｖになる。期間Ｂにおいて、Ｖ２＝２Ｖになるの
で、第２のトランジスタＴｒ１１のソースがＶ３側、ド
レインがＶ２側に変わる。Ｖｇｓは３Ｖになるので、第
２のトランジスタＴｒ１１はオフになり、Ｖ３はＯＬＥ
Ｄの自己放電によってＯＬＥＤの閾値電圧である４Ｖへ
と下がる。ただし、期間Ｂが短ければ４Ｖまで達しな
い。

【００２９】期間Ｃにおいて、新たな輝度データとし
て、Ｖ１に１２Ｖが設定される。Ｖｇｓ＝１０Ｖになる
ので、第２のトランジスタＴｒ１１はオフのままであ
る。Ｖ３は、ＯＬＥＤの自己放電によってＯＬＥＤの閾
値電圧である４Ｖへと下がるが、期間Ｃが短ければ達し
ない。期間Ｄ、Ｅはパターン１と同様である。

【００３０】（パターン３）期間Ａにおいて、Ｖ１＝１
０Ｖ、Ｖ２＝１５Ｖ、Ｖｇｓ＝−５Ｖなので、第２のト
ランジスタＴｒ１１がオンされて電流が流れ、Ｖ３は例
えば７Ｖになる。期間Ｂにおいて、Ｖ２＝−８Ｖになる
ので、第２のトランジスタＴｒ１１のソースがＶ３側、
ドレインがＶ２側に変わる。Ｖｇｓは３Ｖになるので、
第２のトランジスタＴｒ１１はオフになり、Ｖ３はＯＬ
ＥＤの自己放電によってＯＬＥＤの閾値電圧である４Ｖ
へと下がる。ただし、期間Ｂが短ければ４Ｖまで達しな
い。

【００３１】期間Ｃにおいて、新たな輝度データとして
Ｖ１＝１２Ｖが設定される。Ｖ２は−８Ｖのままであ
り、Ｖｇｓ＝２０Ｖなので、第２のトランジスタＴｒ１
１はオフのままである。Ｖ３は、ＯＬＥＤの自己放電に
よってＯＬＥＤの閾値電圧である４Ｖへと下がるが、期
間Ｃが短ければ達しない。期間Ｄ、Ｅはパターン１と同
様である。

【００３２】このように、第２の電力供給線ＰＶｄｄ１
２の電圧値が、Ｖ１に第２のトランジスタＴｒ１１の閾
値電圧の絶対値を加えた値よりも低ければ、ＯＬＥＤを
自己放電させて初期化することができる。

【００３３】（第２実施形態）本実施形態においては、
第２の電力供給線ＰＶｄｄ１２の電圧値と、輝度データ
との関係によってＯＬＥＤに逆バイアスをかける点で第
１実施形態と異なる。ここで、ＯＬＥＤの劣化原因の一
つに、ＯＬＥＤにおける有機層と無機層の界面や有機層
と有機層の界面、またはバルク状に形成された有機層内
に生じるキャリアのトラップ現象が挙げられる（城戸淳
二監修「有機ＥＬ材料とディスプレイ」、株式会社シー
エムシー発行）。この現象によれば、ＯＬＥＤ内のキャ
リアトラップが内部電界を形成してしまい、ＯＬＥＤに
印加される電圧による電界が実質的に減少してしまい、
駆動初期において輝度低下が見られる。そこで、逆方向
に電界を与えてトラップに捕獲されたキャリアを解放す
れば輝度低下を緩和できるとされている。この点に着目
して、本実施形態では所定のタイミングでＯＬＥＤに逆
バイアスがかかるよう第２の電力供給線ＰＶｄｄ１２の
電圧値を設定しておく。これにより、ＯＬＥＤの劣化の
進行を低減させ、例えば輝度のばらつきを抑えることも
できる。

【００３４】図４は、本実施形態における１画素分の画
素回路の構成を示す。本実施形態では、第２のトランジ
スタＴｒ１１がｎチャネルトランジスタである点が第１
実施形態と異なり、またコンデンサＣの配置も第１実施
形態と異なる。

【００３５】第１のトランジスタＴｒ１０は、ゲート電
極が選択線ＳＬに接続され、ドレイン電極（またはソー
ス電極）がデータ線ＤＬに接続され、ソース電極（また
はドレイン電極）が第２のトランジスタＴｒ１１のゲー
ト電極に接続される。第２のトランジスタＴｒ１１は、
ドレイン電極（またはソース電極）が第１の電力供給線
ＰＶｄｄ１１または第２の電力供給線ＰＶｄｄ１２に接
続され、ソース電極（またはドレイン電極）がＯＬＥＤ
のアノード電極に接続される。コンデンサＣは、その一
端が第１のトランジスタＴｒ１０と第２のトランジスタ
Ｔｒ１１の間の経路に接続され、他端が第２のトランジ
スタＴｒ１１とＯＬＥＤの間の経路に接続される。その
他の構成は第１実施形態と同様なので説明を省略する。

【００３６】本実施形態の動作を図３を用いて説明す
る。第１実施形態において「説明の前提」として記載し
た内容を本実施形態でも前提として用いる。以下、他の
具体的な電圧値を三つのパターンに分けて例示しながら
説明する。第２の電力供給線ＰＶｄｄ１２の電圧は、パ
ターン１、２、３とも第１実施形態と同様である。第２
のトランジスタＴｒ１１の閾値電圧は１Ｖである。

【００３７】（パターン１）期間Ａにおいて、Ｖ１＝１
２Ｖ、Ｖ２＝１５Ｖ、Ｖ３＝７Ｖとすると、第２のトラ
ンジスタＴｒ１１のソースはＶ３側なのでＶｇｓ＝５Ｖ
となり、第２のトランジスタＴｒ１１がオンされて電流
が流れる。期間Ｂにおいて、Ｖ２＝１２Ｖとなるが、Ｖ
１に変化はなく、ＯＬＥＤ発光の動作点が第２のトラン
ジスタＴｒ１１の飽和領域にあれば、Ｖ３はほぼ７Ｖの
ままで変化はない。

【００３８】期間Ｃにおいて、新たな輝度データとして
Ｖ１＝８Ｖが設定される。Ｖ２は１２Ｖのままであり、
Ｖｇｓ＝１Ｖになるので、第２のトランジスタＴｒ１１
のオン状態は弱まり、流れる電流も減少する。Ｖｇｓは
コンデンサＣによって維持されるので、Ｖ３はある電位
で落ち着く。Ｖ３は例えば５Ｖへと下がるが、期間Ｃが
短ければ５Ｖまで達しない。期間Ｄにおいては、Ｖ１お
よびＶ２に変化はなく、期間Ｃ、Ｄの長さが十分であれ
ばＶ３は５Ｖまで下がる。期間Ｅにおいては、Ｖ２＝１
５Ｖとなるので若干電流が変化し、Ｖ３も変化すると考
えられる。ただし、ＯＬＥＤ発光の動作点が第２のトラ
ンジスタＴｒ１１の飽和領域にあれば、Ｖ３はほぼ５Ｖ
のまま変化しない。

【００３９】（パターン２）期間Ａにおいて、Ｖ１＝１
２Ｖ、Ｖ２＝２Ｖ、Ｖ３＝７Ｖとする。第２のトランジ
スタＴｒ１１のソースはＶ３側なのでＶｇｓ＝５Ｖとな
り、第２のトランジスタＴｒ１１がオンされて電流が流
れる。期間Ｂにおいて、Ｖ２＝２Ｖになるので、第２の
トランジスタＴｒ１１のソースがＶ２側、ドレインがＶ
３側に変わる。Ｖｇｓ＝１０Ｖとなり、第２のトランジ
スタＴｒ１１のオン状態が強まると、Ｖ３はＶ２とほぼ
同電位にまで下がる。Ｖ１とＶ３の電位差はコンデンサ
Ｃにより５Ｖのままで維持されるので、Ｖ１もＶ３とと
もに下がって７Ｖとなる。Ｖ３はＯＬＥＤの閾値電圧よ
り低くなり、ＯＬＥＤに電流が流れず消灯する。

【００４０】期間Ｃにおいて、新たな輝度データとして
Ｖ１＝５Ｖが設定されると、Ｖｇｓ＝３Ｖへと減少する
ので、第２のトランジスタＴｒ１１のオン状態は弱まる
が、Ｖ２、Ｖ３の状態には変化がない。期間Ｄにおいて
は、Ｖ１、Ｖ２、Ｖ３ともに変化がない。期間Ｅにおい
て、Ｖ２＝１５Ｖになるので、第２のトランジスタＴｒ
１１のソースがＶ３側、ドレインがＶ２側に変わる。Ｖ
ｇｓは３Ｖのままであるが、Ｖｄｓが１３Ｖになるので
Ｖ３が上昇する。Ｖ３が例えば５Ｖになると、ＯＬＥＤ
の閾値電圧より高くなるのでＯＬＥＤにも電流が流れて
発光を再開する。このとき、ＶｇｓはコンデンサＣによ
り維持されるのでＶ１は８Ｖへ上昇する。

【００４１】（パターン３）期間Ａにおいて、Ｖ１＝１
２Ｖ、Ｖ２＝１５Ｖ、Ｖ３＝７Ｖとすると、Ｖｇｓ＝５
Ｖになるので、第２のトランジスタＴｒ１１がオンされ
て電流が流れる。期間Ｂにおいて、Ｖ２＝−８Ｖになる
ので、第２のトランジスタＴｒ１１のソースがＶ２側、
ドレインがＶ３側に変わる。Ｖｇｓ＝２０Ｖとなり、第
２のトランジスタＴｒ１１のオン状態が強まると、Ｖ３
はＶ２とほぼ同電位にまで下がる。Ｖ１とＶ３の電位差
はコンデンサＣにより５Ｖのままで維持されるので、Ｖ
１もＶ３とともに下がって−３Ｖとなる。Ｖ３はＯＬＥ
Ｄの閾値電圧より低くなり、ＯＬＥＤに電流が流れず消
灯するとともに、Ｖ３はＯＬＥＤのカソード電極の電位
よりも低いのでＯＬＥＤに逆バイアスがかかった状態に
なる。これにより、ＯＬＥＤの劣化を緩和させて、ＯＬ
ＥＤの寿命を延ばすことができる。

【００４２】期間Ｃにおいて、新たな輝度データとして
Ｖ１＝−５Ｖが設定されると、Ｖｇｓ＝３Ｖとなるが、
Ｖ２、Ｖ３に変化はなく、期間Ｄにおいても変化がな
い。期間Ｅにおいて、Ｖ２＝１５Ｖになるので第２のト
ランジスタＴｒ１１のソースとドレインが入れ替わり、
Ｖｄｓが２３ＶになるのでＶ３が上昇する。Ｖ３が例え
ば５Ｖになると、ＯＬＥＤの閾値電圧より高いのでＯＬ
ＥＤにも電流が流れて発光する。このときＶｇｓはコン
デンサＣにより維持されるのでＶ１は８Ｖになる。

【００４３】以上のように、第２の電力供給線ＰＶｄｄ
１２の電圧値が、第２のトランジスタＴｒ１１の閾値電
圧の絶対値をＶ１に加えた値よりも低ければ、第２の電
力供給線ＰＶｄｄ１２とＶ３を同じ電位にでき、ＯＬＥ
Ｄをリセットできる。特に、第２の電力供給線ＰＶｄｄ
１２の電圧値をＯＬＥＤの閾値電圧よりも低く設定すれ
ば、発光を停止させることもできる。さらに、Ｖ３がＯ
ＬＥＤのカソード電極の電位より低くなるように第２の
電力供給線ＰＶｄｄ１２の電圧値を設定しておけば、所
定のタイミングでＯＬＥＤに逆バイアスをかけることが
できる。

【００４４】（第３実施形態）本実施形態においても駆
動素子としてｐチャネルトランジスタを用いる点で第１
実施形態と共通するが、コンデンサＣの配置を変えてい
る点で第１実施形態と異なる。また、第２のトランジス
タＴｒ１２の電圧値によっては、ＯＬＥＤに逆バイアス
をかけられる点で第２実施形態と共通する。

【００４５】図５は、第３実施形態における１画素分の
画素回路の構成を示す。第２のトランジスタＴｒ１１は
ｐチャネルトランジスタである。コンデンサＣは、一端
が第１のトランジスタＴｒ１０と第２のトランジスタＴ
ｒ１１の間の経路に接続され、他端が第２のトランジス
タＴｒ１１と第１の電力供給線ＰＶｄｄ１１または第２
の電力供給線ＰＶｄｄ１２の間の経路に接続される。そ
の他の構成は第１実施形態と同様なので説明を省略す
る。

【００４６】本実施形態における動作を、具体的な電圧
値を三つのパターンに分けて例示しながら図３に沿って
説明する。第１実施形態において「説明の前提」として
記載した内容を本実施形態でも前提として用いる。第２
の電力供給線ＰＶｄｄ１２の電圧は、パターン１、２、
３とも第１実施形態と同様である。第２のトランジスタ
Ｔｒ１１の閾値電圧は−１Ｖである。

【００４７】（パターン１）期間Ａにおいて、Ｖ１＝１
０Ｖ、Ｖ２＝１５Ｖ、Ｖ３＝７Ｖとすると、Ｖｇｓが−
５Ｖなので第２のトランジスタＴｒ１１がオンになり、
電流が流れる。期間Ｂにおいては、Ｖ２＝１２Ｖとな
り、Ｖ１とＶ２の電位差−５ＶがコンデンサＣによって
維持されるので、Ｖ１は７Ｖに変化する。このとき、Ｏ
ＬＥＤ発光の動作点が第２のトランジスタＴｒ１１の飽
和領域にあれば、Ｖ３はほぼ７Ｖのままで変化はない。

【００４８】期間Ｃにおいて、新たな輝度データとして
Ｖ１＝９Ｖが設定されると、Ｖｇｓ＝−３Ｖになる。第
２のトランジスタＴｒ１１のオン状態が弱まるので、Ｖ
３は例えば５Ｖに減少する。期間Ｄにおいては、Ｖ１、
Ｖ２、Ｖ３ともに変化はない。期間Ｅにおいては、Ｖ２
＝１５Ｖになり、Ｖ１とＶ２の電位差−３Ｖがコンデン
サＣによって維持されるので、Ｖ１は１２Ｖに変化す
る。このとき、Ｖｇｓは変わらないものの、Ｖｄｓが上
昇するので電流が増加する。Ｖ３も上昇すると考えられ
るが、ＯＬＥＤ発光の動作点が第２のトランジスタＴｒ
１１の飽和領域にあればほぼ５Ｖのままで変化はない。

【００４９】（パターン２）期間Ａにおいて、Ｖ１＝１
０Ｖ、Ｖ２＝１５Ｖ、Ｖ３＝７Ｖとすると、Ｖｇｓが−
５Ｖなので第２のトランジスタＴｒ１１がオンになり、
電流が流れる。期間Ｂにおいて、Ｖ２＝２Ｖになると、
Ｖ１とＶ２の電位差−５ＶがコンデンサＣによって維持
されるので、Ｖ１は−３Ｖに変化する。このとき、第２
のトランジスタＴｒ１１のソースがＶ３側に変わるた
め、Ｖｇｓ＝−１０Ｖになる。第２のトランジスタＴｒ
１１のオン状態は強まり、Ｖ３はＶ２と同電位まで下が
る。Ｖ３がＯＬＥＤの閾値電圧よりも低くなるためＯＬ
ＥＤには電流が流れず消灯する。

【００５０】期間Ｃにおいて、新たな輝度データとして
Ｖ１＝−１Ｖが設定されると、Ｖｇｓ＝−３Ｖになる。
第２のトランジスタＴｒ１１のオン状態は弱まるが、Ｖ
２、Ｖ３の状態には変化がない。期間Ｄにおいては、Ｖ
１、Ｖ２、Ｖ３ともに変化がない。期間Ｅにおいて、Ｖ
２＝１５Ｖになるので、第２のトランジスタＴｒ１１の
ソースがＶ２側に変わる。ＶｇｓはコンデンサＣにより
−３Ｖのまま維持されるのでＶ１は１２Ｖに変化する。
Ｖｄｓは１３ＶになるのでＶ３が例えば５Ｖに上昇する
と、ＯＬＥＤの閾値電圧より高くなるのでＯＬＥＤにも
電流が流れて発光を再開する。

【００５１】（パターン３）期間Ａにおいて、Ｖ１＝１
０Ｖ、Ｖ２＝１５Ｖ、Ｖ３＝７Ｖとすると、Ｖｇｓが−
５Ｖなので第２のトランジスタＴｒ１１がオンになり、
電流が流れる。期間Ｂにおいて、Ｖ２＝−８Ｖになる
と、Ｖ１とＶ２の電位差−５ＶがコンデンサＣによって
維持されるので、Ｖ１は−１３Ｖに変化する。このと
き、第２のトランジスタＴｒ１１のソースがＶ３側に変
わるため、Ｖｇｓ＝−２０Ｖになる。第２のトランジス
タＴｒ１１のオン状態は強まり、Ｖ３はＶ２と同電位ま
で下がる。Ｖ３がＯＬＥＤの閾値電圧よりも低くなるた
めＯＬＥＤには電流が流れず消灯するとともに、Ｖ３は
ＯＬＥＤのカソード電極の電位よりも低いのでＯＬＥＤ
に逆バイアスがかかった状態になる。これにより、ＯＬ
ＥＤの劣化を緩和させて寿命を延ばすことができる。

【００５２】期間Ｃにおいて、新たな輝度データとして
Ｖ１＝−１１Ｖが設定されると、Ｖｇｓ＝−３Ｖにな
る。第２のトランジスタＴｒ１１のオン状態は弱まる
が、Ｖ２、Ｖ３の状態には変化がない。期間Ｄにおいて
は、Ｖ１、Ｖ２、Ｖ３ともに変化がない。期間Ｅにおい
て、Ｖ２＝１５Ｖになるので、第２のトランジスタＴｒ
１１のソースがＶ２側に変わる。ＶｇｓはコンデンサＣ
により−３Ｖのまま維持されるのでＶ１は１２Ｖに変化
する。Ｖｄｓは２３ＶになるのでＶ３が例えば５Ｖに上
昇すると、ＯＬＥＤの閾値電圧より高くなるのでＯＬＥ
Ｄにも電流が流れて発光を再開する。

【００５３】以上のように、第２の電力供給線ＰＶｄｄ
１２の電圧値がＯＬＥＤの閾値電圧より低ければＯＬＥ
Ｄをリセットできるとともに、その発光を停止させるこ
ともできる。さらにＶ３がＯＬＥＤのカソード電極の電
位より低くなるように第２の電力供給線ＰＶｄｄ１２の
電圧値を設定しておけば、所定のタイミングでＯＬＥＤ
に逆バイアスをかけることもできる。

【００５４】（第４実施形態）本実施形態においては、
第１〜３実施形態における制御線ＣＴＬと選択線ＳＬを
共通化する。他の構成は、第１実施形態と共通するので
説明を省略する。

【００５５】図６は、本実施形態における１画素分の画
素回路の構成を示す。第１のトランジスタＴｒ１０のゲ
ート電極が選択線ＳＬに接続されるとともに、第３、４
のトランジスタＴｒ１２、１３のゲート電極もまた選択
線ＳＬに接続される。すなわち、第１実施形態において
説明した切替制御信号として選択信号を用いており、選
択信号がハイになれば第１、４のトランジスタＴｒ１
０、１３がオンになり、第３のトランジスタＴｒ１２が
オフになる。選択信号がローになれば第１、４のトラン
ジスタＴｒ１０、１３がオフになり、第３のトランジス
タＴｒ１２がオンになる。

【００５６】以上の構成によっても、電力供給元を第１
の電力供給線ＰＶｄｄ１１と第２の電力供給線ＰＶｄｄ
１２の間で切り替えてＯＬＥＤの駆動をオフにできるの
で、ＯＬＥＤへの電荷残りを解消して残像現象を低減さ
せることができる。また、電力供給の切替タイミングと
輝度データ書込タイミングを同じ信号で制御することに
より、信号線を増やさずに簡素な構成で実現できる。

【００５７】図７は、本実施形態における４画素分の画
素回路と周辺の制御回路および信号線の構成を示す。表
示制御回路１００は、選択信号を生成して第１、２の選
択線ＳＬに流す。この選択信号は、第１実施形態でいう
切替制御信号としても用いられる。

【００５８】以上、本発明を実施の形態をもとに説明し
た。この実施の形態は例示であり、それらの各構成要素
や各処理プロセスの組合せにいろいろな変形が可能なこ
と、またそうした変形例も本発明の範囲にあることは当
業者に理解されるところである。以下、そうした例を述
べる。

【００５９】第１、３、４のトランジスタＴｒ１０、１
２、１３は、それぞれ二つ以上ずつ直列におかれてもよ
い。その際、電流増幅率など、それらのトランジスタの
特性を異ならせてもよい。例えば、第１のトランジスタ
Ｔｒ１０において第２のトランジスタＴｒ１１に近い側
のトランジスタの電流増幅率を低めに設定すれば、漏れ
電流を減らす効果が大きい。さらに、第１のトランジス
タＴｒ１０と第２のトランジスタＴｒ１１の特性を変え
てもよい。例えば、第２のトランジスタＴｒ１１の電流
増幅率を小さくした場合、同じ輝度レンジに対応する設
定データのレンジが広がるため、輝度の制御が容易にな
る。

【００６０】第１〜３実施形態においては、電力供給元
の切替と輝度データの書込のタイミングを図３のように
制御するが、変形例においては、図３とは異なる任意の
タイミングで制御してもよい。

【００６１】第４実施形態においては、第２のトランジ
スタＴｒ１１の種類とコンデンサＣの配置が第１実施形
態と同じになるよう記載したが、これを第２、３実施形
態と同じになる構成で実現してもよい。

【００６２】上記の各実施形態においては、第３のトラ
ンジスタＴｒ１２をｐチャネルトランジスタとし、第４
のトランジスタＴｒ１３をｎチャネルトランジスタとし
た。変形例においては、第３のトランジスタＴｒ１２を
ｎチャネルトランジスタとし、第４のトランジスタＴｒ
１３をｐチャネルトランジスタとしてもよい。この場
合、制御線ＣＴＬの切替制御信号は、図３におけるパル
ス波形を反転させた形となる。

【００６３】第１〜３実施形態においては、第３、４の
トランジスタＴｒ１２、Ｔｒ１３のそれぞれのゲート電
極を１本の制御線ＣＴＬに接続している。変形例におい
ては、これを別々の制御線に接続する形で構成してもよ
い。例えば、第１、２の電力供給線ＰＶｄｄ１１、Ｐｖ
ｄｄ１２の電圧値の差が大きい場合に、第３、４のトラ
ンジスタＴｒ１２、Ｔｒ１３の動作に必要な電圧にも大
きな差が生じる。これを１本の制御線ＣＴＬで制御する
場合には切替制御信号が高電圧になる。このような場合
であっても、変形例によれば制御線への負荷を分散する
ことによって比較的低電圧による制御を実現できる。

【００６４】

【発明の効果】本発明によれば、光学素子への電荷残り
を減らして残像現象を低減させることができる。

【図面の簡単な説明】

【図１】 第１実施形態における１画素分の画素回路の
構成を示す図である。

【図２】 第１実施形態における４画素分の画素回路と
周辺の制御回路および信号線の構成を示す図である。

【図３】 選択信号および切替制御信号がそれぞれハイ
とローになるタイミングの関係を示すタイムチャートで
ある。

【図４】 第２実施形態における１画素分の画素回路の
構成を示す図である。

【図５】 第３実施形態における１画素分の画素回路の
構成を示す図である。

【図６】 第４実施形態における１画素分の画素回路の
構成を示す図である。

【図７】 第４実施形態における４画素分の画素回路と
周辺の制御回路および信号線の構成を示す図である。

【図８】 従来技術における１画素分の画素回路の構成
を示す。

【符号の説明】

ＰＶｄｄ 電力供給線、 ＳＬ 選択線、 ＤＬ デー
タ線、 ＣＴＬ 制御線、 Ｐｉｘ 画素回路、 Ｔｒ
トランジスタ、 Ｃ コンデンサ、 １００選択制御
回路、 １０２ 電力制御回路。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６４１ Ｇ０９Ｇ 3/20 ６４１Ｄ ６４１Ｒ ６４２ ６４２Ａ ６７０ ６７０Ｋ Ｈ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 Ａ Ｆターム(参考） 2H093 NA16 NB02 NB03 NB09 NB10 NB12 NB15 NC33 NC34 NC35 ND09 ND12 ND47 ND48 3K007 AB11 AB17 DB03 GA04 5C080 AA06 BB05 DD02 DD05 DD13 DD23 DD24 DD29 EE19 EE29 FF03 FF11 GG08 HH09 JJ02 JJ03 JJ04 KK07

Claims (6)

【特許請求の範囲】
1. 【請求項１】 それぞれが光学素子を含む複数の画素回
   路と、 前記複数の画素回路に電力供給する複数の電力供給線
   と、 各画素回路への電力供給状態を制御する制御回路と、を
   有し、 前記複数の電力供給線は、ひとつの画素回路に対してそ
   れぞれ接続されるとともに、それぞれが異なる経路を介
   して異なる電圧値で電力供給し、 前記制御回路は、いずれの電力供給線から電力供給させ
   るかを切り替えることにより、前記光学素子の発光状態
   を制御することを特徴とする表示装置。
2. 【請求項２】 前記複数の画素回路のそれぞれは、複数
   の電力供給線のそれぞれから電力供給を受けるための複
   数の経路と、その経路上で電力供給を遮断するためのス
   イッチ回路と、を含み、 前記制御回路は、前記スイッチ回路を制御して電力供給
   の経路を切り替えることを特徴とする請求項１に記載の
   表示装置。
3. 【請求項３】 前記複数の画素回路は、それぞれ光学素
   子を駆動する駆動素子を含み、 ひとつの画素回路に接続された複数の電力供給線のうち
   のいずれかには、前記駆動素子に書き込まれる輝度デー
   タを問わずその光学素子の駆動がオフになる電圧値が設
   定されていることを特徴とする請求項１または２に記載
   の表示装置。
4. 【請求項４】 ひとつの画素回路に接続された複数の電
   力供給線のうちのいずれかには、前記光学素子に対して
   発光時とは逆のバイアスがかかる電圧値が設定されてい
   ることを特徴とする請求項１から３のいずれかに記載の
   表示装置。
5. 【請求項５】 前記制御回路は、前記画素回路に対する
   輝度データの書込期間以外のタイミングでいずれの電力
   供給線から電力供給させるかを切り替えることを特徴と
   する請求項１から４のいずれかに記載の表示装置。
6. 【請求項６】 前記制御回路は、前記画素回路に対する
   輝度データの書込タイミングを決定する選択信号を用い
   て前記電力供給を切り替えることを特徴とする請求項１
   から４のいずれかに記載の表示装置。