JP5081374B2 - 画像表示装置 - Google Patents

画像表示装置 Download PDF

Info

Publication number
JP5081374B2
JP5081374B2 JP2005008616A JP2005008616A JP5081374B2 JP 5081374 B2 JP5081374 B2 JP 5081374B2 JP 2005008616 A JP2005008616 A JP 2005008616A JP 2005008616 A JP2005008616 A JP 2005008616A JP 5081374 B2 JP5081374 B2 JP 5081374B2
Authority
JP
Japan
Prior art keywords
voltage
signal
light emitting
switch
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005008616A
Other languages
English (en)
Other versions
JP2006195307A (ja
Inventor
秋元　　肇
景山　　寛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd filed Critical Panasonic Liquid Crystal Display Co Ltd
Priority to JP2005008616A priority Critical patent/JP5081374B2/ja
Priority to TW094139302A priority patent/TWI309032B/zh
Priority to US11/298,470 priority patent/US8446343B2/en
Priority to KR1020060004407A priority patent/KR101204123B1/ko
Priority to CNB2006100054670A priority patent/CN100458899C/zh
Publication of JP2006195307A publication Critical patent/JP2006195307A/ja
Application granted granted Critical
Publication of JP5081374B2 publication Critical patent/JP5081374B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes

Description

本発明は、高信頼性で高輝度な表示が可能な画像表示装置に関する。
以下に図８及び図９を用いて、従来の技術に関して説明する。
始めに従来例の構造について説明する。
図８は、従来の技術を用いた有機ＥＬ（Electro Luminescence）ディスプレイの画素回路図である。各画素２１３には有機ＥＬ素子２０１が設けられており、有機ＥＬ素子２０１の一端は共通電極２０８に接続され、他端は電源スイッチ２０２、駆動ＴＦＴ（Thin Film-Transistor）２０３を介して電源線２０７に接続されている。駆動ＴＦＴ２０３のゲート−ドレイン間には、リセットスイッチ２０４が接続されている。また駆動ＴＦＴ２０３のゲートは、信号記憶容量２０５を介して信号線２０６に接続されている。なお、電源スイッチ２０２は電源制御線（ＰＷＲ）２１１、リセットスイッチ２０４はリセット制御線（ＲＳＴ）２１０により制御される。
次に、本従来例の動作について図９を用いて説明する。
図９は、従来技術における、画素への信号電圧書込み時、すなわちデータ（ＤＴ）入力時（ＤＴＩＮ）及び発光表示時（ＩＬＭＩ）の動作タイミング図である。ここで上記電源スイッチ２０２、リセットスイッチ２０４は、図８に示したようにｐＭＯＳを用いているため、図９の各波形は下方が各スイッチのオン（ＯＮ）、上方がオフ（ＯＦＦ）に対応している。
１フレーム期間（１ＦＲＭ）の前半の信号電圧書込み時（ＤＴＩＮ）には、書込みを選択された画素は、始めに電源制御線（ＰＷＲ）２１１によって電源スイッチ２０２が、続いてリセット制御線（ＲＳＴ）２１０によってリセットスイッチ２０４がＯＮになる。このとき有機ＥＬ素子２０１にはダイオード接続された駆動ＴＦＴ２０３と電源スイッチ２０２を介して電源線２０７から電流が流れる。
次に、電源制御線（ＰＷＲ）２１１によって電源スイッチ２０２がＯＦＦすると、駆動ＴＦＴ２０３のドレイン端が閾値電圧Ｖｔｈになった時点で、駆動ＴＦＴ２０３はターンオフする。このとき、信号線２０６には所定の信号電圧（データ信号ＤＴ）が印加されており、この信号電圧と上記閾値電圧Ｖｔｈの差が信号記憶容量２０５に入力される。
次いで、リセット制御線（ＲＳＴ）２１０によってリセットスイッチ２０４がＯＦＦすることで、上記データ信号ＤＴの電圧は記憶容量２０５に記憶され、画素への信号電圧書込みが完了する。
１フレーム期間（１ＦＲＭ）の後半である発光表示時（ＩＬＭＩ）には、全画素に対して、信号線２０６を介して走査信号ＳＳ（所定の三角波信号）が入力するとともに、電源制御線（ＰＷＲ）２１１によって電源スイッチ２０２がオンする。このとき、信号線２０６に印加される三角波信号電圧が、予め書込まれていた信号電圧と等しい場合に駆動ＴＦＴ２０３のゲートには閾値電圧Ｖｔｈが印加されるため、書込まれていた信号電圧に応じて有機ＥＬ素子２０１の発光期間が定まる。これによって、有機ＥＬ素子２０１は上記映像信号電圧に対応した発光時間で発光するため、観察者には階調を有する画像が認識される。
なお、信号線２０６には上記のように、１フレーム期間内の所定の期間に応じてデータ信号ＤＴまたは走査信号ＳＳが入力されるので、図ではＤＴ／ＳＳと表示している。
このような従来例は、例えば特許文献１などに詳しく記載されている。
また、非特許文献１には有機ＥＬを用いた画像表示装置の画素回路及びその駆動方法が開示されている。
特開２００３−１２２３０１号公報 エス・アイ・デー９８、ダイジェスト・オブ・テクニカルペーパーズ、１９９８年，ｐ．１１−１４（SID 98 Digest of Technical Papers）
有機ＥＬディスプレイは、ＴＦＴ基板下方向に発光表示するボトムエミッションタイプと、ＴＦＴ基板上方向に発光表示するトップエミッションタイプが報告されている。ここで両タイプには一長一短があることが知られている。ボトムエミッションタイプはＴＦＴ回路の上には発光層を設けられないため、発光領域を大きくできず、高精細化や長寿命化には不利である。一方でトップエミッションタイプは発光層上部に設けられた薄膜カソード金属膜を透過した発光で表示するため、発光の一部が失われてしまい、発光輝度の向上には不利である。
トップエミッションタイプの発光輝度を向上させるためには、発光層上部に薄膜カソード金属膜を設けるのではなく、発光層上部にはＩＴＯのような透明導電膜を設けるのが良い。しかしながらＩＴＯのような透明導電膜は、発光層に対してはホール注入層として働くため、従来の画素駆動回路に対して導電特性が逆の、アノード接地回路を用いる必要がある。
従来の画素駆動回路をこのようなアノード接地回路とするには、ｐＭＯＳに替えてｎＭＯＳを用いればよい。しかしながらｐＭＯＳと比較して、ｎＭＯＳには長期信頼性に劣るという問題がある。ｐＭＯＳはホール電流で駆動されるが、ホールには二酸化シリコンゲート絶縁膜に対して注入されにくいという性質がある。一方、ｎＭＯＳは電子電流で駆動されるが、電子には二酸化シリコンゲート絶縁膜に対して注入され易いという性質があるからである。
ゲート絶縁膜に対する電子注入によってｎＭＯＳが劣化すると、有機ＥＬ発光層に対する駆動能力が減少してしまい、輝度の低下を招いてしまう恐れがある。特に発光層の発光輝度が小さいときには、電源電圧の殆どは画素駆動回路に印加されるため、ｎＭＯＳを用いた画素駆動回路の劣化が進行する恐れがある。
本明細書において開示される発明のうち代表的手段の例を幾つか示せば下記のとおりで
ある。すなわち、本発明に係る画像表示装置は、階調信号電圧発生回路と、前記階調信号電圧によってアナログ的に輝度が制御される２端子の発光素子と該発光素子の輝度制御回路とを有する画素と、複数の前記画素が配列された表示部とを有する画像表示装置であって、
前記輝度制御回路は、ソースに定電圧が印加され飽和領域で動作する駆動ＴＦＴとしてのｎＭＯＳトランジスタを有し、前記発光素子の第一の端子と前記輝度制御回路の有する前記駆動ＴＦＴのドレインとの間に、ドレイン側が前記発光素子に接続され、ソース側が前記輝度制御回路の有する前記駆動ＴＦＴのドレインに接続され、オンとオフの２値で電源制御線によりゲート電圧が制御される電源スイッチとしてのｎＭＯＳトランジスタが設けられ、前記駆動ＴＦＴのドレイン側にソースが接続され、信号線に信号記憶容量を介してドレインが接続され、またドレインが前記駆動ＴＦＴのゲートにも接続され、リセット制御線にゲートが接続されるリセットスイッチを有し、１フレーム期間の前半である信号電圧書込み時においては、書込みを選択された画素は、始めに前記電源制御線の駆動電圧によって前記電源スイッチがオンし、続いて前記リセット制御線のリセット信号によって前記リセットスイッチがオンすることで前記発光素子に前記駆動ＴＦＴと前記電源スイッチを介して共通電極から電流が流れるものであり、前記電源制御線の駆動電圧により前記電源スイッチがオフすると、前記駆動ＴＦＴのドレイン端が閾値電圧Ｖｔｈになった時点で、前記駆動ＴＦＴはターンオフし、このとき信号線には所定のデータ信号電圧が印加され、この信号電圧と閾値電圧の差が前記信号記憶容量に入力されるものであり、次いで前記リセット制御線の信号によって前記リセットスイッチがオフすることで、前記信号線の信号電圧は前記記憶容量に記憶され、画素への信号電圧書込みが完了し、１フレーム期間の後半である発光表示時には、全画素に対して前記信号線を介してアナログ信号の所定の三角波信号が入力するとともに、前記電源制御線の駆動電圧によって前記電源スイッチがオンし、このとき前記信号線の三角波信号電圧が予め書込まれていた信号電圧と等しい場合に前記駆動ＴＦＴのゲートには閾値電圧が印加され、書込まれていた信号電圧に応じて前記発光素子の発光期間が定まるものであり、前記電源制御線の駆動電圧による前記電源スイッチのオン電圧は完全なオンではなくハーフオンであることを特徴とするものである。
また、階調信号電圧発生手段と、前記階調信号電圧によってアナログ的に輝度が制御される２端子の発光素子と該発光素子の輝度制御回路とを有する画素と、前記複数の画素が配列された表示部を有する画像表示装置であって、前記輝度制御回路は、ソースに定電圧が印加され飽和領域で動作するｎＭＯＳトランジスタを有し、前記発光素子の第一の端子と前記輝度制御回路の有する前記ｎＭＯＳトランジスタのドレインの間に、ドレイン側が前記発光素子に接続され、ソース側が前記輝度制御回路の有する前記ｎＭＯＳトランジスタのドレインに接続され、オンとオフの２値でゲート電圧が制御されるｎＭＯＳトランジスタスイッチを有し、前記ｎＭＯＳトランジスタスイッチのオン時の動作点が飽和領域になるように制御される構成の画像表示装置とすることもできる。
また、階調信号電圧発生回路と、前記階調信号電圧によってアナログ的に輝度が制御される発光素子と該発光素子の輝度制御回路とを有する画素と、前記複数の画素が配列された表示部を有する画像表示装置であって、前記輝度制御回路はオンとオフの２値でゲート電圧が制御される第１のトランジスタスイッチを有し、
前記発光素子と前記輝度制御回路の間に、ドレイン側が前記発光素子に接続され、ソース側が前記輝度制御回路に接続され、オンとオフの２値でゲート電圧が制御される第２のトランジスタスイッチを有し、前記第１のトランジスタスイッチのゲート電圧振幅よりも、前記第２のトランジスタスイッチのゲート電圧振幅が小さいことを特徴とする構成の画像表示装置としてもよい。
ｎＭＯＳを用いた画素駆動回路の劣化を回避することができる。
本発明に係る画像表示装置の実施例について、添付図面を参照しながら、以下詳細に説明する。
図１〜図４を用いて、本発明の第１の実施例について、その構成および動作について以下順次説明する。図１は、本発明の第１の実施例である有機ＥＬディスプレイの画素回路図である。画素１３には有機ＥＬ素子１が設けられており、有機ＥＬ素子１のアノード側は所定の正の電圧が印加された透明共通電極８に接続され、他端は電源スイッチ２、駆動ＴＦＴ３を介して接地線７に接続されている。駆動ＴＦＴ３のゲート−ドレイン間にはリセットスイッチ４が接続されている。また駆動ＴＦＴ３のゲートは、信号記憶容量５を介して信号線６に接続されている。なお、電源スイッチ２は電源制御線１１を介して印加される駆動電圧ＰＷＲ＋、リセットスイッチ４はリセット制御線１０を介して印加されるＲＳＴ信号により制御される。上記の画素回路構成は、図８を用いて説明した従来例の画素回路構成の電流印加方向を逆にしてｐＭＯＳをｎＭＯＳに入れ替えた構成に相当するが、後述するように、電源制御線１１を介して印加される駆動電圧ＰＷＲ＋に本発明の特徴がある。
次に、本実施例の動作について図２を用いて説明する。
図２は本実施例における、１フレーム期間（１ＦＲＭ）における画素への信号電圧書込み時ＤＴＩＮと発光表示時ＩＬＭＩの動作タイミング図である。ここで上記電源スイッチ２、リセットスイッチ４は、図２に示したようにｎＭＯＳであるため、図２の各波形は上方が各スイッチのＯＮ、下方がＯＦＦに対応している。
１フレーム期間の前半である信号電圧書込み時（ＤＴＩＮ）においては、書込みを選択された画素は、始めに電源制御線１１の駆動電圧ＰＷＲ＋によって電源スイッチ２がＯＮし、続いてリセット制御線１０のリセット信号ＲＳＴによってリセットスイッチ４がＯＮになる。このとき有機ＥＬ素子１には、ダイオード接続された駆動ＴＦＴ３と電源スイッチ２を介して共通電極８から電流が流れる。
次に、電源制御線１１の駆動電圧ＰＷＲ＋により電源スイッチ２がオフすると、駆動ＴＦＴ３のドレイン端が閾値電圧Ｖｔｈになった時点で、駆動ＴＦＴ３はターンオフする。このとき信号線６には所定のデータ信号電圧ＤＴが印加されており、この信号電圧と上記閾値電圧Ｖｔｈの差が信号記憶容量５に入力される。
次いでリセット制御線１０の信号ＲＳＴによってリセットスイッチ４がＯＦＦすることで、上記信号電圧は記憶容量５に記憶され、画素への信号電圧書込みが完了する。
次に、１フレーム期間の後半である発光表示時（ＩＬＭＩ）には、全画素に対して信号線６を介してアナログ信号の所定の三角波信号（走査信号）ＳＳが入力するとともに、電源制御線１１の駆動電圧ＰＷＲ＋によって電源スイッチ２がオンする。このとき信号線６の三角波信号電圧ＳＳが予め書込まれていた信号電圧と等しい場合に駆動ＴＦＴ３のゲートには閾値電圧Ｖｔｈが印加されるため、書込まれていた信号電圧に応じて有機ＥＬ素子１の発光期間が定まる。これによって有機ＥＬ素子１は上記映像信号電圧に対応した発光時間で発光するため、観察者には階調を有する画像が認識される。
なお、信号線６には上記のように、１フレーム期間内の所定の期間に応じてデータ信号ＤＴまたは走査信号ＳＳが入力されるので、図ではＤＴ／ＳＳと表示している。
上記動作は基本的には、図９を用いて説明した従来例の動作と類似している。しかしながら本実施例においては、電源制御線１１の駆動電圧ＰＷＲ＋による電源スイッチ２のオン電圧は完全なＯＮである１０Ｖではなく、ハーフオン（ＨＡＬＦ−ＯＮ）である５Ｖとしたところが大きく異なっている。これは電源スイッチ２のオン状態が電源スイッチトランジスタを非飽和状態に入れる完全なＯＮではなく、飽和状態に入れる不完全なＯＮであることを意味している。この場合、電源スイッチ２のソース点である、図１に示された「Ａ点」の電圧は、電源スイッチ２がオンしても、ハーフオンである（５Ｖ−Ｖｔｈ）以上の電圧になることはない。「Ａ点」の電圧が（５Ｖ−Ｖｔｈ）電圧にまで上昇すると、電源スイッチ２はオフしてしまうからである。
なおここで、本実施例において共通電極８に印加されている有機ＥＬ素子発光電圧は緑色用と赤色用が約１０Ｖであり、青色用は約１１Ｖである。１フレーム期間の後半である発光表示時ＩＬＭＩに信号線６を介して所定の三角波信号ＳＳが入力する際、有機ＥＬ素子１の発光の立ち上がり時及び立ち下がり時には駆動ＴＦＴ３のターンオンが弱く、また同時に有機ＥＬ素子１のカソード−アノード間の電圧降下も小さいため、電源スイッチ２のオン状態が電源スイッチトランジスタを非飽和状態に入れる完全なＯＮの場合は、駆動ＴＦＴ３のドレイン−ソース間には共通電極８と接地線７の間に印加されている電源電圧の殆どである約１０〜１１Ｖが印加されてしまう。
しかしながら電源スイッチ２のオン状態は電源スイッチトランジスタを飽和状態に入れる不完全なＯＮであるため、駆動ＴＦＴ３のドレインでもある「Ａ点」には、（５Ｖ−Ｖｔｈ）以上の電圧が印加することはないのである。これによってｎＭＯＳである駆動ＴＦＴ３のドレイン−ソース間の電圧は（５Ｖ−Ｖｔｈ）以下に制限され、駆動ＴＦＴ３の劣化が問題となることはない。
なお、電源スイッチ２がオフの時には、電源スイッチ２の両端に共通電極８と接地線７の間に印加されている電源電圧の殆どが印加されることがある。しかしながら、このとき電源スイッチ２を流れる電流が０であるスイッチオフの期間は、チャネル電流が０であるから劣化が問題となることはなく、またターンオンやターンオフの過渡期間は極めて高速であるため、やはり劣化が問題となることはない。
次に、本実施例の表示パネルの構成について、図３を用いて説明する。
図３は、本実施例の有機ＥＬディスプレイパネルの構成図である。表示領域２１には画素１３がマトリクス状に配置されており、画素１３には垂直方向には信号線６が、水平方向には電源制御線（ＰＷＲ＋）１１およびリセット制御線（ＲＳＴ）１０が接続されている。信号線６の一端は、データ信号ＤＴと三角波信号ＳＳとを切り替える切替回路２４を経て信号電圧生成回路２３に入力される。
また電源制御線１１の駆動電圧ＰＷＲ＋は、各画素の行毎に設けられた論理和（ＯＲ）回路３３に接続され、更にＯＲ回路３３の入力の一方は論理積（ＡＮＤ）回路３２に、また更にＡＮＤ回路３２の入力の一方は垂直画素走査回路２２に接続されている。リセット制御線ＲＳＴは各画素の行毎に設けられたＡＮＤ回路３１に、また更にＡＮＤ回路３１の入力の一方は垂直画素走査回路２２に接続されている。
上記ＡＮＤ回路３１，３２、ＯＲ回路３３の入力の他端は、図に示したように垂直方向に共通に、それぞれリセット制御タイミング制御線３４、書込み時電源制御タイミング制御線３５、発光時電源制御タイミング制御線３６に接続されている。名称が表すように、リセット制御タイミング制御線３４は垂直画素走査回路２２に選択された画素行のリセット制御線を制御する信号、書込み時電源制御タイミング制御線３５は垂直画素走査回路２２に選択された画素行の書込み時の電源制御線を制御する信号、発光時電源制御タイミング制御線３６は全画素に対する発光時の電源制御線を制御する信号を伝達する線である。
図中に示してあるように、垂直画素走査回路２２、ＡＮＤ回路３１，３２、信号電圧生成回路２３、及び切替回路２４に対しては、３Ｖ電圧を入力として１０Ｖ電圧を生成するパネル内１０Ｖ生成回路３７が電源電圧を供給している。またＯＲ回路３３に対しては、３Ｖ電圧を入力として５Ｖ電圧を生成するパネル内５Ｖ生成回路３８が電源電圧を供給している。このように本実施例では、異なった電圧で駆動される二種類の回路にあわせて、二種類の電源電圧生成回路３７，３８が設けられている。
図面を簡略化するために図１には６個の画素しか記載していないが、実際には画素数は６４０（水平）×ＲＧＢ×４８０（垂直）である。また表示領域２１内における画素１３、データ信号／三角波切り替え回路２４、信号電圧生成回路２３、垂直画素走査回路２２、ＡＮＤ回路３１，３２、ＯＲ回路３３、パネル内１０Ｖ生成回路３７、パネル内５Ｖ生成回路３８は全て多結晶Ｓｉ−ＴＦＴを用いて、単一のガラス基板４０上に設けられている。
最後に本実施例の有機ＥＬ素子１の構造について、図４を用いて説明する。
図４は本実施例における有機ＥＬ素子１の近傍の画素１３を示す断面図である。ガラス基板４０上には電源スイッチ２及び駆動ＴＦＴ３が設けられており、電源スイッチ２には電源制御線１１がゲート配線として設けられている。また駆動ＴＦＴ３の一端には金属層である接地線７が接続されている。ここで電源スイッチ２の一端には接地線７と同層の金属層がカソード電極４２として接続されており、その上に有機ＥＬ素子の発光層１、アノード電極である透明共通電極８が設けられている。なお有機ＥＬ素子の発光層１の周囲には、有機ＥＬ素子の端部電界集中を回避するための保護膜４３が形成される。
ここで電源スイッチ２がハーフオンし、また駆動ＴＦＴ３が三角波信号ＳＳによってオンすると、有機ＥＬ素子１には所定の電流が流れ、有機ＥＬ素子１の発光４５はカソード電極４２で反射され、透明共通電極８を殆ど減衰無く透過して表示を行う。
本実施例では、画素内のＴＦＴを全て多結晶Ｓｉで形成したｎＭＯＳトランジスタとしたが、各制御電圧の正負を逆にすれば適宜ｐＭＯＳトランジスタを用いることは可能であり、また多結晶Ｓｉに拘らずにその他の有機／無機半導体薄膜をトランジスタに用いることも可能である。
また発光素子としても有機ＥＬ素子に限らず、無機ＥＬ素子やＦＥＤ（Field-Emission Device）など一般の発光素子を用いることができることは明らかである。本実施例では発明の本質ではないため発光層の詳細な記載は省略したが、有機ＥＬ素子構造としては低分子型、高分子型など多種の分子構造を採用することが可能である。
更に本実施例では接地線７の電位を０Ｖとしたが、必ずしもこの電位は０Ｖである必要は無く、また有機ＥＬ素子の発光電圧や各制御電圧も上記の主旨を満たす範囲内で適当に変更が可能であることは言うまでもない。
図５及び図６を用いて、本発明に係る画像表示装置の第２の実施例に関して説明する。
図５は本実施例の有機ＥＬディスプレイの画素回路図である。各画素５３には有機ＥＬ素子１が設けられており、有機ＥＬ素子１の一端は透明共通電極８に接続され、他端はＡＺＢ＋スイッチ６２、駆動ＴＦＴ６３を介して接地線７に接続されている。駆動ＴＦＴ６３のゲート−ドレイン間にはＡＺスイッチ６４が、ゲート−ソース間には記憶容量６９がそれぞれ接続されている。また駆動ＴＦＴ６３のゲートはオフセットキャンセル容量６５及び画素スイッチ６８を介して信号線６６に接続されている。なおＡＺＢ＋スイッチ６２はＡＺＢ＋制御線５１により、ＡＺスイッチ６４はＡＺ制御線５０により、画素スイッチ６８は信号線５２の選択信号ＳＥＬにより、それぞれ制御される。
次に、本実施例の動作について図６を用いて説明する。
図６は、本実施例における画素の動作タイミング図である。ここで上記ＡＺＢ＋スイッチ６２、ＡＺスイッチ６４、画素スイッチ６８は、図５に示したようにｎＭＯＳであるため、図６の各波形は上が各スイッチのＯＮ、下がＯＦＦに対応している。
書込みを選択された画素では、始めにＳＥＬ線５２によって画素スイッチ６８がＯＮ、ＡＺ制御線５０によってＡＺスイッチ６４がＯＮになる。このときＡＺＢ＋スイッチ６２はハーフオン（Ｈａｌｆ−ＯＮ）状態であるため、有機ＥＬ素子１にはＡＺＢ＋スイッチ６２とダイオード接続された駆動ＴＦＴ６３を介して透明共通電極８から電流が流れる。
次に、ＡＺＢ＋制御線５１によってＡＺＢスイッチ６２がオフすると、駆動ＴＦＴ６３のドレイン端が閾値電圧Ｖｔｈになった時点で、駆動ＴＦＴ６３はターンオフする。このとき信号線６６には「０レベル」の信号電圧データＤＴが印加されており、この電圧と上記閾値電圧Ｖｔｈの差がオフセットキャンセル容量６５に入力される。
次いで、ＡＺ制御線５０によってＡＺスイッチ６４がＯＦＦした後に信号線６６には映像信号電圧データＤＴが印加される。このとき駆動ＴＦＴ６３のゲートには上記閾値電圧Ｖｔｈに加算されて上記映像信号電圧に対応した電圧が生じ、この電圧はＳＥＬ線５２によって画素スイッチ６８がＯＦＦすることで、記憶容量６９に記憶される。
この後、ＡＺＢ＋スイッチ６２がハーフオンすることによって、画素への信号電圧書込みが完了し、有機ＥＬ素子１は上記映像信号電圧と「０レベル」の電圧との差電圧に対応した輝度で、次の書込み期間まで発光を続ける。
本実施例は、例えば、ＳＩＤ９８ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ， ｐｐ．１１−１４（非特許文献１参照）等に記載されている従来技術と類似している。
しかしながら、本実施例においては、ＡＺＢ＋制御線５１によるＡＺＢスイッチ６２のオン電圧は完全なＯＮである１０Ｖではなく、ハーフオンである５Ｖとしたところが大きく異なっている。これはＡＺＢスイッチ６２のオン状態がＡＺＢスイッチトランジスタを非飽和状態に入れる完全なＯＮではなく、飽和状態に入れる不完全なＯＮであることを意味している。
この場合も第１の実施例と同様に、ＡＺＢスイッチ６２のソース点である、図５に示された「Ｂ点」の電圧は、ＡＺＢスイッチ６２がオンしても、Ｈａｌｆ−ＯＮである（５Ｖ−Ｖｔｈ）以上の電圧になることはない。「Ｂ点」の電圧が（５Ｖ−Ｖｔｈ）電圧にまで上昇すると、ＡＺＢスイッチ６２はオフしてしまうからである。なおここで、本実施例においても共通電極８に印加されている有機ＥＬ素子発光電圧は、緑色用と赤色用が約１０Ｖであり、青色用は約１１Ｖである。
駆動ＴＦＴ６３のゲートに、上記閾値電圧Ｖｔｈに加算されて上記映像信号の電圧データＤＴに対応した電圧が生じ、ＡＺＢスイッチ６２がハーフオンすることによって有機ＥＬ素子１は上記映像信号電圧と「０レベル」の電圧との差電圧に対応した輝度で、次の書込み期間まで発光を続けることを述べたが、このとき映像信号電圧のレベルが小さく有機ＥＬ素子１の発光輝度が弱いと、駆動ＴＦＴ６３のターンオンは弱く、また同時に有機ＥＬ素子１のカソード−アノード間の電圧降下も小さいため、ＡＺＢスイッチ６２のオン状態が電源スイッチトランジスタを非飽和状態に入れる完全なＯＮの場合は、駆動ＴＦＴ６３のドレイン−ソース間には共通電極８と接地線７の間に印加されている電源電圧の殆どである約１０〜１１Ｖが印加されてしまう。
しかしながら、ＡＺＢスイッチ６２のオン状態は、電源スイッチトランジスタを飽和状態に入れる不完全なＯＮであるため、駆動ＴＦＴ６３のドレインでもある「Ｂ点」には、（５Ｖ−Ｖｔｈ）以上の電圧が印加することはないのである。これによってｎＭＯＳである駆動ＴＦＴ６３のドレイン−ソース間の電圧は（５Ｖ−Ｖｔｈ）以下に制限され、駆動ＴＦＴ６３の劣化が問題となることはない。
なお、ＡＺＢスイッチ６２オフ時には、ＡＺＢスイッチ６２の両端に共通電極８と接地線７の間に印加されている電源電圧の殆どが印加されることがある。しかし、このときＡＺＢスイッチ６２を流れる電流が０であるスイッチオフの期間はチャネル電流が０であるから劣化が問題となることはなく、またターンオンやターンオフの過渡期間は極めて高速であるため、やはり劣化が問題となることはない。上記の点で本実施例におけるＡＺＢスイッチ６２は、第１の実施例における電源スイッチ２と同様な働きをしている。
本実施例における表示パネルの構成や有機ＥＬ素子１の構造に関しては、先の第１の実施例の構造と類似するため、説明の簡略化のためにここではその開示は省略する。
図７を用いて、本発明に係る画像表示装置の第３の実施例に関して説明する。
図７は、第３の実施例であるＴＶ画像表示装置１００の構成図である。地上波デジタル信号等を受信する無線インターフェース（Ｉ／Ｆ）回路１０２には、圧縮された画像データ等が外部から無線データとして入力され、無線Ｉ／Ｆ回路１０２の出力はＩ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）回路１０３を介してデータバス１０８に接続される。データバス１０８にはこの他にマイクロプロセサ（ＭＰＵ）１０４、表示パネルコントローラ１０６、フレームメモリ（ＭＭ）１０７等が接続されている。更に、表示パネルコントローラ１０６の出力は有機ＥＬ表示パネル１０１に入力されている。なおＴＶ画像表示装置１００内には更に、パネル外１０Ｖ生成回路（ＰＷＲ１０Ｖ）１０９及びパネル外５Ｖ生成回路（ＰＷＲ５Ｖ）１１０が設けられている。なお、ここで有機ＥＬ表示パネル１０１は、先に延べた第１の実施例と基本的には同一の構成および動作を有しているので、その内部の構成及び動作の記載はここでは省略する。但し、第１の実施例では有機ＥＬディスプレイパネル内に多結晶Ｓｉ−ＴＦＴを用いて、パネル内１０Ｖ生成回路３７及びパネル内５Ｖ生成回路３８が設けられていたが、本実施例ではこれらはパネル外に個別部品を用いて、パネル外１０Ｖ生成回路１０９及びパネル外５Ｖ生成回路１１０として設けられている。
以下に本実施例の動作を説明する。始めに無線Ｉ／Ｆ回路１０２は命令に応じて圧縮された画像データを外部から取り込み、この画像データをＩ／Ｏ回路１０３を介してマイクロプロセサ１０４及びフレームメモリ１０７に転送する。マイクロプロセサ１０４はユーザからの命令操作を受けて、必要に応じてＴＶ画像表示装置１００全体を駆動し、圧縮された画像データのデコードや信号処理、情報表示を行う。ここで信号処理された画像データは、フレームメモリ１０７に一時的に蓄積が可能である。
ここでマイクロプロセサ１０４が表示命令を出した場合には、その指示に従ってフレームメモリ１０７から表示パネルコントローラ（ＣＴＬ）１０６を介して有機ＥＬ表示パネル１０１に画像データが入力され、有機ＥＬ表示パネル１０１は入力された画像データをリアルタイムで表示する。このとき表示パネルコントローラ１０６が同時に画像を表示するために必要な所定のタイミングパルスを出力すると共に、パネル外１０Ｖ生成回路１０９及びパネル外５Ｖ生成回路１１０は所定の電源電圧を有機ＥＬ表示パネル１０１に供給する。なお有機ＥＬ表示パネル１０１がこれらの信号及び電源電圧を用いて、入力された画像データをリアルタイムで表示することに関しては、第１の実施例の説明で述べたとおりである。また、本ＴＶ画像表示装置１００には別途二次電池が含まれており、これらの画像表示端末１００全体を駆動する電力を供給するが、これに関しては本発明の本質ではないため説明を省略する。
本実施例によれば、高信頼で、高輝度な表示が可能である画像表示端末１００を提供することができる。なお、本実施例では画像表示デバイスとして、第１の実施例で説明した有機ＥＬ表示パネルを用いたが、これ以外にも本発明の主旨を満足するその他の構造を有する表示パネルを用いることが明らかに可能である。
以上、説明してきた各実施例によれば、発光素子の発光輝度が小さいときでも、電源電圧はトランジスタスイッチに分散され、ｎＭＯＳを用いた画素駆動回路の劣化を回避することができる。これにより高信頼で、高輝度な表示が可能である画像表示装置を提供する
本発明に係る画像表示装置の第１の実施例を示す有機ＥＬディスプレイの画素回路図。 第１の実施例における画素の動作タイミング図。 第１の実施例の有機ＥＬディスプレイパネルの構成図。 第１の実施例の有機ＥＬ素子の構造図。 本発明に係る画像表示装置の第２の実施例を示す有機ＥＬディスプレイの画素回路図。 第２の実施例における画素の動作タイミング図。 本発明に係る画像表示装置の第３の実施例を示すＴＶ画像表示装置の構成図。 従来技術を用いた有機ＥＬディスプレイの画素回路図。 従来技術の画素の動作タイミング図。
符号の説明
１…有機ＥＬ素子、２…電源スイッチ、３，６３…駆動ＴＦＴ、４…リセットスイッチ、５…信号記憶容量、６…信号線、７…接地線、８…透明共通電極、１０…リセット制御線、１１…電源制御線、１３，５３…画素、２２…垂直画素走査回路、２３…信号電圧生成回路、２４…切替回路、３１，３２…ＡＮＤ回路、３３…ＯＲ回路、３７…パネル内１０Ｖ生成回路、３８…パネル内５Ｖ生成回路、４０…ガラス基板、５０…ＡＺ制御線、５１…ＡＺＢ＋制御線、５２…信号線、６２…ＡＺＢ＋スイッチ、６４…ＡＺスイッチ、６５…オフセットキャンセル容量、６８…画素スイッチ、６９…記憶容量、１００…ＴＶ画像表示装置、１０１…有機ＥＬ表示パネル、１０２…無線インターフェース（Ｉ／Ｆ）回路、１０３…Ｉ／Ｏ回路、１０４…マイクロプロセサ（ＭＰＵ）、１０６…表示パネルコントローラ、１０８…データバス、１０９…パネル外１０Ｖ生成回路（ＰＷＲ１０Ｖ）、１１０…パネル外５Ｖ生成回路（ＰＷＲ５Ｖ）、ＤＴ…データ信号、ＦＲＭ…フレーム期間、ＭＭ…フレームメモリ、ＳＥＬ…選択信号、ＳＳ…走査信号、ＰＷＲ＋…駆動電圧、ＲＳＴ…リセット信号。

Claims (6)

  1. 階調信号電圧発生回路と、
    前記階調信号電圧によってアナログ的に輝度が制御される２端子の発光素子と該発光素子の輝度制御回路とを有する画素と、
    複数の前記画素が配列された表示部とを有する画像表示装置であって、
    前記輝度制御回路は、ソースに定電圧が印加され飽和領域で動作する駆動ＴＦＴとしてのｎＭＯＳトランジスタを有し、
    前記発光素子の第一の端子と前記輝度制御回路の有する前記駆動ＴＦＴのドレインとの間に、ドレイン側が前記発光素子に接続され、ソース側が前記輝度制御回路の有する前記駆動ＴＦＴのドレインに接続され、オンとオフの２値で電源制御線によりゲート電圧が制御される電源スイッチとしてのｎＭＯＳトランジスタが設けられ、
    前記駆動ＴＦＴのドレイン側にソースが接続され、信号線に信号記憶容量を介してドレインが接続され、またドレインが前記駆動ＴＦＴのゲートにも接続され、リセット制御線にゲートが接続されるリセットスイッチを有し、
    １フレーム期間の前半である信号電圧書込み時においては、書込みを選択された画素は、始めに前記電源制御線の駆動電圧によって前記電源スイッチがオンし、続いて前記リセット制御線のリセット信号によって前記リセットスイッチがオンすることで前記発光素子に前記駆動ＴＦＴと前記電源スイッチを介して共通電極から電流が流れるものであり、
    前記電源制御線の駆動電圧により前記電源スイッチがオフすると、前記駆動ＴＦＴのドレイン端が閾値電圧Ｖｔｈになった時点で、前記駆動ＴＦＴはターンオフし、このとき信号線には所定のデータ信号電圧が印加され、この信号電圧と閾値電圧の差が前記信号記憶容量に入力されるものであり、
    次いで前記リセット制御線の信号によって前記リセットスイッチがオフすることで、前記信号線の信号電圧は前記記憶容量に記憶され、画素への信号電圧書込みが完了し、
    １フレーム期間の後半である発光表示時には、全画素に対して前記信号線を介してアナログ信号の所定の三角波信号が入力するとともに、前記電源制御線の駆動電圧によって前記電源スイッチがオンし、このとき前記信号線の三角波信号電圧が予め書込まれていた信号電圧と等しい場合に前記駆動ＴＦＴのゲートには閾値電圧が印加され、書込まれていた信号電圧に応じて前記発光素子の発光期間が定まるものであり、
    前記電源制御線の駆動電圧による前記電源スイッチのオン電圧は完全なオンではなくハーフオンであることを特徴とする画像表示装置。
  2. 請求項１記載の画像表示装置において、
    前記発光素子は、有機ＥＬ素子であることを特徴とする画像表示装置。
  3. 請求項１記載の画像表示装置において、
    前記表示部は、絶縁基板上に構成されることを特徴とする画像表示装置。
  4. 請求項１記載の画像表示装置において、
    前記発光素子の第二の端子に印加される電圧値は、各発光素子の表示色によって異なることを特徴とする画像表示装置。
  5. 請求項１記載の画像表示装置において、
    前記発光素子の輝度制御回路は、１フレーム期間内における各発光素子の発光強度を変調することによって、各画素のアナログ輝度を制御することを特徴とする画像表示装置。
  6. 請求項１記載の画像表示装置において、
    前記電源スイッチオン時の動作点が飽和領域になるように制御されることを特徴とする画像表示装置。
JP2005008616A 2005-01-17 2005-01-17 画像表示装置 Active JP5081374B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005008616A JP5081374B2 (ja) 2005-01-17 2005-01-17 画像表示装置
TW094139302A TWI309032B (en) 2005-01-17 2005-11-09 Image display apparatus
US11/298,470 US8446343B2 (en) 2005-01-17 2005-12-12 Image display apparatus
KR1020060004407A KR101204123B1 (ko) 2005-01-17 2006-01-16 화상 표시 장치
CNB2006100054670A CN100458899C (zh) 2005-01-17 2006-01-17 图像显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005008616A JP5081374B2 (ja) 2005-01-17 2005-01-17 画像表示装置

Publications (2)

Publication Number Publication Date
JP2006195307A JP2006195307A (ja) 2006-07-27
JP5081374B2 true JP5081374B2 (ja) 2012-11-28

Family

ID=36683346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005008616A Active JP5081374B2 (ja) 2005-01-17 2005-01-17 画像表示装置

Country Status (5)

Country Link
US (1) US8446343B2 (ja)
JP (1) JP5081374B2 (ja)
KR (1) KR101204123B1 (ja)
CN (1) CN100458899C (ja)
TW (1) TWI309032B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4207988B2 (ja) * 2006-07-03 2009-01-14 セイコーエプソン株式会社 発光装置、画素回路の駆動方法および駆動回路
KR20080012630A (ko) * 2006-08-04 2008-02-12 삼성에스디아이 주식회사 유기 발광 디스플레이 장치 및 그의 구동 방법
JP4256888B2 (ja) 2006-10-13 2009-04-22 株式会社 日立ディスプレイズ 表示装置
JP5308656B2 (ja) * 2007-12-10 2013-10-09 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 画素回路
JP5260230B2 (ja) 2008-10-16 2013-08-14 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
JP2010145709A (ja) * 2008-12-18 2010-07-01 Hitachi Displays Ltd 画像表示装置
JP2010249955A (ja) * 2009-04-13 2010-11-04 Global Oled Technology Llc 表示装置
JP5456901B2 (ja) * 2010-09-06 2014-04-02 パナソニック株式会社 表示装置およびその駆動方法
JP5596494B2 (ja) * 2010-10-29 2014-09-24 株式会社ジャパンディスプレイ 画像表示装置および画像表示装置の駆動方法
TWI470605B (zh) * 2012-03-05 2015-01-21 Innocom Tech Shenzhen Co Ltd 顯示器與驅動畫素方法
TWI485684B (zh) * 2013-06-13 2015-05-21 Au Optronics Corp 像素驅動器
KR102100880B1 (ko) * 2013-06-26 2020-04-14 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
KR20150049323A (ko) * 2013-10-30 2015-05-08 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
JP6270492B2 (ja) * 2014-01-14 2018-01-31 日本放送協会 駆動回路
CN104282269B (zh) 2014-10-17 2016-11-09 京东方科技集团股份有限公司 一种显示电路及其驱动方法和显示装置
CN104282270B (zh) * 2014-10-17 2017-01-18 京东方科技集团股份有限公司 栅极驱动电路、显示电路及驱动方法和显示装置
US10339855B2 (en) * 2016-08-30 2019-07-02 Apple, Inc. Device and method for improved LED driving
CN109300436B (zh) * 2018-09-27 2020-04-03 深圳市华星光电半导体显示技术有限公司 Amoled像素驱动电路及驱动方法
TWI712021B (zh) 2019-05-08 2020-12-01 友達光電股份有限公司 可調變驅動電流脈波寬度的畫素電路和相關的顯示面板
WO2023026919A1 (ja) * 2021-08-23 2023-03-02 京セラ株式会社 画素回路、表示パネルおよび表示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5567997A (en) * 1992-07-28 1996-10-22 Canon Kabushiki Kaisha Three-value power supply device and image forming apparatus utilizing the same
JP2003084733A (ja) * 2001-07-04 2003-03-19 Sharp Corp 表示装置および携帯機器
JP4603233B2 (ja) * 2001-08-29 2010-12-22 日本電気株式会社 電流負荷素子の駆動回路
US7209101B2 (en) 2001-08-29 2007-04-24 Nec Corporation Current load device and method for driving the same
JP4230744B2 (ja) * 2001-09-29 2009-02-25 東芝松下ディスプレイテクノロジー株式会社 表示装置
JP3899886B2 (ja) * 2001-10-10 2007-03-28 株式会社日立製作所 画像表示装置
US7456810B2 (en) * 2001-10-26 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and driving method thereof
JP3870755B2 (ja) * 2001-11-02 2007-01-24 松下電器産業株式会社 アクティブマトリクス型表示装置及びその駆動方法
KR100618574B1 (ko) 2001-12-29 2006-08-31 엘지.필립스 엘시디 주식회사 유기 전계 발광 소자의 구동 회로
JP3832415B2 (ja) * 2002-10-11 2006-10-11 ソニー株式会社 アクティブマトリクス型表示装置
JP4574127B2 (ja) * 2003-03-26 2010-11-04 株式会社半導体エネルギー研究所 素子基板及び発光装置
JP2004341144A (ja) * 2003-05-15 2004-12-02 Hitachi Ltd 画像表示装置
JP2004341351A (ja) * 2003-05-16 2004-12-02 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置
JP2004341353A (ja) * 2003-05-16 2004-12-02 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置
JP4641710B2 (ja) 2003-06-18 2011-03-02 株式会社半導体エネルギー研究所 表示装置
KR100529077B1 (ko) * 2003-11-13 2005-11-15 삼성에스디아이 주식회사 화상 표시 장치, 그 표시 패널 및 그 구동 방법

Also Published As

Publication number Publication date
CN100458899C (zh) 2009-02-04
US8446343B2 (en) 2013-05-21
TWI309032B (en) 2009-04-21
CN1808546A (zh) 2006-07-26
JP2006195307A (ja) 2006-07-27
US20060158398A1 (en) 2006-07-20
TW200632833A (en) 2006-09-16
KR101204123B1 (ko) 2012-11-22
KR20060083885A (ko) 2006-07-21

Similar Documents

Publication Publication Date Title
JP5081374B2 (ja) 画像表示装置
JP6142178B2 (ja) 表示装置および駆動方法
EP2255354B1 (en) Oled display panel with pwm control
EP3367373B1 (en) Pixel and organic light emitting display device having the pixel
JP5173196B2 (ja) 画像表示装置およびその駆動方法、並びに電子機器の駆動方法
JP5562251B2 (ja) 有機ｅｌ表示装置及びその制御方法
JP5157467B2 (ja) 自発光型表示装置およびその駆動方法
US20070132693A1 (en) Image display device
US20180182287A1 (en) Electroluminescent Display and Method of Driving the Same
JP2010008521A (ja) 表示装置
JP2009014836A (ja) アクティブマトリクス型表示装置及びその駆動方法
JP5738270B2 (ja) 表示装置
US11164521B2 (en) Pixel circuit and display device
JP2012058274A (ja) 表示装置
US20230351967A1 (en) Display device
CN102376244A (zh) 显示设备以及显示设备的像素驱动方法
JP2012047894A (ja) 表示装置
JP4596176B2 (ja) 画像表示装置
US11270639B2 (en) Pixel circuit and display device
JP2012058443A (ja) 画像表示装置およびその駆動方法
JP2013047830A (ja) 表示装置および電子機器
JP5094929B2 (ja) 画像表示装置および画像表示装置の駆動方法
US20230196981A1 (en) Display Apparatus Including Self-Emitting Devices
JP2011022364A (ja) 表示装置およびその駆動制御方法
JP4100418B2 (ja) 画像表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071105

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110119

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120903

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5081374

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250