JP2012047894A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2012047894A
JP2012047894A JP2010188584A JP2010188584A JP2012047894A JP 2012047894 A JP2012047894 A JP 2012047894A JP 2010188584 A JP2010188584 A JP 2010188584A JP 2010188584 A JP2010188584 A JP 2010188584A JP 2012047894 A JP2012047894 A JP 2012047894A
Authority
JP
Japan
Prior art keywords
switch
display device
pixel
tft
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010188584A
Other languages
English (en)
Inventor
Hajime Akimoto
秋元　　肇
Masahisa Tsukahara
正久 塚原
Kenta Kajiyama
憲太 梶山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Japan Display Inc
Original Assignee
Canon Inc
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc, Hitachi Displays Ltd filed Critical Canon Inc
Priority to JP2010188584A priority Critical patent/JP2012047894A/ja
Priority to US13/207,951 priority patent/US20120050252A1/en
Publication of JP2012047894A publication Critical patent/JP2012047894A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】駆動ＴＦＴにｎＭＯＳを用いるとともに、駆動ＴＦＴのしきい値電圧のばらつきに影響されない表示装置を実現することは困難である。
【解決手段】表示装置であって、発光素子の駆動電流を制御するための電界効果トランジスタと、前記電界効果トランジスタのソースと前記発光素子のアノード端子との間に設けられた第１のスイッチと、前記電界効果トランジスタのソースと信号線との間に設けられた第２のスイッチと、前記電界効果トランジスタのドレインと電源線との間に設けられた第３のスイッチと、前記電界効果トランジスタのドレインとゲートとの間に設けられた第４のスイッチと、前記電界効果トランジスタのゲートと前記発光素子のアノード端子との間に設けられた容量と、前記発光素子のアノード端子と所定電圧供給線との間に設けられた第５のスイッチと、を有する。
【選択図】図１

Description

本発明は、表示装置に関し、特には、自発光素子を有する表示装置に関する。
近年、有機発光ダイオード（Organic Light Emitting Diode）に代表される有機ＥＬ（Organic Electro-luminescent）素子と呼ばれる自発光体を用いた画像表示装置（以下、「有機ＥＬ表示装置」という。）が実用化段階にある。この有機ＥＬ表示装置は、従来の液晶表示装置と比較して、自発光体を用いているため、視認性、応答速度の点で優れているだけでなく、バックライトのような補助照明装置を要しないため、更なる薄型化が可能となっている。
下記特許文献１及び２には、このような有機ＥＬ素子を用いた表示装置が開示されている。図１５は、下記特許文献１に開示されている有機ＥＬ表示装置の各画素の構成を説明するための図である。図１５に示すように、各画素６００は、有機ＥＬ素子６０１、駆動ＴＦＴ（Thin Film-Transistor）６０３、スイッチ６０２、６０５等を有する。
有機ＥＬ素子６０１のアノードは、スイッチ６０２と、駆動ＴＦＴ６０３を介して電源Ｖｏｌｅｄに接続される。また、駆動ＴＦＴのゲート・ソース間にはスイッチ６０５が接続される。駆動ＴＦＴ６０３のゲートは、書込み容量６０７とスイッチ６０８を介して、信号線６０９に接続されるとともに、信号保持容量６０６を介して、電源Ｖｏｌｅｄに接続される。ここで、信号線６０９には、各画素６００の階調値に応じた信号が入力される。
次に、当該各画素６００の動作について簡単に説明する。まず、スイッチ６０２、スイッチ６０５をオンすることにより、信号保持容量６０６に高電圧を印加する。その後、スイッチ６０８をオンして、信号線６０９から所定の電圧を書込み容量６０７に入力すると同時に、スイッチ６０２をオフすることにより、信号保持容量６０６に駆動ＴＦＴ６０３のしきい値電圧が書込まれる。
次に、信号線６０９に信号電圧を印加することにより、信号電圧は、書込み容量６０７と信号保持容量６０６に分圧されて、信号保持容量６０６に追加書込みされる。これにより、信号保持容量６０６は、駆動ＴＦＴ６０３のしきい値電圧と分圧された信号電圧の和を記憶する。そして、駆動ＴＦＴ６０３を当該しきい値電圧と分圧された信号電圧の和により駆動することにより、駆動ＴＦＴ６０３は、しきい値電圧のばらつきに影響されることなく、有機ＥＬ素子６０１を発光させることができる。
上記特許文献１に記載の表示装置によれば、駆動ＴＦＴ６０３のしきい値電圧のばらつきに影響されることのない、有機ＥＬ(Electro Luminescence)素子を用いた表示装置を実現することができる（特許文献１参照）。
図１６は、特許文献２に開示されている表示装置の各画素の構成を説明するための図である。図１６に示すように、当該表示装置の各画素６２０は、駆動ＴＦＴ６１０にｎＭＯＳを採用するとともに、駆動ＴＦＴ６１０のソースを有機ＥＬ素子６０１のアノードに接続する。
具体的には、各画素６２０に含まれる有機ＥＬ素子６０１のアノードは、駆動ＴＦＴ６１０を介して、電源Ｖｏｌｅｄに接続される。また、駆動ＴＦＴ６１０のゲート・ソース間には、容量６１２が接続される。駆動ＴＦＴ６１０のゲートには、ＴＦＴスイッチ６１３を介して、信号が入力され、駆動ＴＦＴ６１０のソースには、ＴＦＴスイッチ６１１を介して、所定の電圧が入力される。
次に、画素６２０の動作について簡単に説明する。まず、ＴＦＴスイッチ６１３、６１１がオンすることによって、容量６１２の両端には信号電圧と上記所定の電圧との電位差が記憶される。その後、ＴＦＴスイッチ６１３、６１１がオフし、容量６１２の両端に記憶された上記電位差が駆動ＴＦＴ６１０のゲート-ソース間に保持される。そして、駆動ＴＦＴ６１０は、上記信号電圧に対応した駆動電流で有機ＥＬ素子６０１を発光させる。
特許第４２５１３７７号公報 特許第４０５２８６５号公報
一般に、ＴＦＴは、ホールを伝導キャリアとするｐＭＯＳよりも、電子を伝導キャリアとするｎＭＯＳの方が、電流駆動力が大きい。特に、画素数の多い大型のパネルでは有機ＥＬ素子を発光させる駆動ＴＦＴは電流駆動能力が大きいことが望ましいため、駆動ＴＦＴとしては、ｎＭＯＳを用いる方が望ましい。また、一般にヒステリシスのようなＴＦＴの特性の動的な歪みも、ｐＭＯＳよりもｎＭＯＳの方が少ないため、この意味でも高画質化のためには駆動ＴＦＴはｎＭＯＳの方が望ましい。
また、一般に有機ＥＬ素子のプロセスは、基板側からの積層構造を取るため、基板からみて上側に設ける共通電極にＩＴＯのようなアノード電極を設けることは、プロセスダメージによる性能劣化をもたらす。従って、有機ＥＬ素子の共通電極にはカソード電極を採用し、駆動ＴＦＴは、アノード電極と接続されるのが一般的である。
しかしながら、駆動ＴＦＴにｎＭＯＳを採用しようとすると、駆動ＴＦＴのソースは、有機ＥＬ素子のアノード電極と接続する必要がある。したがって、この場合、上記特許文献１による画素の構成を用いることができなくなるという課題がある。
これに対して、特許文献２に開示の画素の構成においては、駆動ＴＦＴにｎＭＯＳを採用し、駆動ＴＦＴのソースを有機ＥＬ素子のアノード電極と接続する。よって、駆動ＴＦＴにｎＭＯＳを用いることができる。
しかしながら、特許文献２に記載の画素は、特許文献１に記載の画素とは異なり、駆動ＴＦＴのしきい値電圧のばらつきをキャンセルすることができないため、駆動ＴＦＴのしきい値電圧のばらつきに起因する固定ノイズにより、大幅に画質が劣化するという課題がある。
上記のような課題を鑑みて、本発明は、駆動ＴＦＴにｎＭＯＳを用い、かつ、駆動ＴＦＴのソースを有機ＥＬ素子のアノード電極に接続するとともに、駆動ＴＦＴのしきい値電圧のばらつきに影響されない画素構成を有する表示装置を提供することを目的とする。これは、特に、近い将来に、高画質でかつ画素数の多い大型のパネルを実現するためには、極めて重要である。
本発明の表示装置は、それぞれ発光素子を有するとともに、マトリクス状に配列された複数の画素と、階調値に応じた映像信号電圧を前記各画素に供給する信号線と、前記各発光素子に発光電力を供給する電源線と、前記各画素に所定の電圧を供給する所定電圧供給線と、を有する。また、前記各画素は、更に、前記発光素子の駆動電流を制御するための電界効果トランジスタと、前記電界効果トランジスタのソースと前記発光素子のアノード端子との間に設けられた第１のスイッチと、前記電界効果トランジスタのソースと前記信号線との間に設けられた第２のスイッチと、前記電界効果トランジスタのドレインと前記電源線との間に設けられた第３のスイッチと、前記電界効果トランジスタのドレインとゲートとの間に設けられた第４のスイッチと、前記電界効果トランジスタのゲートと前記発光素子のアノード端子との間に設けられた容量と、前記発光素子のアノード端子と前記所定電圧供給線との間に設けられた第５のスイッチとを有する。
本発明の表示装置において、前記電界効果トランジスタは、ｎＭＯＳトランジスタであってもよい。
本発明の表示装置において、 前記第１乃至第５のスイッチは、それぞれ、ｎＭＯＳトランジスタまたはｐＭＯＳトランジスタであってもよい。
本発明の表示装置において、 前記第１乃至第５のスイッチは、全てｎＭＯＳトランジスタであってもよい。
本発明の表示装置において、前記第２のスイッチと前記第３のスイッチは、共通の走査線に接続されてもよい。
本発明の表示装置において、前記第１のスイッチと前記第２のスイッチは共通の走査線に接続されてもよい。
本発明の表示装置において、前記第１のスイッチと前記第５のスイッチ、及び第前記４のスイッチは、共通の走査線に接続されてもよい。
本発明の表示装置において、前記第１のスイッチと、隣接する画素に含まれる第４のスイッチは、共通の走査線に接続されてもよい。
本発明の表示装置において、前記第５のスイッチ及び前記第４のスイッチは、共通の走査線に接続されてもよい。
本発明の表示装置において、前記所定電圧供給線は、前記第１のスイッチの走査線であってもよい。
本発明の表示装置において、前記発光素子は有機発光ダイオードであってもよい。
本発明の表示装置において、前記電界効果トランジスタは、ＴＦＴであってもよい。
本発明の表示装置において、前記ＴＦＴは、多結晶Ｓｉ半導体デバイスであってもよい。
本発明の表示装置において、前記ＴＦＴは、微結晶Ｓｉ半導体デバイスであってもよい。
本発明の表示装置において、前記ＴＦＴは、アモルファス半導体デバイスであってもよい。
本発明の表示装置において、前記ＴＦＴは、酸化物半導体デバイスであってもよい。
表示装置の駆動ＴＦＴに駆動能力が大きいｎＭＯＳを用いることができるとともに、駆動ＴＦＴのしきい値電圧のばらつきをキャンセルすることができる。よって、表示画面の高画質化を図ることができる。
第１の実施形態における表示装置を説明するための図である。 図１で示したＴＦＴ基板を概略的に示す図である。 図２に示した各画素の構成を説明するための図である。 第１の実施形態における表示領域全体としての画素の駆動状況の概要を説明するための図である。 第１の実施形態における各動作期間における、各画素の各スイッチの動作を示したタイミングチャートである。 第１の実施形態の他の例における表示領域全体としての画素の駆動状況の概要を説明するための図である。 第２の実施形態における画素の構成を説明するための図である。 第２の実施形態における表示領域全体としての画素の駆動状況の概要を説明するための図である。 第２の実施形態における各動作期間における、各画素の各スイッチの動作を示したタイミングチャートである。 第３の実施形態における画素の構成を説明するための図である。 第３の実施形態における表示領域全体としての画素の駆動状況の概要を説明するための図である。 第３の実施形態における各動作期間における、各画素の各スイッチの動作を示したタイミングチャートである。 第４の実施形態における画素の構成を説明するための図である。 第５の実施の形態におけるＴＶ画像表示装置を説明するための図である。 従来技術における各画素の構成を説明するための図である。 従来技術における各画素の構成を説明するための図である。
以下、本発明の実施形態について、図面を参照しつつ説明する。なお、図面については、同一又は同等の要素には同一の符号を付し、重複する説明は省略する。
［第１の実施形態］
図１は、本発明の第１の実施形態における表示装置を説明するための図である。図１に示すように、表示装置１００は、表示パネルを有するＴＦＴ（Thin Film Transistor）基板２００を挟むように固定する上フレーム１１０及び下フレーム１２０と、表示する情報を生成する回路素子を備える回路基板１４０と、その回路基板１４０において生成されたＲＧＢの情報をＴＦＴ基板２００に伝えるフレキシブル基板１３０と、により構成される。
図２は、図１で示したＴＦＴ基板を概略的に示す図である。図２に示すように、ＴＦＴ基板２００は、複数の画素２２０と、画素駆動部２０１と、信号電圧生成部２０２等を有する。
各画素２２０には、図２の水平方向に、画素走査線２１１、リセット線２１４、発光制御線２１２、電位線２１３が接続される。このうち、画素走査線２１１、リセット線２１４、発光制御線２１２は、画素駆動部２０１に接続され、電位線２１３は、電位配線２０７に接続される。
また、各画素２２０には、図２の垂直方向に、信号線６０９と電源線２１０が接続される。このうち、信号線６０９は、信号電圧生成部２０２に接続され、電源線２１０は、その両端で電源配線２０５に接続される。
なお、図２においては、図面の簡略化のため、図２の水平方向に、２単位画素、垂直方向に３単位画素の画素配列のみを示しているが、必要に応じて、その他の画素数が用いられることはいうまでもない。また、本実施の形態においては、例えば、１単位画素は、それぞれ赤（R）、緑（G）、青（B）色の発光色を有する３個の画素２２０から構成される。
画素駆動部２０１は、制御信号線２０３により、信号電圧生成部２０２に接続される。
信号電圧生成部２０２には、ＴＦＴ基板２００外部から外部制御信号線２０４が接続される。また、電源配線２０５には、外部電源配線２０６が接続され、電位配線２０７には外部電位配線２０８が接続される。
有機ＥＬ素子３０１のカソードが接地される共通電極２１５には、外部接地配線２１６が接続される。
なお、これらの回路は、例えば、ガラス基板であるＴＦＴ基板２００上に配置され、信号電圧生成部２０２は、半導体チップの形で実装され、画素駆動部２０１は、画素２２０と同様の多結晶Ｓｉ−ＴＦＴでＴＦＴ基板２００上に構成される。またこの多結晶Ｓｉ−ＴＦＴの代わりに、微結晶ＳｉやアモルファスＳｉ、酸化物半導体を用いたＴＦＴでもよい。
次に、上記のように構成された表示装置１００の動作の概要について説明する。
外部制御信号線２０４から入力される制御信号に従って、信号電圧生成部２０２は、制御信号線２０３を介して、画素駆動部２０１を制御する。そして、各画素２２０が発光すべき階調値に応じた信号電圧を信号線６０９に出力する。
この際、画素駆動部２０１は、後述するように、出力された信号電圧に同期して所定の画素走査線２１１、リセット線２１４、発光制御線２１２に入力される信号を制御し、各画素２２０を駆動する。
ここで、電源線２１０及び電源配線２０５には、外部電源配線２０６を介して、電源電圧が供給される。電位線２１３及び電位配線２０７には、外部電位配線２０８を介して、所定の電圧が供給される。共通電極２１５には、外部接地配線２１６を介して、接地電圧が供給される。上記のように構成することで、表示装置１００の各画素２２０は、制御信号に従って、映像の表示を行う。
次に、図２に示した各画素２２０の構成について説明する。図３は、図２に示した各画素の構成を説明するための図である。
図３に示すように、各画素２２０は、有機ＥＬ素子３０１を有し、当該有機ＥＬ素子３０１のカソードは、共通電極２１５に接地され、アノードは、ｐＭＯＳスイッチ３０２を介して、駆動ＴＦＴ３０３のソースに接続される。また、有機ＥＬ素子３０１のアノードは、ｎＭＯＳスイッチ３０７を介して、所定の電圧が印加された電位線２１３に接続される。なお、駆動ＴＦＴ３０３は、電界効果トランジスタであって、例えば、多結晶Ｓｉ半導体デバイス、微結晶Ｓｉ半導体デバイス、アモルファス半導体デバイス、または、酸化物半導体デバイスにより形成される。
駆動ＴＦＴ３０３のソースは、ｎＭＯＳスイッチ３０８を介して、信号線６０９に接続される。一方、駆動ＴＦＴ３０３のドレインは、ｐＭＯＳスイッチ３０４を介して、電源線２１０に接続されるとともに、ｎＭＯＳスイッチ３０５を介して、駆動ＴＦＴ３０３のゲートに接続される。駆動ＴＦＴ３０３のゲートは、保持容量３０６を介して、有機ＥＬ素子３０１のアノードに接続される。
ｎＭＯＳスイッチ３０８とｐＭＯＳスイッチ３０４は、画素走査線２１１に接続され、ｎＭＯＳスイッチ３０５は、リセット線２１４に接続される。また、ｐＭＯＳスイッチ３０２とｎＭＯＳスイッチ３０７は、発光制御線２１２に接続される。
なお、上記各スイッチ及び駆動ＴＦＴ３０３は、例えば、そのサイズ以外は同一の基本構造を有する多結晶Ｓｉ−ＴＦＴで構成され、各画素２２０はガラス基板上に設けられる。
次に、図４を用いて、上記各画素２２０の動作について説明する。図４は、表示領域全体としての画素の駆動状況の概要を説明するための図である。具体的には、図４は、ある水平走査期間の時点における画素２２０の駆動状況を示す。
上述のように、ＴＦＴ基板２００の表示領域２３０には、複数の画素２２０がマトリクス状に配置されている。画素２２０は、当該マトリクス状に配置された画素２２０の行毎に図４の下方から上方に向けて順次走査される。
具体的には、図４に示すように、ある水平走査期間においてｎ番目の画素行（ｎ−ｔｈ ｒｏｗ）が後述するプリチャージ（Pre-charge）動作を行う間、（ｎ−１）番目の画素行（（ｎ−１）−ｔｈ ｒｏｗ）は書込み（Write）動作を行い、（ｎ−２）番目以前の画素行は発光（Light-on）動作を行う。
この発光（Light-on）動作を行っている画素行は、複数行連続し、その後の連続する行の画素２２０は、次のプリチャージ（Pre-charge）動作までは消灯（Light-off）動作を行う。
次の水平走査期間においては、順次走査が１行分進む。つまり、ｎ番目の画素行（ｎ−ｔｈ ｒｏｗ）が書込み（Write）動作を行い、（ｎ−１）番目以前の画素行は発光（Light-on）動作を行う等、以下同様の動作を繰返す。
図５は、各動作期間における、各画素の各スイッチの動作を示したタイミングチャートである。なお、図５においては、「ｏｎ」はスイッチのオン、「ｏｆｆ」はスイッチのオフを意味し、矩形の動作波形は、各スイッチにおけるゲート電圧の高／低を意味する。また、ｎＭＯＳは、ゲート電圧が高電圧の時にオンし、ｐＭＯＳは、ゲート電圧が低電圧の時にオンすることはいうまでもない。
まず、プリチャージ（Pre-charge）動作期間においては、ｐＭＯＳスイッチ３０４がオン、ｎＭＯＳスイッチ３０８がオフ、ｎＭＯＳスイッチ３０５がオン、ｎＭＯＳスイッチ３０７がオン、ｐＭＯＳスイッチ３０２がオフである。
これにより、電源線２１０の電圧は、ｐＭＯＳスイッチ３０４とｎＭＯＳスイッチ３０５を介して、保持容量３０６の一端に入力され、また、同時に電位線２１３に入力されている所定の電圧（例えば０Ｖ）が、保持容量３０６の他端に入力される。
従って、保持容量３０６の両端の電圧は、電源線２１０の電圧と、電位線２１３に入力されている所定の電圧（例えば０Ｖ）にプリチャージされる。
ここで、電位線２１３に入力されている所定の電圧は、有機ＥＬ素子３０１の発光開始電圧以下の電圧とする。これにより、上記特許文献１に記載の表示装置と異なり、プリチャージ動作期間時の有機ＥＬ素子３０１の誤発光を回避し、結果として、表示画面のコントラスト比を向上させることができる。なお、本実施の形態は上記に限られず、電位線２１３に入力されている所定の電圧は、電源線２１０の電圧以下の任意の電圧を選択してもよい。
次の書込み（Write）動作期間においては、ｐＭＯＳスイッチ３０４がオフ、ｎＭＯＳスイッチ３０８がオン、ｎＭＯＳスイッチ３０５がオン、ｎＭＯＳスイッチ３０７がオン、ｐＭＯＳスイッチ３０２がオフとなる。
これにより、信号線２０９に書込まれている信号電圧は、ｎＭＯＳスイッチ３０８を介して、駆動ＴＦＴ３０３のソースに入力される。
ここで、上述のように、駆動ＴＦＴ３０３のドレインとゲートは共に、電源線２１０の電圧がプリチャージされた保持容量３０６の一端に、ｎＭＯＳスイッチ３０５を介して、接続されている。よって、保持容量３０６の両端の電圧が、（信号電圧＋Ｖｔｈ（駆動ＴＦＴ３０３のしきい値電圧）−（電位線２１３に入力されている所定の電圧））に低下したところで駆動ＴＦＴ３０３がオフして、保持される。
次の発光（Light-on）動作期間においては、ｐＭＯＳスイッチ３０４がオン、ｎＭＯＳスイッチ３０８がオフ、ｎＭＯＳスイッチ３０５がオフ、ｎＭＯＳスイッチ３０７がオフ、ｐＭＯＳスイッチ３０２がオンとなる。
これにより、駆動ＴＦＴ３０３のドレインには、電源線２１０の電源電圧が入力される。また、駆動ＴＦＴ３０３のゲートとソースの間には、保持容量３０６の両端に保持されている、（信号電圧＋Ｖｔｈ（駆動ＴＦＴ３０３のしきい値電圧）−（電位線２１３に入力されている所定の電圧））の電圧が入力される。また、駆動ＴＦＴ３０３のソースは、有機ＥＬ素子３０１に接続される。
したがって、有機ＥＬ素子３０１は、保持容量３０６に書込まれていた信号電圧に応じた電流に対応する階調輝度で発光する。このとき、駆動ＴＦＴ３０３のＶｔｈ（しきい値電圧）のばらつきの影響を受けることはない。上述のように、書き込み動作期間において、保持容量には（信号電圧＋Ｖｔｈ（駆動ＴＦＴ３０３のしきい値電圧）−（電位線２１３に入力されている所定の電圧））が保持され、当該保持容量に保持された電位差により、駆動ＴＦＴ３０３が駆動されるからである。
なお、上記において、電位線２１３に入力される所定の電圧は、信号電圧のオフセット電圧の調整として用いてもよい。また、この発光（Light-on）動作期間は、上述のように、所定の複数の水平走査期間の間、連続して設けられる。
次の消灯（Light-off）動作期間においては、ｐＭＯＳスイッチ３０４がオン、ｎＭＯＳスイッチ３０８がオフ、ｎＭＯＳスイッチ３０５がオフのまま、ｎＭＯＳスイッチ３０７がオン、ｐＭＯＳスイッチ３０２がオフと入れ替る。
これにより、有機ＥＬ素子３０１のアノードは、駆動ＴＦＴ３０３へ接続されなくなるとともに、電位線２１３に接続される。よって、有機ＥＬ素子３０１の発光は、強制的に停止される。つまり、有機ＥＬ素子３０１のアノードを単純に開放するのみではなく、電位線２１３に入力されている所定の電圧（例えば０Ｖ）に強制的に設定される。したがって、精度の良い発光制御が可能である。なお、この消灯（Light-off）動作期間も、上述のように、必要に応じて所定の複数の水平走査期間の間、連続して設けられる。なお、上記に代えて、単にアノードを開放する構成としてもよい。
上記のように、発光（Light-on）動作期間の後に、消灯（Light-off）動作期間を設け、両者の割合を任意に制御することにより、上記特許文献１及び２の表示装置と異なり、発光輝度のダイナミックレンジを維持したままで、表示装置１００の発光輝度を任意に調整することができる。具体的には、例えば、発光輝度のダイナミックレンジを１００万対１に維持したままで、表示装置の発光輝度を最大５００（cd/m2）から５（cd/m2）以下にまで任意に調整することができる。
なお、上記表示装置１００は、図６に示すように駆動してもよい。図６は、他の例における表示領域全体としての画素の駆動状況の概要を説明するための図である。
図４と比較した場合の図６に示す駆動方法の相違点は、発光（Light-on）動作期間が複数に分散され、その間に消灯（Light-off）動作期間が挿入されることである。図６に示す駆動方法の場合は、発光期間が複数に分散されることによって、動画解像度は低下するものの画面フリッカが向上する。このように、図４と図６に示す駆動方法は、それぞれ動画と静止画の表示に適していることから、表示装置の用途によって随時使い分けるようにしてもよい。更に、消灯（Light-off）動作期間を設けなくてもよい。
上記のように、本実施の形態によれば、駆動ＴＦＴに駆動能力が大きいｎＭＯＳを用いることができる。これにより、特に画素数の多い大型のパネルを実現することができる。また、ｎＭＯＳにはヒステリシスのようなＴＦＴの特性の動的な歪みが少ないことから、高画質化を図ることができる。更に、有機ＥＬ素子には、性能、信頼性に勝るカソード電極構造を採用することができる。
また、同時に、駆動ＴＦＴのしきい値電圧のばらつきをキャンセルすることができる。よって、駆動ＴＦＴのしきい値電圧のばらつきに起因する固定ノイズによる大幅な画質の劣化を回避することもできる。更に、これらの効果は、画素回路の複雑化を回避しつつ、実現することができる。
なお、本発明は、上記実施の形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施の形態で示した構成と実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。
［第２の実施形態］
図７は、本発明の第２の実施形態における画素の構成を説明するための図である。図７に示すように、リセット線２１４が無く、ｎＭＯＳスイッチ４１５がｐＭＯＳスイッチ３０２とｎＭＯＳスイッチ３０７と共に発光制御線４１６に接続されている点が、上記第１の実施の形態と異なる。その他の点は、上記実施の形態と同様であり、同様である点については説明を省略する。
次に、図８を用いて、上記各画素２２０の動作について説明する。図８は、本実施の形態における表示領域全体としての画素の駆動状況の概要を説明するための図である。具体的には、ある水平走査期間の時点における画素２２０の駆動状況を示す。第１の実施の形態と同様に、画素２２０は行毎に下方から上方に向けて順次走査される。しかしながら、本実施の形態においては、上記第１の実施の形態と異なり、消灯（Light-off）動作期間が無い。その他の点は、上記実施の形態と同様であり、説明を省略する。
図９は、各動作期間における、各画素の各スイッチの動作を示したタイミングチャートである。なお、図９においては、「ｏｎ」はスイッチのオン、「ｏｆｆ」はスイッチのオフを意味し、矩形の動作波形は、各スイッチにおけるゲート電圧の高／低を意味する。また、ｎＭＯＳは、ゲート電圧が高電圧の時にオンし、ｐＭＯＳは、ゲート電圧が低電圧の時にオンする。
上述のように本実施の形態における各画素２２０の動作は、消灯（Light-off）動作期間がない。つまり、図９に示すように、プリチャージ（Pre-charge）動作期間、書込み（Write）動作期間、発光（Light-on）動作期間のみで構成される。また、プリチャージ（Pre-charge）動作期間、書込み（Write）動作期間、発光（Light-on）動作期間における各画素２２０の各スイッチについてのタイミングチャートは、上記第１の実施の形態と同様であることから、説明を省略する。
上記第１の実施の形態と同様に、本実施の形態によれば、駆動ＴＦＴに駆動能力が大きいｎＭＯＳを用いることができる。これにより、特に画素数の多い大型のパネルを実現することができる。また、ｎＭＯＳにはヒステリシスのようなＴＦＴの特性の動的な歪みが少ないことから、高画質化を図ることができる。更に、有機ＥＬ素子には、性能、信頼性に勝るカソード電極構造を採用することができる。
また、同時に、駆動ＴＦＴのしきい値電圧のばらつきをキャンセルすることができる。よって、駆動ＴＦＴのしきい値電圧のばらつきに起因する固定ノイズに起因する大幅な画質の劣化を回避することもできる。更に、これらの効果は、画素回路の複雑化を回避しつつ、実現することができる。
更に、本実施の形態によれば、図９に示したように、同一画素２２０内におけるｎＭＯＳスイッチ４１５とｎＭＯＳスイッチ３０７の動作タイミングが同一となるため、リセット線２１４を省略することができる。結果として、画素２２０及び画素駆動部２０１のレイアウトをより簡略化することができる。
なお、本発明は、上記実施の形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施の形態で示した構成と実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。
例えば、本実施の形態においては、消灯（Light-off）動作期間を有さないものとしたが、上記第１の実施の形態において示した図６と同様、１連続回のみ、消灯（Light-off）動作期間を設けてもよい。ここで、本実施の形態においては、ｎＭＯＳスイッチ４１５とｎＭＯＳスイッチ３０７の動作タイミングが同一となるため、消灯（Light-off）動作期間においては、ｎＭＯＳスイッチ４１５がオンする。
よって、消灯（Light-off）動作期間を設けると、その後に連続して再び発光（Light-on）動作期間を設けることはできず、上記第１の実施の形態において示した図６と同様な駆動、つまり、動作期間が複数に分散され、その間に消灯（Light-off）動作期間を設けることはできない。
しかしながら、上述のように１連続回、発光（Light-on）動作期間の後に、消灯（Light-off）動作期間を設け、両者の割合を任意に制御することにより、上記特許文献１及び２の表示装置と異なり、発光輝度のダイナミックレンジを維持したままで、表示装置の発光輝度を任意に調整することができる。具体的には、例えば、発光輝度のダイナミックレンジを１００万対１に維持したままで、表示装置１００の発光輝度を最大５００（cd/m2）から５（cd/m2）以下にまで任意に調整することができる。
[第３の実施形態]
図１０は、第３の実施形態における画素の構成を説明するための図である。本実施の形態においては、主に、画素２２０に含まれるスイッチ間におけるゲート配線を共通にする点が、第１の実施の形態と異なる。その他の点は、上記実施の形態と同様であり、同様である点については説明を省略する。
図１０に示すように、有機ＥＬ素子３０１のカソードは、共通電極に接地され、アノードは、ｎＭＯＳスイッチ５２２を介して、駆動ＴＦＴ５２３のソースに接続される。
駆動ＴＦＴ５２３のソースは、ｎＭＯＳスイッチ５２８を介して、信号線２０９にも接続されている。一方、駆動ＴＦＴ５２３のドレインは、隣接画素２２０のｎＭＯＳスイッチ５２４を介して、電源線２１０に接続される。また、駆動ＴＦＴ５２３のドレインは、ｎＭＯＳスイッチ５２５及び５２６を介して、駆動ＴＦＴ５２３のゲートに接続される。
駆動ＴＦＴ５２３のゲートは、保持容量３０６を介して、有機ＥＬ素子３０１のアノードに接続される。有機ＥＬ素子３０１のアノードは、ｎＭＯＳスイッチ５２７を介して、所定の電圧が印加された発光制御線５３２に接続される。
ｎＭＯＳスイッチ５２８は、画素走査線５３１に接続され、ｎＭＯＳスイッチ５２７とｎＭＯＳスイッチ５２５及び５２６は、リセット線５３４に接続される。また、ｎＭＯＳスイッチ５２２と隣接画素２２０のｎＭＯＳスイッチ５２４は、発光制御線５３２に接続される。なお、各スイッチ及び駆動ＴＦＴ５２３は、例えば、そのサイズ以外は同一の基本構造を有する多結晶Ｓｉ−ＴＦＴで構成されており、各画素２２０はガラス基板上に設けられている。
次に、図１１を用いて、上記各画素２２０の動作について説明する。図１１は、表示領域全体としての画素の駆動状況の概要を説明するための図である。具体的には、ある水平走査期間の時点における画素２２０の駆動状況を示す。第１の実施の形態と同様に、画素２２０は、行毎に下方から上方に向けて順次走査される。その他の点も第１の実施の形態と同様であるため、説明を省略する。
図１２は、各動作期間における、各画素の各スイッチの動作を示したタイミングチャートである。なお、図１２においては、「ｏｎ」はスイッチのオン、「ｏｆｆ」はスイッチのオフを意味し、矩形の動作波形は、各スイッチにおけるゲート電圧の高／低を意味する。また、ｎＭＯＳは、ゲート電圧が高電圧の時にオンし、ｐＭＯＳは、ゲート電圧が低電圧の時にオンする。また、下記においてはｎ行目の画素２２０に注目して説明する。つまり、スタンバイ（Stand-by）動作期間等の各期間の動作については、ｎ行目の画素２２０の動作を中心に説明する。なお、図１２において、（（ｎ＋１）−ｔｈ） ｒｏｗは、ｎ＋１行目の画素行、（ｎ−ｔｈ） ｒｏｗは、ｎ行目の画素行に相当する。
プリチャージ（Pre-charge）動作期間前のスタンバイ（Stand-by）動作期間においては、ｎＭＯＳスイッチ５２８がオフ、ｎＭＯＳスイッチ５２５、５２６がオフ、ｎＭＯＳスイッチ５２７がオフ、ｎＭＯＳスイッチ５２２がオンである。
このとき（ｎ＋１）行目の画素２２０のｎＭＯＳスイッチ５２４は（消灯（Light-off）動作期間に相当する）オフ、ｎ行目の画素２２０のｎＭＯＳスイッチ５２４はオンである。したがって、ｎＭＯＳスイッチ５２２がオンであるが、（ｎ＋１）行目の画素２２０のｎＭＯＳスイッチ５２４がオフであるため、駆動ＴＦＴ５２３に電源が供給されず、有機ＥＬ素子３０１は発光しない。
なお、このスタンバイ（Stand-by）動作期間は、当該ｎ行目の画素２２０にとっては特に意味はないが、ｎ行目の画素２２０がプリチャージ（Pre-charge）動作期間に入った際に、（ｎ＋１）行目の画素２２０のｎＭＯＳスイッチ５２４をオン状態に制御するための動作期間としての意味がある。
次のプリチャージ（Pre-charge）動作期間には、ｎＭＯＳスイッチ５２８がオフ、ｎＭＯＳスイッチ５２５、５２６がオン、ｎＭＯＳスイッチ５２７がオン、ｎＭＯＳスイッチ５２２がオフである。また、このとき（ｎ＋１）行目の画素２２０のｎＭＯＳスイッチ５２４は（スタンバイ（Stand-by）動作期間に相当する）オン、ｎ行目の画素２２０のｎＭＯＳスイッチ５２４はオフとなる。
これにより、電源線２１０の電圧は、（ｎ＋１）行目の画素２２０のｎＭＯＳスイッチ５２４とｎＭＯＳスイッチ５２５、５２６を介して、保持容量３０６の一端に入力し、同時に、ｎＭＯＳスイッチ５２２のオフ時に発光制御線５３２に入力されている所定の電圧（例えば０Ｖ）が、保持容量３０６の他端に入力する。よって、保持容量３０６の両端の電圧は、電源線２１０の電圧と、ｎＭＯＳスイッチ５２２のオフ時に発光制御線５３２に入力されている所定の電圧（例えば０Ｖ）にプリチャージされる。
ここで、ｎＭＯＳスイッチ５２２のオフ時に発光制御線５３２に入力されている所定の電圧は、有機ＥＬ素子３０１の発光開始電圧（例えば２．５Ｖ）以下の電圧としてもよい。これにより、プリチャージ動作期間時の有機ＥＬ素子３０１の誤発光を回避し、表示画面のコントラスト比を向上させることができる。
次の書込み（Write）動作期間においては、ｎＭＯＳスイッチ５２８がオン、ｎＭＯＳスイッチ５２５、５２６がオン、ｎＭＯＳスイッチ５２７がオン、ｎＭＯＳスイッチ５２２がオフである。また、（ｎ＋１）行目の画素２２０のｎＭＯＳスイッチ５２４は（プリチャージ（Pre-charge）動作期間に相当する）オフ、ｎ行目の画素２２０のｎＭＯＳスイッチ５２４はオフとなる。
これにより、信号線２０９に書込まれている信号電圧が、ｎＭＯＳスイッチ５２８を介して、駆動ＴＦＴ５２３のソースに入力される。ここで、上述のように、駆動ＴＦＴ５２３のドレインとゲートは共に、予め電源線２１０の電圧がプリチャージされていた保持容量３０６の一端にｎＭＯＳスイッチ５２５、５２６を介して、接続されている。よって、保持容量３０６の両端の電圧が、（信号電圧＋Ｖｔｈ（駆動ＴＦＴ５２３のしきい値電圧）−（発光制御線５３２にオフ時に入力されている所定の電圧））に低下したところで駆動ＴＦＴ５２３がオフし、保持される。
次のスタンバイ（Stand-by）動作期間においては、ｎＭＯＳスイッチ５２８がオフ、ｎＭＯＳスイッチ５２５、５２６がオフ、ｎＭＯＳスイッチ５２７がオフ、ｎＭＯＳスイッチ５２２がオンである。また（ｎ＋１）行目の画素２２０のｎＭＯＳスイッチ５２４は（書込み（Write）動作期間に相当する）オフ、ｎ行目の画素２２０のｎＭＯＳスイッチ５２４はオンである。
したがって、ｎＭＯＳスイッチ５２２がオンであるが、（ｎ＋１）行目の画素２２０のｎＭＯＳスイッチ５２４は（書込み（Write）動作期間に相当する）オフであるため、駆動ＴＦＴ５２３に電源が供給されず、有機ＥＬ素子３０１は発光しない。
なお、この２回目のスタンバイ（Stand-by）動作期間も同様に、当該画素２２０にとっては特に意味はなく、ｎ行目の画素２２０がプリチャージ（Pre-charge）動作期間に入った際に、（ｎ＋１）行目の画素２２０のｎＭＯＳスイッチ５２４をオン状態に制御するための動作期間としての意味がある。
次の発光（Light-on）動作期間においては、ｎＭＯＳスイッチ５２８がオフ、ｎＭＯＳスイッチ５２５、５２６がオフ、ｎＭＯＳスイッチ５２７がオフ、ｎＭＯＳスイッチ５２２がオンである。また、このとき（ｎ＋１）行目の画素２２０のｎＭＯＳスイッチ５２４は（スタンバイ（Stand-by）動作期間に相当する）オン、ｎ行目の画素２２０のｎＭＯＳスイッチ５２４もオンである。
よって、駆動ＴＦＴ５２３のドレインには電源線２１０の電源電圧が入力され、ゲートとソースの間には保持容量３０６の両端に保持されている（信号電圧＋Ｖｔｈ（駆動ＴＦＴ５２３のしきい値電圧）−（発光制御線５３２にオフ時に入力されている所定の電圧））である電圧が入力される。また、駆動ＴＦＴ５２３のソースは、有機ＥＬ素子３０１に接続される。
これにより、有機ＥＬ素子３０１は保持容量に書込まれていた信号電圧に応じた電流に対応する階調輝度で発光する。この際、上述のように、駆動ＴＦＴ５２３のＶｔｈ（しきい値電圧）のばらつきの影響を受けることはない。
なお、発光制御線５３２にオフ時に入力されている所定の電圧は、信号電圧のオフセット電圧の調整として利用してもよい。また、当該発光（Light-on）動作期間は、所定の複数の水平走査期間の間、連続して設けてもよい。この場合（ｎ＋１）行目の画素２２０も発光（Light-on）動作期間に入るが、同様に（ｎ＋１）行目の画素２２０のｎＭＯＳスイッチ５２４はオンである。
次の消灯（Light-off）動作期間においては、ｎＭＯＳスイッチ５２８がオフ、ｎＭＯＳスイッチ５２５、５２６がオフ、ｎＭＯＳスイッチ５２７がオフ、ｎＭＯＳスイッチ５２２がオフである。また、このとき（ｎ＋１）行目の画素２２０のｎＭＯＳスイッチ５２４は（発光（Light-on）動作期間に相当する）オン、ｎ行目の画素２２０のｎＭＯＳスイッチ５２４はオフである。これにより、有機ＥＬ素子３０１のアノードは、駆動ＴＦＴ５２３に接続されず、フローティング状態となるため、有機ＥＬ素子３０１の発光が停止する。
なお、この消灯（Light-off）動作期間は、必要に応じて所定の複数の水平走査期間の間、連続して設けてもよい。この場合、（ｎ＋１）行目の画素２２０も消灯（Light-off）動作期間に入り、（ｎ＋１）行目の画素２２０のｎＭＯＳスイッチ５２４はオフとなるが、有機ＥＬ素子３０１の発光状態には変化は生じない。
上記のように、発光（Light-on）動作期間の後に、消灯（Light-off）動作期間を設け、両者の割合を任意に制御することにより、上記特許文献１及び２に開示の表示装置１００と異なり、発光輝度のダイナミックレンジを維持したままで、表示装置１００の発光輝度を任意に調整することができる。具体的には、例えば、発光輝度のダイナミックレンジを１００万対１に維持したままで、表示装置１００の発光輝度を最大５００（cd/m2）から５（cd/m2）以下にまで任意に調整することができる。
なお、上記表示装置１００は、上記図６を用いて説明した場合と同様に、図１１に示すように駆動してもよい。この場合、発光期間が複数に分散されることによって、動画解像度は低下するものの画面フリッカが向上する。また、上記図４を用いて説明した場合と同様に、発光（Light-on）動作期間を分散させないようにしてもよい。また、上記図４と図１１に示す駆動方法は、それぞれ動画と静止画の表示に適していることから、表示装置１００の用途によって随時使い分けるようにしてもよい。
上記のように、本実施の形態によれば、駆動ＴＦＴに駆動能力が大きいｎＭＯＳを用いることができる。これにより、特に画素数の多い大型のパネルを実現することができる。また、ｎＭＯＳにはヒステリシスのようなＴＦＴの特性の動的な歪みが少ないことから、高画質化を図ることができる。更に、有機ＥＬ素子には、性能、信頼性に勝るカソード電極構造を採用することができる。
また、同時に、駆動ＴＦＴのしきい値電圧のばらつきをキャンセルすることができる。よって、駆動ＴＦＴのしきい値電圧のばらつきに起因する固定ノイズに起因する大幅な画質の劣化を回避することもできる。更に、これらの効果は、画素回路の複雑化を回避しつつ、実現することができる。
なお、本発明は、上記実施の形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施の形態で示した構成と実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。
［第４の実施形態］
図１３は、第４の実施形態における画素の構成を説明するための図である。本実施の形態においては、各画素２２０のｎＭＯＳスイッチ５２７の一端が発光制御線５３２に接続される代りに、所定の電圧が印加された電位線２１３に接続されている点が、上記第３の実施の形態と異なる。その他の点は、上記第３の実施の形態と同様であり、同様である点については説明を省略する。
上記第３の実施形態と比較すると、本実施の形態においては、画素２２０内に新たに電位線２１３が必要になるが、電位線２１３が発光制御線５３２と独立であるため、電位線２１３の電圧調整範囲を広くすることができる。特に、表示信号電圧の電圧範囲に何らかの制約がある場合には、表示輝度の調整を電位線２１３で行うことができるが、その際に電位線２１３の電位は、ｎＭＯＳスイッチ５２２やｎＭＯＳスイッチ５２４をオフするための条件という制約無く、より自由に最適化することができる。
本実施の形態によれば、駆動ＴＦＴに駆動能力が大きいｎＭＯＳを用いることができる。これにより、特に画素数の多い大型のパネルを実現することができる。また、ｎＭＯＳにはヒステリシスのようなＴＦＴの特性の動的な歪みが少ないことから、高画質化を図ることができる。更に、有機ＥＬ素子には、性能、信頼性に勝るカソード電極構造を採用することができる。
また、同時に、駆動ＴＦＴのしきい値電圧のばらつきをキャンセルすることができる。よって、駆動ＴＦＴのしきい値電圧のばらつきに起因する固定ノイズに起因する大幅な画質の劣化を回避することもできる。更に、これらの効果は、画素回路の複雑化を回避しつつ、実現することができる。
なお、本発明は、上記実施の形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施の形態で示した構成と実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。
[第５の実施の形態]
図１４は、第５の実施の形態におけるＴＶ画像表示装置を説明するための図である。図１４に示すように、ＴＶ画像表示装置４４０は、有機ＥＬディスプレイ４４１を有する。本実施の形態においては、当該有機ＥＬディスプレイ４４１が、例えば、上記第１の実施の形態で説明したＴＦＴ基板２００に相当するものとする。
図１４に示すように、ＴＶ画像表示装置４４０は、電源４４９、無線インターフェース（I/F）回路４４２、及び、それぞれデータバス４４８に接続されたＩ／Ｏ（Input/Output）回路４４３、マイクロプロセッサ(MPU)４４４、表示装置コントローラ４４６、フレームメモリ４４７を有する。
無線インターフェース（I/F）回路４４２は、地上波デジタル信号等を受信する。具体的には、例えば、無線インターフェース（I/F）回路４４２は、圧縮された画像データ等を外部から無線データとして受信する。また、無線インターフェース（I/F）回路４４２は、Ｉ／Ｏ（Input/Output）回路４４３を介して、上記圧縮された画像データ等をデータバス４４８に出力する。
表示装置コントローラ４４６は、有機ＥＬディスプレイ４４１に接続される。電源４４９は、例えば、二次電池を有し、ＴＶ画像表示装置４４０全体を駆動する電力を供給する。
次に、本実施の形態におけるＴＶ画像表示装置４４０の動作について説明する。まず、無線Ｉ／Ｆ回路４４２は命令に応じて圧縮された画像データを外部から取り込み、この画像データをＩ／Ｏ回路４４３を介して、マイクロプロセッサ４４４及びフレームメモリ４４７に転送する。
マイクロプロセッサ４４４は、ユーザからの命令操作を受けて、必要に応じてＴＶ画像表示装置４４０全体を駆動し、圧縮された画像データのデコードや信号処理、情報表示を行う。なお、信号処理された画像データは、フレームメモリ４４７に一時的に蓄積されてもよい。
マイクロプロセッサ４４４が表示命令を出した場合には、その指示に従い、フレームメモリ４４７から表示装置コントローラ４４６を介して、有機ＥＬディスプレイ４４１に画像データが入力され、有機ＥＬディスプレイ４４１は入力された画像データをリアルタイムで表示する。
このとき表示装置コントローラ４４６は、同時に画像を表示するために必要な所定のタイミングパルスを出力及び制御する。なお、有機ＥＬディスプレイ４４１がこれらの信号を用いて、入力された画像データをリアルタイムで表示することに関しては、例えば第１の実施形態で説明したので、ここでは説明を省略する。
本実施の形態によれば、駆動ＴＦＴに駆動能力が大きいｎＭＯＳを用いることができる。これにより、特に画素数の多い大型のパネルを実現することができる。また、ｎＭＯＳにはヒステリシスのようなＴＦＴの特性の動的な歪みが少ないことから、高画質化を図ることができる。更に、有機ＥＬ素子には、性能、信頼性に勝るカソード電極構造を採用することができる。
また、同時に、駆動ＴＦＴのしきい値電圧のばらつきをキャンセルすることができる。よって、駆動ＴＦＴのしきい値電圧のばらつきに起因する固定ノイズに起因する大幅な画質の劣化を回避することもできる。更に、これらの効果は、画素回路の複雑化を回避しつつ、実現することができる。
なお、本実施の形態では有機ＥＬディスプレイ４４１として、第１の実施形態におけるＴＦＴ基板２００を用いたが、その他の実施形態に示したＴＦＴ基板２００を用いてもよいことはいうまでもない。この場合、表示装置コントローラ４４６の出力するタイミングパルスには、若干の変更が必要になることはいうまでもない。
なお、本発明は、上記第１乃至５の実施形態に限定されるものではなく、種々の変形が可能である。例えば、第１乃至５の実施形態で示した構成と実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。
例えば、各実施の形態における画素の構成等は、その一例であって、これに限定されるものではなく、実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。
また、以上の説明においては発光素子として有機ＥＬ素子を用いることとしたが、これに限らず、本発明の実施の形態に係る画像表示装置は、例えば無機ＥＬ素子やＦＥＤ（Field-Emission Device）など、各種の発光素子を用いた画像表示装置であってよい。
１００ 表示装置、１１０ 上フレーム、１２０ 下フレーム、１３０ フレキシブル基板、１４０ 回路基板、２００ ＴＦＴ基板、２０１ 画素駆動部、２０２ 信号電圧生成部、２１１ 画素走査線、２１２、５３２ 発光制御線、２１３ 電位線、２１４ リセット線、２２０ 画素、３０２、３０４ ｐＭＯＳスイッチ、３０３、５２３ 駆動ＴＦＴ、３０５、３０７、３０８、４１５、５２２、５２４、５２５、５２６、５２７、５２８ ｎＭＯＳスイッチ、３０６ 保持容量、４４０ ＴＶ画像表示装置、４４２ 無線インターフェース回路、４４３ Ｉ／Ｏ回路、４４４ マイクロプロセッサ、４４６ 表示装置コントローラ、４４７ フレームメモリ、４４８ データバス、４４９ 電源、６０２、６０５ スイッチ、６０９ 信号線、６１１、６１３ ＴＦＴスイッチ。

Claims (16)

  1. それぞれ発光素子を有するとともに、マトリクス状に配列された複数の画素と、
    階調値に応じた映像信号電圧を前記各画素に供給する信号線と、
    前記各発光素子に発光電力を供給する電源線と、
    前記各画素に所定の電圧を供給する所定電圧供給線と、を有する表示装置であって、
    前記各画素は、更に、
    前記発光素子の駆動電流を制御するための電界効果トランジスタと、
    前記電界効果トランジスタのソースと前記発光素子のアノード端子との間に設けられた第１のスイッチと、
    前記電界効果トランジスタのソースと前記信号線との間に設けられた第２のスイッチと、
    前記電界効果トランジスタのドレインと前記電源線との間に設けられた第３のスイッチと、
    前記電界効果トランジスタのドレインとゲートとの間に設けられた第４のスイッチと、
    前記電界効果トランジスタのゲートと前記発光素子のアノード端子との間に設けられた容量と、
    前記発光素子のアノード端子と前記所定電圧供給線との間に設けられた第５のスイッチと、
    を有することを特徴とする表示装置。
  2. 前記電界効果トランジスタは、ｎＭＯＳトランジスタであることを特徴とする請求項１記載の表示装置。
  3. 前記第１乃至第５のスイッチは、それぞれ、ｎＭＯＳトランジスタまたはｐＭＯＳトランジスタであることを特徴とする請求項１記載の表示装置。
  4. 前記第１乃至第５のスイッチは、全てｎＭＯＳトランジスタであることを特徴とする請求項３記載の表示装置。
  5. 前記第２のスイッチと前記第３のスイッチは、共通の走査線に接続されることを特徴とする請求項１に記載の表示装置。
  6. 前記第１のスイッチと前記第２のスイッチは、共通の走査線に接続されることを特徴とする請求項１に記載の表示装置。
  7. 前記第１のスイッチと前記第５のスイッチ、及び第前記４のスイッチは、共通の走査線に接続されることを特徴とする請求項１に記載の表示装置。
  8. 前記第１のスイッチと、隣接する画素に含まれる第４のスイッチは、共通の走査線に接続されることを特徴とする請求項１に記載の表示装置。
  9. 前記第５のスイッチ及び前記第４のスイッチは、共通の走査線に接続されることを特徴とする請求項１に記載の表示装置。
  10. 前記所定電圧供給線は、前記第１のスイッチの走査線であることを特徴とする請求項１に記載の表示装置。
  11. 前記発光素子は有機発光ダイオードであることを特徴とする請求項１に記載の表示装置。
  12. 前記電界効果トランジスタは、ＴＦＴであることを特徴とする請求項１に記載の表示装置。
  13. 前記ＴＦＴは、多結晶Ｓｉ半導体デバイスであることを特徴とする請求項１２に記載の表示装置。
  14. 前記ＴＦＴは、微結晶Ｓｉ半導体デバイスであることを特徴とする請求項１２に記載の表示装置。
  15. 前記ＴＦＴは、アモルファス半導体デバイスであることを特徴とする請求項１２に記載の表示装置。
  16. 前記ＴＦＴは、酸化物半導体デバイスであることを特徴とする請求項１２に記載の表示装置。
JP2010188584A 2010-08-25 2010-08-25 表示装置 Pending JP2012047894A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010188584A JP2012047894A (ja) 2010-08-25 2010-08-25 表示装置
US13/207,951 US20120050252A1 (en) 2010-08-25 2011-08-11 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010188584A JP2012047894A (ja) 2010-08-25 2010-08-25 表示装置

Publications (1)

Publication Number Publication Date
JP2012047894A true JP2012047894A (ja) 2012-03-08

Family

ID=45696544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010188584A Pending JP2012047894A (ja) 2010-08-25 2010-08-25 表示装置

Country Status (2)

Country Link
US (1) US20120050252A1 (ja)
JP (1) JP2012047894A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012252329A (ja) * 2011-05-11 2012-12-20 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置およびその駆動方法
JP2013033228A (ja) * 2011-06-30 2013-02-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015049385A (ja) * 2013-09-02 2015-03-16 株式会社ジャパンディスプレイ 駆動回路、表示装置、及び駆動方法
WO2021070368A1 (ja) * 2019-10-11 2021-04-15 シャープ株式会社 表示装置
WO2021152823A1 (ja) * 2020-01-31 2021-08-05 シャープ株式会社 画素回路、表示装置、および、その駆動方法
JP2023504696A (ja) * 2019-12-23 2023-02-06 アップル インコーポレイテッド 画素内補償及び酸化物駆動トランジスタを有する電子ディスプレイ

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115512631A (zh) * 2021-06-22 2022-12-23 荣耀终端有限公司 像素驱动电路及其驱动方法、显示面板及终端设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101142994B1 (ko) * 2004-05-20 2012-05-08 삼성전자주식회사 표시 장치 및 그 구동 방법
US7852299B2 (en) * 2006-03-31 2010-12-14 Canon Kabushiki Kaisha Active-matrix device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012252329A (ja) * 2011-05-11 2012-12-20 Semiconductor Energy Lab Co Ltd アクティブマトリクス型表示装置およびその駆動方法
JP2016118807A (ja) * 2011-05-11 2016-06-30 株式会社半導体エネルギー研究所 表示装置及び半導体装置
JP2013033228A (ja) * 2011-06-30 2013-02-14 Semiconductor Energy Lab Co Ltd 半導体装置
US9508759B2 (en) 2011-06-30 2016-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
USRE48576E1 (en) 2011-06-30 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP2015049385A (ja) * 2013-09-02 2015-03-16 株式会社ジャパンディスプレイ 駆動回路、表示装置、及び駆動方法
WO2021070368A1 (ja) * 2019-10-11 2021-04-15 シャープ株式会社 表示装置
JP2023504696A (ja) * 2019-12-23 2023-02-06 アップル インコーポレイテッド 画素内補償及び酸化物駆動トランジスタを有する電子ディスプレイ
WO2021152823A1 (ja) * 2020-01-31 2021-08-05 シャープ株式会社 画素回路、表示装置、および、その駆動方法
US11922875B2 (en) 2020-01-31 2024-03-05 Shar Kabushiki Kaisha Pixel circuit, display device, and drive method therefor

Also Published As

Publication number Publication date
US20120050252A1 (en) 2012-03-01

Similar Documents

Publication Publication Date Title
EP3367373B1 (en) Pixel and organic light emitting display device having the pixel
KR102559087B1 (ko) 유기 발광 다이오드 디스플레이 장치
JP6074585B2 (ja) 表示装置および電子機器、ならびに表示パネルの駆動方法
US10692440B2 (en) Pixel and organic light emitting display device including the same
CN110176213A (zh) 像素电路及其驱动方法、显示面板
JP2017120409A (ja) 有機発光表示装置、有機発光表示パネル、有機発光表示装置の映像駆動方法、並びに有機発光表示装置の有機発光ダイオード劣化センシング駆動方法
KR20210083644A (ko) 유기발광 표시장치 및 그 구동방법
KR20210073188A (ko) 화소 구동 회로를 포함한 전계발광 표시장치
CN109727577B (zh) 有机发光显示装置及其驱动方法
KR20210077087A (ko) 발광 구동부 및 이를 포함하는 표시장치
JP2012047894A (ja) 表示装置
KR102653575B1 (ko) 표시 장치
US11282459B2 (en) Display apparatus and method of driving display panel using the same
CN102376244A (zh) 显示设备以及显示设备的像素驱动方法
US20230351967A1 (en) Display device
KR20090132859A (ko) 표시 장치 및 그 구동 방법
KR102604731B1 (ko) 표시 장치
KR102625440B1 (ko) 표시패널과 이를 이용한 전계 발광 표시장치
JP5891493B2 (ja) 表示パネルおよびその駆動方法、表示装置ならびに電子機器
KR20230099171A (ko) 화소 회로 및 이를 포함하는 표시 장치
KR102618390B1 (ko) 표시장치와 그 구동 방법
JP2010145709A (ja) 画像表示装置
KR101009641B1 (ko) 표시 장치 및 그 구동 방법, 표시 장치의 구동 장치
US11929025B2 (en) Display device comprising pixel driving circuit
US11929026B2 (en) Display device comprising pixel driving circuit