JP2012047894A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2012047894A JP2012047894A JP2010188584A JP2010188584A JP2012047894A JP 2012047894 A JP2012047894 A JP 2012047894A JP 2010188584 A JP2010188584 A JP 2010188584A JP 2010188584 A JP2010188584 A JP 2010188584A JP 2012047894 A JP2012047894 A JP 2012047894A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- display device
- pixel
- tft
- nmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【課題】駆動TFTにnMOSを用いるとともに、駆動TFTのしきい値電圧のばらつきに影響されない表示装置を実現することは困難である。
【解決手段】表示装置であって、発光素子の駆動電流を制御するための電界効果トランジスタと、前記電界効果トランジスタのソースと前記発光素子のアノード端子との間に設けられた第1のスイッチと、前記電界効果トランジスタのソースと信号線との間に設けられた第2のスイッチと、前記電界効果トランジスタのドレインと電源線との間に設けられた第3のスイッチと、前記電界効果トランジスタのドレインとゲートとの間に設けられた第4のスイッチと、前記電界効果トランジスタのゲートと前記発光素子のアノード端子との間に設けられた容量と、前記発光素子のアノード端子と所定電圧供給線との間に設けられた第5のスイッチと、を有する。
【選択図】図1
【解決手段】表示装置であって、発光素子の駆動電流を制御するための電界効果トランジスタと、前記電界効果トランジスタのソースと前記発光素子のアノード端子との間に設けられた第1のスイッチと、前記電界効果トランジスタのソースと信号線との間に設けられた第2のスイッチと、前記電界効果トランジスタのドレインと電源線との間に設けられた第3のスイッチと、前記電界効果トランジスタのドレインとゲートとの間に設けられた第4のスイッチと、前記電界効果トランジスタのゲートと前記発光素子のアノード端子との間に設けられた容量と、前記発光素子のアノード端子と所定電圧供給線との間に設けられた第5のスイッチと、を有する。
【選択図】図1
Description
本発明は、表示装置に関し、特には、自発光素子を有する表示装置に関する。
近年、有機発光ダイオード(Organic Light Emitting Diode)に代表される有機EL(Organic Electro-luminescent)素子と呼ばれる自発光体を用いた画像表示装置(以下、「有機EL表示装置」という。)が実用化段階にある。この有機EL表示装置は、従来の液晶表示装置と比較して、自発光体を用いているため、視認性、応答速度の点で優れているだけでなく、バックライトのような補助照明装置を要しないため、更なる薄型化が可能となっている。
下記特許文献1及び2には、このような有機EL素子を用いた表示装置が開示されている。図15は、下記特許文献1に開示されている有機EL表示装置の各画素の構成を説明するための図である。図15に示すように、各画素600は、有機EL素子601、駆動TFT(Thin Film-Transistor)603、スイッチ602、605等を有する。
有機EL素子601のアノードは、スイッチ602と、駆動TFT603を介して電源Voledに接続される。また、駆動TFTのゲート・ソース間にはスイッチ605が接続される。駆動TFT603のゲートは、書込み容量607とスイッチ608を介して、信号線609に接続されるとともに、信号保持容量606を介して、電源Voledに接続される。ここで、信号線609には、各画素600の階調値に応じた信号が入力される。
次に、当該各画素600の動作について簡単に説明する。まず、スイッチ602、スイッチ605をオンすることにより、信号保持容量606に高電圧を印加する。その後、スイッチ608をオンして、信号線609から所定の電圧を書込み容量607に入力すると同時に、スイッチ602をオフすることにより、信号保持容量606に駆動TFT603のしきい値電圧が書込まれる。
次に、信号線609に信号電圧を印加することにより、信号電圧は、書込み容量607と信号保持容量606に分圧されて、信号保持容量606に追加書込みされる。これにより、信号保持容量606は、駆動TFT603のしきい値電圧と分圧された信号電圧の和を記憶する。そして、駆動TFT603を当該しきい値電圧と分圧された信号電圧の和により駆動することにより、駆動TFT603は、しきい値電圧のばらつきに影響されることなく、有機EL素子601を発光させることができる。
上記特許文献1に記載の表示装置によれば、駆動TFT603のしきい値電圧のばらつきに影響されることのない、有機EL(Electro Luminescence)素子を用いた表示装置を実現することができる(特許文献1参照)。
図16は、特許文献2に開示されている表示装置の各画素の構成を説明するための図である。図16に示すように、当該表示装置の各画素620は、駆動TFT610にnMOSを採用するとともに、駆動TFT610のソースを有機EL素子601のアノードに接続する。
具体的には、各画素620に含まれる有機EL素子601のアノードは、駆動TFT610を介して、電源Voledに接続される。また、駆動TFT610のゲート・ソース間には、容量612が接続される。駆動TFT610のゲートには、TFTスイッチ613を介して、信号が入力され、駆動TFT610のソースには、TFTスイッチ611を介して、所定の電圧が入力される。
次に、画素620の動作について簡単に説明する。まず、TFTスイッチ613、611がオンすることによって、容量612の両端には信号電圧と上記所定の電圧との電位差が記憶される。その後、TFTスイッチ613、611がオフし、容量612の両端に記憶された上記電位差が駆動TFT610のゲート-ソース間に保持される。そして、駆動TFT610は、上記信号電圧に対応した駆動電流で有機EL素子601を発光させる。
一般に、TFTは、ホールを伝導キャリアとするpMOSよりも、電子を伝導キャリアとするnMOSの方が、電流駆動力が大きい。特に、画素数の多い大型のパネルでは有機EL素子を発光させる駆動TFTは電流駆動能力が大きいことが望ましいため、駆動TFTとしては、nMOSを用いる方が望ましい。また、一般にヒステリシスのようなTFTの特性の動的な歪みも、pMOSよりもnMOSの方が少ないため、この意味でも高画質化のためには駆動TFTはnMOSの方が望ましい。
また、一般に有機EL素子のプロセスは、基板側からの積層構造を取るため、基板からみて上側に設ける共通電極にITOのようなアノード電極を設けることは、プロセスダメージによる性能劣化をもたらす。従って、有機EL素子の共通電極にはカソード電極を採用し、駆動TFTは、アノード電極と接続されるのが一般的である。
しかしながら、駆動TFTにnMOSを採用しようとすると、駆動TFTのソースは、有機EL素子のアノード電極と接続する必要がある。したがって、この場合、上記特許文献1による画素の構成を用いることができなくなるという課題がある。
これに対して、特許文献2に開示の画素の構成においては、駆動TFTにnMOSを採用し、駆動TFTのソースを有機EL素子のアノード電極と接続する。よって、駆動TFTにnMOSを用いることができる。
しかしながら、特許文献2に記載の画素は、特許文献1に記載の画素とは異なり、駆動TFTのしきい値電圧のばらつきをキャンセルすることができないため、駆動TFTのしきい値電圧のばらつきに起因する固定ノイズにより、大幅に画質が劣化するという課題がある。
上記のような課題を鑑みて、本発明は、駆動TFTにnMOSを用い、かつ、駆動TFTのソースを有機EL素子のアノード電極に接続するとともに、駆動TFTのしきい値電圧のばらつきに影響されない画素構成を有する表示装置を提供することを目的とする。これは、特に、近い将来に、高画質でかつ画素数の多い大型のパネルを実現するためには、極めて重要である。
本発明の表示装置は、それぞれ発光素子を有するとともに、マトリクス状に配列された複数の画素と、階調値に応じた映像信号電圧を前記各画素に供給する信号線と、前記各発光素子に発光電力を供給する電源線と、前記各画素に所定の電圧を供給する所定電圧供給線と、を有する。また、前記各画素は、更に、前記発光素子の駆動電流を制御するための電界効果トランジスタと、前記電界効果トランジスタのソースと前記発光素子のアノード端子との間に設けられた第1のスイッチと、前記電界効果トランジスタのソースと前記信号線との間に設けられた第2のスイッチと、前記電界効果トランジスタのドレインと前記電源線との間に設けられた第3のスイッチと、前記電界効果トランジスタのドレインとゲートとの間に設けられた第4のスイッチと、前記電界効果トランジスタのゲートと前記発光素子のアノード端子との間に設けられた容量と、前記発光素子のアノード端子と前記所定電圧供給線との間に設けられた第5のスイッチとを有する。
本発明の表示装置において、前記電界効果トランジスタは、nMOSトランジスタであってもよい。
本発明の表示装置において、 前記第1乃至第5のスイッチは、それぞれ、nMOSトランジスタまたはpMOSトランジスタであってもよい。
本発明の表示装置において、 前記第1乃至第5のスイッチは、全てnMOSトランジスタであってもよい。
本発明の表示装置において、前記第2のスイッチと前記第3のスイッチは、共通の走査線に接続されてもよい。
本発明の表示装置において、前記第1のスイッチと前記第2のスイッチは共通の走査線に接続されてもよい。
本発明の表示装置において、前記第1のスイッチと前記第5のスイッチ、及び第前記4のスイッチは、共通の走査線に接続されてもよい。
本発明の表示装置において、前記第1のスイッチと、隣接する画素に含まれる第4のスイッチは、共通の走査線に接続されてもよい。
本発明の表示装置において、前記第5のスイッチ及び前記第4のスイッチは、共通の走査線に接続されてもよい。
本発明の表示装置において、前記所定電圧供給線は、前記第1のスイッチの走査線であってもよい。
本発明の表示装置において、前記発光素子は有機発光ダイオードであってもよい。
本発明の表示装置において、前記電界効果トランジスタは、TFTであってもよい。
本発明の表示装置において、前記TFTは、多結晶Si半導体デバイスであってもよい。
本発明の表示装置において、前記TFTは、微結晶Si半導体デバイスであってもよい。
本発明の表示装置において、前記TFTは、アモルファス半導体デバイスであってもよい。
本発明の表示装置において、前記TFTは、酸化物半導体デバイスであってもよい。
表示装置の駆動TFTに駆動能力が大きいnMOSを用いることができるとともに、駆動TFTのしきい値電圧のばらつきをキャンセルすることができる。よって、表示画面の高画質化を図ることができる。
以下、本発明の実施形態について、図面を参照しつつ説明する。なお、図面については、同一又は同等の要素には同一の符号を付し、重複する説明は省略する。
[第1の実施形態]
図1は、本発明の第1の実施形態における表示装置を説明するための図である。図1に示すように、表示装置100は、表示パネルを有するTFT(Thin Film Transistor)基板200を挟むように固定する上フレーム110及び下フレーム120と、表示する情報を生成する回路素子を備える回路基板140と、その回路基板140において生成されたRGBの情報をTFT基板200に伝えるフレキシブル基板130と、により構成される。
図1は、本発明の第1の実施形態における表示装置を説明するための図である。図1に示すように、表示装置100は、表示パネルを有するTFT(Thin Film Transistor)基板200を挟むように固定する上フレーム110及び下フレーム120と、表示する情報を生成する回路素子を備える回路基板140と、その回路基板140において生成されたRGBの情報をTFT基板200に伝えるフレキシブル基板130と、により構成される。
図2は、図1で示したTFT基板を概略的に示す図である。図2に示すように、TFT基板200は、複数の画素220と、画素駆動部201と、信号電圧生成部202等を有する。
各画素220には、図2の水平方向に、画素走査線211、リセット線214、発光制御線212、電位線213が接続される。このうち、画素走査線211、リセット線214、発光制御線212は、画素駆動部201に接続され、電位線213は、電位配線207に接続される。
また、各画素220には、図2の垂直方向に、信号線609と電源線210が接続される。このうち、信号線609は、信号電圧生成部202に接続され、電源線210は、その両端で電源配線205に接続される。
なお、図2においては、図面の簡略化のため、図2の水平方向に、2単位画素、垂直方向に3単位画素の画素配列のみを示しているが、必要に応じて、その他の画素数が用いられることはいうまでもない。また、本実施の形態においては、例えば、1単位画素は、それぞれ赤(R)、緑(G)、青(B)色の発光色を有する3個の画素220から構成される。
画素駆動部201は、制御信号線203により、信号電圧生成部202に接続される。
信号電圧生成部202には、TFT基板200外部から外部制御信号線204が接続される。また、電源配線205には、外部電源配線206が接続され、電位配線207には外部電位配線208が接続される。
有機EL素子301のカソードが接地される共通電極215には、外部接地配線216が接続される。
なお、これらの回路は、例えば、ガラス基板であるTFT基板200上に配置され、信号電圧生成部202は、半導体チップの形で実装され、画素駆動部201は、画素220と同様の多結晶Si−TFTでTFT基板200上に構成される。またこの多結晶Si−TFTの代わりに、微結晶SiやアモルファスSi、酸化物半導体を用いたTFTでもよい。
次に、上記のように構成された表示装置100の動作の概要について説明する。
外部制御信号線204から入力される制御信号に従って、信号電圧生成部202は、制御信号線203を介して、画素駆動部201を制御する。そして、各画素220が発光すべき階調値に応じた信号電圧を信号線609に出力する。
この際、画素駆動部201は、後述するように、出力された信号電圧に同期して所定の画素走査線211、リセット線214、発光制御線212に入力される信号を制御し、各画素220を駆動する。
ここで、電源線210及び電源配線205には、外部電源配線206を介して、電源電圧が供給される。電位線213及び電位配線207には、外部電位配線208を介して、所定の電圧が供給される。共通電極215には、外部接地配線216を介して、接地電圧が供給される。上記のように構成することで、表示装置100の各画素220は、制御信号に従って、映像の表示を行う。
次に、図2に示した各画素220の構成について説明する。図3は、図2に示した各画素の構成を説明するための図である。
図3に示すように、各画素220は、有機EL素子301を有し、当該有機EL素子301のカソードは、共通電極215に接地され、アノードは、pMOSスイッチ302を介して、駆動TFT303のソースに接続される。また、有機EL素子301のアノードは、nMOSスイッチ307を介して、所定の電圧が印加された電位線213に接続される。なお、駆動TFT303は、電界効果トランジスタであって、例えば、多結晶Si半導体デバイス、微結晶Si半導体デバイス、アモルファス半導体デバイス、または、酸化物半導体デバイスにより形成される。
駆動TFT303のソースは、nMOSスイッチ308を介して、信号線609に接続される。一方、駆動TFT303のドレインは、pMOSスイッチ304を介して、電源線210に接続されるとともに、nMOSスイッチ305を介して、駆動TFT303のゲートに接続される。駆動TFT303のゲートは、保持容量306を介して、有機EL素子301のアノードに接続される。
nMOSスイッチ308とpMOSスイッチ304は、画素走査線211に接続され、nMOSスイッチ305は、リセット線214に接続される。また、pMOSスイッチ302とnMOSスイッチ307は、発光制御線212に接続される。
なお、上記各スイッチ及び駆動TFT303は、例えば、そのサイズ以外は同一の基本構造を有する多結晶Si−TFTで構成され、各画素220はガラス基板上に設けられる。
次に、図4を用いて、上記各画素220の動作について説明する。図4は、表示領域全体としての画素の駆動状況の概要を説明するための図である。具体的には、図4は、ある水平走査期間の時点における画素220の駆動状況を示す。
上述のように、TFT基板200の表示領域230には、複数の画素220がマトリクス状に配置されている。画素220は、当該マトリクス状に配置された画素220の行毎に図4の下方から上方に向けて順次走査される。
具体的には、図4に示すように、ある水平走査期間においてn番目の画素行(n−th row)が後述するプリチャージ(Pre-charge)動作を行う間、(n−1)番目の画素行((n−1)−th row)は書込み(Write)動作を行い、(n−2)番目以前の画素行は発光(Light-on)動作を行う。
この発光(Light-on)動作を行っている画素行は、複数行連続し、その後の連続する行の画素220は、次のプリチャージ(Pre-charge)動作までは消灯(Light-off)動作を行う。
次の水平走査期間においては、順次走査が1行分進む。つまり、n番目の画素行(n−th row)が書込み(Write)動作を行い、(n−1)番目以前の画素行は発光(Light-on)動作を行う等、以下同様の動作を繰返す。
図5は、各動作期間における、各画素の各スイッチの動作を示したタイミングチャートである。なお、図5においては、「on」はスイッチのオン、「off」はスイッチのオフを意味し、矩形の動作波形は、各スイッチにおけるゲート電圧の高/低を意味する。また、nMOSは、ゲート電圧が高電圧の時にオンし、pMOSは、ゲート電圧が低電圧の時にオンすることはいうまでもない。
まず、プリチャージ(Pre-charge)動作期間においては、pMOSスイッチ304がオン、nMOSスイッチ308がオフ、nMOSスイッチ305がオン、nMOSスイッチ307がオン、pMOSスイッチ302がオフである。
これにより、電源線210の電圧は、pMOSスイッチ304とnMOSスイッチ305を介して、保持容量306の一端に入力され、また、同時に電位線213に入力されている所定の電圧(例えば0V)が、保持容量306の他端に入力される。
従って、保持容量306の両端の電圧は、電源線210の電圧と、電位線213に入力されている所定の電圧(例えば0V)にプリチャージされる。
ここで、電位線213に入力されている所定の電圧は、有機EL素子301の発光開始電圧以下の電圧とする。これにより、上記特許文献1に記載の表示装置と異なり、プリチャージ動作期間時の有機EL素子301の誤発光を回避し、結果として、表示画面のコントラスト比を向上させることができる。なお、本実施の形態は上記に限られず、電位線213に入力されている所定の電圧は、電源線210の電圧以下の任意の電圧を選択してもよい。
次の書込み(Write)動作期間においては、pMOSスイッチ304がオフ、nMOSスイッチ308がオン、nMOSスイッチ305がオン、nMOSスイッチ307がオン、pMOSスイッチ302がオフとなる。
これにより、信号線209に書込まれている信号電圧は、nMOSスイッチ308を介して、駆動TFT303のソースに入力される。
ここで、上述のように、駆動TFT303のドレインとゲートは共に、電源線210の電圧がプリチャージされた保持容量306の一端に、nMOSスイッチ305を介して、接続されている。よって、保持容量306の両端の電圧が、(信号電圧+Vth(駆動TFT303のしきい値電圧)−(電位線213に入力されている所定の電圧))に低下したところで駆動TFT303がオフして、保持される。
次の発光(Light-on)動作期間においては、pMOSスイッチ304がオン、nMOSスイッチ308がオフ、nMOSスイッチ305がオフ、nMOSスイッチ307がオフ、pMOSスイッチ302がオンとなる。
これにより、駆動TFT303のドレインには、電源線210の電源電圧が入力される。また、駆動TFT303のゲートとソースの間には、保持容量306の両端に保持されている、(信号電圧+Vth(駆動TFT303のしきい値電圧)−(電位線213に入力されている所定の電圧))の電圧が入力される。また、駆動TFT303のソースは、有機EL素子301に接続される。
したがって、有機EL素子301は、保持容量306に書込まれていた信号電圧に応じた電流に対応する階調輝度で発光する。このとき、駆動TFT303のVth(しきい値電圧)のばらつきの影響を受けることはない。上述のように、書き込み動作期間において、保持容量には(信号電圧+Vth(駆動TFT303のしきい値電圧)−(電位線213に入力されている所定の電圧))が保持され、当該保持容量に保持された電位差により、駆動TFT303が駆動されるからである。
なお、上記において、電位線213に入力される所定の電圧は、信号電圧のオフセット電圧の調整として用いてもよい。また、この発光(Light-on)動作期間は、上述のように、所定の複数の水平走査期間の間、連続して設けられる。
次の消灯(Light-off)動作期間においては、pMOSスイッチ304がオン、nMOSスイッチ308がオフ、nMOSスイッチ305がオフのまま、nMOSスイッチ307がオン、pMOSスイッチ302がオフと入れ替る。
これにより、有機EL素子301のアノードは、駆動TFT303へ接続されなくなるとともに、電位線213に接続される。よって、有機EL素子301の発光は、強制的に停止される。つまり、有機EL素子301のアノードを単純に開放するのみではなく、電位線213に入力されている所定の電圧(例えば0V)に強制的に設定される。したがって、精度の良い発光制御が可能である。なお、この消灯(Light-off)動作期間も、上述のように、必要に応じて所定の複数の水平走査期間の間、連続して設けられる。なお、上記に代えて、単にアノードを開放する構成としてもよい。
上記のように、発光(Light-on)動作期間の後に、消灯(Light-off)動作期間を設け、両者の割合を任意に制御することにより、上記特許文献1及び2の表示装置と異なり、発光輝度のダイナミックレンジを維持したままで、表示装置100の発光輝度を任意に調整することができる。具体的には、例えば、発光輝度のダイナミックレンジを100万対1に維持したままで、表示装置の発光輝度を最大500(cd/m2)から5(cd/m2)以下にまで任意に調整することができる。
なお、上記表示装置100は、図6に示すように駆動してもよい。図6は、他の例における表示領域全体としての画素の駆動状況の概要を説明するための図である。
図4と比較した場合の図6に示す駆動方法の相違点は、発光(Light-on)動作期間が複数に分散され、その間に消灯(Light-off)動作期間が挿入されることである。図6に示す駆動方法の場合は、発光期間が複数に分散されることによって、動画解像度は低下するものの画面フリッカが向上する。このように、図4と図6に示す駆動方法は、それぞれ動画と静止画の表示に適していることから、表示装置の用途によって随時使い分けるようにしてもよい。更に、消灯(Light-off)動作期間を設けなくてもよい。
上記のように、本実施の形態によれば、駆動TFTに駆動能力が大きいnMOSを用いることができる。これにより、特に画素数の多い大型のパネルを実現することができる。また、nMOSにはヒステリシスのようなTFTの特性の動的な歪みが少ないことから、高画質化を図ることができる。更に、有機EL素子には、性能、信頼性に勝るカソード電極構造を採用することができる。
また、同時に、駆動TFTのしきい値電圧のばらつきをキャンセルすることができる。よって、駆動TFTのしきい値電圧のばらつきに起因する固定ノイズによる大幅な画質の劣化を回避することもできる。更に、これらの効果は、画素回路の複雑化を回避しつつ、実現することができる。
なお、本発明は、上記実施の形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施の形態で示した構成と実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。
[第2の実施形態]
図7は、本発明の第2の実施形態における画素の構成を説明するための図である。図7に示すように、リセット線214が無く、nMOSスイッチ415がpMOSスイッチ302とnMOSスイッチ307と共に発光制御線416に接続されている点が、上記第1の実施の形態と異なる。その他の点は、上記実施の形態と同様であり、同様である点については説明を省略する。
図7は、本発明の第2の実施形態における画素の構成を説明するための図である。図7に示すように、リセット線214が無く、nMOSスイッチ415がpMOSスイッチ302とnMOSスイッチ307と共に発光制御線416に接続されている点が、上記第1の実施の形態と異なる。その他の点は、上記実施の形態と同様であり、同様である点については説明を省略する。
次に、図8を用いて、上記各画素220の動作について説明する。図8は、本実施の形態における表示領域全体としての画素の駆動状況の概要を説明するための図である。具体的には、ある水平走査期間の時点における画素220の駆動状況を示す。第1の実施の形態と同様に、画素220は行毎に下方から上方に向けて順次走査される。しかしながら、本実施の形態においては、上記第1の実施の形態と異なり、消灯(Light-off)動作期間が無い。その他の点は、上記実施の形態と同様であり、説明を省略する。
図9は、各動作期間における、各画素の各スイッチの動作を示したタイミングチャートである。なお、図9においては、「on」はスイッチのオン、「off」はスイッチのオフを意味し、矩形の動作波形は、各スイッチにおけるゲート電圧の高/低を意味する。また、nMOSは、ゲート電圧が高電圧の時にオンし、pMOSは、ゲート電圧が低電圧の時にオンする。
上述のように本実施の形態における各画素220の動作は、消灯(Light-off)動作期間がない。つまり、図9に示すように、プリチャージ(Pre-charge)動作期間、書込み(Write)動作期間、発光(Light-on)動作期間のみで構成される。また、プリチャージ(Pre-charge)動作期間、書込み(Write)動作期間、発光(Light-on)動作期間における各画素220の各スイッチについてのタイミングチャートは、上記第1の実施の形態と同様であることから、説明を省略する。
上記第1の実施の形態と同様に、本実施の形態によれば、駆動TFTに駆動能力が大きいnMOSを用いることができる。これにより、特に画素数の多い大型のパネルを実現することができる。また、nMOSにはヒステリシスのようなTFTの特性の動的な歪みが少ないことから、高画質化を図ることができる。更に、有機EL素子には、性能、信頼性に勝るカソード電極構造を採用することができる。
また、同時に、駆動TFTのしきい値電圧のばらつきをキャンセルすることができる。よって、駆動TFTのしきい値電圧のばらつきに起因する固定ノイズに起因する大幅な画質の劣化を回避することもできる。更に、これらの効果は、画素回路の複雑化を回避しつつ、実現することができる。
更に、本実施の形態によれば、図9に示したように、同一画素220内におけるnMOSスイッチ415とnMOSスイッチ307の動作タイミングが同一となるため、リセット線214を省略することができる。結果として、画素220及び画素駆動部201のレイアウトをより簡略化することができる。
なお、本発明は、上記実施の形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施の形態で示した構成と実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。
例えば、本実施の形態においては、消灯(Light-off)動作期間を有さないものとしたが、上記第1の実施の形態において示した図6と同様、1連続回のみ、消灯(Light-off)動作期間を設けてもよい。ここで、本実施の形態においては、nMOSスイッチ415とnMOSスイッチ307の動作タイミングが同一となるため、消灯(Light-off)動作期間においては、nMOSスイッチ415がオンする。
よって、消灯(Light-off)動作期間を設けると、その後に連続して再び発光(Light-on)動作期間を設けることはできず、上記第1の実施の形態において示した図6と同様な駆動、つまり、動作期間が複数に分散され、その間に消灯(Light-off)動作期間を設けることはできない。
しかしながら、上述のように1連続回、発光(Light-on)動作期間の後に、消灯(Light-off)動作期間を設け、両者の割合を任意に制御することにより、上記特許文献1及び2の表示装置と異なり、発光輝度のダイナミックレンジを維持したままで、表示装置の発光輝度を任意に調整することができる。具体的には、例えば、発光輝度のダイナミックレンジを100万対1に維持したままで、表示装置100の発光輝度を最大500(cd/m2)から5(cd/m2)以下にまで任意に調整することができる。
[第3の実施形態]
図10は、第3の実施形態における画素の構成を説明するための図である。本実施の形態においては、主に、画素220に含まれるスイッチ間におけるゲート配線を共通にする点が、第1の実施の形態と異なる。その他の点は、上記実施の形態と同様であり、同様である点については説明を省略する。
図10は、第3の実施形態における画素の構成を説明するための図である。本実施の形態においては、主に、画素220に含まれるスイッチ間におけるゲート配線を共通にする点が、第1の実施の形態と異なる。その他の点は、上記実施の形態と同様であり、同様である点については説明を省略する。
図10に示すように、有機EL素子301のカソードは、共通電極に接地され、アノードは、nMOSスイッチ522を介して、駆動TFT523のソースに接続される。
駆動TFT523のソースは、nMOSスイッチ528を介して、信号線209にも接続されている。一方、駆動TFT523のドレインは、隣接画素220のnMOSスイッチ524を介して、電源線210に接続される。また、駆動TFT523のドレインは、nMOSスイッチ525及び526を介して、駆動TFT523のゲートに接続される。
駆動TFT523のゲートは、保持容量306を介して、有機EL素子301のアノードに接続される。有機EL素子301のアノードは、nMOSスイッチ527を介して、所定の電圧が印加された発光制御線532に接続される。
nMOSスイッチ528は、画素走査線531に接続され、nMOSスイッチ527とnMOSスイッチ525及び526は、リセット線534に接続される。また、nMOSスイッチ522と隣接画素220のnMOSスイッチ524は、発光制御線532に接続される。なお、各スイッチ及び駆動TFT523は、例えば、そのサイズ以外は同一の基本構造を有する多結晶Si−TFTで構成されており、各画素220はガラス基板上に設けられている。
次に、図11を用いて、上記各画素220の動作について説明する。図11は、表示領域全体としての画素の駆動状況の概要を説明するための図である。具体的には、ある水平走査期間の時点における画素220の駆動状況を示す。第1の実施の形態と同様に、画素220は、行毎に下方から上方に向けて順次走査される。その他の点も第1の実施の形態と同様であるため、説明を省略する。
図12は、各動作期間における、各画素の各スイッチの動作を示したタイミングチャートである。なお、図12においては、「on」はスイッチのオン、「off」はスイッチのオフを意味し、矩形の動作波形は、各スイッチにおけるゲート電圧の高/低を意味する。また、nMOSは、ゲート電圧が高電圧の時にオンし、pMOSは、ゲート電圧が低電圧の時にオンする。また、下記においてはn行目の画素220に注目して説明する。つまり、スタンバイ(Stand-by)動作期間等の各期間の動作については、n行目の画素220の動作を中心に説明する。なお、図12において、((n+1)−th) rowは、n+1行目の画素行、(n−th) rowは、n行目の画素行に相当する。
プリチャージ(Pre-charge)動作期間前のスタンバイ(Stand-by)動作期間においては、nMOSスイッチ528がオフ、nMOSスイッチ525、526がオフ、nMOSスイッチ527がオフ、nMOSスイッチ522がオンである。
このとき(n+1)行目の画素220のnMOSスイッチ524は(消灯(Light-off)動作期間に相当する)オフ、n行目の画素220のnMOSスイッチ524はオンである。したがって、nMOSスイッチ522がオンであるが、(n+1)行目の画素220のnMOSスイッチ524がオフであるため、駆動TFT523に電源が供給されず、有機EL素子301は発光しない。
なお、このスタンバイ(Stand-by)動作期間は、当該n行目の画素220にとっては特に意味はないが、n行目の画素220がプリチャージ(Pre-charge)動作期間に入った際に、(n+1)行目の画素220のnMOSスイッチ524をオン状態に制御するための動作期間としての意味がある。
次のプリチャージ(Pre-charge)動作期間には、nMOSスイッチ528がオフ、nMOSスイッチ525、526がオン、nMOSスイッチ527がオン、nMOSスイッチ522がオフである。また、このとき(n+1)行目の画素220のnMOSスイッチ524は(スタンバイ(Stand-by)動作期間に相当する)オン、n行目の画素220のnMOSスイッチ524はオフとなる。
これにより、電源線210の電圧は、(n+1)行目の画素220のnMOSスイッチ524とnMOSスイッチ525、526を介して、保持容量306の一端に入力し、同時に、nMOSスイッチ522のオフ時に発光制御線532に入力されている所定の電圧(例えば0V)が、保持容量306の他端に入力する。よって、保持容量306の両端の電圧は、電源線210の電圧と、nMOSスイッチ522のオフ時に発光制御線532に入力されている所定の電圧(例えば0V)にプリチャージされる。
ここで、nMOSスイッチ522のオフ時に発光制御線532に入力されている所定の電圧は、有機EL素子301の発光開始電圧(例えば2.5V)以下の電圧としてもよい。これにより、プリチャージ動作期間時の有機EL素子301の誤発光を回避し、表示画面のコントラスト比を向上させることができる。
次の書込み(Write)動作期間においては、nMOSスイッチ528がオン、nMOSスイッチ525、526がオン、nMOSスイッチ527がオン、nMOSスイッチ522がオフである。また、(n+1)行目の画素220のnMOSスイッチ524は(プリチャージ(Pre-charge)動作期間に相当する)オフ、n行目の画素220のnMOSスイッチ524はオフとなる。
これにより、信号線209に書込まれている信号電圧が、nMOSスイッチ528を介して、駆動TFT523のソースに入力される。ここで、上述のように、駆動TFT523のドレインとゲートは共に、予め電源線210の電圧がプリチャージされていた保持容量306の一端にnMOSスイッチ525、526を介して、接続されている。よって、保持容量306の両端の電圧が、(信号電圧+Vth(駆動TFT523のしきい値電圧)−(発光制御線532にオフ時に入力されている所定の電圧))に低下したところで駆動TFT523がオフし、保持される。
次のスタンバイ(Stand-by)動作期間においては、nMOSスイッチ528がオフ、nMOSスイッチ525、526がオフ、nMOSスイッチ527がオフ、nMOSスイッチ522がオンである。また(n+1)行目の画素220のnMOSスイッチ524は(書込み(Write)動作期間に相当する)オフ、n行目の画素220のnMOSスイッチ524はオンである。
したがって、nMOSスイッチ522がオンであるが、(n+1)行目の画素220のnMOSスイッチ524は(書込み(Write)動作期間に相当する)オフであるため、駆動TFT523に電源が供給されず、有機EL素子301は発光しない。
なお、この2回目のスタンバイ(Stand-by)動作期間も同様に、当該画素220にとっては特に意味はなく、n行目の画素220がプリチャージ(Pre-charge)動作期間に入った際に、(n+1)行目の画素220のnMOSスイッチ524をオン状態に制御するための動作期間としての意味がある。
次の発光(Light-on)動作期間においては、nMOSスイッチ528がオフ、nMOSスイッチ525、526がオフ、nMOSスイッチ527がオフ、nMOSスイッチ522がオンである。また、このとき(n+1)行目の画素220のnMOSスイッチ524は(スタンバイ(Stand-by)動作期間に相当する)オン、n行目の画素220のnMOSスイッチ524もオンである。
よって、駆動TFT523のドレインには電源線210の電源電圧が入力され、ゲートとソースの間には保持容量306の両端に保持されている(信号電圧+Vth(駆動TFT523のしきい値電圧)−(発光制御線532にオフ時に入力されている所定の電圧))である電圧が入力される。また、駆動TFT523のソースは、有機EL素子301に接続される。
これにより、有機EL素子301は保持容量に書込まれていた信号電圧に応じた電流に対応する階調輝度で発光する。この際、上述のように、駆動TFT523のVth(しきい値電圧)のばらつきの影響を受けることはない。
なお、発光制御線532にオフ時に入力されている所定の電圧は、信号電圧のオフセット電圧の調整として利用してもよい。また、当該発光(Light-on)動作期間は、所定の複数の水平走査期間の間、連続して設けてもよい。この場合(n+1)行目の画素220も発光(Light-on)動作期間に入るが、同様に(n+1)行目の画素220のnMOSスイッチ524はオンである。
次の消灯(Light-off)動作期間においては、nMOSスイッチ528がオフ、nMOSスイッチ525、526がオフ、nMOSスイッチ527がオフ、nMOSスイッチ522がオフである。また、このとき(n+1)行目の画素220のnMOSスイッチ524は(発光(Light-on)動作期間に相当する)オン、n行目の画素220のnMOSスイッチ524はオフである。これにより、有機EL素子301のアノードは、駆動TFT523に接続されず、フローティング状態となるため、有機EL素子301の発光が停止する。
なお、この消灯(Light-off)動作期間は、必要に応じて所定の複数の水平走査期間の間、連続して設けてもよい。この場合、(n+1)行目の画素220も消灯(Light-off)動作期間に入り、(n+1)行目の画素220のnMOSスイッチ524はオフとなるが、有機EL素子301の発光状態には変化は生じない。
上記のように、発光(Light-on)動作期間の後に、消灯(Light-off)動作期間を設け、両者の割合を任意に制御することにより、上記特許文献1及び2に開示の表示装置100と異なり、発光輝度のダイナミックレンジを維持したままで、表示装置100の発光輝度を任意に調整することができる。具体的には、例えば、発光輝度のダイナミックレンジを100万対1に維持したままで、表示装置100の発光輝度を最大500(cd/m2)から5(cd/m2)以下にまで任意に調整することができる。
なお、上記表示装置100は、上記図6を用いて説明した場合と同様に、図11に示すように駆動してもよい。この場合、発光期間が複数に分散されることによって、動画解像度は低下するものの画面フリッカが向上する。また、上記図4を用いて説明した場合と同様に、発光(Light-on)動作期間を分散させないようにしてもよい。また、上記図4と図11に示す駆動方法は、それぞれ動画と静止画の表示に適していることから、表示装置100の用途によって随時使い分けるようにしてもよい。
上記のように、本実施の形態によれば、駆動TFTに駆動能力が大きいnMOSを用いることができる。これにより、特に画素数の多い大型のパネルを実現することができる。また、nMOSにはヒステリシスのようなTFTの特性の動的な歪みが少ないことから、高画質化を図ることができる。更に、有機EL素子には、性能、信頼性に勝るカソード電極構造を採用することができる。
また、同時に、駆動TFTのしきい値電圧のばらつきをキャンセルすることができる。よって、駆動TFTのしきい値電圧のばらつきに起因する固定ノイズに起因する大幅な画質の劣化を回避することもできる。更に、これらの効果は、画素回路の複雑化を回避しつつ、実現することができる。
なお、本発明は、上記実施の形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施の形態で示した構成と実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。
[第4の実施形態]
図13は、第4の実施形態における画素の構成を説明するための図である。本実施の形態においては、各画素220のnMOSスイッチ527の一端が発光制御線532に接続される代りに、所定の電圧が印加された電位線213に接続されている点が、上記第3の実施の形態と異なる。その他の点は、上記第3の実施の形態と同様であり、同様である点については説明を省略する。
図13は、第4の実施形態における画素の構成を説明するための図である。本実施の形態においては、各画素220のnMOSスイッチ527の一端が発光制御線532に接続される代りに、所定の電圧が印加された電位線213に接続されている点が、上記第3の実施の形態と異なる。その他の点は、上記第3の実施の形態と同様であり、同様である点については説明を省略する。
上記第3の実施形態と比較すると、本実施の形態においては、画素220内に新たに電位線213が必要になるが、電位線213が発光制御線532と独立であるため、電位線213の電圧調整範囲を広くすることができる。特に、表示信号電圧の電圧範囲に何らかの制約がある場合には、表示輝度の調整を電位線213で行うことができるが、その際に電位線213の電位は、nMOSスイッチ522やnMOSスイッチ524をオフするための条件という制約無く、より自由に最適化することができる。
本実施の形態によれば、駆動TFTに駆動能力が大きいnMOSを用いることができる。これにより、特に画素数の多い大型のパネルを実現することができる。また、nMOSにはヒステリシスのようなTFTの特性の動的な歪みが少ないことから、高画質化を図ることができる。更に、有機EL素子には、性能、信頼性に勝るカソード電極構造を採用することができる。
また、同時に、駆動TFTのしきい値電圧のばらつきをキャンセルすることができる。よって、駆動TFTのしきい値電圧のばらつきに起因する固定ノイズに起因する大幅な画質の劣化を回避することもできる。更に、これらの効果は、画素回路の複雑化を回避しつつ、実現することができる。
なお、本発明は、上記実施の形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施の形態で示した構成と実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。
[第5の実施の形態]
図14は、第5の実施の形態におけるTV画像表示装置を説明するための図である。図14に示すように、TV画像表示装置440は、有機ELディスプレイ441を有する。本実施の形態においては、当該有機ELディスプレイ441が、例えば、上記第1の実施の形態で説明したTFT基板200に相当するものとする。
図14は、第5の実施の形態におけるTV画像表示装置を説明するための図である。図14に示すように、TV画像表示装置440は、有機ELディスプレイ441を有する。本実施の形態においては、当該有機ELディスプレイ441が、例えば、上記第1の実施の形態で説明したTFT基板200に相当するものとする。
図14に示すように、TV画像表示装置440は、電源449、無線インターフェース(I/F)回路442、及び、それぞれデータバス448に接続されたI/O(Input/Output)回路443、マイクロプロセッサ(MPU)444、表示装置コントローラ446、フレームメモリ447を有する。
無線インターフェース(I/F)回路442は、地上波デジタル信号等を受信する。具体的には、例えば、無線インターフェース(I/F)回路442は、圧縮された画像データ等を外部から無線データとして受信する。また、無線インターフェース(I/F)回路442は、I/O(Input/Output)回路443を介して、上記圧縮された画像データ等をデータバス448に出力する。
表示装置コントローラ446は、有機ELディスプレイ441に接続される。電源449は、例えば、二次電池を有し、TV画像表示装置440全体を駆動する電力を供給する。
次に、本実施の形態におけるTV画像表示装置440の動作について説明する。まず、無線I/F回路442は命令に応じて圧縮された画像データを外部から取り込み、この画像データをI/O回路443を介して、マイクロプロセッサ444及びフレームメモリ447に転送する。
マイクロプロセッサ444は、ユーザからの命令操作を受けて、必要に応じてTV画像表示装置440全体を駆動し、圧縮された画像データのデコードや信号処理、情報表示を行う。なお、信号処理された画像データは、フレームメモリ447に一時的に蓄積されてもよい。
マイクロプロセッサ444が表示命令を出した場合には、その指示に従い、フレームメモリ447から表示装置コントローラ446を介して、有機ELディスプレイ441に画像データが入力され、有機ELディスプレイ441は入力された画像データをリアルタイムで表示する。
このとき表示装置コントローラ446は、同時に画像を表示するために必要な所定のタイミングパルスを出力及び制御する。なお、有機ELディスプレイ441がこれらの信号を用いて、入力された画像データをリアルタイムで表示することに関しては、例えば第1の実施形態で説明したので、ここでは説明を省略する。
本実施の形態によれば、駆動TFTに駆動能力が大きいnMOSを用いることができる。これにより、特に画素数の多い大型のパネルを実現することができる。また、nMOSにはヒステリシスのようなTFTの特性の動的な歪みが少ないことから、高画質化を図ることができる。更に、有機EL素子には、性能、信頼性に勝るカソード電極構造を採用することができる。
また、同時に、駆動TFTのしきい値電圧のばらつきをキャンセルすることができる。よって、駆動TFTのしきい値電圧のばらつきに起因する固定ノイズに起因する大幅な画質の劣化を回避することもできる。更に、これらの効果は、画素回路の複雑化を回避しつつ、実現することができる。
なお、本実施の形態では有機ELディスプレイ441として、第1の実施形態におけるTFT基板200を用いたが、その他の実施形態に示したTFT基板200を用いてもよいことはいうまでもない。この場合、表示装置コントローラ446の出力するタイミングパルスには、若干の変更が必要になることはいうまでもない。
なお、本発明は、上記第1乃至5の実施形態に限定されるものではなく、種々の変形が可能である。例えば、第1乃至5の実施形態で示した構成と実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。
例えば、各実施の形態における画素の構成等は、その一例であって、これに限定されるものではなく、実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。
また、以上の説明においては発光素子として有機EL素子を用いることとしたが、これに限らず、本発明の実施の形態に係る画像表示装置は、例えば無機EL素子やFED(Field-Emission Device)など、各種の発光素子を用いた画像表示装置であってよい。
100 表示装置、110 上フレーム、120 下フレーム、130 フレキシブル基板、140 回路基板、200 TFT基板、201 画素駆動部、202 信号電圧生成部、211 画素走査線、212、532 発光制御線、213 電位線、214 リセット線、220 画素、302、304 pMOSスイッチ、303、523 駆動TFT、305、307、308、415、522、524、525、526、527、528 nMOSスイッチ、306 保持容量、440 TV画像表示装置、442 無線インターフェース回路、443 I/O回路、444 マイクロプロセッサ、446 表示装置コントローラ、447 フレームメモリ、448 データバス、449 電源、602、605 スイッチ、609 信号線、611、613 TFTスイッチ。
Claims (16)
- それぞれ発光素子を有するとともに、マトリクス状に配列された複数の画素と、
階調値に応じた映像信号電圧を前記各画素に供給する信号線と、
前記各発光素子に発光電力を供給する電源線と、
前記各画素に所定の電圧を供給する所定電圧供給線と、を有する表示装置であって、
前記各画素は、更に、
前記発光素子の駆動電流を制御するための電界効果トランジスタと、
前記電界効果トランジスタのソースと前記発光素子のアノード端子との間に設けられた第1のスイッチと、
前記電界効果トランジスタのソースと前記信号線との間に設けられた第2のスイッチと、
前記電界効果トランジスタのドレインと前記電源線との間に設けられた第3のスイッチと、
前記電界効果トランジスタのドレインとゲートとの間に設けられた第4のスイッチと、
前記電界効果トランジスタのゲートと前記発光素子のアノード端子との間に設けられた容量と、
前記発光素子のアノード端子と前記所定電圧供給線との間に設けられた第5のスイッチと、
を有することを特徴とする表示装置。 - 前記電界効果トランジスタは、nMOSトランジスタであることを特徴とする請求項1記載の表示装置。
- 前記第1乃至第5のスイッチは、それぞれ、nMOSトランジスタまたはpMOSトランジスタであることを特徴とする請求項1記載の表示装置。
- 前記第1乃至第5のスイッチは、全てnMOSトランジスタであることを特徴とする請求項3記載の表示装置。
- 前記第2のスイッチと前記第3のスイッチは、共通の走査線に接続されることを特徴とする請求項1に記載の表示装置。
- 前記第1のスイッチと前記第2のスイッチは、共通の走査線に接続されることを特徴とする請求項1に記載の表示装置。
- 前記第1のスイッチと前記第5のスイッチ、及び第前記4のスイッチは、共通の走査線に接続されることを特徴とする請求項1に記載の表示装置。
- 前記第1のスイッチと、隣接する画素に含まれる第4のスイッチは、共通の走査線に接続されることを特徴とする請求項1に記載の表示装置。
- 前記第5のスイッチ及び前記第4のスイッチは、共通の走査線に接続されることを特徴とする請求項1に記載の表示装置。
- 前記所定電圧供給線は、前記第1のスイッチの走査線であることを特徴とする請求項1に記載の表示装置。
- 前記発光素子は有機発光ダイオードであることを特徴とする請求項1に記載の表示装置。
- 前記電界効果トランジスタは、TFTであることを特徴とする請求項1に記載の表示装置。
- 前記TFTは、多結晶Si半導体デバイスであることを特徴とする請求項12に記載の表示装置。
- 前記TFTは、微結晶Si半導体デバイスであることを特徴とする請求項12に記載の表示装置。
- 前記TFTは、アモルファス半導体デバイスであることを特徴とする請求項12に記載の表示装置。
- 前記TFTは、酸化物半導体デバイスであることを特徴とする請求項12に記載の表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010188584A JP2012047894A (ja) | 2010-08-25 | 2010-08-25 | 表示装置 |
US13/207,951 US20120050252A1 (en) | 2010-08-25 | 2011-08-11 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010188584A JP2012047894A (ja) | 2010-08-25 | 2010-08-25 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012047894A true JP2012047894A (ja) | 2012-03-08 |
Family
ID=45696544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010188584A Pending JP2012047894A (ja) | 2010-08-25 | 2010-08-25 | 表示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20120050252A1 (ja) |
JP (1) | JP2012047894A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012252329A (ja) * | 2011-05-11 | 2012-12-20 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示装置およびその駆動方法 |
JP2013033228A (ja) * | 2011-06-30 | 2013-02-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2015049385A (ja) * | 2013-09-02 | 2015-03-16 | 株式会社ジャパンディスプレイ | 駆動回路、表示装置、及び駆動方法 |
WO2021070368A1 (ja) * | 2019-10-11 | 2021-04-15 | シャープ株式会社 | 表示装置 |
WO2021152823A1 (ja) * | 2020-01-31 | 2021-08-05 | シャープ株式会社 | 画素回路、表示装置、および、その駆動方法 |
JP2023504696A (ja) * | 2019-12-23 | 2023-02-06 | アップル インコーポレイテッド | 画素内補償及び酸化物駆動トランジスタを有する電子ディスプレイ |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115512631A (zh) * | 2021-06-22 | 2022-12-23 | 荣耀终端有限公司 | 像素驱动电路及其驱动方法、显示面板及终端设备 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101142994B1 (ko) * | 2004-05-20 | 2012-05-08 | 삼성전자주식회사 | 표시 장치 및 그 구동 방법 |
US7852299B2 (en) * | 2006-03-31 | 2010-12-14 | Canon Kabushiki Kaisha | Active-matrix device |
-
2010
- 2010-08-25 JP JP2010188584A patent/JP2012047894A/ja active Pending
-
2011
- 2011-08-11 US US13/207,951 patent/US20120050252A1/en not_active Abandoned
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012252329A (ja) * | 2011-05-11 | 2012-12-20 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示装置およびその駆動方法 |
JP2016118807A (ja) * | 2011-05-11 | 2016-06-30 | 株式会社半導体エネルギー研究所 | 表示装置及び半導体装置 |
JP2013033228A (ja) * | 2011-06-30 | 2013-02-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US9508759B2 (en) | 2011-06-30 | 2016-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
USRE48576E1 (en) | 2011-06-30 | 2021-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
JP2015049385A (ja) * | 2013-09-02 | 2015-03-16 | 株式会社ジャパンディスプレイ | 駆動回路、表示装置、及び駆動方法 |
WO2021070368A1 (ja) * | 2019-10-11 | 2021-04-15 | シャープ株式会社 | 表示装置 |
JP2023504696A (ja) * | 2019-12-23 | 2023-02-06 | アップル インコーポレイテッド | 画素内補償及び酸化物駆動トランジスタを有する電子ディスプレイ |
WO2021152823A1 (ja) * | 2020-01-31 | 2021-08-05 | シャープ株式会社 | 画素回路、表示装置、および、その駆動方法 |
US11922875B2 (en) | 2020-01-31 | 2024-03-05 | Shar Kabushiki Kaisha | Pixel circuit, display device, and drive method therefor |
Also Published As
Publication number | Publication date |
---|---|
US20120050252A1 (en) | 2012-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3367373B1 (en) | Pixel and organic light emitting display device having the pixel | |
KR102559087B1 (ko) | 유기 발광 다이오드 디스플레이 장치 | |
JP6074585B2 (ja) | 表示装置および電子機器、ならびに表示パネルの駆動方法 | |
US10692440B2 (en) | Pixel and organic light emitting display device including the same | |
CN110176213A (zh) | 像素电路及其驱动方法、显示面板 | |
JP2017120409A (ja) | 有機発光表示装置、有機発光表示パネル、有機発光表示装置の映像駆動方法、並びに有機発光表示装置の有機発光ダイオード劣化センシング駆動方法 | |
KR20210083644A (ko) | 유기발광 표시장치 및 그 구동방법 | |
KR102653575B1 (ko) | 표시 장치 | |
KR20210073188A (ko) | 화소 구동 회로를 포함한 전계발광 표시장치 | |
KR20210077087A (ko) | 발광 구동부 및 이를 포함하는 표시장치 | |
JP2012047894A (ja) | 表示装置 | |
US11282459B2 (en) | Display apparatus and method of driving display panel using the same | |
KR20090132859A (ko) | 표시 장치 및 그 구동 방법 | |
CN102376244A (zh) | 显示设备以及显示设备的像素驱动方法 | |
US20230351967A1 (en) | Display device | |
KR102604731B1 (ko) | 표시 장치 | |
KR102625440B1 (ko) | 표시패널과 이를 이용한 전계 발광 표시장치 | |
JP5891493B2 (ja) | 表示パネルおよびその駆動方法、表示装置ならびに電子機器 | |
KR20230099171A (ko) | 화소 회로 및 이를 포함하는 표시 장치 | |
JP2010145709A (ja) | 画像表示装置 | |
KR101009641B1 (ko) | 표시 장치 및 그 구동 방법, 표시 장치의 구동 장치 | |
KR102618390B1 (ko) | 표시장치와 그 구동 방법 | |
US11929025B2 (en) | Display device comprising pixel driving circuit | |
KR102683915B1 (ko) | 발광표시장치 및 이의 구동방법 | |
US11929026B2 (en) | Display device comprising pixel driving circuit |