WO2021152823A1

WO2021152823A1 - 画素回路、表示装置、および、その駆動方法

Info

Publication number: WO2021152823A1
Application number: PCT/JP2020/003682
Authority: WO
Inventors: 耕平田中
Original assignee: シャープ株式会社
Priority date: 2020-01-31
Filing date: 2020-01-31
Publication date: 2021-08-05
Also published as: US20230034225A1; US11922875B2

Abstract

本願は、休止駆動が行われる場合にデータ側のみならず走査側の駆動回路の消費電力も十分に低減しつつフリッカの視認されない良好な表示を行える表示装置を開示する。駆動トランジスタＭ１の他に発光制御トランジスタＭ５，Ｍ６を含む画素回路に、発光制御線Ｅｉの電圧が発光制御トランジスタＭ５，Ｍ６をオフ状態とするレベルであるときに当該発光制御線Ｅｉの電圧に基づきオン状態となって有機ＥＬ素子ＯＬを初期化するスイッチング素子が含まれている。例えば幾つかの実施形態では、有機ＥＬ素子ＯＬのアノード電極が当該スイッチング素子としてのＮチャネル型トランジスタＭ７を介して初期化電圧線Ｖｉｎｉに接続され、そのトランジスタＭ７のゲート端子に上記発光制御線Ｅｉが接続されている。当該画素回路では、そのトランジスタＭ７以外のトランジスタＭ１，Ｍ５，Ｍ６等は全てＰチャネル型とされている。

Description

画素回路、表示装置、および、その駆動方法

　本発明は表示装置に関し、より詳しくは、有機ＥＬ（Electro Luminescence）素子等の電流で駆動される表示素子を備えた電流駆動型の表示装置における画素回路、当該表示装置、および、その駆動方法に関する。

　近年、有機ＥＬ素子（有機発光ダイオード（Organic Light Emitting Diode: ＯＬＥＤ）とも呼ばれる）を含む画素回路を備えた有機ＥＬ表示装置が実用化されている。有機ＥＬ表示装置の画素回路は、有機ＥＬ素子に加えて、駆動トランジスタや、書込制御トランジスタ、保持キャパシタ等を含んでいる。駆動トランジスタや書込制御トランジスタには、薄膜トランジスタ（Thin Film Transistor）が使用され、駆動トランジスタの制御端子としてのゲート端子に保持キャパシタが接続され、この保持キャパシタには、駆動回路からデータ信号線を介して、表示すべき画像を表す映像信号に応じた電圧（より詳しくは、当該画素回路で形成すべき画素の階調値を示す電圧）がデータ電圧として与えられる。有機ＥＬ素子は、それに流れる電流に応じた輝度で発光する自発光型表示素子である。駆動トランジスタは、有機ＥＬ素子と直列に設けられ、保持キャパシタに保持される電圧にしたがって、有機ＥＬ素子に流れる電流を制御する。

　一方、低消費電力の表示装置として、休止駆動（間欠駆動または低周波駆動とも呼ばれる）を行う表示装置が知られている。休止駆動とは、同じ画像を続けて表示するときに駆動期間（リフレッシュ期間）と休止期間（非リフレッシュ期間）を設け、駆動期間では駆動回路を動作させ、休止期間では駆動回路の動作を停止させる駆動方法である。休止駆動は、画素回路内のトランジスタのオフリーク特性が良い（オフリーク電流が小さい）場合に適用できる。休止駆動を行う表示装置は、例えば、特許文献１に記載されている。

日本国特開２００４－７８１２４号公報米国特許出願公開第２０１９／００５７６４６号

　有機ＥＬ表示装置における画素回路は、通常、それにデータ電圧を書き込む期間において有機ＥＬ素子を消灯させるための発光制御トランジスタを含んでいる。各画素回路において、発光制御トランジスタにより有機ＥＬ素子が消灯状態となっている非発光期間では、データ電圧の書き込みに加えて、当該有機ＥＬ素子の寄生容量における蓄積電荷を放電させることにより当該有機ＥＬ素子が初期化される（以下、この初期化を「ＯＬＥＤ初期化」という）。なお、ＯＬＥＤ初期化は、当該有機ＥＬ素子のアノード電極の電圧（以下「アノード電圧」という）を初期化することになるので、「アノード初期化」または「アノードリセット」とも呼ばれる。

　有機ＥＬ表示装置において休止駆動を行う場合、各画素回路における有機ＥＬ素子は、駆動期間では、フレーム期間毎に設けられる非発光期間に発光制御トランジスタにより消灯状態とされＯＬＥＤ初期化が行われるが、休止期間では、駆動回路の動作が停止するので、その前の駆動期間において書き込まれたデータ電圧に応じた輝度で発光を続ける。一般に、休止期間は駆動期間に比べ格段に長く（例えば、駆動期間は１または数フレーム期間から構成され、休止期間は数十フレーム期間から構成される）、休止駆動方式の有機ＥＬ表示装置では動作中に、そのような駆動期間と休止期間とが交互に現れる。このため、このような休止駆動を行う場合には、駆動期間における有機ＥＬ素子の消灯がフリッカとして視認されることになる。

　これに対し特許文献２には、休止駆動（低周波駆動）を行う場合に視認されるフリッカを解消すべく、駆動期間（データリフレッシュ期間Ｔ＿ｒｅｆｒｅｃｈ）での有機ＥＬ素子（発光ダイオード304）の消灯による輝度低下に加えて、休止期間（拡張ブランキング期間Ｔ＿ｂｌａｎｋ）においても適切な頻度で輝度低下が生じるように構成された画素回路とその駆動方法が記載されている（段落［００４９］～［００５２］、図８Ａ，８Ｂ，９Ａ，９Ｂ参照）。しかし、この構成では、画素回路（表示画素２２）を駆動するために２種類の走査信号Ｓｃａｎ１，Ｓｃａｎ２および２種類の発光制御信号ＥＭ１，ＥＭ２が使用され、休止期間においても、走査信号Ｓｃａｎ２と発光制御信号ＥＭ２を変化させることで適切な頻度で輝度を低下させる。このため、休止期間中においても、これらの走査信号Ｓｃａｎ２および発光制御信号ＥＭ２を生成するために走査側の駆動回路を動作させる必要があり、十分に消費電力を低減することができない。

　そこで、有機ＥＬ表示装置のような電流駆動型の表示装置において休止駆動を行う場合にデータ側のみならず走査側の駆動回路の消費電力も十分に低減しつつフリッカの視認されない良好な表示を行えるようにすることが望まれる。

　本発明の幾つかの実施形態に係る画素回路は、複数のデータ信号線と、前記複数のデータ信号線に交差する複数の走査信号線と、前記複数の走査信号線に沿って配設された複数の発光制御線とを含む表示部を有する表示装置において、前記複数のデータ信号線のいずれかに対応し、かつ、前記複数の走査信号線のいずれかに対応し、かつ、前記複数の発光制御線のいずれかに対応するように設けられた画素回路であって、
　電流によって駆動される表示素子と、
　保持キャパシタと、
　前記保持キャパシタに保持されるデータ電圧に応じて前記表示素子に流れる電流を制御する駆動トランジスタと、
　対応する走査信号線に接続された制御端子を有する書込制御スイッチング素子と、
　対応する発光制御線に接続された制御端子を有し前記表示素子と直列に接続された少なくとも１つの発光制御スイッチング素子と、
　前記表示素子を初期化する初期化回路と
を備え、
　前記初期化回路は、表示素子初期化スイッチング素子を含み、前記対応する発光制御線の電圧が前記発光制御スイッチング素子をオフ状態とするレベルであるときに、前記対応する発光制御線の電圧に基づき、前記表示素子を初期化するための初期化電圧が前記表示素子初期化スイッチング素子を介して前記表示素子に与えられるように構成されている。

　本発明の他の幾つかの実施形態に係る表示装置は、複数のデータ信号線と、前記複数のデータ信号線に交差する複数の走査信号線と、前記複数の走査信号線に沿って配設された複数の発光制御線とを含む表示部を有する表示装置であって、
　それぞれが前記複数のデータ信号線のいずれかに対応し、かつ、前記複数の走査信号線のいずれかに対応し、かつ、前記複数の発光制御線のいずれかに対応するように、前記複数のデータ信号線および前記複数の走査信号線に沿って前記表示部に配設された複数の画素回路と、
　前記複数の画素回路に書き込むべきデータ電圧を示す複数のデータ信号を生成して前記複数のデータ信号線に印加するデータ側駆動回路と、
　前記複数の走査信号線を選択的に駆動するとともに前記複数の発光制御線を選択的に非活性化する走査側駆動回路と、
　前記複数の走査信号線の選択的な駆動により前記複数の画素回路にデータ電圧を書き込むリフレッシュフレーム期間からなる駆動期間と前記複数の走査信号線を非選択状態として前記複数の画素回路へのデータ電圧の書き込みを停止する非リフレッシュフレーム期間からなる休止期間とが交互に現れるように、前記データ側駆動回路および前記走査側駆動回路を制御する表示制御回路と
を備え、
　各画素回路は、電流によって駆動される表示素子と、保持キャパシタと、前記保持キャパシタに保持されるデータ電圧に応じて前記表示素子に流れる電流を制御する駆動トランジスタと、対応する走査信号線に接続された制御端子を有する書込制御スイッチング素子と、対応する発光制御線に接続された制御端子を有し前記表示素子と直列に接続された少なくとも１つの発光制御スイッチング素子と、前記表示素子を初期化する初期化回路とを含み、
　前記初期化回路は、表示素子初期化スイッチング素子を含み、前記対応する発光制御線の電圧が前記発光制御スイッチング素子をオフ状態とするレベルであるときに、前記対応する発光制御線の電圧に基づき、前記表示素子を初期化するための初期化電圧が前記表示素子初期化スイッチング素子を介して前記表示素子に与えられるように構成されており、
　前記表示制御回路は、
　　前記駆動期間では、前記データ側駆動回路が前記複数のデータ信号を生成して前記複数のデータ信号線に印加し、前記走査側駆動回路が前記複数の走査信号線を選択的に駆動するとともに前記複数の発光制御線を選択的に非活性化するように、前記データ側駆動回路および前記走査側駆動回路を制御し、
　　前記休止期間では、前記データ側駆動回路が前記複数のデータ信号の前記複数のデータ信号線への印加を停止し、前記走査側駆動回路が前記複数の走査信号線の駆動を停止し前記複数の発光制御線を選択的に非活性化するように、前記データ側駆動回路および前記走査側駆動回路を制御する。

　本発明の更に他の幾つかの実施形態に係る駆動方法は、複数のデータ信号線と、前記複数のデータ信号線に交差する複数の走査信号線と、前記複数の走査信号線に沿って配設された複数の発光制御線とを含む表示部を有する表示装置の駆動方法であって、
　前記表示装置は、それぞれが前記複数のデータ信号線のいずれかに対応し、かつ、前記複数の走査信号線のいずれかに対応し、かつ、前記複数の発光制御線のいずれかに対応するように、前記複数のデータ信号線および前記複数の走査信号線に沿って前記表示部に配設された複数の画素回路を備え、
　各画素回路は、電流によって駆動される表示素子と、保持キャパシタと、前記保持キャパシタに保持されるデータ電圧に応じて前記表示素子に流れる電流を制御する駆動トランジスタと、対応する走査信号線に接続された制御端子を有する書込制御スイッチング素子と、対応する発光制御線に接続された制御端子を有し前記表示素子と直列に接続された少なくとも１つの発光制御スイッチング素子と、前記表示素子を初期化する初期化回路とを含み、
　前記初期化回路は、表示素子初期化スイッチング素子を含み、前記対応する発光制御線の電圧が前記発光制御スイッチング素子をオフ状態とするレベルであるときに、前記対応する発光制御線の電圧に基づき、前記表示素子を初期化するための初期化電圧が前記表示素子初期化スイッチング素子を介して前記表示素子に与えられるように構成されており、
　前記駆動方法は、前記複数の走査信号線の選択的な駆動により前記複数の画素回路にデータ電圧を書き込むリフレッシュフレーム期間からなる駆動期間と前記複数の走査信号線を非選択状態として前記複数の画素回路へのデータ電圧の書き込みを停止する非リフレッシュフレーム期間からなる休止期間とが交互に現れるように、前記複数のデータ信号線および前記複数の走査信号線を駆動する休止駆動ステップを備え、
　前記休止駆動ステップは、
　　前記駆動期間において、前記複数の画素回路に書き込むべきデータ電圧を示す複数のデータ信号を生成して前記複数のデータ信号線に印加し、前記複数の走査信号線を選択的に駆動するとともに前記複数の発光制御線を選択的に非活性化するステップと、
　　前記休止期間において、前記複数のデータ信号の前記複数のデータ信号線への印加を停止するとともに前記複数の走査信号線の駆動を停止し、前記複数の発光制御線を選択的に非活性化するステップとを含む。

　本発明の上記幾つかの実施形態によれば、複数のデータ信号線と、当該複数のデータ信号線に交差する複数の走査信号線と、当該複数の走査信号線に沿って配設された複数の発光制御線とを含む表示部を有する表示装置において、上記複数のデータ信号線のいずれかに対応し、かつ、上記複数の走査信号線のいずれかに対応し、かつ、上記複数の発光制御線のいずれかに対応するように設けられた画素回路では、それに対応する発光制御線の電圧が発光制御スイッチング素子をオフ状態とするレベルであるときに、当該対応する発光制御線の電圧に基づき、表示素子を初期化するための初期化電圧が表示素子初期化スイッチング素子を介して当該表示素子に与えられる。このため、本発明の上記他の幾つかの実施形態に係る表示装置のように、このような画素回路が使用されている表示装置では、リフレッシュフレーム期間からなる駆動期間と非リフレッシュフレーム期間からなる休止期間とが交互に現れるように表示部を駆動する休止駆動が行われる場合に、休止期間において、上記複数のデータ信号線への複数のデータ信号の印加が停止され且つ上記複数の走査信号線の駆動が停止されるとともに、上記複数の発光制御線が選択的に非活性化されることより、駆動期間（リフレッシュフレーム期間）および休止期間（非リフレッシュフレーム期間）のいずれにおいても、上記複数の発光制御線の選択的な非活性化に応じて、当該画素回路において発光制御スイッチング素子がオフ状態となるとともに表示素子が初期化電圧を供給されて消灯状態となる。したがって、駆動期間か休止期間かに拘わらず、当該画素回路内の表示素子は、同じ形状の輝度波形に従って高い頻度で消灯動作を行う。その結果、休止駆動を行う場合であっても、当該画素回路内の表示素子の消灯動作によるフリッカが視認されないようになる。しかも、当該消灯動作は発光制御線により制御され、休止期間では上記複数の走査信号線の駆動を完全に停止することができる。このため、休止駆動を行う場合にデータ側のみならず走査側の駆動回路の消費電力も十分に低減しつつフリッカの視認されない良好な表示を行うことが可能となる。

第１の実施形態に係る表示装置の全体構成を示すブロック図である。従来の有機ＥＬ表示装置（従来例）における画素回路の構成を示す回路図である。上記従来例の休止駆動モードでの駆動方法を説明するための信号波形図である。上記従来例の駆動期間における画素回路の制御電圧初期化動作を説明するための回路図（Ａ）、当該画素回路のＯＬＥＤ初期化動作およびデータ書込動作を説明するための回路図（Ｂ）、ならびに、当該画素回路の点灯動作を説明するための回路図（Ｃ）である。上記従来例を改良した有機ＥＬ表示装置（改良例）における休止駆動モードでの駆動方法を説明するための信号波形図である。上記従来例および上記改良例のリフレッシュフレーム期間での消灯動作を説明するための詳細な信号波形図である。上記改良例の非リフレッシュフレーム期間での消灯動作を説明するための詳細な信号波形図である。上記改良例の休止期間における画素回路の消灯動作を説明するための回路図（Ａ）および当該画素回路の点灯動作を説明するための回路図（Ｂ）である。上記第１の実施形態における画素回路の構成を示す回路図である。上記第１の実施形態の休止駆動モードでの駆動方法を説明するための信号波形図である。上記第１の実施形態の駆動期間における画素回路の制御電圧初期化動作を説明するための回路図（Ａ）、当該画素回路のデータ書込動作を説明するための回路図（Ｂ）、ならびに、当該画素回路の点灯動作を説明するための回路図（Ｃ）である。上記第１の実施形態の休止期間における画素回路の消灯動作を説明するための回路図（Ａ）および当該画素回路の点灯動作を説明するための回路図（Ｂ）である。上記第１の実施形態のリフレッシュフレーム期間および非リフレッシュフレーム期間における消灯動作を説明するための詳細な信号波形図である。第２の実施形態に係る有機ＥＬ表示装置おける画素回路の構成を示す回路図である。上記第２の実施形態における走査信号線を駆動するための構成を説明するための図である。上記第２の実施形態の休止駆動モードでの駆動方法を説明するための信号波形図である。第３の実施形態に係る有機ＥＬ表示装置おける画素回路の構成を示す回路図である。上記第３の実施形態における発光制御線を駆動するための構成例を示す回路図である。上記第３の実施形態の休止駆動モードでの駆動方法を説明するための信号波形図である。第４の実施形態に係る有機ＥＬ表示装置おける画素回路の構成を示す回路図である。上記第４の実施形態の休止駆動モードでの駆動方法を説明するための信号波形図である。上記第４の実施形態の駆動期間における画素回路の制御電圧初期化動作を説明するための回路図（Ａ）、当該画素回路のデータ書込動作を説明するための回路図（Ｂ）、ならびに、当該画素回路の点灯動作を説明するための回路図（Ｃ）である。上記第４の実施形態の休止期間における画素回路の消灯動作を説明するための回路図（Ａ）および当該画素回路の点灯動作を説明するための回路図（Ｂ）である。上記改良例の他の形態における消灯動作を説明するための波形図である。上記各実施形態の変形例における消灯動作を説明するための波形図である。

　以下、添付図面を参照しつつ実施形態について説明する。なお、以下で言及する各トランジスタにおいて、ゲート端子は制御端子に相当し、ドレイン端子およびソース端子の一方は第１導通端子に相当し、他方は第２導通端子に相当する。また、以下の各実施形態におけるＰチャネル型トランジスタおよびＮチャネル型トランジスタのうち、一方は第１導電型のトランジスタに相当し、他方は第２導電型のトランジスタに相当する。さらに、以下の各実施形態におけるトランジスタは例えば薄膜トランジスタであるが、本発明はこれに限定されない。さらにまた、本明細書における「接続」とは、特に断らない限り「電気的接続」を意味し、本発明の要旨を逸脱しない範囲において、直接的な接続を意味する場合のみならず、他の素子を介した間接的な接続を意味する場合も含むものとする。

＜１．第１の実施形態＞
＜１．１　全体構成＞
　図１は、第１の実施形態に係る有機ＥＬ表示装置１０の全体構成を示すブロック図である。この表示装置１０は、内部補償を行う有機ＥＬ表示装置である。すなわち、この表示装置１０において、各画素回路は、その内部の駆動トランジスタの閾値電圧のばらつきや変動を補償する機能を有している。また、この表示装置１０は、通常駆動モードと休止駆動モードとの２つの動作モードを有している。すなわち表示装置１０は、通常駆動モードでは、表示部の画像データ（各画素回路内のデータ電圧）を書き換えるリフレッシュフレーム期間Ｔｒｆが連続するように動作し、休止駆動モードでは、リフレッシュフレーム期間Ｔｒｆのみからなる駆動期間ＴＤと表示部の画像データ（各画素回路内のデータ電圧）の書き換えを停止する複数の非リフレッシュフレーム期間Ｔｎｒｆからなる休止期間ＴＰとが、交互に現れるように動作する（後述の図３等参照）。

　図１に示すように、この表示装置１０は、表示部１１、表示制御回路２０、データ側駆動回路３０、走査側駆動回路４０、および、電源回路５０を備えている。データ側駆動回路はデータ信号線駆動回路（「データドライバ」とも呼ばれる）として機能する。走査側駆動回路４０は、走査信号線駆動回路（「ゲートドライバ」とも呼ばれる）および発光制御回路（「エミッションドライバ」とも呼ばれる）として機能する。図１に示す構成ではこれら走査側の２つの回路が１つの走査側駆動回路４０として実現されているが、これら２つの回路が適宜分離された構成であってもよく、また、これら２つの回路が表示部１１の一方側と他方側に分離されて配置される構成であってもよい。また、走査側駆動回路およびデータ信号線駆動回路の少なくとも一部が表示部１１と一体的に形成されていてもよい。これらの点は、後述の他の実施形態や変形例においても同様である。電源回路５０は、表示部１１に供給すべき後述のハイレベル電源電圧ＥＬＶＤＤ、ローレベル電源電圧ＥＬＶＳＳ、および初期化電圧Ｖｉｎｉと、表示制御回路２０、データ側駆動回路３０、および走査側駆動回路４０に供給すべき電源電圧（不図示）とを生成する。

　表示部１１には、ｍ本（ｍは２以上の整数）のデータ信号線Ｄ１～Ｄｍと、これらに交差するｎ＋１本（ｎは２以上の整数）の走査信号線Ｇ０～Ｇｎとが配設されており、ｎ本の走査信号線Ｇ１～Ｇｎにそれぞれ沿ってｎ本の発光制御線（エミッションライン）Ｅ１～Ｅｎが配設されている。また、表示部１１には、ｍ本のデータ信号線Ｄ１～Ｄｍおよびｎ本の走査信号線Ｇ１～Ｇｎに沿ってマトリクス状に配置されたｍ×ｎ個の画素回路１５が設けられており、各画素回路１５は、ｍ本のデータ信号線Ｄ１～Ｄｍのいずれか１つに対応するとともにｎ本の走査信号線Ｇ１～Ｇｎのいずれか１つに対応する（以下、各画素回路１５を区別する場合には、ｉ番目の走査信号線Ｇｉおよびｊ番目のデータ信号線Ｄｊに対応する画素回路を「ｉ行ｊ列目の画素回路」ともいい、符号“Ｐｉｘ（ｉ，ｊ）”で示す）。ｎ本の発光制御線Ｅ１～Ｅｎはｎ本の走査信号線Ｇ１～Ｇｎにそれぞれ対応する。したがって各画素回路１５は、ｎ本の発光制御線Ｅ１～Ｅｎのいずれか１つにも対応する。

　また表示部１１には、各画素回路１５に共通の図示しない電源線が配設されている。すなわち、後述の有機ＥＬ素子を駆動するためのハイレベル電源電圧ＥＬＶＤＤを供給するための第１電源線（以下「ハイレベル電源線」といい、ハイレベル電源電圧と同じく符号“ＥＬＶＤＤ”で示す）、および、有機ＥＬ素子を駆動するためのローレベル電源電圧ＥＬＶＳＳを供給するための第２電源線（以下「ローレベル電源線」といい、ローレベル電源電圧と同じく符号“ＥＬＶＳＳ”で示す）が配設されている。より詳しくは、ローレベル電源線ＥＬＶＳＳは複数の画素回路１５に共通する陰極である。さらに表示部１１には、各画素回路１５の初期化のためのリセット動作（「初期化動作」ともいう）に使用する初期化電圧Ｖｉｎｉを供給するための図示しない初期化電圧線（初期化電圧と同じく符号“Ｖｉｎｉ”で示す）も配設されている。ハイレベル電源電圧ＥＬＶＤＤ、ローレベル電源電圧ＥＬＶＳＳ、および初期化電圧Ｖｉｎｉは、電源回路５０から供給される。

　表示制御回路２０は、表示すべき画像を表す画像情報および画像表示のためのタイミング制御情報を含む入力信号Ｓｉｎを表示装置１０の外部から受け取り、この入力信号Ｓｉｎに基づきデータ側制御信号Ｓｃｄおよび走査側制御信号Ｓｃｓを生成し、データ側制御信号Ｓｃｄをデータ側駆動回路３０に、走査側制御信号Ｓｃｓを走査側駆動回路４０にそれぞれ出力する。

　データ側駆動回路３０は、表示制御回路２０からのデータ側制御信号Ｓｃｄに基づきデータ信号線Ｄ１～Ｄｍを駆動する。すなわちデータ側駆動回路３０は、データ側制御信号Ｓｃｄに基づき、表示すべき画像を表すｍ個のデータ信号Ｄ（１）～Ｄ（ｍ）を並列に出力してデータ信号線Ｄ１～Ｄｍにそれぞれ印加する。

　走査側駆動回路４０は、表示制御回路２０からの走査側制御信号Ｓｃｓに基づき、走査信号線Ｇ０～Ｇｎを駆動する走査信号線駆動回路、および、発光制御線Ｅ１～Ｅｎを駆動する発光制御回路として機能する。

　より詳細には、走査側駆動回路４０は、リフレッシュフレーム期間Ｔｒｆでは、走査信号線駆動回路として、走査側制御信号Ｓｃｓに基づき、走査信号線Ｇ０～Ｇｎを１水平期間に対応する所定期間ずつ順次に選択し、選択した走査信号線Ｇｋに対してアクティブな信号（ローレベル電圧）を印加し、かつ、非選択の走査信号線には非アクティブな信号（ハイレベル電圧）を印加する。これにより、選択された走査信号線Ｇｋ（１≦ｋ≦ｎ）に対応したｍ個の画素回路Ｐｉｘ（ｋ，１）～Ｐｉｘ（ｋ，ｍ）が一括して選択される。その結果、当該走査信号線Ｇｋの選択期間（以下「第ｋ走査選択期間」という）において、データ側駆動回路３０からデータ信号線Ｄ１～Ｄｍに印加されたｍ個のデータ信号Ｄ（１）～Ｄ（ｍ）の電圧（以下では、これらの電圧を区別せずに単に「データ電圧」と呼ぶことがある）が画素データとして、画素回路Ｐｉｘ（ｋ，１）～Ｐｉｘ（ｋ，ｍ）にそれぞれ書き込まれる。

　また走査側駆動回路４０は、リフレッシュフレーム期間Ｔｒｆにおいて、発光制御線Ｅ１～Ｅｎを、それらが走査信号線Ｇ１～Ｇｎの上記駆動に連動して選択的に非活性化されるように駆動する。すなわち、走査側駆動回路４０は、発光制御回路として、走査側制御信号Ｓｃｓに基づき、ｉ番目の発光制御線Ｅｉに対し、第ｉ水平期間を含む所定期間では非発光を示す発光制御信号（ハイレベル電圧）を印加し、それ以外の期間では発光を示す発光制御信号（ローレベル電圧）を印加する（ｉ＝１～ｎ）。ｉ番目の走査信号線Ｇｉに対応する画素回路（以下「ｉ行目の画素回路」ともいう）Ｐｉｘ（ｉ，１）～Ｐｉｘ（ｉ，ｍ）内の有機ＥＬ素子は、発光制御線Ｅｉの電圧がローレベル（活性化状態）である間、ｉ行目の画素回路Ｐｉｘ（ｉ，１）～Ｐｉｘ（ｉ，ｍ）にそれぞれ書き込まれたデータ電圧に応じた輝度で発光する。

＜１．２　概略動作＞
　次に、本実施形態に係る表示装置１０の概略動作について説明する。既述のようにこの表示装置１０は、通常駆動モードと休止駆動モードとの２つの動作モードを有している。通常駆動モードでは、１フレーム期間において走査信号線Ｇ０～Ｇ１を順次選択して表示部１１（の画素回路Ｐｉｘ（１，１）～Ｐｉｘ（ｎ，ｍ））に画像データを書き込むリフレッシュフレーム期間（以下「ＲＦフレーム期間」ともいう）Ｔｒｆが繰り返される。これに対し、休止駆動モードでは、後述の図１０に示すように、そのようなＲＦフレーム期間Ｔｒｆのみからなる駆動期間ＴＤと、走査信号線Ｇ０～Ｇ１を非選択状態に維持して表示部１１への画像データの書き込みを停止する複数の非リフレッシュフレーム期間（以下「ＮＲＦフレーム」期間ともいう）Ｔｎｒｆからなる休止期間ＴＰとが交互に繰り返される。休止駆動モードでは、休止期間ＴＰにおいて走査側およびデータ側駆動回路が停止し直前の駆動期間ＴＤ（ＲＦフレーム期間Ｔｒｆ）に書き込まれた画像データによる表示が継続する。このため休止駆動モードは、静止画を表示する場合において表示装置の消費電力の削減に有効である。なお図１０の例では、駆動期間ＴＤは１つのＲＦフレーム期間Ｔｒｆのみから構成されるが、２つ以上のＲＦフレーム期間Ｔｒｆから構成されていてもよい。

　外部からの入力信号Ｓｉｎには、上記のような通常駆動モードと休止駆動モードのうちいずれの動作モードで表示部１１を駆動するかを示す動作モード信号Ｓｍが含まれている。この動作モード信号Ｓｍは、走査側制御信号Ｓｃｓの一部として走査側駆動回路４０に与えられるともに、データ側制御信号Ｓｃｄの一部としてデータ側駆動回路３０に与えられる。走査側駆動回路４０は、この動作モード信号Ｓｍで示される動作モードに応じて走査信号線Ｇ０～Ｇｎおよび発光制御線Ｅ１～Ｅｎを駆動し、データ側駆動回路３０は、この動作モード信号Ｓｍで示される動作モードに応じてデータ信号線Ｄ１～Ｄｎを駆動する。なお、本願の課題は通常駆動モードとは関係しないので、以下では、表示装置１０またはその画素回路の動作については、休止駆動モードにおける動作を中心に説明する（以下に述べる他の実施形態においても同様）。

　本実施形態では、各画素回路Ｐｉｘ（ｉ，ｊ）につき、それに対応する走査信号線Ｇｉが選択状態のときにデータ書込動作が行われ、その走査信号線Ｇｉの直前の走査信号線Ｇi-1が選択状態のときリセット動作が行われ、各画素回路Ｐｉｘ（ｉ，ｊ）がそのデータ書込動作およびリセット動作が行われる期間において非発光状態となるように発光制御線Ｅｉが駆動される（ｉ＝１～Ｎ）。すなわち、図３に示すようにＲＦフレーム期間Ｔｒｆ期間では、発光制御線Ｅ１～Ｅｎは、走査信号線Ｇ０～Ｇｎの駆動に連動するように、２以上の水平期間ずつ（図１０の例では３水平期間ずつ）順次に活性化状態となる。なお後述のように、本実施形態における画素回路Ｐｉｘ（ｉ，ｊ）では、第１および第２発光制御トランジスタＭ５，Ｍ６としてＰチャネル型トランジスタが使用されるので（後述の図２参照）、各発光制御線Ｅｉは、ローレベル（Ｌレベル）の電圧を与えられると活性化状態となり、ハイレベル（Ｈレベル）の電圧を与えられると非活性化状態となる。

＜１．３　従来例における画素回路の構成および動作＞
　次に、本実施形態における画素回路１５の構成および動作を説明する前に、比較のために、図２および図３を参照して従来例における画素回路の構成および動作を説明する。

　図２は、本実施形態における画素回路１５の基礎となる従来例における画素回路１５ａの構成を示す回路図であり、より詳しくは、ｉ番目の走査信号線Ｇｉおよびｊ番目のデータ信号線Ｄｊに対応する画素回路１５ａすなわちｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）の構成を示す回路図である（１≦ｉ≦ｎ、１≦ｊ≦ｍ）。この画素回路１５ａは、表示素子としての有機ＥＬ素子ＯＬ、駆動トランジスタＭ１、保持キャパシタＣｓｔ、書込制御トランジスタＭ２、閾値補償トランジスタＭ３、駆動トランジスタＭ１の制御端子（ゲート端子）の電圧を初期化するためのトランジスタ（以下「制御電圧初期化トランジスタ」という）Ｍ４、第１発光制御トランジスタＭ５、第２発光制御トランジスタＭ６、および、有機ＥＬ素子ＯＬの初期化用のトランジスタ（以下「ＯＬＥＤ初期化トランジスタ」という）Ｍ７を含んでいる。この画素回路１５ａにおいて、駆動トランジスタＭ１以外のトランジスタＭ２～Ｍ７はスイッチング素子として機能する。

　画素回路１５ａには、それに対応する走査信号線（以下、画素回路に注目した説明において「対応走査信号線」ともいう）Ｇｉ、対応走査信号線Ｇｉの直前の走査信号線（走査信号線Ｇ１～Ｇｎの走査順における直前の走査信号線であり、以下、画素回路に注目した説明において「先行走査信号線」ともいう）Ｇi-1、それに対応する発光制御線（以下、画素回路に注目した説明において「対応発光制御線」ともいう）Ｅｉ、それに対応するデータ信号線（以下、画素回路に注目した説明において「対応データ信号線」ともいう）Ｄｊ、初期化電圧線Ｖｉｎｉ、ハイレベル電源線ＥＬＶＤＤ、および、ローレベル電源線ＥＬＶＳＳが接続されている。

　図２に示すように、画素回路１５ａでは、駆動トランジスタＭ１の第１導通端子としてのソース端子は、書込制御トランジスタＭ２を介して対応データ信号線Ｄｊに接続されるとともに、第１発光制御トランジスタＭ５を介してハイレベル電源線ＥＬＶＤＤに接続されている。駆動トランジスタＭ１の第２導通端子としてのドレイン端子は、第２発光制御トランジスタＭ６を介して有機ＥＬ素子ＯＬの第１電極としてのアノード電極に接続されている。駆動トランジスタＭ１の制御端子としてのゲート端子は、保持キャパシタＣｓｔを介してハイレベル電源線ＥＬＶＤＤに接続され、かつ、閾値補償トランジスタＭ３を介して当該駆動トランジスタＭ１のドレイン端子に接続され、かつ、制御電圧初期化トランジスタＭ４を介して初期化電圧線Ｖｉｎｉに接続されている。有機ＥＬ素子ＯＬのアノード電極はＯＬＥＤ初期化トランジスタＭ７を介して初期化電圧線Ｖｉｎｉに接続され、有機ＥＬ素子ＯＬの第２電極としてのカソード電極はローレベル電源線ＥＬＶＳＳに接続されている。また、書込制御トランジスタＭ２、閾値補償トランジスタＭ３、およびＯＬＥＤ初期化トランジスタＭ７のゲート端子は対応走査信号線Ｇｉに接続され、第１および第２発光制御トランジスタＭ５，Ｍ６のゲート端子は対応発光制御線Ｅｉに接続され、制御電圧初期化トランジスタＭ４のゲート端子は先行走査信号線Ｇi-1に接続されている。

　図３は、上記従来例の休止駆動モードでの駆動方法を説明するための信号波形図であり、各信号線Ｇｉ，Ｅｉの電圧波形を画素回路Ｐｉｘ（ｉ，ｊ）のアノード電圧Ｖａ（ｉ，ｊ）および発光輝度Ｌ（ｉ，ｊ）の波形とともに示している。図４の（Ａ）は、上記従来例が休止駆動モードで動作する場合における駆動期間ＴＤとしてのＲＦフレーム期間において画素回路１５ａ内の保持キャパシタＣｓｔに初期化電圧を与えて駆動トランジスタＭ１の制御端子（ゲート端子）の電圧を初期化する動作（以下「制御電圧初期化動作」ともいう）を説明するための回路図であり、図４の（Ｂ）は、当該ＲＦフレーム期間での画素回路１５ａへのデータ電圧の書込動作（以下「データ書込動作」ともいい）および画素回路１５ａ内の有機ＥＬ素子ＯＬの初期化動作（以下「ＯＬＥＤ初期化動作」ともいう）を説明するための回路図であり、図４の（Ｃ）は、当該ＲＦフレーム期間での画素回路１５ａの点灯動作を説明するための回路図である。また図６は、当該ＲＦフレーム期間Ｔｒｆでの画素回路Ｐｉｘ（ｉ，ｊ）の消灯動作を説明するための詳細な信号波形図である。なお本明細書において、画素回路Ｐｉｘ（ｉ，ｊ）における有機ＥＬ素子ＯＬのアノード電極の電圧（アノード電圧）Ｖａを他の画素回路におけるアノード電圧と区別する場合には符号“Ｖａ（ｉ，ｊ）”を使用するものとする。

　以下、図２に示した画素回路１５ａすなわち上記従来例におけるｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）の駆動期間ＴＤであるＲＦフレーム期間Ｔｒｆにおける動作を、図２とともに図４および図６を参照して説明する。

　この画素回路Ｐｉｘ（ｉ，ｊ）の対応発光制御線Ｅｉの電圧が時刻ｔ１においてＬレベルからＨレベルに変化すると、第１および第２発光制御トランジスタＭ５，Ｍ６がオン状態からオフ状態へと変化し、これにより図６に示すように、時刻ｔ１からアノード電圧Ｖａ（ｉ，ｊ）が低下し始める。その後、先行走査信号線Ｇi-1の電圧がＨレベルからＬレベルに変化すると、制御電圧初期化トランジスタＭ４がオフ状態からオン状態に変化し、これにより保持キャパシタＣｓｔが初期化されて駆動トランジスタＭ１のゲート端子の電圧（以下「ゲート電圧」という）Ｖｇが初期化電圧Ｖｉｎｉとなる。図４の（Ａ）は、このときの画素回路Ｐｉｘ（ｉ，ｊ）の状態すなわち制御電圧初期化動作時の回路状態を模式的に示している。この図４の（Ａ）において、点線の円は、その中のスイッチング素子としてのトランジスタがオフ状態であることを示し、点線の矩形は、その中のスイッチング素子としてのトランジスタがオン状態であることを示している。このような表現方法は、後述の図４の（Ｂ）および（Ｃ）においても採用されており、さらに後述の図８、図１１、図１２、図２２、および図２３においても採用されている。

　アノード電圧Ｖａ（ｉ，ｊ）が低下して時刻ｔ２において電圧Ｖth#ol＋ＥＬＶＳＳに達すると、有機ＥＬ素子ＯＬが消灯状態となる。ここで、“Ｖth#ol”は有機ＥＬ素子ＯＬの閾値電圧（以下「ＯＬＥＤ閾値電圧」という）を示すものとする。既述のように“ＥＬＶＳＳ”はローレベル電源電圧である。なお図６において、“Ｌ（ｉ，ｊ）”は画素回路Ｐｉｘ（ｉ，ｊ）における有機ＥＬ素子ＯＬの輝度を示している。

　その後、時刻ｔ３において対応走査信号線Ｇｉの電圧がＨレベルからＬレベルに変化すると、ＯＬＥＤ初期化トランジスタＭ７がオフ状態からオン状態に変化し、これにより有機ＥＬ素子ＯＬが初期化されてアノード電圧Ｖａ（ｉ，ｊ）が初期化電圧Ｖｉｎｉとなる。図４の（Ｂ）は、このときの画素回路Ｐｉｘ（ｉ，ｊ）の状態すなわちＯＬＥＤ初期化動作時の回路状態を模式的に示している。なお、このとき先行走査信号線Ｇi-1の電圧はＨレベルとなるので、制御電圧初期化トランジスタＭ４はオフ状態である。

　また、時刻ｔ３において対応走査信号線Ｇｉの電圧がＬレベルに変化すると、書込制御トランジスタＭ２および閾値補償トランジスタＭ３がオン状態となるので、対応データ信号線Ｄｊの電圧がデータ電圧Ｖｄａｔａとして、ダイオード接続状態の駆動トランジスタＭ１を介して保持キャパシタＣｓｔに与えられる（図４の（Ｂ）参照）。その結果、ゲート電圧Ｖｇ（ｉ，ｊ）は、駆動トランジスタＭ１の閾値をＶｔｈとすると、次式（１）で与えられる値に向かって変化する。
　　Ｖｇ（ｉ，ｊ）＝Ｖｄａｔａ－｜Ｖｔｈ｜　…（１）
すなわち、対応走査信号線Ｇｉの電圧がＬレベルである選択期間ｔ３～ｔ４（図６に示すＯＬＥＤ初期化期間Ｔｉｎｉ）において、閾値補償の施されたデータ電圧が保持キャパシタＣｓｔに書き込まれ、ゲート電圧Ｖｇ（ｉ，ｊ）は上記式（１）で与えられる値となる。

　その後、時刻ｔ４において対応走査信号線Ｇｉの電圧がＨレベルに変化すると、書込制御トランジスタＭ２、閾値補償トランジスタＭ３、およびＯＬＥＤ初期化トランジスタＭ７がオフ状態となる。また、時刻ｔ４（またはその直後）に対応発光制御線Ｅｉの電圧がＬレベルに変化し、これにより第１および第２発光制御トランジスタＭ５，Ｍ６がオン状態となり、非発光期間ＴＥoffが終了して発光期間が開始される。図４の（Ｃ）は、この発光期間における画素回路Ｐｉｘ（ｉ，ｊ）の状態すなわち点灯動作時の回路状態を模式的に示している。この発光期間では、ハイレベル電源線ＥＬＶＤＤから第１発光制御トランジスタＭ５、駆動トランジスタＭ１、第２発光制御トランジスタＭ６、および、有機ＥＬ素子ＯＬを経由してローレベル電源線ＥＬＶＳＳに電流Ｉ１が流れる。発光期間において駆動トランジスタＭ１は飽和領域で動作し、この電流Ｉ１は下記式（２）で与えられる。式（２）に含まれる駆動トランジスタＭ１のゲインβは、次式（３）で与えられる。
　　Ｉ１＝（β／２）（｜Ｖｇｓ｜－｜Ｖｔｈ｜）²
　　　　＝（β／２）（｜Ｖｇ－ＥＬＶＤＤ｜－｜Ｖｔｈ｜）²　…（２）
　　β＝μ×（Ｗ／Ｌ）×Ｃｏｘ　…（３）
ただし、上記の式（２）および式（３）において、Ｖｇｓ、μ、Ｗ、Ｌ、Ｃｏｘは、それぞれ、駆動トランジスタＭ１のゲート・ソース間電圧、移動度、ゲート幅、ゲート長、および、単位面積あたりのゲート絶縁膜容量を表す。駆動トランジスタＭ１がＰチャネル型であってＥＬＶＤＤ＞Ｖｇであることを考慮すると、上記式（１）および（２）より、この電流Ｉ１は次式で与えられる。
　　Ｉ１＝（β／２）（ＥＬＶＤＤ－Ｖｇ－｜Ｖｔｈ｜）²
　　　　＝（β／２）（ＥＬＶＤＤ－Ｖｄａｔａ）²　…（４）

　上記より発光期間において、駆動トランジスタＭ１の閾値Ｖｔｈに拘わらず、対応走査信号線Ｇｉの選択期間ｔ３～ｔ４における対応データ信号線Ｄｊの電圧であるデータ電圧Ｖｄａｔａに応じた駆動電流Ｉ１が有機ＥＬ素子ＯＬに流れ、これにより有機ＥＬ素子ＯＬは、当該データ電圧Ｖｄａｔａに応じた輝度で発光する。このときの発光開始のタイミングは以下の通りである。

　上記のように時刻ｔ４において第１および第２発光制御トランジスタＭ５，Ｍ６がオン状態へと変化すると、時刻ｔ４以降において、上記電流Ｉ１によって有機ＥＬ素子ＯＬの寄生容量が充電され、これによりアノード電圧Ｖａ（ｉ，ｊ）が初期化電圧Ｖｉｎｉから上昇を開始する。その後の時刻ｔ５においてアノード電圧Ｖａ（ｉ，ｊ）が、ＯＬＥＤ閾値電圧Ｖth#olに対応する電圧（以下「ＯＬＥＤ閾値対応電圧」という）Ｖth#ol＋ＥＬＶＳＳに達すると、図６に示すように有機ＥＬ素子ＯＬの輝度Ｌ（ｉ，ｊ）が消灯時の値から上昇し始める。すなわち、有機ＥＬ素子ＯＬが発光し始める。したがって、ＲＦフレーム期間Ｔｒｆのうち、第１および第２発光制御トランジスタＭ５，Ｍ６のターンオフによってアノード電圧Ｖａ（ｉ，ｊ）が低下してＯＬＥＤ閾値対応電圧Ｖth#ol＋ＥＬＶＳＳに達した時点ｔ２から、第１および第２発光制御トランジスタＭ５，Ｍ６のターンオンによってアノード電圧Ｖａ（ｉ，ｊ）が初期化電圧Ｖｉｎｉより上昇してＯＬＥＤ閾値対応電圧Ｖth#ol＋ＥＬＶＳＳに達した時点ｔ５までの期間が、有機ＥＬ素子ＯＬの消灯期間（以下「ＯＬＥＤ消灯期間」または単に「消灯期間」という）ＴＬoffとなる。

　このように駆動期間ＴＤ（ＲＦフレーム期間Ｔｒｆ）では、各画素回路１５ａにつき上記のような消灯期間ＴＬoffが生じる。しかし図３に示すように、休止期間ＴＰ（各ＮＲＦフレーム期間Ｔｎｒｆ）では、走査信号線Ｇ０～Ｇｎおよび発光制御線Ｅ１～Ｅｎの駆動が停止されるので、各画素回路１５ａにおいて有機ＥＬ素子ＯＬの点灯が継続し、消灯期間ＴＬoffが生じない。一方、休止駆動モードでは、駆動期間ＴＤに比べ休止期間ＴＰが長いことからリフレッシュ周期が長くなり（例えば３３．４ｍｓまたはそれ以上の長さ）、それに応じて上記の消灯期間ＴＬoffの生じる間隔も長くなる。このため、従来例において休止駆動を行われると、ＲＦフレーム期間Ｔｒｆ毎に生じる有機ＥＬ素子ＯＬの消灯による輝度低下がフリッカとして視認され、表示品質が低下する。

＜１．４　改良例における画素回路の駆動方法およびそれに基づく動作＞
　従来例において休止駆動を行う場合に生じる上記フリッカを抑制するために、図５に示すように、休止期間ＴＰに含まれる各ＮＲＦフレーム期間Ｔｎｒｆにおいても、発光制御線Ｅ１～Ｅｎを駆動期間ＴＤ（ＲＦフレーム期間Ｔｒｆ）と同様に駆動することが考えられる（以下、このように構成された有機ＥＬ表示装置を「改良例」という）。そこで次に、この改良例における画素回路の動作について説明する。以下では、この改良例の構成のうち上記従来例と同一または対応する部分には同一の参照符号を付して詳しい説明を省略する。なお、改良例における画素回路Ｐｉｘ（ｉ，ｊ）は、上記従来例における画素回路１５ａと同一の構成を有している（図２参照）。

　この改良例では、図５に示すように、駆動期間ＴＤとしてのＲＦフレーム期間Ｔｒｆにおいて、走査信号線Ｇ０～Ｇｎおよび発光制御線Ｅ１～Ｅｎが上記従来例と同様に駆動され、データ信号線Ｄ１～Ｄｍも同様に駆動される（データ信号線Ｄ１～Ｄｍの波形は不図示）。したがって各画素回路Ｐｉｘ（ｉ，ｊ）は、上記従来例と同様に動作する（図４、図６参照）。

　これに対し休止期間ＴＰでは、図５に示すように、走査信号線Ｇ０～Ｇｎおよびデータ信号線Ｄ１～Ｄｍの駆動が停止されるが、発光制御線Ｅ１～Ｅｎは、各ＮＲＦフレーム期間Ｔｎｒｆ毎に順次的に非活性化するように駆動される。したがって、走査側駆動回路４０のうち発光制御線Ｅ１～Ｅｎを駆動するための部分のみが動作し、データ側駆動回路３０は動作を停止し、表示すべき画像を表すデータ信号Ｄ（１）～Ｄ（ｍ）のデータ信号線Ｄ１～Ｄｍへの印加は行われない。

　図７は、休止期間ＴＰにおける各ＮＲＦフレーム期間Ｔｎｒｆでの画素回路Ｐｉｘ（ｉ，ｊ）の消灯動作を説明するための詳細な信号波形図である。図８の（Ａ）は、上記改良例が休止駆動モードで動作する場合における休止期間ＴＰに含まれる各ＮＲＦフレーム期間Ｔｎｒｆでの画素回路１５ａの消灯動作を説明するための回路図であり、図８の（Ｂ）は、各ＮＲＦフレーム期間Ｔｎｒｆでの画素回路１５ａの点灯動作を説明するための回路図である。以下では、上記改良例におけるｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）の各ＮＲＦフレーム期間における動作を、図２とともに図７および図８を参照して説明する。

　ＮＲＦフレーム期間Ｔｎｒｆにおいても、この画素回路Ｐｉｘ（ｉ，ｊ）の対応発光制御線Ｅｉの電圧が時刻ｔ１においてＬレベルからＨレベルに変化すると、第１および第２発光制御トランジスタＭ５，Ｍ６がオン状態からオフ状態へと変化し、これにより図７に示すように、時刻ｔ１からアノード電圧Ｖａ（ｉ，ｊ）が低下し始める。しかしＮＲＦフレーム期間Ｔｎｒｆでは、ＲＦフレーム期間Ｔｒｆ（駆動期間ＴＤ）とは異なり、先行走査信号線Ｇi-1および対応走査信号線Ｇｉの電圧はいずれもＨレベル（非選択状態）に維持されるので、アノード電圧Ｖａ（ｉ，ｊ）が低下してＯＬＥＤ閾値対応電圧Ｖth#ol＋ＥＬＶＳＳに達した時点ｔ２で有機ＥＬ素子ＯＬが消灯状態となると、その時点ｔ２以降、アノード電圧Ｖａ（ｉ，ｊ）は当該電圧Ｖth#ol＋ＥＬＶＳＳに維持される。図８の（Ａ）は、このときの画素回路Ｐｉｘ（ｉ，ｊ）の状態すなわち消灯動作時の回路状態を模式的に示している。

　その後、時刻ｔ４において、対応発光制御線Ｅｉの電圧がＨレベルからＬレベルに変化し、これにより第１および第２発光制御トランジスタＭ５，Ｍ６がオン状態となり、非発光期間ＴＥoffが終了して有機ＥＬ素子ＯＬが発光し始める。したがって、ＮＲＦフレーム期間Ｔｎｒｆのうち、第１および第２発光制御トランジスタＭ５，Ｍ６のターンオフによってアノード電圧Ｖａ（ｉ，ｊ）が低下してＯＬＥＤ閾値対応電圧Ｖth#ol＋ＥＬＶＳＳに達した時点ｔ２から、第１および第２発光制御トランジスタＭ５，Ｍ６のターンオンによってアノード電圧Ｖａ（ｉ，ｊ）がＯＬＥＤ閾値対応電圧Ｖth#ol＋ＥＬＶＳＳより上昇し始める時点ｔ４までの期間が、ＯＬＥＤ消灯期間ＴＬoffとなる。このようにして、対応発光制御線Ｅｉの電圧がＬレベルに変化して発光期間が開始された時点ｔ４から有機ＥＬ素子が点灯し始める。図８の（Ｂ）は、このような点灯動作が行われる発光期間での画素回路Ｐｉｘ（ｉ，ｊ）の状態すなわち点灯動作時の回路状態を模式的に示している。

　このように休止期間ＴＰにおける各ＮＲＦフレーム期間においても、各画素回路１５ａにつき上記のような消灯期間ＴＬoffが生じる。すなわち図５に示すように、休止駆動を行う場合において、駆動期間ＴＤか休止期間ＴＰかに拘わらずフレーム期間毎に消灯期間ＴＬoffが生じる。このため上記改良例によれば、既述の従来例に比べ（図３）、消灯期間ＴＬoffの発生頻度が格段に高くなり、フリッカの発生が抑制される。

　しかし、駆動期間ＴＤ（ＲＦフレーム期間Ｔｒｆ）における消灯期間ＴＬoffは、図６に示すように、アノード電圧Ｖａ（ｉ，ｊ）が低下してＯＬＥＤ閾値対応電圧Ｖth#ol＋ＥＬＶＳＳに達した時点ｔ２からアノード電圧Ｖａ（ｉ，ｊ）が初期化電圧Ｖｉｎｉより上昇してＯＬＥＤ閾値対応電圧Ｖth#ol＋ＥＬＶＳＳに達する時点ｔ５までであるのに対し、休止期間ＴＰ（各ＮＲＦフレーム期間Ｔｎｒｆ）における消灯期間ＴＬoffは、図７に示すように、アノード電圧Ｖａ（ｉ，ｊ）が低下してＯＬＥＤ閾値対応電圧Ｖth#ol＋ＥＬＶＳＳに達した時点ｔ２からアノード電圧Ｖａ（ｉ，ｊ）がＯＬＥＤ閾値対応電圧Ｖth#ol＋ＥＬＶＳＳより上昇し始める時点（対応発光制御線Ｅｉの電圧がＬレベルに変化する時点）ｔ４までである。したがって、駆動期間ＴＤにおける消灯期間ＴＬoffと休止期間ＴＰにおける消灯期間ＴＬoffとは、それらの開始時点は同じであるがそれらの終了時点が異なり、後者は前者よりも短い（図５～図７参照）。その結果、上記改良例においても、このような消灯期間の相違に基づきフリッカが依然として視認され、フリッカが十分に抑えられた良好な表示を行うことができない。

＜１．５　本実施形態における画素回路の構成、駆動方法、および、動作＞
　次に、図９から図１３を参照して、本実施形態における画素回路１５の構成、駆動方法、および、その駆動方法に基づく動作を説明する。なお、本実施形態に係る表示装置１０の全体構成は、図１を参照して既に説明したとおりである。

　図９は、本実施形態における画素回路１５の構成を示す回路図であり、より詳しくは、ｉ番目の走査信号線Ｇｉおよびｊ番目のデータ信号線Ｄｊに対応する画素回路１５すなわちｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）の構成を示す回路図である（１≦ｉ≦ｎ、１≦ｊ≦ｍ）。図９では、この画素回路１５の構成のうち、図２に示した従来例における画素回路１５ａと同一または対応する部分には同一の参照符号を付している。図９を図２と比較すればわかるように、この画素回路１５は、ＯＬＥＤ初期化トランジスタＭ７がＮチャネル型であり、そのゲート端子に対応走査信号線Ｇｉに代えて対応発光制御線Ｅｉが接続されている点を除き、従来例における画素回路１５ａと同一の構成を有している。

　図１０は、本実施形態の休止駆動モードでの駆動方法を説明するための信号波形図であり、各信号線Ｇｉ，Ｅｉの電圧波形を画素回路Ｐｉｘ（ｉ，ｊ）のアノード電圧Ｖａ（ｉ，ｊ）および発光輝度Ｌ（ｉ，ｊ）の波形とともに示している。図１０を図５と比較すればわかるように、本実施形態における走査信号線Ｇ０～Ｇｎおよび発光制御線Ｅ１～Ｅｎは、上記従来例と同様に駆動され、データ信号線Ｄ１～Ｄｍも同様に駆動される（データ信号線Ｄｊの電圧波形は不図示）。したがって休止期間ＴＰでは、走査信号線Ｇ０～Ｇｎおよびデータ信号線Ｄ１～Ｄｍの駆動が停止され、発光制御線Ｅ１～Ｅｎは、各ＮＲＦフレーム期間Ｔｎｒｆ毎に順次的に非活性化するように駆動される（図１０参照）。

　図１１は、本実施形態において、図１０に示す休止駆動を行う場合における、駆動期間ＴＤ（ＲＦフレーム期間Ｔｒｆ）でのｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）の状態を示している。より詳しくは、図１１の（Ａ）は、駆動トランジスタＭ１の制御端子（ゲート端子）の電圧を初期化するとき（制御電圧初期化動作時）の画素回路Ｐｉｘ（ｉ，ｊ）の状態を模式的に示し、図１１の（Ｂ）は、データ電圧を保持キャパシタＣｓｔに書き込むときの（データ書込動作時）の画素回路Ｐｉｘ（ｉ，ｊ）の状態を模式的に示し、図１１の（Ｃ）は、有機ＥＬ素子ＯＬが点灯しているとき（点灯動作時）の画素回路Ｐｉｘ（ｉ，ｊ）の状態を模式的に示している。図１１を図４と比較すればわかるように、駆動期間ＴＤ（ＲＦフレーム期間Ｔｒｆ）において、本実施形態における画素回路１５（Ｐｉｘ（ｉ，ｊ））は、ＯＬＥＤ初期化トランジスタＭ７がデータ書込動作時のみならず制御電圧初期化動作時においてもオン状態であることを除き、上記の従来例および改良例における画素回路１５ａと同様に動作する。このため本実施形態においても、非発光期間において駆動トランジスタＭ１の閾値Ｖｔｈに対する補償を伴うデータ電圧Ｖｄａｔａの書込が行われ、発光期間において画素回路Ｐｉｘ（ｉ，ｊ）内の有機ＥＬ素子ＯＬは、駆動トランジスタＭ１の閾値に拘わらすデータ電圧Ｖｄａｔａに応じた輝度で発光する（既述の式（１）および（４）参照）。

　図１２は、本実施形態において、図１０に示す休止駆動を行った場合における、休止期間ＴＰ（各ＮＲＦフレーム期間Ｔｎｒｆ）でのｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）の状態を示している。より詳しくは、図１２の（Ａ）は、有機ＥＬ素子ＯＬが消灯しているとき（消灯動作時）の画素回路Ｐｉｘ（ｉ，ｊ）の状態を模式的に示し、図１２の（Ｂ）は、有機ＥＬ素子ＯＬが点灯しているとき（点灯動作時）の画素回路Ｐｉｘ（ｉ，ｊ）の状態を模式的に示している。図１２を図８と比較すればわかるように、休止期間ＴＰ（各ＮＲＦフレーム期間Ｔｎｒｆ）において、本実施形態における画素回路１５（Ｐｉｘ（ｉ，ｊ））は、ＯＬＥＤ初期化トランジスタＭ７が消灯動作時にオン状態であることを除き、上記改良例における画素回路１５ａと同様に動作する。このため図１０に示すように、上記改良例と同様、休止駆動を行う場合において、駆動期間ＴＤか休止期間ＴＰかに拘わらずフレーム期間毎に消灯期間ＴＬoffが生じる。

　本実施形態における画素回路Ｐｉｘ（ｉ，ｊ）では、図１２の（Ａ）に示すように、休止期間ＴＰ（各ＮＲＦフレーム期間Ｔｎｒｆ）内の非発光期間においてＯＬＥＤ初期化トランジスタＭ７がオン状態であるのは、図９に示すように、ＯＬＥＤ初期化トランジスタＭ７がＮチャネル型であり、そのゲート端子に対応発光制御線Ｅｉが接続されているからである。また、このことから、本実施形態における画素回路Ｐｉｘ（ｉ，ｊ）では、駆動期間ＴＤ（ＲＦフレーム期間Ｔｒｆ）内の非発光期間においてもＯＬＥＤ初期化トランジスタＭ７がオン状態である。これにより本実施形態では、駆動期間ＴＤ（ＲＦフレーム期間Ｔｒｆ）での消灯期間ＴＬoffと休止期間ＴＰ（各ＮＲＦフレーム期間Ｔｎｒｆ）での消灯期間ＴＬoffとは、同じ長さとなる。以下、このことを図１３を参照して説明する。

　図１３は、本実施形態における消灯動作を説明するための詳細な信号波形図である。本実施形態では、上記のように、駆動期間ＴＤと休止期間ＴＰのいずれの期間においても（ＲＦフレーム期間ＴｒｆとＮＲＦフレーム期間Ｔｎｒｆのいずれにおいても）、画素回路Ｐｉｘ（ｉ，ｊ）内のＯＬＥＤ初期化トランジスタＭ７は、非発光期間すなわち対応発光制御線Ｅｉの電圧がＨレベルである期間では、オン状態である（図１１の（Ａ）および（Ｂ）、図１２の（Ａ）参照）。このため、駆動期間ＴＤか休止期間ＴＰかに拘わらず、画素回路Ｐｉｘ（ｉ，ｊ）内のアノード電圧Ｖａ（ｉ，ｊ）は、非発光期間およびその直後において図１３に示すように変化する。

　すなわち、この画素回路Ｐｉｘ（ｉ，ｊ）の対応発光制御線Ｅｉの電圧が時刻ｔ１においてＬレベルからＨレベルに変化し、これにより、第１および第２発光制御トランジスタＭ５，Ｍ６がオン状態からオフ状態へと変化するとともに、Ｎチャネル型のＯＬＥＤ初期化トランジスタＭ７がオフ状態からオン状態へと変化する。このため、図１３に示すように、時刻ｔ１にアノード電圧Ｖａ（ｉ，ｊ）が初期化電圧Ｖｉｎｉに向かって低下し始める。この低下時において、アノード電圧Ｖａ（ｉ，ｊ）がＯＬＥＤ閾値対応電圧Ｖth#ol＋ＥＬＶＳＳに達すると、その時点ｔ２において有機ＥＬ素子ＯＬは消灯状態となる。図１２の（Ａ）に示すように有機ＥＬ素子ＯＬのアノード電極は初期化電圧線Ｖｉｎｉに接続されているので、アノード電圧Ｖａ（ｉ，ｊ）は初期化電圧Ｖｉｎｉまで低下し、それ以降、初期化電圧Ｖｉｎｉに維持される。

　その後、時刻ｔ４において対応発光制御線Ｅｉの電圧がＬレベルに変化して非発光期間ＴＥoffが終了すると、ＯＬＥＤ初期化トランジスタＭ７がオフ状態に変化するとともに、第１および第２発光制御トランジスタＭ５，Ｍ６がオン状態に変化し、発光期間が開始される。発光期間の開始時点ｔ４以降において、駆動トランジスタＭ１に既述の駆動電流Ｉ１が流れ、この駆動電流Ｉ１により有機ＥＬ素子ＯＬの寄生容量が充電される。これにより、アノード電圧Ｖａ（ｉ，ｊ）が初期化電圧Ｖｉｎｉから上昇を開始し、時刻ｔ５においてＯＬＥＤ閾値対応電圧Ｖth#ol＋ＥＬＶＳＳに達すると、図１３に示すように有機ＥＬ素子ＯＬの輝度Ｌ（ｉ，ｊ）が消灯時の値（輝度ゼロ）から上昇し始める。すなわち有機ＥＬ素子ＯＬが発光し始める。したがって、各フレーム期間のうち、第１および第２発光制御トランジスタＭ５，Ｍ６のターンオフおよびＯＬＥＤ初期化トランジスタＭ７のターンオンによってアノード電圧Ｖａ（ｉ，ｊ）が低下してＯＬＥＤ閾値対応電圧Ｖth#ol＋ＥＬＶＳＳに達した時点ｔ２から、第１および第２発光制御トランジスタＭ５，Ｍ６のターンオンおよびＯＬＥＤ初期化トランジスタＭ７のターンオフによってアノード電圧Ｖａ（ｉ，ｊ）が初期化電圧Ｖｉｎｉより上昇してＯＬＥＤ閾値対応電圧Ｖth#ol＋ＥＬＶＳＳに達した時点ｔ５までの期間が、ＯＬＥＤ消灯期間ＴＬoffとなる。

＜１．６　効果＞
　上記のような本実施形態によれば、休止駆動を行う場合において、駆動期間ＴＤおよび休止期間ＴＰのいずれにおいても、フレーム期間毎に各画素回路Ｐｉｘ（ｉ，ｊ）の対応発光制御線ＥｉがＨレベル（非活性化状態）とされることで、当該画素回路Ｐｉｘ（ｉ，ｊ）の消灯動作が行われる（図１０、図１１の（Ａ）および（Ｂ）、図１２の（Ａ）参照）。このため、本実施形態における消灯動作では、駆動期間ＴＤか休止期間ＴＰかに拘わらず、アノード電圧Ｖａ（ｉ，ｊ）が同様に変化し、消灯期間ＴＬoffの長さが同一となる（図１０、図１３参照）。これより、休止駆動を行う場合であっても、同一の長さの消灯期間が高い頻度で現れてフリッカがより視認され難くなるので、フリッカが十分に抑制された良好な表示を行うことができる。

　また本実施形態では、既述の特許文献２（米国特許出願公開第２０１９／００５７６４６号）に記載の構成とは異なり、休止期間ＴＰでは、データ信号線Ｄ１～Ｄｍの駆動のみならず走査信号線Ｇ０～Ｇｎの駆動も完全に停止され、発光制御線Ｅ１～Ｅｎのみが駆動される。このため、休止期間ＴＰでは、データ側駆動回路３０の消費電力のみならず走査側駆動回路４０の消費電力も十分に低減される。したがって本実施形態によれば、休止駆動を行う場合においてデータ側のみならず走査側の駆動回路の消費電力も十分に低減しつつフリッカの視認されない良好な表示を行うことができる。なお本実施形態では、このような効果をもたらす上記消灯動作を行うために制御信号やトランジスタ等の素子を増やす必要はない。

＜２．第２の実施形態＞
　次に、図１４から図１６を参照して、第２の実施形態に係る有機ＥＬ表示装置について説明する。図１４は、本実施形態における画素回路１５の構成を示す回路図である。図１５は、本実施形態における走査信号線を駆動するための構成を説明するための図である。図１６は、本実施形態における休止駆動モードでの駆動方法を説明するための信号波形図であり、各信号線Ｇｉ，Ｅｉの電圧波形を画素回路Ｐｉｘ（ｉ，ｊ）のアノード電圧Ｖａ（ｉ，ｊ）および発光輝度Ｌ（ｉ，ｊ）の波形とともに示している。以下では、本実施形態に係る表示装置の構成のうち上記第１の実施形態（図１、図９）と同一または対応する部分には同一の参照符号を付して詳しい説明を省略する。

　本実施形態に係る表示装置も、上記第１の実施形態と同様、内部補償を行う有機ＥＬ表示装置であって、通常駆動モードと休止駆動モードとの２つの動作モードを有している。しかし本実施形態では、画素回路１５の構成が上記第１の実施形態と相違する。すなわち、図９に示すように上記第１の実施形態における画素回路１５では、ＯＬＥＤ初期化トランジスタＭ７のみがＮチャネル型であるのに対し、図１４に示すように本実施形態における画素回路１５では、ＯＬＥＤ初期化トランジスタＭ７に加えて閾値補償トランジスタＭ３および制御電圧初期化トランジスタＭ４もＮチャネル型である。また、本実施形態の画素回路１５におけるこれらのＮチャネル型トランジスタは、チャネル層が酸化物半導体により形成されたＮチャネル型の薄膜トランジスタ（以下「酸化物ＴＦＴ」という）であり、これらチャネル層は、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、および酸素（Ｏ）を主成分とする酸化物半導体であるＩｎ－Ｇａ－Ｚｎ－Ｏ（酸化インジウムガリウム亜鉛）により形成される。なお、当該画素回路１５における他のトランジスタすなわち駆動トランジスタＭ１、書込制御トランジスタＭ２、第１および第２発光制御トランジスタＭ５，Ｍ６は、Ｐチャネル型であり、例えば、低温ポリシリコン（ＬＴＰＳ）によりチャネル層が形成されたＰチャネル型の薄膜トランジスタである。本実施形態における画素回路１５の他の部分の構成は、上記第１の実施形態と同様である（図９、図１４参照）。

　また本実施形態では、画素回路１５の上記構成に対応して、上記第１の実施形態における走査信号線Ｇ１～Ｇｎに代えて第１走査信号線ＧＰ１～ＧＰｎおよび第２走査信号線ＧＮ１～ＧＮｎからなる２種類の走査信号線が設けられている。そして本実施形態では、これら２種類の走査信号線ＧＰ１～ＧＰｎ，ＧＮ１～ＧＮｎを駆動するために、走査側駆動回路４０のうち走査信号線を駆動する部分である走査信号線駆動回路４１０は、図１５に示すように、表示制御回路２０からの走査側制御信号Ｓｃｓに基づき第１走査信号線ＧＰ１～ＧＰｎに印加すべき第１走査信号ＧＰ（１）～ＧＰ（ｎ）および第２走査信号線ＧＮ１～ＧＮｎに印加すべき第２走査信号ＧＮ（１）～ＧＮ（ｎ）を生成するように構成されている（これらの走査信号ＧＰ（１）～ＧＰ（ｎ），ＧＮ（１）～ＧＮ（ｎ）の波形、すなわち走査信号線ＧＮ１～ＧＮｎ，ＧＰ１～ＧＰｎの電圧波形については後述する）。なお、先頭行の画素回路Ｐｉｘ（１，ｊ）（ｊ＝１～ｍ）については、制御電圧初期化トランジスタＭ４の制御のために、１番目の走査信号線（本実施形態では第２走査信号線ＧＮ１）よりも前に選択されるべき走査信号線（本実施形態では第２走査信号線ＧＮ１より走査順で先行する第２走査信号線）が必要となるが（図１４参照）、このための構成については、当業者には明らかである一方、本実施形態の特徴に直接的には関係しないので、説明を省略する（以下においても同様）。

　図１４に示すように、本実施形態におけるｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）では、書込制御トランジスタＭ２のゲート端子には、当該画素回路Ｐｉｘ（ｉ，ｊ）に対応する第１走査信号線（以下、画素回路に注目した説明において「対応第１走査信号線」ともいう）ＧＰｉが接続され、閾値補償トランジスタＭ３のゲート端子には、当該画素回路Ｐｉｘ（ｉ，ｊ）に対応する第２走査信号線（以下、画素回路に注目した説明において「対応第２走査信号線」ともいう）ＧＮｉが接続され、制御電圧初期化トランジスタＭ４のゲート端子には、対応第２走査信号線ＧＮｉに先行する第２走査信号線ＧＮi-1に更に先行する第２走査信号線（以下、画素回路に注目した説明において「先々行第２走査信号線」という）ＧＮi-2が接続され、第１および第２発光制御トランジスタＭ５，Ｍ６ならびにＯＬＥＤ初期化トランジスタＭ７のゲート端子には、対応発光制御線Ｅｉが接続されている。

　本実施形態における休止駆動モードでは、第１走査信号線ＧＰ１～ＧＰｎ、第２走査信号線ＧＮ１～ＧＮｎ、発光制御線Ｅ１～Ｅｎが、図１６に示すように駆動される。本実施形態では、各画素回路Ｐｉｘ（ｉ，）におけるトランジスタのうち第２走査信号線ＧＮｉが接続される閾値補償トランジスタＭ３および制御電圧初期化トランジスタＭ４はＮチャネル型の酸化物ＴＦＴであることから(図１４参照)、図１６に示すように、第２走査信号線ＧＮｉの選択期間（Ｈレベルの期間）は、第１走査信号線ＧＰｉの選択期間（Ｌレベルの期間）よりも長くなっている。また、これに応じて、各画素回路１５における制御電圧初期化動作、ＯＬＥＤ初期化動作、および、データ書込動作が非発光期間で行われるようにするために（図１１の（Ａ）および（Ｂ）参照）、発光制御線Ｅｉの非活性化状態の期間（Ｈレベルの期間）も上記第１の実施形態に比べ長くなっている。しかし、図１６に示す駆動により、各画素回路Ｐｉｘ（ｉ，ｊ）は、実質的には上記第１の実施形態と同様に動作し、そのアノード電圧Ｖａ（ｉ，ｊ）の消灯動作における電圧波形も、消灯期間が若干異なることを除き、上記第１の実施形態と同様である（図１０および図１６に示されるアノード電圧Ｖａ（ｉ，ｊ）の電圧波形参照）。

　したがって本実施形態によれば、上記第１の実施形態と同様、休止駆動を行う場合においてデータ側のみならず走査側の駆動回路の消費電力も十分に低減しつつフリッカの視認されない良好な表示を行うことができる。しかも本実施形態では、各画素回路Ｐｉｘ（ｉ，ｊ）における閾値補償トランジスタＭ３、制御電圧初期化トランジスタＭ４、およびＯＬＥＤ初期化トランジスタＭ７として酸化物ＴＦＴが使用されていることから、上記第１の実施形態に比べ、休止駆動において表示品質を維持しつつ休止期間ＴＰを長くしてリフレッシュレートを低下させることができ、これにより消費電力を更に低減することができる。

＜３．第３の実施形態＞
　次に、図１７から図１９を参照して、第３の実施形態に係る有機ＥＬ表示装置について説明する。図１７は、本実施形態における画素回路１５の構成を示す回路図である。図１８は、本実施形態における発光制御線を駆動するための構成例を示す回路図である。図１９は、本実施形態における休止駆動モードでの駆動方法を説明するための信号波形図であり、各信号線Ｇｉ，Ｅｉの電圧波形を画素回路Ｐｉｘ（ｉ，ｊ）のアノード電圧Ｖａ（ｉ，ｊ）および発光輝度Ｌ（ｉ，ｊ）の波形とともに示している。以下では、本実施形態に係る表示装置の構成のうち上記第１の実施形態（図１、図９）と同一または対応する部分には同一の参照符号を付して詳しい説明を省略する。

　本実施形態に係る表示装置も、上記第１の実施形態と同様、内部補償を行う有機ＥＬ表示装置であって、通常駆動モードと休止駆動モードとの２つの動作モードを有している。しかし本実施形態では、画素回路１５の構成が上記第１の実施形態と相違する。すなわち、図９に示すように上記第１の実施形態における画素回路１５では、ＯＬＥＤ初期化トランジスタＭ７がＮチャネル型であるのに対し、図１７に示すように本実施形態における画素回路１５では、ＯＬＥＤ初期化トランジスタＭ７はＰチャネル型である。本実施形態における画素回路１５の他の部分の構成は、上記第１の実施形態と同様である。

　本実施形態では、画素回路１５の上記構成に対応して、上記第１の実施形態における発光制御線Ｅ１～Ｅｎに相当する第１発光制御線ＥＡ１～ＥＡｎに加えて第２発光制御線ＥＢ１～ＥＢｎが設けられている。また本実施形態では、これら２種類の発光制御線ＥＡ１～ＥＡｎ，ＥＢ１～ＥＢｎを駆動するために、例えば走査側駆動回路４０は図１８に示すように構成されている。走査側駆動回路４０は、表示制御回路２０からの走査側制御信号Ｓｃｓに基づき、第１発光制御線ＥＡ１～ＥＡｎにそれぞれ印加すべき第１発光制御信号Ｅ（１）～Ｅ（ｎ）を生成する発光制御回路４２０を含むとともに、これらの第１発光制御信号Ｅ（１）～Ｅ（ｎ）をそれぞれ論理反転させることにより第２発光制御信号を生成する。図１８の例では、走査側駆動回路４０は、発光制御回路４２０により生成された第１発光制御信号Ｅ（１）～Ｅ（ｎ）をそれぞれ論理反転させるｎ個のインバータを含んでいる。このような構成により第１発光制御信号Ｅ（１）～Ｅ（ｎ）は、第１発光制御線ＥＡ１～ＥＡｎにそれぞれ印加され、第１発光制御信号Ｅ（１）～Ｅ（ｎ）を論理反転させた信号は第２発光制御信号として第２発光制御線ＥＢ１～ＥＢｎにそれぞれ印加される。

　図１７に示すように、本実施形態におけるｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）では、上記第１の実施形態と同様、書込制御トランジスタＭ２および閾値補償トランジスタＭ３のゲート端子に対応走査信号線Ｇｉが接続され、制御電圧初期化トランジスタＭ４のゲート端子に先行走査信号線Ｇi-1が接続されている。また、第１および第２発光制御トランジスタＭ５，Ｍ６のゲート端子には、上記第１の実施形態における対応発光制御線Ｅｉに印加される信号と同じ第１発光制御信号Ｅ（ｉ）が印加される第１発光制御線ＥＡｉが接続されている。しかし、上記第１の実施形態とは異なり、ＯＬＥＤ初期化トランジスタＭ７がＰチャネル型であることから、そのゲート端子には、当該第１発光制御信号Ｅ（ｉ）の論理反転信号が印加される第２発光制御線が接続されている。

　本実施形態における休止駆動モードでは、走査信号線Ｇ０～Ｇｎ、第１発光制御線ＥＡ１～ＥＡｎ、および第２発光制御線ＥＢ１～ＥＢｎが、図１９に示すように駆動される。本実施形態では各画素回路Ｐｉｘ（ｉ，ｊ）におけるＯＬＥＤ初期化トランジスタＭ７がＰチャネル型であることから、上記のように第１発光制御線ＥＡ１～ＥＡｎおよび第２発光制御線ＥＢ１～ＥＢｎが設けられ、ＯＬＥＤ初期化トランジスタＭ７のゲート端子には、第１発光制御信号Ｅ（ｉ）の論理反転信号が第２発光制御線ＥＢｉを介して与えられる。しかし、図１９に示す駆動により各画素回路Ｐｉｘ（ｉ，ｊ）は、上記第１の実施形態と同様に動作し、そのアノード電圧Ｖａ（ｉ，ｊ）の消灯動作における電圧波形も上記第１の実施形態と同様である（図１０および図１９に示されるアノード電圧Ｖａ（ｉ，ｊ）の電圧波形参照）。

　したがって本実施形態によれば、２種類の発光制御線（２種類の発光制御信号）が必要であるが、上記第１の実施形態と同様の効果を奏する有機ＥＬ表示装置においてＰチャネル型のトランジスタのみを使用して画素回路が構成される。このため本実施形態は、画素回路の製造上、上記第１の実施形態よりも有利である。なお、Ｎチャネル型のトランジスタのみを使用して画素回路を構成し、上記のように２種類の発光制御線を設けることによっても、本実施形態と同様の効果を得ることができる（詳細は変形例として後述する）。

＜４．第４の実施形態＞
　次に、図２０から図２３を参照して、第４の実施形態に係る有機ＥＬ表示装置について説明する。

　図２０は、本実施形態における画素回路１５の構成を示す回路図である。図２１は、本実施形態における休止駆動モードでの駆動方法を説明するための信号波形図であり、各信号線Ｇｉ，Ｅｉの電圧波形を画素回路Ｐｉｘ（ｉ，ｊ）のアノード電圧Ｖａ（ｉ，ｊ）および発光輝度Ｌ（ｉ，ｊ）の波形とともに示している。図２２は、本実施形態において、図２１に示す休止駆動を行った場合における、駆動期間ＴＤ（ＲＦフレーム期間Ｔｒｆ）でのｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）の状態を示している。より詳しくは、図２２の（Ａ）は、制御電圧初期化動作時の画素回路Ｐｉｘ（ｉ，ｊ）の状態を模式的に示し、図２２の（Ｂ）は、データ書込動作時の画素回路Ｐｉｘ（ｉ，ｊ）の状態を模式的に示し、図２２の（Ｃ）は、点灯動作時の画素回路Ｐｉｘ（ｉ，ｊ）の状態を模式的に示している。図２３は、本実施形態において、図２１に示す休止駆動を行った場合における、休止期間ＴＰ（各ＮＲＦフレーム期間Ｔｎｒｆ）でのｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）の状態を示している。より詳しくは、図２３の（Ａ）は、消灯動作時の画素回路Ｐｉｘ（ｉ，ｊ）の状態を模式的に示し、図２３の（Ｂ）は、点灯動作時の画素回路Ｐｉｘ（ｉ，ｊ）の状態を模式的に示している。以下では、本実施形態に係る表示装置の構成のうち上記第１の実施形態（図１、図９）と同一または対応する部分には同一の参照符号を付して詳しい説明を省略する。

　本実施形態に係る表示装置も、上記第１の実施形態と同様、内部補償を行う有機ＥＬ表示装置であって、通常駆動モードと休止駆動モードとの２つの動作モードを有している。また、上記第１の実施形態と同様に、データ信号線Ｄ１～Ｄｍ、走査信号線Ｇ０～Ｇｎ、および、発光制御線Ｅ１～Ｅｎが設けられ、これらの信号線と各画素回路Ｐｉｘ（ｉ，ｊ）との接続関係も上記第１の実施形態と同様である（図１参照）。

　しかし、本実施形態における画素回路１５は、上記第１の実施形態における画素回路１５（図９）と異なり、図２０に示すように構成されている。図２０は、本実施形態においてｉ番目の走査信号線Ｇｉおよびｊ番目のデータ信号線Ｄｊに対応する画素回路１５すなわちｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）の構成を示している（１≦ｉ≦ｎ、１≦ｊ≦ｍ）。この画素回路１５は、上記第１の実施形態と同様、表示素子としての有機ＥＬ素子ＯＬ、駆動トランジスタＭ１、保持キャパシタＣｓｔ、書込制御トランジスタＭ２、閾値補償トランジスタＭ３、制御電圧初期化トランジスタＭ４、第１発光制御トランジスタＭ５、第２発光制御トランジスタＭ６、および、ＯＬＥＤ初期化トランジスタＭ７を含んでいる。しかし、これらのトランジスタＭ１～Ｍ７は全てＮチャネル型であり、画素回路１５内の接続構成も上記第１の実施形態と相違する。なお、これらのトランジスタＭ１～Ｍ７として、Ｎチャネル型の酸化物ＴＦＴを使用するのが好ましいが、これに限定されない。

　図２０に示すように画素回路１５では、駆動トランジスタＭ１の第１導通端子としてのドレイン端子は、第１発光制御トランジスタＭ５を介してハイレベル電源線ＥＬＶＤＤに接続されている。駆動トランジスタＭ１の第２導通端子としてのソース端子は、書込制御トランジスタＭ２を介して対応データ信号線Ｄｊに接続されるとともに、第２発光制御トランジスタＭ６を介して有機ＥＬ素子ＯＬのアノード電極に接続されている。駆動トランジスタＭ１の制御端子としてのゲート端子は、保持キャパシタＣｓｔを介して有機ＥＬ素子ＯＬのアノード電極に接続され、かつ、閾値補償トランジスタＭ３を介して当該駆動トランジスタＭ１のソース端子に接続され、かつ、制御電圧初期化トランジスタＭ４を介してハイレベル電源線ＥＬＶＤＤに接続されている。有機ＥＬ素子ＯＬのアノード電極はＯＬＥＤ初期化トランジスタＭ７を介して対応発光制御線Ｅｉに接続され、有機ＥＬ素子ＯＬのカソード電極はローレベル電源線ＥＬＶＳＳに接続されている。また、書込制御トランジスタＭ２および閾値補償トランジスタＭ３のゲート端子は対応走査信号線Ｇｉに接続され、第１および第２発光制御トランジスタＭ５，Ｍ６のゲート端子は対応発光制御線Ｅｉに接続され、制御電圧初期化トランジスタＭ４のゲート端子は先行走査信号線Ｇi-1に接続され、ＯＬＥＤ初期化トランジスタＭ７のゲート端子は初期化電圧線Ｖｉｎｉに接続されている。後述のように、この初期化電圧線Ｖｉｎｉの電圧は、初期化のために有機ＥＬ素子ＯＬに与えるべき初期化電圧ではなく、初期化電圧線Ｖｉｎｉの電圧と対応発光制御線Ｅｉの電圧との差に相当する電圧によってＯＬＥＤ初期化トランジスタＭ７のオン／オフを制御するために使用される。

　本実施形態における休止駆動モードでは、走査信号線Ｇ０～Ｇｎおよび発光制御線Ｅ１～Ｅｎが図２１に示すように駆動される。走査信号線Ｇ０～Ｇｎおよび発光制御線Ｅ１～Ｅｎは、上記第１の実施形態では各画素回路Ｐｉｘ（ｉ，ｊ）においてＯＬＥＤ初期化トランジスタＭ７以外のトランジスタは全てＰチャネル型であることから、負論理の電圧信号によって駆動されるが（図１０参照）、本実施形態では各画素回路Ｐｉｘ（ｉ，ｊ）に書込制御トランジスタＭ２、閾値補償トランジスタＭ３，第１および第２発光制御トランジスタＭ５，Ｍ６、ならびに制御電圧初期化トランジスタＭ４がＮチャネル型であることから、正論理の電圧信号によって駆動される（図２１参照）。しかし、この点を考慮して図２１を図１０と比較すればわかるように、本実施形態における休止駆動モードでの駆動方法は、上記第１の実施形態における休止駆動モードでの駆動方法と実質的に同じである。

　また上記第１の実施形態では、画素回路Ｐｉｘ（ｉ，ｊ）におけるＮチャネル型のＯＬＥＤ初期化トランジスタＭ７のオン／オフが負論理の電圧信号（非発光期間にＨレベルとなる電圧信号）としての発光制御線Ｅｉの電圧により制御されるのに対し（図９、図１０参照）、本実施形態では、画素回路Ｐｉｘ（ｉ，ｊ）におけるＮチャネル型のＯＬＥＤ初期化トランジスタＭ７のオン／オフに、負論理の電圧信号としての発光制御線Ｅｉの電圧が必要とされず、初期化電圧線Ｖｉｎｉの電圧と対応発光制御線Ｅｉの電圧との差に相当する電圧によってＯＬＥＤ初期化トランジスタＭ７のオン／オフが制御される。このために本実施形態における画素回路Ｐｉｘ（ｉ，ｊ）では、図２０に示すように、ドレイン端子が有機ＥＬ素子ＯＬのアノード電極に接続されたＯＬＥＤ初期化トランジスタＭ７は、そのソース端子を対応発光制御線Ｅｉに接続され、そのゲート端子を低圧側電圧線としての初期化電圧線Ｖｉｎｉに接続されている。ここで、各発光制御線Ｅｉ（ｉ＝１～ｎ）のＬレベル電圧およびＨレベル電圧を符号“ＶＥlow”および“ＶＥhigh”でそれぞれ示し、初期化電圧線Ｖｉｎｉの電圧を同じ符号“Ｖｉｎｉ”で示すものとすると、非発光期間においてＯＬＥＤ初期化トランジスタＭ７をオン状態とするには下記式（５）を満たす必要があり、発光期間においてＯＬＥＤ初期化トランジスタＭ７をオフ状態とするには下記式（６）を満たす必要がある（図２０参照）。ただし、ＶＥhigh＞Ｖｉｎｉであるものとし、有機ＥＬ素子ＯＬの内部抵抗による電圧降下は無視する。
　　Ｖini－ＶＥlow＞Ｖth　 …（５）
　　Ｖini－Ｖａ＝Ｖini－（Ｖth#ol＋ELVSS）＜Ｖth　…（６）
なお上記において、ＶｔｈはＯＬＥＤ初期化トランジスタＭ７の閾値であり、Ｖth#olは有機ＥＬ素子ＯＬの閾値（ＯＬＥＤ閾値電圧）である。上記式（５）（６）より次式が得られる。
　　ＶＥlow＋Ｖth＜Ｖini＜Ｖth＋Ｖth#ol＋ELVSS …（７）
そこで本実施形態では、各発光制御線ＥｉのＬレベル電圧ＶＥlowおよび初期化電圧線（低圧側電圧線）の電圧Ｖｉｎｉは、上記式（７）を満たすように予め決められている。

　以下、上記のように構成された本実施形態における休止駆動モードでのｉ行ｊ列目の画素回路Ｐｉｘ（ｉ，ｊ）の動作を説明する。まず図２１とともに図２２を参照して、駆動期間ＴＤ（ＲＦフレーム期間Ｔｒｆ）での当該画素回路Ｐｉｘ（ｉ，ｊ）の動作を説明する。

　対応発光制御線Ｅｉの電圧がＬレベルである非発光期間のうち先行走査信号線Ｇi-1がＨレベルの期間（選択期間）では、当該画素回路Ｐｉｘ（ｉ，ｊ）は図２２の（Ａ）に示す状態となる。図２２の（Ａ）に示すように、この選択期間では、制御電圧初期化トランジスタＭ４がオン状態である。またこの選択期間では、ＯＬＥＤ初期化トランジスタＭ７のゲート・ソース端子間に印加される電圧はＶｉｎｉ－ＶＥlowであるので、上記式（５）より、ＯＬＥＤ初期化トランジスタＭ７もオン状態となっている。このため、保持キャパシタＣｓｔが制御電圧初期化トランジスタＭ４およびＯＬＥＤ初期化トランジスタＭ７を介して充電されることで初期化される（これは駆動トランジスタＭ１のゲート電圧Ｖｇの初期化を意味する）。またこの非発光期間では、対応発光制御線ＥｉのＬレベル電圧ＶＥlowがＯＬＥＤ初期化トランジスタＭ７を介して有機ＥＬ素子ＯＬのアノード電極に与えられ、これにより当該有機ＥＬ素子ＯＬが初期化される。このように本実施形態では、対応発光制御線ＥｉのＬレベル電圧ＶＥlowが有機ＥＬ素子ＯＬの初期化電圧として使用される。

　その後、当該非発光期間において、先行走査信号線Ｇi-1の電圧がＬレベルに変化することで先行走査信号線Ｇi-1の選択期間が終了し、対応走査信号線Ｇｉの電圧がＬレベルからＨレベルに変化することで、対応走査信号線Ｇｉの選択期間となる。図２２の（Ｂ）に示すように、この期間では、制御電圧初期化トランジスタＭ４はオフ状態であるが、ＯＬＥＤ初期化トランジスタＭ７は依然としてオン状態であり、これに加えて、書込制御トランジスタＭ２および閾値補償トランジスタＭ３もオン状態となっている。これにより、上記第１の実施形態と同様（図１１の（Ｂ）参照）、駆動トランジスタＭ１の閾値Ｖｔｈに対する補償を伴うデータ電圧Ｖｄａｔａの書込が行われる。これにより、その後の発光期間において画素回路Ｐｉｘ（ｉ，ｊ）内の有機ＥＬ素子ＯＬは、駆動トランジスタＭ１の閾値に拘わらすデータ電圧Ｖｄａｔａに応じた輝度で発光する（図２２の（Ｃ）参照）。

　上記のデータ書込動作の後、対応発光制御線Ｅｉの電圧がＨレベルに変化すると、発光期間となる。図２２の（Ｃ）に示すように、この発光期間では、ＯＬＥＤ初期化トランジスタＭ７のゲート・ソース端子間に印加される電圧はＶｉｎｉ－ＶＥhighであるので、上記式（５）より、ＯＬＥＤ初期化トランジスタＭ７はオフ状態となっている。またこの発光期間では、第１および第２発光制御トランジスタＭ５，Ｍ６はオン状態である。このため、上記第１の実施形態と同様（図１１の（Ｃ）参照）、ハイレベル電源線ＥＬＶＤＤから第１発光制御トランジスタＭ５、駆動トランジスタＭ１、第２発光制御トランジスタＭ６、および、有機ＥＬ素子ＯＬを経由してローレベル電源線ＥＬＶＳＳに電流Ｉ１が流れる。その結果、有機ＥＬ素子ＯＬは、対応走査信号線Ｇｉの選択期間における対応データ信号線Ｄｊの電圧であるデータ電圧Ｖｄａｔａに応じた輝度で発光する。

　次に、図２１とともに図２３を参照して、本実施形態における休止期間ＴＰ（各ＮＲＦフレーム期間Ｔｎｒｆ）でのｉ行ｊ列目の当該画素回路Ｐｉｘ（ｉ，ｊ）の動作を説明する。

　当該画素回路Ｐｉｘ（ｉ，ｊ）では、図２３の（Ａ）に示すように、休止期間ＴＰ（各ＮＲＦフレーム期間Ｔｎｒｆ）において非発光期間が開始されるときＯＬＥＤ初期化トランジスタＭ７は、駆動期間ＴＤにおいて非発光期間が開始されるときと同様、対応発光制御線ＥｉのＬレベルからＨレベルへの変化によりオン状態となる（図２１、図２２の（Ａ）および（Ｂ）参照）。また図２３の（Ｂ）に示すように、ＯＬＥＤ初期化トランジスタＭ７は、休止期間ＴＰにおいて非発光期間が終了して発光期間が開始されるときにも、駆動期間ＴＤにおいて非発光期間が終了して発光期間が開始されるときと同様、対応発光制御線ＥｉのＨレベルからＬレベルへの変化によりオフ状態となる（図２１、図２２の（Ｃ）参照）。このため本実施形態においても、上記第１の実施形態と同様（図１３参照）、駆動期間ＴＤか休止期間ＴＰかに拘わらず、画素回路Ｐｉｘ（ｉ，ｊ）内のアノード電圧Ｖａ（ｉ，ｊ）は、非発光期間およびその直後において同様に変化する。これにより、消灯動作における発光輝度Ｌ（ｉ，ｊ）の波形が駆動期間ＴＤか休止期間ＴＰかに拘わらず同じ形状となり、各フレーム期間における消灯期間は同じ長さとなる。このため、上記第１の実施形態と同様、休止駆動を行う場合においてデータ側のみならず走査側の駆動回路の消費電力も十分に低減しつつフリッカが十分に抑制された良好な表示を行うことができる。

　また本実施形態では、図２０に示すように、画素回路Ｐｉｘ（ｉ，ｊ）は、上記第３の実施形態（図１７～図１９）のように発光制御線の種類を増やすことなく、Ｎチャネル型のトランジスタのみを使用して構成されている。さらに、画素回路Ｐｉｘ（ｉ，ｊ）に使用されるＮチャネル型トランジスタＭ１～Ｍ７として、酸化物ＴＦＴを使用することにより、駆動トランジスタＭ１のゲート端子を含むノードからのリーク電流を抑制することができる。このため、休止駆動を行う場合における表示品質を向上させることができ、また、表示品質を維持しつつ休止期間ＴＰを長くしてリフレッシュレートを低下させることで消費電力を更に低減することができる。

＜５．変形例＞
　本発明は上記各実施形態に限定されるものではなく、本発明の範囲を逸脱しない限りにおいてさらに種々の変形を施すことができる。

　例えば上記各実施形態では、画素回路１５として、図２に示す内部補償方式の画素回路を基本として構成されているが、画素回路１５は、このような構成の内部補償方式の画素回路に限定されるものではない。過去の表示履歴の影響を遮断して表示品質の低下を防止するために有機ＥＬ素子ＯＬ等の表示素子を初期化するように構成された画素回路であれば、本発明の適用が可能である。

　上記各実施形態における画素回路１５では、ＯＬＥＤ初期化トランジスタＭ７を図９、図１４、図１７、または図２０に示すように接続することにより、有機ＥＬ素子ＯＬを初期化するための回路（以下「初期化回路」という）が構成されている。しかし、初期化回路は、このような構成に限定されるものではなく、対応発光制御線Ｅｉの電圧が第１および第２発光制御トランジスタＭ５，Ｍ６をオフ状態とするレベルであるときに、当該対応発光制御線Ｅｉの電圧に基づき制御されるスイッチング素子（ＯＬＥＤ初期化トランジスタＭ７に相当するスイッチング素子）を介して、有機ＥＬ素子ＯＬを初期化するための電圧が当該有機ＥＬ素子ＯＬに与えられるように構成されていればよい。

　上記第１および第２の実施形態における画素回路１５では、Ｐチャネル型トランジスタとＮチャネル型のトランジスタの双方が使用され、上記第３の実施形態における画素回路１５ではＰチャネル型トランジスタのみが使用され、上記第４の実施形態における画素回路１５ではＮチャネル型トランジスタのみが使用されているが、本発明の要旨を逸脱しない範囲において、各実施形態において画素回路１５内の各トランジスタにつきＰチャネル型とＮチャネル型とを入れ替えて当該画素回路１５内の接続関係を適宜構成し直してもよい。例えば、上記第３の実施形態において、図１７に示す画素回路１５において、トランジスタＭ１～Ｍ７をＰチャネル型からＮチャネル型に入れ替え、ＯＬＥＤ初期化トランジスタＭ７を除き図２０に示すような接続関係に構成し直してもよい。この場合、ＯＬＥＤ初期化トランジスタＭ７は、そのドレイン端子を有機ＥＬ素子ＯＬのアノード電極に接続され、そのソース端子を初期化電圧線Ｖｉｎｉに接続され、そのゲート端子を図２１に示す波形の電圧信号の論理反転信号を伝達する発光制御線Ｅｉに接続される。また、このような構成の画素回路において、更に、ＯＬＥＤ初期化トランジスタＭ７のみをＮチャネル型からＰチャネル型に入れ替えてもよい。この場合、Ｐチャネル型のＯＬＥＤ初期化トランジスタＭ７のゲート端子には、図２１に示す波形の電圧信号を伝達する発光制御線Ｅｉが接続される。これにより得られる画素回路は、図９に示す上記第１の実施形態における画素回路１５において、各トランジスタＭ１～Ｍ７につきＰチャネル型とＮチャネル型とを入れ替えて接続関係を適宜構成し直したものに相当する。

　上記改良例では、既述のように、非発光期間ＴＥoffにおける消灯動作により生じる消灯期間ＴＬoffの長さが駆動期間ＴＤと休止期間ＴＰとで異なることに起因して、フリッカが依然として視認される（図５～図７参照）。しかし、上記改良例において非発光期間ＴＥoffの長さが図６、図７に示すものよりも短い場合には、休止期間ＴＰ（ＮＲＦフレーム期間Ｔｎｒｆ）の消灯動作において有機ＥＬ素子ＯＬが完全に消灯しないことがある。この場合、図２４に示すように、消灯動作による輝度低下の程度が駆動期間ＴＤと休止期間ＴＰとで異なり、これによりフリッカが依然として視認される。しかし、このような場合であっても、上記各実施形態によれば、消灯動作時のアノード電圧Ｖａ（ｉ，ｊ）の波形が駆動期間ＴＤと休止期間ＴＰとで同じ形状となり、その結果、図２５に示すように、消灯動作による輝度低下の程度および輝度波形が駆動期間ＴＤと休止期間ＴＰとで同一となる。

　以上においては、有機ＥＬ表示装置を例に挙げて実施形態およびその変形例が説明されたが、本発明は、有機ＥＬ表示装置に限定されるものではなく、電流で駆動される表示素子を用いた表示装置であって当該表示素子の初期化が上記のように行われる表示装置であれば適用可能である。ここで使用可能な表示素子は、例えば、有機ＥＬ素子すなわち有機発光ダイオード（Organic Light Emitting Diode（ＯＬＥＤ））の他、無機発光ダイオードや量子ドット発光ダイオード（Quantum dot Light Emitting Diode（ＱＬＥＤ））等である。

１０　　…有機ＥＬ表示装置
１１　　…表示部
１５　　…画素回路
Ｐｉｘ（ｊ，ｉ）…画素回路（ｉ＝１～ｎ、ｊ＝１～ｍ）
２０　…表示制御回路
３０　…データ側駆動回路（データ信号線駆動回路）
４０　…走査側駆動回路（走査信号線駆動／発光制御回路）
Ｇｉ　…走査信号線（ｉ＝１～ｎ）
Ｄｊ　…データ信号線（ｊ＝１～ｍ）
ＧＰｉ…第１走査信号線（ｉ＝１～ｎ）
ＧＮｉ…第２走査信号線（ｉ＝１～ｎ）
Ｅｉ　…発光制御線（ｉ＝１～ｎ）
ＥＡｉ…第１発光信号線（ｉ＝１～ｎ）
ＥＢｉ…第２発光信号線（ｉ＝１～ｎ）
Ｖｉｎｉ　…初期化電圧線、初期化電圧
ＶＥlow …発光制御線のローレベル電圧
ＶＥhigh　…発光制御線のハイレベル電圧
ＥＬＶＤＤ…ハイレベル電源線（第１電源線）、ハイレベル電源電圧
ＥＬＶＳＳ…ローレベル電源線（第２電源線）、ローレベル電源電圧
ＯＬ　…有機ＥＬ素子（表示素子）
Ｃｓｔ…保持キャパシタ
Ｍ１　…駆動トランジスタ
Ｍ２　…書込制御トランジスタ
Ｍ３　…閾値補償トランジスタ
Ｍ４　…制御電圧初期化トランジスタ（制御電圧初期化スイッチング素子）
Ｍ５　…第１発光制御トランジスタ
Ｍ６　…第２発光制御トランジスタ
Ｍ７　…ＯＬＥＤ初期化トランジスタ（表示素子初期化スイッチング素子）
Ｖｇ　…ゲート電圧
Ｖａ　…アノード電圧
ＴＤ　…駆動期間
ＴＰ　…休止期間
Ｔｒｆ　…リフレッシュフレーム期間（ＲＦフレーム期間）
Ｔｎｒｆ…非リフレッシュフレーム期間（ＮＲＦフレーム期間）
ＴＥoff …非発光期間
ＴＬoff …消灯期間

Claims

　複数のデータ信号線と、前記複数のデータ信号線に交差する複数の走査信号線と、前記複数の走査信号線に沿って配設された複数の発光制御線とを含む表示部を有する表示装置において、前記複数のデータ信号線のいずれかに対応し、かつ、前記複数の走査信号線のいずれかに対応し、かつ、前記複数の発光制御線のいずれかに対応するように設けられた画素回路であって、
　電流によって駆動される表示素子と、
　保持キャパシタと、
　前記保持キャパシタに保持されるデータ電圧に応じて前記表示素子に流れる電流を制御する駆動トランジスタと、
　対応する走査信号線に接続された制御端子を有する書込制御スイッチング素子と、
　対応する発光制御線に接続された制御端子を有し前記表示素子と直列に接続された少なくとも１つの発光制御スイッチング素子と、
　前記表示素子を初期化する初期化回路と
を備え、
　前記初期化回路は、表示素子初期化スイッチング素子を含み、前記対応する発光制御線の電圧が前記発光制御スイッチング素子をオフ状態とするレベルであるときに、前記対応する発光制御線の電圧に基づき、前記表示素子を初期化するための初期化電圧が前記表示素子初期化スイッチング素子を介して前記表示素子に与えられるように構成されている、画素回路。
　前記保持キャパシタは、前記書込制御スイッチング素子を介して対応するデータ信号線に接続されている、請求項１に記載の画素回路。
　前記表示部は、第１電源線と、第２電源線と、前記初期化電圧を供給するための初期化電圧線とを更に含み、
　前記発光制御スイッチング素子は、第１導電型のトランジスタであり、
　前記表示素子初期化スイッチング素子は、前記発光制御スイッチング素子とは導電型の異なる第２導電型のトランジスタであり、
　前記表示素子の第１電極は、前記発光制御スイッチング素子を介して前記第１電源線に接続され、前記表示素子の第２電極は、前記第２電源線に接続されており、
　前記表示素子初期化スイッチング素子の制御端子は、前記対応する発光制御線に接続されており、
　前記初期化電圧線は、前記表示素子初期化スイッチング素子を介して前記表示素子の前記第１電極に接続されている、請求項１または２に記載の画素回路。
　閾値補償スイッチング素子と、
　制御電圧初期化スイッチング素子と、
　前記発光制御スイッチング素子としての第１および第２発光制御スイッチング素子と
を更に備え、
　前記駆動トランジスタは、前記書込制御スイッチング素子を介して対応するデータ信号線に接続されるとともに前記第１発光制御スイッチング素子を介して前記第１電源線に接続された第１導通端子と、前記第２発光制御スイッチング素子を介して前記表示素子の前記第１電極に接続された第２導通端子と、前記閾値補償スイッチング素子を介して前記第２導通端子に接続され、かつ、前記保持キャパシタを介して前記第１電源線に接続され、かつ、前記制御電圧初期化スイッチング素子を介して前記第２電源線に接続された制御端子とを有し、
　前記制御電圧初期化スイッチング素子の制御端子は、前記対応する走査信号線よりも先に選択される走査信号線に接続されており、
　前記第１および第２発光制御スイッチング素子ならびに前記表示素子初期化スイッチング素子の制御端子は、前記対応する発光制御線に接続されており、
　前記駆動トランジスタ、前記書込制御スイッチング素子、ならびに、前記第１および第２発光制御スイッチング素子は、Ｐチャネル型トランジスタであり、
　前記閾値補償スイッチング素子、前記制御電圧初期化スイッチング素子、および、前記表示素子初期化スイッチング素子は、チャネル層が酸化物半導体により形成されたＮチャネル型トランジスタである、請求項３に記載の画素回路。
　前記表示部は、前記複数の発光制御線にそれぞれ対応する複数の反転発光制御線であって、それぞれが対応する発光制御線の信号の論理反転信号を伝達する複数の反転発光制御線を更に含み
　前記発光制御スイッチング素子および前記表示素子初期化スイッチング素子は、互いに導電型が同じトランジスタであり、
　前記表示素子初期化スイッチング素子の制御端子は、前記対応する発光制御線に対応する反転発光制御線に接続されている、請求項１または２に記載の画素回路。
　前記発光制御スイッチング素子および前記表示素子初期化スイッチング素子は、Ｐチャネル型トランジスタである、請求項５に記載の画素回路。
　前記Ｐチャネル型トランジスタは、いずれも、チャネル層を低温ポリシリコンにより形成されている、請求項４または６に記載の画素回路。
　前記表示部は、高圧側電源電圧を供給するための第１電源線と、低圧側電源電圧を供給するための第２電源線と、前記初期化電圧に対応する所定の低圧側電圧を供給するための低圧側電圧線とを更に含み、
　前記発光制御スイッチング素子および前記表示素子初期化スイッチング素子は、Ｎチャネル型トランジスタであり、
　前記表示素子の第１電極は、前記発光制御スイッチング素子を介して前記第１電源線に接続されるとともに前記表示素子初期化スイッチング素子を介して前記対応する発光制御線に接続され、前記表示素子の第２電極は、前記第２電源線に接続されており、
　前記表示素子初期化スイッチング素子の制御端子は、前記低圧側電圧線に接続されており、
　前記対応する発光制御線の電圧が前記発光制御スイッチング素子をオフ状態とするレベルであるときに前記表示素子初期化スイッチング素子がオン状態とされるように、前記低圧側電圧は前記対応する発光制御線の当該レベルの電圧よりも高い、請求項１または２に記載の画素回路。
　閾値補償スイッチング素子と、
　制御電圧初期化スイッチング素子と、
　前記発光制御スイッチング素子としての第１および第２発光制御スイッチング素子と
を更に備え、
　前記駆動トランジスタ、前記書込制御スイッチング素子、前記第１および第２発光制御スイッチング素子、前記閾値補償スイッチング素子、ならびに、前記制御電圧初期化スイッチング素子は、Ｎチャネル型トランジスタであり、
　前記制御電圧初期化スイッチング素子の制御端子は、前記対応する走査信号線よりも先に選択される走査信号線に接続されており、
　前記第１および第２発光制御スイッチング素子の制御端子は、前記対応する発光制御線に接続されており、
　前記駆動トランジスタは、前記第１発光制御スイッチング素子を介して前記第１電源線に接続された第１導通端子と、前記書込制御スイッチング素子を介して対応するデータ信号線に接続されるとともに前記第２発光制御スイッチング素子を介して前記表示素子の前記第１電極に接続された第２導通端子と、前記閾値補償スイッチング素子を介して前記第１導通端子に接続され、かつ、前記保持キャパシタを介して前記表示素子の前記第１電極に接続され、かつ、前記制御電圧初期化スイッチング素子を介して前記第１電源線に接続された制御端子とを有する、請求項８に記載の画素回路。
　前記Ｎチャネルトランジスタは、いずれも、チャネル層を酸化物半導体により形成されている、請求項８または９に記載の画素回路。
　複数のデータ信号線と、前記複数のデータ信号線に交差する複数の走査信号線と、前記複数の走査信号線に沿って配設された複数の発光制御線とを含む表示部を有する表示装置であって、
　それぞれが前記複数のデータ信号線のいずれかに対応し、かつ、前記複数の走査信号線のいずれかに対応し、かつ、前記複数の発光制御線のいずれかに対応するように、前記複数のデータ信号線および前記複数の走査信号線に沿って前記表示部に配設された、請求項１から１０のいずれか１項に記載の複数の画素回路と、
　前記複数の画素回路に書き込むべきデータ電圧を示す複数のデータ信号を生成して前記複数のデータ信号線に印加するデータ側駆動回路と、
　前記複数の走査信号線を選択的に駆動するとともに前記複数の発光制御線を選択的に非活性化する走査側駆動回路と、
　前記複数の走査信号線の選択的な駆動により前記複数の画素回路にデータ電圧を書き込むリフレッシュフレーム期間からなる駆動期間と前記複数の走査信号線を非選択状態として前記複数の画素回路へのデータ電圧の書き込みを停止する非リフレッシュフレーム期間からなる休止期間とが交互に現れるように、前記データ側駆動回路および前記走査側駆動回路を制御する表示制御回路と
を備え、
　前記表示制御回路は、
　　前記駆動期間では、前記データ側駆動回路が前記複数のデータ信号を生成して前記複数のデータ信号線に印加し、前記走査側駆動回路が前記複数の走査信号線を選択的に駆動するとともに前記複数の発光制御線を選択的に非活性化するように、前記データ側駆動回路および前記走査側駆動回路を制御し、
　　前記休止期間では、前記データ側駆動回路が前記複数のデータ信号の前記複数のデータ信号線への印加を停止し、前記走査側駆動回路が前記複数の走査信号線の駆動を停止し前記複数の発光制御線を選択的に非活性化するように、前記データ側駆動回路および前記走査側駆動回路を制御する、表示装置。
　複数のデータ信号線と、前記複数のデータ信号線に交差する複数の走査信号線と、前記複数の走査信号線に沿って配設された複数の発光制御線とを含む表示部を有する表示装置の駆動方法であって、
　前記表示装置は、それぞれが前記複数のデータ信号線のいずれかに対応し、かつ、前記複数の走査信号線のいずれかに対応し、かつ、前記複数の発光制御線のいずれかに対応するように、前記複数のデータ信号線および前記複数の走査信号線に沿って前記表示部に配設された複数の画素回路を備え、
　各画素回路は、
　　電流によって駆動される表示素子と、
　　保持キャパシタと、
　　前記保持キャパシタに保持されるデータ電圧に応じて前記表示素子に流れる電流を制御する駆動トランジスタと、
　　対応する走査信号線に接続された制御端子を有する書込制御スイッチング素子と、
　　対応する発光制御線に接続された制御端子を有し前記表示素子と直列に接続された少なくとも１つの発光制御スイッチング素子と、
　　前記表示素子を初期化する初期化回路とを含み、
　前記初期化回路は、表示素子初期化スイッチング素子を含み、前記対応する発光制御線の電圧が前記発光制御スイッチング素子をオフ状態とするレベルであるときに、前記対応する発光制御線の電圧に基づき、前記表示素子を初期化するための初期化電圧が前記表示素子初期化スイッチング素子を介して前記表示素子に与えられるように構成されており、
　前記駆動方法は、前記複数の走査信号線の選択的な駆動により前記複数の画素回路にデータ電圧を書き込むリフレッシュフレーム期間からなる駆動期間と前記複数の走査信号線を非選択状態として前記複数の画素回路へのデータ電圧の書き込みを停止する非リフレッシュフレーム期間からなる休止期間とが交互に現れるように、前記複数のデータ信号線および前記複数の走査信号線を駆動する休止駆動ステップを備え、
　前記休止駆動ステップは、
　　前記駆動期間において、前記複数の画素回路に書き込むべきデータ電圧を示す複数のデータ信号を生成して前記複数のデータ信号線に印加し、前記複数の走査信号線を選択的に駆動するとともに前記複数の発光制御線を選択的に非活性化するステップと、
　　前記休止期間において、前記複数のデータ信号の前記複数のデータ信号線への印加を停止するとともに前記複数の走査信号線の駆動を停止し、前記複数の発光制御線を選択的に非活性化するステップとを含む、駆動方法。