WO2022061718A1 - 像素电路、像素驱动方法、显示面板和显示装置 - Google Patents

像素电路、像素驱动方法、显示面板和显示装置 Download PDF

Info

Publication number
WO2022061718A1
WO2022061718A1 PCT/CN2020/117766 CN2020117766W WO2022061718A1 WO 2022061718 A1 WO2022061718 A1 WO 2022061718A1 CN 2020117766 W CN2020117766 W CN 2020117766W WO 2022061718 A1 WO2022061718 A1 WO 2022061718A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
control
light
node
electrically connected
Prior art date
Application number
PCT/CN2020/117766
Other languages
English (en)
French (fr)
Inventor
陈义鹏
石领
Original Assignee
京东方科技集团股份有限公司
成都京东方光电科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 成都京东方光电科技有限公司 filed Critical 京东方科技集团股份有限公司
Priority to PCT/CN2020/117766 priority Critical patent/WO2022061718A1/zh
Priority to CN202080002110.5A priority patent/CN116420183A/zh
Priority to US17/426,562 priority patent/US11710452B2/en
Publication of WO2022061718A1 publication Critical patent/WO2022061718A1/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element

Abstract

提供了一种像素电路、像素驱动方法、显示面板和显示装置。像素电路包括发光元件(EL)、驱动电路(11)、数据写入电路(12)、通断控制电路(13)、第一初始化电路(14)和储能电路(10)；数据写入电路(12)在第一栅极驱动信号的控制下，将数据电压写入第三节点(N3)；通断控制电路(13)在第一栅极驱动信号的控制下，控制第一节点(N1)与第三节点(N3)之间连通；第一初始化电路(14)在第一栅极驱动信号的控制下，控制将初始化电压写入第一节点(N1)；第一初始化电路(14)包括的晶体管的类型与驱动电路(11)包括的驱动晶体管的类型不同，数据写入电路(12)包括的晶体管的类型与驱动电路(11)包括的驱动晶体管的类型不同。能够在对驱动晶体管的阈值电压进行补偿，并能够降低驱功率，保证驱动电路（11）的控制端的电位稳定。

Description

像素电路、像素驱动方法、显示面板和显示装置 技术领域
本公开涉及显示技术领域，尤其涉及一种像素电路、像素驱动方法、显示面板和显示装置。
背景技术
相关的应用于显示装置中的像素电路一般采用LTPS(Low Temperature Poly-Silicon，低温多晶硅)技术，驱动功率高，并不能在对驱动晶体管的阈值电压进行补偿的同时，减小与驱动电路的控制端电连接的晶体管的漏电流，以不能保证驱动电路的控制端的电位稳定。
发明内容
在一个方面中，本公开实施例提供了一种像素电路，包括发光元件、驱动电路、数据写入电路、通断控制电路、第一初始化电路和储能电路；
所述驱动电路的控制端与第一节点电连接，所述驱动电路的第一端与第二节点电连接，所述驱动电路的第二端与所述发光元件电连接；所述驱动电路用于在其控制端的电位的控制下，产生驱动所述发光元件发光的驱动电流；
所述储能电路的第一端与所述第二节点电连接，所述储能电路的第二端与第三节点电连接，所述储能电路用于存储电能；
所述数据写入电路分别与第一栅线、数据线和所述第三节点电连接，用于在第一栅线提供的第一栅极驱动信号的控制下，将所述数据线上的数据电压写入第三节点；
所述通断控制电路分别与所述第一栅线、所述第一节点和所述第三节点电连接，用于在所述第一栅极驱动信号的控制下，控制所述第一节点与所述第三节点之间连通；
所述第一初始化电路分别与所述第一栅线、所述第一节点和初始化电压端电连接，用于在所述第一栅极驱动信号的控制下，控制将所述初始化电压端提供的初始化电压写入所述第一节点；
所述第一初始化电路包括的晶体管的类型与所述驱动电路包括的驱动晶体管的类型不同，所述数据写入电路包括的晶体管的类型与所述驱动电路包括的驱动晶体管的类型不同。
可选的，所述驱动晶体管为低温多晶硅晶体管，所述第一初始化电路包括的晶体管和所述数据写入电路包括的晶体管都为氧化物晶体管。
可选的，所述通断控制电路包括的晶体管的类型与所述驱动电路包括的驱动晶体管的类型相同。
可选的，本公开至少一实施例所述的像素电路还包括第二初始化电路；所述驱动电路的第二端与所述发光元件的第一极电连接，所述发光元件的第二极与第一电压端电连接；
所述第二初始化电路分别与第二栅线、所述初始化电压端和所述发光元件的第一极电连接，用于在所述第二栅线提供的第二栅极驱动信号的控制下，将所述初始化电压写入所述发光元件的第一极，以控制所述发光元件不发光。
可选的，所述第二初始化电路包括的晶体管的类型与所述驱动晶体管的类型相同。
可选的，本公开至少一实施例所述的像素电路还包括第一发光控制电路；所述第一发光控制电路分别与所述第二节点、电源电压端和第一发光控制线电连接，用于在所述第一发光控制线提供的第一发光控制信号的控制下，控制所述电源电压端与所述第二节点之间连通。
可选的，本公开至少一实施例所述的像素电路还包括第二发光控制电路；所述驱动电路的第二端通过所述第二发光控制电路与所述发光元件电连接；
所述第二发光控制电路还与第二发光控制线电连接，用于在所述第二发光控制线提供的第二发光控制信号的控制下，控制所述驱动电路的第二端与所述发光元件之间连通。
可选的，所述驱动电路包括驱动晶体管，所述数据写入电路包括数据写入晶体管，所述通断控制电路包括通断控制晶体管，所述第一初始化电路包括第一初始化晶体管，所述储能电路包括存储电容；
所述驱动晶体管的控制极与所述第一节点电连接，所述驱动晶体管的第一极与所述第二节点电连接，所述驱动晶体管的第二极与所述发光元件电连 接；
所述存储电容的第一端与所述第二节点电连接，所述存储电容的第二端与第三节点电连接；
所述数据写入晶体管的控制极与所述第一栅线电连接，所述数据写入晶体管的第一极与所述数据线电连接，所述数据写入晶体管的第二极与所述第三节点电连接；
所述通断控制晶体管的控制极与所述第一栅线电连接，所述通断控制晶体管的第一极与所述第三节点电连接，所述通断控制晶体管的第二极与所述第一节点电连接；
所述第一初始化晶体管的控制极与所述第一栅线电连接，所述第一初始化晶体管的第一极与所述初始化电压端电连接，所述第一初始化晶体管的第二极与所述第一节点电连接。
可选的，所述第二初始化电路包括第二初始化晶体管；
所述第二初始化晶体管的控制极与所述第二栅线电连接，所述第二初始化晶体管的第一极与初始化电压端电连接，所述第二初始化晶体管的第二极与所述发光元件的第一极电连接；
所述第二初始化晶体管为低温多晶硅晶体管。
可选的，所述第一发光控制电路包括第一发光控制晶体管；
所述第一发光控制晶体管的控制极与所述第一发光控制线电连接，所述第一发光控制晶体管的第一极与所述电源电压端电连接，所述第一发光控制晶体管的第二极与所述第二节点电连接；
所述第一发光控制晶体管为低温多晶硅晶体管。
可选的，所述第二发光控制电路包括第二发光控制晶体管；
所述第二发光控制晶体管的控制极与所述第二发光控制线电连接，所述第二发光控制晶体管的第一极与所述驱动电路的第二端电连接，所述第二发光控制晶体管的第二极与所述发光元件电连接；
所述第二发光控制晶体管为低温多晶硅晶体管。
在第二个方面中，本公开实施例还提供了一种像素驱动方法，应用于上述的像素电路，显示周期包括依次设置的补偿阶段和写入阶段；所述像素驱 动方法包括：
在补偿阶段，数据写入电路在第一栅极驱动信号的控制下，将数据线上的数据电压写入第三节点；第一初始化电路在所述第一栅极驱动信号的控制下，将初始化电压V0写入第一节点；通过所述数据电压为储能电路充电，以使得第二节点的电位最终变为V0-Vth，其中，Vth为驱动电路包括的驱动晶体管的阈值电压；
在写入阶段，通断控制电路在第一栅极驱动信号的控制下，控制所述第一节点与所述第三节点之间连通，以将所述数据电压写入所述第一节点。
可选的，所述像素电路还包括第一发光控制电路；显示周期还包括设置于所述写入阶段之后的发光阶段；所述像素驱动方法还包括：在所述补偿阶段，驱动电路在其控制端接入的初始化电压V0的控制下，控制所述驱动电路的第一端与所述驱动电路的第二端之间连通，通过所述数据电压为储能电路充电，以改变第二节点的电位，直至所述第二节点的电位变为V0-Vth，所述驱动电路断开其第一端与所述驱动电路的第二端之间的连接；
在所述发光阶段，第一发光控制电路在第一发光控制信号的控制下，控制电源电压端与第二节点之间连通，通断控制电路在第一栅极驱动信号的控制下，控制所述第一节点与所述第三节点之间连通，驱动电路在其控制端的电位的控制下，控制产生驱动发光元件发光的驱动电流。
可选的，所述像素电路还包括第一发光控制电路和第二发光控制电路；显示周期还包括设置于所述写入阶段之后的发光阶段；所述补偿阶段包括第一补偿时间段和第二补偿时间段；所述像素驱动方法还包括：
在第一补偿时间段，第一发光控制电路在第一发光控制信号的控制下，控制电源电压端与第二节点之间连通，以将电源电压写入所述第二节点；
在第二补偿时间段，第二发光控制电路在第二发光控制信号的控制下，控制驱动电路的第二端与发光元件之间连通，驱动电路在其控制端接入的初始化电压V0的控制下，控制所述驱动电路的第一端与所述驱动电路的第二端之间连通，通过所述数据电压为储能电路充电，以改变第二节点的电位，直至所述第二节点的电位变为V0-Vth，所述驱动电路断开其第一端与所述驱动电路的第二端之间的连接；
在写入阶段，第二发光控制电路在第二发光控制信号的控制下，控制驱动电路的第二端与发光元件之间连通；
在发光阶段，所述第一发光控制电路在所述第一发光控制信号的控制下，控制所述电源电压端与所述第二节点之间连通，所述第二发光控制电路在所述第二发光控制信号的控制下，控制所述驱动电路的第二端与所述发光元件之间导通，驱动电路驱动发光元件发光。
可选的，所述像素电路还包括第二初始化电路；所述像素驱动方法还包括：
在所述补偿阶段，所述第二初始化电路在第二栅极驱动信号的控制下，将初始化电压写入发光元件的第一极，以控制所述发光元件不发光。
在第三个方面中，本公开还提供了一种显示面板，包括上述的像素电路。
在第四个方面中，本公开还提供了一种显示装置，包括上述的显示面板。
附图说明
图1是本公开至少一实施例所述的像素电路的结构图；
图2是本公开至少一实施例所述的像素电路的结构图；
图3是本公开至少一实施例所述的像素电路的结构图；
图4是本公开至少一实施例所述的像素电路的结构图；
图5是本公开至少一实施例所述的像素电路的电路图；
图6是公开如图5所示的像素电路的至少一实施例的工作时序图；
图7是本公开至少一实施例所述的像素电路的电路图；
图8公开如图7示的像素电路的至少一实施例的工作时序图。
具体实施方式
下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
本公开所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效 应管或其他特性相同的器件。在本公开实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。
在实际操作时，当所述晶体管为三极管时，所述控制极可以为基极，所述第一极可以为集电极，所述第二极可以发射极；或者，所述控制极可以为基极，所述第一极可以为发射极，所述第二极可以集电极。
在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。
如图1所示，本公开至少一实施例所述的像素电路包括发光元件EL、驱动电路11、数据写入电路12、通断控制电路13、第一初始化电路14和储能电路10；
所述驱动电路11的控制端与第一节点N1电连接，所述驱动电路11的第一端与第二节点N2电连接，所述驱动电路11的第二端与所述发光元件EL电连接；所述驱动电路11用于在其控制端的电位的控制下，产生驱动所述发光元件EL发光的驱动电流；
所述储能电路10的第一端与所述第二节点N2电连接，所述储能电路10的第二端与第三节点N3电连接，所述储能电路10用于存储电能；
所述数据写入电路12分别与第一栅线G1、数据线D1和所述第三节点N3电连接，用于在第一栅线G1提供的第一栅极驱动信号的控制下，将所述数据线D1上的数据电压写入第三节点N3；
所述通断控制电路13分别与所述第一栅线G1、所述第一节点N1和所述第三节点N3电连接，用于在所述第一栅极驱动信号的控制下，控制所述第一节点N1与所述第三节点N3之间连通；
所述第一初始化电路14分别与所述第一栅线G1、所述第一节点N1和初始化电压端电连接，用于在所述第一栅极驱动信号的控制下，控制将所述初始化电压端提供的初始化电压V0写入所述第一节点N1；
所述第一初始化电路14包括的晶体管的类型与所述驱动电路11包括的驱动晶体管的类型不同，所述数据写入电路12包括的晶体管的类型与所述驱动电路11包括的驱动晶体管的类型不同。
在具体实施时，所述第一初始化电路14包括的晶体管和所述数据写入电路12包括的晶体管可以都为氧化物晶体管，所述通断控制电路13包括的晶体管和所述驱动晶体管都可以为LTPS(Low Temperature Poly-Silicon，低温多晶硅)晶体管，但不以此为限。
在实际操作时，将所述第一初始化电路14包括的晶体管和所述数据写入电路12包括的晶体管设置为氧化物晶体管，由于氧化物晶体管的漏电流小，因此能够保证N1的电位的稳定性。
本公开至少一实施例所述的像素电路能够采用源极跟随的方式，将驱动晶体管的阈值电压写入第二节点N2，之后通过第二节点N2的电位的跳变，将所述阈值电压写入第一节点N1，最终可以实现对驱动晶体管的阈值电压的补偿。
并本公开所述的像素电路为LTPO(Low Temperature Polycrystalline Oxide，低温多晶氧化物)像素电路，可以降低驱动功率。
在相关技术中，LTPO像素电路比LTPS像素电路具有更低的驱动功率，LTPS像素电路显示静止图像需要采用高达60Hz的扫描频率，而LTPO像素电路显示静止图像仅需要采用较低的扫描频率(例如，该扫描频率可以为1Hz)，可以大大降低驱动频率。
可选的，所述驱动晶体管为低温多晶硅晶体管，所述第一初始化电路包括的晶体管和所述数据写入电路包括的晶体管都为氧化物晶体管。
在具体实施时，所述通断控制电路包括的晶体管的类型与所述驱动电路包括的驱动晶体管的类型可以相同，但不以此为限。
在本公开至少一实施例中，所述的像素电路还包括第二初始化电路；所述驱动电路的第二端与所述发光元件的第一极电连接，所述发光元件的第二极与第一电压端电连接；
所述第二初始化电路分别与第二栅线、所述初始化电压端和所述发光元件的第一极电连接，用于在所述第二栅线提供的第二栅极驱动信号的控制下，将所述初始化电压写入所述发光元件的第一极，以控制所述发光元件不发光。
在本公开至少一实施例中，所述第一电压端可以为地端或低电压端，但不以此为限。
如图2所示，在图1所示的像素电路的至少一实施例的基础上，本公开至少一实施例所述的像素电路还可以包括第二初始化电路20；
所述驱动电路11的第二端与所述发光元件EL的第一极电连接，所述发光元件EL的第二极与第一电压端V1电连接；
所述第二初始化电路20分别与第二栅线G2、所述初始化电压端和所述发光元件EL的第一极电连接，用于在所述第二栅线G2提供的第二栅极驱动信号的控制下，将所述初始化电压V0写入所述发光元件EL的第一极，以控制所述发光元件EL不发光。
本公开如图2所述的像素电路的至少一实施例在工作时，在补偿阶段，第二初始化电路20在所述第二栅线G2提供的第二栅极驱动信号的控制下，将所述初始化电压V0写入所述发光元件EL的第一极，以控制所述发光元件EL不发光。
在具体实施时，所述发光元件EL可以为有机发光二极管，所述发光元件EL的第一极可以为有机发光二极管的阳极，所述发光元件EL的第二极可以为有机发光二极管的阴极，但不以此为限。
可选的，所述第二初始化电路包括的晶体管的类型与所述驱动晶体管的类型相同。
例如，所述第二初始化电路包括的晶体管可以为低温多晶硅晶体管，但不以此为限。
在具体实施时，如图3所示，在图2所示的像素电路的至少一实施例的基础上，本公开至少一实施例所述的像素电路还包括第一发光控制电路31；
所述第一发光控制电路31分别与所述第二节点N2、电源电压端V2和第一发光控制线E1电连接，用于在所述第一发光控制线E1提供的第一发光控制信号的控制下，控制所述电源电压端V2与所述第二节点N2之间连通。
本公开如图3所示的像素电路的至少一实施例在工作时，显示周期包括依次设置的补偿阶段、写入阶段和发光阶段；
在补偿阶段，数据写入电路在第一栅极驱动信号的控制下，将数据线上的数据电压写入第三节点；第一初始化电路在所述第一栅极驱动信号的控制下，将初始化电压V0写入第一节点；第二初始化电路在所述第二栅线提供 的第二栅极驱动信号的控制下，将所述初始化电压V0写入所述发光元件的第一极，以控制所述发光元件不发光；驱动电路在其控制端接入的初始化电压V0的控制下，控制所述驱动电路的第一端与所述驱动电路的第二端之间连通，通过所述数据电压为储能电路充电，以改变第二节点的电位，直至所述第二节点的电位变为V0-Vth，所述驱动电路断开其第一端与所述驱动电路的第二端之间的连接；
在写入阶段，通断控制电路在第一栅极驱动信号的控制下，控制所述第一节点与所述第三节点之间连通，以将所述数据电压写入所述第一节点；
在所述发光阶段，第一发光控制电路在第一发光控制信号的控制下，控制电源电压端与第二节点之间连通，通断控制电路在第一栅极驱动信号的控制下，控制所述第一节点与所述第三节点之间连通，驱动电路在其控制端的电位的控制下，控制产生驱动发光元件发光的驱动电流。
可选的，本公开至少一实施例所述的像素电路还可以包括第二发光控制电路；所述驱动电路的第二端通过所述第二发光控制电路与所述发光元件电连接；
所述第二发光控制电路还与第二发光控制线电连接，用于在所述第二发光控制线提供的第二发光控制信号的控制下，控制所述驱动电路的第二端与所述发光元件之间连通。
在具体实施时，本公开至少一实施例所述的像素电路可以包括两个发光控制电路，以对驱动电路驱动发光元件发光的通路进行控制。
在具体实施时，如图4所示，在图2所示的像素电路的至少一实施例的基础上，本公开至少一实施例所述的像素电路还包括第一发光控制电路31和第二发光控制电路32；
所述第一发光控制电路31分别与所述第二节点N2、电源电压端V2和第一发光控制线E1电连接，用于在所述第一发光控制线E1提供的第一发光控制信号的控制下，控制所述电源电压端V2与所述第二节点N2之间连通；
所述第二发光控制电路32分别与第二发光控制线E2、所述驱动电路11的第二端和所述发光元件EL的第一极电连接，用于在所述第二发光控制线提供的第二发光控制信号的控制下，控制所述驱动电路11的第二端与所述发 光元件EL的第一极之间连通。
本公开如图4所示的像素电路的至少一实施例在工作时，显示周期还包括依次设置的补偿阶段、写入阶段和发光阶段；所述补偿阶段包括第一补偿时间段和第二补偿时间段；
在所述补偿阶段，数据写入电路12在第一栅极驱动信号的控制下，将数据线上的数据电压Vd写入第三节点N3；第一初始化电路14在所述第一栅极驱动信号的控制下，将初始化电压V0写入第一节点N1；第二初始化电路在所述第二栅线提供的第二栅极驱动信号的控制下，将所述初始化电压V0写入所述发光元件的第一极，以控制所述发光元件不发光；
在第一补偿时间段，所述第一发光控制电路31在所述第一发光控制信号的控制下，控制所述电源电压端V2与所述第二节点N2之间连通；所述第二发光控制电路32在所述第二发光控制信号的控制下，控制所述驱动电路11的第二端与所述发光元件EL的第一极之间断开；
在第二补偿时间段和写入阶段，所述第一发光控制电路31在所述第一发光控制信号的控制下，控制所述电源电压端V2与所述第二节点N2之间断开；所述第二发光控制电路32在所述第二发光控制信号的控制下，控制所述驱动电路11的第二端与所述发光元件EL的第一极之间导通；
在第二补偿时间段，驱动电路11在其控制端接入的初始化电压V0的控制下，控制所述驱动电路11的第一端与所述驱动电路11的第二端之间连通，通过所述数据电压Vd为储能电路10充电，以改变第二节点N2的电位，直至所述第二节点N2的电位变为V0-Vth，所述驱动电路11断开其第一端与所述驱动电路11的第二端之间的连接；
在所述发光阶段，所述第一发光控制电路31在所述第一发光控制线E1提供的第一发光控制信号的控制下，控制所述电源电压端V2与所述第二节点N2之间连通，所述第二发光控制电路32在所述第二发光控制信号的控制下，控制所述驱动电路11的第二端与所述发光元件EL的第一极之间导通，以使得驱动电路11能够驱动发光元件EL发光。
在具体实施时，所述驱动电路可以包括驱动晶体管，所述数据写入电路可以包括数据写入晶体管，所述通断控制电路可以包括通断控制晶体管，所 述第一初始化电路可以包括第一初始化晶体管，所述储能电路可以包括存储电容；
所述驱动晶体管的控制极与所述第一节点电连接，所述驱动晶体管的第一极与所述第二节点电连接，所述驱动晶体管的第二极与所述发光元件电连接；
所述存储电容的第一端与所述第二节点电连接，所述存储电容的第二端与第三节点电连接；
所述数据写入晶体管的控制极与所述第一栅线电连接，所述数据写入晶体管的第一极与所述数据线电连接，所述数据写入晶体管的第二极与所述第三节点电连接；
所述通断控制晶体管的控制极与所述第一栅线电连接，所述通断控制晶体管的第一极与所述第三节点电连接，所述通断控制晶体管的第二极与所述第一节点电连接；
所述第一初始化晶体管的控制极与所述第一栅线电连接，所述第一初始化晶体管的第一极与所述初始化电压端电连接，所述第一初始化晶体管的第二极与所述第一节点电连接。
可选的，所述第二初始化电路包括第二初始化晶体管；
所述第二初始化晶体管的控制极与所述第二栅线电连接，所述第二初始化晶体管的第一极与初始化电压端电连接，所述第二初始化晶体管的第二极与所述发光元件的第一极电连接；
所述第二初始化晶体管为低温多晶硅晶体管。
可选的，所述第一发光控制电路包括第一发光控制晶体管；
所述第一发光控制晶体管的控制极与所述第一发光控制线电连接，所述第一发光控制晶体管的第一极与所述电源电压端电连接，所述第一发光控制晶体管的第二极与所述第二节点电连接；
所述第一发光控制晶体管为低温多晶硅晶体管。
可选的，所述第二发光控制电路包括第二发光控制晶体管；
所述第二发光控制晶体管的控制极与所述第二发光控制线电连接，所述第二发光控制晶体管的第一极与所述驱动电路的第二端电连接，所述第二发 光控制晶体管的第二极与所述发光元件电连接；
所述第二发光控制晶体管为低温多晶硅晶体管。
如图5所示，本公开至少一实施例所述的像素电路包括有机发光二极管O1、驱动电路11、数据写入电路12、通断控制电路13、第一初始化电路14、储能电路10、第二初始化电路20和第一发光控制电路31；
所述驱动电路11包括驱动晶体管T3，所述数据写入电路12包括数据写入晶体管T2，所述通断控制电路13包括通断控制晶体管T4，所述第一初始化14可以包括第一初始化晶体管T1，所述储能电路10包括存储电容C1；所述第二初始化电路20包括第二初始化晶体管T6，所述第一发光控制电路31包括第一发光控制晶体管T5；
所述驱动晶体管T3的栅极与所述第一节点N1电连接，所述驱动晶体管T3的源极与所述第二节点N2电连接，所述驱动晶体管T3的漏极与O1的阳极电连接；O1的阴极接入低电压VSS；
所述存储电容C1的第一端与所述第二节点N2电连接，所述存储电容C1的第二端与第三节点N3电连接；
所述数据写入晶体管T2的栅极与所述第一栅线G1电连接，所述数据写入晶体管T2的漏极与所述数据线D1电连接，所述数据写入晶体管T2的源极与所述第三节点N3电连接；
所述通断控制晶体管T4的栅极与所述第一栅线G1电连接，所述通断控制晶体管T4的源极与所述第三节点N3电连接，所述通断控制晶体管T4的漏极与所述第一节点N1电连接；
所述第一初始化晶体管T1的栅极与所述第一栅线G1电连接，所述第一初始化晶体管T1的漏极与所述初始化电压端电连接，所述第一初始化晶体管T1的源极与所述第一节点N1电连接；所述初始化电压端用于提供初始化电压V0；
所述第二初始化晶体管T6的栅极与所述第二栅线G2电连接，所述第二初始化晶体管T6的源极与所述驱动晶体管T3的漏极电连接，所述第二初始化晶体管T6的源极与O1的阳极电连接；
所述第一发光控制晶体管T5的栅极与所述第一发光控制线E1电连接， 所述第一发光控制晶体管T5的源极与所述电源电压端V2电连接，所述第一发光控制晶体管T5的漏极与所述第二节点N2电连接；所述电源电压端V2用于提供电源电压V02。
在图5中，标号为N4的为与O1的阳极电连接的第四节点。
在图5所示的本公开至少一实施例所述的像素电路中，T1和T2为n型晶体管，T3、T4、T5和T6为p型晶体管；
T1和T2为氧化物晶体管，T3、T4、T5和T6为低温多晶硅晶体管。
在具体实施时，将T1和T2设置为氧化物晶体管，氧化物晶体管的漏电流小，以使得在发光阶段，能够很好的维持N1的电位和N3的电位。
本公开如图5所示的像素电路的至少一实施例在工作时，采用三个扫描信号(所述三个扫描信号可以为：第一栅极驱动信号、第二栅极驱动信号和第一发光控制信号)即可实现阈值电压补偿以及发光。
如图6所示，本公开如图5所示的像素电路的至少一实施例在工作时，显示周期可以包括依次设置的补偿阶段S1、写入阶段S2和发光阶段S3；
在补偿阶段S1，G2提供低电压信号，G1提供高电压信号，E1提供高电压信号，数据线D1提供数据电压Vd，T2打开，T1打开，T6打开，以将V0提供至O1的阳极，使得O1不发光；并将数据线D1提供的数据电压Vd提供至N3，将V0提供至N1和N4，以使得N1的电位为V0，N3的电位为Vd；在补偿阶段S1开始时，T3能够导通，Vd通过打开的T2为C1充电，以提升N2的电位，直至N2的电位变为V0-Vth，T3关断，停止充电，N2的电位保持为V0-Vth，其中，Vth为T3的阈值电压；
在写入阶段S2，G2提供高电压信号，G1提供低电压信号，E1提供高电压信号，T6关闭，T4打开，N1与N3之间连通，以将数据电压Vd写入N1，N1的电位变为Vd，N2的电位保持为V0-Vth；
在发光阶段S3，G2提供高电压信号，G1提供低电压信号，E1提供低电压信号，T6关闭，T4打开，N1与N3之间连通，T5打开，以使得N2的电位跳变为V02；由于C1两端的电压差不能突变，则N1的电位和N3的电位都变为Vd+V02-V0+Vth；T3打开以驱动O1发光；
在发光阶段S3，流过T3的驱动电流的电流值I1如下：
I1＝K(Vd-V0)2；其中，K为T3的电流系数；
由I1的公式可知，所述驱动电流的电流值I1与Vth和V02无关，可以对阈值电压进行补偿，并使得驱动电流与电源电压无关。
如图7所示，本公开至少一实施例所述的像素电路包括有机发光二极管、驱动电路11、数据写入电路12、通断控制电路13、第一初始化电路14、储能电路10、第二初始化电路20、第一发光控制电路31和第二发光控制电路32；
所述驱动电路11包括驱动晶体管T3，所述数据写入电路12包括数据写入晶体管T2，所述通断控制电路13包括通断控制晶体管T4，所述第一初始化电路14包括第一初始化晶体管T1，所述储能电路10包括存储电容C1；所述第二初始化电路20包括第二初始化晶体管T6；所述第一发光控制电路31包括第一发光控制晶体管T5；所述第二发光控制电路31包括第二发光控制晶体管T7；
所述驱动晶体管T3的栅极与所述第一节点N1电连接，所述驱动晶体管T3的源极与所述第二节点N2电连接，所述驱动晶体管T3的漏极与T7的源极电连接；
所述存储电容C1的第一端与所述第二节点N2电连接，所述存储电容C1的第二端与第三节点N3电连接；
所述数据写入晶体管T2的栅极与所述第一栅线G1电连接，所述数据写入晶体管T2的漏极与所述数据线D1电连接，所述数据写入晶体管T2的源极与所述第三节点N3电连接；
所述通断控制晶体管T4的栅极与所述第一栅线G1电连接，所述通断控制晶体管T4的源极与所述第三节点N3电连接，所述通断控制晶体管T4的漏极与所述第一节点N1电连接；
所述第一初始化晶体管T1的栅极与所述第一栅线G1电连接，所述第一初始化晶体管T1的漏极与所述初始化电压端电连接，所述第一初始化晶体管T1的源极与所述第一节点N1电连接；所述初始化电压端用于提供初始电压V0；
所述第二初始化晶体管T6的栅极与所述第二栅线G2电连接，所述第二 初始化晶体管T6的源极与所述初始化电压端电连接，所述第二初始化晶体管T6的漏极与O1的阳极电连接；
所述第一发光控制晶体管T5的栅极与所述第一发光控制线E1电连接，所述第一发光控制晶体管T5的源极与所述电源电压端V2电连接，所述第一发光控制晶体管T5的漏极与所述第二节点N2电连接；所述电源电压端V2用于提供电源电压V02；
所述第二发光控制晶体管T7的栅极与所述第二发光控制线E2电连接，所述第二发光控制晶体管T7的源极与所述驱动晶体管T3的漏极电连接，所述第二发光控制晶体管T7的漏极与O1的阳极电连接；
O1的阴极接入低电压VSS。
在图7中，标号为N4的为与O1的阳极电连接的第四节点。
在图7所示的本公开至少一实施例所述的像素电路中，T1和T2为n型晶体管，T3、T4、T5、T6和T7为p型晶体管；
T1和T2为氧化物晶体管，T3、T4、T5、T6和T7为低温多晶硅晶体管。
在具体实施时，将T1和T2设置为氧化物晶体管，氧化物晶体管的漏电流小，以使得在发光阶段，能够很好的维持N1的电位和N3的电位。
本公开如图7所示的像素电路的至少一实施例在工作时，采用四个扫描信号(所述四个扫描信号可以为：第一栅极驱动信号、第二栅极驱动信号、第一发光控制信号和)即可实现阈值电压补偿以及发光。
如图8所示，本公开如图7所示的像素电路的至少一实施例在工作时，显示周期可以包括依次设置的补偿阶段、写入阶段S2和发光阶段S3；所述补偿阶段包括第一补偿时间段S11和第二补偿时间段S12；
在第一补偿时间段S11，G2提供低电压信号，G1提供高电压信号，E1提供低电压信号，E2提供高电压信号，数据线D1提供数据电压Vd；T6打开，T2和T1打开，T5打开，N3的电位变为Vd，N2的电位变为V02；N1的电位为V0，以使得在第二补偿时间段S12开始时，T3能够打开；N4的电位为V0，以使得O1不发光；
在第二补偿时间段S12，G2提供低电压信号，G1提供高电压信号，E1提供高电压信号，E2提供低电压信号，数据线D1提供数据电压Vd，T5关 断，T6打开，T7打开，T2打开，T1打开，Vd通过打开的T2为C1充电，以提升N2的电位，直至N2的电位变为V0-Vth，其中，Vth为T3的阈值电压；
在写入阶段S2，G2提供高电压信号，G1提供低电压信号，E2提供低电压信号，E1提供高电压信号，T6关断，T7打开，T5关断，T2关断，T4打开，T1关断，N1与N3之间连通，N2的电位维持为V0-Vth，N1的电位和N3的电位都为Vd；
在发光阶段S3，G2提供高电压信号，G1提供低电压信号，E2提供低电压信号，E1提供低电压信号，T6关断，T1和T2关断，T4打开，T5和T7打开，N2的电位由V0-Vth跳变为V02，由于C1两端的电压差不能突变，则N3的电位变为Vd+V02-V0+Vth，N1的电位也变为Vd+V02-V0+Vth，T3打开以驱动O1发光；
在发光阶段S3，流过T3的驱动电流的电流值I1如下：
I1＝K(Vd-V0)2；其中，K为T3的电流系数；
由I1的公式可知，所述驱动电流的电流值I1与Vth和V02无关，可以对阈值电压进行补偿，并使得驱动电流与电源电压无关。
本公开如图7所示的像素电路的至少一实施例在工作时，T5和T2分时打开，以避免Vd对N2的电位造成影响，提升电路稳定性。
本公开至少一实施例所述的像素驱动方法，应用于上述的像素电路，显示周期包括依次设置的补偿阶段和写入阶段；所述像素驱动方法包括：
在补偿阶段，数据写入电路在第一栅极驱动信号的控制下，将数据线上的数据电压写入第三节点；第一初始化电路在所述第一栅极驱动信号的控制下，将初始化电压V0写入第一节点；通过所述数据电压为储能电路充电，以使得第二节点的电位最终变为V0-Vth，其中，Vth为驱动电路包括的驱动晶体管的阈值电压；
在写入阶段，通断控制电路在第一栅极驱动信号的控制下，控制所述第一节点与所述第三节点之间连通，以将所述数据电压写入所述第一节点。
在本公开至少一实施例所述的像素驱动方法中，显示周期包括依次设置的补偿阶段和写入阶段，在补偿阶段，可以使得第二节点的电位最终变为 V0-Vth，以完成阈值电压补偿，并在写入阶段，将数据电压写入第一节点，完成数据写入。
可选的，所述像素电路还包括第一发光控制电路；显示周期还包括设置于所述写入阶段之后的发光阶段；所述像素驱动方法还包括：
在所述补偿阶段，驱动电路在其控制端接入的初始化电压V0的控制下，控制所述驱动电路的第一端与所述驱动电路的第二端之间连通，通过所述数据电压为储能电路充电，以改变第二节点的电位，直至所述第二节点的电位变为V0-Vth，所述驱动电路断开其第一端与所述驱动电路的第二端之间的连接；
在所述发光阶段，第一发光控制电路在第一发光控制信号的控制下，控制电源电压端与第二节点之间连通，通断控制电路在第一栅极驱动信号的控制下，控制所述第一节点与所述第三节点之间连通，驱动电路在其控制端的电位的控制下，控制产生驱动发光元件发光的驱动电流。
在具体实施时，所述像素电路可以包括第一发光控制电路，在补偿阶段，所述第二节点的电位变为V0-Vth，在发光阶段，第一发光控制电路控制电源电压端与第二节点之间连通，通断控制电路控制所述第一节点与所述第三节点之间连通，驱动电路驱动发光元件发光。
可选的，所述像素电路还包括第一发光控制电路和第二发光控制电路；显示周期还包括设置于所述写入阶段之后的发光阶段；所述补偿阶段包括第一补偿时间段和第二补偿时间段；所述像素驱动方法还包括：
在第一补偿时间段，第一发光控制电路在第一发光控制信号的控制下，控制电源电压端与第二节点之间连通，以将电源电压写入所述第二节点；
在第二补偿时间段，第二发光控制电路在第二发光控制信号的控制下，控制驱动电路的第二端与发光元件之间连通，驱动电路在其控制端接入的初始化电压V0的控制下，控制所述驱动电路的第一端与所述驱动电路的第二端之间连通，通过所述数据电压为储能电路充电，以改变第二节点的电位，直至所述第二节点的电位变为V0-Vth，所述驱动电路断开其第一端与所述驱动电路的第二端之间的连接；
在写入阶段，第二发光控制电路在第二发光控制信号的控制下，控制驱 动电路的第二端与发光元件之间连通；
在发光阶段，所述第一发光控制电路在所述第一发光控制信号的控制下，控制所述电源电压端与所述第二节点之间连通，所述第二发光控制电路在所述第二发光控制信号的控制下，控制所述驱动电路的第二端与所述发光元件之间导通，以使得驱动电路能够驱动发光元件发光。
在具体实施时，所述像素电路可以包括第一发光控制电路和第二发光控制电路，在第一补偿时间段，将电源电压写入第二节点；在第二补偿时间段，第二节点的电位变为V0-Vth，在发光阶段，所述第一发光控制电路控制所述电源电压端与所述第二节点之间连通，所述第二发光控制电路控制所述驱动电路的第二端与所述发光元件之间导通，驱动电路驱动发光元件发光。
在具体实施时，所述像素电路还可以包括第二初始化电路；所述像素驱动方法还可以包括：
在所述补偿阶段，所述第二初始化电路在第二栅极驱动信号的控制下，将初始化电压写入发光元件的第一极，以控制所述发光元件不发光。
本公开至少一实施例所述的显示面板包括上述的像素电路。
本公开至少一实施例所述的显示装置包括上述的显示面板。
本公开至少一实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述是本公开的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本公开所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本公开的保护范围。

Claims (17)

  1. 一种像素电路，包括发光元件、驱动电路、数据写入电路、通断控制电路、第一初始化电路和储能电路；
    所述驱动电路的控制端与第一节点电连接，所述驱动电路的第一端与第二节点电连接，所述驱动电路的第二端与所述发光元件电连接；所述驱动电路用于在其控制端的电位的控制下，产生驱动所述发光元件发光的驱动电流；
    所述储能电路的第一端与所述第二节点电连接，所述储能电路的第二端与第三节点电连接，所述储能电路用于存储电能；
    所述数据写入电路分别与第一栅线、数据线和所述第三节点电连接，用于在第一栅线提供的第一栅极驱动信号的控制下，将所述数据线上的数据电压写入第三节点；
    所述通断控制电路分别与所述第一栅线、所述第一节点和所述第三节点电连接，用于在所述第一栅极驱动信号的控制下，控制所述第一节点与所述第三节点之间连通；
    所述第一初始化电路分别与所述第一栅线、所述第一节点和初始化电压端电连接，用于在所述第一栅极驱动信号的控制下，控制将所述初始化电压端提供的初始化电压写入所述第一节点；
    所述第一初始化电路包括的晶体管的类型与所述驱动电路包括的驱动晶体管的类型不同，所述数据写入电路包括的晶体管的类型与所述驱动电路包括的驱动晶体管的类型不同。
  2. 如权利要求1所述的像素电路，其中，所述驱动晶体管为低温多晶硅晶体管，所述第一初始化电路包括的晶体管和所述数据写入电路包括的晶体管都为氧化物晶体管。
  3. 如权利要求1所述的像素电路，其中，所述通断控制电路包括的晶体管的类型与所述驱动电路包括的驱动晶体管的类型相同。
  4. 如权利要求1至3中任一权利要求所述的像素电路，其中，还包括第二初始化电路；所述驱动电路的第二端与所述发光元件的第一极电连接，所述发光元件的第二极与第一电压端电连接；
    所述第二初始化电路分别与第二栅线、所述初始化电压端和所述发光元件的第一极电连接，用于在所述第二栅线提供的第二栅极驱动信号的控制下，将所述初始化电压写入所述发光元件的第一极，以控制所述发光元件不发光。
  5. 如权利要求4所述的像素电路，其中，所述第二初始化电路包括的晶体管的类型与所述驱动晶体管的类型相同。
  6. 如权利要求1至3中任一权利要求所述的像素电路，其中，还包括第一发光控制电路；所述第一发光控制电路分别与所述第二节点、电源电压端和第一发光控制线电连接，用于在所述第一发光控制线提供的第一发光控制信号的控制下，控制所述电源电压端与所述第二节点之间连通。
  7. 如权利要求6所述的像素电路，其中，还包括第二发光控制电路；所述驱动电路的第二端通过所述第二发光控制电路与所述发光元件电连接；
    所述第二发光控制电路还与第二发光控制线电连接，用于在所述第二发光控制线提供的第二发光控制信号的控制下，控制所述驱动电路的第二端与所述发光元件之间连通。
  8. 如权利要求1至3中任一权利要求所述的像素电路，其中，所述驱动电路包括驱动晶体管，所述数据写入电路包括数据写入晶体管，所述通断控制电路包括通断控制晶体管，所述第一初始化电路包括第一初始化晶体管，所述储能电路包括存储电容；
    所述驱动晶体管的控制极与所述第一节点电连接，所述驱动晶体管的第一极与所述第二节点电连接，所述驱动晶体管的第二极与所述发光元件电连接；
    所述存储电容的第一端与所述第二节点电连接，所述存储电容的第二端与第三节点电连接；
    所述数据写入晶体管的控制极与所述第一栅线电连接，所述数据写入晶体管的第一极与所述数据线电连接，所述数据写入晶体管的第二极与所述第三节点电连接；
    所述通断控制晶体管的控制极与所述第一栅线电连接，所述通断控制晶体管的第一极与所述第三节点电连接，所述通断控制晶体管的第二极与所述第一节点电连接；
    所述第一初始化晶体管的控制极与所述第一栅线电连接，所述第一初始化晶体管的第一极与所述初始化电压端电连接，所述第一初始化晶体管的第二极与所述第一节点电连接。
  9. 如权利要求4所述的像素电路，其中，所述第二初始化电路包括第二初始化晶体管；
    所述第二初始化晶体管的控制极与所述第二栅线电连接，所述第二初始化晶体管的第一极与初始化电压端电连接，所述第二初始化晶体管的第二极与所述发光元件的第一极电连接；
    所述第二初始化晶体管为低温多晶硅晶体管。
  10. 如权利要求6所述的像素电路，其中，所述第一发光控制电路包括第一发光控制晶体管；
    所述第一发光控制晶体管的控制极与所述第一发光控制线电连接，所述第一发光控制晶体管的第一极与所述电源电压端电连接，所述第一发光控制晶体管的第二极与所述第二节点电连接；
    所述第一发光控制晶体管为低温多晶硅晶体管。
  11. 如权利要求7所述的像素电路，其中，所述第二发光控制电路包括第二发光控制晶体管；
    所述第二发光控制晶体管的控制极与所述第二发光控制线电连接，所述第二发光控制晶体管的第一极与所述驱动电路的第二端电连接，所述第二发光控制晶体管的第二极与所述发光元件电连接；
    所述第二发光控制晶体管为低温多晶硅晶体管。
  12. 一种像素驱动方法，应用于如权利要求1至11中任一权利要求所述的像素电路，显示周期包括依次设置的补偿阶段和写入阶段；所述像素驱动方法包括：
    在补偿阶段，数据写入电路在第一栅极驱动信号的控制下，将数据线上的数据电压写入第三节点；第一初始化电路在所述第一栅极驱动信号的控制下，将初始化电压V0写入第一节点；通过所述数据电压为储能电路充电，以使得第二节点的电位最终变为V0-Vth，其中，Vth为驱动电路包括的驱动晶体管的阈值电压；
    在写入阶段，通断控制电路在第一栅极驱动信号的控制下，控制所述第一节点与所述第三节点之间连通，以将所述数据电压写入所述第一节点。
  13. 如权利要求12所述的像素驱动方法，其中，所述像素电路还包括第一发光控制电路；显示周期还包括设置于所述写入阶段之后的发光阶段；所述像素驱动方法还包括：在所述补偿阶段，驱动电路在其控制端接入的初始化电压V0的控制下，控制所述驱动电路的第一端与所述驱动电路的第二端之间连通，通过所述数据电压为储能电路充电，以改变第二节点的电位，直至所述第二节点的电位变为V0-Vth，所述驱动电路断开其第一端与所述驱动电路的第二端之间的连接；
    在所述发光阶段，第一发光控制电路在第一发光控制信号的控制下，控制电源电压端与第二节点之间连通，通断控制电路在第一栅极驱动信号的控制下，控制所述第一节点与所述第三节点之间连通，驱动电路在其控制端的电位的控制下，控制产生驱动发光元件发光的驱动电流。
  14. 如权利要求12所述的像素驱动方法，其中，所述像素电路还包括第一发光控制电路和第二发光控制电路；显示周期还包括设置于所述写入阶段之后的发光阶段；所述补偿阶段包括第一补偿时间段和第二补偿时间段；所述像素驱动方法还包括：
    在第一补偿时间段，第一发光控制电路在第一发光控制信号的控制下，控制电源电压端与第二节点之间连通，以将电源电压写入所述第二节点；
    在第二补偿时间段，第二发光控制电路在第二发光控制信号的控制下，控制驱动电路的第二端与发光元件之间连通，驱动电路在其控制端接入的初始化电压V0的控制下，控制所述驱动电路的第一端与所述驱动电路的第二端之间连通，通过所述数据电压为储能电路充电，以改变第二节点的电位，直至所述第二节点的电位变为V0-Vth，所述驱动电路断开其第一端与所述驱动电路的第二端之间的连接；
    在写入阶段，第二发光控制电路在第二发光控制信号的控制下，控制驱动电路的第二端与发光元件之间连通；
    在发光阶段，所述第一发光控制电路在所述第一发光控制信号的控制下，控制所述电源电压端与所述第二节点之间连通，所述第二发光控制电路在所 述第二发光控制信号的控制下，控制所述驱动电路的第二端与所述发光元件之间导通，驱动电路驱动发光元件发光。
  15. 如权利要求13或14所述的像素驱动方法，其中，所述像素电路还包括第二初始化电路；所述像素驱动方法还包括：
    在所述补偿阶段，所述第二初始化电路在第二栅极驱动信号的控制下，将初始化电压写入发光元件的第一极，以控制所述发光元件不发光。
  16. 一种显示面板，包括如权利要求1至11中任一权利要求所述的像素电路。
  17. 一种显示装置，包括如权利要求16所述的显示面板。
PCT/CN2020/117766 2020-09-25 2020-09-25 像素电路、像素驱动方法、显示面板和显示装置 WO2022061718A1 (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/CN2020/117766 WO2022061718A1 (zh) 2020-09-25 2020-09-25 像素电路、像素驱动方法、显示面板和显示装置
CN202080002110.5A CN116420183A (zh) 2020-09-25 2020-09-25 像素电路、像素驱动方法、显示面板和显示装置
US17/426,562 US11710452B2 (en) 2020-09-25 2020-09-25 Pixel circuit, pixel driving method, display panel, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/117766 WO2022061718A1 (zh) 2020-09-25 2020-09-25 像素电路、像素驱动方法、显示面板和显示装置

Publications (1)

Publication Number Publication Date
WO2022061718A1 true WO2022061718A1 (zh) 2022-03-31

Family

ID=80846020

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2020/117766 WO2022061718A1 (zh) 2020-09-25 2020-09-25 像素电路、像素驱动方法、显示面板和显示装置

Country Status (3)

Country Link
US (1) US11710452B2 (zh)
CN (1) CN116420183A (zh)
WO (1) WO2022061718A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006065282A (ja) * 2004-08-30 2006-03-09 Samsung Sdi Co Ltd 発光表示装置
US20180047337A1 (en) * 2017-04-28 2018-02-15 Shanghai Tianma AM-OLED Co., Ltd. Display panel, display device, and method for driving a pixel circuit
CN109801592A (zh) * 2019-03-27 2019-05-24 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板
CN111243521A (zh) * 2020-03-31 2020-06-05 厦门天马微电子有限公司 像素驱动电路、驱动方法及显示面板

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102241704B1 (ko) * 2014-08-07 2021-04-20 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
CN106297662B (zh) * 2016-09-09 2018-06-01 深圳市华星光电技术有限公司 Amoled像素驱动电路及驱动方法
CN106205495A (zh) * 2016-09-09 2016-12-07 深圳市华星光电技术有限公司 Amoled像素驱动电路及像素驱动方法
CN106328061B (zh) * 2016-10-14 2019-03-12 深圳市华星光电技术有限公司 Oled像素混合补偿电路及混合补偿方法
KR102607897B1 (ko) * 2016-11-18 2023-11-29 삼성디스플레이 주식회사 유기 발광 표시 장치
US10672338B2 (en) * 2017-03-24 2020-06-02 Apple Inc. Organic light-emitting diode display with external compensation and anode reset
US10304378B2 (en) * 2017-08-17 2019-05-28 Apple Inc. Electronic devices with low refresh rate display pixels
US10223967B1 (en) * 2017-09-04 2019-03-05 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED pixel driving circuit and pixel driving method
KR102482575B1 (ko) * 2017-10-31 2022-12-28 엘지디스플레이 주식회사 유기 발광 표시 장치
CN108492777B (zh) * 2018-02-27 2020-04-03 上海天马有机发光显示技术有限公司 像素驱动电路的驱动方法、显示面板和显示装置
CN109509428B (zh) * 2019-01-07 2021-01-08 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法和显示装置
US10916198B2 (en) * 2019-01-11 2021-02-09 Apple Inc. Electronic display with hybrid in-pixel and external compensation
JP7238165B2 (ja) * 2019-04-23 2023-03-13 アップル インコーポレイテッド ディスプレイの下にあるセンサの性能を向上させるための方法及び構成
CN110223636B (zh) * 2019-06-17 2021-01-15 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置
US11049457B1 (en) * 2019-06-18 2021-06-29 Apple Inc. Mirrored pixel arrangement to mitigate column crosstalk
US10878756B1 (en) * 2019-07-18 2020-12-29 Sharp Kabushiki Kaisha TFT pixel threshold voltage compensation circuit with short data programming time and low frame rate
KR20210035936A (ko) * 2019-09-24 2021-04-02 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 표시 장치
CN110660360B (zh) * 2019-10-12 2021-05-25 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
KR20210057277A (ko) * 2019-11-11 2021-05-21 삼성디스플레이 주식회사 유기 발광 표시 장치의 화소, 및 유기 발광 표시 장치
WO2021152823A1 (ja) * 2020-01-31 2021-08-05 シャープ株式会社 画素回路、表示装置、および、その駆動方法
US11462608B2 (en) * 2020-03-25 2022-10-04 Apple Inc. Large panel displays with reduced routing line resistance
US11011113B1 (en) * 2020-03-26 2021-05-18 Sharp Kabushiki Kaisha TFT pixel threshold voltage compensation circuit with global compensation
US11501707B2 (en) * 2020-03-31 2022-11-15 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel circuit and driving method thereof, display device and driving method thereof
CN117542318A (zh) * 2020-07-15 2024-02-09 武汉华星光电半导体显示技术有限公司 像素电路及其驱动方法、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006065282A (ja) * 2004-08-30 2006-03-09 Samsung Sdi Co Ltd 発光表示装置
US20180047337A1 (en) * 2017-04-28 2018-02-15 Shanghai Tianma AM-OLED Co., Ltd. Display panel, display device, and method for driving a pixel circuit
CN109801592A (zh) * 2019-03-27 2019-05-24 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板
CN111243521A (zh) * 2020-03-31 2020-06-05 厦门天马微电子有限公司 像素驱动电路、驱动方法及显示面板

Also Published As

Publication number Publication date
US11710452B2 (en) 2023-07-25
CN116420183A (zh) 2023-07-11
US20220319420A1 (en) 2022-10-06

Similar Documents

Publication Publication Date Title
WO2022062747A1 (zh) 像素电路、像素驱动方法、显示面板和显示装置
US11195463B2 (en) Pixel driving circuit, pixel driving method, display panel and display device
WO2020001026A1 (zh) 像素驱动电路及方法、显示面板
WO2021238470A1 (zh) 像素电路及其驱动方法、显示面板
CN109509428B (zh) 像素驱动电路、像素驱动方法和显示装置
WO2020001027A1 (zh) 像素驱动电路及方法、显示装置
US11410600B2 (en) Pixel driving circuit and method, display apparatus
CN111613180A (zh) Amoled像素补偿驱动电路、方法及显示面板
WO2020192278A1 (zh) 像素电路及其驱动方法、显示基板、显示装置
WO2021244273A1 (zh) 复位控制信号生成电路、方法、模组和显示装置
WO2018157443A1 (zh) 像素补偿电路及驱动方法、显示装置
WO2016119305A1 (zh) Amoled像素驱动电路及像素驱动方法
CN113744683B (zh) 像素电路、驱动方法和显示装置
WO2013127189A1 (zh) 像素单元驱动电路、像素单元驱动方法以及像素单元
WO2020062811A1 (zh) 像素电路及其驱动方法、显示面板、显示装置
WO2023103038A1 (zh) 像素电路及显示面板
JP6788755B2 (ja) Ａｍｏｌｅｄピクセル駆動回路及びピクセル駆動方法
CN108877679A (zh) 像素电路、显示装置和像素驱动方法
US11508289B2 (en) Pixel driving circuit, method of driving the same and display device
WO2021143926A1 (zh) 像素电路、显示基板、显示面板和像素驱动方法
WO2022226727A1 (zh) 像素电路、像素驱动方法和显示装置
WO2022061718A1 (zh) 像素电路、像素驱动方法、显示面板和显示装置
CN111681604A (zh) 像素电路、像素驱动方法、显示面板和显示装置
WO2022226733A1 (zh) 像素电路、像素驱动方法和显示装置
WO2023201616A1 (zh) 像素电路、像素驱动方法和显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20954570

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 10.07.2023)

122 Ep: pct application non-entry in european phase

Ref document number: 20954570

Country of ref document: EP

Kind code of ref document: A1