JP4603233B2 - 電流負荷素子の駆動回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、電流負荷素子の駆動回路に関し、特に前記電流負荷素子と電流負荷駆動回路がマトリックス状に配置されている電流負荷素子の駆動回路に関するものである。
【０００２】
【従来の技術】
近年、流れる電流により動作が規定される電流負荷素子と前記電流負荷を駆動するための電流負荷駆動回路を含むセルが、マトリックス状に配置されているデバイスが開発されている。
【０００３】
例えば、有機EL（Electroluminescence ）素子を電流負荷素子とする発光表示装置においては、前記有機EL素子とその駆動回路を含む画素をマトリクス状に配置してアクティブマトリクス方式にて駆動する方式が広く採用されている。図３７は、この種発光表示装置の表示装置部の概略を示す平面図である。同図に示すように、表示装置部1 には、行方向に走る制御線CLが複数本（各制御線には、#1、#2、…、#(K-1)、#K、#(K+1)、…と順に番号が付されている）が形成され、また列方向に走る信号線SLが複数本（各信号線には、#1、#2、…、#(M-1)、#M、#(M+1)、…と順に番号が付されている）が形成されている。そして、制御線CLと信号線SLとの交差部には、画素2 が形成されている。この表示装置は以下のように駆動される。すなわち、制御線CLが１本ずつ順に選択される。この制御線CLの選択に同期して、各信号線SLには選択された制御線CLに接続された画素に表示すべき輝度の信号が与えられる。この状態で選択された行の画素にその輝度信号の書き込みが行われ、各画素によりその書き込まれた信号の表示が次にその制御線が選択されるまで続けられる。
【０００４】
この方式にて表示の行われる発光表示装置の一般的な画素の構成を図３８に示す（以下、第一の従来例）。図３８に示すように、信号線SL（#M）、電源線VCC 、接地線GND 、制御線CL（#K）が画素2 を通過しており、発光素子LED は、陽極が電源線VCC に陰極が TFT （Thin Film Transistor：薄膜トランジスタ）Q のドレインに接続され、TFT Q のソースは接地線GND に接続されている。スイッチSW1 は、TFT Q のゲートと信号線SL間に接続され制御線CLにより制御される。容量素子C は、TFT Q のゲートと接地線GND の間に接続されている。
【０００５】
この第一の従来例の動作は、以下の通りである。制御線CLが選択されると、スイッチSWはON状態になる。この時、信号線SLは、発光素子LED が目的の階調の輝度で発光するようにするため、発光素子LED の電流−輝度特性に応じた電流を供給する電圧をTFT Q のゲートに印加する。この電圧が容量素子C により保持（記憶）されることにより、制御線CLが非選択となり、スイッチSW1 がOFF になった場合も保持される。この動作により、発光素子LED は期待された階調の輝度を保持できる。
【０００６】
この第一の従来例の問題点は、ゲート電圧に対する電流能力のばらつきが存在すると、同じ電圧をゲートに印加しても発光素子ごとに供給される電流が異なってしまうことである。その結果、期待された輝度を与える電流が発光素子に供給されないことになり、表示装置として画質が低下する。特に、表示装置に使用されることの多いポリシリコンTFT の場合、電流能力のばらつきが大きいため、画質の低下が顕著となる。
【０００７】
この点に対処するものとして、信号線より目的の輝度で発光させるに必要な電流を供給し、その電流をトランジスタにて電圧に変換してその電圧を保持（記憶）する方式も実現されている。
【０００８】
図３９は、特開平１１−２８２４１９号公報により開示された、信号線より電流信号を供給する方式を採る発光表示装置の画素の構成を示す回路図である（以下、第二の従来例）。図３９に示されるように、画素2 には、信号線SL（#M）、電源線VCC 、接地線GND 、制御線CL（#K）が通過している。そして、発光素子LED は、陽極が電源線VCC に陰極が TFT Q１のドレインに接続され、TFT Q1のソースは接地線GND に接続されている。制御線CLで制御されるスイッチSW1 は信号線SLと TFT Q２のドレインとの間に接続され、TFTQ2 のゲート−ドレイン間は短絡されており、そのソースは接地線GND に接続されている。また制御線CLで制御されるスイッチSW2 はTFT Q1のゲートとTFT Q2のゲートとの間に接続されている。さらに、容量素子C は、TFT Q1のゲートと接地線GND の間に接続されている。
【０００９】
この第二の従来例の動作は、以下の通りである。制御線CLが選択されると、スイッチSW1 、SW2 はON状態になる。この時、信号線SLには、発光素子LED を目的の階調の輝度で発光させるために、発光素子LED の電流−輝度特性に応じた電流が流れている。この電流は、TFT Q2のドレイン−ソース間に流れるが、TFT Q2はゲートとドレイン間が短絡されているために、そのゲート電圧は、TFT Q2が飽和領域でこの電流を流す電圧に設定され、この電圧は容量素子C に記憶される。TFT Q1は、TFT Q2とカレントミラーを構成しているため、TFT Q1と同じ電流能力を持つ場合、TFT Q2と同じ電流、つまり信号線SLに流れる電流と同じ電流を流し、発光素子LED に供給する。この後、制御線CLが非選択になされた場合にも、容量素子C によりゲート電圧が保持（記憶）されているため、TFT Q1は、前記電流を発光素子LED に供給し、発光素子LED は、期待された階調の輝度を保持できる。
【００１０】
図４０は、Digest of IEDM (1998)、pp．875-878 にて、R ．M ．A ．Dawson et al.により提示された、目的の輝度を得るに必要な電流を信号線より供給する方式を採るもう一つの発光表示装置の１画素分の回路図である。図４０に示されるように、この発光表示装置の画素２は、通過する信号線SL（＃M ）、電源線VCC 、接地線GND 、制御線CL1 （#K）、制御線CL2 （#K）と、４つのp チャネル型TFT （以下、p-TFT ）Qp1 〜Qp4 、発光素子LED および容量素子C により構成されている。そして、ゲートが制御線CL2 に接続されたp-TFT Qp4 のソースは電源線VCC に接続され、そのドレインは、p-TFT Qp1 のソースに接続されている。p-TFT Qp1 のドレインは、ゲートが制御線CL1 に接続されたp_TFT Qp3 のドレインと共に発光素子LED の陽極に接続されている。p-TFT Qp3 のソースはp-TFT Qp1 のゲートに接続され、発光素子LED の陰極は接地線GND に接続されている。また、ゲートが制御線CL1 に接続されたp-TFT Qp2 のソースは信号線SLに接続され、そのドレインは、p-TFT Qp1 のソースとp-TFT Qp4 のドレインとの接続点に接続されている。また、p-TFT Qp1 のゲートとソース間には容量素子C が接続されている。
【００１１】
この第三の従来例の動作は、以下の通りである。この画素2 が選択された場合、制御線CL1 （#K1 ）は、"L" 状態、制御線CL2 （#K）は、"H" 状態となり、p-TFT Qp2 とp-TFT Qp3 はON、p-TFT Qp4 はOFF になる。この時、信号線SL（#M）には、発光素子LED を目的の階調の輝度で発光させるため、発光素子LED の電流−輝度特性に応じた電流が流れる。この電流は、p-TFT Qp2 のドレイン−ソース間、p-TFT Qp1 のドレイン−ソース間を通して、発光素子LED に供給される。この時、p-TFT Qp1 は、そのドレイン−ゲート間がp-TFT Qp3 のドレイン−ソース間を通して短絡されて、飽和状態で動作しており、p-TFT Qp1 のゲート電圧は、前記電流を流すような電圧に設定され、そしてこの電圧は容量素子C に記憶される。制御線の選択が#Kから次の行に移ると、制御線CL1 （#K）は、"H" 、制御線CL2 （#K）は、"L" となり、信号線SLから本画素へ電流の供給がなくなるが、p-TFT Qp4 がONに転じこのトランジスタを通して電流が流れる。この場合、信号線SLからの電流がp-TFT Qp1 に流れていた時のゲート電圧が容量素子C によって記憶（保持）されているため、p-TFT Qp1 はこの電流を発光素子LED に供給し、発光素子LED は、期待された階調の輝度を保持できる。
【００１２】
【発明が解決しようとする課題】
上述した第一の従来例では、電圧信号で輝度が与えられるが、ポリシリコンTFT は、ゲート電圧に対する電流能力のばらつきが大きく、同じ電圧をゲートに印加しても発光素子ごとに供給される電流が異なることにより輝度も変わるため、発光素子を目的の輝度で発光させることが難しく表示装置として画質が低下する問題があった。
【００１３】
一方、第二の従来例では、対となるカレントミラーを構成するトランジスタがTFT により構成されているが、TFT では、結晶シリコントランジスタの場合と異なり、近接配置されたとしても、対をなすトランジスタ間で電流能力に大きな差が生じる可能性があるため、電流を記憶（変換）するトランジスタと発光素子に電流を供給するトランジスタ間で電流能力に差が生じ、結果として目的とする輝度を高い精度で再現することが困難になる。
【００１４】
上述した第三の従来例では、発光素子として有機ELなどを想定した場合、発光素子が数pF程度の容量を並列に持ちこれが駆動TFT の負荷となるため、画素選択時に、駆動TFT の電流値が、発光素子に期待した電流を供給する値に落ち着き、各部の電圧が発光素子に期待した電流を供給する状態に落ち着くまでに時間がかかる。よって、高精細化のために選択期間が短縮されると、p-TFT Qp1 のゲート電圧が、信号線に流れている電流をp-TFT Qp1 が発光素子に流す電流となる電圧に安定する前に選択時間が終了し、p-TFT Qp1 は、期待される電流を供給できなくなる。この時、発光素子LED は、期待された輝度で発光しないため、画質が低下する。すなわち、高精細化しようとすると画質が低下する問題点が、第三の従来例にあった。
【００１５】
本発明の課題は、電流負荷素子の駆動回路、特に有機EL素子などの発光素子を駆動する際の、上述した従来技術の問題点を解決することであって、その目的は、第一に、電流負荷素子に電流を高精度に供給することができるようにすることであり、第二に、駆動TFTのソース−ゲート間の電圧が駆動TFTに期待される電流値の電流を流す電圧に速やかに安定するようにして、高精度化、大型化した場合にも、駆動TFTのばらつきに起因するデバイス特性の低下が生じない電流負荷素子の駆動回路を提供できるようにすることである。
【００１６】
【課題を解決するための手段】
前記課題を解決するために、本発明による電流負荷素子の駆動回路は、ソースが電源線または接地線に接続された駆動トランジスタと、電流または電圧が供給される信号線と前記駆動トランジスタのドレインとの間に接続された第一のスイッチと、前記信号線と前記駆動トランジスタのゲートとの間に接続された第二のスイッチと、一端には第一の電圧供給線が接続し、他端が前記駆動トランジスタのゲートに接続された容量素子と、接地線または電源線と前記駆動トランジスタのドレインとの間に接続された表示用電流負荷素子と第三のスイッチとの直列接続体とを備え、前記第一の電圧供給線の電圧を変化させることにより前記表示用電流負荷素子の電流を変化させるとともに、第一の動作状態は第一と第二の期間からなり、前記第一の期間では前記信号線と前記駆動トランジスタの間にある前記第二のスイッチをＯＮ、前記第一と第三のスイッチをＯＦＦ し、前記表示用電流負荷素子に電流を流すこと無く、前記信号線に印加されるプリチャージ電圧を前記駆動トランジスタのゲートと前記容量素子に印加し、前記第二の期間では前記第一と第二のスイッチをＯＮ、前記第三のスイッチをＯＦＦすることで、前記信号線に流れる電流が前記駆動トランジスタのドレイン−ソース間に流れるように前記駆動トランジスタの電流能力に従ったゲート電圧を前記容量素子に蓄積し、第二の動作状態として、前記第一と第二のスイッチをＯＦＦ 、第三のスイッチをＯＮし、前記駆動トランジスタは、前記第一の動作状態で記憶した電流を前記第三のスイッチを通して前記表示用電流負荷素子に供給することを特徴とする。
【００１８】
また、本発明による他の電流負荷素子の駆動回路は、ソースが電源線または接地線に接続され、ゲートには第二の電圧供給線が接続された第一のトランジスタと、前記第一のトランジスタに直列に接続された駆動トランジスタと、電流または電圧が供給される信号線と前記駆動トランジスタのドレインとの間に接続された第一のスイッチと、前記信号線と前記駆動トランジスタのゲートとの間に接続された第二のスイッチと、一端には第一の電圧供給線が接続し、他端が前記駆動トランジスタのゲートに接続された容量素子と、接地線または電源線と前記駆動トランジスタのドレインとの間に接続された表示用電流負荷素子と第三のスイッチとの直列接続体と、を備えるとともに、第一の動作状態は第一と第二の期間からなり、前記第一の期間では前記信号線と前記駆動トランジスタの間にある前記第二のスイッチをＯＮ、前記第一と第三のスイッチをＯＦＦ し、前記表示用電流負荷素子に電流を流すこと無く、前記信号線に印加されるプリチャージ電圧を前記駆動トランジスタのゲートと前記容量素子に印加し、前記第二の期間では前記第一と第二のスイッチをＯＮ、前記第三のスイッチをＯＦＦすることで、前記信号線に流れる電流が前記駆動トランジスタのドレイン−ソース間に流れるように前記駆動トランジスタの電流能力に従ったゲート電圧を前記容量素子に蓄積し、 第二の動作状態として、前記第一と第二のスイッチをＯＦＦ 、第三のスイッチをＯＮし、前記駆動トランジスタは、前記第一の動作状態で記憶した電流を前記第三のスイッチを通して前記表示用電流負荷素子に供給することを特徴とする。
【００２０】
［作用］
上述した本発明の構成によれば、電流を記憶し、供給する駆動トランジスタと電流負荷素子の間にスイッチを設け、信号線からの電流トランジスタのドレイン−ソース間に流れるように駆動トランジスタのゲート電圧を設定する電流記憶期間ではこのスイッチをOFF するため、電流記憶時には、電流負荷素子がもつ容量の影響を受けないようにすることができ、短時間で電流を記憶することが可能となる。
【００２１】
また、電流負荷素子に電流を供給し始めた任意時間後に、電流を記憶し供給するトランジスタと電流負荷素子の間のスイッチSWをOFF するように構成した場合には、電流負荷素子の動作時間と非動作期間の割合による時間平均としての電流負荷素子の動作が規定される。この場合、動作を停止しない場合と同一動作にするためには、電流負荷素子が動作している期間の電流負荷素子の動作を大きくする必要があり、電流負荷素子に流す電流値を大きくする必要があるため、信号線に流す電流も大きくなる。よって、信号線や負荷の容量を充電する時間を短くでき、電流を記憶するのに必要な時間を短縮することができる。
【００２２】
また、前記電流負荷素子が有機EL素子のような発光素子の場合、上記のように発光を停止した状態を含めることで、CRT （Cathode Ray Tube）に似た表示動作となり、残像が残りにくくなるため、動画の表示も高画質となる。
【００２３】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。ただし、以下では、発光素子にて説明するが、これは電流負荷素子の一例であり、一般的な電流負荷素子に適用できる。
【００２４】
[ 第一の実施の形態]
図１は、本発明の第一の実施の形態の１画素の構成を示す回路図である。図１に示すように、画素2 内には、列方向に走る信号線SLと、行方向に走る制御線CL1 〜CL3 、電圧供給線PB1 〜PB3 が通過しており、TFT Q 、スイッチSW1 〜SW3 、容量素子C 、発光素子LED が配備される。TFT Q のドレイン又はソースのいずれかの第一端は、電圧供給線PB2 と接続されており、TFT Q のドレイン又はソースのいずれかの第二端と発光素子LED との間にはスイッチSW3 が、また、前記TFT Q 第二端と信号線SLとの間にはスイッチSW1 が接続されている。発光素子LED のスイッチSW3 と反対側の端子は、電圧供給線PB1 と接続されている。さらに、前記TFT Q の第二端とTFT Q のゲートの間には、スイッチSW2 が接続され、TFT Q のゲートと電圧供給線PB3 との間には、容量素子C が接続されている。ここで、スイッチSW1 、SW2 、SW3 は、それぞれ制御線CL1 、CL2 、CL3 により制御されている。
【００２５】
図２は、図１に示す第一の実施の形態の第一の動作例を示すタイミングチャートである。この動作例の第一の動作状態（電流記憶状態、行選択期間）では、制御線CL1 によりスイッチSW１がON、制御線CL2 によりスイッチSW2 がON、制御線CL3 によりスイッチSW3 がOFF となる。このとき、信号線SLには、発光素子LED の電流−輝度特性に従って目的階調に対応する電流が供給されている。
【００２６】
この第一の動作状態において、TFT Q は、前記TFT Q の第二端とゲートがスイッチSW2 により短絡されているため、飽和領域で動作する。一方、スイッチSW3 がOFF されているため、発光素子LED には電流が流れず、発光素子LED は動作（発光）しない。信号線SLから供給された電流は、TFT Q に流れ、TFT Q のゲート電圧は、TFT Q の持つ電流能力に従って、前記電流をドレイン−ソース間に流すような電圧に設定される。この時、発光素子LED が持つ容量に信号線SLからの電流が流れ込まないため、TFT Q のゲート電圧は、信号線SLからの電流がTFT Q のドレイン−ソース間に流れる値に速やかに設定される。
【００２７】
次の第二の動作状態（電流供給状態）は、表示装置中の図示された画素の行以外の行が選択された状態であり、制御線CL1 によりスイッチSW1 がOFF 、制御線CL2 によりスイッチSW2 がOFF 、制御線CL3 によりスイッチSW3 がONとなる。
【００２８】
この第二の動作状態において、TFT Q のゲート電圧は、容量素子C によって、第一の動作状態時のゲート電圧が保持されているため、TFT Q は、スイッチSW3 を通して、第一の動作状態で信号線SLより供給された電流を発光素子LED に供給でき、発光素子LED は、目的の階調の輝度となる動作を行う（発光する）。
【００２９】
本実施の形態では、画素内のTFT Q がその能力に従って信号線SLからの電流を流すようなゲート電圧を記憶し、記憶したTFT Q が発光素子LED に電流を供給するため、TFT Q の電流特性と関係なく、精度の高い電流を記憶・供給することが可能である。
【００３０】
図２に示す動作例を行う場合、制御線CL1 と制御線CL2 の動作が同じであるため、制御線CL1 とCL2 を１つの制御線に共通にすることができる。さらに、スイッチSW1 、SW2 とスイッチSW3 とを異なる導電型のTFT により構成するようにする場合には、制御線CL1 〜CL3 を共通化して１本の制御線とすることも可能である。
【００３１】
図３は、図１に示す第一の実施の形態の第二の動作例を示すタイミングチャートである。この動作例の図２に示した第一の動作例と異なる点は、第一の動作状態において、スイッチSW2 がスイッチSW1 より早くOFF される点である。このような動作を行わせる場合、そしてスイッチSW2 としてTFT のようにゲート−ドレイン間に容量を持つ素子を用いる場合には、スイッチSW2 とTFT Q のゲートとの間に、ソース−ドレイン間が短絡されたTFT をダミースイッチとして接続することができる。
【００３２】
図３に示した動作例では、制御線CL1 とCL2 とを共通化することは出来ないが、スイッチSW1 とスイッチSW3 とは互いに逆動作を行うスイッチであるため、スイッチSW1 とスイッチSW3 を異なる導電型（極性）のTFT により構成することにより、制御線CL1 とCL3 を共通化することができる。
【００３３】
図４は、図１に示す第一の実施の形態の第三の動作例を示すタイミングチャートである。この動作例では、第一の動作状態（電流記憶状態、行選択期間）において図示された画素が選択され、制御線CL1 によりスイッチSW1 がON、制御線CL2 によりスイッチSW2 がON、制御線CL3 によりスイッチSW3 がOFF となって、図２に示した第一の動作例と同じ動作が行われる。
【００３４】
次の第二の動作状態（電流供給状態）は、図１に示した画素以外の行が選択された状態であり、制御線CL1 によりスイッチSW1 がOFF 、制御線CL2 によりスイッチSW2 がOFF 、制御線CL3 によりスイッチSW3 がONとなる。
【００３５】
この状態において、TFT Q のゲート電圧は、第一の動作状態時に容量素子C に記憶された電圧となり、TFT Q は、スイッチSW3 を通して、第一の動作状態で信号線SLより供給された電流を発光素子LED に供給し、発光素子LED を目的階調の輝度で発光させる。
【００３６】
次の第三の動作状態（電流停止状態）では、図示された画素の行以外の行が選択されている状態において、再び図示された画素の行が選択される前に、制御線CL3 によりスイッチSW3 をOFF させる。これにより、発光素子LED への電流の供給は停止され、発光素子LED は動作（発光）しなくなる。
【００３７】
この第三の動作例では、第一から第三の動作状態の内、第二の動作状態は発光素子LED が発光しているのに対し、第一の動作状態は短期間であるが発光素子LED は発光せず、第三の動作状態は発光しない。これより、発光素子LED を１フレーム期間の数分の１の期間のみ発光させるようにすることができる。例えば、発光素子を１フレーム期間の１／３だけ発光させるようにした場合、全期間発光させた場合と時間平均での輝度を同一とするためには、３倍の電流を流すことになる。電流値が大きくなると、信号線などの配線容量を充電する時間が短くでき、電流を記憶するのに必要な第一の動作状態の期間を短縮できる。従って、本動作例は、高精細化、大画面化による配線容量の増加に対応できる。また、この動作例における第三の動作状態では発光素子が発光しないため、CRT と似た表示動作となり、残像が残りにくくなることで、動画の表示が高画質となる。
【００３８】
この動作例で駆動する場合、スイッチSW1 とスイッチSW2 とが同一動作であるため、制御線CL1 と制御線CL2 とを共通化することができる。
【００３９】
この第三の動作例と上記の第二の動作例とを組み合わせることが出来る。すなわち、図に示すタイミングチャートに対し、第一の動作状態が終了する前にスイッチSW2 をOFF させるように変更を加えてもよい。
【００４０】
[ 第二の実施の形態]
図５は、本発明の第二の実施の形態の１画素の構成を示す回路図である。図５に示すように、画素2 内には、列方向に走る信号線SLと、行方向に走る制御線CL1 〜CL3 、電圧供給線PB1 〜PB3 が通過しており、そしてTFT Q 、スイッチSW1 〜SW3 、容量素子C 、発光素子LED が配備される。TFT Q のドレイン又はソースのいずれかの第一端は、電源線PB2 と接続されており、TFT Q のドレインまたはソースのいずれかの第二端と発光素子LED との間にはスイッチSW3 が、また、前記TFT Q1の第二端と信号線SLとの間にはスイッチSW1 が接続されている。発光素子LED のスイッチSW3 と反対側の端子は電源線PB1 と接続されている。さらに、信号線SLとTFT Qのゲート間には、スイッチSW2 が接続され、TFT Qのゲートと電源線PB3 との間には、容量素子C が接続されている。ここで、スイッチSW1 、SW2 、SW3 は、それぞれ制御線CL1 、CL2 、CL3 により制御されている。
【００４１】
本実施の形態の第一の動作例のタイミングチャートを図６に示す。本動作例は、第一の動作状態（電流記憶状態、行選択期間）に、プリチャージ(電圧印加)期間と電流書き込み期間とを含む。このようにプリチャージ期間を設け、プリチャージ時に適当な電圧を印加することにより、特に低電流値を画素回路に記憶する場合、第一の動作状態の期間を短縮できる。
【００４２】
本実施の形態の第一の動作例では、第一の動作状態のプリチャージ期間において、図示された画素2 が選択され、スイッチSW1 、スイッチSW3 をOFF 、スイッチSW2 をONとし、容量素子C とTFT Q のゲートに、信号線SLを通して、プリチャージ電圧を印加する。その後、第一の動作状態の電流書き込み期間において、前記第一、第二の実施の形態と同様に、スイッチSW1 、SW2 をON、スイッチSW3 をOFF とし、信号線SLを通して供給される電流をTFT Q のドレイン−ソース間に流すような電圧が、容量素子C とTFT Q のゲートに印加されることにより、電流を記憶する。
【００４３】
前記第一の実施の形態の各動作例における第一の動作状態では、電流により容量素子C に電圧を印加するため、その電流値が低い場合、信号線SLの負荷などの影響を受け、TFT Q のゲートや容量素子C に印加される電圧が安定するまで時間がかかる。これより、第一の動作状態は、長期間必要となる。これに対し、本動作例では、第一の動作状態のプリチャージ期間は、TFT Q のゲートや容量素子C に電圧をプリチャージするため、短時間で駆動でき、そのプリチャージ電圧を、電流書き込み期間においてTFT Q のゲートや容量素子C に印加される電圧と近い適当な電圧とすることで、電流書き込み期間を短縮できる。この時、第一の動作状態の期間（＝プリチャージ期間＋電流書き込み期間）を短縮することができる。
【００４４】
第二の動作状態（電流供給状態）は、図示した行以外の画素が選択された状態であり、前記第一の実施の形態と同様に、スイッチSW1 、スイッチSW2 をOFF 、スイッチSW3 をONとして、記憶した電流をTFT Q より発光素子LED に供給する。
【００４５】
本動作例におけるプリチャージ動作は、前記第一の実施の形態のスイッチング動作のタイミングを変えず、信号線SLを通して画素2 に印加する信号を変えることで同様に実現できる。しかし、前記第一の実施の形態では、前記第一の動作状態のプリチャージ期間において、信号線SLを通してTFT Q のゲートや容量素子C に電圧を印加すると、TFT Q のゲートや容量素子C に印加される電圧は、電流経路が存在するため、信号線SLに印加した電圧と異なる電圧となる可能性がある。一方、本第二の実施の形態では、前記第一の動作状態のプリチャージ期間において、スイッチSW2 のみONであることにより、プリチャージ時に電流経路が存在しないため、TFT Q のゲートや容量素子C に精度の高い電圧をプリチャージすることが可能となる利点を持つ。
【００４６】
また、本動作例の動作過程は、第一の動作状態におけるスイッチSW1 のOFF からONへのタイミングの変更であり、前記第一の実施の形態の第二、第三動作例に、本変更を加えることで、従来の利点に加え、本動作例の持つ利点を備えることができる。一方、本第二の実施の形態は、前記第一の実施の形態のすべての動作例を行うこともでき、それに伴う利点も備えている。かつ、前記第一の実施の形態と同様に、それぞれの動作において、適当なトランジスタの導電型の選択や制御線を共通化することで、画素2 の構成を簡単にすることが可能である。
さらに、本第二の実施例の形態の画素回路は、第一の実施の形態の第一から第三の動作例と同じタイミングチャートで、第一の実施の形態と同様な動作を行うことも可能である。
【００４７】
[ 第三の実施の形態]
図７は、本発明の第三の実施の形態の１画素の構成を示す回路図である。図７に示すように、画素2 内には、列方向に走る信号線SLと、行方向に走る制御線CL1 〜CL3 、電圧供給線PB1 〜PB3 、PB5 が通過しており、そしてTFT Q1、TFT Q2、スイッチSW1 〜SW3 、容量素子C 、発光素子LED が配備される。TFT Q1とQ2は直列に接続し、TFT Q2のドレイン又はソースのTFT Q1と接続していない端は、電源線PB2 と接続されており、TFT Q1のドレイン又はソースのTFT Q2と接続していない端と発光素子LED との間にはスイッチSW3 が、また、前記TFT Q1のTFT Q2と接続していない端と信号線SLとの間にはスイッチSW1 が接続されている。発光素子LED のスイッチSW3 と反対側の端子は電源線PB1 と接続されている。さらに、前記TFT Q1のTFT Q2と接続していない端とゲート間には、スイッチSW2 が接続され、TFT Q1のゲートと電源線PB3 との間には、容量素子C が接続され、TFT Q2のゲートには、電圧供給線PB5 が接続されている。ここで、スイッチSW1 、SW2 、SW3 は、それぞれ制御線CL1 、CL2 、CL3 により制御されている。
【００４８】
本第三の実施の形態では、電圧供給線PB5 によりバイアスされたTFT Q2が存在する。これにより、例えば、TFT Q1とTFTQ2 がカスコード接続となり、TFT Q1とTFT Q2を共に飽和領域で動作させられるため、飽和領域におけるTFT Q1のドレインバイアス依存性を改善できる特徴を備える。
【００４９】
本第三の実施の形態の動作は、TFT Q2を除き、前記第一の実施の形態と同じであり、前記第一の実施の形態それぞれの動作例における利点を得られる。さらに、本実施の形態は、スイッチの接続を変更することで、前記第二の実施の形態と同様の動作を実現でき、それぞれの動作例における利点を得られる。
【００５０】
[ 第四の実施の形態]
図８は、本発明の第四の実施の形態の１画素の構成を示す回路図である。図８に示すように、画素2 内を、列方向に走る信号線SLと、行方向に走る制御線CL1 〜CL4 、電圧供給線PB1 〜PB4 が通過しており、画素2 内には、TFT Q 、スイッチSW1 〜SW4 、容量素子C 、発光素子LED が配備される。TFT Q のドレイン又はソースのいずれかの第一端は、電圧供給線PB2 と接続されており、TFT Q のドレイン又はソースのいずれかの第二端と発光素子LED との間にはスイッチSW3 が、また、前記TFT Q の第二端と信号線SLとの間にはスイッチSW1 が接続されている。発光素子LED のスイッチSW3 と反対側の端子は電圧供給線PB１と接続されている。そして、スイッチSW4 の一端が発光素子LED とスイッチSW3 の間に、他の一端が電圧供給線PB4 と接続されている。さらに、前記TFT Q の第二端とTFT Q のゲート間には、スイッチSW2 が接続され、TFT Q のゲートと電圧供給線PB3 との間には、容量素子C が接続されている。ここで、スイッチSW1 、SW2 、SW3 、SW4 は、それぞれ制御線CL1 、CL2 、CL3 、CL4 により制御されている。
【００５１】
図９は、図８に示す本発明の第四の実施の形態の動作例を示すタイミングチャートである。この動作例では、第一の動作状態（電流記憶状態、行選択期間）において図示された画素が選択され、制御線CL1 によりスイッチSW1 がON、制御線CL2 によりスイッチSW2 がONとなり、スイッチSW3 とスイッチSW4 は、制御線CL3 と制御線CL4 により、引き続きそれぞれOFF 、ONとなっている。この状態で、第一の実施の形態の回路に対する場合と同様に、信号線SLからの電流がTFT Q のドレイン−ソース間に流れるような電圧が、TFT Q のゲートや容量素子C に書き込まれると共に、スイッチSW4 により、発光素子LED の一端に電圧供給線PB4 より電圧が印加される。この電圧供給線PB4 から発光素子LED に印加される電圧は、発光素子LED が発光しない電圧とする。
【００５２】
次の第二の動作状態（電流供給状態）は、図８に示した画素以外の行が選択された状態であり、制御線CL1 によりスイッチSW1 がOFF 、制御線CL2 によりスイッチSW2 がOFF 、制御線CL3 によりスイッチSW3 がON、制御線CL4 によりスイッチSW4 がOFF となる。
【００５３】
この状態において、TFT Q のゲート電圧は、第一の動作状態時に容量素子C に記憶された電圧となり、TFT Q は、スイッチSW3 を通して、第一の動作状態で信号線SLより供給された電流を発光素子LED に供給し、発光素子LED を目的階調の輝度で発光させる。
【００５４】
次の第三の動作状態（電流停止状態）では、図示された画素の行以外の行が選択されている状態において、再び図示された画素の行が選択される前に、制御線CL3 によりスイッチSW3 をOFF させ、制御線CL4 によりスイッチSW4 をONさせる。これにより、発光素子LED への電流の供給は停止されると共に発光素子LED に蓄積されていた電荷は急速に排除され、発光素子LED は動作（発光）しなくなる。
【００５５】
本動作は、図4 に示した第一の実施の形態の第三の動作例と基本的に同じであるが、スイッチSW4 により発光素子LED に蓄積されていた電荷が強制的に排除されるため、発光素子の発光を発光素子への給電停止と同時に停止させることが可能になり、発光素子の発光期間の制御をより正確に行うことが可能になる。ここで、電圧供給線PB4 により印加される電圧は、例えば、電圧供給線PB1 により印加される電圧と同じ電圧値にすることができ、その場合、スイッチSW4 の一端を電圧供給線PB4 ではなく、電圧供給線PB1 にすることが可能である。この時、電圧供給線PB4 を必要としないため、画素2 の構成を簡単にすることができる。
【００５６】
また、図９に示した動作例では、スイッチSW3 スイッチSW4 とは逆動作を行うスイッチであったが、これをスイッチSW4 が第三の動作状態の開始時の一定時間のみＯＮするスイッチとなるように変更してもよい。
【００５７】
さらに、本第四の実施の形態に対し、第一の実施の形態の第一、二の動作例に相当する動作を行うことができる。この場合、スイッチSW4 は、スイッチSW3 の逆動作を行うように動作させる。
【００５８】
本第四の実施の形態は、上述の第一の実施の形態のみではなく、第二、第三の実施の形態に、それぞれ、スイッチ SW4 と制御線 CL4 を追加することで、本第四の実施の形態の利点を得ることができる。その場合には、つまり、それぞれの実施の形態やその動作が元々備えていた利点を失うことなく、発光素子の発光時間の制御をより正確に行うことが可能になる。
【００５９】
前記第一から第四の実施の形態のそれぞれの動作において、第一の実施の形態で詳細に述べたように、適当なトランジスタの導電型の選択や制御線を共通化することで、画素2 の構成を簡単にすることが可能である。さらに、例えば、容量素子C の記憶ノードと反対側の端子を電圧供給線PB1 又はPB2 に接続するようにして電圧供給線PB3 を廃止することにより、構成を簡単化できる。一方、第一の動作状態と第二の動作状態における電源線PB3 の印加電圧値を変更することで、発光素子に供給する電流を変更することができる。例えば、第二の動作状態における電源線PB3 の電圧値を、第一の動作状態における電圧値よりもTFT Q がオフする側に変更すれば、ブート効果によりTFT Q のゲート電圧も同じ電圧分だけシフトするため、電流を流さない様にすることができる。これにより、動画表示向上のための黒状態の挿入を簡単に行うことができる。
【００６０】
【実施例】
次に、本発明の実施例について図面を参照して詳細に説明する。ただし、以下では、発光素子にて説明するが、これは電流負荷素子の一例であり、他の電流負荷素子でも適用できる。
【００６１】
[ 第1 の実施例]
図１０は、本発明の第１の実施例の１画素の構成を示す。なお、以下の実施例の画素はすべて、図３７に示す表示部における第K 行第M 列の画素であるものとする。本発明の第１の実施例の画素2 には、信号線SL(#M)、電源線VCC 、接地線GND 、電圧供給線VS1 、制御線CL1(#K) 、制御線CL3(#K) が通過しており、そしてp-TFT Qp、スイッチSW1 〜SW3 、容量素子C 、発光素子LED が配備されている。p-TFT Qpのソースは電源線VCC に接続され、そのドレインは、スイッチSW1 〜SW3 の一端に接続されている。そして、スイッチSW1 の他端は信号線SL（#M）に、スイッチSW2 の他端はp-TFT Qpのゲートに、スイッチSW3 の他端は発光素子LED の陽極にそれぞれ接続されている。スイッチSW1 、SW2 は制御線CL1(#K) の信号により制御され、スイッチSW3 は制御線CL3(#K) の信号により制御される。発光素子LED の陰極は接地線GND と接続され、容量素子C の一端はp-TFT Qpのゲートに、その他端は電圧供給線VS1 に接続されている。電圧供給線VS1 の電圧は一定とする。
【００６２】
本実施例の動作について、以下に説明する。本実施例の第一の動作状態を図１１に、第二の動作状態を図１２に、動作のタイミングチャートを図１３に示す。本実施例の第一の動作状態（電流記憶状態、行選択期間）は、表示装置中のK 行目が選択された状態であり、制御線CL1(#K) により、スイッチSW1 、スイッチSW2 がONとなり、制御線CL3(#K) により、スイッチSW3 がOFF となる。また、信号線SL（#M）には、発光素子LED の電流−輝度特性に従って目的の階調に対応する電流が供給されている。即ち、図１１に示すように、電源線VCC からp-TFT Qpを通って信号線SL（#M）に向かって電流I が流れる。
【００６３】
この第一の動作状態において、p-TFT Qpは、ドレイン−ゲート間がスイッチSW2 により短絡されているため飽和領域で動作する。一方、スイッチSW3 がOFF されているため、発光素子LED には電流が流れず、発光素子LED は動作（発光）しない。信号線SL（#M）から供給された電流は、p-TFT Qpに流れ、p-TFT Qpのゲート電圧は、p-TFT Qpの持つ電流能力に従って、前記電流をドレイン−ソース間に流すような電圧に設定される。この時、発光素子LED が持つ容量は、p-TFT Qpに電流を流す動作と無関係となり、信号線SL（#M）からの電流によって充放電する必要がなくなるため、p-TFT Qpのゲート電圧は、速やかに設定される。
【００６４】
本実施例の第二の動作状態（電流供給状態）は、表示装置中のK 行目以外が選択された状態であり、制御線CL1(#K) の信号によりスイッチSW1 、SW2 がOFF 、制御線CL3(#K) の信号によりスイッチSW3 がONとなる。
【００６５】
この動作状態において、p-TFT Qpのゲート電圧は、容量素子C によって第一の動作状態時のゲート電圧が保持されているため、第一の動作状態のp-TFT Qpのゲート−ソース間電圧と同じである。p-TFT Qpは、スイッチSW3 を通して、第一の動作状態で信号線SL（#M）より供給された電流を、発光素子LED に供給するので、発光素子LED は、目的の階調の輝度となるような動作を行う（発光する）。即ち、この時、図９に示すように、電源線VCC からp-TFT Qp、発光素子LED を通って接地線GND に向かって図１１のときと同じ電流I が流れる。本第１の動作例では、上述のように電流を記憶するTFT と発光素子LED に電流を供給するTFT が同じであるため、高い精度の電流を記憶・供給することが可能となる。
【００６６】
[ 第２の実施例]
図１４は、本発明の第２の実施例の画素の構成を示す回路図である。この第２の実施例は、第1 の実施例に対し、電流を供給するTFT のチャネル型をｐチャネル型からｎチャネル型に変えたものである。すなわち、第1 の実施例のp-TFT に代えてｎチャネル型TFT （以下、n-TFT ）が用いられている。本発明の第２の実施例の画素2 には、信号線SL(#M)、電源線VCC 、接地線GND 、電圧供給線VS1 、制御線CL1(#K) 、制御線CL3(#K) が通過しており、n-TFT Qn、スイッチSW1 〜SW3 、容量素子C 、発光素子LED が配備されている。n-TFT Qnのソースは接地線GND に接続され、そのドレインは、スイッチSW1 〜SW3 の一端に接続されている。そして、スイッチSW1 の他端は信号線SL(#M)に、スイッチSW2 の他端はn-TFT Qnのゲートに、スイッチSW3 の他端は発光素子LED の陰極にそれぞれ接続されている。スイッチSW1 、SW2 は制御線CL1(#K) の信号により制御され、スイッチSW3 は制御線CL3(#K) の信号により制御される。発光素子LED の陽極は電源線VCC に接続され、容量素子C の一端はn-TFT Qnのゲートに、その他端は電圧供給線VS1 に接続されている。電圧供給線VS1 の電圧は、一定である。
【００６７】
本実施例において、制御のタイミングチャートは、図１３に示した第１の実施例と同じであり、そして、本実施例回路は、第１の実施例と同様の動作を行い、同様の利点を持つ。
【００６８】
[ 第３の実施例]
図１５は、本発明の第３の実施例の画素の構成を示す回路図であり、図１６は、その動作を示すタイミングチャートである。
【００６９】
本実施例の画素2 内には、信号線SL(#M)、電源線VCC 、接地線GND 、電圧供給線VS1 、制御線CL1(#K) が通過しており、そしてp-TFT Qp1 、p-TFT Qp2 、n-TFT Qn1 、n-TFT Qn2 、容量素子C 、発光素子LED が配備されている。本実施例は、第１の実施例に対し、スイッチSW1 としてn-TFT Qn1 を、スイッチSW2 としてn-TFT Qn2 を、スイッチSW3 としてp-TFT Qp2 を用いたものである( 但し、第１の実施例におけるp-TFT Qpがp-TFT Qp1 となっている) 。図１６に示したタイミングチャートに従って行われる動作は、第1 の実施例の場合と同様である。ただし、本実施例のように構成することにより、制御線を１本にすることができる。
【００７０】
[ 第４の実施例]
図１７は、本発明の第４の実施例の画素の構成を示す回路図であり、図１８は、その動作を示すタイミングチャートである。
【００７１】
本実施例の画素2 には、信号線SL(#M)、電源線VCC 、接地線GND 、電圧供給線VS1 、制御線CL1(#K) 、制御線CL2(#K) が通過しており、そしてp-TFT Qp1 、p-TFT Qp2 、n-TFT Qn1 、n-TFT Qn2 、容量素子C 、発光素子LED が配備されている。先の第３の実施例とは、制御線CL2 （#K）が追加され、n-TFT Qn2 のゲートが制御線CL2 （#K）によって制御される点が異なる。図１８に示したタイミングチャートに従って行われる動作は、先の第３の実施例と基本的に同じである（図１６参照）。但し、本実施例においては、図１８のタイミングチャートに示されるように、制御線CL2 （#K）によってn-TFT Qn2 を先にOFF させ、その後に制御線CL1 （#K）によってp-TFT Qp2 、n-TFT Qn1 をON、OFF させている。このように動作させることにより、p-TFT Qp2 やn-TFT Qn1 のON／OFF 動作に伴うノイズが、p-TFT Qp1 のゲートに伝達されるのを防止することができ、このため、さらに精度の高い電流をp-TFT Qp1 より発光素子LED に供給することが可能になる。
【００７２】
[ 第５の実施例]
図１９は、本発明の第５の実施例の画素の構成を示す回路図であり、図２０は、その動作を示すタイミングチャートである。
【００７３】
本実施例の画素2 には、信号線SL(#M)、電源線VCC 、接地線GND 、電圧供給線VS1 、制御線CL1(#K) 、制御線CL2(#K) 、制御線CL2B(#K)が通過しており、そしてp-TFT Qp1 、p-TFT Qp2 、n-TFT Qn1 、n-TFT Qn2 、n-TFT Qn3 、容量素子C 、発光素子LED が配備されている。先の第４の実施例（図１７参照）とは、制御線CL2B（#K）と、制御線CL2B（#K）で制御されるn-TFT Qn3 が追加されている点が異なる。n-TFT Qn3 は、ソース−ドレイン間が短絡され、n-TFT Qn2 のゲート長（L ）と幅（W ）の比（W/L ）に対し適当なゲート長と幅の比をもち、p-TFT Qp1 のゲートとn-TFT Qn2 のドレイン（又はソース）間に接続される。n-TFT Qn2 には容量（ゲート−ドレイン（又はソース）間容量）が付いているために、n-TFT Qn2 がONからOFF に転じる際には蓄積されていた電荷の移動が生じp-TFT Qp1 のゲート電位が乱される。n-TFT Qn3 は、この電荷の移動をキャンセルしてp-TFT Qp1 のゲートに生じる電圧誤差を補償するためのものであって、n-TFT Qn2 のゲート−ドレイン（又はソース）間容量と同等の容量を有し、n-TFT Qn2 の制御線CL2 （#K）の反転信号が伝達される制御線CL2B（#K）によって制御される。多くの場合、n-TFT Qn3 のゲート長と幅の比は、n-TFT Qn2 のゲート長と幅の比の１／２とするが、タイミング条件等の影響によりこの比の値は変わる可能性がある。このn-TFT Qn3 を有する本実施例によれば、より精度の高い電流をp-TFT Qp1 により発光素子LED に供給することが可能になる。
【００７４】
[ 第６の実施例]
第６の実施例は、第３の実施例（図１５参照）の全TFT のチャネル型を反転させたものである。従って、本実施例の動作のタイミングチャートは、図１６に示す第３の実施例のタイミングチャートに対し、制御線CL1(#K) 、CL1(#(K+1)) の信号を反転させたものとなる。
【００７５】
[ 第７の実施例]
第７の実施例は、第４の実施例（図１７参照）の全TFT のチャネル型を反転させたものである。従って、本実施例の動作のタイミングチャートは、図１８に示す第４の実施例のタイミングチャートに対し、制御線CL1(#K) 、CL1(#(K+1)) 、CL2(#K) 、CL2(#(K+1)) の信号を反転させたものとなる。
【００７６】
[ 第８の実施例]
第８の実施例は、第５の実施例（図１９参照）の全TFT のチャネル型を反転させたものである。従って、本実施例の動作のタイミングチャートは、図２０に示す第５の実施例のタイミングチャートに対し、制御線CL1(#K) 、CL1(#(K+1)) 、CL2(#K) 、CL2(#(K+1)) 、CL2B(#K)、CL2B(#(K+1))の信号を反転させたものとなる。
【００７７】
[ 第９の実施例]
図２１は、本発明の第９の実施例の動作を示すタイミングチャートである。この実施例において用いられる表示装置の画素の構成は、図１０に示される第１の実施例と同じである。
【００７８】
本実施例の第一の動作状態（電流記憶状態、行選択期間）は、表示装置中のK 行目が選択された状態であり、制御線CL1(#K) により、スイッチSW1 、スイッチSW2 がONとなり、制御線CL3(#K) により、スイッチSW3 がOFF となる。また、信号線SL(#M)には、発光素子LED の電流−輝度特性に従って目的とした階調に対応する電流が供給されている。
【００７９】
この第一の動作状態における動作は、図１０〜図１３を参照して説明した第１の実施例のそれと同じであるので、詳細な説明は省略する。
【００８０】
本実施例の第二の動作状態（電流供給状態）は、表示装置中のK 行目以外が選択された状態であり、制御線CL1(#K) により、スイッチSW1 、スイッチSW2 がOFF 、制御線CL3(#K) により、スイッチSW3 がONとなる。
【００８１】
この第二の動作状態において、p-TFT Qpのゲート電圧は、容量素子C によって、第一の動作状態時のゲート電圧が保持されているため、p-TFT Qpのゲート−ソース間電圧は、第一の動作状態と同じである。この時、p-TFT Qpは、第一の動作状態で信号線SL（#M）より供給された電流を、スイッチSW3 を通して発光素子LED に供給するので、発光素子LED は、目的の階調の輝度となるような動作を行う（発光する）。
【００８２】
本実施例の第三の動作状態（電流停止状態）は、第一の動作状態が開始する前の第二の動作状態の一部の期間を、制御線CL1(#K) によりスイッチSW1 、スイッチSW2 をOFF 状態に維持したまま、制御線CL3(#K) によりスイッチSW3 をOFF としたものである。この期間では、スイッチSW3 がOFF しているため、発光素子LED に電流は供給されず、発光素子LED は動作（発光）しない。
【００８３】
本実施例によれば、前記第１〜８の実施例の、高速に電流を記憶でき、記憶した電流を高い精度で発光素子LED に供給できる効果に加え、次の効果も期待できる。すなわち、本実施例では、第一から第三の動作状態の内、第二の動作状態は、発光素子LED が発光しているのに対し、第一の動作状態は、短期間であるが発光素子LED は発光せず、第三の動作状態は、発光しない。これより、表示装置として時間平均した輝度は、第一の動作状態の期間をT1、第二の動作状態の期間をT2、第三の動作状態の期間をT3とすれば、第二の動作状態における輝度のT2／（T1＋T2＋T3）倍となる。例えば、選択期間と制御の段数（行数）の積である１フレーム期間をT とし、T1＝０．００５T 、T2＝０．２５T 、T3＝０．７４５T とした場合、表示装置としての輝度は、第二の動作状態の輝度の０．２５倍となる。そのため、本実施例では、第二の動作状態での発光素子LED の輝度は、第三の動作状態がない動作例の輝度の約４倍を必要とする。よって、発光素子LED の電流−輝度特性が比例関係にあるとすると、電流を４倍流す必要がある。従って、本実施例では第三の動作状態が存在することにより、他の実施例に比較して発光素子LED に流す電流値を大きくできる。このため、信号線などの配線容量に充電する時間が短くでき、電流を記憶するのに必要な第一の動作状態の期間を短縮できる。従って、本実施例は、高精細化、大画面化による配線容量の増加と選択時間の短縮に対応できる。また、本実施例における第三の動作状態では発光素子LED が発光しないため、CRT と似た表示動作となり、残像が残りにくくなることで、動画の表示が高画質となる。
【００８４】
[ 第１０の実施例]
図２２は、本発明の第１０の実施例の画素の構成を示す回路図である。本実施例の画素2 には、信号線SL(#Ｍ) 、電源線VCC 、接地線GND 、電圧供給線VS1 、制御線CL1(#K) 、制御線CL3(#K) が通過しており、そしてp-TFT Qp1 、p-TFT Qp2 、n-TFT Qn1 、n-TFT Qn2 、容量素子C 、発光素子LED が配備されている。本実施例の画素2 は、第３の実施例 （図１２参照）の画素に対し、制御線CL3(#K) を追加し、これによりp-TFT Qp2 を制御するようにしたものである。図２３は、本実施例の動作を示すタイミングチャートであるが、これは、図２１に示した第９の実施例の制御線CL3(＃K)、CL3(＃(K+ １))の信号を反転させたものであり、本実施例回路の動作自体は、第９の実施例と同様である。
【００８５】
[ 第１１の実施例]
図２４は、本発明の第１１の実施例の画素の構成を示す回路図であり、図２５は、その動作を示すタイミングチャートである。本実施例の画素2 には、信号線SL(#Ｍ) 、電源線VCC 、接地線GND 、電圧供給線VS1 、制御線CL1(#K) 、制御線CL2(#K) 、制御線CL3(#K) が通過しており、そしてp-TFT Qp1 、p-TFT Qp2 、n-TFT Qn1 、n-TFT Qn2 、容量素子C 、発光素子LED が配備されている。本実施例の画素2 は、第１０の実施例（図２２参照）の画素に対し、制御線CL2(#K) を追加し、これによりn-TFT Qn2 を制御するようにしたものである。
【００８６】
図２５に示したタイミングチャートに従って行われる動作は、図２３に示した第１０の実施例の動作と図１７に示した第４の実施例の動作とを組み合わせたものである。すなわち、制御線CL2(#K) によってn-TFT Qn2 を先にOFF させ、その後制御線CL1(#K) 、CL3(#K) によってn-TFT Qn1 、p-TFT Qp2 をOFF 、ONさせて、p-TFT Qn1 やn-TFT Qp2 のON／OFF 動作に伴うノイズがp-TFT Qp1 のゲート端子に伝達されないようにした上で第二の動作状態に移行し、その後に第三の動作状態（p-TFT Qp2 がOFF ）が実行される。
【００８７】
[ 第１２の実施例]
図２６は、本発明の第１２の実施例の画素の構成を示す回路図であり、図２７は、その動作を示すタイミングチャートである。本実施例の画素2 には、信号線SL(#M)、電源線VCC 、接地線GND 、電圧供給線VS1 、制御線CL1(#K) 、制御線CL2(#K) 、制御線CL2B(#K)、制御線CL3(#K) が通過しており、そしてp-TFT Qp1 、p-TFT Qp2 、n-TFT Qn1 、n-TFT Qn2 、n-TFT Qn3 、容量素子C 、発光素子LED が配備されている。本実施例の画素では、図２４に示した第１１の実施例の画素に対し、制御線CL3 （#K）と、制御線CL3 （#K）で制御されるn-TFT Qn3 が追加されている。本実施例は、前記第１１の実施例（図２４参照）の画素に対し、制御線CL2B（#K）と制御線CL2B（#K）により制御されるn-TFT Qn3 を追加したものであり、前記第１１の実施例と前記第５の実施例（図１９参照）を組み合わせたものである。
【００８８】
図２７に示したタイミングチャートに従って行われる動作は、図２５に示した第１１の実施例と図２０に示した第５の実施例を組み合わせたもので、制御線CL2 （#K）により動作するp-TFT Qn2 のスイッチングノイズをn-TFT Qn3 により吸収する特徴を備える。
【００８９】
上述の第９〜１２の実施例にそれぞれにおいて、前記第１の実施例に対する第２の実施例や、前記第３〜５の実施例に対する第６〜８の実施例のように、TFT の極性を変更したものも実施例として考えられる。その場合、前記第３〜５の実施例に対する第６〜８の実施例のように、スイッチTFT を用いている場合には、TFT の極性を変更すると共に、制御線の信号を反転する。
【００９０】
[ 第１３の実施例]
図２８は、本発明の第１３の実施例の画素の構成を示す回路図である。本実施例の画素2 には、信号線SL(#M)、電源線VCC 、接地線GND 、電圧供給線VS1 、制御線CL1(#K) 、制御線CL2(#K) 、制御線CL3(#K) が通過しており、そしてp-TFT Qp、スイッチSW1 〜SW3 、容量素子C 、発光素子LED が配備されている。p-TFT Qpのソースは電源線VCC に接続されており、p-TFT Qpのドレインと発光素子LED の陽極との間には制御線CL3 （#K）によって制御されるスイッチSW3 が、また、p-TFT Qpのドレインと信号線SLとの間には制御線CL1 （#K）によって制御されるスイッチSW1 が接続されている。発光素子LED の陰極は接地線GND に接続されている。さらに、信号線SLとp-TFT Qpのゲート間には、制御線CL2 （#K）によって制御されるスイッチSW2 が接続され、またp-TFT Qpのゲートと電圧供給線VS1 との間には、容量素子C が接続されている。
本第１３の実施例の動作について、以下に説明する。本実施例の動作のタイミングチャートを図２９に示す。
【００９１】
本実施例の第一の動作状態（電流記憶状態、行選択期間）は、K 行目が選択された状態であり、２つの期間より構成される。第一の期間（プリチャージ期間）は、制御線CL1 （#K）によりスイッチSW1 がOFF 、制御線CL2 （#K）によりスイッチSW2 がON、制御線CL3 （#K）によりスイッチSW3 がOFF となる。本期間において、p-TFT Qpのゲートには、信号線SL（#M）を通し、適当な電圧が印加される。第二の期間（電流書き込み期間）は、制御線CL1 （#K）によりスイッチSW1 をONとし、スイッチSW2 、SW3 は、第一の期間から変えない。本期間において、p-TFT Qpには、信号線SL（#K）を通し、階調に相当する電流が印加され、p-TFT Qpのゲート電圧は、前記電流がドレイン−ソース間に流れる電圧に設定され、前記電圧を容量素子C が保持（記憶）する。本電流書き込み期間は、前記実施例１〜１２の第一の動作状態に相当する。
【００９２】
本実施例の第二の動作状態（電流供給状態）は、表示装置中のK 行目以外が選択された状態であり、制御線CL1(#K) の信号によりスイッチSW1 、SW2 がOFF 、制御線CL3(#K) の信号によりスイッチSW3 がONとなる。本動作状態において、前記実施例１〜１２の第二の動作状態と同様に、p-TFT Qp は、発光素子ELD に第一の動作状態で記憶した電流を供給する。
【００９３】
本実施例は、第一の動作状態において、p-TFT Qp のゲートに電圧を印加するプリチャージ期間を備えことを特徴とする。プリチャージ期間に適当なプリチャージ電圧をp-TFT Qpのゲートに印加しておくことで、電流書き込み期間を補正程度のための短時間にすることができ、第一の動作状態の期間（プリチャージ期間＋電流書き込み期間）を短縮することができる。実施例１〜１２においても、同様なプリチャージ期間を設ける第一の動作状態を実現できるが、プリチャージ期間に電流経路が残る。これに対し、本実施例は、プリチャージ期間においてスイッチSW1 をOFF にすることで、電流経路が残らず、電圧を高い精度で印加できる
。
【００９４】
ここで、本第１３の実施例の構成は、前記第１の実施例のスイッチSW2 の接続を変更したものであるため、前記第１〜１２の実施例において、本第１３の実施例のようにスイッチSW2 の配置を変更した発明も同様に実現できる。図３０に、前記第三の実施例（図１５）からスイッチSW2 の接続を本第１３の実施例のように変更した例を示す。これらの変更された回路は、前記第１〜１２の実施例やプリチャージ動作を含む本第１３の実施例の動作を、それぞれの利点を備えたまま行うことが可能である。
【００９５】
[ 第１４の実施例]
図３１は、本発明の第１４の実施例の画素の構成を示す回路図である。本実施例の画素2 には、信号線SL(#M)、電源線VCC 、接地線GND 、電圧供給線VS1 、VS3 、制御線CL1(#K) 、制御線CL3(#K) が通過しており、そしてp-TFT Qp1 、p-TFT Qp2 、スイッチSW1 〜SW3 、容量素子C 、発光素子LED が配備されている。p-TFT Qp1 のソースは、p-TFT Qp2 を通して、電源線VCC に接続されており、p-TFT Qp1 のドレインと発光素子LED の陽極との間には制御線CL3 （#K）によって制御されるスイッチSW3 が、また、p-TFT Qp1 のドレインと信号線SL（#M）との間には制御線CL1 （#K）によって制御されるスイッチSW1 が接続されている。発光素子LED の陰極は接地線GND に接続されている。さらに、p-TFT Qp1 のゲート−ドレイン間には、制御線CL1 （#K）によって制御されるスイッチSW2 が接続され、p-TFT Qp1のゲートと電圧供給線VS1 との間には、容量素子C が接続され、p-TFT Qp2 のゲートには電圧供給線VS3 が接続されている。
【００９６】
本第１４の実施例の動作は、前記第１の実施例と同じである。ただし、本実施例には、電圧供給線VS3 によりバイアスされたp-TFT Qp2 が存在する。これにより、例えば、p-TFT Qp1 とp-TFT Qp2 を共に飽和領域で動作させられるため、飽和領域におけるp-TFT Qp1 のドレイン電圧依存性を改善できる特徴を備える。
【００９７】
ここで、本第１４の実施例の構成は、前記第１の実施例に、p-TFT Qp2 を加えたものであるため、前記第１〜１２の実施例において、本第１４の実施例のようにp-TFT を付け加える発明も同様に実現できる。図３２に、前記第１０の実施例（図２２）からp-TFT Qp3 を追加した例を示す。さらに、前記第１３の実施例に、本第１４の実施例のようにp-TFT を付け加えたものも同様に実現できる。
【００９８】
[ 第１５の実施例]
図３３は、本発明の第１５の実施例の画素の構成を示す回路図であり、図３４は、本実施例の動作を示すタイミングチャートである。本実施例の画素2 には、信号線SL(#M)、電源線VCC 、接地線GND 、電圧供給線VS1 、電圧供給線VS2 、制御線CL1(#K) 、制御線CL3(#K) 、制御線CL4(#K) が通過しており、そしてp-TFT Qp、スイッチSW1 〜SW4 、容量素子C 、発光素子LED が配備されている。p-TFT Qpのソースは電源線VCC に接続されており、p-TFT Qpのドレインと発光素子LED の陽極との間には制御線CL3 （#K）によって制御されるスイッチSW3 が、また、p-TFT Qpのドレインと信号線SL（#M）との間には制御線CL1 によって制御されるスイッチSW1 が接続されている。発光素子LED の陰極は接地線GND に接続されている。そして、発光素子LED の陽極と電圧供給線VS2 との間には制御線CL4 （#K）によって制御されるスイッチSW4 が接続されている。さらに、p-TFT Qpのドレイン−ゲート間には、制御線CL1 （#K）によって制御されるスイッチSW2 が接続され、またp-TFT Qpのゲートと電圧供給線VS1 との間には、容量素子C が接続されている。
【００９９】
図３４における本実施例の第一の動作状態（電流記憶状態、行選択期間）では、表示装置中のK 行目が選択された状態であり、制御線CL1(#K) により、スイッチSW1 、スイッチSW2 はON、制御線CL3(#K) により、スイッチSW3 はOFF 、制御線CL4(#K) により、スイッチSW4 はONとなる（ただし、本動作状態において、スイッチSW4 は、ON／OFF どちらでも動作可である。）。また、信号線SL(#M)には、発光素子LED の電流−輝度特性に従って目的の階調に対応する電流が供給されている。本第一の動作状態において、p-TFT Qpのゲートは、信号線SL（#M）を通して供給される電流をp-TFT Qpのドレイン−ソース間に流す電圧となる。
【０１００】
本実施例の第二の動作状態（電流供給状態）は、表示装置中のK 行目以外が選択された状態であり、制御線CL1(#K) により、スイッチSW1 、スイッチSW2 はOFF 、制御線CL3(#K) により、スイッチSW3 がON、制御線CL4(#K) により、スイッチSW4 がOFF となる。この第二の動作状態において、p-TFT Qpのゲート電圧は、容量素子C によって、第一の動作状態時のゲート電圧が保持されているため、p-TFT Qpのゲート−ソース間電圧は、第一の動作状態と同じである。この時、第一の動作状態で信号線SL(#M)より供給された電流を、スイッチSW3 を通して発光素子LED に供給するので、発光素子LED は、目的の階調の輝度となるような動作（発光）を行う。
【０１０１】
本実施例の第三の動作状態（電流停止状態）は、表示装置中のK 行目以外の行が選択された状態であり、制御線CL1(#K) によりスイッチSW1 とスイッチSW2 はOFF 状態に維持されたまま、制御線CL3(#K) によりスイッチSW3 はOFF に、制御線CL4(#K) によりスイッチSW4 はONになされる期間である。この動作状態の開始時に、スイッチSW3 がOFF 、スイッチSW4 がONとなり、発光素子LED に電流は供給されず、発光素子の陽極には電圧VS2 が印加される。電圧VS2 を発光素子LED の動作電圧よりも低くすると、本動作状態の開始時に、発光素子 LED は、瞬時に動作（発光）しなくなる。
【０１０２】
本実施例によれば、他の実施例と同様に、高速に電流を記憶でき、記憶した電流を高い精度で発光素子LED に供給できる。
【０１０３】
また、本実施例によれば、第９〜第１２の実施例と同様に、信号線に流れ、発光素子LED に流す電流値を大きくできるため、信号線などの配線容量に充電する時間が短くでき、電流を記憶するのに必要な第一の動作状態の期間を短縮できる。従って、本実施例は、高精細化、大画面化による配線容量素子C の増加と選択時間の短縮に対応できる。
【０１０４】
さらに、本実施例では、スイッチSW4 を設け、第三の動作状態の開始時にONさせて発光素子LED に電圧 VS2 を印加することで、瞬時に発光を停止させることができる。第９〜第１２の実施例では、スイッチSW3 により電流経路が遮断されても、発光素子自身が持つ容量に蓄積されている電荷が存在するため、発光素子には電流が流れ、その電圧が十分低くなるまで、発光素子は、動作（発光）する。この発光は、第二の動作状態での輝度と、それぞれの動作状態の期間により表示装置の輝度を決める場合の誤差原因となる。一方、本実施例では、スイッチSW４により、瞬時に発光を停止させることができるため、第二の動作状態での輝度と、第一、第二、第三の動作状態の期間により、高い精度で表示装置の輝度を決めることができる。また、第９〜第１２の実施例と同様に、第三の動作状態において発光が停止するため、CRT と似た表示動作となり、動画の表示が高画質となる。
【０１０５】
ここで、本第１５の実施例の構成は、前記第１の実施例（図１０）に、スイッチSW4 と制御線CL4 （#K）と電源供給線VS2 とを加えたものであるため、前記第１〜１２の実施例において、本第１５の実施例のようにスイッチSW4 又はTFT とその制御線を付け加える発明も同様に実現できる。図３５に、前記第３の実施例（図１５）にn-TFT Qn3 、電圧供給線VS2 を追加した例を示し、図３６に、前記第１０の実施例に（図２２）にn-TFT Qn3 、電圧供給線VS2 を追加した例を示す。さらに、前記第１３、第１４の実施例にスイッチSW4 （又はスイッチ動作を行うTFT ）を付け加えることで、前記第１３、第１４の実施例の特徴に加え、本実施例と同じ特徴を持つものを同様に実現できる。
【０１０６】
本第１５の実施例における、電圧供給線VS2 は、第三の動作状態に瞬時に発光を停止させるための電圧値を持てばよい。従って、例えば、接地線GND と共通化することにより、本実施例の画素2 の構成を簡単にすることができる。
【０１０７】
[ 第１６の実施例]
前記第１〜第１５の実施例において、一端がTFT のゲートに接続している容量素子の一端に接続している電圧供給線VS1 は、一定電圧として考えているため、前記電圧供給線VS1 として電源線VCC や接地線GND を使用することが可能であり、その場合構成を簡略化できる。また、電圧供給線VS1 は、第一の動作状態と他の動作状態において電圧値を変えることで、発光素子に供給する電流値を変更することが可能である。
【０１０８】
例えば、前記電圧供給線VS1 の電圧を、第一の動作状態の電圧値から前記TFT がオフする程度電圧をシフトすることで、ブート効果により、前記TFT をオフすることが可能となる。本動作を発光表示装置において全体におこなったり、１ラインごとに行ったりすれば、全体を、又は、１ラインごとに黒表示（発光素子を動作させない状態）にすることが可能となる。
【０１０９】
以上好ましい実施の形態、実施例について説明したが、本発明はこれらに限定されるものではなく、本発明の要旨を逸脱しない範囲内において適宜の変更が可能なものである。例えば、前述のように、発光素子以外の無機ELや発光ダイオード等の有機EL素子以外の素子であってもよく、より一般的な電流負荷素子でよい。また、発光素子の電流経路に挿入される第三のスイッチ（SW3 ）は発光素子の駆動トランジスタ側ではなく電源線（または接地線）側であってもよい。さらに、実施例では、第四のスイッチ（SW4 ）は、第三のスイッチが早期にOFF される場合のみに設置されていたが、第三のスイッチが第一のスイッチのON時にOFF される表示装置に設置されてもよい。さらに、本発明に使用しているスイッチは、TFT に特定しているものではない。また、スイッチは、基本的にスイッチの動作で規定しており、構成を簡単にできる例を前記実施例において説明しているが、動作を満たせば、スイッチに使用されるトランジスタの極性は限定されない。
【０１１０】
【発明の効果】
第一の効果は、精度の高い電流を電流負荷素子に供給できる点である。その理由は、第１に、電流により信号線に信号を与えるようにすると共に信号線に流れる電流を記憶するトランジスタと電流負荷素子の電流を供給するトランジスタとを同じものとしたことで、トランジスタの特性ばらつきに電流負荷素子の動作の程度が影響されなくなったからであり、第２に、電流負荷素子に電流を供給しない状態で信号線からの電流を記憶するため正確に信号線からの電流を記憶できるためである。
【０１１１】
第二の効果は、電流を記憶する時間が短く、高精細化に対応できる点である。その理由は、電流を記憶する状態では、電流を記憶するトランジスタと電流負荷素子の間のスイッチがOFF となるため、発光素子の大きな負荷（並列の容量と抵抗）に影響されることなく、電流を記憶させる動作が可能であるためである。
【０１１２】
また、スイッチSW2 をスイッチSW1 より早くOFF させる実施例によれば、スイッチSW1 が変動する際に発生するノイズが発光素子を駆動するTFT のゲートに伝達されないようにすることができ、発光素子により高い精度の電流を供給することが可能になる。
【０１１３】
さらに、スイッチSW2 を、信号線と電流を供給するトランジスタのゲートの間に挿入する実施例によれば、精度の高いプリチャージ動作が可能となり、電流を記憶する期間を短縮することができる。
【０１１４】
そして、電流を供給するトランジスタと電源線との間にトランジスタを入れる実施例によれば、そのトランジスタのゲートに適当なバイアスをかけることで、電流を供給するトランジスタのドレイン電流のドレイン電圧依存性を改善でき、精度の高い電流を電流負荷素子に供給することが可能となる。
【０１１５】
また、電流負荷素子が発光素子の場合には、画素の非選択期間中に、発光素子に電流を流さない動作状態を設ける実施例によれば、記憶させる電流値を大きくして電流を記憶させる動作をより短時間で行うことが可能になる上に、動作がCRT 的になり残像が残りにくくなるため、動画表示を高画質にできる。
【図面の簡単な説明】
【図１】本発明の第一の実施の形態の画素の構成を示す図である。
【図２】本発明の第一の実施の形態の動作例を示すタイミングチャート（その１）である。
【図３】本発明の第一の実施の形態の動作例を示すタイミングチャート（その２）である。
【図４】本発明の第一の実施の形態の動作例を示すタイミングチャート（その３）である。
【図５】本発明の第二の実施の形態の画素の構成を示す図である。
【図６】本発明の第二の実施の形態の動作例を示すタイミングチャートである。
【図７】本発明の第三の実施の形態の画素の構成を示す図である。
【図８】本発明の第四の実施の形態の画素の構成を示す図である。
【図９】本発明の第四の実施の形態の動作例を示すタイミングチャートである。
【図１０】本発明の第１の実施例の画素の構成を示す図である。
【図１１】本発明の第１の実施例の動作説明図（その１）である。
【図１２】本発明の第１の実施例の動作説明図（その２）である。
【図１３】本発明の第１の実施例の動作を示すタイミングチャートである。
【図１４】本発明の第２の実施例の画素の構成を示す図である。
【図１５】本発明の第３の実施例の画素の構成を示す図である。
【図１６】本発明の第３の実施例の動作を示すタイミングチャートである。
【図１７】本発明の第４の実施例の画素の構成を示す図である。
【図１８】本発明の第４の実施例の動作を示すタイミングチャートである。
【図１９】本発明の第５の実施例の画素の構成を示す図である。
【図２０】本発明の第５の実施例の動作を示すタイミングチャートである。
【図２１】本発明の第９の実施例の動作を示すタイミングチャートである。
【図２２】本発明の第１０の実施例の画素の構成を示す図である。
【図２３】本発明の第１０の実施例の動作を示すタイミングチャートである。
【図２４】本発明の第１１の実施例の画素の構成を示す図である。
【図２５】本発明の第１１の実施例の動作を示すタイミングチャートである。
【図２６】本発明の第１２の実施例の画素の構成を示す図である。
【図２７】本発明の第１２の実施例の動作を示すタイミングチャートである。
【図２８】本発明の第１３の実施例の画素の構成を示す図（その１）である。
【図２９】本発明の第１３の実施例の動作を示すタイミングチャートである。
【図３０】本発明の第１３の実施例の画素の構成を示す図（その２）である。
【図３１】本発明の第１４の実施例の画素の構成を示す図（その１）である。
【図３２】本発明の第１４の実施例の画素の構成を示す図（その２）である。
【図３３】本発明の第１５の実施例の画素の構成を示す図（その１）である。
【図３４】本発明の第１５の実施例の動作を示すタイミングチャートである。
【図３５】本発明の第１５の実施例の画素の構成を示す図（その２）である。
【図３６】本発明の第１５の実施例の画素の構成を示す図（その３）である。
【図３７】発光表示装置の表示部の概略平面図である。
【図３８】第一の従来例の画素の構成を示す図である。
【図３９】第二の従来例の画素の構成を示す図である。
【図４０】第三の従来例の画素の構成を示す図である。
【符号の説明】
１ 表示装置部
２ 画素
Ｃ 容量素子
ＣＬ、ＣＬ１〜ＣＬ４ 制御線
ＧＮＤ 接地線
ＬＥＤ 発光素子
ＰＢ１〜ＰＢ３、ＶＣＣ 電源線
Ｑ、Ｑ１、Ｑ２ ＴＦＴ
Ｑｎ、Ｑｎ１〜Ｑｎ４ ｎ−ＴＦＴ（ｎチャネル型ＴＦＴ）
Ｑｐ、Ｑｐ１〜Ｑｐ４ ｐ−ＴＦＴ（ｐチャネル型ＴＦＴ）
ＳＬ 信号線
ＳＷ、ＳＷ１〜ＳＷ４ スイッチ

Claims (4)

1. ソースが電源線または接地線に接続された駆動トランジスタと、電流または電圧が供給される信号線と前記駆動トランジスタのドレインとの間に接続された第一のスイッチと、前記信号線と前記駆動トランジスタのゲートとの間に接続された第二のスイッチと、一端には第一の電圧供給線が接続し、他端が前記駆動トランジスタのゲートに接続された容量素子と、接地線または電源線と前記駆動トランジスタのドレインとの間に接続された表示用電流負荷素子と第三のスイッチとの直列接続体とを備え、
   前記第一の電圧供給線の電圧を変化させることにより前記表示用電流負荷素子の電流を変化させるとともに、
   第一の動作状態は第一と第二の期間からなり、前記第一の期間では前記信号線と前記駆動トランジスタの間にある前記第二のスイッチをＯＮ、前記第一と第三のスイッチをＯＦＦ し、前記表示用電流負荷素子に電流を流すこと無く、前記信号線に印加されるプリチャージ電圧を前記駆動トランジスタのゲートと前記容量素子に印加し、
   前記第二の期間では前記第一と第二のスイッチをＯＮ、前記第三のスイッチをＯＦＦすることで、前記信号線に流れる電流が前記駆動トランジスタのドレイン−ソース間に流れるように前記駆動トランジスタの電流能力に従ったゲート電圧を前記容量素子に蓄積し、
   第二の動作状態として、前記第一と第二のスイッチをＯＦＦ 、第三のスイッチをＯＮし、前記駆動トランジスタは、前記第一の動作状態で記憶した電流を前記第三のスイッチを通して前記表示用電流負荷素子に供給することを特徴とする電流負荷素子の駆動回路。
2. ソースが電源線または接地線に接続され、ゲートには第二の電圧供給線が接続された第一のトランジスタと、前記第一のトランジスタに直列に接続された駆動トランジスタと、電流または電圧が供給される信号線と前記駆動トランジスタのドレインとの間に接続された第一のスイッチと、前記信号線と前記駆動トランジスタのゲートとの間に接続された第二のスイッチと、一端には第一の電圧供給線が接続し、他端が前記駆動トランジスタのゲートに接続された容量素子と、接地線または電源線と前記駆動トランジスタのドレインとの間に接続された表示用電流負荷素子と第三のスイッチとの直列接続体と、を備えるとともに、
   第一の動作状態は第一と第二の期間からなり、前記第一の期間では前記信号線と前記駆動トランジスタの間にある前記第二のスイッチをＯＮ、前記第一と第三のスイッチをＯＦＦ し、前記表示用電流負荷素子に電流を流すこと無く、前記信号線に印加されるプリチャージ電圧を前記駆動トランジスタのゲートと前記容量素子に印加し、
   前記第二の期間では前記第一と第二のスイッチをＯＮ、前記第三のスイッチをＯＦＦすることで、前記信号線に流れる電流が前記駆動トランジスタのドレイン−ソース間に流れるように前記駆動トランジスタの電流能力に従ったゲート電圧を前記容量素子に蓄積し、
   第二の動作状態として、前記第一と第二のスイッチをＯＦＦ 、第三のスイッチをＯＮし、前記駆動トランジスタは、前記第一の動作状態で記憶した電流を前記第三のスイッチを通して前記表示用電流負荷素子に供給することを特徴とする電流負荷素子の駆動回路。
3. 前記表示用電流負荷素子として発光素子を用いた発光表示装置であることを特徴とする請求項１または２に記載の電流負荷素子の駆動回路。
4. 前記表示用電流負荷素子として有機 EL 素子を用いた発光表示装置であることを特徴とする請求項１または２に記載の電流負荷素子の駆動回路。

Images