JP2003066905A - 画素構成およびアクティブマトリクス型表示装置 - Google Patents

画素構成およびアクティブマトリクス型表示装置

Info

Publication number
JP2003066905A
JP2003066905A JP2001254303A JP2001254303A JP2003066905A JP 2003066905 A JP2003066905 A JP 2003066905A JP 2001254303 A JP2001254303 A JP 2001254303A JP 2001254303 A JP2001254303 A JP 2001254303A JP 2003066905 A JP2003066905 A JP 2003066905A
Authority
JP
Japan
Prior art keywords
transistor
drain
display device
active matrix
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001254303A
Other languages
English (en)
Other versions
JP2003066905A5 (ja
JP5070666B2 (ja
Inventor
Katsumi Adachi
克己 足達
Hiroshi Takahara
博司 高原
Hitoshi Tsuge
仁志 柘植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001254303A priority Critical patent/JP5070666B2/ja
Publication of JP2003066905A publication Critical patent/JP2003066905A/ja
Publication of JP2003066905A5 publication Critical patent/JP2003066905A5/ja
Application granted granted Critical
Publication of JP5070666B2 publication Critical patent/JP5070666B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

(57)【要約】 【課題】 電流書き込み型アクティブマトリクス方式の
表示装置において、書き込み時から発光時への過渡期間
に書き込みエラーが発生し、画質劣化の原因となってい
た。 【解決手段】 駆動トランジスタとスイッチングトラン
ジスタのＰ、Ｎ型の適切な組み合わせにより、書き込み
エラーの発生しない画素構成とする。さらに、走査線を
１本にし、画素開口率も上げる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は信号駆動回路から電
流書き込みで発光輝度を制御する画素構造を持つアクテ
ィブマトリクス型表示装置に関し、書き込み時から発光
時への切り換え時において、正常に書き込み電流を発光
電流に伝えることが可能とするものであり、有機ＥＬ、
ＬＥＤ表示装置などに適用可能である。
【０００２】
【従来の技術】電流書き込み型のアクティブマトリクス
型表示装置の画素構成の一例を図９に示す。図９におい
て、１は駆動トランジスタ１、２はスイッチングトラン
ジスタ２、３はスイッチングトランジスタ３、４はスイ
ッチングトランジスタ４を示し、他に６の発光素子、７
の保持コンデンサで画素構成８を形成する。そして、各
画素はマトリクス状に並べられ各行には走査線φとφバ
ーの２本があり、信号線９は列毎に並べられ信号線駆動
回路１０により、駆動される。通常、トランジスタはガ
ラスの上にＣＶＤなどの薄膜形成法による薄膜ＦＥＴで
形成され、図９の例では全てＰチャンネルトランジスタ
による例である。
【０００３】次に駆動波形を図１０に示す。図１０は走
査側の波形図φとφバーを示しており、１垂直期間（通
常１／６０ｓ、１６．７ｍｓ）に画面縦の走査線数分の
１である水平期間（縦２４０本では約７０μｓ）にφを
ロー（ＧＮＤレベル近辺の電位）、排他的であるφバー
はハイ（Ｖｄｄ近辺の電位）にして、信号線駆動回路１
０が発生する電流を書き込み、他の期間は書き込まれた
同じ値の電流を発光素子５に流して画像を点灯する。む
ろん、ある期間には１行のみ書き込んでいて、それを上
から下に順番に走査する。
【０００４】この時の書き込み、発光を図１１、１２と
共に説明する。電流書き込み期間の等価回路が図１１で
あり、スイッチングトランジスタ２は開放、スイッチン
グトランジスタ３、４は閉じており、駆動トランジスタ
１には信号線駆動回路１０が決める書き込み電流ｉが流
れる。この時に駆動トランジスタ１のソース・ゲート間
に接続された保持コンデンサ７には書き込み電流ｉに相
当するソース・ゲート間電圧Ｖｇｓが書き込まれる。次
にスイッチングトランジスタ３、４が開放、スイッチン
グトランジスタ２が閉じる発光期間の等価回路を図１２
に示す。この期間の駆動トランジスタ１ではソース・ゲ
ート間電圧Ｖｇｓがそのまま保たれるので、同じ電流値
ｉがスイッチングトランジスタ２を通じて発光素子６に
流れる。
【０００５】なぜ、電流書き込みを行うかを簡単に説明
すると、有機ＥＬやＬＥＤは本質的に電流と発光する輝
度の比例する素子である点、有機ＥＬの端子電圧は製造
条件、温度などにより変動しやすい点、駆動トランジス
タのスレッショルド電圧（以下Ｖｔと略す）は薄膜製造
条件で本質的にゆらぎが避けがたい点があり、電流で電
圧のばらつきを吸収し均一な画像特性が得られるからで
ある。
【０００６】
【発明が解決しようとする課題】以上述べたように、電
流書き込み型の画素構成では正確に書き込み電流と発光
電流を一致させる必要があるが、発明者はスイッチング
トランジスタ３とスイッチングトランジスタ４の過渡的
な動作により、電流値が変わってしまう現象を見出し
た。
【０００７】図１３にその過渡的な等価回路を示す。そ
の現象は書き込みから発光へ移る時に、スイッチングト
ランジスタ４が先に開放してしまい、短期間ではあるが
スイッチングトランジスタ３のみが閉じている時に発生
する。すると図１３に示すように、保持コンデンサ７に
保たれたソース・ゲート間電圧Ｖｇｓが駆動トランジス
タ１を通じてリーク電流を流して放電してまう。このた
め、ソース・ゲート間電圧Ｖｇｓが変化し、発光時の電
流が変化してしまうことになる。さらに１行あたり、２
本の制御線を引くことは画素発光部の開口率を落とし、
輝度低下につながる欠点もあった。
【０００８】
【課題を解決するための手段】本発明は前述のスイッチ
ングトランジスタ３がスイッチングトランジスタ４より
も先に開放する画素構成を見出し、第１の発明は駆動ト
ランジスタ１とスイッチングトランジスタ２をＰチャン
ネルトランジスタ、スイッチングトランジスタ３、４を
Ｎチャンネルトランジスタで構成するものである。
【０００９】第２の発明は第１の発明にカスケードトラ
ンジスタ５を追加して発光素子の端子電圧変動を吸収す
るものである。
【００１０】第３の発明は駆動トランジスタ１とスイッ
チングトランジスタ２をＮチャンネルトランジスタ、ス
イッチングトランジスタ３、４をＰチャンネルトランジ
スタで構成するものである。
【００１１】第４の発明は第３の発明にカスケードトラ
ンジスタ５を追加して発光素子の端子電圧変動を吸収す
るものである。
【００１２】第５の発明は電流書き込みでもカレントミ
ラー型の構成に適用し、駆動トランジスタ１１とカレン
トミラートランジスタ１２をＰチャンネルトランジスタ
で、スイッチングトランジスタ３、４をＮチャンネルト
ランジスタで構成するものである。
【００１３】第６の発明はカレントミラー型の構成で、
駆動トランジスタ１１とカレントミラートランジスタ１
２をＮチャンネルトランジスタに、スイッチングトラン
ジスタ３、４をＰチャンネルトランジスタで構成するも
のである。
【００１４】
【発明の実施の形態】（実施の形態１）第１の本発明の
実施形態の画素構成を図１に示し、図と共に説明する。
図９と同一機能を有する要素は同一番号を付し、説明を
省略する。本発明では駆動トランジスタ１とスイッチン
グトランジスタ２はＰチャンネルトランジスタで従来と
同様に、スイッチングトランジスタ３と４はＮチャンネ
ルトランジスタで構成されている。その波形を図２に示
す。タイミングとしては図１０のφと同様で、水平期間
に書き込み、垂直期間保持と発光も同様に行う。ここで
書き込み期間終了時の過渡状態を説明する。走査信号φ
がハイからローに変化する際に、スイッチングトランジ
スタ３とスイッチングトランジスタ４のソース電位に着
目すると、スイッチングトランジスタ３のソース電位は
スイッチングトランジスタ４のソース・ドレイン間電位
分（スイッチ動作なので０．１〜０．３Ｖ程度ではある
が）だけスイッチングトランジスタ４のソース電位より
も高い。そのため、走査信号φ＝ゲート電位の低下に従
って導通からオープンになる際にＶｔが同等であれば必
ずスイッチングトランジスタ３の方が早くオープンとな
り、図１３に示す不都合は発生しない。通常、同一画素
内に隣接されて設置されるので、前述のＶｔが同一とい
う関係は成立する。さらに、イオン打ち込みの条件を変
える等のプロセスを導入することで積極的にスイッチン
グトランジスタ３のＶｔを上げる、ないしはスイッチン
グトランジスタ４のＶｔを下げればより確実に問題を回
避できる。別な方法として、スイッチングトランジスタ
のチャンネル長をスイッチングトランジスタ３、４間で
変える。具体的には、スイッチングトランジスタ３のチ
ャンネル長をスイッチングトランジスタ４のチャンネル
長よりも長くすることで、スイッチングトランジスタ３
がより早くオフとなり問題を回避することも可能であ
る。
【００１５】（実施の形態２）第２の本発明の実施形態
の画素構成を図３に示す。図１と同一機能を有する要素
は同一番号を付し、説明を省略する。本発明では駆動ト
ランジスタ１のドレイン側にカスケードトランジスタ５
を追加し、発光期間時の出力インピーダンスを上げ、発
光素子の端子電圧の変動を吸収するのである。これは有
機ＥＬで発光時間に比例して端子電圧が上昇するという
現象に対して電流を一定にし、輝度を保つ効果がある。
その他のスイッチングトランジスタの機能は第１の発明
と同等である。
【００１６】（実施の形態３）第３の本発明の実施形態
の画素構成を図４に示す。図１と同一機能を有する要素
は同一番号を付し、説明を省略する。本発明は駆動トラ
ンジスタ１とスイッチングトランジスタ２をＮチャンネ
ルトランジスタに、スイッチングトランジスタ３、４を
Ｐチャンネルトランジスタで構成した形態である。図５
に走査信号波形φバーを示す。図１とはＰ、Ｎが反対と
なり、それに伴い電源と発光素子の極性も変わっている
が、本発明の本質は変わらない。つまり、スイッチング
トランジスタ３のソース電位はスイッチングトランジス
タ４のソース・ゲート電位分だけ低いため、スイッチン
グトランジスタ３はスイッチングトランジスタ４よりも
早めにオープンするのである。
【００１７】（実施の形態４）第４の本発明の実施形態
の画素構成を図６に示す。図１と同一機能を有する要素
は同一番号を付し、説明を省略する。本発明は第１と第
２の発明の関係と同様、駆動トランジスタ１のドレイン
側にカスケードトランジスタ５を追加し、発光期間時の
出力インピーダンスを上げたものである。
【００１８】ちなみに、本発明は書き込み時から発光時
の過渡的な問題を解決することを目的とし、単純なＰと
Ｎチャンネルトランジスタの組み合わせによる走査線の
低減だけを目的とするものでない。例えば、図１の場
合、スイッチングトランジスタ２をＮチャンネルトラン
ジスタ、スイッチングトランジスタ３と４をＰチャンネ
ルトランジスタとした組み合わせでも走査線を１本とす
ることが可能である。しかしこの場合、図１０のφバー
相当の走査線波形となるが、スイッチングトランジスタ
３のソース電位が高い分、オープンが遅れて逆に図１３
の問題を引き起こしてしまう。本発明の組み合わせのみ
が過渡的な問題と走査線の削減を同時に解決可能とな
る。
【００１９】（実施の形態５）第５の本発明の実施形態
の画素構成を図７に示す。本発明は画素書き込みでもカ
レントミラーと呼ばれる方式に適用した形態である。保
持コンデンサ７、発光素子６、信号線９、信号線駆動回
路１０は図１と同様な働きをする。駆動トランジスタ１
１とカレントミラートランジスタ１２はＰチャンネルト
ランジスタで構成され、ペアとなり、カレントミラー動
作を行う。書き込み時は走査線信号φをハイにし、スイ
ッチングトランジスタ４とスイッチングトランジスタ３
を導通させ、カレントミラートランジスタ１２に信号線
駆動回路１０で決めた書き込み電流を流させ、同時にス
イッチングトランジスタ３が導通しているので、保持コ
ンデンサ７に書き込み電流に相当するソース・ゲート間
電圧を充電する。書き込み期間後はスイッチングトラン
ジスタ３、４が共にオープンされ、駆動トランジスタ１
１には設定されたソース・ゲート間電圧の電流、すなわ
ち書き込み電流と同じ値の電流を発光素子６に流すこと
が出来る。この場合も、第１の発明と同様にスイッチン
グトランジスタ３、４が導通から開放へ至る過渡的な期
間において、スイッチングトランジスタ３のソース電位
がスイッチングトランジスタ４のソース電位よりも高い
分、早く開放状態となり、図１３に相当する書き込み電
流エラーは発生しない。
【００２０】（実施の形態６）第６の本発明の実施形態
の画素構成を図８に示す。本発明は第５の発明と駆動ト
ランジスタ、スイッチングトランジスタの極性を反対に
して構成している。それに伴い、発光素子６、信号線駆
動回路１０および電源も合わせて逆にしている。本質動
作そのものは第５の発明と同様であり、スイッチングト
ランジスタ３が先に開放される点も同様である。
【００２１】
【発明の効果】本発明による共通的な効果は、電流書き
込み時から発光時に至る過渡期間において、スイッチン
グトランジスタ３がスイッチングトランジスタ４よりも
先に開放状態となり、書き込みエラーが発生することは
ない。そして、走査線駆動線が１本ですみ画素開口率が
上がり、その上、走査線と信号線とのクロスオーバー面
積が減るので浮遊容量も減少する。この浮遊容量は低輝
度時は低電流で書き込まないといけない電流書き込み方
式では特に重要な効果である。
【００２２】そして、第２、第４の本発明では更に、駆
動トランジスタ１の出力インピーダンスを上昇せしめ、
発光素子６の端子電圧のばらつきを吸収することが可能
となる。
【図面の簡単な説明】
【図１】第１の発明の実施形態の画素構成図
【図２】第１の発明の実施形態の走査線波形図
【図３】第２の発明の実施形態の画素構成図
【図４】第３の発明の実施形態の画素構成図
【図５】第３の発明の実施形態の走査線波形図
【図６】第４の発明の実施形態の画素構成図
【図７】第５の発明の実施形態の画素構成図
【図８】第６の発明の実施形態の画素構成図
【図９】従来の画素構成図
【図１０】従来の走査線波形図
【図１１】電流書き込み時の動作説明図
【図１２】発光時の動作説明図
【図１３】過渡時の等価回路図
【符号の説明】
１，１１ 駆動トランジスタ１ ２ スイッチングトランジスタ２ ３ スイッチングトランジスタ３ ４ スイッチングトランジスタ４ ５ カスケードトランジスタ５ ６ 発光素子 ７ 保持コンデンサ ８ 画素構成 ９ 信号線 １０ 信号線駆動回路 １２ カレントミラートランジスタ１２
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６４１ Ｇ０９Ｇ 3/20 ６４１Ｄ ６７０ ６７０Ｅ 3/32 3/32 Ａ Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１４ (72)発明者 柘植 仁志 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5C080 AA06 BB05 DD09 FF11 JJ03 JJ04 5C094 AA09 AA25 AA53 BA03 BA23 BA27 CA19 EA04 EA07 5F110 AA30 BB01 BB13 NN72

Claims (36)

    【特許請求の範囲】
  1. 【請求項１】 基板上に設けられた複数の信号線と、こ
    れを駆動する電流出力である信号線駆動回路と、前記信
    号線と直交する複数の走査線と、これを駆動する走査線
    駆動回路と、前記信号線と前記走査線の交点近傍に設け
    られたスイッチングと駆動機能を有する複数のトランジ
    スタを含む画素構成であって、前記画素構成はＰチャン
    ネル駆動トランジスタ１と、前記トランジスタ１のドレ
    インにソースを接続したＰチャンネルスイッチングトラ
    ンジスタ２と、前記トランジスタ２のドレインに接続さ
    れた表示素子と、前記トランジスタ１のソース・ドレイ
    ン間に接続された保持コンデンサと、前記トランジスタ
    １のゲート・ドレイン間にソースとドレインを接続した
    Ｎチャンネルスイッチングトランジスタ３と、前記トラ
    ンジスタ１のドレインにドレインを接続したＮチャンネ
    ルスイッチングトランジスタ４とを備え、前記トランジ
    スタ４のソースと前記信号線駆動回路が接続され前記ト
    ランジスタ２と前記トランジスタ３と前記トランジスタ
    ４の各ゲートが共通接続されて前記走査線駆動回路に接
    続されていることを特徴とする画素構成。
  2. 【請求項２】 請求項１記載の前記画素構成を使用した
    ことを特徴とするアクティブマトリクス型表示装置。
  3. 【請求項３】 表示素子として有機ＥＬを用いたことを
    特徴とする請求項２記載のアクティブマトリクス型表示
    装置。
  4. 【請求項４】 表示素子としてＬＥＤを用いたことを特
    徴とする請求項２記載のアクティブマトリクス型表示装
    置。
  5. 【請求項５】 前記トランジスタ３のＶｔよりも前記ト
    ランジスタ４のＶｔが等しいか小さいことを特徴とする
    請求項２記載のアクティブマトリクス型表示装置。
  6. 【請求項６】 前記トランジスタ３のチャンネル長より
    も前記トランジスタ４のチャンネル長を小さくすること
    を特徴とする請求項２記載のアクティブマトリクス型表
    示装置。
  7. 【請求項７】 基板上に設けられた複数の信号線と、こ
    れを駆動する電流出力である信号線駆動回路と、前記信
    号線と直交する複数の走査線と、これを駆動する走査線
    駆動回路と、前記信号線と前記走査線の交点近傍に設け
    られたスイッチングと駆動機能を有する複数のトランジ
    スタを含む画素構成であって、前記画素構成はＰチャン
    ネル駆動トランジスタ１と、前記トランジスタ１のドレ
    インにソースを接続したＰチャンネルのカスケードトラ
    ンジスタ５と、前記トランジスタ５のドレインにソース
    を接続したＰチャンネルスイッチングトランジスタ２
    と、前記トランジスタ２のドレインに接続された表示素
    子と、前記トランジスタ１のソース・ドレイン間に接続
    された保持コンデンサと、前記トランジスタ１のゲート
    と前記トランジスタ５のドレイン間にソースとドレイン
    を接続したＮチャンネルスイッチングトランジスタ３
    と、前記トランジスタ１のドレインにドレインを接続し
    たＮチャンネルスイッチングトランジスタ４とを備え、
    前記トランジスタ４のソースと前記信号線駆動回路が接
    続され前記トランジスタ２と前記トランジスタ３と前記
    トランジスタ４の各ゲートが共通接続されて前記走査線
    駆動回路に接続されていることを特徴とする画素構成。
  8. 【請求項８】 請求項７記載の前記画素構成を使用した
    ことを特徴とするアクティブマトリクス型表示装置。
  9. 【請求項９】 表示素子として有機ＥＬを用いたことを
    特徴とする請求項８記載のアクティブマトリクス型表示
    装置。
  10. 【請求項１０】 表示素子としてＬＥＤを用いたことを
    特徴とする請求項８記載のアクティブマトリクス型表示
    装置。
  11. 【請求項１１】 前記トランジスタ３のＶｔよりも前記
    トランジスタ４のＶｔが等しいか小さいことを特徴とす
    る請求項８記載のアクティブマトリクス型表示装置。
  12. 【請求項１２】 前記トランジスタ３のチャンネル長よ
    りも前記トランジスタ４のチャンネル長を小さくするこ
    とを特徴とする請求項８記載のアクティブマトリクス型
    表示装置。
  13. 【請求項１３】 基板上に設けられた複数の信号線と、
    これを駆動する電流出力である信号線駆動回路と、前記
    信号線と直交する複数の走査線と、これを駆動する走査
    線駆動回路と、前記信号線と前記走査線の交点近傍に設
    けられたスイッチングと駆動機能を有する複数のトラン
    ジスタを含む画素構成であって、前記画素構成はＮチャ
    ンネル駆動トランジスタ１と、前記トランジスタ１のド
    レインにソースを接続したＮチャンネルスイッチングト
    ランジスタ２と、前記トランジスタ２のドレインに接続
    された表示素子と、前記トランジスタ１のソース・ドレ
    イン間に接続された保持コンデンサと、前記トランジス
    タ１のゲート・ドレイン間にソースとドレインを接続し
    たＰチャンネルスイッチングトランジスタ３と、前記ト
    ランジスタ１のドレインにドレインを接続したＰチャン
    ネルスイッチングトランジスタ４とを備え、前記トラン
    ジスタ４のソースと前記信号線駆動回路が接続され前記
    トランジスタ２と前記トランジスタ３と前記トランジス
    タ４の各ゲートが共通接続されて前記走査線駆動回路に
    接続されていることを特徴とする画素構成。
  14. 【請求項１４】 請求項１３記載の前記画素構成を使用
    したことを特徴とするアクティブマトリクス型表示装
    置。
  15. 【請求項１５】 表示素子として有機ＥＬを用いたこと
    を特徴とする請求項１４記載のアクティブマトリクス型
    表示装置。
  16. 【請求項１６】 表示素子としてＬＥＤを用いたことを
    特徴とする請求項１４記載のアクティブマトリクス型表
    示装置。
  17. 【請求項１７】 前記トランジスタ３のＶｔよりも前記
    トランジスタ４のＶｔが等しいか小さいことを特徴とす
    る請求項１４記載のアクティブマトリクス型表示装置。
  18. 【請求項１８】 前記トランジスタ３のチャンネル長よ
    りも前記トランジスタ４のチャンネル長を小さくするこ
    とを特徴とする請求項１４記載のアクティブマトリクス
    型表示装置。
  19. 【請求項１９】 基板上に設けられた複数の信号線と、
    これを駆動する電流出力である信号線駆動回路と、前記
    信号線と直交する複数の走査線と、これを駆動する走査
    線駆動回路と、前記信号線と前記走査線の交点近傍に設
    けられたスイッチングと駆動機能を有する複数のトラン
    ジスタを含む画素構成であって、前記画素構成はＮチャ
    ンネル駆動トランジスタ１と、前記トランジスタ１のド
    レインにソースを接続したＮチャンネルのカスケードト
    ランジスタ５と、前記トランジスタ５のドレインにソー
    スを接続したＮチャンネルスイッチングトランジスタ２
    と、前記トランジスタ２のドレインに接続された表示素
    子と、前記トランジスタ１のソース・ドレイン間に接続
    された保持コンデンサと、前記トランジスタ１のゲート
    と前記トランジスタ５のドレイン間にソースとドレイン
    を接続したＰチャンネルスイッチングトランジスタ３
    と、前記トランジスタ１のドレインにドレインを接続し
    たＰチャンネルスイッチングトランジスタ４とを備え、
    前記トランジスタ４のソースと前記信号線駆動回路が接
    続され前記トランジスタ２と前記トランジスタ３と前記
    トランジスタ４の各ゲートが共通接続されて前記走査線
    駆動回路に接続されていることを特徴とする画素構成。
  20. 【請求項２０】 請求項１９記載の前記画素構成を使用
    したことを特徴とするアクティブマトリクス型表示装
    置。
  21. 【請求項２１】 表示素子として有機ＥＬを用いたこと
    を特徴とする請求項２０記載のアクティブマトリクス型
    表示装置。
  22. 【請求項２２】 表示素子としてＬＥＤを用いたことを
    特徴とする請求項２０記載のアクティブマトリクス型表
    示装置。
  23. 【請求項２３】 前記トランジスタ３のＶｔよりも前記
    トランジスタ４のＶｔが等しいか小さいことを特徴とす
    る請求項２０記載のアクティブマトリクス型表示装置。
  24. 【請求項２４】 前記トランジスタ３のチャンネル長よ
    りも前記トランジスタ４のチャンネル長を小さくするこ
    とを特徴とする請求項２０記載のアクティブマトリクス
    型表示装置。
  25. 【請求項２５】 基板上に設けられた複数の信号線と、
    これを駆動する電流出力である信号線駆動回路と、前記
    信号線と直交する複数の走査線と、これを駆動する走査
    線駆動回路と、前記信号線と前記走査線の交点近傍に設
    けられたスイッチングと駆動機能を有する複数のトラン
    ジスタを含む画素構成であって、前記画素構成はＰチャ
    ンネル駆動トランジスタ１１と、前記トランジスタ１１
    のドレインに接続された表示素子と、前記トランジスタ
    １１とゲートとソースが共通接続されたＰチャンネルの
    カレントミラートランジスタ１２と、前記トランジスタ
    １１および前記トランジスタ１２のソース・ゲート間に
    接続された保持コンデンサと、前記トランジスタ１２の
    ゲート・ドレイン間にソースとドレインを接続したＮチ
    ャンネルスイッチングトランジスタ３と、前記トランジ
    スタ１２のドレインにドレインを接続したＮチャンネル
    スイッチングトランジスタ４とを備え、前記トランジス
    タ４のソースと前記信号線駆動回路が接続され前記トラ
    ンジスタ３と前記トランジスタ４の各ゲートが共通接続
    されて前記走査線駆動回路に接続されていることを特徴
    とする画素構成。
  26. 【請求項２６】 請求項２５記載の前記画素構成を使用
    したことを特徴とするアクティブマトリクス型表示装
    置。
  27. 【請求項２７】 表示素子として有機ＥＬを用いたこと
    を特徴とする請求項２６記載のアクティブマトリクス型
    表示装置。
  28. 【請求項２８】 表示素子としてＬＥＤを用いたことを
    特徴とする請求項２６記載のアクティブマトリクス型表
    示装置。
  29. 【請求項２９】 前記トランジスタ３のＶｔよりも前記
    トランジスタ４のＶｔが等しいか小さいことを特徴とす
    る請求項２６記載のアクティブマトリクス型表示装置。
  30. 【請求項３０】 前記トランジスタ３のチャンネル長よ
    りも前記トランジスタ４のチャンネル長を小さくするこ
    とを特徴とする請求項２６記載のアクティブマトリクス
    型表示装置。
  31. 【請求項３１】 基板上に設けられた複数の信号線と、
    これを駆動する電流出力である信号線駆動回路と、前記
    信号線と直交する複数の走査線と、これを駆動する走査
    線駆動回路と、前記信号線と前記走査線の交点近傍に設
    けられたスイッチングと駆動機能を有する複数のトラン
    ジスタを含む画素構成であって、前記画素構成はＮチャ
    ンネル駆動トランジスタ１１と、前記トランジスタ１１
    のドレインに接続された表示素子と、前記トランジスタ
    １１とゲートとソースが共通接続されたＮチャンネルの
    カレントミラートランジスタ１２と、前記トランジスタ
    １１および前記トランジスタ１２のソース・ゲート間に
    接続された保持コンデンサと、前記トランジスタ１２の
    ゲート・ドレイン間にソースとドレインを接続したＰチ
    ャンネルスイッチングトランジスタ３と、前記トランジ
    スタ１２のドレインにドレインを接続したＰチャンネル
    スイッチングトランジスタ４とを備え、前記トランジス
    タ４のソースと前記信号線駆動回路が接続され前記トラ
    ンジスタ３と前記トランジスタ４の各ゲートが共通接続
    されて前記走査線駆動回路に接続されていることを特徴
    とする画素構成。
  32. 【請求項３２】 請求項３１記載の前記画素構成を使用
    したことを特徴とするアクティブマトリクス型表示装
    置。
  33. 【請求項３３】 表示素子として有機ＥＬを用いたこと
    を特徴とする請求項３２記載のアクティブマトリクス型
    表示装置。
  34. 【請求項３４】 表示素子としてＬＥＤを用いたことを
    特徴とする請求項３２記載のアクティブマトリクス型表
    示装置。
  35. 【請求項３５】 前記トランジスタ３のＶｔよりも前記
    トランジスタ４のＶｔが等しいか小さいことを特徴とす
    る請求項３２記載のアクティブマトリクス型表示装置。
  36. 【請求項３６】 前記トランジスタ３のチャンネル長よ
    りも前記トランジスタ４のチャンネル長を小さくするこ
    とを特徴とする請求項３２記載のアクティブマトリクス
    型表示装置。
JP2001254303A 2001-08-24 2001-08-24 画素構成およびアクティブマトリクス型表示装置 Expired - Fee Related JP5070666B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001254303A JP5070666B2 (ja) 2001-08-24 2001-08-24 画素構成およびアクティブマトリクス型表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001254303A JP5070666B2 (ja) 2001-08-24 2001-08-24 画素構成およびアクティブマトリクス型表示装置

Publications (3)

Publication Number Publication Date
JP2003066905A true JP2003066905A (ja) 2003-03-05
JP2003066905A5 JP2003066905A5 (ja) 2008-08-21
JP5070666B2 JP5070666B2 (ja) 2012-11-14

Family

ID=19082481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001254303A Expired - Fee Related JP5070666B2 (ja) 2001-08-24 2001-08-24 画素構成およびアクティブマトリクス型表示装置

Country Status (1)

Country Link
JP (1) JP5070666B2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003195811A (ja) * 2001-08-29 2003-07-09 Nec Corp 電流負荷デバイスとその駆動方法
WO2003105117A3 (en) * 2002-06-07 2004-06-17 Casio Computer Co Ltd DISPLAY DEVICE AND ACTIVATION METHOD
JP2004341353A (ja) * 2003-05-16 2004-12-02 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置
JP2005004174A (ja) * 2003-05-19 2005-01-06 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法
JP2005134874A (ja) * 2003-10-29 2005-05-26 Samsung Sdi Co Ltd 発光表示装置およびその表示パネルと駆動方法
JP2005157283A (ja) * 2003-11-24 2005-06-16 Samsung Sdi Co Ltd 画像表示装置及びその駆動方法
JP2005520192A (ja) * 2002-03-13 2005-07-07 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ エレクトロルミネセンス表示装置
JP2005242323A (ja) * 2004-01-26 2005-09-08 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法
JPWO2004047064A1 (ja) * 2002-11-20 2006-03-23 東芝松下ディスプレイテクノロジー株式会社 有機ｅｌディスプレイ及びアクティブマトリクス基板
JP2007506144A (ja) * 2003-09-23 2007-03-15 イグニス イノベーション インコーポレーテッド ピクセルドライバ回路
JP2007142242A (ja) * 2005-11-21 2007-06-07 Fuji Electric Holdings Co Ltd 電流サンプリング回路
US7319447B2 (en) 2003-02-11 2008-01-15 Tpo Displays Corp. Pixel driving circuit and method for use in active matrix electron luminescent display
JP2008242496A (ja) * 2001-08-29 2008-10-09 Nec Corp 電流負荷デバイス
US7973743B2 (en) 2003-11-20 2011-07-05 Samsung Mobile Display Co., Ltd. Display panel, light emitting display device using the same, and driving method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11282419A (ja) * 1998-03-31 1999-10-15 Nec Corp 素子駆動装置および方法、画像表示装置
JP2000138572A (ja) * 1998-10-30 2000-05-16 Nec Corp 定電流駆動回路
WO2001006484A1 (fr) * 1999-07-14 2001-01-25 Sony Corporation Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque
JP2002351402A (ja) * 2001-05-25 2002-12-06 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
WO2003019517A1 (fr) * 2001-08-23 2003-03-06 Seiko Epson Corporation Procede de commande d'un dispositif electronique, dispositif electronique, circuit integre a semi-conducteurs, et appareil electronique

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11282419A (ja) * 1998-03-31 1999-10-15 Nec Corp 素子駆動装置および方法、画像表示装置
JP2000138572A (ja) * 1998-10-30 2000-05-16 Nec Corp 定電流駆動回路
WO2001006484A1 (fr) * 1999-07-14 2001-01-25 Sony Corporation Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque
JP2002351402A (ja) * 2001-05-25 2002-12-06 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
WO2003019517A1 (fr) * 2001-08-23 2003-03-06 Seiko Epson Corporation Procede de commande d'un dispositif electronique, dispositif electronique, circuit integre a semi-conducteurs, et appareil electronique

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003195811A (ja) * 2001-08-29 2003-07-09 Nec Corp 電流負荷デバイスとその駆動方法
JP4603233B2 (ja) * 2001-08-29 2010-12-22 日本電気株式会社 電流負荷素子の駆動回路
JP2008242496A (ja) * 2001-08-29 2008-10-09 Nec Corp 電流負荷デバイス
JP2005520192A (ja) * 2002-03-13 2005-07-07 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ エレクトロルミネセンス表示装置
WO2003105117A3 (en) * 2002-06-07 2004-06-17 Casio Computer Co Ltd DISPLAY DEVICE AND ACTIVATION METHOD
US7791568B2 (en) 2002-06-07 2010-09-07 Casio Computer Co., Ltd. Display device and its driving method
US7355571B2 (en) 2002-06-07 2008-04-08 Casio Computer Co., Ltd. Display device and its driving method
JPWO2004047064A1 (ja) * 2002-11-20 2006-03-23 東芝松下ディスプレイテクノロジー株式会社 有機ｅｌディスプレイ及びアクティブマトリクス基板
JP4619793B2 (ja) * 2002-11-20 2011-01-26 東芝モバイルディスプレイ株式会社 有機ｅｌディスプレイ
US7319447B2 (en) 2003-02-11 2008-01-15 Tpo Displays Corp. Pixel driving circuit and method for use in active matrix electron luminescent display
JP2004341353A (ja) * 2003-05-16 2004-12-02 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置
JP2005004174A (ja) * 2003-05-19 2005-01-06 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法
JP2007506144A (ja) * 2003-09-23 2007-03-15 イグニス イノベーション インコーポレーテッド ピクセルドライバ回路
JP2005134874A (ja) * 2003-10-29 2005-05-26 Samsung Sdi Co Ltd 発光表示装置およびその表示パネルと駆動方法
US7973743B2 (en) 2003-11-20 2011-07-05 Samsung Mobile Display Co., Ltd. Display panel, light emitting display device using the same, and driving method thereof
JP2005157283A (ja) * 2003-11-24 2005-06-16 Samsung Sdi Co Ltd 画像表示装置及びその駆動方法
US7446740B2 (en) 2003-11-24 2008-11-04 Samsung Sdi Co., Ltd. Image display device and driving method thereof
JP2005242323A (ja) * 2004-01-26 2005-09-08 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法
JP2007142242A (ja) * 2005-11-21 2007-06-07 Fuji Electric Holdings Co Ltd 電流サンプリング回路

Also Published As

Publication number Publication date
JP5070666B2 (ja) 2012-11-14

Similar Documents

Publication Publication Date Title
US9293086B2 (en) Display apparatus and driving method therefor
JP6010679B2 (ja) デジタル回路、半導体装置及び電子機器
CN101271664B (zh) 显示装置
US20090231308A1 (en) Display Device and Driving Method Thereof
JP2003066905A (ja) 画素構成およびアクティブマトリクス型表示装置
CN101266752A (zh) 显示装置
JP2003186438A (ja) 画像表示装置
JP2008164796A (ja) 画素回路および表示装置とその駆動方法
US11908403B2 (en) Driving circuit of light-emitting device, backlight module and display panel
US10726771B2 (en) Pixel circuit, driving method and display device
US7839363B2 (en) Active matrix display device
KR20090055476A (ko) 표시장치
WO2023115533A1 (zh) 像素电路以及显示面板
US6904115B2 (en) Current register unit and circuit and image display device using the current register unit
KR100679578B1 (ko) 액티브 매트릭스형 표시 장치
US7355579B2 (en) Display
US7714828B2 (en) Display device having a shift register capable of reducing the increase in the current consumption
WO2011074540A1 (ja) 表示装置、表示装置の駆動方法
US20040263438A1 (en) Display
CN111785203B (zh) 发光电路的驱动方法及驱动装置
JP2006308863A (ja) アクティブマトリクス型表示装置及びその駆動方法
JP2004341200A (ja) アクティブマトリックス型表示装置
CN114373425A (zh) 驱动电路、显示面板和驱动方法
CN112509533A (zh) 一种新型的gip电路及其驱动方法
JP2005309396A (ja) 表示装置および表示装置制御方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080703

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080703

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080818

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120806

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees