JP2004341200A - アクティブマトリックス型表示装置 - Google Patents

Abstract

【課題】突き抜け電圧或はリーク電流を抑制することができ、良好な表示を実現することができるアクティブマトリックス型表示装置を提供する。
【解決手段】画素部の駆動トランジスタのゲート・ソース電極間に接続された保持容量に、信号線から映像信号に見合う電位を設定する際、
前記駆動トランジスタのゲート・ドレイン電極間に第１、第２のスイッチトランジスタを直列接続し、前記第１のスイッチトランジスタをオフして次に前記第２のスイッグトランジスタをオフする独立制御を行う。
【選択図】 図２

Description

【０００１】
【発明の属する技術分野】
この発明は、例えば有機エレクトロ・ルミネセンス（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ 以下ＥＬと記す）を用いたアクティブマトリックス型表示装置に関するもので、特に、薄膜トランジスタ（ＴＦＴ）を用いて構成される駆動回路と該装置の駆動方法を改善したものである。
【０００２】
【従来の技術】
近年、有機ＥＬ表示装置が注目されている。有機ＥＬ表示装置では、その画素部に自発光素子である有機発光素子が用られており、固体薄膜の積層構造で構成され、かつ液晶表示装置のようにバックライトやフロントライトのような光源を必要としない。このために液晶表示装置に比べて、有機ＥＬ表示装置は全体パネルを薄型で軽量化することができ、また、耐衝撃性が良好な表示装置の実現が可能となる。
【０００３】
上記の有機発光素子は、駆動回路の駆動トランジスタにより駆動されるもので、駆動トランジスタのゲート電極には、映像信号に対応したゲート電圧が与えられる。これにより、駆動トランジスタからは、映像信号に対応した安定した電流が対応する発光素子に供給され、映像信号に応じた輝度で該発光素子が発光することになる。
【０００４】
駆動トランジスタに対するゲート電圧は、電圧信号方式或は電流信号方式により与えられる。発光素子の駆動回路に関する技術として、電圧信号（或は電圧書込み）方式を示した米国特許６，２２９，５０６ Ｂ１（文献１），電流信号（或は電流書込み）方式を示した米国特許６，３７３，４５４ Ｂ１（文献２）がある。
【０００５】
【特許文献１】
米国特許６，２２９，５０６ Ｂ１
【０００６】
【特許文献２】
米国特許６，３７３，４５４ Ｂ１
【０００７】
【発明が解決しようとする課題】
上記駆動回路においては、駆動トランジスタのゲート電極にゲート電圧を与えるために、複数のスイッチトランジスタが設けられている。これらのスイッチトランジスタがオンオフ制御されることにより、前記ゲート電圧が、例えば、１フレーム毎に設定される。ここで問題となるのはスイッチトランジスタのオンオフ動作のために、前記ゲート電圧、つまり映像信号に対応した所望の電圧が、必ずしも正確に設定されるとは限らないということである。このような影響を及ぼす電圧或は電流は、いわゆる“突き抜け電圧”或は“リーク電流”と称されている。この突き抜け電圧或はリーク電流の値は、トランジスタの応答特性に影響されている。上記のゲート電圧の値が不正確であると、発光トランジスタの輝度ムラを生じることになる。
【０００８】
そこでこの発明の目的は、突き抜け電圧に起因する書き込み不良を抑制することができ、良好な表示を実現することができるアクティブマトリックス型表示装置を提供することにある。
【０００９】
【課題を解決するための手段】
この発明は上記目的を達成するために、画素部において例えば、電源ラインにソース電極が接続された駆動トランジスタと、前記駆動トランジスタのゲート・ソース電極間に接続された保持容量と、前記駆動トランジスタのゲート・ドレイン電極間に直列に接続された少なくとも第１、第２のスイッチトランジスタとを有する。次に、前記駆動トランジスタのゲート電極に対して、信号線からの信号を与えるための画素スイッチと、前記駆動トランジスタのドレイン電極が第３のスイッチトランジスタを介して接続された発光素子と、前記画素スイッチ、前記第１、第２、第３のスイッチトランジスタをそれぞれ独立してオンオフ制御するための第１、第２、第３の走査線とを有する。そして前記第１から第３の走査線に与える信号により、前記画素スイッチ及び前記第１、第２のスイッチトランジスタをオンし、前記第３のトランジスタをオフし、前記駆動トランジスタのゲート電極に映像信号を与える共に、前記第１のスイッチトランジスタをオフして次に前記第２のスイッグトランジスタをオフし、前記映像信号に見合う電位を前記保持容量に設定する手段とを有するものである。
【００１０】
【発明の実施の形態】
以下、この発明の一実施の形態を図面を参照して説明する。
【００１１】
図１はこの発明に係るアクティブマトリクス型表示装置の一例として、有機ＥＬ表示装置の概略平面図を示している。
【００１２】
有機ＥＬ表示装置は、表示部となる画素配列領域１１０と、表示部を駆動するための走査線駆動回路１１１および信号線駆動回路１１２と、これら駆動回路１１１、１１２を駆動するコントローラ１１３を備えて構成される。
【００１３】
画素配列領域１１０は、ガラス等の光透過性絶縁基板でなる支持基板上（図示せず）に形成されている。画素配列領域１１０内には、画素部Ｐｘ（１，１）、Ｐｘ（２，１）…、Ｐｘ（１，２）、……、Ｐｘ（ｎ，ｍ）がマトリックス状に配列されている。
【００１４】
支持基板上の画素配列領域１１０の外側領域には、走査線駆動回路１１１と、信号線駆動回路１１２が構成されている。走査線駆動回路１１１は、マトリックス状に配列された画素部Ｐｘ（１，１）、Ｐｘ（２，１）…、Ｐｘ（１，２）、……、Ｐｘ（ｎ，ｍ）を対応する走査線に接続されたグループ毎（ここでは行毎）に走査し、各画素部Ｐｘ（１，１）、Ｐｘ（２，１）…、Ｐｘ（１，２）、……、Ｐｘ（ｎ，ｍ）のデータ受入れ状態、及びデータ保持状態を設定する。信号線駆動回路１１２は、信号線Ｄａｔａ１、Ｄａｔａ２、…へ書込み信号を出力する。
【００１５】
コントローラ１１３は、信号線駆動回路１１２及び走査線駆動回路１１１の動作を得るための各種（信号取込、信号出力など）タイミング信号、及びクロック信号を出力する。
【００１６】
図２には、上記画素配列領域１１０内の画素部Ｐｘ（１，１）、Ｐｘ（２，１）を代表して取り出し、示している。２０１は電源ラインであり、電源電圧Ｖｄｄが与えられる。電源ライン２０１に、駆動トランジスタ２０２のソース電極が接続されている。駆動トランジスタ２０２のソース・ゲート電極間には、容量２０４が接続されている。駆動トランジスタ２０２のゲート・ドレイン電極間には、この発明の特徴とする第１、第２のスイッチトランジスタ２０５、２０６による直列回路が接続されている。さらに駆動トランジスタ２０２のドレイン電極と信号線（Ｄａｔａ１）との間には画素スイッチ２０７が接続されている。また駆動トランジスタ２０２のドレイン電極は、出力スイッチ２０３を介して有機発光素子（ＯＬＥＤ１）のアノードに接続され、この有機発光素子（ＯＬＥＤ１）のカソードは低電源ライン（或はアースライン）に接続される。これら駆動トランジスタ２０２、第１、第２のスイッチトランジスタ２０５，２０６、出力スイッチ２０３は、ここではｐ−チャンネルＴＦＴにより構成される。
【００１７】
駆動トランジスタ２０２のゲート・ドレイン電極間の容量２０４は、駆動電圧を保持することができる。画素スイッチ２０７は信号供給用として利用され、ここではｐ−チャンネルＴＦＴにより構成される。信号線（Ｄａｔａ１）は、先の信号線駆動回路１１２により駆動される。
【００１８】
先の画素スイッチ２０７のゲート電極には、第１の走査線Ｙｓｃ１が接続され、スイッチトランジスタ２０５，２０６のゲート電極にはそれぞれ第２、第３の走査線Ｙｓｃ２，Ｙｓｃ３が接続されている。そして出力スイッチ２０３のゲート電極には、第４の走査線Ｙｓｃ４が接続されている。第１乃至第４の走査線Ｙｓｃ１〜Ｙｓｃ４には、先の走査線駆動回路１１１からの走査信号が与えられる。
【００１９】
画素部Ｐｘ（１，１）を代表して説明したが、他の画素部の構成も同様な構成である。しかし、画素部が位置する列に応じて対応する信号線が接続される。また画素部が位置する行に応じて対応する電源ライン２０１及び第１乃至第４の走査線Ｙｓｃ１〜Ｙｓｃ４が接続される。
【００２０】
なお、この明細書に記載される発明では、トランジスタのタイプは種々採用することができるので、ソース・ドレインは第１端子・第２端子と称し、ゲートは制御端子と称してもよい。
【００２１】
図３は、上記画素部Ｐｘ（１，１）の動作を説明するためのタイミングチャートである。この構成の画素部Ｐｘ（１，１）は、電流信号方式である。図３の時点ｔ１で、画素Ｐｘ（１，１）が選択状態となる走査信号が出力され、また、有機発光素子を電気的に分離した状態で第１および第２のスイッチトランジスタ２０５，２０６をオン状態として映像信号の書き込みを開始する。ここでは、駆動回路を構成するＴＦＴを全てｐＭＯＳで構成するため、走査線Ｙｓｃ１、Ｙｓｃ２、Ｙｓｃ３の走査信号がローレベル、走査線Ｙｓｃ４の走査信号がハイレベルである。つまり、画素スイッチ２０７、第１および第２のスイッチトランジスタ２０５，２０６がオン、出力スイッチ２０３がオフである。このときは、駆動トランジスタ２０２は、ダイオード接続状態となり、画素スイッチを介して供給される映像信号が与えられる。この期間、つまり時点ｔ１〜時点ｔ２までの期間は、信号線（Ｄａｔａ１）を介して、駆動トランジスタ２０２のソース−ドレイン間に流れる電流が映像信号と同等となるように映像信号を書き込む期間である。この期間では、駆動トランジスタ２０２のソース−ドレイン間に流れる電流に応じて駆動トランジスタ２０２のゲート電位が変動するため、駆動トランジスタ２０２の特性によらず映像信号の書き込みが可能となる。
【００２２】
次に時点ｔ２〜時点ｔ３の期間で、第１のスイッチトランジスタ２０５および第２のスイッチトランジスタ２０６がこの順で非導通（オフ）状態となる。こうして、映像信号に応じた駆動トランジスタ２０２のソース−ゲート間電圧が容量２０４に保持される。
【００２３】
次に、時点ｔ３以後、画素スイッチ２０７がオフし、出力スイッチ２０３がオンする。このとき駆動トランジスタ２０２、容量２０４は安定した電流源として機能し、有機発光素子（ＯＬＥＤ１）に映像信号に対応した電流を流し発光させる。このときの電流量（輝度）は、駆動トランジスタ２０２のゲート・ソース間バイアスを設定する容量２０４にチャージされた電荷に依存する。
【００２４】
この回路では、スイッチトランジスタ２０５、２０６とその制御方法に特徴がある。即ち、図３に示したように、時点ｔ２でスイッチトランジスタ２０５がオフし、次に時点ｔ３でスイッチトランジスタ２０６がオフするように工夫されている。つまり、駆動トランジスタ２０２のゲートに接続するＴＦＴをオフし、駆動トランジスタのゲートを電気的に分離した後に駆動回路内の他のＴＦＴをオフ状態とする。このために、ＴＦＴのオフ時に発生する突き抜け電圧による駆動トランジスタ２０２のゲート電極の電位変動に与える影響を低減することができる。
【００２５】
上記のように本発明では、スイッチトランジスタ２０５、２０６の直列回路を信号線と駆動トランジスタ２０２のゲート電極間に設け、それぞれのトランジスタ２０５、２０６がオンからオフに移行するタイミングを独立した走査線Ｙｓｃ２、Ｙｓｃ３により制御し、トランジスタ２０５を先行させてオフするものである。これにより、駆動トランジスタ２０２のゲート電極の電位変動に影響をあたえる突き抜け電圧の発生量を低減することができる。さらに、第１のトランジスタ２０５の面積をより小さく構成することにより、第１のスイッチトランジスタによる突き抜け量をさらに低減し、ゲート電極の不所望な電位変動量を低減することが可能となる。さらには、第１スイッチトランジスタ２０５は、第２のスイッチトランジスタ２０６に比べてチャンネル面積が小さい、或いはチャンネル長が短く構成されてもよい。このような構成によると、駆動トランジスタ２０２のゲート電極の電位を正確に映像信号に見合う電圧することができ、表示装置としての輝度ムラ（表示ムラ）を低減することができる。
【００２６】
尚、図７は画素部の一変形例を示し、図８にそのタイミングチャートを示す。図７に示すように、第２のスイッチングトランジスタの制御を画素スイッチ２０７の制御と同一の走査線により行なうことができる。これにより、配線数を低減することができる。
【００２７】
また、図９に画素部のさらなる変形例を示し、図１０にそのタイミングチャートを示す。図９に示すように、出力スイッチ２０３をｎ型ＴＦＴで構成し、そのゲート制御を画素スイッチ２０７の制御と同一の走査線により行なっても良い。また、第２のスイッチトランジスタのゲート制御も同一の走査線により行なってもよい。
【００２８】
上記の画素部は、電流信号方式の回路構成であった。しかしこの発明はこの回路構成に限定されるものではなく、電圧信号方式の回路構成であってもよい。
【００２９】
図４には、電圧信号方式の回路構成を示している。駆動トランジスタ２１２のソース電極は電源ライン２０１に接続されている。駆動トランジスタ２１２のゲート・ソース電極間には容量２１４が接続されている。また駆動トランジスタ２１２のゲート・ドレイン電極間には、第１および第２のスイッチトランジスタ２１５，２１６の直列回路が接続されている。さらに駆動トランジスタ２１２のゲート電極は、容量２１８を介して画素スイッチ２１７のソース電極に接続され、この画素スイッチ２１７のドレイン電極は信号線（Ｄａｔａ１）に接続されている。また駆動トランジスタ２１２のドレイン電極は、出力スイッチ２１３を介して有機発光素子（ＯＬＥＤ１）のアノードに接続され、この有機発光素子（ＯＬＥＤ１）のカソードは低電源ライン（或はアースライン）に接続される。
【００３０】
画素スイッチ２１７のゲート電極、第１、第２のスイッチトランジスタ２１５、２１６のゲート電極、出力スイッチ２１３のゲート電極は、それぞれ走査線Ｙｓｃ１、Ｙｓｃ２、Ｙｓｃ３，Ｙｓｃ４に接続されている。
【００３１】
図５は、上記の画素部の回路動作を示すタイミングチャートである。この回路は、画素スイッチ２１７がｎ−チャンネルのＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）であるから、走査線Ｙｓｃ１に与えられる走査信号の極性が、図３の例とは異なる。
【００３２】
この発明の考え方は上記のように、電流信号方式、電圧信号方式のいずれのタイプでも適用できる。また半導体素子としては、アモルファスシリコンによる半導体素子、ポリシリコンよる半導体素子のいずれでもよいことは勿論である。
【００３３】
図６には、先に示した、出力スイッチ２０３或いは２１３の部分と、有機発光素子（ＯＬＥＤ１）の部分の断面構造を示している。駆動トランジスタと有機発光素子との間には、さらにスイッチトランジスタ２０３、或いは２１３が存在するのであるが、この図は現れていない状態で示している。
【００３４】
ガラス基板６００上に例えば、ポリシリコンによる半導体膜が形成され、ここにソース領域６０１、ドレイン領域６０２及びこれらの間のＰチャンネル層６０３が配置されている。これらの上の層にゲート絶縁膜層６０４が形成され、この層の上で、チャネル領域に対応する位置にゲート電極６０５が配線されている。そしてゲート電極６０５を覆うように層間絶縁膜６０６が形成されている。そして層間絶縁膜６０６の上にソース電極６０７、ドレイン電極６０８が形成されている。このソース電極６０７及びドレイン電極６０８は、それぞれ対応するソース及びドレイン領域にコンタクトを介して接続されている。層間絶縁膜６０６の上には、信号線６１０も配線されている。これらソース電極６０７、ドレイン電極６０８、及び信号線６１０をカバーするように、保護膜６１１が形成されている。この保護膜６１１の上には、発光部を形成するためのアノード７１１が形成されている。ここで、アノード７１１の上には、親水膜７１２、隔壁膜７１３が形成されるのであるが、この親水膜７１２、隔壁膜７１３は、アノード７１１を露出するようにエッチングされている。そしてアノード７１１の上面には、アノードバッファ層７１４が形成され、この上に発光素子層７１５が形成され、次いでこの層及び先の隔壁層７１３の上面にカソード７１６が形成されている。陰極層７１６は、透明でもよくまた遮光性をもって反射するタイプでもよい。
【００３５】
【発明の効果】
以上詳述したようにこの発明によれば、駆動トランジスタのゲート電位変動に影響を与えるＴＦＴのオフ時突き抜け電圧の発生量を低減することができ、良好な表示を実現することができる。
【図面の簡単な説明】
【図１】本発明に係るアクティブマトリックス型表示装置の素子アレイ基板の概略構成を示す説明図。
【図２】図１の画素部の１つを取り出して詳細回路を示す図。
【図３】図２の回路の動作を説明するために示したタイミングチャート。
【図４】図１の画素部の他の構成例を示す図。
【図５】図４の回路の動作を説明するために示したタイミングチャート。
【図６】この発明に係るＰチャンネルＴＦＴと画素電極部の構成例を簡単にして示す図。
【図７】図１の画素部のまた他の構成例を示す図。
【図８】図７の回路の動作を説明するために示したタイミングチャート。
【図９】図１の画素部のさらに他の構成例を示す図。
【図１０】図９の回路の動作を説明するために示したタイミングチャート。
【符号の説明】
１１０…画素配列領域、１１１…走査線駆動回路、１１２…信号線駆動回路、２０１…電源ライン、２０２…駆動トランジスタ、２０３、２０５、２０６…スイッチトランジスタ、２０４…容量、２０７…画素スイッチ、ＯＬＥＤ１…有機発光素子。

Claims (5)

1. 画素部において、
   電源ラインにソース電極が接続された駆動トランジスタと、
   前記駆動トランジスタのゲート・ソース電極間に接続された保持容量と、
   前記駆動トランジスタのゲート・ドレイン電極間に直列にこの順番で接続された少なくとも第１、第２のスイッチトランジスタと、
   前記駆動トランジスタのゲート電極に対して、信号線からの信号を与えるための画素スイッチと、
   前記駆動トランジスタのドレイン電極に出力スイッチを介して接続された発光素子と、
   前記第１、第２のスイッチトランジスタのゲートに接続し、それぞれ独立に配線される第１、第２の走査線と、を備え、
   前記第１および第２の走査線に与える信号により、前記第１のスイッチトランジスタをオフした後に前記第２のスイッチトランジスタをオフすることを特徴とするアクティブマトリックス型表示装置。
2. 前記画素スイッチの第１端子は前記信号線に、第２端子は前記駆動トランジスタの前記ドレインに接続し、前記信号線に接続する定電流源を更に備えることを特徴とする請求項１に記載のアクティブマトリックス型表示装置。
3. 前記画素スイッチの制御端子は、前記第２の走査線に接続することを特徴とする請求項２に記載のアクティブマトリックス型表示装置。
4. 前記第１のスイッチトランジスタは、前記第２のスイッチトランジスタに比べてチャンネル面積が小さいことを特徴とする請求項１乃至３のいずれかに記載のアクティブマトリックス型表示装置。
5. 前記第１のスイッチトランジスタは、前記第２のスイッチトランジスタに比べてチャンネル長が短いことを特徴とする請求項１乃至３のいずれかに記載のアクティブマトリックス型表示装置。

Images