JP4547605B2 - 表示装置及びその駆動方法 - Google Patents
表示装置及びその駆動方法 Download PDFInfo
- Publication number
- JP4547605B2 JP4547605B2 JP2004009952A JP2004009952A JP4547605B2 JP 4547605 B2 JP4547605 B2 JP 4547605B2 JP 2004009952 A JP2004009952 A JP 2004009952A JP 2004009952 A JP2004009952 A JP 2004009952A JP 4547605 B2 JP4547605 B2 JP 4547605B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- source
- driving
- switching
- storage capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 15
- 239000003990 capacitor Substances 0.000 claims description 118
- 238000005070 sampling Methods 0.000 claims description 55
- 239000010409 thin film Substances 0.000 claims description 24
- 230000003071 parasitic effect Effects 0.000 claims description 14
- 230000008859 change Effects 0.000 claims description 12
- 239000011159 matrix material Substances 0.000 claims description 12
- 238000005401 electroluminescence Methods 0.000 description 92
- 238000010586 diagram Methods 0.000 description 20
- 230000007423 decrease Effects 0.000 description 11
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 230000002123 temporal effect Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
この様に本発明では、有機EL(Electro Luminescence)素子を含む表示装置において、トランジスタの閾値補正と有機ELの経時変動補正機能を備えた有機EL画素回路中にスイッチング用トランジスタを一つ追加することにより、サンプリング電位のリークを回避することで縦クロストークの発生を抑制することができる。また、有機ELの経時変動補正能力を向上させることができるため、デバイスの不安定性に対する補正能力を向上させることができる。
(C1+Cgs)/(C1+Cd3+Cgs+C2(Cd1+Cd2)/(C2+Cd1+Cd2))
(C1+Cgs)/(C1+Cd1+Cd2+Cgs)
駆動用N型トランジスタのゲートに寄生する容量はスイッチング用N型トランジスタ118のOFF状態による拡散容量のため、入力容量C112とサンプリング用N型トランジスタ115の拡散容量とスイッチング用N型トランジスタ116の拡散容量を無視できる。このため、駆動用N型トランジスタのゲートに形成される寄生容量は大幅に軽減され、ゲートはソースの電位上昇に追随できるようになる。駆動用N型トランジスタのゲートがソースの電位上昇に追随できれば、有機ELの経時変動の補正能力が向上することになる。
△V={C2/(C1+C2+C3)}・(Vin−Vofs)
Claims (7)
- 行状の走査線と、列状の信号線と、両者が交差する部分に行列状に配された画素回路と
を備え、
各画素回路は、発光素子と、保持容量と、入力容量と、サンプリング用トランジスタと、駆動用トランジスタと、第1、第2、第3、および第4のスイッチング用トランジスタからなり、
前記サンプリング用トランジスタは、前記走査線によって選択された時動作し、前記信号線から映像信号をサンプリングして前記保持容量に保持し、
前記駆動用トランジスタは、前記保持容量に保持された信号電位に応じて前記発光素子を発光駆動し、
前記保持容量は、一方の電極が前記駆動用トランジスタのゲートと、前記第1のスイッチング用トランジスタのソースと、前記第4のスイッチング用トランジスタのソースとに接続され、他方の電極が前記駆動用トランジスタのソースと、前記第3のスイッチング用トランジスタのドレインと、前記発光素子とに接続され、
前記入力容量は、一方の電極が前記サンプリング用トランジスタのソースと、前記第2のスイッチング用トランジスタのソースとに接続され、他方の電極が前記第4のスイッチング用トランジスタのドレインに接続され、
前記第1のスイッチング用トランジスタは、ドレインが前記駆動用トランジスタのドレインに接続され、ソースが前記駆動用トランジスタのゲートと、前記保持容量の一方の電極と、前記第4のスイッチング用トランジスタのソースとに接続され、
前記第2のスイッチング用トランジスタは、ドレインが所定の電位に保持され、ソースが前記サンプリング用トランジスタのソースと、前記入力容量の一方の電極とに接続され、
前記第3のスイッチング用トランジスタは、ドレインが前記駆動用トランジスタのソースと、前記保持容量の他方の電極と、前記発光素子とに接続され、
前記第4のスイッチング用トランジスタは、ドレインが前記入力容量の他方の電極に接続され、ソースが前記駆動用トランジスタのゲートと、前記第1のスイッチング用トランジスタのソースと、前記保持容量の一方の電極に接続される
表示装置であって、
前記画素回路の駆動部は、閾値補正回路とブートストラップ回路とを含み、
前記閾値補正回路は、前記発光素子の発光駆動に先だって、電源電位を前記駆動用トランジスタに供給し、前記駆動用トランジスタの動作領域を飽和領域とした後、前記第3および第4のスイッチング用トランジスタをオンにし、さらに前記1および第2のスイッチング用トランジスタをオンにした後、前記電源電位の供給を止め、前記保持容量に前記駆動用トランジスタの閾値電圧を保持させ、
前記ブートストラップ回路は、前記第3および第4のスイッチング用トランジスタをオンにし、前記第1および第2のスイッチング用トランジスタをオフにした状態で前記電源電位を前記駆動用トランジスタに供給した後、前記サンプリング用トランジスタを介して、前記保持容量および前記入力容量に入力電圧を入力し、前記保持容量が前記閾値電圧と、前記入力電圧の入力に基づく電圧変化量とを加算した電位を保持することで、前記保持容量の電位を調整するブーストラップ動作を行なう
表示装置。 - 前記第4のスイッチングトランジスタは、前記サンプリング用トランジスタと前記駆動用トランジスタとを切り離すことによって、前記ブートストラップ動作で上昇した信号電位が前記サンプリング用トランジスタを介してリークしない様にし、前記ブートストラップ動作を確実に行なう
請求項1記載の表示装置。 - 前記第4のスイッチングトランジスタは、前記サンプリング用トランジスタと前記駆動用トランジスタとを切り離すことによって、前記駆動用トランジスタのゲートに寄生する容量を低減し、以って前記駆動用トランジスタのゲートに作用するブートストラップ動作を確実に行なう
請求項1記載の表示装置。 - 前記サンプリング用トランジスタと前記駆動用トランジスタとは前記入力容量によって互いに接続しており、前記第4のスイッチングトランジスタは前記入力容量を界にして前記サンプリング用トランジスタと前記駆動用トランジスタとを切り離す
請求項1記載の表示装置。 - 前記駆動用トランジスタはN型の薄膜トランジスタであり、前記保持容量は前記N型の薄膜トランジスタのゲートとソースの間に接続されており、前記閾値補正回路の処理に基づいて、前記N型の薄膜トランジスタのゲート・ソース間電位に前記保持容量に保持された前記閾値電圧を加える
請求項1記載の表示装置。 - 前記駆動用トランジスタはN型の薄膜トランジスタであり、前記発光素子は前記N型の薄膜トランジスタのソースに接続した有機EL素子であり、前記保持容量は前記N型の薄膜トランジスタのソースとゲートの間に接続しており、前記ブートストラップ回路の処理に基づいて、前記保持容量に保持された前記閾値電圧をブートストラップする
請求項1記載の表示装置。 - 行状の走査線と、列状の信号線と、両者が交差する部分に行列状に配された画素回路とを備え、各画素回路は、発光素子と、保持容量と、入力容量と、サンプリング用トランジスタと、駆動用トランジスタと、第1、第2、第3、および第4のスイッチング用トランジスタからなり、前記サンプリング用トランジスタは、前記走査線によって選択された時動作し、前記信号線から映像信号をサンプリングして前記保持容量に保持し、前記駆動用トランジスタは、前記保持容量に保持された信号電位に応じて前記発光素子を発光駆動し、前記保持容量は、一方の電極が前記駆動用トランジスタのゲートと、前記第1のスイッチング用トランジスタのソースと、前記第4のスイッチング用トランジスタのソースとに接続され、他方の電極が前記駆動用トランジスタのソースと、前記第3のスイッチング用トランジスタのドレインと、前記発光素子とに接続され、前記入力容量は、一方の電極が前記サンプリング用トランジスタのソースと、前記第2のスイッチング用トランジスタのソースとに接続され、他方の電極が前記第4のスイッチング用トランジスタのドレインに接続され、前記第1のスイッチング用トランジスタは、ドレインが前記駆動用トランジスタのドレインに接続され、ソースが前記駆動用トランジスタのゲートと、前記保持容量の一方の電極と、前記第4のスイッチング用トランジスタのソースとに接続され、前記第2のスイッチング用トランジスタは、ドレインが所定の電位に保持され、ソースが前記サンプリング用トランジスタのソースと、前記入力容量の一方の電極とに接続され、前記第3のスイッチング用トランジスタは、ドレインが前記駆動用トランジスタのソースと、前記保持容量の他方の電極と、前記発光素子とに接続され、前記第4のスイッチング用トランジスタは、ドレインが前記入力容量の他方の電極に接続され、ソースが前記駆動用トランジスタのゲートと、前記第1のスイッチング用トランジスタのソースと、前記保持容量の一方の電極に接続される表示装置の駆動方法であって、
前記発光素子の発光駆動に先だって、電源電位を前記駆動用トランジスタに供給し、前記駆動用トランジスタの動作領域を飽和領域とした後、前記第3および第4のスイッチング用トランジスタをオンにし、さらに前記1および第2のスイッチング用トランジスタをオンにした後、前記電源電位の供給を止め、前記保持容量に前記駆動用トランジスタの閾値電圧を保持させる手順と、
前記第3および第4のスイッチング用トランジスタをオンにし、前記第1および第2のスイッチング用トランジスタをオフにした状態で前記電源電位を前記駆動用トランジスタに供給した後、前記サンプリング用トランジスタを介して、前記保持容量および前記入力容量に入力電圧を入力し、前記保持容量が前記閾値電圧と前記入力電圧の入力に基づく電圧変化量とを加算した電位を保持することで、前記保持容量の電位を調整するブーストラップ動作を行なう手順とを行なう
表示装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004009952A JP4547605B2 (ja) | 2004-01-19 | 2004-01-19 | 表示装置及びその駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004009952A JP4547605B2 (ja) | 2004-01-19 | 2004-01-19 | 表示装置及びその駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005202255A JP2005202255A (ja) | 2005-07-28 |
JP4547605B2 true JP4547605B2 (ja) | 2010-09-22 |
Family
ID=34822824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004009952A Expired - Fee Related JP4547605B2 (ja) | 2004-01-19 | 2004-01-19 | 表示装置及びその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4547605B2 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4635542B2 (ja) * | 2004-09-28 | 2011-02-23 | ソニー株式会社 | 画素回路及び表示装置 |
EP1817764A4 (en) * | 2004-11-30 | 2009-08-26 | Semiconductor Energy Lab | DISPLAY DEVICE AND CONTROL METHOD FOR CELLUI-CI, SEMICONDUCTOR DEVICE, AND ELECTRONIC APPARATUS |
JP4835062B2 (ja) * | 2005-07-28 | 2011-12-14 | ソニー株式会社 | 表示装置 |
JP5245195B2 (ja) * | 2005-11-14 | 2013-07-24 | ソニー株式会社 | 画素回路 |
JP2007140318A (ja) * | 2005-11-22 | 2007-06-07 | Sony Corp | 画素回路 |
EP1793366A3 (en) * | 2005-12-02 | 2009-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
JP5124955B2 (ja) * | 2006-02-21 | 2013-01-23 | セイコーエプソン株式会社 | 電気光学装置、その駆動方法、および電子機器 |
JP4887203B2 (ja) | 2006-11-14 | 2012-02-29 | 三星モバイルディスプレイ株式會社 | 画素、有機電界発光表示装置、および有機電界発光表示装置の駆動方法 |
JP2008203656A (ja) * | 2007-02-21 | 2008-09-04 | Sony Corp | 表示装置及び電子機器 |
KR100873076B1 (ko) * | 2007-03-14 | 2008-12-09 | 삼성모바일디스플레이주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 및 그의구동방법 |
JP5343325B2 (ja) * | 2007-04-12 | 2013-11-13 | ソニー株式会社 | 自発光表示パネル駆動方法、自発光表示パネル及び電子機器 |
KR101526475B1 (ko) | 2007-06-29 | 2015-06-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 그 구동 방법 |
KR100922071B1 (ko) | 2008-03-10 | 2009-10-16 | 삼성모바일디스플레이주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
JP2010039118A (ja) | 2008-08-04 | 2010-02-18 | Sony Corp | 表示装置及び電子機器 |
JP5360684B2 (ja) * | 2009-04-01 | 2013-12-04 | セイコーエプソン株式会社 | 発光装置、電子機器および画素回路の駆動方法 |
JP5152094B2 (ja) * | 2009-04-24 | 2013-02-27 | ソニー株式会社 | 画素回路及び画素回路の駆動方法、並びに、表示装置及び表示装置の駆動方法 |
US9007090B2 (en) * | 2012-05-01 | 2015-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Method of driving semiconductor device |
JP6164059B2 (ja) | 2013-11-15 | 2017-07-19 | ソニー株式会社 | 表示装置、電子機器、及び表示装置の駆動方法 |
JP6658680B2 (ja) * | 2017-06-22 | 2020-03-04 | ソニー株式会社 | 表示装置 |
CN109036279B (zh) * | 2018-10-18 | 2020-04-17 | 京东方科技集团股份有限公司 | 阵列基板、驱动方法、有机发光显示面板及显示装置 |
JP7117974B2 (ja) * | 2018-10-30 | 2022-08-15 | キヤノン株式会社 | 表示装置および電子機器 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002514320A (ja) * | 1997-04-23 | 2002-05-14 | サーノフ コーポレイション | アクティブマトリックス発光ダイオードピクセル構造及び方法 |
JP2002351401A (ja) * | 2001-03-21 | 2002-12-06 | Mitsubishi Electric Corp | 自発光型表示装置 |
JP2004133240A (ja) * | 2002-10-11 | 2004-04-30 | Sony Corp | アクティブマトリクス型表示装置およびその駆動方法 |
JP2004361640A (ja) * | 2003-06-04 | 2004-12-24 | Sony Corp | 画素回路、表示装置、および画素回路の駆動方法 |
JP2005004173A (ja) * | 2003-05-19 | 2005-01-06 | Seiko Epson Corp | 電気光学装置およびその駆動装置 |
-
2004
- 2004-01-19 JP JP2004009952A patent/JP4547605B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002514320A (ja) * | 1997-04-23 | 2002-05-14 | サーノフ コーポレイション | アクティブマトリックス発光ダイオードピクセル構造及び方法 |
JP2002351401A (ja) * | 2001-03-21 | 2002-12-06 | Mitsubishi Electric Corp | 自発光型表示装置 |
JP2004133240A (ja) * | 2002-10-11 | 2004-04-30 | Sony Corp | アクティブマトリクス型表示装置およびその駆動方法 |
JP2005004173A (ja) * | 2003-05-19 | 2005-01-06 | Seiko Epson Corp | 電気光学装置およびその駆動装置 |
JP2004361640A (ja) * | 2003-06-04 | 2004-12-24 | Sony Corp | 画素回路、表示装置、および画素回路の駆動方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2005202255A (ja) | 2005-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4547605B2 (ja) | 表示装置及びその駆動方法 | |
JP4240059B2 (ja) | 表示装置及びその駆動方法 | |
JP4062179B2 (ja) | 画素回路、表示装置、および画素回路の駆動方法 | |
JP4103850B2 (ja) | 画素回路及、アクティブマトリクス装置及び表示装置 | |
US7847761B2 (en) | Method for driving display and display | |
US7420530B2 (en) | Pixel circuit, display device method for controlling pixel circuit | |
JP5163646B2 (ja) | 画像表示装置 | |
US20100289832A1 (en) | Display apparatus | |
JP4529467B2 (ja) | 画素回路および表示装置 | |
JP2008032863A (ja) | 表示装置およびその駆動方法 | |
WO2019186827A1 (ja) | 表示装置およびその駆動方法 | |
JP2006227237A (ja) | 表示装置、表示方法 | |
JP2008281671A (ja) | 画素回路および表示装置 | |
JP4590831B2 (ja) | 表示装置、および画素回路の駆動方法 | |
JP2005345723A (ja) | 画素回路及、アクティブマトリクス装置及び表示装置 | |
JP2008051990A (ja) | 表示装置 | |
JP4645881B2 (ja) | 画素回路及、アクティブマトリクス装置及び表示装置 | |
JP4826870B2 (ja) | 画素回路及びその駆動方法とアクティブマトリクス装置並びに表示装置 | |
JP5034208B2 (ja) | 表示装置および表示装置の駆動方法 | |
JP2005215102A (ja) | 画素回路、表示装置およびその駆動方法 | |
JP4747528B2 (ja) | 画素回路及び表示装置 | |
JP4639674B2 (ja) | 表示装置および表示装置の駆動方法 | |
JP2008083107A (ja) | 表示装置 | |
JP4547900B2 (ja) | 画素回路及びその駆動方法とアクティブマトリクス装置並びに表示装置 | |
US8334823B2 (en) | Display device and display driving method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060822 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090212 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100610 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100623 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |