JP4826870B2 - 画素回路及びその駆動方法とアクティブマトリクス装置並びに表示装置 - Google Patents
画素回路及びその駆動方法とアクティブマトリクス装置並びに表示装置 Download PDFInfo
- Publication number
- JP4826870B2 JP4826870B2 JP2003402671A JP2003402671A JP4826870B2 JP 4826870 B2 JP4826870 B2 JP 4826870B2 JP 2003402671 A JP2003402671 A JP 2003402671A JP 2003402671 A JP2003402671 A JP 2003402671A JP 4826870 B2 JP4826870 B2 JP 4826870B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- storage capacitor
- gate
- source
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000011159 matrix material Substances 0.000 title claims description 22
- 238000000034 method Methods 0.000 title claims description 19
- 239000003990 capacitor Substances 0.000 claims description 211
- 238000005070 sampling Methods 0.000 claims description 84
- 230000008859 change Effects 0.000 claims description 14
- 230000008878 coupling Effects 0.000 claims description 12
- 238000010168 coupling process Methods 0.000 claims description 12
- 238000005859 coupling reaction Methods 0.000 claims description 12
- 239000010409 thin film Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 19
- 230000007423 decrease Effects 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Images
Description
ここでIdsは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流を表わしている。又μは移動度、Wはチャネル幅、Lはチャネル長、Coxはゲート容量、Vthはトランジスタの閾電圧を表わしている。式(1)から明らかな様に、飽和領域ではトランジスタのドレイン電流Idsはゲート・ソース間電圧Vgsによって制御される。図16に示したドライブトランジスタ111は、Vgsが一定に保持される為、ドライブトランジスタ111は定電流源として動作し、発光素子117を一定の輝度で発光させることができる。
△V={C2/(C1+C2+C3)}・(Vin−Vofs)
ΔVg=(C2/(C1+C2))×(Vsig−Vofs)
上式から明らかな様に、例えばC1とC2が等しい場合、ΔVgはVsigの半分となってしまい、映像信号のゲインが落ち込む。これを補償する為大きな振幅の入力映像信号が必要となる。この為、消費電力が上がるだけでなく、高耐圧の映像信号ドライバが必要になり、高コスト増となってしまう。尚、上式でC1は保持容量C111の容量値を表わし、C2は結合容量C112の容量値を表わしている。
ΔVg=Vsig−Vss(GND)
となる。図4の回路で計算されたΔVgと比較すれば明らかな様に、容量カップリングによる損失がない分、入力映像信号のゲイン低下がない。従って、映像信号Vsigの振幅を図4の回路に比較して小さくすることが可能である。
Claims (7)
- 行状の走査線と列状の信号線とが交差する部分に個々に配された画素回路であって、
負荷素子と、保持容量と、サンプリングトランジスタと、ドライブトランジスタとを備え、
前記サンプリングトランジスタは、ゲートが該走査線に接続され、ドレインが該信号線に接続されており、該走査線によって選択された時動作し、該信号線から入力信号をサンプリングして該保持容量に保持し、
前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該負荷素子を電流駆動する画素回路において、
閾電圧キャンセル回路と追加保持容量とブートストラップ回路とを含んでおり、
前記閾電圧キャンセル回路は、
第1及び第2のスイッチングトランジスタを含んでおり、第1のスイッチングトランジスタはそのソース/ドレインが、該ドライブトランジスタのドレインとゲートとの間に接続され、第2のトランジスタはそのソース/ドレインが該ドライブトランジスタのソースと該追加保持容量の一端との間に接続され、該追加保持容量の一端との接続ノードに該サンプリングトランジスタのソースおよび該保持容量の他端が接続されており、該追加保持容量の他端が該ドライブトランジスタのゲートに接続される接続関係を有し、
該負荷素子の電流駆動に先だって、該第1のスイッチングトランジスタがオンである間に、該第2のスイッチングトランジスタをオンにし、その後、該第1のスイッチングトランジスタをオフにする駆動を行うことによって、
該負荷素子の電流駆動に先だって該ドライブトランジスタの閾電圧を検知しあらかじめその影響をキャンセルする為に必要な電位を該追加保持容量に保持させて、該ドライブトランジスタのゲートに印加するものであり、
前記ブートストラップ回路は、
スイッチングトランジスタを含んでおり、該スイッチングトランジスタは、ソースが接地され、ドレインがドライブトランジスタのソース及び該負荷素子の接続ノードと該保持容量の一端に接続される接続関係を有するとともに、該スイッチングトランジスタのゲートと前記サンプリングトランジスタのゲートとが同一の前記走査線に接続される接続関係を有しており、
サンプリング時オンして該保持容量の一端を接地レベルに固定する一方、ブートストラップ動作時オフして該保持容量の一端を該接続ノードのレベルにする駆動を行うことによって、
該負荷素子の電流駆動時該負荷素子の特性変動を検知し、その影響を打ち消す様に該保持容量に保持された信号電位のレベルを自動的に調整するブートストラップ動作を行なうものであり、
前記サンプリングトランジスタは、サンプリング動作時該信号線から入力された信号を、該追加保持容量及びドライブトランジスタのゲート容量を含む容量成分との結合を介することなく、直接該保持容量に書き込むことを特徴とする画素回路。 - 前記保持容量の一端は接地電位に接続可能である一方他端は該サンプリングトランジスタに接続して該入力信号を保持し、前記追加保持容量の一端は該ドライブトランジスタのゲートに接続する一方他端は該保持容量と直列に接続されていることを特徴とする請求項1記載の画素回路。
- 前記負荷素子は、電流駆動により発光する有機EL素子であることを特徴とする請求項1記載の画素回路。
- 前記サンプリングトランジスタ及びドライブトランジスタはN型の薄膜トランジスタであることを特徴とする請求項1記載の画素回路。
- 行状の走査線と、列状の信号線と、両者が交差する部分にマトリクス状に配された画素とからなるアクティブマトリクス装置であって、
各画素は、負荷素子と、保持容量と、サンプリングトランジスタと、ドライブトランジスタとを備え、
前記サンプリングトランジスタは、ゲートが該走査線に接続され、ドレインが該信号線に接続されており、該走査線によって選択された時動作し、該信号線から入力信号をサンプリングして該保持容量に保持し、
前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該負荷素子を電流駆動し、
前記画素は更に閾電圧キャンセル回路と追加保持容量とブートストラップ回路とを含んでおり、
前記閾電圧キャンセル回路は、
第1及び第2のスイッチングトランジスタを含んでおり、第1のスイッチングトランジスタはそのソース/ドレインが、該ドライブトランジスタのドレインとゲートとの間に接続され、第2のトランジスタはそのソース/ドレインが該ドライブトランジスタのソースと該追加保持容量の一端との間に接続され、該追加保持容量の一端との接続ノードに該サンプリングトランジスタのソースおよび該保持容量の他端が接続されており、該追加保持容量の他端が該ドライブトランジスタのゲートに接続される接続関係を有し、
該負荷素子の電流駆動に先だって、該第1のスイッチングトランジスタがオンである間に、該第2のスイッチングトランジスタをオンにし、その後、該第1のスイッチングトランジスタをオフにする駆動を行うことによって、
該負荷素子の電流駆動に先だって該ドライブトランジスタの閾電圧を検知しあらかじめその影響をキャンセルする為に必要な電位を該追加保持容量に保持させて、該ドライブトランジスタのゲートに印加するものであり、
前記ブートストラップ回路は、
スイッチングトランジスタを含んでおり、該スイッチングトランジスタは、ソースが接地され、ドレインがドライブトランジスタのソース及び該負荷素子の接続ノードと該保持容量の一端に接続される接続関係を有するとともに、該スイッチングトランジスタのゲートと前記サンプリングトランジスタのゲートとが同一の前記走査線に接続される接続関係を有しており、
サンプリング時オンして該保持容量の一端を接地レベルに固定する一方、ブートストラップ動作時オフして該保持容量の一端を該接続ノードのレベルにする駆動を行うことによって、
該負荷素子の電流駆動時該負荷素子の特性変動を検知し、その影響を打ち消す様に該保持容量に保持された信号電位のレベルを自動的に調整するブートストラップ動作を行なうものであり、
前記サンプリングトランジスタは、サンプリング動作時該信号線から入力された信号を、該追加保持容量及びドライブトランジスタのゲート容量を含む容量成分との結合を介することなく、直接該保持容量に書き込むことを特徴とするアクティブマトリクス装置。 - 行状の走査線と、列状の信号線と、両者が交差する部分にマトリクス状に配された画素とからなる表示装置であって、
各画素は、電気光学素子と、保持容量と、サンプリングトランジスタと、ドライブトランジスタとを備え、
前記サンプリングトランジスタは、ゲートが該走査線に接続され、ドレインが該信号線に接続されており、該走査線によって選択された時動作し、該信号線から映像信号をサンプリングして該保持容量に保持し、
前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該電気光学素子を駆動して映像信号に応じた映像を表示し、
前記画素は更に閾電圧キャンセル回路と追加保持容量とブートストラップ回路とを含んでおり、
前記閾電圧キャンセル回路は、
第1及び第2のスイッチングトランジスタを含んでおり、第1のスイッチングトランジスタはそのソース/ドレインが、該ドライブトランジスタのドレインとゲートとの間に接続され、第2のトランジスタはそのソース/ドレインが該ドライブトランジスタのソースと該追加保持容量の一端との間に接続され、該追加保持容量の一端との接続ノードに該サンプリングトランジスタのソースおよび該保持容量の他端が接続されており、該追加保持容量の他端が該ドライブトランジスタのゲートに接続される接続関係を有し、
該負荷素子の電流駆動に先だって、該第1のスイッチングトランジスタがオンである間に、該第2のスイッチングトランジスタをオンにし、その後、該第1のスイッチングトランジスタをオフにする駆動を行うことによって、
該電気光学素子の駆動に先だって該ドライブトランジスタの閾電圧を検知しあらかじめその影響をキャンセルする為に必要な電位を該追加保持容量に保持させて、該ドライブトランジスタのゲートに印加するものであり、
前記ブートストラップ回路は、
スイッチングトランジスタを含んでおり、該スイッチングトランジスタは、ソースが接地され、ドレインがドライブトランジスタのソース及び該負荷素子の接続ノードと該保持容量の一端に接続される接続関係を有するとともに、該スイッチングトランジスタのゲートと前記サンプリングトランジスタのゲートとが同一の前記走査線に接続される接続関係を有しており、
サンプリング時オンして該保持容量の一端を接地レベルに固定する一方、ブートストラップ動作時オフして該保持容量の一端を該接続ノードのレベルにする駆動を行うことによって、
該電気光学素子の駆動時該電気光学素子の特性変動を検知し、その影響を打ち消す様に該保持容量に保持された信号電位のレベルを自動的に調整するブートストラップ動作を行なうものであり、
前記サンプリングトランジスタは、サンプリング動作時該信号線から入力された映像信号を、該追加保持容量及びドライブトランジスタのゲート容量を含む容量成分との結合を介することなく、直接該保持容量に書き込むことを特徴とする表示装置。 - 行状の走査線と列状の信号線とが交差する部分に個々に配された画素回路であって、負荷素子と、保持容量と、サンプリングトランジスタと、ドライブトランジスタとを備え、前記サンプリングトランジスタは、ゲートが該走査線に接続され、ドレインが該信号線に接続されており、該走査線によって選択された時動作し、該信号線から入力信号をサンプリングして該保持容量に保持し、前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該負荷素子を電流駆動する画素回路の駆動方法において、
前記画素回路は、閾電圧キャンセル回路と追加保持容量とブートストラップ回路とを含んでおり、
前記閾電圧キャンセル回路は、第1及び第2のスイッチングトランジスタを含んでおり、第1のスイッチングトランジスタはそのソース/ドレインが、該ドライブトランジスタのドレインとゲートとの間に接続され、第2のトランジスタはそのソース/ドレインが該ドライブトランジスタのソースと該追加保持容量の一端との間に接続され、該追加保持容量の一端との接続ノードに該サンプリングトランジスタのソースおよび該保持容量の他端が接続されており、該追加保持容量の他端が該ドライブトランジスタのゲートに接続される接続関係を有し、
前記ブートストラップ回路は、スイッチングトランジスタを含んでおり、該スイッチングトランジスタは、ソースが接地され、ドレインがドライブトランジスタのソース及び該負荷素子の接続ノードと該保持容量の一端に接続される接続関係を有するとともに、該スイッチングトランジスタのゲートと前記サンプリングトランジスタのゲートとが同一の前記走査線に接続される接続関係を有しており、
前記閾電圧キャンセル回路が、該負荷素子の電流駆動に先だって、該第1のスイッチングトランジスタがオンである間に、該第2のスイッチングトランジスタをオンにし、その後、該第1のスイッチングトランジスタをオフにする駆動を行うことにより、該負荷素子の電流駆動に先だって該ドライブトランジスタの閾電圧を検知しあらかじめその影響をキャンセルする為に必要な電位を該追加保持容量に保持させて、該ドライブトランジスタのゲートに印加する 閾電圧キャンセル手順と、
前記ブートストラップ回路が、サンプリング時オンして該保持容量の一端を接地レベルに固定する一方、ブートストラップ動作時オフして該保持容量の一端を該接続ノードのレベルにする駆動を行うことにより、該負荷素子の電流駆動時該負荷素子の特性変動を検知し、その影響を打ち消す様に該保持容量に保持された信号電位のレベルを自動的に調整するブートストラップ動作を行なうブートストラップ手順と、
サンプリング動作時該信号線から入力された信号を、該追加保持容量及びドライブトランジスタのゲート容量を含む容量成分との結合を介することなく、直接該保持容量に書き込む書込手順とを含むことを特徴とする画素回路の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003402671A JP4826870B2 (ja) | 2003-12-02 | 2003-12-02 | 画素回路及びその駆動方法とアクティブマトリクス装置並びに表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003402671A JP4826870B2 (ja) | 2003-12-02 | 2003-12-02 | 画素回路及びその駆動方法とアクティブマトリクス装置並びに表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005164891A JP2005164891A (ja) | 2005-06-23 |
JP4826870B2 true JP4826870B2 (ja) | 2011-11-30 |
Family
ID=34726182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003402671A Expired - Fee Related JP4826870B2 (ja) | 2003-12-02 | 2003-12-02 | 画素回路及びその駆動方法とアクティブマトリクス装置並びに表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4826870B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7379721B2 (ja) | 2021-04-01 | 2023-11-14 | ブイエムアイ・ホラント・ビー.ブイ. | ビードにエイペックスをステッチするための、ビードエイペックスステッチングデバイス、ビードエイペックスステーション、及び方法 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4645881B2 (ja) * | 2004-07-08 | 2011-03-09 | ソニー株式会社 | 画素回路及、アクティブマトリクス装置及び表示装置 |
KR101377798B1 (ko) * | 2007-07-19 | 2014-03-24 | 파나소닉 주식회사 | 화상 표시 장치 |
US8648782B2 (en) * | 2007-10-22 | 2014-02-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
KR100911978B1 (ko) | 2008-03-10 | 2009-08-13 | 삼성모바일디스플레이주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
JP5449733B2 (ja) * | 2008-09-30 | 2014-03-19 | エルジー ディスプレイ カンパニー リミテッド | 画像表示装置及び画像表示装置の駆動方法 |
JP5360684B2 (ja) * | 2009-04-01 | 2013-12-04 | セイコーエプソン株式会社 | 発光装置、電子機器および画素回路の駆動方法 |
JP5305242B2 (ja) * | 2009-06-09 | 2013-10-02 | カシオ計算機株式会社 | 画素駆動回路、発光装置及びその駆動制御方法、並びに電子機器 |
JP6050054B2 (ja) * | 2011-09-09 | 2016-12-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
DE112012004350T5 (de) * | 2011-10-18 | 2014-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Halbleitervorrichtung |
DE112012004996T5 (de) | 2011-11-30 | 2014-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Anzeigevorrichtung |
CN103971643B (zh) * | 2014-05-21 | 2016-01-06 | 上海天马有机发光显示技术有限公司 | 一种有机发光二极管像素电路及显示装置 |
CN105632403B (zh) | 2016-01-15 | 2019-01-29 | 京东方科技集团股份有限公司 | 一种像素电路、驱动方法、显示面板及显示装置 |
US11922877B2 (en) | 2020-07-22 | 2024-03-05 | Sharp Kabushiki Kaisha | Display device enabling both high-frequency drive and low-frequency drive |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003099000A (ja) * | 2001-09-25 | 2003-04-04 | Matsushita Electric Ind Co Ltd | 電流駆動型表示パネルの駆動方法、駆動回路及び表示装置 |
JP4052865B2 (ja) * | 2001-09-28 | 2008-02-27 | 三洋電機株式会社 | 半導体装置及び表示装置 |
JP3732477B2 (ja) * | 2001-10-26 | 2006-01-05 | 株式会社半導体エネルギー研究所 | 画素回路、発光装置および電子機器 |
JP3613253B2 (ja) * | 2002-03-14 | 2005-01-26 | 日本電気株式会社 | 電流制御素子の駆動回路及び画像表示装置 |
JP3750616B2 (ja) * | 2002-03-05 | 2006-03-01 | 日本電気株式会社 | 画像表示装置及び該画像表示装置に用いられる制御方法 |
WO2004066249A1 (en) * | 2003-01-24 | 2004-08-05 | Koninklijke Philips Electronics N.V. | Active matrix display devices |
-
2003
- 2003-12-02 JP JP2003402671A patent/JP4826870B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7379721B2 (ja) | 2021-04-01 | 2023-11-14 | ブイエムアイ・ホラント・ビー.ブイ. | ビードにエイペックスをステッチするための、ビードエイペックスステッチングデバイス、ビードエイペックスステーション、及び方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2005164891A (ja) | 2005-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230048033A1 (en) | Pixel circuit, display device, and method of driving pixel circuit | |
US11183119B2 (en) | Display apparatus including pixel circuit with transistors connected to different control lines | |
JP4103850B2 (ja) | 画素回路及、アクティブマトリクス装置及び表示装置 | |
JP4062179B2 (ja) | 画素回路、表示装置、および画素回路の駆動方法 | |
US7236149B2 (en) | Pixel circuit, display device, and driving method of pixel circuit | |
US7508361B2 (en) | Display device and method including electtro-optical features | |
JP4103851B2 (ja) | 画素回路及、アクティブマトリクス装置及び表示装置 | |
JP4501429B2 (ja) | 画素回路及び表示装置 | |
JP4590831B2 (ja) | 表示装置、および画素回路の駆動方法 | |
JP4547605B2 (ja) | 表示装置及びその駆動方法 | |
JP4826870B2 (ja) | 画素回路及びその駆動方法とアクティブマトリクス装置並びに表示装置 | |
JP4645881B2 (ja) | 画素回路及、アクティブマトリクス装置及び表示装置 | |
JP4547900B2 (ja) | 画素回路及びその駆動方法とアクティブマトリクス装置並びに表示装置 | |
JP5011863B2 (ja) | 表示装置 | |
JP4665423B2 (ja) | 表示装置及びその駆動方法 | |
JP4639730B2 (ja) | 画素回路、表示装置、および画素回路の駆動方法 | |
JP2008026514A (ja) | 表示装置 | |
JP2008250348A (ja) | 画素回路及びその駆動方法 | |
JP2008146091A (ja) | 画素回路及びその駆動方法 | |
JP2008146090A (ja) | 画素回路及びその駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060630 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090212 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100610 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110818 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110831 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |