JP4639730B2

JP4639730B2 - 画素回路、表示装置、および画素回路の駆動方法

Info

Publication number: JP4639730B2
Application number: JP2004287888A
Authority: JP
Inventors: 勝秀内野; 淳一山下; 直史豊村
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2004-09-30
Filing date: 2004-09-30
Publication date: 2011-02-23
Anticipated expiration: 2024-09-30
Also published as: JP2006098989A

Description

本発明は、有機ＥＬ（Electroluminescence ）ディスプレイなどの、電流値によって輝度が制御される電気光学素子を有する画素回路、およびこの画素回路がマトリクス状に配列された画像表示装置のうち、特に各画素回路内部に設けられた絶縁ゲート型電界効果トランジスタによって電気光学素子に流れる電流値が制御される、いわゆるアクティブマトリクス型画像表示装置、並びに画素回路の駆動方法に関するものである。

画像表示装置、たとえば液晶ディスプレイなどでは、多数の画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に光強度を制御することによって画像を表示する。
これは有機ＥＬディスプレイなどにおいても同様であるが、有機ＥＬディスプレイは各画素回路に発光素子を有する、いわゆる自発光型のディスプレイであり、液晶ディスプレイに比べて画像の視認性が高い、バックライトが不要、応答速度が速い、等の利点を有する。
また、各発光素子の輝度はそれに流れる電流値によって制御することによって発色の階調を得る、すなわち発光素子が電流制御型であるという点で液晶ディスプレイなどとは大きく異なる。

有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とが可能であるが、前者は構造が単純であるものの、大型かつ高精細のディスプレイの実現が難しいなどの問題があるため、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子、一般にはＴＦＴ（Thin Film Transistor、薄膜トランジスタ）によって制御する、アクティブマトリクス方式の開発が盛んに行われている。

図１は、一般的な有機ＥＬ表示装置の構成を示すブロック図である。
この表示装置１は、図１に示すように、画素回路（ＰＸＬＣ）２ａがｍ×ｎのマトリクス状に配列された画素アレイ部２、水平セレクタ（ＨＳＥＬ）３、ライトスキャナ（ＷＳＣＮ）４、水平セレクタ３により選択され輝度情報に応じたデータ信号が供給されるデータ線ＤＴＬ１〜ＤＴＬｎ、およびライトスキャナ４により選択駆動される走査線ＷＳＬ１〜ＷＳＬｍを有する。
なお、水平セレクタ３やライトスキャナ４に関しては、多結晶シリコン上に形成する場合や、ＭＯＳＩＣ等で画素の周辺に形成することもある。

図２は、図１の画素回路２ａの一構成例を示す回路図である（たとえば特許文献１、２参照）。
図２の画素回路は、多数提案されている回路のうちで最も単純な回路構成であり、いわゆる２トランジスタ駆動方式の回路である。

図２の画素回路２ａは、ｐチャネル薄膜電界効果トランジスタ（以下、ＴＦＴという）１１およびＴＦＴ１２、キャパシタＣ１１、有機ＥＬ素子（ＯＬＥＤ）である発光素子１３を有する。また、図２において、ＤＴＬはデータ線を、ＷＳＬは走査線をそれぞれ示している。
有機ＥＬ素子は多くの場合整流性があるため、ＯＬＥＤ(Organic Light Emitting Diode)と呼ばれることがあり、図２その他では発光素子としてダイオードの記号を用いているが、以下の説明においてＯＬＥＤには必ずしも整流性を要求するものではない。
図２ではＴＦＴ１１のソースが電源電位ＶCCに接続され、発光素子１３のカソード（陰極）は接地電位ＧＮＤに接続されている。図２の画素回路２ａの動作は以下の通りである。

ステップＳＴ１：
走査線ＷＳＬを選択状態（ここでは低レベル）とし、データ線ＤＴＬに書き込み電位Ｖdataを印加すると、ＴＦＴ１２が導通してキャパシタＣ１１が充電または放電され、ＴＦＴ１１のゲート電位はＶdataとなる。

ステップＳＴ２：
走査線ＷＳＬを非選択状態（ここでは高レベル）とすると、データ線ＤＴＬとＴＦＴ１１とは電気的に切り離されるが、ＴＦＴ１１のゲート電位はキャパシタＣ１１によって安定に保持される。

ステップＳＴ３：
ＴＦＴ１１および発光素子１３に流れる電流は、ＴＦＴ１１のゲート・ソース間電圧Ｖｇｓに応じた値となり、発光素子１３はその電流値に応じた輝度で発光し続ける。
上記ステップＳＴ１のように、走査線ＷＳＬを選択してデータ線に与えられた輝度情報を画素内部に伝える操作を、以下「書き込み」と呼ぶ。
上述のように、図２の画素回路２ａでは、一度Ｖdataの書き込みを行えば、次に書き換えられるまでの間、発光素子１３は一定の輝度で発光を継続する。

上述したように、画素回路２ａでは、ドライブトランジスタであるＴＦＴ１１のゲート印加電圧を変化させることで、ＥＬ発光素子１３に流れる電流値を制御している。
このとき、ｐチャネルのドライブトランジスタのソースは電源電位ＶCCに接続されており、このＴＦＴ１１は常に飽和領域で動作している。よって、下記の式１に示した値を持つ定電流源となっている。

（数１）
Ｉds＝１／２・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖgs−｜Ｖｔｈ｜）² …（１）

ここで、ＶｔｈはＴＦＴのしきい値、μはキャリアの移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量、Ｖｇｓはゲート・ソース間電圧をそれぞれ示している。

単純マトリクス型画像表示装置では、各発光素子は、選択された瞬間にのみ発光するのに対し、アクティブマトリクスでは、上述したように、書き込み終了後も発光素子が発光を継続するため、単純マトリクスに比べて発光素子のピーク輝度、ピーク電流を下げられるなどの点で、とりわけ大型・高精細のディスプレイでは有利となる。

図３は、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性の経時変化を示す図である。図３において、実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。

一般的に、有機ＥＬ素子のＩ−Ｖ特性は、図３に示すように、時間が経過すると劣化してしまう。
しかしながら、図２の２トランジスタ駆動は定電流駆動のために有機ＥＬ素子には上述したように定電流が流れ続け、有機ＥＬ素子のＩ−Ｖ特性が劣化してもその発光輝度は経時劣化することはない。

ところで、図２の画素回路２ａは、ｐチャネルのＴＦＴにより構成されているが、ｎチャネルのＴＦＴにより構成することができれば、ＴＦＴ作製において従来のアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることができるようになる。これにより、ＴＦＴ基板の低コスト化が可能となる。

次に、トランジスタをｎチャネルＴＦＴに置き換えた画素回路について考察する。

図４は、図２の回路のｐチャネルＴＦＴをｎチャネルＴＦＴに置き換えた画素回路を示す回路図である。

図４の画素回路２ｂは、ｎチャネルＴＦＴ２１およびＴＦＴ２２、キャパシタＣ２１、有機ＥＬ素子（ＯＬＥＤ）である発光素子２３を有する。また、図４において、ＤＴＬはデータ線を、ＷＳＬは走査線をそれぞれ示している。

この画素回路２ｂでは、ドライブトランジスタとしてＴＦＴ２１のドレイン側が電源電位ＶCCに接続され、ソースはＥＬ発光素子２３のアノードに接続されており、ソースフォロワー回路を形成している。

図５は、初期状態におけるドライブトランジスタとしてのＴＦＴ２１とＥＬ素子２３の動作点を示す図である。図５において、横軸はＴＦＴ２１のドレイン・ソース間電圧Ｖｄｓを、縦軸はドレイン・ソース間電流Ｉｄｓをそれぞれ示している。

図５に示すように、ソース電圧はドライブトランジスタであるＴＦＴ２１とＥＬ発光素子２３との動作点で決まり、その電圧はゲート電圧によって異なる値を持つ。
このＴＦＴ２１は飽和領域で駆動されるので、動作点のソース電圧に対したＶｇｓに関して上記式１に示した方程式の電流値の電流Ｉｄｓを流す。
ＵＳＰ５，６８４，３６５特開平８−２３４６８３号公報

しかしながら、ここでも同様にＥＬ素子のＩ−Ｖ特性は経時劣化してしまう。図６に示すように、この経時劣化により動作点が変動してしまい、同じゲート電圧を印加していてもそのソース電圧は変動する。
これにより、ドライブトランジスタであるＴＦＴ２１のゲート・ソース間電圧Ｖｇｓは変化してしまい、流れる電流値が変動する。同時にＥＬ発光素子２３に流れる電流値も変化するので、ＥＬ発光素子２３のＩ−Ｖ特性が劣化すると、図４のソースフォロワー回路ではその発光輝度は経時変化してしまう。

また、図７に示すように、ドライブトランジスタとしてのｎチャネルＴＦＴ２１のソースを接地電位ＧＮＤに接続し、ドレインをＥＬ発光素子２３のカソードに接続し、ＥＬ発光素子２３のアノードを電源電位ＶCCに接続する回路構成も考えられる。

この方式では、図２のｐチャネルＴＦＴによる駆動と同様に、ソースの電位が固定されており、ドライブトランジスタとしてＴＦＴ２１は定電流源として動作して、ＥＬ発光素子のＩ−Ｖ特性の劣化による輝度変化も防止できる。

しかしながら、この方式ではドライブトランジスタをＥＬ発光素子のカソード側に接続する必要があり、このカソード接続は新規にアノード・カソードの電極の開発が必要であり、現状の技術では非常に困難であるとされている。
以上より、従来の方式では輝度変化のない、ｎチャネルトランジスタ使用の有機ＥＬ素子の開発はなされていなかった。

本発明は、かかる事情に鑑みてなされたものであり、その目的は、発光素子の電流−電圧特性が経時変化しても、輝度劣化の無いソースフォロワー出力が行え、ｎチャネルトランジスタのソースフォロワー回路が可能となり、現状のアノード・カソード電極を用いたままで、ｎチャネルトランジスタをＥＬの駆動素子として用いることができる画素回路、表示装置、および画素回路の駆動方法を提供することにある。

上記目的を達成するため、本発明の第１の観点の画素回路は、輝度情報に応じたデータ信号が供給されるデータ線と、第１、第２、および第３の制御線と、第１、第２、第３、および第４のノードと、第１および第２の基準電位と、ソースが上記第１のノードに接続され、ゲートが上記第２のノードに接続され、ドレインが上記第３のノードに接続されたｎチャネルの駆動トランジスタと、上記データ線と上記第４のノードとの間に接続され、上記第１の制御線により導通制御される第１のスイッチと、上記第２のノードと上記第３のノードとの間に接続され、上記第２の制御線により導通制御される第２のスイッチと、上記第３のノードと上記第１の基準電位との間に接続され、上記第３の制御線により導通制御される第３のスイッチと、上記第１のノードと固定電位との間に接続され、上記第１の制御線により導通制御される第４のスイッチと、上記第４のノードと固定電位との間に接続され、上記第２の制御線により導通制御される第５のスイッチと、上記第１のノードと第２の基準電位との間に接続された電気光学素子と、上記第１のノードと上記第２のノードとの間に接続された第１のキャパシタと、上記第２のノードと上記第４のノードとの間に接続された第２のキャパシタと、上記第４のスイッチを含み、上記電気光学素子が非発光期間に上記第１のノードの電位を固定電位に遷移させるための第１の回路と、上記第２のスイッチを所定期間導通させてしきい値補正を行った後、上記第１のスイッチを所定期間導通させて、上記データ線の信号を取り入れて書き込み、かつ、上記第３のスイッチを導通させて上記書き込みデータに応じた輝度をもって上記電気光学素子を発光させる第２の回路と、を有し、上記第２の回路は、上記第１のスイッチの導通期間と上記第３のスイッチの導通期間との少なくとも一部の期間をオーバラップするように導通制御する。

好適には、上記第２の回路は、上記第１のスイッチを導通させ、当該第１のスイッチの導通期間に上記第３のスイッチを導通させて導通期間をオーバラップさせ、その後第１のスイッチをオフさせる。

好適には、上記第２の回路は、上記第３のスイッチを信号書き込み前に導通させ、当該第３のスイッチの導通期間内に上記第１のスイッチを所定期間だけ導通させて信号を書き込む。

本発明の第２の観点の表示装置は、マトリクス状に複数配列された画素回路と、上記画素回路のマトリクス配列に対して列毎に配線され、輝度情報に応じたデータ信号が供給されるデータ線と、上記画素回路のマトリクス配列に対して行毎に配線された第１、第２、および第３の制御線と、第１および第２の基準電位と、を有し、上記画素回路は、第１、第２、第３、および第４のノードと、ソースが上記第１のノードに接続され、ゲートが上記第２のノードに接続され、ドレインが上記第３のノードに接続されたｎチャネルの駆動トランジスタと、上記データ線と上記第４のノードとの間に接続され、上記第１の制御線により導通制御される第１のスイッチと、上記第２のノードと上記第３のノードとの間に接続され、上記第２の制御線により導通制御される第２のスイッチと、上記第３のノードと上記第１の基準電位との間に接続され、上記第３の制御線により導通制御される第３のスイッチと、上記第１のノードと固定電位との間に接続され、上記第１の制御線により導通制御される第４のスイッチと、上記第４のノードと固定電位との間に接続され、上記第２の制御線により導通制御される第５のスイッチと、上記第１のノードと第２の基準電位との間に接続された電気光学素子と、上記第１のノードと上記第２のノードとの間に接続された第１のキャパシタと、上記第２のノードと上記第４のノードとの間に接続された第２のキャパシタと、上記第４のスイッチを含み、上記電気光学素子が非発光期間に上記第１のノードの電位を固定電位に遷移させるための第１の回路と、上記第２のスイッチを所定期間導通させてしきい値補正を行った後、上記第１のスイッチを所定期間導通させて、上記データ線の信号を取り入れて書き込み、かつ、上記第３のスイッチを導通させて上記書き込みデータに応じた輝度をもって上記電気光学素子を発光させる第２の回路と、を有し、上記第２の回路は、上記第１のスイッチの導通期間と上記第３のスイッチの導通期間との少なくとも一部の期間をオーバラップするように導通制御する。

本発明の第３の観点は、輝度情報に応じたデータ信号が供給されるデータ線と、第１、第２、および第３の制御線と、第１、第２、第３、および第４のノードと、第１および第２の基準電位と、ソースが上記第１のノードに接続され、ゲートが上記第２のノードに接続され、ドレインが上記第３のノードに接続されたｎチャネルの駆動トランジスタと、上記データ線と上記第４のノードとの間に接続され、上記第１の制御線により導通制御される第１のスイッチと、上記第２のノードと上記第３のノードとの間に接続され、上記第２の制御線により導通制御される第２のスイッチと、上記第３のノードと上記第１の基準電位との間に接続され、上記第３の制御線により導通制御される第３のスイッチと、上記第１のノードと固定電位との間に接続され、上記第１の制御線により導通制御される第４のスイッチと、上記第４のノードと固定電位との間に接続され、上記第２の制御線により導通制御される第５のスイッチと、上記第１のノードと第２の基準電位との間に接続された電気光学素子と、上記第１のノードと上記第２のノードとの間に接続された第１のキャパシタと、上記第２のノードと上記第４のノードとの間に接続された第２のキャパシタと、上記第４のスイッチを含み、上記電気光学素子が非発光期間に上記第１のノードの電位を固定電位に遷移させるための第１の回路と、を有する画素回路の駆動方法であって、上記第２のスイッチを所定期間導通させてしきい値補正を行った後、上記第１のスイッチを所定期間導通させて、上記データ線の信号を取り入れて書き込み、かつ、上記第３のスイッチを導通させて上記書き込みデータに応じた輝度をもって上記電気光学素子を発光させるに際し、上記第１のスイッチの導通期間と上記第３のスイッチの導通期間との少なくとも一部の期間をオーバラップするように導通制御する。

本発明によれば、たとえば信号書き込み用第１のスイッチを導通させ、その導通期間に回路電源用第３のスイッチを導通させて導通期間をオーバラップさせ、その後第１のスイッチをオフさせる。これにより、駆動トランジスタに入るカップリング電圧をキャンセルしている。したがって、第１のスイッチをオフした後の発光期間においても駆動トランジスタのゲート・ソース電圧はＶｔｈに保たれ、黒が浮くことなく表示される。
あるいは、たとえば回路電源用第３のスイッチを、信号書き込み前に導通させ、その後、信号書き込み用第１のスイッチを所定期間だけ導通させて信号を書き込むことにより黒浮きの発生が防止される。

また、本発明によれば、たとえば駆動トランジスタのソース電極を、スイッチを介して固定電位に接続し、ドライブトランジスタのゲートとソース間に画素容量を有することから、発光素子のＩ−Ｖ特性の経時劣化による輝度変化が補正される。
駆動トランジスタがｎチャネルの場合に、固定電位を接地電位とすることで、発光素子に印加する電位を接地電位にして発光素子の非発光期間が作り出される。
また、ソース電極と接地電位とを接続している第２のスイッチのオフ時間を調節することで、発光素子の発光・非発光の期間を調整し、Ｄｕｔｙ駆動が行われる。
また、固定電位を接地電位付近もしくはそれ以下の低電位にすること、もしくはゲート電圧を上げることで、固定電位に接続されるスイッチトランジスタのしきい値Ｖｔｈのバラツキに起因の画質劣化が抑制される。
また、駆動トランジスタがｐチャネルの場合に、固定電位を発光素子のカソード電極に接続されている電源電位とすることで、発光素子に印加する電位を電源電位としＥＬ素子の非発光期間が作り出される。
そして、駆動トランジスタの特性をｎチャネルとすることで、ソースフォロワーが可能となり、アノード接続ができる。
また、駆動トランジスタを全てｎチャネル化することが可能となり、一般的なアモルファスシリコンのプロセスを導入することが可能となり、低コスト化が可能となる。

また、たとえば画素容量素子を駆動トランジスタのソースに接続し、非発光期間に容量の一方側を電源まで昇圧することで、パネル内部のＴＦＴ側にＧＮＤ配線を有する必要が無くなる。
また、本発明によれば、駆動トランジスタのゲート電極を、スイッチを介して固定電位に接続し、駆動トランジスタのゲートとソース間に画素容量を有するこで、発光素子のＩ−Ｖ特性の経時劣化による輝度変化が補正される。
たとえば駆動トランジスタがｎチャネルの場合に、固定電位を駆動トランジスタのドレイン電極が接続されている固定電位とすることで画素内に固定電位は電源電位のみとする。

本発明によれば、黒浮きの発生を防止することができる。
また、ＥＬ発光素子のＩ−Ｖ特性が経時変化しても、輝度劣化の無いソースフォロワー出力が行える。
ｎチャネルトランジスタのソースフォロワー回路が可能となり、現状のアノード・カソード電極を用いたままで、ｎチャネルトランジスタを発光素子の駆動素子として用いることができる。
さらに、たとえば黒信号でも短時間にて信号線電圧を書き込むことができ、ユニフォーミティの高い画質を得ることができる。同時に信号線容量を増加させ、リーク特性を抑制することができる。
また、本発明では固定電位に画素電源を使用することができるため、画素面積を小さくすることができ、パネルの高精細化が期待できる。
さらにまた、発光素子の非発光時間に回路に電流を流さないことで消費電力の低減が可能となる。

以下、本発明の実施形態を添付図面に関連付けて説明する。

図８は、本実施形態に係る画素回路を採用した有機ＥＬ表示装置の構成を示すブロック図である。
図９は、図８の有機ＥＬ表示装置において本実施形態に係る画素回路の具体的な構成を示す回路図である。

この表示装置１００は、図８および図９に示すように、画素回路（ＰＸＬＣ）１０１がｍ×ｎのマトリクス状に配列された画素アレイ部１０２、水平セレクタ（ＨＳＥＬ）１０３、第１のライトスキャナ（ＷＳＣＮ１）１０４、第２のライトスキャナ（ＷＳＣＮ２）１０５、ドライブスキャナ（ＤＳＣＮ）１０６、水平セレクタ１０３により選択され輝度情報に応じたデータ信号が供給されるデータ線ＤＴＬ１０１〜ＤＴＬ１０ｎ、ライトスキャナ１０４により選択駆動される走査線ＷＳＬ１０１〜ＷＳＬ１０ｍ、ライトスキャナ１０５により選択駆動されるオートゼロ線ＡＺＬ１０１〜ＡＺＬ１０ｍ、およびドライブスキャナ１０５により選択駆動される駆動線ＤＳＬ１０１〜ＤＳＬ１０ｍを有する。

なお、画素アレイ部１０２において、画素回路１０１はｍ×ｎのマトリクス状に配列されるが、図９においては図面の簡単化のために２（＝ｍ）×３（＝ｎ）のマトリクス状に配列した例を示している。
また、図９においても、図面の簡単化のために一つの画素回路の具体的な構成を示している。

本実施形態に係る画素回路１０１は、図９に示すように、ｎチャネルＴＦＴ１１１〜ＴＦＴ１１６、第１のキャパシタＣ１１１、第２のキャパシタＣ１１２、有機ＥＬ素子（ＯＬＥＤ：電気光学素子）からなる発光素子１１７、および第１のノードＮＤ１１１〜第４のＮＤ１１４を有する。
また、図９において、ＤＴＬ１０１はデータ線を、ＷＳＬ１０１は走査線を、ＡＺＬ１０１はオートゼロ線を、ＤＳＬ１０１は駆動線をそれぞれ示している。
これらの構成要素のうち、ＴＦＴ１１１が本発明に係る電界効果トランジスタを構成し、ＴＦＴ１１２が第２のスイッチを構成し、ＴＦＴ１１３が第３のスイッチを構成し、ＴＦＴ１１４が第４のスイッチを構成し、ＴＦＴ１１５が第１のスイッチを構成し、ＴＦＴ１１６が第５のスイッチを構成している。また、水平セレクタ（ＨＳＥＬ）１０３、第１のライトスキャナ（ＷＳＣＮ１）１０４、第２のライトスキャナ（ＷＳＣＮ２）１０５、ドライブスキャナ（ＤＳＣＮ）１０６により本発明に係る第２の回路を構成している。
また、走査線ＷＳＬ１０１が本発明に係る第１の制御線に対応し、駆動線ＤＳＬ１０１が第３の制御線に対応し、オートゼロ線ＡＺＬ１０１が第２の制御線に対応する。
また、電源電圧ＶCCの供給ライン（電源電位）が第１の基準電位に相当し、接地電位ＧＮＤが第２の基準電位に相当している。

画素回路１０１において、ＴＦＴ１１１のソースと第２の基準電位（本実施形態では接地電位ＧＮＤ）との間に発光素子（ＯＬＥＤ）１１７が接続されている。具体的には、発光素子１１７のアノードがＴＦＴ１１１のソースに接続され、カソード側が接地電位ＧＮＤに接続されている。発光素子１１７のアノードとＴＦＴ１１１のソースとの接続点により第１のノードＮＤ１１１が構成されている。
ＴＦＴ１１１のゲートが第２のノードＮＤ１１２に接続され、ドレインが第３のノードＮＤ１１３に接続され、ＴＦＴ１１２のソース・ドレインが第３のノードＮＤ１１３（ＴＦＴ１１１のドレイン）と第２のノードＮＤ１１２に接続されている。
そして、ＴＦＴ１１３のソース・ドレインが第３のノードＮＤ１１３と電源電圧ＶCCの供給ラインに接続されている。
ＴＦＴ１１１のソースがＴＦＴ１１４のドレインおよびキャパシタＣ１１１の第１電極に接続され、キャパシタＣ１１１の第２電極がノードＮＤ１１２に接続され、ＴＦＴ１１４のソースが固定電位（本実施形態では接地電位ＧＮＤ）Ｖｓｓに接続されている。
キャパシタＣ１１２の第１電極が第２のノードＮＤ１１２に接続され、第２電極が第４のノードＮＤ１１４に接続されている。
データ線ＤＴＬ１０１と第４のノードＮＤ１１４に第１のスイッチとしてのＴＦＴ１１５のソース・ドレインがそれぞれ接続されている。また、電圧（プリチャージ電圧）Ｖofs の供給ラインと第４のノードＮＤ１１４にＴＦＴ１１６のソース・ドレインが接続されている。
そして、ＴＦＴ１１５およびＴＦＴ１１４のゲートが走査線ＷＳＬ１０１に接続され、ＴＦＴ１１２およびＴＦＴ１１６のゲートがオートゼロ線ＡＺＬ１０１に接続され、ＴＦＴ１１３のゲートが駆動線ＤＳＬ１０１に接続されている。

このように、本実施形態に係る画素回路１０１は、ドライブトランジスタとしてのＴＦＴ１１１のゲート・ソース間にキャパシタＣ１１１が接続され、ＴＦＴ１１１のソース電位をスイッチトランジスタとしてのＴＦＴ１１４に介して固定電位に接続し、ＥＬ発光素子１１７のＩ−Ｖ特性の経時劣化による輝度変化を補正するように構成されている。
さらに、本実施形態に係る画素回路１０１は、ドライブトランジスタとしてのＴＦＴ１１１のゲート・ドレインを第２のスイッチとしてのＴＦＴ１１３を介して接続することでドライブトランジスタとしてのＴＦＴ１１１のしきい値電圧を容量に充電し、その容量を通じて入力電圧をＴＦＴ１１１のゲートにカップリングさせることでＴＦＴ１１１のしきい値電圧のバラツキを補正するように構成されている。

さらに、本実施形態に係る画素回路１０１は、発光素子１１７を輝度に応じた電流によって発光させるにあたって、信号書き込み用スイッチとしてのＴＦＴ１１５，ＴＦＴ１１４を走査線ＳＣＬ１０１により導通させて信号を書き込んでＴＦＴ１１５，ＴＦＴ１１４をオフさせた後に、回路電源用スイッチであるＴＦＴ１１３を駆動線ＤＳＬ１０１により導通させるのではなく、信号書き込み用スイッチとしてのＴＦＴ１１５，ＴＦＴ１１４と回路電源用スイッチであるＴＦＴ１１３の導通期間（オン期間）が必ずオーバラップするように第１のライトスキャナ１０４およびドライブスキャナ１０６により制御して、いわゆる黒浮き現象の発生を防止するように構成されている。
信号書き込み用スイッチとしてのＴＦＴ１１５，ＴＦＴ１１４と回路電源用スイッチであるＴＦＴ１１３の導通期間を必ずオーバラップさせる方法として、本実施形態においては、次の２つの方法を採用している。
第１の方法は、信号書き込み用スイッチとしてのＴＦＴ１１５，ＴＦＴ１１４を導通（オン）させ、その導通（オン）期間に回路電源用スイッチであるＴＦＴ１１３を導通（オン）させて導通期間をオーバラップさせ、その後ＴＦＴ１１５，ＴＦＴ１１４をオフさせて、ＴＦＴ１１１に入るカップリング電圧をキャンセルし黒浮きの発生を防止する方法である。
第２の方法は、回路電源用スイッチであるＴＦＴ１１３を、信号書き込み前に導通（オン）させ、その後、信号書き込み用スイッチとしてのＴＦＴ１１５，ＴＦＴ１１４を所定期間だけ導通（オン）させて信号を書き込むことにより黒浮きの発生を防止する方法である。

次に、上記構成の動作を、画素回路の動作を中心に、第１の方法を採用した場合の動作と、第２の方法を採用した場合の動作について説明する。

まず、第１の方法を採用した場合の動作を、図１０（Ａ）〜（Ｅ）に関連付けて説明する。
なお、図１０（Ａ）は画素配列の第１行目の走査線ＷＳＬ１０１に印加される走査信号ｗｓ[101] を、図１０（Ｂ）は画素配列の第１行目の駆動線ＤＳＬ１０１に印加される駆動信号ｄｓ[101] を、図１０（Ｃ）は画素配列の第１行目のオートゼロ線ａｚ[101] を、図１０（Ｄ）はＴＦＴ１１１のゲート電位Ｖｇを、図１０（Ｅ）はＴＦＴ１１１のソース電位Ｖｓをそれぞれ示している。

まず、通常のＥＬ発光素子１１７の発光状態時は、図１０（Ａ）〜（Ｃ）に示すように、第１のライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ[101] が選択的にローレベルに設定され、第２のライトスキャナ１０５よりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ[101] が選択的にローレベルに設定され、ドライブスキャナ１０６により駆動線ＤＳＬ１０１への駆動信号ｄｓ[101] が選択的にハイレベルに設定される。
その結果、画素回路１０１においては、ＴＦＴ１１２、ＴＦＴ１１４〜ＴＦＴ１１６がオフした状態に保持される。
ドライブトランジスタとしてのＴＦＴ１１１は、飽和領域で動作するように設計されており、ＥＬ発光素子１１７に流れる電流は、次式で示される値となる。

（数２）
Ｉｄｓ＝（Ｖｇｓ−Ｖｔｈ）² …（２）

次に、図１０（Ｂ），（Ｃ）に示すように、ドライブスキャナ１０６により駆動線ＤＳＬ１０１への駆動信号ｄｓ[101] が選択的にハイレベルに設定されている状態で、第２のライトスキャナ１０５よりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ[101] が選択的にハイレベルに設定され後、ドライブスキャナ１０６により駆動線ＤＳＬ１０１への駆動信号ｄｓ[101] が選択的にローレベルに設定される。
すなわち、ＴＦＴ１１３がオン状態にある期間に、ＴＦＴ１１２とＴＦＴ１１６をオンさせた後、ＴＦＴ１１３をオフさせる。ここで、発光素子１１７は非発光状態となる。

ＴＦＴ１１２がオンしたことに伴い、ＴＦＴ１１１のゲートとドレインはＴＦＴ１１２を介して接続されていることから、ＴＦＴ１１１は飽和領域で動作する。
また、ＴＦＴ１１１のゲート（第２のノードＮＤ１１２）には、容量Ｃ１，Ｃ２のキャパシタＣ１１１，Ｃ１１２が並列に接続されていることから、ＴＦＴ１１１のゲート・ドレイン電圧は時間と共に緩やかに減少していく。
一定時間経過後、ＴＦＴ１１１のゲート・ソース間電圧はＴＦＴ１１１のしきい値電圧（Ｖｔｈ）となる。
このとき、キャパシタＣ１１２には（Ｖofs −Ｖｔｈ）が充電され、キャパシタＣ１１１にはＶｔｈが充電される。

次に、図１０（Ａ）〜（Ｃ）に示すように、ＴＦＴ１１３〜ＴＦＴ１１５がオフした状態で、第２のライトスキャナ１０５よりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ[101] が選択的にローレベルに設定される。これにより、ＴＦＴ１１２とＴＦＴ１１６がオフし、全てのスイッチとしてのＴＦＴ１１２〜ＴＦＴ１１６がオフ状態に保持される。
この状態で、第１のライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ[101] が選択的にハイレベルに設定される。これにより、ＴＦＴ１１５とＴＦＴ１１４がオンする。
ＴＦＴ１１５がオンしたことに伴い、水平セレクタ１０３によりデータ線ＤＴＬ１０１に伝搬された入力信号（Ｖｉｎ）が第４のノードＮＤ１１４に伝搬される。そして、第４のノードＮＤ１１４の電圧変化量がＴＦＴ１１１のゲートにカップリングされる。
カップリング容量ΔＶは、キャパシタＣ１１１の容量Ｃ１、キャパシタＣ１１２の容量Ｃ２、およびＴＦＴ１１１の寄生容量Ｃ３によって次式にように決定される。

（数３）
ΔＶ＝Ｖｉｎ×｛Ｃ２／（Ｃ１＋Ｃ２＋Ｃ３）｝ …（３）

キャパシタＣ１１１の容量Ｃ１とキャパシタＣ１１２の容量Ｃ２を、ＴＦＴ１１１の寄生容量Ｃ３に比べて十分大きくとれば、ＴＦＴ１１１のゲートへのカップリング容量はキャパシタＣ１１１の容量Ｃ１とキャパシタＣ１１２の容量Ｃ２のみによって決まる。

また、図１０（Ｅ）に示すように、ＴＦＴ１１４がオンしたことに伴い、ＴＦＴ１１１のソース電位Ｖｓは接地電位ＧＮＤまで下降する。

そして、ＴＦＴ１１５とＴＦＴ１１４をオン状態に保持したまま、ドライブスキャナ１０６により駆動線ＤＳＬ１０１への駆動信号ｄｓ[101] が選択的にハイレベルに設定される。これにより、ＴＦＴ１１３がオンし、ＴＦＴ１１５とＴＦＴ１１４のオン期間とＴＦＴ１１３のオン期間がオーバラップする。

すなわち、ＴＦＴ１１４がオン状態にあることからＴＦＴ１１１のソース電位Ｖｓは接地電位ＧＮＤとなり、Ｖｔｈを保っているキャパシタＣ１１１を介してＴＦＴ１１１のゲート電圧も下がる。
次に、ＴＦＴ１１５とＴＦＴ１１４がオン状態中に、ＴＦＴ１１３をオンさせる。
この場合、ＴＦＴ１１５とＴＦＴ１１４がオン状態であるため、図１０（Ｄ），（Ｆ）に示すように、ＴＦＴ１１１のゲート電位、ソース電位が変動することなく一定の値に保持されており、この期間にＴＦＴ１１３がオンさせることから、ＴＦＴ１１３をオンした際にＴＦＴ１１１のゲートに入るカップリングは起こらない。
また、ＴＦＴ１１３がオンしたことに伴い、ＴＦＴ１１１のドレインは電源電圧ＶCCの供給ラインに接続される。換言すれば、ＴＦＴ１１１のドレイン電位は電源電圧ＶCCとなる。

次に、図１０（Ａ），（Ｂ）に示すように、第１のライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ[101] が選択的にローレベルに設定される。これにより、ＴＦＴ１１５とＴＦＴ１１４がオフする。
ＴＦＴ１１４がオフしたことに伴い、図１０（Ｅ）に示すように、ドライブトランジスタとしてのＴＦＴ１１１のソース電位Ｖｓは上昇し、ＥＬ発光素子１１７にも電流が流れる。

ＴＦＴ１１１は飽和領域で動作するように設計されていることから、ＴＦＴ１１１のゲートにカップリングされている電圧量に応じた電流Ｉｄｓが流れる。
ＴＦＴ１１１のゲート・ソース間電圧は一定であるので、ＴＦＴ１１１は一定電流ＩｄｓをＥＬ発光素子１１７に流す。
これにより、第２のノードＮＤ１１２の電位は、ＥＬ発光素子１１７にＩｄｓという電流が流れる電圧Ｖｘまで上昇し、ＥＬ発光素子１１７は発光する。
このとき、上述したように、ＴＦＴ１１３がオンした際に、ＴＦＴ１１１のゲートに入るカップリングが生じていないことから、ＴＦＴ１１５，ＴＦＴ１１４をオフした後の発光期間においてもＴＦＴ１１１のゲート・ソース電圧はＶｔｈに保たれ、黒が浮くことなく表示される。

本画素回路１０１において、ＥＬ発光素子１１７は、発光時間が長くなるとＩ−Ｖ特性は変化してしまう。そのため、第２のノードＮＤ１１２の電位も変化する。
しかしながら、ＴＦＴ１１１のゲート・ソース間電圧は一定値に保たれていることから、ＥＬ発光素子１１７に流れる電流は変化しない。よって、ＥＬ発光素子１１７のＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが流れ続け、ＥＬ発光素子１１７の輝度が変化することはない。

ここで、画素回路１０１において、ＴＦＴ１１５とＴＦＴ１１３をオンするタイミングについて、図１１（Ａ）〜（Ｅ）に関連付けて考察する。

図１１（Ａ）〜（Ｅ）の動作タイミングは、本実施形態と異なり、キャパシタＣ１１１にＶｔｈを充電した後、ＴＦＴ１１５（およびＴＦＴ１１４）をオンし、その後ＴＦＴ１１３をオンさせている。

この場合、図１１（Ａ）〜（Ｅ）に示すように、Ｖｔｈ補正完了後、ＴＦＴ１１５およびＴＦＴ１１４をオンし、ＴＦＴ１１１のソース電位を接地電位ＧＮＤとする。信号書き込み完了後、ＴＦＴ１１５およびＴＦＴ１１４をオフし、その後ＴＦＴ１１３をオンさせる。
ＴＦＴ１１３をオンした瞬間、ＴＦＴ１１３のオン電圧ΔＶ₁₁₃ に対してＴＦＴ１１１のドレイン・ゲート間の寄生容量Ｃ４と、次式で示すキャパシタＣ１１１の容量Ｃ１で決まるカップリング電圧ΔＶがＴＦＴ１１１のゲートに飛び込む。

（数４）
ΔＶ＝ΔＶ₁₁₃ ×｛Ｃ４／（Ｃ１＋Ｃ４）｝ …（４）

黒表示の場合、いわゆるブートストラップ直前のＴＦＴ１１１のゲート・ソース電圧はｖｔｈでなければならないのに対して、ΔＶの飛び込みにより、図１１（Ｅ）に示すように、ゲート・ソース電圧がＶｔｈ＋ΔＶの状態でブートストラップ動作が開始し、その結果、黒表示時にΔＶの分だけ黒が浮いてしまう。

これに対して、本実施形態の第１の駆動方法によれば、信号書き込み用スイッチとしてのＴＦＴ１１５，ＴＦＴ１１４を導通（オン）させ、その導通（オン）期間に回路電源用スイッチであるＴＦＴ１１３を導通（オン）させて導通期間をオーバラップさせ、その後ＴＦＴ１１５，ＴＦＴ１１４をオフさせて、ＴＦＴ１１１に入るカップリング電圧をキャンセルしている。
したがって、ＴＦＴ１１５，ＴＦＴ１１４をオフした後の発光期間においてもＴＦＴ１１１のゲート・ソース電圧はＶｔｈに保たれ、黒が浮くことなく表示することが可能となる。

次に、第２の方法を採用した場合の動作を、図１２（Ａ）〜（Ｅ）に関連付けて説明する。
なお、図１２（Ａ）は画素配列の第１行目の走査線ＷＳＬ１０１に印加される走査信号ｗｓ[101] を、図１２（Ｂ）は画素配列の第１行目の駆動線ＤＳＬ１０１に印加される駆動信号ｄｓ[101] を、図１２（Ｃ）は画素配列の第１行目のオートゼロ線ａｚ[101] を、図１２（Ｄ）はＴＦＴ１１１のゲート電位Ｖｇを、図１２（Ｅ）はＴＦＴ１１１のソース電位Ｖｓをそれぞれ示している。

まず、通常のＥＬ発光素子１１７の発光状態時は、図１２（Ａ）〜（Ｃ）に示すように、第１のライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ[101] が選択的にローレベルに設定され、第２のライトスキャナ１０５よりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ[101] が選択的にローレベルに設定され、ドライブスキャナ１０６により駆動線ＤＳＬ１０１への駆動信号ｄｓ[101] が選択的にハイレベルに設定される。
その結果、画素回路１０１においては、ＴＦＴ１１２、ＴＦＴ１１４〜ＴＦＴ１１６がオフした状態に保持される。
ドライブトランジスタとしてのＴＦＴ１１１は、飽和領域で動作するように設計されており、ＥＬ発光素子１１７に流れる電流は、上記式（２）で示される値となる。

次に、図１２（Ｂ），（Ｃ）に示すように、ドライブスキャナ１０６により駆動線ＤＳＬ１０１への駆動信号ｄｓ[101] が選択的にハイレベルに設定されている状態で、第２のライトスキャナ１０５よりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ[101] が選択的にハイレベルに設定され後、ドライブスキャナ１０６により駆動線ＤＳＬ１０１への駆動信号ｄｓ[101] が選択的にローレベルに設定される。
すなわち、ＴＦＴ１１３がオン状態にある期間に、ＴＦＴ１１２とＴＦＴ１１６をオンさせた後、ＴＦＴ１１３をオフさせる。ここで、発光素子１１７は非発光状態となる。

次に、図１２（Ａ）〜（Ｃ）に示すように、ＴＦＴ１１３〜ＴＦＴ１１５がオフした状態で、第２のライトスキャナ１０５よりオートゼロ線ＡＺＬ１０１へのオートゼロ信号ａｚ[101] が選択的にローレベルに設定される。これにより、ＴＦＴ１１２とＴＦＴ１１６がオフし、全てのスイッチとしてのＴＦＴ１１２〜ＴＦＴ１１６がオフ状態に保持される。
この状態で、ドライブスキャナ１０６により駆動線ＤＳＬ１０１への駆動信号ｄｓ[101] が選択的にハイレベルに設定されて、ＴＦＴ１１３がオンとなる。
ＴＦＴ１１３がオンとなったことに伴い、ＴＦＴ１１３をオンした瞬間、ＴＦＴ１１３のオン電圧ΔＶ₁₁₃ に対してＴＦＴ１１１のドレイン・ゲート間の寄生容量Ｃ４と、次式で示すキャパシタＣ１１１の容量Ｃ１、キャパシタＣ１１２の容量Ｃ２で決まるカップリング電圧ΔＶがＴＦＴ１１１のゲートに飛び込む。

（数５）
ΔＶ＝ΔＶ₁₁₃ ×｛Ｃ４／（Ｃ１＋Ｃ２＋Ｃ４）｝ …（５）

このとき、ＴＦＴ１１５，ＴＦＴ１１４はオフ状態にあることから、第１のノードＮＤ１１１、第４のノードＮＤ１１４はフローティングの状態にあるので、第２のノードＮＤ１１２にキャパシタＣ１１２を介してカップリング電圧が飛び込み、第２のノードＮＤ１１２の電位は上昇する。

ＴＦＴ１１３をオンさせた状態で、第１のライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ[101] が選択的にハイレベルに設定される。これにより、ＴＦＴ１１５とＴＦＴ１１４がオンする。
ＴＦＴ１１５がオンして黒信号を書き込んだ瞬間、第２のノードＮＤ１１２は、ＴＦＴ１１３からのカップリング電圧を含んだ電圧から黒信号の電圧となり、ＴＦＴ１１１のゲートにマイナスのカップリング電圧が飛び込み、キャパシタＣ１１１には再びＶｔｈが保持される。
また、ＴＦＴ１１４もオンしたことにより、ＴＦＴ１１１のソース電位Ｖｓは接地電位ＧＮＤまで下降し。キャパシタＣ１１１の保持電位Ｖｔｈを保ちながらＴＦＴ１１１のゲート電位も下がる。

その後、図１２（Ａ），（Ｂ）に示すように、第１のライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ[101] が選択的にローレベルに設定される。これにより、ＴＦＴ１１５とＴＦＴ１１４がオフし、ＥＬ発光素子１１７のドライブトランジスタであるＴＦＴ１１１がＶｔｈを保ちながら、ブートストラップ発光期間を迎え、正常に黒表示が行われる。

なお、このとき、第１の方法のとき同様に、ＴＦＴ１１４がオフしたことに伴い、図１２（Ｅ）に示すように、ドライブトランジスタとしてのＴＦＴ１１１のソース電位Ｖｓは上昇し、ＥＬ発光素子１１７にも電流が流れる。

ＴＦＴ１１１は飽和領域で動作するように設計されていることから、ＴＦＴ１１１のゲートにカップリングされている電圧量に応じた電流Ｉｄｓが流れる。
ＴＦＴ１１１のゲート・ソース間電圧は一定であるので、ＴＦＴ１１１は一定電流ＩｄｓをＥＬ発光素子１１７に流す。
これにより、第２のノードＮＤ１１２の電位は、ＥＬ発光素子１１７にＩｄｓという電流が流れる電圧Ｖｘまで上昇し、ＥＬ発光素子１１７は発光する。
このとき、ＴＦＴ１１１のゲート・ソース電圧はＶｔｈに保たれ、黒が浮くことなく表示される。

本実施形態の第２の駆動方法によれば、回路電源用スイッチであるＴＦＴ１１３を、信号書き込み前に導通（オン）させ、その後、信号書き込み用スイッチとしてのＴＦＴ１１５，ＴＦＴ１１４を所定期間だけ導通（オン）させて信号を書き込むことにより黒浮きの発生を防止することができる。

また、本実施形態によれば、ドライブトランジスタとしてのＴＦＴ１１１のソースが発光素子１１７のアノードに接続され、ドレインがＴＦＴ１１３を介して電源電位ＶCCに接続され、ＴＦＴ１１１のゲート・ソース間にキャパシタＣ１１１が接続され、ＴＦＴ１１１のソース電位をスイッチトランジスタとしてのＴＦＴ１１４に介して固定電位に接続するよう構成されていることから、以下の効果を得ることができる。
ＥＬ発光素子のＩ−Ｖ特性が経時変化しても、輝度劣化の無いソースフォロワー出力が行える。
ｎチャネルトランジスタのソースフォロワー回路が可能となり、現状のアノード・カソード電極を用いたままで、ｎチャネルトランジスタをＥＬ発光素子の駆動素子として用いることができる。
また、ｎチャネルのみで画素回路のトランジスタを構成することができ、ＴＦＴ作成においてａ−Ｓｉプロセスを用いることができるようになる。これにより、ＴＦＴ基板の低コスト化が可能となる。

一般的な有機ＥＬ表示装置の構成を示すブロック図である。図１の画素回路の一構成例を示す回路図である。有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性の経時変化を示す図である。図２の回路のｐチャネルＴＦＴをｎチャネルＴＦＴに置き換えた画素回路を示す回路図である。初期状態におけるドライブトランジスタとしてのＴＦＴとＥＬ素子の動作点を示す図である。経時変化後のドライブトランジスタとしてのＴＦＴとＥＬ素子の動作点を示す図である。ドライブトランジスタとしてのｎチャネルＴＦＴのソースを接地電位に接続した画素回路を示す回路図である。本実施形態に係る画素回路を採用した有機ＥＬ表示装置の構成を示すブロック図である。図１の有機ＥＬ表示装置において本実施形態に係る画素回路の具体的な構成を示す回路図である。第１の駆動方法による図２の回路の動作を説明するためのタイミングチャートである。従来の駆動方法による図２の回路の動作を説明するためのタイミングチャートである。第２の駆動方法による図２の回路の動作を説明するためのタイミングチャートである。

符号の説明

１００…表示装置、１０１…画素回路（ＰＸＬＣ）、１０２…画素アレイ部、１０３…水平セレクタ（ＨＳＥＬ）、１０４…第１のライトスキャナ（ＷＳＣＮ１）、１０５…第２のライトスキャナ（ＷＳＣＮ２）、１０６…ドライブスキャナ（ＤＳＣＮ）、ＤＴＬ１０１〜ＤＴＬ１０ｎ…データ線、ＷＳＬ１０１〜ＷＳＬ１０ｍ…走査線、ＡＺＬ１０１〜ＡＺＬ１０ｍ…オートゼロ線、ＤＳＬ１０１〜ＤＳＬ１０ｍ…駆動線、１１１〜１１６…ＴＦＴ、１１７…発光素子、ＮＤ１１１〜ＮＤ１１４…ノード。

Claims

輝度情報に応じたデータ信号が供給されるデータ線と、
第１、第２、および第３の制御線と、
第１、第２、第３、および第４のノードと、
第１および第２の基準電位と、
ソースが上記第１のノードに接続され、ゲートが上記第２のノードに接続され、ドレインが上記第３のノードに接続されたｎチャネルの駆動トランジスタと、
上記データ線と上記第４のノードとの間に接続され、上記第１の制御線により導通制御される第１のスイッチと、
上記第２のノードと上記第３のノードとの間に接続され、上記第２の制御線により導通制御される第２のスイッチと、
上記第３のノードと上記第１の基準電位との間に接続され、上記第３の制御線により導通制御される第３のスイッチと、
上記第１のノードと固定電位との間に接続され、上記第１の制御線により導通制御される第４のスイッチと、
上記第４のノードと固定電位との間に接続され、上記第２の制御線により導通制御される第５のスイッチと、
上記第１のノードと第２の基準電位との間に接続された電気光学素子と、
上記第１のノードと上記第２のノードとの間に接続された第１のキャパシタと、
上記第２のノードと上記第４のノードとの間に接続された第２のキャパシタと、
上記第４のスイッチを含み、上記電気光学素子が非発光期間に上記第１のノードの電位を固定電位に遷移させるための第１の回路と、
上記第２のスイッチを所定期間導通させてしきい値補正を行った後、上記第１のスイッチを所定期間導通させて、上記データ線の信号を取り入れて書き込み、かつ、上記第３のスイッチを導通させて上記書き込みデータに応じた輝度をもって上記電気光学素子を発光させる第２の回路と、を有し、
上記第２の回路は、上記第１のスイッチの導通期間と上記第３のスイッチの導通期間との少なくとも一部の期間をオーバラップするように導通制御する
画素回路。
上記第２の回路は、上記第１のスイッチを導通させ、当該第１のスイッチの導通期間に上記第３のスイッチを導通させて導通期間をオーバラップさせ、その後第１のスイッチをオフさせる
請求項１記載の画素回路。
上記第２の回路は、上記第３のスイッチを信号書き込み前に導通させ、当該第３のスイッチの導通期間内に上記第１のスイッチを所定期間だけ導通させて信号を書き込む
請求項１または２記載の画素回路。
マトリクス状に複数配列された画素回路と、
上記画素回路のマトリクス配列に対して列毎に配線され、輝度情報に応じたデータ信号が供給されるデータ線と、
上記画素回路のマトリクス配列に対して行毎に配線された第１、第２、および第３の制御線と、
第１および第２の基準電位と、を有し、
上記画素回路は、
第１、第２、第３、および第４のノードと、
ソースが上記第１のノードに接続され、ゲートが上記第２のノードに接続され、ドレインが上記第３のノードに接続されたｎチャネルの駆動トランジスタと、
上記データ線と上記第４のノードとの間に接続され、上記第１の制御線により導通制御される第１のスイッチと、
上記第２のノードと上記第３のノードとの間に接続され、上記第２の制御線により導通制御される第２のスイッチと、
上記第３のノードと上記第１の基準電位との間に接続され、上記第３の制御線により導通制御される第３のスイッチと、
上記第１のノードと固定電位との間に接続され、上記第１の制御線により導通制御される第４のスイッチと、
上記第４のノードと固定電位との間に接続され、上記第２の制御線により導通制御される第５のスイッチと、
上記第１のノードと第２の基準電位との間に接続された電気光学素子と、
上記第１のノードと上記第２のノードとの間に接続された第１のキャパシタと、
上記第２のノードと上記第４のノードとの間に接続された第２のキャパシタと、
上記第４のスイッチを含み、上記電気光学素子が非発光期間に上記第１のノードの電位を固定電位に遷移させるための第１の回路と、
上記第２のスイッチを所定期間導通させてしきい値補正を行った後、上記第１のスイッチを所定期間導通させて、上記データ線の信号を取り入れて書き込み、かつ、上記第３のスイッチを導通させて上記書き込みデータに応じた輝度をもって上記電気光学素子を発光させる第２の回路と、を有し、
上記第２の回路は、上記第１のスイッチの導通期間と上記第３のスイッチの導通期間との少なくとも一部の期間をオーバラップするように導通制御する
表示装置。
上記第２の回路は、上記第１のスイッチを導通させ、当該第１のスイッチの導通期間に上記第３のスイッチを導通させて導通期間をオーバラップさせ、その後第１のスイッチをオフさせる
請求項４記載の表示装置。
上記第２の回路は、上記第３のスイッチを信号書き込み前に導通させ、当該第３のスイッチの導通期間内に上記第１のスイッチを所定期間だけ導通させて信号を書き込む
請求項４または５記載の表示装置。
輝度情報に応じたデータ信号が供給されるデータ線と、
第１、第２、および第３の制御線と、
第１、第２、第３、および第４のノードと、
第１および第２の基準電位と、
ソースが上記第１のノードに接続され、ゲートが上記第２のノードに接続され、ドレインが上記第３のノードに接続されたｎチャネルの駆動トランジスタと、
上記データ線と上記第４のノードとの間に接続され、上記第１の制御線により導通制御される第１のスイッチと、
上記第２のノードと上記第３のノードとの間に接続され、上記第２の制御線により導通制御される第２のスイッチと、
上記第３のノードと上記第１の基準電位との間に接続され、上記第３の制御線により導通制御される第３のスイッチと、
上記第１のノードと固定電位との間に接続され、上記第１の制御線により導通制御される第４のスイッチと、
上記第４のノードと固定電位との間に接続され、上記第２の制御線により導通制御される第５のスイッチと、
上記第１のノードと第２の基準電位との間に接続された電気光学素子と、
上記第１のノードと上記第２のノードとの間に接続された第１のキャパシタと、
上記第２のノードと上記第４のノードとの間に接続された第２のキャパシタと、
上記第４のスイッチを含み、上記電気光学素子が非発光期間に上記第１のノードの電位を固定電位に遷移させるための第１の回路と、を有する画素回路の駆動方法であって、
上記第２のスイッチを所定期間導通させてしきい値補正を行った後、上記第１のスイッチを所定期間導通させて、上記データ線の信号を取り入れて書き込み、かつ、上記第３のスイッチを導通させて上記書き込みデータに応じた輝度をもって上記電気光学素子を発光させるに際し、上記第１のスイッチの導通期間と上記第３のスイッチの導通期間との少なくとも一部の期間をオーバラップするように導通制御する
画素回路の駆動方法。
上記第１のスイッチを導通させ、当該第１のスイッチの導通期間に上記第３のスイッチを導通させて導通期間をオーバラップさせ、その後第１のスイッチをオフさせる
請求項７記載の画素回路の駆動方法。
上記第３のスイッチを信号書き込み前に導通させ、当該第３のスイッチの導通期間内に上記第１のスイッチを所定期間だけ導通させて信号を書き込む
請求項７または８記載の画素回路の駆動方法。