JP4131227B2 - 画素回路、表示装置、および画素回路の駆動方法 - Google Patents

画素回路、表示装置、および画素回路の駆動方法 Download PDF

Info

Publication number
JP4131227B2
JP4131227B2 JP2003380171A JP2003380171A JP4131227B2 JP 4131227 B2 JP4131227 B2 JP 4131227B2 JP 2003380171 A JP2003380171 A JP 2003380171A JP 2003380171 A JP2003380171 A JP 2003380171A JP 4131227 B2 JP4131227 B2 JP 4131227B2
Authority
JP
Japan
Prior art keywords
node
switch
held
conductive state
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003380171A
Other languages
English (en)
Other versions
JP2005141163A (ja
JP2005141163A5 (ja
Inventor
勝秀 内野
淳一 山下
哲郎 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2003380171A priority Critical patent/JP4131227B2/ja
Application filed by Sony Corp filed Critical Sony Corp
Priority to US10/578,002 priority patent/US7355572B2/en
Priority to PCT/JP2004/016640 priority patent/WO2005045797A1/ja
Priority to TW093134357A priority patent/TWI244633B/zh
Priority to CNB2004800329992A priority patent/CN100416639C/zh
Priority to KR1020067008943A priority patent/KR101065950B1/ko
Publication of JP2005141163A publication Critical patent/JP2005141163A/ja
Publication of JP2005141163A5 publication Critical patent/JP2005141163A5/ja
Application granted granted Critical
Publication of JP4131227B2 publication Critical patent/JP4131227B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、有機ＥＬ（Electroluminescence ）ディスプレイなどの、電流値によって輝度が制御される電気光学素子を有する画素回路、およびこの画素回路がマトリクス状に配列された画像表示装置のうち、特に各画素回路内部に設けられた絶縁ゲート型電界効果トランジスタによって電気光学素子に流れる電流値が制御される、いわゆるアクティブマトリクス型画像表示装置、並びに画素回路の駆動方法に関するものである。
画像表示装置、たとえば液晶ディスプレイなどでは、多数の画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に光強度を制御することによって画像を表示する。
これは有機ＥＬディスプレイなどにおいても同様であるが、有機ＥＬディスプレイは各画素回路に発光素子を有する、いわゆる自発光型のディスプレイであり、液晶ディスプレイに比べて画像の視認性が高い、バックライトが不要、応答速度が速い、等の利点を有する。
また、各発光素子の輝度はそれに流れる電流値によって制御することによって発色の階調を得る、すなわち発光素子が電流制御型であるという点で液晶ディスプレイなどとは大きく異なる。
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とが可能であるが、前者は構造が単純であるものの、大型かつ高精細のディスプレイの実現が難しいなどの問題があるため、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子、一般にはＴＦＴ（Thin Film Transistor、薄膜トランジスタ）によって制御する、アクティブマトリクス方式の開発が盛んに行われている。
図４１は、一般的な有機ＥＬ表示装置の構成を示すブロック図である。
この表示装置１は、図４１に示すように、画素回路（ＰＸＬＣ）２ａがｍ×ｎのマトリクス状に配列された画素アレイ部２、水平セレクタ（ＨＳＥＬ）３、ライトスキャナ（ＷＳＣＮ）４、水平セレクタ３により選択され輝度情報に応じたデータ信号が供給されるデータ線ＤＴＬ１〜ＤＴＬｎ、およびライトスキャナ４により選択駆動される走査線ＷＳＬ１〜ＷＳＬｍを有する。
なお、水平セレクタ３、ライトスキャナ４に関しては、多結晶シリコン上に形成する場合や、ＭＯＳＩＣ等で画素の周辺に形成することもある。
図４２は、図４１の画素回路２ａの一構成例を示す回路図である（たとえば特許文献１、２参照）。
図４２の画素回路は、多数提案されている回路のうちで最も単純な回路構成であり、いわゆる２トランジスタ駆動方式の回路である。
図４２の画素回路２ａは、ｐチャネル薄膜電界効果トランジスタ（以下、ＴＦＴという）１１およびＴＦＴ１２、キャパシタＣ１１、発光素子である有機ＥＬ子（ＯＬＥＤ）１３を有する。また、図４２において、ＤＴＬはデータ線を、ＷＳＬは走査線をそれぞれ示している。
有機ＥＬ素子は多くの場合整流性があるため、ＯＬＥＤ(Organic Light Emitting Diode)と呼ばれることがあり、図４２その他では発光素子としてダイオードの記号を用いているが、以下の説明においてＯＬＥＤには必ずしも整流性を要求するものではない。
図４２ではＴＦＴ１１のソースが電源電位ＶCCに接続され、発光素子１３のカソード（陰極）は接地電位ＧＮＤに接続されている。図４２の画素回路２ａの動作は以下の通りである。
ステップＳＴ１：
走査線ＷＳＬを選択状態（ここでは低レベル）とし、データ線ＤＴＬに書き込み電位Ｖdataを印加すると、ＴＦＴ１２が導通してキャパシタＣ１１が充電または放電され、ＴＦＴ１１のゲート電位はＶdataとなる。
ステップＳＴ２：
走査線ＷＳＬを非選択状態（ここでは高レベル）とすると、データ線ＤＴＬとＴＦＴ１１とは電気的に切り離されるが、ＴＦＴ１１のゲート電位はキャパシタＣ１１によって安定に保持される。
ステップＳＴ３：
ＴＦＴ１１および発光素子１３に流れる電流は、ＴＦＴ１１のゲート・ソース間電圧Ｖｇｓに応じた値となり、発光素子１３はその電流値に応じた輝度で発光し続ける。
上記ステップＳＴ１のように、走査線ＷＳＬを選択してデータ線に与えられた輝度情報を画素内部に伝える操作を、以下「書き込み」と呼ぶ。
上述のように、図４２の画素回路２ａでは、一度Ｖdataの書き込みを行えば、次に書き換えられるまでの間、発光素子１３は一定の輝度で発光を継続する。
上述したように、画素回路２ａでは、ドライブトランジスタであるＴＦＴ１１ のゲート印加電圧を変化させることで、ＥＬ発光素子１３に流れる電流値を制御している。
このとき、ｐチャネルのドライブトランジスタのソースは電源電位ＶCCに接続されており、このＴＦＴ１１は常に飽和領域で動作している。よって、下記の式１に示した値を持つ定電流源となっている。
（数１）
Ｉds＝１／２・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖgs−｜Ｖｔｈ｜）2 …（１）
ここで、μはキャリアの移動度を、Ｃｏｘは単位面積当たりのゲ−ト容量を、Ｗはゲ−ト幅を、Ｌはゲ−ト長を、ＶgsはＴＦＴ１１のゲ−ト・ソ−ス間電圧を、ＶthはＴＦＴ１１のしきい値をそれぞれ示している。
単純マトリクス型画像表示装置では、各発光素子は、選択された瞬間にのみ発光するのに対し、アクティブマトリクスでは、上述したように、書き込み終了後も発光素子が発光を継続するため、単純マトリクスに比べて発光素子のピーク輝度、ピーク電流を下げられるなどの点で、とりわけ大型・高精細のディスプレイでは有利となる。
図４３は、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性の経時変化を示す図である。図４３において、実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。
一般的に、有機ＥＬ素子のＩ−Ｖ特性は、図４３に示すように、時間が経過すると劣化してしまう。
しかしながら、図４２の２トランジスタ駆動は定電流駆動のために有機ＥＬ素子には上述したように定電流が流れ続け、有機ＥＬ素子のＩ−Ｖ特性が劣化してもその発光輝度は経時劣化することはない。
ところで、図４２の画素回路２ａは、ｐチャネルのＴＦＴにより構成されているが、ｎチャネルのＴＦＴにより構成することができれば、ＴＦＴ作製において従来のアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることができるようになる。これにより、ＴＦＴ基板の低コスト化が可能となる。
次に、トランジスタをｎチャネルＴＦＴに置き換えた画素回路について考察する。
図４４は、図４２の回路のｐチャネルＴＦＴをｎチャネルＴＦＴに置き換えた画素回路を示す回路図である。
図４４の画素回路２ｂは、ｎチャネルＴＦＴ２１およびＴＦＴ２２、キャパシタＣ２１、発光素子である有機ＥＬ素子（ＯＬＥＤ）２３を有する。また、図４４において、ＤＴＬはデータ線を、ＷＳＬは走査線をそれぞれ示している。
この画素回路２ｂでは、ドライブトランジスタとしてＴＦＴ２１のドレイン側が電源電位ＶCCに接続され、ソースはＥＬ素子２３のアノードに接続されており、ソースフォロワー回路を形成している。
図４５は、初期状態におけるドライブトランジスタとしてのＴＦＴ２１とＥＬ素子２３の動作点を示す図である。図４５において、横軸はＴＦＴ２１のドレイン・ソース間電圧Ｖｄｓを、縦軸はドレイン・ソース間電流Ｉｄｓをそれぞれ示している。
図４５に示すように、ソース電圧はドライブトランジスタであるＴＦＴ２１とＥＬ素子２３との動作点で決まり、その電圧はゲート電圧によって異なる値を持つ。
このＴＦＴ２１は飽和領域で駆動されるので、動作点のソース電圧に対したＶｇｓに関して上記式１に示した方程式の電流値の電流Ｉｄｓを流す。
ＵＳＰ５，６８４，３６５ 特開平８−２３４６８３号公報
しかしながら、ここでも同様にＥＬ素子のＩ−Ｖ特性は経時劣化してしまう。図４６に示すように、この経時劣化により動作点が変動してしまい、同じゲート電圧を印加していてもそのソース電圧は変動する。
これにより、ドライブトランジスタであるＴＦＴ２１のゲート・ソース間電圧Ｖｇｓは変化してしまい、流れる電流値が変動する。同時にＥＬ素子２３に流れる電流値も変化するので、ＥＬ素子２３のＩ−Ｖ特性が劣化すると、図４４のソースフォロワー回路ではその発光輝度は経時変化してしまう。
また、図４７に示すように、ドライブトランジスタとしてのｎチャネルＴＦＴ３１のソースを接地電位ＧＮＤに接続し、ドレインをＥＬ素子３３のカソードに接続し、ＥＬ素子３３のアノードを電源電位ＶCCに接続する回路構成も考えられる。
この方式では、図４２のｐチャネルＴＦＴによる駆動と同様に、ソースの電位が固定されており、ドライブトランジスタとしてＴＦＴ３１は定電流源として動作して、ＥＬ素子３３のＩ−Ｖ特性の劣化による輝度変化も防止できる。
しかしながら、この方式ではドライブトランジスタをＥＬ素子のカソード側に接続する必要があり、このカソード接続は新規にアノード・カソードの電極の開発が必要であり、現状の技術では非常に困難であるとされている。
以上より、従来の方式では輝度変化のない、ｎチャネルトランジスタ使用の有機ＥＬ素子の開発はなされていなかった。
また、たとえ、輝度変化のない、ｎチャネルトランジスタ使用の有機ＥＬ素子の開発がなされたとしても、ＴＦＴトランジスタは一般的に移動度μやしきい値Ｖｔｈのばらつきが大きいことが特徴であることから、駆動トランジスタのゲートに同じ値の電圧が印加されても、画素ごとに電流値は駆動トランジスタの移動度μやしきい値Ｖｔｈによってばらついてしまい、均一な画質を得ることができない。
本発明は、かかる事情に鑑みてなされたものであり、その目的は、発光素子の電流−電圧特性が経時変化しても、輝度劣化の無いソースフォロワー出力が行え、ｎチャネルトランジスタのソースフォロワー回路が可能となり、現状のアノード・カソード電極を用いたままで、ｎチャネルトランジスタを電気光学素子の駆動素子として用いることができ、しかも、画素内部の能動素子のしきい値や移動度のばらつきによらず均一で高品位の画像を表示することが可能な画素回路、表示装置、および画素回路の駆動方法を提供することにある。
上記目的を達成するため、本発明の第１の観点は、流れる電流によって輝度が変化する電気光学素子を駆動する画素回路であって、輝度情報に応じたデータ信号が供給されるデータ線と、第１、第２、第３、および第４のノードと、第１および第２の基準電位と、所定の基準電流を供給する基準電流供給手段と、上記第１のノードと上記第２のノードとの間に接続された画素容量素子と、第１端子と第２端子間で電流供給ラインを形成し、上記第２のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する駆動トランジスタと、上記第１のノードと上記第３のノードとの間に接続された第１のスイッチと、上記第３のノードと上記第４のノードとの間に接続された第２のスイッチと、上記第１のノードと固定電位との間に接続された第３のスイッチと、上記第２のノードと所定の電位線との間に接続された第４のスイッチと、上記データ線と上記第４のノードとの間に接続された第５のスイッチと、上記第３のノードと上記基準電流供給手段との間に接続された第６のスイッチと、上記第４のノードに接続された結合容量素子と、上記結合容量素子と上記第２のノードとの間に接続された電気的接続手段と、を有し、上記第１の基準電位と上記第３のノードとの間に上記駆動トランジスタの電流供給ラインが接続され、上記第１のノードと上記第２の基準電位との間に上記電気光学素子が接続されている。
好適には、上記電気的接続手段は、上記第２のノードと上記結合容量素子とを直接接続する配線を含む。
好適には、上記電気的接続手段は、上記第２のノードと上記結合容量素子とを選択的に接続する第７のスイッチを含む。
好適には、上記第１のノードと上記電気光学素子との間に接続された第７のスイッチと、上記第１のノードと上記データ線との間に接続された第８のスイッチと、を含む。
また、上記第１のノードと上記電気光学素子との間に接続された第７のスイッチと、上記第１のノードと上記第４のノードとの間に接続された第８のスイッチと、を含む。
好適には、上記所定の電位線は、上記データ線と共用されている。
また、上記駆動トランジスタが電界効果トランジスタであり、ソースが上記第３のノードに接続され、ドレインが上記第１の基準電位に接続されている。
好適には、上記電気光学素子を駆動する場合、第１ステージとして、上記第１、第２、第４、第５および第６のスイッチが非導通状態に保持された状態で、上記第３のスイッチが導通状態に保持されて、上記第１のノードが固定電位に接続され、第２ステージとして、上記第２、第４、および上記第６のスイッチが導通状態に保持されて、所定電位を上記第２のノードに入力させ、基準電流を上記第３のノードに流し、画素容量素子に所定電位を充電し、第３ステージとして、上記第２および第６のスイッチが非導通状態に保持され、さらに第４のスイッチが非導通状態に保持され、上記第５のスイッチが導通状態に保持されて上記データ線を伝播されるデータが上記第２のノードに入力された後、上記第５のスイッチが非導通状態に保持され、第４ステージとして、上記第１のスイッチが導通状態に保持され、上記第３のスイッチが非導通状態に保持される。
また、好適には、上記電気光学素子を駆動する場合、第１ステージとして、上記第１、第２、第４、第５、第６、および第７のスイッチが非導通状態に保持された状態で、上記第３のスイッチが導通状態に保持されて、上記第１のノードが固定電位に接続され、
第２ステージとして、上記第２、第４、第６、および第７のスイッチが導通状態に保持されて、上記データ線を伝播されるデータ電位を上記第２のノードに入力させ、基準電流を上記第３のノードに流し、画素容量素子に所定電位を充電し、第３ステージとして、上記第２および第６のスイッチが非導通状態に保持され、さらに第４のスイッチが非導通状態に保持され、上記第５のスイッチが導通状態に保持されて上記データ線を伝播されるデータが上記第第４のノードを介して第２のノードに入力された後、上記第５および第７のスイッチが非導通状態に保持され、第４ステージとして、上記第１のスイッチが導通状態に保持され、上記第３のスイッチが非導通状態に保持される。
本発明の第２の観点の表示装置は、マトリクス状に複数配列された画素回路と、上記画素回路のマトリクス配列に対して列毎に配線され、輝度情報に応じたデータ信号が供給されるデータ線と、第１および第２の基準電位と、を有し、所定の基準電流を供給する基準電流供給手段と、上記画素回路は、流れる電流によって輝度が変化する電気光学素子と、第１、第２、第３、および第４のノードと、上記第１のノードと上記第２のノードとの間に接続された画素容量素子と、第１端子と第２端子間で電流供給ラインを形成し、上記第２のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する駆動トランジスタと、上記第１のノードと上記第３のノードとの間に接続された第１のスイッチと、上記第３のノードと上記第４のノードとの間に接続された第２のスイッチと、上記第１のノードと固定電位との間に接続された第３のスイッチと、上記第２のノードと所定の電位線との間に接続された第４のスイッチと、上記データ線と上記第４のノードとの間に接続された第５のスイッチと、上記第３のノードと上記基準電流供給手段との間に接続された第６のスイッチと、上記第４のノードに接続された結合容量素子と、上記結合容量素子と上記第２のノードとの間に接続された電気的接続手段と、を有し、上記第１の基準電位と上記第３のノードとの間に上記駆動トランジスタの電流供給ラインが接続され、上記第１のノードと上記第２の基準電位との間に上記電気光学素子が接続されている。
本発明の第３の観点は、流れる電流によって輝度が変化する電気光学素子と、輝度情報に応じたデータ信号が供給されるデータ線と、第１、第２、第３、および第４のノードと、第１および第２の基準電位と、所定の基準電流を供給する基準電流供給手段と、上記第１のノードと上記第２のノードとの間に接続された画素容量素子と、第１端子と第２端子間で電流供給ラインを形成し、上記第２のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する駆動トランジスタと、上記第１のノードと上記第３のノードとの間に接続された第１のスイッチと、上記第３のノードと上記第４のノードとの間に接続された第２のスイッチと、上記第１のノードと固定電位との間に接続された第３のスイッチと、上記第２のノードと所定の電位線との間に接続された第４のスイッチと、上記データ線と上記第４のノードとの間に接続された第５のスイッチと、上記第３のノードと上記基準電流供給手段との間に接続された第６のスイッチと、上記第４のノードに接続された結合容量素子と、上記結合容量素子と上記第２のノードとの間に接続された電気的接続手段と、を有し、上記第１の基準電位と上記第３のノードとの間に上記駆動トランジスタの電流供給ラインが接続され、上記第１のノードと上記第２の基準電位との間に上記電気光学素子が接続されている画素回路の駆動方法であって、上記第１、第２、第４、第５および第６のスイッチが非導通状態に保持した状態で、上記第３のスイッチを導通状態に保持させて、上記第１のノードを固定電位に接続し、上記第２、第４、および上記第６のスイッチを導通状態に保持して、所定電位を上記第２のノードに入力させ、基準電流を上記第３のノードに流し、画素容量素子に所定電位を充電し、上記第２および第６のスイッチを非導通状態に保持し、さらに第４のスイッチを非導通状態に保持し、上記第５のスイッチを導通状態に保持し上記データ線を伝播されるデータを上記第２のノードに入力させた後、上記第５のスイッチを非導通状態に保持し、上記第１のスイッチを導通状態に保持し、上記第３のスイッチを非導通状態に保持する。
本発明によれば、たとえば電気光学素子の発光状態時は、第１のスイッチがオン状態（導通状態）に保持され、第２〜第７のスイッチがオフ状態（非導通状態）に保持される。
ドライブ（駆動）トランジスタは飽和領域で動作するように設計されており、電気光学素子に流れる電流Ｉｄｓは、上記式１で示される値をとる。
次に、第１のスイッチがオフとなり、第２、第４〜第７のスイッチはオフ状態に保持されたままで、第３のスイッチがオンする。
このとき、第３のスイッチを介して電流が流れ、第１のノードの電位は接地電位ＧＮＤまで下降する。そのため、電気光学素子に印加される電圧も０Ｖとなり、電気光学素子は発光しなくなる。
次に、第３のスイッチがオン状態、第１および第５のスイッチがオフ状態に保持されたままで、第２、第４、第６、第７のスイッチがオンする。
これにより、たとえば所定電位Ｖ0 あるいはデータ線を伝播された入力電圧Ｖｉｎが第２のノードに入力し、これと並行して、基準電流供給手段により基準電流が第３のノードに流れる。その結果、駆動トランジスタのゲート・ソース間電圧Ｖｇｓが、結合容量素子に充電される。
このとき、駆動トランジスタは飽和領域で動作することから、駆動トランジスタのゲート・ソース間電圧Ｖｇｓは、移動度μおよびしきい値Ｖｔｈを含んだ項となる。また、このとき、画素容量素子にはＶ0 またはＶｉｎが充電される。
次に、第２および第６のスイッチがオフする。これによって、駆動トランジスタのソース電位（第３のノードの電位）は、たとえば（Ｖ0 またはＶｉｎ−Ｖｔｈ）まで上昇する。
そして、さらに、第３および第７のスイッチがオン状態、第１、第２、第６のスイッチがオフ状態に保持されたままで、第５のスイッチがオンし、第４のスイッチがオフする。第５のスイッチがオンすることにより、第５のスイッチを介してデータ線を伝播された入力電圧Ｖｉｎが結合容量素子を通して駆動トランジスタのゲートに電圧ΔＶをカップリングさせる。
このカップリング量ΔＶは、第１のノードと第２のノード間の電圧変化量（駆動トランジスタのＶｇｓ）と、画素容量素子、結合容量素子、および駆動トランジスタの寄生容量によって決まり、画素容量素子と寄生容量に比べて結合容量素子の容量を大きくすれば変化量のほぼ全てが駆動トランジスタのゲートにカップリングされ、駆動トランジスタのゲート電位は（Ｖ0 またはＶｉｎ＋Ｖｇｓ）となる。
書き込み終了後、第５および第７のスイッチがオフし、さらに、第１のスイッチがオンして、第３のスイッチがオフする。
これによって、駆動トランジスタのソース電位は一旦接地電位ＧＮＤに降下、その後上昇し、電気光学素子にも電流が流れ始める。駆動トランジスタのソース電位は変動するにも関わらず、そのゲート・ソース間には画素容量素子があり、また、画素容量素子の容量を駆動トランジスタの寄生容量よりも大きくすることでゲート・ソース電位は常に（Ｖｉｎ＋Ｖｇｓ）という一定値に保たれる。
このとき、駆動トランジスタは飽和領域で駆動するので、駆動トランジスタに流れる電流値Ｉｄｓは式１で示された値となり、それはゲート・ソース間電圧で決定される。このＩｄｓは電気光学素子にも同様に流れ、電気光学素子は発光する。
本発明によれば、ＥＬ発光素子のＩ−Ｖ特性が経時変化しても、輝度劣化の無いソースフォロワー出力が行える。
ｎチャネルトランジスタのソースフォロワー回路が可能となり、現状のアノード・カソード電極を用いたままで、ｎチャネルトランジスタをＥＬ発光素子の駆動素子として用いることができる。
また、駆動トランジスタのしきい値のばらつきのみならず、移動度のばらつきも大幅に抑えることができ、ユニフォーミティの均一な画質を得ることができる。
また、基準電流を流し駆動トランジスタのしきい値のばらつきのキャンセルを行っていることから、パネル毎にスイッチのオン、オフのタイミングの設定でしきい値をキャンセルする必要がないため、タイミングの設定する工数増加を抑えることができる。
また、画素内の容量設計が容易に行え、尚且つ容量は小さくすることができるので画素面積を縮小することができ、パネルの高精細化が可能となる。
また、入力電圧を入力する時に電圧変化量のほぼ全てを駆動トランジスタのゲートにカップリングさせることができるので、画素ごとの電流値のバラツキを低減することができ、均一な画質を得ることができる。
さらに駆動トランジスタのゲートに固定電位を入力して基準電流Ｉrefを流すことで画素内に信号線からの入力電圧が入力されている時間を短くすることができ、画素に高速に書き込むことができ、3回書き込み方式のように1Ｈを数分割して画素に書き込むといった駆動方式にも対応することが可能となる。
また、ｎチャネルのみで画素回路のトランジスタを構成することができ、ＴＦＴ作成においてａ−Ｓｉプロセスを用いることができるようになる。これにより、ＴＦＴ基板の低コスト化が可能となる。
以下、本発明の実施形態を添付図面に関連付けて説明する。
第１実施形態
図１は、本第１の実施形態に係る画素回路を採用した有機ＥＬ表示装置の構成を示すブロック図である。
図２は、図１の有機ＥＬ表示装置において本第１の実施形態に係る画素回路の具体的な構成を示す回路図である。
この表示装置１００は、図１および図２に示すように、画素回路（ＰＸＬＣ）１０１がｍ×ｎのマトリクス状に配列された画素アレイ部１０２、水平セレクタ（ＨＳＥＬ）１０３、ライトスキャナ（ＷＳＣＮ）１０４、第１のドライブスキャナ（ＤＳＣＮ１）１０５、第２のドライブスキャナ（ＤＳＣＮ２）１０６、第３のドライブスキャナ（ＤＳＣＮ３）１０７、第４のドライブスキャナ（ＤＳＣＮ４）１０８、第５のドライブスキャナ（ＤＳＣＮ５）１０９、第６のドライブスキャナ（ＤＳＣＮ６）１１０、リファレンス定電流源（ＲＣＩＳ）１１１、水平セレクタ１０３により選択され輝度情報に応じたデータ信号が供給されるデータ線ＤＴＬ１０１〜ＤＴＬ１０ｎ、ライトスキャナ１０４により選択駆動される走査線ＷＳＬ１０１〜ＷＳＬ１０ｍ、第１のドライブスキャナ１０５により選択駆動される駆動線ＤＳＬ１０１〜ＤＳＬ１０ｍ、第２のドライブスキャナ１０６により選択駆動される駆動線ＤＳＬ１１１〜ＤＳＬ１１ｍ、第３のドライブスキャナ１０７により選択駆動される駆動線ＤＳＬ１２１〜ＤＳＬ１２ｍ、第４のドライブスキャナ１０８により選択駆動される駆動線ＤＳＬ１３１〜ＤＳＬ１３ｍ、第５のドライブスキャナ１０９により選択駆動される駆動線ＤＳＬ１４１〜ＤＳＬ１４ｍ、第６のドライブスキャナ１１０により選択駆動される駆動線ＤＳＬ１５１〜ＤＳＬ１５ｍ、および定電流源１１１による基準電流Ｉｒｅｆが供給される基準電流供給線ＩＳＬ１０１〜ＩＳＬ１０ｎを有する。
なお、画素アレイ部１０２において、画素回路１０１はｍ×ｎのマトリクス状に配列されるが、図１においては図面の簡単化のために２（＝ｍ）×３（＝ｎ）のマトリクス状に配列した例を示している。
また、図２においても、図面の簡単化のために一つの画素回路の具体的な構成を示している。
本第１の実施形態に係る画素回路１０１は、図２に示すように、ｎチャネルＴＦＴ１１１〜ＴＦＴ１１８、キャパシタＣ１１１，Ｃ１１２、有機ＥＬ素子（ＯＬＥＤ：電気光学素子）からなる発光素子１１９、第１のノードＮＤ１１１、第２のＮＤ１１２、第３のノードＮＤ１１３、および第４のノードＮＤ１１４を有する。
また、図２において、ＤＴＬ１０１はデータ線を、ＷＳＬ１０１は走査線を、ＤＳＬ１０１，ＤＳＬ１１１，ＤＳＬ１２１，ＤＳＬ１３１，ＤＳＬ１４１，ＤＳＬ１５１は駆動線をそれぞれ示している。
これらの構成要素のうち、ＴＦＴ１１１が本発明に係る電界効果トランジスタ（ドライブ（駆動）トランジスタ）を構成し、ＴＦＴ１１２が第１のスイッチを構成し、ＴＦＴ１１３が第２のスイッチを構成し、ＴＦＴ１１４が第３のスイッチを構成し、ＴＦＴ１１５が第４のスイッチを構成し、ＴＦＴ１１６が第５のスイッチを構成し、ＴＦＴ１１７が第６のスイッチを構成し、ＴＦＴ１１８が電気的接続手段としての第７のスイッチを構成し、キャパシタＣ１１１が本発明に係る画素容量素子を構成し、キャパシタＣ１１２が本発明に係る結合容量素子を構成している。
また、電源電圧ＶCCの供給ライン（電源電位）が第１の基準電位に相当し、接地電位ＧＮＤが第２の基準電位に相当している。
また、本第１の実施形態においては、データ線と所定電位線とが共用されている。
画素回路１０１において、第１の基準電位（本実施形態では電源電位ＶCC）と第２の基準電位（本実施形態では接地電位ＧＮＤ）との間に、ドライブトランジスタとしてのＴＦＴ１１１、第３のノードＮＤ１１３、第１のスイッチとしてのＴＦＴ１１２、第１のノードＮＤ１１１、および発光素子（ＯＬＥＤ）１１９が直列に接続されている。
具体的には、発光素子１１９のカソードが接地電位ＧＮＤに接続され、アノードが第１のノードＮＤ１１１に接続され、ＴＦＴ１１２のソースが第１のノードＮＤ１１１に接続され、第１のノードＮＤ１１１と第３のノードＮＤ１１３との間にＴＦＴ１１２のソース・ドレインが接続され、ＴＦＴ１１１のソースが第３のノードＮＤ１１３に接続され、ＴＦＴ１１１のドレインが電源電位ＶCCが接続されている。
そして、ＴＦＴ１１１のゲートが第２のノードＮＤ１１２に接続され、ＴＦＴ１１２のゲートが第２のドライブスキャナ１０６により駆動される駆動線ＤＳＬ１１１に接続されている。
第３のノードＮＤ１１３と第４のノードＮＤ１１４との間に第２のスイッチとしてのＴＦＴ１１３のソース・ドレインが接続され、ＴＦＴ１１３のゲートが第５のドライブスキャナ１０９により駆動される駆動線ＤＳＬ１４１に接続されている。
第３のスイッチとしてのＴＦＴ１１４のドレインが第１のノードＮＤ１１１およびキャパシタＣ１１１の第１電極に接続され、ソースが固定電位（本実施形態では接地電位ＧＮＤ）に接続され、ＴＦＴ１１４のゲートが第６のドライブスキャナにより駆動されるゲートが駆動線ＤＳＬ１５１に接続されている。また、キャパシタＣ１１１の第２電極が第２のノードＮＤ１１２に接続されている。
第２のノードＮＤ１１２とキャパシタＣ１１２の第１電極に第７のスイッチとしてのＴＦＴ１１８のソース・ドレインが接続され、ＴＦＴ１１８の第３のドライブスキャナにより駆動されるゲートが駆動線ＤＬＳ１２１に接続されている。
データ線（所定電位線）ＤＴＬ１０１と第２のノードＮＤ１１２に第４のスイッチとしてのＴＦＴ１１５のソース・ドレインがそれぞれ接続され、ＴＦＴ１１５のゲートが第４のドライブスキャナ１０８に駆動される駆動線ＤＳＬ１３１に接続されている。
データ線ＤＴＬ１０１と第４のノードＮＤ１１４に第５のスイッチとしてのＴＦＴ１１６のソース・ドレインがそれぞれ接続されている。そして、ＴＦＴ１１６のゲートがライトスキャナ１０４により駆動される走査線ＷＳＬ１０１に接続されている。
さらに、第３のノードＮＤ１１３と基準電流供給線ＩＳＬ１０１との間に第６のスイッチとしてのＴＦＴ１１７のソース・ドレインがそれぞれ接続されている。そして、ＴＦＴ１１７のゲートが第１のドライブスキャナ１０５により駆動される駆動線ＤＳＬ１０１に接続されている。
このように、本実施形態に係る画素回路１０１は、ドライブトランジスタとしてのＴＦＴ１１１のゲート・ソース間に画素容量としてのキャパシタＣ１１１が接続され、非発光期間にＴＦＴ１１１のソース側電位をスイッチトランジスタとしてのＴＦＴ１１４を介して固定電位に接続し、かつ、ＴＦＴ１１１のソース（第３のノードＮＤ１３）に所定の基準電流（たとえば２μＡ）Ｉｒｅｆを所定のタイミングで供給して、基準電流Ｉｒｅｆに相当する電圧を保持し、その電圧を中心して入力信号電圧をカップリングさせることで、移動度のばらつきのセンター値を中心にＥＬ発光素子１９を駆動し、ドライブトランジスタとしてのＴＦＴ１１１の移動度ばらつきによりユニフォーミティばらつきを抑制した画質を得るように構成されている。
次に、上記構成の動作を、画素回路の動作を中心に、図３（Ａ）〜（Ｉ）並びに図４，図５の（Ａ），（Ｂ）、および図６，図７に関連付けて説明する。
なお、図３（Ａ）は画素配列の第１行目の駆動線ＤＳＬ１３１に印加される駆動信号ｄｓ〔４〕を、図３（Ｂ）は画素配列の第１行目の操作線ＷＳＬ１０１に印加される走査信号ｗｓ〔１〕を、図３（Ｃ）は画素配列の第１行目の駆動線ＤＳＬ１２１に印加される駆動信号ｄｓ〔３〕を、図３（Ｄ）は画素配列の第１行目の駆動線ＤＳＬ１４１に印加される駆動信号ｄｓ〔５〕を、図３（Ｅ）は画素配列の第１行目の駆動線ＤＳＬ１５１に印加される駆動信号ｄｓ〔６〕を、図３（Ｆ）は画素配列の第１行目の駆動線ＤＳＬ１１１に印加される駆動信号ｄｓ〔２〕を、図３（Ｇ）は画素配列の第１行目の駆動線ＤＳＬ１０１に印加される駆動信号ｄｓ〔１〕を、図３（Ｈ）はドライブトランジスタとしてのＴＦＴ１１１のゲート電位Ｖｇ111 を、図３（Ｉ）は第１のノードＮＤ１１１の電位ＶND111
をそれぞれ示している。
まず、通常のＥＬ発光素子１１９の発光状態時は、図３（Ａ）〜（Ｇ）に示すように、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がローレベルに設定され、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がローレベルに設定され、ドライブスキャナ１０７により駆動線ＤＳＬ１２１への駆動信号ｄｓ〔３〕がローレベルに設定され、ドライブスキャナ１０８により駆動線ＤＳＬ１３１への駆動信号ｄｓ〔４〕がローレベルに設定され、ドライブスキャナ１０９により駆動線ＤＳＬ１４１への駆動信号ｄｓ〔５〕がローレベルに設定され、ドライブスキャナ１１０により駆動線ＤＳＬ１５１への駆動信号ｄｓ〔６〕がローレベルに設定され、ドライブスキャナ１０６により駆動線ＤＳＬ１１１への駆動信号ｄｓ〔２〕のみが選択的にハイレベルに設定される。
その結果、画素回路１０１においては、図４（Ａ）に示すように、ＴＦＴ１１２がオン状態（導通状態）に保持され、ＴＦＴ１１３〜ＴＦＴ１１８がオフ状態（非導通状態）に保持される。
ドライブトランジスタ１１１は飽和領域で動作するように設計されており、ＥＬ発光素子１１９に流れる電流Ｉｄｓは、上記式１で示される値をとる。
次に、ＥＬ発光素子１１９の非発光期間において、図３（Ａ）〜（Ｇ）に示すように、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がローレベルに保持され、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がローレベルに保持され、ドライブスキャナ１０６により駆動線ＤＳＬ１１１への駆動信号ｄｓ〔２〕がローレベルに切り替えられ、ドライブスキャナ１０７により駆動線ＤＳＬ１２１への駆動信号ｄｓ〔３〕がローレベルに保持され、ドライブスキャナ１０８により駆動線ＤＳＬ１３１への駆動信号ｄｓ〔４〕がローレベルに保持され、ドライブスキャナ１０９により駆動線ＤＳＬ１４１への駆動信号ｄｓ〔５〕がローレベルに保持され、ドライブスキャナ１１０により駆動線ＤＳＬ１５１への駆動信号ｄｓ〔６〕が選択的にハイレベルに設定される。
その結果、画素回路１０１においては、図４（Ｂ）に示すように、ＴＦＴ１１２がオフとなり、ＴＦＴ１１３，ＴＦＴ１１５〜ＴＦＴ１１８はオフ状態に保持されたままで、ＴＦＴ１１４がオンする。
このとき、ＴＦＴ１１４を介して電流が流れ、図３（Ｈ）に示すように、第１のノードＮＤ１１１の電位ＶND111 は接地電位ＧＮＤまで下降する。そのため、ＥＬ発光素子１１９に印加される電圧も０Ｖとなり、ＥＬ発光素子１１９は発光しなくなる。
次に、図３（Ａ）〜（Ｇ）に示すように、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がローレベルに保持され、ドライブスキャナ１０６により駆動線ＤＳＬ１１１への駆動信号ｄｓ〔２〕がローレベルに保持され、ドライブスキャナ１１０により駆動線ＤＳＬ１５１への駆動信号ｄｓ〔６〕がハイレベルに保持された状態で、ドライブスキャナ１０５による駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕、ドライブスキャナ１０７による駆動線ＤＳＬ１２１への駆動信号ｄｓ〔３〕、ドライブスキャナ１０８による駆動線ＤＳＬ１３１への駆動信号ｄｓ〔４〕、ドライブスキャナ１０９により駆動線ＤＳＬ１４１への駆動信号ｄｓ〔５〕がそれぞれ選択的にハイレベルに設定される。
その結果、画素回路１０１においては、図５（Ａ）に示すように、ＴＦＴ１１４がオン状態、ＴＦＴ１１２，１１６がオフ状態に保持されたままで、ＴＦＴ１１３，ＴＦＴ１１５，ＴＦＴ１１７，ＴＦＴ１１８がオンする。
これにより、ＴＦＴ１１５を介してデータ線ＤＴＬ１０１を伝播された入力電圧Ｖｉｎが第２のノードＮＤ１１２に入力し、これと並行して、定電流源１１１により基準電流供給線ＩＳＬ１０１に供給された基準電流Ｉｒｅｆ（たとえば２μＡ）が第３のノードＮＤ１１３に流れる。その結果、ドライブトランジスタとしてのＴＦＴ１１１のゲート・ソース間電圧Ｖｇｓが、キャパシタＣ１１２に充電される。
このとき、ＴＦＴ１１１は飽和領域で動作することから、下記の式（２）で示すように、ＴＦＴ１１１のゲート・ソース間電圧Ｖｇｓは、移動度μおよびしきい値Ｖｔｈを含んだ項となる。また、このとき、キャパシタＣ１１１にはＶｉｎが充電される。
（数２）
Ｖｇｓ＝Ｖｔｈ＋｛２Ｉds／（μ（Ｗ／Ｌ）Ｃox）｝2 …（２）
次に、キャパシタＣ１１１にはＶｉｎが充電された後、図３（Ａ）〜（Ｇ）に示すように、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がローレベルに保持され、ドライブスキャナ１０６により駆動線ＤＳＬ１１１への駆動信号ｄｓ〔２〕がローレベルに保持され、ドライブスキャナ１０７により駆動線ＤＳＬ１２１への駆動信号ｄｓ〔３〕がハイレベルに保持され、ドライブスキャナ１０８により駆動線ＤＳＬ１３１への駆動信号ｄｓ〔４〕がハイレベルに保持され、ドライブスキャナ１１０により駆動線ＤＳＬ１５１への駆動信号ｄｓ〔６〕がハイレベルに保持された状態で、ドライブスキャナ１０５により駆動線ＤＳＬ１０１への駆動信号ｄｓ〔１〕がローレベルに、ドライブスキャナ１０９により駆動線ＤＳＬ１４１への駆動信号ｄｓ〔４〕がローレベルにそれぞれ選択的に設定される。
その結果、画素回路１０１においては、図５（Ａ）の状態から、ＴＦＴ１１３．ＴＦＴ１１７がオフする。これによって、ＴＦＴ１１１のソース電位（第３のノードＮＤ１１３の電位）は、（Ｖｉｎ−Ｖｔｈ）まで上昇する。
そして、さらに、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がハイレベルに切り替えれ、ドライブスキャナ１０８により駆動線ＤＳＬ１３１への駆動信号ｄｓ〔４〕がローレベルに切り替えられる。
その結果、画素回路１０１においては、図５（Ｂ）に示すように、ＴＦＴ１１４，ＴＦＴ１１８がオン状態、ＴＦＴ１１２，ＴＦＴ１１３，ＴＦＴ１１７がオフ状態に保持されたままで、ＴＦＴ１１６がオンし、ＴＦＴ１１５がオフする。
ＴＦＴ１１６がオンすることにより、ＴＦＴ１１６を介してデータ線ＤＴＬ１０１を伝播された入力電圧ＶｉｎがキャパシタＣ１１２を通してＴＦＴ１１１のゲートに電圧ΔＶをカップリングさせる。
このカップリング量ΔＶは、第１のノードＮＤ１１１と第２のノードＮＤ１１２間の電圧変化量（ＴＦＴ１１１のＶｇｓ）と、キャパシタＣ１１１、Ｃ１１２、およびＴＦＴ１１１の寄生容量Ｃ１１３によって決まり、キャパシタＣ１１１と寄生容量Ｃ１１３に比べてキャパシタＣ１１２の容量を大きくすれば変化量のほぼ全てがＴＦＴ１１１のゲートにカップリングされ、ＴＦＴ１１１のゲート電位は（Ｖｉｎ＋Ｖｇｓ）となる。
書き込み終了後、図３（Ａ）〜（Ｇ）に示すように、ライトスキャナ１０４より走査線ＷＳＬ１０１への走査信号ｗｓ〔１〕がローレベルに切り替えられ、ドライブスキャナ１０７により駆動線ＤＳＬ１２１への駆動信号ｄｓ〔３〕がローレベルに切り替えられ、さらに、ドライブスキャナ１０６により駆動線ＤＳＬ１１１への駆動信号ｄｓ〔２〕がハイレベルに切り替えられ、ドライブスキャナ１１０により駆動線ＤＳＬ１５１への駆動信号ｄｓ〔６〕がローレベルに切り替えられる。
これにより、画素回路１０１においては、図６に示すように、ＴＦＴ１１６，ＴＦＴ１１８がオフし、さらに、ＴＦＴ１１２がオンして、ＴＦＴ１１４がオフする。
これによって、ＴＦＴ１１１のソース電位は一旦接地電位ＧＮＤに降下、その後上昇し、ＥＬ発光素子１１９にも電流が流れ始める。ＴＦＴ１１１のソース電位は変動するにも関わらず、そのゲート・ソース間にはキャパシタＣ１１１があり、また、キャパシタＣ１１１の容量をＴＦＴ１１１の寄生容量Ｃ１１３よりも大きくすることでゲート・ソース電位は常に（Ｖｉｎ＋Ｖｇｓ）という一定値に保たれる。
このとき、ＴＦＴ１１１は飽和領域で駆動するので、ＴＦＴ１１１に流れる電流値Ｉｄｓは式１で示された値となり、それはゲート・ソース間電圧で決定される。このＩｄｓはＥＬ発光素子１１９にも同様に流れ、ＥＬ発光素子１１９は発光する。
このＥＬ発光素子１１９を含む画素回路１０１の等価回路は図７に示すようになっているため、ＴＦＴ１１１のソース電位は、ＥＬ発光素子１１９に電流Ｉｄｓが流れるゲート電位まで上昇する。この電位上昇に伴い、キャパシタＣ１１１を介してＴＦＴ１１１のゲート電位も同様に上昇する。
これにより、前述した通りＴＦＴ１１１のゲート・ソース間電位は一定に保たれる。
ここで、基準電流Ｉｒｅｆについて考える。
上述したように、基準電流Ｉｒｅｆを流すことによって、ＴＦＴ１１１のゲート・ソース間電圧を式２で表された値とする。
しかし、Ｉｒｅｆ＝０のときは、ゲート・ソース間電圧はＶｔｈとはならない。なぜなら、ゲート・ソース間電圧がＶｔｈとなっても、ＴＦＴ１１１にはわずかにリーク電流が流れてしまうため、図８に示すように、ＴＦＴ１１１のソース電圧はＶccまで上昇してしまうからである。
ＴＦＴ１１１のゲート・ソース間電圧をＶｔｈとするには、ＴＦＴ１１３をオンしている期間を調節してゲート・ソース間電圧がＶｔｈとなったところでオフしなくてはならず、実デバイスにおいてこのタイミングはパネル毎に調節しなければならない。
本実施形態にように、基準電流Ｉｒｅｆを流さない場合には、ＴＦＴ１１３のタイミングを調節して、ゲート・ソース間電圧をＶｔｈに設定できたとしても、たとえば移動度が異なる画素ＡとＢにおいて、同じ入力電圧Ｖｉｎが印加されているときも、式１に従い移動度μによって、図９に示すように、電流Ｉｄｓのばらつきが発生しその画素の輝度が異なってしまう。つまり、電流値が多く流れ、明るくなるにつれて電流値は移動度のバラツキを受けてしまい、ユニフォーミティはバラつき、画質は悪化してしまう。
しかしながら、本実施形態にように、一定量の基準電流Ｉｒｅｆを流すことで、図１０に示すように、ＴＦＴ１１３のオン・オフのタイミングによらずＴＦＴ１１１のゲート・ソース間電圧を式２に示される一定値に決定することができ、移動度が異なる画素ＡとＢにおいても、図１１に示すように、電流ＩｄｓＩdsのばらつきを小さく抑えることができるので、ユニフォーミティのバラツキも抑えることができる。
さらに、従来のソースフォロアの問題点に踏まえて本実施形態の回路について考える。本回路においても、ＥＬ発光素子１１９は発光時間が長くなるに従い、そのＩ−Ｖ特性は劣化する。そのためＴＦＴ１１１が同じ電流値を流したとしても、ＥＬ発光素子１１９に印加される電位は変化し、第１のノードＮＤ１１１の電位ＶND111 は下降する。
しかしながら、本回路では、ＴＦＴ１１１のゲート・ソース間電位が一定に保たれたまま第１のノードＮＤ１１１の電位ＶND111 は下降するので、ＴＦＴ１１１に流れる電流は変化しない。
よって、ＥＬ発光素子１１９に流れる電流も変化せず、ＥＬ発光素子１１９のＩ−Ｖ特性が劣化しても、ゲート・ソース間電圧に相当した電流が常に流れつづけ、従来の問題は解決できる。
以上説明したように、本第１の実施形態によれば、電圧駆動型ＴＦＴアクティブマトリクス有機ＥＬディスプレイにおいて、ドライブトランジスタとしてのＴＦＴ１１１のゲートとソース間にキャパシタＣ１１１を接続し、ＴＦＴ１１１のソース側（第１のノードＮＤ１１１）をＴＦＴ１１４を通して固定電位（本実施形態ではＧＮＤ）に接続するようにし、かつ、ＴＦＴ１１１のソース（第３のノードＮＤ１３）に所定の基準電流（たとえば２μＡ）Ｉｒｅｆを所定のタイミングで供給して、基準電流Ｉｒｅｆに相当する電圧を保持し、その電圧を中心して入力信号電圧をカップリングさせることで、移動度のばらつきのセンター値を中心にＥＬ発光素子１９を駆動するように構成したことから、以下の効果を得ることができる。
すなわち、ＥＬ発光素子のＩ−Ｖ特性が経時変化しても、輝度劣化の無いソースフォロワー出力が行える。
ｎチャネルトランジスタのソースフォロワー回路が可能となり、現状のアノード・カソード電極を用いたままで、ｎチャネルトランジスタをＥＬ発光素子の駆動素子として用いることができる。
また、駆動トランジスタのしきい値のばらつきのみならず、移動度のばらつきも大幅に抑えることができ、ユニフォーミティの均一な画質を得ることができる。
また、基準電流を流し駆動トランジスタのしきい値のばらつきのキャンセルを行っていることから、パネル毎にスイッチのオン、オフのタイミングの設定でしきい値をキャンセルする必要がないため、タイミングの設定する工数増加を抑えることができる。
また、ｎチャネルのみで画素回路のトランジスタを構成することができ、ＴＦＴ作成においてａ−Ｓｉプロセスを用いることができるようになる。これにより、ＴＦＴ基板の低コスト化が可能となる。

第２実施形態
図１２は、本第２の実施形態に係る画素回路の具体的な構成を示す回路図である。また、図１３は、図１２の回路のタイミングチャートである。
本第２の実施形態が上述した第１の実施形態と異なる点は、第４のスイッチとしてのＴＦＴ１１５が接続される所定の電位線をデータ線ＤＴＬと共用せずに、別に設けたことある。
その他の構成は第１の実施形態と同様であり、ここでは、構成および機能に関する詳細な説明は省略する。
本第２の実施形態では、ドライバトランジスタとしてのＴＦＴ１１１のソースに基準電流Ｉｒｅｆを流す際にＴＦＴ１１１のゲート電圧に入力電圧Ｖｉｎを入力するのではなく、固定電位Ｖ0を入力する。固定電位Ｖ0を入力して基準電流Ｉｒｅｆを流すことによって画素内にＶｉｎが入力されている時間を短くすることができ、画素に高速に書き込むことができる。
このため、たとえば３回書き込み方式のように１Ｈを数分割して画素に書き込むといった駆動方式にも対応することができるようになる。
第３実施形態
図１４は、本第３の実施形態に係る画素回路を採用した有機ＥＬ表示装置の構成を示すブロック図である。
図１５は、図１４の有機ＥＬ表示装置において本第３の実施形態に係る画素回路の具体的な構成を示す回路図である。また、図１６は、図１５の回路のタイミングチャートである。
本第３の実施形態が第１の実施形態と異なる点は、キャパシタＣ１１２の第１電極と第２のノードＮＤ１１２とを接続する電気的接続手段を、両者間を選択的に接続するスイッチ１１８により構成する代わり、電気配線により直接接続するようにしたことにある。
その結果、第３のドライブスキャナ１０７と駆動線ＤＳＬ１２１が不要となっている。
その他の構成は、上述した第２の実施形態と同様である。
本第３の実施形態によれば、上述した第１の実施形態の効果に加えて、画素回路内の素子数を低減することができ、回路構成を簡単化できる利点がある。
第４実施形態
図１７は、本第４の実施形態に係る画素回路の具体的な構成を示す回路図である。また、図１８は、図１７の回路のタイミングチャートである。
本第４の実施形態が上述した第３の実施形態と異なる点は、第４のスイッチとしてのＴＦＴ１１５が接続される所定の電位線をデータ線ＤＴＬと共用せずに、別に設けたことある。
その他の構成は第１の実施形態と同様であり、ここでは、構成および機能に関する詳細な説明は省略する。
本第４の実施形態では、ドライバトランジスタとしてのＴＦＴ１１１のソースに基準電流Ｉｒｅｆを流す際にＴＦＴ１１１のゲート電圧に入力電圧Ｖｉｎを入力するのではなく、固定電位Ｖ0を入力する。固定電位Ｖ0を入力して基準電流Ｉｒｅｆを流すことによって画素内にＶｉｎが入力されている時間を短くすることができ、画素に高速に書き込むことができる。
このため、たとえば３回書き込み方式のように１Ｈを数分割して画素に書き込むといった駆動方式にも対応することができるようになる。
第５実施形態および第６実施形態
図１９は、本第５の実施形態に係る画素回路の具体的な構成を示す回路図である。また、図２０は、本第６の実施形態に係る画素回路の具体的な構成を示す回路図である。
本第５の実施形態が上述した第１の実施形態と異なる点は、第１のノードＮＤ１１１と発光素子１１９のアノードとの間に第８のスイッチとしてのＴＦＴ１２０を挿入し、かつ、第１のノードＮＤ１１１とデータ線ＤＴＬ１０１を第９のスイッチとしてのＴＦＴ１２１により接続し、ＴＦＴ１１４のソースを固定電位Ｖ０に接続したことにある。
そして、ＴＦＴ１２０のゲートが第７のドライブスキャナ（ＤＳＣＮ７）１２２により駆動される駆動線ＤＳＬ１６１（〜１６ｍ）に接続され、ＴＦＴ１２１のゲートが第８のドライブスキャナ（ＤＳＣＮ８）１２３により駆動される駆動線ＤＳＬ１７１（〜１７ｍ）に接続されている。
また、第６の実施形態と第５の実施形態が異なる点は、ＴＦＴ１２１が第１のノードＮＤ１１１をデータ線ＤＴＬ１０１と選択的に接続する代わりに、第１のノードＮＤ１１１を第４のノードＮＤ１１４と選択的に接続するようにしたことにある。
第５および第６の実施形態は基本的には、同様に動作する。
図２１および図２２の（Ａ）〜（Ｋ）にその動作例のタイミングチャートを示す。
なお、図２１，図２２の（Ａ）は画素配列の第１行目の駆動線ＤＳＬ１３１に印加される駆動信号ｄｓ〔４〕を、（Ｂ）は画素配列の第１行目の操作線ＷＳＬ１０１に印加される走査信号ｗｓ〔１〕を、（Ｃ）は画素配列の第１行目の駆動線ＤＳＬ１２１に印加される駆動信号ｄｓ〔３〕を、（Ｄ）は画素配列の第１行目の駆動線ＤＳＬ１４１に印加される駆動信号ｄｓ〔５〕を、（Ｅ）は画素配列の第１行目の駆動線ＤＳＬ１１１に印加される駆動信号ｄｓ〔２〕を、（Ｆ）は画素配列の第１行目の駆動線ＤＳＬ１０１に印加される駆動信号ｄｓ〔１〕を、（Ｇ）は画素配列の第１行目の駆動線ＤＳＬ１６１に印加される駆動信号ｄｓ〔７〕を、（Ｈ）は画素配列の第１行目の駆動線ＤＳＬ１４１に印加される駆動信号ｄｓ〔６〕を、（Ｉ）は画素配列の第１行目の駆動線ＤＳＬ１７１に印加される駆動信号ｄｓ〔８〕を、（Ｊ）はドライブトランジスタとしてのＴＦＴ１１１のゲート電位Ｖｇ111 を、図３（Ｋ）は第１のノードＮＤ１１１の電位ＶND111 をそれぞれ示している。
以下に、図１９の回路の動作を図２３〜図２６の（Ａ），（Ｂ）に関連付けて説明する。
まず、通常のＥＬ発光素子１１９の発光状態は図２３（Ａ）に示すように、ＴＦＴ１１２とＴＦＴ１２０がオンした状態である。
次に、ＥＬ発光素子１１９の非発光期間において、図２３（Ｂ）に示すように、ＴＦＴ１１２をオンしたままでＴＦＴ１２０をオフする
このとき、ＥＬ発光素子１１９には電流が供給されなくなり、発光しなくなる。
次に、図２４（Ａ）に示すように、ＴＦ１１５、ＴＦＴ１１８、ＴＦＴ１１３、およびＴＦＴ１１７をオンして駆動トランジスタであるＴＦＴ１１１のゲートに入力電圧（Ｖin）を入力し、電流源から電流Ｉrefを流すことによって、駆動トランジスタのゲートソース間電圧VgsをキャパシタＣ１１１，Ｃ１１２に充電する。このとき、ＴＦＴ１１４は飽和領域で動作するので、Vgsは式３で示すようにμ、Ｖｔｈを含んだ項となる。
（数３）
Vgs=Vth+[2I/(μ(W/L)Cox]1/2 …（３）
キャパシタＣ１１１，Ｃ１１２にＶgsが充電された後にＴＦＴ１１３，ＴＦＴ１１２オフする。これによってキャパシタＣ１１１，Ｃ１１２に充電されている電圧をＶgsに確定させる。
その後、図２４（Ｂ）に示すように、ＴＦＴ１１７をオフして電流の供給を止めることでＴＦＴ１１１のソース電位はＶin-Ｖthまで上昇する。
さらに、図２５（Ａ）に示すように、ＴＦＴ１１５をオフしてＴＦＴ１１６とＴＦＴ１２１をオンする。
ＴＦＴ１１６とＴＦＴ１２１をオンすることでＶinをキャパシタＣ１１１，Ｃ１１２を通して駆動トランジスタであるＴＦＴ１１１のゲートに電圧ΔＶをカップリングさせる。このカップリング量ΔＶは図中Ａ点、Ｂ点の電圧変化量（Ｖgs）とキャパシタＣ１１１，Ｃ１１２の容量Ｃ１，Ｃ２の和、ＴＦＴ１１１の寄生容量Ｃ３の比によって決まり（式４）、Ｃ３に比べてＣ１、Ｃ２の和を大きくすれば変化量のほぼ全てがＴＦＴ１１１のゲートにカップリングされ、ＴＦＴ１１１のゲート電位はＶin+Ｖgsとなる。
（数４）
ΔＶ＝ΔＶ1 ＋ΔＶ2 ＝｛（Ｃ１＋Ｃ２）／（Ｃ１＋Ｃ２＋Ｃ３）｝・Ｖgs
…（４）
書き込みが終了した後に、図２５（Ｂ）に示すように、ＴＦＴ１２１をオフしてＴＦＴ１１４をオンする。
ＴＦＴ１１４はＶ0という固定電位に接続されており、オンすることによってノードＮＤ１１２の電圧変化量（Ｖ0-Ｖin）をキャパシタＣ１１１を通してＴＦＴ１１のゲートに再びカップリングさせる。このカップリング量ΔＶ3はノードＮＤ１１２の電圧変化量とＣ１とＣ3の和とＣ２との比によって決まる（式５）。この比をαとすると、ＴＦＴ１１１のゲート電位は（1-α）Ｖin+Ｖgs+αＶ0となり、キャパシタＣ１１１に保持されている電圧はＶgsから（1-α）（Ｖin-V0）だけ増加する。
（数５）
ΔＶ＝｛Ｃ１／（Ｃ１＋Ｃ２＋Ｃ３）｝・（Ｖ0 −Ｖin）＝α …（５）
その後、図２６（Ａ）に示すように、ＴＦＴ１１６，ＴＦＴ１１８をオフして、ＴＦＴ１１２，ＴＦＴ１２０をオン、ＴＦＴ１１４をオフする。これによってＴＦＴ１１１のソース電位は一旦Ｖ0レベルになり、その後ＥＬ発光素子１１９に電流が流れ始める。ＴＦＴ１１１のソース電位は変動するにも関わらず、ゲートソース間にはキャパシタＣ１１１があり、キャパシタＣ１１１の容量Ｃ１を寄生容量Ｃ３よりも大きくすることでゲートソース電位は常に一定値に保たれる。
このとき、ＴＦＴ１１１は飽和領域で駆動するので、ＴＦＴ１１１に流れる電流値Idsは式１で示された値となり、それはゲートソース間電圧で決定される。このIdsはＥＬ発光素子１１９にも同様に流れ、ＥＬ発光素子１１９は発光する。
素子の等価回路は図２６（Ｂ）に示すようになっているため、ＴＦＴ１１１のソース電圧はＥＬ発光素子１１９に電流Idsが流れるゲート電位まで上昇する。この電位上昇に伴い、キャパシタＣ１１１を介してＴＦＴ１１１のゲート電位も同様に上昇する。これにより、前述した通りＴＦＴ１１１のゲートソース電位は一定に保たれることなり、ＥＬ発光素子１１９が経時劣化してＴＦＴ１１１のソース電位が変化してもゲートソース間電圧は一定のままでＥＬ発光素子１１９に流れる電流値は変化することはない。
ここで、キャパシタＣ１１１，Ｃ１１２の容量Ｃ１、Ｃ２について考える。
まずＣ１とＣ２の和は、Ｃ1+Ｃ2≫Ｃ3としなくてはならない。Ｃ３に比べ非常に大きくすることでノードＮＤ１１１、ＮＤ１１２の電位変化量の全てをＴＦＴ１１１のゲートにカップリングさせることができる。
このとき、ＴＦＴ１１１に流れる電流値は式１で示される値となり、図２７のようにＴＦＴ１１１のゲートソース間電圧はIrefを流す電圧からα（Ｖ0−Ｖin）という一定値だけ大きくなり、移動度が異なる画素ＡとＢにおいても、Ｉdsのバラツキを小さく抑えることができるので、ユニフォーミティのバラツキも抑えることができる。
しかし、Ｃ1+Ｃ2を小さくしてしまうと、ノードＮＤ１１１、ＮＤ１１２の電圧変化量は全てカップリングされず、ゲインをもってしまう。このゲインをβとすると、ＴＦＴ１１１に流れる電流量は式６で表され、Ｔ10のゲートソース間電圧はIrefを流す電圧からＶin+（β-1）Ｖgsという値だけ大きくなるのだが、Ｖgsは画素ごとに異なる値であるために、Ｉdsのバラツキを小さく抑えることができなくなる（図２８）。これより、Ｃ1+Ｃ2はＣ3に比べ大きくとらなければならない。
（数６）
ΔＶ＝｛Ｃ１／（Ｃ１＋Ｃ２＋Ｃ３）｝・Ｖgs …（６）
次にＣ１の大きさについて考える。
Ｃ１はＴＦＴ１１１の寄生容量Ｃ３に比べて非常に大きくなければならない。もしＣ１がＣ３と同じレベルならば、ＴＦＴ１１４のソース電位の変動がキャパシタＣ１１１を通じてＴＦＴ１１４のゲートにカップリングされてしまい、キャパシタＣ１１１に保持されている電圧が変動してしまう。このため、ＴＦＴ１１１は一定量の電流を流すことができなくなり、画素ごとにバラツキが生じてしまう。これより、Ｃ１はＴＦＴ１１１の寄生容量Ｃ3に比べて非常に大きくとらなければならない。
さらに、Ｃ２について考える。Ｃ２≫Ｃ１であるとすると、ＴＦＴ１１４をオンしてＶ0-Ｖinという電圧変化をキャパシタＣ１１１を通してＴＦＴ１１１のゲートにカップリングさせる際に、キャパシタＣ１１１に保持されている電位差はＩrefをＴＦＴ１１１に流して保持されたＶgsという電位からＶin-Ｖ0という一定値だけ増加するので、移動度が異なる画素ＡとＢにおいても、Ｉdsのバラツキを小さく抑えることができ、ユニフォーミティのバラツキも抑えることができる。
しかしながら、Ｃ２≫Ｃ１とすると、Ｉdsのバラツキを小さく抑えることができず、ユニフォーミティのバラツキも抑えることができない。
次に、Ｃ２≪Ｃ１とするとＴＦＴ１１４をオンした際に、Ｖ0-Ｖinという電圧変化が全てキャパシタＣ１１１を通してＴＦＴ１１１のゲートにカップリングされてしまうので、キャパシタＣ１１１に保持されている電圧はＶgsから全く変化しない。これより、ＥＬ発光素子１１９には入力電圧に関わらずＩrefという一定電流しか流すことができないので画素はラスター表示しかできない。
以上より、Ｃ１とＣ２の大きさは同レベルに設定し、ＴＦＴ１１４をオンすることによるカップリングにおいて一定のゲインを持たせる必要がある。
ここで前述のようにＣ３はＴＦＴ１１４の寄生容量であり、その大きさは数10〜数100ｆＦのオーダーであるが、Ｃ1、Ｃ2、Ｃ3の関係は、Ｃ２≫Ｃ3、Ｃ１≫Ｃ3であり、且つＣ1とＣ2は同レベルでなければならないのでＣ1、Ｃ2はそれぞれ数100ｆＦ〜数ｐＦという大きさでよい。これより、画素内という限られた大きさの中に容量を容易に設定することができ、従来の問題点であった画素ごとに電流値がばらついてしまい画素ムラとなってしまうという問題点も克服することができる。
第７実施形態および第８実施形態
図２９は、本第７の実施形態に係る画素回路の具体的な構成を示す回路図である。図３０は、本第８の実施形態に係る画素回路の具体的な構成を示す回路図である。
本第７の実施形態が上述した第５の実施形態と異なる点は、第４のスイッチとしてのＴＦＴ１１５が接続される所定の電位線をデータ線ＤＴＬと共用せずに、別に設けたことある。
同様に、本第８の実施形態が上述した第６の実施形態と異なる点は、第４のスイッチとしてのＴＦＴ１１５が接続される所定の電位線をデータ線ＤＴＬと共用せずに、別に設けたことある。
その他の構成は第５および第６の実施形骸と同様であり、ここでは、構成および機能に関する詳細な説明は省略する。
第７および第８の実施形態は基本的には、同様に動作する。
図３１および図３２の（Ａ）〜（Ｋ）にその動作例のタイミングチャートを示す。
本第４の実施形態では、ドライバトランジスタとしてのＴＦＴ１１１のソースに基準電流Ｉｒｅｆを流す際にＴＦＴ１１１のゲート電圧に入力電圧Ｖｉｎを入力するのではなく、固定電位Ｖ0を入力する。固定電位Ｖ0を入力して基準電流Ｉｒｅｆを流すことによって画素内にＶｉｎが入力されている時間を短くすることができ、画素に高速に書き込むことができる。
このため、たとえば３回書き込み方式のように１Ｈを数分割して画素に書き込むといった駆動方式にも対応することができるようになる。
第９実施形態および第１０実施形態
図３３は、本第９の実施形態に係る画素回路の具体的な構成を示す回路図である。図３４は、本第１０の実施形態に係る画素回路の具体的な構成を示す回路図である。
本第９の実施形態が第５の実施形態と異なる点は、キャパシタＣ１１２の第１電極と第２のノードＮＤ１１２とを接続する電気的接続手段を、両者間を選択的に接続するスイッチ１１８により構成する代わり、電気配線により直接接続するようにしたことにある。
本第１０の実施形態が第６の実施形態と異なる点は、キャパシタＣ１１２の第１電極と第２のノードＮＤ１１２とを接続する電気的接続手段を、両者間を選択的に接続するスイッチ１１８により構成する代わり、電気配線により直接接続するようにしたことにある。
その結果、第３のドライブスキャナ１０７と駆動線ＤＳＬ１２１が不要となっている。
その他の構成は、上述した第５および第６の実施形態と同様である。
第９および第１０の実施形態は基本的には、同様に動作する。
図３５および図３６の（Ａ）〜（Ｊ）にその動作例のタイミングチャートを示す。
本第９および第１０の実施形態によれば、上述した第５および第６の実施形態の効果に加えて、画素回路内の素子数を低減することができ、回路構成を簡単化できる利点がある。
第１１実施形態および第１２実施形態
図３７は、本第１１の実施形態に係る画素回路の具体的な構成を示す回路図である。図３８は、本第１２の実施形態に係る画素回路の具体的な構成を示す回路図である。
本第１１の実施形態が第７の実施形態と異なる点は、キャパシタＣ１１２の第１電極と第２のノードＮＤ１１２とを接続する電気的接続手段を、両者間を選択的に接続するスイッチ１１８により構成する代わり、電気配線により直接接続するようにしたことにある。
本第１２の実施形態が第８の実施形態と異なる点は、キャパシタＣ１１２の第１電極と第２のノードＮＤ１１２とを接続する電気的接続手段を、両者間を選択的に接続するスイッチ１１８により構成する代わり、電気配線により直接接続するようにしたことにある。
その結果、第３のドライブスキャナ１０７と駆動線ＤＳＬ１２１が不要となっている。
その他の構成は、上述した第７および第８の実施形態と同様である。
その他の構成は、上述した第７および第８の実施形態と同様である。
第１１および第１２の実施形態は基本的には、同様に動作する。
図３９および図４０の（Ａ）〜（Ｊ）にその動作例のタイミングチャートを示す。
本第１１および第１２の実施形態によれば、上述した第７および第８の実施形態の効果に加えて、画素回路内の素子数を低減することができ、回路構成を簡単化できる利点がある。
第１の実施形態に係る画素回路を採用した有機ＥＬ表示装置の構成を示すブロック図である。 図１の有機ＥＬ表示装置において第１の実施形態に係る画素回路の具体的な構成を示す回路図である。 図２の回路の駆動方法を説明するためのタイミングチャートである。 図２の回路の駆動方法に係る動作を説明するための図である。 図２の回路の駆動方法に係る動作を説明するための図である。 図２の回路の駆動方法に係る動作を説明するための図である。 図２の回路の駆動方法に係る動作を説明するための図である。 基準電流を駆動トランジスタのソースに供給する理由を説明するための図である。 基準電流を駆動トランジスタのソースに供給する理由を説明するための図である。 基準電流を駆動トランジスタのソースに供給する理由を説明するための図である。 基準電流を駆動トランジスタのソースに供給する理由を説明するための図である。 第２の実施形態に係る画素回路の具体的な構成を示す回路図である。 図１２の回路の駆動方法を説明するためのタイミングチャートである。 第３の実施形態に係る画素回路を採用した有機ＥＬ表示装置の構成を示すブロック図である。 図１４の有機ＥＬ表示装置において第３の実施形態に係る画素回路の具体的な構成を示す回路図である。 図１５の回路の駆動方法を説明するためのタイミングチャートである。 第４の実施形態に係る画素回路の具体的な構成を示す回路図である。 図１７の回路の駆動方法を説明するためのタイミングチャートである。 第５の実施形態に係る画素回路の具体的な構成を示す回路図である。 第６の実施形態に係る画素回路の具体的な構成を示す回路図である。 図１９の回路のタイミングチャートである。 図２０の回路のタイミングチャートである。 図１９の回路の動作を説明するための図である。 図１９回路の動作を説明するための図である。 図１９の回路の動作を説明するための図である。 図１９の回路の動作を説明するための図である。 図１９の回路で基準電流を駆動トランジスタのソースに供給する理由を説明するための図である。 図１９の回路で基準電流を駆動トランジスタのソースに供給する理由を説明するための図である。 第７の実施形態に係る画素回路の具体的な構成を示す回路図である。 第８の実施形態に係る画素回路の具体的な構成を示す回路図である。 図２９の回路のタイミングチャートである。 図３０の回路のタイミングチャートである。 第９の実施形態に係る画素回路の具体的な構成を示す回路図である。 第１０の実施形態に係る画素回路の具体的な構成を示す回路図である。 図３３の回路のタイミングチャートである。 図３４の回路のタイミングチャートである。 第１１の実施形態に係る画素回路の具体的な構成を示す回路図である。 第１２の実施形態に係る画素回路の具体的な構成を示す回路図である。 図３７の回路のタイミングチャートである。 図３８の回路のタイミングチャートである。 一般的な有機ＥＬ表示装置の構成を示すブロック図である。 図４１の画素回路の一構成例を示す回路図である。 有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性の経時変化を示す図である。 図４２の回路のｐチャネルＴＦＴをｎチャネルＴＦＴに置き換えた画素回路を示す回路図である。 初期状態におけるドライブトランジスタとしてのＴＦＴとＥＬ素子の動作点を示す図である。 経時変化後のドライブトランジスタとしてのＴＦＴとＥＬ素子の動作点を示す図である。 ドライブトランジスタとしてのｎチャネルＴＦＴのソースを接地電位に接続した画素回路を示す回路図である。
符号の説明
１００，１００Ａ〜１００Ｊ…表示装置、１０１…画素回路（ＰＸＬＣ）、１０２…画素アレイ部、１０３…水平セレクタ（ＨＳＥＬ）、１０４…ライトスキャナ（ＷＳＣＮ）、１０５…第１のドライブスキャナ（ＤＳＣＮ１）、１０６…第２のドライブスキャナ（ＤＳＣＮ２）、１０７…第３のドライブスキャナ（ＤＳＣＮ３）、１０８…第４のドライブスキャナ（ＤＳＣＮ４）、１０９…第５のドライブスキャナ（ＤＳＣＮ５）、１１０…第６のドライブスキャナ（ＤＳＣＮ６）、ＤＴＬ１０１〜ＤＴＬ１０ｎ…データ線、ＷＳＬ１０１〜ＷＳＬ１０ｍ…走査線、ＤＳＬ１０１〜ＤＳＬ１０ｍ，ＤＳＬ１１１〜ＤＳＬ１１ｍ，ＤＳＬ１２１〜ＤＳＬ１２ｍ，ＤＳＬ１３１〜ＤＳＬ１３ｍ，ＤＳＬ１４１〜ＤＳＬ１４ｍ，ＤＳＬ１５１〜ＤＳＬ１５ｍ，ＤＳＬ１６１〜ＤＳＬ１６ｍ…駆動線、１１１…ドライブ（駆動）トランジスタとしてのＴＦＴ、１１２…第１のスイッチとしてのＴＦＴ，１１３…第２のスイッチとしてのＴＦＴ、１１４…第３のスイッチとしてのＴＦＴ，１１５…第４のスイッチとしてのＴＦＴ，１１６…第５のスイッチとしてのＴＦＴ、１１７…第６のスイッチとしてのＴＦＴ、１１８…第７のスイッチとしてのＴＦＴ、１１９…発光素子、１２０…第７または第８のスイッチとしてのＴＦＴ、１２１…第８または第９のスイッチとしてのＴＦＴ、ＮＤ１１１…第１のノード、ＮＤ１１２…第２のノード、ＮＤ１１３…第３のノード、ＮＤ１１４…第４のノード。

Claims (13)

  1. 流れる電流によって輝度が変化する電気光学素子を駆動する画素回路であって、
    輝度情報に応じたデータ信号が供給されるデータ線と、
    第１、第２、第３、および第４のノードと、
    第１および第２の基準電位と、
    所定の基準電流を供給する基準電流供給手段と、
    上記第１のノードと上記第２のノードとの間に接続された画素容量素子と、
    第１端子と第２端子間で電流供給ラインを形成し、上記第２のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する駆動トランジスタと、
    上記第１のノードと上記第３のノードとの間に接続された第１のスイッチと、
    上記第３のノードと上記第４のノードとの間に接続された第２のスイッチと、
    上記第１のノードと固定電位との間に接続された第３のスイッチと、
    上記第２のノードと所定の電位線との間に接続された第４のスイッチと、
    上記データ線と上記第４のノードとの間に接続された第５のスイッチと、
    上記第３のノードと上記基準電流供給手段との間に接続された第６のスイッチと、
    上記第４のノードに接続された結合容量素子と、
    上記結合容量素子と上記第２のノードとの間に接続された電気的接続手段と、を有し、
    上記第１の基準電位と上記第３のノードとの間に上記駆動トランジスタの電流供給ラインが接続され、上記第１のノードと上記第２の基準電位との間に上記電気光学素子が接続されている
    画素回路。
  2. 上記電気的接続手段は、上記第２のノードと上記結合容量素子とを直接接続する配線を含む
    請求項１記載の画素回路。
  3. 上記電気的接続手段は、上記第２のノードと上記結合容量素子とを選択的に接続する第７のスイッチを含む
    請求項１記載の画素回路。
  4. 上記第１のノードと上記電気光学素子との間に接続された第７のスイッチと、
    上記第１のノードと上記データ線との間に接続された第８のスイッチと、を含む
    請求項１記載の画素回路。
  5. 上記第１のノードと上記電気光学素子との間に接続された第７のスイッチと、
    上記第１のノードと上記第４のノードとの間に接続された第８のスイッチと、を含む
    請求項１記載の画素回路。
  6. 上記第１のノードと上記電気光学素子との間に接続された第８のスイッチと、
    上記第１のノードと上記データ線との間に接続された第９のスイッチと、を含む
    請求項３記載の画素回路。
  7. 上記第１のノードと上記電気光学素子との間に接続された第８のスイッチと、
    上記第１のノードと上記第４のノードとの間に接続された第９のスイッチと、を含む
    請求項３記載の画素回路。
  8. 上記所定の電位線は、上記データ線と共用されている
    請求項１記載の画素回路。
  9. 上記駆動トランジスタが電界効果トランジスタであり、ソースが上記第３のノードに接続され、ドレインが上記第１の基準電位に接続されている
    請求項１記載の画素回路。
  10. 上記電気光学素子を駆動する場合、
    第１ステージとして、上記第１、第２、第４、第５および第６のスイッチが非導通状態に保持された状態で、上記第３のスイッチが導通状態に保持されて、上記第１のノードが固定電位に接続され、
    第２ステージとして、上記第２、第４、および上記第６のスイッチが導通状態に保持されて、所定電位を上記第２のノードに入力させ、基準電流を上記第３のノードに流し、画素容量素子に所定電位を充電し、
    第３ステージとして、上記第２および第６のスイッチが非導通状態に保持され、さらに第４のスイッチが非導通状態に保持され、上記第５のスイッチが導通状態に保持されて上記データ線を伝播されるデータが上記第２のノードに入力された後、上記第５のスイッチが非導通状態に保持され、
    第４ステージとして、上記第１のスイッチが導通状態に保持され、上記第３のスイッチが非導通状態に保持される
    請求項２記載の画素回路。
  11. 上記電気光学素子を駆動する場合、
    第１ステージとして、上記第１、第２、第４、第５、第６、および第７のスイッチが非導通状態に保持された状態で、上記第３のスイッチが導通状態に保持されて、上記第１のノードが固定電位に接続され、
    第２ステージとして、上記第２、第４、第６、および第７のスイッチが導通状態に保持されて、上記データ線を伝播されるデータ電位を上記第２のノードに入力させ、基準電流を上記第３のノードに流し、画素容量素子に所定電位を充電し、
    第３ステージとして、上記第２および第６のスイッチが非導通状態に保持され、さらに第４のスイッチが非導通状態に保持され、上記第５のスイッチが導通状態に保持されて上記データ線を伝播されるデータが上記第第４のノードを介して第２のノードに入力された後、上記第５および第７のスイッチが非導通状態に保持され、
    第４ステージとして、上記第１のスイッチが導通状態に保持され、上記第３のスイッチが非導通状態に保持される
    請求項３記載の画素回路。
  12. マトリクス状に複数配列された画素回路と、
    上記画素回路のマトリクス配列に対して列毎に配線され、輝度情報に応じたデータ信号が供給されるデータ線と、
    第１および第２の基準電位と、を有し、
    所定の基準電流を供給する基準電流供給手段と、
    上記画素回路は、
    流れる電流によって輝度が変化する電気光学素子と、
    第１、第２、第３、および第４のノードと、
    上記第１のノードと上記第２のノードとの間に接続された画素容量素子と、
    第１端子と第２端子間で電流供給ラインを形成し、上記第２のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する駆動トランジスタと、
    上記第１のノードと上記第３のノードとの間に接続された第１のスイッチと、
    上記第３のノードと上記第４のノードとの間に接続された第２のスイッチと、
    上記第１のノードと固定電位との間に接続された第３のスイッチと、
    上記第２のノードと所定の電位線との間に接続された第４のスイッチと、
    上記データ線と上記第４のノードとの間に接続された第５のスイッチと、
    上記第３のノードと上記基準電流供給手段との間に接続された第６のスイッチと、
    上記第４のノードに接続された結合容量素子と、
    上記結合容量素子と上記第２のノードとの間に接続された電気的接続手段と、を有し、
    上記第１の基準電位と上記第３のノードとの間に上記駆動トランジスタの電流供給ラインが接続され、上記第１のノードと上記第２の基準電位との間に上記電気光学素子が接続されている
    表示装置。
  13. 流れる電流によって輝度が変化する電気光学素子と、
    輝度情報に応じたデータ信号が供給されるデータ線と、
    第１、第２、第３、および第４のノードと、
    第１および第２の基準電位と、
    所定の基準電流を供給する基準電流供給手段と、
    上記第１のノードと上記第２のノードとの間に接続された画素容量素子と、
    第１端子と第２端子間で電流供給ラインを形成し、上記第２のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する駆動トランジスタと、
    上記第１のノードと上記第３のノードとの間に接続された第１のスイッチと、
    上記第３のノードと上記第４のノードとの間に接続された第２のスイッチと、
    上記第１のノードと固定電位との間に接続された第３のスイッチと、
    上記第２のノードと所定の電位線との間に接続された第４のスイッチと、
    上記データ線と上記第４のノードとの間に接続された第５のスイッチと、
    上記第３のノードと上記基準電流供給手段との間に接続された第６のスイッチと、
    上記第４のノードに接続された結合容量素子と、
    上記結合容量素子と上記第２のノードとの間に接続された電気的接続手段と、を有し、
    上記第１の基準電位と上記第３のノードとの間に上記駆動トランジスタの電流供給ラインが接続され、上記第１のノードと上記第２の基準電位との間に上記電気光学素子が接続されている画素回路の駆動方法であって、
    上記第１、第２、第４、第５および第６のスイッチが非導通状態に保持した状態で、上記第３のスイッチを導通状態に保持させて、上記第１のノードを固定電位に接続し、
    上記第２、第４、および上記第６のスイッチを導通状態に保持して、所定電位を上記第２のノードに入力させ、基準電流を上記第３のノードに流し、画素容量素子に所定電位を充電し、
    上記第２および第６のスイッチを非導通状態に保持し、さらに第４のスイッチを非導通状態に保持し、上記第５のスイッチを導通状態に保持し上記データ線を伝播されるデータを上記第２のノードに入力させた後、上記第５のスイッチを非導通状態に保持し、
    上記第１のスイッチを導通状態に保持し、上記第３のスイッチを非導通状態に保持する
    画素回路の駆動方法。
JP2003380171A 2003-11-10 2003-11-10 画素回路、表示装置、および画素回路の駆動方法 Expired - Fee Related JP4131227B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003380171A JP4131227B2 (ja) 2003-11-10 2003-11-10 画素回路、表示装置、および画素回路の駆動方法
PCT/JP2004/016640 WO2005045797A1 (ja) 2003-11-10 2004-11-10 画素回路、表示装置、および画素回路の駆動方法
TW093134357A TWI244633B (en) 2003-11-10 2004-11-10 Pixel circuit, display apparatus, and method for driving pixel circuit
CNB2004800329992A CN100416639C (zh) 2003-11-10 2004-11-10 像素电路、显示设备和用于驱动像素电路的方法
US10/578,002 US7355572B2 (en) 2003-11-10 2004-11-10 Pixel circuit, display device, and method of driving pixel circuit
KR1020067008943A KR101065950B1 (ko) 2003-11-10 2004-11-10 화소 회로, 표시 장치, 및 화소 회로의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003380171A JP4131227B2 (ja) 2003-11-10 2003-11-10 画素回路、表示装置、および画素回路の駆動方法

Publications (3)

Publication Number Publication Date
JP2005141163A JP2005141163A (ja) 2005-06-02
JP2005141163A5 JP2005141163A5 (ja) 2005-08-11
JP4131227B2 true JP4131227B2 (ja) 2008-08-13

Family

ID=34567224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003380171A Expired - Fee Related JP4131227B2 (ja) 2003-11-10 2003-11-10 画素回路、表示装置、および画素回路の駆動方法

Country Status (6)

Country Link
US (1) US7355572B2 (ja)
JP (1) JP4131227B2 (ja)
KR (1) KR101065950B1 (ja)
CN (1) CN100416639C (ja)
TW (1) TWI244633B (ja)
WO (1) WO2005045797A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8436793B2 (en) 2009-04-01 2013-05-07 Seiko Epson Corporation Light emitting apparatus, electronic equipment and method of driving pixel circuit

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5044883B2 (ja) * 2004-03-31 2012-10-10 日本電気株式会社 表示装置、電気回路の駆動方法、及び表示装置の駆動方法
KR101080350B1 (ko) * 2004-04-07 2011-11-04 삼성전자주식회사 표시 장치 및 그 구동 방법
KR100590068B1 (ko) * 2004-07-28 2006-06-14 삼성에스디아이 주식회사 발광 표시 장치와, 그 표시 패널 및 화소 회로
JP2006285116A (ja) 2005-04-05 2006-10-19 Eastman Kodak Co 駆動回路
TWI449009B (zh) * 2005-12-02 2014-08-11 Semiconductor Energy Lab 顯示裝置和使用該顯示裝置的電子裝置
JP5124985B2 (ja) * 2006-05-23 2013-01-23 ソニー株式会社 画像表示装置
US8654045B2 (en) * 2006-07-31 2014-02-18 Sony Corporation Display and method for manufacturing display
KR100805596B1 (ko) * 2006-08-24 2008-02-20 삼성에스디아이 주식회사 유기전계발광 표시장치
JP2008134346A (ja) * 2006-11-27 2008-06-12 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置
JP2008203478A (ja) * 2007-02-20 2008-09-04 Sony Corp 表示装置とその駆動方法
JP4470960B2 (ja) 2007-05-21 2010-06-02 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP4479755B2 (ja) * 2007-07-03 2010-06-09 ソニー株式会社 有機エレクトロルミネッセンス素子、及び、有機エレクトロルミネッセンス表示装置
JP2009031620A (ja) * 2007-07-30 2009-02-12 Sony Corp 表示装置及び表示装置の駆動方法
JP2010008987A (ja) * 2008-06-30 2010-01-14 Canon Inc 駆動回路
KR101525807B1 (ko) 2009-02-05 2015-06-05 삼성디스플레이 주식회사 표시 장치및 그 구동 방법
RU2510535C2 (ru) * 2009-09-07 2014-03-27 Шарп Кабусики Кайся Пиксельная схема и устройство отображения
KR101058111B1 (ko) * 2009-09-22 2011-08-24 삼성모바일디스플레이주식회사 디스플레이 패널의 화소 회로, 그 구동방법, 및 이를 포함하는 유기 발광 표시 장치
KR101030002B1 (ko) * 2009-10-08 2011-04-20 삼성모바일디스플레이주식회사 화소 회로 및 이를 이용한 유기전계발광 표시 장치
TWI413040B (zh) * 2009-12-10 2013-10-21 Au Optronics Corp 畫素陣列
KR101117733B1 (ko) * 2010-01-21 2012-02-24 삼성모바일디스플레이주식회사 화소 회로, 이를 이용한 표시 장치 및 표시 장치 구동 방법
JP2011170616A (ja) * 2010-02-18 2011-09-01 On Semiconductor Trading Ltd 静電容量型タッチセンサ
CN102270425B (zh) * 2010-06-01 2013-07-03 北京大学深圳研究生院 一种像素电路及显示设备
US8743027B2 (en) * 2011-08-30 2014-06-03 E Ink Holdings Inc. OLED driving circuit and method of the same used in display panel
JP6228753B2 (ja) * 2012-06-01 2017-11-08 株式会社半導体エネルギー研究所 半導体装置、表示装置、表示モジュール、及び電子機器
US9633599B2 (en) * 2012-07-31 2017-04-25 Sharp Kabushiki Kaisha Pixel circuit, display device including the same and driving method of the display device
US9401112B2 (en) 2012-07-31 2016-07-26 Sharp Kabushiki Kaisha Display device and method of driving the same
US9648263B2 (en) * 2012-11-28 2017-05-09 Infineon Technologies Ag Charge conservation in pixels
JP6157178B2 (ja) * 2013-04-01 2017-07-05 ソニーセミコンダクタソリューションズ株式会社 表示装置
CN103996379B (zh) * 2014-06-16 2016-05-04 深圳市华星光电技术有限公司 有机发光二极管的像素驱动电路及像素驱动方法
CN104537997B (zh) * 2015-01-04 2017-09-22 京东方科技集团股份有限公司 一种像素电路及其驱动方法和显示装置
JP6733361B2 (ja) * 2016-06-28 2020-07-29 セイコーエプソン株式会社 表示装置及び電子機器
JP6732822B2 (ja) * 2018-02-22 2020-07-29 株式会社Ｊｏｌｅｄ 画素回路および表示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684365A (en) 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
KR100559078B1 (ko) * 1997-04-23 2006-03-13 트랜스퍼시픽 아이피 리미티드 능동 매트릭스 발광 다이오드 화소 구조물 및 이를 동작시키는 방법
US7012597B2 (en) * 2001-08-02 2006-03-14 Seiko Epson Corporation Supply of a programming current to a pixel
JP4075505B2 (ja) * 2001-09-10 2008-04-16 セイコーエプソン株式会社 電子回路、電子装置、及び電子機器
JP4230744B2 (ja) * 2001-09-29 2009-02-25 東芝松下ディスプレイテクノロジー株式会社 表示装置
JP2003195809A (ja) * 2001-12-28 2003-07-09 Matsushita Electric Ind Co Ltd Ｅｌ表示装置とその駆動方法および情報表示装置
GB2384100B (en) * 2002-01-09 2005-10-26 Seiko Epson Corp An electronic circuit for controlling the current supply to an element
JP2003216019A (ja) 2002-01-18 2003-07-30 Katsuhiro Hidaka ギター運指練習機
EP1331627B1 (en) * 2002-01-24 2012-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving the semiconductor device
JP2003216109A (ja) * 2002-01-28 2003-07-30 Sanyo Electric Co Ltd 表示装置およびその表示の制御方法
JP3613253B2 (ja) * 2002-03-14 2005-01-26 日本電気株式会社 電流制御素子の駆動回路及び画像表示装置
US20050105421A1 (en) * 2002-03-05 2005-05-19 Koninklijke Phiillips Electronics N.V. Device, record carrier and method for recording information
JP2004145278A (ja) * 2002-08-30 2004-05-20 Seiko Epson Corp 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8436793B2 (en) 2009-04-01 2013-05-07 Seiko Epson Corporation Light emitting apparatus, electronic equipment and method of driving pixel circuit
US9100998B2 (en) 2009-04-01 2015-08-04 Seiko Epson Corporation Light emitting apparatus, electronic equipment and method of driving pixel circuit that suppress light emission

Also Published As

Publication number Publication date
US7355572B2 (en) 2008-04-08
US20070052644A1 (en) 2007-03-08
CN100416639C (zh) 2008-09-03
WO2005045797A1 (ja) 2005-05-19
KR101065950B1 (ko) 2011-09-19
CN1879141A (zh) 2006-12-13
TWI244633B (en) 2005-12-01
TW200527378A (en) 2005-08-16
JP2005141163A (ja) 2005-06-02
KR20060120083A (ko) 2006-11-24

Similar Documents

Publication Publication Date Title
JP4131227B2 (ja) 画素回路、表示装置、および画素回路の駆動方法
US20230048033A1 (en) Pixel circuit, display device, and method of driving pixel circuit
JP4168836B2 (ja) 表示装置
JP4049018B2 (ja) 画素回路、表示装置、および画素回路の駆動方法
JP4062179B2 (ja) 画素回路、表示装置、および画素回路の駆動方法
JP3901105B2 (ja) 画素回路、表示装置、および画素回路の駆動方法
JP4590831B2 (ja) 表示装置、および画素回路の駆動方法
JP2007121889A (ja) 画素回路、表示装置、および画素回路の駆動方法
JP4547900B2 (ja) 画素回路及びその駆動方法とアクティブマトリクス装置並びに表示装置
JP4547873B2 (ja) 画素回路、表示装置、および画素回路の駆動方法
JP2008026514A (ja) 表示装置
JP4639730B2 (ja) 画素回路、表示装置、および画素回路の駆動方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050316

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080430

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080513

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees