JP6733361B2 - 表示装置及び電子機器 - Google Patents

Description

本発明は、表示装置及び電子機器等に関する。

有機ＥＬ等の自発光素子や液晶セルで画素を構成した表示装置では、階調電圧生成回路（ガンマ回路）により階調電圧を生成し、その階調電圧に基づいてＤ／Ａ変換回路やアンプ回路がデータ線を駆動することが一般的である。例えば特許文献１には、アンプ回路がキャパシターを介してデータ線を駆動する表示装置が開示されている。

特開２０１４−１８６１２５号公報

上記のような表示装置では低消費電力であることが望ましい。しかしながら、階調電圧生成回路やＤ／Ａ変換回路、アンプ回路を用いた場合、それらの回路における消費電力の削減が困難である。例えば、アンプ回路にはバイアス電流が必要であるため、回路そのものに定常的に電流が流れており、このような定常的に流れる電流が消費電力の削減を困難にしている。

本発明の幾つかの態様によれば、定常的に流れる電流を抑制した駆動方式により低消費電力化できる表示装置及び電子機器等を提供できる。

本発明の一態様は、複数の画素回路と、前記複数の画素回路に接続される複数のデータ線を駆動する駆動回路と、各キャパシターが、前記駆動回路の複数の出力ノードの各出力ノードと前記複数のデータ線の各データ線との間に設けられる複数のキャパシターと、を含み、前記駆動回路は、表示データに応じて長さが設定される駆動期間において前記各出力ノードに定電流を出力する表示装置に関係する。

本発明の一態様によれば、表示データに応じて長さが設定される駆動期間において出力ノードに定電流が出力されるので、出力ノードとデータ線の間に設けられるキャパシターによりデータ線の電圧が、表示データに応じたデータ電圧となる。このように、本発明の一態様では駆動期間において定電流を流せばよいので、アンプ回路等が不要となり、定常的に流れる電流を抑制した駆動方式による低消費電力化が可能となる。

また本発明の一態様では、前記駆動回路は、前記複数の出力ノードに前記定電流を流すための複数の電流生成回路を含み、前記複数の電流生成回路の各電流生成回路は、前記定電流を流すための駆動トランジスターと、前記駆動トランジスターの閾値電圧のばらつきを補償する補償回路と、を含んでもよい。

このようにすれば、補償回路により駆動トランジスターの閾値電圧のばらつきが補償されるので、その駆動トランジスターが出力する定電流のばらつきが補償される。これにより、駆動期間におけるデータ線の電圧の時間変化が各データ線で同じになるように補償できる。

また本発明の一態様では、前記補償回路は、前記駆動トランジスターのゲートとドレインの間に設けられる第１のトランジスターと、前記駆動トランジスターのゲートと基準電圧のノードとの間に設けられる第１のキャパシターと、を有してもよい。

第１のトランジスターがオンになると駆動トランジスターがダイオード接続になり、駆動トランジスターのゲート−ソース間電圧が駆動トランジスターの閾値電圧付近になる。そして、その駆動トランジスターのゲート電圧をキャパシターが保持する。このようにして、駆動トランジスターの閾値電圧を補償できる。

また本発明の一態様では、前記各電流生成回路は、前記駆動トランジスターのゲートと可変電圧のノードとの間に設けられる第２のキャパシターを有し、前記補償回路により設定された前記駆動トランジスターのゲート電圧が、前記可変電圧により可変に制御されてもよい。

可変電圧を変化させると、第２のキャパシターによるカップリングにより、可変電圧の変化に対応した所与の電圧だけ駆動トランジスターのゲート電圧を変化させることができる。このとき、駆動トランジスターのドレイン電流は、閾値電圧を基準として所与の電圧だけゲート電圧が変化したときのドレイン電流となるので、閾値電圧のばらつきが補償された定電流を得ることができる。

また本発明の一態様では、前記各電流生成回路は、前記駆動トランジスターのゲート電圧の初期電圧を設定する初期電圧設定回路を有してもよい。

駆動トランジスターのゲート電圧が初期電圧に設定されると駆動トランジスターがドレイン電流を流せる状態となる。そして、第１のトランジスターがオンになった場合に、ダイオード接続となった駆動トランジスターにドレイン電流が流れる。これにより、駆動トランジスターのゲート−ソース間電圧が閾値電圧付近に収束させることができる。

また本発明の一態様では、前記各電流生成回路は、前記駆動トランジスターと前記各電流生成回路の出力ノードとの間に設けられ、前記駆動期間においてオンになる第２のトランジスターを有してもよい。

このように第２のトランジスターが駆動期間においてオンになることで、駆動トランジスターのドレイン電流が出力ノードに出力される。これにより、駆動トランジスターからの定電流を駆動期間において出力ノードに出力できる。

また本発明の一態様では、前記第２のトランジスターは、オンになる期間が前記表示データに応じて設定されてもよい。

このように、第２のトランジスターがオンになる期間が表示データに応じて設定されることで、第２のトランジスターが、表示データに応じた長さの駆動期間において駆動トランジスターからの定電流を出力ノードに出力できる。

また本発明の一態様では、前記各電流生成回路は、前記複数の画素回路の補償期間において前記各電流生成回路の出力ノードを第１の所与の電圧に設定する第１の電圧設定回路を有してもよい。

画素回路の補償期間ではデータ線の電圧が変化し、キャパシターを介して電流生成回路の出力ノードの電圧が変化する可能性がある。この点、本発明の一態様によれば、画素回路の補償期間において電流生成回路の出力ノードを第１の所与の電圧に保持できる。

また本発明の一態様では、前記各電流生成回路は、前記駆動期間の開始前に前記各電流生成回路の出力ノードを第２の所与の電圧に設定する第２の電圧設定回路を有してもよい。

駆動期間の開始前に電流生成回路の出力ノードが第２の所与の電圧に設定されることで、電流生成回路の出力ノードの電圧が第１の所与の電圧から第２の所与の電圧に変化する。これにより、キャパシターを介してデータ線の電圧が変化し、その変化後の電圧が、定電流による電圧変化の初期電圧として設定される。

また本発明の一態様では、前記駆動期間における前記駆動トランジスターのゲート電圧が、温度センサーからの温度検出結果に基づいて可変に制御されてもよい。

駆動トランジスターの駆動能力は表示装置の温度に応じて変化するため、駆動期間における定電流が温度に応じて変化してしまう。この点、本発明の一態様によれば、駆動トランジスターのゲート電圧が温度に応じて可変に制御されることで、温度に依存しない定電流を実現できる。

また本発明の一態様では、前記駆動期間における前記各電流生成回路の出力ノードの電圧変化の傾きが、温度センサーからの温度検出結果に基づいて制御されてもよい。

駆動期間における電流生成回路の出力ノードの電圧変化の傾きが、温度センサーからの温度検出結果に基づいて制御されることで、その傾きの温度依存性を低減できる。これにより、温度変化による階調の変化を低減できる。

また本発明の一態様では、前記複数の画素回路の各画素回路は、有機ＥＬ素子の画素回路であってもよい。

有機ＥＬ素子の画素回路は、有機ＥＬ素子に電流を供給するトランジスターを有し、そのトランジスターのゲート電圧により階調が制御される。本発明の一態様によれば、駆動回路が駆動期間において定電流を出力することで、データ線を介して上記トランジスターのゲート電圧を制御できる。

また本発明の他の態様は、画素回路と、前記画素回路に接続されるデータ線を駆動する駆動回路と、前記駆動回路の出力ノードと前記データ線との間に設けられるキャパシターと、を含み、前記駆動回路は、表示データに応じて長さが設定される駆動期間において前記出力ノードに定電流を出力する表示装置に関係する。

また本発明の更に他の態様は、上記のいずれかに記載された表示装置を含む電子機器に関係する。

図１は、本実施形態の表示装置の構成例である。 図２は、表示装置の基本的な動作を説明するタイミングチャートである。 図３は、電流生成回路の詳細な構成例である。 図４は、画素回路の詳細な構成例である。 図５は、電流生成回路、画素回路の動作を説明するタイミングチャートである。 図６は、電流生成回路、画素回路の動作を説明するタイミングチャートである。 図７は、電流生成回路、画素回路の動作を説明するタイミングチャートである。 図８は、電流生成回路、画素回路の動作を説明するタイミングチャートである。 図９は、駆動トランジスターが流す定電流の温度補償を説明する図である。 図１０は、駆動トランジスターが流す定電流の温度補償を説明する図である。 図１１は、本実施形態の表示装置の詳細な構成例である。 図１２は、電圧生成回路の出力ノードとデータ線との間に設けられるキャパシターの変形構成例である。 図１３は、本実施形態の表示装置を含む電子機器の構成例である。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．表示装置の構成例
表示装置の駆動回路は複数のデータ線を駆動するが、その各データ線に対して、表示データに対応した正確なデータ電圧を出力する必要がある。例えば、同一の表示データであるにも関わらず各データ線でデータ電圧にばらつき（誤差）があると、本来あるべきでない縦線が見える等、表示品質が低下してしまう。

上述したように従来は駆動回路にアンプ回路等を用いている。アンプ回路は帰還制御が可能であるため、プロセスばらつき（トランジスターの閾値電圧等）に影響されずに、各データ線でばらつきの少ないデータ電圧を出力できる。このような理由から従来よりアンプ回路等による駆動が採用されてきたが、バイアス電流等の定常的に流れる電流による消費電力が課題となっている。

例えば、ヘッドマウントディスプレイ等の小型の機器では、発熱が少ない方が小型化が容易であるため、低消費電力化が望まれる。しかし、画素を所定の時間内に駆動するためには、その要求を満たすだけの駆動能力がアンプ回路に必要となり、バイアス電流を削減するにも限界がある。或いは、近年では表示装置の画素数の増加に伴って１画素を駆動する時間が短くなっている。そして、駆動時間が短くなるとアンプ回路に高い駆動能力が要求され、消費電力を増加させる要因となっている。

一方、消費電力を削減するために、アンプ回路等による帰還制御を用いなかったとする。この場合、プロセスばらつきの影響を受けるため、同一の表示データに対して各データ線で同一のデータ電圧を出力することができず、表示品質が低下する可能性がある。

図１は、上記のような課題を解決できる本実施形態の表示装置１００の構成例である。なお以下では、有機ＥＬ等の自発光素子で画素が構成されたアクティブマトリクス型の表示装置を例に説明するが、本実施形態の手法の適用例はこれに限定されない。即ち、電圧（データ電圧）で画素回路を駆動するタイプの表示装置であれば本実施形態の手法を適用できる。

図１の表示装置１００は、駆動回路１０、画素アレイ２０、複数のキャパシターＣＡ１〜ＣＡｎを含む。画素アレイ２０は、複数の画素回路Ｐ１１〜Ｐｎｍ、複数の有機ＥＬ素子Ｄ１１〜Ｄｎｍ（複数の画素）を含む。ｎ、ｍはそれぞれ任意な３以上の整数である。有機ＥＬ等の自発光素子で画素が構成されたアクティブマトリクス型の表示装置の場合、例えば表示装置１００の構成要素は１チップのシリコン基板上に構成される。

駆動回路１０は、複数の画素回路Ｐ１１〜Ｐｎｍに接続される複数のデータ線ＮＤ１〜ＮＤｎを駆動する。複数のキャパシターＣＡ１〜ＣＡｎの各キャパシターは、駆動回路１０の複数の出力ノードＮＶ１〜ＮＶｎの各出力ノードと複数のデータ線ＮＤ１〜ＮＤｎの各データ線との間に設けられる。

具体的には、画素アレイ２０には、有機ＥＬ素子Ｄ１１〜Ｄｎｍ（有機ＥＬダイオード）がマトリックス（２次元）に配置される。即ち、水平走査方向に沿ってｎ個の有機ＥＬ素子Ｄ１ｊ〜Ｄｎｊが配置され、垂直走査方向に沿ってｍ個の有機ＥＬ素子Ｄｉ１〜Ｄｉｍが配置される。ｉは１以上ｎ以下の整数であり、ｊは１以上ｍ以下の整数である。各有機ＥＬ素子Ｄｉｊには、画素回路Ｐｉｊが接続される。そして垂直走査方向に並ぶｍ個の画素回路Ｐｉ１〜Ｐｉｍが１本のデータ線ＮＤｉに接続される。キャパシターＣＡｉは、データ線ＮＤｉと駆動回路１０の出力ノードＮＶｉとの間に設けられる。

図２は、表示装置１００の基本的な動作を説明するタイミングチャートである。図２にはデータ線ＮＤｉを駆動する場合のタイミングチャートを図示する。図２に示すように、駆動回路１０は、表示データに応じて長さが設定される駆動期間ＴＤＲｉにおいて各出力ノードＮＶｉに定電流Ｉａｉを出力する。なお、図２では定電流Ｉａｉ＞０である場合を図示しているが、定電流Ｉａｉ＜０であってもよい。

具体的には、駆動回路１０は、出力ノードＮＶｉに出力する電流ＩＶｉを駆動期間ＴＤＲｉにおいて定電流Ｉａｉにする。定電流は、電流値が時間的に変動せず、一定（略一定を含む）となる電流のことである。この定電流ＩａｉはキャパシターＣＡｉの一端に供給されるので、キャパシターＣＡｉの一端（出力ノードＮＶｉ）の電圧ＶＶｉは、駆動期間ＴＤＲｉにおいて線形に（一定の時間変化率で）変化する。そしてキャパシターＣＡｉによるカップリングにより、キャパシターＣＡｉの他端（データ線ＮＤｉ）の電圧ＶＤｉが駆動期間ＴＤＲｉにおいて線形に変化する。駆動期間ＴＤＲｉの終了時に電圧ＶＤｉが達した電圧ＶＧｉが画素回路を駆動するデータ電圧（階調電圧）となる。

このデータ電圧ＶＧｉは、駆動期間ＴＤＲｉの長さに比例するので、表示データに応じて駆動期間ＴＤＲｉを制御することによって、データ電圧ＶＧｉを制御することができる。例えば、従来はラダー抵抗等を用いた階調電圧生成回路で実現していたガンマ特性と同様な特性となるように、表示データと駆動期間ＴＤＲｉの長さとを対応させればよい。

本実施形態によれば、表示データに応じて長さが設定される駆動期間ＴＤＲｉにおいて出力ノードＮＶｉに定電流Ｉａｉが出力されるので、出力ノードＮＶｉとデータ線ＮＤｉの間に設けられるキャパシターＣＡｉによりデータ線ＮＤｉの電圧ＶＤｉが、表示データに応じたデータ電圧ＶＧｉとなる。これにより、定常的に流れる電流を抑制した駆動方式による低消費電力化が可能となる。即ち、本実施形態では駆動期間ＴＤＲｉにおいて定電流Ｉａｉを流せばよいので、アンプ回路等が不要となりバイアス電流等の定常的に流れる電流が必要ない。そして、基本的には駆動期間ＴＤＲｉに流す定電流Ｉａｉだけで電力を消費し、定常的に流れる電流による消費電力を削減できるので、非常に低い消費電力を実現できる。

また本実施形態では、図１に示すように、駆動回路１０は、複数の出力ノードＮＶ１〜ＮＶｎに定電流を流すための複数の電流生成回路ＧＣ１〜ＧＣｎを含む。図３で後述するように、各電流生成回路ＧＣｉは、定電流Ｉａｉを流すための駆動トランジスターＫＤＲと、駆動トランジスターＫＤＲの閾値電圧のばらつきを補償する補償回路１１と、を有する。

具体的には、駆動回路１０は第１〜第ｎの電流生成回路ＧＣ１〜ＧＣｎを含む。そして電流生成回路ＧＣｉは、駆動期間ＴＤＲｉにおいて定電流Ｉａｉとなる電流ＩＶｉを生成し、その電流ＩＶｉを出力ノードＮＶｉに出力する。

本実施形態では、駆動トランジスターＫＤＲは、各データ線ＮＤｉに対応して設けられている。そのため、異なるデータ線に対応して設けられた駆動トランジスターＫＤＲの閾値電圧が異なっていると、それらの駆動トランジスターＫＤＲが出力する定電流の電流値が異なってしまう。そうすると、データ線ＮＤｉの電圧ＶＤｉの時間変化率（図２の電圧ＶＤｉの傾き）がデータ線毎に異なってしまい、同じ駆動期間ＴＤＲｉであっても到達するデータ電圧ＶＧｉがデータ線毎に異なってしまう。このようなデータ電圧のばらつきは、表示品質を低下させてしまう。

この点、本実施形態によれば、補償回路１１により駆動トランジスターＫＤＲの閾値電圧のばらつきが補償されるので、データ線ＮＤｉの電圧ＶＤｉの時間変化率が各データ線で同じになるように補償される。これにより、各データ線でのデータ電圧のばらつきを補償し、表示品質を向上できる。

２．電流生成回路、画素回路の詳細な構成例
図３は、電流生成回路ＧＣｉの詳細な構成例である。また図４は、画素回路Ｐｉｊの詳細な構成例である。電流生成回路ＧＣｉは、補償回路１１、初期電圧設定回路１２、第１の電圧設定回路１３、第２の電圧設定回路１４、第３の電圧設定回路１５、キャパシターＣＣ、駆動トランジスターＫＤＲ、トランジスターＫＰＷＭを含む。画素回路Ｐｉｊは、キャパシターＣＤ、トランジスターＧＷＲ、ＧＤＲ、ＧＣＭＰ、ＧＥＬ、ＧＯＲを含む。なお、以下では動作の概略についても説明するが、動作の詳細については図５〜図１０で後述する。

図３に示すように、補償回路１１は、駆動トランジスターＫＤＲのゲートとドレインの間に設けられる第１のトランジスターＫＣＭＰと、駆動トランジスターＫＤＲのゲートと高電位側電源電圧ＶＥＬ（広義には基準電圧）のノードとの間に設けられる第１のキャパシターＣＢと、を有する。なお駆動トランジスターＫＤＲのソースには高電位側電源電圧ＶＥＬが供給される。トランジスターＫＣＭＰは信号ＸＧＣＭＰ２によりオン及びオフが制御される。

トランジスターＫＣＭＰがオンになると駆動トランジスターＫＤＲがダイオード接続になり、駆動トランジスターＫＤＲのゲート−ソース間電圧が駆動トランジスターＫＤＲの閾値電圧付近になる。そして、その駆動トランジスターＫＤＲのゲート電圧ＶＤＲをキャパシターＣＢが保持する。このように、駆動トランジスターＫＤＲの閾値電圧に応じた電圧をキャパシターＣＢが保持することで、駆動トランジスターＫＤＲの閾値電圧が補償される。

また本実施形態では、第２のキャパシターＣＣは、駆動トランジスターＫＤＲのゲートと可変電圧ＸＰＷＭのノードとの間に設けられる。そして、補償回路１１により設定された駆動トランジスターＫＤＲのゲート電圧ＶＤＲが、可変電圧ＸＰＷＭにより可変に制御される。例えば図１１の電圧生成回路５０が可変電圧ＸＰＷＭを可変に制御して出力する。

駆動トランジスターＫＤＲのゲート−ソース間電圧は補償回路１１により閾値電圧付近となっている。この状態において可変電圧ＸＰＷＭを変化させると、キャパシターＣＣによるカップリングにより、所与の電圧だけ駆動トランジスターＫＤＲのゲート電圧を変化させることができる。このとき、可変電圧ＸＰＷＭは、駆動トランジスターＫＤＲのドレイン電流ＩＤＲを増やす（駆動トランジスターＫＤＲをオンに近づける）方向に変化させる。駆動トランジスターＫＤＲのドレイン電流ＩＤＲは、閾値電圧を基準として所与の電圧だけゲート電圧が変化したときのドレイン電流となるので、閾値電圧のばらつきが補償された定電流を得ることができる。

また本実施形態では、初期電圧設定回路１２は、駆動トランジスターＫＤＲのゲート電圧ＶＤＲの初期電圧を設定する。具体的には初期電圧設定回路１２は、基準電圧ＶＲＥＦのノードと駆動トランジスターＫＤＲのゲートとの間に設けられるトランジスターＫＲ１である。トランジスターＫＲ１は、信号ＸＧＲＥＦによりオン及びオフが制御される。

トランジスターＫＲ１がオンになると、駆動トランジスターＫＤＲのゲート電圧ＶＤＲが基準電圧ＶＲＥＦに設定される。この基準電圧ＶＲＥＦが初期電圧となる。初期電圧は、駆動トランジスターＫＤＲをオンさせる（駆動トランジスターＫＤＲがある程度のドレイン電流を流せる）電圧である。即ち、トランジスターＫＲ１がオンになってゲート電圧ＶＤＲが初期電圧に設定されると駆動トランジスターＫＤＲがドレイン電流を流せる状態となる。そして、トランジスターＫＲ１がオフになった後、補償回路１１のトランジスターＫＣＭＰがオンになり、ダイオード接続となった駆動トランジスターＫＤＲにドレイン電流が流れる。これにより、駆動トランジスターＫＤＲのゲート−ソース間電圧が閾値電圧付近に収束させることができる。

また本実施形態では、第２のトランジスターＫＰＷＭは、駆動トランジスターＫＤＲと各電流生成回路ＧＣｉの出力ノードＮＶｉとの間に設けられ、駆動期間ＴＤＲｉにおいてオンになる。なおトランジスターＫＰＷＭは可変電圧ＸＰＷＭによりオン及びオフが制御される。トランジスターＫＰＷＭを制御する可変電圧ＸＰＷＭは、第２のキャパシターＣＣに供給される電圧と同じものを用いたが、異なる電圧であってもよい。

このようにトランジスターＫＰＷＭが駆動期間ＴＤＲｉにおいてオンになることで、駆動トランジスターＫＤＲのドレイン電流ＩＤＲが出力ノードＮＶｉに出力される。上述したように、駆動トランジスターＫＤＲのドレイン電流ＩＤＲは閾値電圧が補償された定電流であるため、ばらつきが補償された定電流を出力することができる。

また本実施形態では、第２のトランジスターＫＰＷＭは、オンになる期間が表示データに応じて設定される。具体的には、トランジスターＫＰＷＭのゲートに入力される可変電圧ＸＰＷＭが、表示データに応じた長さの期間において、トランジスターＫＰＷＭをオンにする電圧レベルとなる。その期間以外では可変電圧ＸＰＷＭはトランジスターＫＰＷＭをオフにする電圧レベルである。

このように、トランジスターＫＰＷＭがオンになる期間が表示データに応じて設定されることで、トランジスターＫＰＷＭが、表示データに応じた長さの駆動期間ＴＤＲｉにおいて定電流を出力できる。

また本実施形態では、第１の電圧設定回路１３は、複数の画素回路Ｐｉ１〜Ｐｉｍ（各電流生成回路ＧＣｉにより駆動される画素回路）の補償期間において、各電流生成回路ＧＣｉの出力ノードＮＶｉを第１の所与の電圧に設定する。具体的には第１の電圧設定回路１３は、基準電圧ＶＲＥＦ２のノードと出力ノードＮＶｉとの間に設けられるトランジスターＧＲ１である。トランジスターＧＲ１は、信号ＸＧＲＥＦ２によりオン及びオフが制御される。

図４に示すように、画素回路Ｐｉｊは、有機ＥＬ素子Ｄｉｊに電流を流すトランジスターＧＤＲを含んでいる。また、画素回路Ｐｉｊは、キャパシターＣＤ、トランジスターＧＷＲ、ＧＣＭＰ、ＧＥＬ、ＧＯＲを含む。トランジスターＧＷＲは、駆動トランジスターＧＤＲのゲートとデータ線ＮＤｉとの間に設けられ、制御信号ＸＧＷＲによりオン及びオフが制御される。トランジスターＧＣＭＰは、駆動トランジスターＧＤＲのドレインとデータ線ＮＤｉとの間に設けられ、制御信号ＸＧＣＭＰ２によりオン及びオフが制御される。トランジスターＧＥＬは、駆動トランジスターＧＤＲのドレインと有機ＥＬ素子Ｄｉｊとの間に設けられ、制御信号ＸＧＥＬによりオン及びオフが制御される。そして、トランジスターＧＤＲは、高電位側電源電圧ＶＥＬのノードとトランジスターＧＥＬとの間に設けられ、トランジスターＧＤＲのゲート−ソース間電圧により、導通状態が制御され、トランジスターＧＥＬがオン状態のとき、トランジスターＧＤＲのゲート・ソース間電圧に応じた電流が有機ＥＬ素子Ｄｉｊに供給される。トランジスターＧＯＲは、有機ＥＬ素子Ｄｉｊと電源電圧ＶＯＲＳＴのノードとの間に設けられ、制御信号ＸＧＣＭＰ２によりオン及びオフが制御される。ここで、共通の制御信号ＸＧＣＭＰ２により、トランジスターＧＯＲ及びトランジスターＧＣＭＰを制御したが、異なる信号で制御してもよい。

トランジスターＧＤＲの閾値電圧のばらつきを補償する期間が補償期間である。この補償動作は、トランジスターＧＣＭＰ（補償回路）が行い、補償期間はトランジスターＧＣＭＰがオンになっている期間である。補償期間では、トランジスターＧＷＲ、ＧＣＭＰがオンになり、トランジスターＧＤＲがダイオード接続され、トランジスターＧＤＲのゲート−ソース間電圧がトランジスターＧＤＲの閾値電圧付近となり、そのゲート電圧がキャパシターＣＤに保持される。この補償期間では、トランジスターＧＤＲのゲート及びドレインがデータ線ＮＤｉに接続されているので、トランジスターＧＤＲのゲート電圧及びドレイン電圧の変化にともなってデータ線ＮＤｉの電圧ＶＤｉが変化する。そして、データ線ＮＤｉの電圧ＶＤｉが変化すると、キャパシターＣＡｉによるカップリングにより電流生成回路ＧＣｉの出力ノードＮＶｉの電圧ＶＶｉが変化しようとする。

本実施形態では、このような補償期間においてトランジスターＧＲ１がオンになり、出力ノードＮＶｉの電圧ＶＶｉが基準電圧ＶＲＥＦ２に設定される。この基準電圧ＶＲＥＦ２が第１の所与の電圧となる。これにより、補償期間においてデータ線ＮＤｉの電圧ＶＤｉが変化しても、出力ノードＮＶｉの電圧ＶＶｉを第１の所与の電圧に保持できる。

また本実施形態では、第２の電圧設定回路１４は、駆動期間ＴＤＲｉの開始前に各電流生成回路ＧＣｉの出力ノードＮＶｉを第２の所与の電圧に設定する。具体的には第２の電圧設定回路１４は、基準電圧ＶＲＥＦ３のノードと出力ノードＮＶｉとの間に設けられるトランジスターＧＲ２である。トランジスターＧＲ２は、信号ＸＧＲＥＦ３によりオン及びオフが制御される。

トランジスターＧＲ２は画素回路Ｐｉｊの補償期間の終了後、駆動期間ＴＤＲｉの開始前にオンになり、出力ノードＮＶｉの電圧ＶＶｉが基準電圧ＶＲＥＦ３に設定される。この基準電圧ＶＲＥＦ３が第２の所与の電圧となる。即ち、補償期間の終了後に出力ノードＮＶｉが第１の所与の電圧から第２の所与の電圧に変化し、キャパシターＣＡｉによるカップリングによりデータ線ＮＤｉの電圧ＶＤｉが変化する。この変化は、閾値電圧のばらつきが補償されたトランジスターＧＤＲのゲート電圧を基準とする変化である。このようにして、駆動期間ＴＤＲｉの開始時におけるデータ線ＮＤｉの初期電圧が決まり、その初期電圧から定電流Ｉａｉによってデータ線ＮＤｉの電圧ＶＤｉを線形に変化させることができる。

また本実施形態では、第３の電圧設定回路１５は、データ線ＮＤｉの初期電圧を設定する。具体的には、第３の電圧設定回路１５は、高電位側電源電圧ＶＩＮＩ（広義には基準電圧）のノードとデータ線ＮＤｉとの間に設けられたトランジスターＧＥＮＩである。トランジスターＧＥＮＩは、信号ＸＧＩＮＩによりオン及びオフが制御される。

トランジスターＧＥＮＩは、画素回路Ｐｉｊの補償期間の前にオンになり、データ線ＮＤｉの電圧ＶＤｉが電圧ＶＩＮＩに設定される。この電圧ＶＩＮＩが初期電圧となる。具体的にはトランジスターＧＥＮＩは、駆動トランジスターＫＤＲの補償期間にオンになる。この補償期間は、補償回路１１が駆動トランジスターＫＤＲの閾値電圧を補償する期間であり、トランジスターＫＣＭＰがオンになっている期間である。

また本実施形態では、駆動期間ＴＤＲｉにおける駆動トランジスターＫＤＲのゲート電圧ＶＤＲが、温度センサーからの温度検出結果に基づいて可変に制御される。具体的には、キャパシターＣＣを介して入力される可変電圧ＸＰＷＭの駆動期間ＴＤＲｉにおける電圧が、温度に応じて変更される。この可変電圧の制御は例えば図１１の電圧生成回路５０が温度センサー６０からの温度検出結果に基づいて行う。なお温度センサーは表示装置１００の外部に設けられてもよい。

駆動トランジスターＫＤＲの駆動能力（同じゲート−ソース間電圧で流れるドレイン電流）は表示装置の温度に応じて変化するため、駆動期間ＴＤＲｉにおける定電流が温度に応じて変化してしまう。本実施形態によれば、駆動トランジスターＫＤＲのゲート電圧が温度に応じて可変に制御されることで、温度に依存しない定電流を実現できる。

また本実施形態では、駆動期間ＴＤＲｉにおける各電流生成回路ＧＣｉの出力ノードＮＶｉの電圧変化の傾きが、温度センサーからの温度検出結果に基づいて制御される。具体的には、温度に依存せずに傾き（即ち定電流の電流値）が一定となるように制御する。

温度が高いほど駆動トランジスターＫＤＲの駆動能力が下がるので、温度が高いほど駆動トランジスターＫＤＲのドレイン電流を大きくする方向に可変電圧ＸＰＷＭを変化させる。このようにして、温度に依存せずに定電流による電圧変化の傾きを一定に保ち、温度変化による階調（発光輝度）の変化を低減できる。

なお、電流生成回路ＧＣｉのトランジスターＫＤＲ、ＫＣＭＰ、ＫＰＷＭ、ＫＲ１、ＧＲ１、ＧＲ２、ＧＥＮＩは例えばＰ型ＭＯＳトランジスター（第１導電型トランジスター）である。また画素回路ＰｉｊのトランジスターＧＤＲ、ＧＷＲ、ＧＣＭＰ、ＧＥＬ、ＧＯＲは例えばＰ型ＭＯＳトランジスターである。このように、電流生成回路ＧＣｉのトランジスターＫＤＲは、画素回路ＰｉｊのトランジスターＧＤＲと同じ導電型のトランジスターであることが好ましい。また、電流生成回路ＧＣｉ及び画素回路Ｐｉｊを構成するトランジスターが全て同じ導電型のトランジスターであることがさらに好ましい。高電位側電源電圧ＶＥＬは電流生成回路ＧＣｉ及び画素回路Ｐｉｊに供給される共通の電源電圧であったが、異なる電源電圧であってもよい。

また電流生成回路ＧＣｉ及び画素回路Ｐｉｊのトランジスターの制御信号ＸＧＣＭＰ２、ＸＧＲＥＦ、ＸＧＲＥＦ２、ＸＧＲＥＦ３、ＸＧＩＮＩ、ＸＧＷＲ、ＸＧＥＬは、例えば図１１の制御回路３０が出力する。制御信号ＸＧＷＲ、ＸＧＣＭＰ２、ＸＧＥＬは、図示しない制御線駆動回路が出力してもよい。また電流生成回路ＧＣｉ及び画素回路Ｐｉｊに供給される電圧ＶＥＬ、ＶＩＮＩ、ＶＲＥＦ、ＶＲＥＦ２、ＶＲＥＦ３は、例えば図１１の電圧生成回路５０が出力する。

３．電流生成回路、画素回路の動作
図５〜図８は、電流生成回路ＧＣｉ、画素回路Ｐｉｊの動作を説明するタイミングチャートである。図５〜図８において横軸は時間であり、水平走査期間を単位“１”として時間を表している。なお以下では電流生成回路ＧＣｉ及び画素回路ＰｉｊのトランジスターがＰ型ＭＯＳトランジスターである場合を例に説明する。

図５に示すように、まず信号ＸＧＲＥＦがローレベル（低電位側電源電圧ＶＳＳ、例えば０Ｖ）になってトランジスターＫＲ１がオンになり、駆動トランジスターＫＤＲのゲート電圧ＶＤＲが電圧ＶＲＥＦに設定される。

トランジスターＫＲ１がオフになった後に信号ＸＧＣＭＰ２がローレベル（２／３×ＶＥＬ）になり、トランジスターＫＣＭＰがオンになる。駆動トランジスターＫＤＲのゲートとドレインが接続され、ゲート電圧ＶＤＲが駆動トランジスターＫＤＲの閾値電圧付近となり、トランジスターＫＣＭＰがオフになり、ゲート電圧ＶＤＲがキャパシターＣＢに保持される。

次に可変電圧ＸＰＷＭがハイレベル（ＶＥＬ）からローレベル（２／３×ＶＥＬ付近、温度に応じて可変）に変化する。キャパシターＣＣによるカップリングにより、駆動トランジスターＫＤＲのゲート電圧ＶＤＲが低下し、より大きなドレイン電流ＩＤＲを流せる状態になる。このようにして、キャパシターＣＢに保持された駆動トランジスターＫＤＲの閾値電圧から可変電圧ＸＰＷＭによりオフセットが加わり、閾値電圧のばらつきが補償された定電流Ｉａｉが実現される。

可変電圧ＸＰＷＭは、表示データに応じた駆動期間の後にローレベルからハイレベルになる。図５、図７、図８では最も階調（画素の輝度）が高い場合の波形を点線で示し、最も階調が低い場合の波形を実線で示している。最も階調が高い場合の駆動期間ＴＤＲＡは、最も階調が低い場合の駆動期間ＴＤＲＢよりも短い。中間階調では、それらの間の駆動期間となり、階調が高いほど駆動期間は短くなる。

図６には、図５と同じ水平走査期間での波形を示している。なお、適宜図７の電圧ＶＤｉ、ＶＶｉを参照しながら説明する。図６に示すように、まず信号ＸＧＩＮＩがローレベル（ＶＳＳ）になり、トランジスターＧＥＮＩがオンになる。これにより、図７に示すように、データ線ＮＤｉの電圧ＶＤｉが初期電圧に設定される。

図６に示すように、信号ＸＧＷＲはローレベル（１／２×ＶＥＬ）であり、トランジスターＧＷＲがオンになっており、トランジスターＧＤＲのゲートとデータ線ＮＤｉが接続されている。トランジスターＧＥＮＩがオフになった後、信号ＸＧＣＭＰ２がローレベル（２／３×ＶＥＬ）になり、トランジスターＧＣＭＰがオンになる。これによりトランジスターＧＤＲのゲートとドレインが接続され、ゲート電圧（図７のデータ線ＮＤｉの電圧ＶＤｉ）がトランジスターＧＤＲの閾値電圧付近になり、その電圧がキャパシターＣＤに保持される。このとき、信号ＸＧＲＥＦ２はローレベル（２／３×ＶＥＬ）であり、トランジスターＧＲ１がオンになっている。これにより図７に示すように、出力ノードＮＶｉの電圧ＶＶｉが電圧ＶＲＥＦ２に固定される。

図６に示すようにトランジスターＧＣＭＰ、ＧＲ１がオフになった後、信号ＸＧＲＥＦ２がローレベル（ＶＳＳ）になり、トランジスターＧＲ２がオンになる。図７に示すように、出力ノードＮＶｉの電圧ＶＤｉが電圧ＶＲＥＦ２から電圧ＶＲＥＦ３（＞ＶＲＥＦ２）に上昇し、キャパシターＣＡｉによるカップリングでデータ線ＮＤｉの電圧ＶＤｉ（トランジスターＧＤＲのゲート電圧）が上昇する。このようにして、キャパシターＣＤに保持された閾値電圧にオフセットが加わり、トランジスターＧＤＲの閾値電圧のばらつきが補償された状態で駆動期間ＴＤＲｉ（ＴＤＲＡ、ＴＤＲＢ）を開始できる。

図７には、図５、図６と同じ水平走査期間での波形を示している。図７に示すように、信号ＸＧＲＥＦ３がローレベルからハイレベルになり、トランジスターＧＲ２がオフになった後、可変電圧ＸＰＷＭがハイレベルからローレベル（２／３×ＶＥＬ付近、温度に応じて可変）に変化する。図５で説明したように駆動トランジスターＫＤＲが定電流Ｉａｉを出力し、出力ノードＮＶｉの電圧ＶＶｉとデータ線ＮＤｉの電圧ＶＤｉが線形に上昇する。駆動期間ＴＤＲＡ、ＴＤＲＢが終了すると可変電圧ＸＰＷＭがハイレベルになり、電圧ＶＶｉ、ＶＤｉの上昇が停止する。駆動期間が長い方が到達電圧が高くなる（トランジスターＧＤＲがよりオフに近づいていく）。電圧ＶＤｉの方が電圧ＶＶｉよりも傾きが大きいのは、キャパシターＣＡｉとデータ線ＮＤｉの寄生容量ＣＥと分圧になるためである。データ線ＮＤｉには、寄生容量ＣＥが付随するようにしたが、電極間に誘電体を保持するキャパシターであってもよい。また、このキャパシターが接続される電源ノードは高電位側電源電圧ＶＥＬのノードであってもよいし、電源電圧ＶＯＲＳＴのノード等別の電源ノードを用いてもよい。

駆動期間の最大期間（最低階調に対応する駆動期間ＴＤＲＢ）よりも後に信号ＸＧＷＲがローレベルからハイレベルになり、トランジスターＧＷＲがオフになる。これによりトランジスターＧＤＲのゲートとデータ線ＮＤｉの間が切断され、そのときのゲート電圧（データ線ＮＤｉの電圧ＶＤｉ）がキャパシターＣＤに保持される。トランジスターＧＷＲは、次の垂直走査期間において画素回路Ｐｉｊの水平走査線が選択されるまでオフになっている。

図８には、トランジスターＧＷＲがオフになる付近でのトランジスターＧＤＲのドレイン電流ＩＧＤを示す。図示を省略しているが、トランジスターＧＷＲがオフになるとき信号ＸＧＥＬがローレベルになり、トランジスターＧＥＬがオンになる。そしてトランジスターＧＤＲが、キャパシターＣＤに保持されたゲート電圧に応じたドレイン電流ＩＧＤを有機ＥＬ素子Ｄｉｊに出力し、表示データに応じた輝度で発光する。点線は最大階調（駆動期間は最短）でのドレイン電流を示し、実線は最低階調（駆動期間は最長）でのトレイン電流を示す。

なお、キャパシターＣＤに保持されるトランジスターＧＤＲのゲート電圧は閾値電圧よりも低い電圧となるが、その領域でも微小なドレイン電流が流れており、そのような微小な電流を制御することによって有機ＥＬ素子の発光輝度（階調）を制御している。

４．温度補償の手法
図９、図１０は、駆動トランジスターＫＤＲが流す定電流の温度補償を説明する図である。横軸は時間であり、図５〜図８と同様に水平走査期間を単位“１”として時間を表している。

図９には、可変電圧ＸＰＷＭのローレベル（駆動期間における電圧レベル）を同一にして温度を変化させた場合における電流生成回路ＧＣｉの出力ノードＮＶｉの電圧ＶＶｉを示す。温度が高いほど駆動トランジスターＫＤＲの駆動能力が低下し、定電流が小さくなるので、電圧ＶＶｉの変化の傾きが小さくなる。

図１０には、温度を同一にして可変電圧ＸＰＷＭのローレベルを変化させた場合における電流生成回路ＧＣｉの出力ノードＮＶｉの電圧ＶＶｉを示す。図１０には、可変電圧ＸＰＷＭがあるローレベルＬＬＡである場合と、それよりも高いローレベルＬＬＢである場合を示す。可変電圧ＸＰＷＭのローレベルが低いほど駆動トランジスターＫＤＲのゲート電圧が下がり（閾値電圧に対するオフセットが大きくなり）、駆動トランジスターＫＤＲの駆動能力が高くなるので、電圧ＶＶｉの変化の傾きが大きくなる。

本実施形態では、温度センサーにより検出された温度が高いほど、可変電圧ＸＰＷＭのローレベルを低くする。これにより、定電流の温度依存性をキャンセルし、温度に依らずに一定の定電流を得ることができる。各温度と可変電圧ＸＰＷＭのローレベルの対応情報は、例えば製造時等に測定しておき、表示装置１００に含まれる不図示の記憶部に記憶しておく（或いは表示装置１００の外部の処理装置からレジスター等に書き込んでもよい）。そして図１１の電圧生成回路５０が、記憶部に記憶された（又はレジスターに書き込まれた）対応情報と温度センサー６０からの温度検出結果とに基づいて、可変電圧ＸＰＷＭのローレベルを電流生成回路ＧＣｉに出力する。

５．表示装置の詳細な構成例
図１１は、本実施形態の表示装置１００の詳細な構成例である。図１１の表示装置１００は、駆動回路１０、画素アレイ２０、制御回路３０、インターフェース回路４０、電圧生成回路５０、温度センサー６０を含む。

インターフェース回路４０は、表示装置１００と外部の処理装置との間の通信を行う。例えば外部の処理装置からインターフェース回路４０を介してクロック信号や表示データが制御回路３０に入力される。

制御回路３０はインターフェース回路４０を介して入力されたクロック信号や表示データに基づいて表示装置１００の各部を制御する。例えば制御回路３０は、画素アレイ２０の水平走査線の選択や垂直同期制御等の表示タイミングの制御を行い、その表示タイミングに従って電流生成回路ＧＣｉ（駆動回路１０）や画素回路Ｐｉｊ（画素アレイ２０）の制御を行う。

温度センサー６０は、表示装置１００の温度を測定する。例えば温度センサー６０は、温度依存する電圧（例えばＰＮ接合の順方向電圧）と温度依存しない電圧（例えばバンドギャップリファレンス電圧）との差分をＡ／Ｄ変換し、温度データ（温度情報）を出力する。

電圧生成回路５０は、各種電圧を生成して駆動回路１０に出力する。例えば電圧生成回路５０は、複数の電圧を生成する電圧生成回路（例えばラダー抵抗）と、その複数の電圧からいずれかの電圧を選択するＤ／Ａ変換回路（電圧選択回路）と、を含む。可変電圧ＸＰＷＭのローレベルは、Ｄ／Ａ変換回路により選択される電圧を温度データに基づいて変更することで、可変に制御される。

６．変形例
図１２は、電圧生成回路の出力ノードとデータ線との間に設けられるキャパシターの変形構成例である。なお図１２には電流生成回路ＧＣ１の出力ノードＮＶ１に接続されるキャパシターの構成例を例に図示するが、出力ノードＮＶ２〜ＮＶｎに接続されるキャパシターについても同様である。

この変形構成例では、データ線ＮＤ１１〜ＮＤ１（１０）に１０個ずつ画素回路が接続され、電流生成回路ＧＣ１の出力ノードＮＶ１とデータ線ＮＤ１１〜ＮＤ１（１０）との間にキャパシターＣＢ１〜ＣＢ１０が接続される。電流生成回路ＧＣ１が駆動期間において定電流を出力するとキャパシターＣＢ１〜ＣＢ１０を介してデータ線ＮＤ１１〜ＮＤ１（１０）の電圧が線形に上昇する。そして表示データに応じて駆動期間を設定することで、画素回路に書き込むデータ電圧を制御できる。なお、図１２ではｍ＝１００とし、各データ線に接続される画素回路を１０個としているが、ｍは１００に限定されないし、各データ線に接続される画素回路は１０個に限定されない。

７．電子機器
図１３は、本実施形態の表示装置１００を含む電子機器３００の構成例である。電子機器３００の具体例としては、例えばヘッドマウントディスプレイや携帯情報端末、車載装置（例えばメーターパネル、カーナビゲーションシステム等）、携帯型ゲーム端末、情報処理装置等の、表示装置を搭載する種々の電子機器を想定できる。

電子機器３００は、処理部３１０（例えばＣＰＵ等のプロセッサー、或いはゲートアレイ）、記憶部３２０（例えばメモリー、ハードディスク等）、操作部３３０（操作装置）、インターフェース部３４０（インターフェース回路、インターフェース装置）、表示装置１００（ディスプレイ）を含む。

操作部３３０は、ユーザーからの種々の操作を受け付けるユーザーインターフェースである。例えば、ボタンやマウス、キーボード、表示部３５０に装着されたタッチパネル等である。インターフェース部３４０は、画像データや制御データの入出力を行うデータインターフェースである。例えばＵＳＢ等の有線通信インターフェースや、或は無線ＬＡＮ等の無線通信インターフェースである。記憶部３２０は、インターフェース部３４０から入力されたデータを記憶する。或は、記憶部３２０は、処理部３１０のワーキングメモリーとして機能する。処理部３１０は、インターフェース部３４０から入力された或いは記憶部３２０に記憶された表示データを処理して表示装置１００に転送する。表示装置１００は、処理部３１０から転送された表示データに基づいて画素アレイに画像を表示する。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また駆動回路、画素アレイ、表示装置、電子機器の構成・動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

１０…駆動回路、１１…補償回路、１２…初期電圧設定回路、
１３…第１の電圧設定回路、１４…第２の電圧設定回路、１５…第３の電圧設定回路、
２０…画素アレイ、３０…制御回路、４０…インターフェース回路、
５０…電圧生成回路、６０…温度センサー、１００…表示装置、３００…電子機器、
３１０…処理部、３２０…記憶部、３３０…操作部、３４０…インターフェース部、
３５０…表示部、
ＣＡ１〜ＣＡｎ…キャパシター、ＣＢ…第１のキャパシター、
ＣＣ…第２のキャパシター、Ｄ１１〜Ｄｎｍ…有機ＥＬ素子、
ＧＣ１〜ＧＣｎ…電流生成回路、Ｉａｉ…定電流、ＫＣＭＰ…第１のトランジスター、
ＫＤＲ…駆動トランジスター、ＫＰＷＭ…第２のトランジスター、
ＮＤ１〜ＮＤｎ…データ線、ＮＶ１〜ＮＶｎ…出力ノード、
Ｐ１１〜Ｐｎｍ…画素回路、ＴＤＲＡ，ＴＤＲＢ，ＴＤＲｉ…駆動期間

Claims (14)

1. 複数の画素回路と、
   前記複数の画素回路に接続される複数のデータ線を駆動する駆動回路と、
   各キャパシターが、前記駆動回路の複数の出力ノードの各出力ノードと前記複数のデータ線の各データ線との間に設けられる複数のキャパシターと、
   を含み、
   前記駆動回路は、
   表示データに応じて長さが設定される駆動期間において前記各出力ノードに定電流を出力することを特徴とする表示装置。
2. 請求項１において、
   前記駆動回路は、
   前記複数の出力ノードに前記定電流を流すための複数の電流生成回路を含み、
   前記複数の電流生成回路の各電流生成回路は、
   前記定電流を流すための駆動トランジスターと、
   前記駆動トランジスターの閾値電圧のばらつきを補償する補償回路と、
   を含むことを特徴とする表示装置。
3. 請求項２において、
   前記補償回路は、
   前記駆動トランジスターのゲートとドレインの間に設けられる第１のトランジスターと、
   前記駆動トランジスターのゲートと基準電圧のノードとの間に設けられる第１のキャパシターと、
   を有することを特徴とする表示装置。
4. 請求項２又は３において、
   前記各電流生成回路は、
   前記駆動トランジスターのゲートと可変電圧のノードとの間に設けられる第２のキャパシターを有し、
   前記補償回路により設定された前記駆動トランジスターのゲート電圧が、前記可変電圧により可変に制御されることを特徴とする表示装置。
5. 請求項２乃至４のいずれかにおいて、
   前記各電流生成回路は、
   前記駆動トランジスターのゲート電圧の初期電圧を設定する初期電圧設定回路を有することを特徴とする表示装置。
6. 請求項２乃至５のいずれかにおいて、
   前記各電流生成回路は、
   前記駆動トランジスターと前記各電流生成回路の出力ノードとの間に設けられ、前記駆動期間においてオンになる第２のトランジスターを有することを特徴とする表示装置。
7. 請求項６において、
   前記第２のトランジスターは、
   オンになる期間が前記表示データに応じて設定されることを特徴とする表示装置。
8. 請求項２乃至７のいずれかにおいて、
   前記各電流生成回路は、
   前記複数の画素回路の補償期間において前記各電流生成回路の出力ノードを第１の所与の電圧に設定する第１の電圧設定回路を有することを特徴とする表示装置。
9. 請求項２乃至８のいずれかにおいて、
   前記各電流生成回路は、
   前記駆動期間の開始前に前記各電流生成回路の出力ノードを第２の所与の電圧に設定する第２の電圧設定回路を有することを特徴とする表示装置。
10. 請求項２乃至９のいずれかにおいて、
    前記駆動期間における前記駆動トランジスターのゲート電圧が、温度センサーからの温度検出結果に基づいて可変に制御されることを特徴とする表示装置。
11. 請求項２乃至９のいずれかにおいて、
    前記駆動期間における前記各電流生成回路の出力ノードの電圧変化の傾きが、温度センサーからの温度検出結果に基づいて制御されることを特徴とする表示装置。
12. 請求項１乃至１１のいずれかにおいて、
    前記複数の画素回路の各画素回路は、
    有機ＥＬ素子の画素回路であることを特徴とする表示装置。
13. 画素回路と、
    前記画素回路に接続されるデータ線を駆動する駆動回路と、
    前記駆動回路の出力ノードと前記データ線との間に設けられるキャパシターと、
    を含み、
    前記駆動回路は、
    表示データに応じて長さが設定される駆動期間において前記出力ノードに定電流を出力することを特徴とする表示装置。
14. 請求項１乃至１３のいずれかに記載された表示装置を含むことを特徴とする電子機器。

Images