JP4284558B2 - 表示駆動装置及び表示装置並びにその駆動制御方法 - Google Patents

Description

本発明は、表示駆動装置及び表示装置並びにその駆動制御方法に関し、特に、表示データに応じた電流を供給することにより所定の輝度階調で発光する電流制御型の発光素子を備えた表示画素を、複数配列してなる表示パネルを具備する表示駆動装置及び表示装置並びにその駆動制御方法に関する。

近年、携帯電話や携帯音楽プレーヤ等の電子機器の表示デバイスとして、自発光素子である有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）を２次元配列した表示パネル（有機ＥＬ表示パネル）を備えたものが知られている。特に、アクティブマトリックス駆動方式を適用した有機ＥＬ表示パネルにおいては、広く普及している液晶表示装置に比較して、表示応答速度が速く、視野角依存性も小さく、また、高輝度・高コントラスト化、表示画質の高精細化等が可能であるとともに、液晶表示装置のようにバックライトや導光板を必要としないので、一層の薄型軽量化が可能であるという優位な特徴を有している。そのため、今後様々な電子機器への適用が期待されている。

一方、近年の携帯電話においては、カメラ機能やテレビ受信機能の搭載により、文字情報に加え、静止画像や動画像等の映像情報（画像情報）の表示比率が大幅に増加している。一般に、このような映像情報においては、直線的な表現よりも曲線的な表現の方が多くなるため、デジタルカメラや携帯電話等に搭載される表示パネルとして、表示画素をデルタ配列したものが多用されている。

ここで、映像情報をカラー表示する場合、表示パネルに配列される各表示画素は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色の色画素を一組として構成され、さらに、上記デルタ配列においては、これらの色画素が所定の画素ピッチ分ずらして配列されている。この場合のデータラインの結線方法としては、例えば図２８（ａ）に示すように、各行の同色の色画素ＰＸｐ同士を列方向に配設されたデータラインＤＬｐに接続した、いわゆる「同色結線」や、図２８（ｂ）に示すように、例えば偶数行と奇数行で異なる色の色画素ＰＸｐを規則的にデータラインＤＬｐに接続した、いわゆる「異色結線」が知られている。なお、図２８は、表示画素をデルタ配列した表示パネルの配線構造を示す要部概略図である。

図２８（ａ）に示す同色結線では、表示パネルにデルタ配列された同色の色画素ＰＸｐ（例えば、緑色画素「Ｇ」）が、蛇行しながら配設された同一のデータラインＤＬｐにより列方向（図面上下方向）に接続されている。また、図２８（ｂ）に示す異色結線では、デルタ配列された色画素ＰＸｐのうち、特定の２色の色画素（例えば、１、３行目（奇数行目）の緑色画素「Ｇ」と２、４行目（偶数行目）の青色画素「Ｂ」）が、蛇行しながら配設された同一のデータラインＤＬｐにより列方向に接続されている。図２８（ａ）、（ｂ）において、ＳＬｐは表示パネルの行方向（図面左右方向）に配設される選択ライン（走査ライン）である。
なお、上述したような有機ＥＬ表示パネルにおいて、表示画素をデルタ配列した構成については、例えば特許文献１等に詳しく記載されている。

特開２００３−１０８０３２号公報（第３頁〜第４頁、図５）

しかしながら、上述したような表示画素をデルタ配列したカラー表示パネルにおいては、以下のような問題を有していた。
すなわち、上述した表示パネルとしてアクティブマトリックス型の駆動方式を適用した有機ＥＬ表示パネルの場合、一般に、各表示画素は、発光素子である有機ＥＬ素子と、該有機ＥＬ素子に表示データに応じた駆動電流（発光駆動電流）を供給するための画素回路（画素駆動回路）とを備えた構成が適用されている。画素回路は、詳しくは後述するが、複数のスイッチング素子（例えば薄膜トランジスタ）を備えた回路構成を有している。

そのため、デルタ配列において同色結線を適用した場合、図２８（ａ）に示したように、データラインの蛇行の度合いが極端に大きくなるとともに、表示パネルの高精細化等に伴って、画素回路内の配線やデータライン、選択ライン等の各種配線のレイアウト設計（引き回し）が極めて複雑かつ困難になり、設計自由度の低下を招いたり、配線領域の増大に伴って各表示画素の開口率（発光面積の比率）が低下したりするという問題を有している。

一方、デルタ配列において異色結線を適用した場合には、図２８（ｂ）に示したように、上記同色結線に比較してデータラインの蛇行の度合いは抑制されるものの、有機ＥＬ素子からなる発光素子においては、発光色（ＲＧＢ）によって発光効率（電流効率）が異なるため、１本のデータラインに対して各色画素（２色）に対応した個別の階調信号を切換制御しつつ供給する必要があり、汎用のデータドライバ（例えば、後述するような表示データに対応した電流値を有する階調信号を生成して供給する電流ドライバ）を適用することができず、ドライバの構造や切換制御が複雑化して製品コストの上昇を招くという問題を有している。

そこで、本発明は、上述した問題点に鑑み、表示画素をデルタ配列するとともに、データラインを異色結線した表示パネルにおいて、汎用のデータドライバを用いて、所望の画像情報を良好に表示することができる表示駆動装置及び表示装置並びにその駆動制御方法を提供することを目的とする。

請求項１記載の発明は、異なる色の複数の表示画素が規則的に配列された画素アレイの列方向に配設され、行毎に異なる２色の前記表示画素が交互に接続される複数のデータラインの各々に、表示データに応じた階調電流を供給することにより、前記複数の表示画素を所定の表示階調で駆動させて、前記画素アレイに所望のカラー画像を表示する表示駆動装置において、前記表示データに基づくデータ電流を生成して出力するデータ駆動部と、前記データ駆動部から出力される前記データ電流を取り込み、前記各データラインに接続される前記各色の表示画素の表示特性に応じた電流値を有する前記階調電流を生成して、前記各データラインを介して前記複数の表示画素に供給する電流制御部と、を備えていることを特徴とする。

請求項２記載の発明は、請求項１記載の表示駆動装置において、前記電流制御部は、前記各データラインに接続された前記２色の表示画素に対応して、前記データ電流を前記各表示画素の前記表示特性に応じた電流値を有する前記階調電流に変換する電流変換回路を前記各データラインに対応して２組有していることを特徴とする。

請求項３記載の発明は、請求項２記載の表示駆動装置において、前記電流制御部は、前記２色の表示画素に対応して設けられた２組の前記電流変換回路が前記各データラインに対応して並列に設けられ、前記データラインと２組の前記電流変換回路のいずれかを選択的に接続する接続切換回路を前記各データラインに対応して有していることを特徴とする。

請求項４記載の発明は、請求項２又は３記載の表示駆動装置において、前記電流変換回路は、前記データ電流の電流値を前記各色の表示画素の発光効率に応じた所定の電流設定比に基づいて前記階調電流に変換するカレントミラー回路であることを特徴とする。
請求項５記載の発明は、請求項４記載の表示駆動装置において、前記カレントミラー回路に設定される前記電流設定比は、前記画素アレイに配列された前記各色の表示画素の前記発光効率のうち、最も低い前記発光効率を基準として設定されていることを特徴とする。

請求項６記載の発明は、請求項２記載の表示駆動装置において、前記電流制御部における前記各電流変換回路は、前記データ電流を電圧成分に変換して保持する電流保持回路を有していることを特徴とする。
請求項７記載の発明は、請求項６記載の表示駆動装置において、前記表示駆動装置は、前記各データラインに対応して設けられ、前記各電流変換回路に設けられた前記電流保持回路に保持された前記電圧成分に係る残留電荷を放電するリセット回路を有する電流リセット回路部を備えていることを特徴とする。

請求項８記載の発明は、請求項１記載の表示駆動装置において、前記表示駆動装置は、前記各データラインに対応して設けられ、前記画素アレイに配列された前記複数の表示画素に供給された前記階調電流に係る残留電荷を放電するリセット回路を有する画素リセット回路部を備えていることを特徴とする。

請求項９記載の発明は、行方向に配設された複数の走査ラインと列方向に配設された複数のデータラインの各交点近傍に、異なる色の複数の表示画素が規則的に配列され、前記複数のデータラインの各々に、行毎に異なる２色の前記表示画素が交互に接続される画素アレイを備え、前記複数のデータラインを介して前記表示画素の各々に表示データに応じた階調電流を供給することにより、前記複数の表示画素を所定の表示階調で駆動させて、前記画素アレイに所望のカラー画像を表示する表示装置において、前記複数の表示画素を各行ごとに選択状態に設定する走査駆動部と、前記表示データに基づくデータ電流を生成して出力するデータ駆動部と、前記データ駆動部から出力される前記データ電流を取り込み、前記各データラインに接続される前記各色の表示画素の表示特性に応じた電流値を有する前記階調電流を生成して、前記各データラインを介して前記複数の表示画素に供給する電流制御部と、を備えていることを特徴とする。

請求項１０記載の発明は、請求項９記載の表示装置において、前記電流制御部は、前記各データラインに接続された前記２色の表示画素に対応して、前記データ電流を前記各表示画素の前記表示特性に応じた電流値を有する前記階調電流に変換する電流変換回路を前記各データラインに対応して２組有していることを特徴とする。

請求項１１記載の発明は、請求項１０記載の表示装置において、前記電流制御部は、前記２色の表示画素に対応して設けられた２組の前記電流変換回路が前記各データラインに対応して並列に設けられ、前記データラインと２組の前記電流変換回路のいずれかを選択的に接続する接続切換回路を前記各データラインに対応して有していることを特徴とする。

請求項１２記載の発明は、請求項１０又は１１記載の表示装置において、前記電流変換回路は、前記データ電流の電流値を前記各色の表示画素の発光効率に応じた所定の電流設定比に基づいて前記階調電流に変換するカレントミラー回路であることを特徴とする。
請求項１３記載の発明は、請求項１２記載の表示装置において、前記カレントミラー回路に設定される前記電流設定比は、前記画素アレイに配列された前記各色の表示画素の前記発光効率のうち、最も低い前記発光効率を基準として設定されていることを特徴とする。

請求項１４記載の発明は、請求項１０記載の表示装置において、前記電流制御部における前記各電流変換回路は、前記データ電流を電圧成分に変換して保持する電流保持回路を有していることを特徴とする。
請求項１５記載の発明は、請求項１４記載の表示装置において、前記表示装置は、前記各データラインに対応して設けられ、前記各電流変換回路に設けられた前記電流保持回路に保持された前記電圧成分に係る残留電荷を放電するリセット回路を有する電流リセット回路部を備えていることを特徴とする。

請求項１６記載の発明は、請求項９記載の表示装置において、前記表示装置は、前記各データラインに対応して設けられ、前記画素アレイに配列された前記複数の表示画素に供給された前記階調電流に係る残留電荷を放電する画素リセット回路を有する画素リセット回路部を備えていることを特徴とする。

請求項１７記載の発明は、請求項９記載の表示装置において、前記画素アレイは、前記異なる色の前記複数の表示画素がデルタ配列されていることを特徴とする。
請求項１８記載の発明は、請求項９乃至１７のいずれかに記載の表示装置において、前記画素アレイに配列された前記表示画素は、各々、前記電流制御部から供給される前記階調電流に応じた電荷を保持し、当該電荷に基づいて所定の電流値を有する発光駆動電流を生成する画素駆動回路と、前記画素駆動回路から供給される前記発光駆動電流の電流値に基づいて、所定の輝度階調で発光動作する電流制御型の発光素子と、を備えることを特徴とする。

請求項１９記載の発明は、請求項１８記載の表示装置において、少なくとも前記画素駆動回路及び前記電流制御部は、同一のチャネル極性を有する電界効果型トランジスタにより形成されていることを特徴とする。
請求項２０記載の発明は、請求項１８又は１９記載の表示装置において、少なくとも前記電流リセット回路部及び前記画素リセット回路部の一方が、前記画素駆動回路及び前記電流制御部と同一のチャネル極性を有する電界効果型トランジスタにより形成されていることを特徴とする。
請求項２１記載の発明は、請求項１８記載の表示装置において、前記電流制御型の発光素子は、有機エレクトロルミネッセンス素子であることを特徴とする。

請求項２２記載の発明は、行方向に配設された複数の走査ラインと列方向に配設された複数のデータラインの各交点近傍に、異なる色の複数の表示画素が規則的に配列され、前記複数のデータラインの各々に、行ごとに異なる２色の前記表示画素が交互に接続される画素アレイを備え、前記複数のデータラインを介して前記表示画素の各々に表示データに応じた階調電流を供給することにより、前記複数の表示画素を所定の表示階調で駆動させて、前記画素アレイに所望のカラー画像を表示する表示装置の駆動制御方法において、前記複数の表示画素を行ごとに順次選択状態に設定する動作と、前記選択状態に設定される行に対応する表示データに基づくデータ電流を取り込む動作と、前記データ電流に基づいて、前記各データラインに接続された、前記選択状態に設定された行の、前記２色のうちの何れか一方の色の前記表示画素の表示特性に応じた電流値を有する前記階調電流を生成して、前記各データラインを介して前記選択状態に設定された前記表示画素に供給する動作と、を含むことを特徴とする。

請求項２３記載の発明は、請求項２２記載の表示装置の駆動制御方法において、前記選択状態に設定された特定の行の前記表示画素に対応した前記階調電流を前記表示画素に供給する動作と、当該特定の行の次の行の前記表示画素に対応した前記データ電流を取り込む動作と、を所定の動作期間内に同時並行して実行することを特徴とする。

請求項２４記載の発明は、請求項２２記載の表示装置の駆動制御方法において、前記選択状態に設定された特定の行の前記表示画素に対応した前記データ電流を取り込む動作と、当該特定の行の前記表示画素に対応した前記階調電流を前記表示画素に供給する動作と、を所定の動作期間内に同時並行して実行することを特徴とする。

請求項２５記載の発明は、請求項２４記載の表示装置の駆動制御方法において、前記データ電流を取り込む動作に先立って、当該動作期間の一つ前の前記動作期間において取り込んだ前記データ電流に起因する残留電荷を放電する動作を実行することを特徴とする。

請求項２６記載の発明は、請求項２３乃至２５のいずれかに記載の表示装置の駆動制御方法において、前記階調電流を前記表示画素に供給する動作に先立って、当該動作期間の一つ前の前記動作期間において供給された前記階調電流に起因する当該表示画素における残留電荷を放電する動作を実行することを特徴とする。

本発明に係る表示駆動装置及び表示装置並びにその駆動制御方法によれば、表示画素をデルタ配列するとともに、データラインを異色結線した表示パネルであっても、汎用のデータドライバを用いて、所望の画像情報を良好に表示することができる。

以下、本発明に係る表示装置及びその駆動制御方法について、実施の形態を示して詳しく説明する。
＜第１の実施形態＞
＜表示装置＞
図１は、本発明に係る表示装置の第１の実施形態を示す概略ブロック図であり、図２は、本実施形態に係る表示装置の要部構成（画素アレイ及び電流制御部）の一例を示す概略構成図である。

図１、図２に示すように、本発明の第１の実施形態に係る表示装置１００Ａは、大別して、行方向に配設された複数の走査ラインＳＬと列方向に配設された複数のデータラインＤＬの各交点近傍に、一の表示画素を形成する赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色の色画素ＰＩＸがｎ行×ｍ列（ｎ、ｍは正の整数）デルタ配列された画素アレイ（表示領域）１１０と、各行の走査ラインＳＬに所定のタイミングで走査信号Ｖselを印加することにより、各行の色画素ＰＩＸを順次選択状態に設定する走査ドライバ（走査駆動部）１２０と、後述する表示信号生成部１６０から供給される表示データを取り込み、当該表示データに含まれる輝度階調値に応じた電流値を有するデータ電流Ｉdataを生成して、後述する電流制御部１４０に供給する電流ドライバ（データ駆動部）１３０と、各列のデータラインＤＬに接続され、上記電流ドライバ１３０から供給される表示データに応じたデータ電流Ｉdataを取り込み、当該データ電流Ｉdataを各色画素ＰＩＸの電流効率（発光効率；表示特性）に応じた電流値を有する階調電流Ｉpixに変換して、各データラインＤＬに供給する電流制御部１４０と、例えば表示信号生成部１６０から供給されるタイミング信号に基づいて、少なくとも、走査ドライバ１２０、電流ドライバ１３０及び電流制御部１４０の動作状態を制御する各種制御信号（走査制御信号、データ制御信号、電流制御信号等）を生成して出力するシステムコントローラ１５０と、例えば表示装置１００Ａの外部から供給される映像信号に基づいて、表示データ（デジタルデータからなる輝度階調値）を生成して電流ドライバ１３０に供給するとともに、該表示データを画素アレイ１１０により形成される表示領域に画像表示するためのタイミング信号（システムクロック等）を生成、又は、抽出して上記システムコントローラ１５０に供給する表示信号生成部１６０と、を備えている。

以下、上記各構成について具体的に説明する。
（画素アレイ１１０）
本実施形態に係る表示装置に適用可能な画素アレイ１１０は、例えば図２に示すように、行方向（図面左右方向）に赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色からなる色画素ＰＩＸが規則的に繰り返し配列され、かつ、隣接する行間で同色の色画素ＰＩＸ相互が例えば１．５画素分ずつずらして配列されたデルタ配列を有している。

複数の走査ラインＳＬは、各々直線状に行方向（図面左右方向）に配設されて、上記ＲＧＢの順に規則的に配列された色画素ＰＩＸに接続され、一方、複数のデータラインＤＬは、各々蛇行しながら列方向（図面上下方向）に配設されて、偶数行と奇数行で異なる色の色画素ＰＩＸに接続されている。すなわち、本実施形態に係る画素アレイ１１０においては、一のデータラインＤＬに行ごとに異なる２色の色画素ＰＩＸ（例えば、１、３、・・・（２ｉ−１）行目（ｉは正の整数；奇数行目）に赤（Ｒ）の色画素ＰＩＸ、また、２、４、・・・２ｉ行目（偶数行目）に緑（Ｇ）の色画素ＰＩＸ）が交互に接続された、いわゆる「異色結線」が適用されている。

各色画素ＰＩＸは、走査ラインＳＬとデータラインＤＬとの各交点に接続され、有機ＥＬ素子等の電流制御型の発光素子と、表示データ（階調電流）に基づいて当該発光素子を所望の輝度で発光動作させる画素駆動回路（上述した画素回路に相当する）と、を備えたものを適用することができる。なお、本実施形態に適用可能な各色画素ＰＩＸの回路構成の例については、詳しく後述する。

（走査ドライバ１２０）
走査ドライバ１２０は、システムコントローラ１５０から供給される走査制御信号に基づいて、画素アレイ１１０に配設された各行の走査ラインＳＬに選択レベル（例えばハイレベル）の走査信号Ｖselを順次印加することにより、色画素ＰＩＸを各行ごとに選択状態に設定し、電流ドライバ１３０及び電流制御部１４０から各列のデータラインＤＬを介して供給される階調電流Ｉpixを、各色画素ＰＩＸに書き込むように制御する。

ここで、走査ドライバ１２０は、図示を省略したが、後述するシステムコントローラ１５０から走査制御信号として供給される走査クロック信号及び走査スタート信号に基づいて、各行の走査ラインＳＬに対応するシフト信号を順次出力するシフトレジスタ回路と、該シフトレジスタ回路から順次出力されるシフト信号を所定の信号レベル（選択レベル、非選択レベル）に変換し、システムコントローラ１５０から走査制御信号として供給される出力制御信号に基づいて、各行の走査ラインＳＬに走査信号Ｖselとして出力する出力回路（出力バッファ）と、を備えたものを適用することができる。

（電流ドライバ１３０）
電流ドライバ１３０は、システムコントローラ１５０から供給されるデータ制御信号に基づいて、後述する表示信号生成部１６０から供給される表示データを、所定のタイミングで各行ごとに順次取り込んで保持し、上記表示データに含まれる輝度階調値に応じた電流値を有するデータ電流Ｉdataを生成して、後述する電流制御部１４０（各列に対応して設けられた電流値変換回路部１４１−１、１４１−２、・・・１４１−ｍ）に供給する動作を、一行分ずつ順次繰り返し実行する。

図３は、本実施形態に係る表示装置に適用可能な電流ドライバの一例を示すブロック図である。
電流ドライバ１３０は、例えば図３に示すように、システムコントローラ１５０からデータ制御信号として供給されるシフトクロック信号ＣＬＫに基づいて、サンプリングスタート信号ＳＴＲを順次シフトしつつシフト信号を出力するシフトレジスタ回路１３１と、該シフト信号の入力タイミングに基づいて、表示信号生成部１６０から供給される１行分のデジタルデータからなる表示データ（輝度階調値）Ｄ０〜Ｄｍを順次取り込むデータレジスタ回路１３２と、データラッチ信号ＳＴＢに基づいて、データレジスタ回路１３２により取り込まれた１行分の表示データＤ０〜Ｄｍを保持するデータラッチ回路１３３と、図示を省略した電源供給手段から供給される階調基準電圧Ｖ０〜Ｖｐに基づいて、上記保持された表示データＤ０〜Ｄｍを所定のアナログ信号電圧（データ電圧Ｖdata）に変換するデジタル−アナログ変換回路（以下、「Ｄ／Ａコンバ−タ」と略記する）１３４と、データ電圧Ｖdataに基づいて、表示データ（輝度階調値）Ｄ０〜Ｄｍに応じた電流値を有するデータ電流Ｉdataを生成し、システムコントローラ１５０から供給される出力イネ−ブル信号ＯＥに基づいて後述する電流制御部１４０（電流値変換回路部１４１−１、１４１−２、・・・）に一斉に供給する電圧電流変換・電流供給回路１３５と、を備えている。

（電流制御部１４０）
電流制御部１４０は、システムコントローラ１５０から供給される電流制御信号に基づいて、電流ドライバ１３０から供給される１行分の表示データ（輝度階調値）に基づくデータ電流Ｉdataを第１の動作期間で一斉に取り込み、各列の色画素ＰＩＸごとに個別に保持し、上述した走査ドライバ１２０により特定の行の走査ラインＳＬが選択状態に設定された第２の動作期間で、上記保持したデータ電流Ｉdataに基づいて当該選択状態に設定された各色画素ＰＩＸの電流効率に対応するように生成された階調電流Ｉpixを、各データラインＤＬを介して各色画素ＰＩＸに一斉に供給する。

また、上記第２の動作期間においては、階調電流Ｉpixを各データラインＤＬを介して、選択状態に設定された各色画素ＰＩＸに供給する動作に並行して、次の動作期間で選択状態に設定される行の色画素ＰＩＸの表示データに対応したデータ電流Ｉdataを電流ドライバ１３０から各列ごとに取り込んで保持する動作を実行する。

電流制御部１４０は、例えば図２に示すように、電流ドライバ１３０により表示データに基づいて生成されたデータ電流Ｉdataを各列ごとに取り込み保持し、各列ごとのデータ電流Ｉdata及び各色画素ＰＩＸの電流効率に応じた電流値を有する階調電流Ｉpixを生成して、各列のデータラインＤＬを介して各色画素ＰＩＸに供給する電流値変換回路部１４１−１、１４１−２、・・・１４１−ｍが各列のデータラインＤＬに対応して設けられている。

（電流制御部の具体回路例）
図４は、本実施形態に係る表示装置に適用可能な電流制御部（電流値変換回路部）の一例を示す回路構成図である。なお、ここでは、画素アレイ１１０に配設された特定の列（例えばｊ列目；ｊは１≦ｊ≦ｍの範囲内の任意の整数）のデータラインＤＬに接続される電流制御部（電流値変換回路部）のみを示す。また、図４は、本実施形態に適用可能な電流制御部（電流値変換回路部）の一例を示すものにすぎず、この回路構成に何ら限定されるものではない。

電流制御部１４０内に各列のデータラインＤＬに対応して設けられる電流値変換回路部１４１（図２に示した１４１−１、１４１−２、・・・１４１−ｍ）は、図４に示すように、各々、カレントミラー回路（電流変換回路）を備えた２組（一対）の電流ラッチ・変換回路１４２ａ、１４２ｂを有し、上述した電流ドライバ１３０及びデータラインＤＬに対して、入力接点ＩＮ及び出力接点ＯＵＴを介して、これらの２組の電流ラッチ・変換回路１４２ａ、１４２ｂが並列に接続されている。

電流ラッチ・変換回路１４２ａは、例えば図４に示すように、上述した電流ドライバ１３０からデータ電流Ｉdataが入力される入力接点ＩＮと接点ＮＡ１との間に各電流路（ソース−ドレイン）が直列に接続されたトランジスタＴａ１、Ｔａ２と、該トランジスタＴａ１とＴａ２との接続接点ＮＡ２と接点ＮＡ３との間に電流路が接続されたトランジスタＴａ３と、上記接点ＮＡ３と電流ラッチ・変換回路１４２ａの出力接点（データラインＤＬとの接続接点）ＯＵＴとの間に各電流路が直列に接続されたトランジスタＴａ４及びＴａ５と、接点ＮＡ１とＮＡ３との間に接続されたキャパシタＣＡと、を備えた回路構成を有している。

ここで、トランジスタＴａ５の制御端子（ゲート）には、システムコントローラ１５０から電流制御信号として供給される切換制御信号ＬＣ１が印加され、トランジスタＴａ１及びＴａ２の制御端子には、システムコントローラ１５０から電流制御信号として供給される切換制御信号ＬＣ２が印加される。また、トランジスタＴａ３及びＴａ４の制御端子は、上記接点ＮＡ１に共通に接続され、トランジスタＴａ３とＴａ４はカレントミラー回路を構成している。また、接点ＮＡ３には、接地電位ＧＮＤよりも低い電圧レベルを有する所定の低電位電圧Ｖeeが印加されている。

また、電流ラッチ・変換回路１４２ｂも、上記電流ラッチ・変換回路１４２ａと同様に、入力接点ＩＮと接点ＮＢ１との間に各電流路が直列に接続されたトランジスタＴｂ１、Ｔｂ２と、該トランジスタＴｂ１とＴｂ２との接続接点ＮＢ２と接点ＮＢ３との間に電流路が接続されたトランジスタＴｂ３と、上記接点ＮＢ３と出力接点ＯＵＴとの間に各電流路が直列に接続されたトランジスタＴｂ４及びＴｂ５と、接点ＮＢ１とＮＢ３との間に接続されたキャパシタＣＢと、を備えた回路構成を有している。

ここで、トランジスタＴｂ１及びＴｂ２の制御端子には、上記切換制御信号ＬＣ１が印加され、トランジスタＴｂ５の制御端子には、上記切換制御信号ＬＣ２が印加される。また、トランジスタＴｂ３及びＴｂ４の制御端子は、上記接点ＮＢ１に共通に接続され、トランジスタＴｂ３とＴｂ４はカレントミラー回路を構成している。また、接点ＮＢ３には、上記接点ＮＡ３と同様に、低電位電圧Ｖeeが印加されている。

なお、電流ラッチ・変換回路１４２ａに設けられるトランジスタＴａ１、Ｔａ２、Ｔａ５、及び、電流ラッチ・変換回路１４２ｂに設けられるトランジスタＴｂ１、Ｔｂ２、Ｔｂ５は、本発明に係る接続切換回路を形成している。また、電流ラッチ・変換回路１４２ａに設けられるトランジスタＴａ３とキャパシタＣＡ、及び、電流ラッチ・変換回路１４２ｂに設けられるトランジスタＴｂ３とキャパシタＣＢは、本発明に係る電流保持回路を形成している。

そして、各電流ラッチ・変換回路１４２ａ、１４２ｂに設けられるカレントミラー回路（トランジスタＴａ３及びＴａ４、又は、トランジスタＴｂ３及びＴｂ４）における入力電流（データ電流Ｉdata）と出力電流（階調電流Ｉpix）の電流比は、電流値変換回路部１４１（電流ラッチ・変換回路１４２ａ、１４２ｂ）の出力電流である階調電流Ｉpixが供給される色画素ＰＩＸの電流効率（下記参照）に応じて、例えば１：１、又は、ｘ：１（ｘ＞１）となるように設定されている。

ここで、カラー表示に適用されるＲＧＢの各色画素においては、一般に、発光素子に一定の電流値を有する発光駆動電流を流した場合、発光色によって輝度が異なる（発光効率、すなわち電流効率が異なる）ことが知られており、具体的には、同一の電流値を有する発光駆動電流を流した場合、青色が最も発光輝度が高くなり、以下緑色、赤色の順に発光輝度が低くなる。

したがって、ＲＧＢの各色画素によりカラー表示を行う場合には、各色ごとの輝度を一致させるために、発光素子に流す発光駆動電流（もしくは、各色画素に書き込む階調電流）の電流値を、電流効率に応じて変換（補正）する必要がある。本実施形態においては、図２に示したように、画素アレイ１１０に配設された一のデータラインＤＬに異なる２色の色画素ＰＩＸが接続された異色結線を適用しているので、各列の電流値変換回路部１４１に設けられる２組の電流ラッチ・変換回路１４２ａ、１４２ｂの各々に設定される電流比が異なるように設定される。

具体的には、表１に示すように、白表示を実現する際の、ＲＧＢの各色画素ＰＩＸにおける最高輝度階調値（単位面積当たりの最高輝度；cd/m²）を各々ＬＶ_Ｒ、ＬＶ_Ｇ、ＬＶ_Ｂとし、電流効率（単位電流値当たりの発光輝度；cd/Ａ）を各々η_Ｒ、η_Ｇ、η_Ｂとしたとき、各画素電流値（単位面積当たりの電流値；μＡ／ｍ ² ）は、各々ＬＶ_Ｒ／η_Ｒ、ＬＶ_Ｇ／η_Ｇ、ＬＶ_Ｂ／η_Ｂと表すことができる。したがって、カレントミラー回路に設定されるミラー電流設定比（入力電流Ｉinに対する出力電流Ｉoutの設定比；Ｉout：Ｉin）は、表１に示すように、ＲＧＢの各色画素ＰＩＸにおいて、各々ＬＶ_Ｒ／η_Ｒ：１、ＬＶ_Ｇ／η_Ｇ：１、ＬＶ_Ｂ／η_Ｂ：１と表すことができる。

そして、本実施形態に適用されるＲＧＢの各色画素ＰＩＸにおいて、上記各画素電流値は、例えば表２に示すように、各色画素ＰＩＸの電流効率η_Ｒ、η_Ｇ、η_Ｂに基づいて、各々２．０４μＡ／ｍ ² 、０．８９μＡ／ｍ ² 、０．７１μＡ／ｍ ² に規定される。この場合、当該画素電流値が最も大きい（すなわち、電流効率が最も低い）赤色画素を基準として、各色画素ＰＩＸに対応するミラー電流設定比（入力電流であるデータ電流Ｉdataに対する出力電流である階調電流Ｉpixの設定比；Ｉpix：Ｉdata）が、各々１：１、１：２．３、１：２．９に設定されるように、例えばカレントミラー回路を形成するトランジスタＴａ３とＴａ４、及び、トランジスタＴｂ３とＴｂ４のトランジスタサイズの比を設定する。

このように、ＲＧＢの各色画素ＰＩＸに対応して各カレントミラー回路に設定されるミラー電流設定比（入力電流であるデータ電流Ｉdataに対する出力電流である階調電流Ｉpixの比）を１以下（階調電流Ｉpixがデータ電流Ｉdata以下）になるように設定することにより、電流ドライバ１３０から出力されるデータ電流Ｉdataの電流値を大きくすることができるので、電流ドライバ１３０に設けられるＤ／Ａコンバータ１３４（図３参照）を作成し易くすることができる。

なお、各電流ラッチ・変換回路１４２ａ、１４２ｂに設けられるキャパシタＣＡ、ＣＢは、各々、トランジスタＴａ３又はＴａ４、Ｔｂ３又はＴｂ４のゲート−ドレイン間に形成される寄生容量であってもよい。また、各電流値変換回路部１４１（電流ラッチ・変換回路１４２ａ、１４２ｂ）を形成する各トランジスタＴａ１〜Ｔａ５、及び、Ｔｂ１〜Ｔｂ５は、例えばアモルファスシリコン半導体、あるいは、ポリシリコン半導体をチャネル層とする、ｎチャネル型の電界効果型トランジスタを適用することができる。

特に、本実施形態に係る電流値変換回路部１４１（電流ラッチ・変換回路１４２ａ、１４２ｂ）に、アモルファスシリコン半導体を備えた電界効果型トランジスタを適用した場合、アモルファスシリコントランジスタは素子特性（しきい値電圧等）の経時変化が生じ易いという問題点を有しているが、カレントミラー回路を構成する一対のトランジスタＴａ３とＴａ４、Ｔｂ３とＴｂ４を近接して形成することにより、これらのトランジスタの特性変化（劣化）の進行の程度を同等にすることができ、また、単一のゲート電圧（接点ＮＡ１又はＮＢ１の電位）により動作状態を制御することができるので、特性変化がカレントミラー回路の動作（データ電流Ｉdataに対する階調電流Ｉpixの電流値）、さらには表示品質に与える影響を極力抑制することができる。

すなわち、本実施形態に係る電流制御部１４０（電流値変換回路部１４１）においては、システムコントローラ１５０から電流制御信号として供給され、相互に逆相となる切換制御信号ＬＣ１、ＬＣ２に基づいて、各電流ラッチ・変換回路１４２ａ、１４２ｂのいずれか一方において、カレントミラー回路と電流ドライバ１３０が接続されて（このとき、当該カレントミラー回路とデータラインＤＬとは非接続状態に設定されて）、電流ドライバ１３０から供給されるデータ電流Ｉdataが取り込まれるとともに、他方において、カレントミラー回路とデータラインＤＬが接続されて（このとき、当該カレントミラー回路と電流ドライバ１３０とは非接続状態に設定されて）、カレントミラー回路の出力側に流れる電流が階調電流ＩpixとしてデータラインＤＬを介して所定の色画素ＰＩＸに供給される。なお、電流制御部１４０の具体的な制御動作については、後述する表示装置の駆動制御方法において詳しく説明する。

（システムコントローラ１５０）
システムコントローラ１５０は、上述した走査ドライバ１２０、電流ドライバ１３０及び電流制御部１４０に対して、動作状態を制御する走査制御信号、データ制御信号及び電流制御信号を供給することにより、走査ドライバ１２０において走査信号Ｖselを生成して走査ラインＳＬに印加する動作、電流ドライバ１３０において表示データに応じたデータ電流Ｉdataを生成する動作、及び、電流制御部１４０においてデータ電流Ｉdataを変換して階調電流Ｉpixを生成してデータラインＤＬに供給する動作を、各々所定のタイミングで実行させて、表示データを各色画素ＰＩＸに書き込み適切な輝度階調で発光動作させ、映像信号に基づく所定の画像情報を画素アレイ１１０に表示させる制御を行う。

（表示信号生成部１６０）
表示信号生成部１６０は、例えば表示装置１００Ａの外部から供給される映像信号から輝度階調値を含む信号成分を抽出し、画素アレイ１１０の１行分ごとに表示データとして電流ドライバ１３０に供給する。ここで、上記映像信号が、テレビ放送信号（コンポジット映像信号）のように、画像情報の表示タイミングを規定するタイミング信号成分を含む場合には、表示信号生成部１６０は、上記輝度階調値を含む信号成分を抽出する機能のほか、タイミング信号成分を抽出してシステムコントローラ１５０に供給する機能を有するものであってもよい。この場合においては、図１に示すように、上記システムコントローラ１５０は、表示信号生成部１６０から供給されるタイミング信号に基づいて、走査ドライバ１２０や電流ドライバ１３０、電流制御部１４０に対して供給する各種制御信号を生成する。

＜表示装置の駆動制御方法＞
次に、上述した表示装置における駆動制御方法について、図面を参照して説明する。
図５は、本実施形態に係る表示装置における駆動制御動作（駆動制御方法）の一例を示すタイミングチャートである。ここでは、上述したように、画素アレイ１１０がｎ行×ｍ列（ｎは偶数、ｍは３の倍数）の画素配列を有する場合について、奇数（２ｉ−１）行及び偶数（２ｉ）行の色画素ＰＩＸ（ｉは、１≦２ｉ−１≦ｎ−１、２≦２ｉ≦ｎを満たす正の整数）に対する表示データのラッチ動作及び書込動作について具体的に説明する。また、図６〜図８は、本実施形態に係る電流制御部（電流値変換回路部）における動作状態を示す動作概念図である。

本実施形態に係る表示装置１００Ａにおける駆動制御動作は、隣接する２行の色画素ＰＩＸを順次選択状態に設定する２水平走査期間を一単位期間として、前半の１水平走査期間で電流ドライバ１３０から供給される１行分の表示データ（輝度階調値）に応じたデータ電流Ｉdataを、電流制御部１４０の各列ごとに設けられた電流値変換回路部１４１の一対の電流ラッチ・変換回路１４２ａ、１４２ｂのいずれか一方に取り込んで保持する動作（電流ラッチ動作期間）と、後半の１水平走査期間で、上記電流ラッチ動作において電流ラッチ・変換回路１４２ａ、１４２ｂのいずれかに取り込まれたデータ電流Ｉdataに対して、上述した表１及び表２に示した所定のミラー電流設定比を有する階調電流Ｉpixを生成して、所定の行の各色画素ＰＩＸに書き込み、表示データに応じた輝度階調で各色画素ＰＩＸを発光させる動作（電流書込動作期間）と、を含むように実行する。

ここで、電流値変換回路部１４１を形成する２組の電流ラッチ・変換回路１４２ａ、１４２ｂ間で、上記電流ラッチ動作と電流書込動作を同期して実行し、かつ、交互に繰り返し実行するように制御される。
すなわち、表示データに基づいて電流ドライバ１３０から各データラインＤＬに対応して供給されるデータ電流Ｉdataが、各電流値変換回路部１４１を形成する２組の電流ラッチ・変換回路１４２ａ、１４２ｂのうちの、一方の電流ラッチ・変換回路側（例えば電流ラッチ・変換回路１４２ａ）に取り込み保持される期間に、同時並行して他方の電流ラッチ・変換回路側（例えば電流ラッチ・変換回路１４２ｂ）から一つ前の取込タイミングで取り込み保持されたデータ電流Ｉdataに応じた階調電流Ｉpixが各データラインＤＬに供給されることになり、後述するように、電流ドライバ１３０及び電流制御部１４０から、実質的に連続して表示データに基づく階調電流Ｉpixが生成されて、各列のデータラインＤＬに供給する動作が実行される。

具体的には、まず第１の動作期間（２水平走査期間を一単位期間とする前半の１水平走査期間）で、図５、図６に示すように、上述した電流制御部１４０の各列に設けられる電流値変換回路部１４１において、システムコントローラ１５０から電流制御信号として供給される切換制御信号ＬＣ１をローレベル（Ｌ）、切換制御信号ＬＣ２をハイレベル（Ｈ）に設定することにより、電流ラッチ・変換回路１４２ａのトランジスタＴａ１、Ｔａ２がオン動作し、トランジスタＴａ５がオフ動作する。

そして、このタイミングに同期して、電流ドライバ１３０から特定の行（例えば（２ｉ−１）行）の各列の色画素ＰＩＸの表示データに対応するデータ電流Ｉdataを供給することにより、トランジスタＴａ３のゲート−ドレイン間が電気的に短絡されているため飽和領域でオン動作することになり、データ電流Ｉdataは、トランジスタＴａ１、Ｔａ３及び接点ＮＡ３を介して、低電位電圧Ｖee方向に流れ、当該データ電流Ｉdataの電流レベルがトランジスタＴａ３のゲート−ソース間の電圧レベル（電圧成分）に変換されて、キャパシタＣＡに電荷として蓄積される（電流ラッチ動作）。

このとき、キャパシタＣＡへの電荷の蓄積に伴って接点ＮＡ１の電位が上昇することにより、トランジスタＴａ３とともにカレントミラー回路を構成するトランジスタＴａ４がオン動作するが、トランジスタＴａ５がオフ状態に設定されているため、トランジスタＴａ４には電流は流れない。

このように、電流ラッチ動作においては、電流ドライバ１３０から表示データに含まれる輝度階調値に応じて各列ごとに出力されるデータ電流Ｉdataを、各電流値変換回路部１４１に設けられた一方側の電流ラッチ・変換回路１４２ａに流すことにより、（例えば（２ｉ−１）行目の）１行分のデータ電流Ｉdata(2i−1)が電流制御部１４０に取り込み保持される。

次いで、第２の動作期間（２水平走査期間を一単位期間とする後半の１水平走査期間）で、図５、図７に示すように、システムコントローラ１５０から電流制御信号として供給される切換制御信号ＬＣ１をハイレベル（Ｈ）、切換制御信号ＬＣ２をローレベル（Ｌ）に設定することにより、電流ラッチ・変換回路１４２ａのトランジスタＴａ１、Ｔａ２がオフ動作し、トランジスタＴａ５がオン動作する。

このとき、上記電流ラッチ動作（図６）によりキャパシタＣＡに蓄積された電荷に基づく電位（高電圧）が接点ＮＡ１に保持されているためトランジスタＴａ４がオン動作を継続する。これにより、データラインＤＬが出力接点ＯＵＴを介して電流ラッチ・変換回路１４２ａに接続され、データラインＤＬ側からトランジスタＴａ５及びＴａ４を介して低電位電圧Ｖee方向に、キャパシタＣＡに蓄積された電荷（すなわちデータ電流Ｉdata）に基づく電流値を有する階調電流Ｉpixが引き込まれるように流れる。

そして、このタイミングに同期して、走査ドライバ１２０から表示データの書込対象となっている行の走査ラインＳＬに、選択レベル（ハイレベル）の走査信号Ｖselを印加して、当該行の色画素ＰＩＸを選択状態に設定することにより、上記階調電流Ｉpixが各データラインＤＬを介して電流制御部１４０方向に引き抜かれるように流れ、後述するように、各色画素ＰＩＸに設けられる画素駆動回路に階調電流Ｉpixに応じた電荷（電圧成分）が保持される（電流書込動作）。

ここで、電流制御部１４０による色画素ＰＩＸへの電流書込動作においては、上述したように、電流ラッチ・変換回路１４２ａに設けられたカレントミラー回路（トランジスタＴａ３、Ｔａ４）に設定されたミラー電流設定比を有するように当該色画素ＰＩＸの表示データ（輝度階調値）に応じたデータ電流Ｉdataの電流値を、色画素ＰＩＸの電流効率に応じた電流値に変換（補正）して各色画素ＰＩＸに階調電流Ｉpixとして流す。

このように、電流書込動作においては、各電流値変換回路部１４１に設けられ、上述した電流ラッチ動作によりデータ電流Ｉdataが供給された一方側の電流ラッチ・変換回路１４２ａにより、選択状態に設定された行（例えば（２ｉ−１）行目）の色画素ＰＩＸから階調電流Ｉpixを引き抜くように流すことにより、表示データ（輝度階調値）及び各色画素の電流効率に応じた１行分の階調電流Ｉpix(2i−1)が各色画素ＰＩＸ（図７では赤（Ｒ）色画素）に書き込み保持される。

また、このような電流値変換回路部１４１に設けられた一方側の電流ラッチ・変換回路１４２ａにおいて、選択状態に設定された色画素ＰＩＸからデータラインＤＬを介して所定の階調電流Ｉpixを引き抜く電流書込動作期間においては、図５、図７に示すように、システムコントローラ１５０から電流制御信号として供給される切換制御信号ＬＣ１がハイレベル（Ｈ）、切換制御信号ＬＣ２がローレベル（Ｌ）に設定されているので、電流値変換回路部１４１に設けられた他方の電流ラッチ・変換回路１４２ｂのトランジスタＴｂ１、Ｔｂ２がオン動作し、トランジスタＴｂ５がオフ動作する。

そして、このタイミングに同期して、電流ドライバ１３０から次の行（例えば２ｉ行）の各列の色画素ＰＩＸの表示データに対応するデータ電流Ｉdataを供給することにより、上述した一方の電流ラッチ・変換回路１４２ａにおける電流ラッチ動作の場合と同様に、データ電流Ｉdata(2i)は、トランジスタＴｂ１、Ｔｂ３及び接点ＮＢ３を介して、低電位電圧Ｖee方向に流れ、当該データ電流Ｉdataに応じた電圧成分がトランジスタＴｂ３のゲート−ソース間に接続されたキャパシタＣＢに蓄積される（電流ラッチ動作）。

次いで、第３の動作期間（２水平走査期間を一単位期間とする前半の１水平走査期間；上記第１の動作期間と同等）で、図５、図８に示すように、再びシステムコントローラ１５０から電流制御信号として供給される切換制御信号ＬＣ１をローレベル（Ｌ）、切換制御信号ＬＣ２をハイレベル（Ｈ）に設定することにより、電流ラッチ・変換回路１４２ｂのトランジスタＴｂ１、Ｔｂ２がオフ動作し、トランジスタＴｂ５がオン動作する。

これにより、上記電流ラッチ動作（図７）によりキャパシタＣＡに蓄積された電荷に基づく電流値を有する階調電流Ｉpixが、データラインＤＬ側からトランジスタＴｂ５及びＴａｂを介して低電位電圧Ｖee方向に引き込まれるように流れる。このタイミングに同期して、走査ドライバ１２０により次の行の色画素ＰＩＸを選択状態に設定することにより、各色画素ＰＩＸ（図８では緑（Ｇ）色画素）からデータラインＤＬを介して階調電流Ｉpix(2i)が引き抜かれ電荷（電圧成分）が保持される（電流書込動作）。

このように、電流値変換回路部１４１の一方の電流ラッチ・変換回路１４２ａにおいて奇数（２ｉ−１）行の色画素ＰＩＸに対して階調電流Ｉpixを供給する電流書込動作が実行されている期間中に、他方の電流ラッチ・変換回路１４２ｂにおいて偶数（２ｉ）行の色画素ＰＩＸに対応したデータ電流Ｉdataを取り込み保持する電流ラッチ動作が同期して実行され、また、他方の電流ラッチ・変換回路１４２ｂにおいて偶数（２ｉ）行の色画素ＰＩＸに対して階調電流Ｉpixを供給する電流書込動作が実行されている期間中に、一方の電流ラッチ・変換回路１４２ａにおいて奇数（２ｉ＋１）行の色画素ＰＩＸに対応したデータ電流Ｉdataを取り込み保持する電流ラッチ動作が同期して実行される。

したがって、本実施形態によれば、ＲＧＢの各色画素がデルタ配列され、かつ、列方向に配設された各データラインに異なる２色の色画素が規則的に接続された異色結線を有する画素アレイを備えた表示装置において、各列の色画素ごとに、表示データに含まれる輝度階調値に応じた電流値を有するデータ電流を生成する電流ドライバと、該各列の色画素ごとに生成されたデータ電流を、各色画素の電流効率に応じた電流値に変換して、各列のデータラインＤＬを介して階調電流として出力する電流制御部と、を備えていることにより、データラインに接続された異なる色の色画素に対して、電流ドライバから出力されるデータ電流の電流値を各色画素の電流効率（発光効率）に応じて変換することができるので、表示データに含まれる輝度階調値にのみ応じた電流値を有するデータ電流を生成して出力する既存の電流ドライバ（データドライバ）をそのまま適用することができる。

また、上記電流ドライバから出力される表示データの輝度階調値にのみ応じたデータ電流を、色画素の電流効率に応じた電流値を有する階調電流に変換するための構成として、予め各データラインに接続された異なる色の色画素の電流効率に応じたミラー電流設定比を有するように形成されたカレントミラー回路（電流ラッチ・変換回路）を２組（一対）備えた電流値変換回路部を適用し、これらにより電流ラッチ動作と電流書込動作を交互に繰り返す簡易な制御方法により、各行の色画素への階調信号の書込動作における出力電流の切換制御タイミングに時間的な余裕を持たせることができ、良好な画質で動画像等の所望の画像情報を表示させることができる。

これにより、色画素がデルタ配列かつ異色結線された画素アレイを備えた表示装置において、各色画素に対応した電流ドライバ（データドライバ）を複数設ける必要がなく、また、簡易な制御方法により各色画素に応じた階調電流を生成してデータラインに出力することができるので、表示装置やドライバの構造や制御方法が複雑化することを抑制することができるとともに、製品コストの上昇を抑制することができる。

なお、本実施形態に係る電流制御部１４０においては、後述する色画素ＰＩＸ（図９参照）に設けられる画素駆動回路の回路構成に対応させるために、電流ドライバ１３０から供給される正極性のデータ電流Ｉdataに対応する、負極性の階調電流Ｉpixを生成する機能を有し、該階調電流ＩpixをデータラインＤＬ（色画素ＰＩＸ）側から引き込む（引き抜く）方向に流す場合について説明したが、本発明はこれに限定されるものではなく、色画素ＰＩＸの回路構成に応じて、正極性の階調電流Ｉpixを生成して、該階調電流ＩpixをデータラインＤＬ（色画素ＰＩＸ）に押し込む方向に流す構成を有するものであってもよい。なお、今日市場に一般的に流通し、入手することが容易な周知の電流ドライバ（データドライバ）は、正極性の電流（データ電流Ｉdata）を出力する構成を有しているものが大半であるので、上述したような電流制御部１４０及び後述する色画素ＰＩＸ（画素駆動回路）を適用することにより、周知の電流ドライバを用いて、階調電流を電流制御部１４０方向に引き込む方向に流す表示駆動装置を実現することができる。

また、本実施形態に係る表示装置においては、図２に示したように、色画素がデルタ配列された画素アレイを備える場合について説明したが、本発明はこれに限定されるものではなく、一のデータラインに異なる複数の色の色画素が規則的に接続された画素配列を有するものであれば、上述した電流制御部１４０を良好に適用することができる。

＜表示画素の具体回路例＞
次に、上述した実施形態に係る表示装置に適用可能な表示画素の具体的な回路例について、図面を参照して説明する。
図９は、本発明に係る表示装置に適用可能な表示画素（画素駆動回路、発光素子）の一具体例を示す回路構成図である。

図９に示すように、本実施形態に係る表示装置に適用可能な色画素（表示画素）ＰＩＸは、概略、上述した走査ドライバ１２０から印加される走査信号Ｖselに基づいて色画素ＰＩＸを選択状態に設定し、該選択状態において電流制御部１４０から供給される階調電流Ｉpixを取り込み電圧成分として保持し、該階調電流Ｉpixに応じた発光駆動電流を発光素子に流す画素駆動回路ＤＣと、該画素駆動回路ＤＣから供給される発光駆動電流に基づいて、所定の輝度階調で発光動作する有機ＥＬ素子ＯＬＥＤ等の電流制御型の発光素子と、を有している。

画素駆動回路ＤＣは、例えば図９に示すように、制御端子（ゲート端子）が走査ラインＳＬに、電流路（ソース−ドレイン）が電源電圧Ｖscが印加される電源ラインＶＬ（接点Ｎ１３）及び接点Ｎ１１に各々接続されたトランジスタＴｒ１１と、制御端子が走査ラインＳＬに、電流路がデータラインＤＬ及び接点Ｎ１２に各々接続されたトランジスタＴｒ１２と、制御端子が接点Ｎ１１に、電流路が電源ラインＶＬ及び接点Ｎ１２に各々接続されたトランジスタＴｒ１３と、接点Ｎ１１及び接点Ｎ１２間に接続されたキャパシタＣｓと、を備えている。

有機ＥＬ素子ＯＬＥＤは、アノード端子が上記画素駆動回路ＤＣの接点Ｎ１２に接続され、カソード端子が一定電圧Ｖss（例えば接地電位）に接続されている。
ここで、トランジスタＴｒ１１〜Ｔｒ１３はいずれもｎチャネル型の薄膜トランジスタ（電界効果型トランジスタ）を適用することができる。また、キャパシタＣｓはトランジスタＴｒ１３のゲート−ソース間に形成される寄生容量、又は、該ゲート−ソース間に付加的に形成される補助容量である。

＜表示画素の駆動制御動作＞
図１０は、本実施例に係る表示画素（画素駆動回路）の基本動作を示すタイミングチャ−トであり、図１１は、本実施例に係る表示画素（画素駆動回路）の駆動制御動作を示す概念図である。

上述したような回路構成を有する画素駆動回路ＤＣにおける発光素子（有機ＥＬ素子ＯＬＥＤ）の発光駆動制御は、例えば、図１０に示すように、一走査期間Ｔscを１サイクルとして、該一走査期間Ｔsc内に、走査ラインＳＬに接続された各色画素ＰＩＸを選択状態に設定して、上述した電流制御部１４０から供給される表示データに対応する階調電流Ｉpixを書き込み、電圧成分として保持する電流書込動作期間（選択期間）Ｔseと、各色画素ＰＩＸを非選択状態に設定して、上記電流書込動作期間Ｔseに書き込み保持された電圧成分に基づいて、上記表示データに応じた発光駆動電流を有機ＥＬ素子ＯＬＥＤに供給して、所望の輝度階調で発光動作させる発光動作期間（非選択期間）Ｔnseと、を含むように設定されている（Ｔsc≧Ｔse＋Ｔnse）。ここで、上述したように、電流制御部１４０の電流値変換回路部１４１において、電流書込動作が実行される期間においては、電流ラッチ動作も同時並行して実行される。

（電流書込動作期間）
まず、電流書込動作（電流書込動作期間Ｔse）においては、上述した電流制御部１４０の動作（図６、図７参照）においても説明したように、図１０に示すように、走査ドライバ１２０から特定の行（例えば（2ｉ−１）行目又は２ｉ行）の走査ラインＳＬに対して、ハイレベル（Ｈ）の走査信号Ｖselを印加して当該行の色画素ＰＩＸを選択状態に設定するとともに、当該行の色画素ＰＩＸに接続された電源ラインＶＬに対して、ローレベル（Ｌ）の電源電圧Ｖscを印加する。また、このタイミングに同期して、電流制御部１４０（電流ラッチ・変換回路１４２ａ又は１４２ｂ）から、表示データに応じた電流値を有する負極性の階調電流Ｉpixを各データラインＤＬに対して供給する。

これにより、色画素ＰＩＸの画素駆動回路ＤＣを形成するトランジスタＴｒ１１及びＴｒ１２がオン動作して、ローレベルの電源電圧Ｖscが接点Ｎ１１（トランジスタＴｒ１３のゲート端子及びキャパシタＣｓの一端側）に印加されるとともに、色画素ＰＩＸ（画素駆動回路ＤＣ）からデータラインＤＬを介して電流制御部１４０方向に階調電流Ｉpixを引き込む（引き抜く）動作が行われることにより、ローレベルの電源電圧Ｖscよりも低電位の電圧レベルが接点Ｎ１２（トランジスタＴｒ１３のソース端子及びキャパシタＣｓの他端側）に印加される。

このように、接点Ｎ１１及びＮ１２間（トランジスタＴｒ１３のゲート−ソース間、キャパシタＣｓの両端）に電位差が生じることにより、トランジスタＴｒ１３がオン動作して、図１１（ａ）に示すように、電源ラインＶＬからトランジスタＴｒ１３、接点Ｎ１２、トランジスタＴｒ１２、データラインＤＬを介して、電流制御部１４０方向に、階調電流Ｉpixに対応した書込電流Ｉwrtが流れる。なお、このような書込電流Ｉwrtを流すために、電流値変換回路部１４１（電流ラッチ・変換回路１４２ａ、１４２ｂ）に供給される低電位電圧Ｖeeは、ローレベルの電源電圧Ｖsc（例えば接地電位）よりも低い電圧レベルに設定されている。

このとき、キャパシタＣｓには、接点Ｎ１１及びＮ１２間（トランジスタのＴｒ１３のゲート−ソース間）に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される（充電される）。また、電源ラインＶＬには、有機ＥＬ素子ＯＬＥＤのカソード端子に印加される一定電圧Ｖss（例えば接地電位）以下の電圧レベルを有するローレベルの電源電圧Ｖscが印加され、さらに、書込電流ＩwrtがデータラインＤＬを介して電流制御部１４０方向に流れる（引き抜かれる）ように制御されていることから、有機ＥＬ素子ＯＬＥＤのアノード端子（接点Ｎ１２）に印加される電位はカソード端子の電位（一定電圧Ｖss）よりも低くなり、有機ＥＬ素子ＯＬＥＤに逆バイアス電圧が印加されることになるため、有機ＥＬ素子ＯＬＥＤには発光駆動電流が流れず、発光動作しない。

（発光動作期間）
次いで、電流書込動作終了後の発光動作（発光動作期間Ｔnse）においては、図１０に示すように、走査ドライバ１２０から各行の走査ラインＳＬに対して、ローレベル（Ｌ）の走査信号Ｖselを印加して当該行の色画素ＰＩＸを非選択状態に設定するとともに、当該行の電源ラインＶＬに対して、ハイレベル（Ｈ）の電源電圧Ｖscを印加する。また、このタイミングに同期して、電流制御部１４０による階調電流Ｉpixの供給を遮断して引き込み動作を停止する。

これにより、トランジスタＴｒ１１及びＴｒ１２がオフ動作して、接点Ｎ１１への電源電圧Ｖscの印加が遮断されるとともに、接点Ｎ１２への階調電流Ｉpixの引き込み動作に伴う電圧レベルの印加が遮断されるので、キャパシタＣｓは、上述した電流書込動作において蓄積された電荷を保持する。

このように、キャパシタＣｓが電流書込動作時に蓄積された電荷（充電電圧）を保持することにより、接点Ｎ１１及びＮ１２間（トランジスタＴｒ１３のゲート−ソース間）の電位差が保持されることになり、トランジスタＴｒ１３が書込電流Ｉwrtに応じた電流値の電流を流すことができるような導通状態（オン状態）を維持する。また、電源ラインＶＬに、有機ＥＬ素子ＯＬＥＤのカソード端子に印加される一定電圧Ｖss（例えば接地電位）よりも高い電圧レベルを有する電源電圧Ｖscが印加されることにより、有機ＥＬ素子ＯＬＥＤのアノード端子（接点Ｎ１２）に印加される電位はカソード端子の電位（一定電圧Ｖss）よりも高くなる。

したがって、図１１（ｂ）に示すように、電源ラインＶＬからトランジスタＴｒ１３、接点Ｎ１２を介して、有機ＥＬ素子ＯＬＥＤに順バイアス方向に所定の発光駆動電流Ｉemが流れ、有機ＥＬ素子ＯＬＥＤが発光する。ここで、キャパシタＣｓにより蓄積された電荷に基づく電位差（充電電圧）は、トランジスタＴｒ１３において階調電流Ｉpixに対応した書込電流Ｉwrtを流す場合の電位差に相当するので、有機ＥＬ素子ＯＬＥＤに流れる発光駆動電流Ｉemは、上記書込電流Ｉwrt（≒階調電流Ｉpix）と同等の電流値を有することになる。

これにより、発光動作期間Ｔnseにおいては、電流書込動作期間Ｔseに書き込まれた階調電流Ｉpixに応じた電圧成分が保持され、これに基づいてトランジスタＴｒ１３が飽和状態でオン動作して、発光駆動電流Ｉemが継続的に供給されるので、有機ＥＬ素子ＯＬＥＤが表示データの輝度階調及び各色画素ＰＩＸの電流効率に応じた輝度階調で発光する動作を継続する。
そして、このような一連の駆動制御動作を、画素アレイ１１０に配列された全ての色画素ＰＩＸについて、各行ごとに順次繰り返し実行することにより、１画面分の表示データが書き込まれて所定の輝度階調で発光し、所望の画像情報が表示される。

ここで、本実施例に係る画素駆動回路ＤＣにおいては、トランジスタＴｒ１１〜Ｔｒ１３については、特に限定するものではないが、これらのトランジスタＴｒ１１〜Ｔｒ１３を全て同一のチャネル極性を有する薄膜トランジスタ（電界効果型トランジスタ）を用いて構成することができるので、例えば上述した電流制御部１４０（電流値変換回路部１４１、電流ラッチ・変換回路１４２ａ、１４２ｂ）と同様に、アモルファスシリコン半導体、あるいは、ポリシリコン半導体をチャネル層とする、ｎチャネル型の電界効果型トランジスタを適用することができる。

これによれば、本実施例に係る画素駆動回路ＤＣを備えた色画素ＰＩＸがデルタ配列された画素アレイ１１０とともに、上述した電流制御部１４０を同一のパネル基板（絶縁性基板）上に製造プロセスを共通化して一体的に形成することができる。特に、画素アレイ１１０及び電流制御部１４０を、アモルファスシリコン半導体層を用いたｎチャネル型の電界効果型トランジスタを適用して構成した場合にあっては、すでに確立されたアモルファスシリコンの製造技術を適用して、動作特性の安定した電界効果型トランジスタを比較的安価に製造することができるので、表示品質に優れた表示装置を簡易に実現することができる。

なお、上述した実施例に係る色画素ＰＩＸ（画素駆動回路ＤＣ）を適用した場合、図１０に示したように、画素アレイ１１０の各行に配設された電源ラインＶＬに対して印加する電源電圧Ｖscを、電流書込動作期間Ｔseと発光動作期間Ｔnseとで電圧レベルを切り換えるように制御する必要があるので、表示装置として、図１に示した構成に加え、画素アレイ１１０の各行の電源ラインＶＬに対して、例えばシステムコントローラ１５０から供給される電源制御信号に基づいて、上記走査ドライバ１２０から走査信号Ｖselを出力するタイミングに同期して、走査信号Ｖselとは逆極性となる電圧レベルを有する電源電圧Ｖcsを印加する電源ドライバを備えた構成を適用することができる。ここで、電源ドライバは、例えば上述した走査ドライバ１２０と同様に、シフトレジスタ回路と出力回路（出力バッファ）を備えた構成を適用することができる。

また、上述した実施例に係る色画素ＰＩＸにおいては、画素駆動回路ＤＣとして３個のトランジスタを備え、電流制御部１４０により負極性の階調電流Ｉpixを生成して、色画素ＰＩＸ（画素駆動回路ＤＣ）からデータラインＤＬを介して当該階調電流Ｉpixを引き抜く形態の電流指定方式に対応した回路構成を示したが、本発明はこれに限定されるものではなく、少なくとも電流指定方式を適用した画素駆動回路であれば、他の回路構成を有するものであってもよいし、また、電流制御部１４０により正極性の階調電流Ｉpixを生成して、データラインＤＬを介して色画素ＰＩＸ（画素駆動回路ＤＣ）に該階調電流Ｉpixを押し込む形態に対応した回路構成を有するものであってもよい。

さらに、上述した実施例においては、色画素ＰＩＸを構成する発光素子として、有機ＥＬ素子ＯＬＥＤを適用した構成を示したが、本発明に係る表示装置はこれに限るものではなく、例えば発光ダイオード等の他の電流制御型の発光素子であっても良好に適用することができる。

＜第２の実施形態＞
次に、本発明に係る表示装置の第２の実施形態について、図面を参照して説明する。
上述した第１の実施形態においては、各列のデータラインに各々電流比の異なるカレントミラー回路を備えた２組（一対）の電流ラッチ・変換回路が並列に接続され、電流ドライバから出力されるデータ電流を一方の電流ラッチ・変換回路で取り込み保持しつつ、同時に、他方の電流ラッチ・変換回路で先の動作期間で取り込み保持したデータ電流に応じた階調電流を色画素に供給する動作を、各行ごとに交互に繰り返し実行する場合について説明したが、第２の実施形態においては、データラインに並列に接続された２組の電流取込・変換回路のうち、一方の電流取込・変換回路でデータ電流を取り込むと同時に、当該電流取込・変換回路によりデータ電流に応じた階調電流を色画素に供給する動作を、他方の電流取込・変換回路との間で交互に繰り返し実行することを特徴としている。

図１２は、本発明に係る表示装置に適用可能な電流制御部（電流値変換回路部）の第２の実施形態を示す回路構成図である。ここで、上述した第１の実施形態と同等の構成（図１に示した表示装置、図２に示した表示装置の要部構成、図３に示した電流ドライバ）については、その説明を省略又は簡略化する。

電流制御部１４０は、図２、図１２に示すように、各列のデータラインＤＬに対して、２組の電流取込・変換回路１４２ｃ、１４２ｄが並列に接続された電流値変換回路部１４１（１４１−１、１４１−２、・・・１４１−ｍ）を有している。ここで、本実施形態に係る電流取込・変換回路１４２ｃは、上述した第１の実施形態に示した電流ラッチ・変換回路１４２ａの回路構成（図４参照）おいて、接点ＮＡ１とＮＡ２間のトランジスタＴａ２を取り除き、さらに、トランジスタＴａ１及びＴａ５の制御端子（ゲート端子）に切換制御信号ＬＣ１が印加された回路構成を有し、また、電流取込・変換回路１４２ｄは、上述した第１の実施形態に示した電流ラッチ・変換回路１４２ｂの回路構成（図４参照）おいて、接点ＮＢ１とＮＢ２間のトランジスタＴｂ２を取り除き、さらに、トランジスタＴｂ１及びＴｂ５の制御端子（ゲート端子）に切換制御信号ＬＣ２が印加された回路構成を有している。

また、各電流取込・変換回路１４２ｃ、１４２ｄに設けられるカレントミラー回路（トランジスタＴａ３及びＴａ４、又は、トランジスタＴｂ３及びＴｂ４）は、上述した第１の実施形態（例えば表１、表２）と同様に、トランジスタＴａ３又はＴｂ３側に流れるデータ電流Ｉdataに対するトランジスタＴａ４又はＴｂ４に流れる階調電流Ｉpixの比（ミラー電流設定比）が、電流書込動作が行われる色画素ＰＩＸの電流効率に対応するように設定されている。

図１３は、本実施形態に係る表示装置における駆動制御動作（駆動制御方法）の一例を示すタイミングチャートである。ここでは、第１の実施形態と同様に、画素アレイ１１０がｎ行×ｍ列（ｎは偶数、ｍは３の倍数）の画素配列を有する場合について、奇数（２ｉ−１）行及び偶数（２ｉ）行の色画素ＰＩＸ（ｉは、１≦２ｉ−１≦ｎ−１、２≦２ｉ≦ｎを満たす正の整数）に対する表示データの書込動作について具体的に説明する。また、図１４、図１５は、本実施形態に係る電流制御部（電流値変換回路部）における動作状態を示す動作概念図である。

本実施形態に係る表示装置における駆動制御動作は、１水平走査期間を一単位期間として、当該１水平走査期間内に、電流ドライバ１３０から供給される１行分の表示データ（輝度階調値）に応じたデータ電流Ｉdataを、電流制御部１４０の各列ごとに設けられた電流値変換回路部１４１の一対の電流取込・変換回路１４２ｃ、１４２ｄのいずれか一方に取り込む（電流取込動作）と同時に、当該取り込まれたデータ電流Ｉdataに対して、上述した表１及び表２に示した所定のミラー電流設定比を有する階調電流Ｉpixを生成して、所定の行の各色画素ＰＩＸに書き込み、表示データに応じた輝度階調で各色画素ＰＩＸを発光させる（電流書込動作）ように実行する。

すなわち、まず第１の動作期間で、図１３、図１４に示すように、電流値変換回路部１４１において、システムコントローラ１５０から電流制御信号として供給される切換制御信号ＬＣ１をハイレベル（Ｈ）、切換制御信号ＬＣ２をローレベル（Ｌ）に設定することにより、電流取込・変換回路１４２ｃのトランジスタＴａ１、Ｔａ５がオン動作し、電流取込・変換回路１４２ｄのトランジスタＴｂ１、Ｔｂ５がオフ動作する。

そして、このタイミングに同期して、電流ドライバ１３０から特定の行（例えば（２ｉ−１）行）の各列の色画素ＰＩＸの表示データに対応するデータ電流Ｉdata(2i−1)を供給することにより、トランジスタＴａ３が飽和領域でオン動作して、データ電流Ｉdata(2i−1)は、トランジスタＴａ１、Ｔａ３及び接点ＮＡ３を介して、低電位電圧Ｖee方向に流れ、当該データ電流Ｉdata(2i−1)の電流レベルがトランジスタＴａ３のゲート−ソース間の電圧レベル（電圧成分）に変換されて、接点ＮＡ１に所定の電位が生じる（電流取込動作）。

このとき、接点ＮＡ１に生じる電位により、トランジスタＴａ３とともにカレントミラー回路を構成するトランジスタＴａ４がオン動作して、データラインＤＬ側からトランジスタＴａ５及びＴａ４を介して低電位電圧Ｖee方向に、接点ＮＡ１の電位に基づいて、当該行の色画素ＰＩＸの電流効率に応じた電流値を有する階調電流Ｉpix(2i−1)が引き込まれるように流れる。

そして、このタイミングに同期して、走査ドライバ１２０から表示データの書込対象となっている行（例えば（２ｉ−１）行）の走査ラインＳＬに、選択レベル（ハイレベル）の走査信号Ｖselを印加して、当該行の色画素ＰＩＸを選択状態に設定することにより、上記階調電流Ｉpix(2i−1)が各データラインＤＬを介して電流制御部１４０方向に引き抜かれるように流れ、各色画素ＰＩＸ（図１４では赤（Ｒ）色画素）の画素駆動回路ＤＣに階調電流Ｉpix(2i−1)に応じた電荷（電圧成分）が保持される（電流書込動作）。
なお、この第１の動作期間においては、電流取込・変換回路１４２ｄのトランジスタＴｂ１、Ｔｂ５がオフ状態に設定されているので、電流取込・変換回路１４２ｄ側には電流が流れず、データ電流の取込動作も、階調電流の書込動作も行われない。

次いで、第２の動作期間で、図１３、図１５に示すように、システムコントローラ１５０から電流制御信号として供給される切換制御信号ＬＣ１をローレベル（Ｌ）、切換制御信号ＬＣ２をハイレベル（Ｈ）に設定することにより、電流取込・変換回路１４２ｃのトランジスタＴａ１、Ｔａ５がオフ動作し、電流取込・変換回路１４２ｄのトランジスタＴｂ１、Ｔｂ５がオン動作する。

そして、このタイミングに同期して、電流ドライバ１３０から次の行（例えば２ｉ行）の各列の色画素ＰＩＸの表示データに対応するデータ電流Ｉdata(2i)を供給することにより、トランジスタＴｂ３が飽和領域でオン動作して、データ電流Ｉdata(2i)は、トランジスタＴｂ１、Ｔｂ３及び接点ＮＢ３を介して、低電位電圧Ｖee方向に流れ、当該データ電流Ｉdata(2i)の電流レベルがトランジスタＴｂ３のゲート−ソース間の電圧レベル（電圧成分）に変換されて、接点ＮＢ１に所定の電位が生じる（電流取込動作）。

このとき、接点ＮＢ１に生じる電位により、トランジスタＴｂ３とともにカレントミラー回路を構成するトランジスタＴｂ４がオン動作して、データラインＤＬ側からトランジスタＴｂ５及びＴｂ４を介して低電位電圧Ｖee方向に、接点ＮＢ１の電位に基づいて、当該行の色画素ＰＩＸの電流効率に応じた電流値を有する階調電流Ｉpix(2i)が引き込まれるように流れる。

そして、このタイミングに同期して、表示データの書込対象となっている行（例えば２ｉ行）の色画素ＰＩＸを選択状態に設定することにより、上記階調電流Ｉpix(2i)が各データラインＤＬを介して電流制御部１４０方向に引き抜かれるように流れ、各色画素ＰＩＸ（図１５では緑（Ｇ）色画素）の画素駆動回路ＤＣに階調電流Ｉpix(2i)に応じた電荷（電圧成分）が保持される（電流書込動作）。
なお、この第２の動作期間においては、電流取込・変換回路１４２ｃのトランジスタＴａ１、Ｔａ５がオフ状態に設定されているので、電流取込・変換回路１４２ｃ側には電流が流れず、データ電流の取込動作も、階調電流の書込動作も行われない。

このように、本実施形態においては、電流値変換回路部１４１に設けられる２組の電流取込・変換回路１４２ｃ、１４２ｄのうち、一方の電流取込・変換回路においてのみ電流取込動作と電流書込動作を同時に実行する動作を、２組の電流取込・変換回路１４２ｃ、１４２ｄで交互に繰り返すように制御される。

したがって、本実施形態によれば、表示データに含まれる輝度階調値に基づいて色画素ごとに生成されたデータ電流を取り込みつつ、同時に、各色画素の電流効率に応じた電流値に変換して、各列のデータラインＤＬを介して階調電流として出力することにより、上述した第１の実施形態に示したように、特定の色画素に対するデータ電流の取込動作（電流ラッチ動作）と階調電流の出力動作（階調書込動作）とを別の動作期間で実行する必要がなく、また、取り込んだデータ電流に応じた電圧成分を保持（ラッチ）する必要もないので、簡易な回路構成及び駆動制御方法で、所望の画像情報の表示動作を迅速に開始することができる。

＜第３の実施形態＞
次に、本発明に係る表示装置の第３の実施形態について、図面を参照して説明する。
図１６は、本発明に係る表示装置の第３の実施形態を示す概略ブロック図であり、図１７は、本実施形態に係る表示装置の要部構成（画素アレイ、電流制御部及びミラーリセット回路部）を示す概略構成図である。また、図１８は、本実施形態に係る表示装置に適用可能な電流制御部（電流値変換回路部）及びミラーリセット回路部（リセット回路）の一例を示す回路構成図である。ここで、上述した第１の実施形態と同等の構成については、同等又は同一の符号を付してその説明を簡略化又は省略する。

本実施形態に係る表示装置１００Ｂは、図１６に示すように、第１の実施形態に示した表示装置１００Ａ（図１、図２参照）と同等の画素アレイ１１０、走査ドライバ１２０、電流ドライバ１３０、電流制御部１４０、システムコントローラ１５０、表示信号生成部１６０に加え、上記電流ドライバ１３０と電流制御部１４０との間に、電流制御部１４０の各列の電流値変換回路部１４１（電流ラッチ・変換回路１４２ａ、１４２ｂ）に所定のリセット電圧を印加するミラーリセット回路部１７０が設けられている。

ミラーリセット回路部１７０は、例えば図１７に示すように、各列のデータラインＤＬごとにリセット回路１７１−１、１７１−２、１７１−３、・・・１７１−ｍが設けられ、各リセット回路１７１（１７１−１、１７１−２、１７１−３、・・・１７１−ｍ）は、例えば図１８に示すように、上述した電流ドライバ１３０からデータ電流Ｉdataが入力される入力接点ＮＣ１と電流値変換回路部１４１の入力接点ＩＮとの間に電流路（ソース−ドレイン）が接続されたトランジスタＴｃ１と、所定の低電位電圧Ｖeeが印加される接点ＮＣ２と入力接点ＩＮとの間に電流路が接続されたトランジスタＴｃ２と、を備えた回路構成を有している。

ここで、トランジスタＴｃ１としてｐチャネル型の薄膜トランジスタが適用され、トランジスタＴｃ２としてｎチャネル型の薄膜トランジスタが適用され、トランジスタＴｃ１とＴｃ２の制御端子（ゲート）には、システムコントローラ１５０からリセット制御信号として供給されるリセット制御信号ＲＳｍが共通に印加されている。なお、トランジスタＴｃ１、Ｔｃ２は、例えばポリシリコン半導体をチャネル層とする電界効果型トランジスタを適用することができるので、本実施形態に係るミラーリセット回路部１７０を電流ドライバ１３０と一体化して形成するものであってもよい。

すなわち、本実施形態に係るミラーリセット回路部１７０（リセット回路１７１）においては、システムコントローラ１５０からリセット制御信号として供給されるリセット制御信号ＲＳｍに基づいて、トランジスタＴｃ１又はＴｃ２のいずれか一方がオン動作、他方がオフ動作することにより、電流ドライバ１３０から供給される１行分の表示データ（輝度階調値）に基づくデータ電流Ｉdataを各列ごとに電流制御部１４０に通過（スルー）させる動作（電流スルー動作）と、所定のリセット電圧（低電位電圧Ｖee）を各列ごとに電流制御部１４０に印加して、電流値変換回路部１４１（電流ラッチ・変換回路１４２ａ、１４２ｂ）に残留する電荷を放電させ、リセット（初期化）する動作（ミラーリセット動作）と、を選択的に実行する。

次に、上述したミラーリセット回路部を備えた表示装置の駆動制御方法について、図面を参照して説明する。
図１９は、本実施形態に係る表示装置における駆動制御動作（駆動制御方法）の一例を示すタイミングチャートである。ここでは、本実施形態に特有の駆動制御動作（ミラーリセット動作）について詳しく説明し、その他の動作（電流ラッチ動作、電流書込動作）については、上述した第１の実施形態（図５）を参照してその説明を簡略化又は省略する。

本実施形態に係る表示装置１００Ｂにおける駆動制御動作は、図５に示した第１の実施形態に係る駆動制御動作において、各１水平走査期間内に、上述した電流ラッチ動作に先立つタイミングで、当該データ電流Ｉdataの取込保持動作を行う電流ラッチ・変換回路１４２ａ又は１４２ｂに対して、所定の低電位電圧Ｖeeを印加して残留電荷を放電させてリセットする動作（ミラーリセット動作）を実行するように制御する。ここで、ミラーリセット動作は、電流値変換回路部１４１を形成する２組の電流ラッチ・変換回路１４２ａ、１４２ｂ間で、各１水平走査期間ごとに交互に繰り返し実行するように制御される。

具体的には、図１９に示すように、まず第１の動作期間（２水平走査期間を一単位期間とする前半の１水平走査期間）において、システムコントローラ１５０から電流制御信号として供給される切換制御信号ＬＣ１をローレベル（Ｌ）、切換制御信号ＬＣ２をハイレベル（Ｈ）に設定して、電流ラッチ・変換回路１４２ａのトランジスタＴａ１、Ｔａ２をオン動作、トランジスタＴａ５をオフ動作させ、電流ラッチ・変換回路１４２ｂのトランジスタＴｂ１、Ｔｂ２をオフ動作、トランジスタＴｂ５をオン動作させる。

これにより、ミラーリセット回路１７１と電流ラッチ・変換回路１４２ａのカレントミラー回路（トランジスタＴａ３、Ｔａ４、接点ＮＡ１）がトランジスタＴａ１、Ｔａ２を介して電気的に接続され、データラインＤＬと電流ラッチ・変換回路１４２ａがトランジスタＴａ５により電気的に遮断される。また、この状態においては、ミラーリセット回路１７１と電流ラッチ・変換回路１４２ｂのカレントミラー回路（トランジスタＴｂ３、Ｔｂ４、接点ＮＢ１）とはトランジスタＴｂ１、Ｔｂ２により電気的に遮断され、データラインＤＬと電流ラッチ・変換回路１４２ｂがトランジスタＴａ５を介して電気的に接続される。

このタイミングに同期して、システムコントローラ１５０から供給されるリセット制御信号ＲＳｍをハイレベル（Ｈ）に設定することにより、ミラーリセット回路部１７０に各行ごとに設けられたリセット回路１７１のトランジスタＴｃ１がオフ動作し、トランジスタＴｃ２がオン動作する。これにより、リセット回路１７１のトランジスタＴｃ２、電流値変換回路部１４１の入力端子ＩＮ、電流ラッチ・変換回路１４２ａのトランジスタＴａ１、Ｔａ２を介して接点ＮＡ１に所定の低電位電圧Ｖeeが印加されて、キャパシタＣＡに残留して蓄積されている電荷が放電される（ミラーリセット動作）。

次いで、システムコントローラ１５０から供給されるリセット制御信号ＲＳｍをローレベル（Ｌ）に設定することにより、リセット回路１７１のトランジスタＴｃ１がオン動作し、トランジスタＴｃ２がオフ動作する。このタイミングに同期して、電流ドライバ１３０から特定の行（例えば（２ｉ−１）行）の各列の色画素ＰＩＸの表示データ（輝度階調値）に対応するデータ電流Ｉdata(2i-1)を、リセット回路１７１のトランジスタＴｃ１を介して電流値変換回路部１４１の入力端子ＩＮに供給することにより、電流ラッチ・変換回路１４２ａのトランジスタＴａ３のゲート−ドレイン間が電気的に短絡されて飽和領域でオン動作し、データ電流Ｉdata(2i-1)は、トランジスタＴａ１、Ｔａ３及び接点ＮＡ３を介して、低電位電圧Ｖee方向に流れるので、当該データ電流Ｉdata(2i-1)の電流レベルがトランジスタＴａ３のゲート−ソース間の電圧レベル（電圧成分）に変換されて、キャパシタＣＡに電荷として蓄積される（電流ラッチ動作）。

次いで、第２の動作期間（２水平走査期間を一単位期間とする後半の１水平走査期間）において、切換制御信号ＬＣ１をハイレベル（Ｈ）、切換制御信号ＬＣ２をローレベル（Ｌ）に設定することにより、電流ラッチ・変換回路１４２ａのトランジスタＴａ１、Ｔａ２をオフ動作、トランジスタＴａ５をオン動作させ、電流ラッチ・変換回路１４２ｂのトランジスタＴｂ１、Ｔｂ２をオン動作、トランジスタＴｂ５をオフ動作させる。

このとき、電流ラッチ・変換回路１４２ａにおいては、上記電流ラッチ動作によりキャパシタＣＡに蓄積された電荷に基づく電位（高電圧）が接点ＮＡ１に保持されることにより、トランジスタＴａ４がオン動作して、データラインＤＬ側からトランジスタＴａ５及びＴａ４を介して低電位電圧Ｖee方向に、キャパシタＣＡに蓄積された電荷（すなわちデータ電流Ｉdata）に基づく電流値を有する階調電流Ｉpix(2i-1)が引き込まれるように流れる。

そして、このタイミングに同期して、走査ドライバ１２０から表示データの書込対象となっている行（例えば（２ｉ−１）行）の走査ラインＳＬに、選択レベル（ハイレベル）の走査信号Ｖselを印加して、当該行の色画素ＰＩＸを選択状態に設定することにより、各色画素ＰＩＸに設けられる画素駆動回路ＤＣに上記階調電流Ｉpix(2i-1)に応じた電荷（電圧成分）が保持される（電流書込動作）。

一方、電流ラッチ・変換回路１４２ｂにおいては、トランジスタＴｂ１、Ｔｂ２を介してミラーリセット回路１７１とカレントミラー回路（トランジスタＴｂ３、Ｔｂ４、接点ＮＢ１）が電気的に接続され、トランジスタＴｂ５によりデータラインＤＬとの電気的な接続が遮断される。

このタイミングに同期して、システムコントローラ１５０から供給されるリセット制御信号ＲＳｍをハイレベル（Ｈ）に設定することにより、リセット回路１７１のトランジスタＴｃ１がオフ動作し、トランジスタＴｃ２がオン動作して、電流ラッチ・変換回路１４２ｂのトランジスタＴｂ１、Ｔｂ２を介して接点ＮＢ１に所定の低電位電圧Ｖeeが印加されて、キャパシタＣＡに残留して蓄積されている電荷が放電される（ミラーリセット動作）。

次いで、システムコントローラ１５０から供給されるリセット制御信号ＲＳｍをローレベル（Ｌ）に設定することにより、リセット回路１７１のトランジスタＴｃ１がオン動作し、トランジスタＴｃ２がオフ動作する。このタイミングに同期して、電流ドライバ１３０から次の行（例えば２ｉ行）の各列の色画素ＰＩＸの表示データ（輝度階調値）に対応するデータ電流Ｉdata(2i)を、リセット回路１７１のトランジスタＴｃ１を介して電流値変換回路部１４１の入力端子ＩＮに供給することにより、電流ラッチ・変換回路１４２ｂのトランジスタＴｂ３のゲート−ドレイン間が電気的に短絡されて飽和領域でオン動作し、データ電流Ｉdata(2i)は、トランジスタＴｂ１、Ｔｂ３及び接点ＮＢ３を介して、低電位電圧Ｖee方向に流れるので、当該データ電流Ｉdata(2i)の電流レベルがトランジスタＴｂ３のゲート−ソース間の電圧レベル（電圧成分）に変換されて、キャパシタＣＡに電荷として蓄積される（電流ラッチ動作）。

以下、このような一連の駆動制御動作を繰り返し実行することにより、表示データに応じたデータ電流Ｉdataを取り込む電流値変換回路部１４１（電流ラッチ・変換回路１４２ａ、１４２ｂ）に残留する電荷を放電して予め初期化することができるとともに、電流ドライバ１３０からの各行のデータ電流Ｉdataを連続的に取り込みつつ、各行の色画素ＰＩＸに対して、当該色画素ＰＩＸの電流効率に応じた階調電流Ｉpixを書き込むことができる。

したがって、本実施形態によれば、各列の電流値変換回路部（電流ラッチ・変換回路）における電流ラッチ動作、電流書込動作によって、電流ラッチ・変換回路のカレントミラー回路に残留する電荷に起因して、階調電流が本来の表示データに応じた電流値から変化して、色画素（発光素子）が表示データに応じた輝度階調で発光動作できなくなるという現象を抑制することができ、表示ムラや輝度ズレ等の発生を抑制して良好な表示品質を有する表示装置を実現することができる。

なお、本実施形態においては、図１８に示したように、上述した第１の実施形態（図４参照）に示した電流値変換回路部（電流ラッチ・変換回路）に、本実施形態の特徴であるミラーリセット回路部（リセット回路）を適用した構成について説明したが、上述した第２の実施形態（図１２参照）にミラーリセット回路部を適用するものであってもよいことはいうまでもない。

この場合においては、表示装置の駆動制御方法として、図１３に示したタイミングチャートにおいて、１水平走査期間ごとに、各行の色画素に対応した表示データ（データ電流）を取り込みつつ、同時に当該行の色画素に階調電流を書き込む動作に先立って、当該取込・書込動作を実行する電流ラッチ・変換回路に対して、上述したミラーリセット動作を実行するように制御される。

次に、上述した第３の実施形態に係る表示装置の他の構成例について説明する。
図２０は、本実施形態に係る表示装置に適用可能な電流制御部（電流値変換回路部）及びミラーリセット回路部（リセット回路）の他の例を示す回路構成図である。ここで、図１８と同等の構成については、その説明を簡略化又は省略する。

図１８に示したミラーリセット回路部１７０（リセット回路１７１）においては、トランジスタＴｃ１としてｐチャネル型の薄膜トランジスタを適用し、トランジスタＴｃ２としてｎチャネル型の薄膜トランジスタを適用した回路構成を示したが、本実施形態においては、同一のチャネル型の薄膜トランジスタのみを適用した回路構成を有している。

本実施形態に係るリセット回路１７１は、例えば図２０に示すように、電流ドライバ１３０からデータ電流Ｉdataが入力される入力接点ＮＣ１と電流値変換回路部１４１の入力接点ＩＮとの間に電流路（ソース−ドレイン）が接続され、システムコントローラ１５０から供給されるイネーブル信号ＥＮＢが制御端子（ゲート）に印加されたトランジスタＴｃ３と、所定の低電位電圧Ｖeeが印加される接点ＮＣ２と入力接点ＩＮとの間に電流路が接続され、システムコントローラ１５０から供給されるリセット制御信号ＲＳｍが制御端子に印加されたトランジスタＴｃ４と、を備えた回路構成を有している。

ここで、トランジスタＴｃ３に印加されるイネーブル信号ＥＮＢとトランジスタＴｃ４に印加されるリセット制御信号ＲＳｍは相互に逆相関係を有し、また、トランジスタＴｃ３、Ｔｃ４は、いずれもｎチャネル型の薄膜トランジスタが適用されているので、トランジスタＴｃ３とＴｃ４は一方がオン状態のとき、他方がオフ状態となるように制御される。

なお、トランジスタＴｃ３、Ｔｃ４は、例えばアモルファスシリコン半導体をチャネル層とする電界効果型トランジスタを適用することができるので、本実施形態に係るミラーリセット回路部１７０を上述した電流制御部１４０や画素アレイ１１０（画素駆動回路ＤＣ）とともに同一のパネル基板（絶縁性基板）上に製造プロセスを共通化して一体的に形成することができる。

図２１は、本実施形態に係る表示装置における駆動制御動作（駆動制御方法）の他の例を示すタイミングチャートである。ここでは、本実施形態に特有の駆動制御動作（ミラーリセット動作）についてのみ詳しく説明し、その他の動作（電流ラッチ動作、電流書込動作）については、図１９を参照してその説明を簡略化又は省略する。

本実施形態においても、図１９に示した駆動制御動作と同様に、各１水平走査期間内に、電流ラッチ・変換回路１４２ａ又は１４２ｂをリセットする動作（ミラーリセット動作）を実行した後、電流ラッチ動作を実行するように制御される。また、当該ミラーリセット動作及び電流ラッチ動作の実行と同時並行して、特定の行の色画素に対して電流書込動作が実行される。

すなわち、図２１に示すように、まず所定の動作期間において、切換制御信号ＬＣ１をローレベル（Ｌ）、切換制御信号ＬＣ２をハイレベル（Ｈ）に設定して、電流ラッチ・変換回路１４２ａのトランジスタＴａ１、Ｔａ２をオン動作、トランジスタＴａ５をオフ動作させ、電流ラッチ・変換回路１４２ｂのトランジスタＴｂ１、Ｔｂ２をオフ動作、トランジスタＴｂ５をオン動作させた状態で、システムコントローラ１５０から供給されるリセット制御信号ＲＳｍをハイレベル（Ｈ）、イネーブル信号ＥＮＢをローレベル（Ｌ）に設定して、リセット回路１７１のトランジスタＴｃ３をオフ動作、トランジスタＴｃ４をオン動作させることにより、リセット回路１７１のトランジスタＴｃ４、電流値変換回路部１４１の入力端子ＩＮ、電流ラッチ・変換回路１４２ａのトランジスタＴａ１、Ｔａ２を介して接点ＮＡ１に所定の低電位電圧Ｖeeが印加されて、キャパシタＣＡに残留して蓄積されている電荷が放電される（ミラーリセット動作）。

次いで、システムコントローラ１５０から供給されるリセット制御信号ＲＳｍをローレベル（Ｌ）、イネーブル信号ＥＮＢをハイレベル（Ｈ）に設定することにより、リセット回路１７１のトランジスタＴｃ３をオン動作、トランジスタＴｃ４をオフ動作させ、このタイミングに同期して、電流ドライバ１３０から特定の行（例えば２ｉ行）の各列の色画素ＰＩＸの表示データ（輝度階調値）に対応するデータ電流Ｉdata(2i)を、リセット回路１７１のトランジスタＴｃ３を介して電流値変換回路部１４１の入力端子ＩＮに供給することにより、当該データ電流Ｉdata(2i)が電流ラッチ・変換回路１４２ａのトランジスタＴａ１、Ｔａ３及び接点ＮＡ３を介して、低電位電圧Ｖee方向に流れるので、当該データ電流Ｉdata(2i)の電流レベルがトランジスタＴａ３のゲート−ソース間の電圧レベル（電圧成分）に変換されて、キャパシタＣＡに電荷として蓄積される（電流ラッチ動作）。

したがって、本実施形態においても、各列の電流値変換回路部における電流ラッチ動作に先立って、当該電流値変換回路部（電流ラッチ・変換回路）に残留する電荷を放電して初期化することができるので、表示データ及び電流効率に応じた適切な電流値を有する階調電流を生成して色画素に供給することができ、表示ムラや輝度ズレ等の発生を抑制して良好な表示品質を実現することができる。

なお、この電流ラッチ動作により電流ラッチ・変換回路１４２ａに取り込み保持されたデータ電流Ｉdata(2i)に対応する電圧成分は、上述した第１又は第３の実施形態と同様に、次の動作期間において、２ｉ行の各色画素ＰＩＸの電流効率に応じた電流値を有する階調電流Ｉpix(2i)に変換されて、各列のデータラインＤＬを介して供給される。

また、上述したミラーリセット動作と電流ラッチ動作を実行する動作期間においては、電流ラッチ・変換回路１４２ｂにおいて、一つ前の動作期間、すなわち、（２ｉ−１）行の色画素ＰＩＸの表示データに対応するデータ電流Ｉdata(2i-1)を取り込み保持する電流ラッチ動作によりキャパシタＣＢに蓄積された電荷（電圧成分）に基づいて、トランジスタＴｂ４がオン動作することにより、データラインＤＬ側からトランジスタＴｂ５及びＴｂ４を介して低電位電圧Ｖee方向に、階調電流Ｉpix(2i-1)が引き込まれるように流れるので、このタイミングに同期して、走査ドライバ１２０により（２ｉ−１）行の色画素ＰＩＸを選択状態に設定することにより、各色画素ＰＩＸに設けられる画素駆動回路ＤＣに上記階調電流Ｉpix(2i-1)に応じた電荷（電圧成分）が保持される（電流書込動作）。

＜第４の実施形態＞
次に、本発明に係る表示装置の第４の実施形態について、図面を参照して説明する。
図２２は、本発明に係る表示装置の第４の実施形態を示す概略ブロック図であり、図２３は、本実施形態に係る表示装置の要部構成（画素アレイ、電流制御部、ミラーリセット回路部及び画素リセット回路部）を示す概略構成図である。また、図２４は、本実施形態に係る表示装置に適用可能な電流制御部（電流値変換回路部）、ミラーリセット回路部（リセット回路）及び画素リセット回路部（リセット回路）の一例を示す回路構成図である。ここで、上述した第１又は第３の実施形態と同等の構成については、同等又は同一の符号を付してその説明を簡略化又は省略する。

本実施形態に係る表示装置１００Ｃは、図２２、図２３に示すように、第３の実施形態に示した表示装置１００Ｂ（図１６、図１７参照）と同等の画素アレイ１１０、走査ドライバ１２０、電流ドライバ１３０、電流制御部１４０、システムコントローラ１５０、表示信号生成部１６０、ミラーリセット回路部１７０に加え、上記画素アレイ１１０の列方向に配設されたデータライン、及び、デルタ配列された各色画素ＰＩＸに所定のリセット電圧を印加する画素リセット回路部１８０が設けられている。

画素リセット回路部１８０は、例えば図２３に示すように、各列のデータラインＤＬごとにリセット回路１８１−１、１８１−２、１８１−３、・・・１８１−ｍが設けられ、各リセット回路１８１（１８１−１、１８１−２、１８１−３、・・・１８１−ｍ）は、例えば図２４に示すように、接地電位ＧＮＤが印加される接点ＮＤ１とデータラインＤＬとの間に電流路が接続され、システムコントローラ１５０からリセット制御信号として供給されるリセット制御信号ＲＳｐが制御端子に印加されたトランジスタＴｄ１を備えた回路構成を有している。

ここで、トランジスタＴｄ１は、例えばｎチャネル型のアモルファスシリコン半導体を用いた薄膜トランジスタ（電界効果型トランジスタ）を適用することができるので、本実施形態に係る画素リセット回路部１８０を上述した画素アレイ１１０（画素駆動回路ＤＣ）や電流制御部１４０とともに同一のパネル基板（絶縁性基板）上に製造プロセスを共通化して一体的に形成することができる。

すなわち、本実施形態に係る画素リセット回路部１８０（リセット回路１８１）においては、システムコントローラ１５０からリセット制御信号として供給されるリセット制御信号ＲＳｐに基づいて、トランジスタＴｄ１がオン動作することにより、画素アレイ１１０に配設された各列のデータラインＤＬに所定のリセット電圧（接地電位ＧＮＤ）を印加して、データラインＤＬ及び選択状態に設定された行の色画素ＰＩＸに残留する電荷を放電させ、リセット（初期化）する動作（画素リセット動作）を実行する。

次に、上述したミラーリセット回路部を備えた表示装置の駆動制御方法について、図面を参照して説明する。
図２５は、本実施形態に係る表示装置における駆動制御動作（駆動制御方法）の一例を示すタイミングチャートである。ここでは、本実施形態に特有の駆動制御動作（画素リセット動作、ミラーリセット動作）について詳しく説明し、その他の動作（電流ラッチ動作、電流書込動作）については、上述した第１又は第３の実施形態（図５、図１９）を参照してその説明を簡略化又は省略する。

本実施形態に係る表示装置１００Ｃにおける駆動制御動作は、図１９に示した第３の実施形態に係る駆動制御動作において、各１水平走査期間内に、上述したミラーリセット動作に先立つタイミングで、各列のデータラインＤＬを介して、表示データ（階調電流Ｉpix）の書込動作の対象となっている行の各色画素ＰＩＸに対して、接地電位ＧＮＤを一斉に印加して残留電荷を放電させてリセットする動作（画素リセット動作）を実行するように制御する。

具体的には、図２５に示すように、まず第１の動作期間（２水平走査期間を一単位期間とする前半の１水平走査期間）において、少なくともシステムコントローラ１５０から電流制御部１４０に電流制御信号として供給される切換制御信号ＬＣ１、ＬＣ２をローレベル（Ｌ）に設定して、電流ラッチ・変換回路１４２ａのトランジスタＴａ１、Ｔａ２、Ｔａ５、及び、電流ラッチ・変換回路１４２ｂのトランジスタＴｂ１、Ｔｂ２、Ｔｂ５をオフ動作させる。これにより、データラインＤＬと電流値変換回路部１４１（電流ラッチ・変換回路１４２ａ、１４２ｂ）が電気的に遮断される。

このタイミングに同期して、システムコントローラ１５０から画素リセット回路部１８０に供給されるリセット制御信号ＲＳｐをハイレベル（Ｈ）に設定するとともに、走査ドライバ１２０から例えば（２ｉ−１）行の走査ラインＳＬに、選択レベル（ハイレベル）の走査信号Ｖselを印加する。

これにより、画素リセット回路部１８０に各行ごとに設けられたリセット回路１８１のトランジスタＴｄ１がオン動作し、また、（２ｉ−１）行の色画素ＰＩＸが選択状態に設定されるので、接地電位ＧＮＤがトランジスタＴｄ１、データラインＤＬを介して、（２ｉ−１）行の各色画素ＰＩＸに印加されて、当該色画素ＰＩＸの画素駆動回路ＤＣに設けられたキャパシタＣｓ（図９参照）及びデータラインＤＬに残留して蓄積されている電荷が放電される（画素リセット動作）。

次いで、システムコントローラ１５０から画素リセット回路部１８０に供給されるリセット制御信号ＲＳｐをローレベル（Ｌ）に設定して、リセット回路１８１のトランジスタＴｄ１をオフ動作させて接地電位ＧＮＤのデータラインＤＬへの印加を遮断するとともに、システムコントローラ１５０からミラーリセット回路部１７０に供給されるリセット制御信号ＲＳｍをハイレベル（Ｈ）に設定して、リセット回路部１７１のトランジスタＴｃ１をオフ動作、トランジスタＴｃ２をオン動作させて所定の低電位電圧Ｖeeを電流制御部１４０に印加する。

このタイミングに同期して、システムコントローラ１５０から電流制御部１４０に電流制御信号として供給される切換制御信号ＬＣ１をハイレベル（Ｈ）に設定して、電流ラッチ・変換回路１４２ｂのトランジスタＴｂ１、Ｔｂ２をオン動作、トランジスタＴｂ５をオフ動作させることにより、リセット回路部１７１（トランジスタＴｃ２）を介して印加された上記低電位電圧Ｖeeが、電流ラッチ・変換回路１４２ｂのトランジスタＴｂ１、Ｔｂ２を介して接点ＮＢ１に印加され、キャパシタＣＢに残留して蓄積されている電荷が放電される（ミラーリセット動作）。

次いで、システムコントローラ１５０からミラーリセット回路部１７０に供給されるリセット制御信号ＲＳｍをローレベル（Ｌ）に設定することにより、リセット回路１７１のトランジスタＴｃ１をオン動作、トランジスタＴｃ２をオフ動作させるとともに、このタイミングに同期して、電流ドライバ１３０から２ｉ行の各列の色画素ＰＩＸの表示データ（輝度階調値）に対応するデータ電流Ｉdata(2i)を、リセット回路１７１のトランジスタＴｃ１を介して電流値変換回路部１４１に供給することにより、電流ラッチ・変換回路１４２ｂのトランジスタＴｂ３が飽和領域でオン動作し、データ電流Ｉdata(2i)が、トランジスタＴｂ１、Ｔｂ３及び接点ＮＢ３を介して、低電位電圧Ｖee方向に流れるので、当該データ電流Ｉdata(2i)の電流レベルがトランジスタＴｂ３のゲート−ソース間の電圧レベル（電圧成分）に変換されて、キャパシタＣＢに電荷として蓄積される（電流ラッチ動作）。

なお、上述した（２ｉ−１）行の色画素ＰＩＸの画素リセット動作後における、２ｉ行の色画素ＰＩＸに対応したデータ電流Ｉdata(2i)を取り込み保持する電流ラッチ・変換回路１４２ｂのミラーリセット動作及び電流ラッチ動作を行う動作期間においては、図２５に示すように、電流ラッチ・変換回路１４２ａに一つ前の動作期間で取り込み保持した（２ｉ−１）行の色画素ＰＩＸに対応したデータ電流Ｉdata(2i-1)に応じた階調電流Ｉpix(2i-1)を当該色画素ＰＩＸに書き込む動作（電流書込動作）を同時並行して実行するが、この動作は、以下に説明する２ｉ行の色画素ＰＩＸにデータ電流Ｉdata(2i)に応じた階調電流Ｉpix(2i)を書き込む動作（電流書込動作）と同等であるので、その説明を省略する。

次いで、第２の動作期間（２水平走査期間を一単位期間とする後半の１水平走査期間）において、上述した（２ｉ−１）行の色画素ＰＩＸに対する画素リセット動作と同様に、少なくとも切換制御信号ＬＣ１、ＬＣ２をローレベル（Ｌ）に設定して、データラインＤＬと電流値変換回路部１４１（電流ラッチ・変換回路１４２ａ、１４２ｂ）を電気的に遮断した状態で、画素リセット回路部１８０に供給されるリセット制御信号ＲＳｐをハイレベル（Ｈ）に設定してトランジスタＴｄ１をオン動作させるとともに、走査ドライバ１２０により２ｉ行の色画素ＰＩＸを選択状態に設定することより、接地電位ＧＮＤが各データラインＤＬを介して当該行の各色画素ＰＩＸに印加されて、画素駆動回路ＤＣ（キャパシタＣｓ）及びデータラインＤＬに残留して蓄積されている電荷が放電される（画素リセット動作）。

次いで、画素リセット回路部１８０に供給されるリセット制御信号ＲＳｐをローレベル（Ｌ）に設定して、接地電位ＧＮＤのデータラインＤＬへの印加を遮断するとともに、ミラーリセット回路部１７０に供給されるリセット制御信号ＲＳｍをハイレベル（Ｈ）に設定して、所定の低電位電圧Ｖeeを電流制御部１４０に印加し、さらに、このタイミングに同期して、切換制御信号ＬＣ２をハイレベル（Ｈ）に設定することにより、上述した場合と同様に、電流ラッチ・変換回路１４２ａのキャパシタＣＡに残留して蓄積されている電荷を放電するミラーリセット動作、及び、（２ｉ＋１）行の色画素ＰＩＸに対応したデータ電流Ｉdata(2i+1)を取り込み保持する電流ラッチ動作が実行されるが、このとき同時に、第１の動作期間において電流ラッチ・変換回路１４２ｂに取り込み保持した２ｉ行の色画素ＰＩＸに対応したデータ電流Ｉdata(2i)に応じた階調電流Ｉpix(2i)を当該色画素ＰＩＸに書き込む電流書込動作を実行する。

すなわち、切換制御信号ＬＣ１がローレベル（Ｌ）、切換制御信号ＬＣ２がハイレベル（Ｈ）に設定されることにより、電流ラッチ・変換回路１４２ｂのトランジスタＴｂ１、Ｔｂがオフ動作、トランジスタＴｂ５がオン動作して、データラインＤＬ側からトランジスタＴｂ５及びＴｂ４を介して低電位電圧Ｖee方向に、上記電流ラッチ動作によりキャパシタＣＢに蓄積された電荷（すなわちデータ電流Ｉdata）に基づく電流値を有する階調電流Ｉpix(2i)が引き込まれるように流れる。このとき、上述した画素リセット動作において、２ｉ行の色画素ＰＩＸに設定された選択状態が維持されていることにより、当該色画素ＰＩＸの画素駆動回路ＤＣに階調電流Ｉpix(2i)に応じた電荷（電圧成分）が保持される（電流書込動作）。

以下、このような一連の駆動制御動作を繰り返し実行することにより、表示データに応じたデータ電流Ｉdataを取り込む電流値変換回路部１４１（電流ラッチ・変換回路１４２ａ、１４２ｂ）、及び、階調電流Ｉpixを書き込む色画素ＰＩＸ及びデータラインＤＬに残留する電荷を放電して予め初期化することができるとともに、電流ドライバ１３０からの各行のデータ電流Ｉdataを連続的に取り込みつつ、各行の色画素ＰＩＸに対して、当該色画素ＰＩＸの電流効率に応じた階調電流Ｉpixを書き込むことができる。

したがって、本実施形態によれば、各列の電流値変換回路部（電流ラッチ・変換回路）における電流ラッチ動作、電流書込動作によって、各色画素やデータライン、電流ラッチ・変換回路のカレントミラー回路に残留する電荷に起因して、階調電流が本来の表示データに応じた電流値から変化して、色画素（発光素子）が表示データに応じた輝度階調で発光動作できなくなるという現象を抑制することができ、表示ムラや輝度ズレ等の発生を抑制して良好な表示品質を有する表示装置を実現することができる。

なお、本実施形態においては、図２４に示したように、上述した第１の実施形態に示した表示装置（図２参照）に、本実施形態の特徴である画素リセット回路部（リセット回路）、及び、上述した第３の本実施形態の特徴であるミラーリセット回路部（リセット回路）の双方を適用した構成について説明したが、本発明はこれに限定されるものではなく、画素リセット回路部のみを適用するものであってもよい。

また、本実施形態においては、上述した第１の実施形態に示した表示装置（図２参照）に、本実施形態の特徴である画素リセット回路部（リセット回路）を適用した構成について説明したが、上述した第２の実施形態（図１２参照）に示した表示装置に画素リセット回路部を適用するものであってもよいことはいうまでもない。

この場合においては、表示装置の駆動制御方法として、図１３に示したタイミングチャートにおいて、１水平走査期間ごとに、各行の色画素に対応した表示データ（データ電流）を取り込みつつ、同時に当該行の色画素に階調電流を書き込む動作に先立って、当該取込・書込動作を実行する行の色画素に対して、上述した画素リセット動作を実行するように制御される。

次に、上述した第４の実施形態に係る表示装置の他の構成例について説明する。
図２６は、本実施形態に係る表示装置に適用可能な電流制御部（電流値変換回路部）、ミラーリセット回路部（リセット回路）及び画素リセット回路部（リセット回路）の他の例を示す回路構成図である。ここで、上述した第３の実施形態（図２０参照）又は図２４と同等の構成については、その説明を簡略化又は省略する。

本実施形態においては、上述した第３の実施形態（図２０参照）と同様に、ミラーリセット回路部１７０（リセット回路１７１）に適用されるトランジスタＴｃ３、Ｔｃ４が同一のチャネル型（例えばｎチャネル型）の薄膜トランジスタにより形成されている。
すなわち、図２６に示すように、リセット回路１７１は、イネーブル信号ＥＮＢに基づいて、電流ドライバ１３０から入力されるデータ電流Ｉdataを電流値変換回路部１４１に通過（スルー）させるトランジスタＴｃ３と、リセット制御信号ＲＳｍに基づいて、所定の低電位電圧Ｖeeを電流値変換回路部１４１に印加するトランジスタＴｃ４と、を備えるとともに、上記イネーブル信号ＥＮＢとリセット制御信号ＲＳｍは相互に逆相関係を有するように設定されている。

ここで、画素リセット回路部１８０（リセット回路１８１）に適用されるトランジスタＴｄ１は、上述したように、例えばｎチャネル型のアモルファスシリコン半導体を用いた薄膜トランジスタ（電界効果型トランジスタ）を適用することができるので、本実施形態によれば、画素リセット回路部１８０に加えて、ミラーリセット回路１７０も上述した画素アレイ１１０（画素駆動回路ＤＣ）や電流制御部１４０とともに同一のパネル基板（絶縁性基板）上に製造プロセスを共通化して一体的に形成することができる。

図２７は、本実施形態に係る表示装置における駆動制御動作（駆動制御方法）の他の例を示すタイミングチャートである。ここでは、本実施形態に特有の駆動制御動作（画素リセット動作、ミラーリセット動作）についてのみ詳しく説明し、その他の動作（電流ラッチ動作、電流書込動作）については、その説明を簡略化又は省略する。

本実施形態においても、図２５に示した駆動制御動作と同様に、各１水平走査期間内に、（２ｉ−１）行目の色画素ＰＩＸに階調電流Ｉpix（2i-1）を書き込む電流書込動作に先立って、当該（２ｉ−１）行の色画素ＰＩＸの画素駆動回路ＤＣに残留して蓄積されている電荷を放電する画素リセット動作と、２ｉ行目の色画素ＰＩＸの表示データに対応するデータ電流Ｉdata(2i)を電流値変換回路部１４１（電流ラッチ・変換回路１４２ａ又は１４２ｂ）に取り込み保持する電流ラッチ動作に先立って、当該データ電流Ｉdata(2i)の書き込みが行われる電流ラッチ・変換回路１４２ａ又は１４２ｂをリセットするミラーリセット動作と、を順次実行するとともに、上記電流書込動作と電流ラッチ動作を同時並行して実行するように制御される。

すなわち、図２７に示すように、まず所定の動作期間において、切換制御信号ＬＣ１、ＬＣ２をローレベル（Ｌ）に設定して、電流ラッチ・変換回路１４２ａのトランジスタＴａ１、Ｔａ２、Ｔａ５、及び、電流ラッチ・変換回路１４２ｂのトランジスタＴｂ１、Ｔｂ２、Ｔｂ５をオフ動作させた状態で、画素リセット回路部１８０に供給されるリセット制御信号ＲＳｐをハイレベル（Ｈ）に設定するとともに、走査ドライバ１２０から例えば（２ｉ−１）行の走査ラインＳＬに、選択レベル（ハイレベル）の走査信号Ｖselを印加することにより、接地電位ＧＮＤがデータラインＤＬを介して、（２ｉ−１）行の各色画素ＰＩＸに印加されて、当該色画素ＰＩＸの画素駆動回路ＤＣ及びデータラインＤＬに残留して蓄積されている電荷が放電される（画素リセット動作）。

次いで、画素リセット回路部１８０に供給されるリセット制御信号ＲＳｐをローレベル（Ｌ）に設定するとともに、ミラーリセット回路部１７０に供給されるリセット制御信号ＲＳｍをハイレベル（Ｈ）、イネーブル信号ＥＮＢをローレベル（Ｌ）に設定し、さらに、切換制御信号ＬＣ１をハイレベル（Ｈ）に設定することにより、所定の低電位電圧Ｖeeが電流ラッチ・変換回路１４２ｂに印加されて、キャパシタＣＢに残留して蓄積されている電荷が放電される（ミラーリセット動作）。

以下、図２１に示した駆動制御動作と同様に、電流ドライバ１３０から供給される２ｉ行の各列の色画素ＰＩＸの表示データ（輝度階調値）に対応するデータ電流Ｉdata(2i)を、上記ミラーリセット動作が施された電流ラッチ・変換回路１４２ｂ（キャパシタＣＢ）に取り込み保持する電流ラッチ動作と、一つ前の動作期間で電流ラッチ・変換回路１４２ａに取り込み保持したデータ電流Ｉdata(2i-1)に応じた階調電流Ｉpix(2i-1)を、上記画素リセット動作が施された（２ｉ−１）行の色画素ＰＩＸに書き込む電流書込動作を同時並行して実行する。

したがって、本実施形態においても、各行の色画素への電流書込動作に先立って、当該行の色画素やデータラインに残留する電荷を放電して初期化することができ、また、各列の電流値変換回路部における電流ラッチ動作に先立って、当該電流値変換回路部（電流ラッチ・変換回路）に残留する電荷を放電して初期化することができるので、表示データ及び電流効率に応じた適切な電流値を有する階調電流を生成して色画素に供給することができ、表示ムラや輝度ズレ等の発生を抑制して良好な表示品質を実現することができる。

本発明に係る表示装置の第１の実施形態を示す概略ブロック図である。 第１の実施形態に係る表示装置の要部構成（画素アレイ及び電流制御部）の一例を示す概略構成図である。 第１の実施形態に係る表示装置に適用可能な電流ドライバの一例を示すブロック図である。 第１の実施形態に係る表示装置に適用可能な電流制御部（電流値変換回路部）の一例を示す回路構成図である。 第１の実施形態に係る表示装置における駆動制御動作（駆動制御方法）の一例を示すタイミングチャートである。 第１の実施形態に係る電流制御部（電流値変換回路部）における動作状態（その１）を示す動作概念図である。 第１の実施形態に係る電流制御部（電流値変換回路部）における動作状態（その２）を示す動作概念図である。 第１の実施形態に係る電流制御部（電流値変換回路部）における動作状態（その３）を示す動作概念図である。 本発明に係る表示装置に適用可能な表示画素（画素駆動回路、発光素子）の一具体例を示す回路構成図である。 本実施例に係る表示画素（画素駆動回路）の基本動作を示すタイミングチャ−トである。 本実施例に係る表示画素（画素駆動回路）の駆動制御動作を示す概念図である。 本発明に係る表示装置に適用可能な電流制御部（電流値変換回路部）の第２の実施形態を示す回路構成図である。 第２の実施形態に係る表示装置における駆動制御動作（駆動制御方法）の一例を示すタイミングチャートである。 第２の実施形態に係る電流制御部（電流値変換回路部）における動作状態（その１）を示す動作概念図である。 第２の実施形態に係る電流制御部（電流値変換回路部）における動作状態（その１）を示す動作概念図である。 本発明に係る表示装置の第３の実施形態を示す概略ブロック図である。 第３の実施形態に係る表示装置の要部構成（画素アレイ、電流制御部及びミラーリセット回路部）を示す概略構成図である。 第３の実施形態に係る表示装置に適用可能な電流制御部（電流値変換回路部）及びミラーリセット回路部（リセット回路）の一例を示す回路構成図である。 第３の実施形態に係る表示装置における駆動制御動作（駆動制御方法）の一例を示すタイミングチャートである。 第３の実施形態に係る表示装置に適用可能な電流制御部（電流値変換回路部）及びミラーリセット回路部（リセット回路）の他の例を示す回路構成図である。 第３の実施形態に係る表示装置における駆動制御動作（駆動制御方法）の他の例を示すタイミングチャートである。 本発明に係る表示装置の第４の実施形態を示す概略ブロック図である。 第４の実施形態に係る表示装置の要部構成（画素アレイ、電流制御部、ミラーリセット回路部及び画素リセット回路部）を示す概略構成図である。 第４の実施形態に係る表示装置に適用可能な電流制御部（電流値変換回路部）、ミラーリセット回路部（リセット回路）及び画素リセット回路部（リセット回路）の一例を示す回路構成図である。 第４の実施形態に係る表示装置における駆動制御動作（駆動制御方法）の一例を示すタイミングチャートである。 第４の実施形態に係る表示装置に適用可能な電流制御部（電流値変換回路部）、ミラーリセット回路部（リセット回路）及び画素リセット回路部（リセット回路）の他の例を示す回路構成図である。 第４の実施形態に係る表示装置における駆動制御動作（駆動制御方法）の他の例を示すタイミングチャートである。 表示画素をデルタ配列した表示パネルの配線構造を示す要部概略図である。

符号の説明

１００Ａ〜１００Ｃ 表示装置
１１０ 画素アレイ
１２０ 走査ドライバ
１３０ 電流ドライバ
１４０ 電流制御部
１４１ 電流値変換回路部
１４２ａ、１４２ｂ 電流ラッチ・変換回路
１５０ システムコントローラ
１６０ 表示信号生成部
１７０ ミラーリセット回路部
１７１ リセット回路
１８０ 画素リセット回路部
１８１ リセット回路
ＰＩＸ 色画素
ＤＣ 画素駆動回路
ＯＬＥＤ 有機ＥＬ素子
ＳＬ 走査ライン
ＤＬ データライン
ＶＬ 電源ライン

Claims (26)

1. 異なる色の複数の表示画素が規則的に配列された画素アレイの列方向に配設され、行毎に異なる２色の前記表示画素が交互に接続される複数のデータラインの各々に、表示データに応じた階調電流を供給することにより、前記複数の表示画素を所定の表示階調で駆動させて、前記画素アレイに所望のカラー画像を表示する表示駆動装置において、
   前記表示データに基づくデータ電流を生成して出力するデータ駆動部と、
   前記データ駆動部から出力される前記データ電流を取り込み、前記各データラインに接続される前記各色の表示画素の表示特性に応じた電流値を有する前記階調電流を生成して、前記各データラインを介して前記複数の表示画素に供給する電流制御部と、
   を備えていることを特徴とする表示駆動装置。
2. 前記電流制御部は、前記各データラインに接続された前記２色の表示画素に対応して、前記データ電流を前記各表示画素の前記表示特性に応じた電流値を有する前記階調電流に変換する電流変換回路を前記各データラインに対応して２組有していることを特徴とする請求項１記載の表示駆動装置。
3. 前記電流制御部は、前記２色の表示画素に対応して設けられた２組の前記電流変換回路が前記各データラインに対応して並列に設けられ、前記データラインと２組の前記電流変換回路のいずれかを選択的に接続する接続切換回路を前記各データラインに対応して有していることを特徴とする請求項２記載の表示駆動装置。
4. 前記電流変換回路は、前記データ電流の電流値を前記各色の表示画素の発光効率に応じた所定の電流設定比に基づいて前記階調電流に変換するカレントミラー回路であることを特徴とする請求項２又は３記載の表示駆動装置。
5. 前記カレントミラー回路に設定される前記電流設定比は、前記画素アレイに配列された前記各色の表示画素の前記発光効率のうち、最も低い前記発光効率を基準として設定されていることを特徴とする請求項４記載の表示駆動装置。
6. 前記電流制御部における前記各電流変換回路は、前記データ電流を電圧成分に変換して保持する電流保持回路を有していることを特徴とする請求項２記載の表示駆動装置。
7. 前記表示駆動装置は、前記各データラインに対応して設けられ、前記各電流変換回路に設けられた前記電流保持回路に保持された前記電圧成分に係る残留電荷を放電するリセット回路を有する電流リセット回路部を備えていることを特徴とする請求項６記載の表示駆動装置。
8. 前記表示駆動装置は、前記各データラインに対応して設けられ、前記画素アレイに配列された前記複数の表示画素に供給された前記階調電流に係る残留電荷を放電するリセット回路を有する画素リセット回路部を備えていることを特徴とする請求項１記載の表示駆動装置。
9. 行方向に配設された複数の走査ラインと列方向に配設された複数のデータラインの各交点近傍に、異なる色の複数の表示画素が規則的に配列され、前記複数のデータラインの各々に、行毎に異なる２色の前記表示画素が交互に接続される画素アレイを備え、前記複数のデータラインを介して前記表示画素の各々に表示データに応じた階調電流を供給することにより、前記複数の表示画素を所定の表示階調で駆動させて、前記画素アレイに所望のカラー画像を表示する表示装置において、
   前記複数の表示画素を各行ごとに選択状態に設定する走査駆動部と、
   前記表示データに基づくデータ電流を生成して出力するデータ駆動部と、
   前記データ駆動部から出力される前記データ電流を取り込み、前記各データラインに接続される前記各色の表示画素の表示特性に応じた電流値を有する前記階調電流を生成して、前記各データラインを介して前記複数の表示画素に供給する電流制御部と、
   を備えていることを特徴とする表示装置。
10. 前記電流制御部は、前記各データラインに接続された前記２色の表示画素に対応して、前記データ電流を前記各表示画素の前記表示特性に応じた電流値を有する前記階調電流に変換する電流変換回路を前記各データラインに対応して２組有していることを特徴とする請求項９記載の表示装置。
11. 前記電流制御部は、前記２色の表示画素に対応して設けられた２組の前記電流変換回路が前記各データラインに対応して並列に設けられ、前記データラインと２組の前記電流変換回路のいずれかを選択的に接続する接続切換回路を前記各データラインに対応して有していることを特徴とする請求項１０記載の表示装置。
12. 前記電流変換回路は、前記データ電流の電流値を前記各色の表示画素の発光効率に応じた所定の電流設定比に基づいて前記階調電流に変換するカレントミラー回路であることを特徴とする請求項１０又は１１記載の表示装置。
13. 前記カレントミラー回路に設定される前記電流設定比は、前記画素アレイに配列された前記各色の表示画素の前記発光効率のうち、最も低い前記発光効率を基準として設定されていることを特徴とする請求項１２記載の表示装置。
14. 前記電流制御部における前記各電流変換回路は、前記データ電流を電圧成分に変換して保持する電流保持回路を有していることを特徴とする請求項１０記載の表示装置。
15. 前記表示装置は、前記各データラインに対応して設けられ、前記各電流変換回路に設けられた前記電流保持回路に保持された前記電圧成分に係る残留電荷を放電するリセット回路を有する電流リセット回路部を備えていることを特徴とする請求項１４記載の表示装置。
16. 前記表示装置は、前記各データラインに対応して設けられ、前記画素アレイに配列された前記複数の表示画素に供給された前記階調電流に係る残留電荷を放電する画素リセット回路を有する画素リセット回路部を備えていることを特徴とする請求項９記載の表示装置。
17. 前記画素アレイは、前記異なる色の前記複数の表示画素がデルタ配列されていることを特徴とする請求項９記載の表示装置。
18. 前記画素アレイに配列された前記表示画素は、各々、
    前記電流制御部から供給される前記階調電流に応じた電荷を保持し、当該電荷に基づいて所定の電流値を有する発光駆動電流を生成する画素駆動回路と、
    前記画素駆動回路から供給される前記発光駆動電流の電流値に基づいて、所定の輝度階調で発光動作する電流制御型の発光素子と、
    を備えることを特徴とする請求項９乃至１７のいずれかに記載の表示装置。
19. 少なくとも前記画素駆動回路及び前記電流制御部は、同一のチャネル極性を有する電界効果型トランジスタにより形成されていることを特徴とする請求項１８記載の表示装置。
20. 少なくとも前記電流リセット回路部及び前記画素リセット回路部の一方が、前記画素駆動回路及び前記電流制御部と同一のチャネル極性を有する電界効果型トランジスタにより形成されていることを特徴とする請求項１８又は１９記載の表示装置。
21. 前記電流制御型の発光素子は、有機エレクトロルミネッセンス素子であることを特徴とする請求項１８記載の表示装置。
22. 行方向に配設された複数の走査ラインと列方向に配設された複数のデータラインの各交点近傍に、異なる色の複数の表示画素が規則的に配列され、前記複数のデータラインの各々に、行ごとに異なる２色の前記表示画素が交互に接続される画素アレイを備え、前記複数のデータラインを介して前記表示画素の各々に表示データに応じた階調電流を供給することにより、前記複数の表示画素を所定の表示階調で駆動させて、前記画素アレイに所望のカラー画像を表示する表示装置の駆動制御方法において、
    前記複数の表示画素を行ごとに順次選択状態に設定する動作と、
    前記選択状態に設定される行に対応する表示データに基づくデータ電流を取り込む動作と、
    前記データ電流に基づいて、前記各データラインに接続された、前記選択状態に設定された行の、前記２色のうちの何れか一方の色の前記表示画素の表示特性に応じた電流値を有する前記階調電流を生成して、前記各データラインを介して前記選択状態に設定された前記表示画素に供給する動作と、
    を含むことを特徴とする表示装置の駆動制御方法。
23. 前記選択状態に設定された特定の行の前記表示画素に対応した前記階調電流を前記表示画素に供給する動作と、当該特定の行の次の行の前記表示画素に対応した前記データ電流を取り込む動作と、を所定の動作期間内に同時並行して実行することを特徴とする請求項２２記載の表示装置の駆動制御方法。
24. 前記選択状態に設定された特定の行の前記表示画素に対応した前記データ電流を取り込む動作と、当該特定の行の前記表示画素に対応した前記階調電流を前記表示画素に供給する動作と、を所定の動作期間内に同時並行して実行することを特徴とする請求項２２記載の表示装置の駆動制御方法。
25. 前記データ電流を取り込む動作に先立って、当該動作期間の一つ前の前記動作期間において取り込んだ前記データ電流に起因する残留電荷を放電する動作を実行することを特徴とする請求項２４に記載の表示装置の駆動制御方法。
26. 前記階調電流を前記表示画素に供給する動作に先立って、当該動作期間の一つ前の前記動作期間において供給された前記階調電流に起因する当該表示画素における残留電荷を放電する動作を実行することを特徴とする請求項２３乃至２５のいずれかに記載の表示装置の駆動制御方法。

Images