JP4232193B2 - 電流生成供給回路及び電流生成供給回路を備えた表示装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置に関し、特に、画像表示信号（表示データ）に応じた電流を供給することにより所定の輝度階調で発光動作する電流駆動型（又は、電流指定型）の発光素子を備えた表示パネルに適用可能な電流生成供給回路及びその制御方法、並びに、該電流生成供給回路を備えた表示装置に関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータや映像機器のモニタやディスプレイとして、液晶表示装置（ＬＣＤ）等の陰極線管（ＣＲＴ）に替わる表示装置や表示デバイスの普及が著しい。特に、液晶表示装置は、旧来の表示装置（ＣＲＴ）に比較して、薄型軽量化、省スペース化、低消費電力化等が可能であるため、急速に普及している。また、比較的小型の液晶表示装置は、近年普及が著しい携帯電話やデジタルカメラ、携帯情報端末（ＰＤＡ）等の表示デバイスとしても広く適用されている。
【０００３】
このような液晶表示装置に続く次世代の表示デバイス（ディスプレイ）として、有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）や無機エレクトロルミネッセンス素子（以下、「無機ＥＬ素子」と略記する）、あるいは、発光ダイオード（ＬＥＤ）等のような自己発光型の光学要素（発光素子）を、マトリクス状に配列した表示パネルを備えた発光素子型のディスプレイ（表示装置）の本格的な実用化が期待されている。
【０００４】
このような発光素子型ディスプレイ（特に、アクティブマトリックス駆動方式を適用した発光素子型ディスプレイ）においては、液晶表示装置に比較して、表示応答速度が速く、視野角依存性もなく、また、高輝度・高コントラスト化、表示画質の高精細化、低消費電力化等が可能であるとともに、液晶表示装置のようにバックライトを必要としないので、一層の薄型軽量化が可能であるという極めて優位な特徴を有している。
【０００５】
このようなディスプレイの一例は、概略、行方向に配設された走査ラインと列方向に配設されたデータラインの各交点近傍に発光素子を含む表示画素が配列された表示パネルと、画像表示信号（表示データ）に応じた階調電流を生成して、データラインを介して各表示画素に供給するデータドライバと、所定のタイミングで走査信号を順次印加して特定の行の表示画素を選択状態にする走査ドライバと、を備え、各表示画素に供給された上記階調電流により、各発光素子が表示データに応じた所定の輝度階調で発光動作して、所望の画像情報が表示パネルに表示される。なお、発光素子型のディスプレイの具体例については、後述する発明の実施の形態において、詳しく説明する。
【０００６】
ここで、上記ディスプレイにおける表示駆動動作としては、複数の表示画素（発光素子）に対して、データドライバにより表示データに応じた電流値を有する個別の階調電流を生成し、走査ドライバにより選択された特定の行の表示画素に供給して、各発光素子を所定の輝度階調で発光させる動作を、１画面分の各行について順次繰り返す電流指定型の駆動方式や、走査ドライバにより選択された特定の行の表示画素に対して、データドライバにより一定の電流値の駆動電流を、表示データに応じた個別の時間幅（信号幅）で供給して、各発光素子を所定の輝度階調で発光させる動作を、１画面分順次繰り返すパルス幅変調（ＰＷＭ）型の駆動方式等が知られている。
【０００７】
このようなディスプレイに適用されるデータドライバの具体的な構成としては、例えば、図２６に示すように、電流路の一端側（エミッタ）が電源端子ＴＭｐに接続されるとともに、電流路の他端側（コレクタ）が基準電流入力端子ＴＭｒに接続されたトランジスタＴＰｒと、電流路の一端側（エミッタ）が共通電源ラインＬｐを介して上記電源端子ＴＭｐに共通に接続されるとともに、電流路の他端側（コレクタ）が個別の出力端子ＯＵＴ１、ＯＵＴ２、・・・ＯＵＴｍに接続され、かつ、各制御端子（ベース）が上記トランジスタＴＰｒの制御端子（ベース）に並列的に接続された複数のトランジスタＴＰ１、ＴＰ２、・・・ＴＰｍからなるカレントミラー回路を基本構成として備えた定電流駆動回路を良好に適用することができる。
【０００８】
このようなデータドライバにおいては、トランジスタＴＰｒに流れる基準電流Ｉｒに応じて、複数のトランジスタＴＰ１、ＴＰ２、・・・ＴＰｍに流れる一定の電流値を有する駆動電流ＩＰ１、ＩＰ２、・・・ＩＰｍを個別の出力端子ＯＵＴ１、ＯＵＴ２、・・・ＯＵＴｍを介して（もしくは、図示を省略した出力回路をさらに介して）、図示を省略した表示パネルを構成する複数の表示画素に一括して供給することにより、表示画素（発光素子）を発光動作させることができる。なお、図２６に示したようなデータドライバ（定電流駆動回路）については、例えば、特許文献１等に、その基本構成や、出力電流間のバラツキを改善した構成が記載されている。
【０００９】
また、データドライバの他の構成としては、例えば、図２７に示すように、表示データに応じた電流値を有する電流を生成、出力する電流源ＰＩに共通の電流供給ラインＬｉを介して接続された複数のラッチ回路ＬＣ１、ＬＣ２、・・・ＬＣｍと、該ラッチ回路ＬＣ１、ＬＣ２、・・・ＬＣｍごとに設けられた出力回路ＤＯ１、ＤＯ２、・・・ＤＯｍとを備えたものを良好に適用することができる。
【００１０】
このようなデータドライバにおいては、電流源ＰＩから出力される表示データに応じた電流Ｉdtを、時系列的に入力されるラッチ制御信号ＳＬ１、ＳＬ２、・・・ＳＬｍに基づいて、ラッチ回路ＬＣ１、ＬＣ２、・・・ＬＣｍに順次保持し、所定のタイミングで入力される出力イネーブル信号Ｓenに基づいて、出力回路ＤＯ１、ＤＯ２、・・・ＤＯｍから個別の出力端子ＯＵＴ１、ＯＵＴ２、・・・ＯＵＴｍを介して、各ラッチ回路ＬＣ１、ＬＣ２、・・・ＬＣｍに保持された電流Ｉdtに基づく駆動電流ＩＤ１、ＩＤ２、・・・ＩＤｍを、表示パネルを構成する複数の表示画素に一括して供給する。ここで、図２７においては、複数のラッチ回路及び出力回路からなる構成を一組のみ示したが、このような構成を二組設けて、一方のラッチ回路群に電流を順次保持している期間に、他方のラッチ回路群に保持された電流を出力するようにした構成を適用するものであってもよい。
【００１１】
なお、図２６、図２７に示した従来技術においては、データドライバにより生成された駆動電流をデータドライバ側から表示パネル（表示画素）側に、流し込む方向に供給する場合について説明したが、上記特許文献１にも示されているように、データドライバにより生成された駆動電流を表示パネル（表示画素）側からデータドライバ側に、引き込む方向に供給するものも知られている。
【００１２】
【特許文献１】
特開２００２−２０２８２３号公報 （第３頁、図２、図１５）
【００１３】
【発明が解決しようとする課題】
しかしながら、上述したような発光素子型ディスプレイにおいては、以下に示すような問題を有していた。
すなわち、データドライバにより表示データに応じた駆動電流を表示画素ごとに生成し、出力端子に接続された各データラインを介して、特定行の各表示画素に一括して供給する従来の構成及び駆動制御方法においては、上記駆動電流が、表示データに対応して変化するとともに、各表示画素（データライン）に対応してデータドライバに個別に設けられたトランジスタやラッチ回路等の回路構成に、電流源から共通の電流供給ラインを介して供給される電流も変化することになる。一般に、信号配線には寄生容量（配線容量）が存在するため、上述したようなデータラインや電流供給ラインを介して所定の電流を供給する動作は、当該信号配線（データライン、電流供給ライン）に存在する寄生容量を所定の電位まで充電、あるいは、放電することに相当する。そのため、データラインや電流供給ラインを介して供給される電流が微小である場合には、データラインや電流供給ラインへの充放電動作に時間を要し、当該信号ラインの電位が安定するまでに所定の（ある程度の）時間を要することになる。
【００１４】
一方、データドライバにおける動作は、データライン数（すなわち、表示画素数）が増加するほど、各データラインにおける電流の保持動作等に割り当てられる動作期間が短くなって高速な動作を要求されるが、上述したようにデータラインや電流供給ラインへの充放電動作に所定の時間を要するため、この充放電動作の速度に起因してデータドライバの動作速度が律速されてしまうという問題を有していた。
すなわち、表示パネルの小型化や高精細化（高解像度化）等に伴って、データラインを介して供給される駆動電流の電流値が小さくなるほど、データドライバの動作速度が制約されることになり、良好な画像表示動作を実現することが困難になるという問題を有していた。
【００１５】
そこで、本発明は、上述した課題に鑑み、発光素子を電流指定方式で発光制御するディスプレイにおいて、表示画素に供給される階調電流が微小な場合であっても、該階調電流を生成する動作を迅速に実行することができるとともに、表示データに対応した適切な電流値の階調電流を出力することができる電流生成供給回路及びその制御方法を提供し、以て、表示応答特性及び表示画質の向上を図ることができる表示装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】
請求項１記載の電流生成供給回路は、複数の負荷に電流を供給する電流生成供給回路において、前記複数の負荷の各々に対応し、所定の基準電圧に基づいて、複数ビットのデジタル信号に対応する複数の単位電流を生成する構成を有し、前記デジタル信号のビット値に応じて、前記単位電流の各々を選択的に合成し、負荷駆動電流として前記各負荷に供給する、複数の電流生成手段と、前記複数の電流生成手段は所定の数の前記電流生成手段からなる複数の電流生成手段群に分割され、該複数の電流生成手段群の各々に対応して設けられ、前記所定の基準電圧を対応する前記電流生成手段群の前記所定の数の電流生成手段に共通に印加する複数の基準電圧生成手段と、を備え、前記各基準電圧生成手段は、一定の電流値を有する基準電流を発生する定電流発生源と、前記基準電流を流すことにより前記基準電圧を生成する手段と、生成した前記基準電圧の電圧値を保持する電圧保持手段と、所定のタイミングで前記基準電圧を生成する手段に前記基準電流を流し該所定のタイミング以外では該基準電圧を生成する手段への前記基準電流の流入を遮断するリフレッシュ手段と、を有し、前記各基準電圧生成手段と該各基準電圧生成手段に対応する前記電流生成手段群の前記所定の数の電流生成手段とは、カレントミラー回路を構成し、前記複数の単位電流が、前記基準電流に対して各々異なる比率の電流値を有するように設定され、前記各基準電圧生成手段は、前記基準電流が流れることによりゲート端子に生じる電圧を、前記基準電圧として出力する基準電流トランジスタを備え、前記各電流生成手段は、前記基準電流トランジスタのゲート端子に、各ゲート端子が共通に接続されるとともに、トランジスタサイズが各々異なる複数の単位電流トランジスタを備えていることを特徴とする。
請求項２記載の電流生成供給回路は、請求項１記載の電流生成供給回路において、前記各電流生成手段は、前記複数の負荷に対して、前記負荷駆動電流を同時並行的に供給することを特徴とする。
【００１７】
請求項３記載の電流生成供給回路は、請求項２記載の電流生成供給回路において、前記各電流生成供給回路は、前記複数ビットのデジタル信号を個別に保持する複数のラッチ部からなる信号保持手段を備え、前記各電流生成手段は、前記信号保持手段を介して同時に出力される前記デジタル信号のビット値に応じて、前記負荷駆動電流を生成することを特徴とする。
【００１８】
請求項４記載の電流生成供給回路は、請求項１記載の電流生成供給回路において、前記各電流生成手段は、前記デジタル信号の各ビット値に応じて、前記複数の単位電流を選択的に流す複数のスイッチ手段を備え、前記各スイッチ手段により選択された前記単位電流の合成電流を、前記負荷駆動電流として供給することを特徴とする。
【００１９】
請求項５記載の電流生成供給回路は、請求項１記載の電流生成供給回路において、前記複数の単位電流トランジスタは、該各単位電流トランジスタの各チャネル幅が互いに、２ｋ（ｋ＝０、１、２、３、・・・）で規定される、異なる比率に設定されていることを特徴とする。
【００２１】
請求項６記載の電流生成供給回路は、請求項１乃至５のいずれかに記載の電流生成供給回路において、前記各電流生成手段は、前記負荷駆動電流を前記負荷に流し込む方向に流すように、前記負荷駆動電流の信号極性を設定することを特徴とする。
請求項７記載の電流生成供給回路は、請求項１乃至５のいずれかに記載の電流生成供給回路において、前記各電流生成手段は、前記負荷駆動電流を前記負荷側から引き込む方向に流すように、前記負荷駆動電流の信号極性を設定することを特徴とする。
【００２２】
請求項８記載の電流生成供給回路は、請求項１乃至７のいずれかに記載の電流生成供給回路において、少なくとも、前記各基準電流トランジスタ及び前記各単位電流トランジスタは、ボディターミナル構造を有していることを特徴とする。
請求項９記載の電流生成供給回路は、請求項１乃至８のいずれかに記載の電流生成供給回路において、前記各負荷は、前記電流生成手段から供給される前記負荷駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする。
請求項１０記載の電流生成供給回路は、請求項９記載の電流生成供給回路において、前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする。
【００２６】
請求項１１記載の表示装置は、少なくとも、複数の走査線及び複数の信号線が相互に直交するように配設され、該走査線及び該信号線の交点に複数の表示画素がマトリクス状に配列された表示パネルと、前記各表示画素を行単位で選択状態に設定するための走査信号を前記各走査線に印加する走査駆動手段と、表示信号に基づく階調電流を、前記各信号線を介して前記各表示画素に供給する信号駆動手段と、を備え、選択状態に設定された行の前記表示画素に対して、所定の電流値を有する前記階調電流を供給することにより、前記表示パネルに所望の画像情報を表示する表示装置において、前記信号駆動手段は、少なくとも、前記表示信号に基づく複数ビットのデジタル信号を個別に保持する複数のラッチ部からなる信号保持手段と、所定の基準電圧に基づいて、前記複数のデジタル信号に対応する複数の単位電流を生成する構成を有し、前記信号保持手段を介して同時に出力される前記デジタル信号のビット値に応じて、前記単位電流の各々を選択的に合成し、前記階調電流として前記各表示画素に個別に供給する、前記複数の信号線の各々に対応して設けられる複数の電流生成手段と、前記複数の電流生成手段は所定の数の前記電流生成手段からなる複数の電流生成手段群に分割され、該複数の電流生成手段群の各々に対応して設けられ、前記所定の基準電圧を対応する前記電流生成手段群の前記所定の数の電流生成手段に共通に印加する複数の基準電圧生成手段と、を有し、前記各基準電圧生成手段は、一定の電流値を有する基準電流を発生する定電流発生源と、前記基準電流を流すことにより前記基準電圧を生成する手段と、生成した基準電圧の電圧値を保持する電圧保持手段と、所定のタイミングで前記基準電圧を生成する手段に前記基準電流を流し該所定のタイミング以外では該基準電圧を生成する手段への前記基準電流の流入を遮断するリフレッシュ手段と、を有し、前記各基準電圧生成手段と該各基準電圧生成手段に対応する前記電流生成手段群の前記所定の数の電流生成手段とは、カレントミラー回路を構成し、前記複数の単位電流が、前記基準電流に対して各々異なる比率の電流値を有するように設定され、前記各基準電圧生成手段は、前記基準電流が流れることによりゲート端子に生じる電圧を、前記基準電圧として出力する基準電流トランジスタを備え、前記各電流生成手段は、前記基準電流トランジスタのゲート端子に、各ゲート端子が共通に接続されるとともに、トランジスタサイズが各々異なる複数の単位電流トランジスタを備えている電流生成供給回路を具備することを特徴とする。
【００２８】
請求項１２記載の表示装置は、請求項１１記載の表示装置において、前記各電流生成手段は、前記デジタル信号の各ビット値に応じて、前記複数の単位電流を選択的に流す複数のスイッチ手段を備え、前記各スイッチ手段により選択された前記単位電流の合成電流を、前記階調電流として供給することを特徴とする。
【００２９】
請求項１３記載の表示装置は、前記複数の単位電流トランジスタは、該各単位電流トランジスタの各チャネル幅が互いに、２^ｋ（ｋ＝０、１、２、３、・・・）で規定される、異なる比率に設定されていることを特徴とする請求項１１記載の表示装置。
【００３０】
請求項１４記載の表示装置は、請求項１１乃至１３のいずれかに記載の表示装置において、前記各電流生成供給回路は、少なくとも、前記信号線の各々に対応して、前記信号保持手段及び前記電流生成手段からなる階調電流供給回路部を２組具備して、前記基準電圧生成手段は、前記２組の電流生成手段に対して、前記基準電圧を共通に印加し、一方の前記階調電流供給回路部において、先に保持した前記複数ビットのデジタル信号に基づく前記階調電流を前記信号線を介して前記表示画素に供給する動作期間中に、他方の前記階調電流供給回路部において、次の前記複数ビットのデジタル信号を保持する動作を、交互に繰り返し実行することを特徴とする。
【００３１】
請求項１５記載の表示装置は、請求項１１乃至１４のいずれかに記載の表示装置において、前記各電流生成手段は、前記階調電流を前記表示画素に流し込む方向に流すように、前記階調電流の信号極性を設定することを特徴とする。
【００３２】
請求項１６記載の表示装置は、請求項１１乃至１４のいずれかに記載の表示装置において、前記各電流生成手段は、前記階調電流を前記表示画素側から引き込む方向に流すように、前記階調電流の信号極性を設定することを特徴とする。
請求項１７記載の表示装置は、請求項１１記載の表示装置において、少なくとも、前記各基準電流トランジスタ及び前記各単位電流トランジスタは、ボディターミナル構造を有していることを特徴とする。
請求項１８記載の表示装置は、請求項１１乃至１７のいずれかに記載の表示装置において、前記各表示画素は、前記電流生成手段から供給される前記階調電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする。
【００３３】
請求項１９記載の表示装置は、請求項１１乃至１７のいずれかに記載の表示装置において、前記各表示画素は、前記階調電流を保持する電流書込保持手段と、該保持された前記階調電流に基づいて発光駆動電流を生成する発光駆動手段と、該記発光駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子と、を備えていることを特徴とする。
請求項２０記載の表示装置は、請求項１８又は１９記載の表示装置において、前記発光素子は、有機エレクトロルミネッセント素子からなる発光素子であることを特徴とする。
【００３４】
すなわち、本発明に係る電流生成供給回路及びその制御方法は、有機ＥＬ素子や発光ダイオード等のように、電流値に応じて所定の駆動状態（発光輝度）で動作する複数の負荷（表示画素）に対して、所定の電流値を有する負荷駆動電流（階調電流）を個別に供給する電流駆動装置であって、複数ビットのデジタル信号を並列的に保持するデータラッチ部（信号保持手段）と、該複数ビットのデジタル信号（表示データ）に対応した電流値を有する負荷駆動電流を生成、出力する駆動電流生成部（電流生成手段）と、を備え、駆動電流生成部により、データラッチ部に保持されたデジタル信号に応じて、所定の電流値を有する個別の単位電流を生成、合成して、上記負荷駆動電流として出力するように構成されている。
【００３５】
ここで、駆動電流生成部としては、チャネル幅が各々、互いに所定の比率となるように形成された複数の単位電流トランジスタを並列に接続した回路構成を有し、かつ、該駆動電流生成部を各負荷（
信号線） ごとに設けるとともに、該複数の駆動電流生成部（ 複数の単位電流トランジスタ）は所定の数の駆動電流生成部からなる複数の駆動電流生成部群に分割され、各駆動電流生成部群の所定の数の駆動電流生成部に対して基準電圧生成部から一定の電圧値を有する基準電圧を共通に印加するように構成されている。また、基準電圧生成部においては、一定の基準電流を流すことにより、上記基準電圧を生成する構成として基準電流トランジスタを備え、駆動電流生成部を構成する複数の単位電流トランジスタと該基準電流トランジスタによりカレントミラー回路を構成し、上記各単位電流が、基準電流に対して所定の電流比率により規定される電流値を有するように設定されている。
【００３６】
これにより、各負荷（ 信号線） ごとに設けられた駆動電流生成部（ 複数の単位電流トランジスタ） において、対応する基準電圧生成部から印加される基準電圧に基づいて、上記所定の比率で規定される電流値を有する単位電流を生成することができ、上記複数ビットのデジタル信号に応じて、これらの単位電流を選択的に合成することにより所望の電流値を有する負荷駆動電流を生成することができる。
【００３７】
したがって、負荷駆動電流の生成に際して駆動電流生成部に供給される信号レベル（基準電圧）が一定に設定されているので、負荷に供給される負荷駆動電流が微小な場合であっても、駆動電流生成部に接続される電流供給ラインに付加された寄生容量に起因する影響（電流供給ラインにおける信号遅延）を排除して、電流生成供給回路、又は、該電流生成供給回路を備えた電流駆動装置（データドライバ）の動作速度を向上させることができる。
【００３８】
また、共通の基準電圧生成部により、各駆動電流生成部に対して所定の基準電圧を共通に印加することができるので、各駆動電流生成部において生成される単位電流を均一化して、複数ビットのデジタル信号に応じて生成される負荷駆動電流のバラツキを抑制することができ、表示画質の向上を図ることができるとともに、各負荷ごとに上記基準電圧生成部を設けた構成に比較して、回路規模の小型化を図ることができる。
【００３９】
また、上記駆動電流生成部を構成する各単位電流トランジスタにおいて、チャネル幅を、互いに２^ｋ（ｋ＝０、１、２、３、・・・）で規定される比率に設定することにより、（ｋ＋１）個の単位電流トランジスタに、基準電流の２^ｋで規定される電流値を有する単位電流が流れ、これらを合成することにより、２^ｋ段階の電流値を有する負荷駆動電流を生成することができる。したがって、複数のデジタル信号に対応した電流値を有するアナログ電流を、比較的簡易な回路構成により生成して出力することができ、負荷を適正な駆動状態で動作させることができる。
【００４０】
また、基準電圧生成部において、一定の電流値を有する基準電流を発生する定電流発生源と、基準電流を流して基準電圧を生成して、生成した基準電圧の電圧値を電圧保持手段に保持する構成を備え、所定のタイミングで、基準電流を流して電圧保持手段における基準電圧の電圧値を所定のタイミングで再充電（リフレッシュ）し、該所定のタイミング以外では基準電流の流入を遮断する構成を適用することにより、例えば、デジタル信号を取り込み保持する信号保持動作に同期して、基準電圧を周期的に再充電することができるので、駆動電流生成部を構成する各単位電流トランジスタにおける電流リーク等に起因する基準電圧の低下を抑制して、各単位電流トランジスタの導通状態を均一化することができ、負荷を適切かつ安定した状態で動作させることができるとともに、基準電圧生成部における消費電力を低減させることができる。
【００４２】
そして、本発明に係る表示装置においては、相互に直交する走査ライン（走査線）及びデータライン（信号線）の交点近傍に、発光素子を備えた表示画素をマトリクス状に配列してなる表示パネルを備えた表示装置において、上述したような電流生成供給回路をデータドライバ（信号駆動手段）に適用し、表示パネルの所定の行に配列された表示画素群の選択期間中に、上記信号保持部に保持した複数ビットのデジタル信号（表示データ）に基づいて電流生成部において生成された特定の単位電流の合成電流を、階調電流（負荷駆動電流）として、表示画素に供給するように構成されている。
【００４３】
これにより、上述したように、電流生成供給回路を構成する階調電流生成部（駆動電流生成部）を構成する各単位電流トランジスタに対して、共通の基準電圧生成部により一定の電圧値を有する基準電圧を印加するのみで、表示データ（表示信号）に応じた電流値を有する階調電流が生成されるので、表示パネルの小型化や高精細化に伴って表示画素が微細化された場合や、比較的下位の輝度階調で各表示画素を発光動作させる場合等のように、階調電流が微小な場合であっても、信号線の充放電動作に起因する動作速度の低下を抑制して、表示データに応じた適正な電流値を有する階調電流を迅速に生成して表示画素（発光素子）に供給することができる。したがって、表示画素を表示データに応じた適正な輝度階調で発光動作させることができ、所望の画像情報を良好な画質で表示することができる。
【００４４】
また、本発明に係る表示装置において、所定数のデータラインごとに、少なくとも、複数の階調電流生成部及び共通の基準電圧生成部を備えた電流生成供給回路を設けた構成を適用することにより、表示パネルが大型化してデータラインの構成が長大化した場合であっても、各電流生成供給回路における基準電圧生成部と各階調電流生成部との間の配線長を実質的に短くするとともに均一化して、該配線抵抗による基準電圧への影響を抑制することができ、表示データに対応した適切な電流値を有する階調電流を各表示画素に供給することができる。
【００４５】
また、本発明に係る表示装置においては、表示画素が接続されたデータラインごとに２組の階調電流生成部を備え、各行の表示画素群への階調電流の書込動作に同期して、該２組の階調電流生成部を交互に選択状態に設定して、階調電流を供給するように制御するものであってもよい。このような構成によれば、一方の階調電流生成部から特定の行の表示画素に階調電流を供給する動作に並行して、他方の階調電流生成部により次行の表示画素に供給する階調電流を生成するための表示データを取り込む動作を、２組の階調電流生成部により交互に繰り返し実行することができるので、各行の表示画素に対して連続的に階調電流を供給することができ、表示装置の画質の向上を図ることができる。
【００４６】
【発明の実施の形態】
以下、本発明に係る電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置について、実施の形態を示して詳しく説明する。
＜電流生成供給回路の第１の実施形態＞
まず、本発明に係る電流生成供給回路及びその制御方法について、図面を参照して説明する。
図１は、本発明に係る電流生成供給回路の第１の実施形態を示す概略構成図である。
【００４７】
図１（ａ）に示すように、本実施形態に係る電流生成供給回路１００Ａは、大別して、高電位電源が接続される電圧接点＋Ｖ（以下、「高電位電源＋Ｖ」と記す）と低電位電源が接続される電圧接点−Ｖ（以下、「高電位電源−Ｖ」と記す）との間に、所定の一定電流を供給する定電流発生源ＩＲとともに直列に接続された基準電圧生成部１０Ａと、複数の負荷（図示を省略;例えば、後述する表示画素）を所望の駆動状態で動作させるために、各負荷に対応して設けられ、所定の電流値を有する負荷駆動電流ＩＡ１、ＩＡ２、ＩＡ３、・・・（以下、便宜的に「負荷駆動電流ＩＡ」とも記す）を生成して供給する駆動電流生成部ＩＬＡ−１、ＩＬＡ−２、ＩＬＡ−３、・・・（以下、便宜的に「駆動電流生成部ＩＬＡ」とも記す）、及び、該駆動電流生成部ＩＬＡに対応して設けられ、上記負荷の駆動状態を制御する負荷制御信号（複数ビットのデジタル信号）を取り込んで保持するデータラッチ部ＤＬＡ−１、ＤＬＡ−２、ＤＬＡ−３、・・・（以下、便宜的に「データラッチ部ＤＬＡ」とも記す）からなる複数の駆動電流供給回路部２０Ａ−１、２０Ａ−２、２０Ａ−３、・・・（以下、便宜的に「駆動電流供給回路部２０Ａ」とも記す）と、を備えた構成を有している。ここで、本実施形態においては、負荷駆動電流ＩＡを生成するための負荷制御信号として、例えば、４ビットのデジタル信号ｄ０、ｄ１、ｄ２、ｄ３（以下、「デジタル信号ｄ０〜ｄ３」と略記する）を適用した場合について説明する。
【００４８】
以下、上記各構成について、具体的に説明する。
（データラッチ部）
データラッチ部ＤＬＡは、図１（ｂ）に示すように、上記負荷の駆動状態を制御するデジタル信号ｄ０〜ｄ３のビット数（４ビット）に応じた数のラッチ回路ＬＣ０、ＬＣ１、ＬＣ２、ＬＣ３（以下、「ラッチ回路ＬＣ０〜ＬＣ３」と略記し、便宜的に「ラッチ回路ＬＣ」とも記す）が並列に設けられた構成を有し、図示を省略したタイミングジェネレータやシフトレジスタ等から出力されるタイミング制御信号ＣＫ１、ＣＫ２、ＣＫ３・・・（以下、便宜的に「タイミング制御信号ＣＬＫ」とも記す）に基づいて、各々個別に供給されるデジタル信号ｄ０〜ｄ３を各入力端子ＩＮを介して同時に取り込み、当該デジタル信号ｄ０〜ｄ３に基づく信号レベルを各反転出力端子ＯＴ^＊（本明細書中では、便宜的に非反転出力端子を「ＯＴ」、反転出力端子を「ＯＴ^＊」と記す；図１の符号参照）を介して出力するとともに、保持（ラッチ）する動作を実行する。
【００４９】
（基準電圧生成部／駆動電流生成部）
図２は、本実施形態に適用される基準電圧生成部及び駆動電流生成部の一具体例を示す回路構成図である。
基準電圧生成部１０Ａ及び駆動電流生成部ＩＬＡは、図２に示すように、概略、基準電圧生成部１０Ａを構成する基準電流トランジスタＴｐ１１と、該基準電圧生成部１０Ａに対して並列に接続された複数の駆動電流生成部ＩＬＡ−１、ＩＬＡ−２、・・・（駆動電流供給回路部２０Ａ−１、２０Ａ−２、・・・）の各々に設けられた複数の単位電流トランジスタＴｐ１２〜Ｔｐ１５、Ｔｐ２２〜Ｔｐ２５、・・・（詳しくは、後述する）が、各々、カレントミラー回路を構成するように接続され、基準電流トランジスタＴｐ１１に流れる基準電流Ｉrefに基づいて生じる電圧成分（ゲート電圧；基準電圧）Ｖrefが、各駆動電流生成部ＩＬＡ−１、ＩＬＡ−２、・・・の単位電流トランジスタＴｐ１２〜Ｔｐ１５、Ｔｐ２２〜Ｔｐ２５、・・・のゲート端子に共通に印加されることにより、各駆動電流供給回路部２０Ａ−１、２０Ａ−２、・・・において、異なる比率の電流値を有する複数の単位電流（ここでは、４種類の単位電流）Ｉsa、Ｉsb、Ｉsc、Ｉsdを一時に生成し、これらの単位電流Ｉsa〜Ｉsdのうち、上記データラッチ部ＤＬＡ（ラッチ回路ＬＣ０〜ＬＣ３の各反転出力端子ＯＴ^＊）から出力される反転出力信号ｄ１０^＊〜ｄ１３^＊（本明細書中では、便宜的に「ｄ１０^＊〜ｄ１３^＊」と記す；図２の符号参照）に基づいて、特定の単位電流を選択して合成し、各電流出力端子ＯＵＴ１、ＯＵＴ２、・・・（以下、便宜的に「電流出力端子ＯＵＴｉ」とも記す）を介して、各負荷に負荷駆動電流ＩＡ１、ＩＡ２、・・・として供給する。
【００５０】
より具体的には、図２に示すように、基準電圧生成部１０Ａ及び駆動電流生成部ＩＬＡに適用されるカレントミラー回路構成は、基準電圧生成部１０Ａにおいて、定電流発生源ＩＲにより基準電流Ｉrefが供給される電流入力接点ＩＮｉと高電位電源＋Ｖとの間に電流路（ソース−ドレイン端子）が接続されるとともに、制御端子（ゲート端子）が接点Ｎrgに接続されたｐチャネル型の電界効果型トランジスタ（基準電流トランジスタ）Ｔｐ１１と、各駆動電流生成部ＩＬＡ−１、ＩＬＡ−２、・・・を構成する単位電流生成部２１Ａ−１、２１Ａ−２、・・・（以下、便宜的に「単位電流生成部２１Ａ」とも記す）において、各接点Ｎａ、Ｎｂ、Ｎｃ、Ｎｄと高電位電源＋Ｖとの間に各々電流路が接続されるとともに、制御端子が上記接点Ｎｇに共通に接続された複数（ラッチ回路ＬＣ０〜ＬＣ３に対応した４個）のｐチャネル型の電界効果型トランジスタ（単位電流トランジスタ）Ｔｐ１２〜Ｔｐ１５、Ｔｐ２２〜Ｔｐ２５、・・・と、を備えた構成を有している。ここで、接点Ｎrgは、電流入力接点ＩＮｉに直接接続されているとともに、高電位電源＋Ｖとの間に基準電流トランジスタＴｐ１１のゲート−ソース間に形成される寄生容量Ｃａが接続されている。
【００５１】
また、各駆動電流生成部ＩＬＡは、負荷が接続される電流出力端子ＯＵＴｉと各接点Ｎａ、Ｎｂ、Ｎｃ、Ｎｄとの間に各々電流路が接続されるとともに、制御端子に上記各ラッチ回路ＬＣ０〜ＬＣ３から個別に出力される反転出力信号ｄ１０^＊〜ｄ１３^＊が並列的に印加される複数（４個）のｐチャネル型の電界効果型トランジスタ（選択トランジスタ）Ｔｐ１６〜Ｔｐ１９、Ｔｐ２６〜Ｔｐ２９、・・・からなるスイッチ回路部２２Ａ−１、２２Ａ−２、・・・（以下、便宜的に「スイッチ回路部２２Ａ」とも記す）を備えている。
【００５２】
ここで、本実施形態に係る駆動電流生成部ＩＬＡにおいては、特に、カレントミラー回路を構成する各単位電流トランジスタＴｐ１２〜Ｔｐ１５、Ｔｐ２２〜Ｔｐ２９、・・・に流れる各単位電流Ｉsa〜Ｉsdが、基準電流トランジスタＴｐ２１に流れる基準電流Ｉrefに対して、各々異なる所定の比率の電流値を有するように設定されている。具体的には、単位電流生成部２１Ａ−１において、単位電流トランジスタＴｐ１２〜Ｔｐ１５のトランジスタサイズが、各々異なる比率、例えば、各単位電流トランジスタＴｐ１２〜Ｔｐ１５のチャネル長を一定とした場合の各チャネル幅の比（Ｗ２：Ｗ３：Ｗ４：Ｗ５）が１：２：４：８になるように形成されている。なお、他の単位電流生成部２１Ａ−２、・・・においても、チャネル幅が同様の比率を有するように形成されている。
【００５３】
これにより、各単位電流トランジスタＴｐ１２〜Ｔｐ１５、Ｔｐ２２〜Ｔｐ２９、・・・に流れる単位電流Ｉsa〜Ｉsdの電流値は、基準電流トランジスタＴｐ１１のチャネル幅をＷ１とすると、各々Ｉsa＝（Ｗ２／Ｗ１）×Ｉref、Ｉsb＝（Ｗ３／Ｗ１）×Ｉref、Ｉsc＝（Ｗ３／Ｗ１）×Ｉref、Ｉsd＝（Ｗ４／Ｗ１）×Ｉrefに設定される。すなわち、単位電流トランジスタＴｐ１２〜Ｔｐ１５、Ｔｐ２２〜Ｔｐ２９、・・・のチャネル幅（Ｗ２、Ｗ３、Ｗ４、Ｗ５）を、例えば、基準電流トランジスタＴｐ１１のチャネル幅（Ｗ１）を基準として、各々２^ｋ（ｋ＝０、１、２、３、・・・；２^ｋ＝１、２、４、８、・・・）の比率になるように設定することにより、基準電流Ｉrefに対する単位電流Ｉsa〜Ｉsd間の電流値を２^ｋで規定される比率に設定することができる。
【００５４】
このように電流値が設定された各単位電流Ｉsa〜Ｉsdから、後述するように、複数ビットのデジタル信号ｄ０〜ｄ３（反転出力信号ｄ１０^＊〜ｄ１３^＊）に基づいて、任意の単位電流を選択して合成することにより、２^ｋ段階の電流値を有する負荷駆動電流（階調電流）ＩＡが生成される。すなわち、図１及び図２に示したように、４ビットのデジタル信号ｄ０〜ｄ３を適用した場合、各単位電流トランジスタＴｐ１２〜Ｔｐ１５に接続される選択トランジスタＴｐ１６〜Ｔｐ１９のオン／オフ状態に応じて、２^４＝１６段階の異なる電流値を有する負荷駆動電流ＩＡが生成される。
【００５５】
そして、このような構成を有する駆動電流生成部ＩＬＡ（例えば、駆動電流生成部ＩＬＡ−１）においては、上記データラッチ部ＤＬＡ（ラッチ回路ＬＣ０〜ＬＣ３）から出力される反転出力信号ｄ１０^＊〜ｄ１３^＊の信号レベルに応じて、スイッチ回路部２２Ａ−１の特定の選択トランジスタがオン動作（選択トランジスタＴｐ１６〜Ｔｐ１９のいずれか１つ以上がオン動作する場合のほか、いずれの選択トランジスタＴｐ１６〜Ｔｐ１９もオフ動作する場合を含む）し、該オン動作した選択トランジスタに接続された単位電流生成部２ＬＡ−１の単位電流トランジスタ（Ｔｐ１２〜Ｔｐ１５のいずれか１つ以上）に、基準電流トランジスタＴｐ１１に流れる一定電流値の基準電流Ｉrefに対して、所定比率（ａ×２^ｋ倍；ａは基準電流トランジスタＴｐ１１のチャネル幅Ｗ１により規定される定数）の電流値を有する単位電流Ｉsa〜Ｉsdが流れ、電流出力端子ＯＵＴｉにおいて、これらの単位電流の合成値となる電流値を有する負荷駆動電流ＩＡが、高電位電源＋Ｖから、単位電流生成部２１Ａ−１（単位電流トランジスタＴｐ１２〜Ｔｐ１５のいずれか）及びスイッチ回路部２２Ａ−１（オン状態にある選択トランジスタＴｐ１６〜Ｔｐ１９のいずれか）、電流出力端子ＯＵＴｉを介して、図示を省略した負荷側に流れる。
【００５６】
これにより、本実施形態に係る各駆動電流供給回路部２０Ａにおいては、タイミング制御信号ＣＬＫにより規定されるタイミングで、データラッチ部ＤＬＡに入力される複数ビットのデジタル信号ｄ０〜ｄ３に応じて、駆動電流生成部ＩＬＡ（単位電流生成部２１Ａ及びスイッチ回路部２２Ａ）により所定の電流値を有するアナログ電流からなる負荷駆動電流ＩＡが生成されて、負荷に供給されることになる。
【００５７】
したがって、複数の負荷の各々に接続された駆動電流供給回路部により、負荷を駆動するためのデジタル信号に対応した負荷駆動電流を個別に生成して出力することができるので、負荷駆動電流の電流値が小さい場合や、負荷への負荷駆動電流の供給時間（あるいは、負荷の駆動時間）が短く設定されている場合であっても、電流源や各負荷に接続された電流供給ラインの寄生容量等による供給遅延の影響を抑制して、負荷を迅速かつ的確な駆動状態で動作させることができる。
【００５８】
また、本実施形態に係る電流生成供給回路に適用されるカレントミラー回路構成のうち、基準電流が流れる基準電圧生成部が、各負荷に対応して設けられた駆動電流供給回路部（駆動電流生成部）に対して、共通化されて唯一設けられた構成を有しているので、各負荷ごとにカレントミラー回路構成を適用する場合（例えば、各負荷ごとに設けられた駆動電流供給回路部に、基準電流トランジスタを備えた構成）に比較して、トランジスタを大幅に削減して回路構成を簡素化することができ、電流生成供給回路の回路面積を縮小して製品コストの低減を図ることができる。
【００５９】
さらに、基準電圧生成部が共有化されて唯一設けられた構成を有していることにより、該基準電圧生成部と各負荷ごとに設けられた駆動電流供給回路部（駆動電流生成部）とにより構成されるカレントミラー回路構成における基準電流が共通化（均一化）されるので、各駆動電流生成部において生成、出力される負荷駆動電流のバラツキを抑制して適切かつ均一な電流値を有する負荷駆動電流を生成して供給することができる。
【００６０】
なお、後述するように、上記複数ビットのデジタル信号としては、表示装置に所望の画像情報を表示するための表示データ（表示信号）を適用することでき、この場合において、電流生成供給回路により生成、出力される負荷駆動電流は、表示パネルを構成する各表示画素を所定の輝度階調で発光動作させるために供給される階調電流に対応する。詳しくは、表示装置の実施形態の記載において説明する。
【００６１】
また、本実施形態においては、電流生成供給回路（各駆動電流供給回路部）に接続された負荷に対して、電流生成供給回路側から負荷駆動電流を流し込むように構成した場合（以下、便宜的に、「電流印加方式」と記す）について示したが、本発明においては、負荷側から電流生成供給回路方向に負荷駆動電流を引き込むように構成（以下、便宜的に、「電流シンク方式」と記す）したものであってもよい。以下、簡単に説明する。
【００６２】
＜電流生成供給回路の他の実施形態＞
図３は、本発明に係る電流生成供給回路の第１の実施形態の他の例を示す概略構成図である。図４は、本実施形態に適用される基準電圧生成部及び駆動電流生成部の他の具体例を示す回路構成図である。ここで、上述した実施形態と同等の構成については、同一又は同等の符号を付して、その説明を簡略化又は省略する。
【００６３】
図３（ａ）に示すように、本実施形態に係る電流生成供給回路１００Ｂは、大別して、上述した実施形態と同等の構成を有する基準電圧生成部１０Ｂと、駆動電流生成部ＩＬＢ−１、ＩＬＢ−２、ＩＬＢ−３、・・・（以下、便宜的に「駆動電流生成部ＩＬＢ」とも記す）及びデータラッチ部ＤＬＢ−１、ＤＬＢ−２、ＤＬＢ−３、・・・（以下、便宜的に「データラッチ部ＤＬＢ」とも記す）からなる複数の駆動電流供給回路部２０Ｂ−１、２０Ｂ−２、２０Ｂ−３、・・・（以下、便宜的に「駆動電流供給回路部２０Ｂ」とも記す）と、を備えた構成を有している。ここで、基準電圧生成部１０Ｂは、定電流発生源ＩＲから基準電圧生成部１０Ｂ方向に基準電流Ｉrefが流れるように、定電流発生源ＩＲ側に高電位電源＋Ｖが接続され、基準電圧生成部１０Ｂ側に低電位電源−Ｖが接続されている。
【００６４】
データラッチ部ＤＬＢは、上述した実施形態と同様に、複数のデジタル信号ｄ０〜ｄ３に対応してラッチ回路ＬＣ０〜ＬＣ３が個別に設けられた構成を有し、各ラッチ回路ＬＣ０〜ＬＣ３の非反転出力端子ＯＴを介して非反転出力信号ｄ１０〜ｄ１３が駆動電流生成部ＩＬＢに出力されるように接続されている。
【００６５】
基準電圧生成部１０Ｂ及び駆動電流生成部ＩＬＢは、図４に示すように、上述した実施形態（図２参照）に示したカレントミラー回路構成と略同様に、基準電圧生成部１０Ｂを構成する、ｎチャネル型の電界効果型トランジスタからなる基準電流トランジスタＴｎ１１のゲート端子と、該基準電圧生成部１０Ｂに対して並列に接続された複数の駆動電流生成部ＩＬＢ−１、ＩＬＢ−２、・・・（単位電流生成部２１Ｂ−１、２１Ｂ−２、・・・；以下、便宜的に「単位電流生成部２１Ｂ」とも記す）の各々に設けられた、ｎチャネル型の電界効果型トランジスタからなる複数の単位電流トランジスタＴｎ１２〜Ｔｎ１５、Ｔｎ２２〜Ｔｎ２５、・・・のゲート端子が、各々接点Ｎrgで共通に接続されたカレントミラー回路を構成している。また、基準電流トランジスタＴｎ１１のゲート端子（接点Ｎrg）は、電流入力接点ＩＮｉを介して定電流発生源ＩＲに接続されているとともに、低電位電源−Ｖとの間（基準電流トランジスタＴｎ１１のゲート−ソース間）に寄生容量Ｃｂが接続されている。
【００６６】
ここで、本実施形態においても、単位電流生成部２１Ｂ−１、２１Ｂ−２、・・・を構成する各単位電流トランジスタＴｎ１２〜Ｔｎ１５、Ｔｎ２２〜Ｔｎ２５、・・・のトランジスタサイズ（すなわち、チャネル長を一定とした場合のチャネル幅）が、基準電流トランジスタを基準として、所定の比率になるように形成され、各電流路に流れる単位電流Ｉse、Ｉsf、Ｉsg、Ｉshが、基準電流Ｉrefに対して、各々異なる所定の比率の電流値を有するように設定されている。
【００６７】
また、各駆動電流生成部ＩＬＢは、負荷が接続される電流出力端子ＯＵＴｉと、上記単位電流トランジスタＴｎ１２〜Ｔｎ１５、Ｔｎ２２〜Ｔｎ２５、・・・の一端が接続された各接点Ｎｅ、Ｎｆ、Ｎｇ、Ｎｈとの間に、上記各ラッチ回路ＬＣ０〜ＬＣ３から個別に出力される非反転出力信号ｄ１０〜ｄ１３に基づいてオン／オフ動作が制御される、ｎチャネル型の電界効果型トランジスタからなる複数（４個）の選択トランジスタＴｎ１６〜Ｔｎ１９、Ｔｎ２６〜Ｔｎ２９、・・・が各々並列に接続されたスイッチ回路部２２Ｂ−１、２２Ｂ−２、・・・（以下、便宜的に「スイッチ回路部２２Ｂ」とも記す）を備えている。
【００６８】
すなわち、基準電流トランジスタＴｎ１１に流れる基準電流Ｉrefに基づいてゲート端子に生じる電圧成分（基準電圧）Ｖrefが、各駆動電流生成部ＩＬＢ−１、ＩＬＢ−２、・・・の単位電流トランジスタＴｎ１２〜Ｔｎ１５、Ｔｎ２２〜Ｔｎ２５、・・・のゲート端子に共通に印加されることにより、各駆動電流供給回路部２０Ｂ−１、２０Ｂ−２、・・・において、相互に異なる比率の電流値を有する複数の単位電流Ｉse〜Ｉshを一時に生成し、データラッチ部ＤＬＢ（ラッチ回路ＬＣ０〜ＬＣ３）から出力される非反転出力信号ｄ１０〜ｄ１３に基づいて、選択トランジスタＴｎ１６〜Ｔｎ１９、Ｔｎ２６〜Ｔｎ２９、・・・のオン／オフ動作を制御することにより、単位電流Ｉse〜Ｉshのうち、特定の単位電流を選択して合成し、負荷駆動電流ＩＢ１、ＩＢ２、・・・（以下、便宜的に「負荷駆動電流ＩＢ」とも記す）を生成する。
ここで、負荷駆動電流ＩＢ１、ＩＢ２、・・・は、図示を省略した負荷側から各電流出力端子ＯＵＴ１、ＯＵＴ２、・・・、スイッチ回路部２２Ｂ−１、２２Ｂ−２、・・・及び単位電流生成部２１Ｂ−１、２１Ｂ−２、・・・を介して、高電位電源−Ｖに引き込むように供給される。
【００６９】
＜電流印加方式を適用した表示装置＞
次いで、上述したような構成及び機能を有する電流生成供給回路を、駆動制御装置（データドライバ）に適用した表示装置について、具体的に説明する。
図５は、本発明に係る電流生成供給回路を適用可能な表示装置の一実施形態を示す概略ブロック図であり、図６は、本実施形態に係る表示装置に適用される表示パネルの一例を示す概略構成図である。ここでは、表示パネルとしてアクティブマトリクス方式に対応した表示画素を備えた構成について説明する。また、本実施形態においては、電流印加方式を採用した構成について説明する。
【００７０】
図５、図６に示すように、本実施形態に係る表示装置２００Ａは、概略、複数の表示画素（負荷）がマトリクス状に配列された表示パネル１１０Ａと、表示パネル１１０Ａの行方向に配列された表示画素群ごとに、共通に接続された走査ライン（走査線）ＳＬａ、ＳＬｂに接続された走査ドライバ（走査駆動手段）１２０Ａと、表示パネル１１０Ａの列方向に配列された表示画素群ごとに、共通に接続されたデータライン（信号線）ＤＬに接続されたデータドライバ（信号駆動手段）１３０Ａと、走査ドライバ１２０Ａ及びデータドライバ１３０Ａの動作状態を制御する各種制御信号を生成、出力するシステムコントローラ１４０Ａと、表示装置２００Ａの外部から供給される映像信号に基づいて、表示データやタイミング信号等を生成する表示信号生成回路１５０Ａと、を備えて構成されている。
【００７１】
以下、上記各構成について具体的に説明する。
（表示パネル１１０Ａ）
表示パネル１１０Ａは、具体的には、図６に示すように、各行ごとの表示画素群に対応して、各々、並列に配設された一対の走査ラインＳＬａ、ＳＬｂと、各列ごとの表示画素群に対応するとともに、走査ラインＳＬａ、ＳＬｂに対して直交するように配設されたデータラインＤＬと、これらの直交するラインの各交点近傍に配列された複数の表示画素（図６中、後述する画素駆動回路ＤＣｘ及び有機ＥＬ素子ＯＥＬからなる構成）と、を備えた構成を有している。
【００７２】
表示画素は、例えば、走査ドライバ１２０Ａから走査ラインＳＬａを介して印加される走査信号Ｖsel、走査ラインＳＬｂを介して印加される走査信号Ｖsel^＊（走査ラインＳＬａに印加される走査信号Ｖselの極性反転信号であって、明細書中では、便宜的に「Ｖsel^＊」と記す；図６の符号参照）、及び、データドライバ１３０ＡからデータラインＤＬを介して供給される階調電流（上述した負荷駆動電流ＩＡに相当する）Ｉpixに基づいて、各表示画素における階調電流Ｉpixの書込動作及び発光動作を制御する画素駆動回路ＤＣｘと、該画素駆動回路ＤＣｘから供給される発光駆動電流の電流値に応じて発光輝度が制御される、周知の有機ＥＬ素子（発光素子）ＯＥＬと、を有して構成されている。なお、本実施形態においては、電流駆動型の発光素子として有機ＥＬ素子ＯＥＬを適用した場合について示すが、発光ダイオード等の他の発光素子を適用するものであってもよい。
【００７３】
ここで、画素駆動回路ＤＣｘは、概略、走査信号Ｖsel、Ｖsel^＊に基づいて各表示画素の選択／非選択状態を制御し、選択状態において表示データに応じた階調電流Ｉpixを取り込んで電圧レベルとして保持し、非選択状態において上記保持した電圧レベルに基づく発光駆動電流を有機ＥＬ素子ＯＥＬに供給して、所定の輝度階調で発光させる動作を維持する機能を有している。なお、画素駆動回路ＤＣｘに適用可能な回路構成例については後述する。
【００７４】
（走査ドライバ１２０Ａ）
走査ドライバ１２０Ａは、システムコントローラ１４０Ａから供給される走査制御信号に基づいて、所定のタイミングで各走査ラインＳＬａ、ＳＬｂに選択レベルの走査信号Ｖsel（例えば、ハイレベル）及びＶsel^＊（例えば、ローレベル）を順次印加することにより、各行ごとの表示画素群を選択状態とし、データドライバ１３０Ａにより表示データに基づく階調電流Ｉpixを各データラインＤＬに供給して、各表示画素に書き込むように制御する。
【００７５】
走査ドライバ１２０Ａは、具体的には、図６に示すように、シフトレジスタとバッファからなるシフトブロックＳＢを、各行の走査ラインＳＬａ、ＳＬｂごとに対応して複数段備え、システムコントローラ１４０Ａから供給される走査制御信号（走査スタート信号ＳＳＴＲ、走査クロック信号ＳＣＬＫ等）に基づいて、シフトレジスタにより表示パネル１１０Ａの上方から下方に順次シフトしつつ出力されるシフト信号が、バッファを介して所定の電圧レベル（選択レベル）を有する走査信号Ｖselとして各走査ラインＳＬａに印加されるとともに、走査信号Ｖselを極性反転した電圧レベルが走査信号Ｖsel^＊として各走査ラインＳＬｂに印加される。
【００７６】
（データドライバ１３０Ａ）
データドライバ１３０Ａは、システムコントローラ１４０Ａから供給されるデータ制御信号（後述するサンプリングスタート信号ＳＴＲ、シフトクロック信号ＳＦＣ等）に基づいて、表示信号生成回路１５０Ａから供給される複数ビットのデジタル信号からなる表示データを取り込んで保持し、当該表示データに対応する電流値を有する階調電流Ｉpixを生成して、各データラインＤＬに同時並行的に供給するように制御する。すなわち、本実施形態に係るデータドライバ１３０Ａにおいては、上述した電流生成供給回路（図１及び図２参照）の構成及び機能を良好に適用することができる。データドライバ１３０Ａの具体的な回路構成やその駆動制御動作については、詳しく後述する。
【００７７】
（システムコントローラ１４０Ａ）
システムコントローラ１５０は、後述する表示信号生成回路１６０から供給されるタイミング信号に基づいて、少なくとも、走査ドライバ１２０Ａ及びデータドライバ１３０Ａの各々に対して、走査制御信号（上述した走査スタート信号ＳＳＴＲや走査クロック信号ＳＣＬＫ等）及びデータ制御信号（上述したサンプリングスタート信号ＳＴＲやシフトクロック信号ＳＦＣ等）を生成して出力することにより、各ドライバを所定のタイミングで動作させて、表示パネル１１０Ａに走査信号Ｖsel、Ｖsel^＊及び階調電流Ｉpixを出力させ、画素駆動回路ＤＣｘにおける所定の制御動作を連続的に実行させて、映像信号に基づく所定の画像情報を表示パネル１１０Ａに表示させる制御を行う。
【００７８】
（表示信号生成回路１５０Ａ）
表示信号生成回路１５０Ａは、例えば、表示装置２００Ａの外部から供給される映像信号から輝度階調信号成分を抽出し、表示パネル１１０Ａの１行分ごとに、該輝度階調信号成分を、複数ビットのデジタル信号からなる表示データとしてデータドライバ１３０Ａに供給する。ここで、上記映像信号が、テレビ放送信号（コンポジット映像信号）のように、画像情報の表示タイミングを規定するタイミング信号成分を含む場合には、表示信号生成回路１５０Ａは、上記輝度階調信号成分を抽出する機能のほか、タイミング信号成分を抽出してシステムコントローラ１５０に供給する機能を有するものであってもよい。この場合においては、上記システムコントローラ１４０Ａは、表示信号生成回路１５０Ａから供給されるタイミング信号に基づいて、走査ドライバ１２０Ａやデータドライバ１３０Ａに対して供給する上記走査制御信号及びデータ制御信号を生成する。
【００７９】
なお、本実施形態において、表示パネル１１０Ａとその周辺に付設されるドライバやコントローラ等の周辺回路との実装構造については、特に限定するものではないが、例えば、少なくとも、表示パネル１１０Ａと走査トランジスタ１２０Ａ、データドライバ１３０Ａが単一の基板上に形成されているものであってもよいし、後述するデータドライバ１３０Ａのみ、もしくは、走査ドライバ１２０Ａ及びデータドライバ１３０Ａを、表示パネル１１０Ａとは別個に設けて電気的に接続するようにしたものであってもよい。
【００８０】
（表示画素の一構成例）
次いで、上述した表示装置（表示パネル１１０Ａ）の各表示画素に適用される画素駆動回路について簡単に説明する。
図７は、本実施形態に適用される表示画素（画素駆動回路）の一実施例を示す回路構成図である。なお、ここで示す画素駆動回路は、本発明に係る表示装置に適用可能なごく一例を示すものにすぎず、同等の機能を有する他の回路構成を適用するものであってもよいことはいうまでもない。
【００８１】
図７に示すように、本実施例に係る画素駆動回路ＤＣｘは、走査ラインＳＬａ、ＳＬｂとデータラインＤＬとの交点近傍に、ゲート端子が走査ラインＳＬａに、ソース端子及びドレイン端子が電源接点Ｖdd及び接点Ｎxaに各々接続されたｐチャネル型のトランジスタＴｒ３１と、ゲート端子が走査ラインＳＬｂに、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎxaに各々接続されたｐチャネル型のトランジスタＴｒ３２と、ゲート端子が接点Ｎxbに、ソース端子及びドレイン端子が接点Ｎxa及び接点Ｎxcに各々接続されたｐチャネル型のトランジスタＴｒ３３と、ゲート端子が走査ラインＳＬに、ソース端子及びドレイン端子が接点Ｎxb及び接点Ｎxcに各々接続されたｎチャネル型のトランジスタＴｒ３４と、接点Ｎxa及び接点Ｎxb間に接続されたコンデンサＣｘと、を備えた構成を有している。ここで、電源接点Ｖddは、例えば、図示を省略した電源ラインを介して、高電位電源に接続され、常時、もしくは、所定のタイミングで一定の高電位電圧が印加される。
【００８２】
また、このような画素駆動回路ＤＣｘから供給される発光駆動電流により発光輝度が制御される有機ＥＬ素子ＯＥＬは、アノード端子が上記画素駆動回路ＤＣｘの接点Ｎxcに、また、カソード端子が低電位電源（例えば、接地電位Ｖgnd）に各々接続された構成を有している。ここで、コンデンサＣｘは、トランジスタＴｒ３３のゲート−ソース間に形成される寄生容量であってもよいし、その寄生容量に加えてゲート−ソース間にさらに、容量素子を別個に付加するようにしたものであってもよい。
【００８３】
このような構成を有する画素駆動回路ＤＣｘにおける有機ＥＬ素子ＯＥＬの駆動制御動作は、まず、書込動作期間において、例えば、走査ラインＳＬａに対してハイレベル（選択レベル）の走査信号Ｖselを印加するとともに、走査ラインＳＬｂに対してローレベルの走査信号Ｖsel^＊を印加し、このタイミングに同期して、有機ＥＬ素子ＯＥＬを所定の輝度階調で発光動作させるための階調電流ＩpixをデータラインＤＬに供給する。ここでは、階調電流Ｉpixとして、正極性の電流を供給し、データドライバ１３０Ａ側からデータラインＤＬを介して画素駆動回路ＤＣｘ方向に当該電流が流し込まれる（印加する）ように設定する。
【００８４】
これにより、画素駆動回路ＤＣｘを構成するトランジスタＴｒ３２及びＴｒ３４がオン動作するとともに、トランジスタＴｒ３１がオフ動作して、データラインＤＬに供給された階調電流Ｉpixに対応する正の電位が接点Ｎxaに印加される。また、接点Ｎxb及び接点Ｎxc間が短絡して、トランジスタＴｒ３３のゲート−ドレイン間が同電位に制御される。これにより、トランジスタＴｒ３３がオフ動作するとともに、コンデンサＣｘの両端（接点Ｎxa及び接点Ｎxb間）には、階調電流Ｉpixに応じた電位差が生じ、該電位差に対応する電荷が蓄積され、電圧成分として保持される（充電される）。
【００８５】
次いで、発光動作期間において、走査ラインＳＬａに対してローレベル（非選択レベル）の走査信号Ｖselを印加するとともに、走査ラインＳＬｂに対してハイレベルの走査信号Ｖsel^＊を印加し、このタイミングに同期して、階調電流Ｉpixの供給を遮断する。これにより、トランジスタＴｒ３２及びＴｒ３４がオフ動作してデータラインＤＬ及び接点Ｎxa間、並びに、接点Ｎxb及び接点Ｎxc間が電気的に遮断されることにより、コンデンサＣｘは、上述した書込動作において蓄積された電荷を保持する。
【００８６】
このように、コンデンサＣｘが書込動作時の充電電圧を保持することにより、接点Ｎxa及び接点Ｎxb間（トランジスタのＴｒ３３のゲート−ソース間）の電位差が保持されることになり、トランジスタＴｒ３３はオン動作する。また、上記走査信号Ｖsel（ローレベル）の印加により、トランジスタＴｒ３１が同時にオン動作するので、電源接点Ｖdd（高電位電源）からトランジスタＴｒ３１及びＴｒ３３を介して、有機ＥＬ素子ＯＥＬに階調電流Ｉpix（より詳しくは、コンデンサＣｘに保持された電荷）に応じた発光駆動電流が流れ、有機ＥＬ素子ＯＥＬが所定の輝度階調で発光する。このように、本実施例に係る画素駆動回路においては、Ｐチャネル型トランジスタＴｒ３３は、発光駆動用トランジスタとしての機能を有していることになる。
【００８７】
（データドライバの一構成例）
次いで、上述した表示装置に適用されるデータドライバの構成について説明する。
本実施形態に係る表示装置２００Ａに適用されるデータドライバ１３０Ａは、概略、図１に示した電流生成供給回路１００Ａを基本構成とし、表示パネル１１０Ａに配設された各行のデータラインＤＬに、各階調電流供給回路部の出力接点（上述した駆動電流供給回路部２０Ａの電流出力端子ＯＵＴｉに相当する）が個別に接続され、各階調電流供給回路部に対して、定電流発生源ＩＲから基準電圧生成部１０Ａに一定の電流値を有する基準電流Ｉrefが流れることにより、カレントミラー回路を構成する共通接点（接点Ｎrgに相当する）に生じる電圧成分（基準電圧Ｖref）を共通に印加するように構成されている。
【００８８】
また、本構成例に係るデータドライバ１３０Ａにおいては、各データラインＤＬに設けられる階調電流供給回路部が、例えば、各データラインＤＬに２組設けられ、所定の動作タイミングで各組の階調電流供給回路部が、相補的かつ連続的に表示データの取り込み、保持、階調電流Ｉpixの生成、供給（流し込み）動作を実行するように構成されている。
図８は、本実施形態に係る表示装置に適用されるデータドライバの一実施例を示す概略構成図である。ここでは、上述した電流生成供給回路（図１及び図２）の構成と対応付けながら説明し、同一の構成について同等の符号を付して説明する。
【００８９】
本実施例に係るデータドライバ１３０Ａは、例えば、図８に示すように、システムコントローラ１４０Ａからデータ制御信号として供給されるシフトクロック信号ＳＦＣに基づいて、非反転クロック信号ＣＫａ及び反転クロック信号ＣＫｂを生成する反転ラッチ回路１３１と、非反転クロック信号ＣＫａ及び反転クロック信号ＣＫｂに基づいて、サンプリングスタート信号ＳＴＲをシフトしつつ、所定のタイミングでシフト信号ＳＲ１、ＳＲ２、・・・（上述したタイミング制御信号ＣＬＫに相当する；以下、便宜的に「シフト信号ＳＲ」とも記す）を順次出力するシフトレジスタ回路１３２と、該シフトレジスタ回路１３２からのシフト信号ＳＲ１、ＳＲ２、・・・の入力タイミングに基づいて、表示信号生成回路１５０Ａから順次供給される１行分の表示データＤ０〜Ｄｐ（ここでは、便宜的にｐ＝３とする；上述したデジタル信号ｄ０〜ｄ３に相当する）を順次取り込み、各表示画素における発光輝度に対応した階調電流Ｉpixを生成して、各データラインＤＬ１、ＤＬ２、・・・を介して供給する（印加する）２組の階調電流供給回路群１３３Ａ及び１３３Ｂと、システムコントローラ１４０Ａからデータ制御信号として供給される切換制御信号ＳＥＬに基づいて、上記階調電流供給回路群１３３Ａ及び１３３Ｂのいずれか一方を選択的に動作させるための選択設定信号（切換制御信号ＳＥＬの非反転信号ＳＬａ及び反転信号ＳＬｂ）を出力する選択設定回路１３４と、階調電流供給回路群１３３Ａ及び１３３Ｂを構成する各階調電流供給回路部ＰＸＡ−１、ＰＸＡ−２、・・・及びＰＸＢ−１、ＰＸＢ−２、・・・（すなわち、上述した各駆動電流供給回路部ＩＬＡを構成する単位電流生成部２１Ａ）に一定の基準電圧Ｖrefを共通に印加する基準電圧生成回路１３５Ａと、を備えて構成されている。
【００９０】
以下、各構成について、具体的に説明する。
（基準電圧生成回路１３５Ａ）
基準電圧生成回路１３５Ａは、上述した電流生成供給回路（図２参照）と同様に、高電位電源＋Ｖ及び低電位電源−Ｖ間に、一定電流値を有する基準電流Ｉrefを供給する定電流発生源ＩＲと、該基準電流Ｉrefを電流路に流す基準電流トランジスタＴｐ１１とを備えた基準電圧生成部１０Ａが直列接続された構成を有し、基準電圧生成部１０Ａ（基準電流トランジスタＴｐ１１）の電流路に流れる基準電流Ｉrefに基づいて、ゲート端子（接点Ｎrg）に生じる電位を基準電圧Ｖrefとして、２組の階調電流供給回路群１３３Ａ及び１３３Ｂを構成する各階調電流供給回路部ＰＸＡ−１、ＰＸＡ−２、・・・及びＰＸＢ−１、ＰＸＢ−２、・・・（以下、「階調電流供給回路部ＰＸＡ、ＰＸＢ」とも記す）に定常的に印加する。
【００９１】
（階調電流供給回路部ＰＸＡ、ＰＸＢ）
図９は、本実施例に係るデータドライバに適用される階調電流供給回路部の一具体例を示す構成図である。
階調電流供給回路群１３３Ａ、１３３Ｂを構成する各階調電流供給回路部ＰＸＡ、ＰＸＢは、図９に示すように、少なくとも、データラッチ部ＤＬＡと、階調電流生成部ＰＬＡ（駆動電流生成部ＩＬＡに相当する）と、選択設定回路１３４から出力される選択設定信号（切換制御信号ＳＥＬの非反転信号ＳＬａ及び反転信号ＳＬｂ）に基づいて、各階調電流供給回路部ＰＸＡ、ＰＸＢの動作状態を選択的に設定する動作設定部ＡＣＡと、を備えた構成を有している。ここで、データラッチ部ＤＬＡ及び階調電流生成部ＰＬＡからなる構成は、図１に示した駆動電流供給回路２０Ａに相当する。なお、図中、ＢＫＡは、データラッチ部ＤＬＡからの非反転出力信号Ｄ１０〜Ｄ１３に基づいて、表示画素を黒表示動作等の特定の駆動状態で動作させる場合に、表示画素（データラインＤＬ）に特定電圧を印加する特定状態設定部である。
【００９２】
動作設定部ＡＣＡは、例えば、図９に示すように、選択設定回路１３４から出力される選択設定信号（非反転信号ＳＬａ又は反転信号ＳＬｂ）を反転処理するインバータ４４と、データラインＤＬに電流路が設けられ、制御端子に上記選択設定信号の反転信号（インバータ４４の出力信号）が印加されるｐチャネル型トランジスタＴｐ４３と、選択設定信号（非反転信号ＳＬａ又は反転信号ＳＬｂ）の反転信号及びシフトレジスタ回路１３２からのシフト信号ＳＲを入力とするＮＡＮＤ回路４５と、該ＮＡＮＤ回路４５の論理出力を反転処理するインバータ４６と、該インバータ４６の反転出力をさらに反転処理するインバータ４７と、を備えた構成を有している。
【００９３】
なお、特定状態設定部ＢＫＡは、例えば、図９に示すように、データラッチ部ＤＬＡ（各ラッチ回路ＬＣ０〜ＬＣ３の非反転出力端子ＯＴ０〜ＯＴ３）から出力される非反転出力信号Ｄ１０〜Ｄ１３を入力信号とする論理和演算回路（以下、「ＯＲ回路」と略記する）４１と、該ＯＲ回路４１の出力レベルに基づいて、階調電流生成部ＰＬＡの電流出力端子ＯＵＴｉに、特定電圧Ｖbkを印加する特定電圧印加トランジスタ（ｐチャネル型電界効果型トランジスタ）Ｔｐ４２と、を備えた構成を有している。すなわち、特定状態設定部ＢＫＡは、データラッチ部ＤＬＡから出力される非反転出力信号Ｄ１０〜Ｄ１３の信号レベルが全て“０”となる特定状態を判別して、データラインＤＬを介して表示画素に特定電圧Ｖbkを印加する。
【００９４】
このような構成を有する階調電流供給回路部ＰＸＡ、ＰＸＢにおいては、選択設定回路１３４から動作設定部ＡＣＡに選択レベル（ハイレベル）の選択設定信号（非反転信号ＳＬａ及び反転信号ＳＬｂ）が入力されると、インバータ４４により信号極性が反転処理されて印加されることにより、ｐチャネル型トランジスタＴｐ４３がオン動作して、階調電流生成部ＰＬＡの電流出力端子ＯＵＴｉが、ｐチャネル型トランジスタＴｐ４３を介してデータラインＤＬに接続される。このとき同時に、ＮＡＮＤ回路４５及びインバータ４６、４７により、シフト信号ＳＲの出力タイミングに関わらずデータラッチ部ＤＬＡの非反転入力接点ＣＫにはローレベルのタイミング制御信号が、また、反転入力接点ＣＫ^＊にはハイレベルのタイミング制御信号が定常的に入力されて、データラッチ部ＤＬＡに保持されている表示データＤ０〜Ｄ３に基づく反転出力信号Ｄ１０^＊〜Ｄ１３^＊が、（各ラッチ回路ＬＣ０〜ＬＣ３の）反転出力端子ＯＴ０^＊〜ＯＴ３^＊を介して階調電流生成部ＰＬＡに供給されて、上述した駆動電流生成部と同様に、表示データＤ０〜Ｄ３に応じた階調電流Ｉpixが生成される。
【００９５】
一方、選択設定回路１３４から非選択レベル（ローレベル）の選択設定信号（非反転信号ＳＬａ又は反転信号ＳＬｂ）が入力されると、インバータ４４により信号極性が反転処理されて印加されることにより、ｐチャネル型トランジスタＴｐ４３がオフ動作して、階調電流生成部ＰＬＡの電流出力端子ＯＵＴｉがデータラインＤＬから切り離される。また、このとき同時に、ＮＡＮＤ回路４５及びインバータ４６、４７により、シフト信号ＳＲの出力タイミングに対応してデータラッチ部ＤＬＡの非反転入力接点ＣＫにはハイレベルのタイミング制御信号が、また、反転入力接点ＣＫ^＊にはローレベルのタイミング制御信号が入力されて、データラッチ部ＤＬＡに表示データＤ０〜Ｄ３が取り込み保持される。
【００９６】
これにより、表示データＤ０〜Ｄ３に基づいてデータラッチ部ＤＬＡから階調電流生成部ＰＬＡに反転出力信号Ｄ１０^＊〜Ｄ１３^＊が出力されるものの、階調電流Ｉpixは生成されない状態となり、実質的に、階調電流供給回路部ＰＸＡ、ＰＸＢが非選択状態に設定される。すなわち、後述する選択設定回路１３４により、２組の階調電流供給回路群１３３Ａ及び１３３Ｂに入力する選択設定信号（切換制御信号ＳＥＬの非反転信号ＳＬａ及び反転信号ＳＬｂ）の信号レベルを適宜設定することにより、２組の階調電流供給回路群１３３Ａ及び１３３Ｂのいずれか一方を選択状態とし、他方を非選択状態に設定することができる。
【００９７】
（表示装置の駆動制御方法）
次に、上述した構成を有する表示装置の動作について、図面を参照して説明する。
図１０は、本実施形態に係るデータドライバにおける制御動作の一例を示すタイミングチャートであり、図１１は、本実施形態に係る表示パネル（表示画素）における制御動作の一例を示すタイミングチャートである。ここでは、図９及び図９に示したデータドライバの構成に加え、図１及び図２に示した電流生成供給回路の構成も適宜参照しながら説明する。
【００９８】
まず、データドライバ１３０Ａにおける制御動作は、上述した階調電流供給回路群１３３Ａ又は１３３Ｂを構成する各階調電流供給回路部ＰＸＡ又はＰＸＢに設けられたデータラッチ部ＤＬＡに、表示信号生成回路１５０Ａから供給される表示データＤ０〜Ｄ３を取り込み、一定期間保持する信号保持動作と、該データラッチ部ＤＬＡからの反転出力信号Ｄ１０^＊〜Ｄ１３^＊に基づいて、各階調電流供給回路部ＰＸＡ又はＰＸＢに設けられた階調電流生成部ＰＬＡにより、上記表示データＤ０〜Ｄ３に対応する階調電流Ｉpixを生成し、各データラインＤＬ１、ＤＬ２、・・・を介して各表示画素に供給する電流生成供給動作と、を順次実行するとともに、該一連の動作において、選択設定回路１３４により２組の階調電流供給回路群１３３Ａ、１３３Ｂのうち、一方の階調電流供給回路群により上記電流生成供給動作を行いつつ、他方の階調電流供給回路群により上記信号保持動作を同時並行的に行う動作を、交互に繰り返し実行することにより実現される。
【００９９】
（信号保持動作）
信号保持動作においては、図１０に示すように、まず、選択設定回路１３４により一方の階調電流供給回路群１３３Ａ（又は１３３Ｂ）が選択状態に設定された後、シフトレジスタ回路１３２から順次出力されるシフト信号ＳＲ１、ＳＲ２、・・・に基づいて、該階調電流供給回路群１３３Ａ（又は１３３Ｂ）の各階調電流供給回路部ＰＸＡ（又はＰＸＢ）に設けられたデータラッチ部ＤＬＡにより、各列の表示画素（すなわち、各データラインＤＬ１、ＤＬ２、・・・）に対応して切り替わる表示データＤ０〜Ｄ３を順次取り込む動作が１行分連続的に実行され、該表示データＤ０〜Ｄ３が取り込まれた階調電流供給回路部ＰＸＡ（又はＰＸＢ）のデータラッチ部ＤＬＡから順に、一定期間（次の切換制御信号ＳＥＬに基づいて選択設定回路１３４により、一方の階調電流供給回路群１３３Ｂ（又は１３３Ａ）が非選択状態に、また、他方の階調電流供給回路群１３３Ａ（又は１３３Ｂ）が選択状態に設定されるまでの期間）、データラッチ部ＤＬＡからの反転出力信号Ｄ１０^＊〜Ｄ１３^＊が階調電流生成部ＰＬＡに出力される。
【０１００】
（電流生成供給動作）
また、電流生成供給動作においては、図１０に示すように、上反転出力信号Ｄ１０^＊〜Ｄ１３^＊に基づいて、各階調電流生成部ＰＬＡに設けられた複数の選択トランジスタ（図２に示した選択トランジスタＴｐ１６〜Ｔｐ１９、Ｔｐ２６〜Ｔｐ２９、・・・）のオン／オフ状態が制御され、オン動作した選択トランジスタに接続された単位電流トランジスタ（図２に示した単位電流トランジスタＴｐ１２〜Ｔｐ１５、Ｔｐ２２〜Ｔｐ２５、・・・）に流れる単位電流の合成電流が、階調電流Ｉpixとして各データラインＤＬ１、ＤＬ２・・・を介して順次供給される。
【０１０１】
ここで、階調電流Ｉpixは、例えば、全てのデータラインＤＬ１、ＤＬ２、・・・に対して、少なくとも一定期間、並列的（すなわち、同時並行的）に供給されるように設定される。また、本実施形態においては、上述したように、基準電圧生成部１０Ａに流れる基準電流Ｉrefに対して、予めトランジスタサイズにより規定された所定比率（例えば、ａ×２^ｋ；ｋ＝０、１、２、３、・・・）の電流値を有する複数の単位電流を生成し、上記データラッチ部ＤＬＡからの反転出力信号Ｄ１０^＊〜Ｄ１３^＊に基づいて選択トランジスタのオン／オフ動作を制御することにより、所定の単位電流を選択して合成し、正極性の階調電流Ｉpixを生成して、データドライバ１３０Ａ側からデータラインＤＬ１、ＤＬ２、・・・方向に流し込むように階調電流Ｉpixを流す。
【０１０２】
なお、黒表示動作においては、図１０に示すように、表示データＤ０〜Ｄ３が黒表示状態（データラッチ部ＤＬＡからの反転出力信号Ｄ１０^＊〜Ｄ１３^＊が全て“０”）に設定されることにより、階調電流生成部ＰＬＡに設けられたいずれの選択トランジスタもオフ動作して単位電流が遮断され、階調電流Ｉpixの供給が停止される。このとき同時に、特定状態設定部ＢＫＡに設けられたＯＲ回路４１より表示データの黒表示状態が判別され、特定電圧印加トランジスタＴｐ４２がオン動作して黒表示（最低輝度階調での発光動作）に対応した電圧Ｖbkが各データラインＤＬ１、ＤＬ２、・・・に印加される。
【０１０３】
また、表示パネル１１０Ａ（表示画素）における制御動作は、図１１に示すように、表示パネル１１０Ａ一画面に所望の画像情報を表示する一走査期間Ｔscを１サイクルとして、該一走査期間Ｔsc内に、特定の走査ラインに接続された表示画素群を選択して、データドライバ１３０Ａから供給される表示データＤ０〜Ｄ３に対応する階調電流Ｉpixを書き込み、信号電圧として保持する書込動作期間Ｔseと、該保持された信号電圧に基づいて、上記表示データＤ０〜Ｄ３に応じた発光駆動電流を有機ＥＬ素子ＯＥＬに供給して、所定の輝度階調で発光動作させる発光動作期間Ｔnseと、を設定（Ｔsc＝Ｔse＋Ｔnse）し、各動作期間において、上述した画素駆動回路ＤＣｘと同等の駆動制御を実行する。ここで、各行ごとに設定される書込動作期間Ｔseは、相互に時間的な重なりが生じないように設定される。また、書込動作期間Ｔseは、少なくとも、上記データドライバ１３０Ａによる電流生成供給動作において、各データラインＤＬ１、ＤＬ２、・・・に階調電流Ｉpixを並列的に供給する一定期間を含む期間に設定される。
【０１０４】
すなわち、表示画素への書込動作期間Ｔseにおいては、図１１に示すように、特定の行（ｉ行目）の表示画素に対して、走査ドライバ１２０Ａにより走査ラインＳＬａ、ＳＬｂに走査信号Ｖsel、Ｖsel^＊を印加して選択状態に設定し、データドライバ１３０Ａにより各データラインＤＬ１、ＤＬ２、・・・に並列的に供給された階調電流Ｉpixを電圧成分として一斉に保持する動作を実行し、その後の発光動作期間Ｔnseにおいては、上記書込動作期間Ｔseに保持された電圧成分に基づく発光駆動電流を有機ＥＬ素子ＯＥＬに継続的に供給することにより、表示データＤ０〜Ｄ３に対応する輝度階調で発光動作が継続される。
【０１０５】
このような一連の駆動制御動作を、図１１に示すように、表示パネル１１０Ａを構成する全ての行の表示画素群について順次繰り返し実行することにより、表示パネル１画面分の表示データが書き込まれて、各表示画素が所定の輝度階調で発光し、所望の画像情報が表示される。ここで、本実施形態においては、各行の表示画素群への書込動作に同期して、データドライバ１３０Ａに設けられた２組の階調電流供給回路群１３３Ａ、１３３Ｂが交互に選択状態に設定され、例えば、奇数行目の表示画素群に対しては、一方の階調電流供給回路群１３３Ａから階調電流Ｉpixが供給され、偶数行目の表示画素群に対しては、他方の階調電流供給回路群１３３Ｂから階調電流Ｉpixが供給されるように制御される。
【０１０６】
したがって、本実施形態に係るデータドライバ１３０Ａ及び表示装置２００Ａにおいて、通常の階調表示動作時には、各データラインＤＬ１、ＤＬ２、・・・に対応して設けられた各階調電流供給回路部ＰＸＡ−１、ＰＸＡ−２、・・・及びＰＸＢ−１、ＰＸＢ−２、・・・により、表示データＤ０〜Ｄ３に応じた単位電流が生成、合成され、適切な電流値を有する階調電流Ｉpixとして各表示画素に供給される。なお、黒表示動作時には、各階調電流供給回路部ＰＸＡ、ＰＸＢにより階調電流Ｉpixの供給が遮断されるとともに、表示画素における最低輝度階調での発光動作に対応した所定の黒表示電圧Ｖbkが各データラインＤＬ１、ＤＬ２、・・・に印加されるので、良好な階調表示を実現しつつ、黒表示動作時においても、各データラインＤＬ１、ＤＬ２、・・・の信号レベルを特定の電圧に安定化させて迅速に黒表示状態に移行することができ、表示装置における表示応答特性並びに表示画質の向上を図ることができる。
【０１０７】
また、データドライバ１３０Ａ（階調電流供給回路部ＰＸＡ、ＰＸＢ）において、カレントミラー回路構成を適用するとともに、該カレントミラー回路を構成する、各階調電流供給回路部ＰＸＡ、ＰＸＢに設けられた複数の単位電流トランジスタのチャネル幅を、基準電圧生成部１０Ａに設けられた基準電流トランジスタに対して、各々所定の比率（例えば、ａ×２^ｋ倍）になるように設定することにより、定電流発生源ＩＲにより供給される基準電流Ｉrefに対して、上記比率により規定される電流値を有する複数の単位電流を流すことができ、表示データ（複数ビットのデジタル信号）Ｄ０〜Ｄ３により、これらを適宜合成することにより、２^ｋ段階の電流値を有する階調電流Ｉpixを生成することができるので、表示データＤ０〜Ｄ３に対応した適切な電流値を有するアナログ電流からなる階調電流Ｉpixを、比較的簡易な回路構成により生成して供給することができ、表示画素を適正な輝度階調で発光動作させることができる。
【０１０８】
なお、本実施形態においては、表示パネルに配設された各データラインに対して、２組の階調電流供給回路群を備えたデータドライバを適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、各データラインに対して一組（単一）の階調電流供給回路群のみを備え、時系列的に表示データの取り込み、保持、階調電流の生成、供給動作を実行するデータドライバを適用するものであってもよい。
【０１０９】
また、本実施形態においては、各表示画素を所望の輝度階調で発光動作させるための表示データ（制御信号）として、４ビットのデジタル信号を入力して１６段階の異なる駆動状態で動作させる場合について説明したが、本発明はこれに限定されるものではなく、表示パネルの仕様等による輝度階調数に応じてビット数を適宜変更設定するものであってもよいことはいうまでもない。
さらに、本実施形態においては、データドライバ側から各表示画素に階調電流が流れ込むように供給される電流印加方式に対応した回路構成を示したが、本発明はこれに限定されるものではなく、上述したように、各表示画素側からデータドライバ方向に階調電流を引き込むように供給する電流シンク方式に対応した回路構成を有するものであってもよい。以下、その一例を説明する。
【０１１０】
＜電流シンク方式を適用した表示装置＞
図１２は、本発明に係る電流生成供給回路を適用可能な表示装置の一実施形態の他の例を示す概略ブロック図であり、図１３は、本実施形態に係る表示装置に適用される表示パネルの一例を示す概略構成図である。ここで、上述した第１の実施形態に示した表示装置（図５、図６参照）と同一又は同等の構成については、同等の符号を付してその説明を簡略化又は省略する。
【０１１１】
図１２、図１３に示すように、本実施形態に係る表示装置２００Ｂは、概略、第１の実施形態に示した表示装置１００Ａと同等の構成を有する表示パネル１１０Ｂと、走査ドライバ１２０Ｂと、データドライバ１３０Ｂと、システムコントローラ１４０Ｂと、表示信号生成回路１５０Ｂと、を有し、加えて、各行ごとの走査ラインＳＬに並行して配設され、各行ごとに配列された表示画素群に、共通に接続された電源ラインＶＬに接続された電源ドライバ１６０と、を備えて構成されている。
【０１１２】
以下、本実施例特有の構成について説明する。
表示パネル１１０Ｂは、図１３に示すように、相互に並列に配設された複数の走査ラインＳＬ及び電源ラインＶＬと、該走査ラインＳＬ及び電源ラインＶＬに直交するように配設された複数のデータラインＤＬとの各交点近傍に、後述するような構成を有する表示画素が配列された構成を有している。
また、表示画素は、具体的には、走査ラインＳＬを介して印加される走査信号Ｖsel、及び、データラインＤＬを介して供給される階調電流Ｉpix、電源ドライバ１４０から電源ラインＶＬを介して印加される電源電圧Ｖscに基づいて、各表示画素における階調電流Ｉpixの書込動作及び発光動作を制御する画素駆動回路ＤＣｙと、該画素駆動回路ＤＣｙから供給される発光駆動電流の電流値に応じて発光輝度が制御される有機ＥＬ素子（発光素子）ＯＥＬと、を有して構成されている。なお、画素駆動回路ＤＣｙに適用可能な回路構成例については後述する。
【０１１３】
走査ドライバ１２０Ｂは、上述した第１の実施形態（図６参照）と同様に、システムコントローラ１５０から供給される走査制御信号に基づいて、所定のタイミングで各走査ラインＳＬに選択レベルの走査信号Ｖselを順次印加することにより、各行ごとの表示画素群を選択状態とし、各データラインＤＬを介して供給される階調電流Ｉpixを各表示画素に書き込むように制御する。
【０１１４】
データドライバ１３０Ｂは、上述した電流シンク方式に対応した電流生成供給回路（図３、図４参照）を基本構成として適用した構成を有し、システムコントローラ１４０Ｂからのデータ制御信号に基づいて、複数ビットのデジタル信号からなる表示データを取り込んで保持し、当該表示データに応じて流れる特定の単位電流を合成して所定の電流値を有する階調電流Ｉpixを生成し、各データラインＤＬに同時並行的に供給するように制御する（本実施形態においては、表示画素側からデータドライバ方向に引き込むように階調電流を流す）。
【０１１５】
電源ドライバ１６０は、システムコントローラ１４０Ａから供給される電源制御信号に基づいて、走査ドライバ１２０Ｂにより各行ごとの表示画素群が選択状態に設定されるタイミングに同期して、電源ラインＶＬに選択レベルの電源電圧Ｖsc（例えば、接地電位以下に設定されたローレベル）を印加することにより、電源ラインＶＬから表示画素（画素駆動回路ＤＣｙ）を介してデータドライバ１３０Ｂ方向に、表示データに基づく所定の階調電流Ｉpixを引き込み、一方、走査ドライバ１２０Ｂにより各行ごとの表示画素群が非選択状態に設定されるタイミングに同期して、電源ラインＶＬに非選択レベル（例えば、ハイレベル）の電源電圧Ｖscを印加することにより、電源ラインＶＬから表示画素（画素駆動回路ＤＣｙ）を介して有機ＥＬ素子ＯＥＬ方向に、上記階調電流Ｉpixと同等の発光駆動電流を流すように制御する。
【０１１６】
電源ドライバ１６０は、具体的には、図１３に示すように、上述した走査ドライバ１２０Ａ（図６参照）と同様に、シフトレジスタとバッファからなるシフトブロックＳＢを、各行ごとの電源ラインＶＬに対応させて複数段備え、システムコントローラ１４０Ｂから供給され、上記走査制御信号に同期する電源制御信号（電源スタート信号ＶＳＴＲ、電源クロック信号ＶＣＬＫ等）に基づいて、シフトレジスタにより表示パネル１１０Ｂの上方から下方に順次シフトしつつ出力されたシフト信号が、バッファを介して所定の電圧レベル（例えば、走査ドライバ１２０Ｂによる選択状態においてはローレベル、非選択状態においてはハイレベル）を有する電源電圧Ｖscとして各電源ラインＶＬに印加される。
【０１１７】
システムコントローラ１４０Ｂは、表示信号生成回路１５０Ｂから供給されるタイミング信号に基づいて、少なくとも、走査ドライバ１２０Ｂ及びデータドライバ１３０Ｂ、電源ドライバ１６０の各々に対して、走査制御信号及びデータ制御信号、電源制御信号（電源スタート信号ＶＳＴＲ、電源クロック信号ＶＣＬＫ等）を生成して出力することにより、各ドライバを所定のタイミングで動作させて、表示パネル１１０Ｂに走査信号Ｖsel及び階調電流Ｉpix、電源電圧Ｖscを出力させ、画素駆動回路ＤＣｙにおける所定の制御動作を連続的に実行させて、映像信号に基づく所定の画像情報を表示パネル１１０Ｂに表示させる制御を行う。
【０１１８】
なお、本実施形態においては、表示パネル１１０Ｂの周辺に付設されるドライバとして、図１２、図１３に示したように、表示パネル１１０Ｂに対して、走査ドライバ１２０Ｂ及び電源ドライバ１６０を個別に配置した構成について説明したが、本発明はこれに限定されるものではない。例えば、上述したように、走査ドライバ１２０Ｂ及び電源ドライバ１６０は、タイミングが同期する同等の制御信号（走査制御信号及び電源制御信号）に基づいて動作するので、例えば、走査ドライバ１２０Ｂに、走査信号Ｖselの生成、出力タイミングに同期して電源電圧Ｖscを供給する機能を有するようにして一体的に構成したものであってもよい。このような構成によれば、周辺回路の構成を簡素化、省スペース化することができる。
【０１１９】
（表示画素の他の構成例）
図１４は、本実施形態に適用される表示画素（画素駆動回路）の他の実施例を示す回路構成図であり、図１５は、本実施例に係る表示画素における制御動作の一例を示すタイミングチャートである。なお、ここで示す画素駆動回路は、本発明に係る表示装置に適用可能なごく一例を示すものにすぎず、同等の動作機能を有する他の回路構成を有するものであってもよいことはいうまでもない。
【０１２０】
図１４に示すように、本実施例に係る画素駆動回路ＤＣｙは、例えば、走査ラインＳＬとデータラインＤＬとの交点近傍に、ゲート端子が走査ラインＳＬに、ソース端子が走査ラインＳＬに平行に配設された電源ラインＶＬに、ドレイン端子が接点Ｎyaに各々接続されたｎチャネル型トランジスタＴｒ８１と、ゲート端子が走査ラインＳＬに、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎybに各々接続されたｎチャネル型トランジスタＴｒ８２と、ゲート端子が接点Ｎyaに、ソース端子及びドレイン端子が電源ラインＶＬ及び接点Ｎybに各々接続されたｎチャネル型トランジスタＴｒ８３と、接点Ｎya及び接点Ｎyb間に接続されたコンデンサＣｙと、を備えた構成を有している。
【０１２１】
また、このような画素駆動回路ＤＣｙから供給される発光駆動電流により発光輝度が制御される有機ＥＬ素子ＯＥＬは、アノード端子が上記画素駆動回路ＤＣｙの接点Ｎybに、また、カソード端子が接地電位Ｖgndに各々接続された構成を有している。ここで、コンデンサＣｙは、ｎチャネル型トランジスタＴｒ８３のゲート−ソース間に形成される寄生容量であってもよいし、その寄生容量に加えてゲート−ソース間にさらに、容量素子を別個に付加するようにしたものであってもよい。
【０１２２】
このような画素駆動回路ＤＣｙを備えた表示画素（表示パネル）の駆動制御動作は、図１５に示すように、まず、書込動作期間において、走査ラインＳＬに対して、ハイレベル（選択レベル）の走査信号Ｖselを印加するとともに、電源ラインＶＬに対して、ローレベルの電源電圧Ｖscを印加する。また、このタイミングに同期して、有機ＥＬ素子ＯＥＬを所定の輝度階調で発光動作させるために必要な所定の階調電流Ｉpixを、データドライバ１３０ＢからデータラインＤＬに供給する。ここでは、階調電流Ｉpixとして、後述するように、負極性の電流を供給し、表示画素（画素駆動回路ＤＣｙ）側からデータラインＤＬを介してデータドライバ１３０Ｂ方向に当該電流を引き込むように設定する。
【０１２３】
これにより、画素駆動回路ＤＣｙを構成するｎチャネル型トランジスタＴｒ８１及びＴｒ８２がオン動作して、ローレベルの電源電圧Ｖscが接点Ｎya（すなわち、ｎチャネル型トランジスタＴｒ８３のゲート端子及びコンデンサＣｙの一端側）に印加されるとともに、階調電流Ｉpixの引き込み動作によりｎチャネル型トランジスタＴｒ８２を介してローレベルの電源電圧Ｖscよりも低電位の電圧レベルが接点Ｎyb（すなわち、ｎチャネル型トランジスタＴｒ８３のソース端子及びコンデンサＣｙの他端側）に印加される。
【０１２４】
このように、接点Ｎya及びＮyb間（ｎチャネル型トランジスタＴｒ８３のゲート−ソース間）に電位差が生じることにより、ｎチャネル型トランジスタＴｒ８３がオン動作して、電源ラインＶＬからｎチャネル型トランジスタＴｒ８３、接点Ｎyb、ｎチャネル型トランジスタＴｒ８２を介して、データラインＤＬ方向に階調電流Ｉpixに対応した電流が流れる。
このとき、コンデンサＣｙには、接点Ｎya及びＮyb間に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される（充電される）。また、このとき、有機ＥＬ素子ＯＥＬのアノード端子（接点Ｎxb）に印加される電位は、カソード端子の電位（接地電位）よりも低くなり、有機ＥＬ素子ＯＥＬに逆バイアス電圧が印加されることになるため、有機ＥＬ素子ＯＥＬには発光駆動電流が流れず、発光動作は行われない。
【０１２５】
次いで、発光動作期間においては、走査ラインＳＬに対して、ローレベル（非選択レベル）の走査信号Ｖselを印加するとともに、電源ラインＶＬに対して、ハイレベルの電源電圧Ｖscを印加する。また、このタイミングに同期して、階調電流Ｉpixの引き込み動作を停止する。
これにより、ｎチャネル型トランジスタＴｒ８１及びＴｒ８２がオフ動作して、接点Ｎyaへの電源電圧Ｖscの印加が遮断されるとともに、接点Ｎybへの階調電流Ｉpixの引き込み動作に起因する電圧レベルの印加が遮断されるので、コンデンサＣｙは、上述した書込動作において蓄積された電荷を保持する。
【０１２６】
このように、コンデンサＣｙが書込動作時の充電電圧を保持することにより、接点Ｎya及びＮyb間（ｎチャネル型トランジスタのＴｒ８３のゲート−ソース間）の電位差が保持されることになり、ｎチャネル型トランジスタＴｒ８３はオン状態を維持する。また、電源ラインＶＬには、接地電位よりも高い電圧レベルを有する電源電圧Ｖscが印加されるので、電源ラインＶＬからｎチャネル型トランジスタＴｒ８３、接点Ｎxbを介して、有機ＥＬ素子ＯＥＬに順バイアス方向に発光駆動電流が流れる。
【０１２７】
ここで、コンデンサＣｙに保持される電位差（充電電圧）は、上記書込動作時においてｎチャネル型トランジスタＴｒ８３に階調電流Ｉpixに対応する電流を流す際の電位差に相当するので、有機ＥＬ素子ＯＥＬに流れる発光駆動電流は、上記電流と同等の電流値を有することになり、発光動作期間においては、書込動作期間に書き込まれた階調電流に対応する電圧成分に基づいて、有機ＥＬ素子ＯＥＬは所望の輝度階調で発光する動作を継続する。
したがって、このような一連の駆動制御動作を、図１５に示すように、走査ドライバ１２０Ｂ、電源ドライバ１６０及び後述するデータドライバ１３０Ｂを用いて、表示パネル１１０Ｂを構成する全ての行の表示画素群について順次繰り返し実行することにより、表示パネル１画面分の表示データが書き込まれて、各表示画素が所定の輝度階調で発光し、所望の画像情報が表示される。
【０１２８】
＜データドライバの他の構成例＞
次いで、電流シンク方式を適用した表示装置に適用されるデータドライバの構成について説明する。
本実施形態に係る表示装置に適用されるデータドライバは、概略、図８に示したデータドライバにおいて、階調電流供給回路部により生成される階調電流Ｉpixが、表示パネル（各表示画素）側から各データラインＤＬを介してデータドライバ（階調電流供給回路部）方向に流れ込むように電流極性が設定されている。
図１６は、本実施形態に係る表示装置に適用されるデータドライバの他の実施例を示す回路構成図であり、図１７は、本実施例に係るデータドライバに適用される階調電流供給回路の他の具体例を示す構成図である。ここでは、上述したデータドライバ（図８参照）及び階調電流供給回路部（図９参照）と同等の構成については、その説明を簡略化又は省略する。
【０１２９】
本実施例に係るデータドライバ１３０Ｂは、例えば、図１６に示すように、上述した実施形態と同等の構成を有する反転ラッチ回路１３１と、シフトレジスタ回路１３２と、該シフトレジスタ回路１３２からのシフト信号ＳＲ１、ＳＲ２、・・・の入力タイミングに基づいて、１行分の表示データＤ０〜Ｄ３を順次取り込み、所定の階調電流Ｉpixを生成して、各データラインＤＬ１、ＤＬ２、・・・を介して供給する（引き込む）２組の階調電流供給回路群１３３Ｃ及び１３３Ｄと、選択設定回路１３４と、階調電流供給回路群１３３Ｃ及び１３３Ｄを構成する各階調電流供給回路部ＰＸＣ−１、ＰＸＣ−２、・・・及びＰＸＤ−１、ＰＸＤ−２、・・・（すなわち、上述した各駆動電流供給回路部ＩＬＡを構成する単位電流生成部２１Ａ）に一定の基準電圧Ｖrefを共通に印加する基準電圧生成回路１３５Ｂと、を備えて構成されている。
【０１３０】
基準電圧生成回路１３５Ｂは、上述した電流生成供給回路（図４参照）と同様に、高電位電源＋Ｖ及び低電位電源−Ｖ間に、定電流発生源ＩＲと、基準電流トランジスタＴｎ１１とを備えた基準電圧生成部１０Ｂが直列接続された構成を有し、基準電圧生成部１０Ｂ（基準電流トランジスタＴｎ１１）に流れる基準電流Ｉrefに基づいて、ゲート端子（接点Ｎrg）に生じる電位を基準電圧Ｖrefとして、２組の階調電流供給回路群１３３Ｃ及び１３３Ｄに定常的に印加する。
【０１３１】
階調電流供給回路群１３２Ｃ及び１３３Ｄは、各々複数の階調電流供給回路部ＰＸＣ−１、ＰＸＣ−２、・・・及びＰＸＤ−１、ＰＸＤ−２、・・・（以下、「階調電流供給回路部ＰＸＣ、ＰＸＤ」とも記す）を備えた構成を有し、各階調電流供給回路部ＰＸＣ、ＰＸＤは、図１７に示すように、少なくとも、データラッチ部ＤＬＢと、階調電流生成部ＰＬＢ（駆動電流生成部ＩＬＢに相当する）と、選択設定信号（切換制御信号ＳＥＬの非反転信号ＳＬａ及び反転信号ＳＬｂ）に基づいて、各階調電流供給回路部ＰＸＣ、ＰＸＤの動作状態を選択的に設定する動作設定回路ＡＣＢと、を備えた構成を有している。ここで、データラッチ部ＤＬＢ及び階調電流生成部ＰＬＢからなる構成は、図３に示した駆動電流供給回路２０Ｂに相当する。なお、図中、ＢＫＢは、データラッチ部ＤＬＢからの非反転出力信号Ｄ１０〜Ｄ１３に基づいて、表示画素（データラインＤＬ）に特定電圧を印加する特定状態設定部である。
【０１３２】
このような構成を有するデータドライバ１３０Ｂにおける制御動作は、上述した実施形態において示したデータドライバの駆動制御方法（図１０参照）と同様に、信号保持動作においては、シフトレジスタ回路１３２から順次出力されるシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・に基づいて、選択状態に設定された階調電流供給回路群の各階調電流供給回路部ＰＸＣ又はＰＸＤに設けられたデータラッチ回路ＤＬＢにより、各列ごとの表示データＤ０〜Ｄ３が順次取り込まれ、該表示データＤ０〜Ｄ３の非反転信号が（各ラッチ回路ＬＣ０〜ＬＣ３の）非反転出力端子ＯＴ０〜ＯＴ３を介して出力信号Ｄ１０〜Ｄ１３として階調電流生成部ＰＬＢに出力される。
【０１３３】
また、電流生成供給動作においては、データラッチ回路ＤＬＢからの非反転出力信号Ｄ１０〜Ｄ１３に基づいて、階調電流生成部ＰＬＢにより複数の単位電流を生成、選択して合成し、負極性の階調電流Ｉpixを生成して、各表示画素側から各データラインＤＬ１、ＤＬ２、・・・を介して、データドライバ１３０Ｂ方向に該階調電流Ｉpixを引き込むように順次供給する。
したがって、本実施形態に係るデータドライバ１３０Ｂを適用した表示装置においても、各データラインＤＬ１、ＤＬ２、・・・に対応して設けられた各階調電流供給回路ＩＳｙにより表示データＤ０〜Ｄ３に応じた単位電流を生成、合成することにより、適切な電流値を有する階調電流Ｉpixを各表示画素（画素駆動回路ＤＣｙ）に供給して迅速かつ良好な階調表示動作を実現することができる。
【０１３４】
＜電流生成供給回路の第２の実施形態＞
次に、本発明に係る電流生成供給回路の第２の実施形態について、図面を参照して説明する。
図１８は、本発明に係る電流生成供給回路の第２の実施形態を示す要部構成図である。また、図１９は、本実施形態に係る電流生成供給回路を表示装置に適用した場合のデータドライバの一実施例を示す概略構成図であり、図２０は、本実施形態に係るデータドライバにおける制御動作の一例を示すタイミングチャートである。ここで、上述した実施形態（図１及び図２、図５乃至図９参照）と同等の構成については、同等又は同一の符号を付してその説明を簡略化又は省略する。また、本実施形態においては、負荷駆動電流（階調電流）を負荷（表示画素）に流し込むように供給する電流印加方式に対応した回路構成を示すが、上述したように、負荷（表示画素）から負荷駆動電流（階調電流）を引き抜くように供給する電流シンク方式に対応した回路構成を有するものであってもよい。
【０１３５】
本実施形態に係る電流生成供給回路は、上述した第１の実施形態と同様に、駆動電流供給回路部（データラッチ部及び駆動電流生成部）と、基準電圧生成部と、を備え、定電流発生源により基準電圧生成部に基準電流Ｉrefを流すことにより生じる基準電圧Ｖrefを、駆動電流供給回路部を構成する駆動電流生成部に印加するように構成されている。
【０１３６】
図１８に示すように、本実施形態に係る電流生成供給回路に適用される基準電圧生成部１０Ｃは、具体的には、高電位電源＋Ｖと定電流発生源ＩＲとの間に電流路を有し、ゲート端子が接点Ｎrgに接続されたｐチャネル型トランジスタからなる基準電流トランジスタＴｐ１０１と、該基準電流トランジスタＴｐ１０１のゲート端子（接点Ｎrg）とドレイン端子（接点Ｎtd）との間に電流路を有し、ゲート端子に所定のタイミングで非反転制御信号ＴＣＬが印加される、ｎチャネル型トランジスタからなるリフレッシュ制御トランジスタＴｒ１０２と、該基準電流トランジスタＴｐ１０１のゲート端子（接点Ｎｇ）とソース端子（高電位電源＋Ｖ）との間に接続された、所定容量を有するコンデンサＣｃと、基準電流トランジスタＴｐ１０１のドレイン端子（接点Ｎtd）と定電流発生源ＩＲとの間に電流路を有し、ゲート端子に所定のタイミングで反転制御信号ＴＣＬ^＊が印加される、ｐチャネル型トランジスタからなる電流供給制御トランジスタＴｒ１０３と、を備えた構成を有している。
【０１３７】
すなわち、本実施形態に係る基準電圧生成部１０Ｃは、非反転制御信号ＴＣＬ及び反転制御信号ＴＣＬ^＊の信号レベルに基づいて、リフレッシュ制御トランジスタＴｒ１０２及び電流供給制御トランジスタＴｒ１０３のオン／オフ動作（導通状態）が制御されることにより、基準電流トランジスタＴｐ１０１への基準電流Ｉrefの供給、及び、各駆動電流生成部ＩＬＣ−１、ＩＬＣ−２、・・・における単位電流の生成が制御される。
【０１３８】
また、駆動電流生成部ＩＬＣ−１、ＩＬＣ−２、・・・は、各々、上述した第１の実施形態（図２参照）と同様に、デジタル信号からなる負荷制御信号のビット数に応じた数の単位電流トランジスタＴｐ１２〜Ｔｐ１５、Ｔｐ２２〜Ｔｐ２５、・・・を備えた単位電流生成部２１Ｃ−１、２１Ｃ−２、・・・と、該単位電流トランジスタＴｐ１２〜Ｔｐ１５、Ｔｐ２２〜Ｔｐ２５、・・・に直接に接続された選択トランジスタＴｐ１６〜Ｔｐ１９、Ｔｐ２６〜Ｔｐ２９、・・・を備えたスイッチ回路部２２Ｃ−１、２２Ｃ−２、・・・と、を備えた構成を有している。
【０１３９】
ここで、基準電圧生成部１０Ｃ及び各駆動電流生成部ＩＬＣ−１、ＩＬＣ−２、・・・は、上述した実施形態（図２参照）と同様に、カレントミラー回路構成を有するとともに、図示を省略したデータラッチ部（各ラッチ回路ＬＣ０〜ＬＣ３）からの反転出力信号ｄ１０^＊〜ｄ１３^＊に基づいて、スイッチ回路部２２Ｃを構成する各選択トランジスタＴｐ１６〜Ｔｐ１９、Ｔｐ２６〜Ｔｐ２９、・・・のオン／オフ状態が制御されることにより、基準電圧生成部１０Ｃに流れる基準電流Ｉrefに対して所定比率の電流値を有する単位電流Ｉsa〜Ｉsdが選択、合成されて負荷駆動電流ＩＣ１、ＩＣ２、・・・が生成される。
【０１４０】
また、本実施形態においては、基準電圧生成部１０Ｃを構成するリフレッシュ制御トランジスタＴｒ１０２の動作状態を制御する非反転制御信号ＴＣＬ、及び、電流供給制御トランジスタＴｒ１０３の動作状態を制御する反転制御信号ＴＣＬ^＊が、同期して印加されることにより、双方の制御トランジスタＴｒ１０２、Ｔｒ１０３が同時に（同期して）オン動作又はオフ動作するように制御される。したがって、非反転制御信号ＴＣＬ及び反転制御信号ＴＣＬ^＊の信号レベルに基づいて、基準電流トランジスタＴｐ１０１に基準電流Ｉrefが供給されてゲート端子（接点Ｎrg）に所定の電圧成分が印加（充電）される状態と、該基準電流Ｉrefの供給が遮断される状態が選択的に設定される。
【０１４１】
特に、後述するように、電流生成供給回路に負荷制御信号を取り込んで保持する場合（信号保持動作期間）には、上記リフレッシュ制御トランジスタＴｒ１０２及び電流供給制御トランジスタＴｒ１０３がオン動作するように、上記制御信号ＴＣＬ、ＴＣＬ^＊が設定され、また、上記取り込み保持した負荷制御信号に基づいて、負荷を所定の駆動状態で動作させるための負荷駆動電流を生成して出力する場合（電流生成供給動作期間）には、リフレッシュ制御トランジスタＴｒ１０２及び電流供給制御トランジスタＴｒ１０３がオフ動作するように、上記制御信号ＴＣＬ、ＴＣＬ^＊が設定される。
【０１４２】
具体的には、非反転制御信号ＴＣＬ及び反転制御信号ＴＣＬ^＊は、後述するデータドライバ（図１９参照）に設けられた階調電流供給回路群１３３Ｅ、１３３Ｆの各階調電流供給回路部ＰＸＥ、ＰＸＦに適用される回路構成（図１、図９参照）において、動作設定部ＡＣＡにより生成されてデータラッチ部ＤＬＡに出力されるタイミング制御信号ＣＬＫ（データラッチ部ＤＬＡの非反転入力接点ＣＫ及び反転入力接点ＣＫ^＊に入力される信号）を良好に適用することができ、非反転制御信号ＴＣＬとして、動作設定部ＡＣＡのインバータ４６からの出力信号（非反転入力接点ＣＫに入力される信号）を適用し、反転制御信号ＴＣＬ^＊として、動作設定部ＡＣＡのインバータ４７からの出力信号（反転入力接点ＣＫ^＊に入力される信号）を適用することができる。
【０１４３】
なお、本実施形態においては、リフレッシュ制御トランジスタＴｒ１０２としてｎチャネル型トランジスタを適用し、電流供給制御トランジスタＴｒ１０３としてｐチャネル型トランジスタを適用して、相互に信号極性が反転関係にある制御信号ＴＣＬ、ＴＣＬ^＊を用いて、双方の制御トランジスタＴｒ１０２、Ｔｒ１０３の動作状態を制御する構成について説明したが、本発明はこれに限定されるものではなく、リフレッシュ制御トランジスタと電流供給制御トランジスタが、略同期して同等の動作状態に設定されるものであればよく、例えば、双方に同一のチャネル極性を有するトランジスタを設けて単一の制御信号により動作状態を制御するものであってもよい。
【０１４４】
このような構成を有する電流生成供給回路において、駆動電流供給回路部のデータラッチ部に負荷制御信号を取り込んで保持する信号保持動作期間においては、基準電圧生成部１０Ｃのリフレッシュ制御トランジスタＴｒ１０２及び電流供給制御トランジスタＴｒ１０３の双方をオン動作させることにより、基準電流トランジスタＴｐ１０１の電流路に一定の電流値を有する基準電流Ｉrefを流すとともに、該基準電流トランジスタＴｐ１０１のゲート電圧を基準電圧Ｖrefとして各駆動電流供給回路部の駆動電流生成部ＩＬＣ−１、ＩＬＣ−２、・・・（単位電流生成部２１Ｃ−１、２１Ｃ−２、・・・）に印加する。
【０１４５】
これにより、図示を省略したデータラッチ部からの反転出力信号ｄ１０^＊〜ｄ１３^＊に基づいて、スイッチ回路部２２Ｃ−１、２２Ｃ−２、・・・の各選択トランジスタＴｐ１６〜Ｔｐ１９、Ｔｐ２６〜Ｔｐ２９、・・・をオン動作又はオフ動作することにより、オン動作した選択トランジスタに接続された、単位電流生成部２１Ｃ−１、２１Ｃ−２、・・・の各単位電流トランジスタＴｐ１２〜Ｔｐ１５、Ｔｐ２２〜Ｔｐ２５、・・・が上記基準電圧生成部１０Ｃにより印加される基準電圧Ｖrefに基づいて、所定の導通状態でオン動作し、所定の単位電流が流れるので、反転出力信号ｄ１０^＊〜ｄ１３^＊の信号レベルに応じた単位電流が合成されて、所望の負荷駆動状態に対応した負荷駆動電流ＩＣ１、ＩＣ２、・・・が生成される。このとき、基準電圧生成部１０Ｃにおいては、リフレッシュ制御トランジスタＴｒ１０２及び電流供給制御トランジスタＴｒ１０３がオン動作することにより、定電流発生源ＩＲにより基準電流トランジスタＴｐ１０１のゲート端子（接点Ｎrg）に供給される電荷が電圧成分としてコンデンサＣｃに蓄積（充電）され、基準電圧Ｖrefが所定の略一定電圧に規定される（リフレッシュ動作）
【０１４６】
また、本実施形態に係る電流生成供給回路において、上記取り込み保持された負荷制御信号に基づいて各駆動電流供給回路において負荷駆動電流を生成して供給する電流生成供給動作期間においては、基準電圧生成部１０Ｃのリフレッシュ制御トランジスタＴｒ１０２及び電流供給制御トランジスタＴｒ１０３の双方をオフ動作させることにより、基準電流トランジスタＴｐ１０１のゲート端子（接点Ｎrg）への電荷の供給を遮断する。このとき、コンデンサＣｃに充電された電圧成分により基準電流トランジスタＴｐ１０１のゲート端子の電位（基準電圧）は、略一定に保持されるので、各駆動電流供給回路部において、上記負荷制御信号に基づく特定の単位電流トランジスタにのみ単位電流が流れ、該単位電流を合成することにより所望の電流値を有する負荷駆動電流ＩＣ１、ＩＣ２、・・・が生成される。これにより、各駆動電流生成部２１Ｃ−１、２１Ｃ−２、・・・から負荷制御信号（反転出力信号ｄ１０^＊〜ｄ１３^＊）に応じた電流値を有する負荷駆動電流ＩＣ１、ＩＣ２、・・・が各負荷に対して継続的に供給されて、所望の駆動状態で負荷が動作する。
【０１４７】
したがって、このような信号保持動作及び電流生成供給動作を所定の周期で順次繰り返し実行することにより、各駆動電流供給回路部（単位電流生成部）を構成する各単位電流トランジスタのゲート端子（接点Ｎrg）の電位（基準電圧）を、周期的に所定の電圧値に再充電（リフレッシュ）することができるので、単位電流トランジスタにおける電流リーク等に起因する基準電圧の低下を抑制することができ、各単位電流トランジスタの導通状態のバラツキにより、負荷駆動電流（すなわち、負荷の駆動状態）が不均一なる現象を抑制することができ、負荷を適切かつ安定した状態で動作させることができる。
【０１４８】
そして、このような構成を有する電流生成供給回路を適用したデータドライバ１３０Ｃは、例えば、図１９に示すように、上述した第１の実施形態（図８、図９参照）と同等の構成を有する反転ラッチ回路１３１と、シフトレジスタ回路１３２と、階調電流供給回路群１３３Ｅ及び１３３Ｆと、選択設定回路１３４に加え、上述した基準電圧生成部１０Ｃと同等の回路構成を有し、各階調電流供給回路部ＰＸＥ−１、ＰＸＥ−２、・・・及びＰＸＦ−１、ＰＸＦ−２、・・・にタイミング制御信号として入力されるシフト信号ＳＲ１、ＳＲ２、・・・に同期する制御信号（ここでは、相互に信号極性が反転関係にある２つの制御信号；上述した非反転制御信号及び反転制御信号に相当する）ＴＣＬ、ＴＣＬ^＊に基づいて、基準電圧Ｖrefを所定のタイミングで繰り返しリフレッシュしつつ、各階調電流供給回路部ＰＸＥ−１、ＰＸＥ−２、・・・及びＰＸＦ−１、ＰＸＦ−２、・・・に対して一定の電圧を有する基準電圧Ｖrefを定常的に印加する基準電圧生成回路１３５ｃと、を備えた構成を有している。
【０１４９】
そして、このような構成を有するデータドライバ１３０Ｂにおける制御動作は、図２０に示すように、選択レベル（ハイレベル）の選択設定信号（切換制御信号ＳＥＬの非反転信号ＳＬａ又は反転信号ＳＬｂ）に基づいて選択状態に設定された階調電流供給回路群（例えば、階調電流供給回路群１３３Ｅ）の信号保持動作においては、シフトレジスタ回路１３１から順次出力されるシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・に基づいて、各階調電流供給回路部ＰＸＥ−１、ＰＸＥ−２、・・・に設けられたデータラッチ部ＤＬＡに、各列ごとの表示データＤ０〜Ｄ３が順次取り込まれ保持される。
【０１５０】
ここで、図９に示したように、各階調電流供給回路部ＰＸＥ−１、ＰＸＥ−２、・・・の動作設定部ＡＣＡにおいて、ローレベルの選択設定信号（非反転信号ＳＬａ）が入力されることにより、データラインＤＬへの階調電流Ｉpixの供給を制御するｐチャネル型トランジスタＴｐ４３がオフ動作して、階調電流供給回路群１３３Ｅ（階調電流供給回路部ＰＸＥ−１、ＰＸＥ−２、・・・）からの階調電流Ｉpixの供給を遮断するとともに、シフトレジスタ回路１３２からのシフト信号ＳＲ１、ＳＲ２、・・・の出力タイミングに基づいて、データラッチ部ＤＬＡにより表示データＤ０〜Ｄ３が取り込まれる。
【０１５１】
また、このとき、基準電圧生成回路１３５Ｃにおいて、シフト信号ＳＲ１、ＳＲ２、・・・（非反転制御信号ＴＣＬ及び反転制御信号ＴＣＬ^＊）の出力タイミングに同期して、定電流発生源ＩＲから接点Ｎrgに電荷が供給されて、当該電位（基準電圧Ｖref）が再充電（リフレッシュ）されて、階調電流生成部ＰＬＡ（単位電流生成部２１Ｃ−１、２１Ｃ−２、・・・）に印加されることにより、各単位電流トランジスタＴｐ１２〜Ｔｐ１５、Ｔｐ２２〜Ｔｐ２５、・・・のゲート端子に基準電圧Ｖrefが定常的に印加される。この基準電圧は、図１８に示したように、基準電圧生成回路１３５Ｃを構成する基準電流トランジスタＴｐ１０１のゲート−ソース間に設けられたコンデンサＣｃに電圧成分として保持される。
【０１５２】
次いで、非選択レベル（ローレベル）の選択設定信号（非反転信号ＳＬａ又は反転信号ＳＬｂ）に基づいて非選択状態に設定された階調電流供給回路群（例えば、階調電流供給回路群１３３Ｅ）の電流生成供給動作においては、データラッチ部ＤＬＡから階調電流生成部ＰＬＡに出力される反転出力信号Ｄ１０^＊〜Ｄ１３^＊に基づいて、各単位電流トランジスタＴｐ１２〜Ｔｐ１５、Ｔｐ２２〜Ｔｐ２５、・・・に対応して接続された選択トランジスタＴｐ１６〜Ｔｐ１９、Ｔｐ２６〜Ｔｐ２９、・・・が選択的にオン動作することにより、特定の単位電流トランジスタに流れる単位電流を合成し、正極性の階調電流Ｉpixを生成する。
【０１５３】
このとき、各階調電流供給回路部ＰＸＥ−１、ＰＸＥ−２、・・・の動作設定部ＡＣＡにおいて、ハイレベルの選択設定信号（非反転信号ＳＬａ）が入力されることにより、ｐチャネル型トランジスタＴｐ４３がオン動作するので、上記階調電流Ｉpixが各データラインＤＬ１、ＤＬ２、・・・を介して、各表示画素に順次供給される。
【０１５４】
また、図１９に示した２組の階調電流供給回路群１３３Ｅ及び１３３Ｆに対して、相互に信号極性が反転関係にある選択設定信号（非反転信号ＳＬａ及び反転信号ＳＬｂ）が同期して供給されることにより、図２０に示すように、一方の階調電流供給回路群（例えば、階調電流供給回路群１３３Ｅ）で信号保持動作を実行しつつ、他方の階調電流供給回路群（例えば、階調電流供給回路群１３３Ｆ）で電流生成供給動作が同時並行的に実行される。
【０１５５】
ここで、各階調電流供給回路部（単位電流生成部）において生成される階調電流Ｉpixは、上述したように、信号保持動作において、基準電圧生成回路１３５ＣのコンデンサＣｃに充電された電圧成分により基準電圧Ｖrefが保持されて、各単位電流トランジスタＴｐ１２〜Ｔｐ１５、Ｔｐ２２〜Ｔｐ２５、・・・のゲート端子に印加されるので、各単位電流トランジスタＴｐ１２〜Ｔｐ１５、Ｔｐ２２〜Ｔｐ２５、・・・において生成される単位電流の電流値Ｉsa〜Ｉsdを規定値に設定することができ、これらの単位電流を選択、合成して生成される階調電流Ｉpixをバラツキを抑制した均一な電流値に設定することができる。したがって、各単位電流トランジスタにおける電流リーク等によるゲート電圧（基準電圧）の低下を抑制して、表示データＤ０〜Ｄ３に応じた適切な電流値を有する階調電流Ｉpixを各表示画素に供給することができるので、良好な階調表示動作を実現することができる。
【０１５６】
＜電流生成供給回路の第３の実施形態＞
次に、本発明に係る電流生成供給回路の第３の実施形態について、図面を参照して説明する。
図２１は、本発明に係る電流生成供給回路の第３の実施形態を、表示装置のデータドライバに適用した場合の一構成例を示す概略構成図である。ここで、上述した実施形態と同一の構成については、同等の符号を付してその説明を簡略化又は省略する。
【０１５７】
図２１に示すように、本実施形態に係る電流生成供給回路が適用されるデータドライバ１３０Ｅは、少なくとも、上述した第１乃至第３の実施形態に示した一つの基準電圧生成部と複数の階調電流供給回路部からなる階調電流供給回路群が、所定数のデータラインに対応して、複数組設けられた構成を有している。より具体的には、例えば、表示画素がｎ行×ｍ列配置され、該表示画素に対応してｍ本のデータラインＤＬが配設された表示パネル１１０Ｅにおいて、該表示パネル１１０Ｅが所定数のデータラインごとに複数の領域に分割され、各階調電流供給回路群は、各領域ごとのデータラインに対応して設けられた複数の階調電流供給回路部に対して一つの基準電圧生成部を設けた構成を有している。例えば、図２１に示したデータドライバ１３０Ｅの構成においては、表示パネル１１０Ｅが所定数（ｍ／４本）のデータラインＤＬごとに４領域に分割されて、各領域ごとに、データラインＤＬに対応して設けられた複数の階調電流供給回路部ＰＸＪ−１、ＰＸＪ−２、・・・（以下、便宜的に「階調電流供給回路部ＰＸＪ」とも記す）と、基準電圧Ｖrefを生成、印加する基準電圧生成部１０Ｅと、を備えた階調電流供給回路群１３３Ｊ−１、１３３Ｊ−２、１３３Ｊ−３、１３３Ｊ−４（以下、便宜的に「階調電流供給回路群１３３Ｊ」とも記す）が設けられている。
【０１５８】
ここで、各階調電流供給回路群１３３Ｊに設けられる複数の階調電流供給回路部ＰＸＪは、上述した各実施形態に示したデータドライバ（階調電流供給回路群）と同様に２組設け、選択制御信号に基づいて、各組の階調電流供給回路部ＰＸＪにおいて、交互に信号保持動作及び電流生成供給動作を実行するように制御されるものであってもよい。この場合、各階調電流供給回路群１３３Ｊにおける各組の階調電流供給回路部ＰＸＪの選択や動作状態を制御するシフトレジスタ回路や選択設定回路等は、全ての階調電流供給回路群１３３Ｊに対して共通化するように唯一設けられるものであってもよいし、各階調電流供給回路群１３３Ｊごとに設けられるものであってもよい。
【０１５９】
また、各階調電流供給回路群１３３Ｊに設けられた基準電圧生成部１０Ｅは、一つの定電流発生源ＩＲに共通に接続された構成を有していてもよいし、個別の（各階調電流供給回路群１３３Ｊごとに設けられた）定電流発生源に接続された構成を有していてもよい。前者の構成によれば、複数の基準電圧生成部に対して一つの定電流発生源のみを設ければよいので、回路規模の小型化及び製品コストの削減を図ることができ、また、後者の構成によれば、各階調電流供給回路群１３３Ｊにおいて、定電流発生源と基準電圧生成部との間の電流供給ラインの配線長を均一化することができるので、基準電流を均一化してより適切な電流値を有する階調電流を生成することができる。
【０１６０】
さらに、図示を省略したが、各階調電流供給回路群１３３Ｊごとに定電流発生源と基準電圧生成部との接続状態を制御するスイッチ手段を設け、基準電流が供給される各階調電流供給回路群１３３Ｊ（基準電圧生成部）を選択的に設定することにより、同時に複数の基準電圧生成部に基準電流が流れないように制御した構成を適用するものであってもよい。これによれば、電流生成供給動作を実行する階調電流供給回路群１３３Ｊの基準電圧生成部にのみ基準電流が流れるように制御することができるので、データドライバが複数の階調電流供給回路群（基準電圧生成部、さらには、定電流発生源）を備えている場合であっても、表示装置の省電力化を図ることができる。
【０１６１】
このような構成を有するデータドライバ１３０Ｂにおける制御動作は、上述した第１実施形態において示した表示装置の駆動制御方法（図１０参照）と同様に、信号保持動作においては、各階調電流供給回路群１３３Ｊの階調電流供給回路部ＰＸＪに設けられたデータラッチ部ＤＬＡにおいて、シフトレジスタ回路１３１から順次出力されるシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・に基づいて、表示データＤ０〜Ｄ３を順次取り込む動作が、表示パネル１１０Ｅの列順序（データラインの配列順）に対応して１行分連続的に実行される。
これにより、該表示データＤ０〜Ｄ３が取り込まれた階調電流供給回路ＰＸＪから順に、データラッチ部ＤＬＡからの反転出力信号ｄ１０^＊〜ｄ１３^＊が階調電流生成部ＰＬＡに出力される。
【０１６２】
また、電流生成供給動作においては、上記データラッチ部ＤＬＡからの反転出力信号ｄ１０^＊〜ｄ１３^＊に基づいて、選択トランジスタが選択的にオン動作することにより、特定の単位電流トランジスタに流れる単位電流を合成して生成された階調電流Ｉpixが、各階調電流供給回路部ＰＸＪから各データラインＤＬ１、ＤＬ２、・・・を介して、各表示画素に順次供給される。
【０１６３】
これにより、例えば、上述した各実施形態に示したように、複数の階調電流供給回路部に対して一つの基準電圧生成回路（基準電圧生成部）を備えたデータドライバにおいて、基準電圧生成回路により各階調電流供給回路部に基準電圧を印加する共通の信号線の配線抵抗が無視できないほどに大きくなった場合（すなわち、上記信号線が長くなった場合）に、その配線抵抗が基準電圧の低下を招く可能性があるが、本実施形態に示したように、表示パネルに配設された所定数のデータラインごとに、少なくとも、複数の階調電流供給回路部及び一つの基準電圧生成部を備えた階調電流供給回路群を設けたデータドライバを適用することにより、各階調電流供給回路群における基準電圧生成部と各階調電流供給回路部との間の配線長を実質的に短くするとともに均一化して、該配線抵抗による基準電圧への影響を抑制し、表示データに対応した適切な電流値を有する階調電流を各表示画素に供給して、発光輝度のばらつきを抑制して表示画質の向上を図ることができる。
【０１６４】
なお、本実施形態においても、第２の実施形態に示したように、基準電圧生成部を構成する各基準電流トランジスタに、リフレッシュ機構（リフレッシュ制御トランジスタ及び電流供給制御トランジスタ）を備えた構成を適用し、各階調電流供給回路群（階調電流供給回路部）において、表示データを取り込む所定のタイミングで、基準電圧を所定の電圧値にリフレッシュするようにしたものであってもよい。
【０１６５】
＜電流生成供給回路の第４の実施形態＞
次に、本発明に係る電流生成供給回路の第４の実施形態について、図面を参照して説明する。
図２２は、本発明に係る電流生成供給回路の第４の実施形態を示す概略構成図である。また、図２３は、本実施形態に係る電流生成供給回路を表示装置に適用した場合のデータドライバの一実施例を示す概略構成図である。ここで、上述した実施形態と同一の構成については、同等の符号を付してその説明を簡略化又は省略する。さらに、本実施形態においては、電流印加方式に対応した回路構成を示すが、電流シンク方式に対応した回路構成を有するものであってもよい。
【０１６６】
図２２に示すように、本実施形態に係る電流生成供給回路に適用される基準電圧生成部１０Ｆは、各駆動電流生成部ＩＬＦ−１、ＩＬＦ−２、・・・に設けられた単位電流生成部２１Ｆ−１、２１Ｆ−２、・・・を構成する各単位電流トランジスタＴｐ１２〜Ｔｐ１５、Ｔｐ２２〜Ｔｐ２５、・・・のゲート端子に定常的に一定の基準電圧Ｖrefを印加する定電圧発生源ＶＲを備えた構成を有している。
【０１６７】
すなわち、上述した各実施形態に示した電流生成供給回路においては、基準電圧生成部を構成する基準電流トランジスタのゲート端子と、駆動電流生成部（単位電流生成部）を構成する複数の単位電流トランジスタのゲート端子が共通に接続されたカレントミラー回路構成を有し、基準電流トランジスタに基準電流が流れることにより該基準電流トランジスタのゲート端子に生じる基準電圧に基づいて、各単位電流トランジスタにおいて予め電流値が規定された複数の単位電流を生成するように構成されている。そのため、基準電流トランジスタにより基準電流から基準電圧を生成する電流−電圧変換を行い、各駆動電流生成部（単位電流生成部）に印加する構成が適用されている。
【０１６８】
そこで、本実施形態においては、このような観点に基づいて、上述した各実施形態に示したような基準電流トランジスタを用いることなく、一定電圧を生成する定電圧発生源ＶＲを備え、各駆動電流生成部ＩＬＦ−１、ＩＬＦ−２、・・・（単位電流生成部２１Ｆ−１、２１Ｆ−２、・・・）に対して、該電圧を基準電圧Ｖrefとして直接かつ定常的に印加するようにした構成を有している。このような構成によれば、基準電圧生成部１０Ｆとして、定電圧発生源ＶＲを備えるのみでよいので、回路構成を簡素化することができる。
【０１６９】
そして、このような構成を有する電流生成供給回路を適用したデータドライバ１３０Ｆは、例えば、図２３に示すように、上述した第１の実施形態（図８、図９参照）と同等の構成を有する反転ラッチ回路１３１と、シフトレジスタ回路１３２と、階調電流供給回路群１３３Ｋ及び１３３Ｌと、選択設定回路１３４に加え、上述した定電圧発生源ＶＲからなる基準電圧生成部１０Ｆを備えた構成を有している。
【０１７０】
このような構成を有するデータドライバ１３０Ｂにおける制御動作は、上述した第１実施形態（図１０参照）と同様に、２組の階調電流供給回路群のうち、選択状態に設定された階調電流供給回路群において、各列ごとの表示データＤ０〜Ｄ３を順次取り込み保持する信号保持動作と、該表示データＤ０〜Ｄ３（反転出力信号ｄ１０^＊〜ｄ１３^＊）に基づく単位電流を合成して階調電流Ｉpixを生成して、各表示画素に供給する電流生成供給動作が順次実行されるとともに、一連の動作が２組の階調電流供給回路群１３３Ｋ、１３３Ｌにより交互に繰り返し実行される。
【０１７１】
したがって、本実施形態においても、上述した第１の実施形態と同様に、各表示画素に対応して個別の階調電流供給回路部が設けられ、かつ、該階調電流供給回路部により、表示データに応じた単位電流を選択、合成して階調電流を生成し、直接表示画素に供給することができるので、低い階調で表示画素を発光させる場合（階調電流の電流値が小さい場合）や、表示パネルの画素数を増加させて高精細化した場合（表示画素への階調電流の供給時間が短く設定されている場合）等であっても、データライン等の寄生容量の影響を抑制して、表示画素を適切な輝度階調で発光動作させることができる。
【０１７２】
また、階調電流供給回路部に適用される単位電流生成部（単位電流トランジスタ）に対して、共有化された唯一の定電圧発生源により生成される基準電圧を定常的に供給する構成を適用することができるので、各表示画素（データライン）ごとに基準電圧発生部（基準電流トランジスタ）及び単位電流生成部（単位電流トランジスタ）からなるカレントミラー回路構成を適用する場合に比較して、トランジスタ等の機能素子の数を削減して回路構成を簡素化することができ、データドライバ（電流生成供給回路）の回路面積を縮小して製品コストの低減を図ることができる。
【０１７３】
さらに、定電圧発生源から供給される基準電圧に基づいて、各階調電流供給回路部において階調電流が生成されるので、基準電圧を均一化することができ、各階調電流供給回路部において生成される階調電流のバラツキを抑制して、表示パネルの全域にわたり、表示データに応じた適切な電流値を有する階調電流を表示画素に供給することができる。
【０１７４】
なお、本実施形態においては、上述したように、表示パネルに配設されたデータラインに対応して階調電流供給回路部が個別に設けられ、該階調電流供給回路部の全てに対して唯一の定電圧発生源を設けた構成を示したが、本発明はこれに限定されるものではなく、例えば、第３の実施形態（図２１参照）に示したように、表示パネルを複数の領域に分割して、各領域ごとのデータラインに対応して設けられた複数の階調電流供給回路部ごとに、個別の定電圧発生源を設けるように構成してもよい。
【０１７５】
＜電界効果型トランジスタの構造＞
次に、本発明に係る電流生成供給回路に適用可能な電界効果型トランジスタ（薄膜トランジスタ）の構造について簡単に説明する。なお、以下の説明では、ｐチャネル型の薄膜トランジスタについてのみ示すが、ｎチャネル型の薄膜トランジスタについても同様に適用できることは言うまでもない。
【０１７６】
図２４は、本発明に係る電流生成供給回路及び表示装置に適用されるｐチャネル型トランジスタの電圧−電流特性を示す図である。図２５は、本発明に係る電流生成供給回路に適用される、カレントミラー回路を構成する薄膜トランジスタに、ボディターミナル構造を有するｐチャネル型トランジスタを適用した具体例を示す回路構成図である。ここで、上述した実施形態と同等の構成については、同一の符号を付してその説明を省略する。
【０１７７】
上述した各実施形態においては、データドライバ１３０Ａ〜１３０Ｆを構成する各階調電流供給回路部ＰＸＡ〜ＰＸＬに、本発明に係る駆動電流生成部ＩＬＡ〜ＩＬＦを適用する場合において、該階調電流供給回路部に適用される階調電流生成部ＰＬＡの回路構成として、例えば、図２に示したように、周知のｐチャネル型（図４の構成においては、ｎチャネル型）の電界効果型トランジスタを用いた構成について説明した。
【０１７８】
ここで、図２４（ａ）に示すような回路を用いて、各基準電流トランジスタ及び単位電流トランジスタを構成する周知のＰチャネル型の薄膜トランジスタ固有の電圧−電流特性について検証すると、図２４（ｃ）中、点線で示すように、ソース−ドレイン間電圧（−Ｖds）が特定の電圧領域で、ドレイン電流（ソース−ドレイン間電流；−Ｉds）が飽和傾向を示すことが理想的な素子特性として求められているが、実際には、図中、実線で示すように、印加電圧（ソース−ドレイン間電圧；−Ｖds）の絶対値の増大に伴って、一旦飽和傾向を示したドレイン電流（−Ｉds）の絶対値が再度増加する傾向を示すことが知られている。
【０１７９】
このような現象は、近年、研究開発が盛んに進められているＳＯＩ（Silicon On Insulator）半導体層構造を有する電界効果トランジスタ等において、素子分離領域近傍で衝突イオン化が誘発され、これにより生成されたキャリヤ（ｐチャネル型トランジスタでは電子）がチャネル領域（ボディ領域）に注入、蓄積されること（基板浮遊効果）により、しきい値電圧が低下して、ドレイン電流が増加するキンク（kink）現象によるものと考えられている。
【０１８０】
そのため、このようなキンク現象（キンク電流の発生）によりドレイン電流の絶対値が増加し、カレントミラー回路における基準電流に対する単位電流の電流値の比率が所望の設計値通りに設定されなくなる場合がある。また、同様の問題点は、表示パネルの各表示画素を構成する画素駆動回路ＤＣｘ、ＤＣｙとして、図７又は図１４に示したような、ｎチャネル型及びｐチャネル型の電界効果型トランジスタを適用した回路構成についても言及することができる。これにより、負荷を所望の駆動状態で動作（表示画素を表示データに基づいた適切な輝度階調で発光動作）させることができなくなり、表示画質の劣化を招く可能性があった。
【０１８１】
そこで、本発明においては、上述したようなキンク現象を抑制するために、電流生成供給回路（データドライバ）において基準電流を流す基準電流トランジスタ、及び、単位電流を流す単位電流トランジスタ、並びに、画素駆動回路において発光駆動電流を流す駆動制御用のトランジスタ（図７又は図１４に示した発光駆動用のトランジスタＴｒ３３又はＴｒ８３）に、図２４（ｂ）に示すように、ＳＯＩ電界効果型トランジスタのボディ領域とソース領域を電気的に接続（短絡）した、いわゆる、ボディターミナル構造のトランジスタを適用した構成を有している。
【０１８２】
このようなボディターミナル構造を有するトランジスタによれば、図２４（ｃ）中、実線で示すように、ソース−ドレイン間電圧（−Ｖds）が特定の電圧領域で、ドレイン電流（−Ｉds）が良好な飽和傾向を示す電圧−電流特性が得られる。これは、ボディターミナル構造を有する薄膜トランジスタのチャネル領域とドレイン領域の境界近傍で生じた電子・正孔対のうち、少数キャリヤ（ｐチャネル型トランジスタでは電子）がボディターミナル電極を介してソース領域に流れ込むことにより、チャネル領域への蓄積が抑制され、電界効果トランジスタのしきい値電圧の低下が緩和されるため、キンク現象が抑制される（キンク電流の発生が抑制される）ことによるものである。
【０１８３】
したがって、このような電圧−電流特性を有する電界効果型トランジスタ（ボディターミナル構造を有する薄膜トランジスタ）を、図２５に示すように、図２に示した電流生成供給回路のカレントミラー回路を構成する基準電流トランジスタＴｐ１１及び単位電流トランジスタＴｐ１２〜Ｔｐ１５、Ｔｐ２２〜Ｔｐ２５、・・・、あるいは、図７に示した画素駆動回路ＤＣｘの発光駆動用トランジスタＴｒ３３に適用することにより、表示データに対応した適切な電流値を有する階調電流や発光駆動電流を生成することができるので、各表示画素を表示データに基づいた適切な輝度階調で発光動作させることができ、表示画質の向上を図ることができる。
なお、本実施例（図２５）においては、ボディターミナル構造を有する薄膜トランジスタを、電流生成供給回路を構成する基準電流トランジスタ及び単位電流トランジスタに適用した回路構成についてのみ示したが、他のトランジスタについても同様に適用できることは言うまでもない。
【０１８４】
【発明の効果】
以上説明したように、本発明に係る電流生成供給回路及びその制御方法によれば、有機ＥＬ素子や発光ダイオード等のように、電流値に応じて所定の駆動状態（発光輝度）で動作する複数の負荷に対して、所定の電流値を有する負荷駆動電流（階調電流）を供給する電流駆動装置において、複数ビットのデジタル信号を並列的に保持するデータラッチ部と、各負荷（信号線）ごとに設けられ、複数ビットのデジタル信号（表示データ）に応じて、所定の電流値を有する単位電流を選択的に合成して負荷駆動電流を生成、出力する複数の駆動電流生成部と、該複数の駆動電流生成部に対して、共通に一定の電圧値を有する基準電圧を印加する基準電圧生成部と、を備えた構成を有し、負荷駆動電流の生成に際して駆動電流生成部に供給される信号レベル（基準電圧）が一定に設定されているので、負荷に供給される負荷駆動電流が微小な場合であっても、駆動電流生成部に接続される電流供給ラインに付加された寄生容量による動作遅延を抑制して、電流生成供給回路、又は、該電流生成供給回路を備えたデータドライバの動作速度を向上させることができる。
【０１８５】
また、基準電圧生成部により、各駆動電流生成部に対して所定の基準電圧を共通に印加することができるので、各駆動電流生成部において生成される単位電流を均一化して、複数ビットのデジタル信号に応じて生成される負荷駆動電流のバラツキを抑制することができ、表示画質の向上を図ることができるとともに、各負荷ごとに上記基準電圧生成部を設けた構成に比較して、回路規模の小型化を図ることができる。
【０１８６】
また、上記駆動電流生成部を構成する各単位電流トランジスタにおいて、チャネル幅を各々２^ｋ（ｋ＝０、１、２、３、・・・）で規定される比率に設定することにより、（ｋ＋１）個の単位電流トランジスタに、基準電流の２^ｋで規定される電流値を有する単位電流が流れ、これらを合成することにより、２^ｋ段階の電流値を有する負荷駆動電流を生成することができるので、複数のデジタル信号に対応した電流値を有するアナログ電流を、比較的簡易な回路構成により生成して出力することができ、負荷を適正な駆動状態で動作させることができる。
また、基準電圧生成部において、一定の電流値を有する基準電流を発生する定電流発生源と、基準電流を流して基準電圧を生成して、生成した基準電圧の電圧値を電圧保持手段に保持する構成を備え、所定のタイミングで、基準電流を流して電圧保持手段における基準電圧の電圧値を所定のタイミングで再充電（リフレッシュ）し、該所定のタイミング以外では基準電流の流入を遮断する構成を適用することにより、例えば、デジタル信号を取り込み保持する信号保持動作に同期して、基準電圧を周期的に再充電することができるので、駆動電流生成部を構成する各単位電流トランジスタにおける電流リーク等に起因する基準電圧の低下を抑制して、各単位電流トランジスタの導通状態を均一化することができ、負荷を適切かつ安定した状態で動作させることができるとともに、基準電圧生成部における消費電力を低減させることができる。
【０１８７】
また、本発明に係る表示装置においては、相互に直交する走査ライン及びデータラインの交点近傍に、発光素子を備えた表示画素をマトリクス状に配列してなる表示パネルを備えた表示装置において、上述したような電流生成供給回路をデータドライバに適用し、表示パネルの所定の行に配列された表示画素群の選択期間中に、上記信号保持部に保持した複数ビットのデジタル信号（表示データ）に基づいて電流生成部において生成された特定の単位電流の合成電流を、階調電流（負荷駆動電流）として、表示画素に供給するように構成され、階調電流生成部（駆動電流生成部）を構成する各単位電流トランジスタに対して、共通に、基準電圧生成部により一定の電圧値を有する基準電圧を印加するのみで、表示データに応じた電流値を有する階調電流が生成されるので、表示パネルの小型化や高精細化に伴って表示画素が微細化された場合や、比較的下位の輝度階調で各表示画素を発光動作させる場合等のように、階調電流が微小な場合であっても、信号線の充放電動作に起因する動作速度の低下を抑制して、表示データに応じた適正な電流値を有する階調電流を迅速に生成して表示画素（発光素子）に供給することができる。また、基準電圧生成部により一定の電圧値を有する基準電圧を、階調電流生成部を構成する各単位電流トランジスタに対して印加しているので、各階調電流生成部において生成される単位電流を均一化して、表示データに応じて生成される階調電流のバラツキを抑制して、表示画質の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明に係る電流生成供給回路の第１の実施形態を示す概略構成図である。
【図２】本実施形態に適用される基準電圧生成部及び駆動電流生成部の一具体例を示す回路構成図である。
【図３】本発明に係る電流生成供給回路の第１の実施形態の他の例を示す概略構成図である。
【図４】本実施形態に適用される基準電圧生成部及び駆動電流生成部の他の具体例を示す回路構成図である。
【図５】本発明に係る電流生成供給回路を適用可能な表示装置の一実施形態を示す概略ブロック図である。
【図６】本実施形態に係る表示装置に適用される表示パネルの一例を示す概略構成図である。
【図７】本実施形態に適用される表示画素（画素駆動回路）の一実施例を示す回路構成図である。
【図８】本実施形態に係る表示装置に適用されるデータドライバの一実施例を示す概略構成図である。
【図９】本実施例に係るデータドライバに適用される階調電流供給回路部の一具体例を示す構成図である。
【図１０】本実施形態に係るデータドライバにおける制御動作の一例を示すタイミングチャートである。
【図１１】本実施形態に係る表示パネル（表示画素）における制御動作の一例を示すタイミングチャートである。
【図１２】本発明に係る電流生成供給回路を適用可能な表示装置の一実施形態の他の例を示す概略ブロック図である。
【図１３】本実施形態に係る表示装置に適用される表示パネルの一例を示す概略構成図である。
【図１４】本実施形態に適用される表示画素（画素駆動回路）の他の実施例を示す回路構成図である。
【図１５】本実施例に係る表示画素における制御動作の一例を示すタイミングチャートである。
【図１６】本実施形態に係る表示装置に適用されるデータドライバの他の実施例を示す回路構成図である。
【図１７】本実施例に係るデータドライバに適用される階調電流供給回路の他の具体例を示す構成図である。
【図１８】本発明に係る電流生成供給回路の第２の実施形態を示す要部構成図である。
【図１９】本実施形態に係る電流生成供給回路を表示装置に適用した場合のデータドライバの一実施例を示す概略構成図である。
【図２０】本実施形態に係るデータドライバにおける制御動作の一例を示すタイミングチャートである。
【図２１】本発明に係る電流生成供給回路の第３の実施形態を、表示装置のデータドライバに適用した場合の一構成例を示す概略構成図である。
【図２２】本発明に係る電流生成供給回路の第４の実施形態を示す概略構成図である。
【図２３】本実施形態に係る電流生成供給回路を表示装置に適用した場合のデータドライバの一実施例を示す概略構成図である。
【図２４】本発明に係る電流生成供給回路及び表示装置に適用されるｐチャネル型トランジスタの電圧−電流特性を示す図である。
【図２５】本発明に係る電流生成供給回路に適用される、カレントミラー回路を構成する薄膜トランジスタに、ボディターミナル構造を有するｐチャネル型トランジスタを適用した具体例を示す回路構成図である。
【図２６】従来技術におけるデータドライバの一構成例を示す回路構成図である。
【図２７】従来技術におけるデータドライバの他の構成例を示す回路構成図である。
【符号の説明】
１００Ａ、１００Ｂ 電流生成供給回路
１０Ａ〜１０Ｆ 基準電圧生成部
２０Ａ、２０Ｂ 駆動電流供給回路部
ＩＬＡ〜ＩＬＦ 駆動電流生成部
２１Ａ〜２１Ｆ 単位電流生成部
２００Ａ、２００Ｂ 表示装置
１１０Ａ〜１１０Ｅ 表示パネル
１２０Ａ、１２０Ｂ 走査ドライバ
１３０Ａ〜１３０Ｆ データドライバ
１３３Ａ〜１３３Ｌ 階調電流供給回路群
１３５Ａ〜１３５Ｆ 基準電圧生成回路
ＰＸＡ〜ＰＸＬ 階調電流供給回路

Claims (20)

1. 複数の負荷に電流を供給する電流生成供給回路において、
   前記複数の負荷の各々に対応し、所定の基準電圧に基づいて、複数ビットのデジタル信号に対応する複数の単位電流を生成する構成を有し、前記デジタル信号のビット値に応じて、前記単位電流の各々を選択的に合成し、負荷駆動電流として前記各負荷に供給する、複数の電流生成手段と、
   前記複数の電流生成手段は所定の数の前記電流生成手段からなる複数の電流生成手段群に分割され、該複数の電流生成手段群の各々に対応して設けられ、前記所定の基準電圧を対応する前記電流生成手段群の前記所定の数の電流生成手段に共通に印加する複数の基準電圧生成手段と、
   を備え、
   前記各基準電圧生成手段は、一定の電流値を有する基準電流を発生する定電流発生源と、前記基準電流を流すことにより前記基準電圧を生成する手段と、生成した前記基準電圧の電圧値を保持する電圧保持手段と、所定のタイミングで前記基準電圧を生成する手段に前記基準電流を流し該所定のタイミング以外では該基準電圧を生成する手段への前記基準電流の流入を遮断するリフレッシュ手段と、を有し、
   前記各基準電圧生成手段と該各基準電圧生成手段に対応する前記電流生成手段群の前記所定の数の電流生成手段とは、カレントミラー回路を構成し、前記複数の単位電流が、前記基準電流に対して各々異なる比率の電流値を有するように設定され、前記各基準電圧生成手段は、前記基準電流が流れることによりゲート端子に生じる電圧を、前記基準電圧として出力する基準電流トランジスタを備え、前記各電流生成手段は、前記基準電流トランジスタのゲート端子に、各ゲート端子が共通に接続されるとともに、トランジスタサイズが各々異なる複数の単位電流トランジスタを備えていることを特徴とする電流生成供給回路。
2. 前記各電流生成手段は、前記複数の負荷に対して、前記負荷駆動電流を同時並行的に供給することを特徴とする請求項１記載の電流生成供給回路。
3. 前記各電流生成供給回路は、前記複数ビットのデジタル信号を個別に保持する複数のラッチ部からなる信号保持手段を備え、
   前記各電流生成手段は、前記信号保持手段を介して同時に出力される前記デジタル信号のビット値に応じて、前記負荷駆動電流を生成することを特徴とする請求項２記載の電流生成供給回路。
4. 前記各電流生成手段は、前記デジタル信号の各ビット値に応じて、前記複数の単位電流を選択的に流す複数のスイッチ手段を備え、
   前記各スイッチ手段により選択された前記単位電流の合成電流を、前記負荷駆動電流として供給することを特徴とする請求項１記載の電流生成供給回路。
5. 前記複数の単位電流トランジスタは、該各単位電流トランジスタの各チャネル幅が互いに、２^ｋ（ｋ＝０、１、２、３、・・・）で規定される、異なる比率に設定されていることを特徴とする請求項１記載の電流生成供給回路。
6. 前記各電流生成手段は、前記負荷駆動電流を前記負荷に流し込む方向に流すように、前記負荷駆動電流の信号極性を設定することを特徴とする請求項１乃至５のいずれかに記載の電流生成供給回路。
7. 前記各電流生成手段は、前記負荷駆動電流を前記負荷側から引き込む方向に流すように、前記負荷駆動電流の信号極性を設定することを特徴とする請求項１乃至５のいずれかに記載の電流生成供給回路。
8. 少なくとも、前記各基準電流トランジスタ及び前記各単位電流トランジスタは、ボディターミナル構造を有していることを特徴とする請求項１乃至７のいずれかに記載の電流生成供給回路。
9. 前記各負荷は、前記電流生成手段から供給される前記負荷駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする請求項１乃至８のいずれかに記載の電流生成供給回路。
10. 前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする請求項９記載の電流生成供給回路。
11. 少なくとも、複数の走査線及び複数の信号線が相互に直交するように配設され、該走査線及び該信号線の交点に複数の表示画素がマトリクス状に配列された表示パネルと、前記各表示画素を行単位で選択状態に設定するための走査信号を前記各走査線に印加する走査駆動手段と、表示信号に基づく階調電流を、前記各信号線を介して前記各表示画素に供給する信号駆動手段と、を備え、選択状態に設定された行の前記表示画素に対して、所定の電流値を有する前記階調電流を供給することにより、前記表示パネルに所望の画像情報を表示する表示装置において、
    前記信号駆動手段は、少なくとも、
    前記表示信号に基づく複数ビットのデジタル信号を個別に保持する複数のラッチ部からなる信号保持手段と、
    所定の基準電圧に基づいて、前記複数のデジタル信号に対応する複数の単位電流を生成する構成を有し、前記信号保持手段を介して同時に出力される前記デジタル信号のビット値に応じて、前記単位電流の各々を選択的に合成し、前記階調電流として前記各表示画素に個別に供給する、前記複数の信号線の各々に対応して設けられる複数の電流生成手段と、
    前記複数の電流生成手段は所定の数の前記電流生成手段からなる複数の電流生成手段群に分割され、該複数の電流生成手段群の各々に対応して設けられ、前記所定の基準電圧を対応する前記電流生成手段群の前記所定の数の電流生成手段に共通に印加する複数の基準電圧生成手段と、を有し、
    前記各基準電圧生成手段は、一定の電流値を有する基準電流を発生する定電流発生源と、前記基準電流を流すことにより前記基準電圧を生成する手段と、生成した基準電圧の電圧値を保持する電圧保持手段と、所定のタイミングで前記基準電圧を生成する手段に前記基準電流を流し該所定のタイミング以外では該基準電圧を生成する手段への前記基準電流の流入を遮断するリフレッシュ手段と、を有し、
    前記各基準電圧生成手段と該各基準電圧生成手段に対応する前記電流生成手段群の前記所定の数の電流生成手段とは、カレントミラー回路を構成し、前記複数の単位電流が、前記基準電流に対して各々異なる比率の電流値を有するように設定され、前記各基準電圧生成手段は、前記基準電流が流れることによりゲート端子に生じる電圧を、前記基準電圧として出力する基準電流トランジスタを備え、前記各電流生成手段は、前記基準電流トランジスタのゲート端子に、各ゲート端子が共通に接続されるとともに、トランジスタサイズが各々異なる複数の単位電流トランジスタを備えている電流生成供給回路を具備することを特徴とする表示装置。
12. 前記各電流生成手段は、前記デジタル信号の各ビット値に応じて、前記複数の単位電流を選択的に流す複数のスイッチ手段を備え、
    前記各スイッチ手段により選択された前記単位電流の合成電流を、前記階調電流として供給することを特徴とする請求項１１記載の表示装置。
13. 前記複数の単位電流トランジスタは、該各単位電流トランジスタの各チャネル幅が互いに、２^ｋ（ｋ＝０、１、２、３、・・・）で規定される、異なる比率に設定されていることを特徴とする請求項１１記載の表示装置。
14. 前記各電流生成供給回路は、少なくとも、前記信号線の各々に対応して、前記信号保持手段及び前記電流生成手段からなる階調電流供給回路部を２組具備して、前記基準電圧生成手段は、前記２組の電流生成手段に対して、前記基準電圧を共通に印加し、
    一方の前記階調電流供給回路部において、先に保持した前記複数ビットのデジタル信号に基づく前記階調電流を前記信号線を介して前記表示画素に供給する動作期間中に、他方の前記階調電流供給回路部において、次の前記複数ビットのデジタル信号を保持する動作を、交互に繰り返し実行することを特徴とする請求項１１乃至１３のいずれかに記載の表示装置。
15. 前記各電流生成手段は、前記階調電流を前記表示画素に流し込む方向に流すように、前記階調電流の信号極性を設定することを特徴とする請求項１１乃至１４のいずれかに記載の表示装置。
16. 前記各電流生成手段は、前記階調電流を前記表示画素側から引き込む方向に流すように、前記階調電流の信号極性を設定することを特徴とする請求項１１乃至１４のいずれかに記載の表示装置。
17. 少なくとも、前記各基準電流トランジスタ及び前記各単位電流トランジスタは、ボディターミナル構造を有していることを特徴とする請求項１１記載の表示装置。
18. 前記各表示画素は、前記電流生成手段から供給される前記階調電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする請求項１１乃至１７のいずれかに記載の表示装置。
19. 前記各表示画素は、前記階調電流を保持する電流書込保持手段と、該保持された前記階調電流に基づいて発光駆動電流を生成する発光駆動手段と、該記発光駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子と、を備えていることを特徴とする請求項１１乃至１７のいずれかに記載の表示装置。
20. 前記発光素子は、有機エレクトロルミネッセント素子からなる発光素子であることを特徴とする請求項１８又は１９記載の表示装置。

Images