JP4811434B2 - 電流生成供給回路及び電流生成供給回路を備えた表示装置 - Google Patents
電流生成供給回路及び電流生成供給回路を備えた表示装置 Download PDFInfo
- Publication number
- JP4811434B2 JP4811434B2 JP2008190955A JP2008190955A JP4811434B2 JP 4811434 B2 JP4811434 B2 JP 4811434B2 JP 2008190955 A JP2008190955 A JP 2008190955A JP 2008190955 A JP2008190955 A JP 2008190955A JP 4811434 B2 JP4811434 B2 JP 4811434B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- signal
- display
- gradation
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims description 16
- 239000011159 matrix material Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 60
- 230000005669 field effect Effects 0.000 description 22
- 238000000034 method Methods 0.000 description 21
- 239000003990 capacitor Substances 0.000 description 16
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 15
- 239000010408 film Substances 0.000 description 8
- 230000004044 response Effects 0.000 description 8
- 230000000295 complement effect Effects 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 230000002194 synthesizing effect Effects 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 5
- 101150070189 CIN3 gene Proteins 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 210000000746 body region Anatomy 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 208000036252 interstitial lung disease 1 Diseases 0.000 description 3
- 208000036971 interstitial lung disease 2 Diseases 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 101150110971 CIN7 gene Proteins 0.000 description 2
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 2
- 101150110298 INV1 gene Proteins 0.000 description 2
- 108050001286 Somatostatin Receptor Proteins 0.000 description 2
- 102000011096 Somatostatin receptor Human genes 0.000 description 2
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 2
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000013481 data capture Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 1
- 101100286947 Escherichia coli (strain K12) insG gene Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Landscapes
- Control Of El Displays (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
このような発光素子型ディスプレイ(特に、アクティブマトリックス駆動方式を適用した発光素子型ディスプレイ)においては、液晶表示装置に比較して、表示応答速度が速く、視野角依存性もなく、また、高輝度・高コントラスト化、表示画質の高精細化、低消費電力化等が可能であるとともに、液晶表示装置のようにバックライトを必要としないので、一層の薄型軽量化が可能であるという極めて優位な特徴を有している。
(1)すなわち、上述したようなデジタル駆動方式のデータドライバにおいては、表示データに対応する複数ビットのデジタル入力信号に基づいて、任意の基準電流を選択、合成することにより、書込電流を生成して出力する構成を有しているが、例えば、表示画素(発光素子)を黒表示動作(すなわち、最低階調で発光動作)させる場合には、複数のデジタル入力信号の全てを“0”状態(ローレベル)に設定することになり、スイッチングトランジスタが全てオフ状態(非選択状態)となる。
請求項2記載の電流生成供給回路は、請求項1記載の電流生成供給回路において、前記電流生成供給回路は、前記負荷を特定の動作状態で駆動させるための特定電圧を、前記負荷に印加する特定状態設定手段を有し、前記特定状態設定手段は、前記デジタル信号に応じて前記階調電流の各々が全て非選択となる状態を判定するデジタル値判定部と、前記デジタル値判定部による判定結果に基づいて、前記負荷を最低階調状態で駆動させるための前記特定電圧を印加する特定電圧印加部と、を備えていることを特徴とする。
請求項4記載の電流生成供給回路は、請求項1乃至3のいずれかに記載の電流生成供給回路において、前記複数の階調電流は、各々2n(n=0、1、2、3、・・・)で規定される、異なる電流値に設定されていることを特徴としている。
請求項5記載の電流生成供給回路は、請求項1乃至4のいずれかに記載の電流生成供給回路において、前記電流生成手段は、複数の定電流源から供給され、各々異なる電流値を有する複数の基準電流を、前記複数の階調電流として用いることを特徴としている。
請求項7記載の電流生成供給回路は、請求項1記載の電流生成供給回路において、前記電流生成手段は、前記負荷駆動電流を前記負荷に流し込む方向に流すように、前記合成電流の信号極性を設定することを特徴としている。
請求項10記載の電流生成供給回路は、請求項9記載の電流生成供給回路において、前記発光素子は、有機エレクトロルミネッセント素子であることを特徴としている。
請求項13記載の表示装置は、請求項12記載の表示装置において、前記デジタル値判定部は、前記デジタル信号を入力とし、該デジタル信号の各ビット値の論理和に基づいて、前記階調電流の選択状態を判定することを特徴としている。
請求項36記載の表示装置は、請求項24乃至34のいずれかに記載の表示装置において、前記電流生成手段は、前記駆動電流を前記表示画素に流し込む方向に流すように、前記合成電流の信号極性を設定することを特徴としている。
請求項19記載の表示装置は、請求項11乃至18のいずれかに記載の表示装置において、前記発光素子は、有機エレクトロルミネッセント素子からなる発光素子であることを特徴としている。
請求項22記載の表示装置は、請求項21記載の表示装置において、前記デジタル値判定部は、前記デジタル信号を入力とし、該デジタル信号の各ビット値の論理和に基づいて、前記階調電圧の選択状態を判定することを特徴としている。
請求項25記載の表示装置は、請求項20乃至23のいずれかに記載の表示装置において、前記電流生成手段は、前記発光駆動電流を前記発光素子に流し込む方向に流すように、前記合成電流の信号極性を設定することを特徴としている。
請求項26記載の表示装置は、請求項20乃至25のいずれかに記載の表示装置において、前記発光素子は、有機エレクトロルミネッセント素子であることを特徴としている。
さらに、上記電流生成供給回路は、負荷における通常の階調動作時には、電流生成部により信号ラッチ部に保持されたデジタル信号に応じて、予め規定された複数の階調電流から特定の階調電流を選択して合成(電流値を合算)し、上記負荷駆動電流として負荷に出力し、一方、負荷の特定動作時には、電流生成部による上記負荷駆動電流の供給を遮断するとともに特定電圧が負荷に直接印加されるように構成されている。
ここで、負荷の特定動作としては、負荷を最低階調で駆動させる状態であって、例えば、上記複数ビットのデジタル信号に応じて前記階調電流の各々が全て非選択となる状態を論理和演算に基づいて判別することにより、負荷への特定電圧の印加が制御される。
さらに、通常の階調表示動作時に、各データラインに対応して設けられた各書込電流生成回路(電流生成供給回路)により、表示データに応じた階調電流が生成、合成されて、適切な電流値を有する書込電流として各表示画素に供給され、一方、黒表示動作時には、各書込電流生成回路による書込電流の供給が遮断されるとともに、表示画素における最低輝度階調での発光動作に対応した所定の黒表示電圧が各データラインに印加されるので、良好な階調表示を実現しつつ、黒表示動作時においても、各データラインの信号レベルを特定の電圧に安定化させて迅速に黒表示状態に移行することができ、表示装置における表示応答特性並びに表示画質の向上を図ることができる。
さらに、通常の階調表示動作時に、各表示画素に設けられた画素駆動回路(電流生成供給回路)により、表示データに応じた階調電流が生成、合成されて、適切な電流値を有する発光駆動電流が発光素子に供給され、良好な輝度階調で発光動作が行われ、一方、黒表示動作時には、電流生成部による発光駆動電流の供給が遮断されるとともに、黒表示設定部(特定状態設定手段)により最低輝度階調での発光動作に対応した黒表示電圧が発光素子に印加されるので、良好な階調表示を実現しつつ、迅速に黒表示状態に移行することができ、表示装置における表示応答特性並びに表示画質の向上を図ることができる。
<電流生成供給回路>
まず、本発明に係る電流生成供給回路及びその制御方法について、図面を参照して説明する。
図1は、本発明に係る電流生成供給回路の一実施形態を示す概略構成図である。
図2は、本実施形態に係るラッチ回路の一具体例を示す回路構成図である。また、図3は、本実施形態に係る電流生成部の一具体例を示す回路構成図であり、図4は、本実施形態に係る電流生成部の他の具体例を示す回路構成図である。さらに、図5は、本実施形態に係る特定状態設定部に適用可能な論理回路を示す回路構成図である。ここでは、上述した電流生成供給回路の概略構成(図1)を適宜参照しながら説明する。
すなわち、電流生成供給回路ISAに信号レベルが変動しない一定の基準電流を流すのみで、複数ビットのデジタル信号に応じた所望の電流値を有する負荷駆動電流を生成することができる構成を有しているので、生成される負荷駆動電流が微小な場合であっても、基準電流が供給される信号線に付加された寄生容量(配線容量)への充放電動作を排除して、電流生成供給回路の動作速度を向上させることができる。
このような構成を有する電流生成部においても、上述した実施形態と同様に、ラッチ回路LC0〜LC3から出力される出力信号d10〜d13の信号レベルに応じて、トランジスタTr31〜Tr34の特定のトランジスタがオン動作して、該オン動作したトランジスタに流れる基準電流の合成電流が、電流出力接点OUTiを介して負荷駆動電流IDとして供給される。
図6は、本発明に係る電流生成供給回路の他の実施形態を示す概略構成図である。また、図7は、本実施形態に係る電流生成供給回路に適用される電流生成部の一具体例を示す回路構成図であり、図8は、本実施形態に係る電流生成供給回路に適用される電流生成部の他の具体例を示す回路構成図である。さらに、図9は、本実施形態に係る特定状態設定部に適用可能な論理回路を示す回路構成図である。ここで、上述した実施形態と同等の構成については、同一の符号を付して、その説明を簡略化する。
具体的には、図6に示すように、本実施形態に係る電流生成供給回路ISBは、上述した実施形態と同等の構成を有する信号ラッチ部10と、ラッチ回路LC0〜LC3の反転出力端子に接続された電流生成部20Bと、ラッチ回路LC0〜LC3の非反転出力端子に接続された特定状態設定部30Bと、を有して構成されている。ここで、電流生成部20Bに接続された電流発生源IRBは、電流生成部20B側から電流発生源IRB方向に基準電流Irefを流すように、低電位電源Vgndに接続されている。
本実施形態に係る電流生成部20Bは、図7に示すように、概略、上述した実施形態(図3参照)と同様に、トランジスタTr51〜Tr55からなるカレントミラー回路部21B、及び、トランジスタTr56〜Tr59からなるスイッチ回路部22Bと、を備え、各ラッチ回路LC0〜LC3からの出力信号d10*〜d13*に基づいて、基準電流Irefに対して、所定比率の電流値を有する複数の階調電流Idsi、Idsj、Idsk、Idslを任意に選択、合成して生成される負荷駆動電流IDを負荷に供給するように構成されている。
ここで、各電流入力接点IN1〜IN4には、図示を省略した個別の電流発生源が接続され、各電流発生源により基準電流Ir1、Ir2、Ir3、Ir4が、例えば、図7に示したカレントミラー回路構成を適用した場合と同様に、各々異なる比率の電流値を有するように設定されているものであってもよい。
ここで、OR回路33は、例えば、図9(a)に示すように、各ラッチ回路LC0〜LC3からの出力信号d10、d11及びd12、d13が個別に入力される2組の2入力NOR回路33a、33bと、該2入力NOR回路33a、33bからの論理出力を入力とする否定論理積回路(以下、「NAND回路」と略記する)33cと、を備えた周知の回路構成により実現することができる。
<第1の実施形態>
まず、本発明に係る電流生成供給回路を表示装置の駆動制御装置(データドライバ)に適用した場合の実施形態について、図面を参照して説明する。
図10は、本発明に係る電流生成供給回路を適用可能な表示装置の第1の実施形態を示す概略ブロック図であり、図11は、本実施形態に係る表示装置に適用される表示パネルの一例を示す概略構成図である。また、図12は、本実施形態に係る表示装置の他の構成例を示す概略ブロック図である。ここでは、表示パネルとしてアクティブマトリクス方式に対応した表示画素を備えた構成について説明する。また、本実施形態においては、電流シンク方式を採用した構成について説明する。
(表示パネル)
表示パネル110Aは、具体的には、図11に示すように、相互に並列に配設された複数の走査ラインSL及び電源ラインVLと、該走査ラインSL及び電源ラインVLに対して、直交するように配設された複数のデータラインDLと、これらの直交するラインの各交点近傍に配列された複数の表示画素(図11中、後述する画素駆動回路DCx及び有機EL素子OELからなる構成)と、を備えた構成を有している。
走査ドライバ120Aは、システムコントローラ150から供給される走査制御信号に基づいて、所定のタイミングで各走査ラインSLに選択レベル(例えば、ハイレベル)の走査信号Vselを順次印加することにより、各行ごとの表示画素群を選択状態とし、データドライバ130Aにより表示データに基づく書込電流Ipixを各データラインDLに供給して、各表示画素に所定の書込電流を書き込むように制御する。
データドライバ130Aは、システムコントローラ150から供給されるデータ制御信号(サンプリングスタート信号STR、シフトクロック信号SFC等)に基づいて、表示信号生成回路160から供給される複数ビットのデジタル信号からなる表示データを取り込んで保持し、当該表示データに対応する電流値を有する書込電流Ipixを生成して、各データラインDLに同時並行的に供給するように制御する。すなわち、本実施形態に係るデータドライバ130Aにおいては、上述した本発明に係る電流生成供給回路(図1参照)を良好に適用することができる。データドライバ130Aの具体的な回路構成例やその駆動制御動作については後述する。
電源ドライバ140は、システムコントローラ150から供給される電源制御信号に基づいて、走査ドライバ120Aにより各行ごとの表示画素群が選択状態に設定されるタイミングに同期して、電源ラインVLに選択レベルの電源電圧Vsc(例えば、接地電位以下に設定されたローレベル)を印加することにより、例えば、電源ラインVLから表示画素(画素駆動回路DCx)を介してデータドライバ130A方向に、表示データに基づく所定の書込電流Ipixを引き込み、一方、走査ドライバ120により各行ごとの表示画素群が非選択状態に設定されるタイミングに同期して、電源ラインVLに非選択レベル(例えば、ハイレベル)の電源電圧Vscを印加することにより、例えば、電源ラインVLから表示画素(画素駆動回路DCx)を介して有機EL素子OEL方向に、上記書込電流Ipixと同等の発光駆動電流を流すように制御する。
システムコントローラ150は、後述する表示信号生成回路160から供給されるタイミング信号に基づいて、少なくとも、走査ドライバ120A及びデータドライバ130A、電源ドライバ140の各々に対して、走査制御信号及びデータ制御信号(上述した走査スタート信号SSTRや走査クロック信号SCLK、サンプリングスタート信号STRやシフトクロック信号SFC等)、電源制御信号(電源スタート信号VSTR、電源クロック信号VCLK等)を生成して出力することにより、各ドライバを所定のタイミングで動作させて、表示パネル110Aに走査信号Vsel及び書込電流Ipix、電源電圧Vscを出力させ、画素駆動回路DCxにおける所定の制御動作を連続的に実行させて、映像信号に基づく所定の画像情報を表示パネル110Aに表示させる制御を行う。
表示信号生成回路160は、例えば、表示装置100Aの外部から供給される映像信号から輝度階調信号成分を抽出し、表示パネル110Aの1行分ごとに、該輝度階調信号成分を、複数ビットのデジタル信号からなる表示データとしてデータドライバ130Aに供給する。ここで、上記映像信号が、テレビ放送信号(コンポジット映像信号)のように、画像情報の表示タイミングを規定するタイミング信号成分を含む場合には、表示信号生成回路160は、上記輝度階調信号成分を抽出する機能のほか、タイミング信号成分を抽出してシステムコントローラ150に供給する機能を有するものであってもよい。この場合においては、上記システムコントローラ150は、表示信号生成回路160から供給されるタイミング信号に基づいて、走査ドライバ120やデータドライバ130A、電源ドライバ140に対して供給する上記走査制御信号及びデータ制御信号、電源制御信号を生成する。
次いで、上述した表示装置(表示パネル)の各表示画素に適用される画素駆動回路について簡単に説明する。
図13は、本実施形態に係る表示装置に適用可能な画素駆動回路の一実施例を示す回路構成図である。なお、ここで示す画素駆動回路は、本発明に係る表示装置に適用可能なごく一例を示すにすぎず、同等の動作機能を有する他の回路構成を有するものであってもよいことはいうまでもない。
このとき、コンデンサCxには、接点Nxa及びNxb間に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される(充電される)。また、このとき、有機EL素子OELのアノード端子(接点Nxb)に印加される電位は、カソード端子の電位(接地電位)よりも低くなり、有機EL素子OELに逆バイアス電圧が印加されることになるため、有機EL素子OELには発光駆動電流が流れず、発光動作は行われない。
これにより、nチャネル型トランジスタTr81及びTr82がオフ動作して、接点Nxaへの電源電圧Vscの印加が遮断されるとともに、接点Nxbへの書込電流Ipixの引き込み動作に起因する電圧レベルの印加が遮断されるので、コンデンサCxは、上述した書込動作において蓄積された電荷を保持する。
次いで、上述した表示装置に適用されるデータドライバの構成について説明する。
本実施形態に係る表示装置に適用されるデータドライバは、概略、図1に示した電流生成供給回路を基本構成とする書込電流生成回路が、各データラインに2組設けられ、所定の動作タイミングで各組の書込電流生成回路が、相補的かつ連続的に表示データの取り込み、保持、書込電流の生成、供給(引き込み)動作を実行するように構成されている。ここで、本構成例においては、書込電流生成回路群に対して、単一の電流発生源から一定の電流値を有する正の基準電流が供給される。
ここで、2組の書込電流生成回路群132A及び133Bには、少なくとも、表示信号生成回路160から供給される表示データD0〜Dk、及び、電流発生源IR(上述した電流発生源IRAに相当する)から定常的に供給される一定の電流値を有する基準電流Irefが共通に入力されるように構成されている。
これにより、黒表示状態を除く通常の階調表示動作においては、表示データD0〜D3に基づいて生成された書込電流IpixがデータラインDLを介して表示画素に供給され、黒表示動作においては、上記書込電流Ipixの供給を遮断しつつ、データラインDLに所定の黒表示電圧Vbkが印加される。
具体的には、反転ラッチ回路131及び選択設定回路134は、インバータINV1の入力接点(反転ラッチ回路131又は選択設定回路134の入力端子)INsには、シフトクロック信号SFC又は切換制御信号SELが入力され、インバータINV1の出力接点はインバータINV2の入力接点に接続されている。インバータINV2の出力接点はインバータINV4の入力接点に接続されている。また、インバータINV3の入力端子には、上記シフトクロック信号SFC又は切換制御信号SELが入力され、その出力接点はインバータINV5の入力接点に接続されている。また、インバータINV4の出力接点はインバータINV5及びインバータINV6の入力接点に接続されているとともに、インバータINV5の出力接点はインバータINV4及びインバータINV7の入力接点に接続されている。そして、インバータINV6の出力接点は反転ラッチ回路131又は選択設定回路134の非反転出力端子OUTsに接続され、インバータINV7の出力接点は反転ラッチ回路131又は選択設定回路134の反転出力端子OUTs*に接続されている。
次に、上述した構成を有する表示装置の動作について、図面を参照して説明する。
図17は、本実施形態に係るデータドライバにおける制御動作の一例を示すタイミングチャートであり、図18は、本実施形態に係る表示パネル(表示画素)における制御動作の一例を示すタイミングチャートである。ここでは、図14及び図15に示したデータドライバの構成に加え、図1乃至図3に示した電流生成供給回路の構成も適宜参照しながら説明する。
特に、本実施形態に係るデータドライバにおいては、上記信号保持動作及び電流生成供給動作に加え、例えば、表示パネルを構成する前表示画素を最低輝度階調で一斉に発光動作させる黒表示動作を実行する場合等に、全データラインDL1、DL2、・・・への書込電流Ipixの供給を遮断するとともに、特定の黒表示電圧Vbkを全データラインDL1、DL2、・・・に印加するように制御される。
(画素駆動回路)
図19は、本実施形態に適用される画素駆動回路の一実施例を示す回路構成図である。なお、ここで示す画素駆動回路は、本発明に係る表示装置に適用可能なごく一例を示すにすぎず、同等の動作機能を有する他の回路構成を有するものであってもよいことはいうまでもない。
次いで、本実施形態に適用されるデータドライバの構成について説明する。
本実施形態に係る表示装置に適用されるデータドライバは、概略、図6に示した電流生成供給回路を基本構成とする書込電流生成回路が、各データラインに2組設けられ、所定の動作タイミングで各組の書込電流生成回路が、相補的かつ連続的に表示データの取り込み、保持、書込電流の生成、供給(流し込む;印加する)動作を実行するように構成されている。ここで、本構成例においては、書込電流生成回路群に対して、単一の電流発生源から一定の電流値を有する負の基準電流が供給される。
ここで、2組の書込電流生成回路群132C及び133Dには、少なくとも、表示データD0〜D3が共通に入力されるとともに、電流発生源IRにより定常的に一定の電流値を有する基準電流Irefが共通に引き抜かれるように構成されている。
これにより、黒表示状態を除く通常の階調表示動作においては、表示データD0〜D3に基づいて生成された書込電流IpixがデータラインDLを介して表示画素に供給され、黒表示動作においては、上記書込電流Ipixの供給を遮断しつつ、データラインDLに所定の黒表示電圧Vbkが印加される(書込電流生成回路の選択状態)。
これにより、上述した実施形態と同様に、表示データD0〜D3に基づいて書込電流Ipixが生成されるものの、データラインDLには供給されない状態となり、実質的に、書込電流生成回路が非選択状態に設定される。
次に、本発明に係る電流生成供給回路を、表示装置(表示パネル)を構成する各表示画素に設けられた画素駆動回路に適用した場合の実施形態について、図面を参照して説明する。
図22は、本発明に係る電流生成供給回路を適用可能な表示装置(表示パネル)の第2の実施形態を示す概略構成図である。また、図23は、本実施形態に係る表示装置に適用される画素駆動回路の一実施例を示す回路構成図であり、図24は、本実施形態に係る表示装置に適用されるデータドライバの一実施例を示す回路構成図である。ここでは、図1乃至図3に示した構成を有する電流生成供給回路を、各画素駆動回路に適用した場合について説明する。また、上述した第1の実施形態と同等の構成については、同一の符号を付して、その説明を簡略化又は省略する。
また、表示データD0〜D3が黒表示状態(階調データDP0〜DP3又は出力信号DP10〜DP13が全て“0”)にある場合には、上記複数の階調電流のいずれも選択されず、有機EL素子OELに発光駆動電流が供給されない。
次に、上述した構成を有する表示装置の動作について、図面を参照して説明する。
図25は、本実施形態に係る表示装置(データドライバ及び表示パネル)における制御動作の一例を示すタイミングチャートである。また、図26は、本実施形態に係る表示装置に適用される画素駆動回路の他の実施例を示す回路構成図である。
また、階調データ供給動作においては、システムコントローラ150から出力される出力イネーブル信号WEに基づいて、上記各ラッチ部LD1、LD2、LD3、・・・に保持された表示データD0〜D3を階調データDP0〜DP3として、各スイッチSW1、SW2、SW3、・・・を介してデータライン群DLzに一括して供給する。ここで、階調データ供給動作(出力イネーブル信号WE)は、表示パネル110Cにおいて、特定の行の表示画素を選択する走査信号Vselの印加タイミングに同期するように設定される。すなわち、本実施形態においては、複数ビットのデジタル信号からなる表示データD0〜D3に基づく階調データ(デジタル信号)DP0〜DP3がデータドライバ130Cから表示パネル110Cに配設された各データライン群DLzを介して、直接表示画素(画素駆動回路DCz)に供給される。
以上の一連の制御動作は、表示パネル110Cを構成する全ての行について、順次実行され、各行の有機EL素子OELの発光動作(発光駆動電流の供給動作)は、次回の走査信号Vselが印加されるまで、画素駆動回路DCzにより継続的に保持される。
また、上述した実施形態においては、本発明に係る電流生成供給回路を表示装置のデータドライバ又は画素駆動回路に適用した場合についてのみ説明したが、本発明はこのような適用例に限定されるものではなく、例えば、発光ダイオードを多数配列して形成されるプリンタヘッドの駆動回路のように、所定の電流値を有する電流を供給することにより、該電流値に応じた所定の駆動状態で動作する機能素子を多数備えたデバイスの駆動回路に良好に適用することもできる。
次に、本発明に係る電流生成供給回路、及び、表示装置の表示パネルに設けられた画素駆動回路に適用可能な電界効果型トランジスタ(薄膜トランジスタ)の構造について説明する。
図27は、本発明に係る電流生成供給回路及び表示装置に適用されるnチャネル型トランジスタの電圧−電流特性を示す図であり、図28は、本発明に係る電流生成供給回路及び表示装置に適用されるpチャネル型トランジスタの電圧−電流特性を示す図である。
図29は、発光駆動用トランジスタ(pチャネル型トランジスタ)における電圧−電流特性と、書込動作時と発光動作時おけるドレイン電流(発光駆動電流)の電流値との関係を示す図である。ここでは、図19に示した画素駆動回路を適宜参照しながら説明する。
図30は、ボディターミナル構造を有するpチャネル型のトランジスタ(MOST)の平面構成を示す概略図であり、図30(a)は、半導体基板上に形成された活性層の平面構造を表し、図30(b)は、活性層上に電極を形成した状態における平面構造を表す。図31は、ボディターミナル構造を有するpチャネル型のトランジスタの断面構成を示す概略図であり、図31(a)、(b)は、図30(b)に示した平面構造の断面構造を示し、図31(c)、(d)は、ボディターミナル構造を有するpチャネル型トランジスタ及びnチャネル型トランジスタを示す回路記号である。なお、ここで示すボディターミナル構造を有する電界効果型トランジスタは、本発明に係る電流生成供給回路又は表示装置に適用可能な一例を示すものにすぎず、同等の素子特性を有する他のトランジスタ構造を有するものであってもよいことはいうまでもない。
10 信号ラッチ部
20A、20B 電流生成部
21A、21B カレントミラー回路部
22A、22B スイッチ回路部
30A、30B 特定状態設定部
LC0〜LC3 ラッチ回路
IRA、IRB 電流発生源
100A〜100C 表示装置
110A〜110C 表示パネル
120A〜120C 走査ドライバ
130A〜130C データドライバ
140 電源ドライバ
150 システムコントローラ
160 表示信号生成回路
DCx〜DCz 画素駆動回路
OEL 有機EL素子
Claims (26)
- 複数ビットのデジタル信号を保持する信号保持手段と、
前記デジタル信号の各ビットに対応する複数の階調電流から、前記信号保持手段を介して出力される前記デジタル信号の各ビット値に応じて、前記階調電流の各々を選択的に合成し、負荷駆動電流として所定の負荷に供給する電流生成手段と、
を備え、
前記電流生成手段は、前記デジタル信号の各ビットに対応し、定電流源から供給される基準電流に対して、各々異なる比率の電流値を有する前記複数の階調電流を生成するカレントミラー回路部と、前記複数の階調電流から、前記デジタル信号の各ビット値に応じて前記階調電流を選択するスイッチ回路部と、を備え、
前記カレントミラー回路部は、前記定電流源に接続され、前記基準電流が流れる基準電流トランジスタと、前記基準電流トランジスタのゲート端子に、各ゲート端子が並列的に接続されるとともに、トランジスタサイズが各々異なる、前記階調電流が流れる複数の階調電流トランジスタと、を備え、
前記基準電流トランジスタ及び前記階調電流トランジスタは、半導体基板の一面側に絶縁膜を介して形成された半導体層に、チャネル領域と、該チャネル領域を挟んで形成されたソース領域及びドレイン領域と、該ソース領域及び該ドレイン領域の対向軸に対して垂直方向に、チャネル領域から突出して形成されたターミナル領域と、前記チャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、前記ドレイン領域に電気的に接続されたドレイン電極と、前記ソース領域及び前記ターミナル領域に電気的に接続された単一のボディターミナル電極と、を備えたトランジスタ構造を有していることを特徴とする電流生成供給回路。 - 前記電流生成供給回路は、前記負荷を特定の動作状態で駆動させるための特定電圧を、前記負荷に印加する特定状態設定手段を有し、
前記特定状態設定手段は、前記デジタル信号に応じて前記階調電流の各々が全て非選択となる状態を判定するデジタル値判定部と、
前記デジタル値判定部による判定結果に基づいて、前記負荷を最低階調状態で駆動させるための前記特定電圧を印加する特定電圧印加部と、
を備えていることを特徴とする請求項1記載の電流生成供給回路。 - 前記デジタル値判定部は、前記デジタル信号を入力とし、該デジタル信号の各ビット値の論理和に基づいて、前記階調電流の選択状態を判定することを特徴とする請求項2記載の電流生成供給回路。
- 前記複数の階調電流は、各々2n(n=0、1、2、3、・・・)で規定される、異なる電流値に設定されていることを特徴とする請求項1乃至3のいずれかに記載の電流生成供給回路。
- 前記電流生成手段は、複数の定電流源から供給され、各々異なる電流値を有する複数の基準電流を、前記複数の階調電流として用いることを特徴とする請求項1乃至4のいずれかに記載の電流生成供給回路。
- 前記電流生成手段は、前記負荷駆動電流を前記負荷側から引き込む方向に流すように、前記合成電流の信号極性を設定することを特徴とする請求項1記載の電流生成供給回路。
- 前記電流生成手段は、前記負荷駆動電流を前記負荷に流し込む方向に流すように、前記合成電流の信号極性を設定することを特徴とする請求項1記載の電流生成供給回路。
- 前記電流生成供給回路は、前記信号線の各々に対して2組設けられ、一方の前記電流生成供給回路において先に保持した前記複数ビットのデジタル信号に基づく前記負荷駆動電流を前記負荷に供給する動作期間中に、他方の前記電流生成供給回路において次の前記複数ビットのデジタル信号を保持する動作を、交互に順次繰り返し実行することを特徴とする請求項1乃至7のいずれかに記載の電流生成供給回路。
- 前記負荷は、前記電流生成手段から供給される前記負荷駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備え、前記特定状態設定手段は、前記発光素子を最低の輝度階調で発光動作させるための前記特定電圧を、前記発光素子に印加することを特徴とする請求項1乃至8のいずれかに記載の電流生成供給回路。
- 前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする請求項9記載の電流生成供給回路。
- 少なくとも、複数の走査線及び複数の信号線が相互に直交するように配設され、該走査線及び該信号線の交点に複数の表示画素がマトリクス状に配列された表示パネルと、前記各表示画素を行単位で選択状態にするための走査信号を前記走査線に印加する走査駆動手段と、表示信号に基づく駆動電流を、前記信号線を介して前記各表示画素に供給する信号駆動手段と、を備え、選択状態にある前記表示画素に対して、所定の電流値を有する前記駆動電流を供給することにより、前記各表示画素を所定の輝度階調で発光させて、前記表示パネルに所望の画像情報を表示する表示装置において、
前記信号駆動手段は、少なくとも、
前記表示信号に基づく複数ビットのデジタル信号を保持する信号保持手段と、
前記デジタル信号の各ビットに対応する複数の階調電流から、前記信号保持手段を介して出力される前記デジタル信号の各ビット値に応じて、前記階調電流の各々を選択的に合成し、前記駆動電流として前記表示画素に供給する電流生成手段と、
を有する電流生成供給回路を複数具備し、
前記電流生成手段は、前記デジタル信号の各ビットに対応し、定電流源から供給される基準電流に対して、各々異なる比率の電流値を有する前記複数の階調電流を生成するカレントミラー回路部と、前記複数の階調電流から、前記デジタル信号の各ビット値に応じて前記階調電流を選択するスイッチ回路部と、を備え、
前記カレントミラー回路部は、前記定電流源に接続され、前記基準電流が流れる基準電流トランジスタと、前記基準電流トランジスタのゲート端子に、各ゲート端子が並列的に接続されるとともに、トランジスタサイズが各々異なる、前記階調電流が流れる複数の階調電流トランジスタと、を備え、
前記表示画素は、前記駆動電流を保持する電流書込保持手段と、該保持された前記駆動電流に基づいて発光駆動電流を生成する発光駆動手段と、前記発光駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子と、を備え
前記基準電流トランジスタ及び前記階調電流トランジスタ、もしくは、前記駆動電流トランジスタは、半導体基板の一面側に絶縁膜を介して形成された半導体層に、チャネル領域と、該チャネル領域を挟んで形成されたソース領域及びドレイン領域と、該ソース領域及び該ドレイン領域の対向軸に対して垂直方向に、チャネル領域から突出して形成されたターミナル領域と、前記チャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、前記ドレイン領域に電気的に接続されたドレイン電極と、前記ソース領域及び前記ターミナル領域に電気的に接続された単一のボディターミナル電極と、を備えたトランジスタ構造を有していることを特徴とする表示装置。 - 前記信号駆動手段は、前記表示画素を特定の輝度階調で発光動作させるための特定電圧を、前記表示画素に印加する特定状態設定手段を有し、
前記特定状態設定手段は、前記デジタル信号に応じて前記階調電流の各々が全て非選択となる状態を判定するデジタル値判定部と、
前記デジタル値判定部による判定結果に基づいて、前記表示画素を最低の輝度階調で発光動作させるための前記特定電圧を印加する特定電圧印加部と、
を備えていることを特徴とする請求項11記載の表示装置。 - 前記デジタル値判定部は、前記デジタル信号を入力とし、該デジタル信号の各ビット値の論理和に基づいて、前記階調電流の選択状態を判定することを特徴とする請求項12記載の表示装置。
- 前記複数の階調電流は、各々2n(n=0、1、2、3、・・・)で規定される、異なる電流値に設定されていることを特徴とする請求項11乃至13のいずれかに記載の表示装置。
- 前記表示画素は、前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする請求項11乃至14のいずれかに記載の表示装置。
- 前記電流生成手段は、前記駆動電流を前記表示画素側から引き込む方向に流すように、前記合成電流の信号極性を設定することを特徴とする請求項11乃至15のいずれかに記載の表示装置。
- 前記電流生成手段は、前記駆動電流を前記表示画素に流し込む方向に流すように、前記合成電流の信号極性を設定することを特徴とする請求項11乃至15のいずれかに記載の表示装置。
- 前記信号駆動手段は、少なくとも、前記信号線の各々に対して2組の前記電流生成供給回路を備え、
一方の前記電流生成供給回路において先に保持した前記複数ビットのデジタル信号に基づく前記駆動電流を前記表示画素に供給する動作期間中に、他方の前記電流生成供給回路において次の前記複数ビットのデジタル信号を保持する動作を、交互に順次繰り返し実行することを特徴とする請求項11乃至17のいずれかに記載の表示装置。 - 前記発光素子は、有機エレクトロルミネッセント素子からなる発光素子であることを特徴とする請求項11乃至18のいずれかに記載の表示装置。
- 少なくとも、複数の走査線及び複数の信号線群が相互に直交するように配設され、該走査線及び該信号線群の交点に複数の表示画素がマトリクス状に配列された表示パネルと、
前記各表示画素を行単位で選択状態にするための走査信号を前記走査線に印加する走査駆動手段と、表示信号に基づく複数ビットのデジタル信号を、前記各信号線群を介して前記各表示画素に供給する信号駆動手段と、を備え、
前記表示画素は、少なくとも、
発光駆動電流の電流値に応じて所定の輝度階調で発光動作する電流駆動型の発光素子と、
前記複数ビットのデジタル信号を保持する信号保持手段と、定電流源から供給される基準電流に基づいて、前記信号保持手段に保持された前記デジタル信号の値に応じた階調電流を生成して、前記発光駆動電流として前記発光素子に供給する電流生成手段と、を有する電流生成供給回路と、
を具備し、
前記電流生成手段は、前記デジタル信号の各ビットに対応し、前記基準電流に対して、各々異なる比率の電流値を有する前記複数の階調電流を生成するカレントミラー回路部と、
前記複数の階調電流から、前記デジタル信号の各ビット値に応じて前記階調電流を選択するスイッチ回路部と、を備え、
前記カレントミラー回路部は、前記定電流源に接続され、前記基準電流が流れる基準電流トランジスタと、前記基準電流トランジスタのゲート端子に、各ゲート端子が並列的に接続されるとともに、トランジスタサイズが各々異なる、前記階調電流が流れる複数の階調電流トランジスタと、を備え
前記基準電流トランジスタ及び前記階調電流トランジスタは、半導体基板の一面側に絶縁膜を介して形成された半導体層に、チャネル領域と、該チャネル領域を挟んで形成されたソース領域及びドレイン領域と、該ソース領域及び該ドレイン領域の対向軸に対して垂直方向に、チャネル領域から突出して形成されたターミナル領域と、前記チャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、前記ドレイン領域に電気的に接続されたドレイン電極と、前記ソース領域及び前記ターミナル領域に電気的に接続された単一のボディターミナル電極と、を備えたトランジスタ構造を有していることを特徴とする表示装置。 - 前記表示画素は、前記発光素子を特定の輝度階調で発光動作させるための特定電圧を、前記発光素子に印加する特定状態設定手段を有し、
前記特定状態設定手段は、前記デジタル信号に応じて前記階調電流の各々が全て非選択となる状態を判定するデジタル値判定部と、
前記デジタル値判定部による判定結果に基づいて、前記発光素子を最低の輝度階調で発光動作させるための前記特定電圧を印加する特定電圧印加部と、
を備えていることを特徴とする請求項20記載の表示装置。 - 前記デジタル値判定部は、前記デジタル信号を入力とし、該デジタル信号の各ビット値の論理和に基づいて、前記階調電流の選択状態を判定することを特徴とする請求項21記載の表示装置。
- 前記複数の階調電流は、各々2n(n=0、1、2、3、・・・)で規定される、異なる電流値に設定されていることを特徴とする請求項20乃至22のいずれかに記載の表示装置。
- 前記電流生成手段は、前記発光駆動電流を前記発光素子側から引き込む方向に流すように、前記合成電流の信号極性を設定することを特徴とする請求項20乃至23のいずれかに記載の表示装置。
- 前記電流生成手段は、前記発光駆動電流を前記発光素子に流し込む方向に流すように、前記合成電流の信号極性を設定することを特徴とする請求項20乃至23のいずれかに記載の表示装置。
- 前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする請求項20乃至25のいずれかに記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008190955A JP4811434B2 (ja) | 2008-07-24 | 2008-07-24 | 電流生成供給回路及び電流生成供給回路を備えた表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008190955A JP4811434B2 (ja) | 2008-07-24 | 2008-07-24 | 電流生成供給回路及び電流生成供給回路を備えた表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002345876A Division JP4247660B2 (ja) | 2002-10-31 | 2002-11-28 | 電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009003463A JP2009003463A (ja) | 2009-01-08 |
JP4811434B2 true JP4811434B2 (ja) | 2011-11-09 |
Family
ID=40319825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008190955A Expired - Fee Related JP4811434B2 (ja) | 2008-07-24 | 2008-07-24 | 電流生成供給回路及び電流生成供給回路を備えた表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4811434B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6787849B2 (ja) * | 2017-07-31 | 2020-11-18 | 京セラ株式会社 | 発光装置 |
CN118353422A (zh) * | 2024-06-18 | 2024-07-16 | 深圳比特微电子科技有限公司 | 锁存电路、动态锁存器、动态d触发器及相关装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000105574A (ja) * | 1998-09-29 | 2000-04-11 | Matsushita Electric Ind Co Ltd | 電流制御型発光装置 |
JP4138102B2 (ja) * | 1998-10-13 | 2008-08-20 | セイコーエプソン株式会社 | 表示装置及び電子機器 |
US6266000B1 (en) * | 1999-04-30 | 2001-07-24 | Agilent Technologies, Inc. | Programmable LED driver pad |
KR100888004B1 (ko) * | 1999-07-14 | 2009-03-09 | 소니 가부시끼 가이샤 | 전류 구동 회로 및 그것을 사용한 표시 장치, 화소 회로,및 구동 방법 |
JP2002094070A (ja) * | 2000-09-13 | 2002-03-29 | Sony Corp | 半導体装置およびその製造方法 |
JP2003195815A (ja) * | 2000-11-07 | 2003-07-09 | Sony Corp | アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置 |
KR100393218B1 (ko) * | 2001-03-12 | 2003-07-31 | 삼성전자주식회사 | 절연막 위의 실리콘 구조를 갖는 반도체 소자 및 그제조방법 |
-
2008
- 2008-07-24 JP JP2008190955A patent/JP4811434B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009003463A (ja) | 2009-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9640106B2 (en) | Semiconductor device and driving method thereof | |
JP4314638B2 (ja) | 表示装置及びその駆動制御方法 | |
KR100803412B1 (ko) | 표시장치 및 표시장치 구동방법 | |
JP5467484B2 (ja) | 表示駆動装置及びその駆動制御方法並びにそれを備える表示装置 | |
JP4329867B2 (ja) | 表示装置 | |
US8610749B2 (en) | Display device and drive method for display device | |
CN114424278B (zh) | 显示装置及其驱动方法 | |
JP5780650B2 (ja) | レベルシフタ回路、走査回路、表示装置、及び、電子機器 | |
JP4111128B2 (ja) | 表示駆動装置及び表示装置並びにその駆動制御方法 | |
JP4247660B2 (ja) | 電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置 | |
JP2005338653A (ja) | 表示装置及びその駆動制御方法 | |
WO2008032552A1 (fr) | Circuit de commutation, circuit de commande de pixel et circuit d'échantillonnage avec maintien | |
JP4811434B2 (ja) | 電流生成供給回路及び電流生成供給回路を備えた表示装置 | |
JP4232193B2 (ja) | 電流生成供給回路及び電流生成供給回路を備えた表示装置 | |
JP4241144B2 (ja) | 駆動制御装置及びその制御方法並びに駆動制御装置を備えた表示装置 | |
JP4103079B2 (ja) | 電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置 | |
JP4074995B2 (ja) | 電流駆動回路及びその制御方法並びに該電流駆動回路を備えた表示装置 | |
JP4103139B2 (ja) | 電流生成供給回路及び該電流生成供給回路を備えた表示装置 | |
JP4329868B2 (ja) | 表示装置 | |
JP4305085B2 (ja) | 電流生成供給回路及び電流生成供給回路を備えた表示装置 | |
JP2005017977A (ja) | 電流生成供給回路及び該電流生成供給回路を備えた表示装置 | |
JP2004361575A (ja) | 電流生成供給回路及びその制御方法並びに該電流生成供給回路を備えた表示装置 | |
JP4941426B2 (ja) | 表示装置 | |
KR100627418B1 (ko) | 유기 발광 표시 장치 및 그 구동 방법 | |
JP2004186869A (ja) | 電流駆動回路及びその駆動制御方法並びに電流駆動回路を備えた表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110726 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110808 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4811434 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |