JP2003195815A - アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置 - Google Patents

アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置

Info

Publication number
JP2003195815A
JP2003195815A JP2001339772A JP2001339772A JP2003195815A JP 2003195815 A JP2003195815 A JP 2003195815A JP 2001339772 A JP2001339772 A JP 2001339772A JP 2001339772 A JP2001339772 A JP 2001339772A JP 2003195815 A JP2003195815 A JP 2003195815A
Authority
JP
Japan
Prior art keywords
field effect
effect transistor
display device
active matrix
image information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001339772A
Other languages
English (en)
Inventor
Akira Yumoto
昭 湯本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001339772A priority Critical patent/JP2003195815A/ja
Priority to EP01981004.3A priority patent/EP1333422B1/en
Priority to CNB018053173A priority patent/CN1189855C/zh
Priority to PCT/JP2001/009735 priority patent/WO2002039420A1/ja
Priority to TW90127674A priority patent/TW538649B/zh
Priority to KR1020027008789A priority patent/KR100830772B1/ko
Publication of JP2003195815A publication Critical patent/JP2003195815A/ja
Priority to US11/338,516 priority patent/US8120551B2/en
Priority to US13/370,352 priority patent/US8558769B2/en
Priority to US13/965,939 priority patent/US8810486B2/en
Priority to US14/337,733 priority patent/US9245481B2/en
Priority to US14/981,005 priority patent/US9741289B2/en
Priority to US15/666,815 priority patent/US10269296B2/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0272—Details of drivers for data electrodes, the drivers communicating data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 電流書き込み型の画素回路を採用した場合に
は、各画素へのデータの書き込みを線順次で行う必要が
ある。 【解決手段】 電流書き込み型画素回路１１をマトリク
ス状に配置してなるアクティブマトリクス型表示装置に
おいて、データ線１３−１〜１３−ｍの各々に対応して
設けられたｍ個の電流ドライバ回路（ＣＤ）１５−１〜
１５−ｍからなるデータ線ドライバ回路１５を設け、こ
のデータ線ドライバ回路１５で画像データ（本例では、
輝度データ）を一旦保持し、しかる後これを電流の形で
データ線１３−１〜１３−ｍの各々に与えることによっ
て各画素回路１１に対する画像情報の書き込み駆動を行
うようする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、各画素毎に能動素
子を有して当該能動素子によって画素単位で表示制御が
行われるアクティブマトリクス型表示装置に関し、特
に、流れる電流によって輝度が変化する電気光学素子を
画素の表示素子として用いるアクティブマトリクス型表
示装置および電気光学素子として有機材料のエレクトロ
ルミネッセンス(以下、有機ＥＬ(electroluminescence)
と記す)素子を用いるアクティブマトリクス型有機ＥＬ
表示装置に関する。
【０００２】
【従来の技術】表示装置、例えば画素の表示素子として
液晶セルを用いた液晶ディスプレイなどにおいては、多
数の画素をマトリクス状に配列し、表示すべき画像情報
に応じて画素毎に光強度を制御することによって画像の
表示駆動が行われるようになっている。この表示駆動
は、画素の表示素子として有機ＥＬ素子を用いた有機Ｅ
Ｌディスプレイなどでも同様である。
【０００３】ただし、有機ＥＬディスプレイの場合は、
画素の表示素子として発光素子を用いる、いわゆる自発
光型のディスプレイであるため、液晶ディスプレイに比
べて画像の視認性が高い、バックライトが不要、応答速
度が速い等の利点を有する。また、各発光素子の輝度は
それに流れる電流値によって制御される、即ち有機ＥＬ
素子が電流制御型であるという点で、液晶セルが電圧制
御型である液晶ディスプレイなどとは大きく異なる。
【０００４】有機ＥＬディスプレイにおいては、液晶デ
ィスプレイと同様、その駆動方式として単純（パッシ
ブ）マトリクス方式とアクティブマトリクス方式とを採
ることができる。ただし、前者は構造が単純であるもの
の、大型かつ高精細のディスプレイの実現が難しいなど
の問題がある。このため、近年、画素内部の発光素子に
流れる電流を、同様に画素内部に設けた能動素子（一般
には、薄膜トランジスタ(Thin Film Transistor；ＴＦ
Ｔ)によって制御する、アクティブマトリクス方式の開
発が盛んに行われている。
【０００５】図３３に、アクティブマトリクス型の有機
ＥＬディスプレイにおける画素回路（単位画素の回路）
の従来例を示す（より詳細には、米国特許第５，６８
４，３６５号公報、特開平８−２３４６８３号公報を参
照）。
【０００６】この従来例に係る画素回路は、図３３から
明らかなように、アノード（陽極）が正電源Ｖｄｄに接
続された有機ＥＬ素子１０１と、ドレインが有機ＥＬ素
子１０１のカソード（陰極）に接続され、ソースが接地
されたＴＦＴ１０２と、ＴＦＴ１０２のゲートとグラン
ドとの間に接続されたキャパシタ１０３と、ドレインが
ＴＦＴ１０２のゲートに、ソースがデータ線１０６に、
ゲートが走査線１０５にそれぞれ接続されたＴＦＴ１０
４とを有する構成となっている。
【０００７】ここで、有機ＥＬ素子は多くの場合整流性
があるため、ＯＬＥＤ(Organic Light Emitting Diode)
と呼ばれることがある。したがって、図３３およびその
他の図では、ＯＬＥＤとしてダイオードの記号を用いて
示している。ただし、以下の説明において、ＯＬＥＤに
は必ずしも整流性を要求するものではない。
【０００８】上記構成の画素回路の動作は次の通りであ
る。先ず、走査線１０５の電位を選択状態（ここでは、
高レベル）とし、データ線１０６に書き込み電位Ｖｗを
印加すると、ＴＦＴ１０４が導通してキャパシタ１０３
が充電または放電され、ＴＦＴｌ０２のゲート電位は書
き込み電位Ｖｗとなる。次に、走査線１０５の電位を非
選択状態（ここでは、低レベル）とすると、走査線１０
５とＴＦＴｌ０２とは電気的に切り離されるが、ＴＦＴ
ｌ０２のゲート電位はキャパシタ１０３によって安定に
保持される。
【０００９】そして、ＴＦＴｌ０２およびＯＬＥＤ１０
１に流れる電流は、ＴＦＴｌ０２のゲート・ソース間電
圧Ｖｇｓに応じた値となり、ＯＬＥＤ１０１はその電流
値に応じた輝度で発光し続ける。ここで、走査線１０５
を選択してデータ線１０６に与えられた輝度情報を画素
内部に伝える動作を、以下、「書き込み」と呼ぶことと
する。上述のように、図３３に示す画素回路では、一度
電位Ｖｗの書き込みを行えば、次に書き込みが行われる
までの間、ＯＬＥＤ１０１は一定の輝度で発光を継続す
る。
【００１０】このような画素回路（以下、単に画素と記
す場合もある）１１１を図３４に示すようにマトリクス
状に多数並べ、走査線１１２−１〜１１２−ｎを走査線
駆動回路１１３によって順次選択しながら、電圧駆動型
のデータ線駆動回路（電圧ドライバ）１１４からデータ
線１１５−１〜１１５−ｍを通して書き込みを繰り返す
ことにより、アクティブマトリクス型表示装置（有機Ｅ
Ｌディスプレイ）を構成することができる。ここでは、
ｍ列ｎ行の画素配列を示している。この場合、当然のこ
とながら、データ線がｍ本、走査線がｎ本となる。
【００１１】単純マトリクス型表示装置では、各発光素
子は、選択された瞬間にのみ発光するのに対し、アクテ
ィブマトリクス型表示装置では、書き込み終了後も発光
素子が発光を継続する。このため、アクティブマトリク
ス型表示装置は、単純マトリクス型表示装置に比べて発
光素子のピーク輝度、ピーク電流を下げられるなどの点
で、とりわけ大型・高精細のディスプレイでは有利とな
る。
【００１２】ところで、アクティブマトリクス型有機Ｅ
Ｌディスプレイにおいては、能動素子として一般に、ガ
ラス基板上に形成された絶縁ゲート型薄膜電界効果トラ
ンジスタ（ＴＦＴ）が利用される。ところが、このＴＦ
Ｔの形成に使用されるアモルファスシリコン（非晶質シ
リコン）やポリシリコン（多結晶シリコン）は、単結晶
シリコンに比べて結晶性が悪く、導電機構の制御性が悪
いために、形成されたＴＦＴは特性のばらつきが大きい
ことが良く知られている。
【００１３】特に、比較的大型のガラス基板上にポリシ
リコンＴＦＴを形成する場合には、ガラス基板の熱変形
等の問題を避けるため、通常、アモルファスシリコン膜
の形成後、レーザアニール法によって結晶化が行われ
る。しかしながら、大きなガラス基板に均一にレーザエ
ネルギーを照射することは難しく、ポリシリコンの結晶
化の状態が基板内の場所によってばらつきを生ずること
が避けられない。この結果、同一基板上に形成したＴＦ
Ｔでも、そのしきい値Ｖｔｈが画素によって数百ｍＶ、
場合によっては１Ｖ以上ばらつくこともまれではない。
【００１４】この場合、例えば異なる画素に対して同じ
電位Ｖｗを書き込んでも、画素によってＴＦＴのしきい
値Ｖｔｈがばらつくことになる。これにより、ＯＬＥＤ
に流れる電流Ｉｄｓは画素毎に大きくばらついて全く所
望の値からはずれる結果となり、ディスプレイとして高
い画質を期待することはできない。このことは、しきい
値Ｖｔｈのみではなく、キャリアの移動度μなどのばら
つきについても同様のことが言える。
【００１５】かかる問題を改善するため、本願発明者
は、一例として、図３５に示す電流書き込み型の画素回
路を提案している（国際公開番号ＷＯ０１−０６４８４
の公報参照）。
【００１６】この電流書き込み型の画素回路は、図３５
から明らかなように、カソードが負電源Ｖｓｓに接続さ
れたＯＬＥＤ１２１と、ドレインがＯＬＥＤ１２１のア
ノードに接続され、ソースが基準電位点であるグランド
に接続（以下、「接地」と記す）されたＴＦＴ１２２
と、このＴＦＴ１２２のゲートとグランドとの間に接続
されたキャパシタ１２３と、ゲートがＴＦＴ１２２のゲ
ートに接続され、ソースが接地されたＴＦＴ１２４と、
ドレインがＴＦＴ１２４のドレインに、ソースがデータ
線１２８に、ゲートが走査線１２７にそれぞれ接続され
たＴＦＴ１２５と、ドレインがＴＦＴ１２２，１２４の
各ゲートに、ソースがＴＦＴ１２４，１２５の各ドレイ
ンに、ゲートが走査線１２７にそれぞれ接続されたＴＦ
Ｔ１２６とを有する構成となっている。
【００１７】この回路例では、ＴＦＴｌ２２，１２４と
してＰＭＯＳ（電界効果トランジスタ）、ＴＦＴ１２
５，１２６としてＮＭＯＳを用いている。この画素回路
を駆動するタイミングチャートを図３６に示す。
【００１８】図３５に示す画素回路が、図３３に示す画
素回路と決定的に異なる点は、次の通りである。すなわ
ち、図３３に示す画素回路においては輝度データが電圧
の形で画素に与えられるのに対し、図３５に示す画素回
路においては電流の形で画素に与えられる点にある。そ
の動作は次の通りである。
【００１９】先ず、輝度情報を書き込む際は、走査線１
２７を選択状態にし、データ線１２８に、輝度情報に応
じた電流Ｉｗを流す。この電流Ｉｗは、ＴＦＴ１２５を
通してＴＦＴ１２４に流れる。このとき、ＴＦＴ１２４
に生ずるゲート・ソース間電圧をＶｇｓとする。書き込
み時は、ＴＦＴ１２６によってＴＦＴ１２４のゲート・
ドレイン間が短絡されているので、ＴＦＴ１２４は飽和
領域で動作する。
【００２０】よって、良く知られたＭＯＳトランジスタ
の式にしたがって Ｉｗ＝μ１Ｃｏｘ１Ｗ１／Ｌ１／２（Ｖｇｓ−Ｖｔｈ１）2 ……（１） が成立する。（１）式において、Ｖｔｈ１はＴＦＴ１２
４のしきい値、μ１はキャリアの移動度、Ｃｏｘ１は単
位面積当たりのゲート容量、Ｗ１はチャネル幅、Ｌ１は
チャネル長である。
【００２１】次に、ＯＬＥＤ１２１に流れる電流をＩｄ
ｒｖとすると、この電流ＩｄｒｖはＯＬＥＤ１２１と直
列に接続されたＴＦＴｌ２２によって電流値が制御され
る。図３５に示す画素回路では、ＴＦＴｌ２２のゲート
・ソース間電圧が（１）式のＶｇｓに一致するので、Ｔ
ＦＴｌ２２が飽和領域で動作すると仮定すれば、 Ｉｄｒｖ＝μ２Ｃｏｘ２Ｗ２／Ｌ２／２（Ｖｇｓ−Ｖｔｈ２）2 …（２） となる。
【００２２】ちなみに、ＭＯＳトランジスタが飽和領域
で動作する条件は、一般に、 |Ｖｄｓ|＞|Ｖｇｓ−Ｖｔ| ……（３） であることが知られている。（２）式、（３）式の各パ
ラメータの意味は（１）式と同様である。ここで、ＴＦ
Ｔ１２４とＴＦＴ１２２とは、小さな画素内部に近接し
て形成されるため、事実上、μ１＝μ２、Ｃｏｘｌ＝Ｃ
ｏｘ２、Ｖｔｈｌ＝Ｖｔｈ２と考えられる。すると、
（１）式と（２）式とから容易に Ｉｄｒｖ／Ｉｗ＝（Ｗ２／Ｗ１）／（Ｌ２／Ｌ１） ……（４） が導かれる。
【００２３】すなわち、キャリアの移動度μ、単位面積
当たりのゲート容量Ｃｏｘ、しきい値Ｖｔｈの値自体が
パネル面内で、あるいはパネル毎にばらついたとして
も、ＯＬＥＤ１２１に流れる電流Ｉｄｒｖは正確に書き
込み電流Ｉｗに比例するので、結果として、ＯＬＥＤ１
２１の発光輝度を正確に制御できる。例えば、特にＷ２
＝Ｗ１、Ｌ２＝Ｌ１と設計すれば、Ｉｄｒｖ／Ｉｗ＝
１、即ちＴＦＴ特性のばらつきによらず、書き込み電流
ＩｗとＯＬＥＤ１２１に流れる電流Ｉｄｒｖとは同一の
値となる。
【００２４】一般に、アクティブマトリクス型表示装置
においては、各画素への輝度データの書き込みは基本的
に走査線単位で行われる。例えば、アモルファスシリコ
ンＴＦＴを用いた液晶ディスプレイにおいては、選択さ
れた同一走査線上の画素に対して一括して（同時に）書
き込みを行うのが一般的である。このように、走査線単
位での書き込みは、一般に、線順次書き込みと呼称され
ている。
【００２５】この線順次書き込み方式を採る表示装置で
は、通常、データ線ドライバは表示パネル内部の画素回
路を構成するＴＦＴの製造工程とは別途に、一般的なモ
ノリシック（ｍｏｎｏｌｉｔｈｉｃ）半導体技術によっ
て製造される。したがって、特性の安定したものを得や
すいが、その反面、表示装置のデータ線本数分のデータ
線ドライバ個数が必要であるため、システム全体として
大型・高コストとなりがちである。また、画素数の多
い、あるいは画素ピッチの狭い表示装置の実現に際して
は、表示パネルとパネル外部のドライバとの結線のため
の配線本数や接続点数が膨大となるため、接続の信頼性
や配線ピッチなどの点からも、大型・高精細の表示装置
の実現には限界がある。
【００２６】ここで、上記の「パネル外部のドライバ」
は、文字通り表示パネル（ガラス基板）の外部に設置さ
れ、フレキシブルケーブル等によってパネルと結線され
ることもあるが、ＴＡＢ(Tape Automated Bonding)技術
等によってパネル（ガラス基板）上に搭載されることも
ある。上述した説明では両者を含めて便宜的に「パネル
外部」と表現しており、以下でも同様に表現するものと
する。
【００２７】一方、ポリシリコンＴＦＴを用いた液晶デ
ィスプレイにおいては、トランジスタの駆動能力が高
く、単一の画素に対する書き込みを短時間で行うことが
できるため、点順次書き込みと呼ばれる書き込み方式が
採られることも多い。この点順次書き込み方式を採る表
示装置の構成例を図３７に、その動作タイミングチャー
トを図３８に示す。なお、図３７において、図３４と同
等部分には同一符号を付して示している。
【００２８】図３７において、データ線１１５−１〜１
１５−ｍの各一端と信号入力線１１６との間に水平スイ
ッチＨＳＷ１〜ＨＳＷｍが設けられている。そして、こ
れら水平スイッチＨＳＷ１〜ＨＳＷｍは、水平スキャナ
（ＨＳＣＡＮ）１１７から順次出力される選択パルスｗ
ｅ１〜ｗｅｍによってｏｎ／ｏｆｆ制御される。水平ス
イッチＨＳＷ１〜ＨＳＷｍおよび水平スキャナ１１７は
ＴＦＴで構成され、画素回路１１と同一の製造工程にて
同時に形成される。
【００２９】水平スキャナ１１７には、水平スタートパ
ルスｈｓｐおよび水平クロック信号ｈｃｋが入力され
る。水平スキャナ１１７は、図３８に示すように、水平
スタートパルスｈｓｐの入力後、水平クロック信号ｈｃ
ｋの遷移（立ち上がりおよび立ち下がり）に対応して、
水平スイッチＨＳＷ１〜ＨＳＷｍを選択するための選択
パルスｗｅ１〜ｗｅｍを順次発生する。
【００３０】水平スイッチＨＳＷ１〜ＨＳＷｍの各々
は、選択パルスｗｅ１〜ｗｅｍが与えられた期間に導通
状態となって信号入力線１１６を通して与えられる画像
データ（電圧値）ｓｉｎをデータ線１１５−１〜データ
線１１５−ｍに伝える。これにより、走査線駆動回路１
１３によって選択された走査線上の画素への書き込みが
点順次にて行われる。データ線１１５−１〜データ線１
１５−ｍに与えられた電圧は、水平スイッチＨＳＷ１〜
ＨＳＷｍが非導通となった後もデータ線１１５−１〜デ
ータ線１１５−ｍの浮遊容量等の容量成分によって保持
される。
【００３１】このように、水平クロック信号ｈｃｋがｍ
クロック分与えられると、選択された走査線上のすべて
の画素にデータが書き込まれる。この点順次書き込み方
式の表示装置の場合、１本の信号入力線１１６を時分割
的に使用する構成であるために、表示パネルとパネル外
部のデータドライバ（画像データｓｉｎを供給する回
路）との接続点数が少なくて済み、また外部ドライバの
数もそれに応じて少なくすることができる、などの利点
がある。
【００３２】
【発明が解決しようとする課題】ところが、画素回路と
して、前述した図３５に示す電流書き込み型画素回路を
採用した場合には、図３７に示すような表示装置の構成
では画素１１１に正常な書き込みを行うことができな
い。その理由を以下に説明する。
【００３３】図３７において、特定の水平スイッチＨＳ
Ｗが選択されて導通した状態で、信号入力線１１６を電
流源によって駆動すれば、水平スイッチＨＳＷが選択さ
れているデータ線上の画素に対しては正常に電流書き込
みが行われる。その後、水平スキャナ１１７に水平クロ
ック信号ｈｃｋが入力され、別のデータ線に対する書き
込みが開始されると、その書き込みと同時にそれまで選
択されていた水平スイッチＨＳＷが非導通となるため、
対応するデータ線に流れる電流がゼロとなってしまう。
【００３４】したがって、正常に書き込みを行うために
は、走査線が選択状態から非選択状態となる時点におい
て、その走査線上のすべての画素に所定の書き込み電流
が供給されている必要がある。すなわち、電流書き込み
型の画素回路を採用した場合には、各画素へのデータの
書き込みを線順次で行う必要があり、例えば図３９に示
すように、選択された走査線上の画素に対して表示パネ
ルの外部に設けられたデータ線ドライバ１１８から一括
して書き込みを行う構成を採る必要がある。
【００３５】これは、図３４に示した線順次駆動方式の
表示装置と基本的に同じ構成となっている。その結果と
して、前述したように、パネル外部のデータ線ドライバ
１１８を構成する電流ドライバ回路ＣＤ1〜ＣＤｍの個
数や、それらと表示パネルとの間の配線の接続点数が増
加する、という問題を発生する。
【００３６】本発明は、上記課題に鑑みて為されたもの
であり、その目的とするところは、電流書き込み型画素
回路を採用した場合において、表示パネルと外部のデー
タドライバ回路との接続点数を削減しつつ正常な電流書
き込み動作を実現し得るアクティブマトリクス型表示装
置およびアクティブマトリクス型有機ＥＬ表示装置を提
供することにある。
【００３７】
【課題を解決するための手段】本発明によるアクティブ
マトリクス型表示装置は、電流によって画像情報の書き
込みを行う電流書き込み型の画素回路がマトリクス状に
配置されるとともに、これら各画素回路を選択する複数
本の走査線および各画素回路に画像情報を供給する複数
本のデータ線が配線されてなる表示部と、画像情報を一
旦保持した後電流の形で複数本のデータ線の各々に与え
ることによって各画素回路に対する画像情報の書き込み
駆動を行う駆動回路とを備えた構成となっている。
【００３８】上記構成のアクティブマトリクス型表示装
置において、画素回路が電流書き込み型の場合には、画
素回路内の能動素子の特性が画素毎にばらついたとして
も、表示素子に流れる電流が正確に書き込み電流に比例
するので、表示素子の発光輝度を正確に制御できる。一
方、駆動回路は画像情報を一旦保持し、しかる後データ
線の各々に画像情報を電流の形で与える。これにより、
駆動回路による各画素回路への画像情報の書き込みが線
順次にて行われる。
【００３９】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【００４０】［第１実施形態］図１は、本発明の第１実
施形態に係るアクティブマトリクス型表示装置の構成例
を示すブロック図である。図１において、画素回路１１
がマトリクス状に多数配置されて表示領域（表示部）を
構成している。ここでは、ｍ列ｎ行の画素配列を例に採
って示している。この表示領域には、画素回路１１の各
々に対して、各画素（画素回路）を選択するｎ本の走査
線１２−１〜１２−ｎと、各画素に画像データ、例えば
輝度データを供給するｍ本のデータ線１３−１〜１３−
ｍとが配線されている。
【００４１】上記表示領域の外部には、走査線１２−１
〜１２−ｎを選択駆動する走査線駆動回路１４が設けら
れるとともに、データ線１３−１〜１３−ｍを駆動する
データ線ドライバ回路１５が設けられている。走査線駆
動回路１４は例えばシフトレジスタからなり、各転送段
の出力端が走査線１２−１〜１２−ｎの各一端に接続さ
れている。データ線ドライバ回路１５は、後述するよう
に、ｍ個の電流書き込み型の電流ドライバ回路（ＣＤ）
１５−１〜１５−ｍによって構成されている。電流書き
込み型の電流ドライバ回路（以下、単に「電流ドライバ
回路」と記す）１５−１〜１５−ｍは、各出力端がデー
タ線１３−１〜１３−ｍの各一端に接続されている。
【００４２】データ線ドライバ回路１５の電流ドライバ
回路１５−１〜１５−ｍには、信号入力線１６を通して
外部から画像データ（本例では、輝度データ）ｓｉｎが
供給されるとともに、制御線１７を通して外部から駆動
制御信号ｄｅが供給される。すなわち、データ線１３−
１〜１３−ｍ毎に設けられた電流ドライバ回路１５−１
〜１５−ｍは同一の信号入力線１６を共用し、これを時
分割的に使用しつつ画像データの取り込みを行う。電流
ドライバ回路１５−１〜１５−ｍにはさらに、水平スキ
ャナ（ＨＳＣＡＮ）１８から、２系統の書き込み制御信
号ｗｅＡ１〜ｗｅＡｍ，ｗｅＢ１〜ｗｅＢｍが供給され
る。
【００４３】水平スキャナ１８には、水平スタートパル
スｈｓｐおよび水平クロック信号ｈｃｋが入力される。
水平スキャナ１８は例えばシフトレジスタからなり、図
２のタイミングチャートに示すように、水平スタートパ
ルスｈｓｐの入力後、水平クロック信号ｈｃｋの遷移
（立ち上がりおよび立ち下がり）に対応して、書き込み
制御信号ｗｅＡ１〜ｗｅＡｍ，ｗｅＢ１〜ｗｅＢｍを順
次発生する。ここで、例えば書き込み制御信号ｗｅＡｌ
〜ｗｅＡｍの各々は、書き込み制御信号ｗｅＢｌ〜ｗｅ
Ｂｍの各々に対してやや遅れたタイミング関係にある。
【００４４】上記構成の第１実施形態に係るアクティブ
マトリクス型表示装置において、画素回路１１として
は、例えば図３５に示した電流書き込み型の画素回路が
用いられる。この電流書き込み型画素回路は、先述した
ように、画素回路１１の表示素子として、電流値によっ
て輝度が制御される発光素子、例えば有機ＥＬ素子（Ｏ
ＬＥＤ）を用いるとともに、４つのＴＦＴ（絶縁ゲート
型薄膜電界効果トランジスタ）および１つのキャパシタ
を有し、輝度データが電流の形でデータ線から与えられ
るようになっている。なお、画素回路１１としては、図
３５に示した回路構成のものに限定されるものではな
く、要は、電流書き込み型の画素回路であれば良い。
【００４５】ここで、有機ＥＬ素子の構造の一例につい
て説明する。図３に、有機ＥＬ素子の断面構造を示す。
同図から明らかなように、有機ＥＬ素子は、透明ガラス
などからなる基板２１上に、透明導電膜からなる第１の
電極（例えば、陽極）２２を形成し、その上にさらに正
孔輸送層２３、発光層２４、電子輸送層２５および電子
注入層２６を順次堆積させて有機層２７を形成した後、
この有機層２７の上に金属からなる第２の電極（例え
ば、陰極）２８を形成した構成となっている。そして、
第１の電極２２と第２の電極２８との間に直流電圧Ｅを
印加することで、発光層２４において電子と正孔が再結
合する際に発光するようになっている。
【００４６】この有機ＥＬ素子（ＯＬＥＤ）を含む画素
回路では、上述したように、能動素子として一般にガラ
ス基板上に形成されたＴＦＴが用いられる。そして、こ
の画素回路が生成されたガラス基板（表示パネル）上
に、走査線駆動回路１４も同様に、ＴＦＴなどの回路素
子によって形成される。このとき、電流ドライバ回路１
５−１〜１５−ｍについても、同じ表示パネル（ガラス
基板）上にＴＦＴなどの回路素子によって同時に形成す
るようにしても良い。ただし、電流ドライバ回路１５−
１〜１５−ｍを必ずしも表示パネル上に設ける必要はな
く、パネル外部に設ける構成を採っても良い。
【００４７】［第１回路例］図４は、データ線ドライバ
回路１５を構成する電流ドライバ回路１５−１〜１５−
ｍの具体的な回路例を示す回路図である。なお、電流ド
ライバ回路１５−１〜１５−ｍの各々は全く同じ回路構
成となっている。
【００４８】図４から明らかなように、本例に係る電流
ドライバ回路は、４つのＴＦＴ３１〜３４および１つの
キャパシタ３５から構成されている。この回路例では、
ＴＦＴ３１〜３４のすべてをＮＭＯＳで構成している
が、これは一例であって、これに限られるものではな
い。
【００４９】図４において、ＴＦＴ３１はそのソースが
接地されて変換部を構成している。このＴＦＴ３１のド
レインに、ＴＦＴ３２，３３の各ソースおよびＴＦＴ３
４のドレインがそれぞれ接続されている。ＴＦＴ３２
は、そのドレインが信号入力線１６に接続された第１の
スイッチ素子であり、そのゲートには第１の書き込み制
御信号ｗｅＡが与えられる。ＴＦＴ３３は、そのドレイ
ンがデータ線１３に接続されて駆動部を構成しており、
そのゲートには制御線１７を介して駆動制御信号ｄｅが
与えられる。ＴＦＴ３４は、そのソースがＴＦＴ３１の
ゲートに接続された第２のスイッチ素子であり、そのゲ
ートには第２の書き込み制御信号ｗｅＢが与えられる。
ＴＦＴ３１のゲートおよびＴＦＴ３４のソースとグラン
ドとの間には、保持部を構成するキャパシタ３５が接続
されている。
【００５０】次に、上記構成の電流ドライバ回路の回路
動作について、図５の駆動波形図を用いて説明する。
【００５１】本電流ドライバ回路への書き込み時には第
１の書き込み制御信号ｗｅＡおよび第２の書き込み制御
信号ｗｅＢを共に選択状態とする。ここでは、両者が高
レベルの状態を選択状態としている。さらに、駆動制御
信号ｄｅを非選択状態（ここでは低レベル）とする。こ
の状態で信号入力線１６に電流値Ｉｗの電流源ＣＳを接
続することにより、ＴＦＴ３２のソースを通してＴＦＴ
３１に書き込み電流Ｉｗが流れる。
【００５２】このとき、ＴＦＴ３ｌのゲート・ドレイン
間はＴＦＴ３４によって電気的に短絡されているので
（３）式が成立し、ＴＦＴ３ｌは飽和領域で動作する。
したがって、そのゲート・ソース間には、 Ｉｗ＝μＣｏｘＷ／Ｌ／２（ｖｇｓ−Ｖｔｈ）2 ……（５） で与えられる電圧Ｖｇｓが生ずる。ここで、ＶｔｈはＴ
ＦＴ３１のしきい値、μはキャリアの移動度、Ｃｏｘは
単位面積当たりのゲート容量、Ｗはチャネル幅、Ｌはチ
ャネル長である。
【００５３】次に、第１，第２の書き込み制御信号ｗｅ
Ａ，ｗｅＢを非選択状態とする。詳しくは、先ず、第２
の書き込み制御信号ｗｅＢを低レベルとしてＴＦＴ３４
を非導通状態とする。これにより、ＴＦＴ３ｌのゲート
・ソース間に生じた電圧Ｖｇｓがキャパシタ３５によっ
て保持される。次いで、第１の書き込み制御信号ｗｅＡ
を低レベルとしてＴＦＴ３２を非導通状態とすることに
より、本電流ドライバ回路と電流源ＣＳとが電気的に遮
断されるので、その後は電流源ＣＳによって別の電流ド
ライバ回路に対して書き込みを行うことができる。ＴＥ
Ｔ３３は、キャパシタ３５の保持電圧Ｖｇｓに基づいて
データ線１３を駆動する。
【００５４】このように、本電流ドライバ回路への書き
込み終了時、先ずＴＦＴ３４を非導通状態とし、しかる
後ＴＦＴ３２を非導通状態とする、即ちＴＦＴ３２に先
立ってＴＦＴ３４を非導通状態とすることで、輝度デー
タの書き込みを確実に行うことができる。ここで、電流
源ＣＳが駆動するデータは、第２の書き込み制御信号Ｗ
ｅＢが非選択となる時点では有効である必要があるが、
その後は任意の値（例えば、次の電流ドライバ回路への
書き込みデータ）とされて良い。
【００５５】次に、駆動制御信号ｄｅを選択状態（ここ
では高レベル）とすると、ＴＦＴ３ｌが飽和領域で動作
していれば、ＴＦＴ３ｌを流れる電流は、 Ｉｄ＝μＣｏｘＷ／Ｌ／２（ｖｇｓ−Ｖｔｈ）2 ……（６） で与えられる。これがデータ線１３に流れる電流となる
が、これは先の書き込み電流Ｉｗに一致する。
【００５６】すなわち、図４に示す回路は、電流値の形
で書き込まれた輝度データｓｉｎを一旦電圧値に変換し
てキャパシタ３５に保持し、書き込み終了後もキャパシ
タ３５の電圧値に基づいて、書き込まれた電流値とほぼ
等しい電流値でデータ線１３を駆動する機能を有する。
さらにこの動作において、（５）式、（６）式中のキャ
リアの移動度μや、しきい値Ｖｔｈ等の絶対値は問題と
されない。すなわち、図４に示す回路は、ＴＦＴの特性
ばらつきによらず、書き込まれた電流値と正確に等しい
電流値でデータ線１３を駆動することができる。
【００５７】続いて、図１に示す第１実施形態に係るア
クティブマトリクス型表示装置において、画素回路１１
として図３５の電流書き込み型画素回路を用い、かつ電
流ドライバ回路１５−１〜１５−ｍとして図４の電流書
き込み型電流ドライバ回路を用いた場合の動作につい
て、図２のタイミングチャートに基づいて説明する。
【００５８】水平スキャナ１８は、先述したように、水
平スタートパルスｈｓｐの入力後、水平クロック信号ｈ
ｃｋの遷移に対応して、第１，第２の書き込み制御信号
ｗｅＡ１〜ｗｅＡｍ，ｗｅＢ１〜ｗｅＢｍを順次発生す
る。ここで、書き込み制御信号ｗｅＡｌ〜ｗｅＡｍの各
々は、書き込み制御信号ｗｅＢｌ〜ｗｅＢｍの各々に対
してややタイミングが遅れている。輝度データｓｉｎは
これらの書き込み制御信号ｗｅＡ１〜ｗｅＡｍ，ｗｅＢ
１〜ｗｅＢｍに同期して、信号入力線１６から電流値の
形で入力される。
【００５９】そして、水平クロックｈｃｋがｍクロック
分入力されると、ｍ個の電流ドライバ回路１５−１〜１
５−ｍに輝度データｓｉｎが書き込まれる。書き込みの
最中は、駆動制御信号ｄｅは非選択状態とされている
が、すべての電流ドライバ回路１５−１〜１５−ｍに書
き込みが終了した時点で選択状態とされ、よってデータ
線１３−１〜データ線１３−ｍが駆動される。駆動制御
信号ｄｅが選択状態のとき、ｋ番目の走査線１２−ｋが
選択されているので、走査線１２−ｋに接続された画素
１１に対して線順次書き込みが行われる。
【００６０】走査線１２−ｋを非選択とすると書き込み
が終了するが、図２のタイミングチャートでは、その時
点において駆動制御信号ｄｅは選択状態を保っており、
書き込み終了まで有効な書き込みデータ（書き込み電
流）を保つようにしている。ただし、この駆動法におい
ては、１走査線期間（通常は、１フレーム期間／走査線
本数）に、電流ドライバ回路１５−１〜１５−ｍへの書
き込みと、データ線１３−１〜１３−ｍの駆動がシリア
ルに行われるため、これら書き込みとデータ線駆動の両
方に十分な時間を確保することが難しい場合がある。
【００６１】［第２回路例］図６は、電流ドライバ回路
１５−１〜１５−ｍの他の回路例を示す回路図であり、
図中、図４と同等部分には同一符号を付して示してい
る。
【００６２】図６から明らかなように、本例に係る電流
ドライバ回路は、図４の回路素子に加えて、ＴＦＴ３１
と電流源ＣＳとの間に、輝度データｓｉｎの書き込み時
に飽和領域で動作するインピーダンス変換用トランジス
タ、即ちＴＦＴ３１と導電型が異なるＰＭＯＳのＴＦＴ
４０を、例えばＴＦＴ３２を介して接続した構成となっ
ている。この構成によれば、本電流ドライバ回路への輝
度データｓｉｎの書き込みを、図４の回路例よりも高速
に行うことができる。その理由について以下に順次説明
する。
【００６３】電流書き込みにおいては、一般に、書き込
みに要する時間が長いという問題がある。何となれば、
図４の回路例の電流ドライバ回路に電流値Ｉｗを書き込
む場合、電流源ＣＳの出力抵抗は理論上無限大なので、
回路の抵抗は図４のＴＦＴ３１によって決まる一方、パ
ネル内部のＴＦＴは一般に駆動能力が小さい、言い換え
れば入力抵抗が高いため、信号入力線１６の電位が定常
状態に達するまでに時間がかかるからである。
【００６４】ここで先ず、図４の回路例の場合につい
て、書き込みに必要な時間を求める。書き込み時、ＴＦ
Ｔ３１はゲート・ドレイン間がＴＦＴ３４によって短絡
され、従って飽和領域で動作することを踏まえて、ＭＯ
Ｓトランジスタの式（１）の両辺をゲート・ソース間電
圧Ｖｇｓで微分することで、 １／Ｒｎ＝μｎＣｏｘＷｎ／Ｌｎ（Ｖｇｓｎ−Ｖｔｈ） ……（７） を得る。ここで、ＴＦＴ３１がＮＭＯＳであるので、必
要なパラメータには添字ｎを付して示している。Ｒｎは
ＴＦＴ３１の信号入力線１６から見た微分抵抗であり、
これが信号入力線１６の入力抵抗である。なお、ＴＦＴ
３２はアナログスイッチであり抵抗特性を呈するが、Ｔ
ＦＴ３１に比べて十分小さな抵抗値となるように設計で
きるため、その抵抗値は無視する。
【００６５】（１）式、（７）式より、 Ｒｎ＝１／√（２μｎＣｏｘＷｎ／Ｌｎ・Ｉｗ） ……（８） を得る。すなわち、ＴＦＴ３１の入力抵抗Ｒｎは書き込
み電流Ｉｗの平方根に反比例し、特に書き込み電流Ｉｗ
が小さな状態では非常に大きな値となる。一方、信号入
力線１６に存在する容量をＣｓとすると、書き込み動作
の時定数は定常状態付近では τ＝Ｃｓ×Ｒｎ ……（９） で与えられる。
【００６６】信号入力線１６に信号電流を供給する電流
源ＣＳは通常パネル外部の部品で構成されるため、デー
タ線ドライバ回路１５から距離的に離れていることが多
く、容量Ｃｓは大きな値になりやすい。その上、先に述
べたように、ＴＦＴ３１の入力抵抗Ｒｎは書き込み電流
Ｉｗが小さくなるに従って増大するので、小さな電流の
書き込みに要する長い書き込み時間は重大な問題であ
る。
【００６７】書き込み時間を短縮するためには、（９）
式より、ＴＦＴ３１の入力抵抗Ｒｎを小さくする必要が
ある。そのためには、最大輝度値に相当する電流値をよ
り大きい値に設定することによって、小さな輝度値にお
いても書き込み電流Ｉｗがあまり小さくならないように
することが考えられるが、これは消費電力の増大を招
く。あるいは、ＴＦＴ３１のＷｎ／Ｌｎを大きくするこ
とが考えられるが、その場合は、より小さなゲート電圧
振幅でＴＦＴ３１を使用することになるため、微小なノ
イズによって駆動電流が影響されやすくなるなどの問題
がある。
【００６８】ここで、図６の回路例の回路動作について
考える。信号入力線１６には電流源ＣＳが接続されてお
り、この電流源ＣＳと本電流ドライバ回路との間には比
較的大きな寄生容量Ｃｓが存在している。今、信号電流
Ｉｗを書き込む動作を考え、ＴＦＴ４０が飽和領域で動
作しているとすれば、定常状態においては、ＭＯＳトラ
ンジスタの式（１）に従って、 Ｉｗ＝μｐＣｏｘＷｐ／Ｌｐ／２（Ｖｇｓ−Ｖｔｐ）2 ……（１０） が成り立つ。ここで、ＴＦＴ４０がＰＭＯＳであるの
で、必要なパラメータには添字ｐを付して示している。
【００６９】図６の回路例では、信号入力線１６がＴＦ
Ｔ４０のソースであることに注意すれば、 Ｉｗ＝μｐＣｏｘＷｐ／Ｌｐ／２（Ｖｉｎ− Ｖｇ−｜Ｖｔｐ｜）2 ……（１１） が成り立つことがわかる。ＶｉｎおよびＶｇはそれぞ
れ、グランドを基準とした信号入力線１６の電圧および
ＴＦＴ４０のゲート電圧である。
【００７０】（１１）式の両辺を信号入力線１６の電圧
Ｖｉｎで微分すれば、 1/Ｒｐ＝μｐＣｏｘＷｐ／Ｌｐ（Ｖｉｎ−Ｖｇ−｜Ｖｔｐ｜）…（１２） を得る。ＲｐはＴＦＴ４０の信号入力線１６から見た微
分抵抗であり、これが信号入力線１６の入力抵抗であ
る。（１１）式、（１２）式より Ｒｐ＝１／√（２μｐＣｏｘＷｐ／Ｌｐ・Ｉｗ） ……（１３） を得る。書き込み動作の時定数は、定常状態付近では τ＝Ｃｓ×Ｒｐ ……（１４） で与えられる。
【００７１】ここで注目すべきなのは、（１３）式、
（１４）式によれば、書き込み時定数はＴＦＴ３１に関
するパラメータ（Ｗｎ、Ｌｎなど）に関係なく、Ｐチャ
ネルＴＦＴ４０によって決まるということである。すな
わち、ＴＦＴ４０のＷｐ／Ｌｐを大きく設定すれば、
（１３）式によって任意に信号入力線１６の入力抵抗Ｒ
ｐを小さくすることができ、（１４）式によって書き込
み動作の時定数が小さくなることがわかる。つまり、書
き込み電流Ｉｗの大きさやＴＦＴ３１のパラメータを変
更することなく、言い換えれば、先に述べたような消費
電力の増大やノイズ耐性の悪化を伴うことなく、書き込
みを高速化することが可能となる。
【００７２】書き込みが高速化すれば、一定の時間内に
同一の信号入力線１６を時分割的に使用して多数のデー
タをデータ線ドライバ列に書き込むことが可能になるの
で、パネルとパネル外部の電流源ＣＳとの間の接続点数
や、電流源ＣＳの個数を削減することができる。
【００７３】ここで、ＴＦＴ４０を飽和領域で動作させ
るための方法について以下に示す。ＭＯＳトランジスタ
が飽和領域で動作するための条件は前述のように（３）
式で与えられるが、ＰＭＯＳの場合は、 Ｖｄ＜Ｖｇ＋｜Ｖｔｐ｜ ……（１５） と書いても良い。ここで、ＶｄおよびＶｇはそれぞれ、
グランドを基準としたドレイン電位およびゲート電位で
ある。
【００７４】書き込み時間が問題になるのは、先に述べ
たように書き込み電流Ｉｗが小さな場合である。そこ
で、書き込み電流Ｉｗがゼロに近い書き込み状態を考え
ると、ＴＦＴ３１はそのゲート・ドレインをＴＦＴ３４
によって電気的に短絡されており、流れる電流がゼロに
近い。このことから、そのドレイン電位はほぼＶｔｎで
あるが、これはＴＦＴ４０のドレイン電位Ｖｇでもあ
る。したがって、（１５）式は、 Ｖｔｎ＜Ｖｇ＋｜Ｖｔｐ｜ ……（１６） と書くことができる。
【００７５】したがって、ＴＦＴ４０を飽和領域で動作
させるためには、（１６）式が成り立つこと、具体的に
は、例えばゲート電位Ｖｇ＝０で使用する場合にはＶｔ
ｎ＜｜Ｖｔｐ｜としたり、あるいはＶｇを０Ｖではな
く、０Ｖよりも高い電位で使用すれば良い。
【００７６】上述したように、ＴＦＴ３１と電流源ＣＳ
との間に、輝度データｓｉｎの書き込み時に飽和領域で
動作するインピーダンス変換用トランジスタ（本例で
は、ＰチャネルＴＦＴ４０）を接続することで、本電流
ドライバ回路への輝度データｓｉｎの書き込みを図４の
回路例よりも高速に行うことができる。これにより、一
定の時間内に同一の信号入力線１６を時分割的に使用し
て多数のデータをデータ線ドライバ列に書き込むことが
可能になるので、パネルとパネル外部の電流源ＣＳとの
間の接続点数や、電流源ＣＳの個数を削減することがで
きる。
【００７７】なお、本回路例では、ＰチャネルＴＦＴ４
０をＴＦＴ３１と電流源ＣＳとの間にＴＦＴ３２を介し
て接続する回路構成としたが、図７に示すように、輝度
データｓｉｎの書き込み時に飽和領域で動作するＰチャ
ネルＴＦＴ４０をＮチャネルＴＦＴ３２に代えて設け、
このＰチャネルＴＦＴ４０にインピーダンス変換とスイ
ッチ（図６のＴＦＴ３２）の両機能を持たせるようにし
ても、上記の場合と同様の作用効果を得ることができ
る。この変形例の場合には、電流ドライバ回路毎にトラ
ンジスタを１個削減できるため、その分だけ回路構成の
簡略化、低コスト化が図れる利点がある。
【００７８】［第２実施形態］図８は、本発明の第２実
施形態に係るアクティブマトリクス型表示装置の構成例
を示すブロック図であり、図中、図１と同等部分には同
一部号を付して示している。本実施形態に係るアクティ
ブマトリクス型表示装置において、第１実施形態に係る
アクティブマトリクス型表示装置との違いは、データ線
ドライバ回路１５′の構成にある。
【００７９】すなわち、第１実施形態ではデータ線ドラ
イバ回路１５を１列分の電流ドライバ回路１５−１〜１
５−ｍで構成しているのに対して、本実施形態ではデー
タ線ドライバ回路１５′を２列分の電流ドライバ回路１
５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍで構成
している。これら２列分の電流ドライバ回路１５Ａ−１
〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍには、信号入力
線１６を通して外部から画像データ（本例では、輝度デ
ータ）ｓｉｎが供給される。
【００８０】２列分の電流ドライバ回路１５Ａ−１〜１
５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍにはさらに、２本の
制御線１７−１，１７−２を通して外部から２系統の駆
動制御信号ｄｅ１，ｄｅ２が供給される。これらの駆動
制御信号ｄｅ１，ｄｅ２は、図９のタイミングチャート
に示すように、１走査線期間の周期で極性が反転し、か
つ互いに逆相の信号となっている。
【００８１】一方、水平スキャナ１８は、図９のタイミ
ングチャートに示すように、水平スタートパルスｈｓｐ
の入力後、水平クロック信号ｈｃｋの遷移（立ち上がり
および立ち下がり）に対応して、１系統の書き込み制御
信号ｗｅ１〜ｗｅｍを順次発生する構成となっている。
この１系統の書き込み制御信号ｗｅ１〜ｗｅｍは、２列
分の電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ
−１〜１５Ｂ−ｍに供給される。
【００８２】［第３回路例］図１０は、電流ドライバ回
路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍの
具体的な回路例を示す回路図であり、図中、図４と同等
部分には同一符号を付して示している。本例に係る電流
ドライバ回路は、４つのＴＦＴ３１〜３４および１つの
キャパシタ３５からなる基本的な回路部分については、
図４の電流ドライバ回路と同じである。
【００８３】異なる点は、ＴＦＴ３２およびＴＦＴ３４
を制御する回路の構成である。この制御回路は、３つの
インバータ３６，３７，３８および１つのＮＯＲ回路３
９から構成されている。インバータ３６は、水平スキャ
ナ１８から供給される書き込み制御信号ｗｅの極性を反
転してＮＯＲ回路３９にその一方の入力として供給す
る。ＮＯＲ回路３９は、制御線１７−１（または、１７
−２）を通して外部から供給される駆動制御信号ｄｅ１
（または、ｄｅ２）を他方の入力としている。
【００８４】このＮＯＲ回路３９を通過した駆動制御信
号ｄｅ１（または、ｄｅ２）は、直接ＴＦＴ３４のゲー
トに供給されるとともに、インバータ３７，３８を介し
てＴＦＴ３２のゲートに供給される。インバータ３７，
３８は、図２のタイミングチャートにおける第２の書き
込み制御信号ｗｅＢに対する第１の書き込み制御信号ｗ
ｅＡの遅れ時間に相当する遅延時間を有し、ＮＯＲ回路
３９を通過した駆動制御信号ｄｅ１（または、ｄｅ２）
を当該遅延時間だけ遅らせてＴＦＴ３２のゲートに与え
る。
【００８５】上記構成の電流ドライバ回路において、そ
の基本的な回路動作は図４の電流ドライバ回路と同じで
ある。すなわち、電流値の形で書き込まれた輝度データ
ｓｉｎを一旦電圧値に変換してキャパシタ３５に保持
し、書き込み終了後もキャパシタ３５の電圧値に基づい
て、書き込まれた電流値とほぼ等しい電流値でデータ線
１３を駆動する動作を行う。
【００８６】これに加えて、本例に係る電流ドライバ回
路では、駆動制御信号ｄｅｌ（または、ｄｅ２）を非選
択状態（低レベル）、書き込み制御信号ｗｅを選択状態
（高レベル）とすることで輝度データｓｉｎの書き込み
が可能となり、駆動制御信号ｄｅｌ（または、ｄｅ２）
を選択状態とすることで、書き込み制御信号ｗｅの状態
によらずデータ線１３を駆動する状態となる。
【００８７】インバータ３７，３８は、先述したように
遅延回路を構成している。このインバータ３７，３８の
遅延作用により、本電流ドライバ回路への書き込み終了
時、ＴＦＴ３２に先立ってＴＦＴ３４を非導通状態とす
ることで、確実なデータ書き込みを行うようにしてい
る。
【００８８】続いて、図８に示す第２実施形態に係るア
クティブマトリクス型表示装置において、画素回路１１
として図３５の電流書き込み型画素回路を用い、かつ電
流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜
１５Ｂ−ｍとして図１０の電流書き込み型電流ドライバ
回路を用いた場合の動作について、図９のタイミングチ
ャートに基づいて説明する。
【００８９】ｋ番目の走査線１２−ｋの選択期間におい
て、駆動制御信号ｄｅｌが非選択状態とされ、信号入力
線１６から第１のデータ線ドライバ列（電流ドライバ回
路１５Ａ−１〜１５Ａ−ｍ）に対して輝度データｓｉｎ
の書き込みが可能となる。この間、水平スキャナ１８か
らは水平クロックｈｃｋに対応して書き込み制御信号ｗ
ｅ１〜ｗｅｍが順次出力され、信号入力線１６にはそれ
に同期して輝度データｓｉｎが電流値の形で与えられ、
第１のデータ線ドライバ列に輝度データが書き込まれ
る。
【００９０】次に、ｋ＋１番目の走査線１２−ｋ＋１が
選択されると駆動制御信号ｄｅ１が選択状態とされ、電
流ドライバ回路１５Ａ−１〜１５Ａ−ｍに書き込まれて
いるデータにしたがってデータ線１３−１〜データ線１
３−ｍが駆動される。このとき、駆動制御信号ｄｅ２は
非選択とされており、第２のデータ線ドライバ列（電流
ドライバ回路１５Ｂ−１〜１５Ｂ−ｍ）に対して輝度デ
ータｓｉｎの書き込みが行われる。第２のデータ線ドラ
イバ列は、次の走査線サイクルにおいて、ｋ＋２番目の
走査線１２−ｋ＋２が選択されたときにデータ線１３−
１〜１３−ｍを駆動する。
【００９１】このように、第１，第２のデータ線ドライ
バ列（電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５
Ｂ−１〜１５Ｂ−ｍ）を走査線１２−１〜１３−ｎの切
り替わり毎に交互に被書き込み状態／駆動状態とするこ
とにより、データ線ドライバ回路１５′への書き込み時
間、データ線１３−１〜１３−ｍの駆動時間の両方を概
ね１走査線周期分確保することができるため、データ線
ドライバ回路１５′への書き込みおよびデータ線１３−
１〜１３−ｍの駆動について確実な動作が可能となる。
【００９２】なお、本実施形態では、電流ドライバ回路
１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍとし
て、図１０に示す電流書き込み型電流ドライバ回路を用
いた場合を例に採って説明したが、これに限られるもの
ではなく、図４、図６および図７に示す電流書き込み型
電流ドライバ回路を用いても、同様の作用効果を奏す
る。ただし、図１０の回路例の場合には、書き込み制御
信号ｗｅ１〜ｗｅｍを入力する信号線が１本で済むた
め、２本必要とする図４、図６および図７の回路例に比
べてデータ線ドライバ回路１５と水平スキャナ１８との
間を接続する配線本数を半減できるという利点がある。
【００９３】また、本実施形態に係るアクティブマトリ
クス型表示装置において、１走査線周期の間にｍ個すべ
ての電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ
−１〜１５Ｂ−ｍに対する書き込み動作を完了すること
が難しい場合は、信号入力線１６を複数本設け、並列書
き込みを行うようにすることも可能である（第２実施形
態の変形例）。
【００９４】具体的には、図１１に示すように、例えば
２本の信号入力線１６−１，１６−２を設けるととも
に、電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ
−１〜１５Ｂ−ｍを図の左側半分と右半分とにブロック
化し、電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５
Ｂ−１〜１５Ｂ−ｍに対する図の左側半分のデータ書き
込みを信号入力線１６−１に、図の右側半分のデータ書
き込みを信号入力線１６−２にそれぞれ担わせるように
する。
【００９５】この構成を採ることで、電流ドライバ回路
１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍに対
して２個ずつ同時に（並列に）輝度データｓｉｎを書き
込むことができることから、データ線ドライバ１個当た
りの書き込み時間は２倍となるため、書き込み動作は容
易になる。同様にして、信号入力線１６を３本以上設け
ることも可能である。
【００９６】また、このように電流ドライバ回路１５Ａ
−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍを図の左側
半分と右半分とにブロック化した構成のアクティブマト
リクス型表示装置に対して、図６で説明した輝度データ
書き込みの高速化の概念を適用することもできる。な
お、この場合には、電流書き込み型電流ドライバ回路と
して、図４の回路例のものが用いられることになる。
【００９７】すなわち、図１２に示すように、信号入力
線１６−１，１６−２の入力部に、インピーダンス変換
用トランジスタ、例えばＰチャネルＴＦＴ４０−１，４
０−２を挿入するとともに、これらＴＦＴ４０−１，４
０−２を各ゲートをグランド電位よりも高い一定のバイ
アス電圧値Ｖｂｉａｓでバイアスするようにする。ここ
で、信号入力線１６−１，１６−２にはそれぞれ寄生容
量Ｃｓ１，Ｃｓ２が存在するが、バイアス電圧値Ｖｂｉ
ａｓを適当に設定すれば、ＰチャネルＴＦＴ４０−１，
４０−２を飽和領域で動作させることができる。
【００９８】このように、電流ドライバ回路１５Ａ−１
〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍをブロック化
し、ブロック内の複数の電流ドライバ回路に対して、輝
度データの書き込み時に飽和領域で動作するインピーダ
ンス変換用トランジスタ、例えばＰチャネルＴＦＴ４０
−１，４０−２を共通に設け、これらＴＦＴ４０−１，
４０−２のＷｐ／Ｌｐを大きな値に設定することで、図
６の回路説明の場合と同様の理由により、電流ドライバ
回路１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜１５Ｂ−ｍ
の回路構成や定数に変更を加えることなく、輝度データ
の書き込みの高速化が実現できる。
【００９９】さらに、第２実施形態の他の変形例とし
て、図１３に示す構成を採ることも可能である。図１３
に示すように、この他の変形例に係るアクティブマトリ
クス型表示装置では、図１１の構成に加えて、データ線
１３−１〜１３−ｍを中央で２分割し、表示領域の上下
両側にデータ線ドライバ回路１５Ｕ，１５Ｄを配置した
構成を採っている。
【０１００】この場合、水平スキャナ１８Ｕ，１８Ｄも
表示領域の上下両側に配置されることになる。また、図
１１の構成も採ることから、上側のデータ線ドライバ回
路１５Ｕに対して２本の信号入力線１６Ｕ−１，１６Ｕ
−２が設けられ、下側のデータ線ドライバ回路１５Ｄに
対して２本の信号入力線１６Ｄ−１，１６Ｄ−２が設け
られることになる。
【０１０１】この他の変形例に係る構成を採ることによ
り、上下のデータ線ドライバ回路１５Ｕ，１５Ｄがそれ
ぞれ駆動するデータ線１３Ｕ−１〜１３Ｕ−ｍ，１３Ｄ
−１〜１３Ｄ−ｍの配線長が図１１の構成の場合の半分
で済むため、各データ線１３Ｕ−１〜１３Ｕ−ｍ，１３
Ｄ−１〜１３Ｄ−ｍの容量が半分となり、その分だけデ
ータ線の駆動時間が短くて良いことになる。
【０１０２】さらに、画面内上半分と下半分とで走査線
１２−１〜１２−ｎを同時に１本ずつ選択・書き込みを
行うことができることから、１本の走査線に対する書き
込み時間を２倍にできるため、データ線１３Ｕ−１〜１
３Ｕ−ｍ，１３Ｄ−１〜１３Ｄ−ｍの駆動や、データ線
ドライバ回路１５Ｕ，１５Ｄへのデータ書き込みの動作
を確実に行うことが可能である。
【０１０３】［第４回路例］図１４は、電流ドライバ回
路の他の回路例を示す回路図である。本例に係る電流ド
ライバ回路は、第１実施形態（図１参照）に係るデータ
線ドライバ回路１５の電流ドライバ回路１５−１〜１５
−ｍまたは第２実施形態に係るデータ線ドライバ回路１
５′の電流ドライバ回路１５Ａ−１〜１５Ａ−ｍ，１５
Ｂ−１〜１５Ｂ−ｍとして用いられる。
【０１０４】図１４から明らかなように、本例に係る電
流ドライバ回路は、４つのＴＦＴ４ｌ〜ＴＦＴ４４およ
び１つのキャパシタ４５から構成されている。この回路
例では、ＴＦＴ４１，４２をＮＭＯＳで構成し、ＴＦＴ
４３，４４をＰＭＯＳで構成しているが、これは一例で
あって、これに限られるものではない。
【０１０５】ＴＦＴ４１はそのソースが接地され、その
ドレインがデータ線１３に接続されている。ＴＦＴ４１
のゲートとグランドとの間には、キャパシタＣが接続さ
れている。ＴＦＴ４１のゲートにはさらに、ＴＦＴ４２
のゲートおよびＴＦＴ４４のドレインがそれぞれ接続さ
れている。ＴＦＴ４１とＴＦＴ４２とは近接して配置さ
れるとともに、ゲートが共通接続されることによってカ
レントミラー回路を形成している。
【０１０６】ＴＦＴ４２のソースは接地されている。Ｔ
ＦＴ４２のドレイン、ＴＦＴ４３のドレインおよびＴＦ
Ｔ４４のソースが共通に接続されている。ＴＦＴ４３は
そのソースが信号入力線１６に接続され、そのゲートに
は第１の書き込み制御信号ｗｅＡが与えられる。また、
ＴＦＴ４３のゲートには、第２の書き込み制御信号ｗｅ
Ｂが与えられる。
【０１０７】次に、上記構成の電流ドライバ回路の回路
動作について、図１５の駆動波形図を用いて説明する。
【０１０８】本電流ドライバ回路への書き込み時には第
１の書き込み制御信号ｗｅＡ、第２の書き込み制御信号
ｗｅＢを共に選択状態とする。ここでは、両者が低レベ
ルの状態を選択状態としている。この状態で信号入力線
１６に電流値Ｉｗの電流源ＣＳを接続することにより、
ＴＦＴ４２にＴＦＴ４３を通して書き込み電流Ｉｗが流
れる。このとき、ＴＦＴ４２のゲート・ドレイン間はＴ
ＦＴ４４によって電気的に短絡されているので（３）式
が成立し、ＴＦＴ４２は飽和領域で動作する。したがっ
て、ＴＦＴ４２のゲート・ソース間には、（１）式で与
えられる電圧Ｖｇｓが生ずる。
【０１０９】次に、第１，第２の書き込み制御信号ｗｅ
Ａ、ｗｅＢを非選択状態とする。詳しくは、先ず、第２
の書き込み制御信号ｗｅＢを高レベルとしてＴＦＴ４４
を非導通状態とする。これにより、ＴＦＴ４２のゲート
・ソース間に生じた電圧Ｖｇｓがキャパシタ４５によっ
て保持される。
【０１１０】次いで、第１の書き込み制御信号ｗｅＡを
高レベルとしてＴＦＴ４３を非導通状態とすることによ
り、本電流ドライバ回路と電流源ＣＳとが電気的に遮断
されるので、その後は電流源ＣＳによって別の電流ドラ
イバ回路に対して書き込みを行うことができる。ここ
で、電流源ＣＳが駆動するデータは、第２の書き込み制
御信号ＷｅＢが非選択となる時点では有効である必要が
あるが、その後は任意の値（例えば、次の電流ドライバ
回路への書き込みデータ）とされて良い。
【０１１１】ＴＦＴ４ｌとＴＦＴ４２とはゲートが共通
接続されることで、カレントミラー回路を形成している
ため、ＴＦＴ４ｌが飽和領域で動作していれば、ＴＦＴ
４ｌを流れる電流は（２）式で与えられ、これがすなわ
ちデータ線１３に流れる電流となるが、これは先の書き
込み電流Ｉｗに比例する。
【０１１２】つまり、図１４に示す回路は、図４に示す
回路と同様に、電流値の形で書き込まれた輝度データｓ
ｉｎを一旦電圧値に変換してキャパシタ４５に保持し、
書き込み終了後もキャパシタ４５の電圧値に基づいて、
書き込まれた電流値に比例する電流値でデータ線１３を
駆動する機能を有する。この動作において、ＴＦＴ４ｌ
とＴＦＴ４２とが近接配置されるなどで、これらＴＦＴ
の移動度μやしきい値Ｖｔｈが事実上等しければ、それ
らの絶対値は問題とされない。すなわち、図１４の回路
は、ＴＦＴの特性ばらつきによらず、書き込まれた電流
値と正確に比例する電流値でデータ線１３を駆動するこ
とができる。
【０１１３】本電流ドライバ回路への書き込み電流Ｉｗ
とデータ線１３の駆動電流Ｉｄとの関係は、ＴＦＴ４ｌ
とＴＦＴ４２のチャネル幅Ｗおよびチャネル長Ｌの設定
によって、言いかえればカレントミラー回路のミラー比
の設定によって所望の値とすることができる。
【０１１４】例えば、ＴＦＴ４ｌとＴＦＴ４２とでＷ／
Ｌの値を等しくすれば書き込み電流Ｉｗと駆動電流Ｉｄ
は等しくなるし、ＴＦＴ４２のＷ／ＬをＴＦＴ４ｌのそ
れより大きくすれば書き込み電流Ｉｗは駆動電流Ｉｄよ
り大きくなる。後者は、例えば外部の電流源ＣＳが小さ
な電流を駆動することが難しい場合や、電流ドライバ回
路への書き込み時間を高速化したい場合に有効である。
【０１１５】本電流ドライバ回路の変形例を図１６に示
す。本変形例に係る電流ドライバ回路は、ＴＦＴ４４の
接続位置が図１４の回路と異なるだけである。すなわ
ち、ＴＦＴ４４は、ＴＦＴ４１のゲートとＴＦＴ４２の
ゲートとの間に接続された構成となっている。回路動作
としては、図１４の回路の場合と同様の動作が可能であ
る。
【０１１６】［第５回路例］図１７は、電流ドライバ回
路のさらに他の回路例を示す回路図である。本例に係る
電流ドライバ回路も、第１実施形態（図１参照）に係る
データ線ドライバ回路１５の電流ドライバ回路１５−１
〜１５−ｍまたは第２実施形態に係るデータ線ドライバ
回路１５′の電流ドライバ回路１５Ａ−１〜１５Ａ−
ｍ，１５Ｂ−１〜１５Ｂ−ｍとして用いられる。
【０１１７】本例に係る電流ドライバ回路は、第１回路
例に係る電流ドライバ回路（図４を参照）と基本的な回
路部分の構成を同じにしていることから、以下の説明で
は、異なる回路部分を中心にその構成について説明す
る。また、図１７中、図４と同等部分には同一符号を付
して示している。
【０１１８】図１７において、ＴＦＴ４ｌのドレインと
データ線１３との間にＴＦＴ４６が挿入されている。こ
のＴＦＴ４６のゲート・ドレイン間にはＴＦＴ４７が接
続され、そのゲートには第２の書き込み制御信号ｗｅＢ
が与えられる。ＴＦＴ４６のゲートとグランドとの間に
はキャパシタ４８が接続されている。
【０１１９】次に、上記構成の電流ドライバ回路の回路
動作について説明する。なお、この回路動作は図４の回
路と同様であるので、以下の動作説明では、図５の駆動
波形図を用いるものとする。
【０１２０】先ず、本電流ドライバ回路への書き込み時
には、駆動制御信号ｄｅを非選択状態（低レベル）とし
てデータ線１３に電流が流れないようにした状態で第
１，第２の書き込み制御信号ｗｅＡ、ＷｅＢを選択状態
（高レベル）とすると、書き込み電流ＩｗがＴＦＴ４２
を透してＴＦＴ４ｌおよびＴＦＴ４６を流れる。このと
き、両ＴＦＴ４１，ＴＦＴ４６共、ゲート・ソース間が
それぞれＴＦＴ４４およびＴＦＴ４７によって短絡され
ているので、飽和領域で動作する。
【０１２１】次に、第２の書き込み制御信号ｗｅＢを非
選択状態とする。これにより、ＴＦＴ４ｌおよびＴＦＴ
４６の各ゲート・ソース間に生じた電圧Ｖｇｓがキャパ
シタ４５およびキャパシタ４８によってそれぞれ保持さ
れる。次に、第１の書き込み制御信号ｗｅＡを非選択状
態とすることにより、本電流ドライバ回路と信号入力線
１６とが電気的に遮断されるので、その後は信号入力線
１６を介して別の電流ドライバ回路への書き込みを行う
ことができる。
【０１２２】次に、データ線駆動制御信号ｄｅを高レベ
ルとする。ＴＦＴ４ｌのゲート・ソース間電圧Ｖｇｓは
キャパシタ４５によって保持されているので、ＴＦＴ４
ｌが飽和領域で動作していれば、ＴＦＴ４ｌを流れる電
流は（５）式の書き込み電流Ｉｗに一致し、これがすな
わちデータ線１３に流れる電流Ｉｄとなる。つまり、書
き込み電流Ｉｗがデータ線１３の駆動電流Ｉｄと一致す
る。
【０１２３】ここで、ＴＦＴ４６の作用について説明す
る。図４の回路においては、前述したように、書き込み
電流Ｉｗ、データ線１３の駆動電流Ｉｄは共にＴＦＴ４
ｌによって決まるので、（５）式、（６）式よりＩｗ＝
Ｉｄｒｖであった。ただし、これはＴＦＴ４ｌを流れる
電流Ｉｄｓが、飽和領域においてドレイン・ソース間電
圧Ｖｄｓに依存しないとした場合である。
【０１２４】しかるに、現実のトランジスタでは、ゲー
ト・ソース間電圧Ｖｇｓが一定であっても、ドレイン・
ソース間電圧Ｖｄｓが大きい程ドレイン・ソース間Ｉｄ
ｓが大きくなる場合がある。これは、ドレイン・ソース
間電圧Ｖｄｓが大きくなることによってドレイン近傍の
ピンチオフ点がソース側へ移動し、実効的なチャネル長
が減少する、いわゆるショートチャネル効果や、ドレイ
ンの電位がチャネル電位に影響を与えてチャネルの導電
率が変化する、いわゆるバックゲート効果などのためで
ある。
【０１２５】この場合、トランジスタを流れる電流Ｉｄ
ｓは、例えば、 Ｉｄｓ＝μＣｏｘＷ／Ｌ／２（Ｖｇｓ−Ｖｔｈ）2 ×（１＋λＶｄｓ） ……（１７） なる関係式で表され、ドレイン・ソース間電圧Ｖｄｓに
依存することになる。ここで、λは正の定数である。こ
の場合、図４の回路では、書き込み時と駆動時とでドレ
イン・ソース間電圧Ｖｄｓが同一でなければ、書き込み
電流ＩｗとＯＬＥＤに流れる電流Ｉｄｒｖとは一致しな
い。
【０１２６】これに対し、図１７の回路の動作を考え
る。図１７のＴＦＴ４６の動作に注目すると、そのドレ
イン電位は書き込み時と駆動時とで一般に同一ではな
い。例えば駆動時のドレイン電位の方が高い場合、ＴＦ
Ｔ４６のドレイン・ソース間電圧Ｖｄｓも大きくなり、
これを（１７）式に当てはめれば、書き込み時と駆動時
とでゲート・ソース間電圧Ｖｇｓが一定であっても、ド
レイン・ソース間電流Ｉｄｓは駆動時の方が増加する。
換言すれば、書き込み電流ＩｗよりＯＬＥＤに流れる電
流Ｉｄｒｖが大きくなって両者は一致しない。
【０１２７】ところが、ＯＬＥＤに流れる電流Ｉｄｒｖ
はＴＦＴ４ｌを流れるので、その場合ＴＦＴ４ｌでの電
圧降下が大きくなり、そのドレイン電位（ＴＦＴ４６の
ソース電位）が上昇する。この結果、ＴＦＴ４６のゲー
ト・ソース間電圧Ｖｇｓは小さくなり、これはＯＬＥＤ
に流れる電流Ｉｄｒｖを小さくする方向に作用する。結
果として、ＴＦＴ４ｌのドレイン電位は大きく変動する
ことができず、ＴＦＴ４ｌに注目すれば、書き込み時と
駆動時とでドレイン・ソース間電流Ｉｄｓが大きくは変
わらないことがわかる。すなわち、書き込み電流Ｉｗよ
りＯＬＥＤに流れる電流Ｉｄｒｖとがかなり精度良く一
致することになる。
【０１２８】この動作をより良く行わせるためには、Ｔ
ＦＴ４ｌ、ＴＦＴ４６共にドレイン・ソース間電圧Ｖｄ
ｓに対するドレイン・ソース間電流Ｉｄｓの依存性を小
さくするのが良いので、両トランジスタを飽和領域で動
作させることが望ましい。書き込み時にはＴＦＴ４ｌ，
４６共にゲート・ドレイン間が短絡されているので、書
き込まれる輝度データによらず、必然的に両者共飽和領
域で動作する。駆動時にも飽和領域で動作させるには、
データ線１３を十分高い電位とすれば良い。この駆動に
よれば、データ線１３に流れる電流Ｉｄは、ＴＦＴの特
性ばらつきによらず、図４の回路例の場合よりも正確に
書き込み電流Ｉｗに一致する。
【０１２９】［第３実施形態］図１８は、本発明の第３
実施形態に係るアクティブマトリクス型表示装置の構成
例を示すブロック図であり、図中、図１と同等部分には
同一部号を付して示している。本実施形態に係るアクテ
ィブマトリクス型表示装置において、第１実施形態に係
るアクティブマトリクス型表示装置との違いは、データ
線を駆動するデータ線ドライバ回路の構成にある。
【０１３０】すなわち、第１実施形態ではデータ線ドラ
イバ回路１５として電流書き込み型の電流ドライバ回路
を用いているのに対し、本実施形態ではデータ線ドライ
バ回路１９として電圧書き込み型の電流ドライバ回路
（ＣＤ）１９−１〜１９−ｍを用いている。電圧書き込
み型の電流ドライバ回路（以下、単に「電流ドライバ回
路」と記す）１９−１〜１９−ｍは、各出力端がデータ
線１３−１〜１３−ｍの各一端に接続されている。
【０１３１】［第６回路例］図１９は、データ線ドライ
バ回路１９を構成する電圧書き込み型電流ドライバ回路
１９−１〜１９−ｍの具体的な回路例を示す回路図であ
る。なお、電流ドライバ回路１９−１〜１９−ｍの各々
は全く同じ回路構成となっている。
【０１３２】図１９から明らかなように、本例に係る電
流ドライバ回路は、２つのＴＦＴ５１，５２および１つ
のキャパシタ５３から構成されている。ＴＦＴ５１は、
データ線１３とグランドとの間に接続されている。ＴＦ
Ｔ５２は、ＴＦＴ５１のゲートと信号入力線１６との間
に接続されている。キャパシタ５３は、ＴＦＴ５１のゲ
ートとグランドとの間に接続されている。この回路例で
は、ＴＦＴ５１，５２をＮＭＯＳで構成しているが、こ
れは一例であって、これに限られるものではない。
【０１３３】上記構成の電流ドライバ回路では、輝度デ
ータｓｉｎが信号入力線１６を通して電圧の形で電圧源
ＶＳによって与えられる点が特徴である。輝度データｓ
ｉｎの書き込み時は、書き込み制御信号ｗｅを選択状態
（ここでは、高レベル）として信号入力線１６に電圧Ｖ
ｗを印加すると、ＴＦＴ５２が導適状態であるため、Ｔ
ＦＴ５ｌのゲート・ソース間電圧Ｖｇｓが書き込み電圧
Ｖｗとなる。
【０１３４】この書き込み電圧Ｖｗは、書き込み制御信
号ｗｅが非選択状態になってもキャパシタ５３によって
保持される。ＴＦＴ５ｌが飽和領域で動作していれば、
ＴＦＴ５ｌを流れる電流Ｉｄは、 Ｉｄ＝μＣｏｘＷ／Ｌ／２（Ｖｗ−Ｖｔｈ）2 ……（１８） となる。したがって、書き込み電圧Ｖｗによってデータ
線１３の駆動電流Ｉｄを制御することができる。
【０１３５】図１８に示すアクティブマトリクス型表示
装置において、データ線ドライバ回路１９を上記構成の
電流ドライバ回路を用いて構成した場合の動作のタイミ
ングチャートを図２０に示す。なお、その動作は基本的
には図１の場合と同様であるので、ここではその詳細な
説明については省略する。
【０１３６】［第７回路例］図２１は、電圧書き込み型
電流ドライバ回路の他の回路例を示す回路図であり、図
中、図１９と同等部分には同一符号を付して示してい
る。本例に係る電流ドライバ回路では、図１９の回路
に、データ線駆動制御信号ｄｅで制御されるＴＦＴ５４
を追加した構成となっている。ＴＦＴ５４は、データ線
１３とのＴＦＴ５１のドレインとの間に接続され、その
ゲートに駆動制御信号ｄｅが与えられる。この回路例で
も、ＴＦＴ５１，５２，５４をＮＭＯＳで構成している
が、これは一例であって、これに限られるものではな
い。
【０１３７】このように、データ線１３とのＴＦＴ５１
のドレインとの間に、駆動制御信号ｄｅで制御されるＴ
ＦＴ５４を接続した構成を採ることにより、当該電流ド
ライバ回路を用いて図１、図８、図１１あるいは図１２
に示すようなアクティブマトリクス型表示装置を構成す
ることが可能となる。特に、図８、図１１あるいは図１
２の構成のアクティブマトリクス型表示装置に適用した
場合には、データ線ドライバ回路が２列（２系統）設置
されていることから、データ線ドライバ回路への書き込
みとデータ線１３−１〜１３−ｍの駆動を交互に行わせ
ることによってそれぞれの動作時間に余裕が生ずる。
【０１３８】［第８回路例］図２２は、電圧書き込み型
電流ドライバ回路のさらに他の回路例を示す回路図であ
り、図中、図２１と同等部分には同一符号を付して示し
ている。本例に係る電流ドライバ回路では、図２１の回
路に、ＴＦＴ５１のゲートとドレインとの間に接続され
たリセットＴＦＴ５７と、ＴＦＴ５１のゲートとＴＦＴ
５２のソースとの間に接続されたデータ書き込みキャパ
シタ５８とを追加した構成となっている。
【０１３９】ところで、図２１の回路例では、輝度デー
タが電圧の形で与えられ、それがそのままキャパシタ５
３に保持され、その保持された電圧に基づいてＴＦＴ５
１がデータ線に電流を流す構成となっているが、この構
成では、ＴＦＴ５１のしきい値がばらつくと、（１）式
に従って駆動電流がばらつき、画像の品位を損ねる可能
性がある。
【０１４０】これに対し、本回路例に係る電圧書き込み
型電流ドライバ回路では、リセットＴＦＴ５７によって
ＴＦＴ５１のゲート・ドレインを所定の期間電気的に短
絡させる動作を行った後、ＴＦＴ５１のゲートと信号入
力線１６とをデータ書き込みキャパシタ５８によって容
量結合させる構成を採ることにより、ＴＦＴ５１のしき
い値がばらついても、駆動電流がばらつかないため、画
像の品位を損ねることはない。以下に、図２３のタイミ
ングチャートを用いてその具体的な動作説明を行う。
【０１４１】先ず、ＴＦＴ５４がオン状態であるとき、
リセットＴＦＴ５７のゲートに高レベルのリセット信号
ｒｓｔを与えることによって当該ＴＦＴ５７をオン状態
とする。すると、ＴＦＴ５１のゲート・ドレインが電気
的に短絡されるが、このときＴＦＴ５４がオン状態であ
って、データ線からＴＦＴ５４およびＴＦＴ５１を介し
てグランドに向かって電流が流れているため、ＴＦＴ５
１のゲート・ソース間電圧は、そのしきい値Ｖｔｈより
も高くなっている。
【０１４２】次に、ＴＦＴ５４のゲートに与えられる駆
動信号ｄｅが低レベルになることによってＴＦＴ５４が
オフ状態になると、ＴＦＴ５１を流れる電流は、所定の
時間を経過した後にゼロになる。このとき、そのドレイ
ン・ゲート間がＴＦＴ５７によって短絡されているた
め、ＴＦＴ５１のドレインおよびゲートの電位は次第に
低下していき、その値がＴＦＴ５１のしきい値Ｖｔｈと
なった状態で安定する。このとき、ＴＦＴ５２のゲート
に高レベルの書き込み制御信号ｗｅが印加されること
で、信号入力線１６は所定の電位（本例では、グランド
レベル）にされている（以下、この動作をリセット動作
と称する）。その後に、信号入力線１６に信号電圧Ｖｗ
を印加する。
【０１４３】信号入力線１６とＴＦＴ５１のゲートと
は、データ書き込みキャパシタ５８を介して、即ち容量
結合で接続されているため、キャパシタ５３，５８の容
量値をＣｏ，Ｃｄとすると、ＴＦＴ５１のゲート電位は
概ね ΔＶｇ＝Ｖｗ×Ｃｄ／（Ｃｄ＋Ｃｏ） ……（１９） だけ上昇する。信号電圧Ｖｗの印加前にはＶｇ＝Ｖｔｈ
であったから、ＴＦＴ５１のゲート・ソース間電圧Ｖｇ
ｓは、 Ｖｇｓ＝Ｖｔｈ＋ΔＶｇ ＝Ｖｔｈ＋Ｖｗ×Ｃｄ／（Ｃｄ＋Ｃｏ） ……（２０） となる（以下、この動作を被書き込み動作と称する）。
【０１４４】信号電圧Ｖｗの印加後はＴＦＴ５２をオフ
状態とし、ＴＦＴ５４のゲートに駆動制御信号ｄｅを与
えることによって当該ＴＦＴ５４をオン状態とすれば、
ＴＦＴ５１によってデータ線に電流が流れる。このと
き、その電流値Ｉｄは（１）式および（２０）式から Ｉｄ＝μＣｏｘＷ／Ｌ／２｛Ｖｗ×Ｃｄ/(Ｃｄ＋Ｃｏ)｝2 ……（２１） となる（以下、この動作を駆動動作と称する）。（２
１）式はしきい値Ｖｔｈを含まないことから、駆動電流
値ＩｄはＴＦＴ５１のしきい値Ｖｔｈのばらつきによら
ないことがわかる。
【０１４５】図２４は、第８回路例の変形例を示す回路
図であり、図中、図２２と同等部分には同一符号を付し
て示している。本変形例に係る電流ドライバ回路では、
キャパシタ５３がデータ書き込みキャパシタ５８の出力
端とグランドとの間に接続されている第８回路例に対し
て、データ書き込みキャパシタ５８の入力端とグランド
との間に接続されている点が相違しているのみであり、
その他の構成および動作タイミングチャートは同じであ
る。
【０１４６】このように、キャパシタ５３をデータ書き
込みキャパシタ５８の入力端とグランドとの間に接続し
た構成を採ることにより、信号電圧Ｖｗを印加した後の
ＴＦＴ５１のゲート・ソース間電圧ＶｇｓがほぼＶｔｈ
＋Ｖｗで与えられる。すなわち、第８回路例に係る電流
ドライバ回路に比べて、同じ信号電圧Ｖｗに対してより
大きなゲート・ソース間電圧Ｖｇｓが得られる利点があ
る。
【０１４７】図２５は、第８回路例のさらに他の変形例
を示す回路図であり、図中、図２４と同等部分には同一
符号を付して示している。本変形例に係る電流ドライバ
回路では、データ書き込みキャパシタ５８の信号入力線
側ノードと所定の電位点（本例では、グランド）との間
に接続されたスイッチ素子、例えばＴＦＴ５９が新たに
付加された点およびそれに対応するリセット動作の点
で、図２４の回路例に係る電流ドライバ回路と相違して
いる。
【０１４８】以下に、本変形例に係る電流ドライバ回路
の動作について、図２６のタイミングチャートを用いて
説明する。リセット動作時には、図２４の回路例と同様
に、ＴＦＴ５７のゲートに高レベルのリセット信号ｒｓ
ｔを与えることによって当該ＴＦＴ５７をオン状態にす
ることで、ＴＦＴ５１のゲート・ドレインが電気的に短
絡される。
【０１４９】次に、ＴＦＴ５４のゲートに与えられる駆
動信号ｄｅが低レベルとなってＴＦＴ５４がオフ状態に
なると、図２４の回路例と同様に、ＴＦＴ５１のゲート
およびドレインはそのしきい値Ｖｔｈとなった状態で安
定する。ただしこのとき、ＴＦＴ５２のゲートに与えら
れる書き込み制御信号ｗｅは低レベルのままであり、代
わりに新たに付加されたＴＦＴ５９がリセット信号ｒｓ
ｔによってオン状態となるため、そのドレイン電位は所
定の電位（本例では、グランドレベルレベル）になる。
【０１５０】その後、リセット信号ｒｓｔが低レベルと
なることで、ＴＦＴ５９はオフ状態となり、しかる後に
書き込み制御信号ｗｅが高レベルとなる。信号入力線１
６には信号電圧Ｖｗが印加されているので、データ書き
込みキャパシタ５８を介して信号電圧Ｖｗが駆動トラン
ジスタ５１のゲートに伝達され、そのゲート・ソース間
電圧は図２４の回路例と同様に、概ねＶｔｈ＋Ｖｗとな
る。
【０１５１】このように、図２５の回路例に係る電流ド
ライバ回路においては、基本的な動作は図２４の回路例
と同様であるが、そのメリットは、信号入力線１６の制
御が簡単になるとともに、書き込み速度が速くなる点に
ある。すなわち、図２４の回路例のように、リセット動
作時に、信号入力線１６およびＴＦＴ５２を介してキャ
パシタ５３を基準電位（本例では、グランドレベル）に
リセットする構成を採った場合には、信号入力線１６の
電位の制御が必要となる。
【０１５２】これに対して、図２５の回路例では、ＴＦ
Ｔ５９によって簡便にキャパシタ５３のリセットを行う
ことができるため、信号入力線１６に基準電位を与える
必要がない。したがって、信号入力線１６の制御が簡単
になり、しかも例えば図２６に示すように、データ線駆
動回路への信号電圧Ｖｗの書き込み終了後は、信号入力
線１６は任意の電位、例えば次の書き込みサイクルの信
号電圧とされて良いため、信号電圧Ｖｗの書き込みを高
速に行えることになる。
【０１５３】［第４実施形態］図２７は、本発明の第４
実施形態に係るアクティブマトリクス型表示装置の構成
例を示すブロック図であり、図中、図１８と同等部分に
は同一符号を付して示している。本実施形態に係るアク
ティブマトリクス型表示装置は、第３実施形態に係るア
クティブマトリクス型表示装置と異なる点は、データ線
ドライバ回路１９′の構成にある。
【０１５４】すなわち、第３実施形態に係るアクティブ
マトリクス型表示装置では、データ線ドライバ回路１９
が１系統の電圧書き込み型電流ドライバ回路（ＣＤ）１
９−１〜１９−ｍによって構成されているのに対して、
本実施形態に係るアクティブマトリクス型表示装置で
は、データ線ドライバ回路１９′が３系統の電圧書き込
み型電流ドライバ回路１９Ａ−１〜１９Ａ−ｍ，１９Ｂ
−１〜１９Ｂ−ｍ，１９Ｃ−１〜１９Ｃ−ｍによって構
成されている
【０１５５】そして、３系統の電圧書き込み型電流ドラ
イバ回路１９Ａ−１〜１９Ａ−ｍ，１９Ｂ−１〜１９Ｂ
−ｍ，１９Ｃ−１〜１９Ｃ−ｍとして、先述した第８回
路例に係る電圧書き込み型電流ドライバ回路、即ち駆動
ＴＦＴ５１のゲート・ドレインを所定の期間電気的に短
絡させる動作を行った後、ＴＦＴ５１のゲートと信号入
力線１６とを容量結合させることで、ＴＦＴ５１のしき
い値がばらついても、駆動電流がばらつかないようにし
たドライバ回路が用いられる。
【０１５６】電圧書き込み型電流ドライバ回路をデータ
線毎に３系統設けた理由は次の通りである。すなわち、
第８回路例に係る電流ドライバ回路は、先述したよう
に、リセット動作・被書き込み動作・駆動動作の３種類
の動作を繰り返すことによって所望の機能を果たす。そ
こで、本実施形態に係るアクティブマトリクス型表示装
置では、ある走査サイクルにおいて、図２８に示すよう
に、３列（３系統）あるデータ線駆動回路のうち１列が
リセット動作を、別の１列が被書き込み動作を、残りの
１列が駆動動作を行うようにし、各々の動作を走査線切
り替え周期ごとに切り替えるようにしている。
【０１５７】このように、リセット動作・被書き込み動
作・駆動動作の３種類の動作を繰り返すことによって所
望の機能を果たす電圧書き込み型電流ドライバ回路をデ
ータ線ドライバ回路として用いたアクティブマトリクス
型表示装置において、電圧書き込み型電流ドライバ回路
を１本のデータ線について３系統ずつ設け、ある走査サ
イクルにおいて１系統のドライバ回路がリセット動作
を、他の１系統のドライバ回路が被書き込み動作を、残
りの１系統のドライバ回路が駆動動作を行うようにした
ことで、各々の動作に１走査線の切り替え周期（１Ｈ）
を費やすことが可能となるため、確実な動作が可能とな
る。
【０１５８】［第５実施形態］図２９は、本発明の第５
実施形態に係るアクティブマトリクス型表示装置の構成
例を示すブロック図であり、図中、図１と同等部分には
同一符号を付して示している。本実施形態に係るアクテ
ィブマトリクス型表示装置は、第１実施形態に係るアク
ティブマトリクス型表示装置と基本的な構成が全く同じ
であり、これに加えて、信号入力線１６とグランドとの
間に、例えばＮＭＯＳトランジスタからなるリーク素子
（ＬＫ）５５を接続した点を特徴としている。
【０１５９】以下に、リーク素子５５の作用について説
明する。電流書き込み型の画素回路において、「黒」を
書き込むケースは書き込み電流がゼロの場合に相当す
る。このとき、直前の書き込みサイクルにおいて信号入
力線１６に「白」レベル、即ち比較的大きな電流が書き
込まれ、結果として、信号入力線１６の電位が比較的高
いレベルになっていたとすると、その直後に「黒」を書
き込むのには長い時間が必要である。
【０１６０】なんとなれば、「黒」を書き込むというの
は、例えば図４に示す電流ドライバ回路において、ＴＦ
Ｔ３ｌによって信号入力線１６の容量Ｃｓなどに蓄えら
れた初期電荷がディスチャージされ、図３０に示すよう
に、信号入力線１６の電圧がＴＦＴ３ｌのしきい値にな
るということである。このように、信号入力線１６の電
圧が下がってＴＦＴ３ｌのしきい値近傍になると、ＴＦ
Ｔ３ｌのインピーダンスが高くなり、理論的には永久に
「黒」書き込みが終了しない。現実には、有限の時間で
書き込みを行う訳であるから、これは「黒」レベルが完
全に沈まない、いわゆる黒浮き現象として現れ、画像の
コントラストを低下させる。
【０１６１】これに対し、本実施形態に係るアクティブ
マトリクス型表示装置では、信号入力線１６と所定の電
位点（例えば、接地電位）との間にリーク素子５５、具
体的にはＮＭＯＳトランジスタを接続し、そのゲート電
圧Ｖｇとして一定バイアスを与えるようにしている。こ
れにより、図３０に示すように、「黒」書き込み時にＴ
ＦＴ３ｌのしきい値近傍においてもデータ線電位が比較
的高速に低下し、上述した黒浮きを防止することができ
る。
【０１６２】なお、リーク素子５５としては、単純な抵
抗素子などでも良いが、その場合、「白」書き込み時に
おいてデータ線電位が上昇すると、それに比例して抵抗
素子に流れる電流が増加する。これは、図４に示す電流
ドライバ回路において、ＴＦＴ３ｌに流れる電流の低下
や消費電力の悪化を招く。
【０１６３】これに対して、図２９に示すように、リー
ク素子５５としてＮＭＯＳトランジスタを使用し、当該
トランジスタを飽和領域で動作させれば定電流動作とな
るため、そのような弊害を最小限に抑えることができ
る。また、ＮＭＯＳトランジスタのリーク素子（ＬＫ）
５５を、必要なとき（例えば、黒書き込み時）にのみ導
通状態になるようにゲート電位を制御する構成を採るこ
ともできる。
【０１６４】このように、信号入力線１６と接地電位と
の間にリーク素子５５を接続する構成は、データ線ドラ
イバ回路として図４のような電流書き込み型のドライバ
回路を用いた図１の構成のアクティブマトリクス型表示
装置への適用に限られるものではなく、他の電流書き込
み型のドライバ回路、あるいは図１９のような電圧書き
込み型のデータ線ドライバ回路を用いた構成のアクティ
ブマトリクス型表示装置にも同様に適用可能である。な
お、リーク素子５５としては、ＴＦＴで構成すること
も、ＴＦＴプロセスとは別個に外部部品で構成すること
も可能である。
【０１６５】［第６実施形態］図３１は、本発明の第６
実施形態に係るアクティブマトリクス型表示装置の構成
例を示すブロック図であり、図中、図１と同等部分には
同一符号を付して示している。本実施形態に係るアクテ
ィブマトリクス型表示装置は、第１実施形態に係るアク
ティブマトリクス型表示装置と基本的な構成が全く同じ
であり、これに加えて、信号入力線１６と正電源Ｖｄｄ
との間に、初期値設定用素子、例えばＰＭＯＳトランジ
スタからなるプリチャージ素子（ＰＣ）５６を接続した
点を特徴としている。
【０１６６】以下に、プリチャージ素子５６の作用につ
いて説明する。電流書き込み型の画素回路において、黒
に近いグレーを書き込む際に長い時間を要する場合があ
る。図３２では、書き込み開始時のデータ線の電位が０
Ｖである場合を示している。これは、直前の書き込みサ
イクルにおいて「黒」を書いた場合で、書き込まれた電
流ドライバ回路（例えば、図４の場合）のＴＦＴ３ｌの
しきい値が０Ｖ程度と低い場合、あるいは同様に黒書き
込みの場合であって、前述のような黒浮き対策用のリー
ク素子５５を備えた場合に起こり得る。
【０１６７】従来技術では、初期値の０Ｖから「黒」に
近いグレー、即ち非常に小さな電流値を書き込んでいる
ため、平衡電位に達するのに長い時間がかかる。例え
ば、所定の書き込み時間内にＴＦＴ３ｌのしきい値に達
しないことも考えられる。この場合、ＴＦＴ３ｌはデー
タ線１３の駆動時にオフ状態となり、表示画像はいわゆ
る黒潰れの状態となる。
【０１６８】本実施形態に係るアクティブマトリクス型
表示装置では、データ線１３と電源電位Ｖｄｄとの間
に、プリチャージ素子５６としてＰＭＯＳトランジスタ
を接続し、そのゲート電位Ｖｇとして、書き込みサイク
ルの最初にパルスを与えるようにしている。このパルス
印加によって、信号入力線１６の電圧がＴＦＴ３ｌのし
きい値以上に上昇し、その後は書き込み電流Ｉｗとデー
タ線ドライバ回路内部のＴＦＴの動作とのバランスで決
まる平衡電位に向かって比較的高速に収束するので、正
しい輝度データの書き込みが高速で可能になる。
【０１６９】このように、信号入力線１６と正電源Ｖｄ
ｄとの間にプリチャージ素子５６を接続する構成は、デ
ータ線ドライバ回路として図４のような電流書き込み型
のドライバ回路を用いた図１の構成のアクティブマトリ
クス型表示装置への適用に限られるものではなく、他の
電流書き込み型のドライバ回路を用いた構成のアクティ
ブマトリクス型表示装置にも同様に適用可能である。な
お、プリチャージ素子５６としては、ＴＦＴで構成する
ことも、ＴＦＴプロセスとは別個に外部部品で構成する
ことも可能である。
【０１７０】なお、上記各実施形態では、電流書き込み
型画素回路１１の表示素子として、有機ＥＬ素子を用い
たアクティブマトリクス型有機ＥＬ表示装置に適用した
場合を例に採って説明したが、本発明はこれに限定され
るものではなく、流れる電流によって輝度が変化する電
気光学素子を表示素子として用いたアクティブマトリク
ス型表示装置全般に適用し得るものである。
【０１７１】また、上記各実施形態で用いる各回路例に
おいては、書き込み電流を電圧に変換する変換部として
の第１の電界効果トランジスタと、キャパシタ（保持
部）で保持した電圧を駆動電流に変換してデータ線を駆
動する駆動部としての第２の電界効果トランジスタとを
それぞれ別々のトランジスタで構成するとしたが、同一
のトランジスタで構成し、電流−電圧の変換動作とそれ
に基づくデータ線の駆動動作とを時分割的に行うように
構成することも可能である。これによれば、原理的に、
両動作間にばらつきが生じない。
【０１７２】
【発明の効果】以上説明したように、本発明によれば、
電流書き込み型の画素回路を用いたアクティブマトリク
ス型表示装置において、画像情報を駆動回路で電圧の形
で一旦保持した後、電流の形に変換して複数本のデータ
線の各々に（一括して同時に）与えることによって各画
素回路に対する画像情報の書き込み駆動を行うようにし
たことにした。これにより、各画素回路への画像情報の
書き込みを線順次にて行うことができ、表示パネルと外
部のデータドライバ回路との接続点数を削減しつつ正常
な電流書き込み動作を実現することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係るアクティブマトリ
クス型表示装置の構成例を示すブロック図である。
【図２】第１実施形態に係るアクティブマトリクス型表
示装置の回路動作を説明するためのタイミングチャート
である。
【図３】有機ＥＬ素子の構成の一例を示す断面構造図で
ある。
【図４】データ線ドライバ回路の第１回路例を示す回路
図である。
【図５】第１回路例に係るデータ線ドライバ回路の回路
動作のタイミングチャートである。
【図６】データ線ドライバ回路の第２回路例を示す回路
図である。
【図７】第２回路例の変形例を示す回路図である。
【図８】本発明の第２実施形態に係るアクティブマトリ
クス型表示装置の構成例を示すブロック図である。
【図９】第２実施形態に係るアクティブマトリクス型表
示装置の回路動作を説明するためのタイミングチャート
である。
【図１０】データ線ドライバ回路の第３回路例を示す回
路図である。
【図１１】第２実施形態の変形例に係るアクティブマト
リクス型表示装置の構成例を示すブロック図である。
【図１２】第２実施形態の他の変形例に係るアクティブ
マトリクス型表示装置の構成例を示すブロック図であ
る。
【図１３】第２実施形態のさらに他の変形例に係るアク
ティブマトリクス型表示装置の構成例を示すブロック図
である。
【図１４】データ線ドライバ回路の第４回路例を示す回
路図である。
【図１５】第４回路例に係るデータ線ドライバ回路の回
路動作のタイミングチャートである。
【図１６】第４回路例の変形例を示す回路図である。
【図１７】データ線ドライバ回路の第５回路例を示す回
路図である。
【図１８】本発明の第３実施形態に係るアクティブマト
リクス型表示装置の構成例を示すブロック図である。
【図１９】データ線ドライバ回路の第６回路例を示す回
路図である。
【図２０】第６回路例に係るデータ線ドライバ回路の回
路動作のタイミングチャートである。
【図２１】データ線ドライバ回路の第７回路例を示す回
路図である。
【図２２】データ線ドライバ回路の第８回路例を示す回
路図である。
【図２３】第８回路例に係るデータ線ドライバ回路の回
路動作のタイミングチャートである。
【図２４】第８回路例の変形例を示す回路図である。
【図２５】第８回路例のさらに他の変形例を示す回路図
である。
【図２６】第８回路例のさらに他の変形例に係るデータ
線ドライバ回路の回路動作のタイミングチャートであ
る。
【図２７】本発明の第４実施形態に係るアクティブマト
リクス型表示装置の構成例を示すブロック図である。
【図２８】第４実施形態に係るアクティブマトリクス型
表示装置の動作説明図である。
【図２９】本発明の第５実施形態に係るアクティブマト
リクス型表示装置の構成例を示すブロック図である。
【図３０】第５実施形態に係るアクティブマトリクス型
表示装置におけるリーク素子（ＬＫ）の効果を説明する
図である。
【図３１】本発明の第６実施形態に係るアクティブマト
リクス型表示装置の構成例を示すブロック図である。
【図３２】第６実施形態に係るアクティブマトリクス型
表示装置におけるプリチャージ素子（ＰＣ）の効果を説
明する図である。
【図３３】従来例に係る画素回路の回路構成を示す回路
図である。
【図３４】線順次駆動方式のアクティブマトリクス型表
示装置の構成例を示すブロック図である。
【図３５】従来例に係る電流書き込み型画素回路の回路
構成を示す回路図である。
【図３６】従来例に係る電流書き込み型画素回路の回路
動作を説明するためのタイミングチャートである。
【図３７】点順次駆動方式のアクティブマトリクス型表
示装置の構成例を示すブロック図である。
【図３８】点順次駆動方式のアクティブマトリクス型表
示装置の回路動作を説明するためのタイミングチャート
である。
【図３９】電流書き込み型画素回路を採用した場合のア
クティブマトリクス型表示装置の構成例を示すブロック
図である。
【符号の説明】
１１…電流書き込み型画素回路、１２−１〜１２−ｎ…
走査線、１３−１〜１３−ｍ，１３Ｕ−１〜１３Ｕ−
ｍ，１３Ｄ−１〜１３Ｄ−ｍ…データ線、１４…走査線
駆動回路、１５，１９…データ線ドライバ回路、１５−
１〜１５−ｍ，１５Ａ−１〜１５Ａ−ｍ，１５Ｂ−１〜
１５Ｂ−ｍ…電流書き込み型電流ドライバ回路、１６，
１６−１，１６−２，１６Ｕ−１，１６Ｕ−２，１６Ｄ
−１，１６Ｄ−２…信号入力線、１８…水平スキャナ
（ＨＳＣＡＮ）、１９−１〜１９−ｍ，１９Ａ−１〜１
９Ａ−ｍ，１９Ｂ−１〜１９Ｂ−ｍ，１９Ｃ−１〜１９
Ｃ−ｍ…電圧書き込み型電流ドライバ回路、５５…リー
ク素子、５６…プリチャージ素子
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６４１ Ｇ０９Ｇ 3/20 ６４１Ｄ Ｈ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 Ａ Ｆターム(参考） 3K007 AB18 DA01 DB03 EB00 GA00 5C080 AA06 BB05 DD09 DD23 EE29 FF11 FF12 JJ02 JJ03 JJ04 JJ05 5C094 AA25 AA43 AA45 BA03 BA29 CA19 DB01 DB04 EA04 EA07

Claims (60)

    【特許請求の範囲】
  1. 【請求項１】 画像情報が電流の形で与えられる画素回
    路がマトリクス状に配置されるとともに、これら各画素
    回路を選択する複数本の走査線および各画素回路に画像
    情報を供給する複数本のデータ線が配線されてなる表示
    部と、 画像情報を一旦保持した後電流の形で前記複数本のデー
    タ線の各々に与えることによって各画素回路に対する画
    像情報の書き込み駆動を行う駆動回路とを備えたことを
    特徴とするアクティブマトリクス型表示装置。
  2. 【請求項２】 前記画素回路の各々は、流れる電流によ
    って輝度が変化する電気光学素子を有し、 前記駆動回路は、輝度に応じた大きさの電流を、前記複
    数本のデータ線を介して前記画素回路の各々に流すこと
    によって画像情報の書き込みを行うことを特徴とする請
    求項１記載のアクティブマトリクス型表示装置。
  3. 【請求項３】 前記駆動回路は前記複数本のデータ線毎
    に設けられ、前記画像情報を電圧の形で保持する保持部
    と、前記保持部にて保持した電圧を電流に変換して前記
    複数本のデータ線の各々に供給する駆動部とを有するこ
    とを特徴とする請求項１記載のアクティブマトリクス型
    表示装置。
  4. 【請求項４】 前記駆動回路は前記画像情報が電流の形
    で与えられ、この電流を電圧に変換する変換部を有し、
    この変換部で変換した電圧を前記保持部で保持すること
    を特徴とする請求項３記載のアクティブマトリクス型表
    示装置。
  5. 【請求項５】 前記駆動回路において、 前記変換部は、ドレインとゲートとが電気的に短絡され
    た状態にあるとき、前記画像情報が電流の形で供給され
    ることによってそのゲート・ソース間に電圧を発生する
    第１の電界効果トランジスタを含み、 前記保持部は、前記第１の電界効果トランジスタのゲー
    ト・ソース間に発生する電圧を保持するキャパシタを含
    み、 前記駆動部は、前記キャパシタの保持電圧に基づいて前
    記複数本のデータ線の各々を駆動する第２の電界効果ト
    ランジスタを含むことを特徴とする請求項４記載のアク
    ティブマトリクス型表示装置。
  6. 【請求項６】 画像情報が電流の形で与えられる画素回
    路がマトリクス状に配置されるとともに、これら各画素
    回路を選択する複数本の走査線および各画素回路に画像
    情報を供給する複数本のデータ線が配線されてなる表示
    部と、 画像情報を一旦保持した後電流の形で前記複数本のデー
    タ線の各々に与えることによって各画素回路に対する画
    像情報の書き込み駆動を行う駆動回路とを備え、 前記駆動回路は、前記画像情報が電流の形で与えられ、
    この電流を電圧に変換する変換部と、この変換部で変換
    した電圧を保持する保持部と、該保持部にて保持した電
    圧を電流に変換して前記複数本のデータ線の各々に供給
    する駆動部とを有し、 前記変換部と前記駆動回路に前記画像情報を供給する電
    流源との間に、前記画像情報の書き込み時に飽和領域で
    動作するインピーダンス変換用トランジスタを有するこ
    とを特徴とするアクティブマトリクス型表示装置。
  7. 【請求項７】 前記変換部は、ドレインとゲートとが電
    気的に短絡された状態にあるとき、前記画像情報が電流
    の形で供給されることによってそのゲート・ソース間に
    電圧を発生する第１の電界効果トランジスタを含み、 前記保持部は、前記第１の電界効果トランジスタのゲー
    ト・ソース間に発生する電圧を保持するキャパシタを含
    み、 前記駆動部は、前記キャパシタの保持電圧に基づいて前
    記複数本のデータ線の各々を駆動する第２の電界効果ト
    ランジスタを含み、 前記第１の電界効果トランジスタと前記駆動回路に前記
    画像情報を供給する電流源との間に、前記画像情報の書
    き込み時に飽和領域で動作するインピーダンス変換用ト
    ランジスタを有することを特徴とする請求項６記載のア
    クティブマトリクス型表示装置。
  8. 【請求項８】 前記インピーダンス変換用トランジスタ
    は、前記第１の電界効果トランジスタと導電型の異なる
    トランジスタであり、前記駆動回路毎に設けられている
    ことを特徴とする請求項７記載のアクティブマトリクス
    型表示装置。
  9. 【請求項９】 前記複数本のデータ線毎に設けられた前
    記駆動回路がブロック化されており、 前記インピーダンス変換用トランジスタは、ブロック内
    の複数の駆動回路に対して共通に設けられていることを
    特徴とする請求項７記載のアクティブマトリクス型表示
    装置。
  10. 【請求項１０】 前記駆動回路は、前記第１，第２の電
    界効果トランジスタとして同一のトランジスタを用い、 前記第１の電界効果トランジスタによる電流−電圧の変
    換と、それに基づく前記第２の電界効果トランジスタに
    よるデータ線の駆動とを時分割的に行うことを特徴とす
    る請求項５記載のアクティブマトリクス型表示装置。
  11. 【請求項１１】 前記駆動回路は、前記画像情報を入力
    する信号入力線と前記第１の電界効果トランジスタとを
    接続または遮断する第１のスイッチ素子と、前記第１の
    電界効果トランジスタのドレインとゲートとを接続また
    は遮断する第２のスイッチ素子とを有し、 前記画像情報の取り込み時には前記第１および第２のス
    イッチ素子を接続状態とし、その取り込み終了時には前
    記第２のスイッチ素子を遮断状態とし、しかる後前記第
    １のスイッチ素子を遮断状態とすることを特徴とする請
    求項５記載のアクティブマトリクス型表示装置。
  12. 【請求項１２】 前記駆動回路は、前記第１，第２の電
    界効果トランジスタとしてほぼ同一の特性を有するトラ
    ンジスタを用い、 前記第１，第２の電界効果トランジスタは、カレントミ
    ラー回路を形成していることを特徴とする請求項５記載
    のアクティブマトリクス型表示装置。
  13. 【請求項１３】 前記駆動回路は、前記画像情報を入力
    する信号入力線と前記第１の電界効果トランジスタとを
    接続または遮断する第１のスイッチ素子と、前記第１の
    電界効果トランジスタのゲートと前記第２の電界効果ト
    ランジスタのゲートとを接続または遮断する第２のスイ
    ッチ素子とを有し、 前記画像情報の取り込み時には前記第１および前記第２
    のスイッチ素子を接続状態とし、その取り込み終了時に
    は前記第２のスイッチ素子を遮断状態とし、しかる後前
    記第１のスイッチ素子を遮断状態とすることを特徴とす
    る請求項１２記載のアクティブマトリクス型表示装置。
  14. 【請求項１４】 前記駆動回路において、前記第１の電
    界効果トランジスタのチャネル幅／チャネル長が、前記
    第２の電界効果トランジスタのチャネル幅／チャネル長
    よりも大きいことを特徴とする請求項１３記載のアクテ
    ィブマトリクス型表示装置。
  15. 【請求項１５】 前記駆動回路は、前記第１のスイッチ
    素子と前記第１の電界効果トランジスタとの間に接続さ
    れた第３の電界効果トランジスタと、前記第３の電界効
    果トランジスタのドレインとゲートとの間を接続または
    遮断する第３のスイッチ素子と、前記第３の電界効果ト
    ランジスタのゲートに接続された第２のキャパシタとを
    有し、 前記第１の電界効果トランジスタが前記第２のスイッチ
    素子により、また前記第３の電界効果トランジスタが前
    記第３のスイッチ素子により、共にドレインとゲートと
    が接続された状態にあるとき、これらトランジスタのド
    レイン・ソース間に前記第１のスイッチ素子を通して前
    記画像情報が電流の形で供給されることを特徴とする請
    求項１１記載のアクティブマトリクス型表示装置。
  16. 【請求項１６】 前記複数本のデータ線毎に設けられた
    複数個の前記駆動回路は、同一の信号入力線を共有し、
    これを時分割的に使用しつつ画像情報の取り込みを行う
    ことを特徴とする請求項３記載のアクティブマトリクス
    型表示装置。
  17. 【請求項１７】 前記駆動回路は、前記画像情報が電圧
    の形で与えられ、この電圧を前記保持部で保持すること
    を特徴とする請求項３記載のアクティブマトリクス型表
    示装置。
  18. 【請求項１８】 前記駆動回路において、 前記保持部は、前記画像情報に応じた電圧を保持する保
    持キャパシタを含み、 前記駆動回路は、前記保持キャパシタの保持電圧に基づ
    いて前記複数本のデータ線の各々を駆動する電界効果ト
    ランジスタを含み、 前記電界効果トランジスタは、そのゲート・ドレインを
    電気的に短絡される動作の後、そのゲートと信号入力線
    とが書き込みキャパシタを介して容量結合された状態で
    画像情報が与えられることを特徴とする請求項１７記載
    のアクティブマトリクス型表示装置。
  19. 【請求項１９】 前記駆動回路は、前記書き込みキャパ
    シタの信号入力線側ノードと所定の電位点との間に接続
    されたスイッチ素子を有し、 前記電界効果トランジスタがそのゲート・ドレイン間を
    電気的に接続される動作が行われている間に、前記スイ
    ッチ素子が短絡されることによって前記書き込みキャパ
    シタの信号入力線側ノードが前記所定の電位となること
    を特徴とする請求項１８記載のアクティブマトリクス型
    表示装置。
  20. 【請求項２０】 前記駆動回路は、１本のデータ線につ
    いて複数系統ずつ設けられていることを特徴とする請求
    項３記載のアクティブマトリクス型表示装置。
  21. 【請求項２１】 前記駆動回路は、１本のデータ線につ
    いて２系統ずつ設けられ、一方の系統の駆動回路がデー
    タ線を駆動する間に他方の系統の駆動回路が画像情報の
    取り込みを行うことを特徴とする請求項２０記載のアク
    ティブマトリクス型表示装置。
  22. 【請求項２２】 前記駆動回路は、１本のデータ線につ
    いて３系統ずつ設けられ、ある走査サイクルにおいて１
    系統の駆動回路がリセット動作を、他の１系統の駆動回
    路がデータ被書き込み動作を、残りの１系統がデータ線
    駆動動作を行うことを特徴とする請求項２０記載のアク
    ティブマトリクス型表示装置。
  23. 【請求項２３】 前記駆動回路を構成するトランジスタ
    は、前記画素回路を構成するトランジスタと同時に形成
    される薄膜トランジスタであることを特徴とする請求項
    １記載のアクティブマトリクス型表示装置。
  24. 【請求項２４】 前記画像情報を入力する信号入力線と
    所定の電位点との間にリーク素子を有することを特徴と
    する請求項１記載のアクティブマトリクス型表示装置。
  25. 【請求項２５】 前記画像情報を入力する信号入力線と
    所定の電位点との間に、前記信号入力線を通して前記駆
    動回路へ前記画像情報を供給するのに先立って前記信号
    入力線の電位を所定の値に設定する初期値設定用素子を
    有することを特徴とする請求項１記載のアクティブマト
    リクス型表示装置。
  26. 【請求項２６】 画素回路がマトリクス状に配置される
    とともに、これら各画素回路を選択する複数本の走査線
    および各画素回路に画像情報を供給する複数本のデータ
    線が配線されてなる表示部と、 前記複数本のデータ線の各々を通して前記画素回路の各
    々に対する画像情報の書き込み駆動を行う駆動回路とを
    具備するアクティブマトリクス型表示装置であって、 前記画素回路は、流れる電流によって輝度が変化する電
    気光学素子と、ソースまたはドレインが前記データ線に
    接続され、かつゲートが前記走査線に接続された第１の
    電界効果トランジスタと、ドレインとゲートとが接続さ
    れた状態にあるとき、前記第１の電界効果トランジスタ
    を通して前記データ線から電流が供給されることによっ
    てそのゲート・ソース間に電圧を発生する第２の電界効
    果トランジスタと、前記第２の電界効果トランジスタに
    発生する電圧を保持するキャパシタと、前記キャパシタ
    での電圧保持の状態を維持する第３の電界効果トランジ
    スタと、前記キャパシタにて保持した電圧を駆動電流に
    変換して前記電気光学素子に流す第４の電界効果トラン
    ジスタとを有し、 前記駆動回路は、ドレインとゲートとが電気的に短絡さ
    れた状態にあるとき、前記画像情報が電流の形で供給さ
    れることによってそのゲート・ソース間に電圧を発生す
    る第５の電界効果トランジスタと、前記第５の電界効果
    トランジスタのゲート・ソース間に発生する電圧を保持
    するキャパシタと、前記キャパシタにて保持した電圧を
    電流に変換して前記複数本のデータ線の各々に供給する
    第６の電界効果トランジスタとを有することを特徴とす
    るアクティブマトリクス型表示装置。
  27. 【請求項２７】 前記駆動回路における前記第１の電界
    効果トランジスタと該駆動回路に前記画像情報を供給す
    る電流源との間に、前記画像情報の書き込み時に飽和領
    域で動作するインピーダンス変換用トランジスタを有す
    ることを特徴とする請求項２６記載のアクティブマトリ
    クス型表示装置。
  28. 【請求項２８】 前記インピーダンス変換用トランジス
    タは、前記第１の電界効果トランジスタと導電型の異な
    るトランジスタであることを特徴とする請求項２７記載
    のアクティブマトリクス型表示装置。
  29. 【請求項２９】 前記インピーダンス変換用トランジス
    タは、前記駆動回路毎に設けられていることを特徴とす
    る請求項２７記載のアクティブマトリクス型表示装置。
  30. 【請求項３０】 前記複数本のデータ線毎に設けられた
    前記駆動回路がブロック化されており、 前記インピーダンス変換用トランジスタは、ブロック内
    の複数の駆動回路に対して共通に設けられていることを
    特徴とする請求項２７記載のアクティブマトリクス型表
    示装置。
  31. 【請求項３１】 前記駆動回路は、前記第１，第２の電
    界効果トランジスタとして同一のトランジスタを用い、 前記第１の電界効果トランジスタによる電流−電圧の変
    換と、それに基づく前記第２の電界効果トランジスタに
    よるデータ線の駆動とを時分割的に行うことを特徴とす
    る請求項２６記載のアクティブマトリクス型表示装置。
  32. 【請求項３２】 前記駆動回路は、前記画像情報を入力
    する信号入力線と前記第１の電界効果トランジスタとを
    接続または遮断する第１のスイッチ素子と、前記第１の
    電界効果トランジスタのドレインとゲートとを接続また
    は遮断する第２のスイッチ素子とを有し、 前記画像情報の取り込み時には前記第１および第２のス
    イッチ素子を接続状態とし、その取り込み終了時には前
    記第２のスイッチ素子を遮断状態とし、しかる後前記第
    １のスイッチ素子を遮断状態とすることを特徴とする請
    求項２６記載のアクティブマトリクス型表示装置。
  33. 【請求項３３】 前記駆動回路は、前記第１，第２の電
    界効果トランジスタとしてほぼ同一の特性を有するトラ
    ンジスタを用い、 前記第１，第２の電界効果トランジスタは、カレントミ
    ラー回路を形成していることを特徴とする請求項２６記
    載のアクティブマトリクス型表示装置。
  34. 【請求項３４】 前記駆動回路は、前記画像情報を入力
    する信号入力線と前記第１の電界効果トランジスタとを
    接続または遮断する第１のスイッチ素子と、前記第１の
    電界効果トランジスタのゲートと前記第２の電界効果ト
    ランジスタのゲートとを接続または遮断する第２のスイ
    ッチ素子とを有し、 前記画像情報の取り込み時には前記第１および前記第２
    のスイッチ素子を接続状態とし、その取り込み終了時に
    は前記第２のスイッチ素子を遮断状態とし、しかる後前
    記第１のスイッチ素子を遮断状態とすることを特徴とす
    る請求項３３記載のアクティブマトリクス型表示装置。
  35. 【請求項３５】 前記駆動回路において、前記第１の電
    界効果トランジスタのチャネル幅／チャネル長が、前記
    第２の電界効果トランジスタのチャネル幅／チャネル長
    よりも大きいことを特徴とする請求項３４記載のアクテ
    ィブマトリクス型表示装置。
  36. 【請求項３６】 前記駆動回路は、前記第１のスイッチ
    素子と前記第１の電界効果トランジスタとの間に接続さ
    れた第３の電界効果トランジスタと、前記第３の電界効
    果トランジスタのドレインとゲートとの間を接続または
    遮断する第３のスイッチ素子と、前記第３の電界効果ト
    ランジスタのゲートに接続された第２のキャパシタとを
    有し、 前記第１の電界効果トランジスタが前記第２のスイッチ
    素子により、また前記第３の電界効果トランジスタが前
    記第３のスイッチ素子により、共にドレインとゲートと
    が接続された状態にあるとき、これらトランジスタのド
    レイン・ソース間に前記第１のスイッチ素子を通して前
    記画像情報が電流の形で供給されることを特徴とする請
    求項３２記載のアクティブマトリクス型表示装置。
  37. 【請求項３７】 第１,第２の電極およびこれら電極間
    に発光層を含む有機層を有する有機エレクトロルミネッ
    センス素子を表示素子として用い、画像情報が電流の形
    で与えられる画素回路がマトリクス状に配置されるとと
    もに、これら各画素回路を選択する複数本の走査線およ
    び各画素回路に輝度情報を供給する複数本のデータ線が
    配線されてなる表示部と、 画像情報を一旦保持した後電流の形で前記複数本のデー
    タ線の各々に与えることによって各画素回路に対する画
    像情報の書き込み駆動を行う駆動回路とを備えたことを
    特徴とするアクティブマトリクス型有機エレクトロルミ
    ネッセンス表示装置。
  38. 【請求項３８】 前記駆動回路は、前記複数本のデータ
    線毎に設けられ、前記画像情報を電圧の形で保持する保
    持部と、前記保持部にて保持した電圧を電流に変換して
    前記複数本のデータ線の各々に供給する駆動部とを有す
    ることを特徴とする請求項３７記載のアクティブマトリ
    クス型有機エレクトロルミネッセンス表示装置。
  39. 【請求項３９】 前記駆動回路は前記画像情報が電流の
    形で与えられ、この電流を電圧に変換する変換部を有
    し、この変換部で変換した電圧を前記保持部で保持する
    ことを特徴とする請求項３８記載のアクティブマトリク
    ス型有機エレクトロルミネッセンス表示装置。
  40. 【請求項４０】 前記駆動回路において、 前記変換部は、ドレインとゲートとが電気的に短絡され
    た状態にあるとき、前記画像情報が電流の形で供給され
    ることによってそのゲート・ソース間に電圧を発生する
    第１の電界効果トランジスタを含み、 前記保持部は、前記第１の電界効果トランジスタのゲー
    ト・ソース間に発生する電圧を保持するキャパシタを含
    み、 前記駆動部は、前記キャパシタの保持電圧に基づいて前
    記複数本のデータ線の各々を駆動する第２の電界効果ト
    ランジスタを含むことを特徴とする請求項３９記載のア
    クティブマトリクス型有機エレクトロルミネッセンス表
    示装置。
  41. 【請求項４１】 第１,第２の電極およびこれら電極間
    に発光層を含む有機層を有する有機エレクトロルミネッ
    センス素子を表示素子として用い、画像情報が電流の形
    で与えられる画素回路がマトリクス状に配置されるとと
    もに、これら各画素回路を選択する複数本の走査線およ
    び各画素回路に輝度情報を供給する複数本のデータ線が
    配線されてなる表示部と、 画像情報を一旦保持した後電流の形で前記複数本のデー
    タ線の各々に与えることによって各画素回路に対する画
    像情報の書き込み駆動を行う駆動回路とを備え、 前記駆動回路は、前記画像情報が電流の形で与えられ、
    この電流を電圧に変換する変換部と、この変換部で変換
    した電圧を保持する保持部と、該保持部にて保持した電
    圧を電流に変換して前記複数本のデータ線の各々に供給
    する駆動部とを有し、 前記変換部と前記駆動回路に前記画像情報を供給する電
    流源との間に、前記画像情報の書き込み時に飽和領域で
    動作するインピーダンス変換用トランジスタを有するこ
    とを特徴とするアクティブマトリクス型有機エレクトロ
    ルミネッセンス表示装置。
  42. 【請求項４２】 前記変換部は、ドレインとゲートとが
    電気的に短絡された状態にあるとき、前記画像情報が電
    流の形で供給されることによってそのゲート・ソース間
    に電圧を発生する第１の電界効果トランジスタを含み、 前記保持部は、前記第１の電界効果トランジスタのゲー
    ト・ソース間に発生する電圧を保持するキャパシタを含
    み、 前記駆動部は、前記キャパシタの保持電圧に基づいて前
    記複数本のデータ線の各々を駆動する第２の電界効果ト
    ランジスタを含み、 前記第１の電界効果トランジスタと前記駆動回路に前記
    画像情報を供給する電流源との間に、前記画像情報の書
    き込み時に飽和領域で動作するインピーダンス変換用ト
    ランジスタを有することを特徴とする請求項４１記載の
    アクティブマトリクス型有機エレクトロルミネッセンス
    表示装置。
  43. 【請求項４３】 前記インピーダンス変換用トランジス
    タは、前記第１の電界効果トランジスタと導電型の異な
    るトランジスタであり、前記駆動回路毎に設けられてい
    ることを特徴とする請求項４２記載のアクティブマトリ
    クス型有機エレクトロルミネッセンス表示装置。
  44. 【請求項４４】 前記複数本のデータ線毎に設けられた
    前記駆動回路がブロック化されており、 前記インピーダンス変換用トランジスタは、ブロック内
    の複数の駆動回路に対して共通に設けられていることを
    特徴とする請求項４２記載のアクティブマトリクス型有
    機エレクトロルミネッセンス表示装置。
  45. 【請求項４５】 前記駆動回路は、前記第１，第２の電
    界効果トランジスタとして同一のトランジスタを用い、 前記第１の電界効果トランジスタによる電流−電圧の変
    換と、それに基づく前記第２の電界効果トランジスタに
    よるデータ線の駆動とを時分割的に行うことを特徴とす
    る請求項４０記載のアクティブマトリクス型有機エレク
    トロルミネッセンス表示装置。
  46. 【請求項４６】 前記駆動回路は、前記画像情報を入力
    する信号入力線と前記第１の電界効果トランジスタとを
    接続または遮断する第１のスイッチ素子と、前記第１の
    電界効果トランジスタのドレインとゲートとを接続また
    は遮断する第２のスイッチ素子とを有し、 前記画像情報の取り込み時には前記第１および前記第２
    のスイッチ素子を接続状態とし、その取り込み終了時に
    は前記第２のスイッチ素子を遮断状態とし、しかる後前
    記第１のスイッチ素子を遮断状態とすることを特徴とす
    る請求項４０記載のアクティブマトリクス型有機エレク
    トロルミネッセンス表示装置。
  47. 【請求項４７】 前記駆動回路は、前記第１，前記第２
    の電界効果トランジスタとしてほぼ同一の特性を有する
    トランジスタを用い、 前記第１，第２の電界効果トランジスタは、カレントミ
    ラー回路を形成していることを特徴とする請求項４０記
    載のアクティブマトリクス型有機エレクトロルミネッセ
    ンス表示装置。
  48. 【請求項４８】 前記駆動回路は、前記画像情報を入力
    する信号入力線と前記第１の電界効果トランジスタとを
    接続または遮断する第１のスイッチ素子と、前記第１の
    電界効果トランジスタのゲートと前記第２の電界効果ト
    ランジスタのゲートとを接続または遮断する第２のスイ
    ッチ素子とを有し、 前記画像情報の取り込み時には前記第１および前記第２
    のスイッチ素子を接続状態とし、その取り込み終了時に
    は前記第２のスイッチ素子を遮断状態とし、しかる後前
    記第１のスイッチ素子を遮断状態とすることを特徴とす
    る請求項４７記載のアクティブマトリクス型有機エレク
    トロルミネッセンス表示装置。
  49. 【請求項４９】 前記第１，前記第２の電界効果トラン
    ジスタにおいて、前記第１の電界効果トランジスタのチ
    ャネル幅／チャネル長が、前記第２の電界効果トランジ
    スタのチャネル幅／チャネル長よりも大きいことを特徴
    とする請求項４８記載のアクティブマトリクス型有機エ
    レクトロルミネッセンス表示装置。
  50. 【請求項５０】 前記駆動回路は、前記第１のスイッチ
    素子と前記第１の電界効果トランジスタとの間に接続さ
    れた第３の電界効果トランジスタと、前記第３の電界効
    果トランジスタのドレインとゲートとの間を接続または
    遮断する第３のスイッチ素子と、前記第３の電界効果ト
    ランジスタのゲートに接続された第２のキャパシタとを
    有し、 前記第１の電界効果トランジスタが前記第２のスイッチ
    素子により、また前記第３の電界効果トランジスタが前
    記第３のスイッチ素子により、共にドレインとゲートと
    が接続された状態にあるとき、これらトランジスタのド
    レイン・ソース間に前記第１のスイッチ素子を通して前
    記画像情報が電流の形で供給されることを特徴とする請
    求項４６記載のアクティブマトリクス型有機エレクトロ
    ルミネッセンス表示装置。
  51. 【請求項５１】 前記複数本のデータ線毎に設けられた
    複数個の前記駆動回路は、同一の信号入力線を共有し、
    これを時分割的に使用しつつ画像情報の取り込みを行う
    ことを特徴とする請求項３７記載のアクティブマトリク
    ス型有機エレクトロルミネッセンス表示装置。
  52. 【請求項５２】 前記駆動回路は、前記画像情報が電圧
    の形で与えられ、この電圧を前記保持部で保持すること
    を特徴とする請求項３７記載のアクティブマトリクス型
    有機エレクトロルミネッセンス表示装置。
  53. 【請求項５３】 前記駆動回路において、 前記保持部は、前記画像情報に応じた電圧を保持する保
    持キャパシタを含み、 前記駆動回路は、前記保持キャパシタの保持電圧に基づ
    いて前記複数本のデータ線の各々を駆動する電界効果ト
    ランジスタを含み、 前記電界効果トランジスタは、そのゲート・ドレインを
    電気的に短絡される動作の後、そのゲートと信号入力線
    とが書き込みキャパシタを介して容量結合された状態で
    画像情報が与えられることを特徴とする請求項５２記載
    のアクティブマトリクス型有機エレクトロルミネッセン
    ス表示装置。
  54. 【請求項５４】 前記駆動回路は、前記書き込みキャパ
    シタの信号入力線側ノードと所定の電位点との間に接続
    されたスイッチ素子を有し、 前記電界効果トランジスタがそのゲート・ドレイン間を
    電気的に接続される動作が行われている間に、前記スイ
    ッチ素子が短絡されることによって前記書き込みキャパ
    シタの信号入力線側ノードが前記所定の電位となること
    を特徴とする請求項５３記載のアクティブマトリクス型
    有機エレクトロルミネッセンス表示装置。
  55. 【請求項５５】 前記駆動回路は、１本のデータ線につ
    いて複数系統ずつ設けられていることを特徴とする請求
    項３７記載のアクティブマトリクス型有機エレクトロル
    ミネッセンス表示装置。
  56. 【請求項５６】 前記駆動回路は、１本のデータ線につ
    いて２系統ずつ設けられ、一方の系統の駆動回路がデー
    タ線を駆動する間に他方の系統の駆動回路が画像情報の
    取り込みを行うことを特徴とする請求項５５記載のアク
    ティブマトリクス型有機エレクトロルミネッセンス表示
    装置。
  57. 【請求項５７】 前記駆動回路は、１本のデータ線につ
    いて３系統ずつ設けられ、ある走査サイクルにおいて１
    系統の駆動回路がリセット動作を、他の１系統の駆動回
    路がデータ被書き込み動作を、残りの１系統がデータ線
    駆動動作を行うことを特徴とする請求項５５記載のアク
    ティブマトリクス型有機エレクトロルミネッセンス表示
    装置。
  58. 【請求項５８】 前記駆動回路を構成するトランジスタ
    は、前記画素回路を構成するトランジスタと同時に形成
    される薄膜トランジスタであることを特徴とする請求項
    ３７記載のアクティブマトリクス型有機エレクトロルミ
    ネッセンス表示装置。
  59. 【請求項５９】 前記画像情報を入力する信号入力線と
    所定の電位点との間にリーク素子を有することを特徴と
    する請求項３７記載のアクティブマトリクス型有機エレ
    クトロルミネッセンス表示装置。
  60. 【請求項６０】 前記画像情報を入力する信号入力線と
    所定の電位点との間に、前記信号入力線を通して前記駆
    動回路へ前記画像情報を供給するのに先立って前記信号
    入力線の電位を所定の値に設定する初期値設定用素子を
    有することを特徴とする請求項３７記載のアクティブマ
    トリクス型有機エレクトロルミネッセンス表示装置。
JP2001339772A 2000-11-07 2001-11-05 アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置 Pending JP2003195815A (ja)

Priority Applications (12)

Application Number Priority Date Filing Date Title
JP2001339772A JP2003195815A (ja) 2000-11-07 2001-11-05 アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
KR1020027008789A KR100830772B1 (ko) 2000-11-07 2001-11-07 액티브 매트릭스형 표시 장치 및 액티브 매트릭스형 유기일렉트로 루미네센스 표시 장치
CNB018053173A CN1189855C (zh) 2000-11-07 2001-11-07 有源矩阵型显示装置及有源矩阵型有机场致发光显示装置
PCT/JP2001/009735 WO2002039420A1 (fr) 2000-11-07 2001-11-07 Affichage a matrice active et affichage electroluminescent organique a matrice active
TW90127674A TW538649B (en) 2000-11-07 2001-11-07 Active matrix type display apparatus and active matrix type organic electroluminescent display apparatus
EP01981004.3A EP1333422B1 (en) 2000-11-07 2001-11-07 Active matrix display
US11/338,516 US8120551B2 (en) 2000-11-07 2006-01-24 Active-matrix display device, and active-matrix organic electroluminescent display device
US13/370,352 US8558769B2 (en) 2000-11-07 2012-02-10 Active-matrix display device, and active-matrix organic electroluminescent display device
US13/965,939 US8810486B2 (en) 2000-11-07 2013-08-13 Active-matrix display device, and active-matrix organic electroluminescent display device
US14/337,733 US9245481B2 (en) 2000-11-07 2014-07-22 Active-matrix display device, and active-matrix organic electroluminescent display device
US14/981,005 US9741289B2 (en) 2000-11-07 2015-12-28 Active-matrix display device, and active-matrix organic electroluminescent display device
US15/666,815 US10269296B2 (en) 2000-11-07 2017-08-02 Active-matrix display device, and active-matrix organic electroluminescent display device

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2000338688 2000-11-07
JP2000-338688 2000-11-07
JP2001231807 2001-07-31
JP2001-231807 2001-07-31
JP2001-320936 2001-10-18
JP2001320936 2001-10-18
JP2001339772A JP2003195815A (ja) 2000-11-07 2001-11-05 アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006162381A Division JP4211807B2 (ja) 2000-11-07 2006-06-12 アクティブマトリクス型表示装置

Publications (1)

Publication Number Publication Date
JP2003195815A true JP2003195815A (ja) 2003-07-09

Family

ID=27481756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001339772A Pending JP2003195815A (ja) 2000-11-07 2001-11-05 アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置

Country Status (7)

Country Link
US (6) US8120551B2 (ja)
EP (1) EP1333422B1 (ja)
JP (1) JP2003195815A (ja)
KR (1) KR100830772B1 (ja)
CN (1) CN1189855C (ja)
TW (1) TW538649B (ja)
WO (1) WO2002039420A1 (ja)

Cited By (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003114645A (ja) * 2001-08-02 2003-04-18 Seiko Epson Corp 単位回路の制御に使用されるデータ線の駆動
JP2003195809A (ja) * 2001-12-28 2003-07-09 Matsushita Electric Ind Co Ltd Ｅｌ表示装置とその駆動方法および情報表示装置
JP2004046130A (ja) * 2002-05-17 2004-02-12 Semiconductor Energy Lab Co Ltd 表示装置
JP2004062162A (ja) * 2002-06-07 2004-02-26 Seiko Epson Corp 電子回路、電子装置、電気光学装置及び電子機器
JP2004062159A (ja) * 2002-06-07 2004-02-26 Seiko Epson Corp 電子回路、電子装置、電気光学装置及び電子機器
JPWO2003023752A1 (ja) * 2001-09-07 2004-12-24 松下電器産業株式会社 Ｅｌ表示装置とｅｌ表示装置の駆動回路および画像表示装置
JPWO2003027998A1 (ja) * 2001-09-25 2005-01-13 松下電器産業株式会社 Ｅｌ表示装置
JP2005037726A (ja) * 2003-07-16 2005-02-10 Casio Comput Co Ltd 電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置
JPWO2003038796A1 (ja) * 2001-10-31 2005-02-24 株式会社半導体エネルギー研究所 信号線駆動回路及び発光装置
JPWO2003038797A1 (ja) * 2001-10-31 2005-02-24 株式会社半導体エネルギー研究所 信号線駆動回路及び発光装置
JP2005049844A (ja) * 2003-07-11 2005-02-24 Semiconductor Energy Lab Co Ltd 半導体装置
JP2005107515A (ja) * 2003-09-12 2005-04-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその駆動方法
JP2005122205A (ja) * 2001-08-02 2005-05-12 Seiko Epson Corp 単位回路の制御に使用されるデータ線の駆動
JP2005157366A (ja) * 2003-11-27 2005-06-16 Samsung Sdi Co Ltd 逆多重化器を用いた表示装置及びその駆動方法
JP2005157269A (ja) * 2003-11-27 2005-06-16 Samsung Sdi Co Ltd 逆多重化器を用いる発光表示装置
JP2005156701A (ja) * 2003-11-21 2005-06-16 Seiko Epson Corp 電流生成回路、電流生成回路の制御方法、電気光学装置および電子機器
JP2005196116A (ja) * 2003-12-30 2005-07-21 Lg Philips Lcd Co Ltd エレクトロルミネセンス表示装置及びその駆動方法
JP2005208229A (ja) * 2004-01-21 2005-08-04 Seiko Epson Corp 駆動回路、電気光学装置及び電気光学装置の駆動方法、並びに電子機器
JP2006017968A (ja) * 2004-06-30 2006-01-19 Eastman Kodak Co アクティブマトリクス型表示装置
JP2006084509A (ja) * 2004-09-14 2006-03-30 Casio Comput Co Ltd 表示駆動装置及び表示装置並びにその駆動制御方法
JP2006106664A (ja) * 2004-09-08 2006-04-20 Fuji Electric Holdings Co Ltd 有機ｅｌ発光装置
JP2006106698A (ja) * 2004-10-08 2006-04-20 Samsung Sdi Co Ltd データ駆動装置，及び発光表示装置
JP2006293344A (ja) * 2005-03-18 2006-10-26 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及びその駆動方法並びに電子機器
JP2007518118A (ja) * 2003-12-23 2007-07-05 トムソン ライセンシング 発光ディスプレイを駆動するための回路及び方法
JP2007240698A (ja) * 2006-03-07 2007-09-20 Oki Electric Ind Co Ltd 電流駆動回路
JP2008186031A (ja) * 2008-04-14 2008-08-14 Casio Comput Co Ltd 表示装置
JP2008276267A (ja) * 2001-08-29 2008-11-13 Nec Corp 電流負荷デバイス駆動用半導体装置及びそれを備えた電流負荷デバイス
CN100437677C (zh) * 2003-11-27 2008-11-26 三星Sdi株式会社 使用信号分离器的显示装置及其驱动方法
US7486285B2 (en) 2004-05-24 2009-02-03 Seiko Epson Corporation DA converter, data line driving circuit, electro-optical device, driving method thereof, and electronic apparatus
US7576734B2 (en) 2001-10-30 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit, light emitting device, and method for driving the same
JP2009529701A (ja) * 2006-03-09 2009-08-20 ケンブリッジ ディスプレイ テクノロジー リミテッド 電流駆動表示システム
US7580011B2 (en) 2003-06-30 2009-08-25 Casio Computer Co., Ltd. Current generation supply circuit and display device
JP2010002911A (ja) * 2009-07-15 2010-01-07 Casio Comput Co Ltd 表示駆動装置及び表示装置
US7692673B2 (en) 2004-05-15 2010-04-06 Samsung Mobile Display Co., Ltd. Display device and demultiplexer
US7728806B2 (en) 2003-11-26 2010-06-01 Samsung Mobile Display Co., Ltd. Demultiplexing device and display device using the same
US7738512B2 (en) 2003-11-27 2010-06-15 Samsung Mobile Display Co., Ltd. Display device using demultiplexer
US7742064B2 (en) 2001-10-30 2010-06-22 Semiconductor Energy Laboratory Co., Ltd Signal line driver circuit, light emitting device and driving method thereof
US7782277B2 (en) 2004-05-25 2010-08-24 Samsung Mobile Display Co., Ltd. Display device having demultiplexer
JP2010286852A (ja) * 2010-08-09 2010-12-24 Mitsubishi Electric Corp 表示装置
US7864167B2 (en) 2002-10-31 2011-01-04 Casio Computer Co., Ltd. Display device wherein drive currents are based on gradation currents and method for driving a display device
US8018401B2 (en) 2004-06-02 2011-09-13 Samsung Mobile Display Co., Ltd. Organic electroluminescent display and demultiplexer
US8164548B2 (en) 2001-10-30 2012-04-24 Semiconductor Energy Laboratory Co., Ltd. Signal line driver circuit and light emitting device and driving method therefor
US8350785B2 (en) 2003-09-12 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
US8378939B2 (en) 2003-07-11 2013-02-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013254197A (ja) * 2012-05-09 2013-12-19 Semiconductor Energy Lab Co Ltd 表示装置、電子機器
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
KR101410800B1 (ko) 2006-03-23 2014-07-02 캠브리지 디스플레이 테크놀로지 리미티드 이미지 프로세싱 시스템들
WO2017145568A1 (ja) * 2016-02-23 2017-08-31 ソニー株式会社 ソースドライバ、表示装置、及び、電子機器

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003195815A (ja) * 2000-11-07 2003-07-09 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
JP3744819B2 (ja) * 2001-05-24 2006-02-15 セイコーエプソン株式会社 信号駆動回路、表示装置、電気光学装置及び信号駆動方法
JP2005502907A (ja) * 2001-09-11 2005-01-27 ライカ ミクロジュステムス ヴェツラー ゲーエムベーハー 対象物の光学的検査をするための方法および装置
JP2003195810A (ja) * 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
JP4610843B2 (ja) 2002-06-20 2011-01-12 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
JP2004045488A (ja) 2002-07-09 2004-02-12 Casio Comput Co Ltd 表示駆動装置及びその駆動制御方法
TWI229311B (en) 2002-08-13 2005-03-11 Rohm Co Ltd Active matrix type organic EL panel drive circuit and organic EL display device
JP4273718B2 (ja) * 2002-08-16 2009-06-03 ソニー株式会社 電流サンプリング回路及びそれを用いた電流出力型駆動回路
JP4103500B2 (ja) 2002-08-26 2008-06-18 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法
JP4247660B2 (ja) * 2002-11-28 2009-04-02 カシオ計算機株式会社 電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置
EP1571643A4 (en) * 2002-11-20 2009-11-25 Toshiba Matsushita Display Tec ORGANIC ELECTROLUMINESCENT DISPLAY AND ACTIVE MATRIX SUBSTRATE
US8035626B2 (en) 2002-11-29 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Current driving circuit and display device using the current driving circuit
JP4350370B2 (ja) 2002-12-27 2009-10-21 株式会社半導体エネルギー研究所 電子回路及び電子機器
AU2003289450A1 (en) 2002-12-27 2004-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, light-emitting display apparatus, and method for driving them
US7333099B2 (en) 2003-01-06 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Electronic circuit, display device, and electronic apparatus
JP4170293B2 (ja) 2003-01-17 2008-10-22 株式会社半導体エネルギー研究所 半導体装置
JP3952965B2 (ja) 2003-02-25 2007-08-01 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
JP4663327B2 (ja) 2003-02-28 2011-04-06 株式会社半導体エネルギー研究所 半導体装置
JP2006085199A (ja) * 2003-03-07 2006-03-30 Canon Inc アクティブマトリクス表示装置及びその駆動制御方法
JP3950845B2 (ja) 2003-03-07 2007-08-01 キヤノン株式会社 駆動回路及びその評価方法
JP3952979B2 (ja) * 2003-03-25 2007-08-01 カシオ計算機株式会社 表示駆動装置及び表示装置並びにその駆動制御方法
TW591586B (en) * 2003-04-10 2004-06-11 Toppoly Optoelectronics Corp Data-line driver circuits for current-programmed electro-luminescence display device
CN100437700C (zh) * 2003-04-21 2008-11-26 统宝光电股份有限公司 电流驱动电激发光显示器的资料线传输电路的装置
EP1619570B1 (en) 2003-04-25 2015-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP3918770B2 (ja) * 2003-04-25 2007-05-23 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器
JP4049010B2 (ja) * 2003-04-30 2008-02-20 ソニー株式会社 表示装置
US7453427B2 (en) 2003-05-09 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
EP2299429B1 (en) 2003-05-14 2012-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI253616B (en) * 2003-05-16 2006-04-21 Toshiba Matsushita Display Tec Active matrix type display apparatus
US7566902B2 (en) 2003-05-16 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device
JP4543625B2 (ja) * 2003-05-27 2010-09-15 ソニー株式会社 表示装置
JP4168836B2 (ja) * 2003-06-03 2008-10-22 ソニー株式会社 表示装置
JP4727232B2 (ja) 2003-06-06 2011-07-20 株式会社半導体エネルギー研究所 半導体装置
JP4502603B2 (ja) * 2003-06-20 2010-07-14 三洋電機株式会社 表示装置
JP4502602B2 (ja) * 2003-06-20 2010-07-14 三洋電機株式会社 表示装置
KR100520827B1 (ko) * 2003-06-21 2005-10-12 엘지.필립스 엘시디 주식회사 일렉트로 루미네센스 표시패널의 구동장치 및 구동방법과일렉트로 루미네센스 표시장치의 제조방법
JP4235900B2 (ja) * 2003-07-09 2009-03-11 ソニー株式会社 フラットディスプレイ装置
JP4759908B2 (ja) * 2003-07-09 2011-08-31 ソニー株式会社 フラットディスプレイ装置
GB0316862D0 (en) * 2003-07-18 2003-08-20 Koninkl Philips Electronics Nv Display device
US8085226B2 (en) 2003-08-15 2011-12-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2005114993A (ja) * 2003-10-07 2005-04-28 Sony Corp 表示装置
KR100529076B1 (ko) 2003-11-10 2005-11-15 삼성에스디아이 주식회사 역다중화 장치 및 이를 이용한 디스플레이 장치
KR100649244B1 (ko) 2003-11-27 2006-11-24 삼성에스디아이 주식회사 역다중화 장치 및 이를 이용한 디스플레이 장치
KR100649245B1 (ko) 2003-11-29 2006-11-24 삼성에스디아이 주식회사 역다중화 장치 및 이를 이용한 디스플레이 장치
JP2005189497A (ja) * 2003-12-25 2005-07-14 Toshiba Matsushita Display Technology Co Ltd 電流出力型半導体回路の駆動方法
GB0400209D0 (en) * 2004-01-07 2004-02-11 Koninkl Philips Electronics Nv Light emitting display devices
JP4203656B2 (ja) 2004-01-16 2009-01-07 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法
JP4665419B2 (ja) 2004-03-30 2011-04-06 カシオ計算機株式会社 画素回路基板の検査方法及び検査装置
US7342560B2 (en) 2004-04-01 2008-03-11 Canon Kabushiki Kaisha Voltage current conversion device and light emitting device
US7295192B2 (en) * 2004-05-04 2007-11-13 Au Optronics Corporation Compensating color shift of electro-luminescent displays
US8355015B2 (en) 2004-05-21 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device including a diode electrically connected to a signal line
EP1610292B1 (en) 2004-06-25 2016-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof and electronic device
CA2472671A1 (en) * 2004-06-29 2005-12-29 Ignis Innovation Inc. Voltage-programming scheme for current-driven amoled displays
US8199079B2 (en) 2004-08-25 2012-06-12 Samsung Mobile Display Co., Ltd. Demultiplexing circuit, light emitting display using the same, and driving method thereof
US7830340B2 (en) 2004-12-01 2010-11-09 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof, display module, and portable information terminal
US7646367B2 (en) 2005-01-21 2010-01-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic apparatus
KR100646993B1 (ko) * 2005-09-15 2006-11-23 엘지전자 주식회사 유기 전계 발광 소자 및 그 구동방법
EP1793367A3 (en) 2005-12-02 2009-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2008032812A (ja) * 2006-07-26 2008-02-14 Matsushita Electric Ind Co Ltd 出力駆動装置および表示装置
US20090096491A1 (en) * 2007-10-15 2009-04-16 Seiko Epson Corporation Driver circuit, data driver, integrated circuit device, and electronic instrument
JP2009204978A (ja) * 2008-02-28 2009-09-10 Sony Corp Ｅｌ表示パネルモジュール、ｅｌ表示パネル及び電子機器
JP4816686B2 (ja) 2008-06-06 2011-11-16 ソニー株式会社 走査駆動回路
JP4811434B2 (ja) * 2008-07-24 2011-11-09 カシオ計算機株式会社 電流生成供給回路及び電流生成供給回路を備えた表示装置
CN101960506B (zh) * 2009-01-19 2014-10-22 松下电器产业株式会社 图像显示装置和图像显示方法
US8248341B2 (en) * 2009-04-15 2012-08-21 Store Electronic Systems Sa Low power active matrix display
CN102428508B (zh) * 2009-05-26 2014-07-09 松下电器产业株式会社 图像显示装置及其驱动方法
TWI410727B (zh) * 2010-06-15 2013-10-01 Ind Tech Res Inst 主動式光感測畫素、主動式光感測陣列以及光感測方法
WO2012032562A1 (ja) * 2010-09-06 2012-03-15 パナソニック株式会社 表示装置およびその駆動方法
CN103038812B (zh) 2011-08-09 2016-12-07 株式会社日本有机雷特显示器 显示装置
JP5939135B2 (ja) * 2012-07-31 2016-06-22 ソニー株式会社 表示装置、駆動回路、駆動方法、および電子機器
KR101992405B1 (ko) * 2012-12-13 2019-06-25 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR102067966B1 (ko) * 2013-08-30 2020-01-20 엘지디스플레이 주식회사 유기발광 다이오드 디스플레이 장치 및 그 제조방법
KR102301325B1 (ko) * 2015-06-30 2021-09-14 엘지디스플레이 주식회사 유기발광 표시장치에 구비된 구동 tft의 문턱전압 센싱장치 및 센싱방법
CN106935198B (zh) * 2017-04-17 2019-04-26 京东方科技集团股份有限公司 一种像素驱动电路、其驱动方法及有机发光显示面板
US10755662B2 (en) * 2017-04-28 2020-08-25 Samsung Electronics Co., Ltd. Display driving circuit and operating method thereof
CN107358934B (zh) * 2017-09-20 2019-12-17 京东方科技集团股份有限公司 像素电路、存储电路、显示面板以及驱动方法
JP6673388B2 (ja) * 2018-03-09 2020-03-25 セイコーエプソン株式会社 電気光学装置の駆動方法
CN109377943A (zh) * 2018-12-26 2019-02-22 合肥鑫晟光电科技有限公司 一种像素单元的补偿方法及显示装置
KR20220133755A (ko) 2020-01-28 2022-10-05 오엘이디워크스 엘엘씨 보호 회로를 갖춘 ｏｌｅｄ 디스플레이
CN111710290B (zh) * 2020-07-06 2023-09-22 天津中科新显科技有限公司 快速数据写入的电流型像素单元电路、方法、组合及阵列

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3909788A (en) * 1971-09-27 1975-09-30 Litton Systems Inc Driving circuits for light emitting diodes
JPS62122488A (ja) 1985-11-22 1987-06-03 Toshiba Corp Ｘ線撮影装置
JPS63179336A (ja) * 1987-01-20 1988-07-23 Hitachi Maxell Ltd エレクトロクロミツク表示装置
DE3732081A1 (de) 1987-09-24 1989-04-06 Rehau Ag & Co Plattenfoermiger waermetauscher
US5594463A (en) * 1993-07-19 1997-01-14 Pioneer Electronic Corporation Driving circuit for display apparatus, and method of driving display apparatus
JP3313830B2 (ja) * 1993-07-19 2002-08-12 パイオニア株式会社 表示装置の駆動回路
JP2715943B2 (ja) * 1994-12-02 1998-02-18 日本電気株式会社 液晶表示装置の駆動回路
US5684365A (en) 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
JP3344680B2 (ja) * 1995-10-20 2002-11-11 シャープ株式会社 画像表示装置
FR2741742B1 (fr) * 1995-11-27 1998-02-13 Sgs Thomson Microelectronics Circuit de commande de diodes electroluminescentes
JPH10282931A (ja) 1997-04-01 1998-10-23 Toshiba Microelectron Corp 液晶駆動回路及び液晶表示装置
US5952789A (en) * 1997-04-14 1999-09-14 Sarnoff Corporation Active matrix organic light emitting diode (amoled) display pixel structure and data load/illuminate circuit therefor
KR20050084509A (ko) 1997-04-23 2005-08-26 사르노프 코포레이션 능동 매트릭스 발광 다이오드 화소 구조물 및 이를동작시키는 방법
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
TW329506B (en) 1997-05-05 1998-04-11 Frime View Internat Co Ltd Sampling and holding circuits for active matrix display driver
JP3564990B2 (ja) * 1998-01-09 2004-09-15 セイコーエプソン株式会社 電気光学装置及び電子機器
JP3629939B2 (ja) * 1998-03-18 2005-03-16 セイコーエプソン株式会社 トランジスタ回路、表示パネル及び電子機器
JP3252897B2 (ja) * 1998-03-31 2002-02-04 日本電気株式会社 素子駆動装置および方法、画像表示装置
JPH11338561A (ja) * 1998-05-28 1999-12-10 Tdk Corp 定電流駆動装置
JP3315652B2 (ja) * 1998-09-07 2002-08-19 キヤノン株式会社 電流出力回路
KR20010031766A (ko) * 1998-09-08 2001-04-16 사토 히로시 유기 전자발광디스플레이의 구동장치 및 구동방법
JP2000105574A (ja) 1998-09-29 2000-04-11 Matsushita Electric Ind Co Ltd 電流制御型発光装置
JP3800831B2 (ja) 1998-10-13 2006-07-26 セイコーエプソン株式会社 表示装置及び電子機器
US6384804B1 (en) * 1998-11-25 2002-05-07 Lucent Techonologies Inc. Display comprising organic smart pixels
JP2000214800A (ja) * 1999-01-20 2000-08-04 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP3686769B2 (ja) * 1999-01-29 2005-08-24 日本電気株式会社 有機ｅｌ素子駆動装置と駆動方法
JP4264607B2 (ja) * 1999-05-19 2009-05-20 ソニー株式会社 コンパレータおよびこれを駆動系に用いた表示装置、並びにコンパレータの駆動方法
JP3259774B2 (ja) 1999-06-09 2002-02-25 日本電気株式会社 画像表示方法および装置
JP4627822B2 (ja) * 1999-06-23 2011-02-09 株式会社半導体エネルギー研究所 表示装置
KR100345285B1 (ko) * 1999-08-07 2002-07-25 한국과학기술원 액정표시기용 디지털 구동회로
US6476790B1 (en) * 1999-08-18 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Display device and a driver circuit thereof
JP2001147659A (ja) * 1999-11-18 2001-05-29 Sony Corp 表示装置
US6636191B2 (en) * 2000-02-22 2003-10-21 Eastman Kodak Company Emissive display with improved persistence
KR100343371B1 (ko) * 2000-09-01 2002-07-15 김순택 액티브 매트릭스 유기 이엘 디스플레이 장치 및 이 장치의구동방법
US6689699B2 (en) * 2000-09-21 2004-02-10 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device using recirculation of a process gas
JP3793016B2 (ja) 2000-11-06 2006-07-05 キヤノン株式会社 固体撮像装置及び撮像システム
US7015882B2 (en) * 2000-11-07 2006-03-21 Sony Corporation Active matrix display and active matrix organic electroluminescence display
JP2003195815A (ja) * 2000-11-07 2003-07-09 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
JP3610923B2 (ja) 2001-05-30 2005-01-19 ソニー株式会社 アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法

Cited By (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003114645A (ja) * 2001-08-02 2003-04-18 Seiko Epson Corp 単位回路の制御に使用されるデータ線の駆動
JP2005122205A (ja) * 2001-08-02 2005-05-12 Seiko Epson Corp 単位回路の制御に使用されるデータ線の駆動
US7466311B2 (en) 2001-08-02 2008-12-16 Seiko Epson Corporation Driving of data lines used in unit circuit control
US7796110B2 (en) 2001-08-29 2010-09-14 Nec Corporation Semiconductor device for driving a current load device and a current load device provided therewith
JP2008276267A (ja) * 2001-08-29 2008-11-13 Nec Corp 電流負荷デバイス駆動用半導体装置及びそれを備えた電流負荷デバイス
JPWO2003023752A1 (ja) * 2001-09-07 2004-12-24 松下電器産業株式会社 Ｅｌ表示装置とｅｌ表示装置の駆動回路および画像表示装置
JPWO2003027998A1 (ja) * 2001-09-25 2005-01-13 松下電器産業株式会社 Ｅｌ表示装置
US7961159B2 (en) 2001-10-30 2011-06-14 Semiconductor Energy Laboratory Co., Ltd. Signal line driver circuit, light emitting device and driving method thereof
US8624802B2 (en) 2001-10-30 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Signal line driver circuit and light emitting device and driving method therefor
US8164548B2 (en) 2001-10-30 2012-04-24 Semiconductor Energy Laboratory Co., Ltd. Signal line driver circuit and light emitting device and driving method therefor
US7576734B2 (en) 2001-10-30 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit, light emitting device, and method for driving the same
US8314754B2 (en) 2001-10-30 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Signal line driver circuit, light emitting device and driving method thereof
US7742064B2 (en) 2001-10-30 2010-06-22 Semiconductor Energy Laboratory Co., Ltd Signal line driver circuit, light emitting device and driving method thereof
US8294640B2 (en) 2001-10-31 2012-10-23 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit and light emitting device
US7948453B2 (en) 2001-10-31 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit and light emitting device
US8593377B2 (en) 2001-10-31 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit and light emitting device
JP2009181143A (ja) * 2001-10-31 2009-08-13 Semiconductor Energy Lab Co Ltd 半導体装置
US9076385B2 (en) 2001-10-31 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit and light emitting device
US7583257B2 (en) 2001-10-31 2009-09-01 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit and light emitting device
JP2012150485A (ja) * 2001-10-31 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置
JPWO2003038797A1 (ja) * 2001-10-31 2005-02-24 株式会社半導体エネルギー研究所 信号線駆動回路及び発光装置
JP4811845B2 (ja) * 2001-10-31 2011-11-09 株式会社半導体エネルギー研究所 半導体装置
JPWO2003038796A1 (ja) * 2001-10-31 2005-02-24 株式会社半導体エネルギー研究所 信号線駆動回路及び発光装置
JP2015007786A (ja) * 2001-10-31 2015-01-15 株式会社半導体エネルギー研究所 半導体装置
US7791566B2 (en) 2001-10-31 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Signal line driving circuit and light emitting device
JP2003195809A (ja) * 2001-12-28 2003-07-09 Matsushita Electric Ind Co Ltd Ｅｌ表示装置とその駆動方法および情報表示装置
JP4693339B2 (ja) * 2002-05-17 2011-06-01 株式会社半導体エネルギー研究所 表示装置
JP2004046130A (ja) * 2002-05-17 2004-02-12 Semiconductor Energy Lab Co Ltd 表示装置
JP2004062159A (ja) * 2002-06-07 2004-02-26 Seiko Epson Corp 電子回路、電子装置、電気光学装置及び電子機器
JP2004062162A (ja) * 2002-06-07 2004-02-26 Seiko Epson Corp 電子回路、電子装置、電気光学装置及び電子機器
US7301514B2 (en) 2002-06-07 2007-11-27 Seiko Epson Corporation Electronic circuit, electronic device, electro-optical device, and electronic apparatus
US7864167B2 (en) 2002-10-31 2011-01-04 Casio Computer Co., Ltd. Display device wherein drive currents are based on gradation currents and method for driving a display device
US7580011B2 (en) 2003-06-30 2009-08-25 Casio Computer Co., Ltd. Current generation supply circuit and display device
JP2005049844A (ja) * 2003-07-11 2005-02-24 Semiconductor Energy Lab Co Ltd 半導体装置
US8378939B2 (en) 2003-07-11 2013-02-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7760161B2 (en) 2003-07-16 2010-07-20 Casio Computer Co., Ltd. Current generation supply circuit and display device
JP2005037726A (ja) * 2003-07-16 2005-02-10 Casio Comput Co Ltd 電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置
JP4758085B2 (ja) * 2003-09-12 2011-08-24 株式会社半導体エネルギー研究所 半導体装置及び電子機器
US9385704B2 (en) 2003-09-12 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
US8350785B2 (en) 2003-09-12 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
US9825624B2 (en) 2003-09-12 2017-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
JP2005107515A (ja) * 2003-09-12 2005-04-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその駆動方法
JP2005156701A (ja) * 2003-11-21 2005-06-16 Seiko Epson Corp 電流生成回路、電流生成回路の制御方法、電気光学装置および電子機器
US7397449B2 (en) 2003-11-21 2008-07-08 Seiko Epson Corporation Current generation circuit, method of driving current generation circuit, electro-optical device, and electronic device
US7728806B2 (en) 2003-11-26 2010-06-01 Samsung Mobile Display Co., Ltd. Demultiplexing device and display device using the same
CN100437677C (zh) * 2003-11-27 2008-11-26 三星Sdi株式会社 使用信号分离器的显示装置及其驱动方法
US7738512B2 (en) 2003-11-27 2010-06-15 Samsung Mobile Display Co., Ltd. Display device using demultiplexer
US7502019B2 (en) 2003-11-27 2009-03-10 Samsung Mobile Display Co., Ltd. Light emitting display device using demultiplexer
JP2005157269A (ja) * 2003-11-27 2005-06-16 Samsung Sdi Co Ltd 逆多重化器を用いる発光表示装置
US7619602B2 (en) 2003-11-27 2009-11-17 Samsung Mobile Display Co., Ltd. Display device using demultiplexer and driving method thereof
US7728827B2 (en) 2003-11-27 2010-06-01 Samsung Mobile Display Co., Ltd. Display device using demultiplexer and driving method thereof
JP2005157366A (ja) * 2003-11-27 2005-06-16 Samsung Sdi Co Ltd 逆多重化器を用いた表示装置及びその駆動方法
JP2007518118A (ja) * 2003-12-23 2007-07-05 トムソン ライセンシング 発光ディスプレイを駆動するための回路及び方法
JP2005196116A (ja) * 2003-12-30 2005-07-21 Lg Philips Lcd Co Ltd エレクトロルミネセンス表示装置及びその駆動方法
US7489292B2 (en) 2004-01-21 2009-02-10 Seiko Epson Corporation Driving circuit, electro-optical device, method of driving the same, and electronic apparatus
JP2005208229A (ja) * 2004-01-21 2005-08-04 Seiko Epson Corp 駆動回路、電気光学装置及び電気光学装置の駆動方法、並びに電子機器
US7692673B2 (en) 2004-05-15 2010-04-06 Samsung Mobile Display Co., Ltd. Display device and demultiplexer
US7486285B2 (en) 2004-05-24 2009-02-03 Seiko Epson Corporation DA converter, data line driving circuit, electro-optical device, driving method thereof, and electronic apparatus
US7782277B2 (en) 2004-05-25 2010-08-24 Samsung Mobile Display Co., Ltd. Display device having demultiplexer
US8018401B2 (en) 2004-06-02 2011-09-13 Samsung Mobile Display Co., Ltd. Organic electroluminescent display and demultiplexer
JP2006017968A (ja) * 2004-06-30 2006-01-19 Eastman Kodak Co アクティブマトリクス型表示装置
JP2006106664A (ja) * 2004-09-08 2006-04-20 Fuji Electric Holdings Co Ltd 有機ｅｌ発光装置
JP4517387B2 (ja) * 2004-09-14 2010-08-04 カシオ計算機株式会社 表示駆動装置及び表示装置並びにその駆動制御方法
JP2006084509A (ja) * 2004-09-14 2006-03-30 Casio Comput Co Ltd 表示駆動装置及び表示装置並びにその駆動制御方法
JP2006106698A (ja) * 2004-10-08 2006-04-20 Samsung Sdi Co Ltd データ駆動装置，及び発光表示装置
JP2009134317A (ja) * 2004-10-08 2009-06-18 Samsung Mobile Display Co Ltd データ駆動装置，及び発光表示装置
JP4497313B2 (ja) * 2004-10-08 2010-07-07 三星モバイルディスプレイ株式會社 データ駆動装置，及び発光表示装置
JP2009134318A (ja) * 2004-10-08 2009-06-18 Samsung Mobile Display Co Ltd データ駆動装置，及び発光表示装置
JP2006293344A (ja) * 2005-03-18 2006-10-26 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及びその駆動方法並びに電子機器
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP2007240698A (ja) * 2006-03-07 2007-09-20 Oki Electric Ind Co Ltd 電流駆動回路
KR101379938B1 (ko) 2006-03-09 2014-03-28 캠브리지 디스플레이 테크놀로지 리미티드 전류 구동 디스플레이 시스템
JP2009529701A (ja) * 2006-03-09 2009-08-20 ケンブリッジ ディスプレイ テクノロジー リミテッド 電流駆動表示システム
US8493293B2 (en) 2006-03-09 2013-07-23 Cambridge Display Technology Limited Current drive display system
KR101410800B1 (ko) 2006-03-23 2014-07-02 캠브리지 디스플레이 테크놀로지 리미티드 이미지 프로세싱 시스템들
JP2008186031A (ja) * 2008-04-14 2008-08-14 Casio Comput Co Ltd 表示装置
JP4535198B2 (ja) * 2009-07-15 2010-09-01 カシオ計算機株式会社 表示駆動装置及び表示装置
JP2010002911A (ja) * 2009-07-15 2010-01-07 Casio Comput Co Ltd 表示駆動装置及び表示装置
JP2010286852A (ja) * 2010-08-09 2010-12-24 Mitsubishi Electric Corp 表示装置
JP2013254197A (ja) * 2012-05-09 2013-12-19 Semiconductor Energy Lab Co Ltd 表示装置、電子機器
WO2017145568A1 (ja) * 2016-02-23 2017-08-31 ソニー株式会社 ソースドライバ、表示装置、及び、電子機器
US11468849B2 (en) 2016-02-23 2022-10-11 Sony Group Corporation Source driver, display apparatus, and electronic apparatus

Also Published As

Publication number Publication date
US8120551B2 (en) 2012-02-21
US8810486B2 (en) 2014-08-19
US20150054813A1 (en) 2015-02-26
CN1189855C (zh) 2005-02-16
US20060119552A1 (en) 2006-06-08
KR100830772B1 (ko) 2008-05-20
US9245481B2 (en) 2016-01-26
US20160117984A1 (en) 2016-04-28
EP1333422B1 (en) 2013-05-22
US20140055441A1 (en) 2014-02-27
TW538649B (en) 2003-06-21
US10269296B2 (en) 2019-04-23
US8558769B2 (en) 2013-10-15
US20130088524A1 (en) 2013-04-11
CN1404600A (zh) 2003-03-19
US9741289B2 (en) 2017-08-22
EP1333422A1 (en) 2003-08-06
KR20020069241A (ko) 2002-08-29
US20170358260A1 (en) 2017-12-14
WO2002039420A1 (fr) 2002-05-16

Similar Documents

Publication Publication Date Title
JP2003195815A (ja) アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
US7015882B2 (en) Active matrix display and active matrix organic electroluminescence display
JP4398413B2 (ja) スレッショルド電圧の補償を備えた画素駆動回路
KR100859424B1 (ko) 능동 매트릭스형 디스플레이 장치, 능동 매트릭스형 유기전자발광 디스플레이 장치, 및 그 구동 방법
WO2020062802A1 (zh) 显示面板及像素电路的驱动方法
WO2016188367A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
JP5214030B2 (ja) 表示装置
US7570257B2 (en) Display device and method for driving display device
KR101569633B1 (ko) 표시 장치 및 그 구동 방법
WO2015180419A1 (zh) 像素电路及其驱动方法和一种显示装置
WO2018032899A1 (zh) 像素电路及其驱动方法、显示面板和显示装置
KR100639690B1 (ko) 표시얼룩의 발생을 억제한 화상표시장치
TWI537922B (zh) Display device
JP5780650B2 (ja) レベルシフタ回路、走査回路、表示装置、及び、電子機器
TW201327524A (zh) 顯示裝置及其驅動方法
KR101348406B1 (ko) 구동회로 및 이를 포함하는 유기 이엘 디스플레이 장치
JP4211807B2 (ja) アクティブマトリクス型表示装置
JP2006017968A (ja) アクティブマトリクス型表示装置
JP2003330412A (ja) アクティブマトリックス型ディスプレイ及びスイッチ回路
JP4665424B2 (ja) 表示装置及びその駆動方法
US11887541B2 (en) Further reduction of power consumption in display device with low-frequency driving
KR20190064265A (ko) 전계발광 표시장치
KR20230139915A (ko) 표시 장치
JP2005300700A (ja) 表示装置及びその駆動方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060612

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060718

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060825