JP4665419B2 - 画素回路基板の検査方法及び検査装置 - Google Patents

画素回路基板の検査方法及び検査装置 Download PDF

Info

Publication number
JP4665419B2
JP4665419B2 JP2004099535A JP2004099535A JP4665419B2 JP 4665419 B2 JP4665419 B2 JP 4665419B2 JP 2004099535 A JP2004099535 A JP 2004099535A JP 2004099535 A JP2004099535 A JP 2004099535A JP 4665419 B2 JP4665419 B2 JP 4665419B2
Authority
JP
Japan
Prior art keywords
transistor
source
switching element
drain
driving transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004099535A
Other languages
English (en)
Other versions
JP2005285631A (ja
Inventor
友之 白嵜
学 武居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2004099535A priority Critical patent/JP4665419B2/ja
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to CNB2005800003297A priority patent/CN100454361C/zh
Priority to PCT/JP2005/006216 priority patent/WO2005096256A1/en
Priority to KR1020057021765A priority patent/KR100809179B1/ko
Priority to EP20050727378 priority patent/EP1730717A1/en
Priority to TW094109694A priority patent/TWI317112B/zh
Priority to US11/093,828 priority patent/US7518393B2/en
Publication of JP2005285631A publication Critical patent/JP2005285631A/ja
Application granted granted Critical
Publication of JP4665419B2 publication Critical patent/JP4665419B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Description

本発明は、アクティブマトリクス方式のディスプレイパネルに用いられる画素回路基板、その画素回路基板の検査方法、その画素回路基板に備わるトランジスタ群、そのトランジスタ群の検査方法、さらには検査装置に関する。
有機エレクトロルミネッセンスディスプレイパネルは大きく分けてパッシブ駆動方式のものと、アクティブマトリクス駆動方式のものに分類することができるが、アクティブマトリクス駆動方式の有機エレクトロルミネッセンスディスプレイパネルが高コントラスト、高精細といった点でパッシブ駆動方式よりも優れている。例えば特許文献１に記載された従来のアクティブマトリクス駆動方式の有機エレクトロルミネッセンスディスプレイパネルにおいては、有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子という。）と、画像データに応じた電圧信号がゲートに印加されてこの有機ＥＬ素子に電流を流す駆動トランジスタと、この駆動トランジスタのゲートに画像データに応じた電圧信号を供給するスイッチングを行うスイッチ用トランジスタとが、画素ごとに設けられている。この有機エレクトロルミネッセンスディスプレイパネルでは、走査線が選択されるとスイッチング用トランジスタがオンになり、その時に輝度を表すレベルの電圧が信号線を介して駆動トランジスタのゲートに印加される。これにより、駆動トランジスタがオンになり、ゲート電圧のレベルに応じた大きさの駆動電流が電源から駆動トランジスタを介して有機ＥＬ素子に流れ、有機ＥＬ素子が電流の大きさに応じた輝度で発光する。走査線の選択が終了してから次にその走査線が選択されるまでの間では、スイッチ用トランジスタがオフになっても駆動トランジスタのゲート電圧のレベルが保持され続け、有機ＥＬ素子が電圧に応じた駆動電流の大きさに従った輝度で発光する。
ところで、駆動トランジスタやスイッチング用トランジスタの製造プロセスには、有機ＥＬ素子の耐熱温度よりも高温となる工程があるから、有機エレクトロルミネッセンスディスプレイパネルを製造するにあたって有機ＥＬ素子よりも先に駆動トランジスタやスイッチング用トランジスタを製造することが行われている。即ち、まず駆動トランジスタやスイッチング用トランジスタを基板上にパターニングすることによってトランジスタアレイ基板を製造し、その後そのトランジスタアレイ基板に有機ＥＬ素子をパターニングする。
有機エレクトロルミネッセンスディスプレイパネルは、製造歩留まりを向上させるために、トランジスタアレイ基板を製造した時点でつまり有機ＥＬ素子が形成されていない段階で各トランジスタが正常に動作するか否かを検査し、正常に動作しないトランジスタアレイ基板をふるい落とすことが行われることが好ましい。
特開平８−３３０６００号公報
ところが、従来のトランジスタアレイ基板では、有機ＥＬ素子の製造前の時点では、トランジスタが有機ＥＬ素子に接続されていないため、有機ＥＬ素子に接続される予定のトランジスタの電極（ソース、ドレインのうちの一方）が電気的に浮いた状態となっている。そのため、トランジスタアレイ基板を検査する際には、有機ＥＬ素子に接続される予定のトランジスタの電極を探針することが考えられるが、このようにすると画素数分だけ探針する必要があり、効率が良くない。また、有機ＥＬ素子に接続される予定のトランジスタの電極の反対側（ソース、ドレインのうちの他方）が電源線に接続されているので、電源線から読み取ることを考えられるが、有機ＥＬ素子に接続される予定の駆動トランジスタの電極を定電位に結線しなければならない。
そこで、本発明は、上記のような問題点を解決しようとしてなされたものであり、結線等の特に複雑な加工・処理をせずとも効率よく検査することができる画素回路基板の検査方法と、さらには検査装置を提供することを目的とする。
請求項１に記載の発明は、画素回路基板の検査方法において、
信号線と、
供給線と、
エレクトロルミネッセンス素子に接続されていない駆動トランジスタと、
前記駆動トランジスタのソース、ドレインのいずれか一方を前記信号線と導通して、前記駆動トランジスタのソース、ドレインのいずれか一方から前記信号線に電流を流す第一スイッチング素子と、
前記駆動トランジスタのゲートに所定の電圧を印加して前記駆動トランジスタのソース−ドレインに電流が流れることができる状態にする第二スイッチング素子と、
を有する画素回路基板の検査方法であって、
前記画素回路基板は前記エレクトロルミネッセンス素子を備えておらず、
前記駆動トランジスタのソース、ドレインのいずれか他方は前記供給線に接続され、
前記エレクトロルミネッセンス素子が設けられていない状態で、前記第一スイッチング素子が前記駆動トランジスタのソース、ドレインのいずれか一方を信号線と導通して、前記駆動トランジスタのソース、ドレインのいずれか一方から前記信号線に電流を流すことが可能となるように前記第一スイッチング素子をオンするとともに、システムコントローラが前記駆動トランジスタのゲートに前記供給線からの検査用の所定の電圧を印加して前記駆動トランジスタのソース−ドレインに電流が流れることができる状態にするように前記第二スイッチング素子をオンし、前記第一スイッチング素子及び前記第二スイッチング素子がオンしている状態で、前記駆動トランジスタのソース−ドレイン間を前記信号線と前記供給線との電位差に基づいた電位差とし、システムコントローラが、前記エレクトロルミネッセンス素子を介することなく、前記駆動トランジスタのソース−ドレインを流れる電流を前記信号線に取り込んで検査する、
ことを特徴とする。
上記画素回路基板の検査方法では、前記駆動トランジスタのソース−ドレインを流れる電流に応じて、前記駆動トランジスタ、前記第一スイッチング素子、前記第二スイッチング素子が正常であるかどうかを判定する、
ことを特徴とする。
請求項５に記載の発明は、検査装置において、
複数の信号線と、複数の走査線と、複数の供給線と、前記複数の信号線及び前記複数の走査線に沿って二次元アレイ状に配列された複数のトランジスタ群を有し、エレクトロルミネッセンス素子を有さない画素と、を備えた画素回路基板画素回路基板の検査装置であって、
前記各トランジスタ群の複数のトランジスタのうち、第一スイッチング素子のドレインとソースのうちの一方が前記信号線に接続され、前記第一スイッチング素子のゲートが前記走査線に接続され、第二スイッチング素子のゲートが前記走査線に接続され、前記第二スイッチング素子のドレインとソースのうちの一方が前記供給線に接続され、駆動トランジスタのゲートが前記第二スイッチング素子のドレインとソースのうちの他方に接続され、前記駆動トランジスタのドレインとソースのうちの他方が前記供給線に接続され、前記駆動トランジスタのドレインとソースのうちの一方が前記第一スイッチング素子のドレインとソースのうちの他方に接続されており、
前記画素回路基板の前記複数の信号線からの電流を計測する電流計と、
前記画素回路基板の検査時に、エレクトロルミネッセンス素子が設けられていない状態で前記第一スイッチング素子が前記駆動トランジスタのソース、ドレインのいずれか一方を前記信号線と導通して、前記駆動トランジスタのソース、ドレインのいずれか一方から前記信号線に電流を流すことが可能となるように前記第一スイッチング素子をオンするとともに、検査時に、前記駆動トランジスタのゲートに前記供給線からの検査用の所定の電圧を印加して前記駆動トランジスタのソース−ドレインに電流が流れることができる状態にするように第二スイッチング素子をオンして、前記駆動トランジスタのソース−ドレイン間を前記信号線と前記供給線との電位差に基づいた電位差とし前記エレクトロルミネッセンス素子を介することなしに前記駆動トランジスタのソース−ドレインを流れる電流を前記信号線から前記電流計に流させる回路と、
を有することを特徴とする。
以上のように、上記発明によれば、エレクトロルミネッセンス素子のような発光素子を設ける前にエレクトロルミネッセンス素子を駆動させる画素回路が正常に動作するかどうか検査することができる。
本発明によれば、画素回路基板やトランジスタ群に複雑な加工・処理をせずとも、画素回路基板やトランジスタ群を簡単に検査することができる。
以下に、本発明を実施するための最良の形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。
本発明を適用した検査方法における検査対象物は、図１に示すような回路を有した画素回路基板となるトランジスタアレイ基板１であって、アクティブマトリクス方式のエレクトロルミネッセンス（Electro Luminescence）ディスプレイパネルに用いられるトランジスタアレイ基板１である。トランジスタアレイ基板１は、ＣＶＤ法、ＰＶＤ法、スパッタリングといった成膜方法、フォトリソグラフィー法、メタルマスク法といったマスク方法、エッチングといった形状加工方法を適宜行うことにより複数のトランジスタを基板２上にパターニングすることによって製造されたものである。そして、後に詳述する検査後に、高仕事関数のアノードと、低仕事関数のカソードと、アノードとカソードの間に挟まれるよう形成された有機化合物発光体とからなる有機エレクトロルミネッセンス素子を正常なトランジスタアレイ基板１に対して二次元アレイ状にパターニングすることによって、エレクトロルミネッセンスディスプレイパネルが製造される。なお、エレクトロルミネッセンスディスプレイパネルを製造するにあたって、有機エレクトロルミネッセンス素子を画素ごとに設けるが、アノード、カソードのうちの何れかを画素ごとにパターニングするのではなく、全ての画素に共通に接続されるよう形成しても良い。また、有機化合物発光体も画素ごとにパターニングしても良いし、有機化合物発光体のうち正孔輸送層、電子輸送層を全ての画素に共通となるよう形成しても良い。
後に詳述するが、本実施形態における検査方法では、製造されたトランジスタアレイ基板１に特に複雑な加工・処理を行わずとも、主にトランジスタアレイ基板１を検査装置１０１（図４に図示）にセッティングすることだけで、トランジスタアレイ基板１の検査を行うことができる。
トランジスタアレイ基板１の構成について詳細に説明する。
図１に示すように、トランジスタアレイ基板１は、シート状又は板状の基板２と、互いに平行となるよう基板２上に配列されたｎ本の信号線Ｙ1〜Ｙnと、基板２を平面視して信号線Ｙ1〜Ｙnに対して直交するよう且つ互いに平行となるよう基板２上に配列されたｍ本の走査線Ｘ1〜Ｘmと、走査線Ｘ1〜Ｘmのそれぞれの間において走査線Ｘ1〜Ｘmと平行となるよう基板２上に配列されたｍ本の供給線Ｚ1〜Ｚmと、信号線Ｙ1〜Ｙn及び走査線Ｘ1〜Ｘmに沿って二次元アレイ状となるよう基板２上に配列された（ｍ×ｎ）群の画素回路となるトランジスタ群Ｄ1,1〜Ｄm,nと、を備える。
以下では、信号線Ｙ1〜Ｙnの延在した方向を垂直方向（列方向）といい、走査線Ｘ1〜Ｘmの延在した方向を水平方向（行方向）という。また、ｍ，ｎは２以上の自然数であり、走査線Ｘに下付けした数字は図１において上からの配列順を表し、供給線Ｚに下付けした数字は図１において上からの配列順を表し、信号線Ｙに下付けした数字は図１において左からの配列順を表し、トランジスタ群Ｄに下付けした数字の前側が上からの配列順を表し、後ろ側が左からの配列順を表す。すなわち、走査線Ｘiは上からｉ行目であり、供給線Ｚiは上からｉ行目であり、信号線Ｙjは左からｊ列目であり、トランジスタ群Ｄi,jは上からｉ行目、左からｊ列目である。なお、製造されるエレクトロルミネッセンスディスプレイパネルについては、一画素につき１群のトランジスタ群Ｄが設けられる。
信号線Ｙ1〜Ｙnは図１においてトランジスタアレイ基板１の第一行の上側に位置する仮想上辺１１から最終行である第ｍ行の下側に位置する仮想下辺１２まで延在しており、信号線Ｙ1〜Ｙnの両端がトランジスタアレイ基板１の仮想上辺１１及び仮想下辺１２の少なくともいずれか一方において露出している。走査線Ｘ1〜Ｘm及び供給線Ｚ1〜Ｚmはトランジスタアレイ基板１の第一列の左側に位置する仮想左辺１３から最終列である第ｎ列の右側に位置する仮想右辺１４まで延在しており、走査線Ｘ1〜Ｘm及び供給線Ｚ1〜Ｚmの両端がそれぞれトランジスタアレイ基板１の仮想左辺１３及び仮想右辺１４において露出している。なお信号線Ｙ1〜Ｙnは仮想上辺１１及び仮想下辺１２の少なくともいずれか一方のみまで延在していればよく、走査線Ｘ1〜Ｘmは仮想左辺１３及び仮想右辺１４の少なくともいずれか一方のみまで延在していればよく、供給線Ｚ1〜Ｚmは仮想左辺１３及び仮想右辺１４の少なくともいずれか他方のみまで延在していればよい。
何れのトランジスタ群Ｄ1,1〜Ｄm,nも同一に構成されているので、トランジスタ群Ｄ1,1〜Ｄm,nのうちトランジスタ群Ｄi,jを代表して説明する。図２は、トランジスタ群Ｄi,jの等価回路図であり、図３は主にトランジスタ群Ｄi,jの電極を示した平面図である。
トランジスタ群Ｄi,jは、三つの薄膜トランジスタ（以下単にトランジスタと記述する。）２１，２２，２３と、キャパシタ２４と、を備える。以下では、検査時並びに検査後の動作時の選択期間にトランジスタ２３のゲートに所定の電圧を印加してトランジスタ２３のソース−ドレインに電流が流れることができる状態にし、検査後の動作時の選択期間にトランジスタ２３のゲートに印加した電圧を動作時の発光期間に保持するスイッチング素子であるトランジスタ２２を第二トランジスタ２２と称し、検査時並びに検査後の動作時の選択期間にトランジスタ２３のソース、ドレインのいずれか一方を信号線Ｙjと導通して、トランジスタ２３のソース−ドレインから信号線Ｙjに電流を流し、検査後の動作時の発光期間にトランジスタ２３のソース、ドレインのいずれか一方と信号線Ｙjとの間の導通を切断するスイッチング素子であるトランジスタ２１を第一トランジスタ２１と称し、検査後に後述する有機エレクトロルミネッセンス素子Ｅi,jに接続され、階調に応じた電流を有機エレクトロルミネッセンス素子Ｅi,jに流す駆動トランジスタとなるトランジスタ２３を第三トランジスタ２３と称する。
何れのトランジスタ２１，２２，２３も、ゲート、ゲートを被覆したゲート絶縁膜、ゲート絶縁膜を挟んでゲートに対向した半導体層、半導体層の両端部上に形成された不純物半導体層、一方の不純物半導体層上に形成されたドレイン、他方の不純物半導体層上に形成されたソース等から構成されたＮチャネルＭＯＳ型の電界効果トランジスタであり、特にアモルファスシリコンを半導体層（チャネル領域）としたａ−Ｓｉトランジスタであるが、ポリシリコンを半導体層としたｐ−Ｓｉトランジスタであってもよい。トランジスタ２１，２２，２３の構造は逆スタガ型であっても良いし、コプラナ型であっても良い。
第一トランジスタ２１のゲート２１ｇは走査線Ｘiに接続され、第一トランジスタ２１のソース２１ｓは信号線Ｙjに接続され、第一トランジスタ２１のドレイン２１ｄは第三トランジスタ２３のソース２３ｓに接続されている。第二トランジスタ２２のゲート２２ｇは走査線Ｘiに接続され、第二トランジスタ２２のドレイン２２ｄは第三トランジスタ２３のドレイン２３ｄ及びコンタクトホール２６を介して供給線Ｚiに接続され、第二トランジスタ２２のソース２２ｓはコンタクトホール２５を介して第三トランジスタ２３のゲート２３ｇに接続されている。第三トランジスタ２３のドレイン２３ｄはコンタクトホール２６を介して供給線Ｚiに接続されている。なお、図３において、半導体層２１ｃが第一トランジスタ２１の半導体層であり、半導体層２２ｃが第二トランジスタ２２の半導体層であり、半導体層２３ｃが第三トランジスタ２３の半導体層である。
平面視してトランジスタ群Ｄi,jの中央には、アノード電極２７が形成され、アノード電極２７は第三トランジスタ２３のソース２３ｓ、第一トランジスタ２１のドレイン２１ｄ及びキャパシタ２４の電極２４Ｂに接続されている。なお検査時には必ずしもアノード電極２７が設けられていなくてもよい。
キャパシタ２４は、第三トランジスタ２３のゲート２３ｇと接続された電極２４Ａと、トランジスタ２３のソース２３ｓと接続された電極２４Ｂと、これら二つの電極の間に介在するゲート絶縁膜（誘電体膜）と、で構成され、第三トランジスタ２３のゲート２３ｇとソース２３ｓとの間に電荷を蓄積する機能を有する。
上記トランジスタ２１，２２，２３は同一工程で同時にパターニングされたものであるが、ゲート、ゲート絶縁膜、半導体層、不純物半導体層、ドレイン、ソース等の組成はトランジスタ２１，２２，２３のあいだで同じであり、トランジスタ２１，２２，２３の形状、大きさ、寸法、チャネル幅、チャネル長等はトランジスタ２１，２２，２３のそれぞれの機能に応じて異なる。
ここで、走査線Ｘ1〜Ｘm及び供給線Ｚ1〜Ｚmは、ゲート２１ｇ，２２ｇ，２３ｇ及び電極２４Ａのもととなる導電性薄膜（例えば、クロム、金、チタン、アルミ、銅等）をエッチング法等で形状加工することによりゲート２１ｇ，２２ｇ，２３ｇ及び電極２４Ａと同時に形成されたものである。走査線Ｘ1〜Ｘm、供給線Ｚ1〜Ｚm及びゲート２１ｇ，２２ｇ，２３ｇはべた一面のゲート絶縁膜によって被覆されており、コンタクトホール２５，２６はゲート絶縁膜に形成されたものである。信号線Ｙ1〜Ｙnは、ソース２１ｓ，２２ｓ，２３ｓ、ドレイン２１ｄ，２２ｄ，２３ｄ及び電極２４Ｂのもととなる導電性薄膜（例えば、クロム、金、酸化クロム、銅等）をエッチング法で形状加工することによりソース２１ｓ，２２ｓ，２３ｓ、ドレイン２１ｄ，２２ｄ，２３ｄ及び電極２４Ｂと同時に形成されたものである。
平面視して、信号線Ｙ1〜Ｙnと走査線Ｘ1〜Ｘmが交差する箇所において信号線Ｙ1〜Ｙnと走査線Ｘ1〜Ｘmとの間には、及び、信号線Ｙ1〜Ｙnと供給線Ｚ1〜Ｚmが交差する箇所において信号線Ｙ1〜Ｙnと供給線Ｚ1〜Ｚmとの間には、半導体層２１ｃ，２２ｃ，２３ｃのもととなる半導体膜をパターニングすることにより半導体層２１ｃ，２２ｃ，２３ｃと同時に形成された保護膜４４Ａが設けられている。
なお、有機エレクトロルミネッセンス素子をトランジスタアレイ基板１に二次元アレイ状にパターニングした場合、図２に示すように、有機エレクトロルミネッセンス素子Ｅi,jのアノード電極２７上に有機ＥＬ層、カソード電極が形成されてアクティブマトリクス型エレクトロルミネッセンスディスプレイパネルが完成されることになる。
次に、図４を用いてトランジスタアレイ基板１を検査する検査装置１０１について説明する。ここで、図４においては、図面を簡単にするため、トランジスタアレイ基板１のｉ行目及びｊ列目に関する回路のみを示す。
トランジスタアレイ基板１は検査装置１０１に対して着脱可能である。この検査装置１０１は、システムコントローラ１０２と、マルチプレクサ１０３と、シフトレジスタ（走査ドライバ）１０４と、配線１０７と、プローブ１０８と、判定回路１０９と、を備える。
プローブ１０８は可変電圧源１０５を全ての供給線Ｚ1〜Ｚmに接続されるためのプローブであり供給線Ｚ1〜Ｚmの端子上に載置される低抵抗導電性物質からなるプレートである。
シフトレジスタ１０４は、走査線Ｘ1〜Ｘmと同数の出力端子を有する。トランジスタアレイ基板１が検査装置１０１に対して装着された場合、シフトレジスタ１０４のこれら出力端子と走査線Ｘ1〜Ｘmが一対一で接続される。図５のタイミングチャートに示すように、シフトレジスタ１０４は、これら出力端子の中から１つずつ切り換えて、これら出力端子からハイレベルのシフトパルスを順次出力するよう設けられている。つまり、シフトレジスタ１０４は、走査線Ｘ1から走査線Ｘmへの順に（走査線Ｘmの次は走査線Ｘ1)シフトパルスを順次出力することで、走査線Ｘ1〜Ｘmを順次選択するものである。なお、以下ではシフトレジスタ１０４がシフトパルスを出力している期間を選択期間といい、走査線Ｘ1〜Ｘmの各選択期間が他の選択期間と時間的に重なり合っていない。
図４に示すように、システムコントローラ１０２は可変電圧源１０５と電流計１０６とを具備する。トランジスタアレイ基板１が検査装置１０１に対して装着された場合、可変電圧源１０５は配線１０７を介してプローブ１０８に接続され、プローブ１０８は全ての供給線Ｚ1〜Ｚmに接続される。図５に示すように、可変電圧源１０５は、それぞれの選択期間中に供給線Ｚ1〜Ｚmに印加した電圧の掃引をｎ回行うものである。従って、シフトレジスタ１０４によって１行目の走査線Ｘ1の選択期間が開始してから、ｍ行目の走査線Ｘmの選択期間が終了するまでの間に、電圧の掃引が（ｍ×ｎ）回行われる。図５に示すように、可変電圧源１０５による電圧は、掃引開始時において０Ｖであり、時間の経過とともに上昇し、各信号線Ｙ1〜Ｙnの掃引終了時において０Ｖに瞬時に戻るよう変化する。なお、可変電圧源１０５による電圧が、掃引開始時において瞬時に所定値まで上昇し、時間の経過とともに下降し、掃引終了時において所定値まで瞬時に戻るよう変化しても良い。
マルチプレクサ１０３は、信号線Ｙ1〜Ｙnと同数の入力端子と、電流計１０６に接続された出力端子と、を有する。トランジスタアレイ基板１が検査装置１０１に対して装着された場合、マルチプレクサ１０３のこれら入力端子と信号線Ｙ1〜Ｙnが一対一で接続される。マルチプレクサ１０３は、これら入力端子の中から１つずつ切り換えて、これら入力端子に入力される信号を出力端子から電流計１０６に順次伝達するよう設けられている。つまり、マルチプレクサ１０３は、信号線Ｙ1から信号線Ｙnへの順に（信号線Ｙnの次は信号線Ｙ1）、信号線Ｙ1〜信号線Ｙnに流れる電流を順次電流計１０６に出力するものである。ここで、マルチプレクサ１０３による信号の切換は走査線Ｘ1〜Ｘnそれぞれの選択期間中にｎ回行われ、ｎ回切り換えることを１周期とし、マルチプレクサ１０３が信号線Ｙ1の電流を電流計１０６に出力してから信号線Ｙnの電流を電流計１０６に出力するまでの周期が選択期間と等しい。また、可変電圧源１０５が電圧を掃引することに同期して、マルチプレクサ１０３が信号線Ｙ1〜Ｙnのうちの何れかに流れる電流を電流計１０６に出力する。
電流計１０６は、マルチプレクサ１０３の出力端子から出力される電流の大きさを測定するものである。
判定回路１０９は、図６に示す正常なトランジスタ群Ｄi,jの第三トランジスタ２３のソース２３ｓ−ドレイン２３ｄ間の電圧−電流特性データが記憶され、この特性データを基づいて、図５に示す可変電圧源１０５の出力電圧に対してマルチプレクサ１０３から取り込まれた電流計１０６の電流の波形から検査対象のトランジスタ群Ｄi,jが正常に動作しているかどうか判断する機能を有する。
次に、検査装置１０１の動作を説明するとともに、検査装置１０１を用いてトランジスタアレイ基板１及びトランジスタ群Ｄ1,1〜Ｄm,nを検査する方法について説明する。
まず図４に示すように、シフトレジスタ１０４の各端子が走査線Ｘ1〜Ｘmに接続されるようにトランジスタアレイ基板１を配置させ、更にマルチプレクサ１０３の各端子を信号線Ｙ1〜Ｙnに接続されるようにトランジスタアレイ基板１を配置させ、プローブ１０８を全ての供給線Ｚ1〜Ｚmに接続させる。
そして、図５に示すように、シフトレジスタ１０４によって、１行目の走査線Ｘ1からｍ行目の走査線Ｘmへの順（但し、ｍ行目の走査線Ｘmの次は１行目の走査線Ｘ1）にハイレベルのシフトパルスが出力されていくことにより、走査線Ｘ1〜Ｘmが順次選択されていく。
走査線Ｘ1〜Ｘmそれぞれの選択期間において、可変電圧源１０５によって、供給線Ｚ1〜Ｚmに印加される電圧の掃引がｎ回行われる。また、走査線Ｘ1〜Ｘmそれぞれの選択期間において、マルチプレクサ１０３によって、信号線Ｙ1〜Ｙnの信号（流れる電流）が信号線Ｙ1から信号線Ｙnへの順に電圧の掃引に同期して電流計１０６に伝達されていく。マルチプレクサ１０３から出力される信号電流の大きさが電流計１０６によってリアルタイムに測定される。
１行目の走査線Ｘ1の選択期間における作用について詳細に説明する。
１行目の走査線Ｘ1の選択期間においては、走査線Ｘ1にハイレベルのシフトパルスが出力されているので、１行目のトランジスタ群Ｄ1,1〜Ｄ1,nの何れでも、第一トランジスタ２１及び第二トランジスタ２２がオン状態となる。
ここで、１行目の選択期間において可変電圧源１０５によって１回目の電圧掃引が行われる時は、マルチプレクサ１０３によって１列目の信号線Ｙ1の信号（電流）が電流計１０６に出力されるが、１行目の供給線Ｚ1の電圧の上昇に応じてトランジスタ群Ｄ1,1においては第三トランジスタ２３の第三トランジスタ２３のソース２３ｓ−ドレイン２３ｄ間の電圧が上昇するので、これにともない第三トランジスタ２３のソース２３ｓ−ドレイン２３ｄ間並びに信号線Ｙ1に流れる電流も上昇する。このときの電流の流れる向きは図４に示す矢印の通りである。このとき、図５に示す電流計１０６で測定される電流も上昇するから、可変電圧源１０５によって印加される電圧と電流計１０６で測定される電流との関係が図６のグラフに示すような関係になっているかどうかを判定回路１０９が判定し、１行目のトランジスタ群Ｄ1,1〜Ｄ1,nのうちどれが正常で、どれが正常でないかを記憶する。
以上のように電流計１０６で電流を判定回路１０９が判定することによって、トランジスタ群Ｄ1,1を検査することができる。すなわち、トランジスタ群Ｄ1,1のうち第一トランジスタ２１、第二トランジスタ２２、第三トランジスタ２３やこれらを接続する走査線Ｘ1、信号線Ｙ1〜Ｙn、供給線Ｚ1〜Ｚmのうちの少なくともいずれかが正常に機能しなければ、走査線Ｘ1にシフトパルスが出力されても、トランジスタ２１，２２，２３が正常に動作しない。そのため、信号線Ｙjを流れる電流が供給線Ｚ1の電圧に対応せず、判定回路１０９がそのトランジスタ群Ｄ1,jを不良と判定する。
なお、各信号線Ｙ1〜Ｙnからのマルチプレクサ１０３に取り込まれる微小電流は各信号線Ｙ1〜Ｙnの配線容量を充電するために流れるまでに時間がかかる。ここで、シフトレジスタ１０４の検査時の各選択期間は、このトランジスタアレイ基板１に有機エレクトロルミネッセンス素子Ｅ1,1〜Ｅm,nを設けたエレクトロルミネッセンスディスプレイパネルで表示の時の走査線Ｘ1〜Ｘmの各選択期間よりも十分長い時間であるので、検査時の各選択期間内には各信号線Ｙ1〜Ｙnに電流検査できる程度の電流値に達する電流を流すことができる。
１行目の選択期間において、可変電圧源１０５が電圧掃引をｎ回行い、マルチプレクサ１０３がそれに同期して信号線Ｙ1〜Ｙnの信号（電流）を電流計１０６に順次出力していくことによって、トランジスタ群Ｄ1,1の場合と同様に、トランジスタ群Ｄ1,1〜Ｄ1,nの検査が順次行われる。
そして、シフトレジスタ１０４が走査線Ｘ1〜Ｘmを順次選択していくことによって、電流計１０６で信号線Ｙ1から信号線Ｙnへの順に形成される電流波形から判定回路１０９が判定していくことが１行ずつ順に行われる。これにより、トランジスタ群Ｄ1,1〜トランジスタＤm,nの検査が順次行われ、全体としてトランジスタアレイ基板１の検査が行われる。
なお、判定回路１０９がトランジスタ群Ｄ1,j、Ｄ2,j、Ｄ3,j、……、Ｄm,jが異常であると判定したら、信号線Ｙjに問題がある可能性が推測でき、トランジスタ群Ｄi,1、Ｄi,2、Ｄi,3、……、Ｄi,nが異常であると判定したら、供給線Ｘi又は供給線Ｚiに問題がある可能性が推測できる。
以上のように、本実施形態によれば、トランジスタアレイ基板１の製造後にトランジスタアレイ基板１に特に複雑な加工・処理を行わずとも、主にトランジスタアレイ基板１を検査装置１０１にセッティングすることだけで、トランジスタアレイ基板１の検査を行うことができる。これは、トランジスタアレイ基板１に対して有機エレクトロルミネッセンス素子を画素ごとに形成しなくてもトランジスタアレイ基板１が動作可能なためである。
すなわち、供給線Ｘiと信号線Ｙjとの間において、第三トランジスタ２３が第一トランジスタ２１に直列に接続されているので、選択期間のように第一トランジスタ２１及び第二トランジスタ２２をオン状態とすれば、供給線Ｘiから第三トランジスタ２３及び第一トランジスタ２１を介して信号線Ｙjに向かった電流が流すことができる。そのため、このトランジスタアレイ基板１は、製造後に特に複雑な加工・処理を行わずとも、トランジスタアレイ基板１の検査を行うことができる。
ここで、トランジスタアレイ基板１に有機エレクトロルミネッセンス素子をマトリクス状に配列して、エレクトロルミネッセンスディスプレイパネルを製造した場合、そのエレクトロルミネッセンスディスプレイパネルをアクティブマトリクス方式で駆動するには、次のようになる。すなわち、図７に示すように、走査側ドライバによってｉ行目の走査線Ｘiにシフトパルス（ハイレベル）が出力されて走査線Ｘiが選択された時は、別の走査側ドライバによってｉ行目の供給線Ｚiにシフトパルス（有機エレクトロルミネッセンス素子Ｅi,jのカソードの電圧より低レベル）が出力されて供給線Ｚiが選択される。これにより、第一トランジスタ２１及び第二トランジスタ２２がオン状態となる。この時、データ側ドライバによって信号線Ｙ1〜Ｙnに階調に応じた引抜電流レベルの信号が出力され、トランジスタ群Ｄi,jにおいては供給線Ｚiから第三トランジスタ２３、第一トランジスタ２１を介して信号線Ｙjに向かった引抜電流が流れる。この引抜電流の大きさは、データ側ドライバによって階調に応じた大きさに制御されている。この時、第三トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧のレベルに従った大きさの電荷がキャパシタ２４にチャージされ、引抜電流の大きさが第三トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧のレベルに変換される。その後の発光期間では、走査側ドライバによって走査線Ｘiがローレベルになり、第一トランジスタ２１及び第二トランジスタ２２がオフ状態となるが、オフ状態の第二トランジスタ２２によってキャパシタ２４の電荷が閉じ込められ、第三トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧がそのまま維持される。この時、供給線Ｚiがハイレベル（有機エレクトロルミネッセンス素子Ｅi,jのカソードより高レベル）になることによって、供給線Ｚiから第三トランジスタ２３を介して有機エレクトロルミネッセンス素子Ｅi,jに駆動電流が流れ、有機エレクトロルミネッセンス素子Ｅi,jが発光するが、駆動電流の大きさは第三トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧に依存する。そのため、発光期間における駆動電流の大きさは、選択期間における引抜電流の大きさに等しくなる。
以上のように、エレクトロルミネッセンスディスプレイパネルを駆動する場合であっても、トランジスタアレイ基板１を検査する場合であっても、ｉ行目の選択期間においては供給線Ｘiから第三トランジスタ２３、第一トランジスタ２１を介して信号線Ｙjに電流が流れる。そのため、本実施形態のように、それぞれの選択期間において信号線Ｙ1〜Ｙmに流れる電流を測定することにより、トランジスタ群Ｄ1,1〜Ｄm,nを検査することができる。したがって、有機エレクトロルミネッセンス素子Ｅ1,1〜Ｅm,nを形成する前のトランジスタアレイ基板１の不良を、有機エレクトロルミネッセンス素子を製造する生産ラインから外すことができるので生産コストを抑制することができる。
なお、本発明は、上記実施の形態に限定されることなく、本発明の趣旨を逸脱しない範囲において、種々の改良並びに設計の変更を行っても良い。
上記実施形態では、マルチプレクサ１０３を設けることによって１つの電流計１０６で複数の信号線Ｙ1〜Ｙnに流れる電流を順次測定したが、マルチプレクサ１０３の代わりに電流計を信号線Ｙ1〜Ｙnのそれぞれに接続することによって信号線Ｙ1〜Ｙnに流れる電流を同時に測定しても良い。すなわち、上記実施形態では、信号線Ｙ1〜Ｙnに流れる電流をマルチプレクサ１０３で順次電流計１０６に取り込むようにしたが、信号線Ｙ1〜Ｙnに合わせて複数の電流計を設けて信号線Ｙ1〜Ｙnにの電流を同時に取り込むようにしてもよい。この場合、それぞれの選択期間において行う電圧の掃引は一回で良い。
また上記実施形態では、第二トランジスタ２２のドレインが供給線Ｚiに接続されているが、図８に示すように、供給線Ｚiの代わりに走査線Ｘiに接続されていてもよい。
また上記実施形態では、トランジスタ群Ｄi,jのトランジスタが全てＮチャネル型であったが、全てＰチャネル型であってもよい。この場合、各種信号のハイ、ローが逆になるように設定されていればよい。
また上記実施形態では、可変電圧源１０５は最低電圧を０Ｖとしたが、図６に示すように、第三トランジスタ２３のソース２３ｓ−ドレイン２３ｄ間に電流が流れ始める閾値電圧Ｖth又はその近傍の電位を最低電圧としてもよい。
また、第三トランジスタ２３は、検査後にアクティブマトリクス方式のエレクトロルミネッセンスディスプレイパネルとして有機エレクトロルミネッセンス素子Ｅi,jのアノード電極２７に接続されることになるが、アノード２７の代わりに有機エレクトロルミネッセンス素子Ｅi,jのカソード電極に接続されるようにしてもよい。
また上記実施形態では、判定回路１０９が、信号線Ｙ1〜Ｙnに流れる電流を順次判定したが、同時に判定するようにしてもよい。
上記実施形態では、検査前に有機エレクトロルミネッセンス素子を設けずに検査後に有機エレクトロルミネッセンス素子を設けたが、検査前に有機エレクトロルミネッセンス素子以外の電流階調制御型の発光素子を設けずに検査後にこの発光素子を設けてもよい。
検査対象物であるトランジスタアレイ基板１の回路構成を示した等価回路図である。 トランジスタ群Ｄi,jの回路構成を示した等価回路図である。 トランジスタ群Ｄi,jの平面図である。 トランジスタアレイ基板１とともに検査装置１０１を示したブロック図である。 検査装置１０１によって検査する際における電圧の推移を示したタイミングチャートである。 トランジスタ群Ｄi,jが正常な場合において、可変電圧源１０５によって印加された電圧と電流計１０６により測定された電流との関係を示したグラフである。 トランジスタアレイ基板１を用いたエレクトロルミネッセンスディスプレイパネルの動作を説明するためのタイミングチャートである。 トランジスタ群Ｄi,jの回路構成を示した等価回路図である。
符号の説明
１ トランジスタアレイ基板１
Ｄ1,1〜Ｄm,n トランジスタ群
Ｘ1〜Ｘm 走査線
Ｙ1〜Ｙn 信号線
Ｚ1〜Ｚm 供給線
２１ 第一トランジスタ（第一スイッチング素子）
２２ 第二トランジスタ（第二スイッチング素子）
２３ 第三トランジスタ（駆動トランジスタ）
２４ キャパシタ
１０１ 検査装置
１０３ マルチプレクサ
１０４ シフトレジスタ
１０５ 可変電圧源
１０６ 電流計
１０９ 判定回路

Claims (6)

  1. 信号線と、
    供給線と、
    エレクトロルミネッセンス素子に接続されていない駆動トランジスタと、
    前記駆動トランジスタのソース、ドレインのいずれか一方を前記信号線と導通して、前記駆動トランジスタのソース、ドレインのいずれか一方から前記信号線に電流を流す第一スイッチング素子と、
    前記駆動トランジスタのゲートに所定の電圧を印加して前記駆動トランジスタのソース−ドレインに電流が流れることができる状態にする第二スイッチング素子と、
    を有する画素回路基板の検査方法であって、
    前記画素回路基板は前記エレクトロルミネッセンス素子を備えておらず、
    前記駆動トランジスタのソース、ドレインのいずれか他方は前記供給線に接続され、
    前記エレクトロルミネッセンス素子が設けられていない状態で、前記第一スイッチング素子が前記駆動トランジスタのソース、ドレインのいずれか一方を信号線と導通して、前記駆動トランジスタのソース、ドレインのいずれか一方から前記信号線に電流を流すことが可能となるように前記第一スイッチング素子をオンするとともに、システムコントローラが前記駆動トランジスタのゲートに前記供給線からの検査用の所定の電圧を印加して前記駆動トランジスタのソース−ドレインに電流が流れることができる状態にするように前記第二スイッチング素子をオンし、前記第一スイッチング素子及び前記第二スイッチング素子がオンしている状態で、前記駆動トランジスタのソース−ドレイン間を前記信号線と前記供給線との電位差に基づいた電位差とし、システムコントローラが、前記エレクトロルミネッセンス素子を介することなく、前記駆動トランジスタのソース−ドレインを流れる電流を前記信号線に取り込んで検査する、
    ことを特徴とする画素回路基板の検査方法。
  2. 前記駆動トランジスタのソース−ドレインを流れる電流に応じて、前記駆動トランジスタ、前記第一スイッチング素子、前記第二スイッチング素子が正常であるかどうかを判定する、
    ことを特徴とする請求項１記載の画素回路基板の検査方法。
  3. 前記第一スイッチング素子及び第二スイッチング素子に接続された走査線から前記第一スイッチング素子及び第二スイッチング素子をオンする信号が入力され、
    前記駆動トランジスタのソース、ドレインのいずれか他方に接続された前記供給線に検査用の所定の電圧を印加して、前記供給線、前記駆動トランジスタのソース−ドレイン、前記第一スイッチング素子及び前記信号線を介して流れる電流を取り込む、
    ことを特徴とする請求項１記載の画素回路基板の検査方法。
  4. 前記信号線は複数あり、
    前記駆動トランジスタ、前記第一スイッチング素子、及び前記第二スイッチング素子を有するトランジスタ群は複数あり、それぞれ前記信号線に接続され、
    前記複数の信号線の電流を順次取り込む、
    ことを特徴とする請求項１記載の画素回路基板の検査方法。
  5. 複数の信号線と、複数の走査線と、複数の供給線と、前記複数の信号線及び前記複数の走査線に沿って二次元アレイ状に配列された複数のトランジスタ群を有し、エレクトロルミネッセンス素子を有さない画素と、を備えた画素回路基板の検査装置であって、
    前記各トランジスタ群の複数のトランジスタのうち、第一スイッチング素子のドレインとソースのうちの一方が前記信号線に接続され、前記第一スイッチング素子のゲートが前記走査線に接続され、第二スイッチング素子のゲートが前記走査線に接続され、前記第二スイッチング素子のドレインとソースのうちの一方が前記供給線に接続され、駆動トランジスタのゲートが前記第二スイッチング素子のドレインとソースのうちの他方に接続され、前記駆動トランジスタのドレインとソースのうちの他方が前記供給線に接続され、前記駆動トランジスタのドレインとソースのうちの一方が前記第一スイッチング素子のドレインとソースのうちの他方に接続されており、
    前記画素回路基板の前記複数の信号線からの電流を計測する電流計と、
    前記画素回路基板の検査時に、前記エレクトロルミネッセンス素子が設けられていない状態で前記第一スイッチング素子が前記駆動トランジスタのソース、ドレインのいずれか一方を前記信号線と導通して、前記駆動トランジスタのソース、ドレインのいずれか一方から前記信号線に電流を流すことが可能となるように前記第一スイッチング素子をオンするとともに、検査時に、前記駆動トランジスタのゲートに前記供給線からの検査用の所定の電圧を印加して前記駆動トランジスタのソース−ドレインに電流が流れることができる状態にするように第二スイッチング素子をオンして、前記駆動トランジスタのソース−ドレイン間を前記信号線と前記供給線との電位差に基づいた電位差とし前記エレクトロルミネッセンス素子を介することなしに前記駆動トランジスタのソース−ドレインを流れる電流を前記信号線から前記電流計に流させる回路と、
    を有することを特徴とする検査装置。
  6. 前記電流計で計測された電流を取り込み、前記駆動トランジスタ、前記第一スイッチング素子、前記第二スイッチング素子が正常であるかどうかを判定する判定回路を有することを特徴とする請求項５記載の検査装置。
JP2004099535A 2004-03-30 2004-03-30 画素回路基板の検査方法及び検査装置 Expired - Fee Related JP4665419B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004099535A JP4665419B2 (ja) 2004-03-30 2004-03-30 画素回路基板の検査方法及び検査装置
PCT/JP2005/006216 WO2005096256A1 (en) 2004-03-30 2005-03-24 Pixel circuit board, pixel circuit board test method, and test apparatus
KR1020057021765A KR100809179B1 (ko) 2004-03-30 2005-03-24 픽셀회로판, 픽셀회로판 테스트방법, 및 테스트장치
EP20050727378 EP1730717A1 (en) 2004-03-30 2005-03-24 Pixel circuit board, pixel circuit board test method, and test apparatus
CNB2005800003297A CN100454361C (zh) 2004-03-30 2005-03-24 像素电路板、像素电路板测试方法以及测试设备
TW094109694A TWI317112B (en) 2004-03-30 2005-03-29 Pixel circuit board test method, pixel circuit, pixel circuit test method, and test apparatus
US11/093,828 US7518393B2 (en) 2004-03-30 2005-03-29 Pixel circuit board, pixel circuit board test method, pixel circuit, pixel circuit test method, and test apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004099535A JP4665419B2 (ja) 2004-03-30 2004-03-30 画素回路基板の検査方法及び検査装置

Publications (2)

Publication Number Publication Date
JP2005285631A JP2005285631A (ja) 2005-10-13
JP4665419B2 true JP4665419B2 (ja) 2011-04-06

Family

ID=34965360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004099535A Expired - Fee Related JP4665419B2 (ja) 2004-03-30 2004-03-30 画素回路基板の検査方法及び検査装置

Country Status (7)

Country Link
US (1) US7518393B2 (ja)
EP (1) EP1730717A1 (ja)
JP (1) JP4665419B2 (ja)
KR (1) KR100809179B1 (ja)
CN (1) CN100454361C (ja)
TW (1) TWI317112B (ja)
WO (1) WO2005096256A1 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003195810A (ja) * 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
JP3918642B2 (ja) * 2002-06-07 2007-05-23 カシオ計算機株式会社 表示装置及びその駆動方法
JP4610843B2 (ja) * 2002-06-20 2011-01-12 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
JP4103500B2 (ja) * 2002-08-26 2008-06-18 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法
JP3952965B2 (ja) * 2003-02-25 2007-08-01 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
JP4203656B2 (ja) * 2004-01-16 2009-01-07 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法
KR100671638B1 (ko) 2006-01-26 2007-01-19 삼성에스디아이 주식회사 유기 전계 발광 표시장치
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
JP5114889B2 (ja) * 2006-07-27 2013-01-09 ソニー株式会社 表示素子及び表示素子の駆動方法、並びに、表示装置及び表示装置の駆動方法
JP4751359B2 (ja) * 2007-03-29 2011-08-17 東芝モバイルディスプレイ株式会社 Ｅｌ表示装置
KR101363094B1 (ko) * 2007-04-27 2014-02-24 엘지디스플레이 주식회사 유기전계발광표시장치
JP2009092965A (ja) * 2007-10-10 2009-04-30 Eastman Kodak Co 表示パネルの不良検出方法および表示パネル
US20090201235A1 (en) * 2008-02-13 2009-08-13 Samsung Electronics Co., Ltd. Active matrix organic light emitting diode display
US20090201278A1 (en) * 2008-02-13 2009-08-13 Samsung Electronics Co., Ltd. Unit pixels and active matrix organic light emitting diode displays including the same
US8536892B2 (en) * 2008-02-29 2013-09-17 Palo Alto Research Center Incorporated System for testing transistor arrays in production
KR100924142B1 (ko) * 2008-04-01 2009-10-28 삼성모바일디스플레이주식회사 평판표시장치, 이의 에이징 방법 및 점등 테스트 방법
JP5157791B2 (ja) * 2008-09-29 2013-03-06 カシオ計算機株式会社 表示駆動装置及び表示装置、並びに表示装置の駆動制御方法
JP2010204617A (ja) * 2009-03-24 2010-09-16 Casio Computer Co Ltd 表示装置及び表示装置の製造方法
US8427170B2 (en) 2009-03-05 2013-04-23 Casio Computer Co., Ltd. Drive circuit array substrate and production and test methods thereof
JP2010231187A (ja) * 2009-03-05 2010-10-14 Casio Computer Co Ltd 駆動回路アレイ基板及び駆動回路アレイ基板の検査方法
WO2010123620A1 (en) * 2009-04-24 2010-10-28 Arizona Board of Regents, a body corporate acting for and on behalf of Arizona State University Methods and system for electrostatic discharge protection of thin-film transistor backplane arrays
US8722432B2 (en) 2009-04-24 2014-05-13 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Methods and system for on-chip decoder for array test
TWI409759B (zh) * 2009-10-16 2013-09-21 Au Optronics Corp 畫素電路以及畫素驅動方法
JP5503255B2 (ja) 2009-11-10 2014-05-28 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 画素回路、表示装置および検査方法
US8723528B2 (en) * 2011-05-10 2014-05-13 International Business Machines Corporation Active 2-dimensional array structure for parallel testing
JP5795893B2 (ja) * 2011-07-07 2015-10-14 株式会社Ｊｏｌｅｄ 表示装置、表示素子、及び、電子機器
US9443469B2 (en) 2013-11-22 2016-09-13 Global Oled Technology Llc Pixel circuit, driving method, display device, and inspection method
KR20160050158A (ko) * 2014-10-28 2016-05-11 삼성디스플레이 주식회사 스캔 센스 드라이버 및 이를 포함하는 디스플레이 장치
CN104809970B (zh) * 2015-05-14 2017-11-28 京东方科技集团股份有限公司 用于检测显示面板的方法
US9974130B2 (en) 2015-05-21 2018-05-15 Infineon Technologies Ag Driving several light sources
US9781800B2 (en) * 2015-05-21 2017-10-03 Infineon Technologies Ag Driving several light sources
CN105096786B (zh) * 2015-08-19 2017-08-29 京东方科技集团股份有限公司 阵列检测可靠性判断方法、有机发光背板检测方法及装置
US9918367B1 (en) 2016-11-18 2018-03-13 Infineon Technologies Ag Current source regulation
CN107610629B (zh) * 2017-11-06 2019-07-09 合肥鑫晟光电科技有限公司 阵列基板驱动电路的检测方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5799688A (en) * 1980-12-11 1982-06-21 Sharp Kk Display driving circuit
JP2003195810A (ja) * 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
JP2003216100A (ja) * 2002-01-21 2003-07-30 Matsushita Electric Ind Co Ltd Ｅｌ表示パネルとｅｌ表示装置およびその駆動方法および表示装置の検査方法とｅｌ表示装置のドライバ回路
JP2003228299A (ja) * 2002-02-04 2003-08-15 Toshiba Corp 表示装置基板および表示装置製造方法
JP2003295790A (ja) * 2002-03-29 2003-10-15 Internatl Business Mach Corp <Ibm> Ｅｌアレイ基板の検査方法及びその検査装置
JP2003337546A (ja) * 2002-05-21 2003-11-28 Wintest Corp アクティブマトリクス基板の検査方法及び検査装置並びにそれに用いる検査用プログラム及び情報記録媒体
JP2004021219A (ja) * 2002-06-20 2004-01-22 Casio Comput Co Ltd 表示装置及び表示装置の駆動方法

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2506840B2 (ja) 1987-11-09 1996-06-12 松下電器産業株式会社 アクティブマトリックスアレイの検査方法
JP3442449B2 (ja) * 1993-12-25 2003-09-02 株式会社半導体エネルギー研究所 表示装置及びその駆動回路
US5640067A (en) 1995-03-24 1997-06-17 Tdk Corporation Thin film transistor, organic electroluminescence display device and manufacturing method of the same
TW331599B (en) 1995-09-26 1998-05-11 Toshiba Co Ltd Array substrate for LCD and method of making same
DE69614370T2 (de) * 1995-12-30 2001-11-22 Casio Computer Co Ltd Anzeigervorrichtung für anzeigeoperation gemäss lichtsignal und steuerverfahren dafür
TW375696B (en) * 1996-06-06 1999-12-01 Toshiba Corp Display device
JP4147594B2 (ja) * 1997-01-29 2008-09-10 セイコーエプソン株式会社 アクティブマトリクス基板、液晶表示装置および電子機器
TW578130B (en) * 1997-02-17 2004-03-01 Seiko Epson Corp Display unit
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
US6023259A (en) * 1997-07-11 2000-02-08 Fed Corporation OLED active matrix using a single transistor current mode pixel design
JP3765918B2 (ja) 1997-11-10 2006-04-12 パイオニア株式会社 発光ディスプレイ及びその駆動方法
WO1999028896A1 (fr) * 1997-11-28 1999-06-10 Seiko Epson Corporation Circuit de commande pour dispositif electro-optique, procede de commande du dispositif electro-optique, dispositif electro-optique, et dispositif electronique
GB9812742D0 (en) 1998-06-12 1998-08-12 Philips Electronics Nv Active matrix electroluminescent display devices
JP2000163014A (ja) * 1998-11-27 2000-06-16 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP3686769B2 (ja) 1999-01-29 2005-08-24 日本電気株式会社 有機ｅｌ素子駆動装置と駆動方法
EP1130565A4 (en) * 1999-07-14 2006-10-04 Sony Corp ATTACK CIRCUIT AND DISPLAY INCLUDING THE SAME, PIXEL CIRCUIT, AND ATTACK METHOD
JP2003509728A (ja) 1999-09-11 2003-03-11 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ アクティブマトリックスｅｌディスプレイ装置
CN1199144C (zh) 1999-10-18 2005-04-27 精工爱普生株式会社 显示装置
JP2001147659A (ja) 1999-11-18 2001-05-29 Sony Corp 表示装置
US6750835B2 (en) * 1999-12-27 2004-06-15 Semiconductor Energy Laboratory Co., Ltd. Image display device and driving method thereof
TW582011B (en) 2000-01-06 2004-04-01 Toshiba Corp Array substrate and method of inspecting the same
KR100566813B1 (ko) * 2000-02-03 2006-04-03 엘지.필립스 엘시디 주식회사 일렉트로 루미네센스 셀 구동회로
GB0008019D0 (en) * 2000-03-31 2000-05-17 Koninkl Philips Electronics Nv Display device having current-addressed pixels
US6611108B2 (en) * 2000-04-26 2003-08-26 Semiconductor Energy Laboratory Co., Ltd. Electronic device and driving method thereof
TW493153B (en) 2000-05-22 2002-07-01 Koninkl Philips Electronics Nv Display device
DE60142321D1 (de) * 2000-07-07 2010-07-22 Seiko Epson Corp Stromabtastschaltung für organische Elektrolumineszenzanzeige
KR100710279B1 (ko) * 2000-07-15 2007-04-23 엘지.필립스 엘시디 주식회사 엘렉트로 루미네센스 패널
KR100787324B1 (ko) * 2000-07-28 2007-12-21 니치아 카가쿠 고교 가부시키가이샤 디스플레이 장치의 구동회로 및 디스플레이 장치
JP3736399B2 (ja) * 2000-09-20 2006-01-18 セイコーエプソン株式会社 アクティブマトリクス型表示装置の駆動回路及び電子機器及び電気光学装置の駆動方法及び電気光学装置
JP2003195815A (ja) 2000-11-07 2003-07-09 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
JP4929431B2 (ja) 2000-11-10 2012-05-09 Ｎｌｔテクノロジー株式会社 パネル表示装置のデータ線駆動回路
JP3950988B2 (ja) * 2000-12-15 2007-08-01 エルジー フィリップス エルシーディー カンパニー リミテッド アクティブマトリックス電界発光素子の駆動回路
JP2002215095A (ja) * 2001-01-22 2002-07-31 Pioneer Electronic Corp 発光ディスプレイの画素駆動回路
SG111928A1 (en) * 2001-01-29 2005-06-29 Semiconductor Energy Lab Light emitting device
US6661180B2 (en) * 2001-03-22 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method for the same and electronic apparatus
JP4027614B2 (ja) * 2001-03-28 2007-12-26 株式会社日立製作所 表示装置
WO2003001496A1 (en) * 2001-06-22 2003-01-03 Ibm Corporation Oled current drive pixel circuit
JP2003001958A (ja) 2001-06-25 2003-01-08 Fuji Photo Film Co Ltd 平版印刷版用原版
US6667580B2 (en) * 2001-07-06 2003-12-23 Lg Electronics Inc. Circuit and method for driving display of current driven type
JP2003043998A (ja) * 2001-07-30 2003-02-14 Pioneer Electronic Corp ディスプレイ装置
JP5636147B2 (ja) 2001-08-28 2014-12-03 パナソニック株式会社 アクティブマトリックス型表示装置
JP4650601B2 (ja) 2001-09-05 2011-03-16 日本電気株式会社 電流駆動素子の駆動回路及び駆動方法ならびに画像表示装置
JP2003177709A (ja) 2001-12-13 2003-06-27 Seiko Epson Corp 発光素子用の画素回路
GB2386462A (en) * 2002-03-14 2003-09-17 Cambridge Display Tech Ltd Display driver circuits
JP3918642B2 (ja) * 2002-06-07 2007-05-23 カシオ計算機株式会社 表示装置及びその駆動方法
JP2004070293A (ja) * 2002-06-12 2004-03-04 Seiko Epson Corp 電子装置、電子装置の駆動方法及び電子機器
JP4103500B2 (ja) * 2002-08-26 2008-06-18 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法
US6960680B2 (en) * 2003-01-08 2005-11-01 Rhodia Chirex, Inc. Manufacture of water-soluble β-hydroxynitriles
JP4103957B2 (ja) * 2003-01-31 2008-06-18 東北パイオニア株式会社 アクティブ駆動型画素構造およびその検査方法
JP3952965B2 (ja) * 2003-02-25 2007-08-01 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
JP4179973B2 (ja) * 2003-11-18 2008-11-12 Ｔｄｋ株式会社 焼結磁石の製造方法
JP4203656B2 (ja) * 2004-01-16 2009-01-07 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5799688A (en) * 1980-12-11 1982-06-21 Sharp Kk Display driving circuit
JP2003195810A (ja) * 2001-12-28 2003-07-09 Casio Comput Co Ltd 駆動回路、駆動装置及び光学要素の駆動方法
JP2003216100A (ja) * 2002-01-21 2003-07-30 Matsushita Electric Ind Co Ltd Ｅｌ表示パネルとｅｌ表示装置およびその駆動方法および表示装置の検査方法とｅｌ表示装置のドライバ回路
JP2003228299A (ja) * 2002-02-04 2003-08-15 Toshiba Corp 表示装置基板および表示装置製造方法
JP2003295790A (ja) * 2002-03-29 2003-10-15 Internatl Business Mach Corp <Ibm> Ｅｌアレイ基板の検査方法及びその検査装置
JP2003337546A (ja) * 2002-05-21 2003-11-28 Wintest Corp アクティブマトリクス基板の検査方法及び検査装置並びにそれに用いる検査用プログラム及び情報記録媒体
JP2004021219A (ja) * 2002-06-20 2004-01-22 Casio Comput Co Ltd 表示装置及び表示装置の駆動方法

Also Published As

Publication number Publication date
US20050219168A1 (en) 2005-10-06
KR100809179B1 (ko) 2008-02-29
US7518393B2 (en) 2009-04-14
EP1730717A1 (en) 2006-12-13
KR20060056892A (ko) 2006-05-25
TW200609863A (en) 2006-03-16
JP2005285631A (ja) 2005-10-13
WO2005096256A1 (en) 2005-10-13
CN1774734A (zh) 2006-05-17
TWI317112B (en) 2009-11-11
CN100454361C (zh) 2009-01-21

Similar Documents

Publication Publication Date Title
JP4665419B2 (ja) 画素回路基板の検査方法及び検査装置
US8228269B2 (en) Inspection device and inspection method for active matrix panel, and manufacturing method for active matrix organic light emitting diode panel
US10269300B2 (en) Organic light-emitting display panel, driving method thereof, and organic light-emitting display device
KR102054849B1 (ko) 유기 발광 표시 패널
JP3757797B2 (ja) 有機ｌｅｄディスプレイおよびその駆動方法
TWI357036B (ja)
TWI585425B (zh) 線路與解多工器之缺陷檢測方法、缺陷檢測裝置、以及包含該缺陷檢測裝置之顯示面板
US8427170B2 (en) Drive circuit array substrate and production and test methods thereof
EP1944743B1 (en) Substrate testing device and method thereof
KR100873534B1 (ko) Ｔｆｔ 어레이 기판, ｔｆｔ 어레이 검사 방법 및 표시장치
US20060202923A1 (en) Image Display Device and Method of Testing the Same
TW201445156A (zh) 有機發光顯示面板
JP2004252036A (ja) アクティブ駆動型発光表示装置およびその駆動制御方法
KR20140126703A (ko) El 표시 장치 및 그 제조 방법
TWI237698B (en) Method for inspecting organic EL substrate and organic EL display device
TW201030717A (en) Display device, method for driving the same, and electronic apparatus
TW201501289A (zh) 有機發光顯示設備及其修復方法
TW201009794A (en) Image display device
KR20170018126A (ko) 어레이 테스트 장치 및 어레이 테스트 방법
KR100700820B1 (ko) 발광표시장치의 제조방법 및 발광표시장치의 테스트 방법
KR102684692B1 (ko) 표시 패널 및 표시 패널의 검사 방법
CN100517445C (zh) 有源矩阵器件
JP2010217848A (ja) 画像表示装置
JP4944547B2 (ja) 画像表示装置及びその製造方法または駆動方法
WO2023159425A1 (zh) 显示基板和显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101118

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4665419

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees