JP2003216100A - Ｅｌ表示パネルとｅｌ表示装置およびその駆動方法および表示装置の検査方法とｅｌ表示装置のドライバ回路 - Google Patents

Ｅｌ表示パネルとｅｌ表示装置およびその駆動方法および表示装置の検査方法とｅｌ表示装置のドライバ回路

Info

Publication number
JP2003216100A
JP2003216100A JP2002011368A JP2002011368A JP2003216100A JP 2003216100 A JP2003216100 A JP 2003216100A JP 2002011368 A JP2002011368 A JP 2002011368A JP 2002011368 A JP2002011368 A JP 2002011368A JP 2003216100 A JP2003216100 A JP 2003216100A
Authority
JP
Japan
Prior art keywords
current
switching element
signal line
transistor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002011368A
Other languages
English (en)
Inventor
Hiroshi Takahara
博司 高原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002011368A priority Critical patent/JP2003216100A/ja
Publication of JP2003216100A publication Critical patent/JP2003216100A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants

Abstract

(57)【要約】 【課題】 表示面内の輝度バラツキがないＥＬ表示装置
の提供。 【解決手段】 駆動用ＴＦＴ１１ａとＥＬ素子１５間に
ＴＦＴ１１ｄを配置し、駆動用ＴＦＴ１１ａのゲート
（Ｇ）端子とドレイン（Ｄ）端子間をショートするＴＦ
Ｔ１１ｂおよび駆動用ＴＦＴ１１ａにプログラム電流を
供給するＴＦＴ１１ｃを配置する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明の主として自発光で画
像を表示するＥＬ表示パネルとおよびこれらのＥＬ表示
パネルを用いた携帯電話などの情報表示装置などに関す
るものである。
【０００２】
【従来の技術】液晶表示パネルは、薄型で低消費電力と
いう利点から、携帯用機器等に多く採用されているた
め、ワードプロセッサやパーソナルコンピュータ、テレ
ビ（ＴＶ）などの機器や、ビデオカメラのビューファイ
ンダ、モニターなどにも用いられている。
【０００３】
【発明が解決しようとする課題】しかし、液晶表示パネ
ルは、自発光デバイスではないため、バックライトを用
いないと画像を表示できないという問題点がある。バッ
クライトを構成するためには所定の厚みが必要であるた
め、表示モジュールの厚みが厚くなるという問題があっ
た。また、液晶表示パネルでカラー表示を行うために
は、カラーフィルタを使用する必要がある。そのため、
光利用効率が低いという問題点があった。
【０００４】
【課題を解決するための手段】上記課題を解決するため
本発明は、ＥＬ素子と、前記ＥＬ素子に電流を供給する
駆動用トランジスタ素子と、前記駆動用トランジスタ素
子にプログラムする電流を供給する電流供給信号線と、
前記電流供給信号線と前記駆動用トランジスタ素子とを
接続する第１のスイッチング素子と、前記駆動用トラン
ジスタ素子のゲート端子に電圧を供給する第２のスイッ
チング素子と、前記第２のスイッチング素子に接続され
た電圧供給信号線とを具備することを特徴とするＥＬ表
示パネルである。
【０００５】
【発明の実施の形態】本明細書において各図面は理解を
容易にまたは／および作図を容易にするため、省略また
は／および拡大縮小した箇所がある。たとえば、図７の
表示パネルの断面図では封止膜７３などを十分厚く図示
している。また、図１等では画素電極に信号を印加する
薄膜トランジスタ（ＴＦＴ）などは省略している。ま
た、本発明の表示パネルなどでは、位相補償のためなど
の位相フィルムなどを省略していが、適時付加すること
が望ましい。以上のことは以下の図面に対しても同様で
ある。また、同一番号または、記号等を付した箇所は同
一もしくは類似の形態もしくは材料あるいは機能もしく
は動作を有する。
【０００６】なお、各図面等で説明した内容は特に断り
がなくとも、他の実施例等と組み合わせることができ
る。たとえば、図１の表示パネルにタッチパネルなどを
付加し、図１９、図４９情報表示装置とすることができ
る。また、拡大レンズを取り付けビデオカメラ（図４４
参照）などのビューファインダ（図４５参照）を構成す
ることもできる。また、図３１、図５１、図１０４、図
１０６などで説明した本発明の駆動方法は、いずれの本
発明の表示装置または表示パネルに適用することができ
る。また、本発明は各画素にＴＦＴが形成されたアクテ
ィブマトリックス型表示パネルを主に説明するがこれに
限定するものではなく、単純マトリックス型にも適用す
ることができることはいうまでもない。
【０００７】このように特に明細書中に例示されていな
くとも、明細書、図面中で記載あるいは説明した事項、
内容、仕様は、互いに組み合わせて請求項に記載するこ
とができる。すべての組み合わせについて明細書などで
記述することは不可能であるからである。
【０００８】低消費電力でかつ高表示品質であり、更に
薄型化が可能な表示パネルとして、有機エレクトロルミ
ネッセンス（ＥＬ）素子の複数をマトリクス状に配列し
て構成される有機ＥＬ表示パネルが注目されている。
【０００９】有機ＥＬ表示パネルは、図４に示すよう
に、画素電極としての透明電極４８が形成されたガラス
板４９（アレイ基板）上に、電子輸送層、発光層、正孔
輸送層などからなる少なくとも１層の有機機能層（ＥＬ
層）４７、及び金属電極（反射膜）４６が積層されたも
のである。透明電極（画素電極）４８の陽極（アノー
ド）にプラス、金属電極（反射電極）４６の陰極（カソ
ード）にマイナスの電圧を加え、すなわち、透明電極４
８及び金属電極４６間に直流を印加することにより、有
機機能層（ＥＬ層）４７が発光する。良好な発光特性を
期待することのできる有機化合物を有機機能層に使用す
ることによって、ＥＬ表示パネルが実用に耐えうるもの
になっている。
【００１０】なお、カソード電極、アノード電極あるい
は反射膜は、ＩＴＯ電極に誘電体多層膜からなる光学的
干渉膜を形成して構成してもよい。誘電体多層膜は低屈
折率の誘電体膜と高屈折率の誘電体膜とを交互に多層に
形成したものである。つまり、誘電体ミラーである。こ
の誘電体多層膜は有機ＥＬ構造から放射される光の色調
を良好なもの（フィルタ効果）にする機能を有する。な
お、ＩＴＯはＩＺＯなどの他の材料でもよい。この事項
は画素電極に対しても同様である。
【００１１】アノードあるいはカソードへ電流を供給す
る配線５１，６３には大きな電流が流れる。たとえば、
ＥＬ表示装置の画面サイズが４０インチサイズになると
１００Ａ程度の電流が流れる。したがって、これらの配
線の抵抗値は十分低く作製する必要がある。この課題に
対して、本発明では、まず、アノードなどの配線を薄膜
で形成する。そして、この薄膜配線に電解めっき技術で
導体の厚みを厚く形成している。また、必要に応じて、
配線そのもの、あるいは配線に銅薄からなる金属配線を
付加している。
【００１２】また、アノードあるいはカソード配線に大
きな電流を供給するため、電流供給手段から高電圧で小
電流の電力配線で、前記アノード配線などの近傍まで配
線し、ＤＣＤＣコンバータなどを用いて低電圧、高電流
に電力変換して供給している。つまり、電源から高電
圧、小電流配線で電力消費対象まで配線し、電力消費対
象の近傍で大電流、低電圧に変換する。このようなもの
として、ＤＣＤＣコンバータ、トランスなどが例示され
る。
【００１３】金属電極４６には、リチウム、銀、アルミ
ニウム、マグネシウム、インジウム、銅または各々の合
金等の仕事関数が小さなものを用いることが好ましい。
特に、例えばＡｌ−Ｌｉ合金を用いることが好ましい。
また、透明電極４８には、ＩＴＯ等の仕事関数の大きな
導電性材料または金等を用いることができる。なお、金
を電極材料として用いた場合、電極は半透明の状態とな
る。なお、ＩＴＯはＩＺＯなどの他の材料でもよい。こ
の事項は画素電極に対しても同様である。
【００１４】なお、画素電極４６などに薄膜を蒸着する
際は、アルゴン雰囲気中で有機ＥＬ膜を成膜するとよ
い。また、画素電極４６としてのＩＴＯ上にカーボン膜
を２０以上５０ｎｍ以下で成膜することにより、界面の
安定性が向上し、発光輝度および発光効率も良好なもの
となる。
【００１５】また、ＥＬ膜は蒸着で形成することに限定
するものではなく、インクジェットで形成してもよいこ
とは言うまでもない。
【００１６】以下、本発明のＥＬ表示パネル構造の理解
を容易とするため、まず、本発明の有機ＥＬ表示パネル
の製造方法について説明をする。
【００１７】基板４９の放熱性を良くするため、サファ
イアガラスで形成してもよい。また、熱伝導性のよい薄
膜あるいは厚膜を形成したりしてもよい。たとえば、ダ
イヤモンド薄膜（ＤＬＣなど）を形成した基板を使用す
ることが例示される。もちろん、石英ガラス基板、ソー
ダガラス基板を用いてもよい。その他、アルミナなどの
セラミック基板を使用したり、銅などからなる金属板を
使用したり、絶縁膜に金属膜を蒸着あるいは塗布などの
コーティングしたりしたものを用いてもよい。画素電極
を反射型とする場合は、基板材料としては基板の表面方
向より光が出射されるから、ガラス、石英や樹脂等の透
明ないし半透明材料に加えてステンレスなどの非透過材
料を用いることもできる。この構成を図７に図示する。
カソード電極をＩＴＯなどの透明電極７２で形成してい
る。
【００１８】なお、本発明の実施例では、カソードなど
を金属膜で形成するとしたが、これに限定するものでは
なく、ＩＴＯ，ＩＺＯなどの透明膜で形成してもよい。
このようにＥＬ素子１５のアノードとカソードの両方の
電極を透明電極にすることにより、透明ＥＬ表示パネル
を構成できる。金属膜を使わずに透過率を約８０％まで
上げることにより、文字や絵を表示しながら表示パネル
の向こう側がほとんど透けて見えるように構成できる。
【００１９】基板はプラスチック基板を用いてもよいこ
とは言うまでもない。プラスチック基板はわれにくく、
また、軽量のため携帯電話の表示パネル用基板として最
適である。プラスチック基板は、芯材となるベース基板
の一方の面に補助の基板を接着剤で貼り合わせて積層基
板として用いることが好ましい。もちろん、これらの基
板３２１等は板に限定するものではなく、厚さ０．３ｍ
ｍ以下０．０５ｍｍ以上のフィルムでもよい。
【００２０】ベース基板の基板として、脂環式ポリオレ
フィン樹脂を用いることが好ましい。このような脂環式
ポリオレフィン樹脂として日本合成ゴム社製ＡＲＴＯＮ
の厚さ２００μｍの１枚板が例示される。ベース基板の
一方の面に、耐熱性、耐溶剤性または耐透湿性機能を持
つハードコート層、および耐透気性機能を持つガスバリ
ア層が形成されたポリエステル樹脂、ポリエチレン樹脂
あるいはポリエーテルスルホン樹脂などからなる補助の
基板（あるいはフィルムもしくは膜）を配置する。
【００２１】以上のように基板４９をプラスチックで構
成する場合は、基板４９はベース基板と補助基板から構
成する。ベース基板の他方の面に、前述と同様にハード
コート層およびガスバリア層が形成されたポリエーテル
スルホン樹脂などからなる補助基板（あるいはフィルム
もしくは膜）を配置する。補助基板の光学的遅相軸と補
助基板の光学的遅相軸とのなす角度が９０度となるよう
にすることが好ましい。なお、ベース基板と補助基板と
は接着剤もしくは粘着剤を介して貼り合わせて積層基板
とする。
【００２２】接着剤としてはＵＶ（紫外線）硬化型でア
クリル系の樹脂からなるものを用いることが好ましい。
また、アクリル樹脂はフッ素基を有するものを用いるこ
とが好ましい。その他、エポキシ系の接着剤あるいは粘
着剤を用いてもよい。接着剤あるいは粘着剤の屈折率は
１．４７以上１．５４以下のものを用いることが好まし
い。また、基板４９の屈折率との屈折率差が０．０３以
下となるようにすることが好ましい。特に接着剤は先に
記載いたような酸化チタンなどの光拡散材を添加し、光
散乱層として機能させることが好ましい。
【００２３】補助基板および補助基板をベース基板に貼
り合わせる際には、補助基板の光学的遅相軸と補助基板
の光学的遅相軸とがなす角度を４５度以上１２０度以下
にすることが好ましい。さらに好ましくは８０度以上１
００度以下することがよい。この範囲にすることによ
り、補助基板および補助基板であるポリエーテルスルホ
ン樹脂などで発生する位相差を積層基板内で完全に打ち
消すことができる。したがって、表示パネル用プラスチ
ック基板は位相差の無い等方性基板として扱うことがで
きるようになる。したがって、円偏光板を使用した構成
で、位相状態が異なることによる表示パネルのムラが発
生しない。
【００２４】この構成により、位相差を持ったフィルム
基板またはフィルム積層基板に比べて、著しく汎用性が
広がる。つまり、位相差フィルムとを組み合わせること
により直線偏光を楕円偏光に設計どおりに変換できるよ
うになるからである。基板４９などに位相差があるとこ
の位相差により設計値との誤差が発生する。
【００２５】ここで、ハードコート層としては、ポリエ
ステル樹脂、エポキシ系樹脂、ウレタン系樹脂またはア
クリル系樹脂等を用いることができ、ストライプ状電極
あるいは画素電極を透明導電膜の第１のアンダーコート
層とを兼ねる。
【００２６】また、ガスバリア層としては、ＳiＯ2、Ｓ
iＯxなどの無機材料、またはポリビニールアルコール、
ポリイミドなどの有機材料等を用いることができる。粘
着剤、接着剤などとしては、先に記述したアクリル系の
他にエポキシ系接着剤、またはポリエステル系接着剤等
を用いることができる。なお、接着層の厚みは１００μ
ｍ以下とする。ただし、基板など表面の凹凸を平滑化す
るために１０μｍ以上とすることが好ましい。
【００２７】また、基板４９を構成する補助基板および
補助基板として、厚さ４０μｍ以上４００μｍのものを
用いることが好ましい。また、補助基板および補助基板
の厚さを１２０μｍ以下にすることにより、ポリエーテ
ルスルホン樹脂のダイラインと呼ばれる溶融押し出し成
形時のむらまたは位相差を低く抑えることができる。好
ましくは、補助基板の厚みを５０μｍ以上８０μｍ以下
とする。
【００２８】次に、この積層基板に、透明導電膜の補助
アンダーコート層としてＳiＯxを形成し、必要に応じて
画素電極となるＩＴＯからなる透明導電膜をスパッタ技
術で形成する。また、必要に応じて静電気防止としてＩ
ＴＯ膜を形成する。このようにして製造した表示パネル
用プラスチック基板の透明導電膜は、その膜特性とし
て、シート抵抗値２５Ω／□、透過率８０％を実現する
ことができる。
【００２９】ベース基板の厚さが５０μｍから１００μ
ｍの薄い場合には、表示パネルの製造工程において、表
示パネル用プラスチック基板が熱処理によってカールし
てしまう。また、回路部品の接続においても良好な結果
は得られない。ベース基板を１枚板で厚さ２００μｍ以
上５００μｍ以下とした場合は、基板の変形がなく平滑
性に優れ、搬送性が良好で、透明導電膜特性も安定す
る。また、回路部品の接続も問題なく実施することがで
きる。さらに、特に厚さは２５０μｍ以上４５０μｍ以
下がよい。適度な柔軟性と平面性をもっているためと考
えられる。なお、ＩＴＯはＩＺＯなどの他の材料でもよ
い。この事項は画素電極に対しても同様である。
【００３０】なお、基板４９として前述のプラスチック
基板などの有機材料を使用する場合は、光変調層に接す
る面にもバリア層として無機材料からなる薄膜を形成す
ることが好ましい。この無機材料からなるバリア層は、
ＡＩＲコートと同一材料で形成することが好ましい。な
お、封止基板４１も基板４９と同様に技術あるいは構成
により作製できることは言うまでもない。
【００３１】また、バリア膜を画素電極あるいはストラ
イプ状電極上に形成する場合は、光変調層に印加される
電圧のロスを極力低減させるために低誘電率材料を使用
することが好ましい。たとえば、フッ素を添加したアモ
ルファスカーボン膜（比誘電率２．０〜２．５）が例示
される。その他、ＪＳＲ社が製造販売しているＬＫＤシ
リーズ（ＬＫＤ−Ｔ２００シリーズ（比誘電率２．５〜
２．７）、ＬＫＤ−Ｔ４００シリーズ（比誘電率２．０
〜２．２））が例示される。ＬＫＤシリーズはＭＳＱ
（ｍｅｔｈｙ−ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）をベー
スにしたスピン塗布形であり、比誘電率も２．０〜２．
７と低く好ましい。その他、ポリイミド、ウレタン、ア
クリル等の有機材料や、ＳiＮｘ、ＳiＯ2などの無機材
料でもよい。これらのバリア膜材料は補助基板に用いて
もよいことは言うまでもない。
【００３２】プラスチックで形成した基板４９あるいは
４１を用いることにより、割れない、軽量化できるとい
う利点を発揮できる。他に、プレス加工できるという利
点もある。つまり、プレス加工あるいは切削加工により
任意の形状の基板を作製できるのである（図２５を参
照）。また、融解あるいは化学薬品処理により任意の形
状、厚みに加工することができる。たとえば、円形に形
成したり、球形（曲面など）にしたり、円錐状に加工し
たりすることが例示される。また、プレス加工により、
基板の製造と同時に、一方の基板面に凹凸２５２を形成
し、散乱面の形成、あるいはエンボス加工を行うことが
できる。
【００３３】また、プラスチックをプレス加工すること
により形成した基板４１の穴に、バックライトあるいは
カバー基板の位置決めピンを挿入できるように形成する
ことも容易である。また、基板４９、４１内に厚膜技術
あるいは薄膜技術で形成したコンデンサあるいは抵抗な
どの電気回路を構成してもよい。また、基板４１に凹部
（図示せず）を形成し、基板４９に凸部２５１を形成
し、この凹部と凸部とがちょうどはめ込めるように形成
することにより、基板４１と基板４９とをはめ込みによ
り一体化することができるように構成してもよい。
【００３４】ガラス基板を用いた場合は、画素１６の周
辺部にＥＬを蒸着する際に使用する土手を形成してい
た。土手（リブ）は樹脂材料を用いて、１．０μｍ以上
３．５μｍ以下の厚みで凸部状に形成する。さらに好ま
しくは１．５μｍ以上２．５μｍ以下の高さに形成す
る。土手この樹脂からなる土手（凸部）２５１を基板４
１または４９の形成と同時に作製することもできる。な
お、土手材料はアクリル樹脂、ポリイミド樹脂の他、Ｓ
ＯＧ材料でもよい。土手は基板４１または基板４９をプ
レス加工する際に樹脂の凸部２５１を同時に形成するの
である（図２５を参照）。これは基板４１、４９を樹脂
で形成することにより発生する大きな効果である。
【００３５】このように樹脂部を基板と同時に形成する
ことにより製造時間を短縮できるので低コスト化が可能
である。また、基板４９などの製造時に、表示領域部に
ドット状に凸部２５１を形成する。この凸部２５１は隣
接画素間に形成するとよい。この凸部２５１は基板４１
と基板４９との所定の空間を保持する。土手形状は、画
素電極を取り囲む□状の他、ストライプ状でもよい。
【００３６】なお、以上の実施例では、土手として機能
する凸部２５１を形成するとしたが、これに限定するこ
とはない。例えば、画素部をプレス加工などにより掘り
下げる（凹部）としてもよい。なお、凹凸部２５２，凸
部２５１を形成は基板と同時に形成する他、平面な基板
を最初に形成し、その後、再加熱によりプレスして凹凸
を形成する方式も含まれる。
【００３７】また、基板４１、４９を直接着色すること
により、モザイク状のカラーフィルタを形成してもよ
い。基板にインクジェット印刷などの技術を用いて染
料、色素などを塗布し、浸透させる。浸透後、高温で乾
燥させ、また、表面をＵＶ樹脂などの樹脂、酸化シリコ
ンあるいは酸化窒素などの無機材料で被覆すればよい。
また、グラビア印刷技術、オフセット印刷技術、スピン
ナーで膜を塗布し、現像する半導体パターン形成技術な
どでカラーフィルタを形成する。同様に技術を用いてカ
ラーフィルタの他、黒色もしくは暗色あるいは変調する
光の補色の関係にあるの着色によりブラックマトリック
ス（ＢＭ）を直接形成してもよい。また、基板面に画素
に対応するように凹部を形成し、この凹部にカラーフィ
ルタ、ＢＭあるいはＴＦＴを埋め込むように構成しても
よい。特に表面をアクリル樹脂で被膜することが好まし
い。この構成では画素電極面などが平坦化されるという
利点もある。
【００３８】また、導電性ポリマーなどにより基板表面
の樹脂を導電化し、画素電極あるいはカソード電極を直
接に構成してもよい。さらに大きくは基板に穴を開け、
この穴にコンデンサなどの電子部品を挿入する構成も例
示される。基板が薄く構成できる利点が発揮される。
【００３９】また、基板の表面を切削することにより、
自由に模様を形成したりしてもよい。また、基板４１、
４９の周辺部を溶かすことにより形成してもよい。ま
た、有機EＬ表示パネルの場合は外部からの水分の進入
を阻止するため、基板の周辺部を溶かして封止してもよ
い。
【００４０】以上のように、基板を樹脂で形成すること
により、基板への穴あけ加工が容易である。また、プレ
ス加工などにより自由に基板形状を構成することができ
る。また、基板４１、４９に穴をあけ、この穴に導電樹
脂などを充填し、基板の表と裏とを電気的に導通させた
りすることもできる。基板４１、４９が多層回路基板あ
るいは両面基板として利用できる。
【００４１】また、導電樹脂のかわりに導電ピンなどを
挿入してもよい。形成した穴にコンデンサなどの電子部
品の端子を差し込めるように構成してもよい。また、基
板内に薄膜による回路配線、コンデンサ、コイルあるい
は抵抗を形成してもよい。つまり、基板４１、４９自身
を多層の配線基板としてもよい。多層化は薄い基板をは
りあわせることのより構成する。はり合わせる基板（フ
ィルム）の１枚以上を着色してもよい。
【００４２】また、基板材料に染料、色素を加えて基板
自身に着色を行ったり、フィルタを形成したりすること
ができる。また、製造番号を基板作製と同時に形成する
こともできる。また、表示領域以外の部分だけを着色し
たりすることにより、積載したＩＣチップに光が照射さ
れることのより誤動作することを防止できる。
【００４３】また、基板の表示領域の半分を異なる色に
着色することもできる。これは、樹脂板加工技術（イン
ジェクション加工、コンプレクション加工など）を応用
すればよい。また、同様の加工技術を用いることのより
表示領域の半分を異なるＥＬ層膜厚にすることもでき
る。また、表示部と回路部とを同時に形成することもで
きる。また、表示領域とドライバ積載領域との基板厚み
を変化させることも容易である。
【００４４】また、基板４１または基板４９に、画素に
対応するように、あるいは表示領域に対応するようにマ
イクロレンズを形成することもできる。また、基板４
１、４９を加工することにより、回折格子を形成しても
よい。また、画素サイズよりも十分に微細な凹凸を形成
し、視野角を改善したり、視野角依存性を持たせたりす
ることができる。なお、このような任意形状の加工、微
細加工技術などはオムロン（株）が開発したマイクロレ
ンズ形成するスタンパ技術で実現できる。
【００４５】基板４１、４９は、ストライプ状電極（図
示せず）が形成されている。基板が空気と接する面に
は、反射防止膜（ＡＩＲコート）が形成される。基板４
１、４９に偏光板などが張り付けられていない場合は基
板４１、４９に直接に反射防止膜（ＡＩＲコート）が形
成される。偏光板（偏光フィルム）など他の構成材料が
張り付けられている場合は、その構成材料の表面などに
反射防止膜（ＡＩＲコート）が形成される。
【００４６】なお、以上の実施例は基板４１，４９がプ
ラスチックで形成することを中心として説明したが、こ
れに限定するものではない。たとえば、基板４１、４９
がガラス基板、金属基板であっても、プレス加工、切削
加工などにより、凹凸部２５２、凸部２５２などを形成
または構成できる。また、基板への着色なども可能であ
る。したがって、説明した事項はプラスチック基板に限
定するものではない。また、基板に限定するものでもな
い。たとえば、フィルムあるいはシートでもよい。
【００４７】また、偏光板の表面へのごみの付着を防止
あるいは抑制するため、フッ素樹脂からなる薄膜を形成
することが有効である。また、静電防止のために親水基
を有する薄膜、導電性ポリマー膜、金属膜などの導電体
膜を塗布あるいは蒸着してもよい。
【００４８】なお、表示パネル８２の光入射面あるいは
光出射面に配置または形成する偏光板（偏光フィルム）
は直線偏光にするものに限定するものではなく、楕円偏
光となるものであってもよい。また、複数の偏光板をは
り合わせたり、偏光板と位相差板とを組み合わせたり、
もしくははり合わせたものを用いてもよい。
【００４９】偏光フィルムを構成する主たる材料として
はＴＡＣフィルム（トリアセチルセルロースフィルム）
が最適である。ＴＡＣフィルムは、優れた光学特性、表
面平滑性および加工適性を有するからである。
【００５０】ＡＩＲコートは誘電体単層膜もしくは多層
膜で形成する構成が例示される。その他、１．３５〜
１．４５の低屈折率の樹脂を塗布してもよい。たとえ
ば、フッ素系のアクリル樹脂などが例示される。特に屈
折率が１．３７以上１．４２以下のものが特性は良好で
ある。
【００５１】また、ＡＩＲコートは３層の構成あるいは
２層構成がある。なお、３層の場合は広い可視光の波長
帯域での反射を防止するために用いられる。これをマル
チコートと呼ぶ。２層の場合は特定の可視光の波長帯域
での反射を防止するために用いられる。これをＶコート
と呼ぶ。マルチコートとＶコートは表示パネルの用途に
応じて使い分ける。なお、２層以上の限定するものでは
なく、１層でもよい。
【００５２】マルチコートの場合は酸化アルミニウム
（Ａｌ2Ｏ3）を光学的膜厚がｎｄ＝λ／４、ジルコニウ
ム（ＺrＯ2）をｎｄ１＝λ／２、フッ化マグネシウム
（ＭgＦ2）をｎｄ１＝λ／４積層して形成する。通常、
λとして５２０ｎｍもしくはその近傍の値として薄膜は
形成される。
【００５３】Ｖコートの場合は一酸化シリコン（Ｓi
Ｏ）を光学的膜厚ｎｄ1＝λ／４とフッ化マグネシウム
（ＭgＦ2）をｎｄ1＝λ／４、もしくは酸化イットリウ
ム（Ｙ2Ｏ3）とフッ化マグネシウム（ＭgＦ2）をｎｄ1
＝λ／４積層して形成する。ＳiＯは青色側に吸収帯域
があるため青色光を変調する場合はＹ2Ｏ3を用いた方が
よい。また、物質の安定性からもＹ2Ｏ3の方が安定して
いるため好ましい。また、ＳiＯ2薄膜を使用してもよ
い。もちろん、低屈折率の樹脂等を用いてＡＩＲコート
としてもよい。たとえばフッ素等のアクリル樹脂が例示
される。これらは紫外線硬化タイプを用いることが好ま
しい。
【００５４】なお、表示パネルに静電気がチャージされ
ることを防止するため、カバー基板などの導光板、表示
パネル８２などの表面に親水性の樹脂を塗布しておくこ
と、あるいはパネルなどの基板材料に親水性が良好な材
料で構成しておくことが好ましい。
【００５５】１画素には複数のスイッチング素子あるい
は電流制御素子としての薄膜トランジスタ（ＴＦＴ）を
形成する。形成するＴＦＴは、同じ種類のＴＦＴであっ
てもよいし、Ｐチャンネル型とＮチャンネル型のＴＦＴ
というように、違う種類のＴＦＴであってもよいが望ま
しくはスイッチングトランジスタ、駆動用トランジスタ
とも同極性のものが望ましい。またＴＦＴの構造は、プ
レーナー型のＴＦＴで限定されるものではなく、スタガ
ー型でも、逆スタガー型でもよく、また、セルフアライ
ン方式を用いて不純物領域（ソース、ドレイン）が形成
されたものでも、非セルフアライン方式によるものでも
よい。
【００５６】本発明のＥＬ表示素子１５は、基板上に、
ホール注入電極（画素電極）となるＩＴＯ、１種以上の
有機層と、電子注入電極とが順次積層されたＥＬ構造体
を有する。前記基板にはＴＦＴが設けられている。
【００５７】本発明のＥＬ表示素子を製造するには、ま
ず、基板上にＴＦＴのアレイを所望の形状に形成する。
そして、平坦化膜上の画素電極として透明電極であるＩ
ＴＯをスパッタ法で成膜、パターニングする。その後、
有機ＥＬ層、電子注入電極等を積層する。
【００５８】ＴＦＴとしては、通常の多結晶シリコンＴ
ＦＴを用いればよい。ＴＦＴは、ＥＬ構造体の各画素の
端部に設けられ、その大きさは１０〜３０μｍ程度であ
る。なお、画素の大きさは２０μｍ×２０μｍ〜３００
μｍ×３００μｍ程度である。
【００５９】基板上には、ＴＦＴの配線電極が設けられ
る。配線電極は抵抗が低く、ホール注入電極を電気的に
接続して抵抗値を低く抑える機能があり、一般的にはそ
の配線電極は、Ａｌ、Ａｌおよび遷移金属（ただしＴｉ
を除く）、Ｔｉまたは窒化チタン（ＴｉＮ）のいずれか
１種または２種以上を含有するものが使われるが、本発
明においてはこの材料に限られるものではない。ＥＬ構
造体の下地となるホール注入電極とＴＦＴの配線電極と
を併せた全体の厚さとしては、特に制限はないが、通常
１００〜１０００nm程度とすればよい。
【００６０】ＴＦＴ１１の配線電極とＥＬ構造体の有機
層との間には絶縁層を設ける。絶縁層は、ＳｉＯ2等の
酸化ケイ素、窒化ケイ素などの無機系材料をスパッタや
真空蒸着で成膜したもの、ＳＯＧ（スピン・オン・グラ
ス）で形成した酸化ケイ素層、フォトレジスト、ポリイ
ミド、アクリル樹脂などの樹脂系材料の塗膜など、絶縁
性を有するものであればいずれであってもよい。中でも
ポリイミドが好ましい。また、絶縁層は、配線電極を水
分や腐食から守る耐食・耐水膜の役割も果たす。
【００６１】ＥＬ構造体の発光ピークは２つ以上であっ
てもかまわない。本発明のＥＬ表示素子は、緑および青
色発光部は、例えば、青緑色発光のＥＬ構造体と、緑色
透過層または青色透過層との組み合わせにより得られ
る。赤色発光部は、青緑色発光のＥＬ構造体と、このＥ
Ｌ構造体の青緑発光を赤色に近い波長に変換する蛍光変
換層により得ることができる。
【００６２】次に、本発明のＥＬ表示素子１５を構成す
るＥＬ構造体について説明する。本発明のＥＬ構造体
は、透明電極である電子注入電極と、１種以上の有機層
と、ホール注入電極とを有する。有機層は、それぞれ少
なくとも１層のホール輸送層および発光層を有し、例え
ば、電子注入輸送層、発光層、正孔輸送層、正孔注入層
を順次有する。なお、ホール輸送層はなくてもよい。本
発明のＥＬ構造体の有機層は、種々の構成とすることが
でき、電子注入・輸送層を省略したり、あるいは発光層
と一体としたり、正孔注入輸送層と発光層とを混合して
もよい。電子注入電極は、蒸着、スパッタ法等、好まし
くは蒸着法で成膜される仕事関数の小さい金属、化合物
または合金で構成される。
【００６３】ホール注入電極としては、ホール注入電極
側から発光した光を取り出す構造であるため、例えば、
ＩＴＯ（錫ドープ酸化インジウム）、ＩＺＯ（亜鉛ドー
プ酸化インジウム）、ＺｎＯ、ＳｎＯ2 、Ｉｎ2Ｏ3 等
が挙げられるが、特にＩＴＯ、ＩＺＯが好ましい。ホー
ル注入電極の厚さは、ホール注入を十分行える一定以上
の厚さを有すれば良く、通常、１０〜５００nm程度とす
ることが好ましい。素子の信頼性を向上させるために駆
動電圧が低いことが必要であるが、好ましいものとし
て、１０〜３０Ω／□（膜厚５０〜３００nm）のＩＴＯ
が挙げられる。実際に使用する場合には、ＩＴＯ等のホ
ール注入電極界面での反射による干渉効果が、光取り出
し効率や色純度を十分に満足するように、電極の膜厚や
光学定数を設定すればよい。
【００６４】ホール注入電極は、蒸着法等によっても形
成できるが、スパッタ法により形成することが好まし
い。スパッタガスとしては、特に制限するものではな
く、Ａｒ、Ｈｅ、Ｎｅ、Ｋｒ、Ｘｅ等の不活性ガス、あ
るいはこれらの混合ガスを用いればよい。
【００６５】電子注入電極は、蒸着、スパッタ法等、好
ましくは蒸着法で成膜される仕事関数の小さい金属、化
合物または合金で構成される。成膜される電子注入電極
の構成材料としては例えば、Ｋ、Ｌｉ、Ｎａ、Ｍｇ、Ｌ
ａ、Ｃｅ、Ｃａ、Ｓｒ、Ｂａ、Ａｌ、Ａｇ、Ｉｎ、Ｓ
ｎ、Ｚｎ、Ｚｒ等の金属元素単体、または安定性を向上
させるためにそれらを含む２成分、３成分の合金系を用
いることが好ましい。合金系としては、例えばＡｇ・Ｍ
ｇ（Ａｇ：１〜２０at％）、Ａｌ・Ｌｉ（Ｌｉ：０．３
〜１４at％）、Ｉｎ・Ｍｇ（Ｍｇ：５０〜８０at％）、
Ａｌ・Ｃａ（Ｃａ：５〜２０at％）等が好ましい。
【００６６】電子注入電極薄膜の厚さは、電子注入を十
分行える一定以上の厚さとすれば良く、０．１nm以上、
好ましくは１nm以上とすればよい。また、その上限値に
は特に制限はないが、通常、膜厚は１００〜５００nm程
度とすればよい。
【００６７】正孔注入層は、ホール注入電極からの正孔
の注入を容易にする機能を有し、正孔輸送層は、正孔を
輸送する機能および電子を妨げる機能を有し、電荷注入
層、電荷輸送層とも称される。
【００６８】電子注入輸送層は、発光層に用いる化合物
の電子注入輸送機能がさほど高くないときなどに設けら
れ、電子注入電極からの電子の注入を容易にする機能、
電子を輸送する機能および正孔を妨げる機能を有する。
正孔注入層、正孔輸送層および電子注入輸送層は、発光
層へ注入される正孔や電子を増大・閉じ込めさせ、再結
合領域を最適化させ、発光効率を改善する。なお、電子
注入輸送層は、注入機能を持つ層と輸送機能を持つ層と
に別個に設けてもよい。
【００６９】発光層の厚さ、正孔注入層と正孔輸送層と
を併せた厚さおよび電子注入輸送層の厚さは特に限定さ
れず、形成方法によっても異なるが、通常、５〜１００
nm程度とすることが好ましい。
【００７０】正孔注入層、正孔輸送層の厚さおよび電子
注入輸送層の厚さは、再結合・発光領域の設計による
が、発光層の厚さと同程度もしくは１／１０〜１０倍程
度とすればよい。正孔注入層、正孔輸送層の厚さ、およ
び、電子注入層と電子輸送層とを分ける場合のそれぞれ
の厚さは、注入層は１nm以上、輸送層は２０nm以上とす
るのが好ましい。このときの注入層、輸送層の厚さの上
限は、通常、注入層で１００nm程度、輸送層で１００nm
程度である。このような膜厚については注入輸送層を２
層設けるときも同じである。
【００７１】また、組み合わせる発光層や電子注入輸送
層や正孔注入輸送層のキャリア移動度やキャリア密度
（イオン化ポテンシャル・電子親和力により決まる）を
考慮しながら、膜厚をコントロールすることで、再結合
領域・発光領域を自由に設計することが可能であり、発
光色の設計や、両電極の干渉効果による発光輝度・発光
スペクトルの制御や、発光の空間分布の制御を可能にで
きる。
【００７２】本発明のＥＬ素子１５の発光層には、発光
機能を有する化合物である蛍光性物質を含有させる。こ
の蛍光性物質としては、例えば、特開昭６３−２６４６
９２号公報等に開示されているようなトリス（８−キノ
リノラト）アルミニウム〔Ａｌｑ３〕等の金属錯体色
素、特開平６−１１０５６９号公報（フェニルアントラ
セン誘導体）、同６−１１４４５６号公報（テトラアリ
ールエテン誘導体）、特開平６−１００８５７号公報、
同特開平２−２４７２７８号公報等に開示されているよ
うな青緑色発光材料が挙げられる。
【００７３】青色発光の有機ＥＬ素子１５は、発光層の
材料に発光波長が約４００ｎｍの「DMPhen（Triphenyla
mine）」を用いるとよい。この際、発光効率を高める目
的で，電子注入層（Bathocuproine）と正孔注入層（m-M
TDATXA）にバンド・ギャップが発光層と同じ材料を採用
することが好ましい。バンド・ギャップが３．４ｅＶと
大きいDMPhenを発光層に用いただけでは，電子は電子注
入層に，正孔は正孔注入層にとどまり，発光層で電子と
正孔の再結合が起こりにくいからである。DMPhenのよう
にアミン基を備える発光材料は構造が不安定で長寿命化
し難いという課題に対しては、DMPhen中で励起したエネ
ルギーをドーパントに移動させ，ドーパントから発光さ
せることにより解決できる。
【００７４】ＥＬ材料として、りん光発光材料を用いる
ことにより発光効率を向上できる。蛍光発光材料は、そ
の外部量子効率は２〜３％程度である。蛍光発光材料は
内部量子効率（励起によるエネルギーが光に変わる効
率）が２５％なのに対し，りん光発光材料は１００％近
くに達するため，外部量子効率が高くなる。
【００７５】有機ＥＬ素子の発光層のホスト材料にはＣ
ＢＰを用いるとよい。ここに赤色（Ｒ）や緑色（Ｇ）、
青色（Ｂ）のりん光発光材料をドーピングしている。ド
ーピングした材料はすべてＩｒを含む。Ｒ材料はBtp2Ir
(acac)、Ｇ材料は(ppy)2Ir(acac)、Ｂ材料はFIrpicを用
いると良い。
【００７６】また、正孔注入層・正孔輸送層には、例え
ば、特開昭６３−２９５６９５号公報、特開平２−１９
１６９４号公報、特開平３−７９２号公報、特開平５−
２３４６８１号公報、特開平５−２３９４５５号公報、
特開平５−２９９１７４号公報、特開平７−１２６２２
５号公報、特開平７−１２６２２６号公報、特開平８−
１００１７２号公報、ＥＰ０６５０９５５Ａ１等に記載
されている各種有機化合物を用いることができる。正孔
注入輸送層、発光層および電子注入輸送層の形成には、
均質な薄膜が形成できることから真空蒸着法を用いるこ
とが好ましい。
【００７７】以下、本発明のＥＬ表示パネルの製造方法
および構造についてさらに詳しく説明をする。以前に説
明したように、まず、アレイ基板４９に画素を駆動する
ＴＦＴ１１を形成する。１つの画素は４個または５個の
ＴＦＴで構成される。また、画素は電流プログラムさ
れ、プログラムされた電流がＥＬ素子１５に供給され
る。通常、電流プログラムされた値は電圧値として蓄積
容量１９に保持される。このＴＦＴ１１の組み合わせな
ど画素構成については後に説明をする。次にＴＦＴ１１
に正孔注入電極としての画素電極を形成する。画素電極
４８はフォトリソグラフィーによりパターン化する。な
お、ＴＦＴ１１の下層、あるいは上層にはＴＦＴ１１に
光入射することにより発生するホトコンダクタ現象（以
後、ホトコンと呼ぶ）による画質劣化を防止するため
に、遮光膜を形成または配置する。
【００７８】なお、電流プログラムとは、ソースドライ
バ回路１４からプログラム電流を画素に印加し（もしく
は画素からソースドライバ回路１４に吸収し）、この電
流に相当する信号値を画素に保持させるものである。こ
の保持された信号値に対応する電流をＥＬ素子１５に流
す（もしくは、ＥＬ素子１５から流し込む）。つまり、
電流でプログラムし、プログラムされた電流に相当（対
応）する電流をＥＬ素子１５に流すようにするものであ
る。
【００７９】一方、電圧プログラムとは、ソースドライ
バ回路１４からプログラム電圧を画素に印加し、この電
圧に相当する信号値を画素に保持させるものである。こ
の保持された電圧に対応する電流をＥＬ素子１５に流
す。つまり、電圧でプログラムし、画素内で電圧を電流
値に変換し、プログラムされた電圧に相当（対応）する
電流をＥＬ素子１５に流すようにするものである。
【００８０】プラスチック基板にＴＦＴを形成するため
には、有機半導体を形成する表面を加工することで、炭
素と水素からなるペンタセン分子を利用し電子薄膜を形
成すればよい。この薄膜は、従来の結晶粒の２０倍から
１００倍の大きさを持つとともに、電子デバイス製造に
適した十分な半導体特性を具備する。
【００８１】ペンタセンは、シリコン基板上で成長する
際に表面の不純物に付着する傾向がある。このため、成
長が不規則となり、高品質のデバイスを製造するには小
さすぎる結晶粒になる。結晶粒をより大きく成長させる
ために、まずシリコン基板の上に、シクロヘキセンと呼
ばれる分子の単一層「分子バッファ」を塗布するとよ
い。この層がシリコン上の「sticky sites（くっつきや
すい場所）」を覆うため、清浄な表面ができてペンタセ
ンが非常に大きな結晶粒にまで成長する。
【００８２】これらの新しい大きな結晶粒の薄膜を使う
ことにより、大型結晶粒のペンタセンを用いたフレキシ
ブルなトランジスタ（ＴＦＴ）を作製することができ
る。このようなフレキシブルなトランジスタの大量生産
のために、低い温度で液状の材料を塗ることによってト
ランジスタ（ＴＦＴ）を製造することができる。
【００８３】また、基板上にゲートとなる金属薄膜と島
状に形成し、この上にアモルファスシリコン膜を蒸着あ
るいは塗布した後、加熱して半導体膜を形成してもよ
い。島状に形成した部分に半導体膜が良好に結晶化す
る。そのため、モビリティが良好となる。
【００８４】有機トランジスタ（ＴＦＴ）として、静電
誘導トランジスタ（ＳＩＴ）と呼ぶ構造を採用すること
が好ましい。アモルファス状態のペンタセンを使用す
る。正孔の移動度は１×１０cm2/Vsと結晶化したペンタ
センよりも低い。しかし、ＳＩＴ構造を採用することに
より周波数特性を高めることができる。ペンタセンの膜
厚は１００以上３００ｎｍとすることが好ましい。
【００８５】また、有機ＴＦＴとしてｐ型電界効果トラ
ンジスタでもよい。プラスチック基板上にＴＦＴを形成
できる。プラスチック基板ごと折り曲げることが可能な
ので、フレキシブルなＴＦＴ型表示パネルを構成できる
ペンタセンは多結晶状態とすることが好ましい。ゲート
絶縁膜の材料にはＰＭＭＡを使用することが好ましい。
有機トランジスタの活性層にはナフタセンを使ってもよ
い。
【００８６】洗浄時に酸素プラズマ、Ｏ２アッシャーを
使用すると、画素電極４８の周辺部の平坦化膜７１も同
時にアッシングされ、画素電極４８の周辺部がえぐられ
てしまう。この課題を解決するために本発明では図８で
示すように画素電極４８周辺部をアクリル樹脂からなる
エッジ保護膜８１を形成している。エッジ保護膜８１の
構成材料としては、平坦化膜７１を構成するアクリル系
樹脂、ポリイミド樹脂などの有機材料と同一材料が例示
され、その他、ＳiO2、SiNxなどの無機材料が例示され
る。その他、Aｌ2Ｏ3などであってもよいことは言うま
でもない。
【００８７】エッジ保護膜８１は画素電極４８のパター
ニング４８後、画素電極４８間を埋めるように形成す
る。もちろん、このエッジ保護膜８１を２以上４μｍ以
下の高さに形成し、有機ＥＬ材料を塗り分ける際のメタ
ルマスクの土手３６６１（メタルマスクが画素電極４８
と直接接しないようにするスペーサ）としてもよいこと
は言うまでもない。
【００８８】また、図３６６に図示するように画素電極
４８を大きくすることも発光効率を向上することに有効
である。図３６６は画素電極４８の周辺にエッジ保護膜
を兼用する土手３６６１を形成している。土手３６６１
は２以上４μｍ以下の高さに形成される。土手３６６１
は有機ＥＬ材料を塗り分ける際のメタルマスク（図示せ
ず）画素電極４８と直接接しないようにするスペーサと
して機能する。
【００８９】図３６６に図示する本発明では、画素電極
４８に重ねて、また、土手３６６１に重ねて第２の画素
電極３６６２を形成している。第２の画素電極３６６２
とは、画素電極４８と同一材料で形成される。もちろ
ん、材料を変化させてもよい。第２の画素電極は、画素
電極４８と電気的接続が取られる。また、土手３６６１
に重ねて形成される。そのため、画素開口率は高くな
る。
【００９０】この第２の画素電極３６６２の上にＥＬ膜
（４７Ｒ（赤）、４７Ｇ（緑）、４７Ｂ（青））が形成
される。各ＥＬ膜はわずかな隙間をあけて形成される
か、周辺部を重ねられる。重ねられた箇所はほとんど発
光しない。また、ＥＬ膜４７上にカソードとなるアルミ
膜が形成される。なお、図３６６において、第２の電極
を反射電極とし、本来、反射膜４６を透明電極としても
よい。つまり、光の上取り出しである。
【００９１】図３６６の構成では、土手３６６１の斜面
を画素開口部として使用している。そのため、ＥＬ膜に
印加される電流密度を低下でき、また、発光面積が広く
なるため、効率がよくなる（画素開口率が大幅に向上す
る）。
【００９２】以下、その他のＥＬ表示パネル内で発生し
た光の取り出し効率を向上させる方式について説明をす
る。図２７９は、従来のＥＬ表示装置の課題を説明する
ものである。図２７９において、２７９１は光の軌跡を
図示している。
【００９３】ＥＬ膜４７で発生した光は、カソード４６
で反射などして、ドライバ回路１２（１４）が形成され
た基板４９から出射する。この光２７９１ａは基板４９
と空気との界面に対し、所定の角度で入射した光は基板
４９から出射する。しかし、臨界角θ以上の角度で入射
した光２７９１ｂは基板４９内で全反射してしまう。こ
の全反射した光２７９１ｂは、基板４９内で乱反射し、
表示コントラストを低下させる。
【００９４】全反射した光２７９１ｂは損失となる。こ
の損失となる光の割合は、ＥＬ素子１５が発生する全光
束量の２／３に達する。したがって、光２７９１ｂの発
生を低減することが、光利用率の向上に直結する。
【００９５】この課題を解決する構成が図２８０の構成
である。図７などで説明した封止膜７３上に屈折シート
（光屈折部材あるいは光屈折板）を取り付けている（配
置している、あるいは形成している）。屈折シート２８
０１は画素１６に対応するように、三角形あるいは多角
形もしくは円弧上に屈折部２８０１が形成されている。
この屈折部２８０１は全体が透明部材で構成してもよ
く、また、図２８０のａで示す部分（屈折部２８０２の
内面）に反射膜を形成してもよい。反射膜は、Ａｌ，銀
などの金属膜の他、低屈折率の誘電体膜と高屈折率の誘
電体膜とを多層に形成することにより構成した干渉膜で
もよい。また、スネルの法則による全反射領域となるよ
うに形状を設定してもよい。
【００９６】また、屈折シートに屈曲部２８０２を形成
したものを封止膜７３上に取り付ける構成だけでなく、
封止膜７３に直接に、屈曲部２８０２を形成してもよ
い。また、光の下取り出しの場合は、基板４９自身を加
工し、屈曲部２８０２を形成してもよい。また、封止板
の上に形成または配置してもよい。
【００９７】また、屈曲部２８０２の形状は、斜面状あ
るいは、円弧状に限定するものではなく、多角形、つい
たて状でもよい。また、多数の針状の突起が密集して形
成されたものでもよい。また、屈曲部２８０２は画素１
６の発光部の周辺部に形成されることを基本とする。つ
まり、画素１６の開口率が３０％であれば、画素１６の
非発光部（つまり、７０％の部分）に形成する。もちろ
ん、屈曲部２８０２の形成位置が発光位置に重なっても
よいことはいうまでもない。
【００９８】なお、屈曲部２８０２は画素１６の発光部
の周辺部に形成されることを基本とするとしたが、表示
領域２１の中央部を周辺部では多少変化させることが好
ましい。表示領域２１の中央部では、屈曲部２８０２を
画素１６の発光部の周辺部にちょうど配置されるように
形成する。表示領域２１の周辺部では、屈曲部２８０２
を画素１６の発光部の中心位置から外側にずらした配置
（形成）するように形成する。このように、屈曲部２８
０２の形成位置を表示領域の中央部と周辺部で変化させ
ることにより、モアレの発生を抑制でき、また、色ムラ
の発生を抑制できる。
【００９９】また、屈曲部２８０２の位置を画素ごとに
多少ランダムに形成することによっても、モアレの発生
を抑制でき、また、色ムラの発生を抑制できる。
【０１００】また、屈曲部２８０２の内部をＥＬ素子１
５で発光した光が通過し、かつ、この屈曲部２８０２で
屈折してパネルの前面に出射されるように構成してもよ
い。つまり、屈曲部２８０２はプリズムとして作用す
る。この場合は、屈曲部２８０２は光透過材で構成する
必要がある。
【０１０１】屈曲部２８０２が光透過材料で形成した場
合、この材料を着色することは効果がある。ＥＬ素子１
５から放射する光の帯域をカットするカラーフィルタの
効果を発揮できるからである。したがって、ＥＬ表示パ
ネルの色純度が向上し、ホワイトバランスも良好とな
る。ＥＬ素子１５が白色発光の場合は、カラーフィルタ
を設けず、この屈曲部２８０２をカラーフィルタとして
活用することができる。もちろん、カラーフィルタを別
途形成し、さらに着色した屈曲部２８０２を形成または
配置してもよいことは言うまでもない。また、屈曲部２
８０２または屈折シート２８０１に直接に着色してもよ
い。また、屈曲部２８０２または屈折シート２８０１を
着色材料で形成してもよい。
【０１０２】また、ＥＬのカラー化には、青色発光のＥ
Ｌ層を形成し、発光する青色光を、Ｒ、Ｇ、Ｂの色変換
層（ＣＣＭ：カラーチェンジミディアムズ）でＲ、Ｇ、
Ｂ光に変換してもよい。もちろん、プレシジェンシャド
ーマスクを利用したＲＧＢ有機材料（ＥＬ材料）の打ち
分け方式を採用してもよい。本発明のカラーＥＬ表示パ
ネルはこれらのいずれの方式を用いても良い。
【０１０３】着色材としては、色素あるいは顔料を樹脂
中に分散したものを用いても良いし、カラーフィルタの
ようにゼラチンやカゼインを酸性染料で染色してもよ
い。フルオラン系色素を発色させて用いることもでき
る。また、ＲＧＢの３色を必要とするものではなく、任
意の１色以上を用いればよい。また、色素を用いて天然
樹脂を染色することができる。また、色素を合成樹脂中
に分散した材料を用いることができる。色素の選択の範
囲は、アゾ染料、アントラキノン染料、フタロシアニン
染料、トリフェニルメタン染料などから適切な１種、も
しくはそれらのうち２種類以上の組み合わせでも良い。
【０１０４】屈曲部２８０２、屈折シート２８０１の構
成材料はポリマー（２８６１）を用いることが好まし
い。ポリマー（２８６１）としては、製造工程の容易
さ、液晶相との分離等の点より光硬化タイプの樹脂を用
いる。具体的な例として紫外線硬化性アクリル系樹脂が
例示され、特に紫外線照射によって重合硬化するアクリ
ルモノマー、アクリルオリゴマーを含有するものが好ま
しい。中でもフッ素基を有する光硬化性アクリル樹脂は
経時変化が少なく、耐光性も良好である。
【０１０５】ポリマー（２８６１）を構成する高分子形
成モノマーとしては、２−エチルヘキシルアクリレー
ト、２−ヒドロキシエチルアクリレート、ネオペンチル
グリコールドアクリレート、ヘキサンジオールジアクリ
ート、ジエチレングリコールジアクリレート、トリプロ
ピレングリコールジアクリレート、ポリエチレングリコ
ールジアクリレート、トリメチロールプロパントリアク
リレート、ペンタエリスリトールアクリレート等々であ
る。
【０１０６】オリゴマーもしくはプレポリマーとして
は、ポリエステルアクリレート、エポキシアクリレー
ト、ポリウレタンアクリレート等が挙げられる。
【０１０７】また、重合を速やかに行う為に重合開始剤
を用いても良く、この例として、２−ヒドロキシ−２−
メチル−１−フェニルプロパン−１−オン（メルク社製
「ダロキュア１１７３」）、１−（４−イソプロピルフ
ェニル）−２−ヒドロキシ−２−メチルプロパン−１−
オン（メルク社製「ダロキュア１１１６」）、１−ビド
ロキシシクロヘキシルフェニルケトン（チバガイキー社
製「イルガキュア１８４」）、ベンジルメチルケタール
（チバガイギー社製「イルガキュア６５１」）等が掲げ
られる。その他に任意成分として連鎖移動剤、光増感
剤、染料、架橋剤等を適宜併用することができる。
【０１０８】なお、以上のポリマー（２８６１）に関す
る事項は、主として図２８６、図２８７、図２９０の製
造方法で適用される。図２８８の製造方法の場合は、屈
曲部２８０２は無機材料で形成される。もちろん、図２
８８の場合であっても、ポリマーのように有機材料で形
成してもよい。
【０１０９】屈曲部２８０２の配置は、図２８１に図示
するように６角形状にするとよい。もちろん、８角形以
上などでもよい。画素１６の発光部の周囲に屈曲部２８
０２を形成する。以上のように６角形形状とすることに
より、ＥＬ表示パネルを観察した際、表示画面をみる視
点を変化させた場合でも色ムラ、色シフトの発生が非常
に少なくすることができる。また、画素１６の発光位置
と屈曲部２８０２の位置ずれによるモアレの発生も少な
い。
【０１１０】図２８１は画面２１の上下方向に同一色を
配置した構成（縦ストライプ構成）の実施例であった。
図２８２のように画素の色配置をモザイク状に形成（配
置）することにより、表示パネルを構成するドット数が
比較的少ない場合であっても画像の斜め方向の解像度が
向上する。
【０１１１】また、図２８３に図示するように、１つの
画素１６に複数の屈曲部２８０２を形成または配置して
もよい。図２８３の実施例では、画素１６は１つの画素
電極を有しており、この１つの画素電極に対して、３つ
の屈曲部２８０１（２８０１ａ、２８０１ｂ、２８０１
ｃ）が形成（配置）されている。もちろん、１つの画素
１６に複数の画素電極を有し、各画素電極に対して、そ
れぞれ屈曲部２８０１が形成（配置）してもよい。な
お、１つの画素電極に対して画素電極を複数に分割して
も開口率の低下はあまり生じない。画素電極の周辺部に
駆動あるいはスイッチング用のＴＦＴなどを配置するか
らである。
【０１１２】もちろん、図２８４に図示するように、１
つの画素２８４に１つの屈曲部２８０２を配置（形成）
してもよい。また、図２８５（ａ）に図示するように、
１つの画素に２列にかつ複数（図２８５（ａ）では２×
６個）の屈曲部２８０２を形成してもよい。また、図２
８５（ｂ）のように、１つの画素電極に６角形などの多
角形状の屈曲部２８０２を複数個（図２８５（ｂ）では
３個）形成してもよい。
【０１１３】以下、屈曲部２８０２（屈折シート２８０
１を含む場合もある）を形成する製造方法について説明
をする。
【０１１４】図２８６は本発明の第１の実施例である。
まず、ＴＦＴ１１、画素１６、ドライバ回路１２・１４
などが形成された基板４９にＥＬ膜４７を形成する。形
成は、低分子ＥＬ膜を蒸着により形成してもよく、ま
た、インクジェット方式で高分子ＥＬ膜を形成してもよ
い。ＥＬ膜４７上に電極を形成し、この上に封止膜７３
を形成する（図２８６（ａ））。また、封止板を取り付
けても良い。これらの事項については、他の箇所で詳細
に説明するのでここでは省略する。
【０１１５】また、以下に説明する事項以外は、本発明
の明細書で記載した製造方法が適用される。また、ＥＬ
素子１５の構成、画素構成、アレイ構成、パネル構成、
駆動方法、駆動回路などに関しても以下の製造方法ある
いは製造されたパネルなどに適用されることは言うまで
もない。また、以下の製造方法で製造されたパネルなど
を用いて情報表示装置、テレビ、モニター、カメラなど
を構成できることも言うまでもない。
【０１１６】次に、図２８６（ｂ）に示すように、未硬
化のボリマー材料（透明膜２８６１）を封止膜７３上に
塗布する。ポリマー材料２８６１としては、先に説明し
た屈折部２８０２の材料である。なお、塗布はオフセッ
ト印刷、スクリーン印刷、ローラーによる塗布、スピン
ナーでの塗布などのいずれの方法（技術）を用いてもよ
い。
【０１１７】未硬化のポリマー材料２８６１の塗布後、
オーブンにいれて予備乾燥させる。もしくは、弱い光
（紫外線（ＵＶ）、可視光でもよい）をポリマー２８６
１に照射して、ポリマー材料２８６１の流動性を抑え
る。その後、屈折部２８０２の形状を形成したローラー
２８６２を回転させながら、透明膜２８６１に押し付け
る。このようにローラー２８６２の凹凸形状を透明膜２
８６１に転写する。この転写により、透明膜２８６２に
屈折部２８０１に相当する凹凸（凹部）２８６３が形成
させる。凹凸部２８６３の形成後、透明膜２８６１全体
にＵＶまたは可視光を照射し、透明膜２８６１を完全に
硬化させる。
【０１１８】透明膜２８６１を重合させる時の温度制御
は重要である。加温は４０度以上６０度前後にする。紫
外線（ＵＶ）は分光分布にもよるが２０から３０ｍＷ／
ｃｍ２程度の強度で２秒から８秒間程度照射する。これ
らの温度および紫外線の照射条件は透明膜２８６１の添
加材などを考慮して定めてなければならない。条件が不
適切な場合は表面が白濁する。また、微細な凹凸状にな
る。本発明では、５０℃の温度で光源に超高圧水銀灯を
用いて、透明膜２８６１に紫外線（基板面での照射強
度：３０ｍＷ／ｃｍ２）を６秒照射し、透明膜２８６１
を硬化させた。
【０１１９】なお、ローラー２８６２の内部に紫外線
（ＵＶ２９０２）の発光源を配置し、ローラー２８６２
の進行にあわせて、透明膜２８６１にＵＶを照射し、順
次硬化させてもよい。また、ローラー２８６２と別途、
ＵＶ２９０２の発生源を設け、ローラー２８６２の進行
にあわせて、この発生源から透明膜２８６１にＵＶを照
射し、順次硬化させてもよい。また、屈曲部２８０２の
必要な部分に反射膜などを形成する。反射膜の構成など
については、図２８０で説明したので省略する。
【０１２０】また、図２９０の製造方法により、屈折部
２８０２を形成してもよい。図２９０（ａ）（ｂ）は図
２８６（ａ）（ｂ）と同一であるので説明を省略する。
図２９０（ｃ）では、透明材料からなるスタンパ２９０
１（プレス板）を用いている。プレス板２９０１には、
屈折部２８０２と反対形状の凹凸が形成されている。プ
レス板２９０１は、石英ガラスなどの透明材料から形成
されている。このプレス板２９０１を透明膜２８６１に
押し付けることにより、プレス板２９０１の凹凸が透明
膜２８６１に転写される。
【０１２１】このようにプレス板２９０１の凹凸形状を
透明膜２８６１に転写する。この転写により、透明膜２
８６２に屈折部２８０１に相当する凹凸（凹部）２８６
３が形成させる。凹凸部２８６３の形成後、透明膜２８
６１全体に、プレス板２９０１を介してＵＶまたは可視
光２９０２を照射し、透明膜２８６１を完全に硬化させ
る。
【０１２２】プレス板２９０１の凹凸面には、オレフォ
ン系の材料などからなる離形性のよい膜を形成しておく
ことが好ましい。これらの離形性のよい薄膜を凹凸面に
形成しておくことにより透明膜２８６１とプレス板２９
０１との離形性が良好となり、製造効率が向上する。な
お、プレス板２９０１と透明材料２８６１とも温度管理
も重要である。プレス板２９０１は透明膜２８６１より
も５度から１５度程度、温度を低くしておくことが好ま
しい。なお、透明膜２８６１の種類によっては、温度は
逆の関係にした方が離形性などは良好になる場合もあ
る。したがって、実験を十分に実施し、条件を定める必
要がある。
【０１２３】また、離形フィルムとしてはシリコン樹脂
フィルム、フッ素樹脂フィルム、ポリエチレン、ポリプ
ロピレン等のオレフィン系樹脂フィルムが例示され、ま
た、樹脂フィルムの表面にシリコン樹脂、フッ素樹脂を
塗布等したものが例示される。その他は紫外線を透過
し、ある程度の柔軟性を有すれば何でもよい。たとえ
ば、ガラス基板等も用いることはできる。
【０１２４】また、２９０（ｄ）で図示するように、プ
レス板２９０１を取り外した後、透明膜２８６１全体に
ＵＶ（可視光）を照射し、未硬化の樹脂成分を完全に硬
化させる。このことは、透明膜２８６１が熱硬化タイプ
などの場合も同様である。
【０１２５】なお、図２８６、図２９０などで説明した
製造方法では、透明膜２８６１は紫外線硬化タイプを用
いるとしたが、本発明はこれに限定するものではない。
たとえば、熱可塑タイプの樹脂材料、熱硬化タイプの樹
脂材料、２液を混合させることにより硬化し始める２液
タイプの常温硬化タイプなどの樹脂材料なども用いるこ
とができることは言うまでもない。以上の場合は、ポリ
マー２８６１は透明材料である必要はない。ポリマー材
料２８６１の選択範囲も広がり、エポキシ系樹脂、フェ
ノール系樹脂などを用いることができる。この場合は、
凹凸２８６３を形成後、加熱、放置などして屈曲部２８
０２を形成する。もちろん、プレス板２９０１を透明膜
２８６１に押し付けた状態で硬化させてもよい。また、
屈曲部２８０２の必要な部分に反射膜などを形成する。
反射膜の構成などについては、図２８０で説明したので
省略する。
【０１２６】図２８７は、本発明の他の実施例である。
図２８７（ａ）までは他の実施例と同様であるので説明
を省略する。
【０１２７】図２８７（ｂ）では封止膜７３上に、凸部
２８７１を形成している。凸部２８７１の形成位置は屈
曲部２８０２形成位置に一致するようにする。つまり、
画素周辺部あるいは画素の発光部の周辺部である。液晶
表示パネルではブラックマトリックス（ＢＭ）の形成位
置である。凸部２８７１はＳiO2、SiNxなどの無機材料
を用いて形成する。また、透明膜２８６１のように有機
材料を用いてもよい。凸部２８７１の形成方法として
は、封止膜７３あるいは封止板上に無機薄膜あるいは有
機薄膜を０．５〜３μｍの厚みで蒸着あるいは塗布す
る。その上にマスクを形成し、前記マスクを用いてネガ
またはポジでエッチングする（図２８７（ｂ））。
【０１２８】次に、図２８７（ｃ）に図示するように、
表示領域２１の全体に、透明膜２８６１を塗布する。な
お、塗布はオフセット印刷、スクリーン印刷、ローラー
による塗布、スピンナーでの塗布などのいずれの方法
（技術）を用いてもよい。
【０１２９】塗布する樹脂は、粘度を５ｃｐ以上４０ｃ
ｐ以下とすることが好ましい。つまり、比較的粘度を低
下したものを用いる。透明膜２８６１は凸部２８７１に
沿って滑らかに形成される。以上のように、図２８７で
は凸部２８７と透明膜２８６１で屈曲部２８０２が形成
される。また、屈曲部２８０２の必要な部分に反射膜な
どを形成する。反射膜の構成などについては、図２８０
で説明したので省略する。
【０１３０】なお、図２８７（ｃ）において、表示領域
２１の全体に透明膜を塗布するとしたがこれに限定する
ものではなく、無機材料からなる薄膜を蒸着してもよ
い。無機材料を蒸着することにより、凸部２８７１の凹
凸により屈曲部２８０２が形成される。
【０１３１】図２８８は、本発明の他の実施例である。
図２８８（ａ）までは他の実施例と同様であるので説明
を省略する。図２８８（ｂ）では封止膜７３もしくは封
止蓋の上に、メタルマスク２８８１を配置している。メ
タルマスク２８８１の開口部は、封止膜７３側は開口部
が広く、他面側が狭くなっている。
【０１３２】なお、メタルマスク２８８１は磁性体で作
製し、基板４９の裏面から磁石でメタルマスク２８８１
を磁力で吸着する。磁力により、メタルマスク２８８１
は基板と隙間なく密着する。
【０１３３】図２８８で説明したメタルマスク２８８１
は、封止膜７３に直接触れないように（もしくは、極
力、封止膜７３と接触しないように）するため、メタル
マスク２８８１の裏面に１．５〜３μｍの高さの突起を
形成する。もしくは、封止膜７３あるいは封止蓋の表面
に１．５〜３μｍの高さの突起を形成する。この突起
は、ＥＬ膜４７を蒸着などしない箇所に形成する。たと
えば、隣接した画素間である。
【０１３４】図２８８（ｂ）で図示するようにメタルマ
スク２８８１を介して、ＳiO2、SiNxなどの無機材料を
堆積させる。堆積箇所は、屈曲部２８０２の形成箇所で
ある。また、無機材料のかわりに透明膜２８６１のよう
に有機材料を用いてもよい。以上のようにメタルマスク
２８８１を用いて屈曲部２８０２を形成することができ
る。
【０１３５】図２８０は、プリズム状などの屈曲部（も
しくは光反射部）２８０２であった。しかし、本発明は
これに限定するものではない。たとえば、図２８９に図
示するように、画素１６に対応してマイクロレンズ状の
屈曲部２８０２を形成してもよい。マイクロレンズはサ
インカーブ状にすることが好ましい。また、円弧状に形
成することが好ましいが、これに限定するものではな
く、蒲鉾状であってもよい。マイクロレンズの高さは１
５μｍ以上３１００μｍ以下とすることが好ましい。
【０１３６】マイクロレンズ基板のもとになるソーダガ
ラス基板にＴiを蒸着し、フォトリングラフィで画素に
対応した円形の窓を開ける。次に１価イオンの硝酸塩の
溶融液に浸し、４００度以上に加熱処理を行う。加熱
時、溶融中の陽イオンが開口窓からガラス基板内に等方
拡散しイオン交換が行われる。イオン交換されるとその
部分は屈折率分布を生じる。屈折率は１．５〜１．７で
ある。以上のようにしてマイクロレンズが作製される。
【０１３７】また、マイクロレンズはスタンパ技術で形
成する。このスタンパ技術はオムロン社がマイクロレン
ズ形成の方法として採用している方式、松下電器がＣＤ
のピックアップレンズで微小レンズの形成方式として用
いている方式などを応用する。また、図２８９の屈曲部
２８０２は回折格子で形成することもできる。他の事項
は図２８０を同様であるので説明を省略する。
【０１３８】図２８０の構成では封止膜７３上に屈折シ
ートを取り付けている（配置している、あるいは形成し
ている）。屈折シート２８０１は画素１６に対応するよ
うに、三角形あるいは多角形もしくは円弧上に屈折部２
８０１が形成されている。つまり、屈折部２８０１は凹
凸状であるとしたが、本発明はこれに限定するものでは
ない。たとえば、図３６２に図示するように、凹部を屈
折材料２８０２ｂで充填（形成）してもよい。もしく
は、凸部を屈折材料２８０２ａで充填（形成）してもよ
い。
【０１３９】屈折部２８０２ａを高屈折率材料で形成
（充填）し、屈折部２８０２ｂを低屈折率材料で形成
（充填）する。もしくは、屈折部２８０２ａを低屈折率
材料で形成（充填）し、屈折部２８０２ｂを高屈折率材
料で形成（充填）してもよい。低屈折材料は、二弗化マ
グネシウム、二酸化シリコン、三酸化アルミニウム、二
弗化セリウム、一酸化シリコンのいずれかを選択する。
高屈折材料は、三酸化二イットリウム、二酸化ジルコニ
ウム、二酸化ハフニウム、五酸化二タンタル、二酸化セ
リウム、二酸化チタン、硫化亜鉛、ＩＴＯ、ＩＺＯのい
ずれかを選択する。
【０１４０】以上は無機材料であるが、有機材料でもよ
い。たとえば、低屈折材料としては、フッ素系のアクリ
ル樹脂が例示される。その他、液体あるいはゲルも使用
することができる。屈折率が１．３以上１．５０以下の
低屈折率材料としては、純粋、シリコン、エチレングリ
コール等のゲル、エチルアルコール、メチルアルコール
などが例示され、比較的高い屈折率材料としてはサルチ
ル酸メチル等の液体が例示される。これらを充填するこ
となどにより屈折シート２８０１を構成する。
【０１４１】図３６２のように屈折シート２８０１を形
成すれば、シート２８０１に平面状になり、この平面に
偏光板などをはりつけやすくなる。また、表面を６Ｈ以
上のＵＶ樹脂などでコーティングすることが容易にでき
る。したがって、シート２８０１の表面を保護すること
ができる。なお、図３６３に図示するように屈折シート
２８０１の上下をさかさまに取り付けてもよい。このよ
うに構成すれば、屈折部２８０２ａが機械的に傷つくこ
とを防止できる。なお、７３は封止膜として機能するの
ではなく、保護シート（保護膜）として機能させてもよ
い。
【０１４２】また、図２８９の実施例でも同様である。
図３６４に図示するように、屈折部２８０２ａの凸部を
屈折材料２８０２ｂで充填（形成）してもよい。もしく
は、屈折部２８０２ｂの凹部を屈折材料２８０２ａで充
填（形成）してもよい。
【０１４３】また、図３６３と同様に、図３６５に図示
するように屈折シート２８０１の上下をさかさまに取り
付けてもよい。このように構成すれば、屈折部２８０２
ａが機械的に傷つくことを防止できる。なお、７３は封
止膜として機能するのではなく、保護シート（保護膜）
として機能させてもよい。
【０１４４】図２８０では、屈折シート２８０１は画素
１６の周辺部に凸部を形成したように図示したがこれに
限定するものではない。たとえば、図３７４のように、
屈折シート２８０１の凸部が画素に対応するようい配置
（形成）してもよい。具体的には、凸部がマトリックス
状に形成された板チョコレート状である。図３７４にお
いて、画素１６間のＡの部分が空気層（屈折率ｎ＝１）
である。Ｂの部分が樹脂あるいは無機材料からなる部分
である（屈折率ｎ＝１．５前後）。したがって、ＥＬ層
４７で発光した光は屈折シート２８０１に入射し、この
シート２８０１から出射する光の一部は界面Ｃで全反射
される。そのため、光は集光されて屈折シート２８０１
から出射する。
【０１４５】以上では、マイクロレンズなどを用いて集
光する実施例を開示したが、本発明はこれに限定するこ
ものではない。たとえば、図３７５はプリズムシート２
８０１ａ（これらも、本発明では屈折シートである）を
封止膜７３上に配置または形成している。このようなプ
リズムシートは３Ｍ社が、液晶表示パネルの照明デバイ
スとして製造販売している。プリズムピッチは、１０μ
ｍ以上１００μｍ以下のものを用いることが好ましい。
【０１４６】プリズムシート２８０１ａに光出射側には
拡散シート３７５１を配置する。拡散板又は拡散シート
のいずれでもよいが、ここでは拡散シート３７５１とし
て説明をする。拡散シート３７５１はプリズム２８０１
ａのプリズムとプリズムとの境目が見えない（見えにく
く）するようにするためのものである。拡散シート３７
５１の散乱性能が高いと、ＥＬ表示パネルの表示画面に
もやがかかったようになる。逆に低いとプリズム形状が
視覚的に見えてしまう。
【０１４７】拡散シート３７５１の一例として、（株）
きもとの品番ライトアップシリーズ１００ＭＸ，１００
ＳＸ，１００ＳＨ又は１００Ｓがある。また、筒中プラ
スチック（株）の拡散板も用いることができる。その
他、拡散シート３７５１として回折格子、マイクロレン
ズアレイ、セルホックレンズアレイ等も採用することが
できる。つまり、拡散板又は拡散シート１５は、光学的
ローバスフィルタであればよいのである。
【０１４８】ＥＬ層４７から出射したランダム光は、プ
リズムシート２８０１ａにより指向性のある光に変換さ
れる。ここで、指向性のある光と記載したが、これは指
向性何度と記載しがたいためである（ランダム光よりは
指向性が狭いという意味合い）。この光は拡散シート３
７５１を通過して多少拡散され観察者の目に到達する。
【０１４９】プリズムシート２８０１ａは図３７６に図
示するように１つの画素１６に対し複数の四角錐上のプ
リズムが対応している。なお、プリズムは四角錐のみに
限定されるものではなく、三角錐であってもよい。ま
た、円錐状であってもよい。さらには六角錐なででもよ
い。また、円筒状であってもよい。なお、図３７６では
１つの画素１６に複数のプリズム２８０１ａがちょうど
納まるように図示しているがこれに限定するものではな
く、ずれていてもよい。
【０１５０】図３７６では、プリズム２８０１ａは３次
元状であったが、これに限定するものではなく、図３７
８に図示するようにストライプ状（２次元状）であって
もよい。この場合は、図３７７に図示するように、スト
ライプ状のプリズムシート２８０２ａと２８０２ｂとを
略直交するように配置する（形成する）。
【０１５１】以上の実施例は、ＥＬ素子４７で発生した
ランダム光は屈折シート２８０２を用いて指向性のある
光にし、あるいは集光し、パネルの前面からみた輝度を
高くする構成あるいは方法であった。
【０１５２】図３７９はレンズの集光機能を発揮させ
て、表示パネルの前面から出射する光量を多くし、高輝
度表示を実現するものである。図３７９はその実施例で
ある。なお、図３７９において、説明を容易にするた
め、封止膜７３などは省略している。
【０１５３】図３７９において、３７９１は反射板であ
る。反射板３７９１は封止膜７３上に形成される。反射
板は反射手段であればよく、封止膜７３上に直接に形成
した金属薄膜（Ａｇ、Ａｌなど）の他、透明シートに金
属薄膜（Ａｇ、Ａｌ）を蒸着したものを貼り付けてもよ
い。なお、反射板はシート状、フィルム状、薄膜状、板
状のいずれに限定するものではない。また、反射する機
能を有さなくともよい。例えば、拡散材である。先に説
明した拡散シートの他、板あるいはシートにフロスト加
工したガラス板、酸化チタンなどの拡散粒子を含有する
樹脂板あるいはオパールガラスが該当する。もちろん、
酸化チタンなどの拡散粒子を塗布して形成してもよい。
その他、光吸収膜であってもよい。本発明は、穴３７９
２から出射する光を集光し、指向性のある光として出射
するものであるからである。したがって、光吸収膜に穴
３７９２を形成したものであってもよい。なお、ここで
は、説明を容易にするため、３７９１は反射板として説
明をする。
【０１５４】図３７９において、マイクロレンズ（光屈
曲手段）２８０２ｃの中央部に穴３７９２（光出射穴）
が配置（形成）されている。隣接した画素１６間には反
射壁３７９３が形成されている。これは、ＡＬ、Ｍｇ、
Ａｇなどの金属材料あるいはこれらの合金で形成され
る。その他、反射壁に限定するものではなく、遮光機能
を有するものであればよい。これは広義であり、光吸収
機能を有するものでもよい。
【０１５５】光吸収膜あるいは遮光膜として機能するも
のは材料で多く存在する。アクリルあるいはエポキシ樹
脂に着色材で着色して形成すればよい。着色材として
は、色素あるいは顔料を樹脂中に分散したものを用いて
も良いし、カラーフィルタのようにゼラチンやカゼイン
を酸性染料で染色してもよい。フルオラン系色素を発色
させて用いることもできる。また、色素を用いて天然樹
脂を染色することができる。また、色素を合成樹脂中に
分散した材料を用いることができる。色素の選択の範囲
は、アゾ染料、アントラキノン染料、フタロシアニン染
料、トリフェニルメタン染料などから適切な１種、もし
くはそれらのうち２種類以上の組み合わせでも良い。
【０１５６】また、反射壁３７９３の主構成材料を樹脂
で形成する場合は、ポリマー材料を用いることが好まし
い。ポリマーとしては、製造工程の容易さ、化学的安定
性の点より光硬化タイプの樹脂を用いる。具体的な例と
して紫外線硬化性アクリル系樹脂が例示され、特に紫外
線照射によって重合硬化するアクリルモノマー、アクリ
ルオリゴマーを含有するものが好ましい。中でもフッ素
基を有する光硬化性アクリル樹脂は経時変化が少なく、
耐光性も良好である。
【０１５７】なお、光屈曲手段（マイクロレンズなど）
２８０２ｃの光出射側には、拡散シート３７５１などを
配置（形成）し、マイクロレンズ２８０２ｃによる輝度
ムラ、あるいはモアレが発生しないようにする。
【０１５８】図３８０に図示するように、マイクロレン
ズ２８０２ｃを垂直方向から見たとき、レンズ２８０２
ｃの焦点近傍に反射板３７９１の穴３７９２が配置され
るように形成されている。なお、穴はマイクロレンズ２
８０２ｃの焦点よりも短い位置に配置することが好まし
い。たとえば、マイクロレンズ２８０２ｃの焦点距離が
ｆ（ｍ）であれば、穴３７９２の光出射位置（反射板３
７９１に厚みがある場合は、最もレンズ２８０２ｃの光
出射位置から遠い位置）は、マイクロレンズ２８０２ｃ
焦点位置ｆの０．５以上０．９５以下の位置となるよう
にすることが好ましい。つまり、位置は０．５ｆ以上
０．９５ｆ以下とする。なお、穴３７９２の直径はマイ
クロレンズ２８０２ｃ形成ピッチｄの０．０５以上０．
５以下とする。つまり、穴の直径は０．０５ｄ以上０．
５ｄ以下とする。
【０１５９】なお、図３８０ではレンズ２８０２ｃは円
形のように図示しているがこれに限定するものではな
く、６角形形状に細密充填状に形成（配置）してもよ
い。また、三角形状でもよい。その他、かまぼこ状（２
次元状）であってもよい。また、マイクロレンズ２８０
２ｃの中央部に穴３７９２が位置するように形成（構
成）するとしたがこれに限定するものではなく、穴位置
がずれていてもよい。穴３７９２位置を中央部からずら
すことにより、レンズ２８０２ｃから出射する光の主光
線に角度をつける（主光線が垂直方向でなく、特定の角
度を持った方向にすることができる）ことができる。も
ちろん、画素１６に複数のレンズ２８０２ｃがちょうど
納まるように形成する必要がないことはいうまでもな
い。また、図３８２では、反射板３７９１上に直接にレ
ンズ２８０２ｃを形成しているように図示したがこれに
限定するものではなく、適当な隔離層を形成あるいは配
置してもよい。
【０１６０】図３７９のＥＬ表示パネルは画素電極４８
が反射電極となっている。図３８１に図示するように、
ＥＬ層４７で発光した光は、反射板３７９１、画素電極
４８、反射壁３７９３で乱反射する。そのうち一部の光
は穴３７９２から出射し、レンズ２８０２ｃで集光され
る。例えば、光２７９１ａはＥＬ層４７から穴３７９２
ａに直接に入射してレンズ２８０２ｃで集光される。光
２７９１ｂは反射板３７９１で反射し、次に画素電極４
８で反射した後、穴３７９２ｂに入射してレンズ２８０
２ｃで集光される。光２７９１ｃは反射壁３７９３で反
射した後、穴３７９２ｃに入射してレンズ２８０２ｃで
集光される。
【０１６１】いずれにしても微細な穴３７９２から出射
した光がレンズで指向性のある光に集光される。これ
は、面光源であるＥＬ層４７を反射膜３７９１で点光源
化し、レンズ２８０２ｃによる機能を発揮させる構成だ
からである。点光源であれば、レンズ２８０２ｃで良好
な集光を行うことができる。また、点光源部（穴３７９
２）は光が集中するため、高輝度の点光源となってい
る。したがって、光利用効率も高い。そのため、本発明
のＥＬ表示装置は高輝度表示を実現できる。
【０１６２】さらに、マイクロレンズ２８０２ｃによる
光集光効率を向上させるためには、図３８２に図示する
ように反射電極４８上などに光散乱部３８２１を形成
（構成）するとよい。光散乱部３８２１は、反射電極４
８の表面を白濁させたり、微小な凹凸を形成したり、酸
化チタン微粒子を塗布あるいは形成したりすることによ
り実現できる。また、光散乱部３８２１は、拡散シー
ト、光拡散接着剤などでも実現できる。
【０１６３】図３８２で図示するように、穴３７９２の
下層に光散乱部３８２１を形成することにより、入射光
２７９１ａが光散乱部３８２１で散乱光２７９１ｂとな
る。この散乱光２７９１ｂの光が穴３７９２に入射しレ
ンズ２８０２ｃで集光される。この光散乱部３８２１の
形成位置を穴３７９２の真下からずらすことにより、レ
ンズ２８０２ｃに入射する光の主光線の角度を傾けるこ
とができる。したがって、特定の方向から表示パネルを
見たとき（垂直方向でないという意味である）、最も明
るい表示となるようにすることができる。また、レンズ
シート２８０２ｃと反射板３７９１とを分離できるよう
に構成し、穴３７９２とレンズ２８０２ｃ中心とをずら
せることによっても特定の方向から表示パネルを見たと
き、最も明るい表示となるようにすることができる（つ
まり、最も明るく見える位置を可変できる）。
【０１６４】図３８１、図３８２などにおいて、マイク
ロレンズ２８０２ｃは図３８３に図示するように、２次
元状でもよい。図３８３においても、穴３７９２の短径
はマイクロレンズ２８０２ｃ形成ピッチｄの０．０５以
上０．５以下とする。つまり、穴の幅は０．０５ｄ以上
０．５ｄ以下とする。また、図３８０では、１画素１６
に９個のレンズ２８０２ｃが配置されたように図示し
た。しかし、図３８４に図示するように、縦長のＲＧＢ
の画素１６（１６Ｒ、１６Ｇ、１６Ｂ）で構成される場
合は、それぞれの画素に同一数のマイクロレンズ２８０
２ｃが配置されるように構成（形成）してもよいことは
言うまでもない。
【０１６５】ＥＬ表示パネルは、発生する光がランダム
光であるため、視野角が広いという特徴がある。しか
し、逆に発生する光がランダム光であるため、基板界面
で全反射する光も多い。一説に全反射する光は全発生光
の２／３であると言われている。この全反射光は、基板
（アレイ基板４９、封止ふた４１）などで乱反射（ハレ
ーション）し、表示コントラストを低下させる。
【０１６６】ＥＬ層４７から発生し、再びＥＬ層４７に
戻る光を抑制すれば、ハレーションを防止でき高コント
ラスト表示を実現できる。本発明者らは種々の実験を繰
り返し検討した結果、以下の条件を満足するように構成
（形成）することにより高コントラスト表示を実現でき
た。以下、この条件について説明をする。
【０１６７】まず、図３８６に図示するように、表示パ
ネルの有効対角長をｄ（ｍ）とする。また、図３８５に
図示するように、ＥＬ層４７から基板４９が空気と接す
る界面までの距離をｔ（ｍ）とする。また、基板４９の
屈折率をｎとする。この時、 ｔ ≧ （１／８）・√（ｎ・ｎ−１） の条件を満足させる。この以下の条件を満足させること
のよりハレーションがなく、高コントラスト表示を実現
できる。
【０１６８】また、さらに好ましくは、以下の条件を満
足させることのより、さらにハレーションがなく、高コ
ントラスト表示を実現できる。
【０１６９】ｔ ≧ （１／４）・√（ｎ・ｎ−１） なお、基板４９の無効領域（画像表示に有効な光が通過
しない領域、たとえば、基板４９の側面など）に光吸収
膜を形成する。光吸収膜は、基板４９の空気との界面で
反射した光を吸収し、基板４９内でハレーションが発生
することを抑制する。
【０１７０】また、基板４９の厚みｔは、１枚の基板で
厚さｔとなることに限定されるものではない。例えば、
２枚あるいはそれ以上の基板を貼り合わせ、あるいはオ
プティカルカップリング（光結合層３８７１）させて、
基板厚さｔを満足させるようにしてもよいことは言うま
でもない。
【０１７１】以上は、基板４９が板状の場合である。図
３８７のようにＥＬ表示パネル８２の光出射側に凹レン
ズ３８７２を光結合層３８７１（オプティカルカップリ
ング材（剤））で取り付ける（貼り付ける、オプティカ
ルカップリングさせる、光学結合させる）ことにより、
全体としての表示パネルの厚みを低減できる。つまり、
凹レンズ３８７２は空気との界面で反射する光を有効表
示領域にもどすことが少ないからである。このことは、
出射側基板４９の出射面が凹面の場合、出射面が平面の
場合と比較して、中心厚が薄くてもコントラスト向上の
効果が大きいことを意味する。したがって、ｔ ≧
（１／４）・√（ｎ・ｎ−１）には制約されない。
【０１７２】また、図３８７（ｂ）に図示するように、
凹レンズ３８７２に微小な空気層（空気ギャップ）３８
７５を配置して正レンズ（平凸レンズ）３８７３を配置
することにより、表示画像にゆがみがなくなる。空気ギ
ャップにはほこりなどが侵入しないように周辺部を封止
剤（封止材）３８７４で封止しておく。
【０１７３】真空蒸着装置は市販の高真空蒸着装置（日
本真空技術株式会社製、ＥＢＶ−６ＤＡ型）を改造した
装置を用いる。主たる排気装置は排気速度１５００リッ
トル／ｍｉｎのターボ分子ポンプ（大阪真空株式会社
製、ＴＣ１５００）であり、到達真空度は約１×１０ｅ
−６Ｔｏｒｒ以下であり、全ての蒸着は２〜３×１０ｅ
−６Ｔｏｒｒの範囲で行う。また、全ての蒸着はタング
ステン製の抵抗加熱式蒸着ボートに直流電源（菊水電子
株式会社製、ＰＡＫ１０−７０Ａ）を接続して行うとよ
い。
【０１７４】このようにして真空層中に配置したアレイ
基板上に、カーボン膜２０〜５０ｎｍを成膜する。次
に、正孔注入層として４−（Ｎ，Ｎ−ビス（ｐ−メチル
フェニル）アミノ）−α−フェニルスチルベンを０．３
ｎｍ／secの蒸着速度で膜厚約５ｎｍに形成する。
【０１７５】正孔輸送層として、Ｎ，Ｎ’−ビス（４’
−ジフェニルアミノ−４−ビフェニリル）−Ｎ，Ｎ’−
ジフェニルベンジジン（保土ヶ谷化学株式会社製）と、
４−Ｎ，Ｎ−ジフェニルアミノ−α−フェニルスチルベ
ンを、それぞれ０．３ｎｍ／ｓおよび０．０１ｎｍ／ｓ
の蒸着速度で共蒸着して膜厚約８０ｎｍに形成した。発
光層（電子輸送層）としてトリス（８−キノリノラト）
アルミニウム（同仁化学株式会社製）を０．３ｎｍ／se
cの蒸着速度で膜厚約４０ｎｍに形成する。
【０１７６】次に、電子注入電極として、ＡｌＬｉ合金
（高純度化学株式会社製、Ａｌ／Ｌｉ重量比９９／１）
から低温でＬｉのみを、約０．１ｎｍ／secの蒸着速度
で膜厚約１ｎｍに形成し、続いて、そのＡｌＬｉ合金を
さらに昇温する。Ｌｉが出尽くした状態から、Ａｌのみ
を、約１．５ｎｍ／ｓの蒸着速度で膜厚約１００ｎｍに
形成し、積層型の電子注入電極とした。
【０１７７】このようにして作成した有機薄膜ＥＬ素子
は、蒸着槽内を乾燥窒素でリークした後、乾燥窒素雰囲
気下で、コーニング７０５９ガラス製の封止フタ４１を
シール接着剤（シール剤）４５（アネルバ株式会社製、
商品名スーパーバックシール９５３−７０００）で貼り
付けて表示パネルとした。なお、封止フタ４１とアレイ
基板４９との空間には乾燥剤５５を配置する。これは、
有機ＥＬ膜は湿度に弱いためである。乾燥剤５５により
シール剤４５を浸透する水分を吸収し有機ＥＬ膜４７の
劣化を防止する。
【０１７８】シール剤４５からの水分の浸透を抑制する
ためには外部からの経路（パス）を長くすることが良好
な対策である。このため、本発明の表示パネルでは、表
示領域の周辺部に微細な凹凸４３、４４を形成してい
る。アレイ基板４９の周辺部に形成した凸部４４は少な
くとも２重に形成する。凸と凸との間隔（形成ピッチ）
は１００μｍ以上５００μｍ以下に形成することが好ま
しく、また、凸の高さは３０μｍ以上３００μｍ以下と
することが好ましい。この凸部はスタンパ技術で形成す
る。このスタンパ技術はオムロン社がマイクロレンズ形
成の方法として採用している方式、松下電器がＣＤのピ
ックアップレンズで微小レンズの形成方式として用いて
いる方式などを応用する。
【０１７９】一方、封止フタ４１にも凸部４３を形成す
る。凸部４３の形成ピッチは凸部４４の形成ピッチと同
一にする。このように凸部４３と４４との形成ピッチを
同一にすることにより凸部４３に凸部４４がちょうどは
まり込む。そのため、表示パネルの製造時に封止フタ４
１とアレイ基板４９との位置ずれが発生しない。凸部４
３と４４間にはシール剤４５を配置する。シール剤４５
は封止フタ４１とアレイ基板４９とを接着するととも
に、外部からの水分の浸入を防止する。
【０１８０】シール剤４５としてはＵＶ（紫外線）硬化
型でアクリル系の樹脂からなるものを用いることが好ま
しい。また、アクリル樹脂はフッ素基を有するものを用
いることが好ましい。その他、エポキシ系の接着剤ある
いは粘着剤を用いてもよい。接着剤あるいは粘着剤の屈
折率は１．４７以上１．５４以下のものを用いることが
好ましい。特にシール接着剤は酸化チタンの微粉末、酸
化シリコンなどの微粉末を重量比で６５％以上９５％以
下の割合で添加することが好ましい。また、この微粉末
の粒子径は平均直径２０μｍ以上１００μｍ以下とする
ことが好ましい。微粉末の重量比が多くなるほど外部か
らの湿度の進入を抑制する効果が高くなる。しかし、あ
まりに多いと気泡などが入りやすく、かえって空間が大
きくなりシール効果が低下してしまう。
【０１８１】乾燥剤の重量はシールの長さ１０ｍｍあた
り０．０４ｇ以上０．２ｇ以下をすることが好ましい。
特にシールの長さ１０ｍｍあたり０．０６ｇ以上０．１
５ｇ以下をすることが望ましい。乾燥剤の量がすくなす
ぎると水分防止効果が少なくすぐに有機ＥＬ層が劣化す
る。多すぎると乾燥剤がシールをする際に障害となり、
良好なシールを行うことができない。
【０１８２】図４ではガラスのフタ４１を用いて封止す
る構成であるが、図７のようにフィルムを用いた封止で
あってもよい。たとえば、封止フィルムとしては電解コ
ンデンサのフィルムにＤＬＣ（ダイヤモンド ライク
カーボン）を蒸着したものを用いることが例示される。
このフィルムは水分浸透性が極めて悪い（防湿）。この
フィルムを封止膜７４して用いる。また、ＤＬＣ膜など
を電極７２の表面に直接蒸着する構成ものよいことは言
うまでもない。つまり薄膜で封止する。薄膜の膜厚はｎ
・ｄ（ｎは薄膜の屈折率、複数の薄膜が積層されている
場合はそれらの屈折率を総合（各薄膜のｎ・ｄを計算）
にして計算する。ｄは薄膜の膜厚、複数の薄膜が積層さ
れている場合はそれらの屈折率を総合して計算する。）
が、ＥＬ素子１５の発光主波長λ以下となるようにする
とよい。この条件を満足させることにより、ＥＬ素子１
５からの光取り出し効率が、ガラス基板で封止した場合
に比較して２倍以上になる。また、アルミニウムと銀の
合金あるいは混合物あるいは積層物を形成してもよい。
【０１８３】以上のようにふた４１を用いず、封止膜７
４で封止する構成を薄膜封止と呼ぶ。基板４９側から光
を取り出す下取り出しの場合の薄膜封止は、ＥＬ膜を形
成後、ＥＬ膜上にカソードとなるアルミ電極を形成す
る。次にこのアルミ膜上に緩衝層としての樹脂層を形成
する。緩衝層としては、アクリル、エポキシなどの有機
材料が例示される。また、膜厚は１μｍ以上１０μｍ以
下の厚みが適する。さらに好ましくは、膜厚は２μｍ以
上６μｍ以下の厚みが適する。この緩衝膜上の封止膜７
４を形成する。緩衝膜がないと、応力によりＥＬ膜の構
造が崩れ、筋状に欠陥が発生する。封止膜７４は前述し
たように、ＤＬＣ（ダイヤモンド ライクカーボン）、
あるいは電界コンデンサの層構造（誘電体薄膜とアルミ
薄膜とを交互に多層蒸着した構造）が例示される。
【０１８４】ＥＬ層側から光を取り出す上取り出しの場
合の薄膜封止は、ＥＬ膜を形成後、ＥＬ膜上にカソード
となるＡｇ−Ｍｇ膜を２０オングストローム以上３００
オングストロームの膜厚で形成する。その上に、ＩＴＯ
などの透明電極を形成して低抵抗化する。次にこの電極
膜上に緩衝層としての樹脂層を形成する。この緩衝膜上
に封止膜７４を形成する。
【０１８５】有機ＥＬ層４７から発生した光の半分は、
反射膜４６で反射され、アレイ基板４９と透過して出射
される。しかし、反射膜４６は外光を反射し写り込みが
発生して表示コントラストを低下させる。この対策のた
めに、アレイ基板４９にλ／４板５０および偏光板５４
を配置している。なお、画素が反射電極の場合はＥＬ層
４７から発生した光は上方向に出射される。したがっ
て、位相板５０および偏光板５４は光出射側に配置する
ことはいうまでもない。なお、反射型画素は、画素電極
４８を、アルミニウム、クロム、銀などで構成して得ら
れる。また、画素電極４８の表面に、凸部（もしくは凹
凸部）を設けることで有機ＥＬ層との界面が広くなり発
光面積が大きくなり、また、発光効率が向上する。な
お、カソード（アノード）となる反射膜を透明電極に形
成する、あるいは反射率を３０％以下に低減できる場合
は、円偏光板は不要である。写り込みが大幅に減少する
からである。また、光の干渉も低減し望ましい。
【０１８６】また、ディスプレイ内部に２層の薄膜を形
成することによって実現する外光反射を光学干渉によっ
て打ち消すことで有機ＥＬ表示パネルのコントラストを
向上することができる。従来の円偏光板を使う場合に比
べてコストを低減できる。また、円偏光板が抱えていた
拡散反射の問題や、表示色の視野角依存性及び有機EL発
光層の膜厚依存性の問題を解決できる。
【０１８７】基板４９と偏光板（偏光フィルム）５４間
には１枚あるいは複数の位相フィルム（位相板、位相回
転手段、位相差板、位相差フィルム）が配置される。位
相フィルムとしてはポリカーボネートを使用することが
好ましい。位相フィルムは入射光を出射光に位相差を発
生させ、効率よく光変調を行うのに寄与する。
【０１８８】その他、位相フィルムとして、ポリエステ
ル樹脂、ＰＶＡ樹脂、ポリサルホン樹脂、塩化ビニール
樹脂、ゼオネックス樹脂、アクリル樹脂、ポリスチレン
樹脂等の有機樹脂板あるいは有機樹脂フィルムなどを用
いてもよい。その他、水晶などの結晶を用いてもよい。
１つの位相板の位相差は一軸方向に５０ｎｍ以上３５０
ｎｍ以下とすることが好ましく、さらには８０ｎｍ以上
２２０ｎｍ以下とすることが好ましい。
【０１８９】なお、図７に図示するように位相フィルム
と偏光板とを一体化した円偏光板７４（円偏光フィル
ム）を用いてもよいことはいうまでもない。
【０１９０】位相フィルム５０は染料あるいは顔料で着
色しフィルタとしての機能をもたせることが好ましい。
特に有機ＥＬは赤（Ｒ）の純度が悪い。そのため、着色
した位相フィルム５０で一定の波長範囲をカットして色
温度を調整する。カラーフィルタは、染色フィルタとし
て顔料分散タイプの樹脂で設けられるのが一般的であ
る。顔料が特定の波長帯域の光を吸収して、吸収されな
かった波長帯域の光を透過する。
【０１９１】以上のように位相フィルムの一部もしくは
全体を着色したり、一部もしくは全体に拡散機能をもた
せたりしてもよい。また、表面をエンボス加工したり、
反射防止のために反射防止膜を形成したりしてもよい。
また、画像表示に有効でない箇所もしくは支障のない箇
所に、遮光膜もしくは光吸収膜を形成し、表示画像の黒
レベルをひきしめたり、ハレーション防止によるコント
ラスト向上効果を発揮させたりすることが好ましい。ま
た、位相フィルムの表面に凹凸を形成することによりか
まぼこ状あるいはマトリックス状にマイクロレンズを形
成してもよい。マイクロレンズは１つの画素電極あるい
は３原色の画素にそれぞれ対応するように配置する。
【０１９２】先にも記述したが、位相フィルムの機能は
カラーフィルタに持たせてもよい。たとえば、カラーフ
ィルタの形成時に圧延し、もしくは光重合により一定の
方向に位相差が生じるようにすることにより位相差を発
生させることができる。その他、図７の平滑化膜７１を
光重合させることにより位相差を持たせてもよい。この
ように構成すれば位相フィルムを基板外に構成あるいは
配置する必要がなくなり表示パネルの構成が簡易にな
り、低コスト化が望める。なお、以上の事項は偏光板に
適用してもよいことはいうまでもない。
【０１９３】偏光板（偏光フィルム）５４を構成する主
たる材料としてはＴＡＣフィルム（トリアセチルセルロ
ースフィルム）が最適である。ＴＡＣフィルムは、優れ
た光学特性、表面平滑性および加工適性を有するからで
ある。ＴＡＣフィルムの製造については、溶液流延製膜
技術で作製することが最適である。
【０１９４】偏光板はヨウ素などをポリビニールアルコ
ール（ＰＶＡ）樹脂に添加した樹脂フィルムのものが例
示される。一対の偏光分離手段の偏光板は入射光のうち
特定の偏光軸方向と異なる方向の偏光成分を吸収するこ
とにより偏光分離を行うので、光の利用効率が比較的悪
い。そこで、入射光のうち特定の偏光軸方向と異なる方
向の偏光成分（ｒｅｆｌｅｃｔｉｖｅ ｐｏｌａｒｉｚ
ｅｒ：リフレクティブ・ポラライザー）を反射すること
により偏光分離を行う反射偏光子を用いてもよい。この
ように構成すれば、反射偏光子により光の利用効率が高
まって、偏光板を用いた上述の例よりもより明るい表示
が可能となる。
【０１９５】また、このような偏光板や反射偏光子以外
にも、本発明の偏光分離手段としては、例えばコレステ
リック液晶層と（１／４）λ板を組み合わせたもの、ブ
リュースターの角度を利用して反射偏光と透過偏光とに
分離するもの、ホログラムを利用するもの、偏光ビーム
スプリッタ（ＰＢＳ）等を用いることも可能である。
【０１９６】図４では図示していないが、偏光板５４の
表面にはＡＩＲコートを施している。ＡＩＲコートは誘
電体単層膜もしくは多層膜で形成する構成が例示され
る。その他、１．３５〜１．４５の低屈折率の樹脂を塗
布してもよい。たとえば、フッ素系のアクリル樹脂など
が例示される。特に屈折率が１．３７以上１．４２以下
のものが特性は良好である。
【０１９７】また、ＡＩＲコートは３層の構成あるいは
２層構成がある。なお、３層の場合は広い可視光の波長
帯域での反射を防止するために用いられ、これをマルチ
コートと呼ぶ。２層の場合は特定の可視光の波長帯域で
の反射を防止するために用いられ、これをＶコートと呼
ぶ。マルチコートとＶコートは表示パネルの用途に応じ
て使い分ける。なお、２層以上の限定するものではな
く、１層でもよい。
【０１９８】マルチコートの場合は酸化アルミニウム
（Ａｌ２Ｏ３）を光学的膜厚がｎｄ＝λ／４、ジルコニ
ウム（ＺｒＯ２）をｎｄ１＝λ／２、フッ化マグネシウ
ム（ＭｇＦ２）をｎｄ１＝λ／４積層して形成する。通
常、λとして５２０ｎｍもしくはその近傍の値として薄
膜は形成される。Ｖコートの場合は一酸化シリコン（Ｓ
ｉＯ）を光学的膜厚ｎｄ１＝λ／４とフッ化マグネシウ
ム（ＭｇＦ２）をｎｄ１＝λ／４、もしくは酸化イット
リウム（Ｙ２Ｏ３）とフッ化マグネシウム（ＭｇＦ２）
をｎ ｄ１＝λ／４積層して形成する。ＳｉＯは青色側
に吸収帯域があるため青色光を変調する場合はＹ２Ｏ３
を用いた方がよい。また、物質の安定性からもＹ２Ｏ３
の方が安定しているため好ましい。また、ＳｉＯ２薄膜
を使用してもよい。もちろん、低屈折率の樹脂等を用い
てＡＩＲコートとしてもよい。たとえばフッ素等のアク
リル樹脂が例示される。これらは紫外線硬化タイプを用
いることが好ましい。
【０１９９】なお、表示パネルに静電気がチャージされ
ることを防止するため、表示パネルなどの表面に親水性
の樹脂を塗布しておくことが好ましい。その他、表面反
射を防止するため、偏光板５４の表面などにエンボス加
工を行ってもよい。
【０２００】また、画素電極４８にはＴＦＴが接続され
るとしたがこれに限定されるものではない。アクティブ
マトリックスとは、スイッチング素子として薄膜トラン
ジスタ（ＴＦＴ）の他、ダイオード方式（ＴＦＤ）、バ
リスタ、サイリスタ、リングダイオード、ホトダオー
ド、ホトトランジスタ、ＦＥＴ、ＭＯＳトランジスタ、
ＰＬＺＴ素子などでもよいことは言うまでもない。つま
り、スイッチ素子１１、駆動素子１１と構成するものは
これらのいずれでも使用することができる。
【０２０１】また、ＴＦＴはＬＤＤ（ロー ドーピング
ドレイン）構造を採用することが好ましい。なお、Ｔ
ＦＴとは、ＦＥＴなどスイッチングなどのトランジスタ
動作をするすべての素子一般を意味する。また、ＥＬ膜
の構成、パネル構造などは単純マトリックス型表示パネ
ルにも適用できることは言うまでもない。また、本明細
書ではＥＬ素子として有機ＥＬ素子（ＯＥＬ，ＰＥＬ，
ＰＬＥＤ，ＯＬＥＤ）１５を例のあげて説明するがこれ
に限定するものではなく、無機ＥＬ素子にも適用される
ことは言うまでもない。
【０２０２】まず、有機ＥＬ表示パネルに用いられるア
クティブマトリックス方式は、１．特定の画素を選択
し、必要な表示情報を与えられること。２、１フレーム
期間を通じてＥＬ素子に電流を流すことができることと
いう２つの条件を満足させなければならない。
【０２０３】この２つの条件を満足させるため、図１２
に示す従来の有機ＥＬの素子構成では、第１のＴＦＴ１
１ａは画素を選択するためのスイッチング用トランジス
タ、第２のＴＦＴ１１ｂはＥＬ素子（ＥＬ膜）１５に電
流を供給するための駆動用トランジスタとする。
【０２０４】ここで液晶に用いられるアクティブマトリ
ックス方式と比較すると、スイッチング用トランジスタ
１１ａは液晶用にも必要であるが、駆動用トランジスタ
１１ｂはＥＬ素子１５を点灯させるために必要である。
この理由は液晶の場合は、電圧を印加することでオン状
態を保持することができるが、ＥＬ素子１５の場合は、
電流を流しつづけなければ画素１６の点灯状態を維持で
きないからである。
【０２０５】したがって、ＥＬ表示パネルでは電流を流
し続けるためにトランジスタ１１ｂをオンさせ続けなけ
ればならない。まず、走査線、データ線が両方ともオン
になると、スイッチング用トランジスタ１１ａを通して
キャパシタ１９に電荷が蓄積される。このキャパシタ１
９が駆動用トランジスタ１１ｂのゲートに電圧を加え続
けるため、スイッチング用トランジスタ１１ａがオフに
なっても、電流供給線２０から電流が流れつづけ、１フ
レーム期間にわたり画素１６をオンできる。
【０２０６】この構成を用いて階調を表示させる場合、
駆動用トランジスタ１１ｂのゲート電圧として階調に応
じた電圧を印加する必要がある。したがって駆動用トラ
ンジスタ１１ｂのオン電流のばらつきがそのまま表示に
現れる。
【０２０７】トランジスタのオン電流は単結晶で形成さ
れたトランジスタであれば、きわめて均一であるが、安
価なガラス基板に形成することのできる形成温度が４５
０度以下の低温ポリシリ技術で形成した低温多結晶トタ
ンジスタでは、そのしきい値のばらつきが±０．２Ｖ〜
０．５Ｖの範囲でばらつきを持つため、駆動用トランジ
スタ１１ｂを流れるオン電流がこれに対応してばらつ
き、表示にムラが発生する。これらのムラは、しきい値
電圧のばらつきのみならず、ＴＦＴの移動度、ゲート絶
縁膜の厚みなどでも発生する。また、ＴＦＴ１１の劣化
によっても特性は変化する。
【０２０８】したがって、アナログ的に階調を表示させ
る方法では、均一な表示を得るために、デバイスの特性
を厳密に制御する必要があり、現状の低温多結晶ポリシ
リコンＴＦＴではこのバラツキを所定範囲以内の抑える
というスペックを満足できない。この問題を解決するた
め、１画素内に４つのトランジスタをもうけて、しきい
値電圧のばらつきをコンデンサにより補償させて均一な
電流を得る方法、定電流回路を１画素ごとに形成し電流
の均一化を図る方法などが考えられる。
【０２０９】しかしながら、これらの方法は、プログラ
ムされる電流がＥＬ素子１５を通じてプログラムされる
ため電流経路が変化した場合に電源ラインに接続される
スイッチングトランジスタに対し駆動電流を制御するト
ランジスタがソースフォロワとなり駆動マージンが狭く
なる。従って駆動電圧が高くなるという課題を有する。
【０２１０】また、電源に接続するスイッチングトラン
ジスタをインピーダンスの低い領域で使用する必要があ
り、この動作範囲がＥＬ素子１５の特性変動により影響
を受けるという課題もある。その上、飽和領域における
電圧電流特性に、キンク電流が発生する場合、トランジ
スタのしきい値電圧の変動が発生した場合、記憶された
電流値が変動するとう課題もある。
【０２１１】本発明のＥＬ素子構造は、上記課題に対し
て、ＥＬ素子１５に流れる電流を制御するトランジスタ
１１が、ソースフォロワ構成とならず、かつそのトラン
ジスタにキンク電流があっても、キンク電流の影響を最
小に抑えることが出来て記憶される電流値の変動を小さ
くすることが出来る構成である。
【０２１２】本発明のＥＬ素子構造は、具体的には図１
（ａ）に示すように単位画素が最低４つからなる複数の
トランジスタ１１ならびにＥＬ素子により形成される。
なお、画素電極はソース信号線と重なるように構成す
る。つまり、ソース信号線１８上に絶縁膜あるいはアク
リル材料からなる平坦化膜を形成して絶縁し、この絶縁
膜上に画素電極を形成する。このようにソース信号線１
８上に画素電極を重ねる構成をハイアパーチャ（ＨＡ）
構造と呼ぶ。
【０２１３】第１のゲート信号線（第１の走査線）１７
ａをアクティブ（ＯＮ電圧を印加）とすることにより第
１のトランジスタ（ＴＦＴあるいはスイッチング素子）
１１ａおよび第３のトランジスタ（ＴＦＴあるいはスイ
ッチング素子）１１ｃを通して、前記ＥＬ素子１５に流
すべき電流値を流し、第１のトランジスタのゲートとド
レイン間を短絡するように第２のトランジスタ１１ｂが
第1のゲート信号線１７ａアクティブ（ＯＮ電圧を印
加）となることにより開くと共に、第１のトランジスタ
１１ａのゲートとソース間に接続されたコンデンサ（キ
ャパシタ、蓄積容量）１９に、前記電流値を流すように
第１のトランジスタ１１ａのゲート電圧（あるいはドレ
イン電圧）を記憶する。
【０２１４】なお、第１のトランジスタ１１ａのソース
−ゲート間容量（コンデンサ）１９は０．２ｐＦ以上の
容量とすることが好ましい。他の構成として、別途、コ
ンデンサ１９を形成する構成も例示される。つまり、コ
ンデンサ電極レイヤーとゲート絶縁膜およびゲートメタ
ルから蓄積容量を形成する構成である。Ｍ３トランジス
タ１１ｃのリークによる輝度低下を防止する観点、表示
動作を安定化させるための観点からはこのように別途コ
ンデンサを構成するほうが好ましい。なお、コンデンサ
（蓄積容量）１９の大きさは、０．２ｐＦ以上２ｐＦ以
下とすることがよく、中でもコンデンサ（蓄積容量）１
９の大きさは、０．４ｐＦ以上１．２ｐＦ以下とするこ
とがよい。
【０２１５】なお、コンデンサ１９は隣接する画素間の
非表示領域におおむね形成することがこのましい。一般
的に、フルカラー有機ＥＬを作成する場合、有機ＥＬ層
をメタルマスクによるマスク蒸着で形成するためマスク
位置ずれによるＥＬ層の形成位置が発生する。位置ずれ
が発生すると各色の有機ＥＬ層が重なる危険性がある。
そのため、各色の隣接する画素間の非表示領域は１０μ
以上離れなければならない。この部分は発光に寄与しな
い部分となる。したがって、蓄積容量１９をこの領域に
形成することは開口率向上のために有効な手段となる。
【０２１６】なお、メタルマスク２８８１は磁性体で作
製し、基板４９の裏面から磁石でメタルマスク２８８１
を磁力で吸着する。磁力により、メタルマスク２８８１
は基板と隙間なく密着する。以上の製造方法に関する事
項は、本発明の他の製造方法にも適用される。
【０２１７】次に、第１のゲート信号線１７ａを非アク
ティブ（ＯＦＦ電圧を印加）、第２のゲート信号線１７
ｂをアクティブとして、電流の流れる経路を前記第１の
トランジスタ１１ａ並びにＥＬ素子１５に接続された第
４のトランジスタ１１ｄならびに前記ＥＬ素子１５を含
む経路に切り替えて、記憶した電流を前記ＥＬ素子１５
に流すように動作する。
【０２１８】この回路は１画素内に４つのトランジスタ
１１を有しており、第１のトランジスタＭ1 のゲートは
第２のトランジスタＭ２のソースに接続されており、第
２のトランジスタおよび第３のトランジスタＭ２のゲー
トは第1のゲート信号線１７ａに、Ｍ２のドレインはＭ
３のソースならびに第４のトランジスタＭ４のソースに
接続されＭ３のドレインはソース信号線１８に接続され
ている。トランジスタＭ４のゲートは第２のゲート信号
線１７ｂに接続され、トランジスタＭ４のドレインはＥ
Ｌ素子１５のアノード電極に接続されている。
【０２１９】なお、図１ではすべてのＴＦＴＦはＰチャ
ンネルで構成している。Ｐチャンネルは多少Ｎチャンネ
ルのＴＦＴに比較してモビリティが低いが、耐圧が大き
くまた劣化も発生しにくいので好ましい。しかし、本発
明はＥＬ素子構成をＰチャンネルで構成することのみに
限定するものではない。Ｎチャンネルのみで構成しても
よい（図４２、図４３、図６７などを参照）。また、Ｎ
チャンネルとＰチャンネルの両方を用いて構成してもよ
い。
【０２２０】なお、第３および第４のトランジスタは同
一の極性で構成し、かつＮチャンネルで構成し、第1お
よび第２のトランジスタはＰチャンネルで構成すること
が好ましい。一般的にＰチャンネルトランジスタはＮチ
ャンネルトランジスタに比較して、信頼性が高い、キン
ク電流が少ないなどの特長があり、電流を制御すること
によって目的とする発光強度をえるＥＬ素子に対して
は、第１のトランジスタ１１ａをＰチャンネルにする効
果が大きい。
【０２２１】以下、本発明のＥＬ素子構成について図１
３を用いて説明する。本発明のＥＬ素子構成は２つのタ
イミングにより制御される。第１のタイミングは必要な
電流値を記憶させるタイミングである。このタイミング
でＴＦＴ１１ｂならびにＴＦＴ１１ｃがＯＮすることに
より、等価回路として図１３（ａ）となる。ここで、信
号線より所定の電流Ｉ１が書き込まれる。これによりＴ
ＦＴ１１ａはゲートとドレインが接続された状態とな
り、このＴＦＴ１１ａとＴＦＴ１１ｃを通じて電流Ｉ１
が流れる。従って、ＴＦＴ１１ａのゲートーソースの電
圧はＩ１が流れるような電圧Ｖ１となる。
【０２２２】第２のタイミングはＴＦＴ１１ａとＴＦＴ
１１ｃが閉じ、ＴＦＴ１１ｄが開くタイミングであり、
そのときの等価回路は図１３（ｂ）となる。ＴＦＴ１１
ａのソース−ゲート間の電圧Ｖ１は保持されたままとな
る。この場合、Ｍ１のトランジスタ１１ａは常に飽和領
域で動作するため、Ｉ１の電流は一定となる。
【０２２３】なお、トランジスタ１１ａのゲートとトラ
ンジスタ１１ｃのゲートは同一のゲート信号線１１ａに
接続している。しかし、トランジスタ１１ａのゲートと
トランジスタ１１ｃのゲートとを異なるゲート信号線１
１に接続してもよい（ＳＡ１とＳＡ２とを個別に制御で
きるようにする）。つまり、１画素のゲート信号線は３
本となる（図１の構成は２本である）。トランジスタ１
１ａのゲートのＯＮ／ＯＦＦタイミングとトランジスタ
１１ｃのゲートのＯＮ／ＯＦＦタイミングを個別に制御
することにより、トランジスタ１１のばらつきによるＥ
Ｌ素子１５の電流値バラツキをさらに低減することがで
きる。
【０２２４】第1のゲート信号線１７ａと第２のゲート
信号線１７ｂとを共通にし、第３および第４のトランジ
スタが異なった導電型（ＮチャンネルとＰチャンネル）
とすると、駆動回路の簡略化、ならびに画素の開口率を
向上させることが出来る。
【０２２５】このように構成すれば本発明の動作タイミ
ングとしては信号線からの書きこみ経路がオフになる。
すなわち所定の電流が記憶される際に、電流の流れる経
路に分岐があると正確な電流値がＭ１のソース−ゲート
間容量（コンデンサ）に記憶されない。ＴＦＴＭ３とＴ
ＦＴＭ４を異なった導電形にすることにより、お互いの
閾値を制御することによって走査線の切り替わりのタイ
ミングで必ずＭ３がオフしたのちにＭ４がオンすること
が可能になる。
【０２２６】ただし、この場合お互いの閾値を正確にコ
ントロールする必要があるのでプロセスの注意が必要で
ある。なお、以上述べた回路は最低４つのトランジスタ
で実現可能であるが、より正確なタイミングのコントロ
ールあるいは後述するように、ミラー効果低減のために
トランジスタ１１ｅ（Ｍ５）を図１（ｂ）に示すように
カスケード接続してトランジスタの総数が４以上になっ
ても動作原理は同じである。このようにトランジスタ１
１ｅを加えた構成とすることにより、トランジスタＭ３
を介してプログラムした電流がより精度よくＥＬ素子１
５に流すことができるようになる。
【０２２７】図１の構成において、第１のトランジスタ
１１ａの飽和領域における電流値Ｉｄｓが下式の条件を
満足させることがさらに好ましい。なお、下式において
λの値は、隣接する画素間において０．０６以下０．０
１以上の条件を満足させる。
【０２２８】 Ｉｄｓ＝ｋ＊（Ｖｇｓ−Ｖｔｈ）2（１＋Ｖｄｓ＊λ） 本発明では、トランジスタ１１ａの動作範囲を飽和領域
に限定するが、一般的に飽和領域におけるトランジスタ
特性は、理想的な特性より外れ、ソースードレイン間電
圧の影響を受ける。この効果をミラー効果という。
【０２２９】隣接する画素におけるそれぞれのトランジ
スタ１１ａにΔＶｔなる閾値のシフトが発生した場合を
考える。この場合記憶される電流値は同じである。閾値
のシフトをΔＬとすれば、約ΔＶ×λがトランジスタ１
１ａの閾値が変動することによる、ＥＬ素子１５の電流
値のずれに相当する。したがって、電流のずれをｘ
（％）以下に抑えるためには、閾値のシフトの許容量を
隣接する画素間でｙ（Ｖ）を許容するとして、λは０．
０１×ｘ／ｙ以下でなければならないことが判る。
【０２３０】この許容値はアプリケーションの輝度によ
り変化する。輝度が１００cd/m2から１０００cd/m2まで
の輝度領域においては、変動量が２％以上あれば人間は
変動した境界線を認識する。したがって、輝度（電流
量）の変動量が２％以内であることが必要である。輝度
が１００ｃｄ／ｃｍ2より高い場合は隣接する画素の輝
度変化量は２％以上となる。本発明のＥＬ表示素子を携
帯端末用ディスプレイとして用いる場合、その要求輝度
は１００cd/m2程度である。実際に図１の画素構成を試
作し、閾値の変動を測定すると、隣接する画素のトラン
ジスタ１１ａおいては閾値の変動の最大値は０．３Ｖで
あることが判った。したがって、輝度の変動を２％以内
に抑えるためにはλは０．０６以下でなければならな
い。しかし、０．０１以下にする必要はない。人間が変
化を認識することができないからである。また、この閾
値のバラツキを達成するためにはトランジスタサイズを
十分大きくする必要があり、非現実的である。
【０２３１】また、第１のトランジスタ１１ａの飽和領
域における電流値Ｉｄｓが下式を満足するように構成す
ることが好ましい。なお、λの変動が隣接する画素間に
おいて５％以下１％以上とする。
【０２３２】 Ｉｄｓ＝ｋ＊（Ｖｇｓ−Ｖｔｈ）2（１＋Ｖｄｓ＊λ） 隣接する画素間において、たとえ閾値の変動が存在しな
い場合でも上記式のλに変動があれば、ＥＬを流れる電
流値が変動する。変動を±２％以内に抑えるためには、
λの変動を±５％に抑えなければならない。しかし、し
かし、１％以下にする必要はない。人間が変化を認識す
ることができないからである。また、１％以下を達成す
るためにはトランジスタサイズを相当に大きくする必要
があり、非現実的である。
【０２３３】また、実験、アレイ試作および検討によれ
ば第１のトランジスタ１１ａのチャンネル長が１０μｍ
以上２００μｍ以下とすることが好ましい。さらに好ま
しくは、第１のトランジスタ１１ａのチャンネル長が１
５μｍ以上１５０μｍ以下とすることが好ましい。これ
は、チャンネル長Ｌを長くした場合、チャンネルに含ま
れる粒界が増えることによって電界が緩和されキンク効
果が低く抑えられるためであると考えられる。
【０２３４】また、画素を構成するトランジスタ１１
が、レーザー再結晶化方法（レーザアニ−ル）により形
成されたポリシリコンＴＦＴで形成され、すべてのトラ
ンジスタにおけるチャンネルの方向がレーザーの照射方
向に対して同一の方向であることが好ましい。
【０２３５】本特許の発明の目的は、トランジスタ特性
のばらつきが表示に影響を与えない回路構成を提案する
ものであり、そのために４トランジスタ以上が必要であ
る。これらのトランジスタ特性により、回路定数を決定
する場合、４つのトランジスタの特性がそろわなけれ
ば、適切な回路定数を求めることが困難である。レーザ
ー照射の長軸方向に対して、チャンネル方向が水平の場
合と垂直の場合では、トランジスタ特性の閾値と移動度
が異なって形成される。なお、どちらの場合もばらつき
の程度は同じである。水平方向と、垂直方向では移動
度、閾値のあたいの平均値が異なる。したがって、画素
を構成するすべてのトランジスタのチャンネル方向は同
一であるほうが望ましい。
【０２３６】また、蓄積容量１９の容量値をＣｓ、第２
のトランジスタ１１ｂのオフ電流値をＩｏｆｆとした場
合、次式を満足させることが好ましい。
【０２３７】３ ＜ Ｃｓ／Ｉｏｆｆ ＜ ２４ さらに好ましくは、次式を満足させることが好ましい。
【０２３８】６ ＜ Ｃｓ／Ｉｏｆｆ ＜ １８ トランジスタ１１ｂのオフ電流を５ｐＡ以下とすること
により、ＥＬを流れる電流値の変化を２％以下に抑える
ことが可能である。これはリーク電流が増加すると、電
圧非書き込み状態においてゲート−ソース間（コンデン
サの両端）に貯えられた電荷を１フィールド間保持でき
ないためである。したがって、コンデンサ１９の蓄積用
容量が大きければオフ電流の許容量も大きくなる。前記
式を満たすことによって隣接画素間の電流値の変動を２
％以下に抑えることができる。
【０２３９】また、アクティブマトリックスを構成する
トランジスタがｐ−ｃｈポリシリコン薄膜トランジスタ
に構成され、トランジスタ１１ｂがデュアルゲート以上
であるマルチゲート構造とすることが好ましい。トラン
ジスタ１１ｂは、トランジスタ１１ａのソース−ドレイ
ン間のスイッチとして作用するため、できるだけＯＮ／
ＯＦＦ比の高い特性が要求される。トランジスタ１１ｂ
のゲートの構造をデュアルゲート構造以上のマルチゲー
ト構造とすることによりＯＮ／ＯＦＦ比の高い特性を実
現できる。
【０２４０】また、アクティブマトリックスを構成する
トランジスタがポリシリコン薄膜トランジスタで構成さ
れており、各トランジスタの（チャンネル幅Ｗ）＊（チ
ャンネル長Ｌ）を５４μｍ2以下とすることが好まし
い。（チャンネル幅Ｗ）＊（チャンネル長Ｌ）とトラン
ジスタ特性のバラツキとは相関がある。トランジスタ特
性におけるばらつきの原因は、レーザーの照射によるエ
ネルギーのばらつきなどに起因するものが大きく、した
がってこれを吸収するためには、できるだけレーザーの
照射ピッチ（一般的には１０数μｍ）をチャンネル内に
より多く含む構造が望ましい。各トランジスタの（チャ
ンネル幅Ｗ）＊（チャンネル長Ｌ）を５４μｍ2以下と
することによりレーザー照射に起因するばらつきがな
く、特性のそろった薄膜トランジスタを得ることができ
る。なお、あまりにもトランジスタサイズが小さくなる
と面積による特性ばらつきが発生する。したがって、各
トランジスタの（チャンネル幅Ｗ）＊（チャンネル長
Ｌ）は９μｍ2以上となるようにする。なお、さらに好
ましくは、各トランジスタの（チャンネル幅Ｗ）＊（チ
ャンネル長Ｌ）は１６μｍ2以上４５μｍ2以下となるよ
うにすることが好ましい。
【０２４１】また、隣接する単位画素での第１のトラン
ジスタ１１ａの移動度変動が２０％以下であるようにす
ることが好ましい。移動度が不足することによりスイッ
チングトランジスタの充電能力が劣化し、時間内に必要
な電流値を流すまでに、Ｍ１のゲート−ソース間の容量
を充電できない。従って移動のばらつきを２０％以内に
抑えることにより画素間の輝度のばらつきを認知限以下
にすることができる。
【０２４２】以上の説明は、画素構成が図１の構成とし
て説明したが、以上の事項は図２１、図４３、図７１、
図２２に図示する構成にも適用することができる。以
下、図２１などの画素構成について、構成、動作などの
説明をする。
【０２４３】ＥＬ素子１５に流す電流を設定する時、Ｔ
ＦＴ１１ａに流す信号電流をＩｗ、その結果ＴＦＴ１１
ａに生ずるゲートーソース間電圧をＶｇｓとする。書き
込み時はＴＦＴ１１ｄによってＴＦＴ１１ａのゲート・
ドレイン間が短絡されているので、ＴＦＴ１１ａは飽和
領域で動作する。よって、Ｉｗは、以下の式で与えられ
る。
【０２４４】 Ｉｗ＝μ１・Ｃｏｘ１・Ｗ１／Ｌ１／２（Ｖｇｓ−Ｖｔｈ１）2 … （１） ここで、Ｃｏｘは単位面積当たりのゲート容量であり、
Ｃｏｘ＝ε０・εｒ／ｄで与えられる。ＶｔｈはＴＦＴ
の閾値、μはキャリアの移動度、Ｗはチャンネル幅、Ｌ
はチャンネル長、ε０は真空の移動度、εｒはゲート絶
縁膜の比誘電率を示し、ｄはゲート絶縁膜の厚みであ
る。
【０２４５】ＥＬ素子１５に流れる電流をＩｄｄとする
と、Ｉｄｄは、ＥＬ素子１５と直列に接続されるＴＦＴ
１ｂによって電流レベルが制御される。本発明では、そ
のゲートーソース間電圧が（１）式のＶｇｓに一致する
ので、ＴＦＴ１ｂが飽和領域で動作すると仮定すれば、
以下の式が成り立つ。
【０２４６】 Ｉｄｒｖ＝μ２・Ｃｏｘ２・Ｗ２／Ｌ２／２（Ｖｇｓ−Ｖｔｈ２）2 … （ ２） 絶縁ゲート電界効果型の薄膜トランジスタ（ＴＦＴ）が
飽和領域で動作するための条件は、Ｖｄｓをドレイン・
ソース間電圧として、一般に以下の式で与えられる。
【０２４７】 ｜Ｖｄｓ｜＞｜Ｖｇｓ−Ｖｔｈ｜ … （３） ここで、ＴＦＴ１１ａとＴＦＴ１１ｂは、小さな画素内
部に近接して形成されるため、大略μ１＝μ２及びＣｏ
ｘ１＝Ｃｏｘ２であり、特に工夫を凝らさない限り、Ｖ
ｔｈ１＝Ｖｔｈ２と考えられる。すると、このとき
（１）式及び（２）式から容易に以下の式が導かれる。
【０２４８】 Ｉｄｒｖ／Ｉｗ＝（Ｗ２／Ｌ２）／（Ｗ１／Ｌ１） … （４） ここで注意すべき点は、（１）式及び（２）式におい
て、μ、Ｃｏｘ，Ｖｔｈの値自体は、画素毎、製品毎、
あるいは製造ロット毎にばらつくのが普通であるが、
（４）式はこれらのパラメータを含まないので、Ｉｄｒ
ｖ／Ｉｗの値はこれらのばらつきに依存しないというこ
とである。
【０２４９】仮にＷ１＝Ｗ２，Ｌ１＝Ｌ２と設計すれ
ば、Ｉｄｒｖ／Ｉｗ＝１、すなわちＩｗとＩｄｒｖが同
一の値となる。すなわちＴＦＴの特性ばらつきによら
ず、ＥＬ素子１５に流れる駆動電流Ｉｄｄは、正確に信
号電流Ｉｗと同一になるので、結果としてＥＬ素子１５
の発光輝度を正確に制御できる。
【０２５０】以上の様に、変換用ＴＦＴ１１ａのＶｔｈ
１と駆動用ＴＦＴ１１ｂのＶｔｈ２は基本的に同一であ
る為、両ＴＦＴお互いにの共通電位にあるゲートに対し
てカットオフレベルの信号電圧が印加されると、ＴＦＴ
１１ａ及びＴＦＴ１１ｂ共に非導通状態になるはずであ
る。ところが、実際には画素内でもパラメータのばらつ
きなどの要因により、Ｖｔｈ１よりもＶｔｈ２が低くな
ってしまうことがある。この時には、駆動用ＴＦＴ１１
ｂにサブスレッショルドレベルのリーク電流が流れる
為、ＥＬ素子１５は微発光を呈する。この微発光により
画面のコントラストが低下し表示特性が損なわれる。
【０２５１】本発明では特に、駆動用ＴＦＴ１１ｂの閾
電圧Ｖｔｈ２が画素内で対応する変換用ＴＦＴ１１ａの
閾電圧Ｖｔｈ１より低くならない様に設定している。例
えば、ＴＦＴ１１ｂのゲート長Ｌ２をＴＦＴ１１ａのゲ
ート長Ｌ１よりも長くして、これらの薄膜トランジスタ
のプロセスパラメータが変動しても、Ｖｔｈ２がＶｔｈ
１よりも低くならない様にする。これにより、微少な電
流リークを抑制することが可能である。以上の事項は図
１のＴＦＴ１１ａとＴＦＴ１１ｄの関係にも適用され
る。
【０２５２】図２１に示すように、信号電流が流れる変
換用トランジスタＴＦＴ１１ａ、ＥＬ素子１５等からな
る発光素子に流れる駆動電流を制御する駆動用トランジ
スタＴＦＴ１１ｂの他、第１の走査線ｓｃａｎＡ（Ｓ
Ａ）の制御によって画素回路とデータ線ｄａｔａとを接
続もしくは遮断する取込用トランジスタＴＦＴ１１ｃ、
第２の走査線ｓｃａｎＢ（ＳＢ）の制御によって書き込
み期間中にＴＦＴ１１１１ａのゲート・ドレインを短絡
するスイッチ用トランジスタＴＦＴ１１ｄ，ＴＦＴ１１
ａのゲートーソース間電圧を書き込み終了後も保持する
ための容量Ｃ１９および発光素子としてのＥＬ素子１５
などから構成される。したがって、ゲート信号線は各画
素２本であることから、以前に説明した図１、図２、図
３などで説明した本発明の明細書全体の構成、機能、動
作などが適用することができる。
【０２５３】図２１でＴＦＴ１１ｃはＮチャンネルＭＯ
Ｓ（ＮＭＯＳ）、その他のトランジスタはＰチャンネル
ＭＯＳ（ＰＭＯＳ）で構成しているが、これは一例であ
って、必ずしもこの通りである必要はない。容量Ｃは、
その一方の端子をＴＦＴ１１ａのゲートに接続され、他
方の端子はＶｄｄ（電源電位）に接続されているが、Ｖ
ｄｄに限らず任意の一定電位でも良い。ＥＬ素子１５の
カソード（陰極）は接地電位に接続されている。したが
って、以上の事項は図１などにも適用されることは言う
までもない。
【０２５４】ＥＬ素子１５の端子電圧は温度によっても
変化する。通常、温度が低い時は高く、温度が高くなる
につれ、低くなる。この傾向はリニアの関係にある。し
たがって、Ｖｄｄ電圧を外部温度によって（正確にはＥ
Ｌ素子１５の温度によって）調整することが好ましい。
温度センサで外部温度を検出し、Ｖｄｄ電圧発生部のフ
ィードバックをかけてＶｄｄ電圧を変化させる。Ｖｄｄ
電圧は摂氏１０℃の変化で、２％以上８％以下変化する
ようにすることが好ましい。中でも３％以上６％以下と
することが好ましい。
【０２５５】なお、図１などのＶｄｄ電圧はＴＦＴ１１
のオフ電圧よりも低くすることが好ましい。具体的に
は、Ｖｇｈ（ゲートのオフ電圧）は少なくともＶｄｄ−
０．５（Ｖ）よりの高くするべきである。これよりも低
いとＴＦＴのオフリークが発生し、レーザーアニ−ルの
ショットムラが目立つようになる。また、Ｖｄｄ＋４
（Ｖ）よりも低くすべきである。あまりにも高いと逆に
オフリーク量が増加する。したがって、ゲートのオフ電
圧（図１ではＶｇｈ、つまり、電源電圧に近い電圧側）
は、電源電圧（図１ではＶｄｄ）は、よりも−０．５
（Ｖ）以上＋４（Ｖ）以下とすべきである。さらに好ま
しくは、電源電圧（図１ではＶｄｄ）は、よりも０
（Ｖ）以上＋２（Ｖ）以下とすべきである。つまり、ゲ
ート信号線に印加するＴＦＴのオフ電圧は、十分オフに
なるようにする。ＴＦＴがｎチャンネルの場合は、Ｖｇ
ｌがオフ電圧となる。したがって、ＶｇｌはＧＮＤ電圧
に対して−４（Ｖ）以上０．５（Ｖ）以下の範囲となる
ようにする。さらに好ましくは−２（Ｖ）以上０（Ｖ）
以下の範囲することが好ましい。
【０２５６】以上の事項は、図１の電流プログラムの画
素構成について述べたが、これに限定するものではな
く、図５４、図６７、図１０３などの電圧プログラムの
画素構成にも適用できることは言うまでもない。なお、
電圧プログラムのＶｔオフセットキャンセルは、Ｒ、
Ｇ、Ｂごとに個別に補償することが好ましい。
【０２５７】図２１の構成は、走査線ｓｃａｎＡ及びｓ
ｃａｎＢを順次選択する走査線駆動回路と、輝度情報に
応じた電流レベルを有する信号電流Ｉｗを生成して逐次
データ線ｄａｔａに供給する電流源ＣＳを含むデータ線
駆動回路と、各走査線ｓｃａｎＡ，ｓｃａｎＢ及び各デ
ータ線ｄａｔａの交差部に配されていると共に、駆動電
流の供給を受けて発光する電流駆動型のＥＬ素子１５を
含む複数の画素とを備えている。
【０２５８】特徴事項として、図２１に示した画素構成
は、当該走査線ｓｃａｎＡが選択された時当該データ線
ｄａｔａから信号電流Ｉｗを取り込む受入部と、取り込
んだ信号電流Ｉｗの電流レベルを一旦電圧レベルに変換
して保持する変換部と、保持された電圧レベルに応じた
電流レベルを有する駆動電流を当該発光素子ＯＬＥＤ１
５（他に、ＥＬ，ＯＥＬ，ＰＥＬ，ＰＬＥＤと略称する
場合がある）に流す駆動部とからなる。具体的には、前
記受入部は取込用トランジスタＴＦＴ１１ｃからなる。
【０２５９】前記変換部は、ゲート、ソース、ドレイン
及びチャネルを備えた変換用薄膜トランジスタＴＦＴ１
１ａと、そのゲートに接続した容量Ｃとを含んでいる。
変換用薄膜トランジスタＴＦＴ１１ａ、受入部によって
取り込まれた信号電流Ｉｗをチャネルに流して変換され
た電圧レベルをゲートに発生させ、容量Ｃ１９ートに生
じた電圧レベルを保持する。
【０２６０】更に前記変換部は、変換用薄膜トランジス
タＴＦＴ１１ａドレインとゲートとの間に挿入されたス
イッチ用薄膜トランジスタＴＦＴ１１ｄを含んでいる。
スイッチング用薄膜トランジスタＴＦＴ１１ｄは、信号
電流Ｉｗの電流レベルを電圧レベルに変換する時に導通
し、変換用薄膜トランジスタＴＦＴ１１ａのドレインと
ゲートを電気的に接続してソースを基準とする電圧レベ
ルをＴＦＴ１１ａのゲートに生ぜしめる。又、スイッチ
用薄膜トランジスタＴＦＴ１１ｄは、電圧レベルを容量
Ｃに保持する時に遮断され、変換用薄膜トランジスタＴ
ＦＴ１１ａのゲート及びこれに接続した容量Ｃ１９をＴ
ＦＴ１１ａのドレインから切り離す。
【０２６１】また、前記駆動部は、ゲート、ドレイン、
ソース及びチャネルを備えた駆動用薄膜トランジスタＴ
ＦＴ１１ｂを含んでいる。駆動用薄膜トランジスタＴＦ
Ｔｂは、容量Ｃ１９に保持された電圧レベルをゲートに
受け入れそれに応じた電流レベルを有する駆動電流はチ
ャネルを介してＥＬ素子１５に流す。変換用薄膜トラン
ジスタＴＦＴ１１ａのゲートと駆動用薄膜トランジスタ
ＴＦＴ１１ｂのゲートとが直接に接続されてカレントミ
ラー回路を構成し、信号電流Ｉｗの電流レベルと駆動電
流の電流レベルとが比例関係となる様にしている。
【０２６２】駆動用薄膜トランジスタＴＦＴ１１ｂは飽
和領域で動作し、そのゲートに印加された電圧レベルと
閾電圧との差に応じた駆動電流をＥＬ素子１５に流す。
【０２６３】駆動用薄膜トランジスタＴＦＴ１１ｂは、
その閾電圧が画素内で対応する変換用薄膜トランジスタ
ＴＦＴ１１ａの閾電圧より低くならない様に設定されて
いる。具体的には、ＴＦＴ１１ｂは、そのゲート長がＴ
ＦＴ１１Ａのゲート長より短くならない様に設定されて
いる。あるいは、ＴＦＴ１１ｂは、そのゲート絶縁膜が
画素内で対応するＴＦＴ１１ａのゲート絶縁膜より薄く
ならないように設定しても良い。
【０２６４】あるいは、ＴＦＴ１１ｂは、そのチャネル
に注入される不純物濃度を調整して、閾電圧が画素内で
対応するＴＦＴ１１ａの閾電圧より低くならない様に設
定してもよい。仮に、ＴＦＴ１１ａとＴＦＴ１１ｂの閾
電圧が同一となる様に設定した場合、共通接続された両
薄膜トランジスタのゲートにカットオフレベルの信号電
圧が印加されると、ＴＦＴ１１ａ及びＴＦＴ１１ｂは両
方共オフ状態になるはずである。ところが、実際には画
素内にも僅かながらプロセスパラメータのばらつきがあ
り、ＴＦＴ１１ａの閾電圧よりＴＦＴ１１ｂの閾電圧が
低くなる場合がある。
【０２６５】この時には、カットオフレベル以下の信号
電圧でもサブスレッショルドレベルの微弱電流が駆動用
ＴＦＴ１１ｂに流れる為、ＥＬ素子１５は微発光し画面
のコントラスト低下が現れる。そこで、ＴＦＴ１１ｂの
ゲート長をＴＦＴ１１ａのゲート長よりも長くしてい
る。これにより、薄膜トランジスタのプロセスパラメー
タが画素内で変動しても、ＴＦＴ１１ｂの閾電圧がＴＦ
Ｔ１１ａの閾電圧よりも低くならない様にする。
【０２６６】ゲート長Ｌが比較的短い短チャネル効果領
域Ａでは、ゲート長Ｌの増加に伴いＶｔｈが上昇する。
一方、ゲート長Ｌが比較的大きな抑制領域Ｂではゲート
長Ｌに関わらずＶｔｈはほぼ一定である。この特性を利
用して、ＴＦＴ１１ｂのゲート長をＴＦＴ１１ａのゲー
ト長よりも長くしている。例えば、ＴＦＴ１１ａのゲー
ト長が７μｍの場合、ＴＦＴ１１ｂのゲート長を１０μ
ｍ程度にする。
【０２６７】ＴＦＴ１１ａのゲート長が短チャネル効果
領域Ａに属する一方、ＴＦＴ１１ｂのゲート長が抑制領
域Ｂに属する様にしても良い。これにより、ＴＦＴ１１
ｂにおける短チャネル効果を抑制することができるとと
もに、プロセスパラメータの変動による閾電圧低減を抑
制可能である。以上により、ＴＦＴ１１ｂに流れるサブ
スレッショルドレベルのリーク電流を抑制してＥＬ素子
１５の微発光を抑え、コントラスト改善に寄与可能であ
る。
【０２６８】図２１に示した画素回路の駆動方法を簡潔
に説明する。先ず、書き込み時には第１の走査線ｓｃａ
ｎＡ、第２の走査線ｓｃａｎＢを選択状態とする。両走
査線が選択された状態でデータ線ｄａｔａに電流源ＣＳ
を接続することにより、ＴＦＴ１１ａに輝度情報に応じ
た信号電流Ｉｗが流れる。電流源ＣＳは輝度情報に応じ
て制御される可変電流源である。このとき、ＴＦＴ１１
ａのゲート・ドレイン間はＴＦＴ１１ｄによって電気的
に短絡されているので（３）式が成立し、ＴＦＴ１１ａ
は飽和領域で動作する。従って、そのゲートーソース間
には（１）式で与えられる電圧Ｖｇｓが生ずる。
【０２６９】次に、ｓｃａｎＡ，ｓｃａｎＢを非選択状
態とする。詳しくは、まずｓｃａｎＢを低レベルとして
ＴＦＴ１１ｄをｏｆｆ状態とする。これによってＶｇｓ
が容量Ｃ１９によって保持される。次にｓｃａｎＡを高
レベルにしてｏｆｆ状態とすることにより、画素回路と
データ線ｄａｔａとが電気的に遮断されるので、その後
はデータ線ｄａｔａを介して別の画素への書き込みを行
うことができる。ここで、電流源ＣＳが信号電流の電流
レベルとして出力するデータは、ｓｃａｎＢが非選択と
なる時点では有効である必要があるが、その後は任意の
レベル（例えば次の画素の書き込みデータ）とされて良
い。
【０２７０】ＴＦＴ１１ｂはＴＦＴ１１ａとゲート及び
ソースが共通接続されており、かつ共に小さな画素内部
に近接して形成されているので、ＴＦＴ１１ｂが飽和領
域で動作していれば、ＴＦＴ１１ｂを流れる電流は
（２）式で与えられ、これがすなわちＥＬ素子１５に流
れる駆動電流Ｉｄｄとなる。ＴＦＴ１１ｂを飽和領域で
動作させるには、ＥＬ素子１５での電圧降下を考慮して
もなお（３）式が成立するよう、十分な電源電位をＶｄ
ｄに与えれば良い。
【０２７１】なお、図１（ｂ）などと同様に、インピー
ダンスを増大させるためなどを目的として、図２２に図
示するように、ＴＦＴ１１ｅ、１１ｆを付加しても良い
ことはいうまでもない。このようにＴＦＴ１１ｅ，１１
ｆを付加することによりより良好な電流駆動を実現でき
る。他の事項は図１で説明しているで省略する。
【０２７２】このようにして作製した図１、図２１など
で説明したＥＬ表示素子に直流電圧を印加し、１０mA/c
m2の一定電流密度で連続駆動させた。ＥＬ構造体は、
７．０V 、２００cd/cm2の緑色（発光極大波長λmax ＝
４６０nm）の発光が確認できた。青色発光部は、輝度１
００cd／cm2 で、色座標がｘ＝０．１２９，ｙ＝０．１
０５、緑色発光部は、輝度２００cd／cm2 で、色座標が
ｘ＝０．３４０，ｙ＝０．６２５、赤色発光部は、輝度
１００cd／cm2 で、色座標がｘ＝０．６４９，ｙ＝０．
３３８の発光色が得られた。
【０２７３】以降、図１、図２１、図４３、図７１、図
２２などを用いた表示装置、表示モジュール、情報表示
装置およびその駆動回路と駆動方法などについて説明を
する。
【０２７４】フルカラー有機ＥＬ表示パネルでは，開口
率の向上が重要な開発課題になる。開口率を高めると光
の利用効率が上がり，高輝度化や長寿命化につながるた
めである。開口率を高めるためには，有機ＥＬ層からの
光を遮るＴＦＴの面積を小さくすればよい。低温多結晶
Ｓｉ−ＴＦＴはアモルファスシリコンに比較して１０−
１００倍の性能を持ち、電流の供給能力が高いため、Ｔ
ＦＴの大きさを非常に小さくできる。したがって、有機
ＥＬ表示パネルでは、画素トランジスタ、周辺駆動回路
を低温ポリシリコン技術で作製することが好ましい。も
ちろん、アモルファスシリコン技術で形成してもよいが
画素開口率はかなり小さくなってしまう。
【０２７５】ゲートドライバ１２あるいはソースドライ
バ１４などの駆動回路をガラス基板４６上に形成するこ
とにより、電流駆動の有機ＥＬ表示パネルで特に問題に
なる抵抗を下げることができる。ＴＣＰの接続抵抗がな
くなるうえに，ＴＣＰ接続の場合に比べて電極からの引
き出し線が２〜３ｍｍ短くなり配線抵抗が小さくなる。
さらに、ＴＣＰ接続のための工程がなくなる，材料コス
トが下がるという利点があるとする。
【０２７６】次に、本発明のＥＬ表示パネルあるいはＥ
Ｌ表示装置について説明をする。図２はＥＬ表示装置の
回路を中心とした説明図である。画素１６がマトリック
ス状に配置または形成されている。各画素１６には各画
素の電流プログラムを行う電流を出力するソースドライ
バ１４が接続されている。ソースドライバ１４の出力段
は映像信号のビット数に対応したカレントミラー回路が
形成されている。たとえば、６４階調であれば、６３個
のカレントミラー回路が各ソース信号線に形成され、こ
れらのカレントミラー回路の個数を選択することにより
所望の電流をソース信号線１８に印加できるように構成
されている。
【０２７７】なお、１つのカレントミラー回路の最小出
力電流は１０ｎＡ以上５０ｎＡにしている。特にカレン
トミラー回路の最小出力電流は１５ｎＡ以上３５ｎＡに
することがよい。ドライバＩＣ１４内のカレントミラー
回路を構成するトランジスタの精度を確保するためであ
る。
【０２７８】また、ソース信号線１８の電荷を強制的に
放出または充電するプリチャージあるいはディスチャー
ジ回路を内蔵する。ソース信号線１８の電荷を強制的に
放出または充電するプリチャージあるいはディスチャー
ジ回路の電圧（電流）出力値は、Ｒ、Ｇ、Ｂで独立に設
定できるように構成することが好ましい。ＥＬ素子１５
の閾値がＲＧＢでことなるからである。
【０２７９】以上に説明した画素構成、アレイ構成、パ
ネル構成などは、以下に説明する構成、方法、装置に適
用されることは言うまでもない。また、以下に説明する
構成、方法、装置は、すでに説明した画素構成、アレイ
構成、パネル構成などが適用されることは言うまでもな
い。
【０２８０】有機ＥＬ素子は大きな温度依存性特性（温
特）があることが知られている。この温特による発光輝
度変化を調整するため、カレントミラー回路に出力電流
を変化させるサーミスタあるいはポジスタなどの非直線
素子を付加し、温特による変化を前記サーミスタなどで
調整することによりアナログ的に基準電流を作成する。
【０２８１】この場合は、選択するＥＬ材料で一義的に
決定されるから、マイコンなどのソフト制御する必要が
ない場合が多い。つまり、液晶材料により、一定のシフ
ト量などに固定しておいてもよい。重要なのは発光色材
料により温特が異なっている点であり、発光色（Ｒ，
Ｇ，Ｂ）ごとに最適な温特補償を行う必要がある点であ
る。
【０２８２】Ｒ、Ｇ、Ｂの各ＥＬ素子の温特は一定範囲
内にする必要がある。Ｒ、Ｇ、ＢのＥＬ素子１５の温特
はない事が好ましいのはいうまでもない。少なくとも
Ｒ，Ｇ，Ｂの温特方向が同一方向か、もしくは変化しな
いようにする。また、変化は各色摂氏１０℃の変化で、
２％以上８％以下変化するようにすることが好ましい。
中でも３％以上６％以下とすることが好ましい。
【０２８３】また、温特補償はマイコンでおこなっても
よい。温度センサでＥＬ表示パネルの温度を測定し、測
定した温度によりマイコン（図示せず）などで変化させ
る。また、切り替え時に基準電流などをマイコン制御な
どにより自動的に切り替えてもよいし、また、特定のメ
ニュー表示を表示できるように制御してもよい。また、
マウスなどを用いて切り替えできるように構成できる。
また、ＥＬ表示装置の表示画面をタッチパネルにし、か
つメニューを表示して特定箇所を押さえることにより切
り替えできるように構成してもよい。
【０２８４】本発明ではソースドライバは半導体シリコ
ンチップで形成し、ガラスオンチップ（ＣＯＧ）技術で
基板４６のソース信号線１８の端子と接続されている。
ソース信号線１８などの信号線の配線はクロム、アルミ
ニウム、銀などの金属配線が用いられる。細い配線幅で
低抵抗の配線が得られるからである。配線は画素が反射
型の場合は画素の反射膜を構成する材料で、反射膜と同
時に形成することが好ましい。工程が簡略できるからで
ある。
【０２８５】本発明はＣＯＧ技術に限定するものではな
く、チップオンフィルム（ＣＯＦ）技術に前述のドライ
バＩＣ１４などを積載し、表示パネルの信号線と接続し
た構成としてもよい。また、ドライブＩＣは電源ＩＣ１
０２を別途作製し、３チップ構成としてもよい。
【０２８６】また、ＴＣＦテープを用いてもよい。ＴＣ
Ｆテープ向けフィルムは，ポリイミドフィルムと銅（Ｃ
ｕ）箔を，接着剤を使わずに熱圧着することができる。
接着剤を使わずにポリイミドフィルムにＣｕを付けるＴ
ＣＰテープ向けフィルムにはこのほか，Ｃｕ箔の上に溶
解したポリイミドを重ねてキャスト成型する方式と，ポ
リイミドフィルム上にスパッタリングで形成した金属膜
の上にＣｕをメッキや蒸着で付ける方式がある。これら
のいずれでもよいが、接着剤を使わずにポリイミドフィ
ルムにCuを付けるTCPテープを用いる方法が最も好まし
い。３０μｍ以下のリード・ピッチには、接着剤を使わ
ないＣｕはり積層板で対応する。接着剤を使わないCuは
り積層板のうち、Cu層をメッキや蒸着で形成する方法は
Cu層の薄型化に適しているため，リード・ピッチの微細
化に有利である。
【０２８７】一方、ゲートドライバ回路１２は低温ポリ
シリコン技術で形成している。つまり、画素のＴＦＴと
同一のプロセスで形成している。これは、ソースドライ
バ１４に比較して内部の構造が容易で、動作周波数も低
いためである。したがって、低温ポリシリ技術で形成し
ても容易に形成することができ、また、狭額縁化を実現
できる。もちろん、ゲートドライバ１２をシリコンチッ
プで形成し、ＣＯＧ技術などを用いて基板４６上に実装
してもよいことは言うまでもない。また、画素ＴＦＴな
どのスイッチング素子、ゲートドライバなどは高温ポリ
シリコン技術で形成してもよく、有機材料で形成（有機
ＴＦＴ）してもよい。
【０２８８】ゲートドライバ１２はゲート信号線１７ａ
用のシフトレジスタ２２ａと、ゲート信号線１７ｂ用の
シフトレジスタ２２ｂとを内蔵する。各シフトレジスタ
２２は正相と負相のクロック信号（ＣＬＫｘＰ、ＣＬＫ
ｘＮ）、スタートパルス（ＳＴｘ）で制御される。その
他、ゲート信号線の出力、非出力を制御するイネーブル
（ＥＮＡＢＬ）信号、シフト方向を上下逆転するアップ
ダウン（ＵＰＤＷＭ）信号を付加することが好ましい。
他に、スタートパルスがシフトレジスタにシフトされ、
そして出力されていることを確認する出力端子などを設
けることが好ましい。なお、シフトレジスタのシフトタ
イミングはコントロールＩＣ（図示せず）からの制御信
号で制御される。また、外部データのレベルシフトを行
うレベルシフト回路を内蔵する。また、検査回路を内蔵
する。
【０２８９】シフトレジスタ２２のバッファ容量は小さ
いため、直接にはゲート信号線１７を駆動することがで
きない。そのため、シフトレジスタ２２の出力とゲート
信号線１７を駆動する出力ゲート２４間には少なくとも
２つ以上のインバータ回路２３が形成されている。
【０２９０】ソースドライバ１４を低温ポリシリなどの
ポリシリ技術で基板４６上に直接形成する場合も同様で
あり、ソース信号線を駆動するトランスファーゲートな
どのアナログスイッチのゲートとソースドライバのシフ
トレジスタ間には複数のインバータ回路が形成される。
以下の事項（シフトレジスタの出力と、信号線を駆動す
る出力段（出力ゲートあるいはトランスファーゲートな
どの出力段間に配置されるインバータ回路に関する事
項）は、ソースドライブおよびゲートドライブ回路に共
通の事項である。たとえば、図２ではソースドライバ１
４の出力が直接ソース信号線１８に接続されているよう
に図示したが、実際には、ソースドライバのシフトレジ
スタの出力は多段のインバータ回路が接続されて、イン
バータの出力がトランスファーゲートなどのアナログス
イッチのゲートに接続されている。
【０２９１】インバータ回路２３はＰチャンネルのＭＯ
ＳトランジスタとＮチャンネルのＭＯＳトランジスタか
ら構成される。先にも説明したようにゲートドライバ回
路１２のシフトレジスタ回路２２の出力端にはインバー
タ回路２３が多段に接続されており、その最終出力が出
力ゲート２４に接続されている。なお、インバータ回路
２３はＰチャンネルのみで構成してもよい。ただし、こ
の場合は、インバータではなく単なるゲート回路として
構成してもよい。
【０２９２】各インバータ回路２３を構成するＰチャン
ネルまたはＮチャンネルのＴＦＴのチャンネル幅をＷ、
チャンネル長をＬ（ダブルゲート以上の場合は構成する
チャンネルの幅もしくはチャンネル長を加算する）と
し、シストレジスタに近いインバータの次数を１、表示
側に近いインバータの次数をＮ（Ｎ段目）とする。
【０２９３】インバータ回路２３の接続段数が多いと接
続されているインバータ２３の特性差が多重（積み重な
り）され、シフトレジスタ２２から出力ゲート２４まで
の伝達時間に差が生じる（遅延時間バラツキ）。たとえ
ば、極端な場合では、図２において出力ゲート２４ａは
１．０μｓｅｃ後（シフトレジスタからパルスが出力さ
れてから起算して）にオンしている（出力電圧が切り替
わっている）のに、出力ゲート２４ｂは１．５μｓｅｃ
後（シフトレジスタからパルスが出力されてから起算し
て）にオンしている（出力電圧が切り替わっている）と
いう状態が生じる。
【０２９４】したがって、シフトレジスタ２２と出力ゲ
ート２４間に作製するインバータ回路２３数は少ない方
がよいが、出力ゲート２４を構成するＴＦＴのチャンネ
ルのゲート幅Ｗは非常に大きい。また、シストレジスタ
２２の出力段のゲート駆動能力は小さい。そのため、シ
フトレジスタを構成するゲート回路（ＮＡＮＤ回路な
ど）で直接に出力ゲート２４を駆動することは不可能で
ある。そのため、インバータを多段接続する必要がある
が、たとえば、図２のインバータ２３ｄのＷ４／Ｌ４
（Ｐチャンネルのチャンネル幅／Ｐチャンネルのチャン
ネル長）の大きさと、インバータ２３ｃのＷ３／Ｌ３の
大きさの比が大きいと遅延時間が長くなり、また、イン
バータの特性がバラツキも大きくなる。
【０２９５】図３に遅延時間バラツキ（点線で示す）と
遅延時間比（実線で示す）の関係を示す。横軸は（Ｗn-
1／Ｌn-1）／（Ｗn／Ｌn）で示す。たとえば、図２でイ
ンバータ２３ｄとインバータ２３ｃのＬが同一で２Ｗ３
＝Ｗ４であれば（Ｗ３／Ｌ３）／（Ｗ４／Ｌ４）＝０．
５である。図３のグラフにおいて遅延時間比は（Ｗn-1
／Ｌn-1）／（Ｗn／Ｌn）＝０．５のときを１とし、遅
延同様に時間バラツキも１としている。
【０２９６】図３では（Ｗn-1／Ｌn-1）／（Ｗn／Ｌn）
が大きくなるほどインバータ２３の接続段数が多くなり
遅延時間バラツキが大きくなることを示しており、ま
た、（Ｗn-1／Ｌn-1）／（Ｗn／Ｌn）が小さくなるほど
インバータ２３から次段へのインバータ２３への遅延時
間が長くなることを示している。このグラフから遅延時
間比および遅延時間バラツキを２以内にすることが設計
上有利である。したがって、次式の条件を満足させれば
よい。
【０２９７】０．２５ ≦（Ｗn-1／Ｌn-1）／（Ｗn／
Ｌn） ≦０．７５ また、各インバータ２３のＰチャンネルのＷ／Ｌ比（Ｗ
p／Ｌp）とｎチャンネルのＷ／Ｌ比（Ｗs／Ｌs）とは以
下の関係を満足させる必要がある。
【０２９８】 ０．４ ≦（Ｗs／Ｌs）／（Ｗp／Ｌp） ≦０．８ さらに、シフトレジスタの出力端から出力ゲート（ある
いはトランスファーゲート）間に形成するインバータ２
３の段数ｎは次式を満足させると遅延時間のバラツキも
少なく良好である。
【０２９９】３ ≦ ｎ ≦ ８ モビリティμにも課題がある。ｎチャンネルトランジス
タのモビリティμnは小さいとＴＧおよびインバータの
サイズが大きくなり、消費電力等が大きくなる。また、
ドライバの形成面積が大きくなる。そのため、パネルサ
イズが大きくなってしまう。一方、大きいとトランジス
タの特性劣化をひきおこしやすい。そのため、モビリテ
ィμnは以下の範囲がよい。
【０３００】５０ ≦ μn ≦ １５０ また、シフトレジスタ２２内のクロック信号のスルーレ
ートは、５００Ｖ／μｓｅｃ以下にする。スルーレート
が高いとｎチャンネルトランジスタの劣化が激しい。
【０３０１】なお、図２でシフトレジスタの出力にはイ
ンバータ２３を多段に接続するとしたが、ＮＡＮＤ回路
でもよい。ＮＡＮＤ回路でもインバータを構成すること
ができるからである。つまり、インバータ２３の接続段
数とはゲートの接続段数と考えればよい。この場合もい
ままで説明したＷ／Ｌ比等の関係が適用される。また、
以上の図２、図３などで説明した事項は図６０、図７
４、図８４などにも適用される。
【０３０２】また、図２などにおいて画素のスイッチン
グトランジスタがＰチャンネルの時は、最終段のインバ
ータからの出力は、オン電圧はＶｇｌがゲート信号線１
７に印加され、オフ電圧はＶｇｈがゲート信号線１７に
印加される。逆に画素のスイッチングトランジスタがＮ
チャンネルの時は、最終段のインバータからの出力は、
オフ電圧はＶｇｌがゲート信号線１７に印加され、オン
電圧はＶｇｈがゲート信号線１７に印加される。
【０３０３】以上の実施例では、ゲートドライバを高温
ポリシリコンあるいは低温ポリシリコン技術などで画素
１６と同時に作製するとしたが、これに限定するもので
はない。たとえば、図２６に図示するように、別途、半
導体チップで作製したソースドライバＩＣ１４、ゲート
ドライバＩＣ１２を表示パネル８２に積載してもよい。
【０３０４】また、表示パネル８２を携帯電話などの情
報表示装置に使用する場合、ドライバＩＣ１４、１５を
図２６に示すように表示パネルの一辺に実装することが
好ましい（なお、このように一辺にドライバＩＣを実装
する形態を３辺フリー構成（構造）と呼ぶ。従来は、表
示領域のＸ辺にゲートドライバＩＣ１２が実装され、Ｙ
辺にソースドライバＩＣ１４が実装されていた）。画面
２１の中心線が表示装置の中心になるように設計し易
く、また、ドライバＩＣの実装も容易となるからであ
る。なお、ゲートドライバ回路を高温ポリシリコンある
いは低温ポリシリコン技術などで３辺フリーの構成で作
製してもよい（つまり、図２６の１４と１２のうち、少
なくとも一方をポリシリコン技術で基板４９に直接形成
する）。
【０３０５】なお、３辺フリー構成とは、基板４９に直
接ＩＣを積載あるいは形成した構成だけでなく、ＩＣ１
４，１２などを取り付けたフィルム（ＴＣＰ，ＴＡＢ技
術など）を基板４９の一辺（もしくはほぼ一辺）にはり
つけた構成も含む。つまり、２辺にＩＣが実装あるいは
取り付けられていない構成、配置あるいはそれに類似す
るすべてを意味する。
【０３０６】図２６のようにゲートドライバ１２をソー
スドライバ１４の横に配置すると、ゲート信号線１７は
辺Ｃの沿って形成し、画面表示領域２１まで形成する必
要がある（図２７等参照）。
【０３０７】なお、Ｃ辺に形成するゲート信号線１７の
ピッチは５μｍ以上１２μｍ以下にする。５μｍ未満で
は隣接ゲート信号線に寄生容量の影響によりノイズが乗
ってしまう。実験によれば７μ以下で寄生容量の影響が
顕著に発生する。さらに５μｍ未満では表示画面にビー
ト状などの画像ノイズが激しく発生する。特にノイズの
発生は画面の左右で異なり、このビート状などの画像ノ
イズを低減することは困難である。また、低減１２μｍ
を越えると表示パネルの額縁幅Ｄが大きくなりすぎ実用
的でない。
【０３０８】前述の画像ノイズを低減するためには、ゲ
ート信号線１７を形成した部分の下層あるいは上層に、
グラントパターン（一定電圧に電圧固定あるいは全体と
して安定した電位に設定されている導電パターン）を配
置することにより低減できる。また、別途設けたシール
ド板（シールド箔（一定電圧に電圧固定あるいは全体と
して安定した電位に設定されている導電パターン））を
ゲート信号線１７上に配置すればよい。
【０３０９】図２６のＣ辺のゲート信号線１７はＩＴＯ
電極で形成してもよいが、低抵抗化するため、ＩＴＯと
金属薄膜とを積層して形成することが好ましい。また、
金属膜で形成することが好ましい。ＩＴＯと積層する場
合は、ＩＴＯ上にチタン膜を形成し、その上にアルミニ
ウムあるいはアルミニウムとモリブデンの合金薄膜を形
成する。もしくはＩＴＯ上にクロム膜を形成する。金属
膜の場合は、アルミニウム薄膜、クロム薄膜で形成す
る。以上の事項は本発明の他の実施例でも同様である。
【０３１０】なお、図２７などにおいて、配線１７など
は表示領域の片側に配置するとしたがこれに限定するも
のではなく、両方に配置してもよい。たとえば、ゲート
信号線１７ａを表示領域２１の右側に配置（形成）し、
ゲート信号線１７ｂを表示領域２１の左側に配置（形
成）してもよい。以上の事項は他の実施例でも同様であ
る。
【０３１１】図３０ではソースドライバＩＣ１４とゲー
トドライバＩＣ１２とを１チップ化（１チップドライバ
ＩＣ１４ａ）している。１チップ化すれば、表示パネル
８２へのＩＣチップの実装が１個で済む。したがって、
実装コストも低減できる。また、１チップドライバＩＣ
内で使用する各種電圧も同時に発生することができる。
【０３１２】なお、ソースドライバＩＣ１４、ゲートド
ライバＩＣ１２、１チップドライバＩＣ１４ａはシリコ
ンなどの半導体ウェハで作製し、表示パネル８２に実装
するとしたがこれに限定するものではなく、低温ポリシ
リコン技術、高温ポリシリコン技術により表示パネル８
２に直接形成してもよいことは言うまでもない。
【０３１３】図２８では、ソースドライバＩＣ１４の両
端にゲートドライバＩＣ１２ａ、１５ｂを実装する（あ
るいは形成する）としたがこれに限定するのもではな
い。たとえば、図２６に示すように、ソースドライバＩ
Ｃ１４に隣接した一方の側に１つのゲートドライバＩＣ
１２を配置してもよい。なお、図２６などにおいて太い
実線で図示した箇所はゲート信号線１７が並列して形成
した箇所を示している。したがって、ｂの部分（画面下
部）は走査信号線の本数分のゲート信号線１７が並列し
て形成され、ａの部分（画面上部）はゲート信号線１７
が１本形成されている。
【０３１４】なお、図２８のように２つのゲートドライ
バ１２ａ、１２ｂを使用すると図２８のＣ辺に並列して
形成するゲート信号線１７ａの本数が走査線数の１／２
となる（画面の左右にゲート信号線数の１／２づつ配置
できるからである）。したがって、額縁が画面の左右で
均等になるという特徴があることは言うまでもない。
【０３１５】本発明はゲート信号線１７の走査方向と、
画面分割にも特徴がある。たとえば、図２８ではゲート
ドライバ１２ａが画面上部のゲート信号線１７ｂと接続
されている。また、ゲートドライバ１２ｂが画面下部の
ゲート信号線１７ａと接続されている。ゲート信号線１
７の走査方向も矢印Ａで示すように画面の上部から下部
の方向である。なお、ソース信号線１８は画面上部と画
面下部で共通である。
【０３１６】図２９ではゲートドライバ１２ａが画面上
部の隣接したゲート信号線１７と異なるように接続され
ている。ゲートドライバ１２ａは奇数番目のゲート信号
線ｂと接続されている。また、ゲートドライバ１２ｂは
偶数番目のゲート信号線１７ａと接続されている。ゲー
ト信号線の走査方向は、ゲート信号線１７ｂは画面上部
から下部の方向である（矢印Ａ）。ゲート信号線１７ａ
は画面下部から上部の方向である（矢印Ｂ）。このよう
にゲート信号線１７をゲートドライバＩＣ１２と接続す
ることにより、また、ゲート信号線の走査方法を所定の
方向とすることにより、画面２１に輝度傾斜が発生せ
ず、フリッカの発生も抑制することができる。
【０３１７】なお、ソース信号線１８は画面上部と画面
下部で共通である。ただし、画面の上下で分割してもよ
いことは言うまでもない。以上の事項は他の実施例にも
適用される。
【０３１８】図３０ではゲートドライバ１２ａが画面上
部のゲート信号線１７ｂと接続されている。また、ゲー
トドライバ１２ｂが画面下部のゲート信号線１７ａと接
続されている。ゲート信号線１７ｂの走査方向は矢印Ａ
で示すように画面の上部から下部の方向である。ゲート
信号線１７ａの走査方向は矢印Ｂで示すように画面の下
部から上部の方向である。なお、ソース信号線１８は画
面上部と画面下部で共通である。このようにゲート信号
線１７をゲートドライバＩＣ１２と接続することによ
り、また、ゲート信号線の走査方法を所定の方向とする
ことにより、画面２１に輝度傾斜が発生せず、フリッカ
の発生も抑制することができる。
【０３１９】また、図３０では、ソースドライバＩＣ１
４とゲートドライバＩＣ１２とを１チップ化（１チップ
ドライバＩＣ１４ａ）している。１チップ化すれば、表
示パネル８２へのＩＣチップの実装が１個で済む。した
がって、実装コストも低減できる。また、１チップドラ
イバＩＣ内で使用する各種電圧も同時に発生することが
できる。１チップドライバＩＣ１４ａはシリコンなどの
半導体ウェハで作製し、表示パネル８２に実装するとし
たがこれに限定するものではなく、低温ポリシリコン技
術、高温ポリシリコン技術により表示パネル８２に直接
形成してもよいことは言うまでもない。また、画面の上
部を駆動するドライバＩＣを表示画面の上辺に配置し、
画面の下部を駆動するドライバＩＣを表示画面の下辺に
配置してもよいことは言うまでもない（つまり、実装Ｉ
Ｃは２チップとなる）。以上の事項は他の本発明の実施
例にも適用される。
【０３２０】図２８および図３０では画面を中央部で分
割するように表現したが、これに限定するものではな
い。たとえば、図２８の場合は、表示画面２１ａを小さ
くし、表示画面２１ｂを大きくしてよい。表示画面２１
ａをパーシャル表示領域とする（図１１０参照）。パー
シャル表示領域は主として時刻表示や日付表示を行う。
また、パーシャル表示領域は低消費電力モードで使用す
る。図２８および図３０ではゲート信号線１７ｂで表示
領域２１ａを表示し、ゲート信号線１７ａで表示領域２
１ｂを表示する。
【０３２１】また、図１１０などでは、図１１１で図示
するように、表示領域２１ａを３辺フリーの構成とし、
表示領域２１ｂを従来のソースドライバ１４とゲートド
ライバ１２とを別個の辺に配置する構成としてもよい。
つまり、ゲート信号線１７ａとソース信号線１８ａは１
チップドライバＩＣ１４ａから出力する。
【０３２２】また、図１１４に図示するように表示領域
２１を２１ａと２１ｂの２つの領域に分割し、それぞれ
の領域に対応するソースドライバＩＣ１４、ゲートドラ
イバ１２を配置してもよい。図１１４では各ソースドラ
イバ１４から出力する映像信号の書き込み時間が他の実
施例と比較して２倍になるので、十分に画素に信号を書
き込むことができる。また、図１１３に図示するように
表示領域２１は１つにして画面の上下に各１つのソース
ドライバＩＣ１４を配置してもよい。このことは、ゲー
トドライバＩＣ１２に対しても同様に適用できる。
【０３２３】なお、以上の実施例はゲート信号線１７を
平行に形成し、画素領域まで配線する構成であったが、
これに限定するものではなく、図１１２に図示するよう
にソース信号線１８を１辺に平行に配線するように構成
してもよいことは言うまでもない。
【０３２４】図１１０、図１１１、図１１４などにおい
て、表示領域２１ａと２１ｂでフレームレート（駆動周
波数または単位時間（１秒間）あたりの画面書き換え回
数）を変化させたりすることも低消費電力化に有効な手
段である。また、表示領域２１ａと２１ｂで表示色数ま
たは表示色を変化させるのも低消費電力化に有効であ
る。
【０３２５】図１で図示した構成ではＥＬ素子１５のカ
ソードはＶｓ１電位に接続されている。しかし、各色を
構成する有機ＥＬの駆動電圧が異なるという問題があ
る。たとえば、単位平方センチメートルあたり０．０１
（Ａ）の電流を流した場合、青（Ｂ）ではＥＬ素子の端
子電圧は５（Ｖ）であるが、緑（Ｇ）および赤（Ｒ）で
は９（Ｖ）である。つまり、端子電圧が、ＢとＧ、Ｒで
異なる。したがって、ＢとＧ、Ｒでは保持するトランジ
スタ１１ｃ１１ｄのソース−ドレイン電圧（ＳＤ電圧）
が異なる。そのため、各色でトランジスタのソース−ド
レイン電圧（ＳＤ電圧）間オフリーク電流が異なること
になる。オフリーク電流が発生し、かつオフリーク特性
が各色で異なると、色バランスのずれた状態でフリッカ
が発生する、発光色に相関してガンマ特性がずれるとい
う複雑な表示状態をなる。
【０３２６】この課題に対応するため、本発明では図５
に図示するように、少なくともＲ、Ｇ、Ｂ色のうち、１
つのカソード電極の電位を他色のカソード電極の電位と
異ならせるように構成している。具体的には図５では、
Ｂをカソード電極５３ａとし、ＧとＲをカソード電極５
３ｂとしている。なお、図５はガラス面から光を取り出
す下取り出しを想定しているが、上取り出しの場合もあ
る。この場合はカソードとアノードは逆転した構成にな
る場合がある。
【０３２７】Ｒ、Ｇ、ＢのＥＬ素子１５の端子電圧は極
力一致させることが好ましいことは言うまでもない。少
なくとも、白ピーク輝度を表示しており、色温度が６０
００Ｋ以上９０００Ｋ以下の範囲で、Ｒ、Ｇ、ＢのＥＬ
素子の端子電圧は１０（Ｖ）以下となるように材料ある
いは構造選定をする必要がある。また、Ｒ、Ｇ、Ｂのの
うち、ＥＬ素子の最大の端子電圧と最小の端子電圧との
差は、２．５（Ｖ）以内にする必要がある。さらに好ま
しくは１．５（Ｖ）以下にする必要がある。なお、以上
の実施例では、色はＲＧＢとしたがこれに限定するもの
ではない。このことは後に説明する。
【０３２８】また、色ムラの補正も必要である。これ
は、各色のＥＬ材料を塗り分けるため、膜厚のバラツ
キ、特性のバラツキによって発生する。これを補正する
ため、３０％７０％の輝度で白ラスター表示を行い、表
示領域２１内の各色の面内分布を測定する。面内分布は
少なくとも３０画素に１ポイントずつは測定する。この
測定データをメモリからなるテーブルに保存し、この保
存されたデータを使用して、入力画像データを補正して
表示画面２１に表示するように構成する。
【０３２９】なお、画素は、Ｒ、Ｇ、Ｂの３原色とした
がこれに限定するものではなく、シアン、イエロー、マ
ゼンダの３色でもよい。また、Ｂとイエローの２色でも
よい。もちろん、単色でもよい。また、Ｒ、Ｇ、Ｂ、シ
アン、イエロー、マゼンダの６色でもよい。Ｒ、Ｇ、
Ｂ、シアン、マゼンダの５色でもよい。これらはナチュ
ラルカラーとして色再現範囲が拡大し良好な表示を実現
できる。その他、Ｒ、Ｇ、Ｂ、白の４色でもよい。Ｒ、
Ｇ、Ｂ、シアン、イエロー、マゼンダ、黒、白の７色で
もよいまた、白色発光の画素を表示領域２１全体に形成
（作製）し、ＲＧＢなどのカラーフィルタで３原色表示
としてもよい。この場合は、ＥＬ層に各色の発光材料を
積層して形成すればよい。また、１画素をＢとイエロー
のように塗り分けても良い。以上のように本発明のＥＬ
表示装置は、ＲＧＢの３原色でカラー表示を行うものに
限定されるものではない。
【０３３０】有機ＥＬ表示パネルのカラー化には主に三
つの方式があり，色変換方式はこのうちの一つである。
発光層として青色のみの単層を形成すればよく，フルカ
ラー化に必要な残りの緑色と赤色は，青色光から色変換
によって作り出す。したがって、ＲＧＢの各層を塗り分
ける必要がない、ＲＧＢの各色の有機ＥＬ材料をそろえ
る必要がないという利点がある。色変換方式は、塗り分
け方式のようは歩留まり低下がない。本発明のＥＬ表示
パネルなどはこのいずれの方式でも適用される。
【０３３１】また、図１６８に図示するように、３原色
の他に、白色発光の画素１６Ｗを形成してもよい。白色
発光の画素１６Ｗは、Ｒ，Ｇ，Ｂ発光の構造を積層する
ことのより作製（形成または構成）することにより実現
できる。１組の画素は、ＲＧＢの３原色と、白色発光の
画素１６Ｗからなる。白色発光の画素を形成することに
より、白色のピーク輝度が表現しやすくなる。したがっ
て、輝き感のある画像表示実現できる。
【０３３２】ＲＧＢなどの３原色を１組の画素をする場
合であっても、図１６９に図示するように、各色の画素
電極の面積は異ならせることが好ましい。もちろん、各
色の発光効率がバランスよく、色純度もバランスがよけ
れば、同一面積でもかまわない。しかし、１つまたは複
数の色のバランスが悪ければ、画素電極（発光面積）を
調整することが好ましい。各色の電極面積は電流密度を
基準に決定すればよい。つまり、色温度が６０００Ｋ
（ケルビン）以上９０００Ｋ以下の範囲で、ホワイトバ
ランスを調整した時、各色の電流密度の差が±３０％以
内となるようにする。さらに好ましくは±１５％以内と
なるようにする。たとえば、電流密度が１００Ａ／平方
メーターをすれば、３原色がいずれも７０Ａ／平方メー
ター以上１３０Ａ／平方メーター以下となるようにす
る。さらに好ましくは、３原色がいずれも８５Ａ／平方
メーター以上１１５Ａ／平方メーター以下となるように
する。
【０３３３】また、図１７０に図示するように、隣接し
た画素行で、３原色の配置が異なるように配置すること
が好ましい。たとえば、偶数行目が、左からＲ、Ｇ、Ｂ
の配置であれば、奇数行目はＢ、Ｇ、Ｒの配置とする。
このように配置することにより、少ない画素数でも、画
像の斜め方向の解像度が改善される。さらに、１行目を
左からＲ、Ｇ、Ｂ、Ｒ、Ｇ、Ｂの配置とし、２行目を
Ｇ、Ｂ、Ｒ、Ｇ、Ｂ、Ｒの配置とし、３行目をＢ、Ｒ、
Ｇ、Ｂ、Ｒ、Ｇの配置とするように、３画素行以上で、
画素配置を異ならせてもよい。
【０３３４】カソード電極５３ａは、各色の有機ＥＬを
塗り分けたメタルマスク技術を用いて形成する。メタル
マスクを用いるのは、有機ＥＬが水に弱くエッチングな
どを行うことができないからである。メタルマスク（図
示せず）を用いて、カソード電極５３ａを蒸着し、同時
にコンタクトホール５２ａで接続を取る。コンタクトホ
ール５２ａによりＢカソード配線５１ａと電気的接続を
取ることができる。
【０３３５】カソード電極５３ｂも同様に、各色の有機
ＥＬを塗り分けたメタルマスク技術を用いて形成する。
メタルマスク（図示せず）を用いて、カソード電極５３
ｂを蒸着し、同時にコンタクトホール５２ｂで接続を取
る。コンタクトホール５２ｂによりＲＧカソード配線５
１ｂと電気的接続を取ることができる。なお、カソード
電極のアルミ膜厚は７０ｎｍ以上２００ｎｍ以下となる
ように形成するとよい。
【０３３６】以上の構成により、カソード電極５１ａと
５１ｂには異なる電圧を印加することができるから、図
１のＶｄｄ電圧が各色共通であっても、ＲＧＢのうち、
少なくとも１色のＥＬに印加する電圧を変化させること
ができる。なお、図５ではＲＧでは同一のカソード電極
５３ｂとしたがこれに限定するものではなく、ＲとＧで
異なるカソード電極となるように構成してもよい。
【０３３７】以上のように構成することにより、各色で
トランジスタのソース−ドレイン電圧（ＳＤ電圧）間の
オフリーク電流が発生、キンク現象を防止することがで
きる。したがって、フリッカが発生なく、発光色に相関
してガンマ特性がずれるということもなく、良好な画像
表示を実現できる。
【０３３８】また、図１のＶｓ１をカソード電圧とし、
このカソード電圧を各色で異なるようにするとしたがこ
れに限定するものではなく、アノード電圧Ｖｄｄを各色
で異なるように構成してもよいことは言うまでもない。
たとえば、Ｒの画素のＶｄｄを電圧８（Ｖ）にし、Ｇを
６（Ｖ）、Ｂを１０（Ｖ）とする構成である。これらの
アノード電圧、カソード電圧は±１（Ｖ）の範囲で調整
できるように構成することが好ましい。
【０３３９】パネルサイズが２インチ程度であっても、
Ｖｄｄと接続されるアノードからは１００ｍＡ近く電流
が出力される。そのため、アノード配線２０（電流供給
線）の低抵抗化は必須である。この課題に対応するた
め、本発明では図６で図示するようにアノード６３配線
を表示領域の上側と下側から供給している（両端給
電）。以上のように両端給電することにより画面の上下
での輝度傾斜の発生がなくなる。
【０３４０】発光輝度を高めるためには画素４８を粗面
化するとよい。この構成を図７に示す。まず、画素電極
４８を形成する箇所にスタンパ技術を用いて微細な凹凸
を形成する。画素が反射型の場合は、スパッタリング法
で約２００ｎｍのアルミニウムの金属薄膜を形成して画
素電極４８を形成する。画素電極４８が有機ＥＬと接す
る箇所には凸部が設けられ、粗面化される。なお、単純
マトリックス型表示パネルの場合は、画像電極４８はス
トライプ状電極状とする。また、凸部は凸状だけに限定
するものではなく、凹状でもよい。また、凹と凸とを同
時に形成してもよい。
【０３４１】突起の大きさは直径４μｍ程度にして隣接
間距離の平均値を１０μｍ、２０μｍ、４０μｍにし
て、それぞれ突起の単位面積密度を１０００から１２０
０個／平方ミリメートル、１００から１２０個／ｍｍ
２、６００から８００個／平方ミリメートルとして輝度
測定を行った。すると、突起の単位面積密度が大きくな
るほど発光輝度が強くなることがわかった。したがっ
て、画素電極４８上の突起の単位面積密度を変えること
で、画素電極の表面状態を変えて発光輝度を調整できる
ことがわかった。検討によれば、突起の単位面積密度を
８００個／平方ミリメートル以下１００個／平方ミリメ
ートル以下で良好な結果を得ることができた。
【０３４２】有機ＥＬは自己発光素子である。この発光
による光がスイッチング素子としてのＴＦＴに入射する
とホトコンダクタ現象（ホトコン）が発生する。ホトコ
ンとは、光励起によりＴＦＴなどのスイッチング素子の
オフ時でのリーク（オフリーク）が増える現象を言う。
【０３４３】この課題に対処するため、本発明では図９
に示すようにゲートドライバ１２（場合によってはソー
スドライバ１４）の下層、画素トランジスタ１１の下層
の遮光膜９１を形成している。遮光膜９１はクロムなど
の金属薄膜で形成し、その膜厚は５０ｎｍ以上１５０ｎ
ｍ以下にする。膜厚が薄いと遮光効果が乏しく、厚いと
凹凸が発生して上層のＴＦＴ１１Ａ１のパターニングが
困難になる。
【０３４４】遮光膜９１上に２０以上１００ｎｍ以下の
無機材料からなる平滑化膜７１ａを形成する。この遮光
膜９１のレイヤーを用いて蓄積容量１９の一方の電極を
形成してもよい。この場合、平滑膜７１ａは極力薄く作
り蓄積容量の容量値を大きくすることが好ましい。また
遮光膜９１をアルミで形成し、陽極酸化技術を用いて酸
化シリコン膜を遮光膜９１の表面に形成し、この酸化シ
リコン膜を蓄積容量１９の誘電体膜として用いてもよ
い。平滑化膜７１ｂ上にはハイアパーチャ（ＨＡ）構造
の画素電極が形成される。
【０３４５】ドライバ回路１２などは裏面だけでなく、
表面からの光の進入も抑制するべきである。ホトコンの
影響により誤動作するからである。したがって、本発明
では、カソード電極が金属膜の場合は、ドライバ１２な
どの表面にもカソード電極を形成し、この電極を遮光膜
として用いている。
【０３４６】しかし、ドライバ１２の上にカソード電極
を形成すると、このカソード電極からの電界によるドラ
イバの誤動作あるいはカソード電極とドライバ回路の電
気的接触が発生する可能性がある。この課題に対処する
ため、本発明ではドライバ回路１２などの上に少なくと
も１層、好ましくは複数層の有機ＥＬ膜を画素電極上の
有機ＥＬ膜形成と同時に形成する。
【０３４７】基本的に有機ＥＬ膜は絶縁物であるから、
ドライバ上に有機ＥＬ膜を形成することにより、カソー
ドとドライバ間が隔離される。したがって、前述の課題
を解消することができる。
【０３４８】画素の１つ以上のＴＦＴ１１の端子間ある
いはＴＦＴ１１と信号線とが短絡すると、ＥＬ素子１５
が常時、点灯する輝点となる場合がある。この輝点は視
覚的にめだつので黒点化（非点灯）する必要がある。輝
点に対しては、該当画素１６を検出し、コンデンサ１９
にレーザー光を照射してコンデンサの端子間を短絡させ
る。したがって、コンデンサ１９には電荷を保持できな
くなるので、ＴＦＴ１１ａは電流を流さなくすることが
できる。
【０３４９】なお、レーザー光を照射する位置にあた
る。カソード膜を除去しておくことが望ましい。レーザ
ー照射により、コンデンサ１９の端子電極とカソード膜
とがショートすることを防止するためである。
【０３５０】画素１６のＴＦＴ１１の欠陥は、ドライバ
ＩＣ１４などにも影響を与える。例えば、図３９２では
駆動ＴＦＴ１１ａにソース−ドレイン（ＳＤ）ショート
が発生していると、パネルのＶｄｄ電圧がＩＣ１４に印
加される。したがって、ＩＣ１４の電源電圧は、パネル
の電源電圧Ｖｄｄと同一かもしくは高くしておくことが
好ましい。
【０３５１】もし、ＩＣ１４の電源電圧より高い電圧が
ＩＣに印加されるとＩＣ１４を破壊する。したがって、
パネルの画素１６の点欠陥検査は重要である。
【０３５２】図３９３は画素の点欠陥検査の方法の説明
図である。なお、図３９３では、画素電極１６はグラン
トにショートしたように図示しているがこれに限定する
ものではない。説明を容易にするためである。複数の画
素１６がマトリックス状に形成されたアレイは複数のゲ
ート信号線１７ｂがショートリング３９３１でショート
状態に形成されている。ゲート信号線１７ａ個別に分離
されている。
【０３５３】また、ゲート信号線１７ａの一端に形成
（配置）された端子電極３９３３にはプローブ３９３５
がプロービィングされている。ゲート信号線１７ｂの一
端に形成（配置）された端子電極３９３２にはプローブ
３９３４がプロービィングされている。プローブ３９３
４、３９３５は全ゲート信号線１７ａ、ソース信号線１
８に行うことが望ましい。しかし、できない場合は、部
分プロービィングでもよい。
【０３５４】ショートリング３９３１には絶えず、オフ
電圧を印加する。したがって、画素１６のＴＦＴ１１ｄ
は絶えずオフ状態である。そのため、ＥＬ膜４７が画素
電極４８の上に形成されていてもＥＬ素子１５に流れる
電流パスはない。もちろん、ＥＬ膜４７が形成されてい
ない場合は、画素電極からカソードへの電流経路はな
い。
【０３５５】画素の検査は、１画素行ずつ実施する。ま
ず、プローブ３９３５ａから端子電極３９３３ａにオン
電圧を印加する。すると、１画素行目の画素のＴＦＴ１
１ｂ、１１ｃがオン状態となり、駆動ＴＦＴ１１ａのゲ
ート（Ｇ）端子（Ｇ）への電流パスが形成される。他の
画素行の端子電極（３９３３ｂ、３９３３ｃ）にはオフ
電圧を印加する。
【０３５６】この状態で、プローブ３９３４を介して、
端子電極３９３２にＶｄｄ電圧（もしくは、その近傍）
を印加する。次に、プローブ３９３４を介して、端子電
極３９３２の電位を低下させ、ＴＦＴ１１ａが正常であ
れば、わずかな電流が流れるか、全く流さないレベルの
電圧を各ソース信号線１８に印加する。この状態では、
端子電極３９３２には電流は流れ込んでこない。したが
って、１画素行目はすべて画素が正常であることが検出
できる。
【０３５７】次に、プローブ３９３５ｂから端子電極３
９３３ｂにオン電圧を印加する。すると、２画素行目の
画素のＴＦＴ１１ｂ、１１ｃがオン状態となり、駆動Ｔ
ＦＴ１１ａのゲート（Ｇ）端子（Ｇ）への電流パスが形
成される。他の画素行の端子電極（３９３３ａ、３９３
３ｃ）にはオフ電圧を印加する。
【０３５８】この状態で、プローブ３９３４を介して、
端子電極３９３２にＶｄｄ電圧（もしくは、その近傍）
を印加する。次に、先と同様にプローブ３９３４を介し
て、端子電極３９３２の電位を低下させ、ＴＦＴ１１ａ
が正常であれば、わずかな電流が流れるか、全く流さな
いレベルの電圧を各ソース信号線１８に印加する。しか
し、画素１６ｋにはＴＦＴ１１ａにＳＤショートが発生
しているため、Ｖｄｄ電圧から端子電極３９３２ｂに流
れる電流パスＩｗが発生する。したがって、画素１６ｋ
に欠陥が発生していることを検出できる。以上の動作を
１画素行ずつ実施することにより画素の欠陥検査を行う
ことができる。
【０３５９】なお、複数のゲート信号線１７ａを第１の
ショートリング３９３１でショート状態に形成し、複数
ゲート信号線１７ｂを第２のショートリング３９３１で
ショート状態に形成してもよい。この場合は第２のショ
ートリング３９３１には絶えず、オフ電圧を印加し、第
１のショートリング３９３１にまず、オン電圧を印加し
て、各画素にＶｄｄ（つまり、駆動ＴＦＴ１１ａが電流
を流さない電圧）を書き込んだ後、ソース信号線１８の
電位を低電位とし、各ソース信号線１８に流れる電流の
有無を測定すればよい。
【０３６０】また、図３９３などにおいて、プローブ３
９３５、３９３２などを端子電極３９３３、３９３４に
接触させるとしたが、これはプローブに限定するもので
はない。たとえば、金バンプが形成されたフレキシブル
基板などでもよい。金バンプを端子電極に接触させるこ
とのより電気的接触（接続）をとる。もちろん、電磁的
あるいは静電気的に接触をとってもよい。その他、端子
電極などから放出される電子を検出する電子検出方式を
用いても良い。また、端子に発光ＬＥＤなどの発光素子
を形成または接続しておき、この発光ＬＥＤの発光の有
無から欠陥を検出する方式でもよい。つまり、プロービ
ィングするとは、信号線あるいは端子電極に流れる電流
あるいは電圧などを検出できるものであれば何でもよ
い。
【０３６１】その他、複数の端子電極をショートリング
でショートしておき、このショート箇所に電流などの検
出手段を接続しておく。次にレーザーなどを用いて、シ
ョートリングから切り離すことにより検査を行っていっ
てもよい。このような検査方式も本発明の検査における
プロービィングの範疇である。
【０３６２】ＴＦＴ１１ａにＳＤショートが発生してい
ると、ＥＬ素子１５に過大な電流が流れる。つまり、Ｅ
Ｌ素子１５が常時点灯状態（輝点）となる。輝点は欠陥
として目立ちやすい。たとえば、図３９４において、Ｔ
ＦＴ１１ａのソース−ドレイン（ＳＤ）ショートが発生
していると、ＴＦＴ１１ａのゲート（Ｇ）端子電位の大
小に関わらず、Ｖｄｄ電圧からＥＬ素子１５に電流が常
時流れる（ＴＦＴ１１ｄがオンの時）。したがって、輝
点となる。
【０３６３】一方、ＴＦＴ１１ａにＳＤショートが発生
していると、ＴＦＴ１１ｃがオン状態の時、Ｖｄｄ電圧
がソース信号線１８に印加されソースドライバ１４にＶ
ｄｄ電圧が印加される。もし、ソースドライバ１４の電
源電圧がＶｄｄ以下であれば、耐圧を越えて、ソースド
ライバ１４が破壊される恐れがある。そのため、ソース
ドライバ１４の電源電圧はＶｄｄ電圧（パネルの高い方
の電圧）以上にすることが好ましい。
【０３６４】ＴＦＴ１１ａのＳＤショートなどは、点欠
陥にとどまらず、パネルのソースドライバ回路を破壊に
つながる恐れがあり、また、輝点は目立つためパネルと
しては不良となる。したがって、図３９４の切断箇所３
９４１で配線を切断し、輝点を黒点欠陥にする必要があ
る。この切断には、レーザー光などの光学手段を用いて
切断することがよい。なお、光学手段とはレーザーに限
定されるものではなく、キセノンランプなどから発生す
る光を集光し、この集光した光で切断箇所３９４１の配
線を切断する方式でもよい。また、切断箇所３９４１に
サンドブラスト方式で切断（微粒子の砂を吹き付け、切
断する）する方法を採用してもよい。つまり、切断手段
としては何を用いても良い。しかし、レーザーなどの光
学手段を用いる方法は切断箇所３９４１に非接触で加工
を行うことができ好ましい。
【０３６５】なお、レーザー光３９５２は連続方式のも
のよりは、Ｑスイッチを用いたパルス発振のものを採用
することが好ましい。また、切断箇所には複数のレーザ
ーパルスが照射されるようにする。そして、レーザーの
パルス間隔は０．１ｍｓｅｃ以上１００ｍｓｅｃ以下に
することが好ましい。特に１ｍｓｅｃ以上１０ｍｓｅｃ
以下にすることが好ましい。この間隔では、先に照射し
たレーザー光による加工箇所の溶融状態が継続してお
り、良好な切断あるいは加工が実施できるからである。
また、レーザー光の波長は１μｍ前後が好ましい。この
波長のレーザーとしてはＹＡＧレーザーが例示される。
もちろん、他のレーザーでもよい。たとえば、炭酸ガス
レーザー、エキシマレーザー、ネオンヘリウムレーザー
などが例示される。
【０３６６】図３９５はレーザー照射装置３９５１が発
生するレーザー光３９５２を切断箇所３９４１に照射す
ることにより切断する方法である。しかし、レーザー光
３９５２の照射によりカソードを構成する金属膜４６が
大きく破れる。あるいは、ＴＦＴ１１ａのドレイン
（Ｄ）端子とカソード電極４６とが接触したいする可能
性がある。この問題に対処するため、本発明では、切断
箇所３９４１に対応する箇所のカソード膜４６に開口部
３９５３を形成している（図３９６参照）。この開口部
３９５３の下層に切断箇所３９４１が位置する。したが
って、しかし、レーザー光３９５２を照射しても、照射
箇所にはカソード膜４９が形成されていない。そのた
め、レーザー光３９５２の照射強度が強くても、また、
ドレイン（Ｄ）端子が膜はがれを引き起こしても、カソ
ード膜４９とショートすることはない。なお、図３９６
では各画素１６に対して開口部３９５３は１箇所とした
がこれに限定するものではなく、他のＴＦＴ（たとえ
ば、ＴＦＴ１１ｂ、ＴＦＴ１１ｃ、ＴＦＴ１１ｄなど）
あいるはＴＦＴ１１ａの他の切断箇所を切断する必要が
ある時は、切断位置に応じて開口部３９５３を形成すれ
ばよい。なお、レーザー光３９５２はＴＦＴ素子１１が
形成された透明基板４９側から照射する（逆に、カソー
ド４９側からレーザー光３９５２を照射する場合は、カ
ソード４９は金属膜で形成されているため、まず、金属
膜であるカソード電極４９を加工する必要がある。しか
し、本発明のように、開口部３９５３が形成されている
場合は、この開口部３９５３よりレーザー光３９５２を
照射することができるから、カソード４９側からレーザ
ー光３９５３を照射することもできる）。
【０３６７】なお、以上の実施例はＴＦＴ１１の端子な
どを切断する実施例である。しかし、切断箇所はこの場
合に限定されるものではない。たとえば、画素電極とソ
ース信号線が接続されている場合にも接続箇所を切断す
る必要がある。この場合でも、切断が予測（想定）され
る箇所のカソード膜４９を除去し、開口部３９５３を形
成しておくことが好ましい。また、以上の実施例では、
カソード膜４９に開口部３９５３を形成するとしたが、
これに限定するものではない。例えば、ＥＬ素子の構成
上、アノード膜に開口部３９５３を形成する場合もあ
る。つまり、本発明は、レーザー光などが照射される部
分に位置する電極膜を取り除くことが本発明の技術的範
疇である。
【０３６８】図３９４などの実施例ではＴＦＴ１１の端
子などを切断して、欠陥を修正（輝点と黒点とする場合
など）する方法であった。しかし、黒点とする方法はこ
れに限定するものではない。たとえば、図３９７に図示
するように、ＥＬ素子１５（実際にはＥＬ膜というべき
であろう）をショートしても黒点（非点灯）状態にする
ことができる。つまり、画素電極とカソード電極とをシ
ョートさせるのである。
【０３６９】この場合はショートを目的とするから、図
３９８に図示するように、カソード膜４６側からレーザ
ー光３９５２を照射し、カソード膜４６と画素電極４８
とをショートさせる。もちろん、画素電極４８側からカ
ソード膜４６の方向にレーザー３９５２を照射してショ
ートさせてもよい。しかし、画素電極４８がＩＴＯ（Ｉ
ＺＯ）などの透明電極で形成されている場合は、画素電
極４８とカソード電極４６とのショートが良好におこな
いにくい。画素電極４８がＡｌなどの金属材料で形成さ
れている場合は、画素電極４８とカソード電極４６との
ショートが良好に行われる。つまり、レーザーの照射方
向は、ショートする箇所の金属材料側から照射するとよ
い。もちろん、金属膜と画素電極とを短絡されるのであ
るから、レーザー光３９５２の強度は多少強くともよ
い。
【０３７０】なお、以上の実施例はカソードなどの金属
膜と画素電極とを短絡させるとしたが、黒表示するため
にはこれに限定されるものではない。たとえば、図１で
もわかるように、ＴＦＴ１１ａの電源Ｖｄｄが、ＴＦＴ
１１ａのゲート（Ｇ）端子に常時印加されるように修正
してもよい。たとえば、コンデンサ１９の２つの電極間
をショートさせれば、Ｖｄｄ電圧がＴＦＴ１１ａのゲー
ト（Ｇ）端子に印加されるようになる。したがって、Ｔ
ＦＴ１１ａは完全にオフ状態になり、ＥＬ素子１５に電
流を流さなくすることができる。これば、コンデンサ１
９にレーザー光３９５２を照射することによりコンデン
サ電極をショートできるから、容易に実現できる。ま
た、実際には、画素電極の下層にＶｄｄ配線が配置され
ているから、Ｖｄｄ配線と画素電極とにレーザー光３９
５２を照射することにより、画素の表示状態を制御（修
正）することができる。
【０３７１】その他、ＴＦＴ１１ａのＳＤ間（チャンネ
ル）をオープンにすることでも実現できる。簡単にはＴ
ＦＴ１１ａにレーザー光３９５２を照射し、ＴＦＴ１１
ａのチャンネルをオープンにする。同様に、ＴＦＴ１１
ｄのチャンネルをオープンにしてもよい。もちろん、Ｔ
ＦＴ１１ｂのチャンネルをオープンしても該当画素１６
が選択されないから、黒表示となる。
【０３７２】画素１６を黒表示するためには、ＥＬ素子
１５を劣化させてもよい。たとえば、図３９９に図示す
るように、レーザー光３９５２をＥＬ層４７に照射し、
ＥＬ層４７を物理的にあるいは化学的に劣化させ、発光
しないようにする（常時黒表示）。レーザー光３９５２
の照射によりＥＬ層４７を加熱し、容易に劣化させるこ
とができる。また、エキシマレーザーを用いれば、ＥＬ
膜４７の化学的変化を容易に行うことができる。
【０３７３】なお、以上の実施例は、図１に図示した画
素構成を例示したが、本発明はこれに限定するものでは
ない。レーザー光３９５２を用いて配線あるいは電極を
オープンあるいはショートさせることは、図２１などの
カレントミラーの画素構成であっても適用できることは
言うまでもない。また、図５４、図６７、図６８、図１
０３などの電圧駆動の画素構成にも適用できることは言
うまでもない。
【０３７４】レーザーの使用方法としては、切断箇所の
切断あるいは金属膜などのショートに限定することに限
定されるものではない。たとえば、有機ＥＬ表示装置の
ＥＬ膜は水分に弱い。そのため、図３９８に図示するよ
うに基板４９に封止ふた４１を取り付け、外部からの水
分の浸入と防止（抑制）する。しかし、封止ふた４１だ
けでは水分を抑制することが完全ではない。そのため、
封止ふた４１と基板４９間に乾燥剤（水分吸収剤）をい
れておく。この乾燥剤で外部から侵入した水分を吸着
し、また、内部の水分を吸収する。
【０３７５】レーザーを用いれば、基板４９と封止ふた
４１間に配置された水分吸収剤と容易に過熱することが
できる。つまり、封止後であっても、水分吸収剤をレー
ザーで過熱し、より水分を吸収しやすい状態にすること
ができる。もちろん、封止前（封止ふた４１と基板４９
とを貼り合わせる前）に水分吸収剤を過熱して、水分吸
収剤をより水分を吸収しやすい状態にしてから、封止す
ることができる。
【０３７６】その他、レーザーは封止ふた４１と基板４
９とを貼り合わせる光硬化樹脂に照射することにより貼
りあわせを容易にできるようにすることもできる。つま
り、封止ふた４１と基板４９とを貼り合わせる箇所に光
硬化樹脂を塗布した後、封止ふた４１と基板４９とを貼
り合わせる。この光硬化樹脂にレーザー光３９５２を照
射することにより、光硬化樹脂を硬化させる。
【０３７７】また、図１７５に図示する構造も例示され
る。図１７５は光をガラス基板４９側から取り出す下取
り出し構造の例である。図１７５においても、ゲートド
ライバ１２（場合によってはソースドライバ１４）の下
層、画素トランジスタ１１の下層の遮光膜を形成してい
る。遮光膜はクロムなどの金属薄膜で形成し、その膜厚
は５０ｎｍ以上１５０ｎｍ以下にする。膜厚が薄いと遮
光効果が乏しく、厚いと凹凸が発生して上層のＴＦＴ１
１Ａ１のパターニングが困難になる。
【０３７８】遮光膜上に、ＴＦＴ１１、ドライバ回路１
２（１４）を形成する。ドライバ回路１２（１４）など
は裏面だけでなく、表面からの光の進入も抑制するべき
である。ホトコンの影響により誤動作するからである。
したがって、本発明では、カソード電極４６を遮光膜と
して用いている。
【０３７９】しかし、ドライバ１２（１４）の上にカソ
ード電極を形成すると、このカソード電極からの電界に
よるドライバの誤動作あるいはカソード電極とドライバ
回路の電気的接触が発生する可能性がある。この課題に
対処するため、本発明ではドライバ回路１２などの上に
少なくとも１層、好ましくは複数層の有機ＥＬ膜を画素
電極上の有機ＥＬ膜形成と同時に形成する。
【０３８０】一方、カソード（もしくはアノード）電極
が透明電極の場合、画素電極を反射タイプとし共通電極
を透明電極（ＩＴＯ，ＩＺＯなど）にする光上取り出し
の構造（ガラス基板４９側から光を取り出すのは下取出
し、ＥＬ膜蒸着面から光を取り出すのが上取り出し）の
場合は、透明電極のシート抵抗値が問題となる。透明電
極は高抵抗であるが、有機ＥＬのカソードには高い電流
密度で電流を流す必要がある。しがたって、ＩＴＯ膜の
単層でカソード電極を形成すると発熱により加熱状態と
なったり、表示画面に極度の輝度傾斜が発生したりす
る。
【０３８１】この課題に対応するため、カソード電極の
表面に金属薄膜からなる低抵抗化配線９２を形成してい
る。低抵抗化配線９２は液晶表示パネルのブラックマト
リックス（ＢＭ）と同様の構成（クロムまたはアルミ材
料で５０ｎｍ〜２００ｎｍの膜厚）で、かつ同様の位置
（画素電極間、ドライバ１２の上など）である。しか
し、有機ＥＬではＢＭを形成する必要はないから機能は
全く異なる。なお、低抵抗化配線９２は透明電極７２の
表面に限定するものではなく、裏面（有機ＥＬ膜と接す
る面）に形成してもよい。また、ＢＭ状に形成した金属
膜として、Ｍｇ・Ａｇ、Ｍｇ・Ｌｉ、Ａｌ・Ｌｉなどの
合金あるいは積層構造体など、アルミニウム、マグネシ
ウム、インジウム、銅または各々の合金等を用いてもよ
い。なお、ＢＭ上には腐食などを防止するため、さらに
ＩＴＯ，ＩＺＯ膜を積層し、また、ＳｉＮｘ、ＳｉＯ２
などの無機薄膜、あるいはポリイミドなどの有機薄膜を
形成する。
【０３８２】また、ＥＬ膜の蒸着面から光を取り出す場
合（上取り出し）の場合は、有機ＥＬ膜４７上のＭｇ−
Ａｌ膜を形成し、その上にＩＴＯ、ＩＺＯ膜を形成する
ことが好ましい。また、有機ＥＬ膜４７上のＭｇ−Ａｌ
膜を形成し、その上にブラックマトリックス（液晶表示
パネルのようなブラックマトリックス）を形成すること
が好ましい。このブラックマトリックスはクロム、Ａ
ｌ、Ａｇ、Ａｕ、Ｃｕなどで形成し、この上に、ＳｉＯ
2、ＳｉＮｘなどの無機絶縁膜、ポリエステル、アクリ
ルなどの有機絶縁膜からなる保護膜を形成することが好
ましい。さらに、この保護膜上に、反射防止膜（ＡＩＲ
コート）を形成する。
【０３８３】ＡＩＲコートは３層の構成あるいは２層構
成がある。３層構成の場合は酸化アルミニウム（Ａｌ2
Ｏ3）を光学的膜厚がｎｄ＝λ／４、ジルコニウム（Ｚr
Ｏ2）をｎｄ１＝λ／２、フッ化マグネシウム（ＭgＦ
2）をｎｄ１＝λ／４積層して形成する。通常、λとし
て５２０ｎｍもしくはその近傍の値として薄膜は形成さ
れる。
【０３８４】２層構成の場合は一酸化シリコン（Ｓi
Ｏ）を光学的膜厚ｎｄ1＝λ／４とフッ化マグネシウム
（ＭgＦ2）をｎｄ1＝λ／４、もしくは酸化イットリウ
ム（Ｙ2Ｏ3）とフッ化マグネシウム（ＭgＦ2）をｎｄ1
＝λ／４積層して形成する。
【０３８５】１層の場合は、フッ化マグネシウム（Ｍg
Ｆ2）をｎｄ1＝λ／２積層して形成する。
【０３８６】なお、下取り出しの場合であっても、カソ
ード電極４６の金属膜の透過率を高くすることは効果が
ある。基板４９側から表示画像を見る構成であっても、
金属膜４６の透過率を高いため、写り込みが減少するか
らである。写り込みが減少すれば、円偏光板７４は不要
となる。したがって、上取り出しよりも光取り出し効率
が向上する場合がある。金属膜４６の透過率は、６０％
以上９０％以下にすることが好ましい。特に７０％以上
９０％以下にすることが好ましい。６０％以下であると
カソード電極のシート抵抗値が低くなる。しかし、写り
込みが大きくなる。逆に９０％以上ではカソード電極の
シート抵抗値が高くなる。したがって、表示画像の輝度
傾斜が大きくなる。
【０３８７】金属膜４６の透過率を高くするにはＡｌ膜
を薄く形成する。厚みは２０ｎｍ以上１００ｎｍ以下に
形成する。その上にＩＴＯ、ＩＺＯ膜を形成することが
好ましい。また、Ａｌ膜４６上にブラックマトリックス
を形成することが好ましい。このブラックマトリックス
はクロム、Ａｌ、Ａｇ、Ａｕ、Ｃｕなどで形成し、この
上に、ＳｉＯ2、ＳｉＮｘなどの無機絶縁膜、ポリエス
テル、アクリルなどの有機絶縁膜からなる保護膜１７６
１を形成することが好ましい。さらに、この保護膜１７
６１上に、反射防止膜（ＡＩＲコート）を形成すること
が好ましい。
【０３８８】図１７６に図示するように、画素電極４８
を円弧状にすることにより、ＥＬ膜４７の発光面積が広
くなる。したがって、電流密度が小さくなり、ＥＬ素子
４７の高寿命化を実現できる。また、ＥＬ素子１５の端
子電圧も低下するので電力効率も向上する。
【０３８９】図１７６では平滑化膜７１を円弧状に形成
し、この円弧状の平滑化膜にＴＦＴ１１のドレイン
（Ｄ）端子とコンタクトをとるコンタクトホールを形成
する。このコンタクトホールでＩＴＯからなる透明電極
４８とドレイン（Ｄ）端子とを電気的に接続する。
【０３９０】画素電極４８上に５０ｎｍ以上１５０ｎｍ
以下のカーボン膜を薄く蒸着し、この上にＥＬ膜４７を
形成する。ＥＬ膜４７は単色の場合は全面に、ＲＧＢの
場合はメタルマスクを用いて塗り分ける（図１７７
（ｆ）参照）。
【０３９１】ＥＬ膜４７の形成後、カソード電極となる
Ａｌ膜４６を形成する（図１７７（ｇ））。さらに、Ａ
ｌ膜４６上に保護膜１７６１を形成する（図１７７
（ｈ））。
【０３９２】なお、ＥＬ膜４７または画素電極４８は、
円弧状に限定するものではなく、三角錐状、円錐状、サ
インカーブ状でもよく、また、これらを組み合わせた構
造でもよい。また、１画素に微細な円弧上、三角錐状、
円錐状、サインカーブ状が形成されたり、これらが組み
合わされたり、もしくは、ランダムな凹凸が形成された
構成であっても良い。また、図１７６では凸状の円弧状
であるが、凹状の円弧状であってもよい。以上の事項
は、三角錐状、円錐状、サインカーブ状でもよく、ま
た、これらを組み合わせた構造でも同様である。
【０３９３】図１７７は図１７６で説明したＥＬ表示パ
ネルの製造方法の説明図である。図１７７（ａ）で図示
するようにアレイ基板４９上にＴＦＴ１１、ゲートドラ
イバ回路１２などを形成する。
【０３９４】次に、図１７７（ｂ）に図示するように基
板４９上にアクリル樹脂などの有機材料からなる平滑化
膜７１を塗布する。なお、平滑化膜７１はＳＯＧなどの
無機材料であってもよい。膜厚は１．５μｍ以上３μｍ
以下にすることが好ましい。次に前記平滑化膜７１上に
マスク１７７１を形成する。マスク１７７１は金属材料
で形成し、形成位置は画素１６に対応するようにする。
次にエッチングを行う。エッチングはウエットエッチン
グ、Ｏ2プラズマなどの乾式エッチングのいずれでもよ
い。マスク１７７１の間から、平滑化膜７１がエッチン
グされる。したがって、図１７７１（ｃ）に図示するよ
うに、平滑化膜７１は円弧状となる。
【０３９５】さらに、図１７７（ｄ）に図示するよう
に、平滑化膜７１にマスク（図示せず）を形成して、コ
ンタクトホール１７７２を形成する。もしくは、図１７
７（ｂ）のエッチング工程でコンタクトホール１７７２
も同時に形成する。
【０３９６】次に図１７７（ｅ）に図示するように、Ｉ
ＴＯ、ＩＺＯなどの透明電極で画素電極４８を形成す
る。画素電極４８とＴＦＴ１１とは、画素コンタクト部
１７５１で接続をとる。このコンタクトホールでＩＴＯ
からなる透明電極４８とドレイン（Ｄ）端子とを電気的
に接続する。
【０３９７】画素電極４８上に５０ｎｍ以上１５０ｎｍ
以下のカーボン膜を薄く蒸着し、この上にＥＬ膜４７を
形成する。ＥＬ膜４７は単色の場合は全面に、ＲＧＢの
場合はメタルマスクを用いて塗り分ける（図１７７
（ｆ）参照）。ＥＬ膜４７の形成後、カソード電極とな
るＡｌ膜４６を形成する（図１７７（ｇ））。さらに、
Ａｌ膜４６上に保護膜１７６１を形成する（図１７７
（ｈ））。
【０３９８】金属膜４６の透過率を高くするにはＡｌ膜
４６を薄く形成する。厚みは２０ｎｍ以上１００ｎｍ以
下に形成する。その上にＩＴＯ、ＩＺＯ膜を形成するこ
とが好ましい。また、Ａｌ膜４６上にブラックマトリッ
クスを形成することが好ましい。このブラックマトリッ
クスはクロム、Ａｌ、Ａｇ、Ａｕ、Ｃｕなどで形成し、
この上に、ＳｉＯ2、ＳｉＮｘなどの無機絶縁膜、ポリ
エステル、アクリルなどの有機絶縁膜からなる保護膜１
７６１を形成することが好ましい。さらに、この保護膜
１７６１上に、反射防止膜（ＡＩＲコート）を形成する
ことが好ましい。なお、保護膜１７６１の最小膜厚は１
μｍ以上にする。
【０３９９】保護膜１７６１は、フィルムを用いた保護
層であってもよい。たとえば、保護層としては電解コン
デンサのフィルムにＤＬＣ（ダイヤモンド ライク カ
ーボン）を蒸着したものを用いることが例示される。こ
のフィルムは水分浸透性が極めて悪い（防湿）。このフ
ィルムを保護層１７６１して用いる。
【０４００】保護層１７６１の膜厚はｎ・ｄ（ｎは薄膜
の屈折率、複数の薄膜が積層されている場合はそれらの
屈折率を総合（各薄膜のｎ・ｄを計算）にして計算す
る。ｄは薄膜の膜厚、複数の薄膜が積層されている場合
はそれらの屈折率を総合して計算する。）が、ＥＬ素子
１５の発光主波長λ以下となるようにするとよい。
【０４０１】図１７８はパネル化した構成図（断面図）
である。なお、他の図面でも同様であるが、本明細書に
おいて各図面は理解を容易にまたは／および作図を容易
にするため、省略または／および拡大縮小している。図
１７８の表示パネルの断面図においても平滑化膜７１な
どを十分に厚く図示している。しかし、基板４９も板厚
は、非常に薄く図示している。また、ＴＦＴなどは省略
して図示している。
【０４０２】図１７８において、封止板４１と、基板４
９間にはスペーサ１７８１を配置し、保護膜１７６１ま
たは反射膜４６もしくはＥＬ膜４７と封止板４１とが直
接に接しないように構成されている。乾燥剤は表示領域
の周辺部に配置または充填されている。スペーサは円筒
状のものまたは球状のものを用いる。高さは、１０μｍ
以上１００μｍ以下にすることが好ましい。また、保護
膜１７６１を加工することによりスペーサとすることも
できる。つまり、保護膜１７６１の一部または全部を突
起状あるいは柱上あるいはストライプ状に加工あるいは
形成することのよりスペーサの機能を持たせる。なお、
スペーサ１７８１を乾燥剤とする構成も好ましい。
【０４０３】図２１に示す画素はＴＦＴ１１ｂとＴＦＴ
１１ａとがカレントミラーの関係である。このカレント
ミラーの関係の１１ｂと１１ａとの特性（閾値Ｖｔ、Ｓ
値、モビリティμなど）が一致していなければならな
い。また、図１の画素においても、各ＴＦＴの特性が一
致していることが好ましいことは言うまでもない。
【０４０４】画素１６のＴＦＴ１１を構成する半導体膜
は、低温ポリシリコン技術において、レーザーアニ−ル
により形成するのが一般的である。このレーザーアニ−
ルの条件のバラツキがＴＦＴ１１特性のバラツキとな
る。しかし、１画素１６内のＴＦＴ１１の特性が一致し
ていれば、図１、図２１、図２２、図４３、図７１など
の電流プログラムを行う方式では、所定の電流がＥＬ素
子１５に流れるように駆動することができる。この点
は、電圧プログラムにない利点である。
【０４０５】この課題に対して、本発明では図２３に示
すように、アニ−ルの時のレーザー照射スポット２３を
ソース信号線１８に平行に照射する。また、１画素列に
一致するようにレーザー照射スポット２３を移動させ
る。もちろん、１画素列に限定するものではなく、たと
えば、図２３のＲＧＢを1画素１６という単位でレーザ
ーを照射してもよい（この場合は、３画素列ということ
になる）。
【０４０６】特に、画素はＲＧＢの３画素で正方形の形
状となるように作製されている。したがって、Ｒ、Ｇ、
Ｂの各画素は縦長の画素形状となる。そのため、画素１
６内に形成されるＴＦＴ１１の配置は、図２３に図示す
るように縦方向に配置される（ＴＦＴ１１ａ，１１
ｂ）。したがって、レーザー照射スポット２３を縦長に
してアニ−ルすることにより、１画素内ではＴＦＴ１１
の特性バラツキが発生しないようにすることができる。
【０４０７】一般的にレーザー照射スポット２３の長さ
は１０インチというように固定値である。このレーザー
照射スポット２３を移動させるのであるから、１つのレ
ーザー照射スポット２３を移動できる範囲内におさまる
ようにパネルを配置する必要がある（つまり、パネルの
表示領域２１の中央部でレーザー照射スポット２３が重
ならないよういする）。
【０４０８】図２４の構成では、レーザー照射スポット
２３の長さの範囲内に３つのパネルが縦に配置されるよ
うに形成されている。レーザー照射スポット２３を照射
するアニ−ル装置はガラス基板２４１の位置決めマーカ
２４２ａ，２４ａｂを認識してレーザー照射スポット２
３を移動させる。位置決めマーカ２４２の認識はパター
ン認識装置で行う。アニ−ル装置（図示せず）は位置決
めマーカ２４２を認識し、画素列の位置をわりだす。そ
して、ちょうど、画素列位置に重なるようにレーザー照
射スポット２３を照射してアニ−ルを順次行う。
【０４０９】図２３、図２４で説明したレーザーアニ−
ル方法（ソース信号線１８に平行にライン状のレーザー
スポットを照射する方式）は、有機ＥＬ表示パネルの電
流プログラム方式の時に特に採用することが好ましい。
なぜならば、ソース信号線に平行方向にＴＦＴ１１の特
性が一致しているためである（縦方向に隣接した画素Ｔ
ＦＴの特性が近似している）。そのため、電流駆動時に
ソース信号線の電圧レベルの変化が少なく、電流書き込
み不足が発生しにくい（たとえば、白ラスター表示であ
れば、隣接した各画素のＴＦＴ１１ａに流す電流はほぼ
同一のため、ソースドライバＩＣ１４から出力する電流
振幅の変化が少ない）。
【０４１０】また、図８７、図８８などで説明する複数
の画素行を同時書き込みする方式で均一が画像表示（主
としてＴＦＴ特性のばらつきに起因する表示ムラが発生
しにくいからである）を実現できる。図８７などは複数
画素行同時に選択するから、隣接した画素のＴＦＴが均
一であれば、縦方向のＴＦＴ特性ムラはドライバ回路１
４で吸収できる。
【０４１１】図１に示すように、ゲート信号線１７ａは
行選択期間に導通状態（ここでは図１のトランジスタ１
１がｐチャネルトランジスタであるためローレベルで導
通となる）となり、ゲート信号線１７ｂは非選択期間時
に導通状態とする。
【０４１２】ソース信号線の状態が階調０表示状態であ
ったときに、階調１に対する電流値を印加し、行選択期
間を７５μ秒で動作させると、図５５（ａ）に示すよう
にソース信号線１８の寄生容量が増加するとＥＬ素子１
５に出力される電流値が減少する。
【０４１３】図５５（ｂ）は（ａ）に比べ階調１に対す
る電流値を１０倍流した場合であり、ソース信号線１８
の寄生容量の増加に対しＥＬ素子１５に出力される電流
値の減少割合は小さくなる。
【０４１４】所定電流値に対し１０％程度のばらつきは
人間の目にとって輝度の差として観測できないことか
ら、１０％程度の低下を認めるとすると許容されるソー
ス容量は（ａ）では２ｐＦ以下、８（ｂ）では２５ｐＦ
以下である。
【０４１５】ソース信号線１８の電流値変化に要する時
間ｔは浮遊容量の大きさをＣ、ソース信号線の電圧を
Ｖ、ソース信号線に流れる電流をＩとするとｔ＝Ｃ・Ｖ
／Ｉであるため電流値を１０倍大きくできることは電流
値変化に要する時間が１０分の１近くまで短くできる。
またはソース容量が１０倍になっても所定の電流値に変
化できるということを示す。従って、短い水平走査期間
内に所定の電流値を書きこむためには電流値を増加させ
ることが有効である。
【０４１６】入力電流を１０倍にすると出力電流も１０
倍となり、ＥＬの輝度が１０倍となるため所定の輝度を
得るために、図１のトランジスタ１７ｄの導通期間を従
来の１０分の１とし、発光期間を１０分の１とすること
で、所定輝度を表示するようにした。
【０４１７】つまり、ソース信号線１８の寄生容量の充
放電を十分に行い、所定の電流値を画素１６のＴＦＴ１
１ａにプログラムを行うためには、ソースドライバ１４
から比較的大きな電流を出力する必要がある。しかし、
このように大きな電流をソース信号線１８に流すとこの
電流値が画素にプログラムされてしまい、所定の電流に
対し大きな電流がＥＬ素子１５に流れる。たとえば、１
０倍の電流でプログラムすれば、当然、１０倍の電流が
ＥＬ素子１５に流れ、ＥＬ素子１５は１０倍の輝度で発
光する。所定の発光輝度にするためには、ＥＬ素子１５
に流れる時間を１／１０にすればよい。このように駆動
することにより、ソース信号線１８の寄生容量を十分に
充放電できるし、所定の発光輝度を得ることができる。
【０４１８】なお、１０倍の電流値を画素のＴＦＴ１１
ａ（正確にはコンデンサ１９の端子電圧を設定してい
る）に書き込み、ＥＬ素子１５のオン時間を１／１０に
するとしたがこれは一例である。場合によっては、１０
倍の電流値を画素のＴＦＴ１１ａに書き込み、ＥＬ素子
１５のオン時間を１／５にしてもよい。逆に１０倍の電
流値を画素のＴＦＴ１１ａに書き込み、ＥＬ素子１５の
オン時間を２倍にする場合もあるであろう。本発明は、
画素への書き込み電流を所定値以外の値にし、ＥＬ素子
１５に流れる電流を間欠状態にして駆動することに特徴
がある。本明細書では説明を容易にするため、Ｎ倍の電
流値を画素のＴＦＴ１１に書き込み、ＥＬ素子１５のオ
ン時間を１／Ｎ倍にするとして説明する。しかし、これ
に限定するものではなく、Ｎ１倍の電流値を画素のＴＦ
Ｔ１１に書き込み、ＥＬ素子１５のオン時間を１／Ｎ２
倍（Ｎ１とＮ２とは異なる）でもよいことは言うまでも
ない。なお、間欠する間隔は等間隔に限定するものでは
ない。たとえば、ランダムでもよい（全体として、表示
期間もしくは非表示期間が所定値（一定割合）となれば
よい）。また、ＲＧＢで異なっていてもよい。つまり、
白（ホワイト）バランスが最適になるように、Ｒ、Ｇ、
Ｂ表示期間もしくは非表示期間が所定値（一定割合）と
なるように調整（設定）すればよい。
【０４１９】また、説明を容易にするため、１／Ｎを１
Ｆ（１フィールドまたは１フレーム）を基準にしてこの
１Ｆを１／Ｎにするとして説明する。しかし、１画素行
が選択され、電流値がプログラムされる時間（通常、１
水平走査期間（１Ｈ））があるし、また、走査状態によ
っては誤差も生じる。したがって、以上の説明はあくま
でも説明を容易にするための便宜状の問題だけであり、
これに限定するものではない。
【０４２０】有機（無機）ＥＬ表示装置は、ＣＲＴのよ
うに電子銃で線表示の集合として画像を表示するディス
プレイとは表示方法が基本的に異なる点にも課題があ
る。つまり、ＥＬ表示装置では、１Ｆ（１フィールドあ
るいは１フレーム）の期間の間は、画素に書き込んだ電
流（電圧）を保持する。そのため、動画表示を行うと表
示画像の輪郭ぼけが発生するという課題が発生する。
【０４２１】本発明では、１Ｆ／Ｎの期間の間だけ、Ｅ
Ｌ素子１５に電流をながし、他の期間（１Ｆ（Ｎ−１）
／Ｎ）は電流を流さない。この駆動方式を実施し画面の
一点を観測した場合を考える。この表示状態では１Ｆご
とに画像データ表示、黒表示（非点灯）が繰り返し表示
される。つまり、画像データ表示状態が時間的に飛び飛
び表示（間欠表示）状態となる。動画データ表示を、こ
の間欠表示状態でみると画像の輪郭ぼけがなくなり良好
な表示状態を実現できる。つまり、ＣＲＴに近い動画表
示を実現することができる。また、間欠表示を実現する
が、回路のメインクロックは従来と変わらない。したが
って、回路の消費電力が増加することもない。
【０４２２】液晶表示パネルの場合は、光変調をする画
像データ（電圧）は液晶層に保持される。したがって、
黒挿入表示を実施しようとすると液晶層に印加している
データを書き換える必要がある。そのため、ソースドラ
イバＩＣ１４の動作クロックを高くし、画像データを黒
表示データとを交互にソース信号線１８に印加する必要
がある。したがって、黒挿入（黒表示などの間欠表示）
を実現しょうとすると回路のメインクロックをあげる必
要がある。また、時間軸伸張を実施するための画像メモ
リも必要になる。
【０４２３】図１、図４３、図４４、図５３、図５４、
図６７から図７８などに示す本発明のＥＬ表示パネルの
画素構成では、画像データはコンデンサ１９に保持され
ている。このコンデンサ１９の端子電圧に対応する電流
をＥＬ素子１５に流す。したがって、画像データは液晶
表示パネルのように光変調層に保持されているのではな
い。
【０４２４】本発明はスイッチングのＴＦＴ１１ｄ、あ
るいはＴＦＴ１１ｅなどをオンオフさせるだけでＥＬ素
子１５に流す電流を制御する。つまり、ＥＬ素子１５に
流れる電流Ｉｗをオフしても、画像データはそのままコ
ンデンサ１９の保持されている。したがって、次のタイ
ミングでスイッチング素子１１ｄなどをオンさせ、ＥＬ
素子１５に電流を流せば、その流れる電流は前に流れて
いた電流値と同一である。本発明では黒挿入（黒表示な
どの間欠表示）を実現しょうとすると際においても回路
のメインクロックをあげる必要がない。また、時間軸伸
張を実施する必要もないための画像メモリも不要であ
る。また、有機ＥＬ素子１５は電流を印加してから発光
するまでの時間が短く高速応答である。そのため、動画
表示に適し、さらに間欠表示を実施することのより従来
のデータ保持型の表示パネル（液晶表示パネル、ＥＬ表
示パネルなど）の問題である動画表示の問題を解決でき
る。
【０４２５】たとえば、図３３に示すようにゲート信号
線１７ｂは従来導通期間が１Ｆ（電流プログラム時間を
０とした時、通常プログラム時間は１Ｈであり、ＥＬ表
示装置の画素行数は少なくとも１００行以上であるの
で、１Ｆとしても誤差は１％以下である）とし、Ｎ＝１
０とするとすれば、図５５によると、最も変化に時間の
かかる階調０から階調１へもソース容量が２０ｐＦ程度
であれば７５μ秒程度で変化できる。これは、２型程度
のＥＬ表示装置であればフレーム周波数が６０Ｈｚで駆
動できることを示している。
【０４２６】更に大型の表示装置でソース容量が大きく
なる場合はソース電流を１０倍以上にしてやればよい。
一般にソース電流値をＮ倍にした場合、ゲート信号線１
７ｂ（ＴＦＴ１１ｄ）の導通期間を１Ｆ／Ｎとすればよ
い。これによりテレビ、モニター用の表示装置などにも
適用が可能である。
【０４２７】以下、図面を参照しながら、さらに詳しく
説明をする。まず、図１の寄生容量４０４は、ソース信
号線間の結合容量、ドライブＩＣ１４のバッファ出力容
量、ゲート信号線１７とソース信号線１８とのクロス容
量などにより発生する。この容量４０４は通常１０ｐＦ
以上となる。電圧駆動の場合は、ドライバＩＶ１４から
は低インピーダンスで電圧がソース信号線１８に印加さ
れるため、寄生容量が多少大きくとも駆動では問題とな
らない。
【０４２８】しかし、電流駆動では特に黒レベルの画像
表示では５ｎＡ以下の微小電流で画素のコンデンサ１９
をプログラムする必要がある。したがって、寄生容量４
０４が所定値以上の大きさで発生すると、１画素行にプ
ログラムする時間（通常、１Ｈ以内、ただし、２画素行
を同時に書き込む場合もあるので１Ｈ以内に限定される
ものではない。）内に寄生容量を充放電することができ
ない。１Ｈ期間で充放電できなれば、画素への書き込み
不足となり、解像度が全くでない。
【０４２９】図１の画素構成の場合、図１３（ａ）に示
すように、電流プログラム時は、プログラム電流Ｉ１が
ソース信号線１８に流れる。この電流Ｉ１がＴＦＴ１１
ａを流れ、Ｉ１を流す電流が保持されるように、コンデ
ンサ１９のＶ１が設定（プログラム）される。このと
き、ＴＦＴ１１ｄはオープン状態（オフ状態）である。
【０４３０】次に、ＥＬ素子１５に電流を流す期間は図
１３（ｂ）のようにＴＦＴ１１が動作する。つまり、ゲ
ート信号線１７ａにオフ電圧（Ｖｇｈ）が印加され、Ｔ
ＦＴ１１ａ，１１ｃがオフする。一方、ゲート信号線１
７ｂにオン電圧（Ｖｇｌ）が印加され、ＴＦＴ１１ｄが
オンする。
【０４３１】今、電流Ｉ１が本来流す電流（所定値）の
Ｎ倍であるとすると、図１３（ｂ）のＥＬ素子１５に流
れる電流もＩ１となる。したがって、所定値の１０倍の
輝度でＥＬ素子１５は発光する。
【０４３２】そこで、ＴＦＴ１１ｄを本来オンする時間
（約１Ｆ）の１／Ｎの期間だけオンさせ、他の期間（Ｎ
−１）／Ｎ期間はオフさせれば、１Ｆ全体の平均輝度は
所定の輝度となる。この表示状態は、ＣＲＴが電子銃で
画面を走査しているのと近似する。異なる点は、画像を
表示している範囲が画面全体の１／Ｎ（全画面を１とす
る）が点灯している点である（ＣＲＴでは、点灯してい
る範囲は１画素行（厳密には１画素である）。
【０４３３】本発明では、この１／Ｎの画像表示領域が
図３１（ａ１）に示すように画面２１の上から下に移動
する。本発明では、１Ｆ／Ｎの期間の間だけ、ＥＬ素子
１５に電流が流れ、他の期間（１Ｆ・（Ｎ−１）／Ｎ）
は電流を流れない。したがって、画像は間欠表示とな
る。しかし、人間の目には残像により画像が保持された
状態となるので、全画面が均一に表示されているように
見える。
【０４３４】この表示状態では１Ｆごとに画像データ表
示、黒表示（非点灯）が繰り返し表示される。つまり、
画像データ表示状態が時間的に飛び飛び表示（間欠表
示）状態となる。液晶表示パネル（本発明以外のＥＬ表
示パネル）では、１Ｆの期間、画素にデータが保持され
ているため、動画表示の場合は画像データが変化しても
その変化に追従することができず、動画ボケとなってい
た（画像の輪郭ボケ）。しかし、本発明では画像を間欠
表示するため、画像の輪郭ぼけがなくなり良好な表示状
態を実現できる。つまり、ＣＲＴに近い動画表示を実現
することができる。
【０４３５】また、ＥＬ表示装置では黒表示は完全に非
点灯であるから、液晶表示パネルを間欠表示した場合の
ように、コントラスト低下もない。また、図１３に示す
ようにＴＦＴ１１ｄをオンオフ操作するだけで、間欠表
示を実現することができる。これは、コンデンサ１９に
画像データがメモリ（アナログ値であるから階調数は無
限大）されているためである。つまり、各画素１６に、
画像データは１Ｆの期間中は保持されている。この保持
されている画像データに相当する電流をＥＬ素子１５に
流すか否かをＴＦＴ１１ｄの制御により実現しているの
である。
【０４３６】コンデンサ１９の端子電圧を維持すること
は重要である。１フィールド（フレーム）期間でコンデ
ンサ１９の端子電圧が変化（充放電）すると、画面輝度
が変化し、フレームレートが低下した時にちらつき（フ
リッカなど）が発生するからである。ＴＦＴ１１ａが１
フレーム（１フィールド）期間でＥＬ素子１５に流す電
流は、少なくとも６５％以下に低下しないようにする必
要がある。この６５％とは、画素１６に書き込み、ＥＬ
素子１５に流す電流の最初が１００％とした時、次のフ
レーム（フィールド）で前記画素１６に書き込む直前の
ＥＬ素子１５に流す電流が６５％以上とすることであ
る。
【０４３７】したがって、間欠表示を実現する場合とし
ない場合では、１画素を構成するＴＦＴ１１の個数に変
化はない。つまり、画素構成はそのままで、ソース信号
線１８の寄生容量４０４の影響と除去し、良好な電流プ
ログラムを実現している。その上、ＣＲＴに近い動画表
示を実現しているのである。
【０４３８】また、ゲートドライバ回路１２の動作クロ
ックはソースドライバ回路１４の動作クロックに比較し
て十分に遅いため、回路のメインクロックが高くなると
いうことはない。また、Ｎの値の変更も容易である。
【０４３９】画像表示方向（画像書き込み方向）は図１
０４に図示するように、１フィールド目では画面の上か
ら下方向とし（図１０４（ａ））、つぎの第２フィール
ド目では画面の下から上方向（図１０４（ｂ））として
もよい。つまり、図１０４（ａ）と図１０４（ｂ）とを
交互に繰り返す。
【０４４０】さらに、図１０５に図示するように、１フ
ィールド目では画面の上から下方向とし（図１０５
（ａ））、一旦全画面を黒表示（非表示）３１２とした
後（図１０５（ｂ））、つぎの第２フィールド目では画
面の下から上方向（図１０５（ｃ））としてもよい。ま
た、一旦全画面を黒表示（非表示）３１２としてもよい
（図１０５（ｄ））。つまり、図１０５（ａ）から図１
０５（ｄ）の状態を交互に繰り返す。
【０４４１】なお、図１０４、図１０５などにおいて、
画面の書き込み方法を画面の上から下あるいは下から上
としたが、これに限定するものではない。画面の書き込
み方向は絶えず、画面の上から下あるいは下から上と固
定し、非表示領域３１２の動作方向を１フィールド目で
は画面の上から下方向とし、つぎの第２フィールド目で
は画面の下から上方向としてもよい。以上の事項は他の
本発明の実施例でも同様である。
【０４４２】図３１（ａ）は画像表示領域３１１を１／
Ｎとし、非表示領域（非点灯領域、黒表示領域）３１２
を（Ｎ−１）／Ｎとしている（ただし、これは理想状態
の場合である。現実にはコンデンサ１９、ＴＦＴ１１ａ
のソース−ゲート（ＳＧ）容量による突き抜けがあるの
で異なる）。つまり、画像表示領域３１１を１つにした
場合である。画像表示領域３１１は矢印に示すように、
画面の上から下方向に移動する（図３１（ａ１）→図３
１（ａ２）→図３１（ａ３）→図３１（ａ１）→）。た
だし、この画像表示領域３１１の移動は画面の上から下
方向に移動することに限定するものではなく、画面の下
から上方向に移動するとしてもよい。また、１フレーム
目（１フィールド目）は画面の上から下方向に移動さ
せ、次の２フレーム目（２フィールド目）は画面の下か
ら上方向に移動するように走査（操作）してもよいこと
はいうまでもない。また、画面の右から左、あるいは画
面の左から右に走査（操作）してもよい。
【０４４３】図３３は動作タイミング波形である。先に
も記載したように、１Ｆの期間で１画面が表示されると
し、１Ｈの期間で電流プログラムされるとしている。図
３３（ａ）は図１（ａ）（ｂ）において、ゲート信号線
１７ａのタイミング波形を示す。また、図３３（ｂ）
は、ゲート信号線１７ｂのタイミング波形を示す。基本
的にはゲート信号線１７ｂがＶｇｌとなった時にＴＦＴ
１１ｄが導通し（期間は１Ｆ／Ｎ）、ＥＬ素子１５にピ
ーク電流が所定値Ｉ１のＮ倍の電流が流れ、ＥＬ素子は
所定輝度ＢのＮ倍の輝度（Ｎ・Ｂ）で発光する。１Ｆ／
（Ｎ−１）／Ｎの期間はＴＦＴ１１ｄがオフ状態とな
る。
【０４４４】このゲート信号線の制御は図２のようにゲ
ートドライバ１２内の２つのシフトレジスタ（２２ａ，
２２ｂ）を制御することにより容易に実現できる。シフ
トレジスタ２２ａはゲート信号線１７ａの制御データを
保持（走査）し、シフトレジスタ２２ｂはゲート信号線
１７ｂの制御データを保持（走査）すればよいからであ
る。
【０４４５】図５６はゲート信号線１７ｂの波形を示
す。図５６（ａ）を第１画素行目のゲート信号線１７ｂ
の電圧波形とすると、図５６（ｂ）を第１画素行目に隣
接した第２画素行目のゲート信号線１７ｂの電圧波形を
示す。同様に、図５６（ｃ）は次の第３画素行目のゲー
ト信号線１７ｂの電圧波形、図５６（ｄ）は第４画素行
目のゲート信号線１７ｂの電圧波形を示す。
【０４４６】以上のように、各画素行で、ゲート信号線
１７ｂの波形を同一にし、１Ｈの間隔でシフトさせて印
加していく。このように走査することにより、ＥＬ素子
１５が点灯している時間を１Ｆ／Ｎに規定しながら、順
次、点灯する画素行をシフトさせることができる。この
ように、各画素行で、ゲート信号線１７ｂの波形を同一
にし、シフトさせていることを実現することは容易であ
る。図２のシフトレジスタ２２ａ，２２ｂに印加するデ
ータであるＳＴ１，ＳＴ２を制御すればよいからであ
る。たとえば、入力ＳＴ２がＬレベルの時、ゲート信号
線１７ｂにＶｇｌが出力され、入力ＳＴ２がＨレベルの
時、ゲート信号線１７ｂにＶｇｈが出力されるとすれ
ば、シフトレジスタ１７ｂに印加するＳＴ２を１Ｆ／Ｎ
の期間だけＬレベルで入力し、他の期間はＨレベルにす
る。この入力されたＳＴ２を１Ｈに同期したクロックＣ
ＬＫ２でシフトしていくだけである。
【０４４７】同様に図３３（ａ）に示すゲート信号線１
７ａの波形の作成も容易である。図２のシフトレジスタ
２２ａの入力データであるＳＴ１を制御すればよいから
である。たとえば、入力ＳＴ１がＬレベルの時、ゲート
信号線１７ａにＶｇｌが出力され、入力ＳＴ１がＨレベ
ルの時、ゲート信号線１７ａにＶｇｈが出力されるとす
れば、シフトレジスタ１７ａに印加するＳＴ１を１Ｈの
期間だけＬレベルで入力し、他の期間はＨレベルにす
る。この入力されたＳＴ１を１Ｈに同期したクロックＣ
ＬＫ１でシフトしていくだけである。
【０４４８】図３１（ｂ）は画像表示領域３１１を１／
（２Ｎ）とし、２つの画像表示領域３１１ａ、３１１ｂ
を矢印に示すように、画面の上から下方向に移動した例
である（図３１（ｂ１）→図３１（ｂ２）→図３１（ｂ
３）→図３１（ｂ１）→）。ただし、この画像表示領域
３１１ａ，３１１ｂの移動は画面の画面の上から下方向
に移動することに限定するものではなく、画面の下から
上方向に移動するとしてもよい。また、１フレーム目
（１フィールド目）は画面の上から下方向に移動させ、
次の２フレーム目（２フィールド目）は画面の下から上
方向に移動するように走査（操作）してもよいことはい
うまでもない。また、画面の右から左、あるいは画面の
左から右に走査（操作）してもよい。また、この画像表
示領域３１１ａを画面の上から下方向に移動させ、画像
表示領域３１１ｂは画面の下から上方向に移動させても
よい。
【０４４９】さらに、図３１（ｃ）は画像表示領域３１
１を１／（３Ｎ）とし、３つの画像表示領域３１１ａ、
３１１ｂを矢印に示すように、画面の上から下方向に移
動した例である（図３１（ｃ１）→図３１（ｃ２）→図
３１（ｃ３）→図３１（ｃ１）→）。
【０４５０】図３１（ｂ）（ｃ）に示すように、画像表
示領域３１１を複数に分割すればするほど、画像表示全
体のフレームレート（１秒間に画面を書く回数、たとえ
ば、フレームレート６０とは、１秒間に６０回画面を書
き換える）を低下させることができる。フレームレート
を低下させれば、その分、回路の動作クロックを低下さ
せることができるから消費電力を小さくできる。
【０４５１】つまり、ＥＬ素子１５の発光期間が短くな
り、かつ見かけ上の瞬時輝度が高くなり、その上、画像
表示領域３１１と非点灯領域３１２とが高速にくりかえ
されるため、フリッカが低減する。したがって、フレー
ムレートを低減することができる。
【０４５２】以上のように１フレーム（１フィールド）
内に点灯する回数を増やし、フリッカを低減させること
ができる。点灯回数を増やすことでＥＬ素子の点灯にお
いては周波数成分が高くなることから人間の目に観測さ
れにくくなる。例えば１回あたりの点灯期間を７分の１
にして１フレームに７回点灯させると、フレーム周波数
が３０Ｈｚにおいてもフリッカのない表示が実現でき
た。
【０４５３】ＴＦＴ１１ｄのオンオフを制御することに
より、画像の輝度を調整（可変）することができる。た
とえば、図３１（ａ）の場合（画像表示領域３１１が１
つの場合）は、非点灯領域３１２の面積を変化させるこ
とにより、画面２１の明るさが変化する（図３２（ａ
１）より図３２（ａ２）が暗く、図３２（ａ２）より図
３２（ａ３）が暗い）。
【０４５４】同様に、図３１（ｂ）の場合（画像表示領
域３１１が２つの場合）は、図３２（ｂ１）より図３２
（ｂ２）が暗く、図３２（ｂ２）より図３２（ｂ３）の
方が画面２１の表示輝度が暗くなる。また、図３１
（ｃ）の場合（画像表示領域３１１が３つの場合つま
り、３以上）も同様である（図３２（ｃ１）より図３２
（ｃ２）が暗く、図３２（ｃ２）より図３２（ｃ３）の
方が暗くなる。）。
【０４５５】なお、図３１では画像表示領域３１１は画
面２１上を走査するとしたが、これに限定するものでは
なく、図３２（ｃ１）（ｃ２）に図示するように、１フ
レーム（１フィールド）目は全画面を非点灯状態３１２
とし、次の２フレーム（２フィールド）目は全画面を画
像表示状態３１１としてもよい。つまり、全画面を画像
表示状態と非点灯状態とを交互に繰り返す。ただし、画
像表示時間と、非点灯時間とを等時間に限定するもので
はない。たとえば、画像表示時間を１Ｆ／４とし、非点
灯時間を３Ｆ／４としてもよい。このように画像表示時
間と、非点灯時間との割合を変化させることによっても
画像の表示輝度を変化（調整）することができる。
【０４５６】いずれにせよ、図３４に示すように、Ｎの
値を変化させることにより、画像の表示輝度Ｂはリニア
に変化させることができる。また、Ｎの値を制御するだ
けで容易に画像の明るさを可変できる。
【０４５７】図３５は、本発明の表示輝度を調整（制
御）する回路のブロック図である。フレームメモリ（フ
ィールドメモリ）３５４には、外部から入力された映像
データが蓄積される。ＣＰＵ３５３は蓄積された映像デ
ータを用いて演算をする。演算は、映像データの最大輝
度、最適輝度、平均輝度、輝度分布のうち少なくとも１
つ以上を用いる。また、連続する映像データの各フレー
ムの最大輝度、最適輝度、平均輝度、輝度分布およびそ
の変化割合も考慮する。
【０４５８】演算した結果は輝度メモリ３５２にストア
される。輝度メモリ３５２は画像の明るさを補正したデ
ータである。たとえば、海岸などの明るい画面では画像
の平均輝度を明るく補正し、その画像データ内で比較的
暗い部分があるときは、実際値よりも暗い画像データに
変換する。また、夜の画面などでは、画像が全体的に暗
いため、比較的明るい部分をより明るく補正する。
【０４５９】カウンタ回路３５１は図３４のＮ値をいく
らにするかをカウントする回路である。ゲート信号線１
７ｂの波形においてＮ値をリアルタイムで変化させる。
Ｎ値は時間であるから、カウンタでカウントすることに
より容易に変化させることができ、画像の明るさを変更
できる。
【０４６０】切り替え回路３５５は画素１６のＴＦＴ１
１をオンさせる電圧Ｖｇｌとオフさせる電圧Ｖｇｈ（画
素ＴＦＴ１１がＰチャンネルの場合、Ｎチャンネルでは
その逆である）を切り替える回路である。つまり、カウ
ンタ回路３５１の出力に基づき、図３３（ｂ）に示す１
Ｆ／Ｎの期間を変化させる。したがって、画像２１の明
るさをリアルタイムで容易に可変することができる。
【０４６１】映像信号データに応じて表示輝度をリアル
タイムに制御する。このように制御することにより明る
さ表現のダイナミックレンジを実質上３倍以上に拡大す
ることができる。また、ＥＬ表示装置はＥＬに電流を流
さない時は完全に黒表示（非点灯）となるから、画像表
示の黒浮きも発生しない。つまり、コントラストも高く
なる。特に電流プログラムの場合は、黒表示には、画素
にプログラムする電流値が１０ｎＡと小さい。そのた
め、寄生容量４０４を十分充放電できず、完全な黒表示
を実現することが難しい。また、ゲート信号線１７に印
加されたパルスによりソース信号線１８に電力が供給さ
れ（突き抜け電圧）、黒浮きが発生する。
【０４６２】本発明は強制的にＴＦＴ１１ｄをオフに
し、ＥＬ素子１５に電流を供給することを停止する。し
たがって、ＥＬ素子１５は完全に非点灯状態となる。そ
のため、良好なコントラストを実現できる。また、ソー
ス信号線１８に印加するデータの出力タイミングと、ゲ
ート信号線１７ａ、１７ｂのタイミングを調整する必要
がある。特に、画素行を選択するゲート信号線１７ａの
Ｖｇｌ（図１のＴＦＴ１１ｂ、１１ｃをオンさせる電
圧）の出力は、１Ｈよりも短くなるようにすることが好
ましい。このことは図２５２などでも説明する。
【０４６３】なお、図３５において、映像信号の映像デ
ータに基づき、リアルタイムで画像の明るさを変化させ
るとしたが、これに限定するものではない。たとえば、
ユーザーが明るさ調整スイッチを押すことにより、ある
いは明るさ調整ボリウムを回す。この変化を検出してカ
ウンタ回路３５１のカウンタ値を可変して、表示画像２
１の輝度（あるいはコントラスト、もしくはダイナミッ
クレンジ）を変化させてもよい。また、外光などの明る
さをホトセンサで検出し、この検出したデータに基づ
き、表示画像２１の明るさなどを自動的に変化させても
よい。また、表示する画像の内容、データにより手動
で、あるいは自動的に変化させるように構成してもよ
い。
【０４６４】明るさ調整は、ＥＬ素子１５側のＴＦＴ
（図１ではＴＦＴ１１ｄ）をオンオフさせることにより
実現できる。この場合は、ソースドライブＩＣ１４から
出力するプログラム電流（電圧：電圧プログラム方式の
場合）は固定値である（プログラム電流は変化させな
い）。したがって、ソースドライバＩＣの回路構成を簡
略化できる。つまり、表示画面の明るさに対応して出力
電流（電圧）などを変化させる必要がない。たとえば、
従来の液晶表示パネルでは６４階調表示のときは、最大
明るさの６４階調目を使用する。これより、明るさ調整
で輝度を下げる時は、３２階調目までなどを使用する。
このように回路を構成すると、画面輝度が暗いときには
階調表示数が少なくなる。
【０４６５】しかし、ＥＬ素子１５側のＴＦＴ１１をオ
ンオフさせる（ＥＬ素子１５に流れる電流を間欠表示さ
せる）方式では、オフ期間の調整により明るさを自由に
調整できる。その際、本発明による明るさ調整は、ガン
マ調整、リニアリティは明るさを変化させても保持でき
る。電源電圧Ｖｄｄも固定値であるから構成上も有利で
ある。
【０４６６】また、ＴＦＴ１１ｄを画面の上から下方向
に、ガウス分布となるようにオンオフ状態を制御するこ
とにより容易に画面の輝度をガウス分布させることがで
きる。制御もほとんど演算が不要である。この方法につ
いては後ほど説明をする。
【０４６７】なお、ＥＬ素子１５をオンオフする周期は
０．５ｍｓｅｃ以上にする必要がある。この周期が短い
と、人間の目の残像特性により完全な黒表示状態となら
ず、画像がぼやけたようになり、あたかも解像度が低下
したようになる。また、データ保持型の表示パネルの表
示状態となる。しかし、オンオフ周期を１００ｍｓｅｃ
以上になると、点滅状態に見える。したがって、ＥＬ素
子のオンオフ周期は０．５μｓｅｃ以上１００ｍｓｅｃ
以下にすべきである。さらに好ましくは、オンオフ周期
を２ｍｓｅｃ以上３０ｍｓｅｃ以下にすべきである。さ
らに好ましくは、オンオフ周期を３ｍｓｅｃ以上２０ｍ
ｓｅｃ以下にすべきである。
【０４６８】黒画面１３１２の分割数は、１つにすると
良好な動画表示を実現できるが、画面のちらつきが見え
やすくなる。したがって、黒挿入部を複数に分割するこ
とが好ましい。しかし、分割数をあまりに多くすると動
画ボケが発生する。分割数は１以上８以下とすべきであ
る。さらに好ましくは１以上５以下とすることが好まし
い。
【０４６９】なお、黒画面の分割数は静止画と動画で変
更できるように構成することが好ましい。分割数とは、
Ｎ＝４では、７５％が黒画面であり、２５％が画像表示
である。このとき、７５％の黒表示部を７５％の黒帯状
態で画面の上下方向に走査するのが分割数１である。２
５％の黒画面と２５／３％の表示画面の３ブロックで走
査するのが分割数３である。静止画は分割数を多くす
る。動画は分割数を少なくする。切り替えは入力画像に
応じて自動的（動画検出など）に行っても良く、ユーザ
ーが手動で行ってもよい。また、表示装置の映像などに
入力コンセントに対応して切り替ええするように構成す
ればよい。
【０４７０】たとえば、携帯電話などにおいて、壁紙表
示、入力画面では、分割数を１０以上とする（極端には
１Ｈごとにオンオフしてもよい）。ＮＴＳＣの動画を表
示するときは、分割数を１以上５以下とする。なお、分
割数は３以上の多段階に切り替えできるように構成する
ことが好ましい。たとえば、分割数なし、２、４、８な
どである。
【０４７１】また、全表示画面に対する黒画面の割合
は、全画面の面積を１とした時、０．２以上０．９以下
（Ｎで表示すれば１．２以上９以下）とすることが好ま
しい。また、特に０．２５以上０．６以下（Ｎで表示す
れば１．２５以上６以下）とすることが好ましい。０．
２０以下であると動画表示での改善効果が低い。０．９
以上であると、表示部分の輝度が高くなり、表示部分が
上下に移動することが視覚的に認識されやすくなる。
【０４７２】また、１秒あたりのフレーム数は、１０以
上１００以下（１０Ｈｚ以上１００Ｈｚ以下）が好まし
い。さらには１２以上６５以下（１２Ｈｚ以上６５Ｈｚ
以下）が好ましい。フレーム数が少ないと、画面のちら
つきが目立つようになり、あまりにもフレーム数が多い
と、ドライバ回路１４などからの書き込みが苦しくなり
解像度が劣化する。
【０４７３】いずれにせよ、本発明では、ゲート信号線
１７の制御により画像の明るさを変化させることができ
る。ただし、画像の明るさはソース信号線１８に印加す
る電流（電圧）を変化させて行ってもよいことは言うま
でもない。また、先に説明した（図３３、図３５などを
用いて）ゲート信号線１７の制御と、ソース信号線１８
に印加する電流（電圧）を変化させることを組み合わせ
て行ってもよいことは言うまでもない。
【０４７４】なお、以上の事項は、図５４、図６７、図
１０３などの電圧プログラムの画素構成でも適用できる
ことは言うまでもない。たとえば、図６７ではＴＦＴ１
１ｅをオンオフ制御すればよい。
【０４７５】ゲート信号線１７ｂの１Ｆ／Ｎの期間だ
け、Ｖｇｌにする時刻は図３６に図示するように、１Ｆ
（１Ｆに限定するものではない。単位期間でよい。）の
期間のうち、どの時刻でもよい。単位時間にうち、所定
の期間だけＥＬ素子１５をオンさせることにより、所定
の平均輝度を得るものだからである。ただし、図３６
（ａ）のプログラム期間（１Ｈ）後、すぐにゲート信号
線１７ｂをＶｇｌにしてＥＬ素子１５を発光させる方が
よい。図１のコンデンサ１９の保持率特性の影響を受け
にくくなるからである。また、１Ｆ／Ｎの期間は図３６
（ｂ）において、Ａ，Ｂの記号と矢印で示すように、位
置を変化させるように構成してもよい。この変化も容易
に実現できる。図２においてＳＴに印加するデータのタ
イミング（１ＦのいつにＬレベルにするか）を調整ある
いは可変できるように構成しておけばよいからである。
【０４７６】また、図３７に図示するように、ゲート信
号線１７ｂをＶｇｌにする期間（１Ｆ／Ｎ）を複数に分
割（分割数Ｋ）してもよい。つまり、Ｖｇｌにする期間
は１Ｆ／（Ｋ／Ｎ）の期間をＫ回実施する。このように
制御すれば、画像表示状態は図３１（ｂ）（Ｋ＝２）、
図３１（ｃ）（Ｋ＝３）をなる。このように点灯させる
画像部（画像表示部３１１）を複数に分割することによ
りフリッカの発生を抑制でき、低フレームレートの画像
表示を実現できる。また、この画像の分割数も可変でき
るように構成することが好ましい。たとえば、ユーザー
が明るさ調整スイッチを押すことにより、あるいは明る
さ調整ボリウムを回すことにより、この変化を検出して
Ｋの値を変更する。表示する画像の内容、データにより
手動で、あるいは自動的に変化させるように構成しても
よい。
【０４７７】このようにＫの値（画像表示部３１１の分
割数）を変化させることも容易に実現できる。図２にお
いてＳＴに印加するデータのタイミング（１Ｆのいつに
Ｌレベルにするか）を調整あるいは可変できるように構
成しておけばよいからである。
【０４７８】なお、図３７では、ゲート信号線１７ｂを
Ｖｇｌにする期間（１Ｆ／Ｎ）を複数に分割（分割数
Ｋ）し、Ｖｇｌにする期間は１Ｆ／（Ｋ／Ｎ）の期間を
Ｋ回実施するとしたがこれ限定するものではない。１Ｆ
／（Ｋ／Ｎ）の期間をＬ（Ｌ≠Ｋ）回実施してもよい。
つまり、本発明は、ＥＬ素子１５に流す期間（時間）を
制御することにより画像２１を表示するものである。し
たがって、１Ｆ／（Ｋ／Ｎ）の期間をＬ（Ｌ≠Ｋ）回実
施することは本発明の技術的思想に含まれる。また、Ｌ
の値を変化させることにより、画像２１の輝度をデジタ
ル的に変更することができる。たとえば、Ｌ＝２とＬ＝
３では５０％の輝度（コントラスト）変化をなる。これ
らの制御も図２、図３５、図６０、図７４などの回路構
成で容易に実現できる。
【０４７９】また、画像の表示領域３１１を分割する
時、ゲート信号線１７ｂをＶｇｌにする期間は同一期間
に限定するものではない。たとえば、図３８に示すよう
にＶｇｌにする期間がｔ１とｔ２のように複数の期間と
してもよい。
【０４８０】以上の実施例は、ＥＬ素子１５に流れる電
流を遮断し、また、ＥＬ素子に流れる電流を接続するこ
とにより、表示画面２１をオンオフ（点灯、非点灯）す
るものであった。つまり、コンデンサ１９に保持された
電荷によりＴＦＴ１１ａに複数回、略同一電流を流すも
のである。本発明はこれに限定するものではない。たと
えば、コンデンサ１９に保持された電荷を充放電させる
ことにより、表示画面２１をオンオフ（点灯、非点灯）
する方式でもよい。
【０４８１】図３０３は、その実施例である。図１の画
素構成において、コンデンサ１９の両端に、スイッチン
グ素子をしてのＴＦＴ１１ｅが配置または形成されてい
る。ＴＦＴ１１ｅのゲート（Ｇ）端子に接続されたゲー
ト信号線１７ｅにオン電圧（Ｖｇｌ）を印加することに
よりＴＦＴ１１ｅがオンし、コンデンサ１９の両端を短
絡する。したがって、Ｖｇ電圧はＶｄｄ電圧となり、Ｔ
ＦＴ１１ａは電流と流すことができなくなる。
【０４８２】もちろん、ＴＦＴ１１ａのドレイン（Ｄ）
−ゲート（Ｇ）端子間にスイッチング素子を配置または
形成し、ＴＦＴ１１ａのドレイン（Ｄ）−ゲート（Ｇ）
端子間を短絡してもＴＦＴ１１ａは電流を流さないよう
にすることができる。したがって、この構成でもよいこ
とは言うまでもない。たとえば、図１のＴＦＴ１１ｂの
ゲート（Ｇ）端子と、ＴＦＴ１１ｃのゲート（Ｇ）端子
を個別に制御できるように構成し、ＴＦＴ１１ｂをオン
させて、ＴＦＴ１１ａのドレイン（Ｄ）−ゲート（Ｇ）
端子間を短絡する構成である。この方式は図２１、図４
３、図７１、図２２にも適用できる。図２１、図４３、
図７１、図２２において、ゲート信号線１７ｂにオン電
圧（Ｖｇｈ）を印加し、ＴＦＴ１１ｄをオンさせて、Ｔ
ＦＴ１１ａのドレイン（Ｄ）−ゲート（Ｇ）端子間を短
絡する構成である。
【０４８３】もちろん、以上の構成（駆動用ＴＦＴ１１
の保持電荷を充放電させる方式、ドレイン（Ｄ）−ゲー
ト（Ｇ）端子間を短絡する方式など）は、図５４、図６
７、図６８、図１０３などの電圧駆動の画素構成にも適
用できることは言うまでもない。
【０４８４】なお、ＴＦＴ１１ｅはＴＦＴなどのスイッ
チング素子に限定するものではない。コンデンサ１９の
両端の電荷を充放電できるものであれはいずれのもので
もよい。たとえば、ＭＩＭ、ＴＦＤ（薄膜ダイオー
ド）、サイリスタ、バリスタなどでもよい。また、コン
デンサ１９の両端を充放電させるものに限定するもので
はなく、ＥＬ素子１５に電流を流す駆動用素子の端子電
圧Ｖｇを強制的に電流オフ方向にシフトできるものでも
よい。たとえば、コンデンサなどを用いて、突き抜け電
圧によりＶｇ電圧をシフトできるように構成してもよ
い。
【０４８５】図３０３の構成では、ＴＦＴ１１ｅの動作
によりコンデンサ１９の電荷を放電するため、ＥＬ素子
１５に再度電流を流すことができない。しかし、ＴＦＴ
１１ｅをオンさせるまでの時間間隔を制御（調整）する
ことのより、表示画面２１の輝度調整を容易に実施でき
る。また、Ｒ、Ｇ、ＢごとにＴＦＴ１１ｅをオンさせる
までの時間間隔を制御（調整）することのより、表示画
面２１の色調整を容易に実施できる。図３０３の構成
は、逆バイアス電圧方式、図８７などのＮ倍パルス駆
動、またガウス分布駆動、ブロック駆動など、本明細書
記載の他の実施例と組み合わせることができることはい
うまでもない。また、他の構成、動作はすでに説明をし
ているので省略する。以上の事項は他の本発明に関して
も同様である。
【０４８６】また、図３０３ではＴＦＴ１１ｅをオンさ
せることにより、ＴＦＴ１１ａに流れる電流を遮断する
方式であった。しかし、ＴＦＴ１１ａをＮチャンネルに
することなどにより、駆動用ＴＦＴ１１ａに流れる電流
を増加させるように制御することも可能である。つま
り、ＴＦＴ１１ｅの動作することにより、画面２１が白
表示（白ラスター）にするということができる（画面を
白画面で消去する）。また、ＲＧＢの画素うち、少なく
とも１色のＴＦＴ１１ｅの動作することにより、画面２
１がＲまたはＧまたはＢ表示にするということができる
（画面をＲまたはＧまたはＢ色を強く表示する）。な
お、ＴＦＴ１１ｅはＰチャンネルでもＮチャンネルでも
よいことは言うまでもない。また、ＴＦＴ１１ｅをオン
オフさせることにより、ＰＷＭ変調も実施することがで
きる。以上の事項は、本明細書の他の実施例にも適用で
きることは言うまでもない。
【０４８７】図３０３構成は、コンデンサ１９の電荷を
完全に放電する方式である。したがって、コンデンサ１
９に保持された電荷（画像データ）は消去されてしま
う。図３０４の構成は、コンデンサ１９を複数（実施例
では２つ）のコンデンサ１９ａ、１９ｂに分離し、一方
のコンデンサ（実施例では１９ｂ）の両端にＴＦＴ１１
ｅを形成または配置している。
【０４８８】図３０４は、その実施例である。ＴＦＴ１
１ｅのゲート（Ｇ）端子に接続されたゲート信号線１７
ｅにオン電圧（Ｖｇｌ）を印加することによりＴＦＴ１
１ｅがオンし、コンデンサ１９ｂの両端を短絡する。し
たがって、Ｖｇ電圧はよりＶｄｄ電圧に近くなり、ＴＦ
Ｔ１１ａが流す電流を少なく（制限する）する。
【０４８９】したがって、図３０４の構成では、ＴＦＴ
１１ａが流す電流が完全に遮断されることはない（もち
ろん、完全に遮断するように、コンデンサ１９ａ、１９
ｂの定数を設定することはできる）。図３０３の構成で
は、ＴＦＴ１１ｅの動作によりコンデンサ１９の電荷を
放電するため、ＥＬ素子１５に再度電流を流すことがで
きない。しかし、図３０４の構成では、ＴＦＴ１１ｅを
オフすると、以前よりは表示輝度は低いが画像を再び表
示することができる。また、ＴＦＴ１１ｅをオンさせる
までの時間間隔を制御（調整）することのより、表示画
面２１の輝度調整をきめこまやかに調整（変更）に実施
できる。
【０４９０】また、パネルごとに固体差（製造バラツキ
が発生した場合など）にあっても、製造された表示パネ
ルごとにＴＦＴｅをオンさせる、あるいはオフさせるこ
とにより表示輝度のバラツキを調整することができる。
この場合は、ＴＦＴ１１ｅは常時オンあるいは常時オフ
の場合がある。また、Ｒ、Ｇ、ＢごとにＴＦＴ１１ｅを
オンさせるまでの時間間隔を制御（調整）することのよ
り、表示画面２１の色調整を決めこまやかに容易に調整
する。画素構成としては図２９４などで説明する構成を
採用すればよい。また、図３０４などの構成について
も、逆バイアス電圧方式など、本明細書記載の他の実施
例と組み合わせることができることはいうまでもない。
また、他の構成、動作はすでに説明をしているので省略
する。以上の事項は他の本発明に関しても同様である。
【０４９１】なお、図３０４ではコンデンサ１９ａ、１
９ｂの２つとしたがこれに限定するものではない。３個
以上のコンデンサを形成し、各コンデンサの電荷を充放
電できるようにＴＦＴなどのスイッチング素子を配置し
てもよい。この構成では、他段階で表示画面２１の明る
さを変化することができる。また、ＲＧＢの色バランス
も多段階で調整（変更）することができる。
【０４９２】また、図３０４ではＴＦＴ１１ｅをオンさ
せることにより、ＴＦＴ１１ａに流れる電流を減少させ
る方式であった。しかし、ＴＦＴ１１ａをＮチャンネル
にすることなどにより、駆動用ＴＦＴ１１ａに流れる電
流を増加させるように制御することも可能である。つま
り、ＴＦＴ１１ｅの動作することにより、画面２１の輝
度を高くすることができる。また、ＲＧＢの画素うち、
少なくとも１色のＴＦＴ１１ｅの動作することにより、
画面２１の色をＲまたはＧまたはＢ色を増加させること
ができる（画面をＲまたはＧまたはＢ色を強く表示す
る。なお、ＲとＢというように複数色の場合もある）。
【０４９３】また、図３０４ではＴＦＴ１１ａのゲート
（Ｇ）端子とソース（Ｓ）端子間に１つのコンデンサ１
９ａを形成した構成であったが、これに限定するもので
はない。ＴＦＴ１１ａのゲート（Ｇ）端子とソース
（Ｓ）端子間に複数のコンデンサ１９ａを直列または並
列に形成した構成でもよい。このコンデンサのうち、少
なくとも１つのコンデンサの両端にショート用のスイッ
チングＴＦＴ１１ｅを形成し、ＴＦＴ１１ｅをオンさせ
ることにより、ＴＦＴ１１ａに流れる電流を減少させて
もよい。以上の事項はカレントミラーの画素構成あるい
は電圧駆動の画素構成にも適用されることは言うまでも
ない。
【０４９４】図３０５は図２１、図４３、図７１などで
説明したカレントミラーの画素構成において、保持用の
コンデンサ１９の両端をショートするＴＦＴ１１ｅを形
成（配置）した構成である。動作などは、図３０３など
と同様であるので説明を省略する。図３０５についても
同様である。動作などは図３０４で説明あるいは図３０
４の説明から容易に類推できるので説明を省略する。
【０４９５】図３０７は画素が２ＴＦＴ構成の電圧駆動
の実施例である。図３０７の構成も図３０３などで説明
した電流駆動方式と動作は同一である。保持用のコンデ
ンサ１９の両端にＴＦＴ１１ｅを形成（配置）してい
る。図３０７の構成でも先に説明した構成と同様に、Ｔ
ＦＴ１１ｅの動作によりコンデンサ１９の電荷を放電す
るため、ＥＬ素子１５に再度電流を流すことができな
い。しかし、ＴＦＴ１１ｅをオンさせるまでの時間間隔
を制御（調整）することのより、表示画面２１の輝度調
整を容易に実施できる。また、Ｒ、Ｇ、ＢごとにＴＦＴ
１１ｅをオンさせるまでの時間間隔を制御（調整）する
ことのより、表示画面２１の色調整を容易に実施でき
る。
【０４９６】また、図３０７の構成についても、ＴＦＴ
１１ａをＮチャンネルにすることなどにより、ＴＦＴ１
１ｅをオンさせることにより、駆動用ＴＦＴ１１ａに流
れる電流を増加させるように制御することも可能であ
る。つまり、ＴＦＴ１１ｅの動作することにより、画面
２１が白表示（白ラスター）にするということができる
（画面を白画面で消去する）。また、ＲＧＢの画素う
ち、少なくとも１色のＴＦＴ１１ｅの動作することによ
り、画面２１がＲまたはＧまたはＢ表示にするというこ
ともできる（画面をＲまたはＧまたはＢ色を強く表示す
る）。
【０４９７】図３０８は図６７、図６８の電圧プログラ
ム（駆動）の画素構成に図３０３の技術的概念を適用し
た実施例である。図３０８の構成も図３０３などで説明
した電流駆動方式と動作は同一である。つまり、保持用
のコンデンサ１９の両端にＴＦＴ１１ｅを形成し、ＴＦ
Ｔ１１ｅの動作によりコンデンサ１９の電荷を放電す
る。したがって、黒表示となる。ＴＦＴ１１ｅをオンさ
せるまでの時間間隔を制御（調整）することのより、表
示画面２１の輝度調整を容易に実施できし、また、Ｒ、
Ｇ、ＢごとにＴＦＴ１１ｅをオンさせるまでの時間間隔
を制御（調整）することのより、表示画面２１の色調整
を容易に実施できる。他の事項についても先の実施例と
同様であるので説明を省略する。
【０４９８】図３３では、隣接した画素行を順次点灯
（表示）させるように図示したが、本発明はこれに限定
するものではない。図３９に図示するようにインターレ
ース走査してもよい。
【０４９９】インターレース走査とは第１フィールドで
は奇数画素行に画像を書き込み（図３９（ａ）書き込み
画素行３９１）、次の第２フィールドでは偶数画素行に
画像を書き込み（図３９（ｂ）書き込み画素行３９１）
画像表示方法である。書き込まない画素行は前のフィー
ルドの画像データを保持している（保持画素行３９
２）。このようにＥＬ表示装置でインターレース走査を
することにより、フリッカを減少させえることができ
る。
【０５００】図３９の駆動では、すべての（あるいは複
数の）偶数画素行のゲート信号線１７ｂを共通にでき、
また、すべての（あるいは複数の）奇数画素行のゲート
信号線１７ｂを共通にできる。したがって、ゲート信号
線１７の引き回し数を大幅に削減できる。また、全画面
を表示状態３１１と非表示状態３１２を交互に表示する
場合は、すべてのゲート信号線１７ｂを共通にできる。
これらの構成は図２７などの３辺フリーの構成で特に有
効である。
【０５０１】なお、インターレース走査は、第１フィー
ルドでは奇数画素行に画像を書き込み、次の第２フィー
ルドでは偶数画素行に画像を書き込むとしたが、これに
限定するものではない。たとえば、第１フィールドでは
２画素行とばしで２画素行ずつ画像を書き込み、次の第
２フィールドでは第１フィールドで書き込まなかった２
画素行ごとに画像を書き込んでもよい。また、３画素行
ずつあるいは４画素行ずつでもよい。また、第１フィー
ルドでは画面の２行目から２画素行ずつ画像を書き込み
（図１０６（ａ）を参照）、次の第２フィールドでは１
行目から２画素行ごとに画像を書き込んでもよい（図１
０６（ｂ）を参照）。また、図１０６に図示するように
書き込んでいる画素行あるいは書き込む画素行を非表示
領域３１２となるように制御してもよい。また、第１の
フィールドでは画面の上から下に向かって画像を書き込
み、第２のフィールドでは画面の下から上に向かって画
像を書き込んでもよい。これらもすべてインターレース
走査の概念に含まれる。
【０５０２】インターレース走査も図３３、図５６で説
明した方法を実施することで容易に実現できる。点灯さ
せない表示領域３１２に該当する画素行は図１（ａ）に
示すＴＦＴ１１ｄをオフさせればよいからである。
【０５０３】また、当然のことながら、図５０に図示す
るように黒表示領域３１２とインターレース走査とを組
み合わせることができる。図５０（ａ）では、書き込み
画素行３９１と保持画素行３９２からなる走査領域５０
１を順次シフトさせる。なお、図５０（ａ）では第１行
目から画像を書き込んでいる。図５０（ｂ）でも同様
に、書き込み画素行３９１と保持画素行３９２からなる
走査領域５０１を順次シフトさせる。なお、図５０
（ｂ）では第２行目から画像を書き込んでいる。
【０５０４】飛び越し走査（インターレース走査など）
を応用すると、画素１６の駆動ＴＦＴ１１のバラツキを
抑制することできる。図３２２は隣接した画素行の駆動
ＴＦＴＴ１１ａが近接して形成（配置）されている。つ
まり、画素１６ａのＴＦＴ１１ａ１と画素１６ｂのＴＦ
Ｔ１１ａ２とが近接して配置されている。また、画素１
６ａを制御するゲート信号線１７ａ１と画素１６ｂを制
御するゲート信号線１７ａ２も近接して配置されてい
る。ゲート信号線１７ａ１とゲート信号線１７ａ２が近
接して配置されているのは、画素１６ａと画素１６ｂと
を線対称の配置とするためである。
【０５０５】図３２２のように、画素１６ａを含む画素
行のＴＦＴ１１ａ１と、画素１６ｂを含む画素行のＴＦ
Ｔ１１ａ２とを近接して配置することにより、ＴＦＴ１
１ａ２とＴＦＴ１１ａ１の特性が近似する。以下、図３
２０の画素配置構成を利用した駆動方法について図３２
３、図３２４を用いて説明をする。
【０５０６】図３２３はソース信号線１８に流れる電流
を増大させる他の実施例の説明図である。２画素行を同
時に選択し、２画素行をあわせた電流でソース信号線１
８の寄生容量４０４などを充放電し電流書き込み不足を
大幅に改善する方式である。ただし、２画素行を同時に
選択するため、１画素あたりの駆動する電流をソース信
号線１８に流す電流（プログラム電流）の１／２に減少
させることができる。したがって、ＥＬ素子１５に流れ
る電流を減少させることができるため、ＥＬ素子１５の
劣化が少ない。ここで、説明を容易にするため、一例と
して、Ｎ＝２として説明する（ソース信号線に流す電流
を２倍にする）。なお、類似の駆動方法については図８
７、図８８などで説明する。したがって、これらの方法
も参照されたい。
【０５０７】図３２３（ａ）は表示画像２１への書き込
み状態を図示している。図３２３（ａ）において、８７
１（８７１ａ、８７１ｂ）は書き込み画素行である。つ
まり、２画素を書き込んでいる。ソース信号線１８には
画素に書き込む電流の２倍のプログラム電流Ｉｗを印加
する。したがって、画素行が２行であるから１画素に書
き込まれる電流は１倍（所定値）となる。図３２３
（ａ）の状態は、画素１６ａと画素１６ｂがそれぞれ１
画素行選択されていることになる。つまり、近接した画
素の駆動ＴＦＴ１１ａ１、１１ａ２が動作するように電
流プログラムされていることになる（図１の画素構成を
想定している）。ソース信号線１８に流す電流Ｉｗはこ
の近接して配置された駆動用ＴＦＴ１１ａ１、駆動用Ｔ
ＦＴ１１ａ２から供給される。
【０５０８】駆動用ＴＦＴ１１ａ１と駆動用ＴＦＴ１１
ａ２は近接して形成されているため、その特性はほぼ一
致している。したがって、ソース信号線１８に流れるプ
ログラム電流Ｉｗが２（μＡ）とすれば、駆動用ＴＦＴ
１１ａ１と駆動用ＴＦＴ１１ａ２は、それぞれ、１（μ
Ａ）づつ電流を供給する。
【０５０９】以上のことから、ソース信号線１８に所定
値の２倍のプログラム電流Ｉｗを流せば、正確に画素に
所定値の電流がプログラムされる。なお、ソース信号線
１８に流す電流は２倍（Ｎ＝２）としたがこれに限定す
るものではない。２倍としたのはあくまでも理解を容易
にするためである。実駆動では、非点灯領域３１２を表
示面積の１／２をするため、プログラム電流は４倍とし
ている。
【０５１０】図３２２の画素構成においては、２フィー
ルドで１画面を書き換える（１フレーム＝２フィール
ド）。第１フィールドでは偶数ラインを書き換え、第２
フィールドでは奇数ラインを書き換えるとして説明をす
る。図３２３では偶数ラインを書き換えているとして説
明し、図３２４では奇数ラインを書き換えているとして
説明をする。
【０５１１】図３２３において、８７１（８７１ａ、８
７１ｂ）は書き込み画素行であり、２画素を書き込んで
いる。ソース信号線１８には奇数画素に書き込む電流の
２倍のプログラム電流Ｉｗを印加する。そのため、書き
込み画素行８７１ａと８７１ｂは同一表示となる。そこ
で、図３２３（ｂ）に図示するように奇数ラインに該当
する画素のＥＬ素子１５を非点灯状態とする（図１にお
いて、ゲート信号線１７ｂにオフ電圧を印加し、駆動用
ＴＦＴ１１ａからの電流がＥＬ素子１５に流れないよう
にする）。以上の動作を２画素号ずつシフトしながら画
像データを画素に書き込んでいく。１フィールドの走査
が終了すると、図３２３（ｃ）に図示するように、偶数
ラインはすべて非点灯３１２となり、奇数ラインが点灯
３１１となる。
【０５１２】図３２４は第２フィールドの画像データ書
き込み状態を図示している。図３２４（ａ）において、
８７１（８７１ａ、８７１ｂ）は書き込み画素行であ
り、２画素を書き込んでいる。ソース信号線１８には奇
数画素に書き込む電流の２倍のプログラム電流Ｉｗを印
加する。そのため、書き込み画素行８７１ａと８７１ｂ
は同一表示となる。第１フィールドと同様に図３２４
（ｂ）に図示するように偶数ラインに該当する画素のＥ
Ｌ素子１５を非点灯状態とする。以上の動作を２画素号
ずつシフトしながら画像データを画素に書き込んでい
く。１フィールドの走査が終了すると、図３２４（ｃ）
に図示するように、奇数ライン（奇数番目の画素行）は
すべて非点灯３１２となり、偶数ライン（偶数番目の画
素行）が点灯３１１となる。
【０５１３】以上のように、図３２３と図３２４の駆動
を交互に繰り返すことにより１フレーム（２フィール
ド）で１画面が書き換えられる。また、図３２２のよう
に、２画素行をペアにすることにより、２画素行の駆動
用ＴＦＴ１１ａを近接させ、特性バラツキが発生するこ
とを抑制している。したがって、均一な画像表示を実現
できる。
【０５１４】なお、図３２２の画素配置、駆動方法は、
図１の画素構成のみに限定されるものではない。たとえ
ば、図２１、図４３、図７１、図２２のカレントミラー
の画素構成、図５４、図６７、図６８、図１０３などの
電圧プログラム方式の画素構成にも適用できることは言
うまでもない。
【０５１５】図２１、図４３、図７１の画素構成では、
ゲート信号線１７ａにオン電圧（Ｖｇｌ）を印加するこ
とにより、コンデンサ１９にソース信号線１８に印加し
た電流値がプログラムされる。図４０に図示するよう
に、ソース信号線１８にはソースドライバＩＣ１４内の
電流源４０３から映像信号に該当するデータが印加され
る。プログラムされた電流は、カレントミラー効率が１
の時、前記電流がＴＦＴ１１ｂに流れ、この電流がＥＬ
素子１５に印加される。この関係（タイミング波形な
ど）は図３３に図示した事項を流用でき、あるいは類似
するので説明を要さないであろう。ただし、電流プログ
ラムを行う際、ＴＦＴ１１ｃとＴＦＴ１１ｄのオンある
いはオフタイミングを個別に制御する必要がある場合が
ある。この場合は、ＴＦＴ１１ｃとＴＦＴ１１ｄをオン
オフさせるゲート（Ｇ）端子を別のゲート信号線１７と
する必要があることはいうまでもない。
【０５１６】図３１などの表示方法を実施するために
は、ＥＬ素子１５に流す電流を遮断する必要がある。こ
の遮断を目的として図４０に図示するようにＴＦＴ１１
ｅを付加する。ＴＦＴ１１ｅのゲート（Ｇ）端子をＶｇ
ｌにすることによりＥＬ素子１５に電流が印加され、Ｔ
ＦＴ１１ｅのゲート（Ｇ）端子をＶｇｈにすることによ
りＥＬ素子１５への電流が遮断（非点灯状態）状態とな
る。
【０５１７】したがって、図３３などで説明したゲート
信号線１７ａ，１７ｂの信号波形を印加することによ
り、図３１などで説明した画像表示を実現できる。
【０５１８】非画像表示領域３１１と画像表示領域３１
２は図６１に図示するように奇数画素行と偶数画素行と
をフレーム（フィールド）ごとに切り替えてもよい。図
６１（ａ）が奇数画素行を表示し、偶数画素行を非表示
とすれば、次のフィーム（フィールド）（図６１（ｂ）
を参照）では奇数画素行を非示し、偶数画素行を表示に
する。
【０５１９】このように、１画素行ごとに非表示領域と
表示領域とを繰り返すように表示すれば、フリッカの発
生が大幅に抑制される。
【０５２０】なお、図６１において、１画素行ごとに非
表示画素行と表示画素行にするとしたがこれに限定する
ものではなく、２画素行ごとあるいはそれ以上の画素行
ごとに非表示画素行と表示画素行にするとしてもよい。
【０５２１】たとえば、２行ごとであれば、第１フィー
ルド（フレーム）では、１画素行目と２画素行目が表示
画素行とし、３画素行目と４画素行目を非表示画素行と
する。５画素行目と６画素行目が表示画素行である。第
１フィールドの次の第２フィールド（フレーム）では、
１画素行目と２画素行目が非表示画素行とし、３画素行
目と４画素行目を表示画素行とする。５画素行目と６画
素行目が非表示画素行である。また、次の第３フィール
ド（フレーム）では、１画素行目と２画素行目が表示画
素行とし、３画素行目と４画素行目を非表示画素行とす
る。５画素行目と６画素行目が表示画素行である。
【０５２２】なお、本明細書でフィールドとフレームの
文言は同義に使用したり、分離したりしている。一般的
にＮＴＳＣのインターレース駆動では、１フレームは２
フィールドで構成される。しかし、プログレッシブ駆動
では１フレームは１フィールドである。このように映像
の信号の世界ではフィールドとフレームは使い分けてい
る。しかし、本発明では表示パネルに表示する画像がプ
ログレッシブでもインターレースでもどちらでも適用で
きる。そのため、どちらでもよいという表現としてい
る。フィールドでもフレームでも概念的には１つも画面
を書き終える時間の単位である。
【０５２３】図６２の表示方法も有効である。ここで説
明を容易にするため、図６２（ａ）が第１フィールド
（第１フレーム）、図６２（ｂ）が第２フィールド（第
２フレーム）、図６２（ｃ）が第３フィールド（第３フ
レーム）、図６２（ｄ）が第４フィールド（第４フレー
ム）とする。
【０５２４】第１フィールド（フレーム）では、１画素
行目と２画素行目が非表示画素行とし、３画素行目と４
画素行目を表示画素行とする。５画素行目と６画素行目
が表示画素行である。第２フィールド（フレーム）で
は、奇数画素行目が表示画素行とし、偶数画素行目を非
表示画素行とする。第３フィールド（フレーム）では、
１画素行目と２画素行目が表示画素行とし、３画素行目
と４画素行目を非表示画素行とする。第４フィールド
（フレーム）では、奇数画素行目が非表示画素行とし、
偶数画素行目を表示画素行とする。以後、第１フィール
ド（第１フレーム）の表示状態から順次繰り返す。
【０５２５】図６２の駆動方法では、４フィールド（フ
レーム）で１ループとしている。このように複数フィー
ルド（複数フレーム）で画像表示を行うことにより、図
６１よりもフリッカの発生は抑制されることが多い。
【０５２６】なお、図６２の実施例では、第１フィール
ド（フレーム）では、２画素行目ずつ非表示画素行と
し、第２フィールド（フレーム）では、１画素行目ずつ
非表示画素行としたがこれに限定するものではない。第
１フィールド（フレーム）では、２画素行目ずつ非表示
画素行とし、第２フィールド（フレーム）では、１画素
行目ずつ非表示画素行としたがこれに限定するものでは
ない。第１フィールド（フレーム）では、４画素行目ず
つ非表示画素行とし、第２フィールド（フレーム）で
は、２画素行目ずつ非表示画素行とし、第３フィールド
（フレーム）では、１画素行目ずつ非表示画素行とし、
第４フィールド（フレーム）では、４画素行目ずつ非表
示画素行とし、第５フィールド（フレーム）では、２画
素行目ずつ非表示画素行とし、第６フィールド（フレー
ム）では、画素行目ずつ非表示画素行としてもよい。
【０５２７】本発明の駆動方法は、表示効果（アニメー
ション効果など）を実現することも容易である。図６３
は表示領域が図６３（ａ）→図６３（ｂ）→図６３
（ｃ）→図６３（ｄ）と順次現れる表示方法である。ゆ
っくりと非表示領域３１２をスクロールしていくことに
よりアニメーション効果を実現できる。これらの制御も
図２、図６０、図７４などの回路構成で容易に実現でき
る。つまり、映像として黒表示状態を書き込まず、ゲー
ト信号線１７ｂなどの制御によりアニメーション効果を
容易に実現できるのである。
【０５２８】液晶表示パネルなどの画素に１フィールド
（１フレーム）期間データを保持する表示パネルは動画
ボケが発生するという課題がある。ＣＲＴなどは電子銃
により一瞬表示されるだけであるので動画ボケの問題は
発生しない。
【０５２９】この課題を解決するのに有効手段が黒挿入
である。本発明は動画表示を極めたＣＲＴに近くする黒
挿入方式を容易に実現できる。
【０５３０】図６４は画面の上から下にＦという文字が
移動するところを示している。ただし、文字をＦとした
のは作図を容易にするためである。図６４に図示するよ
うに画像表示（図６４（ａ）（ｃ）（ｅ））の間に非表
示状態（図６４（ｂ）（ｄ）（ｆ））を挿入している。
したがって、画像は飛び飛びの表示となる。そのため。
動画ボケが発生せず、良好な動画表示を実現できる。
【０５３１】この用に全画面を非表示領域とするには図
６０の回路構成を採用すればよい。図２との差異は、Ｅ
ＮＢＬ端子６０１を具備する点である。ＥＮＢＬ端子６
０１はゲート信号線１７の形成されたＯＲ回路６０２の
一端子に接続されている。ＥＮＢＬ端子をＬレベルとす
ることにより、すべてのゲート信号線１７ｂにはＶｇｈ
レベルが出力され、ＥＬ素子１５に電流を供給するＴＦ
Ｔ１１ｄまたは１１ｅがオフ状態となり、全画面が非表
示領域３１２となる。ＥＮＢＬ端子がＨレベルの時は、
通常動作が実施される。
【０５３２】なお、図２、図６０、図７４、図８４で
は、ＳＴ端子に入力されたデータをクロックで順次シフ
トしていく（シリアル動作）として説明したが、これに
限定するものではない。たとえば、各ゲート信号線のオ
ンオフ状態を一度に決定するパラレル入力であってもよ
い（すべてのゲート信号線のオンフフロジックがコント
ローラかゲート信号線１７の本数分、一度に出力され決
定される構成などが該当する）。
【０５３３】図６４の実施例は、動画表示であったが、
Ｒ，Ｇ，Ｂごとにフラッシュイングさせるなどのアニメ
ーション効果の実施も容易である（図６５参照）。図６
５において、図６５（ａ）は赤色表示３１１Ｒの画像、
図６５（ｂ）は緑色表示３１１Ｇの画像、図６５（ｃ）
は青色表示３１１Ｂの画像である。図６５（ａ）の赤色
表示３１１Ｒの画像、図６５（ｂ）は緑色表示３１１Ｇ
の画像、図６５（ｃ）は青色表示３１１Ｂの画像のそれ
ぞれの間に非表示状態（図６５（ｂ）（ｄ）（ｆ））を
挿入している。この動作を図６５（ａ）から図６５
（ｆ）をゆっくりと実施すれば、Ｒ，Ｇ，Ｂの画像がフ
ラッシュイングしているように表示することができる。
【０５３４】図６４の実施例は、動画表示であったが、
異なる画像をごとにフラッシュイングさせるなどのアニ
メーション効果の実施も容易である（図６６参照）。図
６６において、図６６（ａ）は第１画像３１１ａ、図６
６（ｂ）は第２画像３１１ｂ、図６６（ｃ）は第３画像
３１１Ｂである。図６６（ａ）は第１画像３１１ａ、図
６６（ｂ）の第２画像３１１ｂ、図６６（ｃ）の第３画
像３１１Ｂのそれぞれの間に非表示状態（図６６（ｂ）
（ｄ）（ｆ））を挿入している。この動作を図６６
（ａ）から図６６（ｆ）をゆっくりと実施すれば、第
１、第２、第３の画像がフラッシュイングしているよう
に表示することができる。
【０５３５】以上の実施例は、概念的にはソース信号線
１８に所定値に対しＮ倍の電流を流し、ＥＬ素子１５に
は１／Ｎの期間だけＮ倍の電流を流して所望の輝度を得
る方法（構成）であった。この方法（構成）により、寄
生容量４０４の存在による書き込み不測の課題を解決し
た。
【０５３６】なお、Ｎ倍する駆動方法は、１倍（従来の
駆動方式）よりも発光効率が向上する。これは、図１の
ＴＦＴ１１ｂ（コンデンサ１９側）の突き抜け電圧の影
響である。Ｎ倍にする方が、この突き抜け電圧の影響を
軽減できる。Ｎ倍数は１．５倍以上８倍以下が適切であ
る。これ以上であると、ＥＬの発光効率が低下してしま
うから、全体として効率は低下する。好ましくは、Ｎ倍
は２倍以上６倍以下が好ましい。また、Ｎ倍するとは、
発光期間を１／Ｎにするということである。しがたっ
て、Ｎが２倍以上６倍以下にするとは、発光期間を１／
２以上１／６以下にすることが好ましい（通常の明るさ
の時）ということになる。
【０５３７】なお、本発明はＴＦＴ１１ｄをオフさせ、
ＥＬ素子１５への電流を遮断した後、再び、ＴＦＴ１１
ｄをオンさせることにより、ＥＬ素子１５に先と同様に
電流を流すことができる。本発明はこの原理をうまく応
用して、たとえば、１／Ｎの期間に電流を流し、所定の
輝度を得ている。このように駆動できるのは、流す電流
値が画素１６ごとにコンデンサ１９に保持されているか
らである。つまり、本発明は、ＥＬ素子１５に流す電流
値を保持するとＥＬ表示パネルの特有の画素構成をうま
く応用しているということができる。
【０５３８】図６９の構成は、駆動ＴＦＴ１１ａ対し、
駆動能力が（Ｎ−１）倍のＴＦＴ１１ａｎを形成するこ
とにより、寄生容量４０４の存在による書き込み不足の
課題を解決する方法である。
【０５３９】図６９と図１（ａ）との差異は、駆動ＴＦ
Ｔ１１ａの他に、Ｎ−１倍駆動のＴＦＴ１１ａｎ−１と
スイッチング用ＴＦＴ１１ｆを追加した点である。図１
と図６９との差異を中心に説明する。ＴＦＴ１１ａｎ−
１としたのは、ＴＦＴ１１ａｎ−１とＴＦＴ１１ａとの
電流が加算されればＮ倍になるように構成している。簡
単には、ＴＦＴ１１ａｎ−１のチャンネル幅Ｗ２はＴＦ
Ｔ１１ａのチャンネル幅Ｗ１のＮ−１倍にしている。た
とえば、Ｎ＝１０であれば、ＴＦＴ１１ａのチャンネル
幅Ｗ１が１とすれば、ＴＦＴ１１ａｎ−１のチャンネル
幅Ｗ２は９倍である。したがって、理論的には、ＴＦＴ
１１ａが１の電流を流せばＴＦＴ１１ａｎ−１は９倍の
電流を流す能力がある。
【０５４０】なお、図６９ではＴＦＴ１１ａｎ−１の駆
動電流をＮ−１としたのは、図６９の構成では、Ｎ倍の
電流をソース信号線１８に流す時、ＥＬ素子１５に電流
を流すＴＦＴ１１ａの１倍の電流が加算されるからであ
る。図７１の構成ではＥＬ素子１５に電流を流すＴＦＴ
１１ｂの電流はソース信号線１８に流れることはないか
らＴＦＴ１１ｎは駆動電流をＮ倍にする必要がある。
【０５４１】ここで説明を容易にするため、ＴＦＴ１１
ａはＩ１なる電流を流すとし、ＴＦＴ１１ａｎ−１はＩ
ｎ−１の電流を流すものとする。また、Ｉ１ ＋ Ｉｎ
−１＝Ｉｗ（この場合は、ＩｗはＥＬ素子１５に流す電
流Ｉ１のＮ倍とする）とする。
【０５４２】電流プログラム期間にはゲート信号線１７
ａがＶｇｌの電圧が印加され、ＴＦＴ１１ｂ、１１ｆ、
１１ｃがオン状態となる。また、ゲート信号線１７ｂは
Ｖｇｈの電圧が印加され、ＴＦＴ１１ｄはオフ状態であ
る。したがって、プログラム電流Ｉｗに相当する電圧が
コンデンサ１９にプログラムされる。つまり、Ｉ１＋
Ｉｎ−１ ＝Ｉｗ（この場合は、ＩｗはＥＬ素子１５に
流す電流Ｉ１のＮ倍とする）なる電流がソース信号線１
８に流れる。
【０５４３】つぎにＥＬ素子１５に電流を流す期間では
ゲート信号線１７ａがＶｇｈの電圧が印加され、ＴＦＴ
１１ｂ、１１ｆ、１１ｃがオフ状態となる。したがっ
て、ソース信号線１８と画素１６とは切り離される。ま
た、ゲート信号線１７ｂはＶｇｌの電圧が印加され、Ｔ
ＦＴ１１ｄはオン状態となる。したがって、プログラム
電流Ｉｗの１／Ｎに対応する電流Ｉ１がＥＬ素子１５に
流れる。
【０５４４】以上のように駆動することにより、ソース
信号線１８には所望値の電流（ＥＬ素子に流す電流）の
Ｎ倍の電流を流すことができる。したがって、寄生容量
（浮遊容量）４０４の影響が除外され、十分にコンデン
サ１９に電流プログラムを行うことができる。一方、Ｅ
Ｌ素子１５には所望値に電流を印加することができる。
【０５４５】図６９ではＮ−１の電流能力があるＴＦＴ
１１ａｎ−１と１個を画素に作製するとしたがこれに限
定するものではない。図７０に示すように複数個のＴＦ
Ｔ（図７０ではＴＦＴ１１ｎ１〜ＴＦＴ１１ｎ６）を作
製してもよい。動作は図６９と同様であるので説明を省
略する。
【０５４６】図６９の構成は、駆動ＴＦＴ１１ａ対し、
駆動能力が（Ｎ−１）倍のＴＦＴ１１ａｎを形成するこ
とにより、寄生容量４０４の存在による書き込み不足の
課題を解決する方法である。
【０５４７】図２１、図４３、図７１に図示したカレン
トミラー方式においても図６９の構成を展開することが
できる。図７１に図示するように、Ｎ倍の駆動能力を有
するＴＦＴ１１ｎを形成すればよい。ただし、カレント
ミラー構成では切り替えようのＴＦＴ１１ｆは必要がな
い。
【０５４８】図７１において、ＴＦＴ１１ｎのチャンネ
ル幅Ｗ２とＴＦＴ１１ｂのチャンネル幅Ｗ１との比は、
Ｎ：１としている。ここで説明を容易にするため、ＴＦ
Ｔ１１ｂはＩ１なる電流を流すとし、ＴＦＴ１１ｎはＩ
ｎの電流を流すものとする。また、Ｉｎ ＝Ｉｗ（この
場合は、ＩｗはＥＬ素子１５に流す電流Ｉ１のＮ倍とす
る）とする。
【０５４９】電流プログラム期間にはゲート信号線１７
ａがＶｇｌの電圧が印加され、ＴＦＴ１１ｃ、１１ｄが
オン状態となる。したがって、プログラム電流Ｉｗに相
当する電圧がコンデンサ１９にプログラムされる。つま
り、Ｉｎ ＝Ｉｗ（この場合は、ＩｗはＥＬ素子１５に
流す電流Ｉ１のＮ倍とする）なる電流がソース信号線１
８に流れる。なお、ＴＦＴ１１ｃとＴＦＴ１１ｄとは少
しタイミングをずらせてオンオフ状態を制御することが
好ましい。この場合は、ＴＦＴ１１ｃを制御するゲート
信号線とＴＦＴ１１ｄを制御するゲート信号線とを別個
にし、独立制御をする必要がある。
【０５５０】つぎにＥＬ素子１５に電流を流す期間では
ゲート信号線１７ａがＶｇｈの電圧が印加され、ＴＦＴ
１１ｃ、１１ｄがオフ状態となる。したがって、ソース
信号線１８と画素１６とは切り離される。したがって、
プログラム電流Ｉｗの１／Ｎに対応する電流Ｉ１がＥＬ
素子１５に流れる。
【０５５１】以上のように駆動することにより、ソース
信号線１８には所望値の電流（ＥＬ素子に流す電流）の
Ｎ倍の電流を流すことができる。したがって、寄生容量
（浮遊容量）４０４の影響が除外され、十分にコンデン
サ１９に電流プログラムを行うことができる。一方、Ｅ
Ｌ素子１５には所望値に電流を印加することができる。
【０５５２】なお、ゲート信号線１７ｂとＴＦＴ１１ｅ
は図４０で説明したように、図３０などの非画像表示あ
るいは１／Ｎ期間だけＥＬ素子１５に電流を流すように
制御するために設けたものである。したがって、図７１
の構成において、さらにＮ倍の電流を流し、ＥＬ素子１
５に流す電流を１／Ｎ期間のパルス駆動することによ
り、寄生容量４０４による書き込み不足の問題は全くな
くなる。また、黒挿入表示を容易に実現でき、良好な動
画表示を実現できる。
【０５５３】図７１の構成は非常に有効である。たとえ
ば、図１のみの構成で、Ｎ＝１０を実現しようとする
と、所望値よりも１０倍高いパルス状の電流をＥＬ素子
１５に印加する必要がある。この場合、ＥＬ素子１５の
端子電圧が高くなることから、Ｖｄｄ電圧を高く設計す
る必要がでる。また、ＥＬ素子１５が劣化する可能性も
ある。
【０５５４】しかし、図７１の構成では、ＴＦＴ１１ｎ
のチャンネル幅Ｗ２をＴＦＴ１１ｂの５倍とし、２倍高
い電流でプログラムすれば、５×２＝１０となる。した
がって、ＥＬ素子１５には２倍の電流を１／２の期間だ
け印加すれば実現できる。したがって、ＥＬ素子１５が
劣化する問題もなくなるし、Ｖｄｄ電圧をほとんど高く
する必要がない。
【０５５５】逆にＴＦＴ１１ｎだけでＮ＝１０を実現し
ようとすると、図７１の構成では、ＴＦＴ１１ｎのチャ
ンネル幅Ｗ２をＴＦＴ１１ｂの１０倍とする必要があ
る。１０倍にするとＴＦＴ１１ｎの形成面積が、画素の
面積のほとんどを占有する。したがって、画素開口率が
極めて小さくなるか、もしくは実現不可能になる。しか
し、図７１の構成では、ＴＦＴ１１ｎのチャンネル幅Ｗ
２をＴＦＴ１１ｂの５倍とするだけで済むので十分な画
素開口率を実現することができる。
【０５５６】Ｎ＝１０の実現方法は数多くある。ＴＦＴ
１１ｎのチャンネル幅Ｗ２をＴＦＴ１１ｂの２倍とし、
５倍高い電流をＥＬ素子１５に１／５の期間印加する方
法、ＴＦＴ１１ｎのチャンネル幅Ｗ２をＴＦＴ１１ｂの
４倍とし、２．５倍高い電流をＥＬ素子１５に１／２．
５の期間印加する方法などである。つまり、ＴＦＴ１１
ｎの設計（チャンネル幅Ｗ２）とＥＬ素子に流す電流と
その期間とを考慮して掛算が１０となるようにすればよ
いからである。したがって、Ｎの値は自由に設計するこ
とができる。
【０５５７】図７１ではＮの電流能力があるＴＦＴ１１
ｎと１個を画素に作製するとしたがこれに限定するもの
ではない。図７２に示すように複数個のＴＦＴ（図７２
ではＴＦＴ１１ｎ１〜ＴＦＴ１１ｎ５）を作製してもよ
い。動作は図７１と同様であるので説明を省略する。
【０５５８】Ｎ＝１０の実現方法は数多くあるのは、図
６９の構成でも同様である。ＴＦＴ１１ａｎ−１のチャ
ンネル幅Ｗ２をＴＦＴ１１ａの４倍とし、２倍高い電流
をＥＬ素子１５に１／２の期間印加する方法、ＴＦＴ１
１ａｎ−１のチャンネル幅Ｗ２をＴＦＴ１１ａｂの２倍
とし、５倍高い電流をＥＬ素子１５に１／５の期間印加
する方法などである。つまり、ＴＦＴ１１ａｎ−１の設
計（チャンネル幅Ｗ２）とＥＬ素子に流す電流とその期
間とを考慮して掛算が１０となるようにすればよいから
である。したがって、Ｎの値は自由に設計することがで
きる。
【０５５９】以上に説明した事項は、図６９、図７０、
図７５、図８２、図８３においても適用できることは明
らかである。つまり、本発明はチャンネル幅が大きい駆
動ＴＦＴを各画素に形成し、ソース信号線１８を駆動す
る電流を増大させる。かつ、図３１などで説明したＥＬ
素子１５に流す電流を増大するとともに、ＥＬ素子１５
に流す電流を所定の期間とする方法あるいは構成であ
る。
【０５６０】また、ＴＦＴ１１ｄあるいはＴＦＴ１１ｅ
のオンオフを制御することにより、図３０、図３１など
で説明した表示を実現できる。この表示により、動画表
示を改善でき、また、明るさを調整することができる。
したがって、本発明ではＥＬ素子にＮ倍あるいはＮに比
例した電流をＥＬ素子１５に印加するとしたが、これに
限定するものではない。所定の１倍あるいはそれ以下の
電流をＥＬ素子１５に流す構成でもよい。この場合で
も、動画表示を改善でき、また、明るさを容易に調整す
ることができるという効果を発揮できるからである。
【０５６１】図１および図６９も同様であるが、ＴＦＴ
１１ｄをオン状態にする際、抵抗値を高くすることによ
りＴＦＴ１１ａのキンク現象による特性バラツキを抑制
できる。このことは図１（ｂ）の構成で説明をした。図
１（ｂ）のＴＦＴ１１ｅを配置し、ＴＦＴ１１ｅのゲー
ト（Ｇ）端子にＶｂｂ電圧（Ｖｇｌ ＜ Ｖｂｂ ＜Ｖ
ｇｈ）を印加することにより、ＴＦＴ１１ａに流れる電
流のバラツキが減少するのである。
【０５６２】したがって、図１および図６９の画素構成
においても、ゲート信号線１７ｂにＶｂｂ電圧を印加し
てＴＦＴ１１ｄをオンさせることが好ましい。つまり、
ＴＦＴ１１ｄはオフ状態ではＶｇｈが印加され、オン状
態ではＶｂｂを印加するのである。
【０５６３】この制御は容易である。図７４のように回
路構成すればよいからである。シフトレジスタ２２ｂの
出力段のインバータはＶｇｈとＶｂｂを電源とすれば、
オフ状態ではゲート信号線１７ｂにＶｇｈが印加され、
オン状態ではゲート信号線１７ｂにＶｂｂが印加できる
からである。
【０５６４】なお、ゲート信号線１７のオンオフ制御
は、シフトレジスタ２２が保持するデータに基づくとし
た。しかし、ゲート信号線１７のオンオフ制御はシフト
レジスタ２２による制御に限定するものではなく、シフ
トレジスタ２２を設けず、各ゲート信号線１７を独自に
制御する方式でもよい。たとえば、オン電圧を出力する
任意のゲート信号線１７をマルチプレクサ回路で選択し
てもよい。また、すべてのゲート信号線をパラレルで引
き出し、それぞれのゲート信号線に自由にオン電圧また
はオフ電圧を印加できるように構成してもよい。このよ
うに、シフトレジスタ２２の保持データによらず、任意
のゲート信号線１７を選択できるように構成することの
より、図３１、図３２、図８７、図８８、図１９８、図
２０１、図２１５、図２１８、図２２０、図２２１など
の表示画面２１のオンオフあるいは輝度分布の強弱処理
が容易となる。
【０５６５】なお、図１（ｂ）と同様に、図７５に図示
するように、別途、Ｖｂｂ電圧を印加するＴＦＴ１１ｅ
を形成または配置してもよいことは言うまでもない。こ
の事項はカレントミラー構成でも同様である。たとえ
ば、図７６に図示するようにＶｂｂ電圧を印加するＴＦ
Ｔ１１ｆを別途形成または配置してもよい。図５４の画
素構成でも同様である。図７７に図示するようにＶｂｂ
電圧を印加するＴＦＴ１１ｆを別途形成または配置して
もよい。
【０５６６】なお、図７８においては、駆動ＴＦＴ１１
ａはＴＦＴ１１ａ１とＴＦＴ１１ａ２の複数に分離し、
ゲート（Ｇ）端子をカスケードに接続することにより、
キンク現象を抑制でき、また、特性ばらつきも抑制でき
る。このことは図１のＴＦＴ１１ａ、図２１、図４３、
図７１のＴＦＴ１１ｂ、図６９のＴＦＴ１１ａ、図７１
のＴＦＴ１１ｂなどについても同様である（駆動用ＴＦ
Ｔの構成として採用することが好ましい）。
【０５６７】図７０よび図７２においてＴＦＴ１１ｎな
どを複数に分割するとした。他の構成として、図７３に
図示するように分割したＴＦＴ１１ｎ１、ＴＦＴ１１ｎ
２を駆動電流向上用として動作させるか否かをゲート信
号線１７ｃに印加する電位（ＶｇｈまたはＶｈｌ）で制
御すればよい。ＴＦＴ１１ｆ２をオフ状態にすれば、ソ
ース信号線１８に流れる電流はＴＦＴ１１ｎ１、ＴＦＴ
１１ｎ２が動作している場合の１／２となる。これらの
制御は表示パネルの画像表示データおよび消費電力の観
点から決定すると良い。
【０５６８】図７５と図８２の差異は、スイッチングＴ
ＦＴ１１ｆのゲート（Ｇ）端子をゲート信号線１７ｃに
接続した点である。つまり、ＴＦＴ１１ｆのオンオフ状
態をゲート信号線１７ａの電位状態に影響されず、独自
制御を実現できる点にある。
【０５６９】ＴＦＴ１１ｆがたえずオフ状態では、ＴＦ
Ｔ１１ｎは画素からは切り離された状態である。したが
って、図１（ａ）の画素構成となる。ゲート信号線１７
ｃとゲート信号線１７ａとをロジック的にショートして
使用すれば図７５の構成となる。
【０５７０】図７５の問題点はＴＦＴ１１ｎとＴＦＴ１
１ａのＶｔなどの特性ずれが画素ごとに発生している
と、画素ごとにＥＬ素子１５に流れる電流にばらつきが
でるという点である。電流にばらつきが発生すると白ラ
スターなどの均一表示でも表示画像にざらつき感が出て
しまう。その点、図１の構成ではこの問題は発生しな
い。
【０５７１】したがって、表示パネルの画面サイズが小
さく、寄生容量４０４の影響が少ない時はＴＦＴ１１ｆ
をたえずオフ状態で使用する。表示パネルの画面サイズ
が大きく、寄生容量４０４の影響がＴＦＴ１１ａの動作
のみでは解消できない時は、ゲート信号線１７ｃをゲー
ト信号線１７ａのロジックとショートし、図７５の画素
構成を実現して駆動を行う。
【０５７２】図８４に図８２の画素構成を駆動する回路
ブロックを示す。ゲート信号線１７ｃを駆動するシフト
レジスタ２２ｃを形成し、ゲート信号線１７ｃを駆動す
る。図１の画素構成で駆動する時は、ＳＴ３のデータを
たえずＬとし、ゲート信号線１７ｃにはたえず、Ｖｇｈ
の電圧が出力されるように制御する。図８２の構成で使
用する場合は、シフトレジスタ２２ｃと２２ａのデータ
入力状態（タイミング、ロジックなど）を同一にすれば
よい。
【０５７３】図８２の構成は、カレントミラーの構成で
も実現できる。図８３にその画素構成を示す。図８３に
図示するように、分割したＴＦＴ１１ａ１、ＴＦＴ１１
ｎを駆動電流向上用として動作させるか否かをゲート信
号線１７ｃに印加する電位（ＶｇｈまたはＶｈｌ）で制
御すればよい。ＴＦＴ１１ｆをオフ状態にすれば、ソー
ス信号線１８に流れる電流はＴＦＴ１１ａのみが動作す
る。
【０５７４】図８２は、スイッチングＴＦＴ１１ｆのゲ
ート（Ｇ）端子をゲート信号線１７ｃに接続した点であ
る。つまり、ＴＦＴ１１ｆのオンオフ状態をゲート信号
線１７ａの電位状態に影響されず、独自制御を実現でき
る点にある。
【０５７５】ＴＦＴ１１ｆがたえずオフ状態では、ＴＦ
Ｔ１１ｎは画素からは切り離された状態である。ゲート
信号線１７ｃとゲート信号線１７ａとをロジック的にシ
ョートして使用すれば図７５の構成となる。
【０５７６】したがって、図８２の画素構成と同様に、
表示パネルの画面サイズが小さく、寄生容量４０４の影
響が少ない時はＴＦＴ１１ｆをたえずオフ状態で使用す
る。表示パネルの画面サイズが大きく、寄生容量４０４
の影響がＴＦＴ１１ａの動作のみでは解消できない時
は、ゲート信号線１７ｃをゲート信号線１７ａのロジッ
クとショートし、駆動電流を増大させて駆動する。図８
３の画素構成においても、図８４の回路ブロックを適用
することができる。
【０５７７】なお、図８４の構成ではゲート信号線１７
ｃを制御するシフトレジスタ２２ｃを新規に形成し、動
作させた。しかし、この構成に限定するものではない。
ゲート信号線１７ｃの制御ロジックは容易である。スイ
ッチングＴＦＴ１１ｆのゲート（Ｇ）端子にＶｇｌまた
はＶｇｈ電圧を印加するだけであるからである。ＴＦＴ
１１ｎを動作させない時は、表示領域２１内の全ＴＦＴ
１１ｆのゲート（Ｇ）端子にＶｈｇ電圧を印加すればよ
い。ＴＦＴ１１ｎを動作させる場合は、ゲート信号線１
７ａの電位をゲート信号線１７ｃに印加すればよい。し
たがって、図８４のように別途シフトレジスタ２２ｃを
使用する必要はない。つまり、シフトレジスタ２２ａの
データをそのままゲート信号線１７ｃに出力するか、す
べてのゲート信号線１７ｃの電位がＶｇｈとなるように
ゲート回路を付加すればよいからである。
【０５７８】以下に本発明の駆動方法について説明をす
る。ソース信号線１８に流す電流をＮ倍することによ
り、寄生容量４０４の影響がなくなり、解像度のある良
好な画像表示を実現できる。
【０５７９】図８７はソース信号線に流れる電流を増大
させる他の実施例の説明図である。基本的に複数の画素
行を同時に選択し、複数の画素行をあわせた電流でソー
ス信号線の寄生容量などを充放電し電流書き込み不足を
大幅に改善する方式である。ただし、複数の画素行を同
時に選択するため、１画素あたりの駆動する電流を減少
させることができる。したがって、ＥＬ素子１５に流れ
る電流を減少させることができる。ここで、説明を容易
にするため、一例として、Ｎ＝１０として説明する（ソ
ース信号線に流す電流を１０倍にする）。
【０５８０】図８７などで説明する本発明は、画素行は
同時にＫ画素行を選択する。ソースドライバＩＣからは
所定電流のＮ倍電流をソース信号線１８に印加する。各
画素にはＥＬ素子に流す電流のＮ／Ｋ倍の電流がプログ
ラムされる。ＥＬ素子を所定発光輝度とするために、Ｅ
Ｌ素子に流れる時間を１フレームのＫ／Ｎ時間にする。
このように駆動することにより、ソース信号線１８の寄
生容量を十分に充放電でき、良好な解像度を所定の発光
輝度を得ることができる。
【０５８１】つまり、１フレームのＫ／Ｎの期間の間だ
け、ＥＬ素子に電流を流し、他の期間（１Ｆ（Ｎ−１）
Ｋ／Ｎ）は電流を流さない。この表示状態では１Ｆごと
に画像データ表示、黒表示（非点灯）が繰り返し表示さ
れる。つまり、画像データ表示状態が時間的に飛び飛び
表示（間欠表示）状態となる。したがって、画像の輪郭
ぼけがなくなり良好な動画表示を実現できる。また、ソ
ース信号線１８にはＮ倍の電流で駆動するため、寄生容
量の影響をうけず、高精細表示パネルにも対応できる。
【０５８２】まず、理解を容易にするため、以前に説明
した１画素行を選択し、Ｎ倍の電流をプログラムする方
式について、駆動波形などを参照しながら説明をする。
図１３４はその説明図である。なお、説明図では画面を
横長に図示しているがこれに限定するものではなく、縦
長でもよいし、円形などの他の形状でもよい。
【０５８３】図１３４（ａ）は表示画像２１への書き込
み状態を図示している。図１３４（ａ）において、８７
１は書き込み画素行である。なお、図１３４（ａ）では
１Ｈ期間に書き込む画素行は１行である。また、以下の
実施例では図１の画素構成を例にあげて説明するがこれ
に限定するのもではなく、図２１、図４３、図７１など
のカレントミラーの画素構成であってもよい。また、図
５４、図６７、図６８、図１０３などの電圧プログラム
方式の画素構成にも適用できることはいうまでもない。
【０５８４】図１３４（ａ）において、ゲート信号線１
７ａが選択されるとソース信号線１８に流れる電流がＴ
ＦＴ１１ａにプログラムされる。この時、ゲート信号線
１７ｂはオフ電圧が印加されＥＬ素子１５には電流が流
れない。これは、ＥＬ素子側にＴＦＴ１１ｄがオン状態
であると、ソース信号線１８からＥＬ素子１５の容量成
分が見え、この容量に影響されてコンデンサ１９に十分
に正確な電流プログラムができなくなるためである。し
たがって、図１３４（ｂ）で示すように電流を書き込ま
れている画素行は非点灯状態３１２となる。他の画素行
のＴＦＴ１１ｄはオン状態となっており、点灯状態３１
１である。なお、図２１、図４３、図７１などに示すカ
レントミラーの画素構成では電流プログラムを行うＴＦ
Ｔ１１ａに電流が流れる状態であっても、ソース信号線
１８からはＥＬ素子１５は見えない。したがって、図１
３４（ｂ）のように非点灯状態とする必要がない。つま
り、図１３４（ｂ）のように書き込み画素行を非点灯３
１２とすることは発明の必須条件ではない。
【０５８５】図１３５はゲート信号線１７に印加する電
圧波形である。電圧波形はオフ電圧をＶｇｈ（Ｈレベ
ル）とし、オン電圧をＶｇｌ（Ｌレベル）としている。
図１３５の下段に選択している画素行の番号を記載して
いる。また、（１）（２）とは選択している画素行番号
を示している。
【０５８６】図１３５において、ゲート信号線１７ａ
（１）が選択され（Ｖｇｌ電圧）、選択された画素行の
ＴＦＴ１１ａからソースドライバ１４に向かってソース
信号線１８にプログラム電流が流れる。このプログラム
電流は所定値のＮ倍（説明を容易にするため、Ｎ＝１０
として説明する。もちろん、所定値とは画像を表示する
データ電流であるから、白ラスター表示などでない限り
固定値ではない。）である。したがって、コンデンサ１
９には１０倍に電流がＴＦＴ１１ａに流れるようにプロ
グラムされる。画素行（１）が選択されている時は、図
１の画素構成ではゲート信号線１７ｂ（１）はオフ電圧
（Ｖｇｈ）が印加され、ＥＬ素子１５には電流が流れな
い。
【０５８７】１Ｈ後には、ゲート信号線１７ａ（２）が
選択され（Ｖｇｌ電圧）、選択された画素行のＴＦＴ１
１ａからソースドライバ１４に向かってソース信号線１
８にプログラム電流が流れる。このプログラム電流は所
定値のＮ倍（説明を容易にするため、Ｎ＝１０として説
明する）である。したがって、コンデンサ１９には１０
倍に電流がＴＦＴ１１ａに流れるようにプログラムされ
る。画素行（２）が選択されている時は、図１の画素構
成ではゲート信号線１７ｂ（２）はオフ電圧（Ｖｇｈ）
が印加され、ＥＬ素子１５には電流が流れない。しか
し、先の画素行（１）のゲート信号線１７ａ（１）には
オフ電圧（Ｖｇｈ）が印加され、ゲート信号線１７ｂ
（１）にはオン電圧（Ｖｇｌ）が印加されるため、点灯
状態となっている。
【０５８８】次の１Ｈ後には、ゲート信号線１７ａ
（３）が選択され、ゲート信号線１７ｂ（３）はオフ電
圧（Ｖｇｈ）が印加され、画素行（３）のＥＬ素子１５
には電流が流れない。しかし、先の画素行（１）（２）
のゲート信号線１７ａ（１）（２）にはオフ電圧（Ｖｇ
ｈ）が印加され、ゲート信号線１７ｂ（１）（２）には
オン電圧（Ｖｇｌ）が印加されるため、点灯状態となっ
ている。
【０５８９】以上の動作を１Ｈの同期信号に同期して画
像を表示していく。しかし、図１３５の駆動方式では、
ＥＬ素子１５には１０倍の電流が流れる。したがって、
表示画面２１は約１０倍の輝度で表示される。もちろ
ん、この状態で所定の輝度表示を行うためには、プログ
ラム電流を１／１０にしておけばよいことは言うまでも
ない。しかし、１／１０の電流であれば寄生容量などに
より書き込み不足が発生するため、高い電流でプログラ
ムし、黒画面３１２挿入により所定の輝度を得るのは本
発明の基本的な主旨である。
【０５９０】しかし、図１３４の方法も本発明の範疇で
ある。つまり、所定電流よりも高い電流がＥＬ素子１５
に流れるようにし、ソース信号線１８の寄生容量を十分
に充放電するという概念である。つまり、ＥＬ素子１５
にＮ倍の電流を流さなくともよい。たとえば、ＥＬ素子
１５に並列に電流経路を形成し（ダミーのＥＬ素子を形
成し、このＥＬ素子は遮光膜を形成して発光させないな
ど）、ダミーＥＬ素子とＥＬ素子１５に分流して電流を
流しても良い。たとえば、信号電流が０．２μＡのと
き、プログラム電流を２．２μＡとして、ＴＦＴ１１ａ
には２．２μＡを流す。この電流のうち、信号電流０．
２μＡをＥＬ素子１５に流して、２μＡをダミーのＥＬ
素子に流す。
【０５９１】以上のように構成することにより、ソース
信号線１８に流す電流をＮ倍に増加させることにより、
駆動ＴＦＴ１１ａにＮ倍の電流が流れるようにプログラ
ムすることができ、かつ、電流ＥＬ素子１５には、Ｎ倍
よりは十分小さい電流をながることができることにな
る。以上の方法では、図１３６などに図示するように、
非点灯領域３１２を設けることなく、図１３４のように
ほぼあるいは完全に全表示領域２１を画像表示領域３１
１とすることができる。
【０５９２】しかし、ダミーＥＬ素子などを形成すると
いうような細工をしなければ、プログラムされた電流は
理論的にはすべてＥＬ素子１５に流れる。したがって、
図１３４では表示画面はＮ倍の輝度で発光する。これを
所定輝度で発光させるには図１３６に図示するように非
点灯表示領域３１２を設ければよい。図１３６はその方
式の説明図である。
【０５９３】図１３６（ａ）は表示画像２１への書き込
み状態を図示している。図１３６（ａ）において、８７
１ａは書き込み画素行である。ドライバＩＣ１４から各
ソース信号線１８にプログラム電流が供給される。な
お、図１３６などでは１Ｈ期間に書き込む画素行は１行
である。しかし、何ら１Ｈに限定するのものではなく、
０．５Ｈ期間でも、２Ｈ期間でもよい。また、ソース信
号線１８にプログラム電流を書き込むとしたが、本発明
は電流プログラム方式に限定するものではなく、ソース
信号線１８に書き込まれるのは電圧である電圧プログラ
ム方式でもよい。
【０５９４】図１３６（ａ）において、図１３４と同様
に、ゲート信号線１７ａが選択されるとソース信号線１
８に流れる電流がＴＦＴ１１ａにプログラムされる。こ
の時、ゲート信号線１７ｂはオフ電圧が印加されＥＬ素
子１５には電流が流れない。これは、ＥＬ素子側にＴＦ
Ｔ１１ｄがオン状態であると、ソース信号線１８からＥ
Ｌ素子１５の容量成分が見え、この容量に影響されてコ
ンデンサ１９に十分に正確な電流プログラムができなく
なるためである。したがって、図１の構成を例にすれ
ば、図１３６（ｂ）で示すように電流を書き込まれてい
る画素行は非点灯領域３１２となる。
【０５９５】今、Ｎ（ここでは、先に述べたようにＮ＝
１０とする）倍の電流でプログラムしたとすれば、画面
の輝度は１０倍になる。したがって、表示領域２１の９
０％の範囲を非点灯領域３１２とすればよい。したがっ
て、画像表示領域の水平走査線がＱＣＩＦの２２０本
（Ｓ＝２２０）とすれば、２２本と表示領域３１１と
し、２２０−２２＝１９８本を非表示領域３１２とすれ
ばよい。一般的に述べれば、水平走査線（画素行数）を
Ｓとすれば、Ｓ／Ｎの領域を表示領域３１１とし、この
表示領域３１１をＮ倍の輝度で発光させる。そして、こ
の表示領域３１１を画面の上下方向に走査する。したが
って、Ｓ（Ｎ−１）／Ｎの領域は非点灯領域３１２とす
る。この非点灯領域は黒表示（非発光）である。また、
この非発光部３１２はＴＦＴ１１ｄをオフさせることに
より実現する。なお、Ｎ倍の輝度で点灯させるとした
が、当然のことながら明るさ調整、ガンマ調整によりＮ
倍の値と調整することは言うまでもない。
【０５９６】また、先の実施例で、１０倍の電流でプロ
グラムしたとすれば、画面の輝度は１０倍になり、表示
領域２１の９０％の範囲を非点灯領域３１２とすればよ
いとした。しかし、これは、ＲＧＢの画素を共通に非点
灯領域３１２とすることに限定するものではない。例え
ば、Ｒの画素は、１／８を非点灯領域３１２とし、Ｇの
画素は、１／６を非点灯領域３１２とし、Ｂの画素は、
１／１０を非点灯領域３１２と、それぞれの色により変
化させてもよい。また、ＲＧＢの色で個別に非点灯領域
３１２（あるいは点灯領域３１１）を調整できるように
してもよい。これらを実現するためには、Ｒ、Ｇ、Ｂで
個別のゲート信号線１７ｂが必要になる。しかし、以上
のＲＧＢの個別調整を可能にすることにより、ホワイト
バランスを調整することが可能になり、各階調において
色のバランス調整が容易になる。
【０５９７】図１３６（ｂ）に図示するように、書き込
み画素行８７１ａを含む画素行が非点灯領域３１２と
し、書き込み画素行８７１ａよりも上画面のＳ／Ｎの範
囲を表示領域３１１とする（書き込み走査が画面の上か
ら下方向の場合、画面を下から上に走査する場合は、そ
の逆となる）。画像表示状態は、表示領域３１１が帯状
になって、画面の上から下に移動する。
【０５９８】図１３７はゲート信号線１７に印加する電
圧波形である。電圧波形はオフ電圧をＶｇｈ（Ｈレベ
ル）とし、オン電圧をＶｇｌ（Ｌレベル）としている。
図１３７の下段に選択している画素行の番号を記載して
いる。また、（１）（２）（３）…・とは選択している
画素行番号を示している。
【０５９９】図１３７において、ゲート信号線１７ａ
（１）が選択され（Ｖｇｌ電圧）、選択された画素行の
ＴＦＴ１１ａからソースドライバ１４に向かってソース
信号線１８にプログラム電流が流れる。このプログラム
電流は所定値のＮ倍（説明を容易にするため、Ｎ＝１０
として説明する。もちろん、所定値とは画像を表示する
データ電流であるから、白ラスター表示などでない限り
固定値ではない。）である。
【０６００】したがって、コンデンサ１９には１０倍に
電流がＴＦＴ１１ａに流れるようにプログラムされる。
画素行（１）が選択されている時は、図１の画素構成で
はゲート信号線１７ｂ（１）はオフ電圧（Ｖｇｈ）が印
加され、ＥＬ素子１５には電流が流れない。
【０６０１】１Ｈ（もちろん１Ｈに限定するものではな
い。説明を容易にするためである。）後には、ゲート信
号線１７ａ（２）が選択され（Ｖｇｌ電圧）、選択され
た画素行のＴＦＴ１１ａからソースドライバ１４に向か
ってソース信号線１８にプログラム電流が流れる。この
プログラム電流は所定値のＮ倍（説明を容易にするた
め、Ｎ＝１０として説明する）である。したがって、コ
ンデンサ１９には１０倍に電流がＴＦＴ１１ａに流れる
ようにプログラムされる。この時には、ゲート信号線１
７ｂ（１）はＶｇｌ電圧（オン電圧）が印加される。こ
のオン電圧が印加される期間は、図１３６の実施例によ
れば、Ｓ／Ｎの期間である。その後、ゲート信号線１７
ｂ（１）はＶｇｈ（オフ電圧）が印加されて、画素行
（１）のＥＬ素子１５には電流が流れない。
【０６０２】画素行（２）が選択されている時は、図１
の画素構成ではゲート信号線１７ｂ（２）はオフ電圧
（Ｖｇｈ）が印加され、ＥＬ素子１５には電流が流れな
い。しかし、先の画素行（１）のゲート信号線１７ａ
（１）にはオフ電圧（Ｖｇｈ）が印加され、ゲート信号
線１７ｂ（１）にはオン電圧（Ｖｇｌ）が印加されるた
め、点灯状態となっている。このオン電圧が印加される
期間は、図１３６の実施例によれば、Ｓ／Ｎの期間であ
る。その後、ゲート信号線１７ｂ（２）はＶｇｈ（オフ
電圧）が印加されて、画素行（２）のＥＬ素子１５には
電流が流れない。
【０６０３】次の１Ｈ後には、ゲート信号線１７ａ
（３）が選択され、ゲート信号線１７ｂ（３）はオフ電
圧（Ｖｇｈ）が印加され、画素行（３）のＥＬ素子１５
には電流が流れない。しかし、先の画素行（１）（２）
のゲート信号線１７ａ（１）（２）にはオフ電圧（Ｖｇ
ｈ）が印加され、ゲート信号線１７ｂ（１）（２）には
オン電圧（Ｖｇｌ）が印加されるため、点灯状態となっ
ている。以上の動作が繰り返されて、図１３６の表示状
態が実現される。
【０６０４】図１３６の表示では、１つの表示領域３１
１が画面の上から下方向に移動する。フレームレートが
低いと、表示領域３１１が移動するのが視覚的に認識さ
れる。特に、まぶたを閉じた時、あるいは顔を上下に移
動させた時などに認識されやすくなる。
【０６０５】この課題に対しては、図１３８に図示する
ように、表示領域３１１を複数に分割するとよい。図１
３８（ｂ）は、非表示領域３１２を５つに分割してい
る。この５つを加えた部分がＳ（Ｎ−１）／Ｎの面積と
なれば、図１３６の明るさと同等になる。逆に表示領域
３１１から見れば、表示領域（点灯領域）３１１は６つ
に分割しているが、この６つに分割された領域を加えた
部分がＳ／Ｎと略一致するように構成（駆動）すれば、
図１３６の表示輝度と同等となる。
【０６０６】なお、図１３８（ｂ）にも図示するよう
に、分割された表示領域３１１は等しくする必要はな
い。また、分割された非表示領域３１２も等しくする必
要はない。
【０６０７】以上のように、表示領域３１１を複数に分
割することにより画面のちらつきは減少する。したがっ
て、フリッカの発生はなく、良好な画像表示を実現でき
る。なお、分割はもっと細かくしてもよい。しかし、分
割すればするほど動画表示性能は低下する。
【０６０８】図１３９はゲート信号線１７に印加する電
圧波形である。図１３９と図１３７の差異は、ゲート信
号線１７ｂの動作である。ゲート信号線１７ｂは画面を
分割する個数に対応して、その個数分だけオンオフ（Ｖ
ｇｌとＶｇｈ）動作する。他の点は図１３７と同一であ
るので説明を省略する。
【０６０９】以上の実施例では、同時に選択する画素行
は１画素行であった。図８８は複数画素行を同時に選択
する方法である。図８８では説明を容易にするために、
５画素行と同時に選択するとして説明するが、これに限
定するのもではなく、２画素以上であればよい。ただ
し、同時に選択する画素行が増加すると、駆動ＴＦＴ１
１ａのバラツキ吸収効果が低減する。
【０６１０】なお、以下の実施例においても図１の電流
プログラムの画素構成を例示して説明をするがこれに限
定するものではない。図２１、図４３、図７１のカレン
トミラーでも有効であることは言うまでもない。同時に
選択される画素行がおおくなることにより、ソース信号
線の寄生容量４０４などの充放電が容易になるからであ
る。また、図５４、図６７、図６８、図１０３などの電
圧プログラムの画素構成でも有効である。同時に選択さ
れる画素行が増加することにより、隣接した画素行を予
備充電でき、高精細表示パネルにも対応できるようにな
るからである。
【０６１１】なお、ここでも、説明を容易にするため
に、ソースドライバＩＣ１４からソース信号線１８に流
す電流（もしくは、ソースドライバＩＣ１４がソース信
号線１８から吸い込む電流、駆動ＴＦＴ１１ａがソース
信号線１８に流し込む電流）は所定値の１０倍（Ｎ＝１
０）として説明をする。
【０６１２】したがって、同時に選択する画素行が５画
素行（Ｋ＝５）であれば、５つの駆動ＴＦＴ１１ａが動
作する。つまり、１画素あたり、１０／５＝２倍の電流
がＴＦＴ１１ａに流れる。同時に選択する画素行が２画
素行であれば、２つの駆動ＴＦＴ１１ａが動作する。つ
まり、１画素あたり、１０／２＝５倍の電流がＴＦＴ１
１ａに流れる。
【０６１３】同時に選択する画素行が５画素行（Ｋ＝
５）であれば、５つのＴＦＴ１１ａのプログラム電流を
加えたものとなる。たとえば、書き込み画素行８７１ａ
に、本来、書き込む電流Ｉｄとし、Ｎ＝１０とすれば、
ソース信号線１８には、Ｉｄ×１０の電流を流す。書き
込み画素行８７１ａと隣接した画素行８７１ｂ（８７１
ｂはソース信号線１８への電流量を増加させるため、補
助的に用いる画素行である。したがって、画像を書き込
む画素（行）が８７１ａであり、８７１ａに書き込むた
めに補助的に用いるのが画素（行）が８７１ｂであ
る）。
【０６１４】理想的には、５画素のＴＦＴ１１ａが、そ
れぞれＩｄ×２の電流をソース信号線１８に流す。そし
て、各画素１６のコンデンサ１９には、２倍の電流がプ
ログラムされる。しかし、現実には、５画素の各ＴＦＴ
１１は特性がずれているから、各画素のコンデンサ１９
にプログラムされる電流にバラツキが発生する。たとえ
ば、画素（行）８７１ａには、１．８倍、４つの画素
（行）８７１ｂには、２．２倍、２．０倍、１．６倍、
２．４倍の電流がプログラムされる。この例では、書き
込み画素行８７１ａには１．８倍の電流がプログラムさ
れる。したがって、（２．０−１．８）／２．０＝１０
％の誤差がでる。しかし、これらを加算した電流は１０
倍と規定値に保たれる。
【０６１５】つまり、ソース信号線１８にはソースドラ
イバ１４からプログラムされた電流が規定どおり流れ
る。しかし、選択された画素には特性バラツキの応じた
電流が流れる。したがって、各画素のＴＦＴ１１ａの特
性バラツキが大きいほど、目標とするプログラム電流が
設定値からはずれる。しかし、隣接したＴＦＴ１１ａは
ほぼ特性が一致しているから、図８８などのように同時
に選択する画素行を増加させても均一表示を実現でき
る。
【０６１６】なお、図８７、図８８などの実施例は、低
温ポリシリコン技術でＴＦＴ１１を形成して表示パネル
よりも、アモルファスシリコン技術でＴＦＴ１１を形成
した表示パネルに有効である。アモルファスシリコンの
ＴＦＴ１１では、隣接したＴＦＴの特性がほぼ一致して
いるからである。したがって、加算した電流で駆動して
も個々のＴＦＴの駆動電流はほぼ目標値となっている。
【０６１７】図８８において、書き込み画素（行）８７
１ａの画像データでＫ行（Ｋ＝５）同時に書き込む。し
たがって、Ｋ行の範囲（８７１ａ、８７１ｂ）は同一表
示となる。このように同一表示にすると当然のことなが
ら解像度が低下する。これを対策するために、図８８
（ｂ）に図示するように書き込み画素行８７１の部分を
非点灯表示３１２とするのである。したがって、解像度
低下は発生しない。
【０６１８】次の１Ｈ後は、１画素行シフトした位置を
書き込み画素行８７１ａとして同一動作を行う。非点灯
領域３１２も１画素（行）シフトされる。したがって、
先の１Ｈで電流プログラムされた画素（行）が表示され
る。
【０６１９】以上のように、本来の表示データと異なる
電流データを書き込まれた８７１ｂは表示されない。以
上の動作を１行づつシフトしていくと完全な画像表示を
実現できる。また、補助的に用いている画素行８７１ｂ
の効果で、寄生容量４０４の充放電も十分１Ｈ期間内に
実現できる。
【０６２０】図１４０は、図８８の駆動方法を実現する
ための駆動波形の説明図である。図１３５と同様に、電
圧波形はオフ電圧をＶｇｈ（Ｈレベル）とし、オン電圧
をＶｇｌ（Ｌレベル）としている。また、図１４０の下
段に選択している画素行の番号を記載している。また、
（１）（２）（３）・・・（６）とは選択している画素
行番号を示している。したがって、行数はＱＣＩＦ表示
パネルの場合は２２０本であり、ＶＧＡパネルでは４８
０本である。
【０６２１】図１４０において、ゲート信号線１７ａ
（１）が選択され（Ｖｇｌ電圧）、選択された画素行の
ＴＦＴ１１ａからソースドライバ１４に向かってソース
信号線１８にプログラム電流が流れる。ここでは説明を
容易にするため、まず、書き込み画素行８７１ａが画素
行（１）番目であるとして説明する。
【０６２２】また、ソース信号線１８に流れるプログラ
ム電流は所定値のＮ倍（説明を容易にするため、Ｎ＝１
０として説明する。もちろん、所定値とは画像を表示す
るデータ電流であるから、白ラスター表示などでない限
り固定値ではない。）である。また、５画素行が同時に
選択（Ｋ＝５）として説明をする。したがって、理想的
には１つの画素のコンデンサ１９には２倍に電流がＴＦ
Ｔ１１ａに流れるようにプログラムされる。
【０６２３】書き込み画素行が（１）画素行目である
時、図１４０で図示したように、ゲート信号線１７ａは
（１）（２）（３）（４）（５）が選択されている。つ
まり、画素行（１）（２）（３）（４）（５）のスイッ
チングＴＦＴ１１ｂ、ＴＦＴ１１ｃがオン状態である。
また、ゲート信号線１７ｂはゲート信号線１７ａの逆位
相となっている。したがって、画素行（１）（２）
（３）（４）（５）のスイッチングＴＦＴ１１ｄがオフ
状態であり、対応する画素行のＥＬ素子１５には電流が
流れていない。つまり、非点灯状態３１２である。
【０６２４】理想的には、５画素のＴＦＴ１１ａが、そ
れぞれＩｄ×２の電流をソース信号線１８に流す。そし
て、各画素１６のコンデンサ１９には、２倍の電流がプ
ログラムされる。ここでは、理解を容易にするため、各
ＴＦＴ１１ａは特性（Ｖｔ、Ｓ値）が一致しているとし
て説明をする。
【０６２５】同時に選択する画素行が５画素行（Ｋ＝
５）であるから、５つの駆動ＴＦＴ１１ａが動作する。
つまり、１画素あたり、１０／５＝２倍の電流がＴＦＴ
１１ａに流れる。ソース信号線１８には、５つのＴＦＴ
１１ａのプログラム電流を加えた電流が流れる。たとえ
ば、書き込み画素行８７１ａに、本来、書き込む電流Ｉ
ｄとし、ソース信号線１８には、Ｉｄ×１０の電流を流
す。書き込み画素行（１）より以降に画像データを書き
込む書き込み画素行８７１ｂソース信号線１８への電流
量を増加させるため、補助的に用いる画素行である。し
かし、書き込み画素行８７１ｂは後に正規の画像データ
が書き込まれるので問題がない。
【０６２６】したがって、画素行８７１ｂは、１Ｈ期間
の間は８７１ａと同一表示である。そのため、書き込み
画素行８７１ａと電流を増加させるために選択した画素
行８７１ｂとを少なくとも非表示状態３１２とするので
ある。ただし、図２１、図４３、図７１のようなカレン
トミラーの画素構成、図６８などの電圧プログラム方式
の画素構成では、場合によっては表示状態としてもよ
い。
【０６２７】次の、１Ｈ後には、ゲート信号線１７ａ
（１）は非選択となり、ゲート信号線１７ｂにはオン電
圧（Ｖｇｌ）が印加される。また、同時に、ゲート信号
線１７ａ（６）が選択され（Ｖｇｌ電圧）、選択された
画素行（６）のＴＦＴ１１ａからソースドライバ１４に
向かってソース信号線１８にプログラム電流が流れる。
このように動作することのより、画素行（１）には正規
の画像データが保持される。
【０６２８】次の、１Ｈ後には、ゲート信号線１７ａ
（２）は非選択となり、ゲート信号線１７ｂにはオン電
圧（Ｖｇｌ）が印加される。また、同時に、ゲート信号
線１７ａ（７）が選択され（Ｖｇｌ電圧）、選択された
画素行（７）のＴＦＴ１１ａからソースドライバ１４に
向かってソース信号線１８にプログラム電流が流れる。
このように動作することのより、画素行（２）には正規
の画像データが保持される。以上の動作と１画素行づつ
シフトしながら走査することにより１画面が書き換えら
れる。
【０６２９】図１３４と同様であるが、図１４０の駆動
方法では、各画素には２倍の電流（電圧）でプログラム
を行うため、各画素のＥＬ素子１５の発光輝度は理想的
には２倍となる。したがって、表示画面の輝度は所定値
よりも２倍となる。
【０６３０】これを所定の輝度とするためには、図８７
に図示するように、書き込み画素行８７１を含み、かつ
表示領域２１の１／２の範囲を非表示領域３１２とすれ
ばよい。このことは図１３７などを用いて説明したので
説明を省略する。
【０６３１】表示画面２１に占める黒表示領域（非表示
領域）３１２の面積を大きくするほど動画表示性能が向
上する。したがって、図１４１に図示するように非表示
領域３１１を少なくし、非表示領域３１２の面積を大き
くすればよい。
【０６３２】図８７のように、各画素にプログラムする
電流が２倍で点灯領域３１１の面積が表示画面２１の１
／２であれば、所定の表示輝度を得ることができる。し
かし、図１４１のように点灯領域３１１が表示画面２１
の１／２よりも小さい場合は、画面は暗くなる。所定輝
度を得るためには、各画素にプログラムする電流を大き
くすればよい。たとえば、表示領域（点灯領域）３１１
が表示画面２１の面積の１／５であり、同時に選択する
画素行が５本（Ｋ＝５）であれば、１画素行にプログラ
ムする電流（電圧）は所定値の５倍にすればよい。ソー
ス信号線１８に流れる電流は５×５画素行＝２５倍とな
る。
【０６３３】いずれにせよ、本発明の実施例ではソース
信号線１８に流す電流（電圧）を変化させることにより
プログラム電流（電圧）を調整することができる。つま
り、ソースドライバ１４の基準電流（電圧）を調整する
だけでソース信号線１８に流れる電流を調整できる。２
画素行を同時にオンさせるか、５画素行を同時にオンさ
せるか、または１画素行のみを選択するかは、図２など
に図示するゲートドライバ１２のシフトレジスタ２２に
印加するＳＴ＊端子へのデータで設定できる。したがっ
て、ソースドライバ１４の仕様は、選択する画素数には
左右されない。また、画面の明るさもゲート信号線１７
ｂのオンオフで調整することができるから、画面２１の
明るさ調整でソースドライバ１４からの出力電流を変化
させることはない。したがって、ＥＬ素子１５のガンマ
特性は１つの電流に対して決定すればよい。そのため、
ソースドライバ１４の構成は極めて容易であり、汎用性
の高いものとなる。以上の事項は、他の本発明の実施例
にも適用できることは言うまでもない。
【０６３４】以上の実施例は、１画素行ごとに１本の選
択画素行を配置（形成）する構成であった。本発明は、
これに限定するものではなく、複数の画素行で１本の選
択ゲート信号線を配置（形成）してもよい。
【０６３５】図２９４はその実施例である。なお、説明
を容易にするため、画素構成は図１の場合を主として例
示して説明をする。図２９４では画素行の選択ゲート信
号線１７ａは３つの画素（１６Ｒ、１６Ｇ、１６Ｂ）を
同時に選択する。Ｒの記号とは赤色の画素関連を意味
し、Ｇの記号とは緑色の画素関連を意味し、Ｂの記号と
は青色の画素関連を意味するものとする。
【０６３６】したがって、ゲート信号線１７ａの選択に
より、画素１６Ｒ、画素１６Ｇおよび画素１６Ｂが同時
に選択されデータ書き込み状態となる。画素１６Ｒはソ
ース信号線１８Ｒからデータをコンデンサ１９Ｒに書き
込み、画素１６Ｇはソース信号線１８Ｇからデータをコ
ンデンサ１９Ｇに書き込む。画素１６Ｂはソース信号線
１８Ｂからデータをコンデンサ１９Ｂに書き込む。
【０６３７】画素１６ＲのＴＦＴ１１ｄはゲート信号線
１７ｂＲに接続されている。また、画素１６ＧのＴＦＴ
１１ｄはゲート信号線１７ｂＧに接続され、画素１６Ｂ
のＴＦＴ１１ｄはゲート信号線１７ｂＢに接続されてい
る。したがって、画素１６ＲのＥＬ素子１５Ｒ、画素１
６ＧのＥＬ素子１５Ｇ、画素１６ＢのＥＬ素子１５Ｂは
別個にオンオフ制御することができる。つまり、ＥＬ素
子１５Ｒ、ＥＬ素子１５Ｇ、ＥＬ素子１５Ｂはそれぞれ
のゲート信号線１７ｂＲ、１７ｂＧ、１７ｂＢを制御す
ることにより、点灯時間、点灯周期を個別に制御可能で
ある。
【０６３８】この動作を実現するためには、図２の構成
において、ゲート信号線１７ａを走査するシフトレジス
タ２２と、ゲート信号線１７ｂＲを走査するシフトレジ
スタ２２と、ゲート信号線１７ｂＧを走査するシフトレ
ジスタ２２と、ゲート信号線１７ｂＢを走査するシフト
レジスタ２２の４つを形成（配置）することが適切であ
る。
【０６３９】図２９５は画素１６の配置を図示してい
る。図２９５では画素は横ストライブ状に形成している
（なお、従来の構成では、一般的に縦ストライプ状であ
る）。横ストライプ状に画素を配置することにより、ゲ
ート信号線１７とスイッチング素子１１との接続が容易
になり、また、画素レイアウトも容易になる。また、高
分子材料のＥＬ素子では、インクジェットによる作製も
容易になる。
【０６４０】なお、図２９４、図２９５で、画素は横ス
トライブ状に形成するとしたが、従来と同様に縦ストラ
イプ状であってもよいことは言うまでもない。また、以
降説明する、あるいは説明をした逆バイアス電圧印加方
式、ブロック駆動方式、Ｖｂｂ電圧での制御方式、ＲＧ
Ｂそれぞれの電圧を別個にする構成、ＴＦＴ１１ｂの突
き抜け電圧を利用する方式、図２４１の方式、ダミー画
素行を付加する構成など本明細書で説明した他の実施例
などと組み合わせることが適切であることは言うまでも
ない。
【０６４１】図２９６は、図２９４の画素構成の動作波
形である。なお、説明を容易にするため、１画素行（も
ちろん、ＲＧＢでカウントするのであれば、３画素行と
いうことになる）を選択するとして説明をする。ただ
し、図８７、図８８、図１４２などで説明したように複
数の画素行を同時に選択する駆動方法も実現できること
は言うまでもない。また、図２５２で説明したように、
１Ｈ期間の範囲であってもゲート信号線のタイミング制
御を行う必要があるが、ここでは説明を容易にするた
め、ゲート信号線１７ａによる画素行の選択は１Ｈ期間
であるとして説明をする。以上の事項は、本明細書で説
明した他の駆動方法、パネル構成においても適用され
る。
【０６４２】図２９６において、書き込み画素行が
（１）画素行目である時、ゲート信号線１７ａは画素１
６プロック（これを１画素行と考える方が理解は容易に
なる）が選択している（図２９４もあわせて参照のこ
と）。つまり、画素１６Ｒ、画素１６Ｇ、画素１６Ｂが
選択されている。したがって、画素行（１）の１６Ｒ、
画素行（１）の１６Ｇおよび画素行（１）の１６Ｂのス
イッチングＴＦＴ１１ｂ、ＴＦＴ１１ｃがオン状態であ
る。
【０６４３】画素行（１）の画素１６Ｒはソース信号線
１８Ｒからの画像データをコンデンサ１９Ｒに書き込
む。また、画素行（１）の画素１６Ｇはソース信号線１
８Ｇからの画像データをコンデンサ１９Ｇに書き込み、
画素行（１）の画素１６Ｂはソース信号線１８Ｂからの
画像データをコンデンサ１９Ｂに書き込む。
【０６４４】なお、説明を容易にするため、図２９６で
は、各画素にはＮ倍（Ｎ＝２）の電流がＥＬ素子１５に
流れるようにプログラムするとし、１フレーム（１フィ
ールド）の１／Ｎの期間にＥＬ素子１５に電流が流れる
として説明をする。ただし、本明細書で説明するとお
り、他の実施例を実施してもよいことは言うまでもな
い。また、Ｎ値を大きくすることにより、ソース信号線
１８の寄生容量４０４の影響を無視できるようになり、
画素１６に画像データを書き込みやすくなることは言う
までもない。つまり、Ｎ＝２に限定するものではない。
また、Ｎは整数に限定するものではなく、２．５などの
ような値でも実現できることはいうまでもない。また、
ゲート信号線１７ａの選択時間も１Ｈに限定するもので
はなく、２Ｈ以上でもよい。
【０６４５】画素行（１）のゲート信号線１７ｂＲ、ゲ
ート信号線１７ｂＧおよびゲート信号線１７ｂＢは、ゲ
ート信号線１７ａの逆位相となっている。したがって、
少なくとも画素行（１）の画素１６Ｒ、画素１６Ｇおよ
び画素１６ＢのスイッチングＴＦＴ１１ｄがオフ状態で
あり、対応する画素行のＥＬ素子（１５Ｒ、１５Ｇ、１
５Ｂ）には電流が流れていない。つまり、非点灯状態３
１２である。
【０６４６】次の、１Ｈ後には、ゲート信号線１７ａ
（１）は非選択となり、ゲート信号線１７ｂにはオン電
圧（Ｖｇｌ）が印加される。また、同時に、ゲート信号
線１７ａ（２）が選択され（Ｖｇｌ電圧）、選択された
画素行（２）の画素１６Ｒ、画素１６Ｇおよび画素１６
ＢのＴＦＴ１１ａからソースドライバ１４に向かってソ
ース信号線１８（それぞれ、１８Ｒ、１８Ｇ、１８Ｂ）
にプログラム電流が流れる。このように動作することに
より、画素行（１）の画素１６Ｒ、画素１６Ｇおよび画
素１６Ｂには画像データが保持される。
【０６４７】さらに次の、１Ｈ後には、ゲート信号線１
７ａ（２）は非選択となり、ゲート信号線１７ｂ（２）
にはオン電圧（Ｖｇｌ）が印加される。また、同時に、
ゲート信号線１７ａ（３）が選択され（Ｖｇｌ電圧）、
選択された画素行（３）のＴＦＴ１１ａからソースドラ
イバ１４に向かってソース信号線１８にプログラム電流
が流れる。このように動作することのより、画素行
（２）に画像データが保持される。以上の動作を１画素
行づつシフトしながら走査することにより１画面が書き
換えられる。
【０６４８】次に、図２９６のゲート信号線１７ｂの動
作を主に説明をする。画素１６Ｒにはゲート信号線１７
ｂＲが接続されている。画素１６Ｇにはゲート信号線１
７ｂＧが接続されている。また、画素１６Ｂにはゲート
信号線１７ｂＢが接続されている。したがって、画素１
６Ｒはゲート信号線１７ｂＲでＥＬ素子１５Ｒに流れる
電流をオンオフ制御することができる。同様に、画素１
６Ｇはゲート信号線１７ｂＧでＥＬ素子１５Ｇに流れる
電流をオンオフ制御することができ、画素１６Ｂはゲー
ト信号線１７ｂＢでＥＬ素子１５Ｂに流れる電流をオン
オフ制御することができる。
【０６４９】図２９６では、ゲート信号線１７ｂＲ、ゲ
ート信号線１７ｂＧおよびゲート信号線１７ｂＢは各画
素行において、同一波形にしている。したがって、ＥＬ
素子１５Ｒ、１５Ｇおよび１５Ｂは同時にオンオフ（点
灯、非点灯）される。なお、図２９６は４ＨごとにＥＬ
素子１５をオンし、またオフさせているがこれに限定す
るものではない。１Ｈごとや、それ以上でもよい。ま
た、原理的には１Ｈ以下の周期でＥＬ素子１５をオンオ
フさせてもよい。
【０６５０】ただし、オンオフ周期をあまりにも速くす
ると動画表示で動画ボケが発生する。したがって、ＥＬ
素子１５がオンし、消灯して次にオンするまでの間隔は
０．５ｍｓｅｃ以上にする必要がある。この周期が短い
と、人間の目の残像特性により完全な黒表示状態となら
ず、画像がぼやけたようになり、あたかも解像度が低下
したようになる。また、データ保持型の表示パネルの表
示状態となる。しかし、オンオフ周期を１００ｍｓｅｃ
以上になると、点滅状態に見える。したがって、ＥＬ素
子のオンオフ周期は０．５μｓｅｃ以上１００ｍｓｅｃ
以下にすべきである。さらに好ましくは、オンオフ周期
を２ｍｓｅｃ以上３０ｍｓｅｃ以下にすべきである。さ
らに好ましくは、オンオフ周期を３ｍｓｅｃ以上２０ｍ
ｓｅｃ以下にすべきである。
【０６５１】以上の関係から、１フレーム（１フィール
ド）に要する時間と、ゲート信号線１７ｂに印加する信
号（Ｖｇｈ、Ｖｇｌ）の周期あるいは回数から画面をオ
ンオフさせる黒画面３１２の挿入数が決定される。黒画
面３１２を１つにすると良好な動画表示を実現できる
が、画面のちらつきが見えやすくなる。したがって、黒
３１２挿入部を複数に分割することが好ましい。しか
し、分割数をあまりに多くすると動画ボケが発生する。
分割数は１以上８以下とすべきである。さらに好ましく
は１以上５以下とすることが好ましい。
【０６５２】なお、本発明は、ＴＦＴ１１ｄをオフし、
ＥＬ素子１５に流れる電流を遮断しても、再び、ＴＦＴ
１１ｄをオンすると、先に流れていた電流と同一の電流
をＥＬ素子１５に流すことができる。これは、流す電流
値が、画素のコンデンサ１９にメモリ（アナログメモ
リ）されているからである。この事項は、本発明の大き
な特徴である。つまり、ＥＬ素子１５に流す電流をオン
オフさせる制御を自由にできるからである。
【０６５３】図２９６では、ゲート信号線１７ｂＲ、ゲ
ート信号線１７ｂＧおよびゲート信号線１７ｂＢは各画
素行において、同一波形にしている。また、画素行の選
択は１Ｈごとに選択画素行を順次シストしている。した
がって、ＥＬ素子１５Ｒ、１５Ｇおよび１５Ｂの発光位
置は、画面２１の上から下へ高速に移動していく。ま
た、このオンオフ制御と黒画面３１２の挿入割合および
黒画面３１２の挿入個数は、図２などで説明したシフト
レジスタ２２へのＳＴデータを制御することにより容易
に実現できる。もちろん、ゲート信号線１７ｂに印加す
るＶｇｈデータの制御をパラレル制御してもよいことは
言うまでもない。
【０６５４】また、ゲート信号線１７に印加する信号は
周期的な信号としたが、これに限定するものではなく、
非周期的な信号でもよい。ただし、ＥＬ素子１５をオン
またはオフする時間の総和が異なると画面の明るさが変
化してしまう。また、色バランスのずれが発生する。し
たがって、１フレーム（１フィールド）の期間におい
て、ＥＬ素子１５をオンまたはオフする時間の総和を一
定値にする必要がある。特殊な場合として、２フレーム
（２フィールド）以上の期間でＥＬ素子１５をオンまた
はオフする時間の総和を一定値にしても良い場合があ
る。１フレーム（フィールド）が非常に高速である場合
と、ＦＳＣ（フレームシーケンシャルコントロール）駆
動の場合である。
【０６５５】図２９６では、ゲート信号線１７ｂＲ、ゲ
ート信号線１７ｂＧおよびゲート信号線１７ｂＢは各画
素行において、同一波形にしている。また、画素行の選
択は１Ｈごとに選択画素行を順次シストしている。図２
９７では、ゲート信号線１７ｂＲに印加する波形は２Ｈ
周期で変化させ、ゲート信号線１７ｂＧに印加する波形
は３Ｈ周期で変化させ、ゲート信号線１７ｂＢに印加す
る波形は４Ｈ周期で変化させている。他の事項は、図２
９６と同様であるので説明を省略する。
【０６５６】なお、図２９７では、ゲート信号線１７ｂ
Ｒに印加する波形は２Ｈ周期で変化させ、ゲート信号線
１７ｂＧに印加する波形は３Ｈ周期で変化させ、ゲート
信号線１７ｂＢに印加する波形は４Ｈ周期で変化させて
いるとしたが、これは作図を容易にするためであって、
２Ｈ、３Ｈなどに限定されるものではない。少なくと
も、画素１６Ｒに接続されたゲート信号線１６ｂＲと、
画素１６Ｇに接続されたゲート信号線１６ｂＧと、画素
１６Ｂに接続されたゲート信号線１６ｂＢのうち１つ以
上のゲート信号線１７ｂに印加する信号波形を他のゲー
ト信号線１７ｂとを異ならせたものである。
【０６５７】図２９７のように駆動すると、ＥＬ素子１
５Ｒ、１５Ｇおよび１５Ｂの発光位置は、画面２１の上
から下へ高速に移動していく。この際、ＥＬ素子１５Ｒ
のオンオフ（点灯、非点灯）周期と、ＥＬ素子１５Ｇの
オンオフ（点灯、非点灯）周期と、ＥＬ素子１５Ｂのオ
ンオフ（点灯、非点灯）周期とが異なる。ＥＬ素子１５
の点灯周期を異ならせることにより、フリッカの発生が
目立ちにくくなる。
【０６５８】また、このオンオフ制御と黒画面３１２の
挿入割合および黒画面３１２の挿入個数は、図２などで
説明したシフトレジスタ２２へのＳＴデータを制御する
ことにより容易に実現できる。もちろん、ゲート信号線
１７ｂに印加する信号（Ｖｇｈ、Ｖｇｌ）データの制御
をパラレル制御してもよいことは言うまでもない。
【０６５９】図２９８では、ゲート信号線１７ｂＲに印
加するＶｇｌ期間を他のゲート信号線１７ｂよりも短く
している。したがって、ゲート信号線１７ｂＲに接続さ
れたＥＬ素子１５Ｒの点灯時間は長くなる（画素１６Ｒ
のＴＦＴ１１ｄがオンする期間が長くなる）。したがっ
て、表示画面２１のＲの発光輝度が強くなる。
【０６６０】以上のように、ゲート信号線１７ｂＲ、ゲ
ート信号線１７ｂＧ、ゲート信号線１７ｂＢに印加する
信号を個別に制御することにより、画面２１の色バラン
ス、フリッカの発生を抑制できる。つまり、ＥＬ素子１
５をオンさせる時間、タイミング、周期を制御すること
により、画面２１の色バランス、フリッカの発生を抑制
できる。
【０６６１】なお、図２９８では、ゲート信号線１７ｂ
Ｇに印加する波形は３Ｈ周期で変化させ、ゲート信号線
１７ｂＢに印加する波形は４Ｈ周期で変化させていると
したが、これは作図を容易にするためであって、２Ｈ、
３Ｈなどに限定されるものではない。少なくとも、画素
１６Ｒに接続されたゲート信号線１６ｂＲと、画素１６
Ｇに接続されたゲート信号線１６ｂＧと、画素１６Ｂに
接続されたゲート信号線１６ｂＢのうち１つ以上のゲー
ト信号線１７ｂに印加する信号波形のうち、ＴＦＴ１１
ｄをオンさせる（もしくはオフさせる）信号の印加時間
を他のゲート信号線１７ｂとを異ならせたものである。
【０６６２】図２９８のように駆動すると、ＥＬ素子１
５Ｒ、１５Ｇおよび１５Ｂの発光位置は、画面２１の上
から下へ高速に移動していく。この際、ＥＬ素子１５Ｒ
のオン（点灯）時間と、ＥＬ素子１５Ｇのオン（点灯）
時間と、ＥＬ素子１５Ｂのオン（点灯）時間を異ならせ
ることができる。したがって、画面の色バランス調整が
可能となり、また、フリッカの発生が目立ちにくくな
る。このような色バランス調整は、ユーザーが画面２１
をみながら、調整できるように構成しておくことが好ま
しい。この調整は容易である。図２などのシフトレジス
タ２２に入力するＳＴデータのオン個数を増加あるいは
減少させればよいからである。また、このオンオフ制御
と黒画面３１２の挿入割合および黒画面３１２の挿入個
数は、図２などで説明したシフトレジスタ２２へのＳＴ
データを制御することにより容易に実現できる。もちろ
ん、ゲート信号線１７ｂに印加する信号（Ｖｇｈ、Ｖｇ
ｌ）データの制御をパラレル制御してもよいことは言う
までもない。
【０６６３】なお、図２９４から図２９８は画素構成が
図１の場合を例示して説明をした。しかし、以上の実施
例は、他の画素構成であっても適用できることは言うま
でもない。たとえば、図２１、図４３、図７１、図２
２、図５４、図６８、図１０３などである。つまり、図
２９４から図２９８で説明した技術的思想は他の構成に
おいても適用できる。たとえば、図３６０は画素がカレ
ントミラーの構成（図２１、図４３などを参照のこと）
の場合の実施例である。また、図３６１は、図５４など
で図示した電圧プログラムの画素構成の実施例である。
【０６６４】図８８、図８７、図１４０などで説明した
駆動方法は、同時に複数画素行を選択する駆動方式であ
った。この駆動方式では以下の点で注意が必要である。
結論から言えば、表示に寄与しない画素（行）（ダミー
画素（行））を設ける（形成する）ことが好ましいこと
である。以上の理由などについて以下に説明をする。
【０６６５】図２４６は、同時に２画素行を選択する駆
動方式の説明図である。図２４６において、画素１６
ａ、１６ｂが選択されている状態を図示している。画素
１６ａのＴＦＴ１１ａと画素１６ｂのＴＦＴ１１ａはそ
れぞれ、電流Ｉｄｄをソース信号線１８に流す。
【０６６６】ここで説明を容易にするため、各画素のＴ
ＦＴ１１ａが流す電流はバラツキがないとし、２×Ｉｄ
ｄ＝Ｉｗとする。つまり、ソースドライバ回路１４はソ
ース信号線１８からの電流Ｉｗを吸収し、この電流Ｉｗ
を２等分した電流が各画素のコンデンサ１９にプログラ
ムされる。たとえば、Ｉｄｄ＝１５ｎＡであれば、Ｉｗ
＝３０ｎＡである。
【０６６７】図２４７（ａ）に図示するように、２本の
書き込み画素行８７１（８７１ａ、８７１ｂ）が選択さ
れ、画面２１の上辺から下辺に順次選択されていく。し
かし、図８７１（ｂ）のように、画面の下辺までくると
書き込み画素行８７１ａは存在するが、８７１ｂはなく
なる。つまり、選択する画素行が１本しかなくなる。そ
のため、ソース信号線１８に印加された電流Ｉｗは、す
べて画素行８７１ａに書き込まれる。したがって、Ｉｗ
＝Ｉｄｄとなり、図２４７（ａ）の画素行８７１ａに比
較して、２倍の電流が画素にプログラムされてしまう。
【０６６８】この課題に対して、本発明は、図２４７
（ｂ）に図示するように画面２１の下辺にダミー画素行
２４７１を形成（配置）している。したがって、選択画
素行が画面２１の下辺まで選択された場合は、画面２１
の最終画素行とダミー画素行２４７１が選択される。そ
のため、図２４７（ｂ）の書き込み画素行には、規定ど
おりのＩｄｄ＝Ｉｗ／２の電流が書き込まれる。
【０６６９】図２４８は図２４７（ｂ）の状態を示して
いる。図２４８で明らかのように、選択画素行が画面２
１の下辺の画素１６ｂ行まで選択された場合は、画面２
１の最終画素行２４７１が選択される。また、図２４９
に図示するように、画素行２４７１を形成（配置）す
る。しかし、ダミー画素行２４７１は表示領域２１外に
配置する。つまり、ダミー画素行２４７１は点灯しな
い、あるいは点灯させない、もしくは点灯しても表示と
して見えないように構成する。
【０６７０】なお、図２４８、図２４９のようにダミー
画素行２４７１を形成（配置）する構成であっても、図
１７９で説明したように点灯制御線１７９１でゲート信
号線１７ｂなどを共通にし、ブロック点灯駆動を実施し
たりできることはいうまでもない。また、逆バイアス駆
動とも組み合わせることができることも言うまでもない
（図２５０を参照のこと）。
【０６７１】図２４７では、画面２１の下辺にダミー画
素（行）２４７１を設ける（形成する、配置する）とし
たが、これに限定するものではない。たとえば、図２５
１（ａ）に図示するように、画面の下辺から上辺に走査
する（上下逆転走査）する場合は、図２５１（ｂ）に図
示するように画面２１の上辺にもダミー画素行２４７１
を形成すべきである。つまり、画面２１の上辺を下辺の
それぞれにダミー画素行２４７１を形成（配置）する
（図２５４を参照のこと）。以上のように構成すること
により、画面の上下反転走査にも対応できるようにな
る。
【０６７２】以上の実施例は、２画素行を同時選択する
場合であった。本発明はこれに限定するものではなく、
たとえば、５画素行を同時選択する方式でもよい。
【０６７３】図２５５は５画素行を同時に選択する駆動
方法の説明図である。図２５５に図示するように、画面
の上下辺に４画素分のダミー画素行２４７１を形成して
いる。
【０６７４】図２７１は図２５５の表示パネルの駆動方
法の説明図である。ソースドライバ回路１４からはＩｗ
＝５×Ｉｄｄの電流が出力（あるいは吸収）するとして
説明する。電流Ｉｄｄは各画素に書き込まれる電流（プ
ログラムされる電流）である。なお、Ｉｄｄは、表示画
像によって異なるのは言うまでもない。
【０６７５】５画素行を同時に選択する駆動方式では、
ソースドライバ回路１４は画素に書き込む電流Ｉｄｄの
５倍の電流と出力する。図２７１（ａ）では、画面２１
の１番上の画素のみが選択されている。しかし、この状
態ではＩｗ＝５×Ｉｄｄであるから、所定値の５倍の電
流が書き込み画素行８７１に書き込まれてしまう。
【０６７６】この課題に対して、本発明では、図２７１
（ａ）に図示するように、４画素行のダミー画素行２４
７１ａを同時に選択する。つまり、４本のダミー画素行
２４７１ａと１本の表示領域の書き込み画素行８７１が
同時選択される。したがって、Ｉｗ＝５×Ｉｄｄとなる
から、図２７１（ａ）で選択した画素行８７１には所定
の電流Ｉｄｄがプログラムされる。
【０６７７】図２７１（ｂ）では、表示領域２１の２本
の書き込み画素行８７１が選択され、ダミー画素行２４
７１ａは１本が選択されず、３本が選択される。したが
って、選択された画素行は計５本となる。そのため、Ｉ
ｗ＝５×Ｉｄｄとなるから、図２７１（ｂ）で選択した
２本の画素行８７１には所定の電流Ｉｄｄがプログラム
される。
【０６７８】同様に、図２７１（ｃ）では、表示領域２
１の３本の書き込み画素行８７１が選択され、ダミー画
素行２４７１ａは２本が選択されず、２本が選択され
る。したがって、選択された画素行は計５本となる。そ
のため、Ｉｗ＝５×Ｉｄｄとなるから、図２７１（ｃ）
で選択した２本の画素行８７１には所定の電流Ｉｄｄが
プログラムされる。
【０６７９】以上のように、図２７１（ｄ）では、表示
領域２１の４本の書き込み画素行８７１が選択され、ダ
ミー画素行２４７１ａは３本が選択されず、１本が選択
される。また、図２７１（ｅ）では、表示領域２１の５
本の書き込み画素行８７１が選択され、ダミー画素行２
４７１ａは選択されない。以上、５本の画素行は順次選
択されていく（図２７１（ｆ）（ｇ）（ｈ））。画面２
１の下辺に到達すると、ダミー画素行２４７１ｂの選択
本数が１Ｈごとに増加する。
【０６８０】以上のように駆動することにより、同時選
択する画素行が増加しても、画面２１の上辺あるいは下
辺を選択する際、ダミー画素行２４７１を含めた画素行
を一定値とすることができる、そのため、ソースドライ
バ回路１４が出力する電流値は画像データの同時選択画
素行倍に固定することができる。したがって、ソースド
ライバ回路１４の構成が容易になり、また、各画素には
目標の所定電流（電圧）が書き込まれる。
【０６８１】以上のように、５画素行を同時に選択する
駆動方式では、画面の１辺に５−１＝４本のダミー画素
行を形成すればよい。つまり、同時に選択する（画素行
数−１）本以上のダミー画素行を形成あるいは配置すれ
ばよい。
【０６８２】また、以上の実施例は、２画素行を同時選
択する実施例と、５画素行を同時選択する実施例であっ
た。本発明はこれに限定するものではなく、３画素行あ
るいはそれ以上の画素行を同時に選択してもよい。
【０６８３】また、以上の実施例では、隣接した画素行
を同時選択するとして説明したがこれに限定するもので
はない。たとえば、１画素行おきに選択してもよいし、
ランダムに選択してもよい。
【０６８４】以上の実施例では、複数の画素行を選択す
る際、画面２１の走査の最初あるいは最後の部分でダミ
ー画素行２４７１を選択し、ソースドライバ回路１４に
流れる電流Ｉｗを一定値とするものである。もちろん、
本発明はダミー画素行を形成あるいは配置するものであ
るであって、ソースドライバ回路１４に流れる電流を一
定値にすることに限定されるものではない。
【０６８５】図２７２は、書き込み画素行８７１ａが選
択されていない期間に、ダミー画素行２４７１ａをオン
させる駆動方法である。また、書き込み画素行８７１ａ
は１画素行としているがこれに限定するものではなく、
図２７１などのように複数画素行であってもよいことは
言うまでもない。このような駆動を行う場合として、ア
レイ基板４９に直接にゲートドライバ回路１２を形成
（ゲートドライバ内蔵構成）する場合が例示される。
【０６８６】ゲートドライバ内蔵構成では、複雑な回路
を形成することが歩留まりあるいは形成面積の観点から
困難である。そのため、極力簡略化した回路構成で、ゲ
ートドライバ回路１２を形成する。回路構成を簡略化す
るため、形成されたゲートドライバ回路１２はその動作
に制約がある場合が発生する。
【０６８７】たとえば、ゲートドライバ回路１２のシフ
トレジスタ２２にデータ（ＳＴ）を入れても、２−３ク
ロック（クロックは１Ｈとする）後でないと、ゲート信
号線１７ａにオン信号（Ｖｇｌ）が出力しないことが例
示される。ただし、ゲート信号線１７ａ（１）にオンデ
ータが出力された後は、以後、１Ｈのクロックに同期し
てオンデータ位置は順次シフトされる。
【０６８８】以上のように、２−３クロック後でない
と、ゲート信号線１７ａ（１）が選択されないとなる
と、２−３クロックの間、いずれの画素行も選択されな
いことになる。この期間は、ソースドライバ回路１４の
出力は０（電流の入出力はない）状態とすることが好ま
しい。しかし、ソースドライバ回路１４の出力段は定電
流回路で構成されている。そのため、流れる電流を完全
に０とすることが困難である。ソース信号線１８に電流
が流れると（ソース信号線１８の電荷をソースドライバ
回路１４が吸収する）、ソース信号線１８の電位を低下
させる。ソース信号線１８の電位が低下すると、各画素
１６のコンデンサ１９の電位も低下する場合がある。コ
ンデンサ１９の電位が低下すると、ＴＦＴ１１ａのゲー
ト（Ｇ）端子の電位を低下させる方向になるため、ＴＦ
Ｔ１１ａが電流をより流す方向となる。この状態が顕著
に現れるのが、画面が黒表示状態の場合である。各画素
のＴＦＴ１１ａが電流を流すことにより、黒浮きが発生
するからである。
【０６８９】この課題に対しては、表示領域２１のいず
れのゲート信号線１７が選択されていない場合（状
態）、ダミー画素行２４７１を選択し、電流がソース信
号線に流れるように駆動する。つまり、ダミー画素行２
４７１のスイッチングＴＦＴ１１をオンさせ、また、駆
動用ＴＦＴ１１ａのインピーダンスを低下させる。した
がって、ソースドライバ回路１４に流れ込む電流は、ダ
ミー画素行２４７１のＴＦＴ１１ａから供給されるよう
に構成しておく。
【０６９０】また、重要なのは、表示領域２１のいずれ
の画素行も選択されない状態では、ソースドライバ回路
１４の出力段回路は、極力、電流オフの状態とすること
である。
【０６９１】図２７２（ａ１）では、ゲートドライバ内
蔵回路１２のシフトレジスタ２２にスタート信号が印加
されたことを想定している。図２７２（ａ２）は、図２
７２（ａ１）に比較して１Ｈ後である。同様に、図２７
２（ａ３）はさらに１Ｈ後であり、図２７２（ａ４）は
さらに１Ｈ後である。
【０６９２】図２７２（ａ）では、最初の２Ｈ期間は表
示領域２１のいずれのゲート信号線も選択されず、３Ｈ
後の、図２７２（ａ３）で初めて画素行（１）が選択さ
れ、以降、図２７２（ａ４）で１画素行シフトされ、画
素行（２）が選択されたところを示している。
【０６９３】図２７２（ａ１）（ａ２）では、いずれの
画素行も選択されていない。その対策として、ダミー画
素行２４７１ａを選択し、ソース信号線１８の電位を変
化させないように、ダミー画素行２４７１ａにＴＦＴ１
１ａから電流を供給している。
【０６９４】以上のように、ダミー画素行２４７１ａか
ら電流を供給することにより黒浮きがなく、良好な画像
表示を実現できる。また、画面のホワイトバランスなど
の変化も発生しない。
【０６９５】なお、図２７２（ａ）では、ソースドライ
バ回路１４に近い側のダミー画素行２４７１ａを選択す
るとしたがこれに限定するものではない。たとえば、図
２７２（ｂ）のように、ソースドライバ１４から遠い側
のダミー画素行２４７１ｂを選択してもよい。また、ダ
ミー画素行２４１７ａと２４７１ｂの両方を選択しても
よい。
【０６９６】また、図２７２（ｂ）の駆動方式は、図２
７２（ａ）と動作は同様である。図２７２（ｂ１）で、
ゲートドライバ内蔵回路１２のシフトレジスタ２２にス
タート信号が印加され、図２７２（ｂ２）は、図２７２
（ｂ１）に比較して１Ｈ後である。同様に、図２７２
（ｂ３）はさらに１Ｈ後であり、図２７２（ｂ４）はさ
らに１Ｈ後である。
【０６９７】図２７２（ｂ）の図２７２（ａ）と同様
に、最初の２Ｈ期間は表示領域２１のいずれのゲート信
号線も選択されず、３Ｈ後の、図２７２（ｂ３）で初め
て画素行（１）が選択され、以降、図２７２（ｂ４）で
１画素行シフトされ、画素行（２）が選択されたところ
を示している。図２７２（ｂ）のように、ソースドライ
バ回路１４から遠い方のダミー画素行２４７１ｂを選択
するほうが、ソース信号線１８の電位が安定化しやす
い。この状態を図２５３に示している。
【０６９８】なお、図２７２の実施例では、選択する画
素行は１本であったが、これに限定するものではない。
たとえば、図２７１のように複数の画素行を選択する駆
動方式にも適用することができることは言うまでもな
い。なお、複数の画素行を選択する駆動方式において、
表示領域２１の画素行が全く選択されていないときに発
生する黒浮きあるいは画質変化問題を解決することを目
的とするのであれば、図２７１のように複数のダミー画
素行２４７１を形成する必要はない。図２７２に図示す
るように、１本のダミー画素行２４７１であってもよ
い。この１本のダミー画素行でソース信号線１８の電位
などを安定化することが可能であるからである。
【０６９９】また、ダミー画素行２４７１ａと２４７１
ｂとは、画面２１の走査方向（たとえば、図２４７と図
２５１）によって、選択するダミー画素行２４７１を変
化させてもよい。
【０７００】図２７２では、１フレーム（もしくは１フ
ィールド）の期間のうち、表示領域２１のいずれの画素
行も選択されていない状態において、ダミー画素行２４
７１を選択するというものであった。しかし、実駆動状
態において、１水平走査期間に画素行が選択されていな
い場合がある。
【０７０１】図２５２はこの状態を説明するための動作
波形図である。本発明の表示装置では、１Ｈ（１水平走
査期間）のクロックで画素行が選択され、かつ選択され
た画素行が順次シフトしていく。しかし、１Ｈの期間に
おいても、所定の期間に画素行が選択されている。
【０７０２】基本的に選択される画素行のゲート信号線
１７ｂは１Ｈの全期間の間、オフ電圧（Ｖｇｈ）が印加
されている。図２５２では画素行番号１の時、画素行
（１）のゲート信号線１７ｂにオフ電圧が印加される。
また、画素行番号２の時、画素行（２）のゲート信号線
１７ｂにオフ電圧が印加される。
【０７０３】一方、ゲート信号線１７ａは１Ｈよりも短
い期間に選択電圧（Ｖｇｌ）が印加されている。したが
って、画素行番号１の時、ａの期間およびｂの期間は画
素行（１）は非選択である。以上のように非選択の期間
を発生させるのは、ゲート信号線１７ｂが変化するタイ
ミングとゲート信号線１７ａが変化するタイミングが一
致すると、突き抜け電圧が発生しやすいためである。突
き抜け電圧が発生すると、コンデンサ１９に所望の電圧
（電流）が保持されなくなり、ＥＬ素子１５の発光輝度
にバラツキが発生するからである。
【０７０４】少なくとも、図２５２に示すａの期間は確
保することが好ましい。ｂの期間は場合によっては０で
もよい。これは、ＥＬ素子１５をオンオフ制御するタイ
ミングを考慮して決定すればよい。基本的には、ゲート
信号線１７ｂがＶｇｌからＶｇｈ（つまり、非選択状
態）に変化したタイミングから、少なくとも、１Ｈの１
／６４の時間以上１Ｈの１／８の時間以下経過してか
ら、ゲート信号線１７ａを選択することが好ましい。さ
らに、好ましくは、１Ｈの１／３２の時間以上１Ｈの１
／８の時間以下経過してから、ゲート信号線１７ａを選
択することが好ましい。もしくは、ゲート信号線１７ｂ
がＶｇｌからＶｇｈ（つまり、非選択状態）に変化した
タイミングから、少なくとも、０．５μｓｅｃ以上２０
μｓｅｃ以下経過してから、ゲート信号線１７ａを選択
することが好ましい。さらに、好ましくは、１μｓｅｃ
以上１０μｓｅｃ以下経過してから、ゲート信号線１７
ａを選択することが好ましい。また、このａの期間また
はｂの期間に図５２などで説明したプリチャージ（ディ
スチャージ）電圧を印加するように構成するとさらに好
ましい。
【０７０５】ゲート信号線１７ａが選択されている期間
は、図２５２に図示する切り替え信号ＣＳＷがＶｇｈと
なる。この切り替え信号ＣＳＷのＶｇｌレベルで、ソー
スドライバ１４の出力段はオフ状態となるように制御さ
れる。また、この切り替え信号ＣＳＷのＶｇｌレベル
で、図２７２で説明したダミー画素行２４７１が選択さ
れるように制御される。以上のように構成あるいは動作
させることにより、黒浮きがなく、良好な画像表示を実
現できる。また、画面のホワイトバランスなどの変化も
発生しないようにすることができる。
【０７０６】なお、図２５３において、ダミー画素２４
７１はＥＬ素子１５、ＴＦＴ１１ｄを形成しているよう
に図示したが、基本的にダミー画素２４７１はソース信
号線１８に流す電流を供給する（画素構成によっては、
ソース信号線１８から電流を吸収する）ものである。し
たがって、ＥＬ素子１５は必要がない。逆にＥＬ素子１
５などが形成されていると、ＥＬ素子１５が点灯して問
題をなる。
【０７０７】本発明は、ダミー画素２４７１は図２５８
に図示するように、ＥＬ素子１５などを形成していな
い。突き抜け電圧発生用のコンデンサ１９ｂは付加して
もしなくともよい。ただし、表示領域２１の画素に突き
抜け電圧発生用のコンデンサ１９ｂが形成されている場
合は、ダミー画素２４７１にも形成しておくことが好ま
しい。ダミー画素２４７１のＴＦＴ１１ａが流す電流を
表示領域２１の画素１６のＴＦＴ１１ａが流す電流と等
しくするためである。
【０７０８】図２５８は図１の画素構成の場合である。
図２１、図４３、図７１のカレントミラーの画素構成で
は、図２５９に図示するように、ダミー画素２４７１で
は、駆動用ＴＦＴ１１ｂ、ＥＬ素子１５を削除する。図
５４、図６７、図１０３などの電圧プログラムの画素構
成の場合は、図２６０に図示するように、スイッチング
用のＴＦＴ１１ｂとコンデンサ１９ａで構成する。電圧
プログラム方式では、画素の駆動用ＴＦＴからソース信
号線１８に電流を供給することがないからである。
【０７０９】図２５８、図２５９などに図示するダミー
画素２４７１は、発光する必要がない。そのため、図２
５６に図示するようにダミー画素２４７１の画素電極４
８にはＥＬ膜を形成しない。図２５６に図示するように
画素電極４８には絶縁膜２５６１を形成して、絶縁状態
とする。もしくは、図２５７に図示するように、ダミー
画素２４７１の画素電極４８とカソード４６の金属膜と
を電気的に短絡状態にする。このように構成することに
より、画素電極４８の電位が安定する。
【０７１０】図１３６と同様に、図１４１のように１つ
の表示領域３１１が画面の上から下方向に移動すると、
フレームレートが低いと、表示領域３１１が移動するの
が視覚的に認識される。特に、まぶたを閉じた時、ある
いは顔を上下に移動させた時などに認識されやすくな
る。
【０７１１】この課題に対しては、図１４２に図示する
ように、表示領域３１１を複数に分割するとよい。図１
４２（ｂ）は、非表示領域３１２を３つに分割してい
る。この３つを加えた部分がＳ（Ｎ−１）／Ｎの面積と
なれば、図１４１の明るさと同等になる。
【０７１２】図１４３はゲート信号線１７に印加する電
圧波形である。図１４０と図１４３の差異は、基本的に
はゲート信号線１７ｂの動作である。ゲート信号線１７
ｂは画面を分割する個数に対応して、その個数分だけオ
ンオフ（ＶｇｌとＶｇｈ）動作する。他の点は図１４０
とほぼ同一あるいは類推できるので説明を省略する。
【０７１３】なお、図１４２（ｂ）にも図示するよう
に、非点灯表示領域３１２の走査方向は画面の上から下
方向のみに限定されるものではない。画面の下から上方
向に走査してもよい。また、上から下への走査方向と、
下から上方向への走査方向とを、交互にあるいはランダ
ムに走査してもよい。また、分割数をフレームごとに、
あるいは表示画面２１の所定位置で変化させてもよいこ
とは言うまでもない。
【０７１４】以上のように、表示領域３１１を複数に分
割することにより画面のちらつきは減少する。したがっ
て、フリッカの発生はなく、良好な画像表示を実現でき
る。なお、分割はもっと細かくしてもよい。しかし、分
割すればするほどフリッカは軽減する。特にＥＬ素子１
５の応答性は速いため、５μsecよりも小さい時間でオ
ンオフしても、表示輝度の低下はない。
【０７１５】本発明の駆動方法において、ＥＬ素子１５
のオンオフは、ゲート信号線１７ｂに印加する信号のオ
ンオフで制御できる。そのため、クロック周波数はＫＨ
ｚオーダーの低周波数で制御が可能である。また、黒画
面挿入（非表示領域３１２挿入）を実現するのには、画
像メモリなどを必要としない。したがって、低コストで
本発明の駆動回路あるいは方法を実現できる。
【０７１６】図１４４は同時に選択する画素行が２画素
行の場合である。検討した結果によると、低温ポリシリ
コン技術で形成した表示パネルでは、２画素行を同時に
選択する方法は表示均一性が実用的であった。これは、
隣接した画素の駆動用ＴＦＴ１１ａの特性が極めて一致
しているためと推定される。また、レーザーアニ−ルす
る際に、ストライプ状のレーザーの照射方向はソース信
号線１８と平行に照射することで良好な結果が得られ
た。
【０７１７】図１４４において、書き込み画素行が
（１）画素行目である時、ゲート信号線１７ａは（１）
（２）が選択されている（図１４５を参照のこと）。つ
まり、画素行（１）（２）のスイッチングＴＦＴ１１
ｂ、ＴＦＴ１１ｃがオン状態である。また、ゲート信号
線１７ｂはゲート信号線１７ａの逆位相となっている。
したがって、少なくとも画素行（１）（２）のスイッチ
ングＴＦＴ１１ｄがオフ状態であり、対応する画素行の
ＥＬ素子１５には電流が流れていない。つまり、非点灯
状態３１２である。なお、図１４４では、フリッカの発
生を低減するため、表示領域３１１を５分割している。
【０７１８】理想的には、２画素（行）のＴＦＴ１１ａ
が、それぞれＩｄ×５（Ｎ＝１０の場合）の電流をソー
ス信号線１８に流す。そして、各画素１６のコンデンサ
１９には、５倍の電流がプログラムされる。
【０７１９】同時に選択する画素行が２画素行（Ｋ＝
２）であるから、２つの駆動ＴＦＴ１１ａが動作する。
つまり、１画素あたり、１０／２＝５倍の電流がＴＦＴ
１１ａに流れる。ソース信号線１８には、２つのＴＦＴ
１１ａのプログラム電流を加えた電流が流れる。
【０７２０】たとえば、書き込み画素行８７１ａに、本
来、書き込む電流Ｉｄとし、ソース信号線１８には、Ｉ
ｄ×１０の電流を流す。書き込み画素行８７１ｂは後に
正規の画像データが書き込まれるので問題がない。画素
行８７１ｂは、１Ｈ期間の間は８７１ａと同一表示であ
る。そのため、書き込み画素行８７１ａと電流を増加さ
せるために選択した画素行８７１ｂとを少なくとも非表
示状態３１２とするのである。
【０７２１】次の、１Ｈ後には、ゲート信号線１７ａ
（１）は非選択となり、ゲート信号線１７ｂにはオン電
圧（Ｖｇｌ）が印加される。また、同時に、ゲート信号
線１７ａ（３）が選択され（Ｖｇｌ電圧）、選択された
画素行（３）のＴＦＴ１１ａからソースドライバ１４に
向かってソース信号線１８にプログラム電流が流れる。
このように動作することのより、画素行（１）には正規
の画像データが保持される。
【０７２２】次の、１Ｈ後には、ゲート信号線１７ａ
（２）は非選択となり、ゲート信号線１７ｂにはオン電
圧（Ｖｇｌ）が印加される。また、同時に、ゲート信号
線１７ａ（４）が選択され（Ｖｇｌ電圧）、選択された
画素行（４）のＴＦＴ１１ａからソースドライバ１４に
向かってソース信号線１８にプログラム電流が流れる。
このように動作することのより、画素行（２）には正規
の画像データが保持される。以上の動作と１画素行づつ
シフトしながら走査することにより１画面が書き換えら
れる。
【０７２３】図４０と同様であるが、図１４９の駆動方
法では、各画素には５倍の電流（電圧）でプログラムを
行うため、各画素のＥＬ素子１５の発光輝度は理想的に
は５倍となる。したがって、表示領域３１１の輝度は所
定値よりも５倍となる。これを所定の輝度とするために
は、図８７に図示するように、書き込み画素行８７１を
含み、かつ表示画面１の１／５の範囲を非表示領域３１
２とすればよい。このことは図１３７などを用いて説明
したので説明を省略する。
【０７２４】表示画面２１に占める黒表示領域（非表示
領域）３１２の面積を大きくするほど動画表示性能が向
上する。したがって、図１４１に図示するように非表示
領域３１１を少なくし、非表示領域３１２の面積を大き
くすればよい。
【０７２５】複数本の画素行を同時に選択する駆動方法
では、同時に選択する画素行数が増加するほど、ＴＦＴ
１１ａの特性バラツキを吸収することが困難になる。し
かし、選択本数が低下すると、１画素にプログラムする
電流が大きくなり、ＥＬ素子１５に大きな電流を流すこ
とになる。ＥＬ素子１５に流す電流が大きいとＥＬ素子
１５が劣化しやすくなる。
【０７２６】図１４６はこの課題を解決するものであ
る。図１４６の基本概念は、１／２Ｈ（水平走査期間の
１／２）は図８８で説明したように、複数の画素行を同
時に選択し、その後の１／２Ｈ（水平走査期間の１／
２）は図１３４で説明したように、１画素行を選択する
方法を組み合わせたものである。このようにくみあわせ
ることにより、ＴＦＴ１１ａの特性バラツキを吸収しよ
り、高速にかつ面内均一性を良好にすることができる。
【０７２７】図１４６において、説明を容易にするた
め、第１の期間では５画素行を同時に選択し、第２の期
間では１画素行を選択するとして説明をする。
【０７２８】まず、第１の期間では、図１４６（ａ１）
に図示するように、５画素行を同時に選択をする。この
動作は図８８を用いて説明した。ソース信号線に流す電
流は所定値の２５倍とする。したがって、各画素１６の
ＴＦＴ１１ａには５倍の電流がプログラムされる。２５
倍の電流であるから、寄生容量４０４は極めて短期間に
充放電される。したがって、ソース信号線の電位は、短
時間で目標の電位となり、各画素１６のコンデンサ１９
の端子電圧も５倍電流を流すようにプログラムされる。
この２５倍電流の印加時間は１／２Ｈ（１水平走査期間
の１／２）とする。
【０７２９】当然のことながら、書き込み画素行の５画
素行は同一画像データが書き込まれるから、表示しない
ようにＴＦＴ１１はオフ状態とされる。したがって、表
示状態は図１４６（ａ２）となる。
【０７３０】次の１／２Ｈ期間は、１画素行を選択し、
電流（電圧）プログラムを行う。この状態を図１４６
（ｂ１）に図示している。書き込み画素行８７１ａは先
と同様に５倍の電流を流すように電流（電圧）プログラ
ムされる。図１４６（ａ１）と図１４６（ｂ１）とで各
画素に流す電流を同一にするのは、プログラムされたコ
ンデンサ１９の端子電圧の変化を小さくして、より高速
に目標の電流を流せるようにするためである。
【０７３１】つまり、図１４６（ａ１）で、複数の画素
に電流を流し、高速に概略の電流が流れる値まで近づけ
る。この第１の段階では、複数のＴＦＴ１１ａでプログ
ラムしているため、目標値に対してＴＦＴのバラツキに
よる誤差が発生している。次の第２の段階で、データを
書き込みかつ保持する画素行のみを選択して、概略の目
標値から、所定の目標値まで完全なプログラムを行うの
である。
【０７３２】なお、非点灯領域３１２を画面の上から下
方向に走査し、また、書き込み画素行８７１ａを画面の
上から下方向に走査することは図８７、図８８、図１３
４などの実施例と同様であるので説明を省略する。
【０７３３】図１４７は図１４６の駆動方法を実現する
ための駆動波形である。図１４６でわかるように、１Ｈ
（１水平走査期間）は２つのフェーズで構成されてい
る。この２つのフェーズはＩＳＥＬ信号で切り替える。
ＩＳＥＬ信号は図１４８に図示している。
【０７３４】まず、ＩＳＥＬ信号について説明をしてお
く。図１４８において、電流出力回路１２２２は１２２
２ａと１２２２ｂの２つから構成されている。それぞれ
の電流出力回路１２２２は、８ビットの階調データをＤ
Ａ変換するＤＡ回路１２２６とオペンアンプ１２２４な
どから構成される。この電流出力回路１２２２の回路動
作については以前に説明したので省略する。１４６の実
施例では、電流出力回路１２２２ａは２５倍の電流を出
力するように構成されている。一方、電流出力回路１２
２２ｂは５倍の電流を出力するように構成されている。
電流出力回路１２２２ａと１２２１ｂの出力はＩＳＥＬ
信号によりスイッチ回路１２２３が制御され、ソース信
号線１８に印加される。
【０７３５】ＩＳＥＬ信号は、Ｌレベルの時、２５倍電
流を出力する電流出力回路１２２２ａが選択されてソー
ス信号線１８からの電流をソースドライバＩＣ１４が吸
収する。Ｈレベルの時、５倍電流を出力する電流出力回
路１２２２ｂが選択されてソース信号線１８からの電流
をソースドライバＩＣ１４が吸収する。２５倍、５倍な
どの電流の大きさ変更は容易である。抵抗１２２８の値
を変化させるだけで済むからである。また、抵抗１２２
８をボリウムとすること、あるいは複数の抵抗とアナロ
グスイッチに接続しておき、選択することにより容易に
変更することができる。
【０７３６】図１４７に示すように書き込み画素行が
（１）画素行目である時（図１４７の画素行番号１の欄
を参照）、ゲート信号線１７ａは（１）（２）（３）
（４）（５）が選択されている。つまり、画素行（１）
（２）（３）（４）（５）のスイッチングＴＦＴ１１
ｂ、ＴＦＴ１１ｃがオン状態である。また、ＩＳＥＬが
Ｌレベルであるから、２５倍電流を出力する電流出力回
路１２２２ａが選択され、ソース信号線１８と接続され
ている。また、ゲート信号線１７ｂには、オフ電圧（Ｖ
ｇｈ）が印加されている。したがって、画素行（１）
（２）（３）（４）（５）のスイッチングＴＦＴ１１ｄ
がオフ状態であり、対応する画素行のＥＬ素子１５には
電流が流れていない。つまり、非点灯状態３１２であ
る。
【０７３７】理想的には、５画素のＴＦＴ１１ａが、そ
れぞれＩｄ×２の電流をソース信号線１８に流す。そし
て、各画素１６のコンデンサ１９には、５倍の電流がプ
ログラムされる。ここでは、理解を容易にするため、各
ＴＦＴ１１ａは特性（Ｖｔ、Ｓ値）が一致しているとし
て説明をする。
【０７３８】同時に選択する画素行が５画素行（Ｋ＝
５）であるから、５つの駆動ＴＦＴ１１ａが動作する。
つまり、１画素あたり、２５／５＝５倍の電流がＴＦＴ
１１ａに流れる。ソース信号線１８には、５つのＴＦＴ
１１ａのプログラム電流を加えた電流が流れる。たとえ
ば、書き込み画素行８７１ａに、本来、書き込む電流Ｉ
ｄとし、ソース信号線１８には、Ｉｄ×２５の電流を流
す。書き込み画素行（１）より以降に画像データを書き
込む書き込み画素行８７１ｂソース信号線１８への電流
量を増加させるため、補助的に用いる画素行である。し
かし、書き込み画素行８７１ｂは後に正規の画像データ
が書き込まれるので問題がない。
【０７３９】したがって、画素行８７１ｂは、１Ｈ期間
の間は８７１ａと同一表示である。そのため、書き込み
画素行８７１ａと電流を増加させるために選択した画素
行８７１ｂとを少なくとも非表示状態３１２とするので
ある。
【０７４０】次の１／２Ｈ（水平走査期間の１／２）で
は、書き込み画素行８７１ａのみを選択する。つまり、
（１）画素行目のみを選択する。図１４７で明らかなよ
うに、ゲート信号線１７ａ（１）のみが、オン電圧（Ｖ
ｇｌ）が印加され、ゲート信号線１７ａ（２）（３）
（４）（５）はオフ（Ｖｇｈ）が印加されている。した
がって、画素行（１）のＴＦＴ１１ａは動作状態（ソー
ス信号線１８に電流を供給している状態）であるが、画
素行（２）（３）（４）（５）のスイッチングＴＦＴ１
１ｂ、ＴＦＴ１１ｃがオフ状態である。つまり、非選択
状態である。また、ＩＳＥＬがＨレベルであるから、５
倍電流を出力する電流出力回路１２２２ｂが選択され、
この電流出力回路１２２２ｂとソース信号線１８とが接
続されている。また、ゲート信号線１７ｂの状態は先の
１／２Ｈの状態と変化がなく、オフ電圧（Ｖｇｈ）が印
加されている。したがって、画素行（１）（２）（３）
（４）（５）のスイッチングＴＦＴ１１ｄがオフ状態で
あり、対応する画素行のＥＬ素子１５には電流が流れて
いない。つまり、非点灯状態３１２である。
【０７４１】以上のことから、画素行（１）のＴＦＴ１
１ａが、それぞれＩｄ×５の電流をソース信号線１８に
流す。そして、各画素行（１）のコンデンサ１９には、
５倍の電流がプログラムされる。
【０７４２】次の水平走査期間では１画素行、書き込み
画素行がシフトする。つまり、今度は書き込み画素行が
（２）である。最初の１／２Ｈの期間では、図１４７に
示すように書き込み画素行が（２）画素行目である時、
ゲート信号線１７ａは（２）（３）（４）（５）（６）
が選択されている。つまり、画素行（２）（３）（４）
（５）（６）のスイッチングＴＦＴ１１ｂ、ＴＦＴ１１
ｃがオン状態である。また、ＩＳＥＬがＬレベルである
から、２５倍電流を出力する電流出力回路１２２２ａが
選択され、ソース信号線１８と接続されている。また、
ゲート信号線１７ｂには、オフ電圧（Ｖｇｈ）が印加さ
れている。したがって、画素行（２）（３）（４）
（５）（６）のスイッチングＴＦＴ１１ｄがオフ状態で
あり、対応する画素行のＥＬ素子１５には電流が流れて
いない。つまり、非点灯状態３１２である。一方、画素
行（１）のゲート信号線１７ｂ（１）はＶｇｌ電圧が印
加されているから、ＴＦＴ１１ｄはオン状態であり、画
素行（１）のＥＬ素子１５は点灯する。
【０７４３】同時に選択する画素行が５画素行（Ｋ＝
５）であるから、５つの駆動ＴＦＴ１１ａが動作する。
つまり、１画素あたり、２５／５＝５倍の電流がＴＦＴ
１１ａに流れる。ソース信号線１８には、５つのＴＦＴ
１１ａのプログラム電流を加えた電流が流れる。
【０７４４】次の１／２Ｈ（水平走査期間の１／２）で
は、書き込み画素行８７１ａのみを選択する。つまり、
（２）画素行目のみを選択する。図１４７で明らかなよ
うに、ゲート信号線１７ａ（２）のみが、オン電圧（Ｖ
ｇｌ）が印加され、ゲート信号線１７ａ（３）（４）
（５）（６）はオフ（Ｖｇｈ）が印加されている。した
がって、画素行（１）（２）のＴＦＴ１１ａは動作状態
（画素行（１）はＥＬ素子１５に電流を流し、画素行
（２）はソース信号線１８に電流を供給している状態）
であるが、画素行（３）（４）（５）（６）のスイッチ
ングＴＦＴ１１ｂ、ＴＦＴ１１ｃがオフ状態である。つ
まり、非選択状態である。また、ＩＳＥＬがＨレベルで
あるから、５倍電流を出力する電流出力回路１２２２ｂ
が選択され、この電流出力回路１２２２ｂとソース信号
線１８とが接続されている。また、ゲート信号線１７ｂ
の状態は先の１／２Ｈの状態と変化がなく、オフ電圧
（Ｖｇｈ）が印加されている。したがって、画素行
（２）（３）（４）（５）（６）のスイッチングＴＦＴ
１１ｄがオフ状態であり、対応する画素行のＥＬ素子１
５には電流が流れていない。つまり、非点灯状態３１２
である。
【０７４５】以上のことから、画素行（２）のＴＦＴ１
１ａが、それぞれＩｄ×５の電流をソース信号線１８に
流す。そして、各画素行（２）のコンデンサ１９には、
５倍の電流がプログラムされる。以上の動作を順次、実
施することにより１画面を表示することができる。
【０７４６】図１４６で説明した駆動方法は、第１の期
間でＧ画素行（Ｇは２以上）を選択し、各画素行にはＮ
倍の電流を流すようにプログラムする。第１の期間後の
第２の期間ではＢ画素行（ＢはＧよりも小さく、１以
上）を選択し、画素にはＮ倍の電流を流すようにプログ
ラムする方式である。
【０７４７】しかし、他の方策もある。第１の期間でＧ
画素行（Ｇは２以上）を選択し、各画素行の総和電流が
Ｎ倍の電流となるようにプログラムする。第１の期間後
の第２の期間ではＢ画素行（ＢはＧよりも小さく、１以
上）を選択し、選択された画素行の総和の電流（ただ
し、選択画素行が１の時は、１画素行の電流）がＮ倍と
なるようにプログラムする方式である。たとえば、図１
４６（ａ１）において、５画素行を同時に選択し、各画
素のＴＦＴ１１ａには２倍の電流を流す。したがって、
ソース信号線１８には５×２倍＝１０倍の電流が流れ
る。次の第２の期間では図１４６（ｂ１）において、１
画素行を選択する。この１画素のＴＦＴ１１ａには１０
倍の電流を流す。
【０７４８】この方式であれば、図１４８のように複数
の電流出力回路１２２２は必要でない。したがって、ソ
ースドライバＩＣ１４は各ソース信号線に、１つの電流
出力回路１２２２で構成できる。
【０７４９】つまり、この方式では、ソース信号線１８
の電流を流すソースドライバＩＣ１４の出力電流は一定
値（当然、画像データにより、この一定値は変化する。
この場合は、１Ｈ期間の間、選択画素数によらず、一定
という意味である）である。したがって、ソースドライ
バＩＣ１４の構成は容易になる。
【０７５０】なお、図１４６において、複数の画素行を
同時に選択する期間を１／２Ｈとし、１画素行を選択す
る期間を１／２Ｈとしたがこれに限定するものではな
い。複数の画素行を同時に選択する期間を１／４Ｈと
し、１画素行を選択する期間を３／４Ｈとしてもよい。
また、複数の画素行を同時に選択する期間と、１画素行
を選択する期間とを加えた期間は１Ｈとしたがこれに限
定するものではない。たとえば、２Ｈ期間でも、１．５
Ｈ期間であっても良い。
【０７５１】また、図１４６において、５画素行を同時
に選択する期間を１／２Ｈとし、次の第２の期間では２
画素行を同時に選択するとしてもよい。この場合でも実
用上、支障のない画像表示を実現できる。
【０７５２】また、図１４６において、５画素行を同時
に選択する第１の期間を１／２Ｈとし、１画素行を選択
する第２の期間を１／２Ｈとする２段階としたがこれに
限定するものではない。たとえば、第１の段階は、５画
素行を同時に選択し、第２の期間は前記５画素行のう
ち、２画素行を選択し、最後に、１画素行を選択する３
つの段階としてもよい。つまり、複数の段階で画素行に
画像データを書き込んでも良い。
【０７５３】図１４８では、各ソース信号線１８に２つ
の電流出力回路１２２２を設けるとした。これは、図１
４６の第１の実施例である、第１の期間に２５倍の電流
を出力することと、第２の期間に５倍の電流を出力する
ためである。
【０７５４】これを１つの電流出力回路１２２２で実現
するには、図１４９の回路構成を採用するとよい。ＤＡ
回路１２２４はリファレンス電圧（Ｉｒｅｆ）の大きさ
を最大値としてデジタル−アナログ変換をする。たとえ
ば、Ｉｒｅｆ電圧が５（Ｖ）であれば、５（Ｖ）を２５
６分割したものが最小値としてアナログ出力される。つ
まり、アナログ出力の最大値は５（Ｖ）−１ビットのア
ナログ値であり、最小値は０（Ｖ）であり、最小分解能
は５（Ｖ）／２５６である（入力が８ビット仕様の
時）。Ｉｒｅｆ電圧が２．５（Ｖ）であれば、２．５
（Ｖ）を２５６分割したものが最小値としてアナログ出
力される。つまり、アナログ出力の最大値は２．５
（Ｖ）−１ビットのアナログ値であり、最小値は０
（Ｖ）であり、最小分解能は２．５（Ｖ）／２５６であ
る（入力が８ビット仕様の時）。
【０７５５】つまり、Ｉｒｅｆをダイナミックに切り替
えることにより１つの電流出力回路１２２２で出力電流
値を変更することができる。図１４９はその実現回路で
ある。
【０７５６】図１４９において、Ｖｉ電圧を４分割する
抵抗ＲＩが設けられている。この分圧された電圧がスイ
ッチ回路１２２３に入力され、１つの電圧が選択されて
Ｉｒｅｆ電圧となる。このＩｒｅｆ電圧がＤＡコンバー
タ１２２４に入力されている。したがって、前半の１／
２Ｈの期間のＩｒｅｆ電圧と、後半の１／２Ｈの期間の
Ｉｒｅｆ電圧とをすべてのソース信号線１８に接続され
た電流出力回路１２２２を切り替えることのより、出力
電流の倍率を変更することができる。
【０７５７】もちろん、図１５０に図示するようにＩｒ
ｅｆ電圧を複数のＤＡ回路１２２４の選択により発生さ
せてもよいことは言うまでもない。
【０７５８】図１４８の場合も点灯表示領域３１１は図
１５１に図示するように１つとしてもよい。また、図１
５２に図示するように、複数の点灯表示領域３１１に分
割してもよい。
【０７５９】図１５３に図示するように、書き込み画素
行が（１）画素行目である時、ゲート信号線１７ａは
（１）（２）（３）（４）（５）が選択されている。つ
まり、画素行（１）（２）（３）（４）（５）のスイッ
チングＴＦＴ１１ｂ、ＴＦＴ１１ｃがオン状態である。
また、ＩＳＥＬがＬレベルであるから、２５倍電流を出
力する電流出力回路１２２２ａが選択され、ソース信号
線１８と接続されている。また、ゲート信号線１７ｂに
は、オフ電圧（Ｖｇｈ）が印加されている。したがっ
て、画素行（１）（２）（３）（４）（５）のスイッチ
ングＴＦＴ１１ｄがオフ状態であり、対応する画素行の
ＥＬ素子１５には電流が流れていない。つまり、非点灯
状態３１２である。
【０７６０】同時に選択する画素行が５画素行（Ｋ＝
５）であるから、５つの駆動ＴＦＴ１１ａが動作する。
つまり、１画素あたり、２５／５＝５倍の電流がＴＦＴ
１１ａに流れる。ソース信号線１８には、５つのＴＦＴ
１１ａのプログラム電流を加えた電流が流れる。たとえ
ば、書き込み画素行８７１ａに、本来、書き込む電流Ｉ
ｄとし、ソース信号線１８には、Ｉｄ×２５の電流を流
す。書き込み画素行（１）より以降に画像データを書き
込む書き込み画素行８７１ｂソース信号線１８への電流
量を増加させるため、補助的に用いる画素行である。し
かし、書き込み画素行８７１ｂは後に正規の画像データ
が書き込まれるので問題がない。
【０７６１】したがって、画素行８７１ｂは、１Ｈ期間
の間は８７１ａと同一表示である。そのため、書き込み
画素行８７１ａと電流を増加させるために選択した画素
行８７１ｂとを少なくとも非表示状態３１２とするので
ある。
【０７６２】次の１／２Ｈ（水平走査期間の１／２）で
は、書き込み画素行８７１ａのみを選択する。つまり、
（１）画素行目のみを選択する。ゲート信号線１７ａ
（１）のみが、オン電圧（Ｖｇｌ）が印加され、ゲート
信号線１７ａ（２）（３）（４）（５）はオフ（Ｖｇ
ｈ）が印加されている。したがって、画素行（１）のＴ
ＦＴ１１ａは動作状態（ソース信号線１８に電流を供給
している状態）であるが、画素行（２）（３）（４）
（５）のスイッチングＴＦＴ１１ｂ、ＴＦＴ１１ｃがオ
フ状態である。つまり、非選択状態である。また、ＩＳ
ＥＬがＨレベルであるから、５倍電流を出力する電流出
力回路１２２２ｂが選択され、この電流出力回路１２２
２ｂとソース信号線１８とが接続されている。また、ゲ
ート信号線１７ｂの状態は先の１／２Ｈの状態と変化が
なく、オフ電圧（Ｖｇｈ）が印加されている。したがっ
て、画素行（１）（２）（３）（４）（５）のスイッチ
ングＴＦＴ１１ｄがオフ状態であり、対応する画素行の
ＥＬ素子１５には電流が流れていない。つまり、非点灯
状態３１２である。
【０７６３】以上のことから、画素行（１）のＴＦＴ１
１ａが、それぞれＩｄ×５の電流をソース信号線１８に
流す。そして、各画素行（１）のコンデンサ１９には、
５倍の電流がプログラムされる。
【０７６４】次の水平走査期間では１画素行、書き込み
画素行がシフトする。つまり、今度は書き込み画素行が
（２）である。最初の１／２Ｈの期間では、（２）画素
行目である時、ゲート信号線１７ａは（２）（３）
（４）（５）（６）が選択されている。つまり、画素行
（２）（３）（４）（５）（６）のスイッチングＴＦＴ
１１ｂ、ＴＦＴ１１ｃがオン状態である。また、ＩＳＥ
ＬがＬレベルであるから、２５倍電流を出力する電流出
力回路１２２２ａが選択され、ソース信号線１８と接続
されている。また、ゲート信号線１７ｂには、オフ電圧
（Ｖｇｈ）が印加されている。したがって、画素行
（２）（３）（４）（５）（６）のスイッチングＴＦＴ
１１ｄがオフ状態であり、対応する画素行のＥＬ素子１
５には電流が流れていない。つまり、非点灯状態３１２
である。一方、画素行（１）のゲート信号線１７ｂ
（１）はＶｇｌ電圧が印加されているから、ＴＦＴ１１
ｄはオン状態であり、画素行（１）のＥＬ素子１５は点
灯する。
【０７６５】同時に選択する画素行が５画素行（Ｋ＝
５）であるから、５つの駆動ＴＦＴ１１ａが動作する。
つまり、１画素あたり、２５／５＝５倍の電流がＴＦＴ
１１ａに流れる。ソース信号線１８には、５つのＴＦＴ
１１ａのプログラム電流を加えた電流が流れる。
【０７６６】次の１／２Ｈ（水平走査期間の１／２）で
は、書き込み画素行８７１ａのみを選択する。つまり、
（２）画素行目のみを選択する。ゲート信号線１７ａ
（２）のみが、オン電圧（Ｖｇｌ）が印加され、ゲート
信号線１７ａ（３）（４）（５）（６）はオフ（Ｖｇ
ｈ）が印加されている。したがって、画素行（１）
（２）のＴＦＴ１１ａは動作状態（画素行（１）はＥＬ
素子１５に電流を流し、画素行（２）はソース信号線１
８に電流を供給している状態）であるが、画素行（３）
（４）（５）（６）のスイッチングＴＦＴ１１ｂ、ＴＦ
Ｔ１１ｃがオフ状態である。つまり、非選択状態であ
る。また、ＩＳＥＬがＨレベルであるから、５倍電流を
出力する電流出力回路１２２２ｂが選択され、この電流
出力回路１２２２ｂとソース信号線１８とが接続されて
いる。また、ゲート信号線１７ｂの状態は先の１／２Ｈ
の状態と変化がなく、オフ電圧（Ｖｇｈ）が印加されて
いる。したがって、画素行（２）（３）（４）（５）
（６）のスイッチングＴＦＴ１１ｄがオフ状態であり、
対応する画素行のＥＬ素子１５には電流が流れていな
い。つまり、非点灯状態３１２である。
【０７６７】以上のことから、画素行（２）のＴＦＴ１
１ａが、それぞれＩｄ×５の電流をソース信号線１８に
流す。そして、各画素行（２）のコンデンサ１９には、
５倍の電流がプログラムされる。以上の動作を順次、実
施することにより１画面を表示することができる。
【０７６８】以上の説明でも明らかであるが、以上の動
作は、図１４７と同一である。差異は、ゲート信号線１
７ｂの動作である。ゲート信号線１７ｂは画面を分割す
る個数に対応して、その個数分だけオンオフ（Ｖｇｌと
Ｖｇｈ）動作する。
【０７６９】なお、図１５２にも図示するように、非点
灯表示領域３１２の走査方向は画面の上から下方向のみ
に限定されるものではない。画面の下から上方向に走査
してもよい。また、上から下への走査方向と、下から上
方向への走査方向とを、交互にあるいはランダムに走査
してもよい。また、分割数をフレームごとに、あるいは
表示画面２１の所定位置で変化させてもよいことは言う
までもない。
【０７７０】以上のように、表示領域３１１を複数に分
割することにより画面のちらつきは減少する。したがっ
て、フリッカの発生はなく、良好な画像表示を実現でき
る。なお、分割はもっと細かくしてもよい。しかし、分
割すればするほどフリッカは軽減する。特にＥＬ素子１
５の応答性は速いため、５μsecよりも小さい時間でオ
ンオフしても、表示輝度の低下はない。
【０７７１】図１５３の実施例も、第１の期間でＧ画素
行（Ｇは２以上）を選択し、各画素行にはＮ倍の電流を
流すようにプログラムし、第１の期間後の第２の期間で
はＢ画素行（ＢはＧよりも小さく、１以上）を選択し、
画素にはＮ倍の電流を流すようにプログラムする方式と
した。しかし、図１４７と同様に、他の方策もある。つ
まり、第１の期間でＧ画素行（Ｇは２以上）を選択し、
各画素行の総和電流がＮ倍の電流となるようにプログラ
ムする。第１の期間後の第２の期間ではＢ画素行（Ｂは
Ｇよりも小さく、１以上）を選択し、選択された画素行
の総和の電流（ただし、選択画素行が１の時は、１画素
行の電流）がＮ倍となるようにプログラムする方式であ
る。
【０７７２】以上の実施例は順次走査で画像を表示する
方法であった。つまり、テレビ信号でいえば、ノンイン
ターレース駆動（プログレッシブ駆動）である。本発明
はインターレース駆動にも有効である。図１５４はイン
ターレース駆動の説明図である。
【０７７３】なお、インターレース駆動は通常２フィー
ルドで１フレームである。図１５４も２フィールドで１
フレーム（１画面）として説明した。しかし、これはＮ
ＴＳＣのテレビ信号の場合であって、携帯電話などの画
像表示では必ずしも２フィールド＝１フレームの原則を
守る必要はない。
【０７７４】たとえば、４フィールドで１フレームとし
てもよい。第１フィールドは４Ｙ−３（Ｙは、０以上の
整数）画素行を書き込み、第２フィールドは４Ｙ−２
（Ｙは、０以上の整数）画素行を書き込む。第３フィー
ルドは４Ｙ−１（Ｙは、０以上の整数）画素行を書き込
み、第４フィールドは４Ｙ（Ｙは、０以上の整数）画素
行を書き込む方式である。つまり、インターレース駆動
とは、複数のフィールドで１フレーム（１画面）を構成
する方法である。
【０７７５】図１５４（ａ）は第１フィールドであり、
偶数画素行を書き込む。図１５４（ｂ）は第２フィール
ドである、奇数画素行を書き込む。図１５５は図１５４
の駆動方法を実現するための駆動波形である。なお、奇
数フィールドと偶数フィールドは便宜上のものである。
図１５４ではまず、奇数画素行から画像を書き込むとし
て説明する。
【０７７６】図１５４において、ゲート信号線１７ａ
（１）が選択され（Ｖｇｌ電圧）、選択された画素行の
ＴＦＴ１１ａからソースドライバ１４に向かってソース
信号線１８にプログラム電流が流れる。ここでは説明を
容易にするため、まず、書き込み画素行８７１ａが画素
行（１）番目であるとして説明する。
【０７７７】また、ソース信号線１８に流れるプログラ
ム電流は所定値のＮ倍（説明を容易にするため、いまま
での実施例と同様にＮ＝１０として説明する。なお、Ｎ
＝１０に限定するものではない。もちろん、所定値とは
画像を表示するデータ電流であるから、白ラスター表示
などでない限り固定値ではない。）である。
【０７７８】書き込み画素行が（１）画素行目である
時、ゲート信号線１７ａ（１）にはＶｇｌ電圧が印加さ
れている。スイッチングＴＦＴ１１ｂ、ＴＦＴ１１ｃが
オン状態である。また、ゲート信号線１７ｂ（１）に
は、Ｖｇｈ電圧が印加されている。したがって、画素行
（１）のスイッチングＴＦＴ１１ｄがオフ状態であり、
対応する画素行のＥＬ素子１５には電流が流れていな
い。つまり、非点灯状態３１２である。
【０７７９】次の１Ｈには、書き込み画素行は（３）画
素行目である。ゲート信号線１７ａ（３）にはＶｇｌ電
圧が印加されている。スイッチングＴＦＴ１１ｂ、ＴＦ
Ｔ１１ｃがオン状態である。また、ゲート信号線１７ｂ
（３）には、Ｖｇｈ電圧が印加されている。したがっ
て、画素行（３）のスイッチングＴＦＴ１１ｄがオフ状
態であり、対応する画素行のＥＬ素子１５には電流が流
れていない。つまり、非点灯状態３１２である。ゲート
信号線１７ｂ（１）にはＶｇｌ電圧が印加されている。
スイッチングＴＦＴ１１ｄはオン状態である。したがっ
て、画素行（１）のスイッチングＴＦＴ１１ｄがオン状
態であり、対応する画素行のＥＬ素子１５が発光する。
【０７８０】次の１Ｈには、書き込み画素行は（５）画
素行目である。ゲート信号線１７ａ（５）にはＶｇｌ電
圧が印加されている。スイッチングＴＦＴ１１ｂ、ＴＦ
Ｔ１１ｃがオン状態である。また、ゲート信号線１７ｂ
（５）には、Ｖｇｈ電圧が印加されている。したがっ
て、画素行（５）のスイッチングＴＦＴ１１ｄがオフ状
態であり、対応する画素行のＥＬ素子１５には電流が流
れていない。つまり、非点灯状態３１２である。ゲート
信号線１７ｂ（３）にはＶｇｌ電圧が印加されている。
スイッチングＴＦＴ１１ｄはオン状態である。したがっ
て、画素行（３）のスイッチングＴＦＴ１１ｄがオン状
態であり、対応する画素行のＥＬ素子１５が発光する。
【０７８１】以上のように、第１フィールドでは、奇数
画素行が順次選択されて、画像データがかきこまれてい
く。
【０７８２】第２フィールドでは、（２）画素行目か
ら、順次画像データが書き込まれる。ゲート信号線１７
ａ（２）にはＶｇｌ電圧が印加されている。スイッチン
グＴＦＴ１１ｂ、ＴＦＴ１１ｃがオン状態である。ま
た、ゲート信号線１７ｂ（２）には、Ｖｇｈ電圧が印加
されている。したがって、画素行（２）のスイッチング
ＴＦＴ１１ｄがオフ状態であり、対応する画素行のＥＬ
素子１５には電流が流れていない。つまり、非点灯状態
３１２である。
【０７８３】次の１Ｈには、書き込み画素行は（４）画
素行目である。ゲート信号線１７ａ（４）にはＶｇｌ電
圧が印加されている。スイッチングＴＦＴ１１ｂ、ＴＦ
Ｔ１１ｃがオン状態である。また、ゲート信号線１７ｂ
（４）には、Ｖｇｈ電圧が印加されている。したがっ
て、画素行（４）のスイッチングＴＦＴ１１ｄがオフ状
態であり、対応する画素行のＥＬ素子１５には電流が流
れていない。つまり、非点灯状態３１２である。ゲート
信号線１７ｂ（３）にはＶｇｌ電圧が印加されている。
スイッチングＴＦＴ１１ｄはオン状態である。したがっ
て、画素行（３）のスイッチングＴＦＴ１１ｄがオン状
態であり、対応する画素行のＥＬ素子１５が発光する。
【０７８４】次の１Ｈには、書き込み画素行は（６）画
素行目である。ゲート信号線１７ａ（６）にはＶｇｌ電
圧が印加されている。スイッチングＴＦＴ１１ｂ、ＴＦ
Ｔ１１ｃがオン状態である。また、ゲート信号線１７ｂ
（６）には、Ｖｇｈ電圧が印加されている。したがっ
て、画素行（６）のスイッチングＴＦＴ１１ｄがオフ状
態であり、対応する画素行のＥＬ素子１５には電流が流
れていない。つまり、非点灯状態３１２である。ゲート
信号線１７ｂ（４）にはＶｇｌ電圧が印加されている。
スイッチングＴＦＴ１１ｄはオン状態である。したがっ
て、画素行（４）のスイッチングＴＦＴ１１ｄがオン状
態であり、対応する画素行のＥＬ素子１５が発光する。
【０７８５】以上のように、第２フィールドでは、偶数
画素行が順次選択されて、画像データがかきこまれてい
く。この第１フィールドと第２フィールドで１枚の画像
表示が完成する。また、第２フィールドにおいて、偶数
画素行を書く時は、奇数画素行はすべて非点灯表示３１
２としている。第１フィールドでは、奇数画素行を書く
時は、偶数画素行はすべて非点灯表示３１２としてい
る。
【０７８６】しかし、図１５４の駆動方法で、ソース信
号線１８に１０倍電流（Ｎ＝１０）を流し、ＴＦＴ１１
ａに電流プログラムをすると、奇数画素行あるいは偶数
画素行を交互に表示するという処理を実施しても、表示
輝度は所定輝度の１０／２＝５倍の輝度となる。したが
って、表示輝度を１倍とするには、Ｎ＝２で駆動する必
要がある。しかし、Ｎ＝２で駆動するとソース信号線１
８に書き込む電流値が小さく寄生容量４０４を十分に充
放電できない。したがって、コンデンサ１９に書き込み
不足が発生し、解像度が低下する。
【０７８７】これと解決するためには図１５６に図示す
るように、奇数画素行あるいは偶数画素行だけでなく、
表示画面２１の一部を非点灯領域３１２ａとすればよ
い。図１５６では図１５６（ａ）→図１５６（ｂ）→図
１５６（ｃ）→図１５６（ａ）と走査される。図１５６
（ｂ）でわかるように、書き込み画素行８７１ａの上側
（画面の上から下方向に走査しているとき）に所定の範
囲で表示領域を形成する。ただし、表示領域は奇数画素
行あるいは偶数画素行であるため、１画素行ごとにな
る。非点灯領域３１２ａは連続した非点灯領域にする。
【０７８８】しかし、図１５６の駆動方法のように、表
示領域を表示画面に一部に固めて走査すると、フリッカ
が発生しやすくなる。ただし、フレームレートが８０Ｈ
ｚ以上の場合は、図１５６の表示状態（表示領域３１１
を１つにした場合）であってもフリッカの発生はないこ
とに注意を要する。つまり、フレームレートを８０Ｈｚ
以上にすれば、点灯領域３１１を分割する必要がないの
である。
【０７８９】フレームレートが低い場合は図１５７に図
示するように分割すればよい。このことは以前に説明し
た。したがって、図１５７はあえて説明を要さないであ
ろう。ただし、図１５７は作図を容易にするため、分割
した領域として、非点灯領域３１２ｂと点灯領域３１１
のペアで作図した。しかし、これに限定されるものでは
なく、分割した領域に複数の非点灯領域３１２ｂと複数
の点灯領域３１１が存在することは言うまでもない。
【０７９０】駆動方式には多種多様な構成が考えられ
る。図１５８において、書き込み画素行が（１）画素行
目である時、ゲート信号線１７ａは（１）（Ｇ）が選択
されている。つまり、画素行（１）（Ｇ）のスイッチン
グＴＦＴ１１ｂ、ＴＦＴ１１ｃがオン状態である。ま
た、ゲート信号線１７ｂにはＶｇｈ電圧が印加されてい
る。したがって、少なくとも画素行（１）（Ｇ）のスイ
ッチングＴＦＴ１１ｄがオフ状態であり、対応する画素
行のＥＬ素子１５には電流が流れていない。つまり、非
点灯状態３１２である。
【０７９１】同時に選択する画素行が２画素行（Ｋ＝
２）であるから、２つの駆動ＴＦＴ１１ａが動作する。
つまり、１画素あたり、１０／２＝５倍の電流がＴＦＴ
１１ａに流れる。ソース信号線１８には、２つのＴＦＴ
１１ａのプログラム電流を加えた電流が流れる。
【０７９２】次の、１Ｈ後には、ゲート信号線１７ａ
（Ｇ）は非選択となり、ゲート信号線１７ｂにはオン電
圧（Ｖｇｌ）が印加される。また、同時に、ゲート信号
線１７ａ（２）が選択され（Ｖｇｌ電圧）、選択された
画素行（２）のＴＦＴ１１ａからソースドライバ１４に
向かってソース信号線１８にプログラム電流が流れる。
このように動作することのより、画素行（Ｇ）には正規
の画像データが保持される。
【０７９３】次の、１Ｈ後には、ゲート信号線１７ａ
（１）は非選択となり、ゲート信号線１７ｂにはオン電
圧（Ｖｇｌ）が印加される。また、同時に、ゲート信号
線１７ａ（３）が選択され（Ｖｇｌ電圧）、選択された
画素行（３）のＴＦＴ１１ａからソースドライバ１４に
向かってソース信号線１８にプログラム電流が流れる。
このように動作することのより、画素行（１）には正規
の画像データが保持される。以上の動作と１画素行づつ
シフトしながら走査することにより１画面が書き換えら
れる。
【０７９４】フリッカが発生しやすい場合は、図１６０
に図示するように非点灯領域３１２あるいは点灯領域３
１１を複数に分割すればよい。このことは以前に説明し
た。したがって、図１５７はあえて説明を要さないであ
ろう。
【０７９５】図１６１は擬似インターレース駆動であ
る。擬似インターレース駆動とは、第１Ｆ（第１フィー
ルド）は奇数画素行と偶数画素行の２画素（複数画素）
行を同時に選択して、選択した画素行が重なることなく
画像データを書き込む。次の第２Ｆは第１画素行を除い
て、偶数画素行と奇数画素行の２画素（複数画素）行を
同時に選択して、選択した画素行が重なることなく画像
データを書き込む方式である。
【０７９６】図１６１（ａ１）（ａ２）（ａ３）は第１
フィールドであり、図１６１（ｂ１）（ｂ２）（ｂ３）
は第２フィールドである。第１フィールドは図１６１
（ａ１）→図１６１（ａ２）→図１６１（ａ３）→と順
次書き込み画素行８７１を２画素行ペアで映像データを
書き込む。したがって、２画素行は同一画像表示であ
り、この表示状態が１フィールドの期間保持される。ま
た、第１フィールドでは奇数画素行の画像データを該当
奇数画素行と次の偶数画素行に表示する。つまり、第１
行目の画像データは第１画素行と第２画素行に表示し、
第３行目の画像データは第３画素行と第４画素行に表示
し、第５行目の画像データは第５画素行と第６画素行に
表示し、第７行目の画像データは第７画素行と第８画素
行に表示する。以下、同様である。
【０７９７】第２フィールドは図１６１（ｂ１）→図１
６１（ｂ２）→図１６１（ｂ３）→と順次書き込み画素
行８７１を２画素行ペアで映像データを書き込む。した
がって、２画素行は同一画像表示であり、この表示状態
が１フィールドの期間保持される。また、第２ィールド
では偶数画素行の画像データを該当偶数画素行と次の奇
数画素行に表示する。つまり、第２行目の画像データは
第２画素行と第３画素行に表示し、第４行目の画像デー
タは第４画素行と第５画素行に表示し、第６行目の画像
データは第６画素行と第７画素行に表示し、第８行目の
画像データは第８画素行と第９画素行に表示する。以
下、同様である。
【０７９８】なお、図１６１（ａ１）の第１画素行は第
１フィールドの状態が保持されたままにする。また、第
１フィールドでは奇数画像データを書き込み、第２フィ
ールドでは偶数画像データを書き込むとしたが、逆でも
よい。つまり、第１フィールドでは偶数画像データを書
き込み、第２フィールドでは奇数画像データを書き込む
としてもよい。
【０７９９】以上のように画像表示をすれば、人間の目
が２フィールドの表示画像を残像で加え合わさって見え
るとした場合、１フレーム（２フィールド）が終了した
時点で、第１画素行は、第１フィールドの表示画像であ
る。また、第２画素行は、第１フィールドの第１画素行
の画像データと第２フィールドの第２画素行の画像デー
タとが加えられたものになる。第３画素行は、第１フィ
ールドの第３画素行の画像データと第２フィールドの第
２画素行の画像データとが加えられたものになる。ま
た、第４画素行は、第１フィールドの第３画素行の画像
データと第２フィールドの第４画素行の画像データとが
加えられたものになる。第５画素行は、第１フィールド
の第５画素行の画像データと第２フィールドの第４画素
行の画像データとが加えられたものになる。以下、同様
である。
【０８００】以上のように、各画素行は、２つのフィー
ルドの画像が重ね合わさったものとなるため、表示画像
の輪郭が滑らかになる。とくに動画表示では若干の動画
ボケが発生するが、ほぼ静止画では良好な解像度が得ら
れる（ように認識される）。
【０８０１】図１６２は図１６１の表示方法を実現する
ための駆動波形である。図面の上位置は第１フィールド
（１Ｆ）の駆動波形であり、図面の下面は第２フィール
ド（２Ｆ）の駆動波形である。
【０８０２】第１フィールド（１Ｆ）において、まず、
第１画素行と第２画素行のゲート信号線１７ａ（１）
（２）が選択される。ソース信号線１８には１０倍（Ｎ
＝１０）の駆動電流が流れる。したがって、画素行
（１）（２）の駆動ＴＦＴ１１ａにはそれぞれ５倍の電
流でプログラムされる。この時、第１画素行と第２画素
行のゲート信号線１７ｂ（１）（２）にはＶｇｈ電圧が
印加され、ＴＦＴ１１ｄはオフ状態である。したがっ
て、第１画素行と第２画素行のＥＬ素子１５は点灯しな
い。
【０８０３】２Ｈ後（偶数画素行または奇数画素行ずつ
画像データを書き込むから、２Ｈとなる）、第３画素行
と第４画素行のゲート信号線１７ａ（３）（４）が選択
される。ソース信号線１８には１０倍（Ｎ＝１０）の駆
動電流が流れる。したがって、画素行（３）（４）の駆
動ＴＦＴ１１ａにはそれぞれ５倍の電流でプログラムさ
れる。この時、第３画素行と第４画素行のゲート信号線
１７ｂ（３）（４）にはＶｇｈ電圧が印加され、ＴＦＴ
１１ｄはオフ状態である。したがって、第３画素行と第
４画素行のＥＬ素子１５は点灯しない。
【０８０４】一方、ゲート信号線１７ｂ（１）（２）に
は、Ｖｇｌ電圧が印加される。したがって、第１画素行
と第２画素行のＴＦＴ１１ｄはオンし、ＥＬ素子１５は
点灯する。
【０８０５】さらに、２Ｈ後、第５画素行と第６画素行
のゲート信号線１７ａ（５）（６）が選択される。ソー
ス信号線１８には１０倍（Ｎ＝１０）の駆動電流が流れ
る。したがって、画素行（５）（６）の駆動ＴＦＴ１１
ａにはそれぞれ５倍の電流でプログラムされる。この
時、第５画素行と第６画素行のゲート信号線１７ｂ
（５）（６）にはＶｇｈ電圧が印加され、ＴＦＴ１１ｄ
はオフ状態である。したがって、第５画素行と第６画素
行のＥＬ素子１５は点灯しない。
【０８０６】一方、ゲート信号線１７ｂ（１）（２）
（３）（４）には、Ｖｇｌ電圧が印加される。したがっ
て、第１画素行、第２画素行、第３画素行および第４画
素行のＴＦＴ１１ｄはオンし、ＥＬ素子１５は点灯す
る。以上の動作を画面の最終奇数画素行まで実施し、１
画面を表示する。
【０８０７】第２フィールド（２Ｆ）においては、第１
画素行は選択せず、第１フィールドの状態を保持させ
る。つぎに、第２画素行と第３画素行のゲート信号線１
７ａ（２）（３）が選択される。ソース信号線１８には
１０倍（Ｎ＝１０）の駆動電流が流れる。したがって、
画素行（２）（３）の駆動ＴＦＴ１１ａにはそれぞれ５
倍の電流でプログラムされる。この時、第２画素行と第
３画素行のゲート信号線１７ｂ（２）（３）にはＶｇｈ
電圧が印加され、ＴＦＴ１１ｄはオフ状態である。した
がって、第２画素行と第３画素行のＥＬ素子１５は点灯
しない。
【０８０８】２Ｈ後、第４画素行と第５画素行のゲート
信号線１７ａ（４）（５）が選択される。ソース信号線
１８には１０倍（Ｎ＝１０）の駆動電流が流れる。した
がって、画素行（４）（５）の駆動ＴＦＴ１１ａにはそ
れぞれ５倍の電流でプログラムされる。この時、第４画
素行と第５画素行のゲート信号線１７ｂ（４）（５）に
はＶｇｈ電圧が印加され、ＴＦＴ１１ｄはオフ状態であ
る。したがって、第４画素行と第５画素行のＥＬ素子１
５は点灯しない。
【０８０９】一方、ゲート信号線１７ｂ（２）（３）に
は、Ｖｇｌ電圧が印加される。したがって、第１画素
行、第２画素行と第３画素行のＴＦＴ１１ｄはオンし、
ＥＬ素子１５は点灯する。
【０８１０】さらに、２Ｈ後、第６画素行と第７画素行
のゲート信号線１７ａ（６）（７）が選択される。ソー
ス信号線１８には１０倍（Ｎ＝１０）の駆動電流が流れ
る。したがって、画素行（６）（７）の駆動ＴＦＴ１１
ａにはそれぞれ５倍の電流でプログラムされる。この
時、第６画素行と第７画素行のゲート信号線１７ｂ
（６）（７）にはＶｇｈ電圧が印加され、ＴＦＴ１１ｄ
はオフ状態である。したがって、第６画素行と第７画素
行のＥＬ素子１５は点灯しない。
【０８１１】一方、ゲート信号線１７ｂ（１）（２）
（３）（４）（５）には、Ｖｇｌ電圧が印加される。し
たがって、第１画素行、第２画素行、第３画素行、第４
画素行および第５画素行のＴＦＴ１１ｄはオンし、ＥＬ
素子１５は点灯する。以上の動作を画面の最終偶数画素
行まで実施し、１画面を表示する。
【０８１２】以上の実施例は、２フィールドで１画面を
表示するものであった。図１６３は２フィールド以上で
１画面を表示するものである。図１６３（ａ）が第１フ
ィールド、図１６３（ｂ）が第２フィールド、図１６３
（ｃ）が第３フィールドである。
【０８１３】第１フィールドでは、４Ｙ−３（Ｙは１以
上の整数）画素行と４Ｙ−２画素行とが書き込み画素行
８７１である。２画素行ずつ画像データを書き込む。第
２フィールドでは、４Ｙ−１画素行と４Ｙ画素行とが書
き込み画素行８７１である。先のフィールドを同様に２
画素行ずつ画像データを書き込む。第３フィールドで
は、４Ｙ−２画素行と４Ｙ−１画素行とが書き込み画素
行８７１である。２画素行ずつ画像データを書き込む。
以上のように３Ｆで書き込むことのより、各画素データ
は複数のフィールドの画像データで補間される。
【０８１４】図１６３は３フィールドで１画面の実施例
であったが、それ以上のフィールドを用いて画像表示を
実現してもよい。たとえば、４フィールドの場合は、第
１フィールドでは、４Ｙ−３（Ｙは１以上の整数）画素
行と４Ｙ−２画素行とが書き込み画素行８７１である。
２画素行ずつ画像データを書き込む。第２フィールドで
は、４Ｙ−１画素行と４Ｙ画素行とが書き込み画素行８
７１である。第３フィールドでは、４Ｙ−２画素行と４
Ｙ−１画素行とが書き込み画素行８７１である。先と同
様に２画素行ずつ画像データを書き込む。第４フィール
ドでは、４Ｙ−３画素行と４Ｙ画素行とが書き込み画素
行８７１である。先のフィールドを同様に２画素行ずつ
画像データを書き込む。以上のように４フィールドで書
き込むことのより、各画素データは複数のフィールドの
画像データで補間される。
【０８１５】以上の実施例は、主として図１の画素構成
を例示して説明したが、本発明の駆動方式は、図２１、
図４３、図７１、図７６などの他の電流プログラム画素
構成に対しても有効である。
【０８１６】図１６４は図７６の画素構成の駆動方法の
説明図である。なお、ここでも、説明を容易にするため
に、ソースドライバＩＣ１４からソース信号線１８に流
す電流（もしくは、ソースドライバＩＣ１４がソース信
号線１８から吸い込む電流、駆動ＴＦＴ１１ａがソース
信号線１８に流し込む電流）は所定値の１０倍（Ｎ＝１
０）として説明をする。また、ＴＦＴ１１ａとＴＦＴ１
１ｂのカレント倍率は１：１（カレント倍率１）である
として説明をする。
【０８１７】したがって、同時に選択する画素行が５画
素行（Ｋ＝５）であれば、５つの駆動ＴＦＴ１１ａが動
作する。カレント倍率１であるから、ＴＦＴ１１ｂにも
ＴＦＴ１１ａと同一の電流が流れる。つまり、１画素あ
たり、１０／５＝２倍の電流がＴＦＴ１１ａに流れる。
画素１６のＴＦＴ１１ａにプログラムされる電流は所定
値の２倍であるから、ＥＬに流れる電流も２倍である。
したがって、図８７のように１０倍の電流を流す場合に
比較してＥＬ素子１５の劣化は少なくなる。一方、ソー
ス信号線１８に流れる電流は１０倍であるから、図８７
と同様の寄生容量４０４の充放電が可能である。このこ
とは、図８８においても同様である。
【０８１８】カレント倍率が２であれば、ＴＦＴ１１ｂ
がＥＬ素子１５に流す電流は１倍となる。したがって、
所定輝度を得られる所定電流をＥＬ素子１５に流すこと
ができる。つまり、図２１、図４３、図７１、図７６の
画素構成では、カレント倍率（ＴＦＴ１１ａとＴＦＴ１
１ｂとの電流比率）と、ソース信号線１８に流す電流
（プログラム電流）とを、設計（調整）することによ
り、汎用度の高い表示パネルの駆動設計が可能である。
【０８１９】同時に選択する画素行が５画素行（Ｋ＝
５）であれば、５つのＴＦＴ１１ａのプログラム電流を
加えたものとなる。たとえば、書き込み画素行８７１ａ
に、本来、書き込む電流Ｉｄとし、Ｎ＝１０とすれば、
ソース信号線１８には、Ｉｄ×１０の電流を流す。書き
込み画素行８７１ａと隣接した画素行８７１ｂ（８７１
ｂはソース信号線１８への電流量を増加させるため、補
助的に用いる画素行である。したがって、画像を書き込
む画素（行）が８７１ａであり、８７１ａに書き込むた
めに補助的に用いるのが画素（行）が８７１ｂであ
る）。
【０８２０】図１６４において、書き込み画素（行）８
７１ａの画像データでＫ行（Ｋ＝５）同時に書き込む。
したがって、Ｋ行の範囲（８７１ａ、８７１ｂ）は同一
表示となる。このように同一表示にすると当然のことな
がら解像度が低下する。これを対策するために、図８８
（ｂ）に図示するように書き込み画素行８７１ｂの部分
を非点灯表示３１２とするのである。したがって、解像
度低下は発生しない。
【０８２１】図１６４（ａ）に図示する８７１ａは表示
状態にしているが、この画素はプログラム中であるた
め、画素への電流書き込み状態で変化する。したがっ
て、非表示領域３１２としてもよい。
【０８２２】次の１Ｈ後は、１画素行シフトした画素行
を書き込み画素行８７１ａとして同一動作を行う。非点
灯領域３１２も１画素（行）シフトされる。以上のよう
に、本来の表示データと異なる電流データを書き込まれ
た８７１ｂは表示されない。以上の動作を１行づつシフ
トしていくと完全な画像表示を実現できる。また、補助
的に用いている画素行８７１ｂの効果で、寄生容量４０
４の充放電も十分１Ｈ期間内に実現できる。
【０８２３】図１６５は、図１６４の駆動方法を実現す
るための駆動波形の説明図である。電圧波形はオフ電圧
をＶｇｈ（Ｈレベル）とし、オン電圧をＶｇｌ（Ｌレベ
ル）としている。また、図１６５の下段に選択している
画素行の番号を記載している。また、（１）（２）
（３）・・・（１１）とは選択している画素行番号を示
している。したがって、画素行数はＶＧＡパネルでは４
８０本であり、ＸＧＡパネルでは７６８である。
【０８２４】図１６５において、ゲート信号線１７ａ
（１）とゲート信号線１７ｂ（１）が選択され（Ｖｇｌ
電圧）、選択された画素行のＴＦＴ１１ａからソースド
ライバ１４に向かってソース信号線１８にプログラム電
流が流れる。また、ソース信号線１８に流れるプログラ
ム電流は所定値のＮ倍（説明を容易にするため、Ｎ＝１
０として説明する。もちろん、所定値とは画像を表示す
るデータ電流であるから、白ラスター表示などでない限
り固定値ではない。）である。また、５画素行が同時に
選択（Ｋ＝５）として説明をする。したがって、理想的
には１つの画素のコンデンサ１９には２倍に電流がＴＦ
Ｔ１１ａに流れるようにプログラムされる。
【０８２５】基本的には、ゲート信号線１７ａと１７ｂ
とは同一位相であるから、共通化することが可能であ
る。しかし、厳密には、画素行を選択し、非選択とする
際、まず、ＴＦＴ１１ｄがオフし、次にＴＦＴ１１ｃが
オフするように制御することが好ましい。したがって、
ゲート信号線１７ａとゲート信号線１７ｂとは分離して
おくことが好ましい。
【０８２６】書き込み画素行が（１）画素行目である
時、図１６４で図示したように、ゲート信号線１７ａ、
１７ｂにはＶｇｌ電圧が印加されている。したがって、
画素行（１）（２）（３）（４）（５）が選択されてい
る。つまり、画素行（１）（２）（３）（４）（５）の
スイッチングＴＦＴ１１ｃ、ＴＦＴ１１ｄがオン状態で
ある。また、ゲート信号線１７ｂはゲート信号線１７ｂ
の逆位相となっている。したがって、画素行（２）
（３）（４）（５）のスイッチングＴＦＴ１１ｄがオフ
状態であり、対応する画素行のＥＬ素子１５には電流が
流れていない。つまり、非点灯状態３１２である。
【０８２７】理想的には、５画素のＴＦＴ１１ａが、そ
れぞれＩｄ×２の電流をソース信号線１８に流す。そし
て、各画素１６のコンデンサ１９には、２倍の電流がプ
ログラムされる。ここでは、理解を容易にするため、各
ＴＦＴ１１ａは特性（Ｖｔ、Ｓ値）が一致しているとし
て説明をする。
【０８２８】同時に選択する画素行が５画素行（Ｋ＝
５）であるから、５つの駆動ＴＦＴ１１ａが動作する。
つまり、１画素あたり、１０／５＝２倍の電流がＴＦＴ
１１ａに流れる。ソース信号線１８には、５つのＴＦＴ
１１ａのプログラム電流を加えた電流が流れる。たとえ
ば、書き込み画素行８７１ａに、本来、書き込む電流Ｉ
ｄとし、ソース信号線１８には、Ｉｄ×１０の電流を流
す。
【０８２９】書き込み画素行（１）より以降に画像デー
タを書き込む４つの書き込み画素行８７１ｂは、ソース
信号線１８への電流量を増加させるため、補助的に用い
る画素行である。しかし、書き込み画素行８７１ｂは後
に正規の画像データが書き込まれるので問題がない。
【０８３０】したがって、画素行８７１ｂは、１Ｈ期間
の間は８７１ａと同一表示である。そのため、電流を増
加させるために選択した画素行８７１ｂとを少なくとも
非表示状態３１２とするのである。
【０８３１】次の、１Ｈ後には、ゲート信号線１７ａ
（１）、１７ｂ（１）は非選択となり（画素行番号６の
位置）、画素に書き込むデータが確定する。また、同時
に、ゲート信号線１７ａ（６）が選択され（画素番号２
の位置）、選択された画素行（６）のＴＦＴ１１ａから
ソースドライバ１４に向かってソース信号線１８にプロ
グラム電流が流れる。このように動作することのより、
画素行（１）には正規の画像データが保持される。
【０８３２】次の、１Ｈ後には、ゲート信号線１７ａ
（２）、１７ｂ（２）は非選択となる。また、ゲート信
号線１７ａ（７）が選択され（Ｖｇｌ電圧）、選択され
た画素行（７）のＴＦＴ１１ａからソースドライバ１４
に向かってソース信号線１８にプログラム電流が流れ
る。このように動作することのより、画素行（２）には
正規の画像データが保持される。以上の動作と１画素行
づつシフトしながら走査することにより１画面が書き換
えられる。
【０８３３】図１３４と同様であるが、図１４０の駆動
方法では、各画素には２倍の電流（電圧）でプログラム
を行うため、各画素のＥＬ素子１５の発光輝度は理想的
には２倍となる。したがって、表示画面の輝度は所定値
よりも２倍となる。
【０８３４】これを所定の輝度とするためには、図８７
に図示するように、書き込み画素行８７１を含み、かつ
表示領域２１の１／２の範囲を非表示領域３１２とすれ
ばよい。このことは図１３７などを用いて説明したので
説明を省略する。なお、図１４６の駆動方式も図４３、
図７１、図１６４、図７６、図５４、図６７、図６８、
図１０３などにも適用できることはいうまでもない。説
明は以前におこなっているので省略する。
【０８３５】表示画面２１に占める黒表示領域（非表示
領域）３１２の面積を大きくするほど動画表示性能が向
上する。したがって、図１４１に図示するように非表示
領域３１１を少なくし、非表示領域３１２の面積を大き
くすればよい。
【０８３６】本発明の実施例ではソース信号線１８に流
す電流（電圧）を変化させることによりプログラム電流
（電圧）を調整することができる。つまり、ソースドラ
イバ１４の基準電流（電圧）を調整するだけでソース信
号線１８に流れる電流を調整できる。２画素行を同時に
オンさせるか、５画素行を同時にオンさせるか、または
１画素行のみを選択するかは、図２などに図示するゲー
トドライバ１２のシフトレジスタ２２に印加するＳＴ＊
端子へのデータで設定できる。したがって、ソースドラ
イバ１４の仕様は、選択する画素数には左右されない。
【０８３７】また、画面の明るさもゲート信号線１７ｃ
のオンオフで調整することができるから、画面２１の明
るさ調整でソースドライバ１４からの出力電流を変化さ
せることはない。したがって、ＥＬ素子１５のガンマ特
性は１つの電流に対して決定すればよい。そのため、ソ
ースドライバ１４の構成は極めて容易であり、汎用性の
高いものとなる。以上の事項は、他の本発明の実施例に
も適用できることは言うまでもない。
【０８３８】図１３６と同様に、図１６４のように１つ
の表示領域３１１が画面の上から下方向に移動すると、
フレームレートが低いと、表示領域３１１が移動するの
が視覚的に認識される。特に、まぶたを閉じた時、ある
いは顔を上下に移動させた時などに認識されやすくな
る。この課題に対しては、図１４２に図示するように、
表示領域３１１を複数に分割するとよい。
【０８３９】なお、図１４２（ｂ）にも図示するよう
に、非点灯表示領域３１２の走査方向は画面の上から下
方向のみに限定されるものではない。画面の下から上方
向に走査してもよい。また、上から下への走査方向と、
下から上方向への走査方向とを、交互にあるいはランダ
ムに走査してもよい。また、分割数をフレームごとに、
あるいは表示画面２１の所定位置で変化させてもよいこ
とは言うまでもない。
【０８４０】以上のように、表示領域３１１を複数に分
割することにより画面のちらつきは減少する。したがっ
て、フリッカの発生はなく、良好な画像表示を実現でき
る。なお、分割はもっと細かくしてもよい。しかし、分
割すればするほどフリッカは軽減する。特にＥＬ素子１
５の応答性は速いため、５μsecよりも小さい時間でオ
ンオフしても、表示輝度の低下はない。
【０８４１】図８７、図８８は図１、図７６、図２１、
図４３、図７１のような電流プログラム方式の画素構成
を例示して説明したが、これに限定するものではない。
たとえば、図５４、図６８、図１０３などの電圧プログ
ラム方式の画素構成でも有効である。複数画素行に同時
に電圧を印加する方式とすることにより、画素を予備充
することができるため、ＳＸＧＡ以上の高精細表示パネ
ルにも対応できるようになる。また、電駆動回路、信号
処理回路が簡略化され、また、良好な黒表示を実現でき
るからである。
【０８４２】電圧プログラムの適用例として図５４の画
素構成を例示して説明をする。なお、図１６６、図１６
７はその駆動波形である。図１６６、図１６７において
５画素行を非点灯領域３１２にするとして説明をする
が、これに限定するものではない。単に説明を容易にす
るためである。たとえば、２画素行を同時選択してもよ
く、１０画素行でもよい。また、１画素行を非点灯領域
３１２としてもよい。このことは図５４、図６７、図６
８、図１０３などに対しても同様である。
【０８４３】また、図５４、図６７、図６８、図１０３
などで図示した電圧プログラムの画素構成に対して、図
１４４、図１４６、図１５１、図１５２、図１５４、図
１６３などで説明した駆動方式を適用することができる
ことはいうまでもない。また、Ｎ倍の電流がＥＬ素子１
５に流れるように駆動し、非点灯領域３１２を形成する
という駆動方式も適用することができることは言うまで
もない。しかし、図１６６、図１６７では説明が複雑に
なるのであえて説明しない。
【０８４４】図１６７に示すように書き込み画素行が
（１）画素行目である時、ゲート信号線１７ａは（１）
（２）（３）（４）（５）が選択されている（画素行番
号５の位置）。つまり、画素行（１）（２）（３）
（４）（５）のスイッチングＴＦＴ１１ｂがオン状態で
ある。ゲート信号線１７ｂには、オフ電圧（Ｖｇｈ）が
印加されている。したがって、画素行（１）（２）
（３）（４）（５）のスイッチングＴＦＴ１１ｄがオフ
状態であり、対応する画素行のＥＬ素子１５には電流が
流れていない。つまり、非点灯状態３１２である。した
がって、画素行（１）には５Ｈの期間、電圧が予備充電
されていることになる。
【０８４５】予備充電されている画素行は、５Ｈ期間の
間は他の４画素行と同一表示である。そのため、書き込
みを行っている画素行を少なくとも非表示状態３１２と
するのである。特に映像信号では隣接した画素では映像
データが近似している。そのため、予備充電を行えば、
正規の画像データの書き込みが楽になる。
【０８４６】したがって、本発明は、複数の画素行に画
像データを書き込み、正規の画像データが書き込まれる
までは非表示状態３１２とする方法である。ただし、１
画素行の選択であっても、この画素行の画像データを書
き込んでいるときは表示が不安定であるので、非表示と
することも本発明の概念である。また、ＥＬ素子１５に
流れる電流を所定値よりも大きくし、非点灯領域３１２
を形成することにより所定輝度にする。この表示方法で
良好な動画を実現するのも本発明の効果である。
【０８４７】次の１Ｈでは、（２）画素行目の画像デー
タを確定させる。図１６７で明らかなように、ゲート信
号線１７ａ（１）とゲート信号線１７ｂ（１）にオフ電
圧（Ｖｇｌ：ＴＦＴ１１ｂがｎチャンネルのため）が印
加される（画素行番号６）。ゲート信号線１７ａ（６）
とゲート信号線１７ｂ（６）にはオン（Ｖｇｈ：ＴＦＴ
１１ｂがｎチャンネルのため）が印加される。したがっ
て、画素行（２）のＴＦＴ１１ａへの画像データは保持
される。
【０８４８】以上のように水平走査期間に同期して、１
画素行、書き込み画素行がシフトする。以上の動作を順
次、実施することにより１画面を表示することができ
る。
【０８４９】図１６６は図５４の画素構成において、ゲ
ート信号線１７ｂのタイミングを１Ｈシフトした方式で
ある。図１６６で明らかであるが、確定する画素を表示
状態とするものである。
【０８５０】たとえば、画素行（１）は５Ｈの期間、画
像データが書き込まれている（画素行番号１−５の期
間）。つまり、画素行（１）のゲート信号線１７ａは選
択状態である（ＴＦＴ１１ｂがｎチャンネルのため、Ｖ
ｇｈが印加されている）。５Ｈの時には、ゲート信号線
１７ｂ（１）にはオン電圧（Ｖｇｌ：ＴＦＴ１１ｄがＰ
チャンネルのため）が印加されているため、ＥＬ素子１
５には電流が流れている。したがって、ＥＬ素子１５は
点灯状態である。この点が図１６７と異なっている。図
１６７では非点灯領域３１２としていた。他の点は、図
１６７と同様であるので説明を省略する。
【０８５１】なお、以上の複数の画素行を同時にオンさ
せて画像データを書き込む本発明の実施例において、表
示領域２１の最上辺あるいは最下辺はあるいはその両方
の画素行は同時にオンさせる隣接した画素行がない。こ
の課題に対しては、表示領域２１の最上辺あるいは最下
辺はあるいはその両方に、ダミーの画素行を形成あるい
は配置すればよい。
【０８５２】たとえば、図１３９で説明した５画素行を
同時に選択する駆動方式では、画面の下辺に４本の画素
行を形成する。もちろん上下反転駆動を実施する場合
は、画面の上辺にも４本のダミー画素行を設ける。ダミ
ー画素行は、ＥＬ素子１５を形成しない。したがって、
発光はしない。もちろんＥＬ素子１５を形成しても発光
しないようにするか、遮光して表示されないようにす
る。その他、図１では１画素のＴＦＴ１１ｄ以外を形成
しておいてもよい。ダミー画素行は１画素行以上形成す
る。
【０８５３】また、隣接した画素行を同時にオンさせる
としたが、これに限定するものではない。たとえば、複
数の画素行をオンさせるタイミングが異なっていても良
い。また、１行目を３行目の２画素行というように離れ
ていてもその効果は発揮される。極端には、２画素行を
選択する場合、１画素行を固定して（たとえば、画面の
一番下の画素行あるいは、ダミー画素行）オンさせ、他
の１画素行を走査して順次オンさせてもよい。
【０８５４】以上の実施例は、基本的には、ＥＬ素子１
５に電流を流す駆動用ＴＦＴは１画素に１つであり、ま
た、１フィールド（１フレーム）で目標の輝度を表示す
るものであった。しかし、本発明はこれに限定されな
い。以下、その実施例について説明をする。
【０８５５】図３０９は、図１の電流プログラムの画素
構成を基本としている。図１と図３０９の差異は、図３
０９が駆動用ＴＦＴとしてＴＦＴ１１ａ１とＴＦＴ１１
ａ２の２つを１つの画素内に形成（作製）されている点
である。また、ＴＦＴ１１ａ１とＥＬ素子１５との電流
経路をオンオフ（切断、接続）するスイッチングＴＦＴ
１ｆ１が形成（配置）されている。さらに、ＴＦＴ１１
ａ２とＥＬ素子１５との電流経路をオンオフ（切断、接
続）するスイッチングＴＦＴ１ｆ２が形成（配置）され
ている。このＴＦＴ１１ｆ１のゲート（Ｇ）端子にはゲ
ート信号線１７ｆ１が接続されており、このゲート信号
線１７ｆ１にＶｇｈ電圧を印加することによりＴＦＴ１
１ｆ１がオンする（Ｖｇｌ電圧を印加することによりＴ
ＦＴ１１ｆ１がオフする）。同様に、このＴＦＴ１１ｆ
２のゲート（Ｇ）端子にはゲート信号線１７ｆ２が接続
されており、このゲート信号線１７ｆ２にＶｇｈ電圧を
印加することによりＴＦＴ１１ｆ２がオンする（Ｖｇｌ
電圧を印加することによりＴＦＴ１１ｆ２がオフす
る）。もちろん、各ゲート信号線１７は画素行で共通で
ある。他の、動作などは、図１で説明した動作と同一あ
るいは類似であり、また、構成も同一あるいは類似であ
るため説明を省略する。
【０８５６】以下、図３１０、図３１１は図３０９の画
素構成の動作の説明図である。図３１０、図３１１にお
いて、スイッチングＴＦＴ１１はスイッチの記号で図示
している。
【０８５７】図３０９の構成では２フレーム（２フィー
ルド）で、ＥＬ素子１５に流れる電流を所定値とする。
ここでは、説明を容易にするため、２フレームの期間で
ＥＬ素子１５に流れる電流を所定値とするとして説明を
する。また、プログラムする電流はＩｗ＝１０（μＡ）
とし（なお、これは、仮の設定である。現実には１．２
（μＡ）など画像に応じた電流がプログラムされる）、
プログラムされた電流Ｉｗに応じた電流がＥＬ素子１５
に流れるものとする。
【０８５８】基本的には、第１フレームで、ソースドラ
イバ１４にプログラム電流Ｉｗ＝１０（μＡ）を吸い込
む。この電流Ｉｗは、画素に２つの駆動ＴＦＴの両方か
ら供給する。第１フレームでは、第１番目の駆動ＴＦＴ
１１ａを選択し、この電流をＥＬ素子１５に流す。ＥＬ
素子１５は、この第１の駆動ＴＦＴ１１ａの電流に応じ
て発光する。第２フレームでも第１フレームと同様に、
ソースドライバ１４にプログラム電流Ｉｗ＝１０（μ
Ａ）を吸い込む。この電流Ｉｗは、画素に２つの駆動Ｔ
ＦＴの両方から供給する。
【０８５９】第２フレームでは、第２番目の駆動ＴＦＴ
１１ａを選択し、この電流をＥＬ素子１５に流す。ＥＬ
素子１５は、この第２の駆動ＴＦＴ１１ａの電流に応じ
て発光する。したがって、２フレーム期間を平均すれ
ば、ＥＬ素子１５は第１の駆動ＴＦＴ１１ａと第２の駆
動ＴＦＴ１１ａが流す平均電流に応じた輝度で発光する
ことになる。プログラム電流Ｉｗ＝１０（μＡ）であれ
ば、１０／２＝５（μＡ）の輝度で発光する。したがっ
て、２つの駆動ＴＦＴ１１の特性がずれていても、同一
プログラム電流Ｉｗを流して、２つの駆動ＴＦＴを電流
プログラムする。かつ、この２つの駆動ＴＦＴを２フレ
ーム期間で１回ずつＥＬ素子１５に電流を流すのである
から、２フレーム期間では正確にプログラムされた電流
をＥＬ素子に流すことができる。
【０８６０】なお、以上の説明では、２フレームで画素
の駆動ＴＦＴ特性バラツキによらず、目標の輝度を得る
として説明をした。しかし、動画などの映像を表示する
場合はこの必要はない。単に、機械的に２つの駆動ＴＦ
Ｔ１１ａを交互にＥＬ素子１５に流すだけでよい。正確
には２フレーム期間でＥＬ素子１５に流した電流の和が
プログラム電流と一致するというのが本実施例である。
しかし、動画ではたえず、画像が変化している。したが
って、動画では表示状態がずれても視覚的に認識されな
いからである。なお、静止画では、画像の動きがないの
で、画像表示にみだれがでることはない。以下、さらに
詳細に説明をする。
【０８６１】図３１０は該当画素が選択され、電流プロ
グラムが行われている状態である。ゲート信号線１７ａ
にオン電圧（Ｖｇｌ）が印加され、ＴＦＴ１１ｂ、ＴＦ
Ｔ１１ｃがオンする。ＴＦＴ１ａからソースドライバ
（図示せず）１４に向かってプログラム電流Ｉｗが流れ
る。この時、ＴＦＴ１１ｄはオフ状態である（ゲート信
号線１７ｂにはオフ電圧（Ｖｇｈ）が印加されてい
る）。ゲート信号線１７ｆ１、ゲート信号線１７ｆ２に
もオン電圧（Ｖｇｌ）が印加され、ＴＦＴ１１ｆ１、Ｔ
ＦＴ１１ｆ２はオン状態である。
【０８６２】プログラム電流Ｉｗは駆動用ＴＦＴ１１ａ
１とＴＦＴ１１ａ２から供給される。ＴＦＴ１１ａ１が
供給する電流をＩａ１、ＴＦＴ１１ａ２が供給する電流
をＩａ２とすると、プログラム電流Ｉｗ＝Ｉａ１＋Ｉａ
２である。
【０８６３】本来、ＴＦＴ１１ａ１とＴＦＴ１１ａ２は
隣接して形成されているため、ほとんど特性ずれがない
はずである。しかし、低温ポリシリコン技術で形成した
場合なとは、Ｖｔ電圧などが異なる。したがって、駆動
ＴＦＴ１１ａ１、ＴＦＴ１１ａ２のゲート（Ｇ）端子を
共通にして、このゲート（Ｇ）端子に同一電圧を印加し
ても駆動ＴＦＴ１１ａ１とＴＦＴ１１ａ２が流す電流が
異なる。ことでは説明を容易にするため、ＴＦＴ１１ａ
１とＴＦＴ１１ａ２とは、３：７の差があるとして説明
をする。つまり、プログラム電流Ｉｗ＝１０（μＡ）と
すると、ＴＦＴ１１ａ１は３（μＡ）の電流を供給し、
ＴＦＴ１１ａ２は７（μＡ）の電流を供給するとする。
つまり、プログラム電流Ｉｗ＝Ｉａ１＋Ｉａ２＝３（μ
Ａ）＋７（μＡ）＝１０（μＡ）である。
【０８６４】画素が非選択状態になると、図３１１
（ａ）の状態となる。ゲート信号線１７ａにオフ電圧
（Ｖｇｈ）が印加され、ＴＦＴ１１ｂ、ＴＦＴ１１ｃが
オフする。同時に、ゲート信号線１７ｂにはオン電圧
（Ｖｇｈ）が印加され、ＴＦＴ１１ｄがオンする。ゲー
ト信号線１７ｆ１にはオン電圧（Ｖｇｌ）が印加されＴ
ＦＴ１１ｆ１がオンする。また、ゲート信号線１７ｆ２
には、オフ電圧（Ｖｇｈ）が印加され、ＴＦＴ１１ｆ２
はオフ状態である。
【０８６５】したがって、駆動ＴＦＴ１１ａ１からの電
流Ｉｄｄ１がＥＬ素子１５に流れる。この電流は、ＴＦ
Ｔ１１ａ１とＴＦＴ１１ａ２の特性が同一であるなら
ば、Ｉｄｄ１＝Ｉｗ／２＝５（μＡ）である。しかし、
現実にはＴＦＴ１１ａ１とＴＦＴ１１ａ２の特性はずれ
ている。ここでは説明を容易にするため、ＴＦＴ１１ａ
１のＩｄｄ１＝３（μＡ）として説明をする。したがっ
て、第１フレームではＥＬ素子１５は３（μＡ）の電流
で発光する。
【０８６６】第１フレームの次の第２フレームでは、再
度、図３１０で説明した動作が行われる。つまり、該当
画素が選択され、電流プログラムが行われている状態で
ある。第１フレームと同様に、ゲート信号線１７ａにオ
ン電圧（Ｖｇｌ）が印加され、ＴＦＴ１１ｂ、ＴＦＴ１
１ｃがオンする。ＴＦＴ１ａからソースドライバ（図示
せず）１４に向かってプログラム電流Ｉｗ＝１０（μ
Ａ）が流れる。ゲート信号線１７ｆ１、ゲート信号線１
７ｆ２にもオン電圧（Ｖｇｌ）が印加され、ＴＦＴ１１
ｆ１、ＴＦＴ１１ｆ２はオン状態である。また、プログ
ラム電流Ｉｗについても第１フレームと同様に駆動用Ｔ
ＦＴ１１ａ１とＴＦＴ１１ａ２から供給される。
【０８６７】画素が非選択状態になると、第２フレーム
では図３１１（ｂ）の状態となる。ゲート信号線１７ａ
にオフ電圧（Ｖｇｈ）が印加され、ＴＦＴ１１ｂ、ＴＦ
Ｔ１１ｃがオフする。同時に、ゲート信号線１７ｂには
オン電圧（Ｖｇｈ）が印加され、ＴＦＴ１１ｄがオンす
る。ゲート信号線１７ｆ１にはオフ電圧（Ｖｇｈ）が印
加されＴＦＴ１１ｆ１がオフする。また、ゲート信号線
１７ｆ２には、オン電圧（Ｖｇｌ）が印加され、ＴＦＴ
１１ｆ２はオンする。
【０８６８】したがって、今度は、駆動ＴＦＴ１１ａ２
からの電流Ｉｄｄ２がＥＬ素子１５に流れる。この電流
は、ＴＦＴ１１ａ１とＴＦＴ１１ａ２の特性が同一であ
るならば、Ｉｄｄ１＝Ｉｗ／２＝５（μＡ）であるとい
う点は第１フレームの説明で説明した。しかし、現実に
はＴＦＴ１１ａ１とＴＦＴ１１ａ２の特性はずれてい
る。ここでは説明を容易にするため、ＴＦＴ１１ａ２の
Ｉｄｄ２＝７（μＡ）として説明をする。したがって、
第２フレームではＥＬ素子１５は７（μＡ）の電流で発
光する。
【０８６９】以上の状態を表示状態で図示すれは図３１
２の状態となる。図３１２（ａ）が第１フレームであ
り、図３１２（ｂ）が第２フレームの状態である。つま
り、第１フレームでは書き込み画素行８７１が選択さ
れ、ソース信号線１８には１０（μＡ）の電流が流れ
る。そして、画素１６には電流プログラムされ、ＴＦＴ
１１ａ１によりＥＬ素子１５に３（μＡ）の電流が流さ
れる。
【０８７０】図３１２（ｂ）に図示するように、第２フ
レームでは書き込み画素行８７１が選択され、ソース信
号線１８には１０（μＡ）の電流が流れる。そして、画
素１６には電流プログラムされ、ＴＦＴ１１ａ２により
ＥＬ素子１５に７（μＡ）の電流が流される。したがっ
て、２フレームを平均すれば、（３（μＡ）＋７（μ
Ａ））／２＝５（μＡ）となり、プログラム電流Ｉｗ＝
１０（μＡ）の１／２の電流がＥＬ素子１５に流れる。
【０８７１】以上の駆動方法によれば、画素に形成され
た２つの駆動用ＴＦＴ１１ａの特性のバラツキが発生し
ていてもＥＬ素子１５に流れる平均電流にはバラツキは
発生しない。つまり、正確にプログラム電流Ｉｗに比例
（あるいは同一）した電流がＥＬ素子１５に流れる。し
たがって、均一画像表示を実現できる。
【０８７２】なお、以上の説明では、１フレームごとに
ＥＬ素子１５に電流を供給する駆動用ＴＦＴ１１ａ１と
ＴＦＴ１１ａ２を切り替え、かつ、２フレーム期間は、
同一電流で画素に電流プログラムするとして説明をし
て。しかし、動画などの映像を表示する場合はこの必要
はない。ソース信号線１８に印加するプログラム電流は
画素に応じてフレームごとに変化させ、２つの駆動ＴＦ
Ｔ１１ａ１とＴＦＴ１１ａ２とを切り替えて交互にＥＬ
素子１５に流すだけでよい。動画ではたえず、画像が変
化している。したがって、動画では表示状態がずれても
視覚的に認識されないからである。なお、静止画では、
画像の動きがないので、ソース信号線１８に流れる電流
はフレームごとに変化することはない。つまり、少なく
とも２フレームでは一定である。
【０８７３】なお、以上の場合も、ソース信号線１８に
は、実際にＥＬに流す電流の２倍（もちろん、２フレー
ムを平均した電流の２倍である）を流している。したが
って、ソース信号線１８に寄生容量４０４が存在しても
書き込み不足は軽減される。また、図３０９などの実施
例は、ソース信号線１８に流す電流の１／２の電流をＥ
Ｌ素子１５に流すという技術的思想である。この技術的
思想は、図８７、図８８などで説明した、Ｎ倍の電流を
ソース信号線１８に流し、１／Ｎの電流をＥＬ素子１５
に流す方法と同一である。
【０８７４】なお、１画素に形成される駆動用ＴＦＴは
図３０９のように２個に限定されるものではない。３個
以上でもよい。ただし、これらのＴＦＴを制御するため
には各ＴＦＴ１１ａの電流をオンオフ（切断、接続）す
るスイッチングＴＦＴをゲート信号線１７が必要とな
る。もちろん、前記ゲート信号線１７は１画素行で共通
である。以上の事項は以下の実施例あるいは他の実施例
においても適用されることは言うまでもない。
【０８７５】以上の実施例は、図１の画素構成の場合で
あった。図２１、図４３、図７１、図２２の画素構成に
おいても、先に説明をした技術的思想は適用される。図
３１３はその実施例である。
【０８７６】動作は図３０８と同様である。第１フレー
ムで、ソースドライバ１４にプログラム電流Ｉｗ＝１０
（μＡ）を吸い込む。この電流Ｉｗは、駆動ＴＦＴ１１
ａから供給する。第１フレームでは、第１番目の駆動Ｔ
ＦＴ１１ｂ１を選択し、この電流をＥＬ素子１５に流
す。ＥＬ素子１５は、この第１の駆動ＴＦＴ１１ｂ１の
電流に応じて発光する。
【０８７７】第２フレームでも第１フレームと同様に、
ソースドライバ１４にプログラム電流Ｉｗ＝１０（μ
Ａ）を吸い込む。第２フレームでは、第２番目の駆動Ｔ
ＦＴ１１ｂ２を選択し、この電流をＥＬ素子１５に流
す。ＥＬ素子１５は、この第２の駆動ＴＦＴ１１ｂ２の
電流に応じて発光する。したがって、２フレーム期間を
平均すれば、ＥＬ素子１５は第１の駆動ＴＦＴ１１ｂ１
と第２の駆動ＴＦＴ１１ｂ２が流す平均電流に応じた輝
度で発光することになる。プログラム電流Ｉｗ＝１０
（μＡ）であれば、１０／２＝５（μＡ）の輝度で発光
する。したがって、２つの駆動ＴＦＴ１１ｂ１、ＴＦＴ
１１ｂ２の特性がずれていても、同一プログラム電流Ｉ
ｗを流して、カレントミラーの関係を保ってＴＦＴを電
流プログラムする。かつ、この２つのＦＴ１１ｂを２フ
レーム期間で１回ずつＥＬ素子１５に電流を流すのであ
るから、２フレーム期間では正確にプログラムされた電
流をＥＬ素子に流すことができる。
【０８７８】図３１４は図３１３において、該当画素が
選択され、電流プログラムが行われている状態である。
ゲート信号線１７ａにオン電圧（Ｖｇｌ）が印加され、
ＴＦＴ１１ｃ、ＴＦＴ１１ｄがオンする。ＴＦＴ１１ａ
からソースドライバ（図示せず）１４に向かってプログ
ラム電流Ｉｗが流れる。ゲート信号線１７ｆ１、ゲート
信号線１７ｆ２にもオフ電圧（Ｖｇｈ）が印加され、Ｔ
ＦＴ１１ｆ１、ＴＦＴ１１ｆ２はオフ状態である（な
お、カレントミラーの場合は、ゲート信号線１７ｆ１、
ゲート信号線１７ｆ２にもオン電圧（Ｖｇｌ）を印加
し、ＴＦＴ１１ｆ１、ＴＦＴ１１ｆ２をオン状態として
もよい）。プログラム電流Ｉｗは駆動用ＴＦＴ１１ａか
ら供給される。
【０８７９】本来、ＴＦＴ１１ｂ１とＴＦＴ１１ｂ２は
隣接して形成されているため、ほとんど特性ずれがない
はずである。しかし、低温ポリシリコン技術で形成した
場合なとは、Ｖｔ電圧などが異なる。したがって、駆動
ＴＦＴ１１ｂ１、ＴＦＴ１１ｂ２のゲート（Ｇ）端子を
共通にして、このゲート（Ｇ）端子に同一電圧を印加し
ても駆動ＴＦＴ１１ｂ１とＴＦＴ１１ｂ２がＴＦＴ１１
ａと構成するカレント倍率が異なり、ＥＬ素子１５に流
す電流が異なる。ここでは説明を容易にするため、ＴＦ
Ｔ１１ｂ１とＴＦＴ１１ｂ２とは、３：７の差があり、
ＴＦＴ１１ａとＴＦＴ１１ｂとのカレント倍率を２：１
として説明をする。つまり、プログラム電流Ｉｗ＝１０
（μＡ）とすると、ＴＦＴ１１ｂ１は３（μＡ）の電流
を供給し、ＴＦＴ１１ｂ２は７（μＡ）の電流を供給す
るとする。つまり、プログラム電流Ｉｗ＝Ｉｂ１＋Ｉｂ
２＝３（μＡ）＋７（μＡ）＝１０（μＡ）である。
【０８８０】画素が非選択状態になると、図３１５
（ａ）の状態（第１フレーム）となる。ゲート信号線１
７ａにオフ電圧（Ｖｇｈ）が印加され、ＴＦＴ１１ｃ、
ＴＦＴ１１ｄがオフする。同時に、ゲート信号線１７ｆ
１にはオン電圧（Ｖｇｌ）が印加されＴＦＴ１１ｆ１が
オンする。また、ゲート信号線１７ｆ２には、オフ電圧
（Ｖｇｈ）が印加され、ＴＦＴ１１ｆ２はオフ状態であ
る。
【０８８１】したがって、駆動ＴＦＴ１１ｂ１からの電
流Ｉｄｄ１がＥＬ素子１５に流れる。この電流は、ＴＦ
Ｔ１１ｂ１とＴＦＴ１１ｂ２の特性が同一であるなら
ば、Ｉｄｄ１＝Ｉｗ／２＝５（μＡ）である。しかし、
現実にはＴＦＴ１１ｂ１とＴＦＴ１１ｂ２の特性はずれ
ている。ここでは説明を容易にするため、ＴＦＴ１１ｂ
１のＩｄｄ１＝３（μＡ）として説明をする。したがっ
て、第１フレームではＥＬ素子１５は３（μＡ）の電流
で発光する。
【０８８２】第１フレームの次の第２フレームでは、再
度、図３１４で説明した動作が行われる。つまり、該当
画素が選択され、電流プログラムが行われている状態で
ある。第１フレームと同様に、ゲート信号線１７ａにオ
ン電圧（Ｖｇｌ）が印加され、ＴＦＴ１１ｃ、ＴＦＴ１
１ｄがオンする。ＴＦＴ１１ａからソースドライバ（図
示せず）１４に向かってプログラム電流Ｉｗ＝１０（μ
Ａ）が流れる。
【０８８３】画素が非選択状態になると、第２フレーム
では図３１５（ｂ）の状態となる。ゲート信号線１７ａ
にオフ電圧（Ｖｇｈ）が印加され、ＴＦＴ１１ｃ、ＴＦ
Ｔ１１ｄがオフする。ゲート信号線１７ｆ１にはオフ電
圧（Ｖｇｈ）が印加されＴＦＴ１１ｆ１がオフする。ま
た、ゲート信号線１７ｆ２には、オン電圧（Ｖｇｌ）が
印加され、ＴＦＴ１１ｆ２はオンする。
【０８８４】したがって、今度は、駆動ＴＦＴ１１ｂ２
からの電流Ｉｄｄ２がＥＬ素子１５に流れる。この電流
は、ＴＦＴ１１ｂ１とＴＦＴ１１ｂ２の特性が同一であ
るならば、Ｉｄｄ１＝Ｉｗ／２＝５（μＡ）であるとい
う点は第１フレームの説明で説明した。しかし、現実に
はＴＦＴ１１ｂ１とＴＦＴ１１ｂ２の特性はずれてい
る。ここでは説明を容易にするため、ＴＦＴ１１ｂ２の
Ｉｄｄ２＝７（μＡ）として説明をする。したがって、
第２フレームではＥＬ素子１５は７（μＡ）の電流で発
光する。
【０８８５】以上の状態を表示状態で図示すれば、図３
１２の状態となる。図３１２（ａ）が第１フレームであ
り、図３１２（ｂ）が第２フレームの状態である。つま
り、第１フレームでは書き込み画素行８７１が選択さ
れ、ソース信号線１８には１０（μＡ）の電流が流れ
る。そして、画素１６には電流プログラムされ、ＴＦＴ
１１ａ１によりＥＬ素子１５に３（μＡ）の電流が流さ
れる。
【０８８６】図３１２（ｂ）に図示するように、第２フ
レームでは書き込み画素行８７１が選択され、ソース信
号線１８には１０（μＡ）の電流が流れる。そして、画
素１６には電流プログラムされ、ＴＦＴ１１ａ２により
ＥＬ素子１５に７（μＡ）の電流が流される。したがっ
て、２フレームを平均すれば、（３（μＡ）＋７（μ
Ａ））／２＝５（μＡ）となり、プログラム電流Ｉｗ＝
１０（μＡ）の１／２の電流がＥＬ素子１５に流れる。
【０８８７】以上の駆動方法によれば、画素に形成され
た２つの駆動用ＴＦＴ１１ａの特性のバラツキが発生し
ていてもＥＬ素子１５に流れる平均電流にはバラツキは
発生しない。つまり、正確にプログラム電流Ｉｗに比例
（あるいは同一）した電流がＥＬ素子１５に流れる。し
たがって、均一画像表示を実現できる。
【０８８８】なお、図３１３では、プログラム電流Ｉｗ
を供給するＴＦＴをＴＦＴ１１ａとし、１画素１個と
し、ＥＬ素子１５に電流を流すＴＦＴをＴＦＴ１ｂ１、
ＴＦＴ１１ｂ２の２個としている。また、ＴＦＴ１１ｂ
１とＴＦＴ１ｂ２とをフレームごとに交互に切り替えて
ＥＬ素子１５に流す。しかし、本発明はこれに限定する
ものではない。たとえば、プログラム電流Ｉｗを供給す
るＴＦＴをＴＦＴ１１ａ１とＴＦＴ１１ａ２の１画素２
個とし、ＥＬ素子１５に電流を流すＴＦＴをＴＦＴ１ｂ
の１個としてもよい。カレントミラーの関係にあるから
である。
【０８８９】この場合も動作は図３０８と類似である。
第１フレームで、ソースドライバ１４にプログラム電流
Ｉｗ＝１０（μＡ）を吸い込む。この電流Ｉｗは、２つ
のＴＦＴ１１ａ１、ＴＦＴ１１ａ２とから供給する。第
１フレームでは、第１番目のＴＦＴ１１ａ１を選択し、
このＴＦＴ１１ａ１とＴＦＴ１ｂとでカレントミラーの
関係を保ち、ＴＦＴ１１ｂの電流をＥＬ素子１５に流
す。ＥＬ素子１５は、このＴＦＴ１１ｂの電流に応じて
発光する。
【０８９０】第２フレームで、ソースドライバ１４にプ
ログラム電流Ｉｗ＝１０（μＡ）を吸い込む。この電流
Ｉｗは、２つのＴＦＴ１１ａ１、ＴＦＴ１１ａ２とから
供給する。第２フレームでは、第２番目のＴＦＴ１１ａ
２を選択し、このＴＦＴ１１ａ２とＴＦＴ１ｂとでカレ
ントミラーの関係を保ち、ＴＦＴ１１ｂの電流をＥＬ素
子１５に流す。ＥＬ素子１５は、このＴＦＴ１１ｂの電
流に応じて発光する。
【０８９１】以上の動作でＥＬ素子１５には２フレーム
を平均すると（２フレームトータルでは）、バラツキの
ない電流（正確にプログラム電流Ｉｗに対応した電流）
をながすことができる。
【０８９２】以上の実施例は、画素構成が電流プログラ
ムの場合であるが、図３１６に図示するように電圧プロ
グラムの画素構成でも、複数の駆動ＴＦＴの特性バラツ
キを吸収し面内均一表示を実現できることは言うまでも
ない。ＥＬ素子１５に電流を流す駆動用ＴＦＴ１１ａ１
と電流をオンオフするスイッチングＴＦＴ１１ｆ１が形
成されている。また、ＥＬ素子１５に電流を流す駆動用
ＴＦＴ１１ａ２と電流をオンオフするスイッチングＴＦ
Ｔ１１ｆ２が形成されている。
【０８９３】動作は図３０８などを電流でプログラムす
ることと電圧でプログラムすることの差異を除けばほぼ
同様である。図３１７に図示するように第１フレーム
で、ソースドライバ１４からプログラム電圧が出力さ
れ、コンデンサ１９に電圧がプログラムされる。第１フ
レームでは、図３１８（ａ）に図示するように第１番目
の駆動ＴＦＴ１１ｂ１を選択し、この電流をＥＬ素子１
５に流す。ＥＬ素子１５は、この第１の駆動ＴＦＴ１１
ｂ１の電流に応じて発光する。
【０８９４】第２フレームでも第１フレームと同様に、
ソースドライバ１４からプログラム電圧が出力され、コ
ンデンサ１９に電圧が保持される。第２フレームでは、
第２番目の駆動ＴＦＴ１１ｂ２を選択し、この電流をＥ
Ｌ素子１５に流す。ＥＬ素子１５は、この第２の駆動Ｔ
ＦＴ１１ｂ２の電流に応じて発光する。したがって、Ｅ
Ｌ素子１５は２つの駆動ＴＦＴ１１ａの出力する電流を
平均した明るさで点灯する。
【０８９５】図６８で図示した電圧プログラムの画素構
成でも同様である（図３１９を参照のこと）。ＥＬ素子
１５に電流を流す駆動用ＴＦＴ１１ａ１と電流をオンオ
フするスイッチングＴＦＴ１１ｆ１が形成されている。
また、ＥＬ素子１５に電流を流す駆動用ＴＦＴ１１ａ２
と電流をオンオフするスイッチングＴＦＴ１１ｆ２が形
成されている。動作も図３１６と同様であるので説明を
省略する。図３２０に図示するように、図３０９に逆バ
イアス電圧印加用のＴＦＴ１１ｇを付加してもよいこと
は言うまでもない。
【０８９６】図１、図２１、図４３、図７１、図４０、
図６９、図７０、図７１などの電流プログラム方式で共
通の事項であるが、電流プログラム方式で黒表示が困難
という問題点がある（もちろん図８７、８８などの本発
明を実施すれば大幅に改善できる。しかし、されに、以
下の実施例と組み合わせることは有効である。もちろ
ん、図８７、８８の実施例と組合さず、以下の実施例を
単独で実施しても良いことはいうまでもない）。たとえ
ば、ＥＬ素子１５に流す白ピーク電流が２μＡであって
も、６４階調表示では１階調目は２μＡ／６４≒３０ｎ
Ａである。この微小な電流でソース信号線１８などの寄
生容量（浮遊容量）４０４を１Ｈ期間に充放電すること
はなかなか困難である。なお、画素１６はマトリックス
状に形成または配置されているが、図面では説明を容易
にするために、１画素のみを図示している。
【０８９７】この課題に対応するため、本発明ではソー
ス信号線１８に黒レベルの電圧（電流）を書き込むため
の電圧源４０１を形成または配置している。具体的には
電圧源４０１とはＤＣＤＣコンバータで所定電圧を発生
させ、この電圧をアナログスイッチなどから構成される
電源切り替え手段４０３で印加できるように構成してい
る。
【０８９８】具体的なソース信号線１８に印加する信号
波形を図５７に示す。電流プログラムを行う１Ｈ期間の
最初のｔ２の期間に駆動用ＴＦＴ１１ｂ（図１などでは
ＴＦＴ１１ａ）をオフまたはほぼ黒表示にする電圧（Ｖ
ｂ）をソース信号線１８に印加する。この電圧は電圧源
４０１で発生し、切り替え手段４０３によりソース信号
線１８に印加する。
【０８９９】プログラム期間ではＴＦＴ１１ｃ、１１ｄ
がオン状態であるから、ソース信号線１８に印加された
電圧Ｖｂはコンデンサ１９の端子電圧、つまり、ＴＦＴ
１１ｂのゲート（Ｇ）端子電圧となる。したがって、１
Ｈ期間の最初に画素は黒表示（非点灯状態）となる。
【０９００】本来、表示する画像が黒表示では、そのま
ま、コンデンサ１９の端子電圧が保持される。実際に表
示される画像が白表示ではＶｂ電圧印加後に白表示の電
圧Ｖｗ（なお、電流プログラムの場合はＩｗと表現すべ
きである）が印加されて、この電圧（電流）がコンデン
サ１９に保持されて１Ｈ期間が終了する。なお、ここで
は説明を容易にするため、実際に表示される画像が白表
示であるから白表示の電圧Ｖｗ（電流Ｉｗ）を印加する
とした。しかし、当然のことながら、自然画の場合は、
コンデンサ１９に保持される電圧はＶｂからＶｗ間の電
圧（電流）である。
【０９０１】図５７に図示するようにソース信号線１８
に信号を印加し、また、ゲート信号線１７ａ，１７ｂを
駆動することにより、良好な黒表示を実現でき、また、
図３１などの画像表示を実施できる。
【０９０２】図１の画素構成でも図５７の信号波形を印
加することにより良好な黒表示を実現できる。電流プロ
グラムを行う１Ｈ期間の最初のｔ２の期間に駆動用ＴＦ
Ｔ１１ａをオフまたはほぼ黒表示にする電圧（Ｖｂ）を
ソース信号線１８に印加する。この電圧は電圧源４０１
で発生し、切り替え手段４０３によりソース信号線１８
に印加する。
【０９０３】プログラム期間ではＴＦＴ１１ｂ、１１ｃ
がオン状態であるから、ソース信号線１８に印加された
電圧Ｖｂはコンデンサ１９の端子電圧、つまり、ＴＦＴ
１１ａのゲート（Ｇ）端子電圧となる。したがって、１
Ｈ期間の最初に画素は黒表示（非点灯状態）となる。
【０９０４】先に説明したように表示する画像が黒表示
では、そのまま、コンデンサ１９の端子電圧が保持され
る。実際に表示される画像が白表示ではＶｂ電圧印加後
に白表示の電圧Ｖｗ（なお、電流プログラムの場合はＩ
ｗと表現すべきである）が印加されて、この電圧（電
流）がコンデンサ１９に保持されて１Ｈ期間が終了す
る。
【０９０５】図４０などで図示した電圧源４０１（プリ
チャージ回路）は低温ポリシリコン技術などで、基板４
９上に直接形成してもよいことは言うまでもない。な
お、ＥＬ素子１５はＲ、Ｇ、Ｂで素子構成、材料が異な
るので光の発生が生じる電圧（電流）が異なる（立ち上
がり電圧（電流））場合が多い。この特性に対応するた
め、Ｒ、Ｇ、Ｂでプリチャージ電圧を個別に設定できる
ように構成することが好ましい。少なくとも３原色のう
ち１色は変化できるようにすることが好ましい。
【０９０６】なお、Ｖｂを印加するプリチャージ時間ｔ
２は、１μ秒以上にする必要がある。また、Ｖｂを印加
するプリチャージ時間ｔ２は１Ｈの１％以上１０％以下
にすることが好ましい。さらに好ましくは１Ｈの２％以
上８％以下にすることが好ましい。
【０９０７】また、表示画像２１の内容（明るさ、精細
度など）で、プリチャージする電圧を変化できるように
構成しておくことが好ましい。たとえば、ユーザーが調
整スイッチを押すことにより、あるいは調整ボリウムを
回すことにより、この変化を検出しプリチャ−ジ電圧
（電流）の値を変更する。表示する画像の内容、データ
により自動的に変化させるように構成してもよい。たと
えば、ホトセンサで外部の外光の強さを検出し、検出さ
れた値で、プリチャージ（ディスチャージ）電圧（電
流）を調整する。他に、画像の種類（パソコン画像、昼
の画面、星空など）に応じて、プリチャージ（ディスチ
ャージ）電圧（電流）を調整する。調整は画像の平均明
るさ、最大輝度、最小輝度、動画、静止画、輝度分布を
考慮して決定する。
【０９０８】図４０などではプリチャージ回路などを簡
易に説明した。さらに、図１２２などを用いてさらに詳
しく説明する。なお、ディスチャージとプリチャージは
単に電位の印加方向であるので、以降は、ディスチャー
ジとプリチャージを同義としてプリチャージとして説明
する。
【０９０９】図１２２は電流駆動と電圧駆動とを組み合
わせた回路構成である。切り替え回路１２２３は表示領
域のあるソース信号線１８に接続されている。切り替え
回路１２２３はアナログスイッチから構成される。切り
替え回路１２２３のａ端子に電圧が印加され（プリチャ
ージ電圧）、ｂ端子に画素にプログラムするプログラム
電流が印加される。
【０９１０】電流出力回路１２２２は８ビット（２５６
階調）のＩＤＡＴＡが入力され、このＩＤＡＴＡがＤＡ
コンバータ１２２６でＤＡ変換されてアナログ電圧とな
る。このアナログ電圧がバイポーラトランジスタ（もし
くはＦＥＴ）１２２７のベース端子に印加され、オペア
ンプ１２２４ｂと抵抗１２２８の作用で、電流出力に変
換される。なお、トランジスタ１２２７とオペアンプ１
２２４などによる電圧−電流変換回路は一般的なもの
で、当該技術分野の技術者のとって公知であるのでこれ
以上の説明は要さないであろう。
【０９１１】一方、電圧出力回路１２２１はボリウムＶ
Ｒ１２２５とオペアンプ１２２４ａによるバッファ回路
から構成される。ボリウム１２２５は全ソース信号線に
共通のものである。このボリウム１２２５を調整するこ
とにより、プリチャージ電圧Ｖｂが決定される。
【０９１２】１水平走査期間（１Ｈ）の最初のプリチャ
ージ電圧Ｖｂが印加される。この時、すべてのソース信
号線に接続された切り替え回路１２２３は端子ａと接続
されている。したがって、すべてのソース信号線１８は
プリチャージ電圧Ｖｂに設定される。その後、切り替え
回路１２２３は端子ｂに切り替えられ、画像に対応した
電流データ（２５６階調）がソース信号線１８に印加さ
れる。この電流データが各画素１６に書き込まれ、各画
素のＥＬ素子１５に電流が流れて発光する。
【０９１３】図１２２では、プリチャージ電圧Ｖｂは固
定値であった。図１２３は、プリチャ−ジ電圧を２５６
値（８ビット）とれるようにした回路構成図である。図
１２３において、電圧出力回路１２２１は、８ビットの
ＶＤＡＴＡが入力されＤＡコンバータ１２２６ａでアナ
ログ電圧に変換される。変換されたアナログ電圧はオペ
アンプ１２２４ｃの−端子に入力され、ＶＲ１２２５の
基準電圧に対して所定の電圧に調整できるように構成さ
れている。
【０９１４】オペアンプ１２２４ｃの出力はバッファア
ンプ１２２４ａを介して、切り替え回路１２２３ａのａ
端子に印加される。一方、切り替え回路１２２３ａのｂ
端子には電流出力が印加されている。
【０９１５】ＶＤＡＴＡはＩＤＡＴＡに対応する電圧で
ある。１水平走査期間（１Ｈ）の最初の１〜１０μsec
（１Ｈの１／１００以上１／５以下の期間であることが
好ましい）の期間にＶＤＡＴＡに対応したプリチャージ
電圧Ｖｂが印加される。この時、すべてのソース信号線
に接続された切り替え回路１２２３は端子ａと接続され
ている。したがって、各ソース信号線１８はＶＤＡＴＡ
に対応するプリチャージ電圧Ｖｂに設定される。図１２
２との差異は、各ソース信号線にプリチャージ電圧Ｖｂ
を設定できることである。つまり、各ソース信号線１８
にそれぞれＩＤＡＴＡをＤＡ変換するＤＡコンバータ
と、ＶＤＡＴＡをＤＡ変換するＤＡコンバータを具備し
ている。ただし、各ソース信号線１８にそれぞれＩＤＡ
ＴＡをＤＡ変換するＤＡコンバータと、ＶＤＡＴＡをＤ
Ａ変換するＤＡコンバータを具備することに限定するも
のではない。たとえば、ＤＡ回路は１つでも、その出力
を各ソース信号線でサンプルホールドすれば実現できる
からである。
【０９１６】ＶＤＡＴＡを変換した電圧を１Ｈの最初の
期間に印加するが、この電圧値は、以降に印加するＩＤ
ＡＴＡに対応した電流値によるソース信号線電位とほぼ
等しくなる。したがって、ＶＤＡＴＡの電圧を印加する
ことによりソース信号線の電位はほぼ目標値となり、Ｉ
ＤＡＴＡでわずかに目標値に補正するだけとなる。以上
のように構成することにより、ソース信号線１８への電
流書き込み不足はなくなる。
【０９１７】なお、図１２４（ａ）において、切り替え
回路１２２３ａはａ端子とｂ端子とを切り替えるとした
がこれに限定するものではない。たとえば、図１２４
（ｂ）ように、電圧出力回路１２２１の出力をａ端子に
印加し、電流出力回路１２２２の出力はソース信号線１
８にたえず接続状態に構成してもよい。
【０９１８】ＤＡコンバータ１２２６をリファレンス電
圧に対応して出力変化できるものとすることによりさら
に回路構成の柔軟性が向上する。このリファレンス電圧
に対応して出力変化できるとは、たとえば、リファレン
ス電圧Ｖが２．５４（Ｖ）の時、０．０１（Ｖ）間隔で
出力を変化できるものをいう（８ビット、２５６階調の
ＤＡコンバータを採用した時）。リファレンス電圧Ｖが
５．０８（Ｖ）では０．０２（Ｖ）間隔で出力を変化で
きる。
【０９１９】つまり、リファレンス電圧を変更すること
により、瞬時にＤＡコンバータの出力をリファレンス電
圧に比例して変更することができる。図１２４はこのよ
うなＤＡコンバータを採用した場合の回路ブロック図で
ある。
【０９２０】図１２４では、ＤＡコンバータ１２２６ａ
にはＶｒｅｆ電圧が印加されている。Ｖｒｅｆ電圧はＶ
ｖ電圧を４分割するＲＶ＊抵抗とスイッチ回路１２２３
ｂからなる回路から出力される。したがって、Ｖｒｅｆ
電圧はＣＶＳ信号により４段階に切り替えられる。つま
り、ＤＡコンバータ１２２６ａの出力は瞬時に４段階で
切り替えることができる。
【０９２１】一方、ＤＡコンバータ１２２６ｂはＩｒｅ
ｆ電圧が印加されている。Ｉｒｅｆ電圧はＶｉ電圧を４
分割するＲＶ＊抵抗とスイッチ回路１２２３ｃからなる
回路から出力される。したがって、Ｉｒｅｆ電圧はＣＩ
Ｓ信号により４段階に切り替えられる。つまり、ＤＡコ
ンバータ１２２６ｂの出力は瞬時に４段階で切り替える
ことができる。
【０９２２】図１２４のように構成することにより、ソ
ース信号線１８に出力する電流（電圧）は、１Ｈの期間
に４段階に変化することができるようになる。この使用
方法としては、最初に高い電圧（電流）を一瞬印加し、
印加により高速に目標値まで到達させ、その後、定常値
の電圧（電流）に変更し、目標値にするなどである。つ
まり、画素に書き込む電圧（電流）を高速に変更するこ
とができる。
【０９２３】ただし、図１２４の構成は、回路規模はか
なり大きなものになる。一般的には図１２５に図示する
構成で十分である。図１２４の構成は、電圧出力回路１
２２１は２つの電圧値を出力できるように構成されてい
る。この２つの電圧とは、１つが画像表示を黒にする電
圧である。他の１つは画像表示を白にする電圧である。
具体的には、図１のＶｄｄ電圧が６（Ｖ）とすれば、黒
電圧は３（Ｖ）〜４（Ｖ）であり、白電圧は１（Ｖ）〜
２（Ｖ）である。この白電圧と黒電圧はＶＲ１２２５で
調整され、この電圧がバッファアンプ１２２４ａ、１２
２４ｃを介してスイッチ回路１２２３ｂに印加される。
スイッチ回路１２２３ｂの出力はＶＳＬ電圧で切り替え
られる。
【０９２４】１水平走査期間（１Ｈ）の最初のプリチャ
ージ電圧Ｖｂ（白電圧または黒電圧）が印加される。各
ソース信号線は切り替え回路１２２３ａの端子ｃと接続
されている。したがって、各ソース信号線１８はまず、
白電圧または黒電圧にプリチャージに設定される。その
後、切り替え回路１２２３は端子ｂに切り替えられ、画
像に対応した電流データ（２５６階調）がソース信号線
１８に印加される。この電流データが各画素１６に書き
込まれ、各画素のＥＬ素子１５に電流が流れて発光す
る。
【０９２５】以上の実施例では、各ソース信号線１８は
まず、白電圧または黒電圧にプリチャージに設定される
としたがこれに限定するものではない。表示データ（Ｖ
ＤＡＴＡ，ＩＤＡＴＡ）が所定値以上の時、あるいは所
定値以下の時、プリチャージするように構成したほうが
現実的である。
【０９２６】図１２６は説明を容易にするため、６４階
調表示の場合を例示している。図１２６（ａ）では、５
７階調目から６３階調目の範囲（ＫＷ）を白電圧でプリ
チャージする。つまり、図１２５の電圧出力回路１２２
１から白電圧を出力する。また、０階調目から７階調目
の範囲（ＫＢ）を黒電圧でプリチャージする。つまり、
図１２５の電圧出力回路１２２１から黒電圧を出力す
る。８階調目から５６階調目までは電圧出力回路１２２
１の出力はハイインピーダンス状態とする（切り替え回
路１２２３ａのスイッチは端子ａを選択しない）。
【０９２７】以上のように、白表示とすべき階調に白電
圧を印加し、黒表示とすべき階調に黒電圧を印加する。
また、中間調の箇所（ＫＭ）にはプリチャージしないこ
とにより、階調表示を高速に、かつ良好に実現すること
ができる。
【０９２８】電流プログラム方式の場合は、黒表示で、
プログラム電流（画素に書き込む電流）が５ｎＡ以上２
０ｎＡ以下と小さいため、書き込み不足が発生する。黒
電圧のプリチャージすることにより、本来の黒表示を実
現することができる。しかし、暗い灰色の表示でも書き
込み不足が発生することがある。この場合は、白と黒の
プリチャージに加えて、第２の黒のプリチャージを行う
ことが効果的である。
【０９２９】図１２６（ｂ）はこの実施例である。ＫＢ
１の範囲を黒電圧のプリチャージすることにより、本来
の黒表示を実現することができる。そして、ＫＢ２の範
囲を第２の黒（灰色）のプリチャージすることにより黒
に近い灰色の部分を十分な階調表示を実現できる。
【０９３０】ここで、より具体的には、図１画素構成に
おいて、Ｖｄｄ電圧が６（Ｖ）とすれば、ＫＢ１の範囲
のプリチャージを行う黒電圧は３（Ｖ）〜３．５（Ｖ）
であり、ＫＢ２の灰色のプリチャージを行う黒電圧は
３．５（Ｖ）〜４．０（Ｖ）である。ＫＷの範囲の白電
圧は１（Ｖ）〜２（Ｖ）である。ＫＭの範囲は電圧によ
るプリチャージは行わない。
【０９３１】図１２６（ｂ）は説明を容易にするため、
６４階調表示の場合を例示している。図１２６（ｂ）で
は、５７階調目から６３階調目の範囲（ＫＷ）を白電圧
でプリチャージする。０階調目から７階調目の範囲（Ｋ
Ｂ１）を黒電圧でプリチャージする。８階調目から１５
階調目の範囲（ＫＢ２）を第２の黒電圧でプリチャージ
する。１６階調目から５６階調目までは電圧出力回路１
２２１の出力はハイインピーダンス状態とする（切り替
え回路１２２３ａのスイッチは端子ａを選択しない）。
【０９３２】以上のように、黒の範囲を複数の範囲に分
離し、それぞれ異なった電圧でプロチャージすることに
より、より適正な階調表示を実現できる。なお、図１２
６（ｂ）は、黒の範囲を２つとしたがこれに限定するも
のではなく、３つ以上でもよい。また、プリチャージは
全ソース信号線に一括しておこなってもよい。これらの
回路構成は、図１２５においてバッファアンプ１２２４
を３個以上配置し、スイッチ１２２３ｂを３つ以上選択
できるように構成すればよいから容易である。
【０９３３】なお、図１２６において、階調０（黒表
示）にＥＬ素子１５に流す電流は０（Ａ）ではない。Ｅ
Ｌ素子１５は所定電流以上流さないと発光しない。この
発光しない範囲の電流を暗電流と呼ぶ。暗電流は画素サ
イズが１００００平方μｍで１０ｎＡ以上５０ｎＡ以下
程度ある。この暗電流の範囲内において、画素は黒表示
である。したがって、階調０でも電流が流れている。ド
ライバＩＣ１４の構成としては暗電流を加えた電流で駆
動する必要がある。
【０９３４】以降、図１２２から図１２５に図示する回
路構成を出力段回路１２７１と呼ぶ。出力段回路１２７
１は図１２７に図示するように、各ソース信号線１８に
配置（形成）するのが一般的な構成例である。図１２７
などでは、出力段回路１２７１ははシリコンチップで形
成したソースドライバＩＣ１４内に形成したように図示
したがこれに限定するものではなく、ガラス基板８２上
に画素ＴＦＴ１１などと同時に直接に形成してもよい。
つまり、高温ポリシリコン技術、低温ポリシリコン技
術、シャープ（株）などが開発しているＣＧＳ(Continu
ous Grain Silicon)技術技術、富士通（株）などが開発
している種結晶を基板に形成して成長させる方法、セイ
コーエプソン（株）が開発している石英基板に形成した
半導体回路を転写によって、ガラス基板などに形成する
技術で出力段回路１２７１を形成してもよい。また、基
板８２が金属基板あるいは半導体基板の場合は直接に、
出力段回路１２７１を形成できることはいうまでもな
い。
【０９３５】また、ドライバＩＣ１４は、前記ＩＣの信
号端子電極部にメッキ技術またはネイルヘッドボンディ
ング技術を用いて数μｍから１００μｍの高さの金（Ａ
ｕ）からなる突起電極（図示せず）が形成されている。
前記突起電極と各信号線とが導電性接合層（図示せず）
を介して電気的に接続されている。導電性接合層は接着
剤としてエポキシ系、フェノール系等を主剤とし、銀
（Ａｇ）、金（Ａｕ）、ニッケル（Ｎｉ）、カーボン
（Ｃ）、酸化錫（ＳnＯ2）などのフレークを混ぜた物、
あるいは紫外線硬化樹脂などである。導電性接合層は、
転写等の技術で突起電極上に形成する。
【０９３６】ドライブＩＣ１４（１２）を基板上に積載
するように図示または説明したが、これに限定するもの
ではない。また、基板１１上にＩＣ１４（１２）を積載
せず、フィルムキャリヤ技術を用いて、ＩＣを積載した
ポリイミドフィルム等を用いて信号線と接続しても良
い。
【０９３７】図１２７は表示領域２１の一方端のみに出
力段回路１２７１を配置したように図示したがこれに限
定するものではない。たとえば、図１２８に図示するよ
うに、ドライバＩＣ１４ａと１４ｂを配置してもよい。
図１２８ではゲートドライバＩＣ１２も２個形成してい
る。つまり、表示領域は２１ａと２１ｂから構成され
る。このように構成すれば表示領域２１ａと２１ｂを別
個の画像を表示することができる。
【０９３８】図１２８の構成では画面２１を２分割して
いることから、出力段回路１２７１から出力する映像信
号は画面２１が１つの場合に比較して１／２の動作周波
数でよい。また、ソース信号線１８などに発生する寄生
容量は１／２となる。したがって、出力段回路１２７１
の負担は１／２×１／２＝１／４となる。そのため、出
力段回路１２７１から出力する電流が微小であっても十
分ソース信号線１７の寄生容量を充放電できる。つま
り、書き込み不足が発生しない。
【０９３９】図１２８の構成では表示領域２１を画面２
１ａと画面２１ｂとを中央部で２分割するため、分割位
置で境目がみえる場合がある。図１２９はこの課題を対
処するものである。ソースドライバ１４ａは表示領域２
１の奇数画素行を駆動し、ソースドライバ１４ｂは表示
領域２１の偶数画素行を駆動する。したがって、画面２
１の境目が発生しない。
【０９４０】さらに画素への書き込み電流不足を改善す
るためには、図１３０に図示するように、ドライバＩＣ
１４ａおよび１４ｂにおいて各ソース信号線１８に対応
する出力段回路１２７１に２つの出力とするとよい。つ
まり、出力段回路１２７１ａには２つの出力段（出力段
Ａ、出力段Ｂ）を具備し、出力段Ａが表示領域２１ａの
奇数画素行に接続され、出力段Ｂが表示領域２１ａの偶
数画素行に接続されている。また、出力段回路１２７１
ｂにも２つの出力段（出力段Ａ、出力段Ｂ）を具備し、
出力段Ａが表示領域２１ｂの奇数画素行に接続され、出
力段Ｂが表示領域２１ｂの偶数画素行に接続されてい
る。このように構成することにより、さらに、微小電流
でもソース信号線に十分な電流を流せることにつなが
り、良好な画像表示を実現できる。
【０９４１】なお、図１３０において出力段回路１２７
１は各画素に１つのソース信号線１８を接続するとした
がこれに限定するものではなく、画素を差動構成にし、
各画素に２つのソース信号線（一方のソース信号線をバ
イアス電流用、他方のソース信号線をバイアス電流＋信
号電流用）で駆動するように構成してもよい。
【０９４２】図１３１はより具体的なモジュール構成図
である。図１３１において、１４ｂはソースドライバで
あり、１４ａはゲートドライバとソースドライバとが一
体化されたチップである。１４ａが表示領域２１のゲー
ト信号線を駆動している。ドライバ１４ａは表示領域２
１ａのソース信号線１８ａを駆動する。１４ｂはソース
信号線１８ｂを駆動し表示領域２１ｂを駆動する。
【０９４３】なお、図１３１は一例であって、チップ１
４ｂもゲートドライバ機能を有し、表示領域２１ｂのゲ
ート信号線１７ｂを駆動するように構成してもよい。ま
た、電源ＩＣ１０２とコントロールＩＣ１０２はプリン
ト基板１０３上に積載されているように図示したがこれ
に限定するものではなく、基板８２に直接形成してもよ
い。以前に説明したポリシリコン技術などを用いてであ
る。このことは図１０、図１１についても適用できるこ
とは言うまでもない。他の構成は図１０、図１１、図２
８、図１３０などと同様であるので説明を省略する。
【０９４４】コンとロールＩＣ１０１はドライバ１４ａ
と１４ｂの両方を駆動する。コントロールＩＣ１０１か
らドライバ１４ａに供給する信号（電源配線、データ配
線など）はフレキシブル基板１０４ｃを介して供給す
る。しかし、ドライバ１４ｂはかなり距離が離れている
ため、まず、フレキシブル基板１０４ａで基板８２の裏
面に接続する。
【０９４５】図１３２は基板８２を裏面から観察した図
である。基板８２の裏面に信号配線（電源配線を含む）
１３２１が形成されている。信号配線１３２１は、銅、
アルミ（Ａｌ）、銀、銀―パラジウム、パラジウム、
金、Ａｌ−Ｍｏなどの金属材料で形成される。信号配線
１３２１は基板８２の端から端まで信号を伝達する。基
板８２の一端にフレキシブル基板１０４ｂが接続されて
おり、このフレキシブル基板１０４ｂからドライバ１４
ｂに信号などが供給される。なお、図１３３は図１３２
のＡから見たときの図面である。
【０９４６】図４０、図５７、図１２２から図１２６
は、図１、図２１、図４３、図７１のような電流プログ
ラム方式の画素構成を例示して説明したが、これに限定
するものではない。たとえば、図５４、図６７、図６
８、図１０３、図１２０、図１２１などの電圧プログラ
ム方式の画素構成でも有効である。その場合は、図１２
２の切り替え回路１２２３のｂ端子に印加される信号は
電圧とする必要がある。この変更は容易であり、当該技
術分野の人間であれば容易に対応することができるであ
ろう。電圧駆動では、ソース信号線１８の寄生容量によ
る充電不足ということはないが、複数画素行に同時に電
圧を印加する方式とすることにより、駆動回路、信号処
理回路が簡略化され、また、良好な黒表示を実現できる
からである。また、画像の隠逸表示を実現でき、ＴＦＴ
１１のバラツキ吸収にも効果が発揮されるからである。
【０９４７】したがって、図１２２から図１２６で説明
した事項は、本発明のすべての表示パネル、表示装置、
情報表示装置などに適用することができることは言うま
でもない。
【０９４８】図４１は図１のＴＦＴ１１のＰチャンネル
をＮチャンネルにした実施例である。以上のように本発
明は多種多様な画素構成に適用することができる。図４
１においても、ゲート信号線１７を制御することにより
ＴＦＴ１１ｄをオンオフすることができ、図３１などの
画像表示を実現できることは言うまでもないので説明を
省略する。また、図３３、図３５などの駆動波形も同一
または類似であるので説明を省略する。また、図１にお
いてＴＦＴ１１ｂ、１１ｃのみをｎチャンネルＴＦＴと
することも有効である。コンデンサ１９への突き抜け電
圧が低下し、コンデンサの保持特性も改善されるからで
ある。
【０９４９】なお、図４１は電流源４０２のみを具備す
る構成である。つまり、プリチャージを実施する電圧源
４０１は具備しない。しかし、寄生容量４０４が比較的
小さく、または、１Ｈ期間は十分長い場合は、電圧源４
０１がなくとも十分に黒表示を実現できる。また、図３
１などで説明したように、完全な非表示領域３１２を実
施する場合は、電圧源４０１は必要でない場合がほとん
どである。必要である場合は図４２に図示するように構
成すればよい。
【０９５０】また、図４３は図２１のＴＦＴ１１のＰチ
ャンネルをＮチャンネルにした実施例である。以上のよ
うに本発明は多種多様な画素構成に適用することができ
る。図４３においても、ゲート信号線１７を制御するこ
とによりＴＦＴ１１ｅなどをオンオフすることができ、
図３１などの画像表示を実現できることは言うまでもな
いので説明を省略する。また、図３３、図３５などの駆
動波形も同一または類似であるので説明を省略する。
【０９５１】以上、説明したように電圧源４０１でＶｂ
電圧（Ｉｂ電流）を印加することにより、良好な黒表示
を実現できる。
【０９５２】なお、Ｎ＝１０以上とし、高い電流パルス
をＥＬ素子１５に印加すると、ＥＬ端子電圧も高くな
る。また、ＥＬ素子１５はＲ、Ｇ、Ｂで立ち上がり電
圧、ガンマカーブが異なる。特にＢはガンマカーブが緩
やかであるのでＥＬ素子１５の端子電圧が高くなる傾向
にある。立ち上がり電圧が高く、ガンマカーブが緩やか
な色（Ｒ、Ｇ、Ｂ色）のＥＬ素子１５に端子電圧をあわ
せると消費電力が大きくなる。
【０９５３】これを解決する方法の１つが図５に示すカ
ソードをＲ、Ｇ、Ｂで分離する方式である。なお、Ｒ、
Ｇ、Ｂでそれぞれ別のカソード電位にする必要はない。
特にガンマカーブが他の色からはなれている１色のみの
カソードのみを分離してもよい。その他の方法として、
図５８に示すようにＶｄｄ電源電圧を分離する構成も有
効である。つまり、Ｒ色のＶｄｄ電源をＶｄｄＲとし、
Ｇ色のＶｄｄ電源をＶｄｄＧとし、Ｂ色のＶｄｄ電源を
ＶｄｄＢとする構成である。このように分離することに
より、ＲＧＢそれぞれを別電源で調整することができ、
ＲＧＢのＥＬ素子１５の端子電圧が異なっていても消費
電力の増加はわずかになる。
【０９５４】なお、Ｒ、Ｇ、Ｂでそれぞれ別のＶｄｄ電
位にする必要はない。特にガンマカーブが他の色からは
なれている１色のみのＶｄｄのみを分離してもよい。ま
た、図５９に図示するように、図５の構成と組み合わせ
てもよい。つまり、Ｒ、Ｇ、Ｂで分離する方式である
Ｒ、Ｇ、Ｂでそれぞれ別のカソード電位（Ｒ画素はＶｓ
Ｒ，Ｇ画素はＶｓＧ，Ｂ画素はＶｓＢ）とする。特にガ
ンマカーブが他の色からはなれている１色のみのカソー
ド電位のみを分離してもよい。さらに、Ｖｄｄ電源電圧
を分離する。Ｒ色のＶｄｄ電源をＶｄｄＲとし、Ｇ色の
Ｖｄｄ電源をＶｄｄＧとし、Ｂ色のＶｄｄ電源をＶｄｄ
Ｂとする構成である。この場合もＲ、Ｇ、Ｂでそれぞれ
別のＶｄｄ電位にする必要はない。特にガンマカーブが
他の色からはなれている１色のみのＶｄｄのみを分離し
てもよい。
【０９５５】なお、図５８、図５９では画素１６は図１
の構成としたが、これに限定されるものではなく、図２
１、図２２、図４３、図４４、図４１、図４２、図５
４、図６７から図７８などの構成でもよいことは言うま
でもない。
【０９５６】本発明の課題にＥＬ素子１５に印加する電
流が瞬時的ではあるが、従来と比較してＮ倍大きいとい
う問題がある。電流が大きいとＥＬ素子の寿命を低下さ
せる場合がある。この課題を解決するためには、ＥＬ素
子１５に逆バイアス電圧Ｖｍを印加することが有効であ
る。
【０９５７】以下、逆バイアスを印加する方法について
説明をする。逆バイアスを印加するためには図１の構成
において、ＴＦＴ１１ｂとＴＦＴ１１ｃのゲート（Ｇ）
端子を個別に制御する必要がある。つまり、ＴＦＴ１１
ｂとＴＦＴ１１ｃを個別にオンオフさせる必要がある。
この制御方法は図５２を用いて説明する。
【０９５８】まず、図５２（ａ）に示すように、ＴＦＴ
１１ｃをオンし、ＴＦＴ１１ｄをオンさせる（図１もあ
わせて参照のこと）。そして、逆バイアス電圧ＶｍとＥ
Ｌ素子１５のａ端子に印加する。Ｖｍ電圧はＶｓよりも
低い電圧である。Ｖｍ電圧はＶｓよりも５（Ｖ）以上１
５（Ｖ）以内の値の低い電圧である。
【０９５９】なお、逆バイアス電圧を供給する信号線１
７は、ソース信号線１８と平行に形成することが好まし
い。低抵抗配線で形成できるし、ソース信号線１８との
クロスがないため、逆バイアス信号線とソース信号線１
８とのカップリングが発生しにくい。なお、もちろん、
逆バイアス電圧を供給する信号線１７をゲート信号線１
７と平行に形成してもよい。
【０９６０】ＥＬ素子１５が点灯するときには、ａ端子
にはＶｓに対し、５（Ｖ）以上１５（Ｖ）以内の高い電
圧が印加されている。つまり、Ｖｍ電圧とはＥＬ素子１
５が点灯しているときに印加する電圧に対し、理想的に
は絶対値が等しく、かつ極性の逆の電圧を印加するので
ある。現実的には絶対値が等しく、かつ極性の逆の電圧
を印加は困難であるから、逆極性で２−３倍の電圧を印
加する。以上のように逆バイアスを印加することによ
り、ＥＬ素子１５はほとんど劣化しなくなる。
【０９６１】次に、図５２（ｂ）に示すように、ＴＦＴ
１１ｄをオフし、ＴＦＴ１１ｂをオンさせる。そして、
黒電圧Ｖｂをコンデンサ１９に書き込む。この動作は図
５７で説明している。次に、図５２（ｃ）に示すよう
に、ＴＦＴ１１のオンオフ状態は図５２（ｂ）と同一の
状態で、電流源４０２からの画像表示電圧（電流）をコ
ンデンサ１９に書き込む。この動作も図５７で説明して
いる。最後に、図５２（ｄ）に示すように、ＴＦＴ１１
ｂ、１１ｃをオフし、ＴＦＴ１１ｄをオンさせ、ＥＬ素
子１５に電流を流してＥＬ素子１５を点灯させる。
【０９６２】以上の動作を図１５に示す。１Ｈ期間のｔ
１時間に逆バイアス電圧Ｖｍをソース信号線１８に印加
し、次のｔ２期間にＶｂ電圧を印加し、そしてｔ３期間
に画像データＶｗ（Ｉｗ）を印加する。他の動作は、図
５２で説明し、また、駆動方法などの図３１、図３３な
どで説明しているので説明を省略する。
【０９６３】図１１９から図１２１図５２の構成では、
ソース信号線１８の電流を画素１６にとりこむ際に、Ｅ
Ｌ素子１５には逆方向電流が流れる。したがって、ＥＬ
素子１５が有機電界発光素子の場合、逆方向電圧を印加
した場合のように、有機分子の酸化還元反応などによる
電気化学的劣化を遅くすることが可能となる。
【０９６４】図１０２に陽極／正孔輸送層／発光層／電
子輸送層／陰極からなる３層型有機発光素子のエネルギ
ーダイアグラムを示す。発光時の正負キャリアの挙動は
図１０２（ａ）で表わされる。電子は陰極（カソード）
より電子輸送層に注入されると同時に正孔も陽極（アノ
ード）から正孔輸送層に注入される。注入された電子、
正孔は印加電界により対極に移動する。その際、有機層
中にトラップされたり、発光層界面でのエネルギー準位
の差によりのようにキャリアが蓄積されたりする。
【０９６５】有機層中に空間電荷が蓄積されると分子が
酸化もしくは還元され、生成されたラジカル陰イオン分
子もしくはラジカル陽イオン分子が不安定であること
で、膜質の低下により輝度の低下および定電流駆動時の
駆動電圧の上昇を招くことが知られている。これを防ぐ
ために、一例としてデバイス構造を変化させ、逆方向電
圧を印加している。
【０９６６】図１０２（ｂ）においては逆方向電流が印
加されるため、注入された電子及び正孔がそれぞれ陰極
及び陽極へ引き抜かれる。これにより、有機層中の空間
電荷形成を解消し、分子の電気化学的劣化を抑えること
で寿命を長くすることが可能となる。
【０９６７】なお、図１０２では３層型素子について説
明を行ったが、４層型以上の多層型素子及び２層型以下
の素子においても、電極から注入された電子及び正孔に
より有機膜の電気化学的劣化が起こることは同様であ
る。したがって、層の数によらず本実施例により寿命を
長くすることが可能となる。１つの層に複数の材料を混
ぜ合わせた素子においても分子の電気化学的劣化は同様
に生じるため効果がある。
【０９６８】本発明での特徴はこのように、有機分子の
劣化を防ぐ機能を持たせ、かつソース信号線に寄生する
浮遊容量による波形なまりを防ぐためのバイアス電流を
流す機能を持たせても、画素に必要なトランジスタ数を
増加させることなく表示が可能であることである。つま
り、逆方向電流を流すためのトランジスタの数を増やさ
なくてもよいことが、表示装置の各画素の開口率を下げ
なくて済むため利点となる。
【０９６９】図１０９に逆バイアス電圧Ｖｍの印加効果
について説明する。図１０９は所定電流で駆動した時の
ＥＬ素子１５の発光輝度、ＥＬ素子の端子電圧を示して
いる。図１０９において、点線実線ｂは、ＥＬ素子１５
に逆バイアス電圧Ｖｍを印加した時のＥＬ素子１５の端
子電圧を示している。一点鎖線ｃは、ＥＬ素子１５に逆
バイアス電圧を印加しなかった時のＥＬ素子１５の端子
電圧を示している。また、実線ａは、ＥＬ素子１５に逆
バイアス電圧を印加した時（点線ａ）のＥＬ素子１５の
発光輝度比（初期輝度を1とした時の比率）を示してい
る。
【０９７０】図１０９において、具体的には、ＥＬ素子
はＲ発光であり、電流密度１００Ａ／平方メーターで電
流駆動した場合である。サンプルＢは時間ｔの間、連続
して電流密度１００Ａ／平方メーターの電流を印加して
いる。点灯時間１５００時間で端子電圧が高くなり、急
激に輝度低下して２５００時間経過後には、初期輝度に
対して、約１５％の輝度しか得られなかった。
【０９７１】サンプルＡは３０Ｈｚのパルス駆動を実施
し、半分の時間ｔ２に電流密度２００Ａ／平方メーター
の電流を流し、後半の半分の時間ｔ１に逆バイアス電圧
−１４（Ｖ）を印加した（つまり、単位時間あたりの平
均発光輝度はサンプルＡとＢでは同一である）。サンプ
ルＡは、点線ｂで示すようにＥＬ素子１５の端子電圧の
変化はほとんどなく、また、輝度が５０％となる点灯時
間は４０００時間であった。
【０９７２】このように、逆バイアス電圧Ｖｍを印加す
ることにＥＬ素子１５の端子電圧の増加はなく、発光輝
度の低減割合も少なくなる。したがって、ＥＬ素子１５
の長寿命駆動を実現することができる。
【０９７３】図１０８は、逆バイアス電圧ＶｍとＥＬ素
子１５の端子電圧の変化を示している。この端子電圧と
は、ＥＬ素子１５に定格電流を印加した時である。図１
０８はＥＬ素子１５に流す電流が電流密度１００Ａ／平
方メーターの場合であるが、図１０８の傾向は、電流密
度５０〜１００Ａ／平方メーターの場合とほとんど差が
なかった。したがって、広い範囲の電流密度で適用でき
ると推定される。
【０９７４】縦軸は初期のＥＬ素子１５の端子電圧に対
して、２５００時間後の端子電圧との比である。たとえ
ば、経過時間０時間において、電流密度１００Ａ／平方
メーターの電流の印加した時の端子電圧が８（Ｖ）と
し、経過時間２５００時間において、電流密度１００Ａ
／平方メーターの電流の印加した時の端子電圧が１０
（Ｖ）とすれば、端子電圧比は、１０／８＝１．２５で
ある。
【０９７５】横軸は、逆バイアス電圧Ｖｍと１周期に逆
バイアス電圧を印加した時間ｔ１の積に対する定格端子
電圧Ｖ０の比である。たとえば、６０Ｈｚ（とくに６０
Ｈｚに意味はないが）で、逆バイアス電圧Ｖｍを印加し
た時間が１／２（半分）であれば、ｔ１＝０．５であ
る。また、経過時間０時間において、電流密度１００Ａ
／平方メーターの電流の印加した時の端子電圧（定格端
子電圧）が８（Ｖ）とし、逆バイアス電圧Ｖｍを８
（Ｖ）とすれば、｜逆バイアス電圧×ｔ１｜／（定格端
子電圧×ｔ２）＝｜−８（Ｖ）×０．５｜／（８（Ｖ）
×０．５）＝１．０となる。
【０９７６】図１０８によれば、｜逆バイアス電圧×ｔ
１｜／（定格端子電圧×ｔ２）が１．０以上で端子電圧
比の変化はなくなる（初期の定格端子電圧から変化しな
い）。逆バイアス電圧Ｖｍの印加による効果がよく発揮
されている。しかし、｜逆バイアス電圧×ｔ１｜／（定
格端子電圧×ｔ２）が１．７５以上で端子電圧比は増加
する傾向にある。したがって、｜逆バイアス電圧×ｔ１
｜／（定格端子電圧×ｔ２）は１．０以上にするように
逆バイアス電圧Ｖｍの大きさおよび印加時間比ｔ１（も
しくはｔ２、あるいはｔ１とｔ２との比率）を決定する
とよい。また、好ましくは、｜逆バイアス電圧×ｔ１｜
／（定格端子電圧×ｔ２）は１．７５以下になるように
ように逆バイアス電圧Ｖｍの大きさおよび印加時間比ｔ
１などを決定するとよい。
【０９７７】ただし、バイアス駆動を行う場合は、逆バ
イアスＶｍと定格電流とを交互に印加する必要がある。
図１０９のようにサンプルＡとＢとの単位時間あたりの
平均輝度を等しくしようとすると、逆バイアス電圧を印
加する場合は、印加しない場合に比較して瞬時的には高
い電流を流す必要がある。そのため、逆バイアス電圧Ｖ
ｍを印加する場合（図１０９のサンプルＡ）のＥＬ素子
１５の端子電圧も高くなる。
【０９７８】しかし、図１０８では、逆バイアス電圧を
印加する駆動方法でも、定格端子電圧Ｖ０とは、平均輝
度を満足する端子電圧（つまり、ＥＬ素子１５を点灯す
る端子電圧）とする（本明細書の具体例によれば、電流
密度２００Ａ／平方メーターの電流の印加した時の端子
電圧である。ただし、１／２デューティであるので、１
周期の平均輝度は電流密度２００Ａ／平方メーターでの
輝度となる）。
【０９７９】以上の事項は、ＥＬ素子１５を、白ラスタ
ー表示（画面全体のＥＬ素子に最大電流を印加している
場合）を想定している。しかし、ＥＬ表示装置の映像表
示を行う場合は、自然画であり、階調表示を行う。した
がって、たえず、ＥＬ素子１５の白ピーク電流（最大白
表示で流れる電流。本明細書の具体例では、平均電流密
度１００Ａ／平方メーターの電流）が流れているのでは
ない。
【０９８０】一般的に、映像表示を行う場合は、各ＥＬ
素子１５に印加される電流（流れる電流）は、白ピーク
電流（定格端子電圧時に流れる電流。本明細書の具体例
によれば、電流密度１００Ａ／平方メーターの電流）の
約０．２倍である。
【０９８１】したがって、図１０８の実施例では、映像
表示を行う場合は横軸の値に０．２をかけるものとする
必要がある。したがって、｜逆バイアス電圧×ｔ１｜／
（定格端子電圧×ｔ２）は０．２以上にするように逆バ
イアス電圧Ｖｍの大きさおよび印加時間比ｔ１（もしく
はｔ２、あるいはｔ１とｔ２との比率など）を決定する
とよい。また、好ましくは、｜逆バイアス電圧×ｔ１｜
／（定格端子電圧×ｔ２）は１．７５×０．２＝０．３
５以下になるようにように逆バイアス電圧Ｖｍの大きさ
および印加時間比ｔ１などを決定するとよい。
【０９８２】つまり、図１０８の横軸（｜逆バイアス電
圧×ｔ１｜／（定格端子電圧×ｔ２））において、１．
０の値を０．２とする必要がある。したがって、表示パ
ネルに映像を表示する（この使用状態が通常であろう。
白ラスターを常時表示することはないであろう）時は、
｜逆バイアス電圧×ｔ１｜／（定格端子電圧×ｔ２）が
０．２よりも大きくなるように、逆バイアス電圧Ｖｍを
所定時間ｔ１印加するようにする。また、｜逆バイアス
電圧×ｔ１｜／（定格端子電圧×ｔ２）の値が大きくな
っても、図１０８で図示するように、端子電圧比の増加
は大きくない。したがって、上限値は白ラスター表示を
実施することも考慮して、｜逆バイアス電圧×ｔ１｜／
（定格端子電圧×ｔ２）の値が１．７５以下を満足する
ようにすればよい。
【０９８３】以下、図面を参照しながら、本発明の逆バ
イアス方式について説明をする。なお、本発明はＥＬ素
子１５に電流が流れていない期間に逆バイアス電圧Ｖｍ
（電流）を印加することを基本とする。しかし、これに
限定するものではない。たとえば、ＥＬ素子１５に電流
が流れている状態で、強制的に逆バイアス電圧Ｖｍを印
加してもよい。なお、この場合は、結果としてＥＬ素子
１５には電流が流れず、非点灯状態（黒表示状態）とな
るであろう。また、本発明は、主として電流プログラム
の画素構成で逆バイアス電圧Ｖｍを印加することを中心
として説明するがこれに限定するものではない。たとえ
ば、図１０３においてＴＦＴ１１ｅをオフさせ、図９０
と同様に逆バイアス電圧ＶｍをＥＬ素子１５のアノード
に印加する構成にすれば、電圧プログラム方式の画素構
成でも、以下に説明する逆バイアス電圧Ｖｍの印加を容
易に実現することができる。しがたって、図１０８など
で説明した効果を発揮することができる。
【０９８４】図９０は図１（ａ）の画素構成に逆バイア
ス電圧Ｖｍを印加するスイッチングＴＦＴ１１ｇを配置
あるいは形成している。ＴＦＴ１１ｇのゲート（Ｇ）端
子は制御用のゲート信号線１７ｄに接続されている。Ｔ
ＦＴ１１ｇをオンさせることによりＶｍ電圧がＥＬ素子
１５のアノードに印加される。
【０９８５】図９０は、本発明の逆バイアス電圧印加方
式の駆動方法の説明図である。まず、図１０７（ａ１）
に示すようにゲート信号線１７ａに電圧Ｖｇｌが印加さ
れると、ＴＦＴ１１ｂ、１１ｃがオンする。すると、図
１０７（ａ２）で示すように、ソースドライバ１４から
プログラム電流ＩｗがＴＦＴ１１ｃなどに流れ、コンデ
ンサ１９に電流プログラムされる。なお、Ｎ倍に限定す
るものではないが、ここでは説明を容易にするため、Ｎ
倍の電流をプログラムし、ＥＬ素子１５に１Ｆ／Ｎの期
間だけ、電流Ｉｄを流すものとする。
【０９８６】次に、図１０７（ｂ１）に図示するよう
に、ゲート信号線１７ｂに電圧Ｖｇｈが印加され、ＴＦ
Ｔ１１ｂ、１１ｃがオフする。同時（同時に限定するも
のではない）にゲート信号線１７ｂに電圧Ｖｇｌが印加
されると、ＴＦＴ１１ｄがオンする。すると、図１０７
（ｃ２）で示すように、電源ＶｄｄがＴＦＴ１１ａを介
して、電流プログラムされた電流ＩｄがＥＬ素子１５に
流れる。したがって、図１０７（ｃ１）に図示するよう
にＥＬ素子１５が発光する。この発光輝度は、プログラ
ムの変換効率が１００％であれば、約Ｎ倍の輝度で発光
する。
【０９８７】発光期間は１Ｆ／Ｎである。残りの１Ｆ
（１−１／Ｎ）の期間はＴＦＴ１１ｄがオフ状態であ
り、ＥＬ素子１５は非点灯（黒表示）となる。黒表示は
ＥＬ素子１５に全く電流が流れないため、完全な黒表示
を実現できる。また、発光時は白ピーク電流が大きいた
め、発光輝度も高い。そのため、本発明の駆動方法で
は、非常に高コントラスト表示を実現できる。
【０９８８】１Ｆの期間のすべてに、１倍の電流をＥＬ
素子１５に流した場合（従来の駆動方式）は、黒表示を
実現使用とすると、黒表示電流をコンデンサ１９にプロ
グラムする必要がある。しかし、電流駆動方式では黒表
示時の電流値が小さいため、寄生容量の影響と大きく受
け十分な解像度がでないという課題が発生する。また、
黒浮きが発生するという課題も発生する。その上、ゲー
ト信号線１７からの突き抜け電圧の影響も受ける。これ
らの課題により、黒表示部でもＥＬ素子１５が微点灯状
態となる。しがたって、コントラストは非常に悪くな
る。
【０９８９】本発明の方式では、１Ｆ（１−１／Ｎ）の
期間は完全にＥＬ素子１５に電流が流れない。したがっ
て、完全な黒表示を実現できる。つまり、黒浮きが発生
しない。そのため、図５２などで説明した黒表示のため
のプリチャージを行わなくとも高コントラスト表示を実
現できる。
【０９９０】なお、もちろん、図９０などで説明する方
式に図５２などの方式を加えて実施してもよいことは言
うまでもない。また、高コントラスト表示を実現できる
ことは図５４、図６７、図１０３などの電圧プログラム
の画素構成でも同様に効果がある。１Ｆ／Ｎパルス駆動
を実施することにより、１Ｆ（１−１／Ｎ）の期間はＥ
Ｌ素子１５に全く電流が流れず、高コントラスト表示を
実現できるからである。もちろん、画像表示を間欠にす
ることによる良好な動画表示を実現できる。
【０９９１】また、画素構成によっては、突き抜け電圧
がＥＬ素子１５に流れる電流を増加させる方向に作用す
る場合は、白ピーク電流が増加し、画像表示のコントラ
スト感が増加する。したがって、良好な画像表示を実現
できる。
【０９９２】図１０７（ｄ１）に図示するように、ゲー
ト信号線１７ｄにオン電圧を印加し、ＴＦＴ１１ｇをオ
ンさせる。この時、ＴＦＴ１１ｄはオフ状態をする。Ｔ
ＦＴ１１ｇをオンさせることにより、ＥＬ素子１５のア
ノード（なお、画素構成によっては、逆バイアス電圧Ｖ
ｍをＥＬ素子１５のカソードに印加する場合もある。ま
た、逆バイアス電圧Ｖｍは正極性の電圧の場合もある）
に逆バイアス電圧Ｖｍ（逆バイアス電流Ｉｍが流れると
も表現できる。ＥＬ素子１５は回路的にはコンデンサと
みなすことができるため、逆バイアス電圧の印加により
交流的に電流が流れるからである。また、蓄積された電
荷が放電されるからである。）が印加される。印加する
時間ｔ１は図１０８の状態を満足するように構成する
（図１０７（ｄ２））。
【０９９３】逆バイアス電圧Ｖｍを印加する期間はＥＬ
素子１５に電流Ｉｄが流れていない期間とすることが好
ましい。Ｉｄが流れていると、逆バイアス電圧とショー
ト状態が発生するからである（できないことはない）。
【０９９４】なお、図１０７（ｄ１）では逆バイアス電
圧Ｖｍを印加する期間は１Ｆのうちの１箇所としたがこ
れに限定するものではなく、複数の分割（たとえば、１
Ｆの期間に、２回以上あるいは３回以上に分けてＥＬ素
子１５に逆バイアス電圧Ｖｍを印加するなど）してもよ
い。
【０９９５】この制御は容易である。ゲート信号線１７
ｂにオフ電圧を印加している期間のうち、任意のタイミ
ングでゲート信号線１７ｄにオンオフ電圧を印加すれば
よいからである。これらのオン時間の総和が図１０８で
説明したｔ１時間となるようにすればよい。
【０９９６】また、ＥＬ素子１５に電流を流さない期間
１Ｆ（１−１／Ｎ）の期間が複数の期間に分割される場
合もある。分割することにより、フリッカの発生が抑制
される。ＥＬ素子１５に電流を流さない期間１Ｆ（１−
１／Ｎ）の期間が複数の期間に分割された場合において
は、その期間に逆バイアス電圧Ｖｍを印加すればよい。
ただし、分割されたＥＬ素子１５に電流を流さない期間
１Ｆ（１−１／Ｎ）のすべてに逆バイアス電圧Ｖｍを印
加する必要はない。
【０９９７】図１０９のように逆バイアス電圧を印加せ
ず、かつ、ＥＬ素子１５にも電流が流れていない駆動方
法では、図１０８で説明した内容を補正（もしくは補
足）する必要がある。つまり、図１０８で説明した時間
ｔ１とは逆バイアス電圧Ｖｍを印加した時間である。ま
た、時間ｔ２とはＥＬ素子１５に電流を印加した時間で
ある。
【０９９８】なお、逆バイアス電圧Ｖｍは直流的に固定
値である必要はない。Ｖｍ＝−８（Ｖ）固定で印加する
ことである。つまり、逆バイアス電圧Ｖｍはのこぎり歯
波形の信号としてもよく、パルス的な波形の信号として
もよい。また、サイン波の信号波形でもよい。この場合
では逆バイアス電圧とは、波形を積分したもの、あるい
は実効値とする。また、印加時間ｔ１も不明確となる
が、Ｖｍ電圧を積分したもの実効値を矩形波形とし、こ
の矩形波形が印加されたとする時間をｔ１とすればよ
い。
【０９９９】たとえば、逆バイアス電圧の波形が、図１
１５（ａ）に図示する電圧波形（３角形波）であるとす
る。最大振幅値が１６（Ｖ）、印加時間がｔ１＝１００
（μｓｅｃ）であるとする。この場合は、図１１５
（ｂ）に図示するように、最大振幅値が８（Ｖ）、印加
時間がｔ１＝１００（μｓｅｃ）の電圧波形と等価であ
る。また、図１１５（ｃ）に図示するように、最大振幅
値が１６（Ｖ）、印加時間がｔ１＝５０（μｓｅｃ）の
電圧波形と等価と見なして処理を行ってもよい。以上の
事項は、ＥＬ素子１５に印加する正方向の電圧について
も同様である。
【１０００】同様の事項はＥＬ素子１５に流す電流Ｉｄ
についても該当する。つまり、ＥＬ素子１５に流す電流
（電圧）も直流ではなく、サイン波形の電流波形などに
する場合もあるからである。この場合も直流の実効値に
変換し、その矩形波の印加期間ｔ２に換算すればよい。
【１００１】逆バイアス電圧Ｖｍを印加する期間は、図
９１（ａ）に図示するように、ゲート信号線１７ａにオ
ン電圧を印加する期間（通常、１Ｈ期間：プログラム期
間）以外のすべての期間を逆バイアス電圧Ｖｍの印加期
間としてもよい。
【１００２】また、ＥＬ素子１５に電流Ｉｄを印加して
いない期間に逆バイアス電圧を印加すれはよいのである
から、図９１（ｂ）に図示するように、ゲート信号線１
７ａにオン電圧を印加する期間（プログラム期間）を含
む期間に逆バイアス電圧Ｖｍを印加するように構成して
もよい（図９１（ｂ）はＥＬ素子１５に電流Ｉｄを印加
している期間（ゲート信号線１７ｂにオン電圧を印加し
ている期間）以外に逆バイアス電圧Ｖｍを印加してい
る）。
【１００３】なお、図９１、図１０７などで説明した逆
バイアス電圧Ｖｍの印加時間、印加方式、印加タイミン
グなどに関する事項は他の実施例にも適用される。
【１００４】以上のように、本発明では、１Ｆ期間に非
点灯期間３１２を有している。この非点灯期間を設ける
ことにより動画表示性能が向上する。また、非点灯時間
を設けているために、非点灯期間にＥＬ素子１５に逆バ
イアス電圧を印加できる。したがって、ＥＬ素子１５が
劣化することがなく、端子電圧の上昇もない。そのた
め、電源電圧Ｖｄｄも低く設定できる。
【１００５】図９１はＥＬ素子１５の直前に逆バイアス
電圧を印加するように構成したものであった。他の構成
として、図９２に図示するように、ＴＦＴ１１ｄを介し
てＥＬ素子１５に逆バイアス電圧Ｖｍ（電流−Ｉｍ）を
印加する構成も例示される。
【１００６】ゲート信号線１７ｄにオン電圧を印加する
ことにより、ＴＦＴ１１ｇがオンし、逆バイアスＶｍが
印加される。同時にＴＦＴ１１ｄもオンさせることによ
り、ＥＬ素子１５に逆バイアス電圧を印加することがで
きる。図９２の構成では、逆バイアス電圧Ｖｍの印加
は、ＴＦＴ１１ｇとＴＦＴ１１ｄの両方で制御すること
ができる。そのため、制御が容易になり、柔軟性が向上
する。
【１００７】ゲート信号線１７に印加される電圧は、該
当画素が選択されている時にオン電圧が印加される。非
選択の期間はオフ電圧が印加される。したがって、ゲー
ト信号線に印加される電圧は１Ｆの期間のうち、ほとん
どの期間にオフ電圧が印加されている。したがって、オ
フ電圧を逆バイアス電圧として使用することができる。
【１００８】オフ電圧はＴＦＴを完全にオフさせるた
め、通常、カソード電圧よりも低い電位である（もちろ
ん、ＴＦＴがＰチャンネルの場合は逆である）。特にＴ
ＦＴがアモルファスシリコンの場合は、オフ電圧はかな
り低く設定されることが通常である。
【１００９】図９３の構成では、ゲート信号線１７ａに
接続されたＴＦＴ１１ｂ、１１ｃをｎチャンネルＴＦＴ
としている。したがって、電圧ＶｇｈでＴＦＴ１１ｂ，
１１ｃはオンし、電圧Ｖｇｌでオフ状態となる。１Ｆの
ほとんどの期間はゲート信号線１７ｂには電圧Ｖｇｌが
印加されている。この電圧Ｖｈｌを逆バイアス電圧Ｖｍ
とする（Ｖｇｌ＝Ｖｍ）。
【１０１０】ＴＦＴ１１ｇも先の実施例と同様にゲート
信号線１７ｄに印加する電圧で制御する。なお、断って
おくが、ゲート信号線１７ｄに印加する電圧はＴＦＴ１
１ｇのオンオフを制御するものであるから、印加する電
圧はＶｇｈ，Ｖｇｌに特定されるものではなく、他の任
意の電圧を使用することができる。
【１０１１】ＴＦＴ１１ｇがオンすると、ゲート信号線
１７ａに印加されている電圧ＶｇｌがＥＬ素子１５に印
加される。したがって、ＥＬ素子１５に逆バイアス電圧
Ｖｍを印加することができる。図９３の構成では、図９
２のように逆バイアス電圧Ｖｍを供給する信号線が不要
であるため、画素開口率を向上できる。なお、図９３に
おいて。ゲート信号線１７ｂに印加する電圧をＥＬ素子
１５に印加するように構成してもよい（ＴＦＴ１１ｄは
ｎチャンネルにするなど構成に考慮する必要はある）。
【１０１２】図９３はゲート信号線１７の電圧を逆バイ
アス電圧にする構成であった。図９４はソース信号線１
８に印加された電圧をＥＬ素子１５の逆バイアス電圧と
する構成である。ＴＦＴ１１ｇがオンするタイミング
で、ソース信号線１８に逆バイアス電圧Ｖｍを印加す
る。ソース信号線１８に印加されている電圧ＶｍがＥＬ
素子１５に印加される。したがって、ＥＬ素子１５に逆
バイアス電圧Ｖｍを印加することができる。タイミング
などは図５２で説明しているので省略する。
【１０１３】逆バイアス電圧Ｖｍを印加する時間が、Ｅ
Ｌ素子１５に電流を印加している期間に比較して長いと
きは、図９５に図示するように、ＥＬ素子１５のアノー
ドとカソード端子間をショートすることも効果がある。
ＥＬ素子１５にチャージされた電圧が放電されるからで
ある。
【１０１４】図９５において、ＴＦＴ１１ｇがオンする
と、ＥＬ素子１５のアノードとカソード端子間がショー
トされる。ショートによりＥＬ素子１５の正孔輸送層に
蓄積された正孔が引き抜かれ、また、電子輸送層に蓄積
された電子も引き抜かれる。したがって、ＥＬ素子の劣
化を抑制できる。なお、図９１、図１０７などで説明し
た逆バイアス電圧Ｖｍの印加時間、印加方式、印加タイ
ミングなどに関する事項は図９５の実施例などにも適用
されることは言うまでもない。
【１０１５】図９５は各ＴＦＴがｐチャンネルで構成さ
れていた。図９６は図９５の構成をｎチャンネルに変化
させたものである。図９６において、ＴＦＴ１１ｇがオ
ンすると、ＥＬ素子１５のアノードとカソード端子間が
ショートされる。アノードおよびカソード端子にＶｄｄ
電圧が印加される。この期間にＥＬ素子１５の正孔輸送
層に蓄積された正孔が引き抜かれ、また、電子輸送層に
蓄積された電子も引き抜かれる。したがって、ＥＬ素子
の劣化を抑制できる。なお、図９５と同様に、図９１、
図１０７などで説明した逆バイアス電圧Ｖｍの印加時
間、印加方式、印加タイミングなどに関する事項は図９
６の実施例などにも適用されることは言うまでもない。
【１０１６】電流の流れる制御方向を変化させることに
よっても、ＥＬ素子１５に逆バイアス電圧Ｖｍを印加す
ることができる。図９７はその構成図である。図９７に
おいて、４０２は定電流源である。
【１０１７】図９７において、ＴＦＴ１１ｇがオンして
いるときには、ＴＦＴ１１ｇには定電流源４０２と同一
方向の電流が流れる。したがって、ＥＬ素子４０２には
順方向電圧が印加される。ＴＦＴ１１ｇがオフの時に
は、ＥＬ素子１５と電流源４０２とでループを構成する
ためＥＬ素子１５に流れる電流の向きが逆になる。つま
り、定電流源４０２を配置または形成することにより、
ＴＦＴ１１ｇの制御でＥＬ素子１５に容易に逆バイアス
電圧Ｖｍを印加することができる。この時の、信号線１
７のタイミングを図９８に示す。ゲート信号線１７ａが
選択されている期間以外の期間にゲート信号線１７ｄに
オン電圧が印加されている。
【１０１８】したがって、ＥＬ素子１５の正孔輸送層に
蓄積された正孔が引き抜かれ、また、電子輸送層に蓄積
された電子も引き抜かれる。したがって、正孔輸送材料
の酸化および電子輸送材料の還元による劣化を抑制でき
る。
【１０１９】図９９はＴＦＴ１１ｇをｎチャンネルと
し、ＴＦＴ１１ｄがオンしているときはＴＦＴ１１ｇを
オフ状態にし、ＴＦＴ１１ｄがオフしているときはＴＦ
Ｔ１１ｇをオン状態にした構成である。したがって、Ｔ
ＦＴ１１ｄがオンしているときはＥＬ素子１５が点灯
し、ＴＦＴ１１ｇがオンしているときにはＥＬ素子１５
に逆バイアス電圧Ｖｍが印加される。
【１０２０】逆バイアス電圧Ｖｍはカソード電圧Ｖｋよ
りも低い電圧にすることが有効である。しかし、逆バイ
アス電圧Ｖｍを別途発生させようとすると、発生回路が
必要である。この課題に対して、図１００ではフライン
グコンデンサを形成している。フライングコンデンサ回
路１００１は画素ごとに配置（形成）するほか、パネル
に１回路を配置（形成）してもよい。
【１０２１】フライングコンデンサ１００１はゲート信
号線１７ｅ，１７ｆを制御することにより動作させる。
ゲート信号線１７ｅとゲート信号線１７ｆとは逆位相で
動作させる。
【１０２２】まず、ゲート信号線１７ｅにオン電圧を印
加し、ＴＦＴ１１ｉ，１１ｊをオンさせ、コンデンサ１
９ｂにＶｄｄ電圧を印加する。この時、ゲート信号線１
７ｆにはオフ電圧を印加し、コンデンサ１９ｂに充電
後、ＴＦＴ１１ｈ，１１ｋをオフさせておく。
【１０２３】次に、ゲート信号線１７ｅにオン電圧を印
加し、ＴＦＴ１１ｉ，１１ｊをオフさせ、ゲート信号線
１７ｆにはオン電圧を印加し、ＴＦＴ１１ｈ，１１ｋを
オンさせる。すると、コンデンサ１９ｂに充電された電
圧Ｖｄｄは逆位相となってＥＬ素子１５に、−Ｖｄｄ電
圧が印加される。
【１０２４】以上のように構成することにより、逆位相
のＶｍ電圧（Ｖｍ＝−Ｖｄｄ）を発生させることができ
る。したがって、Ｖｍ電圧の供給配線は不要となる。
【１０２５】以上の実施例は、主として図１で説明した
電流プログラム方式の画素構成を例示して説明したが、
これに限定するものではなく、図１０１に図示するよう
に、カレントミラーの画素構成でも、逆バイアス電圧Ｖ
ｍを印加できるように構成できることは言うまでもな
い。なお、動作は図９０で説明した構成をそのまま準用
できるので省略する。また、図８９に図示するように、
電圧プログラムの画素構成であっても、逆バイアス電圧
を印加できることは言うまでもない。図５４、図６７、
図１０３などでも同様である。したがって、電圧プログ
ラムの画素構成でも非点灯時にＥＬ素子１５に逆バイア
ス電圧を印加するという構成あるいは方式を適用するこ
とができる。
【１０２６】なお、以上の実施例では、本発明は、非点
灯時にＥＬ素子１５に逆バイアス電圧を印加するという
構成あるいは方式であるとして説明をした。これは、表
示２１を表示し、ＥＬ素子１５を非点灯時に、ＥＬ素子
１５に逆バイアス電圧Ｖｍを印加することに限定される
ものではない。アクティブマトリックス型ＥＬ表示パネ
ルにおいて、たえず、非点灯時に逆バイアスを印加する
構成でも本発明の範疇である。
【１０２７】たとえば、ＥＬ表示パネルの使用を終了
し、終了してから所定期間の間、全画面２１のＥＬ素子
１５に逆バイアス電圧Ｖｍを印加するように構成しても
よい。また、ＥＬ表示パネルの使用を終了してから所定
期間の間、全画面２１のＥＬ素子１５を順次走査して逆
バイアス電圧Ｖｍを印加するように構成してもよい。ま
た、ＥＬ表示パネルの使用する際（たとえば、電源ｏｎ
時）、所定の時間の間。全画面２１のＥＬ素子１５を順
次走査して逆バイアス電圧Ｖｍを印加するように構成し
てもよい。また、ＥＬ表示パネルを使用していないと
き、所定時間間隔（例えば、１時間ごとに１０秒間のよ
うに）ごとに、逆バイアス電圧を印加するように構成し
てもよい。逆に、ＥＬ表示パネルを使用している時、所
定時間間隔（例えば、１時間ごとに１０秒間のように）
ごとに、逆バイアス電圧を印加するように構成してもよ
い。
【１０２８】以上の実施例は、ＥＬ素子１５に電流を流
さない期間に逆バイアス電圧Ｖｍを印加するという構成
であった。しかし、逆バイアスを印加する構成はこれに
限定されない。たとえば、本発明の表示パネルを携帯電
話に使用した構成で例示すると、携帯電話を使用してい
ない時に、逆バイアスを印加するという構成がある。
【１０２９】たとえば、携帯電話の電源スイッチが押さ
れた後、所定期間の間は、ＥＬ素子１５に逆バイアス電
圧Ｖｍを印加するという構成が例示される。また、携帯
電話を使用後、所定期間はＥＬ素子１５に逆バイアス電
圧を印加するという構成も例示される。あるいは、折り
たたみ式の携帯電話の場合、折りたたみ状態から使用状
態にした時、所定期間の間、ＥＬ素子１５に逆バイアス
電圧を印加するという構成、逆に、使用状態から折りた
たみ状態にした時、所定期間の間、ＥＬ素子１５に逆バ
イアス電圧を印加するという構成が例示される。
【１０３０】図３２１は、上記の実施例である。図３２
１は説明を容易にするため、１画素を図示しているが、
実際は、画素が１７６ＲＧＢ×２２０などのようにマト
リックス状に配置されている。
【１０３１】図３２１において、３２１１は電圧検出回
路である。電圧検出回路３２１１は電源ボタンが押され
たことを検出する。電圧検出回路３２１１は電圧を検出
すると、ゲートドライブ回路１４ｂに信号を出力し、ゲ
ートドライバ回路１４ｂを動作させる。
【１０３２】ゲートドライブ回路１４ｂはゲート信号線
１７ｄにオン電圧を出力し、ＴＦＴ１１ｇをオンさせ
る。ＴＦＴ１１ｇのオンにより逆バイアス電圧ＶｍがＥ
Ｌ素子１５のアノードに印加される。
【１０３３】以上のように、図３２１の構成では、電圧
検出を行い、一定の期間の間、ＥＬ素子１５に逆バイア
ス電圧Ｖｍを印加する。逆バイアス電圧を印加している
時は、ソースドライバ回路１４などは動作させないよう
にする。
【１０３４】図４００は図１の画素構成に、逆バイアス
電圧印加用のＰチャンネルＴＦＴ１１ｇ（Ｐ）を付加
（形成）した構成である。逆バイアス線４００１に逆バ
イアス電圧を印加する。逆バイアス電圧を印加する有無
は、ゲート電位制御線４００２に印加する電圧で行う。
【１０３５】ゲート電位制御線４００３に印加する電圧
を逆バイアス線４００１に印加している電圧よりも低く
することにより、ＴＦＴ１１ｇ（Ｐ）がオンし、ＥＬ素
子１５のアノード電極に逆バイアス電圧Ｖｍが印加され
る。逆バイアス線４００１はソース信号線１８と平行方
向に引き出すと、ゲート信号線１７との交点がなくな
り、ゲート信号線１７とゲート電位制御線４００３との
クロスショートが減少する。また、ゲート電位制御線４
００３に印加した信号がゲート信号線１７に突き抜け、
ゲート信号線１７の電位変動を引き起こし、ＴＦＴ１１
ｂなどにリークが発生するという課題を減少させること
ができる。
【１０３６】逆バイアス線４００１は、常時、逆バイア
ス電圧Ｖｍを印加する構成でもよい。しかし、常時、逆
バイアス電圧Ｖｍを印加しておくと、ＴＦＴ１１のゲー
ト（ｇ）端子とソース（Ｓ）端子間に常時、大きな電位
差が印加される。そのため、ＴＦＴ１１ｇが劣化する場
合がある。この課題に対しては、逆バイアス電圧Ｖｍを
印加する時に、逆バイアス線４００１に逆バイアス電圧
Ｖｍを印加し、他の期間は逆バイアス線４００１をハイ
インピーダンス状態にする方法がある。つまり、オープ
ンにしておく。
【１０３７】なお、図４００ではＴＦＴ１１ｇはＰチャ
ンネルとしたが、これに限定するものではなく、図４０
１に図示するように、ＴＦＴ１１ｇをＮチャンネルとし
てもよい。図４０１では、ゲート電位制御線４００３に
印加する電圧を逆バイアス線４００１に印加している電
圧よりも高くすることにより、ＴＦＴ１１ｇ（Ｎ）がオ
ンし、ＥＬ素子１５のアノード電極に逆バイアス電圧Ｖ
ｍが印加される。
【１０３８】また、図４０１の画素構成などにおいて、
ゲート電位制御線４００３を常時、電位固定して動作さ
せてもよい。たとえば、図４０１においてＶｋ電圧が０
（Ｖ）とする時、ゲート電位制御線４００３の電位を０
（Ｖ）以上（好ましくは２（Ｖ）以上）にする。なお、
この電位をＶｓｇとする。この状態で、逆バイアス線４
００１の電位を逆バイアス電圧Ｖｍ（０（Ｖ）以下、好
ましくはＶｋより−５（Ｖ）以上小さい電圧）にする
と、ＴＦＴ１１ｇ（Ｎ）がオンし、ＥＬ素子１５のアノ
ードに、逆バイアス電圧Ｖｍが印加される。逆バイアス
線４００１の電圧をゲート電位制御線４００３の電圧
（つまり、ＴＦＴ１１ｇのゲート（Ｇ）端子電圧）より
も高くすると、ＴＦＴ１１ｇはオフ状態であるため、Ｅ
Ｌ素子１５には逆バイアス電圧Ｖｍは印加されない。も
ちろん、この状態の時に、逆バイアス線４００１をハイ
インピーダンス状態（オープン状態など）としてもよい
ことは言うまでもない。
【１０３９】また、図４４６に図示するように、逆バイ
アス制御線４００１を制御するゲートドライバ回路１２
ｃを別途形成または配置してもよい。ゲートドライバ回
路１２ｃは、ゲートドライバ回路１２ａと同様に順次シ
フト動作し、シフト動作に同期して、逆バイアス電圧を
印加する位置がシフトされる。
【１０４０】以上の駆動方法では、ＴＦＴ１１ｇのゲー
ト（Ｇ）端子は電位固定し、逆バイアス線４００１の電
位を変化させるだけで、ＥＬ素子１５に逆バイアス電圧
Ｖｍを印加することができる。したがって、逆バイアス
電圧Ｖｍの印加制御が容易である。また、ＴＦＴ１１ｇ
のゲート（Ｇ）端子とソース（Ｓ）端子間に印加される
電圧を低減できる。このことは、図４００のようにＴＦ
Ｔ１１ｇがＰチャンネルの場合も同様である。
【１０４１】また、逆バイアス電圧Ｖｍの印加は、ＥＬ
素子１５に電流を流していない時に行うものである。し
たがって、ＴＦＴ１１ｄがオンしていない時に、ＴＦＴ
１１ｇをオンさせることにより行えばよい。つまり、Ｔ
ＦＴ１１ｄのオンオフロジックの逆をゲート電位制御線
４００３に印加すればよい。たとえば、図４０１では、
ゲート信号線１７ｂにＴＦＴ１１ｄおよびＴＦＴ１１ｇ
のゲート（Ｇ）端子を接続すればよい。ＴＦＴ１１ｄは
Ｐチャンネルであり、ＴＦＴ１１ｇはＮチャンネルであ
るため、オンオフ動作は反対となる。
【１０４２】以上の実施例は、図１の画素構成の場合で
あったが、他の構成においても、図４０１などの逆バイ
アス電圧を印加する構成に適用できることは言うまでも
ない。たとえば、図４０３が電流プログラム方式の画素
構成である。図４０３ではゲート信号線１７にＶｇｈ電
圧を印加することにより、ＴＦＴ１１ｃ、ＴＦＴ１１ｂ
がオンし、ソース信号線１８の電圧（あるいはソース信
号線１８に流れる電流）をコンデンサ１９に書き込む。
一方、ＴＦＴ１１ｄはオフ状態となるため、この画素プ
ログラム状態の時には、ＥＬ素子１５には電流が流れな
い。このＥＬ素子１５に電流が流れていない期間に、逆
バイアス線４００１にＶｍ電圧を印加する。
【１０４３】ゲート信号線１７にＶｇｌ電圧を印加する
（画素非選択）と、ＴＦＴ１１ｃ、ＴＦＴ１１ｂがオフ
する。一方、ＴＦＴ１１ｄはオン状態となるため、ＥＬ
素子１５に電流が流れ、ＥＬ素子１５が点灯する。
【１０４４】図４０４は、図２１などで説明したカレン
トミラーの画素構成である。ＴＦＴ１１ｃは画素選択素
子である。ゲート信号線１７ａ１にオン電圧を印加する
ことにより、ＴＦＴ１１ｃがオンする。ＴＦＴ１１ｄは
リセット機能と、駆動用ＴＦＴ１１ａのドレイン（Ｄ）
−ゲート（Ｇ）端子間をショート（ＧＤショート）する
機能を有するスイッチ素子である。ＴＦＴ１１ｄはゲー
ト信号線１７ａ２にオン電圧を印加することによりオン
する。
【１０４５】ＴＦＴ１１ｄは、該当画素が選択する１Ｈ
（１水平走査期間、つまり１画素行）以上前にオンす
る。好ましくは３Ｈ前にはオンさせる。３Ｈ前とすれ
ば、３Ｈ前にＴＦＴ１１ｄがオンし、ＴＦＴ１１ａのゲ
ート（Ｇ）端子とドレイン（Ｄ）端子がショートされ
る。そのため、ＴＦＴ１１ａはオフする。したがって、
ＴＦＴ１１ｂには電流が流れなくなり、ＥＬ素子１５は
非点灯となる。
【１０４６】ＥＬ素子１５が非点灯状態の時、ＴＦＴ１
１ｇがオンし、ＥＬ素子１５に逆バイアス電圧が印加さ
れる。したがって、逆バイアス電圧は、ＴＦＴ１１ｄが
オンされている期間、印加されることになる。そのた
め、ロジック的にはＴＦＴ１１ｄとＴＦＴ１１ｇとは同
時にオンすることになる。
【１０４７】ＴＦＴ１１ｇのゲート（Ｇ）端子はＶｓｇ
電圧が印加されて固定されている。逆バイアス線４００
１をＶｓｇ電圧より十分に小さな逆バイアス電圧を逆バ
イアス線４００１に印加することによりＴＦＴ１１ｇが
オンする。
【１０４８】その後、前記該当画素に映像信号が印加
（書き込まれる）される水平走査期間がくると、ゲート
信号線１７ａ１にオン電圧が印加され、ＴＦＴ１１ｃが
オンする。したがって、ソースドライバ回路１４からソ
ース信号線１８に出力された映像信号電圧がコンデンサ
１９に印加される（ＴＦＴ１１ｄはオン状態が維持され
ている）。
【１０４９】ＴＦＴ１１ｄをオンさせると黒表示とな
る。１フィールド（１フレーム）期間に占めるＴＦＴ１
１ｄのオン期間が長くなるほど、黒表示期間の割合が長
くなる。したがって、黒表示期間が存在しても１フィー
ルド（１フレーム）の平均輝度を所望値とするために
は、表示期間の輝度を高くする必要がある。つまり、表
示期間にＥＬ素子１５に流す電流と大きくする必要があ
る。この動作は、本発明のＮ倍パルス駆動である（この
Ｎ倍パルス駆動については、後ほど説明をする。図３
１、図３３、図６２、図６３、図８７、図８８などを参
照のこと）。したがって、以降に説明するＮ倍パルス駆
動と、ＴＦＴ１１ｄをオンさせて黒表示とする駆動とを
組み合わせることが本発明の１つの特徴ある動作であ
る。また、ＥＬ素子１５が非点灯状態で、逆バイアス電
圧をＥＬ素子１５に印加することが本発明の特徴ある構
成（方式）である。
【１０５０】以降に説明するＮ倍パルス駆動は、１フィ
ールド（１フレーム）期間内において、１度、黒表示を
しても再度、ＥＬ素子１５に所定の電流（プログラムさ
れた電流（コンデンサ１９に保持されている電圧によ
る））を流すことができる。しかし、図４０４の構成で
は、一度、ＴＦＴ１１ｄがオンすると、コンデンサ１９
の電荷は放電（減少を含む）されるため、ＥＬ素子１５
に所定の電流（プログラムされた電流を流すことができ
ない。しかし、回路動作が容易であるという特徴があ
る。
【１０５１】なお、以上の実施例は画素が電流プログラ
ムの画素構成であったが、本発明はこれに限定するもの
ではなく、図４０５に図示するような電圧プログラムの
画素構成でも適用することができる。
【１０５２】図４０５は一般的に最も簡単な電圧プログ
ラムの画素構成である。ＴＦＴ１１ｂが選択スイッチン
グ素子であり、ＴＦＴ１１ａがＥＬ素子１５に電流を印
加する駆動用トランジスタである。この構成で、ＥＬ素
子１５のアノードに逆バイアス電圧印加用のＴＦＴ（ス
イッチング素子）１１ｇを配置（形成）している。
【１０５３】図４０５の画素構成では、ＥＬ素子１５に
流す電流は、ソース信号線１８に印加され、ＴＦＴ１１
ｂが選択されることにより、ＴＦＴ１１ａのゲート
（Ｇ）端子に印加される。
【１０５４】逆バイアス電圧ＶｍをＥＬ素子１５に印加
するためには、ＴＦＴ１１ａがオフさせる必要がある。
ＴＦＴ１１ａをオフさせるためには、ＴＦＴ１１ａのＶ
ｄｄ端子とゲート（Ｇ）端子間をショートすればよい。
この構成については、後に図４５８を用いて説明をす
る。
【１０５５】また、ソース信号線１８にＶｄｄ電圧また
はＴＦＴ１１ａをオフさせる電圧を印加し、ＴＦＴ１１
ｂをオンさせてＴＦＴ１１ａのゲート（Ｇ）端子に印加
させてもよい。この電圧によりＴＦＴ１１ａがオフする
（もしくは、ほとんど、電流が流れないような状態にす
る（略オフ状態：ＴＦＴ１１ａが高インピーダンス状
態））。その後、ＴＦＴ１１ｇをオンさせて、ＥＬ素子
１５に逆バイアス電圧を印加する。この逆バイアス電圧
Ｖｍの印加は、全画素同時に行ってもよい。つまり、ソ
ース信号線１８にＴＦＴ１１ａを略オフする電圧を印加
し、すべての（複数の）画素行のＴＦＴ１１ｂをオンさ
せる。したがって、ＴＦＴ１１ａがオフする。その後、
ＴＦＴ１１ｇをオンさせて、逆バイアス電圧をＥＬ素子
１５に印加する。その後、順次、各画素行に映像信号を
印加し、表示装置に画像を表示する。
【１０５６】図４０６の電圧プログラム（図６７なども
参照のこと）の画素行でも逆バイアス電圧駆動を実施で
きることは言うまでもない。
【１０５７】図４０６の画素構成では、まず、ソース信
号線１８にＶｄｄ電圧が印加され、ＴＦＴ１１ｃ、１１
ｅがオンする。したがって、ＴＦＴ１１ａに電流がなが
れ、ＴＦＴ１１ａのドレイン（Ｄ）端子の電位がＶｋ電
圧の方向にシフトする。次に、ＴＦＴ１１ｂがオンし、
また、ＴＦＴ１１ｅがオフして、コンデンサ１９ａにＴ
ＦＴ１１ａのＶｔが保持される。その後、ＴＦＴ１１ｂ
がオフし、ソース信号線１８に映像信号電圧が印加さ
れ、この電圧がコンデンサ１９ｂに印加された後、ＴＦ
Ｔ１１ｃがオフして、前記映像信号電圧がコンデンサ１
９ｂに保持される。
【１０５８】ＴＦＴ１１ｇのオンオフ制御は、後に説明
するが、Ｎ倍パルス駆動方式にしたがって制御される。
ＴＦＴ１１ｅがオンすれば、駆動ＴＦＴ１１ａからの電
流がＥＬ素子１５に流れる。ＴＦＴ１１ｅがオフの時に
は、ＴＦＴ１１ｇがオンし、逆バイアス電圧がＥＬ素子
１５に印加される。したがって、ＴＦＴ１１ｅのオンオ
フ制御とＴＦＴ１１ｇのオンオフ制御とはロジック的に
逆ロジックとすればよい。
【１０５９】図４０７は逆バイアス電圧駆動を実現する
表示パネルの回路構成である（ドライバを含む構成であ
る）。図４０７では図４００の画素構成を例示して説明
をするが、これに限定するものではない。例えば、図４
０１、図４０６などであっても同様あるいは当業者であ
れば簡単な変更を加えるだけで適用することができるこ
とは言うまでもないであろう。
【１０６０】ゲート信号線１７ａ、ゲート信号線１７ｂ
の制御およびドライバ回路１２ａの構成は、すでに説明
したので省略する。ゲートドライバ１２ｃは逆バイアス
線４００１を制御する信号（電圧、電流）を出力（制
御）する。
【１０６１】ゲートドライバ１２ｃはゲートドライバ１
２ａと同様に、クロック（ＣＬＫ３Ｎ、ＣＬＫ３Ｐ）、
スタートパルス（ＳＴ３）などの制御信号で制御され
る。このスタートパルスは、ゲートドライバ１２ａと同
様にシフトレジスタ２２ｃ内をシフトしていき、逆バイ
アス電圧の選択位置と選択する。また、３２７１ｃの機
能、動作はゲートドライバ１２ａの機能あるいは動作と
同様であるので説明を省略する。
【１０６２】ゲートドライバ１２ｃはＶｓｈ電源（電
圧）とＶｓｌ電源（電圧）で制御される。また、逆バイ
アス線４００１には、Ｖｓｈ電圧またはＶｓｌ電圧が印
加される。つまり、図４００などにおいて、逆バイアス
電圧ＶｍとはＶｓｌ電圧である。したがって、Ｖｓｇ電
圧よりもＶｓｈ電圧は高い。また、Ｖｓｇ電圧よりもＶ
ｓｌ電圧が低い。そのため、ＴＦＴ１１ｇがＮチャンネ
ルの場合は、逆バイアス線４００１にＶｓｈ電圧が印加
されている場合は、ＴＦＴ１１ｇはオフ状態である。ま
た、逆バイアス線４００１にＶｓｌ電圧が印加されてい
る場合は、ＴＦＴ１１ｇはオン状態となる。
【１０６３】ゲートドライバ１２ｃはゲートドライバ１
２ａと同期を取り、ＥＬ素子１５に電流が流れていない
期間にＥＬ素子１５に逆バイアス電圧を印加する。基本
的には、ゲート信号線１７ｂにオフ電圧が印加されてい
る画素行が該当する逆バイアス線４００１に逆バイアス
電圧Ｖｓｌが印加される。なお、基本的には、ゲート信
号線１７ｂにオン電圧が印加されている画素行が該当す
る逆バイアス線４００１には、Ｖｇｈ電圧が印加され
る。しかし、ＥＬ素子１５に電流が流れていなければ、
必ず前記ＥＬ素子１５に逆バイアス電圧を印加すること
に限定されるものではない。つまり、前記画素行の逆バ
イアス線４００１にＶｇｈ電圧が印加されていてもよ
い。
【１０６４】また、逆バイアス電圧の印加期間は連続し
ている必要はない。例えば、間欠的でも良く、ゲート信
号線１７ｂの動作と同期をとる必要はあるが、ランダム
的であってもよい。また、画像表示を開始する前に、全
画素あるいは所定の画素領域に一括に逆バイアス電圧を
印加してもよい。
【１０６５】しかし、基本的には、図１５１、図１５
７、図２１５などで説明した（する）ように非表示領域
３１２に逆バイアス電圧を印加するように制御すること
が構成の回路容易で、また、制御も容易である。したが
って、本発明のＮ倍パルス駆動と図４０７などの回路構
成（逆バイアス駆動）とを組み合わせて用いることが好
ましい。
【１０６６】図４０８は逆バイアス駆動のタイミングチ
ャートである。なお、チャート図において（１）（２）
などの添え字は、画素行を示している。説明を容易にす
るため、（１）とは、第１画素行目と示し、（２）とは
第２画素行目を示すとして説明をするが、これに限定す
るものではない。（１）がN画素行目を示し、（２）がN
+1画素行目を示すと考えても良い。以上のことは他の実
施例でも、特例を除いて同様である。また、図４０８な
どの実施例では、図４００あるいは図１などの画素構成
を例示して説明をするがこれに限定されるものではな
い。たとえば、図２１、図６７、図１０３などの画素構
成においても適用できるものである。
【１０６７】第１画素行目のゲート信号線１７ａ（１）
にオン電圧（Ｖｇｌ）が印加されている時には、第１画
素行目のゲート信号線１７ｂ（１）にはオフ電圧（Ｖｇ
ｈ）が印加される。つまり、ＴＦＴ１１ｄはオフであ
り、ＥＬ素子１５には電流が流れていない。
【１０６８】逆バイアス線４００１（１）には、Ｖｓｌ
電圧（ＴＦＴ１１ｇがオンする電圧）が印加される。し
たがって、ＴＦＴ１１ｇがオンし、ＥＬ素子１５には逆
バイアス電圧が印加されている。逆バイアス電圧は、ゲ
ート信号線１７ｂにオフ電圧（Ｖｇｈ）が印加された
後、所定期間（１Ｈの１／２００以上の期間、または、
０．５μｓｅｃ）後に、逆バイアス電圧が印加される。
また、ゲート信号線１７ｂにオン電圧（Ｖｇｌ）が印加
される所定期間（１Ｈの１／２００以上の期間、また
は、０．５μｓｅｃ）前に、逆バイアス電圧がオフされ
る。これは、ＴＦＴ１１ｄとＴＦＴ１１ｇが同時にオン
となることを回避するためである。
【１０６９】次の水平走査期間（１Ｈ）には、ゲート信
号線１７ａにはオフ電圧（Ｖｇｈ）が印加され、第２画
素行が選択される。つまり、ゲート信号線１７ｂ（２）
にオン電圧が印加される。一方、ゲート信号線１７ｂに
はオン電圧（Ｖｇｌ）が印加され、ＴＦＴ１１ｄがオン
して、ＥＬ素子１５にＴＦＴ１１ａから電流が流れＥＬ
素子１５が発光する。また、逆バイアス線４００１
（１）にはオフ電圧（Ｖｓｈ）が印加されて、第１画素
行（１）のＥＬ素子１５には逆バイアス電圧が印加され
ないようになる。第２画素行の逆バイアス線４００１
（２）にはＶｓｌ電圧（逆バイアス電圧）が印加され
る。
【１０７０】以上の動作を順次くりかえすことにより、
１画面の画像が書き換えられる。以上の実施例では、各
画素にプログラムされている期間に、逆バイアス電圧を
印加するという構成であった。しかし、図４０７の回路
構成はこれに限定されるものではない。複数の画素行に
連続して逆バイアス電圧を印加することもできることは
明らかである。また、ブロック駆動や、図８７、図８８
などで説明した複数画素行を同時に選択する駆動方式と
も組み合わせることができることは明らかである。
【１０７１】図４０９と図４０８の差異は、ゲート信号
線１７ｂが選択時を含む複数水平走査期間でオフ電圧
（Ｖｇｈ）が印加され、この期間に逆バイアス線４００
１に逆バイアス電圧Ｖｓｌが印加されていることであ
る。つまり、複数水平走査期間にわたり、ＥＬ素子１５
に逆バイアス電圧が印加されている。
【１０７２】以上の図４０９のように、複数水平走査期
間にわたって、逆バイアス電圧を印加するように駆動し
てもよい。また、間欠的に複数水平走査期間に逆バイア
ス電圧を印加してもよい。たとえば、奇数画素行は第
２、４、６、８……水平走査期間に逆バイアス電圧を印
加し、偶数画素行は第１、３、５、７……水平走査期間
に逆バイアス電圧を印加してもよい。また、第１フレー
ムは第１、５、８、９……水平走査期間に逆バイアス電
圧を印加し、第２フレームでは、残りの第２、３、４、
６、７、１０……水平走査期間に逆バイアス電圧を印加
してもよい。ただし、ＥＬ素子１５が点灯している画素
行には逆バイアス電圧を印加することができないのでこ
れを考慮して駆動することは言うまでもない。
【１０７３】図４１０は１水平走査期間（１Ｈ）を２つ
の期間に分割し、前半の期間はＥＬ素子１５を点灯さ
せ、後半の期間に逆バイアス電圧を印加する駆動方式で
ある。もちろん、後半の期間はＥＬ素子１５を点灯さ
せ、前半の期間に逆バイアス電圧を印加してもよい。ま
た、１Ｈ期間を３つ以上の期間に分割し、ＥＬ素子１５
に電流または逆バイアスを印加するように駆動してもよ
いことは言うまでもない。
【１０７４】図４１０では、第１画素行目のゲート信号
線１７ａ（１）にオン電圧（Ｖｇｌ）が印加されている
時には、第１画素行目のゲート信号線１７ｂ（１）には
オフ電圧（Ｖｇｈ）が印加される。つまり、ＴＦＴ１１
ｄはオフであり、ＥＬ素子１５には電流が流れていな
い。
【１０７５】また、逆バイアス線４００１（１）には、
Ｖｓｈ電圧（ＴＦＴ１１ｇがオフする電圧）が印加され
る。もちろん、この期間は、EL素子１５には電流が流れ
ていないため、この期間にＥＬ素子１５に逆バイアス電
圧を印加してもよい。
【１０７６】次の水平走査期間（１Ｈ）には、ゲート信
号線１７ａにはオフ電圧（Ｖｇｈ）が印加され、第２画
素行が選択される。つまり、ゲート信号線１７ｂ（２）
にオン電圧が印加される。一方、ゲート信号線１７ｂに
は１水平走査期間の前半部にオン電圧（Ｖｇｌ）が印加
され、ＴＦＴ１１ｄがオンして、ＥＬ素子１５にＴＦＴ
１１ａから電流が流れＥＬ素子１５が発光する。１水平
走査期間の後半部には、逆バイアス線４００１（１）に
はオン電圧（Ｖｓｌ：逆バイアス電圧）が印加されて、
第１画素行（１）のＥＬ素子１５に逆バイアス電圧が印
加される。
【１０７７】したがって、１水平走査期間の前半部で
は、ＥＬ素子１５が発光し、この時、ＴＦＴ１１ｇはオ
フ状態である。１水平走査期間の後半部ではＴＦＴ１１
ｇがオンし、ＥＬ素子１５には逆バイアス電圧が印加さ
れている。この時、ＥＬ素子１５は消灯状態である。逆
バイアス電圧は、ゲート信号線１７ｂにオフ電圧（Ｖｇ
ｈ）が印加された後、所定期間（１Ｈの１／２００以上
の期間、または、０．５μｓｅｃ）後に、逆バイアス電
圧が印加されるようにすることが好ましい。また、ゲー
ト信号線１７ｂにオン電圧（Ｖｇｌ）が印加される所定
期間（１Ｈの１／２００以上の期間、または、０．５μ
ｓｅｃ）前に、逆バイアス電圧がオフされるように駆動
することが好ましい。これは、ＴＦＴ１１ｄとＴＦＴ１
１ｇが同時にオンとなることを回避するためである。以
上の動作を、順次、画素行に実施していくことにより、
１画面の画像が書き換えられ、また、逆バイアス電圧が
ＥＬ素子１５に印加される。この駆動状態を図４１１に
図示している。
【１０７８】図４１０では、１水平走査期間を前半部と
後半部に分割し、ＥＬ素子１５に電圧を印加する期間と
逆バイアス電圧を印加する期間とを設けている。ゲート
信号波形は、図４１０でも明らかなように、ゲート信号
線１７ｂと逆バイアス線４００１とが逆位相となるよう
に動作している。逆バイアス線４００１をゲート信号線
１７ｂと平行に形成（配置）した場合、以上のように逆
位相とすることにより、ゲート信号線１７ｂがソース信
号線１８に与えるカップリングと、逆バイアス線４００
１が前記ソース信号線１８に与えるカップリングとが打
ち消しあう。そのため、ゲート信号線１７ｂ、逆バイア
ス線４００１の駆動によるソース信号線１８へのカップ
リングが発生しない。したがって、画像ノイズのない良
好な画像表示を実現できる。
【１０７９】また、図４１０などの駆動方法では、１水
平走査期間の一部の期間にＥＬ素子１５が点灯する。し
たがって、ＥＬ素子１５が１フレーム（１フィールド）
期間連続して点灯する駆動方式に比較して、平均輝度が
低くなる（表示輝度は、１フレーム（１フィールド）内
の点灯期間に比例する。）。
【１０８０】したがって、ＥＬ素子１５が１フレーム
（１フィールド）期間連続して点灯する駆動方式と同一
にするには、単位時間あたりにＥＬ素子１５に流す電流
を大きくする必要がある。この駆動方法は、本発明のＮ
倍パルス駆動である。つまり、図４１０の駆動方法は、
Ｎ倍パルス駆動と逆バイアス駆動とを組み合わせた駆動
方法である。なお、このＮ倍パルス駆動については、後
ほど説明をする（図３１、図３３、図６２、図６３、図
８７、図８８などを参照のこと）。
【１０８１】ただし、図４１０において、逆バイアス線
４００１とゲート信号線１７ｂとを逆位相にするとした
が、信号波形の立ち上がりと立下りが完全に一致させる
必要はない。ゲート信号線１７ｂと逆バイアス線４００
１の変化位置がずれていても、ソース信号線１８の電位
変動を抑制する効果が発揮されるからである。このこと
は、電流プログラム方式のパネル構成で顕著である。実
験によれば、変化位置は１Ｈ（１水平走査期間）の２０
％以内（たとえば、１Ｈが１００（μｓｅｃ）であれ
ば、２０（μｓｅｃ）以内）であれば、変化位置が一致
している場合を差異はない。
【１０８２】また、図４１０において、ゲート信号線１
７ｂの変化は１Ｈ周期としているがこれに限定するもの
ではない。全ゲート信号線１７ｂが所定期間でオン電圧
が印加させる期間（Ｔ１）が一致すればよい。したがっ
て、ＨＤ（水平同期信号）と同期をとる必要はない。各
画素のゲート信号線１７ｂがフリーランで動作させても
よい。ゲート信号線１７ｂにオン電圧を印加し、また、
オフ電圧を印加する周期が、水平同期信号（ＨＤ）と全
く非同期でもよい。また、垂直同期信号（ＶＤ）と同期
を取っても良い。また、ソースドライバ回路１４のクロ
ックと同期を取るように構成してもよい。逆バイアス線
４００１は、ＥＬ素子１５に電流が流れていない期間に
逆バイアス電圧を印加するように構成すればよい。
【１０８３】図４１２は１Ｈ期間を単位として、逆バイ
アス線４００１とゲート信号線１７ｂに逆位相の信号を
印加した駆動方法である。図４１０、図４１１などと同
様に、ゲート信号線１７ｂと逆バイアス線４００１は平
行に、かつ、両信号線がソース信号線１８と直交するよ
うに形成（配置）した場合に、有効である。
【１０８４】なお、図４１２では１水平走査期間（１
Ｈ）を単位として、逆バイアス電圧あるいは、ゲート信
号線１７ｂにオン電圧を印加するとしたがこれに限定す
るものではなく、２Ｈあるいはそれ以上の水平走査期間
を単位として逆バイアス電圧またはオン電圧を印加して
も良いことは言うまでのない。
【１０８５】また、逆バイアス電圧が印加されていない
ときに、ＥＬ素子１５に電流が流れるように構成すれば
よい。もしくは、ＥＬ素子に電流が流れない期間に逆バ
イアス電圧を印加するという関係が保たれればよい。し
たがって、1水平走査期間を単位とする必要はない。つ
まり、１水平走査期間のクロック（ＨＤ）の同期を取る
ことなく、ＥＬ素子１５への印加電流をオンオフ制御し
てもよい。この際に、逆バイアス線４００１に印加する
信号の極性と、ゲート信号線１７ｂに印加する信号の極
性とが略逆極性となる関係を維持できるように駆動す
る。もちろん、Ｎ倍パルス駆動と組み合わせや、ブロッ
ク駆動などと組み合わせてもよいことは言うまでもな
い。つまり、以前から何度も記載しているように、本明
細書で記載された実施例は相互に組み合わせることがで
きる。
【１０８６】図４１３は、ブロックで逆バイアス電圧を
印加する駆動方式である。図４１３では説明を容易にす
るため、表示画面を２１ａから２１ｌの１２のブロック
に分割したように図示している。しかし、これに限定す
るものでなく、分割数は１２以下でもよく、また１２以
上でもよい。
【１０８７】図４１３（ａ）は書き込み画素行８７１位
置を図示している。図４１３（ａ）では、表示画面２１
ｂに書き込み画素位置８７１があることを示している。
もちろん、書き込み画素行８７１位置は、水平同期信号
に同期して、１画素行（もちろん、インターレース駆動
のように、飛び飛びの画素行に書き込み画素行８７１が
発生する駆動方式もある。また、場合によっては、２画
素行飛ばしあるいはそれ以上の間隔で画素行に画像を書
き込む駆動方式もある。また、画面の上半分と下半分と
を分離し、独立してあるいは交互に画像を書き込む駆動
方式もある。この場合も本発明に含まれることは言うま
でもない）。
【１０８８】図４１３（ｂ）は表示プロック３１１と非
表示プロック３１２とを示している。表示プロック３１
１とは、ＥＬ素子１５に電流がながれ画像が表示されて
いるブロックである（映像表示で黒表示も含まれる）。
非表示領域３１２とは、図１ではＴＦＴ１１ｄがオフと
なり（つまり、駆動ＴＦＴとＥＬ素子１５間に電流経路
がない状態）、ＥＬ素子１５が非点灯状態である。ここ
で重要なのは、書き込み画素行８７１が存在するブロッ
クは、非表示領域３１２であるという点である。
【１０８９】また、図４１３（ｃ）は、逆バイアス電圧
が印加されているブロック（逆バイアス電圧印加ブロッ
ク４１３１）と、逆バイアス電圧が印加されていないブ
ロック（逆バイアス電圧非印加ブロック４１３２）を図
示している。ここで、重要なのは、図４１３（ｂ）の非
点灯ブロック３１２が逆バイアス電圧ブロック４１３１
としている点である。なお、図４１３（ｂ）の非点灯ブ
ロック３１２のすべてが逆バイアス電圧ブロック４１３
１にする必要はない。少なくとも、非点灯ブロック３１
２のうち、１つは逆バイアス電圧を印加するブロックと
すればよい。
【１０９０】以上の駆動状態では、書き込み画素行８７
１があるブロックは非点灯状態にする。しかし、書き込
み画素行８７１があるブロックを逆バイアス電圧非印加
ブロック４１３２とする必要はない。つまり、図１の画
素構成では、各表示プロックでゲート信号線１７ｂにオ
フ電圧が印加されていれば、ＥＬ素子１５には電流が流
れていない。したがって、該当ブロックのＥＬ素子１５
には逆バイアス電圧を印加することができるからであ
る。
【１０９１】以上のように、図４１３の駆動方法では、
書き込み画素行８７１の位置に応じて、非点灯ブロック
３１２と逆バイアス電圧印加ブロック４１３１を制御す
る。したがって、書き込み画素号８７１が順次走査（画
像が書き換えられる）されるごとに、非表示領域３１２
が移動し、また、逆バイアス電圧印加プロック４１３１
が移動する。
【１０９２】図４１３のように、表示ブロックごとに逆
バイアス電圧を印加する構成では、図４０７のように、
逆バイアス電圧印加位置を制御するゲートドライバ１２
ｃは必要でなくなる。たとえば、図４１４に図示するよ
うに、複数の逆バイアス線４００１と逆バイアス共通線
４１４１で共通にする。ただし、４画素行ずつに限定さ
れるものではない。４画素行以上でも以下でもよい。し
かし、１ブロックの画素数をあまりに多くするとブロッ
クの境目が目立つようになる。また、４画素行の組みな
どの一定値に限定されるものではない。たとえば、比較
的人間の解像度の高い画面中央部は、１つのブロックの
画素行数を少なくし、画面の上下部は１つのブロックの
画素行数を多くしてもよい。一例としては、画面の中央
部のブロックは、８画素行／１ブロックとし、画面の上
下部は３２画素行／１ブロックとし、画面の上下部と中
央部は、１６画素行／１ブロックあるいは２４画素行／
ブロックとしてもよい。もちろん、各ブロックにおいて
逆バイアス共通線４１４１で共通にされる画素行数はラ
ンダムとしてもよい。
【１０９３】一例としての図４１４では、隣接した４画
素行の逆バイアス線４００１を逆バイアス共通線４１４
１でショートしている。つまり、４本の逆バイアス共通
線４１４１（４１４１ａ、４１４１ｂ、４１４１ｃ、４
１４１ｄ）を具備している。また、Ｎ（Ｎは１以上の整
数）画素行、Ｎ＋１画素行、Ｎ＋２画素行、Ｎ＋３画素
行は逆バイアス共通線４１４１ｄで共通化されている。
Ｎ＋４画素行、Ｎ＋５画素行、Ｎ＋６画素行、Ｎ＋７画
素行は逆バイアス共通線４１４１ｃで共通化されてい
る。Ｎ＋８画素行、Ｎ＋９画素行、Ｎ＋１０画素行、Ｎ
＋１１画素行は逆バイアス共通線４１４１ｂで共通化さ
れ、Ｎ＋１２画素行、Ｎ＋１３画素行、Ｎ＋１４画素
行、Ｎ＋１５画素行は逆バイアス共通線４１４１ａで共
通化されている。また、Ｎ＋１６画素行、Ｎ＋１７画素
行、Ｎ＋１８画素行、Ｎ＋１９画素行は逆バイアス共通
線４１４１ｄで共通化されている。
【１０９４】以上のように、４本の逆バイアス共通線４
１４１で順番に共通化されている。もちろん、４本以上
の逆バイアス共通線４１４１を形成し、順番に共通化し
てもよい。
【１０９５】以上の逆バイアス共通線４１４１を用い
て、複数の画素行に逆バイアス電圧を印加するように構
成すれば、逆バイアス線４００１に個別にＴＦＴ１１ｇ
を形成する必要がない。そのため、画素構成が簡略化さ
れる。もしくは、逆バイアス線４００１制御用のゲート
ドライバ回路１２ｃが不要になる。つまり、１画素行ご
とに制御するゲートドライバ１２ｃは必要でなく、逆バ
イアス共通線４１４１の本数分の制御回路（逆バイアス
電圧を印加するか否かを制御する）を配置または形成し
ておけばよい。そのため、ゲートドライバ回路１２ｃを
形成または配置する構成に比較して、大幅に構成の簡略
化を実現できる。
【１０９６】図４１５は図４１４のように、逆バイアス
共通線４１４１を用いて、逆バイアス電圧を印加するブ
ロックに区切って駆動する本発明の駆動方法である。図
４１５（ｃ）の４１５１は逆バイアス電圧印加画素行を
示しており、４１５２は逆バイアス電圧非印加画素行を
示している。図４１５でわかるように逆バイアス電圧
は、１ブロック飛ばし（１ブロックは１画素行以上であ
る。図４１５では作図を容易にするため、あるいは理解
を容易にするため、１ブロック＝１画素行としている。
しかし、本発明はこれに限定するものではない。）印加
している。この状態では、逆バイアス共通線４１４１は
２本（４１４１ａ、４１４１ｂ）でよい。つまり、１本
目の逆バイアス共通線４１４１ａは奇数番目に位置する
ブロックと接続されており、２本目の逆バイアス共通線
４１４１ｂは偶数番目に位置するブロックと接続されて
いる（１本目の逆バイアス共通線４１４１ａは奇数番目
に位置する画素行と接続されており、２本目の逆バイア
ス共通線４１４１ｂは偶数番目に位置する画素行）と接
続されている）。この構成を図４１６に例示している。
【１０９７】もちろん、逆バイアス共通線４１４１は２
本に限定されるものではない。３本以上であってもよ
い。また、すべての画素行に逆バイアス電圧を印加する
ように構成することに限定されるものではない。つま
り、偶数画素行にのみ逆バイアス電圧を印加できるよう
に構成したり、画面の上半分のみに逆バイアス電圧を印
加できるように構成してもよい。また、逆バイアス共通
線４１４１を形成するとしたが、これに限定されるもの
ではなく、逆バイアス信号線４００１に電圧を直接印加
するドライバ回路を形成または積載してもよいし、ま
た、ＴＡＢ技術を用いて逆バイアス電圧を印加できるよ
うに構成してもよい。また、逆バイアス電圧の走査方向
は、ゲートドライバ回路１２ａと同一方向にすることに
限定されるものではない。たとえば、逆方向に走査して
もよいし、ランダムでもよい。また、インターレース走
査を実施してもよい。以上の事項は本発明の他の実施例
にも適用されることはいうまでもない。
【１０９８】また、図４１５（ａ）（ｂ）でわかるよう
に、書き込み画素行８７１を含むブロックは非表示領域
３１２としている。つまり、黒表示状態である。図１の
画素構成では、この画素行のＴＦＴ１１ｄはオフ状態で
ある。また、図４１５（ｃ）でわかるようにこのブロッ
クには逆バイアス電圧が印加されている（ＴＦＴ１１ｇ
がオン状態）。
【１０９９】以上のように、本発明は、書き込み画素行
を含むブロックは、非表示領域３１２とする。また、非
表示領域３１２には、逆バイアス電圧を印加する（ただ
し、必ずしも印加することに限定するものではない。こ
のことは以前にも説明をした）。
【１１００】ただし、図２１のようにカレントミラーの
画素構成では、書き込み画素行を含むブロックは、表示
ブロック３１１としてもよい。つまり、書き込み画素行
が電流を書き込むと同時にＥＬ素子１５に電流を流して
点灯させてもよい。
【１１０１】図４１５（ｃ）のように、１本目の逆バイ
アス共通線４１４１ａは奇数番目に位置する画素行と接
続されており、２本目の逆バイアス共通線４１４１ｂは
偶数番目に位置する画素行に接続されている状態では、
１画素行ごとに逆バイアス電圧印加画素行４１５１と逆
バイアス電圧非印加画素行４１５２とが繰り返される。
もちろん、１画素行ごとに、逆バイアス電圧印加画素行
４１５１と逆バイアス電圧非印加画素行４１５２とが繰
り返される状態に限定されるものではない。複数の画素
行が連続して逆バイアス電圧非印加画素行４１５２とな
るように電圧を印加してもよい。
【１１０２】以上の実施例は、逆バイアス電圧位置をゲ
ートドライバ回路１２と同期をとり変化させる構成（方
式）を想定していたが、本発明はこれに限定されるもの
ではない。たとえば、図４１７、図４１８は、１Ｆ（フ
ィールドあるいはフレーム）の一定期間に集中して逆バ
イアス電圧を印加する方式である。なお、説明あるいは
理解を容易にするため、画素構成は逆バイアス共通線４
１４１を２本有する図４１６の構成とする。なお、図４
１７などの添え字（（１）（２）など）は以前からの説
明と同様に画素行を示すものとする。また、各図の最上
段の数字も以前からの説明と同様に１Ｈの回数を示すも
のとする。
【１１０３】まず、図４１７において、ＶＤ（垂直同期
信号）は立ち上がりで１Ｆの最初を示す。ＶＤから１６
Ｈの期間、逆バイアス共通線４１４１ａ、４１４１ｂに
逆バイアス電圧が印加される。この際、逆バイアス共通
線４１４１ａと逆バイアス共通線４１４１ｂとは、交互
に逆バイアス電圧が印加される。このように複数の逆バ
イアス共通線４１４１に交互に逆バイアス電圧を印加す
るのは、隣接した逆バイアス制御線４００１に逆極性の
信号を印加し、ソース信号線１８あるいはゲート信号線
１７へのカップリングの影響を少なくするためである。
【１１０４】図４１７で明らかなように逆バイアス共通
線４１４１ａに印加する信号の立上がり位置と逆バイア
ス共通線４１４１ｂに印加する信号の立下り位置とが一
致するように信号を印加している。したがって、この信
号が伝達される逆バイアス制御線４００１は、隣接画素
行で逆極性となっている。そのため、この逆バイアス制
御線４００１と交差するソース信号線へのカップリング
は打ち消しあう。そのため、逆バイアス電圧を印加して
もソース信号線１８への信号変動は発生しない。つま
り、本発明は、表示パネルの表示領域１２で異なる信号
極性の逆バイアス電圧を印加するものである。図４１６
の画素構成では、隣接した画素行で逆極性の逆バイアス
電圧（信号）を印加すると良好な結果を得られる。しか
し、隣接した画素行に逆極性の信号を印加することに限
定するものではなく、複数の画素行からなるブロックご
とに逆極性の信号を印加しても効果は高く、また、複数
画素行ごとに逆極性の信号を印加してもよい。
【１１０５】図４１７では、逆バイアス共通線４１４１
に逆バイアス電圧が印加されている時（（いずれかの）
画素に逆バイアス電圧が印加されている時）、各ゲート
信号線１７ａにはオフ電圧が印加されている。つまり、
非プログラム状態である。同時に、ＥＬ素子１５に流す
電流のオンオフを制御するゲート信号線１７ｂにもオフ
電圧を印加し、ＥＬ素子１５への電流を遮断しておくこ
とが望ましい。逆バイアス電圧の印加により、ＥＬ素子
１５の発光輝度が急激に変化する場合があり、視覚的に
ちらつきとして見える場合があるからである。
【１１０６】図４１７ではＶＤから１６Ｈ後、画素行
（１）のゲート信号線１７ａにオン電圧が印加され、画
素１６に電流がプログラムされる。その後、ゲート信号
線１７ｂ（１）にオン電圧が印加され、対応するＥＬ素
子１５が点灯する。以降は、同様に画素行（２）のゲー
ト信号線１７ａにオン電圧が印加され、画素１６に電流
がプログラムされる。その後、ゲート信号線１７ｂ
（２）にオン電圧が印加され、対応するＥＬ素子１５が
点灯するという動作が順次実施される。この動作は、以
前に説明したので省略する。
【１１０７】図４１７では１６Ｈの期間、１Ｈごとに逆
バイアス共通線４１４１ａ、４１４１ｂの信号極性を反
転させる構成であった。これに限定するものではない。
たとえば、図４１８に図示するように、１６Ｈの期間、
８Ｈごとに逆バイアス共通線４１４１ａ、４１４１ｂの
信号極性を反転させる構成でもよい。
【１１０８】なお、図４１７、図４１８において、逆バ
イアス共通線４１４１ａへの信号の立ち上がりと逆バイ
アス共通線４１４１ｂへの信号の立下り（逆バイアス共
通線４１４１ｂへの信号の立ち上がりと逆バイアス共通
線４１４１ａへの信号の立下り）位置とを一致させると
したが、これに限定するものではない。実験によれば、
変化位置は１Ｈ（１水平走査期間）の２０％以内（たと
えば、１Ｈが１００（μｓｅｃ）であれば、２０（μｓ
ｅｃ）以内）であれば、変化位置が一致している場合と
差異はない。
【１１０９】図４１７、図４１８では１Ｆの一定期間に
集中して各画素に逆バイアス電圧を印加するとしたがこ
れに限定するものではない。複数Ｆに一度、逆バイアス
電圧を印加するという構成にしてもよい。また、１Ｆに
複数回、逆バイアス電圧を印加するという構成でもよ
い。また、Ｆに限定するのではなく、定期的あるいは不
定期的に逆バイアス電圧を印加する構成（方式）として
もよい。たとえば、表示パネルを有する装置の電源オン
した直後あるいは電源オフした直後に、逆バイアス電圧
を印加するように構成してもよい。また、装置を使用し
ていない時に、搭載タイマーを定期的に動作させて、表
示パネルのＥＬ素子１５に逆バイアス電圧を印加するよ
うに構成してもよい。
【１１１０】なお、本明細書の逆バイアス電圧を印加す
るという発明（装置、駆動方法、方式）では、逆バイア
ス電圧の電圧は固定値のように説明してきたが、これに
限定するものではない。複数の逆バイアス電圧を印加し
てもよい（たとえば、−１５（V）、−１０（V）、−５
（V）など）。また、各画素行もしくは各画素に印加す
る逆バイアス電圧の値を変化させてもよい（たとえば、
隣接した画素に異なる逆バイアス電圧を印加する方式が
例示される。もちろん、隣接した画素に逆バイアス電圧
を必ず印加することに限定するものではない。電圧無印
加状態でもよい）。また、Ｒ、Ｇ、Ｂなどの色に対応す
る画素ごとに印加する逆バイアス電圧の絶対値あるいは
印加時間などを変化させてもよい。各色に対応するＥＬ
材料の構成あるいは駆動電圧が異なるからである。ま
た、経過時間とともに、印加する逆バイアス電圧を変化
させてもよい（たとえば、各画素に逆バイアス電圧を印
加した直後は、印加する逆バイアス電圧の絶対値を小さ
くし、少しずつ印加する逆バイアス電圧の絶対値を大き
くする方式などが例示される）。また、逆バイアス電圧
は矩形波状に印加してもよい。たとえば、１Ｆ（フィー
ルド、フレーム）の一定の期間のみに逆バイアス電圧を
印加する方式である。
【１１１１】図４１７、図４１８などの逆バイアス電圧
駆動方式（図４１７などに限定されるものではない）
は、図１の電流プログラムの画素構成について述べた
が、これに限定するものではなく、図２１などにも適用
できることは言うまでもなく、また、図５４、図６７、
図１０３などの電圧プログラムの画素構成にも適用でき
ることは言うまでもない。
【１１１２】図４１５は逆バイアス共通線４１４１が２
本の構成であった。図４１９は逆バイアス共通線４１４
１が１６本の構成である（逆バイアス共通線４１４１
（０：１５））。逆バイアス共通線４１４１（０：１
５））は図３４９で説明したデコード回路３４９１で選
択するように構成することにより、制御回路からの逆バ
イアス共通線を選択する制御線数を減少させることがで
きる（たとえば、図４１９のように逆バイアス共通線が
１６本の場合は、選択制御線は４本でよい。逆バイアス
共通線が２５６本の場合は、選択制御線は８本であ
る）。
【１１１３】図４１９の構成では、逆バイアス共通線が
１６本である。したがって、１つの逆バイアス共通線
（たとえば、逆バイアス共通線４１４１（０）は１６画
素行ごとに接続されている）。
【１１１４】図４１９の構成において、図４１５と同様
に、偶数番目の逆バイアス共通線（４１４１（０）、４
１４１（２）、４１４１（４）、４１４１（６）、４１
４１（８）・・・・・・）と、奇数番目の逆バイアス共
通線（４１４１（１）、４１４１（３）、４１４１
（５）、４１４１（７）、４１４１（９）・・・・・
・）との信号極性を逆極性の関係となるように駆動して
もよい。また、逆バイアス共通線（４１４１（０）、４
１４１（１）、４１４１（４）、４１４１（５）、４１
４１（８）、４１４１（９）・・・・・・）と、逆バイ
アス共通線（４１４１（２）、４１４１（３）、４１４
１（６）、４１４１（７）、４１４１（１０）、４１４
１（１１）・・・・・・）というように２本（もちろ
ん、複数本の組本数でよい）の共通線を連続して組と
し、この組の信号極性を逆極性の関係となるように駆動
してもよい。
【１１１５】図４１９の構成においても、逆バイアス共
通線４１４１（０：１５）を、ゲートドライバ回路１２
ａと同期をとって、順次走査してもよい。また、図４１
７などと同様に、一定期間に集中して逆バイアス電圧を
印加してもよい。この方法（ｌ方式）を図４２０に図示
する。
【１１１６】図４２０では、ＶＤ信号の立ち上がり後、
まず、逆バイアス線４１４１（０）に逆バイアス電圧を
印加（逆バイアス電圧が印加されるような信号を印加）
が印加される。したがって、逆バイアス線４１４１
（０）が画素行（１）、画素行（１７）・・・・・・に
接続されていれば、この画素行（１）、（１７）・・・
・・・に逆バイアス電圧が印加される。次の１Ｈでは、
逆バイアス線４１４１（１）に逆バイアス電圧を印加
（逆バイアス電圧が印加されるような信号を印加）が印
加される。したがって、逆バイアス線４１４１（１）が
画素行（２）、画素行（１８）・・・・・・に接続され
ていれば、この画素行（２）、（１８）・・・・・・に
逆バイアス電圧が印加される。また、次の１Ｈでは、逆
バイアス線４１４１（２）に逆バイアス電圧を印加（逆
バイアス電圧が印加されるような信号を印加）が印加さ
れる。したがって、逆バイアス線４１４１（２）が画素
行（３）、画素行（１９）・・・・・・に接続されてい
れば、この画素行（３）、（１９）・・・・・・に逆バ
イアス電圧が印加される。以上の動作が、逆バイアス線
４１４１（１５）まで繰り返される。また、必要の応じ
て、逆バイアス線４１４１（０）から順次、同様の動作
が実施される。
【１１１７】図４２０ではＶＤから１６Ｈ後、画素行
（１）のゲート信号線１７ａにオン電圧が印加され、画
素１６に電流がプログラムされる。その後、ゲート信号
線１７ｂ（１）にオン電圧が印加され、対応するＥＬ素
子１５が点灯する。以降は、同様に画素行（２）のゲー
ト信号線１７ａにオン電圧が印加され、画素１６に電流
がプログラムされる。その後、ゲート信号線１７ｂ
（２）にオン電圧が印加され、対応するＥＬ素子１５が
点灯するという動作が順次実施される。この動作は、以
前に説明したので省略する。
【１１１８】なお、図４１９において逆バイアス共通線
（逆バイアス線）４１４１は１６本としたが、これに限
定するものではなく、１６本以上でも以下でも良い。ま
た、１つの逆バイアス線４１４１に連続した複数の画素
行の逆バイアス制御線４００１と接続してもよい。ま
た、図４２０では、逆バイアス線４１４１は０番目から
１５番目まで順次１Ｈに同期して逆バイアス電圧が印加
されるとしたが、これに限定するものではなく、逆バイ
アス線４１４１に逆バイアス電圧を印加（逆バイアス電
圧が印加されるような信号を印加）する順番はランダム
でもよい。また、１Ｈと同期する必要もない。また、逆
バイアス線４１４１に１回の逆バイアス電圧を印加する
ことに限定されるものでもない。ただし、各逆バイアス
線４１４１の信号の立下りと立ち上がりが打ち消しあう
ように駆動することに注意を払うことが好ましいことは
言うまでもない。このことは以前に説明したので省略す
る。つまり、他の事項は図４１７などで説明した事項が
適時適用されることは言うまでもない。
【１１１９】図４２１は図３４９と同様に図３２７、図
３３３の回路を拡張したものである。図４２１とすれば
逆バイアス電圧制御が容易となる。ゲートドライバ１２
ｂのシフトレジスタ２２ｂの入力信号（ＣＬＫ２、ＳＴ
２）はゲートドライバ１２ａのシフトレジスタ２２ａの
入力信号（ＣＬＫ１、ＳＴ１）と同一にされる。したが
って、ＳＴデータはシフトレジスタ２２ａ、２２ｂ内の
同一位置で保持され、保持位置がクロックに同期を取っ
てシフトされる。したがって、図３２６で図示するよう
に、ゲート信号線１７ａが選択している画素行は必ず、
ゲート信号線１７ｂにはオフ電圧（Ｖｇｈ）が出力され
るように制御される。
【１１２０】いずれの期間に逆バイアス線４１４１
（０：１５）に逆バイアス電圧を出力するかは、ＳＥＬ
（０：３）端子に印加するロジック信号で決定される。
コントローラからは４本のＳＥＬ（０：３）端子がデコ
ーダ回路３４９１に接続されている。このＳＥＬ端子の
データをデコ−ダ回路３４９１がデコードし、どの逆バ
イアス線４１４１（０：１５）にオン電圧またはオフ電
圧を出力されるかが決定される。
【１１２１】ＯＲ回路３２７２の出力は、シフトレジス
タ２２ｂがデータを保持している箇所に該当するゲート
信号線１７ｂは必ず、オフ電圧が出力される（この画素
行はゲートドライバ１４ａにより選択され、画素に電流
がプログラムされている）。選択されている画素行のゲ
ート信号線１７ｂはドライバ１２ｃの出力信号線のロジ
ックにより、オンオフ状態が切り替えられる。
【１１２２】逆バイアス電圧を印加する画素構成（図４
０６、図４０５、図４０４、図４０３、図４０２、図４
０１、図４００などが例示される）では、逆バイアス電
圧の印加と非印加とを切り替えるため（逆バイアス電圧
のオンオフ制御をするため）にＴＦＴ１１ｇなどの制御
ＴＦＴ（制御スイッチング素子）を各画素に形成（構
成）する必要がある。このＴＦＴ１１ｇ（なお、ＴＦＴ
のみに限定するものではない。電流（電圧）経路を形成
（作成）できるものであればいずれのものでもよい）は
逆バイアス電圧の印加だけでなく、画素ＴＦＴ（画素を
構成するスイッチング素子）の検査にも使用することが
できる。
【１１２３】以下、ＴＦＴ１１ｇを用いて実施する画素
の検査方法について説明をする。なお、説明を容易する
ため、図４０１の構成を例示して説明をする。また、図
４４３などでは、ＴＦＴはスイッチとして記載する。つ
まり、各ＴＦＴ１１のゲート（Ｇ）端子にオフ電圧が印
加されている時は、ＴＦＴとしてのスイッチはオープン
（非導通状態）である。各ＴＦＴ１１のゲート（Ｇ）端
子にオン電圧が印加されている時は、ＴＦＴとしてのス
イッチはクローズ（導通状態）である。もちろん、図
１、図４０１の電流プログラムの画素構成に限定するも
のではなく、図２１などにも適用できることは言うまで
もなく、また、図５４、図６７、図１０３などの電圧プ
ログラムの画素構成にも適用できることは言うまでもな
い。また、図４０１のＴＦＴ１１ｇの構成は図４０３の
ＴＦＴ１１ｇの構成としてもよいことは言うまでもな
い。また、ＴＦＴ１１ｂとＴＦＴ１１ｃとは個別にオン
オフ制御できるようにしているとする（図１（ｂ）を参
照のこと）。また、本発明はＥＬ素子１５が形成されて
いない状態で検査を行うことを前提とする（ＥＬ素子１
５が形成されてからは検査できないというものではな
い）。説明を容易にするためである。
【１１２４】以上のように、逆バイアス駆動は電流プロ
グラムの画素構成だけでなく、たとえば、図４４７に図
示するような電圧プログラムの画素構成にも適用できる
（図６７、図６８も参照のこと）。まず、図４４７の構
成を説明するために、基本動作について図４４８を用い
て説明をする。図４４７（図６７）の画素構成は電圧オ
フセットキャンセラという構成であり、初期化動作、リ
セット動作、プログラム動作、発光動作の４段階で動作
する。
【１１２５】水平同期信号（ＨＤ）後、初期化動作が実
施される。ゲート信号線１７ｂにオン電圧が印加され、
ＴＦＴ１１ｇがオンする。また、ゲート信号線１７ａに
もオン電圧が印加され、ＴＦＴ１１ｃがオンする。この
時、ソース信号線１８にはＶｄｄ電圧が印加される。し
たがって、コンデンサ１９ｂのａ端子にはＶｄｄ電圧が
印加されることになる。この状態で、駆動用ＴＦＴ１１
ａはオンし、ＥＬ素子１５に僅かな電流が流れる。この
電流により駆動用ＴＦＴ１１ａのドレイン（Ｄ）端子は
少なくともＴＦＴ１１ａの動作点よりも大きな絶対値の
電圧値となる。
【１１２６】次にリセット動作が実施される。ゲート信
号線１７ｂにオフ電圧が印加され、ＴＦＴ１１ｅがオフ
する。一方、ゲート信号線１７ｃにＴ１の期間、オン電
圧が印加され、ＴＦＴ１１ｂがオンする。このＴ１の期
間がリセット期間である。また、ゲート信号線１７ａに
は１Ｈの期間、継続してオン電圧が印加される。なお、
Ｔ１は１Ｈ期間の２０％以上９０％以下の期間とするこ
とが好ましい。もしくは、２０μｓｅｃ以上１６０μｓ
ｅｃ以下の時間とすることが好ましい。また、コンデン
サ１９ｂ（Ｃｂ）とコンデンサ１９ａ（Ｃａ）の容量の
比率は、Ｃｂ：Ｃａ＝６：１以上１：２以下とすること
が好ましい。
【１１２７】リセット期間では、ＴＦＴ１１ｂのオンに
より、駆動用ＴＦＴ１１ａのゲート（Ｇ）端子とドレイ
ン（Ｄ）端子間がショートされる。したがって、ＴＦＴ
１１ａのゲート（Ｇ）端子電圧とドレイン（Ｄ）端子電
圧が等しくなり、ＴＦＴ１１ａはオフセット状態（リセ
ット状態：電流が流れない状態）となる。このリセット
状態とはＴＦＴ１１ａのゲート（Ｇ）端子が、電流を流
し始める開始電圧近傍になる状態である。このリセット
状態を維持するゲート電圧はコンデンサ１９ｂのｂ端子
に保持される。したがって、コンデンサ１９には、オフ
セット電圧（リセット電圧）が保持されていることにな
る。
【１１２８】次のプログラム状態では、ゲート信号線１
７ｃにオフ電圧が印加されＴＦＴ１１ｂがオフする。一
方、ソース信号線１８には、Ｔｄの期間、ＤＡＴＡ電圧
が印加される。したがって、駆動用ＴＦＴ１１ａのゲー
ト（Ｇ）端子には、ＤＡＴＡ電圧＋オフセット電圧（リ
セット電圧）が加えられたものが印加される。そのた
め、駆動用ＴＦＴ１１ａはプログラムされた電流を流せ
るようになる。
【１１２９】プログラム期間後、ゲート信号線１７ａに
はオフ電圧が印加され、ＴＦＴ１１ｃはオフ状態とな
り、駆動用ＴＦＴ１１ａはソース信号線１８から切り離
される。また、ゲート信号線１７ｃにもオフ電圧が印加
され、ＴＦＴ１１ｂがオフし、このオフ状態は１Ｆの期
間保持される。一方、ゲート信号線１７ｂには、必要に
応じてオン電圧とオフ電圧とが周期的に印加される。つ
まり、図３１、図３７、図１０８、図１４２、図１４
７、図１５２、図１９８などのＮ倍パルス駆動などと組
み合わせること、図３９、図１５４、図１５６のインタ
ーレース駆動と組み合わせることによりさらに良好な画
像表示を実現できる。
【１１３０】図４４８の駆動方式では、リセット状態で
コンデンサ１９には、ＴＦＴ１１ａの開始電流電圧（オ
フセット電圧、リセット電圧）が保持される。そのた
め、このリセット電圧がＴＦＴ１１ａのゲート（Ｇ）端
子に印加されている時が、最も暗い黒表示状態である。
しかし、ソース信号線１８と画素１６とのカップリン
グ、コンデンサ１９への突き抜け電圧あるいはＴＦＴの
突き抜けにより、黒浮き（コントラスト低下）が発生す
る。したがって、図４４８で説明した駆動方法では、表
示コントラストを高くすることができない。この課題を
解決する駆動方法を図４４９に示す。基本的な動作は図
４４８と同一であるので、差異部を中心にして説明をす
る。
【１１３１】水平同期信号（ＨＤ）後、初期化動作が実
施される。ゲート信号線１７ｂにオン電圧が印加され、
ＴＦＴ１１ｇがオンする。また、ゲート信号線１７ａに
もオン電圧が印加され、ＴＦＴ１１ｃがオンする。この
時、ソース信号線１８にはＶｄｄ電圧よりも低いＶｃ電
圧が印加される（図４４９のＤＡＴＡ欄を参照のこ
と）。このＶｃ電圧はＶｄｄ電圧に対して、０．１
（Ｖ）以上２．５（Ｖ）以下低い値に設定することが好
ましい。さらに好ましくは０．２（Ｖ）以上１．５
（Ｖ）以下の低い値に設定することが好ましい。ただ
し、これは、駆動用ＴＦＴ１１ａがＰチャンネルの場合
である。基本的には、絶対値が最大もしくは最小の電位
がデータ電圧の絶対値が最大として、データ電圧が小さ
い方に０．２（Ｖ）以上１．５（Ｖ）以下の大きさで絶
対値を小さい電圧をソース信号線１８に印加する。
【１１３２】したがって、コンデンサ１９ｂのａ端子に
はＶｃ電圧が印加されることになる。この状態で、駆動
用ＴＦＴ１１ａはオンし、ＥＬ素子１５に僅かな電流が
流れる（電流が流れるというよりは、ＴＦＴ１１ａを動
作させるという方が的確である）。この電流により駆動
用ＴＦＴ１１ａのドレイン（Ｄ）端子は少なくともＴＦ
Ｔ１１ａの動作点よりも大きな絶対値の電圧値となる
（電流が流せる状態となる）。
【１１３３】次にリセット動作が実施される。ゲート信
号線１７ｂにオフ電圧が印加され、ＴＦＴ１１ｅがオフ
する。一方、ゲート信号線１７ｃにＴ１の期間、オン電
圧が印加され、ＴＦＴ１１ｂがオンする。このＴ１の期
間がリセット期間である。また、ゲート信号線１７ａに
は１Ｈの期間、継続してオン電圧が印加される。この期
間中はＤＡＴＡ電圧がＶｃ電圧に維持される。
【１１３４】図４４８と同様に、リセット期間では、Ｔ
ＦＴ１１ｂのオンにより、駆動用ＴＦＴ１１ａのゲート
（Ｇ）端子とドレイン（Ｄ）端子間がショートされる
（動作は図４４８を差異がない）。したがって、ＴＦＴ
１１ａのゲート（Ｇ）端子電圧とドレイン（Ｄ）端子電
圧が等しくなり、ＴＦＴ１１ａはオフセット状態（リセ
ット状態：電流が流れない状態）となる。このリセット
状態とはＴＦＴ１１ａのゲート（Ｇ）端子が、電流を流
し始める開始電圧近傍になる状態である。このリセット
状態を維持するゲート電圧はコンデンサ１９ｂのｂ端子
に保持される。したがって、コンデンサ１９ｂには、オ
フセット電圧（リセット電圧）が保持されていることに
なる。
【１１３５】次のプログラム状態では、ゲート信号線１
７ｃにオフ電圧が印加されＴＦＴ１１ｂがオフする。一
方、ソース信号線１８には、Ｔｄの期間、ＤＡＴＡ電圧
が印加される。したがって、駆動用ＴＦＴ１１ａのゲー
ト（Ｇ）端子には、ＤＡＴＡ電圧＋オフセット電圧（リ
セット電圧）が加えられたものが印加される。そのた
め、駆動用ＴＦＴ１１ａはプログラムされた電流を流せ
るようになる。Ｔｄ期間は１Ｈの３％以上２０％以下の
期間もしくは３μｓｅｃ以上２０μｓｅｃ以下とする。
このことは、図４４８でも同様である。
【１１３６】プログラム期間後、ゲート信号線１７ａに
はオフ電圧が印加され、ＴＦＴ１１ｃはオフ状態とな
り、駆動用ＴＦＴ１１ａはソース信号線１８から切り離
される。また、ゲート信号線１７ｃにもオフ電圧が印加
され、ＴＦＴ１１ｂがオフし、このオフ状態は１Ｆの期
間保持される。
【１１３７】図４４９では、基本的にはソース信号線１
８にＶｃ電圧が印加されている時、黒表示状態となる。
しかし、図４４９の駆動方法では、先にも記載したよう
に、突き抜け電圧の影響などによりＶｃ電圧の印加では
黒浮きが発生する。したがって、完全な黒表示とするた
めには、ソース信号線１８にＶｃ電圧以上の電圧を印加
する必要がある。一方で、Ｖｄｄ電圧はソースドライバ
回路１４の電源電圧であるから、Ｖｄｄ電圧以上の電圧
をソース信号線１８に出力することはできない。この問
題から、リセット状態には、ソース信号線１８にＤＡＴ
Ａ電圧として、Ｖｄｄ電圧以下のＶｃ電圧を印加し、リ
セットさせたのである。
【１１３８】図４４９では画素行（Ｎ）は第（Ｎ）Ｈで
プログラムされる。次の画素行（Ｎ＋１）は第（Ｎ＋
１）Ｈでプログラムされる。図４４９で記載しているよ
うに第（Ｎ＋１）ＨではＤＡＴＡとしてＶｄｄ電圧を印
加している（Ａの記号で示す）。つまり、リセットのＶ
ｃ電圧よりもＶｄｄ側に大きな電圧を印加している。つ
まり、黒表示としている。以上のように、Ｖｃ電圧より
も大きな電圧を印加することにより、駆動用ＴＦＴ１１
ａをより電流が流れないようにすることができる。その
ため、良好な黒表示を実現できる。
【１１３９】以上のように、図４４９の駆動方法は、コ
ンデンサ１９ｂを介して交流的に印加する駆動用ＴＦＴ
１１ａのゲート（Ｇ）端子電圧を、リセット電圧よりも
ＴＦＴ１１ａが電流の流れない方向に制御できるように
リセット時のソース信号線１８電位を設定するものであ
る。駆動用ＴＦＴ１１ａがＰチャンネルの場合は、Ｖｃ
電圧はＶｄｄ電圧（ＴＦＴ１１ａのソース（Ｓ）端子電
圧）よりも低く設定する。プログラム時は、ソース信号
線１８にＶｃ電圧よりも大きな電圧を印加できるように
し、ＴＦＴ１１ａのゲート（Ｇ）端子電圧をよりＴＦＴ
１１ａが電流の流れない方向の電圧に設定する。駆動用
ＴＦＴ１１ａがＮチャンネルの場合は、逆に、ＴＦＴ１
１ａのゲート（Ｇ）端子電圧を低くして、よりＴＦＴ１
１ａに電流が流れない方向の電圧に設定する。
【１１４０】なお、図４４９においても、ゲート信号線
１７ｂには、必要に応じてオン電圧とオフ電圧とが周期
的に印加される。つまり、図３１、図３７、図１０８、
図１４２、図１４７、図１５２、図１９８などのＮ倍パ
ルス駆動などと組み合わせること、図３９、図１５４、
図１５６のインターレース駆動と組み合わせることによ
りさらに良好な画像表示を実現できる。
【１１４１】図４４８、図４４９の駆動方式では、１Ｈ
（１水平走査期間）のうち、Ｔ１の期間内にリセット状
態を完了させる必要がある。しかし、駆動用ＴＦＴ１１
ａのゲート（Ｇ）端子とドレイン（Ｄ）端子間をショー
トして行うリセットは、自然放電であるため、比較的長
時間を必要とする。そのため、コンデンサ１９ａの容量
が大きい場合など、１Ｈ期間内の完全にリセットされな
い場合がある。もちろん、コンデンサ１９ａなどの容量
を小さくすれば解決するが、容量を小さくすると、プロ
グラムされた電荷の保持率が１Ｆ期間維持されないとい
う問題が発生する。
【１１４２】この課題を解決するためには、複数の水平
走査期間を用いて、リセット状態を維持すれはよい。こ
の駆動方法を図４５０に示す。注意すべき点は、ソース
信号線はＨＤに同期してＴＦＴ１１ａを初期状態にする
電圧（図４４８ではＶｄｄ電圧、図４４９ではＶｃ電
圧）が印加されている点である。この電圧がリセット期
間の途中で画素に印加されないようにする必要がある。
以下、図４５０を参照しながら、本発明の駆動方法につ
いて説明する。なお、プログラム対象の画素行は第
（Ｎ）画素行とし、この画素行は水平走査期間の第
（Ｎ）Ｈ番目で電圧プログラムが完了するものとする。
また、図４５０の実施例では、２Ｈ期間を用いて電圧プ
ログラムを実施する。したがって、第（Ｎ）番目の画素
行は第（Ｎ−１）Ｈから、プログラム動作が開始され
る。
【１１４３】なお、図４５０では２Ｈ期間（２水平走査
期間）で電圧プログラムされるとして説明をするが、本
発明は２Ｈ期間に限定されるものではない。複数水平走
査期間を用いて画素行が電圧プログラムされるものであ
ればいずれでもよい。また、本発明はリセット状態を長
くすることを目的とする。したがって、リセットの期間
はＨＤに同期している必要は何らない。そのため、複数
Ｈ期間という事項は限定事項ではない。ただ、ハード的
に制御回路を構成する場合、ＨＤに同期するように構成
する方が構成は容易であるからにすぎない。したがっ
て、他のクロックに同期するように構成してもよい。ま
た、非同期動作に構成してもよい。また、基本的な動作
は図４４８または図４４９と同様あるいは類似であるの
で、差異を中心として説明をする。
【１１４４】第（Ｎ−１）Ｈの水平同期信号（ＨＤ）
後、初期化動作が実施される。ゲート信号線１７ｂにオ
ン電圧が印加され、ＴＦＴ１１ｇがオンする。また、ゲ
ート信号線１７ａにもオン電圧が印加され、ＴＦＴ１１
ｃがオンする。この時、ソース信号線１８にはＶｄｄ電
圧よりも低いＶｃ電圧が印加される。もちろん、図４４
８と同様にＶｄｄ電圧としてもよい。
【１１４５】したがって、コンデンサ１９ｂのａ端子に
はＶｃ電圧が印加されることになる。この状態で、駆動
用ＴＦＴ１１ａはオンし、ＥＬ素子１５に僅かな電流が
流れる（電流が流れるというよりは、ＴＦＴ１１ａを動
作させるという方が的確である）。この電流により駆動
用ＴＦＴ１１ａのドレイン（Ｄ）端子は少なくともＴＦ
Ｔ１１ａの動作点よりも大きな絶対値の電圧値となる
（電流が流せる状態となる）。
【１１４６】次にリセット動作が実施される。ゲート信
号線１７ｂにオフ電圧が印加され、ＴＦＴ１１ｅがオフ
する。一方、ゲート信号線１７ｃにＴ１の期間、オン電
圧が印加され、ＴＦＴ１１ｂがオンする。本来、リセッ
ト期間は約２Ｈの期間連続して印加することが好ましい
が、第（Ｎ−１）Ｈ期間には、第（Ｎ−１）番目の画素
行がプログラムされる。したがって、ソース信号線１８
にはＴｄの期間、第（Ｎ−１）番目の画素のＤＡＴＡ電
圧が出力される。この第（Ｎ−１）番目の画素のＤＡＴ
Ａ電圧が、第（Ｎ）番目の画素に書き込まれることを防
止する必要がある。そのため、ソース信号線１８に第
（Ｎ−１）番目の画素のＤＡＴＡ電圧が出力されている
第（Ｎ−１）Ｈ期間のＴｄ期間は以下のように制御す
る。
【１１４７】まず、第（Ｎ−１）Ｈ期間のＴｄ期間、ゲ
ート信号線１７ａにはオフ電圧を印加し、ＴＦＴ１１ｃ
をオフ状態にして、ソース信号線１８に印加されている
第（Ｎ−１）番目のＤＡＴＡ電圧が書き込まれないよう
にする。また、ゲート信号線１７ｃにもオフ電圧を印加
してＴＦＴ１１ｂをオフ状態にする。このゲート信号線
１７ｃにもオフ電圧を印加するという事項は、必ずしも
必須の事項ではないが、カップリングなどの影響によ
り、ＴＦＴ１１ａのリセット動作に影響がおよぶのを回
避するためである（図４５１を参照のこと。図４５１で
は第（Ｎ−１）Ｈ期間ではゲート信号線１７ｃにオフ電
圧を印加していない）。
【１１４８】次の第（Ｎ）Ｈ期間では、初期状態は実施
しない。ゲート信号線１７ａにオン電圧を印加し、ＴＦ
Ｔ１１ｃをオンさせる。また、ゲート信号線１７ｃにも
オン電圧を印加し、ＴＦＴ１１ｂをオンさせて、ＴＦＴ
１１ａをリセットさせる。
【１１４９】図４４８、図４４９と同様に、リセット期
間では、ＴＦＴ１１ｂのオンにより、駆動用ＴＦＴ１１
ａのゲート（Ｇ）端子とドレイン（Ｄ）端子間がショー
トされる。したがって、ＴＦＴ１１ａのゲート（Ｇ）端
子電圧とドレイン（Ｄ）端子電圧が等しくなり、ＴＦＴ
１１ａはオフセット状態（リセット状態：電流が流れな
い状態）となる。リセット状態を維持するゲート電圧は
コンデンサ１９ｂのｂ端子に保持される。したがって、
コンデンサ１９ｂには、オフセット電圧（リセット電
圧）が保持されていることになる。
【１１５０】第（Ｎ）Ｈ期間では、電圧プログラムが実
施される（プログラム状態）。ゲート信号線１７ｃにオ
フ電圧が印加されＴＦＴ１１ｂがオフする。一方、ソー
ス信号線１８には、Ｔｄの期間、ＤＡＴＡ電圧が印加さ
れる。したがって、駆動用ＴＦＴ１１ａのゲート（Ｇ）
端子には、ＤＡＴＡ電圧＋オフセット電圧（リセット電
圧）が加えられたものが印加される。そのため、駆動用
ＴＦＴ１１ａはプログラムされた電流を流せるようにな
る。Ｔｄ期間は１Ｈの３％以上２０％以下の期間もしく
は３μｓｅｃ以上２０μｓｅｃ以下とする。このこと
は、図４４８でも同様である。
【１１５１】プログラム期間後、ゲート信号線１７ａに
はオフ電圧が印加され、ＴＦＴ１１ｃはオフ状態とな
り、駆動用ＴＦＴ１１ａはソース信号線１８から切り離
される。また、ゲート信号線１７ｃにもオフ電圧が印加
され、ＴＦＴ１１ｂがオフし、このオフ状態は１Ｆの期
間保持される。
【１１５２】図４５０では、複数の水平走査期間を用い
て、ＴＦＴ１１ａをリセット状態とするため、リセット
状態を十分長くすることができる。そのため、良好な黒
表示を実現できる。
【１１５３】図４４７では、図４０１などと同様に、逆
バイアス電圧印加用のＴＦＴ１１ｇを付加している。し
たがって、ＥＬ素子１５に逆バイアス電圧を印加するこ
とができ、ＥＬ表示装置を長寿命化できる。もちろん、
ＥＬ素子１５に逆バイアス電圧を印加するか、ＥＬ素子
１５に駆動用ＴＦＴ１１ａからの電流を印加するかは、
ＴＦＴ１１ｅとＴＦＴ１１ｇを制御することによって実
施できることは言うまでもない。このことは、図４０１
などで説明した事項を適用すればよいから説明を省略す
る。また、ＴＦＴ１１ｇ、ＴＦＴ１１ｅを制御すること
により、電流Ｉｖの経路を形成することができる。した
がって、以降に説明する図４４３、図４４４などの検査
方法を実施することができる。
【１１５４】図４４３は検査方法の説明図である。４４
３１は電流検出手段である。電流検出手段４４３１とし
ては、ｎＡ程度まで測定できる微小電流計の他、ピック
アップ抵抗と電圧計の組み合わせ、電流入力型オペアン
プなどが例示される。つまり、電流が流れていることを
いずれかの手段で検出できるものであれば何でも良い。
また、電流（電圧）検出は、画素構成によりＴＦＴ１１
ｇに流れ込む方向と流れ出す方向のいずれでも検出でき
るように構成する（電流あるいは電圧の極性が変化する
だけである）。
【１１５５】また、複数の逆バイアス制御線４００１を
共通（ショート）し、共通にした一端に電流検出手段４
４３１を接続（配置）してもよいことはいうまでもな
い。つまり、複数の逆バイアス制御線４００１に接続さ
れたいずれかの画素に欠陥が発生していると、前記電流
検出手段４４３１に電流が流れ、欠陥検出を行うことが
できる。また、電流検出手段４４３１を１つ用い、この
電流検出手段４４３１の測定端子はプローブなどを用い
て逆バイアス制御線４００１に順次接続して検査を行っ
ても良い。
【１１５６】図４４３（ａ）では、ＴＦＴ１１ｂとＴＦ
Ｔ１１ｇをオンさせ、他のＴＦＴ１１ｃ、１１ｄをオフ
させている。なお、ＥＬ素子１５が形成されていないか
ら、画素電極４８上には何も形成されていない（つま
り、アレイ状態での検査である）。電流検出手段４４３
１の一端子は逆バイアス制御線４００１と接続され、他
端子はＶｓｌ電圧とされる。Ｖｓｌ電圧を印加すること
により、図４０３のＴＦＴ１１ｇの構成ではＴＦＴ１１
ｇがオンする。図４０１の構成では、信号線４００３お
よび逆バイアス制御線４００１にＶｓｌ電圧を印加すれ
ばよい。もちろん、Ｖｓｌ電圧でなくともよい。たとえ
ば、図４０１の画素構成では、信号線４００３にＴＦＴ
１１ｇをオンさせる電圧を印加してＴＦＴ１１ｇをオン
させ、逆バイアス制御線４００１にはＶｄｄ電圧よりも
十分に低い電圧を印加すればよい。ここでは説明を容易
にするため、Ｖｓｌ電圧を印加するとして説明をする。
【１１５７】図４４３（ａ）ではＴＦＴ１１ｂがオンの
ため、ＴＦＴ１１ａのドレイン（Ｄ）端子とゲート
（Ｇ）端子の電位が等しくなる。そのため、ＴＦＴ１１
ａはオフ状態となる（電流が流れない状態）。この状態
で電流検出手段４４３１に電流が検出されれば、ＴＦＴ
１１ｄのソース（Ｓ）−ドレイン（Ｄ）端子間ショート
（ＳＤショート）が発生している可能性がある。
【１１５８】次に図４４３（ｂ）に図示するように、Ｔ
ＦＴ１１ｂをオフ状態にし、また、ＴＦＴ１１ｄをオン
状態にする。図４４３（ａ）でＴＦＴ１１ａをオフ状態
としているから、図４４３（ｂ）の状態としても電流は
流れないか、もしくは小さな電流しか流れない。もし、
図４４３（ａ）後の図４４３（ｂ）の状態で大きな電流
が検出されれば、ＴＦＴ１１ａのＳＤショート欠陥が発
生している可能性が高い。ＴＦＴ１１ａのＳＤショート
欠陥は致命的な欠陥であるから、この欠陥が検出された
アレイは不良である。
【１１５９】以上のように、本発明の検査方法は、ＥＬ
素子に電流を供給するＴＦＴ１１ａをオフ状態（電流が
流れない状態）にする動作と、ＥＬ素子１５に逆バイア
ス電圧を印加するＴＦＴ（ＥＬ素子とＥＬ素子に電流を
供給するＴＦＴ１１ａの電流経路以外の経路から、ＥＬ
素子に電流または電圧を印加（供給）する経路を形成す
るスイッチング素子）に流れる電流を検出する動作とを
行うことにより、画素欠陥を検出するものである。以上
のように、本発明は逆バイアス電圧制御用スイッチング
素子を用いて画素の欠陥検査を行うことができる。
【１１６０】図４４３は主としてＴＦＴ１１ａの検査を
行う方法であった。図４４４はＴＦＴ１１ｃとＴＦＴ１
１ｄの検査を行う方法である。図４４４の電圧源４４４
１としては、直流電源の他、シグナルジェネレータなど
の信号発生源などが例示される。つまり、一定の電圧あ
るいは信号を出力できるものであればいずれでも良い。
【１１６１】また、電流（電圧）検出は、画素構成によ
りＴＦＴ１１ｇに流れ込む方向と流れ出す方向のいずれ
でも検出できるように構成する（電流あるいは電圧の極
性が変化するだけである）。
【１１６２】また、複数のソース信号線１８を共通（シ
ョート）し、共通にした一端に電圧源４４４１を接続
（配置）してもよいことはいうまでもない。つまり、複
数の逆バイアス制御線４００１に接続されたいずれかの
画素に欠陥が発生していると、前記電圧源４４４１から
電流が流れ、欠陥検出を行うことができる。したがっ
て、電圧源４４４１に電流検出手段を設けることによ
り、別途電流検出手段４４３１を設ける必要はなくな
る。また、電圧源４４４１を１つ用い、この電圧源４４
４１の接続端子に、プローブなどを用いてソース信号線
１８に順次接続して検査を行っても良い。なお、電流検
出手段４４３１は図４４３で説明したので構成、方法、
動作などの説明を省略する。
【１１６３】図４４４（ａ）では、ＴＦＴ１１ｇをオン
させ、他のＴＦＴ１１ｂ、ＴＦＴ１１ｃ、ＴＦＴ１１ｄ
をオフさせている。なお、ＥＬ素子１５が形成されてい
ないから、画素電極４８上には何も形成されていない
（つまり、アレイ状態での検査である）。電流検出手段
４４３１は図４４３で説明したのと同様に、電流検出手
段４４３１の一端子は逆バイアス制御線４００１と接続
され、他端子はＶｓｌ電圧とされる。
【１１６４】図４４４（ａ）ではＴＦＴ１１ｂがオフの
ため、コンデンサ１９の電荷は放電し、ＴＦＴ１１ａの
ゲート（Ｇ）端子はＶｄｄで電位と等しくなる。そのた
め、ＴＦＴ１１ａはオフ状態となる（電流が流れない状
態）。また、ＴＦＴ１１ｂ、ＴＦＴ１１ｃと一度オン
し、電圧源４４４１からＶｄｄ電圧を出力して、ＴＦＴ
１１ａのゲート（Ｇ）端子をＶｄｄ電圧としてもよい。
【１１６５】図４４４（ａ）の状態で電流検出手段４４
３１に電流が検出されれば、ＴＦＴ１１ｄのソース
（Ｓ）−ドレイン（Ｄ）端子間ショート（ＳＤショー
ト）が発生している可能性がある。
【１１６６】次に、図４４４（ｂ）に図示するように、
ＴＦＴ１１ｃ、ＴＦＴ１１ｄをオン状態にする。また、
電圧源４４４１からＶｄｄ電圧または、信号をソース新
ごう線１８に印加する。図４４４（ａ）でＴＦＴ１１ａ
をオフ状態としているから、この検査状態ではＴＦＴ１
１ａからの電流の供給はない。電圧源４４４１から供給
された電圧は、ＴＦＴ１１ｃ、ＴＦＴ１１ｄが正常であ
れば、電流検出手段４４３１で検出できるはずである。
もし、検出できないのであれば、ＴＦＴ１１ｃ、ＴＦＴ
１１ｄのいずれかのＳＤオープン不良が発生している可
能性が高い。ＴＦＴ１１ｃ、ＴＦＴ１１ｄのＳＤオープ
ン（オンしない不良）欠陥は致命的な欠陥であるから、
この欠陥が検出されたアレイは不良である。
【１１６７】以上のように、図４４４で説明した本発明
の検査方法は、ＥＬ素子に電流を供給するＴＦＴ１１ａ
をオフ状態（電流が流れない状態）にする動作と、ソー
ス信号線１８に電流あるいは電圧を印加する動作と、逆
バイアス制御ＴＦＴ１１ｇとソース信号線間のパス間に
おいて前記電圧源（信号源）から流れ出すあるいは流れ
込む電流を検出する動作を行うものである。以上のよう
に、本発明は逆バイアス電圧制御用スイッチング素子１
１ｇを用いて画素の欠陥検査を行うことができる。ま
た、図４４３と図４４４の２つのモードの検査を行うこ
とにより、画素の欠陥の検出を確実に行うことができ
る。
【１１６８】以上の実施例は図４０１の画素構成（基本
的には図１の画素構成）の検査方法の実施例であった。
しかし、本発明は図４０１などに限定されるものではな
く、図２１、図２２、図４０４などのカレントミラーの
画素構成についても適用することができる。以下、この
実施例について説明をする。
【１１６９】図４４５はカレントミラーの画素構成にお
ける検査方法の説明図である。なお、図４４５などにお
いても図４４３などと同様に、複数の逆バイアス制御線
４００１を共通（ショート）し、共通にした一端に電流
検出手段４４３１を接続（配置）してもよいことはいう
までもない。つまり、複数の逆バイアス制御線４００１
に接続されたいずれかの画素に欠陥が発生していると、
前記電流検出手段４４３１に電流が流れ、欠陥検出を行
うことができる。また、電流検出手段４４３１を１つあ
るいは少数個用い、この電流検出手段４４３１の測定端
子にプローブなどを用いて逆バイアス制御線４００１に
順次接続して検査を行っても良い。
【１１７０】図４４５（ａ）では、ＴＦＴ１１ｄとＴＦ
Ｔ１１ｇをオンさせ、他のＴＦＴ１１ｃ、１１ｅをオフ
させている。電流検出手段４４３１の一端子は逆バイア
ス制御線４００１と接続され、他端子はＶｓｌ電圧とさ
れる。Ｖｓｌ電圧を印加することにより、図４０３のＴ
ＦＴ１１ｇの構成ではＴＦＴ１１ｇがオンする。
【１１７１】図４４５（ａ）ではＴＦＴ１１ｄがオンの
ため、ＴＦＴ１１ａのドレイン（Ｄ）端子とゲート
（Ｇ）端子の電位が等しくなる。そのため、ＴＦＴ１１
ａはオフ状態となる（電流が流れない状態）。この状態
で電流検出手段４４３１に電流が検出されれば、ＴＦＴ
１１ｅのソース（Ｓ）−ドレイン（Ｄ）端子間ショート
（ＳＤショート）が発生している可能性がある。
【１１７２】次に図４４５（ｂ）に図示するように、Ｔ
ＦＴ１１ｄをオフ状態にし、また、ＴＦＴ１１ｅをオン
状態にする。図４４５（ａ）でＴＦＴ１１ａをオフ状態
としているから、図４４５（ｂ）の状態としても電流は
流れないか、もしくは小さな電流しか流れない（ＴＦＴ
１１ｂのキンク現象は考慮すべきである）。もし、図４
４５（ａ）後の図４４５（ｂ）の状態で大きな電流が検
出されれば、ＴＦＴ１１ｂのＳＤショート欠陥が発生し
ている可能性が高い。また、ＴＦＴ１１ａが以上の可能
性もある。ＴＦＴ１１ｂのＳＤショート欠陥は致命的な
欠陥であるから、この欠陥が検出されたアレイは不良で
ある。
【１１７３】以上のように、本発明の検査方法は、図４
４３と同様に、ＥＬ素子１５（図４４３、図４４５では
ＥＬ素子１５は形成されていない）に電流を供給するＴ
ＦＴ１１ｂをオフ状態（電流が流れない状態）にする動
作と、ＥＬ素子１５に逆バイアス電圧を印加するＴＦＴ
（ＥＬ素子１５とＥＬ素子１５に電流を供給するＴＦＴ
１１ｂの電流経路以外の経路から、ＥＬ素子１５に電流
または電圧を印加（供給）する経路を形成するスイッチ
ング素子）に流れる電流を検出する動作とを行うことに
より、画素欠陥を検出するものである。以上のように、
本発明は逆バイアス電圧制御用スイッチング素子１１ｇ
を用いて画素の欠陥検査を行うことができる。なお、図
４４３の検査を行う方法についても、図４４５のカレン
トミラーの画素構成に適用することができる。
【１１７４】本発明の画素構成あるいはドライバＩＣ
（１２、１４）などではスイッチング素子はＴＦＴのＰ
チャンネルあるいはＮチャンネルで構成するとしたがこ
れに限定するものではない。たとえば、ＴＦＴ１１ｇを
ＰチャンネルとＮチャンネルのＴＦＴを並列に形成する
ことにより、スイッチング素子を形成（構成）してもよ
い。このことは、本発明の他の実施例においても適用さ
れる。
【１１７５】図４３において画素を構成するＴＦＴ１１
は５個となっている。しかし、図１（ａ）では４個で構
成されている。そのため、図１（ａ）の構成のほうが画
素１６を構成するＴＦＴ１１数が１個少ないため、開口
率を高くでき、また、画素欠陥の発生割合が少ないとい
う利点がある。
【１１７６】図４４も電流プログラム方式の画素構成で
ある。ゲート信号線１７ａにオン電圧を印加することに
より、電流プログラムを行うことができる。また、ゲー
ト信号線１７ｂにオフ電圧を印加し、ゲート信号線１７
ｂにオン電圧を印加することによりＥＬ素子１５にプロ
グラムされた電流を流すことができる。
【１１７７】図４４の構成においてもゲート信号線１７
ｃにオン電圧またはオフ電圧を印加することにより、Ｅ
Ｌ素子１５に流す電流を制御することができ、図３１な
どに図示した駆動方法あるいは表示状態を実現できる。
【１１７８】なお、図４４ではＴＦＴ１１ｅを付加した
が、このＴＦＴ１１ｅを削除し、ゲート信号線１７ｂを
操作し、ＴＦＴ１１ｄのオンオフ状態を制御することに
よっても、図３１などの画像表示などを実現できること
は言うまでもない。
【１１７９】図５３も電流プログラム方式の画素構成で
ある。ゲート信号線１７ａにオン電圧を印加することに
より、電流プログラムを行うことができる。また、ゲー
ト信号線１７ｂにオフ電圧を印加し、ゲート信号線１７
ｂにオン電圧を印加することによりＥＬ素子１５にプロ
グラムされた電流を流すことができる。
【１１８０】図５３の構成においてもゲート信号線１７
ｃにオン電圧またはオフ電圧を印加することにより、Ｔ
ＦＴ１１ｄのオンオフを実現できるから、ＥＬ素子１５
に流す電流を制御することができる。したがって、図３
１などに図示した駆動方法あるいは表示状態を実現でき
る。
【１１８１】なお、図５４は電圧プログラムの画素構成
の例である。本発明は、１フィールドあるいは１フレー
ム（１Ｆ、もちろん２Ｆあるいはそれ以上を１区切りと
することも考えられる）の所定時間にＥＬ素子１５に流
す電流の印加時間を制御することにより所定の発光輝度
を得る方法である。ＥＬに流す電流は所定輝度より高く
し、所定より高い輝度分はオン時間を短くすることによ
り所定輝度を得る方法である。
【１１８２】図１０３も電圧プログラムによる画素構成
である。図１０３において、１９ａはしきい値検出用容
量,１９ｂは入力信号電圧保持用容量（コンデンサ）で
ある。
【１１８３】ステップ１（区間１）では、前記ＴＦＴ１
１ａからＴＦＴ１１ｅをすべてＯＮにして一旦前記駆動
トランジスタをＯＮ状態にしているので、しきい値のば
らつきによる電流値のずれが発生する。
【１１８４】ステップ２（区間２）では、前記ＴＦＴ１
１ｂ、ＴＦＴ１１ｄはＯＮのまま前記ＴＦＴ１１ｃ、Ｔ
ＦＴ１１ｅをＯＦＦにすることにより、前記駆動トラン
ジスタ１１ａの電流値が０になるので、前記駆動トラン
ジスタ１１ａのしきい値が前記しきい値検出用容量１９
ａに検出される。
【１１８５】ステップ３（区間３）では、前記ＴＦＴ１
１ｂ、ＴＦＴ１１ｄをＯＦＦにして前記ＴＦＴ１１ｃ、
ＴＦＴ１１ｅをＯＮにすることにより、前記データ信号
線の入力信号電圧を前記入力信号電圧保持用容量１９ｂ
に保持すると同時に、前記駆動トランジスタ１１ａのゲ
ートに前記入力信号電圧にしきい値を加えた信号電圧を
印加して前記ＥＬ素子１５を電流駆動して発光される。
【１１８６】駆動トランジスタ１１ａは飽和領域で動作
しているので、ゲート電圧からしきい値を引いた電圧値
の２乗に比例した電流が流れるが、ゲート電圧には前記
しきい値検出用容量１１ａによりしきい値がすでに印加
されているので、結果的にしきい値はキャンセルされ
る。従って、駆動トランジスタ１１ａのしきい値がばら
ついてもシミュレーション結果に示すように、常に一定
の電流値がＥＬ素子１５に流れることになる。
【１１８７】ステップ４（区間４）では、画素１６が非
選択期間に入ったとき、ＴＦＴ１１ｂ、ＴＦＴ１１ｄは
ＯＦＦ、ＴＦＴ１１ｅはＯＮのまま、ＴＦＴ１１ｃをＯ
ＦＦにしても、入力信号電圧保持用容量１９ｂに保持さ
れた入力信号電圧と前記しきい値検出用容量により保持
されたしきい値電圧が駆動トランジスタ１１ａのゲート
に印加されているので、ＥＬ素子１５には電流が流れ続
けて発光し続ける。
【１１８８】以上のように、より正確に前記駆動トラン
ジスタのしきい値を検出するためには、第１ステップの
期間として２μsec以上１０μsec以下に設定し、第２ス
テップの期間として２μsec以上１０μsec以下に設定す
ることが必要である。書き込みあるいは動作時間を十分
に確保するためである。しかし、あまりに長いと本来の
電圧プログラム時間が短くなり安定性がなくなる。
【１１８９】したがって、図５４の電圧プログラム方式
でも、本発明の駆動方法あるいは表示装置を実施するこ
とは効果がある。図５４において、ゲート信号線１７ｂ
を制御することにより、ＴＦＴ１１ｄをオンオフさせる
ことができる。したがって、ＥＬ素子１５に流れる電流
を間欠させることができる。また、図５４、図６７、図
１０３においても、ゲート信号線１７ｃの制御により、
ＴＦＴ１１ｅをオンオフ制御することができる。そのた
め、図３１、図３２などの表示状態を実現できる。
【１１９０】また、ＥＬ素子１５に流れる電流をＮ倍
し、ＴＦＴ１１ｅのオンオフ状態を制御することによ
り、１／Ｎの期間点灯させるという駆動方式（なお、Ｎ
倍あるいは１／Ｎに限定されるものではない）を実現で
きることは明らかである。つまり、本発明は、図１の電
流プログラムの画素構成のみに限定されるものではな
く、図５４、図６７、図１０３、図１２１などの電圧プ
ログラムの画素構成でも、本発明の駆動方式を実現する
ことができる。したがって、本明細書で記載した事項は
本明細書で記載あるいは図示した画素構成あるいは装置
などに適用することができる。
【１１９１】同様に図５４、図６７、図６８も電圧プロ
グラムの画素構成である。図５４、図６７、図６８にお
いて、ゲート信号線１７ｂを制御することにより、ＴＦ
Ｔ１１ｅをオンオフさせることができる。したがって、
ＥＬ素子１５に流れる電流を間欠させることができる。
そのため、図３１、図３２などの表示状態を実現でき
る。したがって、容易にアニメーション効果を実現でき
る。また、多彩な画像表示を実現できる。他の事項、あ
るいは動作は図１０３と同様あるいは類似するので説明
を省略する。
【１１９２】なお、以上の事項は図５２、図９０などで
説明した逆バイアス電圧Ｖｍ印加方式に関しても適用す
ることができることは言うまでもない。また、逆バイア
ス電圧ＶｍはＲ、Ｇ、Ｂ画素ごとに電圧値を異ならせて
もよい。その場合は、逆バイアス電圧を制御するＴＦＴ
のゲート信号線の本数が増加する。各Ｒ、Ｇ、ＢのＥＬ
素子１５は、それぞれ、端子電圧、印加電流が異なるか
らである。たとえば、Ｒ画素のＥＬ素子には、−１５
（Ｖ）を印加し、ＧとＢ画素のＥＬ素子には−１２
（Ｖ）を印加するという方式である。
【１１９３】また、各Ｒ、Ｇ、ＢのＥＬ素子１５に印加
する逆バイアス電圧（電流）の印加時間を異ならせても
よい。それぞれ、ＲＧＢ画素ごとに、端子電圧、印加電
流が異なるからである。たとえば、Ｒ画素のＥＬ素子に
は、１Ｆの１／２の時間だけ逆バイアス電圧Ｖｍを印加
し、ＧとＢ画素のＥＬ素子には１Ｆの１／３の時間だけ
逆バイアス電圧Ｖｍを印加するという方式である。
【１１９４】また、表示領域２１の部分ごとに、逆バイ
アス電圧（電流）の印加時間あるいは印加電圧を異なら
せてもよい。たとえば、表示領域の中央部を明るくする
ガウス分布方式を採用した場合、中央部のＥＬ素子は周
辺部に比較して流す電流値が大きいからである。
【１１９５】Ｎ倍のパルス電圧を印加する方式の課題と
して、ＥＬ素子１５に流れる電流が大きくなり、ＥＬ素
子１５が劣化し易くなるという課題がある。また、Ｎ＝
１０以上となると、電流が流れる時に必要となるＥＬ素
子１５の端子電圧が高くなり、電力効率が悪くなるとい
う課題がある。ただし、この課題は白表示時のようにＥ
Ｌ素子に流れる電流が大きい時に発生する課題である。
この課題に対処を図１の画素構成を例にして、図７０
（ａ）を参照しながら説明する。
【１１９６】図７０（ａ）に図示するようにＥＬ素子１
５への電流Ｉｄｄが流れている時、Ｖｄｄ電圧（電源電
圧）は駆動用ＴＦＴ１１ａのソースードレイン間電圧
（Ｖｓｄ）とＥＬ素子１５の端子電圧（Ｖｄ）で分圧さ
れる。Ｉｄｄ電流が大きいとＶｄ電圧も高くなる。
【１１９７】Ｖｄｄ電圧が十分に高いとＴＦＴ１１ａに
プログラムされた電流Ｉｗに等しい電流（Ｉｄｄ）がＥ
Ｌ素子１５に流れる。しがたって、図８１の実線に図示
するようにＩｗとＩｄｄは等しいかほぼリニアの関係
（比例の関係）になる。リニアの関係になるというの
は、ゲート信号線１７などに印加された信号などにより
コンデンサ１９に突き抜けが発生し、Ｉｄｄ＝Ｉｗとは
ならないからである。
【１１９８】本発明では、Ｖｄｄ電圧はＩｄｄとＩｗが
リニア（比例）の関係を維持できないような低い電圧で
用いる。つまり、必要なＶｓｄ＋Ｖｄ ＞ Ｖｄｄの関
係にしている。さらに好ましくは、Ｖｄ ＞ Ｖｄｄと
することが好ましい。
【１１９９】たとえば、一例として、Ｎ＝１０で、最大
白表示に必要なＩｗ電流が２μＡとする。この状態で
は、Ｉｄｄ電流が２μＡとすると、Ｇ色のＥＬ素子では
Ｖｄ＝１４（Ｖ）である。この時のＶｄｄ電圧を１４
（Ｖ）以下とするのである。もしくは、この時、Ｖｓｄ
＝７（Ｖ）とするとＶｄ＋Ｖｓｄ＝１４（ｖ）＋７
（Ｖ）＝２１（Ｖ） ＜ Ｖｄｄ＝２１（Ｖ）とするの
である。
【１２００】この状態で駆動すると、ＩｄｄとＩｗの関
係は図８１の点線で示すような関係となる。最大白表示
ではＩｗとＩｄｄの関係はリニアの関係でなくなる（非
線形の関係、図８１のＡの範囲）。しかし、黒表示ある
いは灰色表示（表示輝度が比較的低い領域）ではリニア
の関係（図８１のＢの範囲）が維持される。
【１２０１】Ａの領域ではＥＬ素子１５に流れる電流が
制限され、ＥＬ素子１５を劣化されるような大きな電流
が流れることはない。また、Ａの領域で、Ｉｗ電流を増
加させると、変化割合は少ないがＩｄｄ電流は増加す
る。したがって、階調表示を実現できる。ただし、Ａの
領域では非線形となるからガンマ変換が必要である。た
とえば、画像表示が６４階調表示であれば、入力画像デ
ータ６４階調データをテーブル変換し１２８階調あるい
は２５６階調に変換してソースドライバＩＣ１４に印加
する。
【１２０２】Ａの領域ではＴＦＴ１１ａのＶｓｄ電圧と
ＥＬ素子１５のＶｄ電圧とが分圧され、ＥＬ素子１５の
アノード電圧Ｖａ電圧が決定される。この際、注目すべ
き事項として、ＥＬ素子１５は蒸着で形成する（あるい
はインクジェット技術などによる塗布で形成する）た
め、均一に形成されている点である。そのため、ＥＬ端
子電圧Ｖａは表示画面２１の面内で均一な値となる。し
たがって、ＴＦＴ１１ａの特性がばらついて、ＥＬ素子
１５の端子電圧Ｖａで補正される。結果的にＶｄｄ電圧
を本発明のように低くすることにより、ＴＦＴ１１ａの
特性ばらつきを吸収できるとともに、Ｖｄｄ電圧の低減
により低消費電力化を実現できる。また、Ｎが大きい時
にも、ＥＬ素子１５には高い電圧が印加されることがな
い。
【１２０３】ＥＬ素子１５は蒸着技術、インクジェット
技術だけでなく、インクを付けたスタンプを紙に当てて
印刷するようにするスタンプ技術でも形成できる。
【１２０４】まず，スタンプとなる部分を形成する。Ｓ
ｉ基板上に半導体プロセスによって有機EL素子の発光領
域と同じ形の溝のパターンを形成し、その溝の中を有機
EL材料にドーピングする材料を埋めることで，スタンプ
とする。一方、有機EL素子を形成するほうのガラス基板
には，電極や発光層となる有機ＥＬ材料を形成してお
く。
【１２０５】次に，スタンプと有機EL素子となる材料を
つけたガラス基板をぴったりと重ね合わせる。この状態
を保ちながら＋１００℃〜＋２００℃で約１０分間にわ
たって熱処理する。こうすることで、スタンプの溝の中
に埋め込んだドーピング材料が蒸発し、有機EL素子の発
光層に拡散する。あとは、色に応じたドーピング材料を
埋め込んだスタンプを順次有機EL素子に当てて、ＲＧＢ
を塗り分ける。このスタンプ技術を用いて、１０μｍの
矩形パターンや、線幅10μｍのパターンのＥＬ素子１５
を容易に形成できる。
【１２０６】なお、１Ｆの期間の１／Ｎに、ＥＬ素子１
５に電流を印加し、その印加する電流は所定輝度より高
くし、所定より高い輝度分はオン時間を短くすることに
より所定輝度を得る方法であるとした。しかし、本発明
は一定の期間内の輝度の平均を所定値にする方法であ
る。したがって、１Ｆ（１フィールドあるいは１フレー
ム）に限定されるものではない。たとえば、図３２（ｃ
１）の表示状態が２Ｆ連続し、図３２（ｃ２）の表示状
態が３Ｆ連続し、この図３２（ｃ１）と図３２（ｃ２）
の状態が交互に繰り返されても良い。つまり、５Ｆで所
望の平均輝度となりように駆動する。
【１２０７】したがって、本発明の技術的思想は、一定
の期間内に、ＥＬ素子１５をオン状態とオフ状態とを発
生させ、このオン状態とオフ状態とを交互に繰り返し、
この繰り返しにより、所定の表示輝度を得る方式であ
る。また、制御はゲート信号線１７のオンオフ電圧を制
御することにより実現する。
【１２０８】なお、ソース信号線１８に所定電流のＮ倍
の電流を流し、ＥＬ素子１５に所定電流のＮ倍の電流を
１／Ｎの期間流すとしたが、実用上はこれを実現できな
い。実際にはゲート信号線１７に印加した信号パルスが
コンデンサ１９に突き抜け、コンデンサ１９に所望の電
圧値（電流値）を設定できないからである。一般的にコ
ンデンサ１９には所望の電圧値（電流値）よりも低い電
圧値（電流値）が設定される。たとえば、１０倍の電流
値を設定するように駆動しても、５倍程度の電流しかコ
ンデンサ１９には設定されない。たとえば、Ｎ＝１０と
しても実際にＥＬ素子１５に流れる電流はＮ＝５の場合
と同一となる。したがって、本発明はＮ倍の電流値を設
定し、Ｎ倍に比例したあるいは対応する電流をＥＬ素子
１５に流れるように駆動する方法である（ただし、図８
１で説明する駆動方法も実施するので限定は難しい）。
もしくは、所望値よりも大きい電流をＥＬ素子１５にパ
ルス状に印加する駆動方法である。
【１２０９】また、所望値より電流（そのまま、ＥＬ素
子１５に連続して電流を流すと所望輝度よりも高くなる
ような電流）を駆動トランジスタ１１ａ（図１を例示す
る場合）に電流（電圧）プログラムを行い、ＥＬ素子１
５に流れる電流を間欠にすることにより、所望のＥＬ素
子の発光輝度を得るものである。
【１２１０】また、図１を例示すれば（図５４、図５
７、図６７、図６８、図８９、図１０３などの電圧プロ
グラム画素構成でも有効であることは言うまでもな
い）、駆動トランジスタ１１ａと、この駆動トランジス
タにプログラムをする信号（電流、電圧）経路を設定
（構成、配置、接続）する第１のスイッチング素子１１
ｃと、駆動トランジスタ１１ａからの電流がＥＬ素子１
５に流れる経路を設定（構成、配置、接続）する第２の
スイッチング素子１１ｄとを具備する画素構成におい
て、前記第１のスイッチング素子１１ｃをオン（経路を
設定）する。また、第２のスイッチング素子１１ｄをオ
フ（経路を切断）した第１の状態で、前記駆動トランジ
スタに電流（電圧）プログラムする第１の状態と、前記
第１のスイッチング素子１１ｃをオフ（経路を切断）
し、第２のスイッチング素子１１ｄをオン（経路を設
定）する第２の状態と、前記第１のスイッチング素子１
１ｃをオフ（経路を切断）し、第２のスイッチング素子
１１ｄをオフ（経路を切断）する第３の状態とを実施す
るものである。
【１２１１】また、アクティブマトリックス型表示パネ
ルにおいて、駆動トランジスタ１１ａからＥＬ素子１５
にながれる電流経路を１フレーム（１フィールド）の期
間のうち所定期間の間、切断あるいは減少（ＥＬ素子１
５に流れる電流波形は矩形あるいはＤＣに限定されるも
のではなく、サイン波形などもある。また、ＤＣ振幅値
を変化させる場合もある）させ、少なくとも１フレーム
（１フィールド）のＥＬ素子１５の発光輝度を減少させ
るものである。
【１２１２】また、駆動トランジスタ１１ａに所望値よ
りも高い輝度でＥＬ素子１５が発光するようにプログラ
ムを行う動作と、ＥＬ素子１５に前記プログラムされた
信号（電流）を流し、少なくとも１フレーム（１フィー
ルド）の期間のうち所定期間に前記ＥＬ素子１５に流れ
ないように動作を行うものである。
【１２１３】あるいは、駆動トランジスタ１１ａにプロ
グラムされた電流に対応する輝度以下となるように、Ｅ
Ｌ素子１５に流れる電流を制限するものである。
【１２１４】また、所望値よりも高い輝度でＥＬ素子１
５が発光するようにプログラムを行う動作と１フレーム
（１フィールド）の平均輝度（所望輝度）が、所望輝度
か、少なくとも前記所望輝度（プログラムされた輝度
（電流））以下となるように、前記プログラム電流が前
記ＥＬ素子１５に流れないように動作を行うものであ
る。また、ＥＬ素子１５に流れる電流を完全にオンオフ
させることに限定されるものではない。
【１２１５】たとえば、図１においてＴＦＴ１１ｄを高
抵抗オン状態とすることにより（つまり、所定値よりも
小さい電流がＥＬ素子１５に流れている）、ＥＬ素子１
５をオフあるいは低輝度発光を実施することができる。
ＥＬ素子１５が低輝度発光の時は、表示領域２１の非点
灯領域３１２とは、完全黒表示ではなく、ダーク（灰色
または黒表示に近い輝度）と置き換えて理解する必要が
ある。つまり、非点灯領域３１２とは、通常表示よりも
低輝度表示であればよい。低輝度表示とは画像が認識で
きる表示状態も含む。
【１２１６】なお、以上の実施例は、ＥＬ素子１５の非
点灯時間に逆バイアス電圧を印加する（図１０７、図１
０８などを参照）ことを組み合わせることが有効であ
る。また、図５４、図６７、図１０３などの電圧プログ
ラム画素構成にも有効であることは言うまでもない。
【１２１７】なお、図３１などにおいて、非表示領域３
１２は完全に非点灯状態である必要はない。微弱な発光
あるいはうっすらとした画像表示があっても実用上は問
題ない。つまり、画像表示領域３１１よりも表示輝度が
低い領域と解釈するべきである。また、非表示領域３１
２とは、Ｒ、Ｇ、Ｂ画像表示のうち、１色または２色の
みが非表示状態という場合も含まれる。
【１２１８】なお、各画素構成において（たとえば、図
５４、図５３（ａ）、図４２）、駆動用ＴＦＴ１１ｄの
ゲート（Ｇ）端子を直接に、オンオフ電圧を印加できる
ように構成しても、ＥＬ素子１５に流す電流を間欠動作
させることができる。また、図４３においてはＴＦＴ１
１ｅ、図２１においてはＴＦＴ１１ａ、図２２において
はＴＦＴ１１ｂのゲート（Ｇ）端子を直接に、オンオフ
電圧を印加できるように構成しても、ＥＬ素子１５に流
す電流を間欠動作させることができる。つまり、ＥＬ素
子１５に電流を印加するＴＦＴのゲート（Ｇ）端子を制
御することによって、図３１などの表示状態を実施でき
ることは言うまでもない。
【１２１９】以上のように、本発明はＥＬ素子１５に印
加する電流をオンオフすることにより、ＥＬ素子１５を
間欠表示させるものである。間欠表示させるためには、
図１の例ではＴＦＴ１１ｄをオンオフ制御する必要があ
る。したがって、ＴＦＴ１１ｄをオンオフするためのゲ
ート信号線が必要となる。つまり、ＥＬ素子１５を間欠
表示させるためには、コンデンサに、ＥＬ素子１５に流
す電流をプログラムするための経路を形成する第１のス
イッチング素子と、この第１のスイッチング素子のオン
オフ制御するための第１のゲート信号線が必要である。
また、ＥＬ素子１５に流れる電流経路を形成する第２の
スイッチング素子と、この第２のスイッチング素子をオ
ンオフするための第２のゲート信号線が必要となる。つ
まり、ゲート信号線は１画素あたり２本必要となる。
【１２２０】しかし、１画素あたり２本以上のゲート信
号線が必要となると、図２７などで説明した３辺フリー
の画素構成では課題となる。ゲートドライバ１２を低温
ポリシリコン技術などで形成しても、シフトレジスタ数
が多くなり、回路構成が複雑となるからである。特に、
アモルファスシリコン技術で３辺フリーの構成を実現し
ようとするとさらに課題は大きくなる。なぜならば、ア
モルファスシリコン技術ではドライバ回路１２（１４）
を基板８２上に直接、形成することができないからであ
る。
【１２２１】したがって、アモルファスシリコン技術で
表示パネルを構成しようとすると、ソースドライバ１４
とゲートドライバＩＣ１２を表示領域２１の一辺に配置
する必要がある。そして、ゲート信号線１７ａとゲート
信号線１７ｂのすべてを、表示領域の左右にふりわけて
配線する必要がある。ゲート信号線１７の本数が少ない
場合はまだ、対応できる可能性がある。しかし、ＱＣＩ
Ｆでも垂直画素数は２２０ドットであるから、ゲート信
号線１７は２２０×２＝４４０本にもなる。
【１２２２】以上はアモルファスシリコン技術で表示パ
ネルを構成した場合であるが、低温ポリシリコン技術で
ゲートドライバ１２を内蔵した場合でも、ゲート信号線
１７の配線数が多いと、狭額縁化できない。したがっ
て、商品力を失ってしまう。
【１２２３】以下の本発明は以上の課題を解決するもの
である。簡単に記載すれば、ＥＬ素子１５をオンオフす
るゲート信号線１７ｂを複数本、共通にするのである。
この共通にしたブロックごとにＥＬ素子１５に流れる電
流をオンオフするのである。
【１２２４】図８７、図１４２の実施例においても、Ｅ
Ｌ素子１５のオンオフは１画素行ずつ制御する必要はな
い。ブロックごとにオンオフしても非点灯領域３１２を
形成できるし、点灯領域３１１も形成できる。以上のよ
うにブロックでオンオフ制御する方式をブロック駆動と
呼ぶ。ただし、隣接した画素行でブロックにする実施例
もあるので、通常のブロックという概念よりは広義であ
る。ただし、図１の画素構成では、電流プログラムを行
っている画素行は非点灯状態にする必要がある。そのた
め、電流プログラムのために選択された画素行を含むブ
ロックは非点灯領域３１２とする必要がある。しかし、
図１の場合であっても多少の画像にみだれを許容する場
合は、電流プログラムを行っている画素行であっても、
非点灯領域３１２とする必要はない。また、図２１、図
４３、図７１のカレントミラーの画素構成では、電流プ
ログラムを行っている画素行であっても、非点灯領域３
１２とする必要はない。
【１２２５】なお、本発明は、主として図１に図示する
電流プログラムの画素構成を例示して説明をするが、こ
れに限定するものではなく、図２１、図４３、図７１な
どで説明した他の電流プルグラム構成（カレントミラー
の画素構成）であっても適用できることはいうまでもな
い。また、ブロックでオンオフする技術的概念は、図５
４、図６８、図１０３などの電圧プログラムの画素構成
であっても適用できることは言うまでもない。また、本
発明は、ＥＬ素子１５に流れる電流を間欠にする方式で
あるから、図８９などで説明した逆バイアス電圧を印加
する方式とも組み合わせることができることは言うまで
もない。以上のように、本発明は他の実施例と組み合わ
せて実施することができる。
【１２２６】図１７９はブロック駆動の実施例である。
まず、説明を容易にするため、ゲートドライバ回路１２
は基板４９に直接形成したか、もしくはシリコンチップ
のゲートドライバＩＣ１２を基板４９に積載したとして
説明をする。また、ソースドライバ１４およびソース信
号線１８は図面が煩雑になるため省略する。
【１２２７】図１７９において、ゲート信号線１７ａは
ゲートドライバ回路１２と接続されている。一方、各画
素のゲート信号線１７ｂは点灯制御線１７９１と接続さ
れている。図１７９では４本のゲート信号線１７ｂが１
つの点灯制御線１７９１と接続されている。
【１２２８】なお、４本のゲート信号線１７ｂでブロッ
クするというのはこれに限定するものではなく、それ以
上であってもよいことは言うまでもない。一般的に表示
領域２１は少なくとも５以上に分割することが好まし
い。さらに好ましくは、１０以上に分割することが好ま
しい。さらには、２０以上に分割することが好ましい。
分割数が少ないと、フリッカが見えやすい。あまりにも
分割数が多いと、点灯制御線１７９１の本数が多くな
り、制御線１７９１のレイアウトが困難になる。
【１２２９】したがって、ＱＣＩＦ表示パネルの場合
は、垂直走査線の本数が２２０本であるから、少なくと
も、２２０／５＝４４本以上でブロック化する必要があ
り、好ましくは、２２０／１０＝１１以上でブロック化
する必要がある。ただし、奇数行と偶数行で２つのブロ
ック化を行った場合は、低フレームレートでも比較的フ
リッカの発生が少ないため、２つのブロック化で十分の
場合がある。
【１２３０】図１７９の実施例では、点灯制御線１７９
１ａ、１７９１ｂ、１７９１ｃ、１７９１ｄと順次、オ
ン電圧（Ｖｇｌ）を印加するか、もしくはオフ電圧（Ｖ
ｇｈ）を印加し、ブロックごとにＥＬ素子１５に流れる
電流をオンオフさせる。
【１２３１】なお、図１７９の実施例では、ゲート信号
線１７ｂと点灯制御線１７９１とがクロスすることがな
い。したがって、ゲート信号線１７ｂと点灯制御線１７
９１とのショート欠陥は発生しない。また、ゲート信号
線１７ｂと点灯制御線１７９１とが容量結合することが
ないため、点灯制御線１７９１からゲート信号線１７ｂ
側を見た時の容量付加が極めて小さい。したがって、点
灯制御線１７９１を駆動しやすい。
【１２３２】図１８０は、図１７９の接続状態をさらに
詳細に図示している。ゲートドライバ１２にはゲート信
号線１７ａが接続されている。ゲート信号線１７ａにオ
ン電圧を印加することにより、画素行が選択され、選択
された各画素のＴＦＴ１１ｂ、１１ｃはオンして、ソー
ス信号線１８に印加された電流（電圧）を各画素のコン
デンサ１９にプログラムする。一方、ゲート信号線１７
ｂは各画素のＴＦＴ１１ｄのゲート（Ｇ）端子と接続さ
れている。したがって、点灯制御線１７９１にオン電圧
（Ｖｇｌ）が印加されたとき、駆動ＴＦＴ１１ａとＥＬ
素子１５との電流経路を形成し、逆にオフ電圧（Ｖｇ
ｈ）が印加された時は、ＥＬ素子１５のアノード端子を
オープンにする。
【１２３３】なお、点灯制御線１７９１に印加するオン
オフ電圧の制御タイミングと、ゲートドライバ回路１２
がゲート信号線１７ａに出力する画素行選択電圧（Ｖｇ
ｌ）のタイミングは１水平走査クロック（１Ｈ）に同期
していることが好ましい。しかし、これに限定するもの
ではない。点灯制御線１７９１に印加する信号は単に、
ＥＬ素子１５への電流をオンオフさせるだけである。ま
た、ソースドライバ１４が出力する画像データと同期が
とれている必要もない。点灯制御線１７９１に印加する
信号は、各画素１６のコンデンサ１９にプログラムされ
た電流を制御するものだからである。したがって、必ず
しも、画素行の選択信号と同期がとれている必要はな
い。また、同期する場合であってもクロックは１Ｈ信号
に限定されるものではなく、１／２Ｈでも、１／４Ｈで
あってもよい。
【１２３４】図１８１は、画素構成が図２１などに図示
したカレントミラーの画素構成の場合である。ただし、
以前の実施例でも説明したように、ＥＬ素子１５に流れ
る電流を制御するために、ＴＦＴ１１ｅを形成し、ま
た、ＴＦＴ１１ｅを制御するためのゲート信号線１７ｂ
を付加している。
【１２３５】なお、図１８１において、スイッチングＴ
ＦＴ１１ｃと１１ｄを制御（オンオフ）するゲート信号
線は共通（ゲート信号線１７ａ）としたが、これに限定
するものではなく、別個のゲート信号線１７としてもよ
い。この場合は、ＴＦＴ１１ｃを制御する第１のゲート
信号線１７と、ＴＦＴ１１ｄを制御する第２のゲート信
号線１７はゲートドライバ回路１２に接続する。
【１２３６】図１８１において、ゲートドライバ１２に
はゲート信号線１７ａが接続されている。ゲート信号線
１７ａにオン電圧を印加することにより、画素行が選択
される。
【１２３７】なお、図１８０などでも同様であるが、選
択される画素行は１画素行に限定されるものではない。
たとえば、図１４１、図１４４、図１４６では複数画素
行が選択される。以上のように、本発明は、選択される
画素行数に制約されるものではない。
【１２３８】図１８１において、ゲート信号線１７ａに
選択電圧（Ｖｇｌ）が印加されると、１選択された各画
素のＴＦＴ１１ｂ、１１ｄはオンして、ソース信号線１
８に印加された電流（電圧）を各画素のコンデンサ１９
にプログラムする。つまり、ソースドライバ回路１４は
画素１６に書き込む電流（電圧）を出力（吸収）する。
一方、ゲート信号線１７ｂは各画素のＴＦＴ１１ｅのゲ
ート（Ｇ）端子と接続されている。したがって、点灯制
御線１７９１にオン電圧（Ｖｇｌ）が印加されたとき、
駆動ＴＦＴ１１ｂとＥＬ素子１５との電流経路を形成
し、逆にオフ電圧（Ｖｇｈ）が印加された時は、ＥＬ素
子１５のアノード端子をオープンにする。
【１２３９】図１８２は、画素構成が電圧プログラムの
画素構成である。ただし、以前の実施例でも説明したよ
うに、ＥＬ素子１５に流れる電流を制御（間欠動作でき
るように）するために、ＴＦＴ１１ｄを形成し、また、
ＴＦＴ１１ｄを制御するためのゲート信号線１７ｂを付
加している。このゲート信号線１７ｂは複数画素行ごと
に点灯制御線１７９１に接続されている。
【１２４０】図１８２において、ゲートドライバ１２は
ゲート信号線１７ａが接続されている。ゲート信号線１
７ａにオン電圧を印加することにより、ＴＦＴ１１ｂが
オンし、所定の画素行が選択される。
【１２４１】図１８２において、ゲート信号線１７ａに
選択電圧（Ｖｇｌ）が印加されると、１選択された各画
素のＴＦＴ１１ｂはオンして、ソース信号線１８に印加
された電流（電圧）を各画素のコンデンサ１９にプログ
ラムする。つまり、ソースドライバ回路１４は画素１６
に書き込む電流（電圧）を出力（吸収）する。一方、ゲ
ート信号線１７ｂは各画素のＴＦＴ１１ｄのゲート
（Ｇ）端子と接続されている。したがって、点灯制御線
１７９１にオン電圧（Ｖｇｌ）が印加されたとき、駆動
ＴＦＴ１１ａとＥＬ素子１５との電流経路を形成し、逆
にオフ電圧（Ｖｇｈ）が印加された時は、ＥＬ素子１５
のアノード端子をオープンにする。
【１２４２】図１８３は、他の電圧プログラムの画素構
成である、ＥＬ素子１５に流れる電流の間欠動作はＴＦ
Ｔ１１ｄを用いて行う。ＴＦＴ１１ｄを制御するための
ゲート信号線１７ｄは複数画素行ごとに点灯制御線１７
９１に接続されている。
【１２４３】図１８３の画素構成では、オフセット電圧
を測定し、１フレームの期間、かきこまれた電圧をコン
デンサ１９に保持させるためには、２本のゲート信号線
１７ａと１７ｃが必要である。そのため、この２本のゲ
ート信号線１７ａ、１７ｃはゲートドライバ回路１２に
接続されている。この構成を図１８４に図示している。
【１２４４】ゲートドライバ回路１２はゲート信号線１
７ａとゲート信号線１７ｃにオンオフ電圧を印加するこ
とにより、ＴＦＴ１１ｃ、ＴＦＴ１１ｂをオンオフ制御
し、ソースドライバ１４から出力された電圧を画素にプ
ログラムする。一方、ゲート信号線１７ｄは各画素のＴ
ＦＴ１１ｄのゲート（Ｇ）端子と接続されている。した
がって、点灯制御線１７９１にオン電圧（Ｖｇｌ）が印
加されたとき、駆動ＴＦＴ１１ａとＥＬ素子１５との電
流経路を形成し、逆にオフ電圧（Ｖｇｈ）が印加された
時は、ＥＬ素子１５のアノード端子をオープンにする。
【１２４５】以上のように本発明は、画素構成が、電流
プログラム方式であっても、電圧プログラム構成であっ
ても、適用することができる。なお、以上の実施例はア
クティブマトリックス型表示パネルを例示して説明した
が、これに限定するものではなく、単純マトリックス型
表示パネルにも適用することができる。なぜならば、ブ
ロックごとにＥＬ素子１５を点灯あるいは非点灯させる
ことは、単純マトリックス型表示パネルでも実現できる
からである。
【１２４６】図１８５は他の実施例である。以下の実施
例では以前に実施例との差異を中心に説明する。したが
って、図１８５以降の実施例でも画素構成などは図１８
０から図１８３などで説明したいずれでも適用できる。
【１２４７】図１８５は、ゲート信号線１７ｂを２画素
行ずつ共通にし、かつ４ブロックごとに点灯制御線１７
９１で共通にした構成である。第１番目と第２番目の画
素行のゲート信号線信号線１７ｂと、第９番目と第１０
番目の画素行のゲート信号線１７ｂとを点灯制御線１７
９１ａで共通にしている。したがって、点灯制御線１７
９１ａにオン電圧（Ｖｇｌ）を印加すると、少なくとも
第１番目、第２番目、第９番目および第１０番目の画素
行が点灯する。
【１２４８】また、第３番目と第４番目の画素行のゲー
ト信号線信号線１７ｂと、第１１番目と第１２番目の画
素行のゲート信号線１７ｂとを点灯制御線１７９１ｂで
共通にしている。したがって、点灯制御線１７９１ｂに
オン電圧（Ｖｇｌ）を印加すると、少なくとも第３番
目、第４番目、第１１番目および第１２番目の画素行が
点灯する。
【１２４９】同様に、第５番目と第６番目の画素行のゲ
ート信号線信号線１７ｂと、第１３番目と第１４番目の
画素行のゲート信号線１７ｂとを点灯制御線１７９１ｃ
で共通にしている。したがって、点灯制御線１７９１ｃ
にオン電圧（Ｖｇｌ）を印加すると、少なくとも第５番
目、第６番目、第１３番目および第１４番目の画素行が
点灯する。また、第７番目と第８番目の画素行のゲート
信号線信号線１７ｂと、第１５番目と第１６番目の画素
行のゲート信号線１７ｂとを点灯制御線１７９１ｄで共
通にしている。したがって、点灯制御線１７９１ｄにオ
ン電圧（Ｖｇｌ）を印加すると、少なくとも第７番目、
第８番目、第１５番目および第１６番目の画素行が点灯
する。
【１２５０】図１８５のようにゲート信号線１７ｂを点
灯制御線１７９１と接続すると、小さな点灯ブロック
が、分散して表示される。したがって、低レートでもフ
リッカの発生が少なくなる。
【１２５１】図１８６は、ゲート信号線１７ｂを４画素
とばしで共通にして点灯制御線１７９１に接続した構成
である。第１番目、第５番目、第９番目、第１３番目の
画素行のゲート信号線信号線１７ｂが点灯制御線１７９
１ａで共通にされている。したがって、点灯制御線１７
９１ａにオン電圧（Ｖｇｌ）を印加すると、少なくとも
第１番目、第５番目、第９番目および第１３番目の画素
行が点灯する。
【１２５２】また、第２番目、第６番目、第１０番目、
第１４番目の画素行のゲート信号線信号線１７ｂが点灯
制御線１７９１ｂで共通にしている。したがって、点灯
制御線１７９１ｂにオン電圧（Ｖｇｌ）を印加すると、
少なくとも第２番目、第６番目、第１０番目および第１
４番目の画素行が点灯する。
【１２５３】同様に、第３番目、第７番目、第１１番
目、第１５番目の画素行のゲート信号線信号線１７ｂが
点灯制御線１７９１ｃで共通にしている。したがって、
点灯制御線１７９１ｃにオン電圧（Ｖｇｌ）を印加する
と、少なくとも第３番目、第７番目、第１１番目および
第１５番目の画素行が点灯する。また、第４番目、第８
番目、第１２番目、第１６番目の画素行のゲート信号線
信号線１７ｂが点灯制御線１７９１ｄで共通にしてい
る。したがって、点灯制御線１７９１ｄにオン電圧（Ｖ
ｇｌ）を印加すると、少なくとも第４番目、第８番目、
第１２番目および第１６番目の画素行が点灯する。
【１２５４】図１８６のようにゲート信号線１７ｂを点
灯制御線１７９１と接続すると、図１８５よりも点灯す
る画素行が分散される。したがって、低レートでもフリ
ッカの発生が少なくなる。
【１２５５】図１８７は、奇数画素行のゲート信号線１
７ｂを点灯制御線１７９１ａに接続し、偶数画素行のゲ
ート信号線１７ｂを点灯制御線１７９１ｂに接続した構
成である。
【１２５６】図１８７では１画素行ごとにＥＬ素子１５
を点灯制御できるので低レートでもフリッカの発生が少
なくなる。また、点灯制御線１７９１が２本と本数も少
なくなる。
【１２５７】図１８８は、４画素行ごとにゲート信号線
１７ｂを点灯制御線１７９１ａまたは点灯制御線１７９
１ｂに接続した構成である。図１８８では、画素への電
流（電圧）プログラムのタイミングと同期を取りやす
い。
【１２５８】以上の実施例は、点灯制御線１７９１に印
加する電圧により、画素行ごとにオンオフ制御を行うも
のであった。本発明は、ＥＬ素子１５を間欠動作させる
ことを目的としている。したがって、点灯制御線１７９
１の有無に限定されるものではない。
【１２５９】たとえば、図１８９では点灯制御ドライバ
回路１８９１を表示領域の１辺に形成（配置）してい
る。つまり、表示領域の１辺にゲートドライバ回路１２
を形成（配置）し、この辺の対面に点灯制御ドライバ回
路１８９１を配置（形成）している。
【１２６０】点灯制御ドライバ回路１８９１は、低温ポ
リシリコンあるいは高温ポリシリコン技術をもちいて、
基板４９に直接形成してもよいし、シリコンチップで構
成し、基板４９にＣＯＧ技術などを用いて積載してもよ
い。ただし、図１８９のように、複数のゲート信号線１
７ｂを共通（ブロック化）することにより、回路構成は
極めて簡易になる。したがって、基板４９に直接形成し
ても、シリコンチップで構成し基板４９に積載しても、
ほとんど面積を占有しない。したがって、表示パネルの
狭額縁化を実現できる。なお、点灯制御ドライバ回路１
８９１をソースドライバ回路１４と同一辺に配置して、
３辺フリー構成を実現してもよいことは言うまでもな
い。
【１２６１】図１８９までの実施例では、基板４９に、
ゲートドライバ回路１２は、低温ポリシリコンあるいは
高温ポリシリコン技術をもちいて、基板４９に直接形成
するか、シリコンチップで構成し、基板４９にＣＯＧ技
術などを用いて積載するとして説明した。しかし、本発
明はこれに限定するものではない。たとえば、図１９０
に図示するように、ソースドライバ回路１４が配置され
た辺から、ゲート信号線１７ａを配線してもよい。つま
り、点灯制御線１７９１とゲート信号線１７ａの両方を
表示領域２１の端に形成するのである。他の構成は図１
７９などと同様であるので説明を省略する。
【１２６２】また、図１９１に図示するように、表示領
域の２つの辺にソースドライバ回路１４、ゲートドライ
バ回路１２をそれぞれ配置（形成）し、表示領域２１の
中央部でそれぞれのゲートドライバ回路１２とソースド
ライバ回路１４と接続するように構成してもよい。この
ように構成することにより、ゲート信号線１７ａの引き
回しが減少する（１／２になる）。したがって、狭額縁
化を実現できる。
【１２６３】図１９２はソースドライバ回路１４とゲー
トドライバ回路１２などをパネルに配置した説明図であ
る。図１９２では、ソースドライバ回路１４をシリコン
チップで作製し、基板４９の１辺に配置している。ゲー
トドライバ回路１２は、低温ポリシリコン、ＣＧＳ技術
あるいは高温ポリシリコン技術を用いて、基板４９に直
接に形成している。点灯制御線１７９１へのオンオフ電
圧はソースドライバ１４より出力している。
【１２６４】図１９３は点灯制御ドライバ回路１８９１
を基板４９に低温ポリシリコン、ＣＧＳ技術あるいは高
温ポリシリコン技術を用いて、基板４９に直接に形成し
た実施例である。もちろん、点灯制御ドライバ回路１８
９１をシリコンチップで作製し、基板４９にＣＯＧ技術
などを用いて積載してもよい。
【１２６５】図１９４は、点灯制御線１７９１へのオン
オフ信号はコントローラ１０１などから出力した例であ
る。このように点灯制御線１７９１のオンオフデータを
マイコンなどのコントローラ１０３などから出力するよ
うに構成することにより、ソースドライバ１４の仕様が
簡易となり、また、駆動方式に変更があっても、ソース
ドライバ１４の変更が不要となる。
【１２６６】図１９５は表示領域２１ａを駆動するゲー
トドライバ回路１２ａとソースドライバ回路１４ａ、お
よび表示領域２１ｂを駆動するゲートドライバ回路１２
ｂとソースドライバ回路１４ｂを用いた構成である。他
の構成は、以前の実施例と同様であるので説明を省略す
る。
【１２６７】図１９６は点灯制御線１７９１へのオンオ
フ信号はコントローラ１０１などから出力し、ゲートド
ライバ回路１２およびソースドライバ回路１４を、低温
シリコン、ＣＧＳ技術あるいは高温ポリシリコン技術を
用いて、基板４９に直接に形成した実施例である。もち
ろん、ソースドライバ回路１４、点灯制御ドライバ回路
１８９１などをシリコンチップで作製し、基板４９にＣ
ＯＧ技術などを用いて積載してもよい。
【１２６８】図１９７は点灯制御線１７９１へのオンオ
フ信号はコントローラ１０１などから出力し、ゲート信
号線１７ａへの制御信号およびソース信号線１８への画
像データをドライバ回路１４ａで実現した構成である。
ドライバ回路１４ａを、低温シリコン、ＣＧＳ技術ある
いは高温ポリシリコン技術を用いて、基板４９に直接に
形成してもよい。また、ドライバ回路１４ａなどをシリ
コンチップで作製し、基板４９にＣＯＧ技術などを用い
て積載してもよい。
【１２６９】図９２から図１０１などにおいて、逆バイ
アス電圧Ｖｍの印加する方式について説明を行った。逆
バイアス電圧Ｖｍは基本的にはＥＬ素子１５に電流を印
加していない時に、印加する方式であった。一方、図１
８０などで説明したブロック駆動方式は、ブロックごと
に非点灯領域３１２と点灯領域３１１を形成するもので
あった。
【１２７０】したがって、ブロック駆動で非点灯領域３
１２のＥＬ素子１５に逆バイアス電圧Ｖｍと印加するこ
とができる。つまり、ブロックごとに逆バイアス電圧
（電流）を印加するのである。ただし、逆バイアス電圧
はブロック３１２のすべてに印加することに限定するも
のではない。例えば、任意のブロックを複数に分割し、
分割されたブロックごとに逆バイアス電圧を印加する構
成でもよい。もちろん、ブロックごとに非点灯領域３１
２制御を実施し、逆バイアス電圧の印加制御は１画素行
ずつ行ってもよい。
【１２７１】以上のように、ブロックごとに逆バイアス
電圧Ｖｍを印加するように構成することにより、図９２
などで説明した画素構成などは簡略される。また、制御
も容易となる。特に、非点灯領域３１２に逆バイアス電
圧Ｖｍを印加するのであるからロジックも簡単である。
【１２７２】図２１１はブロック駆動と逆バイアス電圧
駆動とを組み合わせた場合の本発明の実施例である。図
２１１の画素構成は図９２の画素構成である。この画素
構成は、図１８０で説明したブロック駆動とを組み合わ
せている。なお、ブロック駆動は図１８０から図１９７
のいずれで説明した構成であっても適用できることは言
うまでもない。
【１２７３】図２１１において、点灯制御線１７９１に
オフ電圧Ｖｇｈを印加することにより、該当ブロックが
非点灯領域３１２となる。同時に（同時に限定するもの
ではない。該当点灯制御線１７９１にＶｇｈ電圧が印加
されている期間であれば、いずれの期間でもよい）、逆
バイアス制御線２１１１にオン電圧（Ｖｇｌ）を印加す
る。すると、該当ブロックのＥＬ素子１５に逆バイアス
電圧Ｖｍが印加される。つまり、ロジック的には、点灯
制御線１７９１の逆位相の信号を逆バイアス制御線２１
１１とすればよい。
【１２７４】同様に、図２１２は図１８１の構成に、逆
バイアス駆動方式を追加した構成である。また、図２１
３は図１８２の構成に、逆バイアス駆動方式を追加した
構成であり、図２１４は図１８３の構成に、逆バイアス
駆動方式を追加した構成である。動作は、容易であるか
ら、あえて説明を要さないであろう。
【１２７５】なお、先にも記載したが、逆バイアス電圧
Ｖｍの印加とブロック駆動とは、完全に同期を取る必要
はない。また、走査周期も完全に一致させる必要はな
い。
【１２７６】以下、本発明のブロック駆動の説明を引き
続き行う。図１９８は、本発明のブロック駆動方法の説
明図である。以降の説明図においても、説明を容易する
ため、画素構成は図１で図示した画素構成として説明す
る。しかし、これに限定するものではなく、図２１、図
４３、図７１、図２２、図５４、図６８、図１０３、図
１２１などの他の画素構成もよいことは言うまでもな
い。
【１２７７】図１の画素構成の場合、電流プログラムを
行っている画素行のＴＦＴ１１ｄはオフ状態にする必要
がある。つまり、選択画素行にはＥＬ素子１５がソース
信号線１８から見えないよう（ソース信号線１８にＥＬ
素子１５が接続されていない）に駆動する。これば、ソ
ース信号線１８からのプログラム電流がＥＬ素子１５に
流れ込むことを防止するためである。ＥＬ素子１５でプ
ログラム電流が流れ込むと正規の電流をコンデンサ１９
にプログラムできなくなるからである。
【１２７８】したがって、ブロック駆動を実施する時
は、選択画素行を含むブロックは非点灯状態３１２とす
る必要がある。つまり、該当ブロック内の画素行が選択
されている時は、このブロックはたえず、非点灯領域３
１２とする。逆に他のブロックは点灯状態３１１でも、
非点灯状態３１１のいずれでもよい。フリッカを抑制す
るには、選択画素行以外のブロックをオンオフ制御する
ことにより行う。
【１２７９】図１９８（ａ）はプロック１９８１ｂの１
本の画素行８７１ａが選択されている。そのため、プロ
ック１９８１ｂは非点灯状態に制御されている。もし、
プロク１９８１が６画素行で構成されるのであれば、選
択されたブロック１９８１は６Ｈの期間、非点灯表示に
制御される。
【１２８０】図１９８（ｂ）は図１９８（ａ）から１Ｈ
後の表示状態である。選択画素行８７１ａは１画素行シ
フトされている。図１９８（ａ）において、非点灯表示
３１２のブロックは、１９８１ｂ、１９１８ｄ、１９８
１ｆ、１９８１ｈ、１９８１ｊである。図１９８（ｂ）
では、非点灯表示３１２のブロックは、１９８１ａ、１
９１８ｂ、１９８１ｅ、１９８１ｇ、１９８１ｉとなっ
ている。つまり、図１９８（ａ）と（ｂ）では選択画素
行８７１ａを含むブロック１９８１ｂ以外は反転（非点
灯領域３１２と点灯領域３１１とが逆転）している。
【１２８１】なお、選択画素行が１画素行に限定される
ものではない。複数本でもよい。例えば、図８７、図８
８、図１４６などで説明したように複数本の画素行を選
択する方式と図１９８のブロック駆動あるいは図２１１
の逆バイアス駆動などと組み合わせることができる。
【１２８２】また、図１９８では、選択画素行のＴＦＴ
１１ｄをオフ状態とし、ＥＬ素子１５は点灯させないと
したが、図２１、図４３、図７１のようにカレントミラ
ー構成の場合は、ソース信号線１８とＥＬ素子１５とは
接続されていない。したがって、選択画素行も表示状態
としてもよい。ただし、選択画素行は、プログラム中で
あって、その期間の画像はみだれるので、非点灯状態に
制御することが好ましい。
【１２８３】図１９８では、非点灯領域３１２と点灯領
域３１１との反転は、１Ｈ周期で行うとしたが、これに
限定するものではなく、２Ｈであったり、それ以上であ
ったりしてもよい。また、比較的ランダムに点灯制御を
行ってもよい。また、当然のことながら、非点灯のブロ
ックに逆バイアス電圧Ｖｍを印加してもよい。
【１２８４】なお、非点灯領域３１２と点灯領域３１１
との制御は、ＲＧＢの画素を同時に行う必要はない。た
とえば、Ｒ、Ｇ、Ｂで点灯制御を異ならせても良い。こ
れは、ＦＳＣ（フレームシーケンシャルコントロール）
の場合も含まれる。
【１２８５】図１９８は１ブロックごとにオンオフ制御
を行うとしたが、これに限定するものではない。たとえ
ば、図１９９のように、２つのブロック（たとえば、図
１９９（ａ）ではブロック１９８１ｂと１９８１ｃとを
非点灯領域３１２としている。また、ブロック１９８１
ｄと１９８１ｅとを点灯領域３１１としている。）で制
御を行ってもよい。また、１Ｈ後に図１９９（ｂ）のよ
うに点灯制御を行ってもよい。図１９９（ａ）と（ｂ）
では１ブロックをづつづらせて点灯制御をおこなってい
る。なお、図１９８、図１９９などでは図示を容易にす
るため、ブロック数１９８１を非常に少なくしている。
以上の事項は他の実施例においても同様である。
【１２８６】図２００はブロックの点灯制御により、表
示画面２１に明るさ分布を形成する方式である。説明を
容易にするため、図２００（ａ）を１Ｈ目の状態とし、
図２００（ｂ）を図２００（ａ）の次の１Ｈ後であると
して説明する。もちろん、図２００（ａ）と（ｂ）は所
定期間はなれた状態であればよい。
【１２８７】明るさ分布を構成するとは、ガウス分布が
例示される。つまり、表示画面の中央部を明るくし、周
辺部を暗くすることにより、視覚的には明るくし、消費
電力を低減する手法である。
【１２８８】本発明では、画面の左右方向は、映像信号
の変調により、データ自身を変更して明るさ分布を形成
する。たとえば、１画素行のラインメモリを搭載し、こ
のメモリに演算に必要な係数を保持させておく。例え
ば、画面の端が中央部に比較して５０％であれば、５０
％に相当する係数を保持させておく。以下、ラインメモ
リには中央部が１００％になるように、かつガウス分布
を満足するように係数を保持させておく。印加された画
像データはこのラインメモリの係数と演算され、演算さ
れた結果が、各ソース信号線に印加される。
【１２８９】なお、画面の縦方向にも非点灯領域３１２
をオンオフできるように、画素構成すれば、画面の左右
方向は、映像信号の変調により、データ自身を変更して
明るさ分布を形成する必要はなくなることはいうまでも
ない。たとえば、１画素列のＴＦＴ１１ｄをオンオフ制
御できるように信号線を形成すればよい。つまり、ＴＦ
Ｔ１１ｄを表示画面でマトリックス状に制御できるよう
にする。
【１２９０】また、ガウス分布とは一実施例である。つ
まり、画面２１の中央部近傍を明るくする輝度の分布状
態を発生するものである。したがって、ガウス分布に限
定するものではなく、サインカーブ状の明るさ分布であ
ったり、円錐状の明るさ分布であったりしてもよい。ま
た、本発明はＴＦＴ１１ｄなどを制御して明るさ分布を
発生させるものであるから、画面２１の中央部を明るく
するということに限定されるものではない。たとえば、
画面の中央部が最も暗い状態であってもよいし、画面の
上部が最も明るい状態でもよい。これらの明るさ分布状
態もＴＦＴ１１ｄなどを制御することのより、容易に実
現することができる。単に、ゲート信号線１７ｂの制御
タイミング、オン時間を調整（変化）させることにより
実現できるからである。
【１２９１】また、画像の種類にあわせて、明るさの分
布状態をユーザーが自由にあるいは、自動的に変更する
ことができる。たとえば、パーシャル表示の時は、パー
シャル表示位置を特に明るく表示することができる。
【１２９２】また、明るさはＲ、Ｇ、Ｂの３原色を同時
に、かつ同一位置に変化させて発生させる（白色が移動
する）ことに限定されるものではない。たとえば、Ｒの
みの最大輝度位置を移動させることもできる。以上のよ
うに、各色の最大輝度（最小輝度）位置を変化させるこ
との表示画面２１で色模様を発生させることができる。
【１２９３】画面２１の上下方向における明るさの分布
の形成は、ブロック１９８１のオンオフ制御により実現
する。つまり、画面の中央部のブロック１９８１のオフ
回数を少なくし、画面の上または下はオフ回数を多くす
る。オフ回数が多いほど画面は暗くなり、少なくなるほ
ど明るくなる。このオンオフを制御することのより、画
面の上下方向にガウス分布を形成できる。したがって、
画面の左右方向には映像データの演算（もしくはアナロ
グ変調で振幅値を変調する場合もあるであろう）などに
より、明るさを調整（制御）し、画面の上下方向はブロ
ック１９８１のオンオフ制御により、表示画面の明るさ
調整（制御）を行う。
【１２９４】なお、図２００などにおいて、ブロック１
９８１のオンオフ制御により、明るさ分布を形成すると
したが、これに限定するものではない。ブロック１９８
１に限らず、画素行ごとにオンオフ制御することによっ
て明るさ分布を形成できることはいうまでもない。ま
た、複数画素行ごとにオンオフ制御することでも実現で
きる。つまり、ブロック１９８１でオンオフ制御すると
いうのは、複数の画素行の集まりとしてオンオフ制御し
ているに過ぎない。したがって、図２００などは、本発
明の技術的範囲の限定された１つの実施例である。
【１２９５】図２００（ａ）では非点灯領域３１２はブ
ロック１９８１ｂ、１９８１ｄ、１９８１ｈ、１９８１
ｊである。図２００（ｂ）では非点灯領域３１２はブロ
ック１９８１ａ、１９８１ｃ、１９８１ｉ、１９８１ｋ
である。したがって、中央部のブロック１９８１ｅ、１
９８１ｆ、１９８１ｇは図２００（ａ）（ｂ）ともに点
灯している。したがって、中央部は明るくなる。
【１２９６】一方、図２００（ａ）では、ブロック１９
８１ａ、１９８１ｃ、１９８１ｉ、１９８１ｋは点灯状
態３１１であるが、図２００（ｂ）では逆に非点灯状態
３１２となっている。したがって、表示画像の上下部は
暗くなる。
【１２９７】以上のことから、ブロック１９８１ごとに
オンオフ制御することにより、表示画像に明るさ分布を
形成できる。なお、図２００において、中央部のブロッ
ク１９８１ｅ、１９８１ｆ、１９８１ｇは図２００
（ａ）（ｂ）ともに点灯しているが、次の１Ｈで非点灯
状態とするなどの制御を行うことにより、自由に明るさ
の制御を実現でき、また、フリッカの発生も抑制でき
る。
【１２９８】図２００では、ブロック１９８１の幅はす
べて同一であった。しかし、視覚的には、画面２１の中
央部を細かくし、周辺部を荒くしてもよい。図２０１の
ように実施する。これは、人間の視覚は、画面の中央部
の解像度が高いことによる。
【１２９９】図２０１において、オンオフ制御は、図２
０１（ａ）と（ｂ）とを交互に行う。図２０１では、画
面２１の中央部のブロック１９８１ｆ〜１９８１ｎは細
かいブロック単位（１単位）でオンオフ制御を行い、前
記中央部の上下は２ブロック単位でオンオフ制御を行
い、画面の上下は３ブロック単位でオンオフ制御を行
う。なお、画素書き込み行８７１ａのオフ制御は図１９
８で説明した方式で行う。つまり、画素書き込み行８７
１ａは非点灯表示３１２とする。
【１３００】図２０１は点灯ブロック１９８１の幅を変
化させることにより、画面の中央部のオンオフ制御を行
い、視覚的にあわせた表示を実現するものであった。図
２０２は複数単位周期でオンオフさせる回数を制御する
ことのより、画面のガウス分布を実現するものである。
図２０２は６周期（図２０２（ａ）→（ｂ）→（ｃ）→
（ｄ）→（ｅ）→（ｆ）→（ａ）→（ｂ）→（ｃ）→
（ｄ）→（ｅ）→（ｆ）→（ａ））で画面の明るさ分布
を形成するものである。もちろん、６周期に限定するも
のではなく、２周期や、８周期以上であってもよい。ま
た、周期の単位は、１Ｈ、１Ｆ、あるいは、他のクロッ
クに同期させればよい。なお、図２０２においても、画
面の左右方向にガウス分布を行うのは、映像信号などで
行う。このことは図１９８などで説明をしているので省
略する。また、以上の事項は他の本発明にも適用され
る。
【１３０１】図２０２でわかるように、図２０２（ｂ）
（ｅ）で画面の中央部に点灯表示領域３１１を発生し、
図２０２（ｃ）（ｆ）でも、画面の中央付近に点灯表示
領域を多く発生させている。このように制御することに
より、画面の中央部が明るくなる。したがって、良好な
ガウス分布を発生させることができる。
【１３０２】図２０７は、ガウス分布を発生させるもの
ではなく、複数の期間で点灯ブロック１９８１の位置を
変化させることにより、フリッカの発生を抑制するもの
である。図２０７において図２０７（ａ）では、２ブロ
ックごとに非点灯領域３１２を発生させ、次のブロック
の図２０７（ｂ）では、３ブロックごとに非点灯領域３
１２を発生させている。また、次のブロックの図２０７
（ｃ）では、４ブロックごとに非点灯領域３１２を発生
させている。以上のように、非点灯領域３１２もしくは
点灯領域３１１の位置を複数の周期で変化させることの
より、フリッカの発生を抑制できる。また、図２０１、
図２０２で説明した方式を組み合わせることにより、ガ
ウス分布も発生できる。
【１３０３】なお、以上の実施例は、図２０８に図示す
るようにブロック１９８１単位で点灯位置を変化させる
ものであった。しかし、本発明はこれに限定するもので
はない。たとえば、図２０９に図示するように１／２ブ
ロックずつ点灯位置を変化させてもよい。つまり、以上
の実施例は、ブロック単位でオンオフ制御することを主
として説明したが、これに限定するものではない。ガウ
ス分布の発生、フリッカの抑制は、ブロック１９８１単
位でなくとも実現できるからである。以前に説明したよ
うに、１画素行単位で非点灯制御を実施すればよい。も
ちろん、複数画素行単位で非点灯制御あるいは点灯制御
を実施すればよい。
【１３０４】また、画素行に限定するものではなく、画
素列でオンオフ処理を実施してもよく、また、画素行と
画素列の両方でオンオフ処理を実施してもよい。また、
オンオフする画素行などは順次処理をすることに限定す
るものではなく、ランダム処理を実施してもよい。ラン
ダムに画素行（画素列）をオンオフ制御することによ
り、画像２１を見えにくくしたり、フリッカを発生させ
たりすることもできる。また、特定画素行（画素列）を
常時、非点灯表示３１２にすることもできる。また、画
面全体あるいは一部を低フレームレートでオンオフ表示
（非点灯表示３１２と点灯表示３１１を交互に繰り返
す）することにより、画面をフラッシングさせたりする
こともできる。これらは画像のスクランブル処理あるい
は特殊効果処理として応用できる。
【１３０５】ただし、以上の表示状態は、ブロック１９
８１単位で制御を行うことにより、回路構成は容易にな
り、パネル構成、画素構成も容易となることは言うまで
もない。
【１３０６】画像の種類にあわせて、明るさの分布状態
をユーザーが自由にあるいは、自動的に変更することが
できる。たとえば、パーシャル表示の時は、パーシャル
表示位置を特に明るく表示することができる。また、任
意の表示部分の色を容易に変化させることができる。ま
た、屋外では、必要な部分のみが明るく見えるように表
示することができる。
【１３０７】図２１５に図示するように点灯領域３１１
を画面２１の上から下へ走査することにより画像を表示
する（（ａ）→（ｂ）→（ｃ）→（ｄ）→（ｅ）→
（ａ）→（ｂ）→（ｃ）→）。この時、走査クロックを
制御することにより、画面の上下方向に明るさ分布（ガ
ウス分布など）を実現できる。
【１３０８】図２１５では（ｃ）の表示状態で、点灯領
域３１１が走査されるときに、点灯領域３１１の走査速
度を遅くする。（ａ）（ｅ）の部分に点灯領域３１１が
走査されるときに、点灯領域３１１の走査速度を速くす
る。（ｂ）（ｄ）の部分に点灯領域３１１が走査される
ときには、点灯領域３１１の走査速度は（ａ）と（ｃ）
の中間の速度にする。走査速度は図２などで説明したゲ
ートドライバ１２のシフトレジスタ２２に印加するＣＬ
Ｋ＊を制御することにより実現できる。また、図１７９
などで説明した点灯制御線１７９１を制御することによ
り実現できる。
【１３０９】以上のように点灯領域（画像表示領域）３
１１を制御することにより、画面２１の中央部がもっと
も高輝度となり、画面の上下部分が最も暗くなる。した
がって、画面２１の上下方向にガウス分布などを形成で
きる。もちろん、画素列方向に制御して、画面の左右方
向にガウス分布などを形成してもよい。また、映像信号
の演算処理でも実現できる。
【１３１０】なお、図２１５では、点灯領域３１１の走
査スピードを画面位置で変化させることにより、画面に
ガウス分布などの輝度分布を形成するとした。しかし、
この技術的思想はＥＬ表示装置に限定されるものではな
い。たとえば、ＬＥＤ表示装置でも適用できることは明
らかである。また、自己発光型の表示パネル（表示装
置）に限定されるものではない。たとえば、液晶表示装
置でも適用することができる。
【１３１１】液晶表示装置では、バックライトを改良し
て実現する。バックライトは、画素行方向に沿ってスト
ライプ状の発光領域が複数配置されたものを用いる。た
とえば、ストライプ状の白色ＥＬ素子が画素行方向に沿
って形成されたものである。ストライブ上の白色ＥＬ素
子は、少なくとも１０本以上形成したものを用いる。こ
のストライプ状の発光素子を上から順に点灯していけば
よい。つまり、ストライプ状のＥＬを点灯させるとき
に、画面２１の中央部に該当するストライプ状ＥＬ素子
１５の点灯時間を長くする。すると、バックライトの発
光状態が図２１５の状態にすることができる。
【１３１２】したがって、液晶表示装置では、そのもの
自身では点灯表示状態を図２１５のようにすることはで
きないが、バックライトの点灯領域を走査状態とするこ
とにより、図２１５で説明した画像表示を実現できる。
以上の事項は図２１８、図２１９、図２２０、図１９８
などにおいても適用できることは言うまでもない。
【１３１３】図２１６はゲート信号線１７ａの駆動波形
を図示している。なお、説明を容易にするため、ＭＣＬ
Ｋの周期は１Ｈ（１水平走査期間）としている。しか
し、これに限定するものではない。１Ｈよりももっと高
速のクロックを用いることにより柔軟性のある制御を実
現できる。
【１３１４】図２１６の‘ａ’で示す部分が図２１５
（ａ）の表示状態に該当する。同様に、図２１６の
‘ｂ’で示す部分が図２１５（ｂ）の表示状態に該当
し、図２１６の‘ｃ’で示す部分が図２１５（ｃ）の表
示状態に該当する。また、図２１６の‘ｄ’で示す部分
が図２１５（ｄ）の表示状態に該当し、図２１６の
‘ｅ’で示す部分が図２１５（ｅ）の表示状態に該当す
る。
【１３１５】なお、画素構成は図１の構成を例示して説
明をする。したがって、ゲート信号線１７ａにＶｇｌ電
圧が印加された時に、該当画素行が選択される。しか
し、本発明の実施例は、図１の画素構成に限定されるも
のではなく、図２１、図４３、図７１などのカレントミ
ラー構成、図５４、図６８、図１０３などの電圧プログ
ラムの画素構成にも適用できることは言うまでもない。
【１３１６】図２１６に図示するように、‘ａ’‘ｅ’
の部分は１Ｈ幅のクロックで画素行がシフトされる。
‘ｂ’‘ｄ’の部分は２Ｈ幅のクロックで画素行がシフ
トされる。また、‘ｃ’の部分は３Ｈ幅のクロックで画
素行がシフトされる。したがって、‘ｃ’の部分は
‘ａ’の部分に比較して３倍、画素行のシフト動作が遅
い。つまり、‘ｃ’の部分は‘ａ’の部分に比較して３
倍明るくなる。そのため、画面の中央部が最も明るくな
り、上下部を最も暗くすることができる。
【１３１７】図２１６では、画面の中央部において、シ
フトレジスタ２２のデータ転送を３クロックとした。ま
た、画面の上下部において、シフトレジスタ２２のデー
タ転送を１クロックとした。また、画面の上下部と中央
部において、シフトレジスタ２２のデータ転送を２クロ
ックとした。しかし、図２１６のようにクロックの切り
替えが３段階であると、切り替えの境目がくっきりと明
るさの差で表示される。したがって、境目が見えないよ
うに、実際はデータの転送クロックの差を小さくすると
ともに、変化するクロック数を多様にすることが好まし
い。つまり、図２１６は説明のための図である。
【１３１８】たとえば、画面の中央部において、シフト
レジスタ２２のデータ転送を５クロックとし、画面の上
下部において、シフトレジスタ２２のデータ転送を３ク
ロックとし、画面の上下部と中央部において、シフトレ
ジスタ２２のデータ転送を４クロックとする。
【１３１９】また、画面を９分割の領域以上とし、画面
の上から第１領域、第２領域、第３領域、・・・・・第
９領域とすれば、中央部の第５領域を、シフトレジスタ
２２のデータ転送を１５クロックとし、第１領域、第９
領域を、シフトレジスタ２２のデータ転送を１１クロッ
クとする。第２領域、第８領域を、シフトレジスタ２２
のデータ転送を１２クロックとする。第３領域、第７領
域を、シフトレジスタ２２のデータ転送を１３クロック
とする。第４領域、第６領域を、シフトレジスタ２２の
データ転送を１４クロックとする。以上のように、画面
を分割してそれぞれ最適にオンオフ制御すれば、明るさ
の境目はめだたない。
【１３２０】また、図２１７の方式も画面の明るさの境
目が見えなくすることに対して有効である。図２１７で
は、画面２１の中央部領域のゲート信号線１７ａの信号
波形を図示している。
【１３２１】図２１７でわかるように、各フィールド
（フレーム）（Ｆ）で表示位置に対する３クロックのシ
フト開始タイミングを変化させている。図２１７では説
明をよういにするために、１Ｆから４Ｆでは１クロック
ずつ開始位置をシフトしている。現実には、各Ｆに１ク
ロックずつシフトするものではなく、あるＦでは１クロ
ック分シフトするが、他のＦではシフトしないなどの処
理を行う。また、３クロックのシフトを実施する回数は
各Ｆで変化させる。
【１３２２】たとえば、１Ｆ目は、画面の中央部の３ク
ロックの開始位置が、画素行（９０）（９０画素行目）
から開始されるとし、３クロックでシフトレジスタが転
送される範囲を２０画素行とする。２Ｆ目は、画面の中
央部の３クロックの開始位置が、画素行（９２）から開
始されるとし、３クロックでシフトレジスタが転送され
る範囲を１６画素行とする。また、３Ｆ目は、画面の中
央部の３クロックの開始位置が、画素行（９４）から開
始されるとし、３クロックでシフトレジスタが転送され
る範囲を１２画素行とする。さらに、４Ｆ目は、画面の
中央部の３クロックの開始位置が、画素行（９６）から
開始されるとし、３クロックでシフトレジスタが転送さ
れる範囲を８画素行とする。以上のように処理を行うこ
とにより、中央部が最も明るく、画面の上部の表示輝度
から、この中央部の表示輝度に変化する境目を目立ちに
くくすることができる。
【１３２３】なお、シフトの開始位置はループ状に処理
を行う。たとえば、図２１７では１Ｆ→２Ｆ→３Ｆ→４
Ｆ→１Ｆ→２Ｆ・・・・と繰り返す。また、図２１７で
は画面の中央部は３クロック周期で画素行をシフトする
としたがこれに限定するものではなく、図２１６で説明
したように、輝度分布がなめらかに変化するようにクロ
ック数、表示領域を調整することはいうまでもない。
【１３２４】図２１６と図２１７をくみあわせることに
よりさらに、画面表示の明るさ分布処理がめだたず、良
好な表示を実現できることはいうまでもない。
【１３２５】図２１６、図２１７で説明した駆動方式
は、画面２１に輝度分布を意識的に形成するものであっ
た。しかし、この技術的概念は、他の画像表示にも応用
できる。
【１３２６】図２１８は画面２１に２つの輝度部分を形
成（表示）したものである。図２１８において、点灯領
域３１１ａは点灯領域３１１ｂよりも明るく表示してい
ることを示している。図２１８（ａ）ではメモ１の表示
領域３１１ａを他の表示領域３１１ｂよりも明るくす
る。
【１３２７】点灯領域３１１ａを点灯領域３１１ｂより
も明るく表示するのは、図２１５などで説明した方式で
容易に構成できる。また、各部の表示領域を選択する回
数を制御すればよいのであるから容易に他の方法でも実
現できる。
【１３２８】図２１８では、ユーザーが選択する領域を
明るく（もしくは暗く）表示することにより、表示装置
の使い勝手を良好なものとしている。もちろん、選択し
た表示領域３１１の色を変化させたりすることも好まし
い。図２１８の表示方式はメニュー選択画面などに適用
することが好ましい。ユーザーの操作で画面表示が切り
替えることができ、操作性が向上するからである。ま
た、マイコンなどの制御により、自動的に図２１８の画
面表示状態となるように構成してもよい。また、屋外で
は外光が強く、表示画像が見えなくなるので、特に必要
な部分のみを強く点灯するように（点灯領域３１１ａ）
制御を行っても良い。たとえば、外光の明るさを検出
し、その検出した外光の強さが一定値以上の場合におい
て、ユーザーが電源スイッチをおして画面２１を表示し
た場合などである。
【１３２９】また、図２１９（ａ）に図示するように、
強く点灯する点灯領域３１１ａを画面２１の複数箇所に
設けてもよい。また、点滅させてもよい。点滅させると
は、図２１９（ａ）において、表示領域３１１ａを０．
５秒サイクルでオンオフさせたり、低輝度と高輝度を交
互に表示させたりすることである。
【１３３０】また、図２１９（ｂ）に図示するように高
輝度領域３１１ａ、低輝度領域３１１ｂ、非点灯領域３
１２とを組み合わせて画像表示を行っても良い。
【１３３１】図２２０は画面２１のスクロール効果を持
たせたものである。図２２０（ａ）では、画面２１の中
央部まで、高輝度点灯領域３１１ａとしており、図２２
０（ｂ）が画面２１の下端近傍まで、高輝度点灯領域３
１１ａとしている。
【１３３２】また、画面２１全体を同時に低輝度表示す
ることも可能であることはいうまでもない。本発明は点
灯制御線１７９１あるいはゲート信号線１７ｂを制御し
てＥＬ素子１５に流れる電流をオンオフさせることによ
り画面２１の輝度を調整（制御）する。したがって、ソ
ースドライバ１４から出力する画像データは変化しな
い。そのため、表示画像のコントラスト、ガンマカーブ
は、表示画像の輝度によらず一定値が保たれることにも
特徴がある。そのため、画面２１全体を同時に低輝度表
示しても、階調特性はそのまま保たれる（たとえば、６
４階調表示をしている場合は、画面の輝度が１／２とな
っても、６４階調が保たれる）。
【１３３３】図２２０に図示するように最初に画面２１
全体を低輝度点灯領域３１１ｂとしておき（低輝度表示
としておき）、画面を書き換えているという効果を発揮
させるために、画面２１の上から、下方向に高輝度点灯
領域３１１ａとしていく（高輝度表示としていく）。し
たがって、図２２０の矢印方向に高輝度表示を行ってい
くことにより、１画面２１が書き換えられる。そして、
一定時間の間、高輝度表示が連続させると、低消費電力
化の観点から、画面２１全体を低輝度表示にする。
【１３３４】なお、有機ＥＬ表示パネルでは、白ラスタ
ー表示で、大きな電力を必要とする。この白ラスター表
示用の電源回路を設けると電源回路が非常に大きくな
る。一方で、通常のキャラクタ表示では、白ラスター表
示の１／５〜１／３の電力しか冗費しない。したがっ
て、白ラスター表示の対応できるように電源の出力電流
を保有することは経済的あるいは、システムサイズの観
点から好ましくない。
【１３３５】この課題に対処するため、本発明では、一
定値以上の電力を消費される画像（たとえば、白ラスタ
ー表示など）を表示する場合は、画像の輝度を低下させ
て表示するように構成している。たとえば、白ラスター
で１００ｍＡの電流が流れる場合は、１／２の５０ｍＡ
の電流となるように画像データを処理する。つまり、入
力画像のデータの総和を求め、総和が一定値以上となる
場合は、画像データに演算処理をおこなって、保有する
電源電力で表示可能なように画像データの値を小さくす
るのである。
【１３３６】もちろん、画像データの値を小さくするこ
とに限定するものではなく、図１７９、図２１５、図２
１９などで説明した非点灯制御をおこなうことにより、
画面２１全体の輝度を低減することができる。もちろ
ん、画像表示部のみの輝度を低減し、アンテナ表示、時
計表示などのアイコン部分は従来の輝度（そのままの輝
度）を保つように制御することもできることはいうまで
もない。
【１３３７】なお、以上の実施例は、点灯領域３１１も
しくは非点灯領域３１２を画面の上下方向に走査するこ
とにより、画像表示を行うか、異なる輝度表示領域を形
成（表示）するとして説明をした。しかし、本発明はこ
れに限定するものではない。たとえば、図２１８などに
おいて、画面２１の各部分を選択する回数を制御すれば
明るさ分布を形成できる。
【１３３８】たとえば、図２１８において、画面２１を
表示するフレームレートが６０Ｈｚの時、表示領域３１
１ｂを２５回選択し、表示領域３１１ａを５０回選択す
るように制御すれば、表示領域３１１ａは表示領域３１
１ｂの２倍の輝度で表示できる。
【１３３９】同様に、図２２０（ｂ）において、画面２
１を表示するフレームレートが６０Ｈｚの時、表示領域
３１１ｂを２５回選択し、表示領域３１１ａを５０回選
択し、非点灯領域３１２を全く選択しないように制御す
れば、表示領域３１１ａは表示領域３１１ｂの２倍の輝
度で表示でき、３１２の領域を黒表示にすることができ
る。
【１３４０】なお、以上説明した事項は、図１９７１な
どで説明したブロック駆動あるいは図２１１で説明した
逆バイアス駆動にも適用できることは言うまでもない。
また、ブロック駆動において、各ブロックを構成する画
素行の本数は１つの文字列を表現する本数にすることが
好ましい。たとえば、１文字が１６×１６ドットで構成
されるのであれば、１６画素行を１つのブロックとす
る。また、１文字が２４×２４ドットで構成されるので
あれば、２４画素行を１つのブロックとする。このよう
に、文字を構成する縦方向のドット数をブロック数とを
一致させることにより、文字を表示する行ごとに点灯領
域３１１、非点灯領域３１２を制御することができる。
【１３４１】以上の実施例は、点灯、非点灯制御するこ
とにより画面２１の明るさなどを調整（変化）させるも
のであった。明るさ調整のためにＥＬ素子１５に流す電
流をオンオフさせる必要がある。この際、課題が出現す
る。以下、この課題とその対策および本発明の駆動方法
について説明をする。なお、説明は図１の画素構成につ
いて説明をする。しかし、以前にも記載しているように
画素構成は図１の構成に限定されるものではなく、図２
１、図４３、図７１、図２２、図５４、図６７、図１０
３など本明細書で記載した画素構成に適用できることは
言うまでもない。
【１３４２】図３２５（ａ）は画素が選択された時の等
価回路図である。ゲート信号線１７ａにオン電圧（Ｖｇ
ｌ）が印加され、ＴＦＴ１１ｂ、ＴＦＴ１１ｃがオンす
る。この時、ゲート信号線１７ｂにはオフ電圧（Ｖｇ
ｈ）電圧が印加されており、ＴＦＴ１１ｄはオフとなっ
ている。したがって、ＥＬ素子１５には電流が流れな
い。
【１３４３】図３２５（ｂ）は画素が非選択状態で、Ｅ
Ｌ素子１５に電流を流している状態である。ゲート信号
線１７ａにオフ電圧（Ｖｇｈ）が印加され、ＴＦＴ１１
ｂ、ＴＦＴ１１ｃがオフしている。ゲート信号線１７ｂ
にはオン電圧（Ｖｇｌ）電圧が印加されており、ＴＦＴ
１１ｄはオン状態となっている。
【１３４４】図３２６はゲート信号線１７に印加する信
号波形である。（１）（２）（３）などの添え字は、画
素行の番号を示している。なお、説明を容易にするた
め、画素行は１画素行目から順次選択されるとして説明
をする。図３２６においてＨＤとは水平同期信号であ
る。
【１３４５】図１の画素構成において、ゲート信号線１
７ａは１Ｈ期間選択される。この時、選択された画素行
のゲート信号線１７ｂはオフ電圧が印加される。この期
間にソース信号線１８から画素に電流がプログラムされ
る。
【１３４６】ゲート信号線１７ｂは選択期間の経過後、
オン電圧が印加され、ＥＬ素子１５に電流が流れる。図
３２６で明らかなように、ゲート信号線１７ｂにはＨＤ
信号に同期して一定の期間オン電圧（Ｖｇｌ）が印加さ
れている。つまり、オン電圧印加時間はｘ／１Ｈである
（１Ｈは１水平走査期間）。図３２６の実施例では、１
Ｈ期間は１６等分されているため、ｘ／１Ｈ＝４Ｈ／１
６＝１Ｈ／４（つまり、１Ｈの１／４の期間、ＥＬ素子
１５が点灯する）である。
【１３４７】いままで本発明の実施例で説明したＥＬ素
子１５の点灯処理は１Ｈを最小単位として制御したもの
であった。図３２６は１Ｈ期間を細分し、１Ｈ期間の点
灯時間で画面の輝度を調整（変化）する方法である。し
たがって、１６段階の明るさ調整を例にすれば、明るさ
調整は図３２８のようになる。明るさの階調１はゲート
信号線１７ｂを１Ｈごとに１Ｈ／１６の期間だけ、オン
電圧（Ｖｇｌ）を印加する。明るさの階調２はゲート信
号線１７ｂを１Ｈごとに２Ｈ／１６の期間だけ、オン電
圧（Ｖｇｌ）を印加する。同様に明るさの階調３はゲー
ト信号線１７ｂを１Ｈごとに３Ｈ／１６の期間だけ、オ
ン電圧（Ｖｇｌ）を印加する。また、明るさの階調１４
を例にすれば、はゲート信号線１７ｂを１Ｈごとに１４
Ｈ／１６の期間だけ、オン電圧（Ｖｇｌ）を印加する。
同様に明るさの階調１５はゲート信号線１７ｂを１Ｈご
とに１５Ｈ／１６の期間だけ、オン電圧（Ｖｇｌ）を印
加する。明るさの階調１６は、選択されている画素行以
外は、たえずオン電圧（Ｖｇｌ）が印加されている。
【１３４８】もし、明るさを３２階調（段階）必要な場
合は、１Ｈを３２分割して制御すればよい。また、一定
の明るさ以上を段階的に明るさを制御するには、１Ｈに
１／２はゲート信号線１７ｂにたえず、Ｖｇｌ電圧を印
加するようにし、残りの１Ｈの１／２の期間を３２等分
するなどして制御すればよい。
【１３４９】表示パネルの回路構成は図３２７のように
なる。図３２７の構成は図２の構成に近似する。したが
って、差異を中心に説明をする。図３２７ではゲート信
号線１７ａを制御するゲートドライバ１４ａをパネルの
左端に配置し、ゲート信号線１７ｂを制御するゲートド
ライバ１４ｂをパネルの右端に配置している。３２７１
はバッファ回路であり、図２では出力ゲート２４、イン
バータ回路２２などが該当する。なお、インバータ２３
は便宜上、挿入したものであり、シフトレジスタ２２の
正出力（Ｈ＝１）時、ゲート信号線１７ａにオン電圧
（Ｖｇｌ）が出力されるように構成される。また、ゲー
ト信号線１７ａにオン電圧が印加（画素行が選択されて
いる）されている時に、前記画素行のゲート信号線１７
ｂは非選択となるので、シフトレジスタ２２ａとシフト
レジスタ２２ｂのロジックを一致させるためである。
【１３５０】ゲートドライバ１４ｂも同様である。ま
た、ゲートドライバ１４ｂのシフトレジスタ２２ｂの入
力信号（ＣＬＫ２、ＳＴ２）はゲートドライバのシフト
レジスタ２２ａの入力信号（ＣＬＫ１、ＳＴ１）と同一
にされる。したがって、ＳＴデータはシフトレジスタ２
２ａ、２２ｂ内の同一位置で保持され、保持位置がクロ
ックに同期を取ってシフトされる。このため、図３２６
で図示するように、ゲート信号線１７ａが選択している
画素行は必ず、ゲート信号線１７ｂにはオフ電圧（Ｖｇ
ｈ）が出力されるように制御される。
【１３５１】１Ｈの期間のうち、いずれの期間にゲート
信号線１７ｂにオン電圧（Ｖｇｌ）を出力するかは、Ｅ
ＮＢＬ端子に印加するロジック信号で決定される。ＥＮ
ＢＬ信号がＬの時、ＯＲ回路３２７２の出力がオンとな
る（ゲート信号線１７ｂにオン電圧が出力される）。し
たがって、ＯＲ回路３２７２の出力は、シフトレジスタ
２２ｂがデータを保持している箇所に該当するゲート信
号線１７ｂは必ず、オフ電圧が出力される（この画素行
はゲートドライバ１４ａにより選択され、画素に電流が
プログラムされている）。選択されている画素行のゲー
ト信号線１７ｂはＥＮＢＬ信号線のロジックにより、オ
ンオフ状態が切り替えられる。そのため、ＥＮＢＬ信号
線により、１Ｈ期間のどれくらいの期間オン電圧を印加
するか、そのタイミングを自由に調整（制御）すること
ができる。図３２７の回路構成では、ゲート信号線１７
ｂの制御が容易である。したがって、画面輝度の調整も
自由に行うことができる。また、１Ｈごとに、ＥＬ素子
１５に流れる電流をオンオフ制御する。したがって、画
面のオンオフが高速で繰り返されるため、フリッカが発
生しない。
【１３５２】しかし、アレイ設計状態によっては課題が
発生する。図３２５（ｂ）に図示するように、ゲート信
号線１７ｂとソース信号線１８とはクロスしているた
め、ゲート信号線１７ｂとソース信号線１８間には寄生
容量４０４が発生している。図３２７ではＥＮＢＬ信号
により全ゲート信号線１７ｂに一斉にオン電圧またはオ
フ電圧が印加される。そのため、ゲート信号線１７ｂに
印加した信号により、寄生容量４０４を介してソース信
号線１８の電位変動を引き起こしてしまう。
【１３５３】この課題に対処するためには、図３２９に
図示するように、隣接した画素行に、極力反対極性のパ
ルスを印加することが効果的である。つまり、画素１６
ａ、１６ｃのゲート信号線１７ｂに印加するオンオフ信
号の極性を画素１６ｂと反対位相にすることである。
【１３５４】しかし、現実には、隣接したゲート信号線
１７ｂに完全に逆位相の信号を印加するということは、
ＥＬ素子１５に流す電流印加時間が隣接画素行で異なる
ことになる。なぜなら、画素１６ａのゲート信号線１７
ｂに１Ｈの１／４の期間オン電圧を印加すると、１Ｈの
１／４期間発光する。画素１６ｂのゲート信号線１７ｂ
に画素１６ａのゲート信号線１７ｂの逆位相にするとす
れば、画素１６ｂのゲート信号線１７ｂに１Ｈの３／４
の期間オン電圧を印加することになる。したがって、画
素１６ｂは１Ｈの３／４期間発光する。つまり、隣接し
た画素行で発光時間が異なってしまう。
【１３５５】図３３２はこの課題を解決する本発明の駆
動方法である。理解を容易にするため、画素行（１）と
画素行（２）のゲート信号線１７ｂの波形を抽出して図
示している。Ａの例では、画素行（１）のゲート信号線
１７ｂ（１）のオン電圧（Ｖｇｌ）を印加する時間はＴ
１の期間である。また、画素行（１）に隣接した画素行
（２）のゲート信号線１７ｂ（２）のオン電圧（Ｖｇ
ｌ）を印加する時間もＴ１の期間である。つまり、ＥＬ
素子１５に電流を流す時間は隣接した画素行で等しい。
したがって、全表示領域において、表示輝度は同一とな
る。
【１３５６】隣接した画素行のゲート信号線１７ｂの波
形は、ａ点において逆位相であるので打ち消しあう。ｂ
点、ｃ点では離れているが、打ち消し効果は０ではな
い。現実にはＡの例（状態）でもほとんど、カップリン
グによる画面浮きは発生しない。
【１３５７】Ｂの例（状態）では、画素行（１）のゲー
ト信号線１７ｂ（１）のオン電圧（Ｖｇｌ）を印加する
時間はＴ２の期間である。また、画素行（１）に隣接し
た画素行（２）のゲート信号線１７ｂ（２）のオン電圧
（Ｖｇｌ）を印加する時間もＴ２の期間である。つま
り、ＥＬ素子１５に電流を流す時間は隣接した画素行で
等しい。隣接した画素行のゲート信号線１７ｂの波形
は、ａ点において逆位相であるので打ち消しあう。ま
た、ｂ点、ｃ点の位置はかなり近い。したがって、打ち
消し効果が大きい。
【１３５８】Ｃの例（状態）では、画素行（１）のゲー
ト信号線１７ｂ（１）のオン電圧（Ｖｇｌ）を印加する
時間はＴ３の期間である。また、画素行（１）に隣接し
た画素行（２）のゲート信号線１７ｂ（２）のオン電圧
（Ｖｇｌ）を印加する時間もＴ３の期間である。つま
り、ＥＬ素子１５に電流を流す時間は隣接した画素行で
等しい。隣接した画素行のゲート信号線１７ｂの波形
は、ａ点において逆位相であるので打ち消しあう。ま
た、ａ点とｂ点が近く、ｃ点とａ点の位置はかなり近
い。したがって、打ち消し効果が大きい。
【１３５９】以上のように図３３２の駆動方法では、Ｃ
の状態が画面輝度は最も暗く、Ｂの状態は次に暗く、Ａ
の状態は一番明るい。また、Ａ、Ｂ、Ｃのいずれの状態
も隣接した画素行でゲート信号線１７ｂに印加する波形
の位相を変化させているので、隣接した画素行間で寄生
容量の影響をキャンセルしている。
【１３６０】なお、図３３２において、ａ点などで画素
行（１）のゲート信号線１７ｂと画素行（２）のゲート
信号線１７ｂの変化位置を一致させるように図示したが
これに限定するものではない。画素行（１）のゲート信
号線１７ｂと画素行（２）のゲート信号線１７ｂの変化
位置がずれていても、ソース信号線１８の電位変動を抑
制する効果が発揮されるからである。実験によれば、変
化位置は１Ｈ（１水平走査期間）の３０％以内（たとえ
ば、１Ｈが１００（μｓｅｃ）であれば、３０（μｓｅ
ｃ）以内）であれば、変化位置が一致している場合を差
異はなかった。
【１３６１】また、図３２９などでは、隣接した画素行
でゲート信号線１７ｂに印加する信号波形を異ならせる
としたがこれに限定するものではない。たとえば、図３
３０のように、２画素行ごとに変化させてもよい。図３
３０では画素１６ａ、１６ｂ、１６ｅが同一であり、画
素１６ｃ、１６ｄが同一である。
【１３６２】また、隣接画素行でゲート信号線１７ｂを
近接させることも効果がある。この実施例を図３３１に
図示している。画素１６ａのゲート信号線１７ｂ１と、
画素１６ｂのゲート信号線１７ｂ２とを近接させて配置
（形成）している。
【１３６３】図３３０は２画素行ごとに信号波形を異な
らせているが、さらに３画素行以上ごとにゲート信号線
１７に印加する信号波形を異ならせるとしてもおい。ま
た、ランダムにしてもよい。また、複数フレーム（フィ
ールド）で明るさが目標値をなるように制御してもよ
い。なお、以上の実施例では、ゲート信号線１７ｂの位
相関係、信号波形のタイミングについて論じているが、
これに限定されることなく、ゲート信号線１７ａについ
ても同様に、位相関係、信号波形のタイミングに隣接画
素行などで変化させれば効果的である。また、逆バイア
ス電圧を印加するＴＦＴ１１ｇのゲート信号線について
も同様である。
【１３６４】図３３２のように隣接した画素行のゲート
信号線１７ｂの信号波形を変化させるにためには、表示
パネルの回路構成は図３３３ようになる。図３３３の構
成は図３２７の構成に近似する。したがって、差異を中
心に説明をする。
【１３６５】１Ｈの期間のうち、いずれの期間にゲート
信号線１７ｂにオン電圧（Ｖｇｌ）を出力するかは、Ｅ
ＮＢＬ１端子およびＥＮＢＬ２端子に印加するロジック
信号で決定される。ＥＮＢＬ１信号がＬの時、偶数画素
行に対応するＯＲ回路３２７２の出力がオンとなる（ゲ
ート信号線１７ｂにオン電圧が出力される）。また、Ｅ
ＮＢＬ２信号がＬの時、奇数画素行に対応するＯＲ回路
３２７２の出力がオンとなる（ゲート信号線１７ｂにオ
ン電圧が出力される）。
【１３６６】したがって、ＯＲ回路３２７２の出力は、
シフトレジスタ２２ｂがデータを保持している箇所に該
当するゲート信号線１７ｂは必ず、オフ電圧が出力され
る（この画素行はゲートドライバ１４ａにより選択さ
れ、画素に電流がプログラムされている）。選択されて
いる画素行のゲート信号線１７ｂはＥＮＢＬ１およびＥ
ＮＢＬ２信号線のロジックにより、オンオフ状態が切り
替えられる。そのため、ＥＮＢＬ信号線により、１Ｈ期
間のどれくらいの期間オン電圧を印加するか、そのタイ
ミングを自由に調整（制御）することができる。
【１３６７】したがって、図３３２ではａ点で隣接した
ゲート信号線１７ｂの位相と逆極性にするとしたが、こ
れに限定せず、逆極性をなる位置を自由に変更できる。
また、ゲート信号線１７ｂにオン電圧（Ｖｇｌ）を印加
する位置は１Ｈの期間において連続している必要はな
い。１Ｈ期間に複数回、オン電圧を印加するように構成
してもよい。
【１３６８】図３３２は１Ｈで規則正しい信号波形とな
っていたが、これに限定する必要はない。図３２６でも
説明したように、ゲート信号線１７ｂに印加する信号波
形が一致することにより、ソース信号線１８の電位変動
が発生することが問題である。したがって、解決する手
段の１つが隣接画素行で、ゲート信号線１７ｂに印加す
る信号波形を異ならせるというのが本発明の方法であっ
た。たとえば、図３３７に図示するように２Ｈ周期でゲ
ート信号線１７ｂに印加する信号波形を操作してもよ
い。
【１３６９】図３３７では、画素行を選択するゲート信
号線１７ａは水平同期信号（ＨＤ）に同期して変化させ
ている（つまり、ＨＤに同期して１画素行ずつ選択する
画素行をシフトしている）。しかし、ゲート信号線１７
ｂは２Ｈ周期でオン電圧（Ｖｇｌ）を出力する。この場
合でも画面２１の輝度調整を行えることは言うまでもな
い。また、ゲート信号線１７ｂに印加する信号波形の変
化が少なくなるから黒浮きは発生しにくくなる。
【１３７０】図３３７は１Ｈ期間を３２に細分したもの
とも言い換えることができる。したがって、３２段階の
明るさ調整を例にすれば、明るさ調整は図３３８のよう
になる。明るさの階調１はゲート信号線１７ｂを２Ｈご
とに１Ｈ／３２の期間だけ、オン電圧（Ｖｇｌ）を印加
する。明るさの階調２はゲート信号線１７ｂを２Ｈごと
に２Ｈ／３２の期間だけ、オン電圧（Ｖｇｌ）を印加す
る。同様に明るさの階調３はゲート信号線１７ｂを２Ｈ
ごとに３Ｈ／３２の期間だけ、オン電圧（Ｖｇｌ）を印
加する。以下同様であり、明るさの階調３０を例にすれ
ば、はゲート信号線１７ｂを２Ｈごとに３０Ｈ／３２の
期間だけ、オン電圧（Ｖｇｌ）を印加する。同様に明る
さの階調３１はゲート信号線１７ｂを２Ｈごとに３１Ｈ
／３２の期間だけ、オン電圧（Ｖｇｌ）を印加する。明
るさの階調３２は、選択されている画素行以外は、たえ
ずオン電圧（Ｖｇｌ）が印加されている。
【１３７１】他の方法として、図３３５に図示するよう
に、ゲート信号線１７ｂに印加する信号波形を少しずつ
変化させるという方法がある。図３３５では画素行
（１）から画素行（８）までのゲート信号線１７ｂの波
形を図示している。各画素行のゲート信号線１７ｂにオ
ン電圧（Ｖｇｌ）が印加される時間はＴ１と一定であ
る。また、オン電圧（Ｖｇｌ）とオフ電圧（Ｖｇｈ）が
印加される周期も一定としている。したがって、各画素
行のＥＬ素子１５は所定周期で所定時間だけ点灯するか
ら、画面２１の輝度は全画素行で一定である（もちろ
ん、白ラスター表示の場合である。動画、自然画では当
然、画像データによって各画素の輝度は異なる）。
【１３７２】各画素行において、ゲート画素行（１）の
ゲート信号線１７ｂ（１）のａ１点（立下り方向）と画
素行（２）のゲート信号線１７ｂ（２）のａ２点（立ち
上がり方向）とのタイミングを一致させている。以上の
ように２つの波形の立ち上がりを立ち下がりタイミング
を一致させることによりソース信号線１８へのカップリ
ングの発生を抑制している。同様に、画素行（２）のゲ
ート信号線１７ｂ（２）のｂ２点（立下り方向）と画素
行（３）のゲート信号線１７ｂ（３）のｂ３点（立ち上
がり方向）とのタイミングを一致させている。画素行
（３）のゲート信号線１７ｂ（３）のｃ３点（立下り方
向）と画素行（４）のゲート信号線１７ｂ（４）のｃ４
点（立ち上がり方向）とのタイミングを一致させてい
る。また、画素行（４）のゲート信号線１７ｂ（４）の
ｄ４点（立下り方向）と画素行（５）のゲート信号線１
７ｂ（５）のｄ５点（立ち上がり方向）とのタイミング
を一致させている。
【１３７３】以上のように図３３５の駆動方法では、隣
接した画素行のゲート信号線１７ｂは極力、立ち上がり
タイミングと立下りタイミングとを一致させて駆動して
いるため、ソース信号線１８へのカップリングが少な
い。したがって、黒浮きの発生は小さく、良好なコント
ラストを実現できる。
【１３７４】図３３６は本発明の駆動方式において、画
面２１の書き換え状態を図示している。図３３６（ａ）
の１Ｈ経過後は図３３６（ｂ）であり、さらに１Ｈ経過
後は図３３６（ｃ）の状態である。つまり、画面２１は
複数に分割され、同時に複数の領域が書き換えられてい
る。もちろん、１画素行ずつ書き換えても良いことは言
うまでもない。
【１３７５】なお、本発明の駆動方式は、図１などの画
素が電流プログラム方式の構成を例示して説明している
が、図５４、図６８、図１０３、図１２１などの電圧プ
ログラム方式の構成においても有効である。ゲート信号
線とソース信号線は、パネル構成に起因するものであ
り、画素が電圧プログラム方式でも電流プログラム方式
でも発生するからである。したがって、本発明の駆動方
法、駆動回路は本明細書に記載されたすべての構成に適
用される。
【１３７６】また、図１などの画素構成では、選択され
た画素行において、ゲート信号線１７ａにオン電圧が印
加されているときは、ゲート信号線１７ｂにはオフ電圧
を印加し、ソース信号線１８側からＥＬ素子１５が見え
ないようにするとした。しかし、図２１、図２２、図４
３、図７１などのカレントミラーの画素構成において
は、ソース信号線１８とＥＬ素子１５へは直接の電流経
路はない。したがって、カレントミラーの画素構成で
は、ゲート信号線１７ａにオン電圧が印加されていると
きは、ゲート信号線１７ｂにはオフ電圧を印加するとい
う条件は満足させる必要はない。このことは、図５４、
図６７、図１０３などで説明した電圧プログラム方式の
画素構成においても同様である。
【１３７７】また、図３３５においても、ａ１、ａ２点
などで画素行（１）のゲート信号線１７ｂと画素行
（２）のゲート信号線１７ｂの変化位置を一致させるよ
うに図示したがこれに限定するものではない。画素行
（１）のゲート信号線１７ｂと画素行（２）のゲート信
号線１７ｂの変化位置がずれていても、ソース信号線１
８の電位変動を抑制する効果が発揮されるからである。
このことは、電流プログラム方式のパネル構成で顕著で
ある。実験によれば、変化位置は１Ｈ（１水平走査期
間）の３０％以内（たとえば、１Ｈが１００（μｓｅ
ｃ）であれば、３０（μｓｅｃ）以内）であれば、変化
位置が一致している場合を差異はない。また、図３３５
において、ゲート信号線１７ｂの変化は１Ｈ周期として
いるがこれに限定するものではない。全ゲート信号線１
７ｂが所定期間でオン電圧が印加させる期間（Ｔ１）が
一致すればよい。したがって、ＨＤ（水平同期信号）と
同期をとる必要はない。各画素のゲート信号線１７ｂが
フリーランで動作させてもよい。ゲート信号線１７ｂに
オン電圧を印加し、また、オフ電圧を印加する周期が、
水平同期信号（ＨＤ）と全く非同期でもよい。また、垂
直同期信号（ＶＤ）と同期を取っても良い。また、ソー
スドライバ回路１４のクロックと同期を取るように構成
してもよい。
【１３７８】しかし、現実には、全く非同期（ランダム
状態）でゲート信号線１７ｂを動作させると、画像の種
類によっては、フリッカが発生したり、温度依存性によ
り表示画面の輝度が変化する場合がある。したがって、
所定の周期で各ゲート信号線１７ｂの信号印加状態に規
則性をもたせることが好ましい。また、規則性を持たせ
ることにより、駆動回路を簡略化できる。特に、図１の
画素構成では、選択した画素行のゲート信号線１７ｂは
オフ電圧（Ｖｇｈ）を印加するという制約があるからで
ある。つまり、ゲート信号線１７ａとゲート信号線１７
ｂとは同期性を持たせる必要がある。
【１３７９】本発明では、１６周期ごとにパターンを繰
り返すように構成している。したがって、画素行（１）
のゲート信号線１７ｂに印加する信号波形パターンから
画素行（１６）のゲート信号線１７ｂに印加する信号波
形パターンを異ならせる。画素行（１７）のゲート信号
線１７ｂに印加する信号波形パターンから画素行（３
２）のゲート信号線１７ｂに印加する信号波形パターン
を異ならせる。画素行（１）のゲート信号線１７ｂに印
加する信号波形パターンと画素行（１７）のゲート信号
線１７ｂに印加する信号波形パターンとは一致させ、画
素行（２）のゲート信号線１７ｂに印加する信号波形パ
ターンと画素行（１８）のゲート信号線１７ｂに印加す
る信号波形パターンとは一致させるという方式である。
つまり、図３３５を例示すれば、画素行（１）から画素
行（１６）のゲート信号線１７ｂは一定間隔でオン電圧
印加位置がずれた波形を印加し、画素行（１）と画素行
（１７）のゲート信号線１７ｂの印加波形は同一であ
り、以下、同様に画素行（２）と画素行（１８）のゲー
ト信号線１７ｂの印加波形は同一であり、画素行（３）
と画素行（１９）のゲート信号線１７ｂの印加波形は同
一であり、画素行（４）と画素行（２０）のゲート信号
線１７ｂの印加波形は同一であり、・・・・・、画素行
（１６）と画素行（３２）のゲート信号線１７ｂの印加
波形は同一であるということである。さらには、１６パ
ターンであるから、画素行（１）と画素行（１７）と画
素行（３３）・・・・・・は同一の信号波形が印加され
る。
【１３８０】もちろん、１６周期に限定するものではな
い。しかし、周期が８未満であると、１画面内でゲート
信号線１７ｂの立ち上がりあるいは立下りタイミングが
一致する箇所が多くなり、黒浮きが発生しやすい。逆に
３２周期より大きいと、駆動回路が複雑になる。したが
って、周期は８以上３２以下とすることが好ましい。
【１３８１】図３３４はゲート信号線１７ｂに１６パタ
ーンの信号を入力する回路構成図である。図３３３など
で説明したゲートドライバ回路１４ｂの替わりに１６本
のＥＮＢＬ（０：１５）信号線で構成されている。な
お、１６本のＥＮＢＬ（０：１５）信号線は、オン電圧
（Ｖｇｌ）、オフ電圧（Ｖｇｈ）レベルの電圧振幅を出
力できるように構成されている。
【１３８２】１６本のＥＮＢＬ（０：１５）信号線は、
それぞれゲート信号線１７ｂと１６本ごとに共通に接続
されている。したがって、Ｎは０以外の整数とした場
合、たとえば、ＥＮＢＬ０信号線に印加された信号は画
素行（１６Ｎ−１５）と接続され、ＥＮＢＬ１信号線に
印加された信号は画素行（１６Ｎ−１４）と接続され、
ＥＮＢＬ２信号線に印加された信号は画素行（１６Ｎ−
１３）と接続され、ＥＮＢＬ３信号線に印加された信号
は画素行（１６Ｎ−１２）と接続され、ＥＮＢＬ４信号
線に印加された信号は画素行（１６Ｎ−１１）と接続さ
れ、ＥＮＢＬ５信号線に印加された信号は画素行（１６
Ｎ−１０）と接続され、ＥＮＢＬ６信号線に印加された
信号は画素行（１６Ｎ−９）と接続され、ＥＮＢＬ７信
号線に印加された信号は画素行（１６Ｎ−８）と接続さ
れ、ＥＮＢＬ８信号線に印加された信号は画素行（１６
Ｎ−７）と接続され、ＥＮＢＬ９信号線に印加された信
号は画素行（１６Ｎ−６）と接続され、ＥＮＢＬ１０信
号線に印加された信号は画素行（１６Ｎ−５）と接続さ
れ、ＥＮＢＬ１１信号線に印加された信号は画素行（１
６Ｎ−４）と接続され、ＥＮＢＬ１２信号線に印加され
た信号は画素行（１６Ｎ−３）と接続され、ＥＮＢＬ１
３信号線に印加された信号は画素行（１６Ｎ−２）と接
続される。また、ＥＮＢＬ１４信号線に印加された信号
は画素行（１６Ｎ−１）と接続される。また、ＥＮＢＬ
１５信号線に印加された信号は画素行（１６Ｎ）と接続
される。したがって、１６画素行周期で、ゲート信号線
１７ｂに印加する駆動波形を自由に操作できる。
【１３８３】図３３４はＥＮＢＬ（０：１５）を制御す
ることにより、ゲート信号線１７ｂを操作し、ＥＬ素子
１５に流す電流を制御する。また、制御パターンは最大
１６種類となる。図３３４の構成は、表示領域２１の端
に形成する信号線数が１６本と少ない。したがって、３
辺フリーの構造に適する。
【１３８４】しかし、表示パネルとコントローラから出
力されるＥＮＢＬ（０：１５）端子の接続数が１６本と
多い、また、ゲート信号線１７ａとの制御（ゲート信号
線１７ａにオン電圧が印加されている画素行のゲート信
号線１７ｂにはオフ電圧を印加する）がやや困難にな
る。
【１３８５】図３２７、図３３３の回路を拡張し、図３
４９とすれば制御が容易となる。ゲートドライバ１４ｂ
のシフトレジスタ２２ｂの入力信号（ＣＬＫ２、ＳＴ
２）はゲートドライバ１４ａのシフトレジスタ２２ａの
入力信号（ＣＬＫ１、ＳＴ１）と同一にされる。したが
って、ＳＴデータはシフトレジスタ２２ａ、２２ｂ内の
同一位置で保持され、保持位置がクロックに同期を取っ
てシフトされる。このため、図３２６で図示するよう
に、ゲート信号線１７ａが選択している画素行は必ず、
ゲート信号線１７ｂにはオフ電圧（Ｖｇｈ）が出力され
るように制御される。
【１３８６】いずれの期間にゲート信号線１７ｂにオン
電圧（Ｖｇｌ）を出力するかは、ＥＮＢＬ（０：１５）
端子に印加するロジック信号で決定される。コントロー
ラからは４本のＳＥＬ（０：３）端子がデコーダ回路３
４９１に接続されている。このＳＥＬ端子のデータをデ
コ−ダ回路３４９１がデコードし、どのＥＮＢＬ端子に
オン電圧またはオフ電圧を出力されるかが決定される。
【１３８７】ＯＲ回路３２７２の出力は、シフトレジス
タ２２ｂがデータを保持している箇所に該当するゲート
信号線１７ｂは必ず、オフ電圧が出力される（この画素
行はゲートドライバ１４ａにより選択され、画素に電流
がプログラムされている）。選択されている画素行のゲ
ート信号線１７ｂはＥＮＢＬ信号線のロジックにより、
オンオフ状態が切り替えられる。そのため、ＥＮＢＬ信
号線により、１Ｈ期間のどれくらいの期間オン電圧を印
加するか、そのタイミングを自由に調整（制御）するこ
とができる。また、コントローラとゲートドライバ回路
１４ｂとの信号線数はＥＮＢＬ端子が１６本からＳＥＬ
端子の４本になるので大幅に減少する。
【１３８８】図３３９に図示するように、隣接した画素
行のゲート信号線１７ｂに印加する信号波形を逆順にす
るという方法も効果がある。図３３９において、奇数画
素行は同一波形であり、偶数画素行も同一波形である。
しかし、奇数画素行ではＨＤ信号に同期して、オン電圧
（Ｖｇｌ）がＴ１の期間印加された後に、オフ電圧（Ｖ
ｇｈ）が１Ｈ−Ｔ１期間印加される。偶数画素行ではＨ
Ｄ信号に同期して、まず、オフ電圧（Ｖｇｈ）が１Ｈ−
Ｔ１の期間印加された後に、オン電圧（Ｖｇｌ）がＴ１
期間印加される。したがって、オン電圧またはオフ電圧
を印加する順序が隣接画素行で反対である。ＥＬ素子１
５に電流を流す期間（Ｔ１）はすべてのゲート信号線１
７ｂで同一である。各画素行のＥＬ素子１５は所定周期
で所定時間だけ点灯するから、画面２１の輝度は全画素
行で一定である（もちろん、白ラスター表示の場合であ
る。動画、自然画では当然、画像データによって各画素
の輝度は異なる）。
【１３８９】各画素行において、ゲート画素行（１）の
ゲート信号線１７ｂ（１）のａ１点（立下り方向）と画
素行（２）のゲート信号線１７ｂ（２）のａ２点（立ち
上がり方向）とのタイミングを一致させている。以上の
ように２つの波形の立ち上がりを立ち下がりタイミング
を一致させることによりソース信号線１８へのカップリ
ングの発生を抑制している。
【１３９０】以上のように、図３３９の駆動方法では、
隣接した画素行のゲート信号線１７ｂはａ点での立ち上
がりタイミングと立下りタイミングとを一致させて駆動
しているため、ソース信号線１８へのカップリングが少
ない。したがって、黒浮きの発生は小さく、良好なコン
トラストを実現できる。奇数画素行の信号波形の立ち上
がり位置ｂ１点と、偶数画素行の信号波形の立下り位置
ｂ２点は、ＥＬ素子１５の点灯時間（Ｔ１）で変化す
る。しかし、ほとんどの輝度状態で時間的に近い位置に
発生する。したがって、奇数画素行の信号波形の立ち上
がり位置ｂ１の変化と、偶数画素行の信号波形の立下り
位置ｂ２の変化が打ち消しあい、ソース信号線１８への
電位変動は抑制される。また、ＥＬ素子１５に電流を流
す期間が短い時（Ｔ１が小さい）は、奇数画素行の信号
波形の立下り位置ａ１点と、立ち上がり位置ｂ１が近く
なり、この２つの変化は打ち消しあう（というよりは、
変化が時間的に短期間で発生するので、ソース信号線１
８の電位変化が画素１６への書き込みに影響を与えな
い）。同様に、偶数画素行の信号波形の立下り位置ｂ２
点と、立ち上がり位置ａ２が近くなり、この２つの変化
は打ち消しあう。したがって、ソース信号線１８へのカ
ップリングの影響を抑制できるから、黒浮きが発生しな
い。
【１３９１】垂直同期信号（ＶＤ）で信号波形を変化さ
せることも重要である。ゲート信号線１７ｂに印加する
信号波形の立ち上がりと立下り位置が分散され、ソース
信号線１８への電位変動を抑制できるからである（ま
た、ＨＤ周期で電位変動が発生してもＶＤ周期で抑制さ
れるからである）。図３４０は図３３９において、ＶＤ
信号で信号の順番を逆にしたところを示している。簡単
には、全フレーム（フィールド）の偶数画素行のゲート
信号線１７ｂに印加していた信号波形を奇数画素行のゲ
ート信号線１７ｂに印加し、奇数画素行のゲート信号線
１７ｂに印加していた信号波形を偶数画素行のゲート信
号線１７ｂに印加している。他の点は図３３９で説明し
たので省略する。
【１３９２】図３４０では、ＶＤ信号に同期して奇数画
素行のゲート信号線１７ｂの信号波形と偶数画素行のゲ
ート信号線１７ｂの信号波形とを入れ替える。以上のよ
うに、ＶＤ同期信号（もちろん、ＶＤ同期信号に限定す
るのではない。ＨＤ同期信号よりも長い周期の信号であ
ればよい）に同期して信号波形を変化させることによ
り、より、表示画面２１の黒浮きなどが減少し、高コン
トラスト表示を実現できる。なお、以上の事項は、図３
３９の実施例に限定されるものではない。今まで説明し
た駆動方式あるいは以降に説明する駆動方式にも適用さ
れる。たとえば、図３４１に駆動方式にも適用される。
【１３９３】図３２９などの駆動方式では、１Ｈを周期
として信号波形が変化する。そのため、信号の変化回数
が１Ｈごとに２回発生する。信号の変化によりソース信
号線１８などに影響を与える。また、信号の変化が多い
と、ゲートドライバ１２の消費電力も増大する。したが
って、単位時間あたりの信号の変化回数は少ない方がよ
い。
【１３９４】図３４１は、図３３９のように１Ｈの期間
にＥＬ素子１５に電流を流す期間Ｔ１を維持したまま、
１Ｈあたりのゲート信号線１７ｂの変化回数を１回にし
た駆動方式である。各画素行で、１Ｈごとにゲート信号
線１７ｂにオン電圧（Ｖｇｌ）を印加する期間とオフ電
圧（Ｖｇｈ）を印加する期間とを逆順にしている。たと
えば、画素行（１）において、第１水平走査期間（第１
Ｈ）ではＴ１の期間、オン電圧を出力し、１Ｈ−Ｔ１の
期間、オフ電圧を出力する。第２水平走査期間（第２
Ｈ）では１Ｈ−Ｔ１の期間、オフ電圧を出力し、Ｔ１の
期間、オフ電圧を出力する。同様に、第３水平走査期間
（第３Ｈ）ではＴ１の期間、オン電圧を出力し、１Ｈ−
Ｔ１の期間、オフ電圧を出力する。つまり、１Ｈごとに
オン電圧を出力する期間とオフ電圧を出力する期間を入
れ替えている。また、奇数画素行と偶数画素行では逆順
にしている。
【１３９５】したがって、奇数画素行の第１水平走査期
間（第１Ｈ）ではＴ１の期間、オン電圧を出力し、１Ｈ
−Ｔ１の期間、オフ電圧を出力する。第２水平走査期間
（第２Ｈ）では１Ｈ−Ｔ１の期間、オフ電圧を出力し、
Ｔ１の期間、オフ電圧を出力する。同様に、第３水平走
査期間（第３Ｈ）ではＴ１の期間、オン電圧を出力し、
１Ｈ−Ｔ１の期間、オフ電圧を出力する。つまり、１Ｈ
ごとにオン電圧を出力する期間とオフ電圧を出力する期
間を入れ替えている。偶数画素行では、第１水平走査期
間（第１Ｈ）では１Ｈ−Ｔ１の期間、オフ電圧を出力
し、Ｔ１の期間、オン電圧を出力する。第２水平走査期
間（第２Ｈ）ではＴ１の期間、オン電圧を出力し、１Ｈ
−Ｔ１の期間、オン電圧を出力する。同様に、第３水平
走査期間（第３Ｈ）では１Ｈ−Ｔ１の期間、オフ電圧を
出力し、Ｔ１の期間、オン電圧を出力する。また、図３
４０で説明したように、垂直同期信号（ＶＤ）で、奇数
画素行と偶数画素行のゲート信号線１７ｂに印加する信
号波形を入れ替えるのである（図３４３を参照のこ
と）。なお、図３４１では、オン電圧とオフ電圧を印加
する位置を１Ｈごとに入れ替えるとしたがこれに限定す
るものではない。たとえば、２Ｈごとに入れ替えても良
いし、ランダム的に入れ替えても良い。また、図３４４
に図示するように、各画素行でオン電圧印加位置などを
少しずつシフトしてもよい。
【１３９６】図３４４の実施例では、画素行（１）
（２）とペアとし、画素行（３）（４）とペアとしてい
る。画素行（５）（６）とペアとし、画素行（７）
（８）とペアとして信号を印加している。奇数画素行は
同一信号波形であるが、画素行（１）と画素行（３）と
は２Ｈ／１６の期間、位相をシフトしている。同様に、
画素行（５）と画素行（７）とは２Ｈ／１６の期間、位
相をシフトしている。以下同様である。また、偶数画素
行は同一信号波形であるが、画素行（２）と画素行
（４）とは２Ｈ／１６の期間、位相をシフトしている。
同様に、画素行（４）と画素行（６）とは２Ｈ／１６の
期間、位相をシフトしている。以下同様である。
【１３９７】以上のように、本発明の駆動方式は、必ず
しも、ＨＤ同期信号と同期を取り、ＨＤ同期信号から所
定のタイミングですべてのゲート信号線などが変化する
必要はない。以上の事項は他の本発明においても同様で
ある。
【１３９８】図３４１での階調表示は、図３４２のごと
くなる。図３４２は１Ｈ期間を１６に細分した例（１６
段階の明るさ調整が可能である）である。明るさの階調
１はゲート信号線１７ｂを１Ｈごとに１Ｈ／１６の期間
だけ、オン電圧（Ｖｇｌ）を印加する。また、オン電圧
（Ｖｇｌ）を印加する位置を１Ｈごとに逆順にする。明
るさの階調２はゲート信号線１７ｂを１Ｈごとに２Ｈ／
１６の期間だけ、オン電圧（Ｖｇｌ）を印加する。ま
た、オン電圧（Ｖｇｌ）を印加する位置を１Ｈごとに逆
順にする。同様に明るさの階調３はゲート信号線１７ｂ
を１Ｈごとに３Ｈ／１６の期間だけ、オン電圧（Ｖｇ
ｌ）を印加する。また、オン電圧（Ｖｇｌ）を印加する
位置を１Ｈごとに逆順にする。以下同様であり、明るさ
の階調１５ははゲート信号線１７ｂを１Ｈごとに１５Ｈ
／１６の期間だけ、オン電圧（Ｖｇｌ）を印加する。ま
た、オン電圧（Ｖｇｌ）を印加する位置を１Ｈごとに逆
順にする。明るさの階調１６は、選択されている画素行
以外は、たえずオン電圧（Ｖｇｌ）が印加する。
【１３９９】なお、今まで説明した駆動方法では、奇数
画素行と偶数画素行のゲート信号線の駆動波形を異なら
せるとしたが、図３３０、図３３４に説明したようにこ
れに限定するものではない。２画素行以上の単位で異な
らせても良いことはいうまでもない。また、ランダム的
な駆動を実施してもよい。
【１４００】以上の実施例は、１Ｈあるいは２Ｈ期間に
おいて、ゲート信号線１７ｂにオン電圧（Ｖｇｌ）を印
加する時間を制御する（ＥＬ素子１５に電流を流す期間
を制御する）ことにより、表示画像２１の輝度（明る
さ）を調整（制御）する駆動方式であった。つまり、１
Ｈまたは複数Ｈ期間を複数に分割し、分割した期間の該
当期間にオン電圧またはオフ電圧を印加するものであっ
た。
【１４０１】図３４５は１Ｈ期間を単位としてゲート信
号線１７ｂにオン電圧（Ｖｇｌ）を印加する時間を制御
する（ＥＬ素子１５に電流を流す期間を制御する）こと
により、表示画像２１の輝度（明るさ：本発明は階調と
表現している）を調整（制御）する駆動方式である。つ
まり、複数のＨ期間を１つの単位として、その内、いく
つのＨ期間にオン電圧またはオフ電圧を印加することに
より表示画像２１の明るさを制御（調整）するものであ
る。
【１４０２】図３４５は１Ｈを１／２に分割し、この１
／２にオン電圧（Ｖｇｌ）を印加する。また、偶数画素
行のゲート信号線１７ｂのオン電圧位置を奇数画素行の
ゲート信号線１７ｂのオン電圧位置とを異ならせてい
る。図３４５でわかるように、奇数画素行の画素行
（１）は１Ｈの前半の期間にオン電圧（Ｖｇｌ）を印加
し、偶数画素行の画素行（２）は１Ｈの後半の期間にオ
ン電圧（Ｖｇｌ）を印加している。このように、オン電
圧とオフ電圧とを交互にゲート信号線１７ｂに印加す
る。ａ点では、奇数画素行のゲート信号線１７ｂがオン
電圧（Ｖｇｌ）からオフ電圧（Ｖｇｈ）に変化する（立
ち上がり）。一方、偶数画素行のゲート信号線１７ｂが
オフ電圧（Ｖｇｈ）からオン電圧（Ｖｇｌ）に変化する
（立下り）。そのため、ソース信号線１８に突き抜ける
電圧が打ち消しあう。
【１４０３】階調表示（というよりは表示画面２１の明
るさ（輝度）調整）は、図３４５のごとくなる。図３４
５は１６Ｈ期間で繰り返す駆動パターンである。したが
って、１６階調（１６段階の明るさ）を表現できる。な
お、奇数画素行のゲート信号線１７ｂと偶数画素行のゲ
ート信号線１７ｂの位相とは１Ｈ／２シフトしている。
なお、図３４５の明るさ制御では、１６階調目でもＥＬ
素子１５は１フレーム（１フィールド）の１／２の期間
しか点灯しない。したがって、従来のような（ＥＬ素子
１５にたえず電流を流した状態）輝度を得るには、ソー
ス信号線１８に印加する電流を所定値の２倍（Ｎ＝２）
とし、各画素にプログラムする必要がある。つまり、図
８７、図８８などで説明した、Ｎ倍パルス駆動を実施す
る。
【１４０４】明るさの階調１はゲート信号線１７ｂを１
Ｈごとに１Ｈ／２（１Ｈの１／２）の期間だけ、オン電
圧（Ｖｇｌ）を印加する。明るさの階調２はゲート信号
線１７ｂを１Ｈごとに２Ｈ／２の期間（１Ｈの１／２の
点灯を２回）だけ、オン電圧（Ｖｇｌ）を印加する。同
様に、明るさの階調３はゲート信号線１７ｂを１Ｈごと
に３Ｈ／２の期間（１Ｈの１／２の点灯を３回）だけ、
オン電圧（Ｖｇｌ）を印加する。明るさの階調１６は、
ゲート信号線１７ｂを１Ｈごとに１６Ｈ／２の期間（１
Ｈの１／２の点灯を１６回）だけ、オン電圧（Ｖｇｌ）
を印加する。以上のように、ゲート信号線１７ｂを制御
することにより表示画面２１の輝度制御を容易に実現で
き、また、黒浮きも発生しない。
【１４０５】図３４６は、オン電圧（Ｖｇｌ）印加位置
を分散させたものである。たとえば、図３４５の階調２
ではオン電圧を印加する位置が２Ｈ連続しているが、図
３４６の駆動方法では、ｂ位置にオン電圧が印加されて
いる。他の事項は図３４５と同様であるので説明を省略
する。図３４６のようにオン電圧位置（もしくはオフ電
圧位置）を分散させることにより、さらにソース信号線
１８などに与える影響を軽減できる。なお、図３４６、
図３４５は１６Ｈ（１６水平走査期間）を１区切りとし
ているがこれに限定するものではない。たとえば、８Ｈ
でも、３２Ｈを１区切りとしてもよい。
【１４０６】図３４５などは１Ｈを１／２に分割し、こ
の１Ｈ／２の期間にオン電圧またはオフ電圧を印加する
ものであった。本発明はこれに限定するものではない。
たとえば、図３４７のように１Ｈすべてをオン電圧また
はオフ電圧を印加するように制御してもよい。
【１４０７】図３４５は１６Ｈと１周期単位としてゲー
ト信号線１７ｂにオン電圧またはオフ電圧を印加する。
１６Ｈを１周期とすると階調（明るさは１６段階を表現
できる）また、偶数画素行のゲート信号線１７ｂのオン
電圧位置を奇数画素行のゲート信号線１７ｂのオン電圧
位置とを異ならせている。
【１４０８】図３４５でわかるように、階調１（明るさ
のレベル１）では、偶数画素行の画素行（１）のゲート
信号線１７ｂに１Ｈの期間オン電圧（Ｖｇｌ）を印加す
る。１Ｈ後、奇数画素行の画素行（２）のゲート信号線
１７ｂに１Ｈの期間にオン電圧（Ｖｇｌ）を印加してい
る。ａ点では、偶数画素行のゲート信号線１７ｂがオン
電圧（Ｖｇｌ）からオフ電圧（Ｖｇｈ）に変化する（立
ち上がり）。一方、奇数画素行のゲート信号線１７ｂが
オフ電圧（Ｖｇｈ）からオン電圧（Ｖｇｌ）に変化する
（立下り）。そのため、ソース信号線１８に突き抜ける
電圧が打ち消しあう。
【１４０９】明るさの階調１（明るさのレベル１）はゲ
ート信号線１７ｂを１Ｈの期間、オン電圧（Ｖｇｌ）を
印加する。明るさの階調２はゲート信号線１７ｂを２Ｈ
の期間、オン電圧（Ｖｇｌ）を印加する。同様に、明る
さの階調３はゲート信号線１７ｂを３Ｈの期間、オン電
圧（Ｖｇｌ）を印加する。最後の明るさの階調１６は、
ゲート信号線１７ｂを１６Ｈの期間、オン電圧（Ｖｇ
ｌ）を印加する（たえず、オン電圧を印加）。以上のよ
うに、ゲート信号線１７ｂを制御することにより表示画
面２１の輝度制御を容易に実現でき、また、黒浮きも発
生しない。
【１４１０】なお、奇数画素行と偶数画素行のゲート信
号線の駆動波形を異ならせるとしたが、図３３０、図３
３４に説明したようにこれに限定するものではない。２
画素行以上の単位で異ならせても良いことはいうまでも
ない。また、ランダム的な駆動を実施してもよい。
【１４１１】図３４７の実施例では、ゲート信号線１７
ｂからオン電圧（Ｖｇｌ）を連続して印加するとした
が、これに限定するものではない。たとえば、図３５６
のように、オン電圧（Ｖｈｌ）とオフ電圧（Ｖｇｈ）を
交互にゲート信号線１７ｂに印加してもよい。
【１４１２】図３５６では各画素行が選択されている
（該当ゲート信号線１７ａにオン電圧が印加される）時
は、該当画素行のゲート信号線１７ｂにはオフ電圧を印
加するという条件を満足させている。選択されていない
時には、ゲート信号線１７ｂにオン電圧またはオフ電圧
を印加する。図３５６で図示した状態では、画素行
（１）は第３Ｈ、第５Ｈ、第７Ｈ、第９Ｈの４Ｈの期間
にオン電圧が印加されている。画素行（２）はシフトレ
ジスタ２２で１シフトされているから、第４Ｈ、第６
Ｈ、第８Ｈ、第１０Ｈの４Ｈの期間にオン電圧が印加さ
れている。同様に、画素行（３）はシフトレジスタ２２
で１シフトされているから、第５Ｈ、第７Ｈ、第９Ｈ、
第１１Ｈの４Ｈの期間にオン電圧が印加されている。以
下同様である。
【１４１３】図３５６の構成では図２で説明したシフト
レジスタ２２のデータ入力制御でオン電圧位置を設定で
き、また、シフトレジスタのシフト制御で１画素行ず
つ、オン電圧の印加位置を変更できる。したがって、回
路構成および回路制御が容易である。また、表示画面２
１の明るさ調整も容易である。オン電圧をいくつ印加す
る（これは、シフトレジスタ２２に印加するデータの個
数で制御できる）かで容易に変更できるからである。
【１４１４】また、ａ点では画素行（１）のゲート信号
線１７ｂがオン電圧からオフ電圧に変化（立ち上がり）
し、画素行（２）のゲート信号線１７ｂがオフ電圧から
オン電圧に変化（立下がり）する。他の箇所（たとえ
ば、ｂ点）でも同様である。ｂ点では画素行（１）と画
素行（３）のゲート信号線１７ｂがオフ電圧からオン電
圧に変化（立下がり）し、画素行（２）のゲート信号線
１７ｂがオン電圧からオフ電圧に変化（立ち上がり）す
る。したがって、図３５６の駆動方式では、隣接した画
素行のゲート信号線において、信号波形の立ち上がりと
立下りが打ち消しあう。そのため、ゲート信号線１７の
印加信号によるソース信号線１８などの電位変動が抑制
される。
【１４１５】図３５６はオン電圧とオフ電圧を１画素飛
ばしで書き込み、また、オン電圧とオフ電圧の組を一括
で駆動している。また、データのシフトは水平同期信号
（ＨＤ）に同期させている。画像表示状態は、表示画素
行３１１と非表示画素行３１２の組が４組（つまり８画
素行、他の画素行は非表示）、画面の上から下方向に移
動しているように表示される。なお、以上の説明は説明
を容易にするため、画素行が少なくして説明している。
本発明は表示画素行３１１と非表示画素行３１２の組を
連続して発生することに限定するものではない。たとえ
ば、図３４８に図示するように、分割してもよい。
【１４１６】図３４８の画像表示状態は、表示画素行３
１１と非表示画素行３１２の組が４組のものが２ブロッ
ク（つまり８画素行の組が２ブロック、他の画素行は非
表示）、画面の上から下方向に移動しているように表示
される。ブロックとブロックの間は、８画素行である。
なお、以上の説明は説明を容易にするため、画素行が少
なくして説明している。以上のように複数ブロックが発
生するように駆動することにより、フレームレートを非
常に遅くしても、表示画像にフリッカが発生しない。
【１４１７】なお、図３５６、図３４８では、１Ｈ期間
にオン電圧を印加し、次の１Ｈ期間にオフ電圧を印加す
るとしたがこれに限定するものではない。たとえば、２
Ｈ期間連続してオン電圧を印加し、次の２Ｈ期間にオフ
電圧を印加し、これを繰り返してもよい。重要なのは、
隣接した画素行で、ゲート信号線１７ｂなどに印加する
信号波形を異ならせることである。なお、隣接画素のみ
に限定するものではない。画面２１内で異ならせればよ
い。好ましくは、ある時刻で信号波形の立ち上がりと立
下りがほぼ同数となるように制御する。
【１４１８】図２、図６０、図３２７、図３３３などの
ゲート信号線１７ｂを制御するシフトレジスタ２２に印
加するＳＴデータを制御することにより、画面２１の輝
度を容易に調整でき、また、画素行の表示３１１、非表
示３１２のパターンも自由に制御（変更）することがで
きる。ＳＴデータを単位時間に多く入力すると、画面２
１輝度は高くなる（ＳＴデータがＨの時、ゲート信号線
１７ｂにオン電圧（Ｖｇｌ）が印加されるように構成さ
れている場合）。
【１４１９】また、ＳＴデータに間欠的に入力データを
入力し、かつその入力データの間隔が短いと、各画素行
は点灯３１１、非点灯３１２を短時間で繰り返す。その
ため、動画表示時に動画ボケが発生しやすくなるが、フ
リッカの発生はなくなる。逆に、ＳＴデータに一括に連
続して入力データを入力し、かつその入力データの一括
に入力する間隔が長いと、各画素行は点灯３１１、非点
灯３１２の間隔は長くなる。そのため、動画表示時に動
画ボケが発生しなくなる。しかし、反面、フリッカの発
生が大きくなる。いずえにせよ、本発明は簡単な駆動方
法で、輝度調整、動画表示調整を実現できる。また、隣
接画素行などで、ゲート信号線１７に印加する波形を変
化することにより、ソース信号線１８に与える電位変動
を極めて小さくすることができる。したがって、黒浮き
などが発生せず良好な画像表示を実現できる。
【１４２０】図３５０はシフトレジスタ２２に入力する
データパターンである。図３５０において、黒丸は非表
示３１１に制御するデータである。また、白丸は点灯３
１１に制御するデータである。このデータがシフトレジ
スタ２２内をシフトし、該当のゲート信号線１７ｂにオ
ン電圧を出力するか、オフ電圧を出力するかを制御す
る。
【１４２１】図３５０（ａ）では、７個の黒丸と１個の
白丸の組が連続している。このパターンでは、７画素行
が非点灯３１２で１画素行が点灯３１１の組が連続して
表示され、かつ、このパターンが水平同期信号（ＨＤ）
に同期して画面２１の上から下へ走査されていく。
【１４２２】図３５０（ｂ）では、４個の黒丸と４個の
白丸の組が連続している。このパターンでは、４画素行
が非点灯３１２で４画素行が点灯３１１の組が連続して
表示され、かつ、このパターンが水平同期信号（ＨＤ）
に同期して画面２１の上から下へ走査されていく。
【１４２３】図３５０（ｃ）では、１２個の黒丸と１２
個の白丸の組が連続している。このパターンでは、１２
画素行が非点灯３１２で１２画素行が点灯３１１の組が
連続して表示され、かつ、このパターンが水平同期信号
（ＨＤ）に同期して画面２１の上から下へ走査されてい
く。
【１４２４】図３５０（ｄ）では、２１個の黒丸と３個
の白丸の組が連続している。このパターンでは、２１画
素行が非点灯３１２で、３画素行が点灯３１１の組が連
続して表示され、かつ、このパターンが水平同期信号
（ＨＤ）に同期して画面２１の上から下へ走査されてい
く。
【１４２５】図３５０（ｅ）では、１個の黒丸と１個の
白丸の組が連続している。このパターンでは、１画素行
が非点灯３１２と点灯３１１の組が交互に表示され、か
つ、このパターンが水平同期信号（ＨＤ）に同期して画
面２１の上から下へ走査されていく。
【１４２６】図３５０（ｄ）では、黒丸と白丸とがラン
ダムに入力されている。このパターンでは、ランダムな
点灯画素行と非点灯画素行とが、水平同期信号（ＨＤ）
に同期して画面２１の上から下へ走査されていく。
【１４２７】図３５０では同一輝度では、動画表示には
図３５０（ｄ）が適し、図３５０（ａ）が最も不適切で
ある（現実には、もっと黒丸と白丸の間隔は広いが）。
【１４２８】図３５５もシフトレジスタ２２ｂに入力す
るデータをゲート信号線１７ｂへの出力の関係を図示し
たものである。なお、当初シフトレジスタ２２ｂに保持
されているデータは非選択データ（ゲート信号線１７ｂ
にオフ電圧を印加するデータ（黒丸）とする。
【１４２９】第１Ｈ（１Ｈ）でシフトレジスタ２２ｂに
白丸（選択データ）が入力される。したがって、画素行
（１）のゲート信号線１７ｂに選択電圧（オン電圧（Ｖ
ｇｌ））が出力される。他の画素行のゲート信号線１７
ｂにはオフ電圧（Ｖｇｈ）が出力されている。したがっ
て、画素行（１）が表示３１１となる。
【１４３０】次の第２Ｈ（２Ｈ）でシフトレジスタ２２
ｂに黒丸（非選択データ）が入力される。また、シフト
レジスタ２２ｂはＣＬＫ（ＨＤ）に同期して１ビットシ
フトする。したがって、画素行（１）にオフ電圧（Ｖｇ
ｈ））が出力され、画素行（２）に選択電圧（オン電圧
（Ｖｇｌ））が出力される。他の画素行にはオフ電圧
（Ｖｇｈ）が出力されている。したがって、画素行
（１）が表示３１１となる。
【１４３１】次の第３Ｈ（３Ｈ）でシフトレジスタ２２
ｂに白丸（選択データ）が入力される。また、シフトレ
ジスタ２２ｂはＣＬＫ（ＨＤ）に同期して１ビットシフ
トする。したがって、画素行（１）（３）にオン電圧
（Ｖｇｌ））が出力され、画素行（２）に非選択電圧
（オフ電圧（Ｖｇｈ））が出力される。他の画素行には
オフ電圧（Ｖｇｈ）が出力されている。したがって、画
素行（１）（３）が表示３１１となる。
【１４３２】同様に次の第４Ｈ（４Ｈ）でシフトレジス
タ２２ｂに黒丸（非選択データ）が入力される。また、
シフトレジスタ２２ｂはＣＬＫ（ＨＤ）に同期して１ビ
ットシフトする。したがって、画素行（１）（３）のゲ
ート信号線１７ｂにはオフ電圧が出力され、画素行
（２）（４）に選択電圧（オフ電圧（Ｖｇｈ））が出力
される。他の画素行にはオフ電圧（Ｖｇｈ）が出力され
る。画素行（１）（３）が非表示３１２となり、画素行
（２）（４）が表示３１となる。
【１４３３】以上の動作を順次繰り返すと、ゲート信号
線１７ｂに出力される波形は図３４８のようにオン電圧
をオフ電圧とを１Ｈごとに交互に出力する波形となる。
以上のように、シフトレジスタ２２ｂのデータにより、
容易に画素行を点灯、非点灯制御を行うことができる。
【１４３４】図３５５ではゲート信号線１７ｂの出力段
にスイッチＳが配置されている。これは、図３３４、図
３３３のＯＲ回路３２７２、あるいは図３３４のＥＮＢ
Ｌ端子などが該当する。このスイッチをオンオフさせる
ことにより１Ｈの期間内で、ゲート信号線１７ｂにオン
電圧あるいはオフ電圧を印加できるように制御できる。
なお、スイッチＳは閉じている時、シフトレジスタのデ
ータをそのままゲート信号線１７ｂに出力し、スイッチ
Ｓがオープンの時は、オフ電圧（Ｖｇｈ）が出力される
ように構成されているものとする。
【１４３５】図３５５のスイッチＳを制御すれば、図３
３２、図３３９、図３４０、図３４１、図３４４、図３
４５などの１Ｈ以内の制御を容易に実現できる。したが
って、図３５５の回路構成あるいは駆動方法で、図３４
８、図３５６などの１Ｈ単位の制御と、図３３２、図３
３９、図３４０、図３４１、図３４４、図３４５などの
１Ｈ以内の制御を容易に組み合わせて実施できる。つま
り、柔軟は階調（明るさ）制御が容易に、かつスムーズ
にかつ回路構成が簡単に実現できる。
【１４３６】以上の実施例はゲート信号線１７ｂについ
て主として説明した。しかし、ソース信号線１８とカッ
プリングするのはゲート信号線１７ｂだけではない。以
前に説明した逆バイアス電圧を印加するＴＦＴのゲート
信号線ともカップリングする。図３５７は逆バイアス電
圧を印加する場合の画素構成である。基本的には図１の
電流プログラムの画素構成であるが、本発明は何度も記
載しているように、図１の画素構成のみに限定されるも
のではない。たとえば、図２１、図２２、図４７、図７
１などのカレントミラーの画素構成にも適用することが
できる。また、図５４、図６７、図１０３などの電圧プ
ログラムの画素構成にも適用できることは言うまでもな
い。
【１４３７】以上の実施例は、ゲート信号線１７ｂとソ
ース信号線１８とのカップリングなどにより、黒浮きな
どが発生することに対応するものであった。図８９から
図１０１などでは逆バイアス電圧を印加する本発明の特
徴ある方式を説明した。
【１４３８】しかし、逆バイアス電圧を印加するために
は、逆バイアス電圧を印加するＴＦＴ１１ｇのゲート
（Ｇ）端子にオンオフ電圧を印加する必要がある。その
ため、このオンオフ電圧を印加する信号線１７ｄとソー
ス信号線１８とがカップリングする場合がある。
【１４３９】図３５７は図１の画素構成で逆バイアス電
圧を印加する構成である。なお、以下の実施例で、図１
の画素構成を例示して説明をするがこれに限定するもの
ではなく、図２１、図４３、図５４、図６８、図１０３
などの本発明の画素構成あるいはパネル構成のすべての
おいて適用できることは言うまでもない。
【１４４０】図３５７は逆バイアス電圧Ｖｍを印加する
画素構成の等価回路図である。図３５７（ａ）は逆バイ
アス電圧を印加するＴＦＴがＰチャンネルの場合であ
る。図３５７（ｂ）は逆バイアス電圧を印加するＴＦＴ
がＮチャンネルの場合である。
【１４４１】なお,逆バイアス電圧Ｖｍを伝達する信号
線３５７１はソース信号線１８と平行に配線（配置もし
くは形成）することが好ましい。ゲート信号線１７の寄
生容量を少なくできるからである。
【１４４２】図３５９は図３５７（ａ）の画素構成の時
の駆動波形である。以前にも説明したように、本発明は
信号線間のカップリングを抑制するため、印加する信号
線への波形変化を少なくすること、あるいは（または）
隣接した信号線の印加信号波形を逆位相とするあるいは
極力打ち消しあう方向に入力すること、あるいは（また
は）表示パネルの表示領域２１全体として、任意の時刻
で信号線に印加されている波形を観察した時、信号の立
下りと立ち上がりの信号波形がランダムあるいはほぼ同
数となっているように駆動するものである。
【１４４３】図３５８、図３５９などの実施例は基本的
に、今まで説明したゲート信号線１７ｂの駆動方法と同
一である。ゲート信号線１７ｂの駆動概念を制御信号線
１７ｄに置き換えたものである。したがって、ゲート信
号線１７ｂの駆動などで説明した事項を図３５８、図３
５９などに適用することができる。
【１４４４】ゲート信号線１７ａ、１７ｂの駆動電圧Ｖ
ｇｈを１５（Ｖ）、Ｖｇｌ＝０（Ｖ）とすると、図３５
７（ａ）では、ＴＦＴ１１ｇを制御するゲート信号線１
７ｄの電圧Ｖｍｈ（オフ電圧）は０（Ｖ）あるいは近傍
である。また、ＴＦＴ１１ｇを制御するゲート信号線１
７ｄのオン電圧Ｖｍｌは−１５（Ｖ）あるいは近傍であ
る。
【１４４５】図３５７（ｂ）では、ＴＦＴ１１ｇを制御
するゲート信号線１７ｄの電圧はＶｍｈ（オフ電圧）は
Ｖｇｌと同一あるいは近傍である。また、ＴＦＴ１１ｇ
を制御するゲート信号線１７ｄのオン電圧ＶｍｌはＶｇ
ｌと同一あるいは近傍である。
【１４４６】以上のことから、ＴＦＴ１１ｇの駆動電圧
範囲としては、図３５７（ｂ）の法が有利である。しか
し、ＴＦＴ１１ｇに印加している電圧をＶｍに固定する
のではなく、ハイインピーダンスとＶｍ電圧とを切り替
えられるように構成することにより、ＰチャンネルＴＦ
Ｔ１１ｇの制約は軽減される。
【１４４７】図３５９（図３５７（ａ））では、ａ点で
は画素行（１）のゲート信号線１７ｂがオフ電圧からオ
ン電圧に変化（立下り）し、画素行（１）のゲート信号
線１７ｄ（逆バイアス制御線）がオン電圧（Ｖｍｌ）か
らオフ電圧（Ｖｍｈ）に変化（立ち上がり）する。した
がって、ゲート信号線１７ｂとゲート信号線１７ｄの信
号波形の変化方向が反対である。そのため、カップリン
グによるソース信号線１８に発生する突き抜けが発生し
ない（もしくは非常に小さくなる）。
【１４４８】ゲート信号線１７ｂにオン電圧が印加され
るとＴＦＴ１１ｄがオンする。また、ゲート信号線１７
ｄにオン電圧が印加されるとＴＦＴ１１ｇがオンする。
ＴＦＴ１１ｇとＴＦＴ１１ｄが同時にオンするとショー
ト状態となる。この事態を避けるために、ＴＦＴ１１ｄ
とＴＦＴ１１ｇとのオンオフを切り替えるタイミングは
必ず、両方がオフ状態のなった後に、一方のＴＦＴをオ
ンさせるように制御する。ゲート信号線１７ｂにオフ電
圧が印加され、ゲート信号線１７ｄにオン電圧が印加さ
れるでの時間は１μｓｅｃ以上２５μｓｅｃ以下の期間
は離すことが好ましい。もしくは、１Ｈの１／１００以
上１／４以下の時間離すことが好ましい。同様に、ゲー
ト信号線１７ｄにオフ電圧が印加され、ゲート信号線１
７ｂにオン電圧が印加されるでの時間は１μｓｅｃ以上
２５μｓｅｃ以下の期間は離すことが好ましい。もしく
は、１Ｈの１／１００以上１／４以下の時間離すことが
好ましい。
【１４４９】図３５９のｂ点では画素行（１）のゲート
信号線１７ｂがオン電圧（Ｖｇｌ）からオン電圧（Ｖｇ
ｈ）に変化（立ち上がり）し、画素行（１）のゲート信
号線１７ｄ（逆バイアス制御線）がオフ電圧（Ｖｍｈ）
からオン電圧（Ｖｍｌ）に変化（立ち下り）する。この
状態で、ＴＦＴ１１ａからＥＬ素子１５に流れる電流が
遮断され、ＥＬ素子１５のアノードに逆バイアス電圧Ｖ
ｍが印加される。ｂ点では、ゲート信号線１７ｂとゲー
ト信号線１７ｄの信号波形の変化方向が反対である。そ
のため、カップリングによるソース信号線１８に発生す
る突き抜けが発生しない（もしくは非常に小さくな
る）。そのため、ゲート信号線１７ｄの印加信号による
ソース信号線１８などの電位変動が抑制される。
【１４５０】また、図３５９では、ゲート信号線１７ｄ
の信号変化位置は、１画素行ごとにシフトしている。し
たがって、ＨＤに同期して逆バイアス電圧を開始する位
置は、シフトさせている。また、ゲート信号線１７ｂの
信号波形に同期してシフトさせている。以上のように、
ゲート信号線１７ｂと１７ｄの両方と同期をとって変化
させ、また、印加位置をシフトさせることにより、各画
素のＥＬ素子１５に逆バイアス電圧を印加する時間が一
定となる。また、ソース信号線１８の電位変化も発生し
ない。したがって、黒浮きのない良好なコントラストを
実現できる。
【１４５１】以上のように、ゲート信号線１７ｂとゲー
ト信号線１７ｄの信号波形の変化方向が反対である（も
ちろん、ＴＦＴ１１ｄとＴＦＴ１１ｇの両方がオンしな
いように両方のＴＦＴがオフとなる期間を設ける必要が
ある）。したがって、ソース信号線１８に対しては信号
波形により打ち消しあう。また、偶数番目のゲート信号
線１７ｄ（（２）（４）（６）…・・）と奇数番目のゲ
ート信号線１７ｄ（（１）（３）（５）…・・）とが逆
位相である。また、偶数番目のゲート信号線１７ｂ
（（２）（４）（６）…・・）と奇数番目のゲート信号
線１７ｂ（（１）（３）（５）…・・）とが逆位相であ
る。表示領域２１内で全体として信号波形の振幅による
ソース信号線１８の電位変動は抑制される。
【１４５２】図３５８も図３５９と同様である。今まで
説明したゲート信号線１７ｂの駆動方法と同一である。
ゲート信号線１７ｂの駆動概念を制御信号線１７ｄに置
き換えたものである。したがって、ゲート信号線１７ｂ
の駆動などで説明した事項を図３５８に適用することが
できる。
【１４５３】図３５８では、ａ点では画素行（１）のゲ
ート信号線１７ｂがオフ電圧（Ｖｇｈ）からオン電圧
（Ｖｇｌ）に変化（立下り）し、画素行（１）のゲート
信号線１７ｄ（逆バイアス制御線）がオン電圧（Ｖｍ
ｈ）からオフ電圧（Ｖｍｌ）に変化（立ち下がり）す
る。したがって、ゲート信号線１７ｂとゲート信号線１
７ｄの信号波形の変化方向が同一である。ｂ点では画素
行（１）のゲート信号線１７ｂがオン電圧（Ｖｇｌ）か
らオフ電圧（Ｖｇｈ）に変化（立ち上がり）し、画素行
（１）のゲート信号線１７ｄ（逆バイアス制御線）がオ
フ電圧（Ｖｍｌ）からオン電圧（Ｖｍｈ）に変化（立ち
上がり）する。したがって、ゲート信号線１７ｂとゲー
ト信号線１７ｄの信号波形の変化方向が同一である。そ
のため、カップリングによるソース信号線１８に発生す
る突き抜けをキャンセルする効果がない。
【１４５４】なお、図３５８の駆動方法においても、図
３５９と同様に、ゲート信号線１７ｂにオフ電圧が印加
され、ゲート信号線１７ｄにオン電圧が印加されるでの
時間は１μｓｅｃ以上２５μｓｅｃ以下の期間は離すこ
とが好ましい。もしくは、１Ｈの１／１００以上１／４
以下の時間離すことが好ましい。同様に、ゲート信号線
１７ｄにオフ電圧が印加され、ゲート信号線１７ｂにオ
ン電圧が印加されるでの時間は１μｓｅｃ以上２５μｓ
ｅｃ以下の期間は離すことが好ましい。もしくは、１Ｈ
の１／１００以上１／４以下の時間離すことが好まし
い。
【１４５５】画素行（１）のゲート信号線１７ｂとゲー
ト信号線１７ｄの信号波形の変化方向が同一である。そ
のため、カップリングによるソース信号線１８に発生す
る突き抜けをキャンセルする効果がない。しかし、画素
行（２）のゲート信号線１７ｂの信号波形とゲート信号
線１７ｄの信号波形と、画素行（１）のゲート信号線１
７ｂの信号波形とゲート信号線１７ｄの信号波形とは逆
位相となっている。したがって、画素行（１）と画素行
（２）ではカップリングによるソース信号線１８に発生
する突き抜けをキャンセルする効果が発揮される。つま
り、偶数画素行と奇数画素行では、ゲート信号線に印加
する信号位相を逆にすることにより、カップリングによ
るソース信号線１８に発生する突き抜けをキャンセルす
る効果が発揮される。
【１４５６】なお、以上の実施例では、ゲート信号線１
７ｂとゲート信号線１７ｄの信号波形の位相を逆にする
としたが、完全に正反対にすることを意味するものでは
ない。つまり、ソース信号線１８などへのカップリング
を抑制する方向にすることが本発明の技術的思想であ
る。したがって、ゲート信号線１７ｂとゲート信号線１
７ｄの信号波形の位相の関係が異なっていても良い。
【１４５７】また、図３５８では、ゲート信号線１７ｄ
の信号変化位置は、１画素行ごとにシフトしている。し
たがって、ＨＤに同期して逆バイアス電圧を開始する位
置は、シフトさせている。また、ゲート信号線１７ｂの
信号波形に同期してシフトさせている。以上のように、
ゲート信号線１７ｂと１７ｄの両方と同期をとって変化
させ、また、印加位置をシフトさせることにより、各画
素のＥＬ素子１５に逆バイアス電圧を印加する時間が一
定となる。また、ソース信号線１８の電位変化も発生し
ない。したがって、黒浮きのない良好なコントラストを
実現できる。
【１４５８】図３５８では、ゲート信号線１７ｂとゲー
ト信号線１７ｄの信号波形の変化方向が同一である。そ
のため、カップリングによるソース信号線１８に発生す
る突き抜けをキャンセルする効果がないと記載した。し
かし、図３６７に図示するように、表示領域２１が非点
灯状態３１２の部分のゲート信号線１７ｂにはオフ電圧
（Ｖｇｈ）が印加されている。この領域３１２の非点灯
状態３１２は一定時間維持される。したがって、図３６
７に図示するようにゲート信号線１７ｄはゲート信号線
１７ｂと同期を取ることなく、信号を印加できる。その
ため、偶数番目のゲート信号線１７ｄ（（２）（４）
（６）…・・）と奇数番目のゲート信号線１７ｄ
（（１）（３）（５）…・・）とが逆位相にできる。表
示領域２１内で全体として信号波形の振幅によるソース
信号線１８の電位変動は抑制される。
【１４５９】なお、今まで説明した駆動方法では、奇数
画素行と偶数画素行のゲート信号線の駆動波形を異なら
せるとしたが、図３３０、図３３４に説明したようにこ
れに限定するものではない。２画素行以上の単位で異な
らせても良いことはいうまでもない。また、ランダム的
な駆動を実施してもよい。
【１４６０】また、図３５８、図３５９、図３６７の逆
バイアス駆動の実施例においても、図３２２、図３３１
で説明した画素構成を適用することが好ましい。この場
合は、ゲート信号線１７ｂは逆バイアス印加用ＴＦＴを
制御するゲート信号線１７ｄなどに置き換えればよい。
また、図３３３、図３２７、図３３４、図３４９、図３
５５に記載したパネルあるいはアレイ構成についても同
様である。この場合についても、ゲート信号線１７ｂは
逆バイアス印加用ＴＦＴを制御するゲート信号線１７ｄ
などに置き換えればよい。以上のように、図３５８、図
３５９、図３６７などで説明した逆バイアス駆動に関す
る事項は、本明細書の他の実施例と組み合わせることが
できることは言うまでもない。
【１４６１】図６１の表示方法のように、奇数画素行と
偶数画素行（もしくは複数画素行ごと）を所定フィール
ド（フレーム）ごとに切り替える表示方法は、立体画像
表示装置もしくは方法に適用することができる。以下、
本発明の立体表示装置について図８５、図８６を参照し
ながら説明をする。
【１４６２】まず、本発明の表示方法は基本的に画素行
単位（画素行の方向）に表示領域３１１と非表示領域３
１２を構成するものである。したがって、図６１のよう
に表示する場合は縦横を変換する必要がある。この変換
は容易である。メモリに蓄積された画像データを行と列
を入れ替えればよいからである。縦横を変換すれば図８
５（ａ１）の表示状態となる。つまり、表示パネルの走
査方向はＡに示す矢印方向となるが、画像は図（ａ１）
に示すように、紙面上が画面上となり、紙面下が画面下
となる。したがって、表示パネルの使用者にはあたかも
画面上から下に走査しているように見える。
【１４６３】表示パネルの表示画像２１は左から奇数画
素列（行）に右目の画像を表示し、偶数画素列（行）に
左目の画像を表示する。画像表示は表示パネルと同期す
る観察用眼鏡８５２と同期させる。観察用眼鏡８５２は
シャッタ８５１として機能する２つの液晶表示パネルを
具備している。
【１４６４】第１フィールド（第１フレーム）では図８
５（ａ１）に示すように左から奇数番目の画素列（実際
は奇数番目の画素行）が表示領域３１１となり、左から
偶数番目の画素列（実際は偶数番目の画素行）が非表示
領域３１２となる。図８５（ａ１）の表示状態を同期し
て、眼鏡８５２の左目用のシャッタ８５１Ｌが閉じ、眼
鏡８５２の右目用のシャッタ８５１Ｒが開く。したがっ
て、観察者は右目だけで、図８５（ａ１）の画像を見る
ことになる。
【１４６５】第１フィールド（第１フレーム）の次の第
２フィールド（第２フレーム）では図８５（ａ２）に示
すように左から偶数番目の画素列（実際は偶数番目の画
素行）が表示領域３１１となり、左から奇数番目の画素
列（実際は奇数番目の画素行）が非表示領域３１２とな
る。図８５（ａ２）の表示状態を同期して、眼鏡８５２
の右目用のシャッタ８５１Ｒが閉じ、眼鏡８５２の左目
用のシャッタ８５１Ｌが開く。したがって、観察者は左
目だけで、図８５（ａ２）の画像を見ることになる。
【１４６６】以上の動作を交互に繰り返すことにより、
観察者が使用する眼鏡型のシャッタ８５１と画像表示状
態とが同期して交互に観察者に見えるようにすることに
より立体画像表示を実現できる。
【１４６７】シャッタ８５１を用いずに立体画像表示を
実現するためには、図８６に図示したように表示パネル
の光出射側にプリズム８６１を配置すれがよい。プリズ
ム８６１のＡ部がある表示タイミングにおける表示領域
３１１に対応するように配置し、プリズム８６１のＢ部
が前述の表示タイミングにおける表示領域３１２に対応
するように配置する。このようにプリズム８６１を配置
することにより、奇数画素行の画像が観察者の右目に入
射するようにし、偶数画素行の画像が観察者の左目に入
射するように構成することができる。なお、プリズム８
６１と表示パネル間にはエチレングリコールなどの光結
合材８６２を配置し、オプティカルカップリングさせて
おく。
【１４６８】なお、図８５において切り替え手段８５２
は眼鏡としたがこれに限定するものではない。観察者に
右目に入射する光と左目に入射する光とを制御できるも
のであればいずれのものでもよい。たとえば、ゴーグル
タイプのものが例示される。また、切り替え手段８５２
と表示パネルとが一体となったもの（ヘッドマウントデ
ィスプレイ）が例示される。また、シャッタ８５１は液
晶表示パネルに限定されるものではなく、カメラのシャ
ッタ、回転フィルタのようにメカニカルなものでもよい
ことはいうまでもない。また、ポリゴンミラーを組み込
んだもの、ＰＬＺＴを用いたシャッタ、エレクトロルミ
ネッセンスを応用したシャッタなども例示される。
【１４６９】以上のように、たとえば、奇数画素行に右
目の画像を表示し、偶数画素行に左目の画像を表示す
る。これを観察者が使用する眼鏡型のシャッタと画像表
示状態とが同期して交互に観察者に見えるようにする。
もしくは、表示パネルの光出射側に配置されたプリズム
により奇数画素行の画像が観察者の右目に入射するよう
にし、偶数画素行の画像が観察者の左目に入射するよう
に構成する。
【１４７０】以上のように１つの表示パネルの表示画像
を図６１の表示方法を用いることにより立体表示を実現
できる。なお、図８５、図８６の装置または方法は、複
数画素行（列）ごとあるいは奇数画素行（列）と偶数画
素行（列）ごとに異なる画像を表示するというものであ
り、その用途は立体表示のみに限定されるものではな
い。たとえば、単に２つの画像を重ね合わせて表示する
という用途に用いてもよいことは言うまでもない。な
お、特に、本発明のＥＬ表示装置を用い、本発明の駆動
方法を実施することが有効であることは言うまでもな
い。
【１４７１】なお、各画素を駆動する素子はＴＦＴ１１
としたがこれに限定するものではない。たとえば、薄膜
ダイオード（ＴＦＤ）の組み合わせにより、画素１６を
構成でき、このダイオードの一方の端子電圧レベルを操
作することにより、ＥＬ素子１５に流す電流を間欠動作
させることができる。この構成では、必要に応じてカソ
ード電極と横ストライプ状に加工（形成）する。その
他、バリスタ、サイリスタなどのスイッチング素子でも
同様である。
【１４７２】たとえば、図１のＴＦＴ１１ａの駆動用Ｔ
ＦＴを例にすれば、図８０（ａ）に図示するようにＮチ
ャンネルまたはＰチャンネルのバイポーラトランジスタ
でもよい。また、図８０（ｂ）に図示するようにＮチャ
ンネルまたはＰチャンネルのＭＯＳトランジスタでもよ
いことは言うまでもない。さらに、図８０（ｃ）に図示
するようにホトトランジスタあるいはホトダイオードで
もよく、図８０（ｄ）に図示するようにサイリスタ素子
などでもよい。このことは、他の画素を構成するスイッ
チング素子にも適用できることは言うまでもない。
【１４７３】また、ＴＦＴ素子１１はＰチャンネルでも
Ｎチャンネルのいずれでも用いることができることは言
うまでもない。また、ＥＬ素子１５の位置は図１または
図２１のような位置に限定するものではない。たとえ
ば、図７９（ａ）は図１のＴＦＴ１１ａとＥＬ素子１５
との接続状態を抜き出したものである。この変形として
図７９（ｂ）の構成も例示される。また、駆動用ＴＦＴ
をＮチャンネルとした図７９（ｃ）（ｄ）の構成も例示
される。これらの事項は駆動用ＴＦＴ１１ａについてだ
けでなく、他の画素を構成するスイッチング素子１１
（たとえば、図１ではＴＦＴ１１ｂ、１１ｃ、１１ｄな
ど）についても同様である。また、ドライバ１２，１４
を構成する素子に対しても同様に適用される。
【１４７４】また、ＴＦＴなどのスイッチング素子は低
温多結晶Ｓｉ−ＴＦＴで形成することが望ましいが、ア
モルファスシリコンＴＦＴでもよいことはいうまでもな
い。特にＥＬ素子１５に流す電流が１μＡ以下の場合は
アモルファスシリコン技術で形成して特性上十分であ
る。また、ゲートドライバ回路、ソースドライバ回路な
どもアモルファスシリコン技術による素子で形成しても
よい。
【１４７５】また、図２、図６０、図７４、図８４など
のゲートドライバ１２の構成についてもこれに限定する
ものではなく（図２などはＳＴ信号を順次クロックに同
期してシフト動作（シリアル処理）する構成である）、
たとえば、各ゲート信号線のオンオフ状態を一度に決定
するパラレル入力であってもよい（すべてのゲート信号
線のオンフフロジックがコントローラかゲート信号線１
７の本数分、一度に出力され決定される構成など）。
【１４７６】図１０は有機ＥＬモジュールの構成図であ
る。プリント基板１０３にはコントロールＩＣ１０１と
電源ＩＣ１０２が実装されている。プリント基板１０３
とアレイ基板４９とはフレキシブル基板１０４で電気的
に接続される。このフレキシブル基板１０４を介して電
源電圧、電流、制御信号、映像データがアレイ基板４９
のソースドライバ１４およびゲートドライバ１２に供給
される。
【１４７７】この際問題となるのは、ゲートドライバ１
２の制御信号である。ゲートドライバ１２には少なくと
も５（Ｖ）以上の振幅の制御信号を印加する必要があ
る。しかし、コントロールＩＣ１０１の電源電圧は２．
５（Ｖ）あるいは３．３（Ｖ）であるため、コントロー
ルＩＣ１０１から直接にゲートドライバ１２に制御信号
を印加することができない。
【１４７８】この課題に対して、本発明は高い電圧で駆
動される電源ＩＣ１０２からゲートドライバ１２の制御
信号を印加する。電源ＩＣ１０２はゲートドライバ１２
の動作電圧も発生させるのであるから、当然ながらゲー
トドライバ１２に最適な振幅の制御信号を発生させるこ
とができる。
【１４７９】図１１ではゲートドライバ１２の制御信号
はコントロールＩＣで発生させ、ソースドライバ１４で
一旦、レベルシフトを行った後、ゲートドライバ１２に
印加している。ソースドライバ１４の駆動電圧は５〜８
（Ｖ）であるから、コントロールＩＣ１０１から出力さ
れた３．３（Ｖ）振幅の制御信号を、ゲートドライバ１
２が受け取れる５（Ｖ）振幅に変換することができる。
【１４８０】図１４、図１５は本発明の表示モジュール
装置の説明図である。図１４はソースドライバ１４内に
内蔵ＲＡＭ１５１を持たせた構成である。内蔵ＲＡＭは
８色表示（各色１ビット）、２５６色表示（ＲＧは３ビ
ット、Ｂは２ビット）、４０９６色表示（ＲＧＢは各４
ビット）の容量を有する。この８色、２５６色または４
０９６色表示で、かつ静止画の時は、ソースドライバ１
４内に配置されたドライバコントローラはこの内蔵ＲＡ
Ｍ１５１の画像データを読み出す。したがって、超低消
費電力化を実現できる。もちろん、内蔵ＲＡＭ１５１は
２６万色以上の多色のＲＡＭであってもよい。また、動
画の時も内蔵ＲＡＭ１５１の画像データを用いてもよ
い。
【１４８１】内蔵ＲＡＭ１５１の画像データは誤差拡散
処理あるいはディザ処理を行った後のデータをメモリし
てもよい。誤差拡散処理、ディザ処理などを行うことに
より、２６万色表示データを４０９６色などに変換する
ことができ、内蔵ＲＡＭ１５１の容量を小さくすること
ができる。誤差拡散処理などは誤差拡散コントローラ１
４１で行うことができる。また、ディザ処理を行った
後、さらに誤差拡散処理を行ってもよい。以上の事項
は、逆誤差拡散処理にも適用される。
【１４８２】なお、図１４などにおいて１４をソースド
ライバと記載したが、単なるドライバだけでなく、電源
回路１０２、バッファ回路１５４（シフトレジスタなど
の回路を含む）、データ変換回路、ラッチ回路、コマン
ドデコーダ、シフト回路、アドレス変換回路、内蔵ＲＡ
Ｍ１５１からの入力を処理してソース信号線に電圧ある
いは電流を出力するさまざまな機能あるいは回路が構成
されたものである。この事項などは、本発明の他の実施
例でも同様である。
【１４８３】なお、図１４などで説明する構成にあって
も、図２６から図３０、図１１１から図１１３などで説
明する３辺フリー構成あるいは構成、駆動方式などを適
用できることはいうまでもない。
【１４８４】また、図２０３に図示するように、封止板
４１を、携帯電話などの保護カバーと兼用してもよい。
保護カバーとは、表示パネルの前面を保護するために配
置された透明板である。もしくは、反射型の液晶表示パ
ネルでは、フロントライトが保護カバーとなっている。
【１４８５】図２０３は有機ＥＬ素子１５を湿度から保
護するための保護カバーを封止板（ふた）４１とした構
成例である。封止板４１に円偏光板７４が取り付けられ
ている。なお、円偏光板７４は、薄膜で形成してもよ
い。また、封止板４１などに樹脂を塗布し、この樹脂を
延伸するとにより形成してもよい。
【１４８６】携帯電話などの筐体に１９３にＥＬのアレ
イ基板４９が取り付けられている（ＥＬ表示パネルが取
り付けられている）。封止板４１内にドライバＩＣ（回
路）１２（１４）が配置されている（形成されてい
る）。ドライバＩＣ（回路）１２（１４）も、封止板４
１で保護されている。以上のように形成（構成）するこ
とのより、保護カバーを省略することができる。したが
って、表示パネルモジュールとして、全体の厚みを薄く
することができる。
【１４８７】また、図４でも説明したように、有機ＥＬ
表示パネルはカソード電極（もしくはアノード電極）と
しても反射膜４６を形成する必要がある。この電極はア
ルミなどで形成する。そのため、反射率は８５％以上と
良好である。
【１４８８】図２０４は、この反射膜４６をミラーとし
て使用できるように構成した携帯電話である。通常の使
用状態では図１９に図示するように使用する（もしくは
図２０５を参照のこと）。表示パネル２０４６をミラー
として使用する際には、表示パネル２０４６を右または
左の支点（図示せず）を中心としてひっくり返し、裏面
ミラー２０４５を使用する。
【１４８９】ただし、以上の実施例は、ＥＬ表示パネル
の裏面に形成された反射膜をミラーとして使用するもの
である。したがって、ミラーとして使用する対象は、携
帯電話に限定するものではなく、テレビ、モニター、Ｐ
ＤＡでもよい。また、表示パネルの裏面にミラーを形成
するものである。したがって、カソードに限定するもの
ではなく、別途、表示パネルの裏面にミラーを形成した
構成でもよい。たとえば、反射型の液晶表示パネルで
は、裏面を使用していない。この裏面にアルミ、あるい
は銀を蒸着しミラーを形成してもよい。この場合、アル
ミあるいは銀が腐食することを防止するため、表面にＳ
ｉＯ2などの無機薄膜を形成することが好ましい。ま
た、ＵＶ樹脂などでも保護してもよい。
【１４９０】なお、図２０４において、２０４１は受信
した音声を聞こえるようにするスピーカーであり、２０
４４は、使用者の音声を入力するためのマイクである。
【１４９１】また、図３５で説明したように、表示モー
ド切り替えスイッチ４６５を配置しておくことが好まし
い。また、さらに、図３４などで説明した画面の明るさ
を切り替える機能を実現する切り替えスイッチを形成
（配置）することが好ましい。
【１４９２】フレームレートはパネルモジュールの消費
電力と関係する。つまり、フレ−ムレートを高くすれば
ほぼ比例して消費電力は増大する。携帯電話などは待ち
受け時間を長くするなどの観点から消費電力の低減を図
る必要がある。一方、表示色を多くする（階調数を多く
する）ためにはソースドライバＩＣ１４などの駆動周波
数を高くしなければならない。しかし、消費電力の問題
から消費電力を増大させることは困難である。
【１４９３】一般的に、携帯電話などの情報表示装置で
は、表示色数よりも低消費電力化が優先される。表示色
数を増加させる回路の動作周波数が高くなる、あるいは
ＥＬ素子に印加する電圧（電流）波形の変化が多くなる
など理由から、消費電力が増加する。したがって、あま
り表示色数を多くすることはできない。この課題に対し
て、本発明は画像データを誤差拡散処理あるいはディザ
処理を行って画像を表示する。
【１４９４】図１９で説明した本発明の携帯電話では図
示していないが、筐体の裏側にＣＣＤカメラを備えてい
る。ＣＣＤカメラで撮影し画像は即時に表示パネルの表
示画面２１に表示できる。ＣＣＤカメラで撮影したデー
タは、表示画面２１に表示することができる。ＣＣＤカ
メラの画像データは２４ビット（１６７０万色）、１８
ビット（２６万色）、１６ビット（６．５万色）、１２
ビット（４０９６色）、８ビット（２５６色）をキー入
力２６５で切り替えることができる。
【１４９５】表示データが１２ビット以上の時は、誤差
拡散処理を行って表示する。つまり、ＣＣＤカメラから
の画像データが内蔵メモリの容量以上の時は、誤差拡散
処理などを実施し、表示色数を内蔵メモリ１５１の容量
以下となるように画像処理を行う。
【１４９６】今、ソースドライバＩＣ１４には４０９６
色（ＲＧＢ各４ビット）で１画面の内蔵ＲＡＭ１５１を
具備しているとして説明する。モジュール外部から送ら
れてくる画像データが４０９６色の場合は、直接ソース
ドライバＩＣ１４の内蔵ＲＡＭ１５１に格納され、この
内蔵ＲＡＭ１５１から画像データを読み出し、表示画面
２１に画像を表示する。
【１４９７】画像データが２６万色（Ｇ：６ビット、
Ｒ，Ｂ：５ビットの計１６ビット）の場合は、図１４お
よび図１５に示すように誤差拡散コントローラ１４１の
演算メモリ１５２に一旦格納され、かつ同時に誤差拡散
あるいはディザ処理を行う演算回路１５３で誤差拡散あ
るいはディザ処理が行われる。この誤差拡散処理などに
より１６ビットの画像データは内蔵ＲＡＭ１５１のビッ
ト数である１２ビットに変換されてソースドライバＩＣ
１４に転送される。ソースドライバＩＣ１４はＲＧＢ各
４ビット（４０９６色）の画像データを出力し、表示画
面２１に画像を表示する。
【１４９８】また、図１５の構成などにおいて、垂直同
期信号ＶＤを用いて（垂直同期信号ＶＤで処理方法を変
化させて）、フィールドあるいはフレームごとに誤差拡
散処理あるいはディザ処理方法を変化させてもよい。た
とえば、ディザ処理では、第１フレームでＢａｙｅｒ型
を用い、次の第２フレームではハーフトーン型を用いる
などである。このようにフレームごとにディザ処理を変
化させ、切り替えるようにすることにより誤差拡散処理
などに伴うドットむらが目立ちにくくなるという効果が
発揮される。
【１４９９】また、第１フレームと第２フレームで誤差
拡散処理などの処理係数を変化させてもよい。また、第
１フレームで誤差拡散処理をし、第２フレームでディザ
処理をし、さらに第３フレームで誤差拡散処理をするな
ど処理とを組み合わせても良い。また、乱数発生回路を
具備し、乱数の値でフレームごとに処理を実施する処理
方法を選択してもよい。
【１５００】フレームレートなどの情報を伝送されるフ
ォーマットに記載するようにしておけば、この記載され
たデータをデコードあるいは検出することにより、自動
でフレームレートなどを変更できるようになる。特に、
伝送されてくる画像が動画か静止画かを記載しておくこ
とが好ましい。また、動画場合は、動画の１秒あたりの
コマ数を記載しておくことが好ましい。また、伝送パケ
ットに携帯電話の機種番号を記載しておいたりしておく
ことが好ましい。なお、本明細書では伝送パケットとし
て説明するがパケットである必要なない。つまり、送信
あるいは発信するデータ中に図１８などで説明する情報
（表示色数、フレームレートなど）が記載されたもので
あればいずれでもよい。
【１５０１】図１７は本発明の携帯電話などに送られて
くる伝送フォーマットである。伝送とは受信するデータ
と、送信するデータの双方を含む。つまり、携帯電話は
受話器からの音声あるいは携帯電話に付属のＣＣＤカメ
ラで撮影した画像を他の携帯電話などに送信する場合も
あるからである。したがって、図１８などで説明する伝
送フォーマットなどに関連する事項は送信、受信の双方
に適用される。
【１５０２】本発明の携帯電話などではデータはデジタ
ル化されてパケット形式で伝送される。図１６および図
１７で記載しているように、フレームの中は、フラグ部
（Ｆ）、アドレス部（Ａ）、コントロール部（Ｃ）、情
報部（Ｉ）、フレームチェックシーケンス（ＦＣＳ）及
びフラグ部（Ｆ）からなる。コントロール部（Ｃ）のフ
ォーマットは図 のように情報転送（Ｉフレーム）、関
し（Ｓフレーム）、及び非番号制（Ｕフレーム）の３つ
の形式をとる。
【１５０３】まず、情報転送形式は情報（データ）を転
送する時に使用するコントロールフィールドの形式で、
非番号性形式の一部を除けば、情報転送形式がデータフ
ィールドを有する唯一の形式である。この形式によるフ
レームを情報フレーム（Ｉフレーム）という。
【１５０４】また、監視形式は、データリンクの監視制
御機能、すなわち情報フレームの受信確認、情報フレー
ムの再送要求などを行うために使用する形式である。こ
の形式によるフレームを、監視フレーム（Ｓフレーム）
という。
【１５０５】次に非番号制形式は、その他のデータリン
グ制御機能を遂行するために使用するコントロールフィ
ールドの形式で、この形式によるフレームを非番号制フ
レーム（Ｕフレーム）という。
【１５０６】端末及び網は送受信する情報フレームを送
信シーケンス番号（Ｓ）と受信シーケンスＮ（Ｒ）で管
理する。Ｎ（Ｓ）、Ｎ（Ｒ）とも３ビットで構成され、
０〜７までの８個を循環番号として使い、７の次は０と
なるモジュラス構成をとっている。したがって、この場
合のモジュラスは８であり、応答フレームを受信せず
に、連続送信できるフレーム数は７である。
【１５０７】データ領域には色数データを示す８ビット
のデータとフレームレートを示す８ビットのデータが記
載される。これらの例を図１８（ａ）（ｂ）に示す。ま
た、表示色の色数には静止画と動画の区別を記載してお
くことが好ましい。また、携帯電話の機種名、送受信す
る画像データの内容（人物などの自然画、メニュー画
面）などを図１７のパケットに記載しておくことが望ま
しい。データを受け取った機種はデータをデコードし、
自身（該当機種番号）のデータであるとき、記載された
内容によって、表示色、フレームレートなど自動的に変
更する。また、記載された内容を表示装置の表示領域２
１に表示するように構成してもよい。ユーザーは画面２
１の記載内容（表示色、推奨フレームレート）を見て、
キーなどを操作し、最適な表示状態にマニュアルで変更
する。
【１５０８】なお、一例として、図１８（ｂ）では数値
の３はフレームレート８０Ｈｚと一例をあげて記載して
いるがこれに限定するものではなく、４０−６０Ｈｚな
どの一定範囲を示すものであってもよい。また、データ
領域に携帯電話の機種などを記載しておいてもよい。機
種により性能などが異なり、フレームレートを変化させ
る必要も発生するからである。また、画像が漫画である
とか、宣伝（ＣＭ）であるとかの情報を記載しておくこ
とも好ましい。また、パケットに視聴料金などの情報を
記載する。パケット長などの情報を記載しておいてもよ
い。ユーザーは視聴料金の確認して情報を受信するか否
かを判断する。また、画像データが誤差拡散処理をされ
ているか否かのデータも記載しておくことが好ましい。
【１５０９】また、画像処理方法（誤差拡散処理、ディ
ザ処理などの種別、重み付け関数の種類とそのデータ、
ガンマの係数など）、機種番号などの情報を伝送される
フォーマットに記載するようにしておけばよい。また、
画像データがＣＣＤで撮影されたデータとか、ＪＰＥＧ
データか、またその解像度、ＭＰＥＧデータか、ＢＩＴ
ＭＡＰデータかなどの情報を記載しておく。この記載さ
れたデータをデコードあるいは検出することにより、自
動で受信した携帯電話などで最適な状態に変更できるい
ようになる。
【１５１０】もちろん、伝送されてくる画像が動画か静
止画かを記載しておくことが好ましい。また、動画の場
合は、動画の１秒あたりのコマ数を記載しておくことが
好ましい。また、受信端末で推奨する再生コマ数／秒な
どの情報も記載しておくことが好ましい。
【１５１１】以上の事項は、伝送パケットが送信の場合
でも同様である。また、本明細書では伝送パケットとし
て説明するがパケットである必要なない。つまり、送信
あるいは発信するデータ中に図１８などで説明する情報
が記載されたものであればいずれでもよい。
【１５１２】誤差拡散処理コントローラ１４１は、誤差
処理されて送られてきたデータを、逆誤差拡散処理を行
い、元データにもどしてから再度、誤差拡散処理を行う
機能を付加することが好ましい。誤差拡散処理の有無は
図１７のパケットデータに載せておく。また、誤差拡散
（ディザなどの方式も含む）の処理方法、形式など逆誤
差拡散処理に必要なデータも載せておく。
【１５１３】逆誤差拡散処理を実施するのは、誤差拡散
処理はその処理の過程において、ガンマカーブの補正も
実現できるからである。データを受けたＥＬ表示装置な
どのガンマカーブと、送られてきたガンマカーブとが適
応しない場合がある。また、送信親されてきたデータは
誤差拡散などの処理がすでに実施された画像データであ
る場合がある。
【１５１４】この事態に対応するために、逆誤差拡散処
理を実施し、元データに変換してガンマカーブ補正の影
響がないようにする。その後、受信したＥＬ表示装置な
どで誤差拡散処理を行い、受信表示パネルに最適なガン
マカーブになり、かつ最適な誤差拡散処理となるように
誤差拡散処理などを実施する。
【１５１５】また、表示色により、フレームレートを切
り替えたい場合は、携帯電話などの装置にユーザボタン
と配置し、ボタンなどを用いて表示色などを切り替えら
れるようにすればよい。
【１５１６】図１９は情報端末装置の１例としての携帯
電話の平面図である。筐体１９３にアンテナ１９１、テ
ンキー１９２などが取り付けられている。１９４などが
表示色切換キーあるいは電源オンオフ、フレームレート
切り替えキーである。
【１５１７】携帯電話などの内部回路ブロックを図２０
に示す。回路は主としてアップコンバータ２０５とダウ
ンコンバータ２０４のブロック、デェプレクサ２０１の
ブロックＬＯバッファ２０３などのブロックから構成さ
れる。
【１５１８】キー１９４を１度押さえると表示色は８色
モードに、つづいて同一キー１９４を押さえると表示色
は２５６色モード、さらにキー１９４を押さえると表示
色は４０９６色モードとなるようにシーケンスを組んで
もよい。キーは押さえるごとに表示色モードが変化する
トグルスイッチとする。なお、別途表示色に対する変更
キーを設けてもよい。この場合、キー１９４は３つ（以
上）となる。
【１５１９】キー１９４はプッシュスイッチの他、スラ
イドスイッチなどの他のメカニカルなスイッチでもよ
く、また、音声認識などにより切換るものでもよい。た
とえば、４０９６色を受話器に音声入力すること、たと
えば、「高品位表示」、「２５６色モード」あるいは
「低表示色モード」と受話器に音声入力することにより
表示パネルの表示画面２１に表示される表示色が変化す
るように構成する。これは現行の音声認識技術を採用す
ることにより容易に実現することができる。
【１５２０】また、表示色の切り替えは電気的に切換る
スイッチでもよく、表示パネルの表示部２１に表示させ
たメニューを触れることにより選択するタッチパネルで
も良い。また、スイッチを押さえる回数で切換る、ある
いはクリックボールのように回転あるいは方向により切
換るように構成してもよい。
【１５２１】１９４は表示色切換キーとしたが、フレー
ムレートを切換るキーなどとしてもよい。また、動画と
静止画とを切換るキーなどとしてもよい。また、動画と
静止画とフレームレートなどの複数の要件を同時に切り
替えてもよい。また、押さえ続けると徐々に（連続的
に）フレームレートが変化するように構成してもよい。
この場合は発振器を構成するコンデンサＣ、抵抗Ｒのう
ち、抵抗Ｒを可変抵抗にしたり、電子ボリウムにしたり
することにより実現できる。また、コンデンサはトリマ
コンデンサとすることにより実現できる。また、半導体
チップに複数のコンデンサを形成しておき、１つ以上の
コンデンサを選択し、これらを回路的に並列に接続する
ことにより実現してもよい。
【１５２２】なお、表示色などによりフレームレートを
切換るという技術的思想は携帯電話に限定されるもので
はなく、パームトップコンピュータや、ノートパソコ
ン、ディスクトップパソコン、携帯時計など表示画面を
有する機器に広く適用することができる。また、液晶表
示装置（液晶表示パネル）に限定されるものではなく、
液晶表示パネル、有機ＥＬ表示パネルや、ＴＦＴパネ
ル、ＰＬＺＴパネルや、ＣＲＴにも適用することができ
る。
【１５２３】図２０４において、２０４３はファンクシ
ョンスイッチ（ＦＳＷ）である。ＦＳＷ２０４３は、小
指、薬指で押さえられる位置に配置されている。また、
ＦＳＷ２０４３ａ、２０４３ｂは左右に配置されてい
る。これは、右手の小指、薬指で押さえられこと、左手
の小指、薬指で押さえられことを実現できるように構成
したためである。なお、ＥＳＷは筐体１９３の裏面に配
置してもよい。
【１５２４】右手用のＦＳＷ２０４３を有効にするか、
左手のＦＳＷ２０４３を有効にするかは、コマンド設定
でユーザーが切り返れるようにしている。つまり、ユー
ザーがメニュー画面で右側用を有効にする設定すると、
右手用のＦＳＷ２０４３が有効になり、左手のＦＳＷ２
０４３は無効になる。逆に、ユーザーがメニュー画面で
左側用を有効にする設定すると、左手用のＦＳＷ２０４
３が有効になり、右手のＦＳＷ２０４３は無効になる。
【１５２５】図２０６（ａ）に図示するように、ＦＳＷ
２０４３が押されてない時は、キー１９２は数字入力キ
ーとなる。
【１５２６】図２０６（ｂ）のようにＦＳＷ２０４３ａ
が押されると、ひらがな入力モードとなる。この時は、
「あ、か、さ、た、な…・」の一番上の文字が指定され
る。この状態でまず、「あ」を選択する。次に、ＦＳＷ
２０４３ｂも押さえると、先に押さえられた文字列を含
む５つの文字の入力状態となる。この状態で特定のキー
を押さえると文字が入力される。したがって、ＦＳＷ２
０４３とキー１９２とを組み合わせることにより、容易
に日本語入力を実現できる。また、図２０６（ｄ）に図
示するように、ＦＳＷ２０４３ｂのみを押さえると、英
文字入力モードとなる。
【１５２７】以上のように、キー１９２の他に、ＦＳＷ
２０４３を配置することにより、容易に多種多様な文字
入力が可能になる。
【１５２８】さらに、本発明のＥＬ表示パネルあるいは
ＥＬ表示装置もしくは駆動方法を採用した実施の形態に
ついて、図面を参照しながら説明する。
【１５２９】４５は本発明の実施の形態におけるビュー
ファインダの断面図である。但し、説明を容易にするた
め模式的に描いている。また一部拡大あるいは縮小した
箇所が存在し、また、省略した箇所もある。たとえば、
図４５において、接眼カバーを省略している。以上のこ
とは他の図面においても該当する。
【１５３０】ボデー４５１の裏面は暗色あるいは黒色に
されている。これは、ＥＬ表示パネル（表示装置）８２
から出射した迷光がボデー４５１の内面で乱反射し表示
コントラストの低下を防止するためである。また、表示
パネルの光出射側には位相版（λ／４板など）、偏光板
５１などが配置されている。このことは図４でも説明し
ている。
【１５３１】接眼リング４５２には拡大レンズ４５３が
取り付けられている。観察者は接眼リング４５２をボデ
ー４５１内での挿入位置を可変して、表示パネルの表示
画像にピントがあうようい調整する。
【１５３２】また、必要に応じて表示パネルの光出射側
に正レンズ４５４を配置すれば、拡大レンズ４５３に入
射する主光線を収束させることができる。そのため、拡
大レンズ４５３のレンズ径を小さくすることができ、ビ
ューファインダを小型化することができる。
【１５３３】図４６はビデオカメラの斜視図である。ビ
デオカメラは撮影（撮像）レンズ部４６１とビデオかメ
ラ本体４６２と具備し、撮影レンズ部４６１とビューフ
ァインダ部４６６とは背中合わせとなっている。また、
ビューファインダ（図４５も参照）４６６には接眼カバ
ー４６４が取り付けられている。観察者（ユーザー）は
この接眼カバー４６４部から表示パネルの画像を観察す
る。
【１５３４】一方、本発明のＥＬ表示パネルは表示モニ
ター２１としても使用されている。表示部２１は支点４
６８で角度を自由に調整できる。表示部２１を使用しな
い時は、格納部４６３に格納される。
【１５３５】図４６において、４６５は表示モード切り
替えスイッチである。スイッチ４６５を押さえると図３
５の回路が動作し、図３５で説明した事項が実施され
る。
【１５３６】本実施の形態のＥＬ表示装置ははビデオカ
メラだけでなく、図４７に示すような電子カメラにも適
用することができる。表示装置落ち８２はカメラ本体４
７２に付属されたモニターとして用いる。カメラ本体４
７２にはシャッタ４７１の他、スイッチ４６５が取り付
けられている。
【１５３７】また、タッチパネルを搭載し、指やペンで
ＷｅｂブラウジングやＥメールなどを操作できるインタ
ーネット端末機能を有している。また、ハードディスク
装置の代わりに２５６Ｍバイト以上のコンパクト・フラ
ッシュ・カード（誤り訂正機能付き）を搭載することが
好ましい。ウィンドウズＯＳの基本機能部分だけを採用
することで低容量化が図る。ＨＤＤがないため、ディス
ク・クラッシュなどの心配がなく堅牢性を確保できる。
ＰＣカード・スロットを２つ装備させる。モデムや、Ｉ
ＳＤＮ、ＰＩＡＦＳ、ＬＡＮ、無線ＬＡＮなどを利用で
きるように構成することが好ましい。無線ＬＡＮ用のア
ンテナ内蔵させる。USB/RS232Cインターフェースによ
り、バーコード・リーダなどの業務用周辺機器も接続で
きるようにしている。キーボードがない省スペース設計
に加え，水濡れやホコリに耐える（JIS防滴2級に準拠）
ように構成する。タッチパネルや、アプリケーションを
簡単に起動できる「ワンタッチ・キー」の採用，手書き
E-mail機能（手書きメモ機能を含む）の搭載など、BtoB
toCでの一般ユーザーの利用を想定して操作性の向上を
図っている。以上の機能などは本発明の他の表示装置、
情報端末なども搭載する。
【１５３８】表示モード切り替えスイッチ４６５は、携
帯電話などにも取り付けることが好ましい。また、携帯
電話などでは、以前に説明した表示モード切り替えスイ
ッチの機能表示輝度を切り替える機能をも付加すること
が好ましい。以下、この表示輝度をデジタル的に変化さ
せる方法について説明する。
【１５３９】図１３８などで説明したが、本発明の駆動
方法の１つにＮ倍の電流をＥＬ素子１５に流し、１Ｆの
１／Ｍの期間だけ点灯させる方法がある。この点灯させ
る１／ＭのＭの値だけをきりかえることのより、明るさ
をデジタル的に変更することができる。たとえば、Ｎ＝
４として、ＥＬ素子１５には４倍の電流を流す。点灯期
間を１／Ｍとし、Ｍ＝１、２、３、４と切り替えれば、
１倍から４倍までの明るさ切り替えが可能となる。な
お、Ｍ＝１、１．５、２、３、４、５、６などと変更で
きるように構成してもよい。
【１５４０】以上の切り替え動作は、携帯電話の電源を
オンしたときに、表示画面２１を非常に明るく表示し、
一定の時間を経過した後は、電力セーブするために、表
示輝度を低下させる構成に用いる。また、ユーザーが希
望する明るさに設定する機能としても用いることができ
る。たとえば、屋外などでは、画面を非常に明るくす
る。屋外では周辺が明るく、画面が全く見えなくなるか
らである。しかし、高い輝度で表示し続けるとＥＬ素子
１５は急激に劣化する。そのため、非常に明るくする場
合は、短時間で通常の輝度に復帰させるように構成して
おく。さらに、高輝度で表示させる場合は、ユーザーが
ボタンと押すことにより表示輝度を高くできるようの構
成しておく。
【１５４１】したがって、ユーザーがボタンで切り替え
できるようにしておくか、設定モードで自動的に変更で
きるか、外光の明るさを検出して自動的に切り替えでき
るように構成しておくことが好ましい。また、表示輝度
を５０％、６０％、８０％とユーザーなどが設定できる
ように構成しておくことが好ましい。
【１５４２】また、表示画面はガウス分布表示にするこ
とが好ましい。ガウス分布表示とは、中央部の輝度が明
るく、周辺部を比較的暗くする方式である。視覚的に
は、中央部が明るければ周辺部が暗くとも明るいと感じ
られる。主観評価によれば、周辺部が中央部に比較して
７０％の輝度を保っておれば、視覚的に遜色ない。さら
に低減させて、５０％輝度としてもほぼ、問題がない。
本発明の自己発光型表示パネルでは、以前に説明したＮ
倍パルス駆動（Ｎ倍の電流をＥＬ素子１５に流し、１Ｆ
の１／Ｍの期間だけ点灯させる方法）を用いて画面の上
から下方向に、ガウス分布を発生させている。
【１５４３】具体的には、画面の上部と下部ではＭの値
と大きくし、中央部でＭの値を小さくする。これは、ゲ
ートドライバ１２のシフトレジスタの動作速度を変調す
ることなどにより実現する。画面の左右の明るさ変調
は、テーブルのデータと映像データとを乗算することに
より発生させている。以上の動作により、周辺輝度（画
角０．９）を５０％にした時、１００％輝度の場合に比
較して約２０％の低消費電力化が可能である。周辺輝度
（画角０．９）を７０％にした時、１００％輝度の場合
に比較して約１５％の低消費電力化が可能である。
【１５４４】なお、ガウス分布表示はオンオフできるよ
うに切り替えスイッチなどを設けることが好ましい。た
とえば、屋外などで、ガウス表示させると画面周辺部が
全く見えなくなるからである。したがって、ユーザーが
ボタンで切り替えできるようにしておくか、設定モード
で自動的に変更できるか、外光の明るさを検出して自動
的に切り替えできるように構成しておくことが好まし
い。また、周辺輝度を５０％、６０％、８０％とユーザ
ーなどが設定できるように構成しておくことがこのまし
い。
【１５４５】液晶表示パネルではバックライトで固定の
ガウス分布を発生させている。したがって、ガウス分布
のオンオフを行うことはできない。ガウス分布をオンオ
フできるのは自己発光型の表示デバイス特有の効果であ
る。
【１５４６】また、フレームレートが所定の時、室内の
蛍光灯などの点灯状態と干渉してフリッカが発生する場
合がある。つまり、蛍光灯が６０Ｈｚの交流で点灯して
いるとき、ＥＬ表示素子１５がフレームレート６０Ｈｚ
で動作していると、微妙な干渉が発生し、画面がゆっく
りと点滅しているように感じられる場合がある。これを
さけるにはフレームレートを変更すればよい。本発明は
フレームレートの変更機能を付加している。また、Ｎ倍
パルス駆動（Ｎ倍の電流をＥＬ素子１５に流し、１Ｆの
１／Ｍの期間だけ点灯させる方法）において、Ｎまたは
Ｍの値を変更できるように構成している。
【１５４７】以上の事項は、携帯電話だけに限定される
ものではなく、テレビ、モニターなどに用いることがで
きることはいうまでもない。また、どのような表示状態
にあるかをユーザーがすぐに認識できるように、表示画
面にアイコン表示をしておくことが好ましい。以上の事
項は以下の事項に対しても同様である。
【１５４８】また、クロック・フェーズと画面位置（水
平・垂直）を自動調整する「画面自動調整」機能や、ブ
ラック・レベル・コントラストを自動調整する「オート
ゲインコントロール機能」を搭載することが好ましい。
ブラック・レベル・コントラストを適正な値に調整し、
ＲＧＢ各色に対して最適な階調表示を実現できる。さら
に、ＶＧＡモードなどを縮小、あるいは拡大表示した際
に発生するにじみなどを抑える機能を搭載することが好
ましい。また，一定時間使用しない際には，自動的にバ
ックライトが消える「パワーセーブモード」を搭載する
ことが好ましい。また、Ｎ倍パルス駆動（Ｎ倍の電流を
ＥＬ素子１５に流し、１Ｆの１／Ｍの期間だけ点灯させ
る方法）を用い、Ｍの値をかなり大きくし、うっすらと
画像が認識できる程度に表示輝度を低下させてもよい。
以上の事項は他の本発明でも同様である。
【１５４９】以上は表示パネル８２の表示領域が比較的
小型の場合であるが、３０インチ以上と大型となると表
示画面２１がたわみやすい。その対策のため、本発明で
は図４８に示すように表示パネル８２に外枠４８１をつ
け、外枠４８１をつりさげられるように固定部材４８２
で取り付けている。この固定部材４８２を用いて図４９
に示すようにネジ等の固定金具４８２を用いて壁４９１
などに取り付ける。
【１５５０】しかし、表示パネル８２の画面サイズが大
きくなると重量も重たくなる。そのため、表示パネル８
２の下側に脚取り付け部４８４を配置し、複数の脚４８
３で表示パネル８２の重量を保持できるようにしてい
る。
【１５５１】脚４８３はＡに示すように左右に移動で
き、また、脚４８３はＢに示すように収縮できるように
構成されている。そのため、狭い場所であっても表示装
置を容易に設置することができる。
【１５５２】なお、脚４８３あるいは筐体（他の本発明
においても）にはプラスチックフィルム−金属板複合材
（以後、複合材と呼ぶ）を使用する。複合材は、金属と
プラスチックフィルムを特殊表面処理層（接着層）を介
して強力に接着したものである。金属板は０．２ｍｍ以
上０．８ｍｍ以下が好ましく、金属板に特殊表面処理層
を介してはりあわされるプラスチックフィルムは１５μ
ｍ以上１００μｍ以下にすることが好ましい。特殊接着
法によりプラスチックと金属板間に強固な密着力を有す
るようになる。この複合材を使用することにより、プラ
スチック層への着色、染色、印刷が可能となり、また、
プレス部品での二次加工工程（フィルムの手貼り、メッ
キ塗装）の削除が可能となる。また、従来では不可能で
あった深絞り成形やＤＩ成形に適する。
【１５５３】図４８のテレビでは、画面の表面を保護フ
ィルム（保護板でもよい）４９３で被覆している。これ
は、表示パネル８２の表面２１に物体があたって破損す
ることを防止することが１つの目的である。保護フィル
ム４９３の表面にはＡＩＲコートが形成されており、ま
た、表面をエンボス加工することにより液晶表示パネル
２１に外の状況（外光）が写り込むことを抑制してい
る。
【１５５４】保護フィルム４９３と表示パネル８２間に
ビーズなどを散布することにより、一定の空間が配置さ
れるように構成されている。また、保護フィルム４９３
の裏面に微細な凸部を形成し、この凸部で表示パネル８
２と保護フィルム４９３間に空間を保持させる。このよ
うに空間を保持することにより保護フィルム４９３から
の衝撃が表示パネル８２に伝達することを抑制する。
【１５５５】また、保護フィルム４９３と表示パネル８
２間にアルコール、エチレングリコールなど液体あるい
はゲル状のアクリル樹脂あるいはエポキシなどの固体樹
脂などの光結合剤を配置または注入することも効果があ
る。界面反射を防止できるとともに、前記光結合剤が緩
衝材として機能するからである。
【１５５６】保護フィルム４９３をしては、ポリカーボ
ネートフィルム（板）、ポリプロピレンフィルム
（板）、アクリルフィルム（板）、ポリエステルフィル
ム（板）、ＰＶＡフィルム（板）などが例示される。そ
の他エンジニアリング樹脂フィルム（ＡＢＳなど）を用
いることができることは言うまでもない。また、強化ガ
ラスなど無機材料からなるものでもよい。保護フィルム
４９３を配置するかわりに、表示パネル８２の表面をエ
ポキシ樹脂、フェノール樹脂、アクリル樹脂で０．５ｍ
ｍ以上２．０ｍｍ以下の厚みでコーティングすることも
同様の効果がある。また、これらの樹脂表面にエンボス
加工などをすることも有効である。
【１５５７】また、保護フィルム４９３あるいはコーテ
ィング材料の表面をフッ素コートすることも効果があ
る。表面についた汚れを洗剤などで容易にふき落とすこ
とができるからである。また、保護フィルムを厚く形成
し、フロントライトと兼用してもよい。
【１５５８】画面は４：３に限定されるものではなく、
ワイド表示ディスプレイでもよい。解像度は１２８０×
７６８ドット以上にすることが好ましい。ワイド型をす
ることにより、ＤＶＤ映画やテレビ放送など、横長表示
のタイトルや番組をフルスクリーンで楽しむことができ
る。表示パネル８２の明るさは３００ｃｄ／ｍ2（カン
デラ／平方メートル）にすることが好ましい。さらに好
ましくは、表示パネルの明るさは５００ｃｄ／ｍ2（カ
ンデラ／平方メートル）にすることが好ましい。また、
インターネットや通常のパソコン作業に適した明るさ
（２００ｃｄ／ｍ 2）で表示できるように切り替えスイ
ッチを設置している。
【１５５９】したがって、使用者は表示内容あるいは使
用方法により、最適に画面の明るさにすることができ
る。さらに動画を表示しているウインドウだけを５００
ｃｄ／ｍ2にして、その他の部分は２００ｃｄ／ｍ2にす
る設定も用意している。テレビ番組をディスプレイの隅
に表示しておいて、メールをチェックするといった使い
方にも柔軟に対応する。スピーカーはタワー型の形状に
なり、前方向だけではなく、空間全体に音が広がるよう
に設計されている。
【１５６０】テレビ番組の再生、録画機能も使い勝手が
向上させている。ｉモードからの録画予約が簡単にでき
るようにしている。従来は新聞などのテレビ番組表で時
間、チャンネルを確認してから予約する必要があった
が、電子番組表をｉモードで確認して予約できる。これ
なら、放送時間が分からなくて困ることもない。また、
録画番組の短縮再生もできるようにしている。ニュース
番組などのテロップや音声の有無で重要性を判断しなが
ら、不必要と判断した部分を飛ばして、番組の概要を短
時間で見ることができる（３０分番組で１〜１０分程
度）。
【１５６１】テレビ録画ができるようにディスク容量が
４０ＧＢ以上のハードディスクを積載している。本体の
ほかに電源と映像用入出力端子をまとめた拡張ボックス
で構成している。ビデオなどのＡＶ機器の接続に使う拡
張ボックスには、パソコンとテレビのほかに２系統の映
像機器を接続できる。映像入力はＢＳデジタルチューナ
ー用のＤ１端子のほかにＳ端子入力も備え、接続する機
器に合わせて選択できる。ゲーム機などの接続に便利な
ようにＡＶ用の端子は前面に配置されている。
【１５６２】また、表示画面を前屈３０度以上、後屈１
２０度以上とすることにより、９０度／１８０／２７０
度に回転できるように構成することにより、操作環境に
あわせた自在な設置が可能となる。たとえば、９０度回
転させてブラウザー画面を縦長に表示することができ
る。また、１４５度後屈させることによって対面に座っ
た人へ向かって画面を表示できる。
【１５６３】以上の保護フィルム４９３、筐体、構成、
特性、機能などに関する事項は本発明の他の表示装置あ
るいは情報表示装置などにも適用されることは言うまで
もない。
【１５６４】なお、図６９などでコンデンサ１９の一方
の端子はＶｄｄ電源と接続するとしたがこれに限定する
ものではない。たとえば、図１１９に図示するように、
前段のゲート信号線１７ａに一方の端子を接続してもよ
い。前段（１つ前の画素行）のゲート信号線１７ａは１
Ｈ前に選択され、電位変動が発生するが、その後は、次
の１Ｆ（次回選択されるまで）で選択されるまで、電位
は固定される。つまり、前段のゲート信号線１７ａ１は
オフ電位（Ｖｇｈ）に固定されている。したがって、コ
ンデンサ１９の一方の電極として使用することができ
る。このように前段のゲート信号線をコンデンサの電極
として使用する構成を前段構成と呼ぶ。
【１５６５】なお、図１１９ではゲート信号線１７ａを
電極として使用するとしたがこれに限定するものではな
く、他のゲート信号線でもよい。また、前段構成の技術
的思想は、選択されていない画素の固定電位を使用する
方式である。したがって、場合によっては、後段のゲー
ト電位を使用することもできる（たとえば、ゲート信号
線１７ｂ、逆バイアス電位Ｖｍなど）。以上の事項は他
の画素構成にも適用できることは言うまでもない。
【１５６６】同様の事項は図６７の電圧プログラムの画
素構成にも適用することができる。前段構成としては、
図１２０の構成が例示される。つまり、コンデンサ１９
の一方の電位はゲート信号線１７ａ１の電位とされてい
る。また、図１０３の前段構成は図１２１となる。以上
のように前段構成を採用することにより、画素内に形成
する電源配線数を減少させることができる。したがっ
て、高開口率化も実現できる。
【１５６７】すでに説明したが、図６７のＴＦＴ１１
ｅ、図６８のＴＦＴ１１ｅ、図６９のＴＦＴ１１ｄ、図
７０のＴＦＴ１１ｄ、図７１のＴＦＴ１１ｅ、図７２の
ＴＦＴ１１ｂ、図７３のＴＦＴ１１ｄ、図７５のＴＦＴ
１１ｄ、図７６のＴＦＴ１１ｅ、図７７のＴＦＴ１１
ｄ、図７８のＴＦＴ１１ｄ、図８２のＴＦＴ１１ｄ、図
８３のＴＦＴ１１ｅなどのオンオフ状態を制御すること
により、図３１、図３２、図図３９、図５０、図６１、
図６２、図６３、図６４、図６５、図６６、図８５など
で説明した駆動方法あるいは表示方法もしくは装置を実
施できることは言うまでもない。
【１５６８】また、図１などのスイッチングＴＦＴ１１
ｂ，１１ｃなどはｎチャンネルで形成することが好まし
い。コンデンサ１９への突き抜け電圧が低減するからで
ある。また、コンデンサ１９のオフリークも減少するか
ら、１０Ｈｚ以下の低いフレームレートにも適用できる
ようになる。
【１５６９】また、画素構成によっては、突き抜け電圧
がＥＬ素子１５に流れる電流を増加させる方向に作用す
る場合は、白ピーク電流が増加し、画像表示のコントラ
スト感が増加する。したがって、良好な画像表示を実現
できる。
【１５７０】逆に、図１のスイッチングＴＦＴ１１ｂ、
１１ｃをＰチャンネルにすることのより突き抜けを発生
させて、より黒表示を良好にする方法も有効である。Ｐ
チャンネルＴＦＴ１１ｂがオフするときにはＶｇｈ電圧
となる。そのため、コンデンサ１９の端子電圧がＶｄｄ
側に少しシフトする。そのため、ＴＦＴ１１ａのゲート
（Ｇ）端子電圧は上昇し、より黒表示となる。また、第
１階調表示とする電流値を大きくすることができるから
（階調１までに一定のベース電流を流すことができ
る）、電流プログラム方式で書き込み電流不足を軽減で
きる。
【１５７１】その他、ゲート信号線１７ａとＴＦＴ１１
ａのゲート（Ｇ）端子間に積極的にコンデンサを形成
し、突き抜け電圧を増加させる構成も有効である（図１
７１を参照）。このコンデンサの容量はコンデンサ１９
の容量の１／５０以上１／１０以下にすることが好まし
い。さらには１／４０以上１／１５以下とすることが好
ましい。もしくはＴＦＴ１１ｂのソース−ゲート（ＳＧ
もしくはゲート−ドレイン（ＧＤ））容量の１倍以上１
０倍以下にする。さらに好ましくは、ＳＧ容量の２倍以
上６倍以下にすることが好ましい。なお、コンデンサの
形成位置は、コンデンサ１９の一方の端子（ＴＦＴ１１
ａのゲート（Ｇ）端子）とＴＦＴ１１ｄのソース（Ｓ）
端子間に形成または配置してもよい（図１７２を参
照）。この場合も容量などは先に説明した値と同様であ
る。
【１５７２】突き抜け電圧発生用のコンデンサ１９ｂの
容量（容量をＣｂ（ｐＦ）とする）は、電荷保持用のコ
ンデンサ１９ａの容量（容量とＣａ（ｐＦ）とする）
と、ＴＦＴ１１ａの白ピーク電流時（画像表示で表示最
大輝度の白ラスター時）のゲート（Ｇ）端子電圧Ｖｗを
黒表示での電流を流す（基本的には電流は０である。つ
まり、画像表示で黒表示としている時）時のゲート
（Ｇ）端子電圧Ｖｂが関連する。これらの関係は、 Ｃａ／（２００Ｃｂ） ≦ ｜Ｖｗ−Ｖｂ｜ ≦ Ｃａ
／（８Ｃｂ） の条件を満足させることが好ましい。なお、｜Ｖｗ−Ｖ
ｂ｜とは、駆動用ＴＦＴの白表示時の端子電圧と黒表示
時の端子電圧との差の絶対値である（つまり、変化する
電圧幅）。
【１５７３】さらに好ましくは、 Ｃａ／（１００Ｃｂ） ≦ ｜Ｖｗ−Ｖｂ｜ ≦ Ｃａ
／（１０Ｃｂ） の条件を満足させることが好ましい。
【１５７４】ＴＦＴ１１ｂはＰチャンネルにし、このＰ
チャンネルは少なくともダブルゲート以上にする。この
ましくは、トリプルゲート以上にする。さらに好ましく
は、４ゲート以上にする。そして、ＴＦＴ１１ｂのソー
ス−ゲート（ＳＧもしくはゲート−ドレイン（ＧＤ））
容量（ＴＦＴがオンしているときの容量）の１倍以上１
０倍以下のコンデンサを並列に形成または配置すること
が好ましい。
【１５７５】なお、以上の事項は、図１の画素構成だけ
でなく、他の画素構成でも有効である。たとえば、図２
１、図４３、図７１、図２２のカレントミラーの画素構
成において、突き抜けを発生させるコンデンサをゲート
信号線１７ａまたは１７ｂとＴＦＴ１１ａのゲート
（Ｇ）端子間に配置または形成する（図１７３、図１７
４を参照）。スイッチングＴＦＴ１１ｃのｎチャンネル
はダプルゲート以上とする。もしくはスイッチングＴＦ
Ｔ１１ｃ、１１ｄをｐチャンネルとし、トリプルゲート
以上とする。図６８の電圧プログラムの構成にあって
は、ゲート信号線１７ｃと駆動用ＴＦＴ１１ａのゲート
（Ｇ）端子間に突き抜け電圧発生用のコンデンサ１９ｃ
を形成または配置する（図２２１を参照）。また、スイ
ッチングＴＦＴ１１ｃはトリプルゲート以上とする。突
き抜け電圧発生用のコンデンサ１９ｃはＴＦＴ１１ｃの
ドレイン（Ｄ）端子（コンデンサ１９ｂ側）と、ゲート
信号線１７ａ間に配置してもよい。また、突き抜け電圧
発生用のコンデンサ１９ｃはＴＦＴ１１ａのゲート
（Ｇ）端子と、ゲート信号線１７ａ間に配置してもよ
い。また、突き抜け電圧発生用のコンデンサ１９ｃはＴ
ＦＴ１１ｃのドレイン（Ｄ）端子（コンデンサ１９ｂ
側）と、ゲート信号線１７ｃ間に配置してもよい。
【１５７６】また、電荷保持用のコンデンサ（図１、図
２１、図４３、図７１では１９）の容量をＣａとし、ス
イッチング用のＴＦＴ（図１では１１ｂ、図２１、図４
３、図７１では１１ｃまたは１１ｄ）のソース−ゲート
容量Ｃｃ（突き抜け用のコンデンサがある場合には、そ
の容量を加えた値）とし、ゲート信号線に印加される高
電圧信号（Ｖｇｈ）とし、ゲート信号線に印加される低
電圧信号（Ｖｇｌ）とした時、以下の条件を満足するよ
うに構成することにより、良好な黒表示を実現できる。
【１５７７】０．０５（Ｖ） ≦ （Ｖｇｈ−Ｖｇｌ）
×（Ｃｃ／Ｃａ） ≦ ０．８（Ｖ） さらに好ましくは、以下の条件を満足させることが好ま
しい。
【１５７８】０．１（Ｖ） ≦ （Ｖｇｈ−Ｖｇｌ）×
（Ｃｃ／Ｃａ） ≦ ０．５（Ｖ） 以上の事項は図５４、図５７、図６７、図１０３などの
画素構成にも有効である。たとえば、図５７の電圧プロ
グラムの画素構成では、ＴＦＴ１１ａのゲート（Ｇ）端
子とゲート信号線１７ａ間に突き抜け電圧発生用のコン
デンサ１９ｂを形成または配置する。
【１５７９】なお、突き抜け電圧を発生させるコンデン
サ１９ｂは、ＴＦＴのソース配線とゲート配線で形成す
る。ただし、ＴＦＴ１１のソース幅を広げて、ゲート信
号線１７と重ねて形成する構成であるから、実用上は明
確にＴＦＴと分離できない構成である場合がある。
【１５８０】また、スイッチングＴＦＴ１１ｂ、１１ｃ
（図１の構成の場合）を必要以上に大きく形成すること
により、見かけ上、突き抜け電圧用のコンデンサ１９ｂ
を構成する方式も本発明の範疇である。スイッチングＴ
ＦＴ１１ｂ、１１ｃはチャンネル幅Ｗ／チャンネル長Ｌ
＝６／６μｍで形成することが多い。これをＷと大きく
することも突き抜け電圧用のコンデンサ１９ｂを構成す
ることになる。例えば、Ｗ：Ｌの比を２：１以上２０：
１以下にする構成が例示される。好ましくは、Ｗ：Ｌの
比を３：１以上１０：１以下にすることがよい。
【１５８１】また、突き抜け電圧用のコンデンサ１９ｂ
は、画素が変調するＲ、Ｇ、Ｂで大きさ（容量）を変化
させることが好ましい（図２３３を参照のこと）。Ｒ、
Ｇ、Ｂの各ＥＬ素子１５の駆動電流が異なるためであ
る。また、ＥＬ素子１５のカットオフ電圧が異なるため
である。そのため、ＥＬ素子１５の駆動用ＴＦＴ１１ａ
のゲート（Ｇ）端子にプログラムする電圧（電流）が異
なるからである。たとえば、Ｒの画素のコンデンサ１１
ｂＲを０．０２ｐＦとした場合、他の色（Ｇ、Ｂの画
素）のコンデンサ１１ｂＧ、１１ｂＢを０．０２５ｐＦ
とする。また、Ｒの画素のコンデンサ１１ｂＲを０．０
２ｐＦとした場合、Ｇの画素のコンデンサ１１ｂＧと
０．０３ｐＦとし、Ｂの画素のコンデンサ１１ｂＢを
０．０２５ｐＦとするなどである。このように、Ｒ、
Ｇ、Ｂの画素ごとにコンデンサ１１ｂの容量を変化させ
ることのよりオフセットの駆動電流をＲＧＢごとに調整
することができる。したがって、各ＲＧＢの黒表示レベ
ルを最適値にすることができる。
【１５８２】以上は、突き抜け電圧発生用のコンデンサ
１９ｂの容量を変化させるとしたが、図２３３などでの
構成では、突き抜け電圧は、保持用のコンデンサ１９ａ
と突き抜け電圧発生用のコンデンサ１９ｂとの容量の相
対的なものである。したがって、コンデンサ１９ｂを
Ｒ、Ｇ、Ｂの画素で変化することに限定するものではな
い。つまり、保持用コンデンサ１９ａの容量を変化させ
てもよい。たとえば、Ｒの画素のコンデンサ１１ａＲを
１．０ｐＦとした場合、Ｇの画素のコンデンサ１１ａＧ
と１．２ｐＦとし、Ｂの画素のコンデンサ１１ａＢを
０．９ｐＦとするなどである。この時、突き抜け用コン
デンサ１９ｂの容量は、Ｒ、Ｇ、Ｂで共通の値とする。
したがって、本発明は、保持用のコンデンサ１９ａと突
き抜け電圧発生用のコンデンサ１９ｂとの容量比を、
Ｒ、Ｇ、Ｂの画素のうち、少なくとも１つを他と異なら
せたものである。なお、保持用のコンデンサ１９ａの容
量と突き抜け電圧発生用のコンデンサ１９ｂとの容量と
の両方をＲ、Ｇ、Ｂ画素で変化させてもよい。
【１５８３】また、画面２１の左右で突き抜け電圧用の
コンデンサ１９ｂの容量を変化させてもよい（図２３４
を参照のこと）。画素１６ａは、ゲートドライバ１２に
近い位置にある。つまり、画素１６ａは信号供給側に配
置されているので、ゲート信号の立ち上がりが速い（ス
ルーレートが高いからである。波形２３４１ａを参照の
こと）ため、突き抜け電圧が大きくなる。画素１６ｂは
ゲート信号線１７端に配置（形成）されているため、信
号波形が鈍っている（ゲート信号線１７には容量がある
ためである。波形２３４１ｂを参照のこと）。ゲート信
号の立ち上がりが遅い（スルーレートが遅い）ため、突
き抜け電圧が小さくなるためである。したがって、ゲー
トドライバ１２との接続側に近い画素１６ａの突き抜け
電圧用コンデンサ１９ｂを小さくする。また、ゲート信
号線１７端はコンデンサ１９ｂを大きくする。たとえ
ば、画面の左右でコンデンサの容量は１０％程度変化さ
せる。
【１５８４】図２３３でも説明したが、発生する突き抜
け電圧は、保持用コンデンサ１９ａと突き抜け電圧発生
用のコンデンサ１９ｂの容量比で決定される。したがっ
て、図２３４では、画面の左右で突き抜け電圧発生用の
コンデンサ１９ｂの大きさを変化させるとしたが、これ
に限定するものではない。突き抜け電圧発生用のコンデ
ンサ１９ｂは画面の左右で一定にし、電荷保持用のコン
デンサ１９ａの容量を画面の左右で変化させてもよい。
また、突き抜け電圧発生用のコンデンサ１９ｂと、電荷
保持用のコンデンサ１９ａ容量の両方を画面の左右で変
化させてもよいことは言うまでもない。
【１５８５】また、図２３４において、画面２１の左右
でコンデンサ１９ａまたは１９ｂの容量を変化させると
したが、ドライバ回路１２などが画面２１の左右に配置
されている場合（たとえば、両側給電）、画面２１の左
右のコンデンサ１９ａ、１９ｂの容量は等しくてよい。
しかし、今度は画面の中央部の信号波形が、画面の左右
の信号波形に比較して鈍っている場合がある。したがっ
て、この場合は、突き抜け電圧発生用のコンデンサ１９
ｂは画面の左右で一定にし、電荷保持用のコンデンサ１
９ａと突き抜け電圧用用のコンデンサ１９ａ容量は、画
面２１の左右では同一にし、電荷保持用のコンデンサ１
９ａと突き抜け電圧用用のコンデンサ１９ａ容量のうち
少なくとも一方を、画面２１の端と中央部で変化させ
る。
【１５８６】また、図２３４において、画素１６ａと画
素１６ｃのように、ゲートドライバ１２の形成位置から
同一位置にあっても、突き抜け電圧などが異なる場合が
ある。たとえば、ゲートドライバ１２の電源の供給位置
あるいは電圧降下、ソースドライバ１４からの信号供給
位置関係からである。したがって、図２３４の画素１６
ｃは、画素１６ａに対して、突き抜け電圧発生用のコン
デンサ１９ｂの容量と電荷保持用コンデンサ１９ａの容
量のうち、少なくとも一方を異ならせる。画素１６ｄに
ついても同様である。
【１５８７】以上のように、本発明は、突き抜け電圧発
生用のコンデンサ１９ｂの容量と電荷保持用コンデンサ
１９ａの容量のうち、少なくとも一方を、表示画面２１
内で他の部分と変化させた箇所があるものである。
【１５８８】図１７１、図１７２のように本発明のコン
デンサ１１ｂを形成（配置）する構成は以下のとおりで
ある。つまり、スイッチングＴＦＴがオンし、その後、
オフする。この時、コンデンサ１１ａなどに作用し、Ｅ
Ｌ素子１５駆動用ＴＦＴ１１（図１ではＴＦＴ１１ａ）
のゲート（Ｇ）端子を変化させることにより、ＴＦＴ１
１の電流が流れないようにする方向に機能する構成であ
る。つまり、図１７１、図１７２などはｐチャンネルの
場合である。図２１０に図示するようにｎチャンネルの
場合でも適用することができる。ｎチャンネルの場合
は、ＶｇｈでＴＦＴがオンし、ＶｇｌでＴＦＴがオフす
る。したがって、ｎチャンネルＴＦＴ１１ｂ（１１ｃ）
がオン（画素行が選択されている）からオフ（次の画素
行が選択される）する際に、駆動用ＴＦＴ１１ａが電流
を流さない方向に作用するように構成すればよい。した
がって、本発明は、選択するＴＦＴがオフになる際に、
ＥＬ素子１５に電流を流さない方向に動作させるように
構成したものである。
【１５８９】図２２８を用いて説明すれば、なお、理解
が容易となるであろう。まず、ソースドライバ回路１４
には画像データとしての電流Ｉｗがソース信号線１８か
ら吸い込まれる。なお、ここでは説明を容易にするた
め、プログラム電流Ｉｗをソースドライバ回路１４が吸
い込む方向で動作し、各画素１６にプログラムされると
して説明をする。以下、動作について、図２２８および
図２２９を参照しながら説明をする。なお、説明は、画
素行（１）として説明をする。
【１５９０】図２２８（ａ）に図示するように、ゲート
信号線１７ａ（１）にオン電圧（Ｖｇｌ）が印加され、
画素が選択される。この時、ゲート信号線１７ｂ（１）
にはオフ電圧（Ｖｇｈ）が印加される。したがって、ス
イッチングＴＦＴ１１ｂおよび１１ｃがオンし、ＴＦＴ
１１ｄはオフ状態である。
【１５９１】ソース信号線１８にはプログラム電流Ｉｗ
が流れる。このプログラム電流ＩｗはＴＦＴ１１ａによ
って、供給させる（電流Ｉｄｄ＝Ｉｗ）。この電流Ｉｄ
ｄが流れることにより、ソース信号線１８の電位が所定
電圧となり、ＴＦＴ１１ａのゲート（Ｇ）端子電圧Ｖｇ
が電流プログラムされる。電流プログラムされた電流と
はＩｗ電流である。つまり、ＴＦＴ１１ａはプログラム
電流Ｉｗが流れるようにＶｇ電圧が設定される。他の言
い方をすれば、ソース信号線の電位が画素にプログラム
されたとも言うことができる。つまり、画素の動作状態
としては電圧（が）プログラムされたとも言うことがで
きる。
【１５９２】１Ｈ（１水平走査期間）後、ゲート信号線
１７ａ（１）にはオフ電圧（Ｖｇｈ）が印加され、ＴＦ
Ｔ１１ｂ、ＴＦＴ１１ｃがオフし、コンデンサ１１ａに
プログラム電流Ｉｗを流すのに必要な電圧が保持され
る。また、ゲート信号線１７ｂ（１）にオン電圧（Ｖｇ
ｌ）が印加され、ＴＦＴ１１ｄがオンする。したがっ
て、Ｉｅ（＝Ｉｗ）電流がＥＬ素子１５に流れ、ＥＬ素
子１５がプログラムされた電流（Ｉｅ）で点灯する（図
２２８（ｂ）を参照）。
【１５９３】以上が、以前にも説明した電流プログラム
方式の動作である。しかし、本発明は以上の動作を異な
る。ＥＬ素子１５に流れる電流Ｉｅは、Ｉｗよりも小さ
くしているからである。この理由は、図２２９のＶｇ
（ＴＦＴ１１ａのゲート（Ｇ）端子電圧）の変化を見る
とわかる。
【１５９４】理解を容易にするために、ＴＦＴのＰチャ
ンネルの動作について説明をする。ＰチャンネルＴＦＴ
はゲート（Ｇ）端子電圧Ｖｇがマイナス側にあるほど大
きなオン電流が流れる。０（Ｖ）では完全にオフする。
オン電流がＴＦＴのＷ／Ｌおよびモビリティ、Ｓ値によ
って異なる。ＴＦＴのＷ／Ｌが６／１２の時、およそ−
３（Ｖ）までは、チャンネル電流（Ｉｄｄ）はごく僅か
である。−４（Ｖ）〜−４．５（Ｖ）で１〜５μＡの電
流が流れる。
【１５９５】図２２９は、画素（１）のＴＦＴ１１ａに
ほぼ、黒表示をするための電流をプログラムする時を示
している。まず、画素（１）のＶｇ電圧はＶｗ（白表示
など）が保持されているとする。画素（１）が選択され
ると、ゲート信号線１７ａ（１）がＶｇｈからＶｇｌに
変化するため、コンデンサ１９ｂによって、ゲート信号
線１７ａの電位が突き抜ける。この突き抜けによりＶｇ
電圧はＶ０となる。
【１５９６】次に、ＴＦＴ１１ａはソースドライバ回路
１４が吸収する電流Ｉｗに等しい電流を流す。しかし、
黒表示の場合、ＴＦＴ１１ａが流す電流の値は小さい。
一例として３０ｎＡ以下である。このような電流では、
ソース信号線１８の寄生容量を１Ｈ期間内に十分に充放
電することができない。したがって、ソース信号線１８
の電位を１Ｈ期間内に所定電圧にすることができない。
つまり、Ｖｇ電圧も低く、本来必要な電圧Ｖｂとするこ
とができず、Ｖｃ電圧となる。
【１５９７】Ｖｃ電圧は、Ｖｂ電圧よりも低いため、Ｔ
ＦＴ１１ａはＥＬ素子１５に黒表示よりも大きな電流を
流す。そのため、ＥＬ素子１５は所望値よりも明るく発
光する。したがって、ＥＬ表示パネルでは、黒浮きが発
生し、高コントラスト表示を実現できない。
【１５９８】しかし、本発明の動作は以上の動作と異な
る。ゲート信号線１７ａ（１）がオン電圧（ｖｇｌ）か
らオフ電圧（Ｖｇｈ）に変化するため、再び、コンデン
サ１９ｂにより突き抜け電圧が発生するからである。こ
の突き抜け電圧により、Ｖｇ電圧はＶｃ電圧から本来、
必要とするＶｂ電圧にシフトする。したがって、ＴＦＴ
１１ａは全く電流を流さないようにプログラムされる
か、もしくは所望値の黒電流を流すようにプログラムさ
れる。つまり、ＥＬ素子１５には微小な電流しか流れな
いようにプログラムされる。そのため、本発明のＥＬ表
示パネルは黒浮きがなく、高コントラスト表示を実現で
きる。このＶｂ電圧は１フィールド（１フレーム）、つ
まり、次に画素が選択され、書き換えられるまで保持さ
れる。
【１５９９】本発明は突き抜け電圧をうまく利用して、
良好な黒表示を実現している。該当の画素行が選択さ
れ、ゲート信号線１７ａにオン電圧が印加されると、図
２２９に図示するようにＶ０電圧が突き抜けてＶｇ電圧
がより、白表示をなる方向にシフトしてしまう。しか
し、この突き抜けた電圧は、ソース信号線１８からの電
圧により短時間に充電される。特に、ＴＦＴ１１ａのゲ
ート（Ｇ）端子電圧が低下する方向であるので、ＴＦＴ
１１ａがより電流を流す方向になり、短時間に充電され
るのである。しがたって、Ｖ０電圧分の突き抜けは全く
問題とならない。
【１６００】ＴＦＴ１１ａのゲート（Ｇ）端子電圧Ｖｇ
が目標値のＶｂ電圧に近づくにつれて、ＴＦＴ１１ａは
電流を流さない方向となる。したがって、目標の端子電
圧Ｖｂになかなか到達しない。特に、プログラムされる
電流が黒表示の電流に近づくにつれてその影響が顕著に
なる。図２２９では１Ｈの選択期間の終了時でもＶｂ電
圧とならず、Ｖｃ電圧となっている。
【１６０１】１Ｈの期間後、該当の画素行が非選択さ
れ、ゲート信号線１７ａにオフ電圧が印加されると、図
２２９に図示するようにゲート信号線１７ａには、Ｖｇ
ｈ電圧が印加され、突き抜け電圧が発生する。この突き
抜け電圧により、ＴＦＴ１１ａのゲート（Ｇ）端子電圧
が目標のＶｂ電圧に到達する。
【１６０２】以上のように本発明は、ゲート信号線１７
ａの電圧変動はコンデンサ１１ｂを介してＴＦＴ１１ａ
に供給し、ＥＬ素子１５に流れる電流を制御している。
この制御は特に、黒表示を実現するのに有効である。
【１６０３】以上の説明では、選択した画素行のゲート
信号線１７ａの突き抜け電圧により、駆動用ＴＦＴ１１
ａを制御するものであった。しかし、本発明は、これに
限定するものではない。たとえば、図２３０に図示する
ように、隣接した画素行のゲート信号線１７ａの突き抜
けを利用するものでもよい。
【１６０４】図１４０で説明したように、複数画素行を
同時に選択し、１画素行ずつ選択画素行をシフトしてい
く方法である。印加するゲート信号線１７の電圧波形を
図２３１に図示している。
【１６０５】図２３０は、次の画素行のゲート信号線１
７ａにコンデンサ１９ｂの一端子を図１９６、図１９４
で説明したように接続している。また、図１７９のよう
に、ゲート信号線１７ｂを複数画素行で共通にしている
（点灯制御線１７９１で短絡）。また、図１３１、図１
９７で説明したように、ゲートドライバＩＣ１２を表示
画面２１の一辺に配置した３辺フリーの構成を採用して
いる。
【１６０６】図１のＴＦＴ１１ａ、図２１、図４３、図
７１のＴＦＴ１１ｂのキンクバラツキの影響を軽減する
ためには、ＴＦＴ１１を形成する基板の電位を固定する
ことが好ましい。たとえば、シリコン基板などの金属基
板上にＴＦＴを形成すればよい。また、ガラス基板にＴ
ＦＴを形成する場合でも、基板に金属などで薄い電位安
定化層を形成し、この上にＴＦＴ１１などを形成する。
また、この電位安定化層にＴＦＴなどの素子の１端子を
接地するとよい。以上のように、基板を電位固定するこ
とのより、キンクバラツキを大幅に低減できる。特に、
光を上取り出しする構成の場合は、基板を透明にする必
要がないので、上記の構成の採用は容易である。
【１６０７】図２３１でも理解できるように、隣接した
画素行のゲート信号線１７ａは注目する画素行のゲート
信号線１７ａに対して１Ｈ遅れて、Ｖｇｈとなる。した
がって、突き抜け電圧は１Ｈ遅れて印加される。他の動
作は、図２２８、図２２９で説明した動作と同一である
ので説明を省略する。
【１６０８】図２２８、図２２９は駆動用ＴＦＴ１１ａ
がＰチャンネルの場合であった。駆動用ＴＦＴ１１ａが
Ｎチャンネルの場合は、図２３２の駆動波形となる。ｎ
チャンネルの場合は、Ｖｇｈ電圧の印加でスイッチング
ＴＦＴ１１ｂなどがオンし、Ｖｇｌ電圧の印加でオフす
る。したがって、突き抜け電圧は図２３２のＶｇ波形で
もわかるように、ゲート信号線１７ａに印加された電圧
がＶｇｌ→Ｖｇｈとなる時、Ｖｇｈ→Ｖｇｌとなる時に
発生する。画素行を選択し、非選択された時には、Ｖｇ
電圧はより低くなっている。したがって、駆動ＴＦＴ１
１ａをＮチャンネルで形成しておけば、図２２８、図２
２９で説明したように、良好な黒表示を実現できる。
【１６０９】なお、図２１０は図１のＴＦＴのＰチャン
ネルとＮチャンネルに変更したものである。したがっ
て、動作は図１、図１７１などと同様であるので説明を
省略する。また、ＰチャンネルとＮチャンネルとの変更
は図２１、図４３、図７１などでも同様であるので、本
発明の突き抜け電圧用のコンデンサ１９ｂの概念をその
まま他の画素構成にも適用することができる。
【１６１０】また、駆動用ＴＦＴ１１（図１ではＴＦＴ
１１ａ、図２１ではＴＦＴ１１ｂなど）はＰチャンネル
よりもＮチャンネルの方が突き抜け電圧による制御は良
好な結果となる場合が多い。以下、この理由について説
明をしておく。
【１６１１】図２７０（ａ）は、ドレイン電圧（Ｄ）を
ソース電圧（Ｓ）に対して、十分に低電圧にした（飽和
領域）にした場合の電流出力を示している。横軸は、ソ
ース（Ｓ）電圧に対してゲート（Ｇ）電圧である。ゲー
ト電圧をマイナス側にした時にソース（Ｓ）−ドレイン
（Ｄ）間に電流が流れる。縦軸は、ソース（Ｓ）−ドレ
イン（Ｄ）間電流である。
【１６１２】一般的に低温ポリシリコン技術で形成した
ＴＦＴはＶ0電圧以下にした時に、電流が流れる。Ｖ0電
圧は３〜４（Ｖ）である。また、一般的に、Ｐチャンネ
ルのＴＦＴは電流が流れ始める電圧（Ｖ0）から１〜
１．５（Ｖ）で１〜１０μＡ（たとえば、Ｗ／Ｌ＝６／
９μｍ）の電流が流れる。この電圧幅をＶｃ（Ｖ）とす
る。
【１６１３】したがって、Ｐチャンネルの場合は、黒表
示の時、ゲート（Ｇ）電圧Ｖ0で電流が流れはじめ、ゲ
ート（Ｇ）電圧Ｖ0＋Ｖcで１〜１０μＡの電流が流れ
る。図１の主要な部分を抜き出し、等価回路図で書く
と、図２７０（ｃ）のようになる。保持用のコンデンサ
１９ａの容量をＣａとし、突き抜け電圧発生用のコンデ
ンサ１９ｂの容量とＣｂ、ＴＦＴ１１ｂのチャンネル容
量をＣｔとする。また、ＣｂとＣｔとを加えた容量をＣ
ｃとする。ＴＦＴ１１ａのゲート電圧をＶｇとする。
【１６１４】ゲート信号線１７ａに印加された電圧は、
ＣａとＣｃに分圧され、ＴＦＴ１１ａのゲート（Ｇ）端
子に印加される。たとえば、Ｃａ：Ｃｃ＝３：２で、ゲ
ート信号線の電圧が１０（Ｖ）変化したとすれば、この
電圧は、３：２に分圧されてゲート（Ｇ）端子にＶｇと
して印加される。つまり、Ｖｄｄ＝０（Ｖ）であれば、
ゲート信号線１７ａの電位が０（Ｖ）から−１０（Ｖ）
に変化した時、Ｖｇ＝−４（Ｖ）となる。
【１６１５】Ｖｇにあらかじめ所定電圧が印加されてい
る場合も同様である。ゲート信号線１７ａに印加された
電圧の変化がＣａとＣｃ容量に分圧されて印加する。し
かし、突き抜け電圧は、ゲート信号線１７の電位の変化
によるものである。また、Ｃａ、Ｃｃは固定値である。
そのため、電位の変化はＶｇｈとＶｇｌで決まるから一
定である。たとえば、突き抜け電圧は、画像表示状態に
関わらず、０．１（Ｖ）というように一定値である。
【１６１６】Ｖｇ電圧は、画像によって変化する。たと
えば、黒表示では、Ｖｇ電圧は−３（Ｖ）である。白表
示では−４（Ｖ）である（図２７０（ａ）の実線ａを参
照）。しかし、突き抜け電圧は、たとえば、０．１
（Ｖ）というように固定値である。そのため、黒表示の
Ｖｇ＝３（Ｖ）に対する突き抜け電圧０．１（Ｖ）と、
白表示のＶｇ＝４（Ｖ）に対する突き抜け電圧０．１
（Ｖ）とは寄与度が異なる。つまり、黒表示に対する突
き抜け電圧の割合の方が、白表示に対する突き抜け電圧
の割合の方大きい。したがって、突き抜け電圧の影響
は、黒表示で大きく、白表示で小さいことになる。
【１６１７】この動作は、ＥＬ表示パネルの表示を良好
な方にすることに寄与する。つまり、黒表示で突き抜け
電圧が大きければ、黒表示で、ソース信号線１８に流す
プログラム電流が大きくなる。したがって、書き込み不
足が解消される。白表示で突き抜け電圧の影響は小さい
方がよい。
【１６１８】駆動用ＴＦＴ１１がＰチャンネルの場合
は、黒表示にするＶ０電圧が−３（Ｖ）以下と絶対値が
比較的大きい。少なくとも、黒表示の階調１（第１番目
の階調）で流す電流（およそ、２〜５０ｎＡ）を発生す
る電圧Ｖ0と、白表示の最大の階調で流す電流Ｉｉ（μ
Ａ）を発生する電圧Ｖ0＋Ｖｃとの関係は次式を満足さ
せることが好ましい。
【１６１９】 １／２ ≦ ｜（Ｖｃ＋Ｖ0）／Ｖ0｜ ≦ ３ さらに好ましくは、 １ ≦ ｜（Ｖｃ＋Ｖ0）／Ｖ0｜ ≦ ２ を満足させることが好ましい。突き抜け電圧の影響が黒
表示で顕著となり、良好な黒表示を実現でき、かつ、白
表示での突き抜け電圧の影響が軽減からである。
【１６２０】また、図２７０（ａ）において、従来のＶ
ｃの大きさをＶ0に比較して相対的に大きくしてもよ
い。つまり、Ｓ値を小さくする。また、モビリティを小
さくする。
【１６２１】図２７０（ａ）のＰチャンネルの場合は、
点線ｂに示すようにＶ0電圧を０電位側にシフトさせる
ことが好ましい。このシフトは、ＰチャンネルＴＦＴの
半導体層へのドーピング量を変更することにより実現で
きる。以上の事項は、図２７０（ｂ）のＮチャンネルの
場合も同様である。
【１６２２】アレイ作製にあたっては、ゲートドライバ
回路１２などを構成するＴＦＴのドーピングは従来と同
一にし、画素のＴＦＴ１１ａのドーピング量を変化させ
ればよい。これは、ドーピングの際、マスクを用いるこ
とにより形成できる。また、ゲートドライバ回路１２な
どを構成するＴＦＴをＮチャンネルのみで構成し、画素
のＴＦＴ１１ａをＰチャンネルとする。逆に、画素のＴ
ＦＴ１１ａをＮチャンネルとした場合は、ゲートドライ
バ回路１２などを構成するＴＦＴなどはＰチャンネルと
する。以上の事項は以下の事項にも適用することができ
る。
【１６２３】図２７０はＮチャンネルのＴＦＴのソース
電圧（Ｓ）とドレイン電圧（Ｄ）に対して、十分に高電
圧にした（飽和領域）にした場合の電流出力を示してい
る。横軸は、ソース（Ｓ）電圧に対してゲート（Ｇ）電
圧である。ゲート電圧をプラス側にした時にソース
（Ｓ）−ドレイン（Ｄ）間に電流が流れる。縦軸は、ソ
ース（Ｓ）−ドレイン（Ｄ）間電流Ｉｉである。
【１６２４】一般的に低温ポリシリコン技術で形成した
ＮチャンネルのＴＦＴはＶ0電圧以上にした時に、電流
が流れる。Ｖ0電圧は１〜２（Ｖ）である。また、一般
的に、ＮチャンネルのＴＦＴは電流が流れ始める電圧
（Ｖ0）から１〜１．５（Ｖ）で１〜１０μＡ（たとえ
ば、Ｗ／Ｌ＝６／９μｍ）の電流が流れる。この電圧幅
をＶｃ（Ｖ）とする。
【１６２５】したがって、Ｎチャンネルの場合は、黒表
示の時、ゲート（Ｇ）電圧Ｖ0で電流が流れはじめ、ゲ
ート（Ｇ）電圧Ｖ0＋Ｖcで１〜１０μＡの電流が流れ
る。
【１６２６】Ｖｇ電圧は、画像によって変化する。たと
えば、黒表示では、Ｖｇ電圧はグランド電圧から、１．
５（Ｖ）である。白表示では２．５（Ｖ）である（図２
７０（ｂ）を参照）。しかし、突き抜け電圧は、たとえ
ば、０．１（Ｖ）というように固定値である。そのた
め、黒表示のＶｇ＝１．５（Ｖ）に対する突き抜け電圧
０．１（Ｖ）と、白表示のＶｇ＝２．５（Ｖ）に対する
突き抜け電圧０．１（Ｖ）とは寄与度が異なる。つま
り、黒表示に対する突き抜け電圧の割合の方が、白表示
に対する突き抜け電圧の割合の方大きい。したがって、
突き抜け電圧の影響は、黒表示で大きく、白表示で小さ
いことになる。つまり、Ｎチャンネルでは、Ｐチャンネ
ルに比較してV0電圧が低い。そのため、駆動ＴＦＴ１１
ａは、Ｎチャンネルの方が、Ｐチャンネルよりも、つま
り、黒表示で突き抜け電圧が大きくなり、黒表示で、ソ
ース信号線１８に流すプログラム電流が大きくなる。し
たがって、書き込み不足が解消される。
【１６２７】なお、以上の事項は、図５４、図６８、図
１０３などの電圧プログラムの画素構成に対しても適用
することができることは言うまでもない。つまり、一定
以上のプログラム電圧以上にならないとＥＬ素子１５に
電流を流さないようにすることができるからである。し
たがって、黒表示などにおいて、ノイズで信号が揺れて
いる際は、ノイズレベルを除去（突き抜け電圧の効果に
より、一定のレベルまではＥＬ素子１５は点灯しない）
できるからである。また、白ピーク輝度をだしやすくな
り、画質が向上する。
【１６２８】また、以上の実施例ではコンデンサ１９ｂ
の容量で、突き抜け電圧を設定（所望値にする）すると
した。突き抜け電圧の値は、ゲート信号線１７の振幅値
で変化する。したがって、ゲート信号線１７ａ（図１の
場合）の振幅値を調整することにより、突き抜け電圧を
調整することができる。たとえば、ゲート信号線のＶｇ
ｈ＝１０（Ｖ）、Ｖｇｌ＝０（Ｖ）であれば、振幅値は
１０（Ｖ）である。この状態で突き抜け電圧が０．１
（Ｖ）とする。Ｖｇｈを１２（Ｖ）とすることにより振
幅値は１２（Ｖ）となる。したがって、理想的には突き
抜け電圧は０．１２（Ｖ）となる。つまり、ゲート信号
線１７の振幅により自由に突き抜け電圧を変更でき、ベ
ース電流を調整できる。
【１６２９】この制御は容易である。ゲート電圧を発生
する電源回路をコマンドにより、ＶｇｈまたはＶｇｌの
値を設定できるようにしておけばよいからである。この
電圧を調整することにより、突き抜け電圧の微妙な調整
が可能になる。
【１６３０】ゲート信号線１７ａに印加する信号（ＴＦ
Ｔ１１のオンオフ信号）のスルーレート（立ち上がりお
よび立下り時間に対する電圧の変化）が高いと突き抜け
電圧は増加する傾向にある。逆にスルーレートが低いと
突き抜け電圧は低下する。つまり、スルーレート４０
（Ｖ）／μsecの方が、２０（Ｖ）／μsecよりも突き抜
け電圧は大きくなる。ゲート信号のスルーレートはゲー
トドライバ１２の出力バッファ（インバータ回路、オペ
アンプなど）の駆動能力で変化する。出力バッファの出
力電流を制御することにより、スルーレートを調整でき
る。したがって、出力バッファの出力電流を制御するこ
とにより、突き抜け電圧を調整できる。出力バッファの
出力電流を制御することは、出力バッファの供給電圧を
調整すること、ゲート（Ｇ）端子への印加波形を鈍らす
ことなどにより実現できる。また、供給電圧を調整する
ことは回路構成上、容易である。ゲート（Ｇ）端子への
印加波形を鈍らすことは前段のバッファのサイズを小さ
くすること（能力を低下させる）により、実現できる。
また、ゲート信号線１７ａに印加するオンオフ信号をサ
インカーブや鋸歯状の信号としても突き抜け電圧を変化
できる。以上の事項は、以下に説明する電圧制御信号
線、共通信号線の制御においても適用される。
【１６３１】なお、図１７１などにおいて、突き抜け電
圧発生用のコンデンサ１９ｂは、一方の電極をゲート信
号線１７にするとしたが（ゲート信号線１７に接続する
としたが）、これに限定するものではない。例えば、突
き抜け電圧発生用にコンデンサ１９ｂの制御用の電圧制
御信号線を別途形成する。コンデンサ１９ｂの２つの電
極のうち、一方をＴＦＴ１１ａのゲート（Ｇ）端子に接
続し、他方を別途形成した前記電圧制御信号線に接続す
る構成でもよい。この構成では、ゲート信号線１７ａの
選択状態に同期して、電圧制御信号線にパルス信号（矩
形波に限定するものではない。サインカーブや鋸歯状の
信号でもよい）を印加すればよい。また、このパルス振
幅値を調整することにより、突き抜け電圧を容易に調整
できる。
【１６３２】この構成を図２３５に示している。電圧制
御信号線１７ｃに印加されたパルス電圧によって、コン
デンサ１９ｂを介して突き抜け電圧がＴＦＴ１１ａのゲ
ート（Ｇ）端子に印加される。
【１６３３】電圧制御信号線１７ｃはゲート信号線１７
と動作は同一である。図２３６に図示するように、電圧
制御信号線１７ｃはゲートドライバ回路１２の出力端子
として構成される。また、図１７９で説明したように、
ゲート信号線１７ｂは点灯制御線１７９１に接続されて
いる。
【１６３４】突き抜け電圧を発生させる信号をゲート信
号線１７ａから供給するのではなく、図２３７に図示す
るように、電圧制御信号線１７ｃから供給すると突き抜
け電圧の制御が容易になる。図２３７は図２３６の表示
パネルを駆動する信号波形の説明図である。なお、説明
を容易にするため、選択する画素行は画素行番号（１）
であるとして説明する。
【１６３５】画素行（１）が選択されると、ゲート信号
線１７ａ（１）がＶｇｈからＶｇｌに変化するため、コ
ンデンサ１９ｂによって、ゲート信号線１７ａの電位が
突き抜ける。この突き抜けによりＶｇ電圧はＶ０とな
る。
【１６３６】次に、ＴＦＴ１１ａは、ソースドライバ回
路１４が吸収する電流Ｉｗに等しい電流を流す。しか
し、黒表示の場合、ＴＦＴ１１ａが流す電流の値は小さ
い。一例として３０ｎＡ以下である。このような電流で
は、ソース信号線１８の寄生容量を１Ｈ期間内に十分に
充放電することができない。したがって、ソース信号線
１８の電位を１Ｈ期間内に所定電圧にすることができな
い。つまり、Ｖｇ電圧も低く、本来必要な電圧Ｖｂとす
ることができず、Ｖｃ電圧となる。
【１６３７】つぎに、ゲート信号線１７ａ（１）がオン
電圧（ｖｇｌ）からオフ電圧（Ｖｇｈ）に変化するた
め、再び、コンデンサ１９ｂにより突き抜け電圧が発生
する。この突き抜け電圧により、Ｖｇ電圧はＶｃ電圧か
らＶａ電圧にシフトする。
【１６３８】さらに、ｔ１の時間遅れて、電圧制御信号
線１７ｃ（１）が低電圧から高電圧にシフトする。した
がって、さらに突き抜け電圧が発生し、ＴＦＴ１１ａの
ゲート（Ｇ）端子電圧Ｖｇは目標電圧のＶｂにシフトす
る。このシフトする電圧を調整することにより、突き抜
け電圧を自由に制御できる。つまり、図２２８、図２２
９の構成では電圧の変化（突き抜け電圧量）は、ゲート
信号線１７ａの振幅で制約される。しかし、図２３６の
ように、電圧制御信号線１７ｃを別途設けることによ
り、突き抜け電圧量を変更することが容易となる。ま
た、印加する信号のスルーレートの制御も容易である。
また、電圧制御信号線１７ｃに印加する信号の電位レベ
ルにも制約を受けないため、回路構成も容易となる。
【１６３９】したがって、ＴＦＴ１１ａは全く電流を流
さないようにプログラムされるか、もしくは所望値の黒
電流を流すようにプログラムされる。つまり、ＥＬ素子
１５には微小な電流しか流れないようにプログラムされ
る。そのため、本発明のＥＬ表示パネルは黒浮きがな
く、高コントラスト表示を実現できる。このＶｂ電圧は
１フィールド（１フレーム）、つまり、次に画素が選択
され、書き換えられるまで保持される。
【１６４０】以上のように本発明は、電圧制御信号信号
線１７ｃの電圧変動は、コンデンサ１１ｂを介してＴＦ
Ｔ１１ａに供給される。したがって、ＥＬ素子１５に流
れる電流を制御している。この制御は特に、黒表示を実
現するのに有効である。
【１６４１】図２３７と図２３８との差異は、電圧制御
信号線１７ｃの動作タイミングｔ１を１Ｈとした点であ
る。他の点は同一である。図２３８のように構成するこ
とにおり、ゲート信号線１７ａと電圧制御信号線１７ｃ
との動作クロックを同一にすることができるため、回路
構成が容易になる。
【１６４２】図２３６は画素構成が図１の電流プログラ
ムの画素構成である。しかし、本発明は電流プログラム
方式に限定するものではなく、電圧プログラムの画素構
成にも適用することができる。図２３９は図５４などで
説明した電圧プログラムの画素構成に、本発明の技術的
思想を適用したものである。
【１６４３】図２３９はコンデンサ１９ｂの一端子をＴ
ＦＴ１１ｂのドレイン（Ｄ）端子に接続し、他方の端子
を電圧制御信号線１７ｃと接続したものである。なお、
スイッチングＴＦＴ１１ｂはＮチャンネルのＴＦＴで形
成している。
【１６４４】図２４０は図２３９の画素構成における駆
動波形の説明図である。画素行（１）が選択されると、
ゲート信号線１７ａ（１）がＶｇｌからＶｇｈに変化す
るため、コンデンサ１９ｂによって、ゲート信号線１７
ａの電位が突き抜ける。この突き抜けによりＶｇ電圧
は、保持されていたＶｗからＶ０となる。
【１６４５】次に、ＴＦＴ１１ａは、ソースドライバ回
路１４が吸収する電流Ｉｗに等しい電流を流す。しか
し、黒表示の微小な電流では、ソース信号線１８の寄生
容量を１Ｈ期間内に十分に充放電することができない。
したがって、ソース信号線１８の電位を１Ｈ期間内に所
定電圧にすることができない。つまり、Ｖｇ電圧も低
く、本来必要な電圧Ｖｂとすることができず、Ｖｃ電圧
となる。
【１６４６】つぎに、ゲート信号線１７ａ（１）がオン
電圧（ｖｇｈ）からオフ電圧（Ｖｇｌ）に変化するた
め、再び、コンデンサ１９ｂにより突き抜け電圧が発生
する。この突き抜け電圧により、Ｖｇ電圧はＶｃ電圧か
らさらに低下してＶａ電圧にシフトする。
【１６４７】さらに、ｔ１の時間遅れて、電圧制御信号
線１７ｃ（１）が低電圧から高電圧にシフトする。した
がって、突き抜け電圧が発生し、ＴＦＴ１１ａのゲート
（Ｇ）端子電圧Ｖｇは目標電圧のＶｂにシフトする。し
たがって、目標とする電圧ＶｂをＴＦＴ１１ａのゲート
（Ｇ）端子に印加することができる。
【１６４８】図２４０と図２４１との差異は、電圧制御
信号線１７ｃの動作タイミングｔ１を１Ｈとした点であ
る。他の点は同一である。図２４１のように構成するこ
とにおり、ゲート信号線１７ａと電圧制御信号線１７ｃ
との動作クロックを同一にすることができるため、回路
構成が容易になる。
【１６４９】電圧制御信号線１７ｃを用いる構成は、他
の数々の構成が例示される。たとえば、図２４２はスイ
ッチングＴＦＴ１１ｃのドレイン（Ｄ）端子と電圧制御
信号線１７ｃ間にコンデンサ１９ｂを配置（形成）した
構成である。図２４２の構成は、直接にＴＦＴ１１ａの
ゲート（Ｇ）端子に突き抜け電圧を印加する構成ではな
い。しかし、電圧制御信号線１７ｃに印加した信号波形
はコンデンサ１９ｂを介してＴＦＴ１１ｃのドレイン
（Ｄ）端子に印加される。そして、このドレイン（Ｄ）
端子に印加された電圧がＴＦＴ１１ｂなどを介して、Ｔ
ＦＴ１１ａのゲート（Ｇ）端子に反映（影響、作用、制
御）されるのである。
【１６５０】つまり、図２４２の画素構成では、ＥＬ素
子１５に電流を流す駆動素子１１ａと直接制御するもの
ではない。しかし、駆動素子１１ａが流す電流を制御す
ることができる。本発明は、プログラムした電流を制御
してそれよりも低い（場合によっては高くする場合もあ
る。たとえば、白ピーク電流がよりながれるように制御
する場合である。）電流をなんらかの方法で行うもので
ある。したがって、図２４２の構成も本発明の技術的思
想の範疇である。
【１６５１】図２４３は図２１、図４３、図７１のカレ
ントミラーの画素構成において、電圧制御信号線１７ｃ
と突き抜け電圧発生用のコンデンサ１９ｂを形成した方
式である。この構成については特に説明を要さないであ
ろう。したがって、説明を省略する。
【１６５２】図２４５は、突き抜け電圧発生用１１ａを
形成していない。電圧制御信号線１７ｃは保持用コンデ
ンサ１９の一端子に接続されている。いままで突き抜け
電圧用コンデンサ１９ｂに印加する電圧でＴＦＴ１１ａ
のゲート（Ｇ）端子の電位を制御し、ＴＦＴ１１ａが流
す電流を調整するとして説明した。
【１６５３】図２４５は電荷保持用コンデンサ１９を直
接に制御することにより、ＴＦＴ１１ａのゲート（Ｇ）
端子の電圧を制御し、ＴＦＴ１１ａに流す電流を制御す
るものである。動作は図２４１で説明した動作をそのま
ま、あるいは類推することにより適用することができ
る。図２４５の画素構成では、突き抜け電圧用のコンデ
ンサ１９ｂが不要である。したがって、画素構成が容易
となる。
【１６５４】図２６６は図２４５の画素構成における駆
動波形の説明図である。ゲート信号線１７ａ（１）が選
択されと、ＴＦＴ１１ｃとＴＦＴ１１ｄがオンする。次
に、ＴＦＴ１１ａは、ソースドライバ回路１４が吸収す
る電流Ｉｗに等しい電流を流す。しかし、黒表示の微小
な電流では、ソース信号線１８の寄生容量を１Ｈ期間内
に十分に充放電することができない。したがって、ソー
ス信号線１８の電位を１Ｈ期間内に所定電圧にすること
ができない。つまり、Ｖｇ電圧も低く、本来必要な電圧
Ｖｂとすることができず、Ｖｃ電圧となる。
【１６５５】つぎに、ゲート信号線１７ａ（１）がオン
電圧（ｖｇｌ）からオフ電圧（Ｖｇｈ）に変化する。同
時に、電圧制御信号線１７ｃ（１）が低電圧から高電圧
にシフトする。したがって、突き抜け電圧が発生し、Ｔ
ＦＴ１１ａのゲート（Ｇ）端子電圧Ｖｇは目標電圧のＶ
ｂにシフトする。したがって、目標とする電圧ＶｂをＴ
ＦＴ１１ａのゲート（Ｇ）端子に印加することができ
る。
【１６５６】なお、図２６６では、「ゲート信号線１７
ａ（１）がオン電圧（Ｖｇｌ）からオフ電圧（Ｖｇｈ）
に変化する。同時に、電圧制御信号線１７ｃ（１）が低
電圧から高電圧にシフトする。」としたが、これに限定
するものではなく、図２４０、または図２４１のように
ｔ１の期間おくれて、信号波形が変化するように構成し
てもよい。
【１６５７】図２４５の画素構成は、図１の画素構成に
も適用できることは言うまでもない。電荷保持用のコン
デンサ１９の一端子に電圧制御信号線１７ｃを接続する
（図２４４を参照）。そして、この電圧制御信号線１７
ｃに印加する信号によりＴＦＴ１１ａのゲート（Ｇ）端
子電圧を変動させ、ＴＦＴ１１ａが流す電流を制御（調
整）する。
【１６５８】また、コンデンサ１９ａの電極の下層に、
前記電極と絶縁された信号線を形成してもよい。仮に、
この信号線を共通信号線と呼ぶ。このような構成を実現
すれば、共通信号線と前記絶縁膜とコンデンサの電極と
で第２のコンデンサを形成することができる。このコン
デンサは、図１７１のコンデンサ１９ｂと見なせる。し
がたって、共通信号線に先と同様にパスル信号を印加す
ることにより、先と同様の作用および効果を発揮でき
る。なお、呼び方を共通信号線と呼んだが、機能、構成
は先に説明した電圧制御信号線１７ｃと差がない。した
がって、電圧制御信号線１７ｃで説明した事項、内容は
そのまま、共通信号線に適用することができる。
【１６５９】また、以上の実施例では、突き抜け電圧発
生用コンデンサ１９ｂの一方の端子は、ＴＦＴ１１ａの
ゲート（Ｇ）端子に接続するとした。しかし、本発明
は、この構成に限定するものではない。たとえば、図２
６７のように、電荷保持用のコンデンサ１９ａ、１９ｃ
の中点にコンデンサ１９ｂに一方の端子を接続してもよ
い。図２６７に図示するように、構成することにより、
突き抜け電圧の影響が、ＴＦＴ１１ａのゲート（Ｇ）端
子に与える割合が少なくなる。
【１６６０】また、図２７７に示す構成も効果的であ
る。図２７７では画素が選択されると、ソースドライバ
回路１４からの電圧はＴＦＴ１１ｂのドレイン（Ｄ）端
子Ｖｋに印加される。この電圧（つまり、プログラム電
流である）が、コンデンサ１９ａとコンデンサ１９ｃで
分割されて、駆動用ＴＦＴ１１ａのゲート（Ｇ）端子電
圧Ｖｇとなる。したがって、ゲート（Ｇ）端子電圧Ｖｇ
はプログラムされた電圧Ｖｋに比較して低くなる。その
ため、ＴＦＴ１１ａに流れる電流（ＥＬ素子１５に流れ
る電流）は、プログラムされた電流よりも小さくなる。
そのため、プログラム電流を大きくし、ＥＬ素子１５に
流れる電流を小さくできる。したがって、黒表示でも、
書き込み不足がなくなる。
【１６６１】図２７７において、コンデンサ１９ａの容
量をＣａとし、電圧シフト用のコンデン１９ｃの容量を
Ｃｃとし、ゲート信号線に印加される高電圧信号（Ｖｇ
ｈ）とし、ゲート信号線に印加される低電圧信号（Ｖｇ
ｌ）とした時、以下の条件を満足するように構成するこ
とにより、良好な黒表示を実現できる。
【１６６２】０．５ ≦ ｜Ｖｇｈ−Ｖｇｌ｜×（Ｃａ
／Ｃｃ） ≦ １０ さらに好ましくは、以下の条件を満足させることが好ま
しい。
【１６６３】 １ ≦ ｜Ｖｇｈ−Ｖｇｌ｜×（Ｃａ／Ｃｃ） ≦ ５ また、図２７０のＶcを基準にすれば、 ０．０５ ≦ ｜Ｖｃ｜×（Ｃａ／Ｃｃ） ≦ １ さらに好ましくは、以下の条件を満足させることが好ま
しい。
【１６６４】 １ ≦ ｜Ｖｃ｜×（Ｃａ／Ｃｃ） ≦ ５ 以上の事項は図５７、図５４、図１０３などの画素構成
にも有効である。たとえば、図５７の電圧プログラムの
画素構成では、ＴＦＴ１１ａのゲート（Ｇ）端子とゲー
ト信号線１７ａ間に突き抜け電圧発生用のコンデンサ１
９ｂを形成または配置する。
【１６６５】以上の事項は図２９２の実施例にも適用さ
れる。また、図２１、図４３、図７１などで説明した画
素構成にも適用することができることは言うまでもない
（図２９１を参照）。また、図５４、図６８、図１０３
なでの電圧プログラムの画素構成にも適用できる。ＴＦ
Ｔを突き抜ける電圧を補償できる。また、電位シフトさ
せることにより最良動作点で動作させることができるか
らである。
【１６６６】図２７７は突き抜け電圧発生用のコンデン
サ１９ｂを付加した構成であった。しかし、図２７７の
構成では、一般的にＰチャンネルのＴＦＴ１１ｂはオン
抵抗を低くするため、チャンネル幅Ｗを比較的大きくす
る必要がある。そのため、ソース−ゲート容量が比較的
大きい。したがって、コンデンサ１９ｂを付加せずと
も、ＴＦＴ１１ｂに発生する寄生容量で代用できる。
【１６６７】図２７７のように、突き抜け電圧用のコン
デンサ１９ｂと動作点シフト用のコンデンサ１９ｃの両
方を作製すると、動作点Ｖｇにバラツキが発生する場合
がある。この課題に対しては、画素行を選択するスイッ
チングＴＦＴ（図１では、ＴＦＴ１１ｂ、１１ｃ。図２
１、図４３、図７１ではＴＦＴ１１ｃ、１１ｄ）をＮチ
ャンネルにして、突き抜け電圧を極力低減することが効
果的である。この実施例を図２９２に示す。図２９２で
は、スイッチングＴＦＴ１１ｂをＮチャンネルにするこ
とにより、Ｐチャンネルに比較して突き抜け電圧を１／
２〜１／５にすることができる。したがって、突き抜け
電圧は発生しにくく、Ｖｋ電圧のシフトは発生しにく
い。そのため、ＴＦＴ１１ａのゲート（Ｇ）端子電圧Ｖ
ｇ電圧のばらつきも発生しにくい。なお、図２９２で
は、逆バイアス電圧Ｖｍ印加用のＴＦＴ１１ｇ（スイッ
チング手段）と付加している。
【１６６８】以上は、図１の画素構成の場合であった
が、図２１、図２２、図４３、図７１の構成もの同様で
ある（図２７８を参照）。画素が選択されると、ＴＦＴ
１１ｄがオンし、ソース信号線１８からの電圧（電流）
が、ＴＦＴ１１ｄのドレイン（Ｄ）端子に接続されたコ
ンデンサ１９ａの一端子に書き込まれる。つまり、ソー
スドライバ回路１４からの電圧はＴＦＴ１１ｂのドレイ
ン（Ｄ）端子Ｖｋに印加される。この電圧（つまり、プ
ログラム電流である）が、コンデンサ１９ａとコンデン
サ１９ｃで分割されて、駆動用ＴＦＴ１１ｂのゲート
（Ｇ）端子電圧Ｖｇとなる。したがって、ゲート（Ｇ）
端子電圧Ｖｇはプログラムされた電圧Ｖｋに比較して小
さく。そのため、ＴＦＴ１１ｂに流れる電流（ＥＬ素子
１５に流れる電流）は、プログラムされた電流よりも小
さくなる。そのため、プログラム電流を大きくし、ＥＬ
素子１５に流れる電流を小さくできる。したがって、黒
表示でも、書き込み不足がなくなる。
【１６６９】なお、明らかな事項であるが、図２７８に
図示するように各画素１６には、逆バイアスのＴＦＴ１
１ｇを付加してもよい。また、突き抜け電圧発生用のコ
ンデンサ１９ｂを付加してもよいことは言うまでもな
い。もちろん、ＥＬ素子１５に流れる電流をオンオフ制
御するＴＦＴ１１ｄを付加してもよいことは言うまでも
ない。以上のように本発明は、本明細書で記載した（説
明した）構成あるいは実施例あるいは技術的思想を相互
に組み合わせることができる。
【１６７０】なお、共通信号線、電圧制御信号線は画素
行に平行に形成する。つまり、画素行ごとに前記信号線
を形成（配置）する。しかし、必ずしも画素行ごとに形
成することに限定されるのもではない。たとえば、２画
素行以上ずつ画素を選択する場合は、複数画素行ごとに
前記信号線を形成（または配置）すればよい。
【１６７１】また、図１７１などにおいて、１９ｂは２
端子のコンデンサとしたがこれに限定するものではな
い。たとえば、ＴＦＴを用いて、ＴＦＴのソース−ゲー
ト間容量を用いてコンデンサとしてもよい。つまり、突
き抜け電圧を発生させる素子はコンデンサに限定される
ものではなく、ＥＬ素子１５の駆動用ＴＦＴ１１ａのゲ
ート（Ｇ）端子に絶縁状態で、この端子の電位を変更で
きるものであればいずれでもよい。もちろん、ダイオー
ドの接合容量でもコンデンサを構成できることは言うま
でもない。
【１６７２】また、コンデンサ１９ｂは各画素に形成す
るとしたが必ずしもこれに限定するものではない。たと
えば、隣接した画素で１つのコンデンサ１９ｂを形成し
てもよい。
【１６７３】また、コンデンサ１９ｂに一端にＴＦＴな
どのスイッチング素子を配置（形成）し、このスイッチ
ング素子をオンオフ制御することにより、コンデンサ１
９ｂを画素１６から切り離せるように構成してもよい。
つまり、画素１６からコンデンサ１９ｂを切り離すこと
により、ベース電流を変更（あり、なし）することがで
きるようになる。また、スイッチング素子でコンデンサ
１９ｂを切り離すとしたが、コンデンサ１９ｂの電極間
をショートするＴＦＴ（スイッチング素子）などを形成
（配置）し、このスイッチング素子をオンさせることに
より、コンデンサ１９ｂの容量を０とする制御を行って
もよい。
【１６７４】電位の変更の対象はＴＦＴ１１ａに限定す
るものではない。ＥＬ素子１５の電流量を設定する素子
であればいずれでもよい。つまり、駆動量ＴＦＴ１１ａ
はＭＩＭ、ＴＦＤ（薄膜ダイオード）などでも構成でき
るからである。これらを制御することによりＥＬ素子１
５に流れる（あるいは流す）電流を制御できるように構
成すればよい。この構成では、必要に応じてカソード電
極と横ストライプ状に加工（形成）する。
【１６７５】また、図８９から図１０２などで、逆バイ
アス電圧Ｖｍを印加することによりＥＬ素子１５の劣化
を防止するという逆バイアス駆動方式について説明をし
た。説明するまでもないが、この逆バイアス駆動方式と
図２２２、図２２３、図２２４などで説明した突き抜け
電圧により、ＥＬ素子１５に流れる電流を制御するとう
方式（突き抜け駆動方式と呼ぶ）とを組み合わせても良
いことはいうまでもない。
【１６７６】図２２３は、図６８の電圧プログラムの画
素構成に突き抜け電圧発生用のコンデンサ１９ｂを付加
するとともに、逆バイアス電圧Ｖｍを印加するＴＦＴ１
１ｄを付加した構成である。
【１６７７】なお、逆バイアス電圧ＶｍはＴＦＴ１１ｄ
で印加するとしたがこれに限定するものではなく、コン
デンサに置き換えてもよい。つまり、突き抜け電圧用コ
ンデンサ１９ｂのように、コンデンサの一端にパルス電
圧を印加することにより、コンデンサの電極に印加され
た電圧を、突き抜けによりＥＬ素子１５に印加するよう
に構成してもよい。
【１６７８】図２２４は、図２１、図４３、図７１など
で説明したカレントミラーの画素構成（電流プログラム
方式）に逆バイアス用のＴＦＴ１１ｇを追加した構成で
ある。また、図２２５は図６７で説明した電圧プログラ
ム方式の画素構成に逆バイアス用のＴＦＴ１１ｇを追加
した画素構成である。また、図２２６は図１の画素構成
（電流プログラム方式）の画素構成に逆バイアス用のＴ
ＦＴ１１ｇを追加した画素構成である。
【１６７９】なお、以上の実施例において、突き抜け電
圧用コンデンサ１９ｂは２端子のコンデンサであるとし
て説明したが、これに限定するものではない。たとえ
ば、図２２７では、トランジスタ２２７１のチャンネル
容量でコンデンサ１９ｂを構成（形成、作製）したもの
である。ソース−ドレイン容量を用いても良い。
【１６８０】同様に電荷保持用コンデンサ１９ａも２端
子のコンデンサに限定するものではない。図２２７で説
明したように、トランジスタのチャンネル容量で構成し
てもよい。また、ダイオード（図２２７のトランジスタ
２２７１（１９ｂ））はダイオードともみなせる）で容
量を形成してもよい。その他、電荷を保持できる素子で
あればいずれでもよい。以上の事項は、本発明の他の実
施例にも適用できることはいうまでもない。
【１６８１】また、突き抜け駆動方式と逆バイアス駆動
との組み合わせだけではなく、ブロック駆動方式や、Ｎ
倍パルス駆動方式、複数画素行選択方式など、本明細書
で記載した本発明は相互に組み合わせることができる。
以上の事項は、以降の事項に対しても同様である。
【１６８２】なお，突き抜け電圧により、目標値の電流
に対してずれが発生する。しかし、本発明のように略Ｎ
倍の電流がＥＬ素子１５に流れるようにプログラムし、
かつ表示画像を間欠表示する方式では、目標値に対する
ずれも略１／Ｎとなる。また、１倍の電流（通常駆動、
従来の駆動）に比較して、より飽和状態に近い領域でＴ
ＦＴ１１ａを動作させているため、ずれも少なくなる。
したがって、従来に比較してより良好な画像表示を実現
できる。
【１６８３】また、ＥＬ素子１５に流す電流を制御する
というのが本発明の技術的思想である。したがって、突
き抜け電圧の発生タイミングはゲート信号線１７ａの走
査タイミングと必ずしも同期がとれていることが必須の
条件ではない。非同期制御も可能であろう。突き抜け電
圧は複数回に分散して印加してもよい。
【１６８４】図１、図２１などの電流プログラム方式で
は、黒表示時のプログラム電流が小さく、黒表示しにく
いという課題がある。この課題に対しては、強制的に黒
表示電圧を書き込むのが効果的である。そこ１つの方法
がプリチャージ（ディスチャージ）駆動である。しか
し、図１などの画素構成では、プリチャージ電圧はソー
ス信号線１８を介して供給する必要があり、供給する電
圧はＶｄｄに近い電圧となる。
【１６８５】プリチャージ電圧がＶｄｄに近くなると、
ＴＦＴ１１ａが白表示の供給電流を出力するまで長時間
を要するようになる。そのため、画面１２に縦線の表示
ムラが発生する。
【１６８６】この課題を解決する構成が図３６８の構成
である。図３６８では、駆動用ＴＦＴ１１ａのゲート
（Ｇ）端子に電圧を印加するＴＦＴ１１ｅを具備してい
る。ＴＦＴ１１ｅをオンさせることにより、電圧供給ソ
ース信号線３６８１に印加された電圧をＴＦＴ１１ａに
供給する。
【１６８７】ＴＦＴ１１ｅのゲート（Ｇ）端子はゲート
信号線１７ｅに接続されている。ゲート信号線１７ｅは
ゲート信号線１７ａと同期をとって走査される。ただ
し、ゲート信号線１７ｅはゲート信号線１７ａよりの１
Ｈ以上速くオン電圧が印加される。つまり、ゲート信号
線１７ｅにオン電圧が印加され、ＴＦＴ１１ｅがオンし
て、電圧供給ソース信号線３６８１の電圧をＴＦＴ１１
ａのゲート（Ｇ）端子に供給し、その後、げーと信号線
１７ａにオン電圧が印加されて、ＴＦＴ１１ｂがオンす
る。この時、ゲート信号線１７ｅにはオフ電圧が印加さ
れ、ＴＦＴ１１ｅはオフ状態となっている。
【１６８８】電圧供給ソース信号線３６８１の電圧に印
加する電圧は固定値でもよい。この固定値とは、プリチ
ャージ電圧のように一定の黒表示電圧である。しかし、
好ましくは、ＴＦＴ１１ａのゲート（Ｇ）端子に印加す
る電圧よりも低い電圧を印加するように構成することが
好ましい。たとえば、画素（１）のＴＦＴ１１ａのゲー
ト（Ｇ）端子に印加する電圧が８（Ｖ）、画素（２）の
ＴＦＴ１１ａのゲート（Ｇ）端子に印加する電圧が８．
５（Ｖ）、画素（３）のＴＦＴ１１ａのゲート（Ｇ）端
子に印加する電圧が９（Ｖ）であるとする。この場合
は、１Ｈ前に画素（１）のＴＦＴ１１ａのゲート（Ｇ）
端子に印加する電圧が８．５（Ｖ）、画素（２）のＴＦ
Ｔ１１ａのゲート（Ｇ）端子に印加する電圧が９
（Ｖ）、画素（３）のＴＦＴ１１ａのゲート（Ｇ）端子
に印加する電圧が９．５（Ｖ）となるように電圧供給ソ
ース信号線３６８１の電圧を印加する。
【１６８９】つまり、画素（１）は電圧供給ソース信号
線３６８１に印加された８．５（Ｖ）の電圧をＴＦＴ１
１ａのゲート（Ｇ）端子に印加してから、１Ｈ後（１Ｈ
に限定するものではない。１Ｈ以上以降であればよい。
なお、場合によっては１Ｈ以内でもよい。ＴＦＴ１１ａ
の電流応答時間が１Ｈよりも短い場合である。つまり、
少なくとも正規の電流プログラムを行う前に、電圧供給
ソース信号線３６８１からＴＦＴ１１ａ（駆動用ＴＦ
Ｔ）に電流制御するものであればよい。）、ソース信号
線１８に印加された８（Ｖ）の電圧をＴＦＴ１１ａのゲ
ート（Ｇ）端子に印加する。つまり、１Ｈ以前に、ＴＦ
Ｔ１１ａが本来ＥＬ素子１５に供給する電流よりも少な
くなるようにプログラムするのである。このように黒方
向にプログラムすることにより、良好な黒表示を実現す
ることができる。
【１６９０】なお、ここでは説明を容易にするため、Ｔ
ＦＴ１１ａのゲート（Ｇ）端子に電圧を書き込む（つま
り、電圧プログラムする）ように表現した。確かに、Ｔ
ＦＴ１１ｅでＴＦＴ１１ａのゲート（Ｇ）端子に印加す
るのは電圧値であるが、ソース信号線１８から書き込む
のは電流値である。この電流値がＴＦＴ１１ａのゲート
電圧としていくらになるかはＴＦＴ１１ａのＶｔ特性
（Ｖｔバラツキ）に左右される。したがって、ＴＦＴ１
１ｅでＴＦＴ１１ａのゲート（Ｇ）端子に供給する電圧
はこのＶｔ特性のバラツキ範囲を考慮して黒表示方向と
なるように電圧供給ソース信号線３６８１から電圧値を
書き込むのである。例示したのは、このＶｔのバラツキ
などが０．５（Ｖ）として、電圧供給ソース信号線３６
８１に電圧を印加しているのである。したがって、Ｖｔ
バラツキは大きな時は、＋１（Ｖ）というように電圧供
給ソース信号線３６８１に印加する電圧値も高くなる
（ＴＦＴ１１ａがＰチャンネルの場合である。ＴＦＴ１
１ａがＮチャンネルの場合は低くなる）。
【１６９１】同様に、画素（２）は電圧供給ソース信号
線３６８１に印加された９（Ｖ）の電圧をＴＦＴ１１ａ
のゲート（Ｇ）端子に印加してから、１Ｈ後（１Ｈに限
定するものではない。１Ｈ以上以降であればよい。）、
ソース信号線１８に印加された８．５（Ｖ）の電圧をＴ
ＦＴ１１ａのゲート（Ｇ）端子に印加する。画素（３）
は電圧供給ソース信号線３６８１に印加された９．５
（Ｖ）の電圧をＴＦＴ１１ａのゲート（Ｇ）端子に印加
してから、１Ｈ後（１Ｈに限定するものではない。１Ｈ
以上以降であればよい）、ソース信号線１８に印加され
た９（Ｖ）の電圧をＴＦＴ１１ａのゲート（Ｇ）端子に
印加する。
【１６９２】以上のように、本発明は、少なくとも駆動
用ＴＦＴに正規の電流プログラムを行う前に、前記駆動
用ＴＦＴが正規の電流プログラム値よりも小さくなるよ
うに事前に電圧プログラムを行うものである。なお、以
上の実施例は、画素構成が図１、図２１、図２２などの
電流プログラムの画素構成を対象に説明をしているが本
発明はこれに限定するものではない。たとえば、図６７
で説明した電圧プログラム方式の画素構成に適用するこ
とができる。電圧プログラム方式の画素構成では、事前
に流れる電流が少なくなるように電圧プログラムを行
い、その後、正規の電圧プログラムを行うことになる。
つまり、本発明は画素構成が電圧プログラム方式であっ
ても、電流プログラム方式であっても適用することがで
きる。
【１６９３】電圧供給ソース信号線３６８１に供給する
電圧は、Ｒ、Ｇ、Ｂで変化させることが好ましい。つま
り、画素が赤（Ｒ）の時に供給する電圧Ｖｒ、画素が緑
（Ｇ）の時に供給する電圧Ｖｇ、画素が青（Ｂ）の時に
供給する電圧Ｖｂとし、Ｖｒ、Ｖｇ、Ｖｂとを変化させ
ることが好ましい。もちろん、同一でもよい。変化させ
るのは、ＲＧＢでＥＬ素子１５の構造が異なり、ＲＧＢ
の立ち上がり電圧（発光開始電圧）が異なるからであ
る。
【１６９４】図３６８では、ＴＦＴ１１ｅが書き込む電
圧を電圧供給ソース信号線３６８１で供給し、ＴＦＴ１
１ｂが書き込む電圧（電流プログラム方式では電流をプ
ログラムするので、見かけ上電圧を供給しているように
見えるだけである。正、電圧プログラム方式では電圧で
ある。）をソース信号線１８から供給していた。しか
し、このように構成すると、従来の画素構成と比較して
２倍の信号線が必要となる。図３６９のように構成すれ
ば、信号線数は従来と同一になる。図３６９の構成で
は、ソース信号線１８にＴＦＴ１１ｅがＴＦＴ１１ａの
ゲート（Ｇ）端子に供給する電圧と、ＴＦＴ１１ｂがＴ
ＦＴ１１ａのゲート（Ｇ）端子に供給する電圧（電流）
とを多重している。多重とは、たとえば、１Ｈの前半
（１／２Ｈ期間）に、ソース信号線１８にＴＦＴ１１ｅ
がＴＦＴ１１ａのゲート（Ｇ）端子に供給する電圧を伝
送し、１Ｈの後半（１／２Ｈ期間）に、ＴＦＴ１１ｂが
ＴＦＴ１１ａのゲート（Ｇ）端子に供給する電圧（電
流）とを伝送する。つまりソース信号線からみれば倍速
駆動を行っていることになる。
【１６９５】なお、ソース信号線１８もしくは、電圧供
給ソース信号線３６８１にＴＦＴ１１ｅが使用する電圧
を供給（伝送あるいは多重）するとしたが、必ずしも、
すべて供給することに限定するものではない。たとえ
ば、ＴＦＴ１１ａのＶｔバラツキが一定範囲以内であれ
ば、ＴＦＴ１１ｅが使用する電圧を供給（伝送あるいは
多重）する必要はないであろう。この場合は、ゲート信
号線１７ｅに常時オフ電圧を印加しておくか、もしく
は、ソース信号線１８もしくは、電圧供給ソース信号線
３６８１をハイインピーダンス状態にしておくとよい。
【１６９６】なお、図３７２はＴＦＴ１１ｃおよびＴＦ
Ｔ１１ｂをＮチャンネルとし、ゲート信号線１７ａとゲ
ート信号線１７ｂとを共通化した画素構成である。図３
７２の画素構成であっても、図３６８、図３６９などで
説明した駆動方式を適用することができる。もちろん、
図３７２の画素構成は、本明細書で説明した駆動方式
（たとえば、逆バイアス駆動方式、プリチャージ駆動方
式、突き抜け電圧駆動など）のすべてを適用することが
できることは言うまでもない。同様に、図３７３の画素
構成は、駆動用ＴＦＴ１１ａをＮチャンネルＴＦＴに変
更した構成である。この変更に伴い、ＴＦＴ１１ｃ、Ｔ
ＦＴ１１ｂもＮチャンネルＴＦＴとしている。図３７３
の画素構成であっても、図３６８、図３６９などで説明
した駆動方式を適用することができる。もちろん、図３
７３の画素構成は、本明細書で説明した駆動方式（たと
えば、逆バイアス駆動方式、プリチャージ駆動方式、突
き抜け電圧駆動、リセット駆動など）のすべてを適用で
きることは言うまでもない。以上の事項は、以降に説明
する実施例にも適用されることは言うまでもない。
【１６９７】以上の実施例は、基本的には図１の画素構
成を例示している。図２１、図２２などのカレントミラ
ーの画素構成であっても適用できることはいうまでもな
い。図３７０はカレントミラーの画素構成に適用した構
成である。
【１６９８】図３７０では、駆動用ＴＦＴ１１ｂおよび
プログラム用ＴＦＴ１１ａのゲート（Ｇ）端子に電圧を
印加するＴＦＴ１１ｅを具備している。ＴＦＴ１１ｅを
オンさせることにより、電圧供給ソース信号線３６８１
に印加された電圧をＴＦＴ１１ａに供給する。
【１６９９】図３７０でも図３６８と同様に、ＴＦＴ１
１ｅのゲート（Ｇ）端子はゲート信号線１７ｅに接続さ
れている。ゲート信号線１７ｅはゲート信号線１７ａと
同期をとって走査される。ゲート信号線１７ｅはゲート
信号線１７ａ（１７ａ１、１７ａ２）よりも基本的には
１Ｈ以上速くオン電圧が印加されることなどは、図３６
８と同様であるので説明を省略する。
【１７００】たとえば、画素（１）のＴＦＴ１１ｂのゲ
ート（Ｇ）端子に印加する電圧が８（Ｖ）、画素（２）
のＴＦＴ１１ｃおよびＴＦＴ１１ｄのゲート（Ｇ）端子
に印加する電圧が８．５（Ｖ）、画素（３）のＴＦＴ１
１ｂのゲート（Ｇ）端子に印加する電圧が９（Ｖ）であ
るとする。この場合は、１Ｈ前に画素（１）のＴＦＴ１
１ｂのゲート（Ｇ）端子に印加する電圧が８．５
（Ｖ）、画素（２）のＴＦＴ１１ｂのゲート（Ｇ）端子
に印加する電圧が９（Ｖ）、画素（３）のＴＦＴ１１ｂ
のゲート（Ｇ）端子に印加する電圧が９．５（Ｖ）とな
るように電圧供給ソース信号線３６８１の電圧を印加す
る。この事項は図３６８と同様である。
【１７０１】つまり、画素（１）は電圧供給ソース信号
線３６８１に印加された８．５（Ｖ）の電圧をＴＦＴ１
１ｂのゲート（Ｇ）端子に印加してから、１Ｈ後（１Ｈ
に限定するものではない。１Ｈ以上以降であればよい。
なお、場合によっては１Ｈ以内でもよい。ＴＦＴ１１ｂ
の電流応答時間が１Ｈよりも短い場合である。つまり、
少なくとも正規の電流プログラムを行う前に、電圧供給
ソース信号線３６８１からＴＦＴ１１ｂ（駆動用ＴＦ
Ｔ）に電流制御するものであればよい。）、ソース信号
線１８に印加された８（Ｖ）の電圧をＴＦＴ１１ｂのゲ
ート（Ｇ）端子に印加する。つまり、１Ｈ以前に、ＴＦ
Ｔ１１ｂが本来ＥＬ素子１５に供給する電流よりも少な
くなるようにプログラムするのである。このように黒方
向にプログラムすることにより、良好な黒表示を実現す
ることができる。
【１７０２】同様に、画素（２）は電圧供給ソース信号
線３６８１に印加された９（Ｖ）の電圧をＴＦＴ１１ｂ
のゲート（Ｇ）端子に印加してから、１Ｈ後、ソース信
号線１８に印加された８．５（Ｖ）の電圧をＴＦＴ１１
ｂのゲート（Ｇ）端子に印加する。画素（３）は電圧供
給ソース信号線３６８１に印加された９．５（Ｖ）の電
圧をＴＦＴ１１ｂのゲート（Ｇ）端子に印加してから、
１Ｈ後、ソース信号線１８に印加された９（Ｖ）の電圧
をＴＦＴ１１ｂのゲート（Ｇ）端子に印加する。
【１７０３】図３６９と同様に図３７１のように構成す
れば、信号線数は従来と同一になる。図３７１の構成で
は、ソース信号線１８にＴＦＴ１１ｅがＴＦＴ１１ｂの
ゲート（Ｇ）端子に供給する電圧と、ＴＦＴ１１ｃとＴ
ＦＴ１１ｄがＴＦＴ１１ｂのゲート（Ｇ）端子に供給す
る電圧（電流）とを多重している。多重とは、たとえ
ば、１Ｈの前半（１／２Ｈ期間）に、ソース信号線１８
にＴＦＴ１１ｅがＴＦＴ１１ｂのゲート（Ｇ）端子に供
給する電圧を伝送し、１Ｈの後半（１／２Ｈ期間）に、
ＴＦＴ１１ｃとＴＦＴ１１ｄがＴＦＴ１１ｂのゲート
（Ｇ）端子に供給する電圧（電流）とを伝送する。つま
りソース信号線からみれば倍速駆動を行っていることに
なる。他の事項についても図３６９と同様あるいは図３
６８もしくは図３６９の説明から類推することができる
ので説明を省略する。
【１７０４】以上の実施例は、ＴＦＴ１１ｅにより、駆
動用ＴＦＴに黒電圧を書き込み、表示コントラストを高
くする方式の実施例であった。以降に説明する実施例
は、駆動用ＴＦＴ１１自身で黒表示状態にした後に、電
流プログラムを行い、表示コントラストを増加させる方
式である。
【１７０５】図４２２は基本的には図１（ｂ）の画素構
成である。図４２２の画素構成では、プログラムされた
Ｉｗ電流がＥＬ素子１５に流れ、ＥＬ素子１５が発光す
る。つまり、駆動ＴＦＴ１１ａはプログラムされること
により、電流を流す能力を保持している。この電流を流
す能力を利用してＴＦＴ１１ａをリセット（オフ状態）
にする方式が図４２３の駆動方式である。以降、この駆
動方式をリセット駆動と呼ぶ。
【１７０６】以下、図４２３を参照しながら、リセット
駆動方式について説明をする。図４２３はリセット駆動
の原理説明図である。まず、図４２３（ａ）に図示する
ように、ＴＦＴ１１ｃ、ＴＦＴ１１ｄをオフ状態にし、
ＴＦＴ１１ｂをオン状態にする。すると、駆動用ＴＦＴ
１１ａのドレイン（Ｄ）端子とゲート（Ｇ）端子はショ
ート状態となり、Ｉｂ電流が流れる。一般的に、ＴＦＴ
１１ａは１つ前のフィールド（フレーム）で電流プログ
ラムされ、電流を流す能力がある。この状態でＴＦＴ１
１ｄがオフ状態となり、ＴＦＴ１１ｂがオン状態にすれ
ば、駆動電流ＩｂがＴＦＴ１１ａのゲート（Ｇ）端子に
流れる。そのため、ＴＦＴ１１ａのゲート（Ｇ）端子と
ドレイン（Ｄ）端子とが同一電位となり、ＴＦＴ１１ａ
はリセット（電流を流さない状態）になる。
【１７０７】このＴＦＴ１１ａのリセット状態（電流を
流さない状態）は、図６７などで説明した電圧オフセッ
トキャンセラ方式のオフセット電圧を保持した状態と等
価である。つまり、図４２３（ａ）の状態では、コンデ
ンサ１９の端子間には、オフセット電圧が保持されてい
ることになる。このオフセット電圧はＴＦＴ１１ａの特
性に応じて異なる電圧値である。したがって、図４２３
（ａ）の動作を実施することにより、各画素のコンデン
サ１９にはＴＦＴ１１ａが電流を流さない（つまり、黒
表示電流（ほどんど０に等しい）が保持されることにな
るのである。
【１７０８】なお、図４２３（ａ）の動作の前に、ＴＦ
Ｔ１１ｂ、ＴＦＴ１１ｃをオフ状態にし、ＴＦＴ１１ｄ
をオン状態にし、駆動用ＴＦＴ１１ａに電流を流すとい
う動作を実施することが好ましい。この動作は、極力短
時間にすることが好ましい。ＥＬ素子１５に電流が流れ
てＥＬ素子１５が点灯し、表示コントラストを低下させ
る恐れがあるからである。この動作時間は、１Ｈ（１水
平走査期間）の０．１％以上１０％以下とすることが好
ましい。さらに好ましくは０．２％以上２％以下となる
ようにすることが好ましい。もしくは０．２μｓｅｃ以
上５μｓｅｃ以下となるようにすることが好ましい。ま
た、全画面の画素１６に一括して前述の動作（図４２３
（ａ）の前に行う動作）を実施してもよい。以上の動作
を実施することにより、駆動用ＴＦＴ１１ａのドレイン
（Ｄ）端子電圧が低下し、図４２３（ａ）の状態でスム
ーズなＩｂ電流を流すことができるようになる。なお、
以上の事項は、本発明の他のリセット駆動方式にも適用
される。
【１７０９】図４２３（ａ）の実施時間を長くするほ
ど、Ｉｂ電流が流れ、コンデンサ１９の端子電圧が小さ
くなる傾向がある。したがって、図４２３（ａ）の実施
時間は固定値にする必要がある。実験および検討によれ
ば、図４２３（ａ）の実施時間は、１Ｈ以上５Ｈ以下に
することが好ましい。
【１７１０】図４２３（ａ）を実施後、１Ｈ以上５Ｈ以
下の期間おいて、図４２３（ｂ）の状態にする。図４２
３（ｂ）はＴＦＴ１１ｃ、ＴＦＴ１１ｂをオンさせ、Ｔ
ＦＴ１１ｄをオフさせた状態である。図４２３（ｂ）の
状態は、以前にも説明したが、電流プログラムを行って
いる状態である。つまり、ソースドライバ回路１４から
プログラム電流Ｉｗを出力（あるいは吸収）し、このプ
ログラム電流Ｉｗを駆動用ＴＦＴ１１ａに流す。このプ
ログラム電流Ｉｗが流れるように、駆動用ＴＦＴ１１ａ
のゲート（Ｇ）端子の電位を設定するのである（設定電
位はコンデンサ１９に保持される）。
【１７１１】もし、プログラム電流Ｉｗが０（Ａ）であ
れば、ＴＦＴ１１ａは電流を図４２３（ａ）の電流を流
さない状態が保持されたままとなるから、良好な黒表示
を実現できる。また、図４２３（ｂ）で白表示の電流プ
ログラムを行う場合であっても、各画素の駆動用ＴＦＴ
の特性バラツキが発生していても、完全に黒表示状態の
オフセット電圧から電流プログラムを行う。したがっ
て、目標の電流値にプログラムされる時間が階調に応じ
て等しくなる。そのため、ＴＦＴ１１ａの特性バラツキ
による階調誤差がなく、良好な画像表示を実現できる。
【１７１２】図４２３（ｂ）の電流プログラミング後、
図４２３（ｃ）に図示するように、ＴＦＴ１１ｂ、ＴＦ
Ｔ１１ｃとオフし、ＴＦＴ１１ｄをオンさせて、駆動用
ＴＦＴ１１ａからのプログラム電流Ｉｗ（＝Ｉｅ）をＥ
Ｌ素子１５に流し、ＥＬ素子１５を発光させる。図４２
３（ｃ）に関しても、図１などで以前に説明をしたので
詳細は省略する。
【１７１３】つまり、図４２３で説明した駆動方式（リ
セット駆動）は、駆動用ＴＦＴ１１ａとＥＬ素子１５間
を切断（電流が流れない状態）し、かつ、駆動用ＴＦＴ
のドレイン（Ｄ）端子とゲート（Ｇ）端子（もしくはソ
ース（Ｓ）端子とゲート（Ｇ）端子、さらに一般的に表
現すれば駆動用ＴＦＴのゲート（Ｇ）端子を含む２端
子）間をショートする第１の動作と、前記動作の後、駆
動用ＴＦＴに電流（電圧）プログラムを行う第２の動作
とを実施するものである。そして、少なくとも第２の動
作は第１の動作後に行うものである。なお、リセット駆
動を実施するためには、図１（ｂ）の構成のように、Ｔ
ＦＴ１１ｂとＴＦＴ１１ｃとを独立に制御できるよう
に、構成しておかねばならない。
【１７１４】画像表示状態は（もし、瞬時的な変化が観
察できるのであれば）、まず、電流プログラムを行われ
る画素行は、リセット状態（黒表示状態）になり、１Ｈ
後に電流プログラムが行われる（この時も黒表示状態で
ある。ＴＦＴ１１ｄがオフだからである。）。次に、Ｅ
Ｌ素子１５に電流が供給され、画素行は所定輝度（プロ
グラムされた電流）で発光する。つまり、画面の上から
下方向に、黒表示の画素行が移動し、この画素行が通り
すぎた位置で画像が書き換わっていくように見えるはず
である。なお、リセット後、１Ｈ後に電流プログラムを
行うとしたがこの期間は、５Ｈ程度以内としてもよい。
図４２３（ａ）のリセットが完全に行われるのに比較的
長時間を必要とするからである。もし、この期間を５Ｈ
とすれば、５画素行が黒表示（電流プログラムの画素行
もいれると６画素行）となるはずである。
【１７１５】また、リセット状態は１画素行ずつ行うこ
とに限定するものではなく、複数画素行ずつ同時にリセ
ット状態にしてもよい。また、複数画素行ずつ同時にリ
セット状態にし、かつオーバーラップしながら走査して
もよい。たとえば、４画素行を同時にリセットするので
あれば（図４２３（ａ）、図４２５（ａ）の状態）、第
１の水平走査期間（１単位）に、画素行（１）（２）
（３）（４）をリセット状態にし、次の第２の水平走査
期間に、画素行（３）（４）（５）（６）をリセット状
態にし、さらに次の第３の水平走査期間に、画素行
（５）（６）（７）（８）をリセット状態にする。ま
た、次の第４の水平走査期間に、画素行（７）（８）
（９）（１０）をリセット状態にするという駆動状態が
例示される。なお、当然、図４２３（ｂ）、図４２３
（ｃ）の駆動状態も図４２３（ａ）の駆動状態と同期し
て実施される。
【１７１６】また、１画面の画素すべてを同時にあるい
は走査状態でリセット状態（図４２３（ａ）、図４２５
（ａ））にしてから、図４２３（ｂ）（ｃ）、図４２５
（ｂ）（ｃ）の駆動を実施してもよいことはいうまでも
ない。また、インターレース駆動状態（１画素行あるい
は複数画素行の飛び越し走査）で、リセット状態（１画
素行あるいは複数画素行飛び越し）にしてもよいことは
言うまでもない。また、ランダムのリセット状態を実施
してもよい。また、本発明のリセット駆動の説明は、画
素行を操作する方式である（つまり、画面の上下方向の
制御する）。しかし、リセット駆動の概念は、制御方向
が画素行に限定されるものではない。たとえば、画素列
方向にリセット駆動を実施してもよいことは言うまでの
ない。
【１７１７】なお、図４２３のリセット駆動は、図３
１、図３７、図１０８、図１４２、図１４７、図１５
２、図１９８などのＮ倍パルス駆動などと組み合わせる
こと、図３９、図１５４、図１５６のインターレース駆
動と組み合わせることによりさらに良好な画像表示を実
現できる。特に図４２２の構成は、間欠Ｎ／Ｋ倍パルス
駆動（１画面に点灯領域を複数設ける駆動方法である。
この駆動方法は、ゲート信号線１７ｂを制御し、ＴＦＴ
１１ｄをオンオフ動作させることにより容易に実現でき
る。このことは以前に説明をした。）を容易に実現でき
るので、フリッカの発生もなく、良好な画像表示を実現
できる。これは、図４２２あるいはその変形構成のすぐ
れた特徴である。また、他の駆動方法、たとえば、逆バ
イアス駆動方式、プリチャージ駆動方式、突き抜け電圧
駆動方式などと組み合わせることによりさらに優れた画
像表示を実現できることは言うまでもない。以上のよう
に、本発明と同様にリセット駆動も本明細書の他の実施
例と組み合わせて実施することができることは言うまで
もない。
【１７１８】図４２９はリセット駆動を実現する表示装
置の構成図である。ゲートドライバ回路１２ａは、図４
２２におけるゲート信号線１７ａおよびゲート信号線１
７ｂを制御する。ゲート信号線１７ａにオンオフ電圧を
印加することによりＴＦＴ１１ｂがオンオフ制御され
る。また、ゲート信号線１７ｂにオンオフ電圧を印加す
ることによりＴＦＴ１１ｄがオンオフ制御される。ゲー
トドライバ回路１２ｂは、図４２２におけるゲート信号
線１７ｃを制御する。ゲート信号線１７ｃにオンオフ電
圧を印加することによりＴＦＴ１１ｃがオンオフ制御さ
れる。
【１７１９】したがって、ゲート信号線１７ａはゲート
ドライバ回路１２ａで操作し、ゲート信号線１７ｃはゲ
ートドライバ回路１２ｂで操作する。そのため、ＴＦＴ
１１ｂをオンさせて駆動用ＴＦＴ１１ａをリセットする
タイミングと、ＴＦＴ１１１ｃをオンさせて駆動用ＴＦ
Ｔ１１ａに電流プログラムを行うタイミングとを自由に
設定できる。他の構成などは、以前に説明したものと同
一または類似するため説明を省略する。
【１７２０】図４３０はリセット駆動のタイミングチャ
ートである。ゲート信号線１７ａにオン電圧を印加し、
ＴＦＴ１１ｂをオンさせ、駆動用ＴＦＴ１１ａをリセッ
トしている時には、ゲート信号線１７ｂにはオフ電圧を
印加し、ＴＦＴ１１ｄをオフ状態にしている。したがっ
て、図４２３（ａ）の状態となっている。この期間にＩ
ｂ電流が流れる。図４３０のタイミングチャートでは、
リセット時間は２Ｈとしているが、これに限定するもの
ではない。２Ｈ以上でもよい。また、リセットが極めて
高速に行える場合は、リセット時間は１Ｈ未満であって
もよい。また、リセット期間を何Ｈ期間にするかはゲー
トドライバ回路１２に入力するＤＡＴＡ（ＳＴ）パルス
期間で容易に変更できる。たとえば、ＳＴ端子に入力す
るＤＡＴＡを２Ｈ期間の間Ｈレベルとすれば、各ゲート
信号線１７ａから出力されるリセット期間は２Ｈ期間と
なる。同様に、ＳＴ端子に入力するＤＡＴＡを５Ｈ期間
の間Ｈレベルとすれば、各ゲート信号線１７ａから出力
されるリセット期間は５Ｈ期間となる。
【１７２１】１Ｈ期間のリセット後、画素行（１）のゲ
ート信号線１７ｃ（１）に、オン電圧が印加される。Ｔ
ＦＴ１１ｃがオンすることにより、ソース信号線１８に
印加されたプログラム電流ＩｗがＴＦＴ１１ｃを介して
駆動用ＴＦＴ１１ａに書き込まれる。
【１７２２】電流プログラム後、画素（１）のゲート信
号線１７ｃにオフ電圧が印加され、ＴＦＴ１１ｃがオフ
し、画素がソース信号線と切り離される。同時に、ゲー
ト信号線１７ａにもオフ電圧が印加され、駆動用ＴＦＴ
１１ａのリセット状態が解消される（なお、この期間
は、リセット状態と表現するよりも、電流プログラム状
態と表現する方が適切である）。また、ゲート信号線１
７ｂにはオン電圧が印加され、ＴＦＴ１１ｄがオンし
て、駆動用ＴＦＴ１１ａにプログラムされた電流がＥＬ
素子１５に流れる。
【１７２３】なお、画素行（２）以降についても、画素
行（１）と同様であり、また、図４３０からその動作は
明らかであるから説明を省略する。
【１７２４】図４３０で図示するように、各ゲート信号
線１７ｂに出力する信号波形は、所定周期でオンオフ動
作させている。これは、図３１、図３７、図１０８、図
１４２、図１４７、図１５２、図１９８などのＮ倍パル
ス駆動などと組み合わせること、図３９、図１５４、図
１５６のインターレース駆動と組み合わせることにより
さらに良好な画像表示を実現できからである。特に図４
２２の構成は、間欠Ｎ／Ｋ倍パルス駆動を容易に実現で
きるので、フリッカの発生もなく、良好な画像表示を実
現できる。
【１７２５】図４３０において、リセット期間は１Ｈ期
間であった。図４３１はリセット期間を５Ｈとした実施
例である。リセット期間を何Ｈ期間にするかはゲートド
ライバ回路１２に入力するＤＡＴＡ（ＳＴ）パルス期間
で容易に変更できる。図４３１ではゲートドライバ回路
１２ａのＳＴ１端子に入力するＤＡＴＡを５Ｈ期間の間
Ｈレベルし、各ゲート信号線１７ａから出力されるリセ
ット期間を５Ｈ期間とした実施例である。リセット期間
は、長いほど、リセットが完全に行われ、良好な黒表示
を実現できる。しかし、リセット期間の割合分は表示輝
度が低下することになる。
【１７２６】図４３１はリセット期間を５Ｈとした実施
例であった。また、このリセット状態は連続状態であっ
た。しかし、リセット状態は連続して行うことに限定さ
れるものではない。図４３２に示すタイミングチャート
は、各ゲート信号線１７ａから出力される信号を１Ｈご
とにオンオフ動作させた例である。このようにオンオフ
動作させるのは、シフトレジスタの出力段に形成された
イネーブル回路（図示せず）を操作することにより容易
に実現できる。また、ゲートドライバ回路１２に入力す
るＤＡＴＡ（ＳＴ）パルスを制御することで容易に実現
できる。
【１７２７】図４２９の回路構成では、ゲートドライバ
回路１２ａは少なくとも２つのシフトレジスタ回路（１
つはゲート信号線１７ａ制御用、他の１つはゲート信号
線１７ｂ制御用）が必要であった。そのため、ゲートド
ライバ回路１２ａの回路規模が大きくなるという課題が
あった。図４３３はゲートドライバ回路１２ａのシフト
レジスタを１つにした実施例である。図４３３の回路を
動作させた出力信号のタイミングチャートは図４３０の
ごとくなる。なお、図４２９と図４３３とはゲートドラ
イバ回路１２ａ、１２ｂから出力されているゲート信号
線１７の記号が異なっているので注意が必要である。
【１７２８】図４３３のＯＲ回路３２７２が付加されて
いることから明らかであるが、各ゲート信号線１７ａの
出力は、シフトレジスタ２２ａの前段出力とのＯＲをと
って出力される。つまり、２Ｈ期間、ゲート信号線１７
ａからはオン電圧が出力される。一方、ゲート信号線１
７ｃはシフトレジスタ２２ａの出力がそのまま出力され
る。したがって、１Ｈ期間の間、オン電圧が印加され
る。
【１７２９】たとえば、シフトレジスタ２２ａの２番目
にＨレベル信号が出力されている時、画素１６（１）の
ゲート信号線１７ｃにオン電圧が出力され、画素１６
（１）が電流（電圧）プログラムの状態である。同時
に、画素１６（２）のゲート信号線１７ａにもオン電圧
が出力され、画素１６（２）のＴＦＴ１１ｂがオン状態
となり、画素１６（２）の駆動用ＴＦＴ１１ａがリセッ
トされる。
【１７３０】同様に、シフトレジスタ２２ａの３番目に
Ｈレベル信号が出力されている時、画素１６（２）のゲ
ート信号線１７ｃにオン電圧が出力され、画素１６
（２）が電流（電圧）プログラムの状態である。同時
に、画素１６（３のゲート信号線１７ａにもオン電圧が
出力され、画素１６（３）ＴＦＴ１１ｂがオン状態とな
り、画素１６（３）駆動用ＴＦＴ１１ａがリセットされ
る。つまり、２Ｈ期間、ゲート信号線１７ａからはオン
電圧が出力され、ゲート信号線１７ｃに１Ｈ期間、オン
電圧が出力される。
【１７３１】プログラム状態の時は、ＴＦＴ１１ｂとＴ
ＦＴ１１ｃが同時にオン状態となる（図４２３（ｂ））
ら、非プログラム状態（図４２３（ｃ））に移行する
際、ＴＦＴ１１ｃがＴＦＴ１１ｂよりも先にオフ状態と
なると、図４２３（ｂ）のリセット状態となってしま
う。これと防止するためには、ＴＦＴ１１ｃがＴＦＴ１
１ｂよりもあとからオフ状態にする必要がある。そのた
めには、ゲート信号線１７ａがゲート信号線１７ｃより
も先にオン電圧が印加されるように制御する必要があ
る。
【１７３２】この課題を解決する構成を図４３４に示
す。ＯＲ回路３２７２の出力段にＡＮＤ回路４３４１を
配置している。このＡＮＤ回路は、ＥＮＢＬ端子に印加
されたロジック信号より制御される。つまり、ＥＮＢＬ
端子にＨレベルのロジック信号が印加されている時、Ｏ
Ｒ出力３２７２が有効となる。
【１７３３】図４３５がそのタイミングチャートであ
る。ＥＮＢＬ端子にはＨＤ信号に同期してＬレベル信号
が印加される。したがって、この期間（ＥＮＢＬ端子に
Ｌレベル信号が印加されている期間）はゲート信号線１
７ａの出力はＶｇｈ（オフ電圧）が出力される。したが
って、Ｔで占めるようにゲート信号線１７ｃにオフ電圧
が出力される前に、ゲート信号線１７ａからオフ電圧が
出力される。つまり、ＴＦＴ１１ｃがＴＦＴ１１ｂより
もあとからオフ状態となる。
【１７３４】図４３４は２Ｈの期間だけ、ゲート信号線
１７ａからオン電圧が出力される方式であった。さらに
図４３１に図示するように、３Ｈ以上の期間、ゲート信
号線１７ａからオン電圧が出力されるようにするには、
図４３６の構成を採用すればよい。
【１７３５】図４３６のＯＲ回路は３端子入力である。
各入力端子はシフトレジスタ２２ａの３つの出力と接続
されている。したがって、３Ｈの期間、ゲート信号線１
７ａからオン電圧が出力される。以上のように、ＯＲ回
路の入力端子数を増加させることにより、ゲート信号線
１７ａからオン電圧が出力される期間を制御することが
容易にできる。
【１７３６】以上の実施例は、ゲート信号線１７ｃには
１Ｈ期間のみ、オン電圧が出力される実施例であった。
本発明は、これに限定するものではない。たとえば、図
４３７のタイミングチャートに図示するように、ゲート
信号線１７ｃから出力されるオン電圧は４Ｈ期間（つま
り１Ｈよりも長い）としてもよい。ただし、ＴＦＴ１１
ｃがオンしている期間は長いが、正規のＤＡＴＡ信号が
書き込まれるのは、最後の１Ｈの期間である。たとえ
ば、ゲート信号線１７ｃが接続された画素行（２）は７
Ｈ目のＴで示す期間に正規のＤＡＴＡが画素に書き込ま
れる。
【１７３７】図４３７の駆動方法を実施すると表示状態
などは図４３８に図示する状態となる。図４３７（ａ）
はリセット電圧が印加されている領域（リセット領域４
３８１）である（もしくは、ＴＦＴ１１ｂがオン状態の
画素行である）。図４３７では６画素行のＴＦＴ１１ｂ
がオンされている。図４３８（ｂ）はプログラムが行わ
れている領域（書き込み領域８７１ｂ）を示している。
つまり、ＴＦＴ１１ｃがオン状態の画素行である。図４
３７では４画素行である。図４３８（ｃ）はプログラム
が行われている領域であり、正規のＤＡＴＡが書き込ま
れている画素行（書き込み画素行８７１ａ）を示してい
る。図４３７では１画素行である。図４３８（ｄ）の３
１２は非点灯領域である。つまり、リセット領域４３８
１、書き込み領域８７１は非点灯領域としている。
【１７３８】以上は、図４２２（基本的には図１）の画
素構成に関する実施例であった。しかし、本発明はこれ
に限定されるものではない。たとえば、図２１、図４２
４に示すようなカレントミラーの画素構成であっても実
施することができる。図４２５は図４２４のカレントミ
ラーの画素構成での実施例の説明図である。以下、図４
２５を参照しながら、カレントミラーの画素構成におけ
るリセット駆動方式について説明をする。
【１７３９】図４２５（ａ）に図示するように、ＴＦＴ
１１ｃ、ＴＦＴ１１ｅをオフ状態にし、ＴＦＴ１１ｄを
オン状態にする。すると、電流プログラム用ＴＦＴ１１
ｂのドレイン（Ｄ）端子とゲート（Ｇ）端子はショート
状態となり、図に示すようにＩｂ電流が流れる。一般的
に、ＴＦＴ１１ｂは１つ前のフィールド（フレーム）で
電流プログラムされ、電流を流す能力がある（ゲート電
位はコンデンサ１９に１Ｆ期間保持され、画像表示をお
こなっているから当然である。ただし、完全な黒表示を
行っている場合、電流は流れない）。この状態でＴＦＴ
１１ｅがオフ状態とし、ＴＦＴ１１ｄがオン状態にすれ
ば、駆動電流ＩｂがＴＦＴ１１ａのゲート（Ｇ）端子の
方向に流れる（ゲート（Ｇ）端子とドレイン（Ｄ）端子
がショートされる）。そのため、ＴＦＴ１１ａのゲート
（Ｇ）端子とドレイン（Ｄ）端子とが同一電位となり、
ＴＦＴ１１ａはリセット（電流を流さない状態）にな
る。また、駆動用ＴＦＴ１１ｂのゲート（Ｇ）端子は電
流プログラム用ＴＦＴ１１ａのゲート（Ｇ）端子と共通
であるから、駆動用ＴＦＴ１１ｂもリセット状態とな
る。
【１７４０】このＴＦＴ１１ａ、ＴＦＴ１１ｂのリセッ
ト状態（電流を流さない状態）は、図６７などで説明し
た電圧オフセットキャンセラ方式のオフセット電圧を保
持した状態と等価である（図４４７も参照のこと）。つ
まり、図４２５（ａ）の状態では、コンデンサ１９の端
子間には、オフセット電圧（電流が流れ始める開始電
圧。この電圧の絶対値以上の電圧を印加することによ
り、ＴＦＴ１１に電流が流れる）が保持されていること
になる。このオフセット電圧はＴＦＴ１１ａ、ＴＦＴ１
１ｂの特性に応じて異なる電圧値である。したがって、
図４２５（ａ）の動作を実施することにより、各画素の
コンデンサ１９にはＴＦＴ１１ａ、ＴＦＴ１１ｂが電流
を流さない（つまり、黒表示電流（ほどんど０に等し
い））状態が保持されることになるのである（電流が流
れ始める開始電圧にリセットされた）。
【１７４１】なお、図４２５（ａ）においても図４２３
（ａ）と同様に、リセットの実施時間を長くするほど、
Ｉｂ電流が流れ、コンデンサ１９の端子電圧が小さくな
る傾向がある。したがって、図４２５（ａ）の実施時間
は固定値にする必要がある。実験および検討によれば、
図４２５（ａ）の実施時間は、１Ｈ以上１０Ｈ（１０水
平走査期間）以下とすることが好ましい。さらには１Ｈ
以上５Ｈ以下にすることが好ましい。あるいは、２０μ
ｓｅｃ以上２ｍｓｅｃ以下とすることが好ましい。この
ことは図４２３の駆動方式でも同様である。
【１７４２】図４２３（ａ）も同様であるが、図４２５
（ａ）のリセット状態と、図４２５（ｂ）の電流プログ
ラム状態とを同期をとって行う場合は、図４２５（ａ）
のリセット状態から、図４２５（ｂ）の電流プログラム
状態までの期間が固定値（一定値）となるから問題はな
い（固定値にされている）。つまり、図４２３（ａ）あ
るいは図４２５（ａ）のリセット状態から、図４２３
（ｂ）あるいは図４２５（ｂ）の電流プログラム状態ま
での期間が、１Ｈ以上１０Ｈ（１０水平走査期間）以下
とすることが好ましい。さらには１Ｈ以上５Ｈ以下にす
ることが好ましいのである。あるいは、２０μｓｅｃ以
上２ｍｓｅｃ以下とすることが好ましいのである。この
期間が短いと駆動用ＴＦＴ１１が完全にリセットされな
い。また、あまりにも長いと駆動用ＴＦＴ１１が完全に
オフ状態となり、今度は電流をプログラムするのに長時
間を要するようになる。また、画面１２の輝度も低下す
る。
【１７４３】図４２５（ａ）を実施後、図４２５（ｂ）
の状態にする。図４２５（ｂ）はＴＦＴ１１ｃ、ＴＦＴ
１１ｄをオンさせ、ＴＦＴ１１ｅをオフさせた状態であ
る。図４２５（ｂ）の状態は、電流プログラムを行って
いる状態である。つまり、ソースドライバ回路１４から
プログラム電流Ｉｗを出力（あるいは吸収）し、このプ
ログラム電流Ｉｗを電流プログラム用ＴＦＴ１１ａに流
す。このプログラム電流Ｉｗが流れるように、駆動用Ｔ
ＦＴ１１ｂのゲート（Ｇ）端子の電位をコンデンサ１９
に設定するのである。
【１７４４】もし、プログラム電流Ｉｗが０（Ａ）（黒
表示）であれば、ＴＦＴ１１ｂは電流を図４２３（ａ）
の電流を流さない状態が保持されたままとなるから、良
好な黒表示を実現できる。また、図４２５（ｂ）で白表
示の電流プログラムを行う場合は、各画素の駆動用ＴＦ
Ｔの特性バラツキが発生していても、完全に黒表示状態
のオフセット電圧（各駆動用ＴＦＴの特性に応じて設定
された電流が流れる開始電圧）から電流プログラムを行
う。したがって、目標の電流値にプログラムされる時間
が階調に応じて等しくなる。そのため、ＴＦＴ１１ａあ
るいはＴＦＴ１１ｂの特性バラツキによる階調誤差がな
く、良好な画像表示を実現できる。
【１７４５】図４２５（ｂ）の電流プログラミング後、
図４２５（ｃ）に図示するように、ＴＦＴ１１ｃ、ＴＦ
Ｔ１１ｄとオフし、ＴＦＴ１１ｅをオンさせて、駆動用
ＴＦＴ１１ｂからのプログラム電流Ｉｗ（＝Ｉｅ）をＥ
Ｌ素子１５に流し、ＥＬ素子１５を発光させる。図４２
５（ｃ）に関しても、図２１などで以前に説明をしたの
で詳細は省略する。
【１７４６】図４２３、図４２５で説明した駆動方式
（リセット駆動）は、駆動用ＴＦＴ１１ａあるいはＴＦ
Ｔ１１ｂとＥＬ素子１５間を切断（電流が流れない状
態。ＴＦＴ１１ｅあるいはＴＦＴ１１ｄで行う）し、か
つ、駆動用ＴＦＴのドレイン（Ｄ）端子とゲート（Ｇ）
端子（もしくはソース（Ｓ）端子とゲート（Ｇ）端子、
さらに一般的に表現すれば駆動用ＴＦＴのゲート（Ｇ）
端子を含む２端子）間をショートする第１の動作と、前
記動作の後、駆動用ＴＦＴに電流（電圧）プログラムを
行う第２の動作とを実施するものである。そして、少な
くとも第２の動作は第１の動作後に行うものである。な
お、第１の動作における駆動用ＴＦＴ１１ａあるいはＴ
ＦＴ１１ｂとＥＬ素子１５間を切断するという動作は、
必ずしも必須の条件ではない。もし、第１の動作におけ
る駆動用ＴＦＴ１１ａあるいはＴＦＴ１１ｂとＥＬ素子
１５間を切断せずに、駆動用ＴＦＴのドレイン（Ｄ）端
子とゲート（Ｇ）端子間をショートする第１の動作を行
っても多少のリセット状態のバラツキが発生する程度で
済む場合があるからである。これは、作製したアレイの
ＴＦＴ特性を検討して決定する。
【１７４７】図４２５のカレントミラーの画素構成は、
電流プログラムＴＦＴ１１ａをリセットすることによ
り、結果として駆動用ＴＦＴ１１ｂをリセットする駆動
方法であった。図４２６のように、駆動用ＴＦＴ１１ｂ
をリセットするＴＦＴ１１ｆを形成することにより、直
接に駆動用ＴＦＴ１１ｂをリセットすることができる。
【１７４８】図４２６の場合も図４２５と動作はほぼ同
様である。まず、ＴＦＴ１１ｃ、ＴＦＴ１１ｄ、ＴＦＴ
１１ｅをオフ状態にし、今度はＴＦＴ１１ｆをオン状態
にする。すると、駆動用ＴＦＴ１１ｂのドレイン（Ｄ）
端子とゲート（Ｇ）端子はショート状態となり、図に示
すようにＩｂ電流が流れる。そのため、駆動用ＴＦＴ１
１ｂのゲート（Ｇ）端子とドレイン（Ｄ）端子とが同一
電位となり、駆動用ＴＦＴ１１ｂはリセット（電流を流
さない状態）になる。
【１７４９】図４２６の画素構成においても、図４２６
と同様に、リセットの実施時間を長くするほど、Ｉｂ電
流が流れつづけ、コンデンサ１９の端子電圧が小さくな
る傾向がある。したがって、図４２６においてもリセッ
ト時間は固定値にする必要があることは言うまでもな
い。
【１７５０】リセット後、ＴＦＴ１１ｃ、ＴＦＴ１１ｄ
をオンさせ、ＴＦＴ１１ｆ、ＴＦＴ１１ｅをオフさせ
て、電流プログラムを行う。なお、この際、図４２５も
同様であるが、ＴＦＴ１１ｅはオン状態であってもよ
い。電流プログラミング後、ＴＦＴ１１ｃ、ＴＦＴ１１
ｄ、ＴＦＴ１１ｆをオフし、ＴＦＴ１１ｅをオンさせ
て、駆動用ＴＦＴ１１ｂからのプログラム電流Ｉｗ（＝
Ｉｅ）をＥＬ素子１５に流し、ＥＬ素子１５を発光させ
る。
【１７５１】図４２５、図４２６のカレントミラーの画
素構成では、リセット状態では、必ずしも駆動用ＴＦＴ
１１ｂとＥＬ素子１５間を切断する必要はない。したが
って、電流プログラム用ＴＦＴａのドレイン（Ｄ）端子
とゲート（Ｇ）端子（もしくはソース（Ｓ）端子とゲー
ト（Ｇ）端子、さらに一般的に表現すれば電流プログラ
ム用ＴＦＴのゲート（Ｇ）端子を含む２端子、あるいは
駆動用ＴＦＴのゲート（Ｇ）端子を含む２端子）間をシ
ョートする第１の動作と、前記動作の後、電流プログラ
ム用ＴＦＴに電流（電圧）プログラムを行う第２の動作
とを実施するものである。そして、少なくとも第２の動
作は第１の動作後に行うものである。
【１７５２】画像表示状態は（もし、瞬時的な変化が観
察できるのであれば）、まず、電流プログラムを行われ
る画素行は、リセット状態（黒表示状態）になり、所定
Ｈ後に電流プログラムが行われる。画面の上から下方向
に、黒表示の画素行が移動し、この画素行が通りすぎた
位置で画像が書き換わっていくように見えるはずであ
る。
【１７５３】なお、図４２５、図４２６のリセット駆動
は、図３１、図３７、図１０８、図１４２、図１４７、
図１５２、図１９８などのＮ倍パルス駆動などと組み合
わせることにより、複数の黒帯びが画面の上下方向に移
動しているように見えるはずである（実際は高速で移動
するため、視覚的には見えない）。以上のような、間欠
Ｎ／Ｋ倍パルス駆動（１画面に点灯領域を複数設ける駆
動方法である。この駆動方法は、ＴＦＴ１１ｅをオンオ
フ動作させることにより容易に実現できる。このことは
以前に説明をした。）を容易に実現できるので、フリッ
カの発生もなく、良好な画像表示を実現できる。これ
は、図４２５あるいはその変形構成のすぐれた特徴であ
る。また、他の駆動方法、たとえば、逆バイアス駆動方
式、プリチャージ駆動方式、突き抜け電圧駆動方式など
と組み合わせることによりさらに優れた画像表示を実現
できることは言うまでもない。以上のように、本発明と
同様にリセット駆動も本明細書の他の実施例と組み合わ
せて実施することができることは言うまでもない。
【１７５４】図４３９は、図４２４のカレントミラーの
画素構成において、リセット駆動を実現するタイミング
チャートである。ゲート信号線１７ａ２にオン電圧を印
加し、ＴＦＴ１１ｄをオンさせ、駆動用ＴＦＴ１１ｂを
リセットする。また、ゲート信号線１７ｂにオフ電圧を
印加し、ＴＦＴ１１ｄをオフ状態にしている。したがっ
て、図４２５（ａ）の状態となっている。この期間にＩ
ｂ電流が流れる。
【１７５５】なお、図４３９のタイミングチャートで
は、リセット時間は２Ｈとしているが、これに限定する
ものではない。２Ｈ以上でもよい。また、リセットが極
めて高速に行える場合は、リセット時間は１Ｈ未満であ
ってもよい。また、リセット期間を何Ｈ期間にするかは
ゲートドライバ回路１２に入力するＤＡＴＡ（ＳＴ）パ
ルス期間で容易に変更できる。たとえば、ＳＴ端子に入
力するＤＡＴＡを２Ｈ期間の間Ｈレベルとすれば、各ゲ
ート信号線１７ａから出力されるリセット期間は２Ｈ期
間となる。同様に、ＳＴ端子に入力するＤＡＴＡを５Ｈ
期間の間Ｈレベルとすれば、各ゲート信号線１７ａから
出力されるリセット期間は５Ｈ期間となる。
【１７５６】１Ｈ期間のリセット後、ゲート信号線１７
ａ１にオン電圧が印加され、ＴＦＴ１１ｃがオン状態に
される。ＴＦＴ１１ｃがオンすることにより、ソース信
号線１８に印加されたプログラム電流ＩｗがＴＦＴ１１
ｃを介して電流プログラム用用ＴＦＴ１１ａに書き込ま
れる（図４２５（ｂ）の状態）。
【１７５７】電流プログラム後、ゲート信号線１７ａ１
およびゲート信号線１７ａ２にオフ電圧が印加され、Ｔ
ＦＴ１１ｃ、ＴＦＴ１１ｄがオフし、画素１６がソース
信号線と切り離される。同時に、ゲート信号線１７ｂに
もオン電圧が印加され、ＴＦＴ１１ｄがオンして、駆動
用ＴＦＴ１１ａにプログラムされた電流がＥＬ素子１５
に流れる。
【１７５８】なお、画素行（２）以降についても、画素
行（１）と同様であり、また、図４３０からその動作は
明らかであるから説明を省略する。また、リセット期間
は基本的にはＴＦＴ１１ｄをオフさせるために、ゲート
信号線１７ｂにオフ電圧を印加する必要がある。しか
し、プログラム期間は、ＴＦＴ１１ｄをオフさせる必要
性はない。したがって、図４４０に図示するように、プ
ログラム期間には、ゲート信号線１７ｂにオン電圧を印
加し、ＴＦＴ１１ｄをオン状態としてもよい。
【１７５９】図４３９で図示するように、各ゲート信号
線１７ｂに出力する信号波形は、所定周期でオンオフ動
作させている。これは、図３１、図３７、図１０８、図
１４２、図１４７、図１５２、図１９８などのＮ倍パル
ス駆動などと組み合わせること、図３９、図１５４、図
１５６のインターレース駆動と組み合わせることにより
さらに良好な画像表示を実現できからである。特に図４
２２の構成は、間欠Ｎ／Ｋ倍パルス駆動を容易に実現で
きるので、フリッカの発生もなく、良好な画像表示を実
現できる。
【１７６０】図４３０において、リセット期間は１Ｈ期
間であった。図４３１はリセット期間を５Ｈとした実施
例である。リセット期間を何Ｈ期間にするかはゲートド
ライバ回路１２に入力するＤＡＴＡ（ＳＴ）パルス期間
で容易に変更できる。図４３１ではゲートドライバ回路
１２ａのＳＴ１端子に入力するＤＡＴＡを５Ｈ期間の間
Ｈレベルし、各ゲート信号線１７ａから出力されるリセ
ット期間を５Ｈ期間とした実施例である。リセット期間
は、長いほど、リセットが完全に行われ、良好な黒表示
を実現できる。しかし、リセット期間の割合分は表示輝
度が低下することになる。
【１７６１】図４３１はリセット期間を５Ｈとした実施
例であった。また、このリセット状態は連続状態であっ
た。しかし、リセット状態は連続して行うことに限定さ
れるものではない。図４３２に示すタイミングチャート
は、各ゲート信号線１７ａから出力される信号を１Ｈご
とにオンオフ動作させた例である。このようにオンオフ
動作させるのは、シフトレジスタの出力段に形成された
イネーブル回路（図示せず）を操作することにより容易
に実現できる。また、ゲートドライバ回路１２に入力す
るＤＡＴＡ（ＳＴ）パルスを制御することで容易に実現
できる。
【１７６２】図４２９の回路構成では、ゲートドライバ
回路１２ａは少なくとも２つのシフトレジスタ回路（１
つはゲート信号線１７ａ制御用、他の１つはゲート信号
線１７ｂ制御用）が必要であった。そのため、ゲートド
ライバ回路１２ａの回路規模が大きくなるという課題が
あった。図４３３はゲートドライバ回路１２ａのシフト
レジスタを１つにした実施例である。図４３３の回路を
動作させた出力信号のタイミングチャートは図４３０の
ごとくなる。なお、図４２９と図４３３とはゲートドラ
イバ回路１２ａ、１２ｂから出力されているゲート信号
線１７の記号が異なっているので注意が必要である。
【１７６３】図４３３のＯＲ回路３２７２が付加されて
いることから明らかであるが、各ゲート信号線１７ａの
出力は、シフトレジスタ２２ａの前段出力とのＯＲをと
って出力される。つまり、２Ｈ期間、ゲート信号線１７
ａからはオン電圧が出力される。一方、ゲート信号線１
７ｃはシフトレジスタ２２ａの出力がそのまま出力され
る。したがって、１Ｈ期間の間、オン電圧が印加され
る。
【１７６４】たとえば、シフトレジスタ２２ａの２番目
にＨレベル信号が出力されている時、画素１６（１）の
ゲート信号線１７ｃにオン電圧が出力され、画素１６
（１）が電流（電圧）プログラムの状態である。同時
に、画素１６（２）のゲート信号線１７ａにもオン電圧
が出力され、画素１６（２）のＴＦＴ１１ｂがオン状態
となり、画素１６（２）の駆動用ＴＦＴ１１ａがリセッ
トされる。
【１７６５】同様に、シフトレジスタ２２ａの３番目に
Ｈレベル信号が出力されている時、画素１６（２）のゲ
ート信号線１７ｃにオン電圧が出力され、画素１６
（２）が電流（電圧）プログラムの状態である。同時
に、画素１６（３のゲート信号線１７ａにもオン電圧が
出力され、画素１６（３）ＴＦＴ１１ｂがオン状態とな
り、画素１６（３）駆動用ＴＦＴ１１ａがリセットされ
る。つまり、２Ｈ期間、ゲート信号線１７ａからはオン
電圧が出力され、ゲート信号線１７ｃに１Ｈ期間、オン
電圧が出力される。
【１７６６】プログラム状態の時は、ＴＦＴ１１ｂとＴ
ＦＴ１１ｃが同時にオン状態となる（図４２３（ｂ））
ら、非プログラム状態（図４２３（ｃ））に移行する
際、ＴＦＴ１１ｃがＴＦＴ１１ｂよりも先にオフ状態と
なると、図４２３（ｂ）のリセット状態となってしま
う。これと防止するためには、ＴＦＴ１１ｃがＴＦＴ１
１ｂよりもあとからオフ状態にする必要がある。そのた
めには、ゲート信号線１７ａがゲート信号線１７ｃより
も先にオン電圧が印加されるように制御する必要があ
る。
【１７６７】以上の実施例は、電流プログラムの画素構
成を中心として説明をしたが、本発明のリセット駆動は
電圧プログラムの画素構成にも適用することができる。
図４２７は電圧プログラムの画素構成におけるリセット
駆動を実施するための本発明の画素構成（パネル構成）
の説明図である。
【１７６８】図４２７の画素構成では、駆動用ＴＦＴ１
１ａをリセット動作させるためのＴＦＴ１１ｅが形成さ
れている。ゲート信号線１７ｅにオン電圧が印加される
ことにより、ＴＦＴ１１ｅがオンし、駆動用ＴＦＴ１１
ａのゲート（Ｇ）端子とドレイン（Ｄ）端子間をショー
トさせる。また、ＥＬ素子１５と駆動用ＴＦＴ１１ａと
の電流経路を切断するＴＦＴ１１ｄが形成されている。
以下、図４２８を参照しながら、電圧プログラムの画素
構成における本発明のリセット駆動方式について説明を
する。
【１７６９】図４２８（ａ）に図示するように、ＴＦＴ
１１ｂ、ＴＦＴ１１ｄをオフ状態にし、ＴＦＴ１１ｅを
オン状態にする。駆動用ＴＦＴ１１ａのドレイン（Ｄ）
端子とゲート（Ｇ）端子はショート状態となり、図に示
すようにＩｂ電流が流れる。そのため、ＴＦＴ１１ａの
ゲート（Ｇ）端子とドレイン（Ｄ）端子とが同一電位と
なり、駆動用ＴＦＴ１１ａはリセット（電流を流さない
状態）になる。なお、ＴＦＴ１１ａをリセットする前
に、図４２３あるいは図４４７で説明したように、ＨＤ
同期信号に同期して、最初にＴＦＴ１１ｄをオンさせ、
ＴＦＴ１１ｅをオフさせて、ＴＦＴ１１ａに電流を流し
ておく。その後、図４２８（ａ）の動作を実施する。
【１７７０】このＴＦＴ１１ａ、ＴＦＴ１１ｂのリセッ
ト状態（電流を流さない状態）は、図４４７などで説明
した電圧オフセットキャンセラ方式のオフセット電圧を
保持した状態と等価である。つまり、図４２８（ａ）の
状態では、コンデンサ１９の端子間には、オフセット電
圧（リセット電圧）が保持されていることになる。この
リセット電圧は駆動用ＴＦＴ１１ａの特性に応じて異な
る電圧値である。つまり、図４２８（ａ）の動作を実施
することにより、各画素のコンデンサ１９には駆動用Ｔ
ＦＴ１１ａが電流を流さない（つまり、黒表示電流（ほ
どんど０に等しい））状態が保持されることになるので
ある（電流が流れ始める開始電圧にリセットされた）。
【１７７１】なお、電圧プログラムの画素構成において
も、電流プログラムの画素構成と同様に、図４２８
（ａ）のリセットの実施時間を長くするほど、Ｉｂ電流
が流れ、コンデンサ１９の端子電圧が小さくなる傾向が
ある。したがって、図４２８（ａ）の実施時間は固定値
にする必要がある。実施時間は、０．２Ｈ以上５Ｈ（５
水平走査期間）以下とすることが好ましい。さらには
０．５Ｈ以上４Ｈ以下にすることが好ましい。あるい
は、２μｓｅｃ以上４００μｓｅｃ以下とすることが好
ましい。
【１７７２】また、ゲート信号線１７ｅは前段の画素行
のゲート信号線１７ａと共通にしておくことが好まし
い。つまり、ゲート信号線１７ｅと前段の画素行のゲー
ト信号線１７ａとをショート状態で形成する。この構成
を前段ゲート制御方式と呼ぶ。なお、前段ゲート制御方
式とは、着目画素行より少なくとも１Ｈ前以上に選択さ
れる画素行のゲート信号線波形を用いるものである。し
たがって、１画素行前に限定されるものではない。たと
えば、２画素行前のゲート信号線の信号波形を用いて着
目画素の駆動用ＴＦＴ１１ａのリセットを実施してもよ
い。
【１７７３】前段ゲート制御方式をさらに具体的に記載
すれば以下のようになる。着目する画素行が（Ｎ）画素
行とし、そのゲート信号線がゲート信号線１７ｅ
（Ｎ）、ゲート信号線１７ａ（Ｎ）とする。１Ｈ前に選
択される前段の画素行は、画素行が（Ｎ−１）画素行と
し、そのゲート信号線がゲート信号線１７ｅ（Ｎ−
１）、ゲート信号線１７ａ（Ｎ−１）とする。また、着
目画素行の次の１Ｈ後に選択される画素行が（Ｎ＋１）
画素行とし、そのゲート信号線がゲート信号線１７ｅ
（Ｎ＋１）、ゲート信号線１７ａ（Ｎ＋１）とする。
【１７７４】第（Ｎ−１）Ｈ期間では、第（Ｎ−１）画
素行のゲート信号線１７ａ（Ｎ−１）にオン電圧が印加
されると、第（Ｎ）画素行のゲート信号線１７ｅ（Ｎ）
にもオン電圧が印加される。ゲート信号線１７ｅ（Ｎ）
と前段の画素行のゲート信号線１７ａ（Ｎ−１）とがシ
ョート状態で形成されているからである。したがって、
第（Ｎ−１）画素行の画素のＴＦＴ１１ｂ（Ｎ−１）が
オンし、ソース信号線１８の電圧が駆動用ＴＦＴ１１ａ
（Ｎ−１）のゲート（Ｇ）端子に書き込まれる。同時
に、第（Ｎ）画素行の画素のＴＦＴ１１ｅ（Ｎ）がオン
し、駆動用ＴＦＴ１１ａ（Ｎ）のゲート（Ｇ）端子とド
レイン（Ｄ）端子間がショートされ、駆動用ＴＦＴ１１
ａ（Ｎ）がリセットされる。
【１７７５】第（Ｎ−１）Ｈ期間の次の第（Ｎ）期間で
は、第（Ｎ）画素行のゲート信号線１７ａ（Ｎ）にオン
電圧が印加されると、第（Ｎ＋１）画素行のゲート信号
線１７ｅ（Ｎ＋１）にもオン電圧が印加される。したが
って、第（Ｎ）画素行の画素のＴＦＴ１１ｂ（Ｎ）がオ
ンし、ソース信号線１８に印加されている電圧が駆動用
ＴＦＴ１１ａ（Ｎ）のゲート（Ｇ）端子に書き込まれ
る。同時に、第（Ｎ＋１）画素行の画素のＴＦＴ１１ｅ
（Ｎ＋１）がオンし、駆動用ＴＦＴ１１ａ（Ｎ＋１）の
ゲート（Ｇ）端子とドレイン（Ｄ）端子間がショートさ
れ、駆動用ＴＦＴ１１ａ（Ｎ＋１）がリセットされる。
【１７７６】以下同様に、第（Ｎ）Ｈ期間の次の第（Ｎ
＋１）期間では、第（Ｎ＋１）画素行のゲート信号線１
７ａ（Ｎ＋１）にオン電圧が印加されると、第（Ｎ＋
２）画素行のゲート信号線１７ｅ（Ｎ＋２）にもオン電
圧が印加される。したがって、第（Ｎ＋１）画素行の画
素のＴＦＴ１１ｂ（Ｎ＋１）がオンし、ソース信号線１
８に印加されている電圧が駆動用ＴＦＴ１１ａ（Ｎ＋
１）のゲート（Ｇ）端子に書き込まれる。同時に、第
（Ｎ＋２）画素行の画素のＴＦＴ１１ｅ（Ｎ＋２）がオ
ンし、駆動用ＴＦＴ１１ａ（Ｎ＋２）のゲート（Ｇ）端
子とドレイン（Ｄ）端子間がショートされ、駆動用ＴＦ
Ｔ１１ａ（Ｎ＋２）がリセットされる。
【１７７７】以上の本発明の前段ゲート制御方式では、
１Ｈ期間、駆動用ＴＦＴ１１ａはリセットされ、その
後、電圧（電流）プログラムが実施される。
【１７７８】図４２３（ａ）も同様であるが、図４２８
（ａ）のリセット状態と、図４２８（ｂ）の電圧プログ
ラム状態とを同期をとって行う場合は、図４２８（ａ）
のリセット状態から、図４２８（ｂ）の電流プログラム
状態までの期間が固定値（一定値）となるから問題はな
い（固定値にされている）。この期間が短いと駆動用Ｔ
ＦＴ１１が完全にリセットされない。また、あまりにも
長いと駆動用ＴＦＴ１１ａが完全にオフ状態となり、今
度は電流をプログラムするのに長時間を要するようにな
る。また、画面１２の輝度も低下する。
【１７７９】図４２８（ａ）を実施後、図４２８（ｂ）
の状態にする。図４２８（ｂ）はＴＦＴ１１ｂをオンさ
せ、ＴＦＴ１１ｅ、ＴＦＴ１１ｄをオフさせた状態であ
る。図４２８（ｂ）の状態は、電圧プログラムを行って
いる状態である。つまり、ソースドライバ回路１４から
プログラム電圧を出力し、このプログラム電圧を駆動用
ＴＦＴ１１ａのゲート（Ｇ）端子に書き込む（駆動用Ｔ
ＦＴ１１ａのゲート（Ｇ）端子の電位をコンデンサ１９
に設定する）。なお、電圧プログラム方式の場合は、電
圧プログラム時にＴＦＴ１１ｄを必ずしもオフさせる必
要はない。また、図３１、図３７、図１０８、図１４
２、図１４７、図１５２、図１９８などのＮ倍パルス駆
動などと組み合わせること、あるいは以上のような、間
欠Ｎ／Ｋ倍パルス駆動（１画面に点灯領域を複数設ける
駆動方法である。この駆動方法は、ＴＦＴ１１ｅをオン
オフ動作させることにより容易に実現できる）を実施す
る必要がなければ、ＴＦＴ１１ｅが必要でない。このこ
とは以前に説明をしたので、説明を省略する。
【１７８０】図４２７の構成あるいは図４２８の駆動方
法で白表示の電圧プログラムを行う場合は、各画素の駆
動用ＴＦＴの特性バラツキが発生していても、完全に黒
表示状態のオフセット電圧（各駆動用ＴＦＴの特性に応
じて設定された電流が流れる開始電圧）から電圧プログ
ラムを行う。したがって、目標の電流値にプログラムさ
れる時間が階調に応じて等しくなる。そのため、ＴＦＴ
１１ａの特性バラツキによる階調誤差がなく、良好な画
像表示を実現できる。
【１７８１】図４２８（ｂ）の電流プログラミング後、
図４２８（ｃ）に図示するように、ＴＦＴ１１ｂをオフ
し、ＴＦＴ１１ｄをオンさせて、駆動用ＴＦＴ１１ａか
らのプログラム電流をＥＬ素子１５に流し、ＥＬ素子１
５を発光させる。
【１７８２】以上のように、図４２７の電圧プログラム
における本発明のリセット駆動は、まず、ＨＤ同期信号
に同期して、最初にＴＦＴ１１ｄをオンさせ、ＴＦＴ１
１ｅをオフさせて、ＴＦＴ１１ａに電流を流す第１の動
作と、ＴＦＴ１１ａとＥＬ素子１５間を切断し、かつ、
駆動用ＴＦＴ１１ａのドレイン（Ｄ）端子とゲート
（Ｇ）端子（もしくはソース（Ｓ）端子とゲート（Ｇ）
端子、さらに一般的に表現すれば駆動用ＴＦＴのゲート
（Ｇ）端子を含む２端子）間をショートする第２の動作
と、前記動作の後、駆動用ＴＦＴ１１ａに電圧プログラ
ムを行う第３の動作とを実施するものである。
【１７８３】図４２７は、駆動用ＴＦＴ１１ａのゲート
（Ｇ）端子とドレイン（Ｄ）端子間をショートするＴＦ
Ｔ１１ｅを形成した画素構成であった。駆動用ＴＦＴ１
１ａをオフ状態とすることを目的とするのであれば、図
４５２の画素構成が例示される。図４５２は駆動用ＴＦ
Ｔ１１ａのソース（Ｓ）端子とゲート（Ｇ）端子間をシ
ョートするＴＦＴ（スイッチング素子）１１ｅを形成し
た本発明の画素構成である。
【１７８４】図４５２の画素構成では、駆動用ＴＦＴ１
１ａをリセット動作させるためのＴＦＴ１１ｅが形成さ
れている。ゲート信号線１７ｅにオン電圧が印加される
ことにより、ＴＦＴ１１ｅがオンし、駆動用ＴＦＴ１１
ａのゲート（Ｇ）端子とソース（Ｓ）端子間をショート
させる。
【１７８５】また、ＥＬ素子１５と駆動用ＴＦＴ１１ａ
との電流経路を切断するＴＦＴ１１ｄが形成されてい
る。また、ＥＬ素子１５に逆バイアス電圧を印加するＴ
ＦＴ１１ｇが形成されている。このＴＦＴ１１ｇの動作
については以前に説明したので説明を省略する。以下、
図４５２および図４５３を参照しながら、本発明の電圧
プログラムの画素構成における本発明のリセット駆動方
式について説明をする。
【１７８６】なお、プログラム対象の画素行は第（Ｎ）
画素行とし、この画素行は水平走査期間の第（Ｎ）Ｈ番
目で電圧プログラムが完了するものとする。また、図４
５３の実施例では、２Ｈ期間を用いて電圧プログラムを
実施する。したがって、第（Ｎ）番目の画素行は第（Ｎ
−１）Ｈから、プログラム動作が開始される。つまり、
第（Ｎ−１）Ｈ期間では、第（Ｎ）番目の画素はリセッ
ト動作し、第（Ｎ）Ｈ期間で電圧プログラムされる。
【１７８７】図４５３では２Ｈ期間（２水平走査期間）
で電圧プログラムされるとして説明をするが、本発明は
２Ｈ期間に限定されるものではない。複数水平走査期間
を用いて画素行が電圧プログラムされるものであればい
ずれでもよい。つまり、複数の水平走査期間にわたり、
リセット動作を行っても良い。この場合、第（Ｎ）番目
の画素行は第（Ｎ−K）Ｈ（Kは１以上の整数）から、プ
ログラム動作が開始される。つまり、第（Ｎ−１）Ｈ期
間では、第（Ｎ）番目の画素はリセット動作を行う。
【１７８８】また、本発明はリセット状態を具備するこ
とを目的とする。したがって、リセットの期間はＨＤに
同期している必要はない。そのため、複数Ｈ期間という
事項は限定事項ではない。ただ、ハード的に制御回路を
構成する場合、ＨＤに同期するように構成する方が構成
は容易であるからにすぎない。したがって、他のクロッ
クに同期するように構成してもよい。また、非同期動作
に構成してもよい。ただし、本発明の説明では説明を容
易にするため、前段のゲート信号線の駆動波形を用いて
次段の画素行をリセット動作させる２H期間の駆動とし
て説明を行う（前段ゲート制御方式）。
【１７８９】第（Ｎ−１）Ｈの水平同期信号（ＨＤ）
後、ＴＦＴ１１ａのリセット動作が実施される。このリ
セット動作は、図４２８のオフセット電圧をコンデンサ
１９に保持させるものではなく、ＴＦＴ１１ａを完全に
オフ状態（電流が全く流れない状態にするものである
（完全黒表示）。
【１７９０】第（Ｎ−１）Ｈ期間では、ゲート信号線１
７ｅにオン電圧が印加され、ＴＦＴ１１ｅがオンする。
ゲート信号線１７ａおよびゲート信号線１７ｂにはオフ
電圧が印加され、ＴＦＴ１１ｄ、ＴＦＴ１１ｂはオフ状
態である。
【１７９１】ＴＦＴ１１ｅがオンすることにより、駆動
用ＴＦＴ１１ａのゲート（Ｇ）端子電圧はＶｄｄ電圧と
なり、駆動用ＴＦＴ１１ａは完全にオフ状態となる。な
お、駆動用ＴＦＴ１１ａのゲート（Ｇ）端子をＶｄｄ電
圧（＝ソース（Ｓ）端子電圧）とするのは、駆動用ＴＦ
Ｔ１１ａがＰチャンネルの場合である。駆動用ＴＦＴ１
１ａがＮチャンネルの場合は、駆動用ＴＦＴ１１ａのゲ
ート（Ｇ）端子をＧＮＤ電圧（＝ドレイン（Ｄ）端子電
圧）とする。
【１７９２】次の第（Ｎ）Ｈ期間では、電圧プログラム
を行う。ゲート信号線１７ａにオン電圧を印加し、ＴＦ
Ｔ１１ｂをオンさせる。また、ゲート信号線１７ｅには
オフ電圧を印加し、ＴＦＴ１１ｅをオフさせる。一方、
ゲート信号線１７ｂは、第（Ｎ−１）Ｈと第（Ｎ）Ｈ期
間の間、オフ電圧を印加する。ただし、ゲート信号線１
７ｂは、第（Ｎ）Ｈ期間はオン電圧印加状態でもよい。
このことは以前にも説明をしているので説明を省略す
る。
【１７９３】プログラム期間後、ゲート信号線１７ｂに
はオン電圧が印加され、ＴＦＴ１１ｄはオン状態とな
り、ＥＬ素子１５に電流が供給されて、ＥＬ素子１５が
点灯する。また、図３１、図３７、図１０８、図１４
２、図１４７、図１５２、図１９８などのＮ倍パルス駆
動などと組み合わせること、あるいは以上のような、間
欠Ｎ／Ｋ倍パルス駆動（１画面に点灯領域を複数設ける
駆動方法である。この駆動方法は、ＴＦＴ１１ｅをオン
オフ動作させることにより容易に実現できる）を実施す
る。この駆動方式によりフリッカの発生がなく、また動
画表示性能も格段に向上する。
【１７９４】また、図４２８などでも説明したように、
前段ゲート制御方式を実施することにより、ゲート信号
線１７の引き出し本数を減少させることができる。ゲー
ト信号線１７ｅとゲート信号線１７ａとを前段ゲートで
共通にすることができるからである。
【１７９５】具体的には、図４５２においても、着目す
る画素行が（Ｎ）画素行とし、そのゲート信号線がゲー
ト信号線１７ｅ（Ｎ）、ゲート信号線１７ａ（Ｎ）とす
る。１Ｈ前に選択される前段の画素行は、画素行が（Ｎ
−１）画素行とし、そのゲート信号線がゲート信号線１
７ｅ（Ｎ−１）、ゲート信号線１７ａ（Ｎ−１）とす
る。また、着目画素行の次の１Ｈ後に選択される画素行
が（Ｎ＋１）画素行とし、そのゲート信号線がゲート信
号線１７ｅ（Ｎ＋１）、ゲート信号線１７ａ（Ｎ＋１）
とする。
【１７９６】第（Ｎ−１）Ｈ期間では、第（Ｎ−１）画
素行のゲート信号線１７ａ（Ｎ−１）にオン電圧が印加
されると、第（Ｎ）画素行のゲート信号線１７ｅ（Ｎ）
にもオン電圧が印加される。ゲート信号線１７ｅ（Ｎ）
と前段の画素行のゲート信号線１７ａ（Ｎ−１）とがシ
ョート状態で形成されているからである。したがって、
第（Ｎ−１）画素行の画素のＴＦＴ１１ｂ（Ｎ−１）が
オンし、ソース信号線１８の電圧が駆動用ＴＦＴ１１ａ
（Ｎ−１）のゲート（Ｇ）端子に書き込まれる。同時
に、第（Ｎ）画素行の画素のＴＦＴ１１ｅ（Ｎ）がオン
し、駆動用ＴＦＴ１１ａ（Ｎ）のゲート（Ｇ）端子とソ
ース（Ｓ）端子間がショートされ、駆動用ＴＦＴ１１ａ
（Ｎ）がリセットされる。
【１７９７】第（Ｎ−１）Ｈ期間の次の第（Ｎ）期間で
は、第（Ｎ）画素行のゲート信号線１７ａ（Ｎ）にオン
電圧が印加されると、第（Ｎ＋１）画素行のゲート信号
線１７ｅ（Ｎ＋１）にもオン電圧が印加される。したが
って、第（Ｎ）画素行の画素のＴＦＴ１１ｂ（Ｎ）がオ
ンし、ソース信号線１８に印加されている電圧が駆動用
ＴＦＴ１１ａ（Ｎ）のゲート（Ｇ）端子に書き込まれ
る。同時に、第（Ｎ＋１）画素行の画素のＴＦＴ１１ｅ
（Ｎ＋１）がオンし、駆動用ＴＦＴ１１ａ（Ｎ＋１）の
ゲート（Ｇ）端子とソース（Ｓ）端子間がショートさ
れ、駆動用ＴＦＴ１１ａ（Ｎ＋１）がリセットされる。
以下の動作も、図４２７、図４２８と同様であるので説
明を省略する。以上の本発明の前段ゲート制御方式で
は、１Ｈ期間、駆動用ＴＦＴ１１ａはリセットされ、そ
の後、電圧（電流）プログラムが実施される。
【１７９８】なお、図４５２において、コンデンサの一
方の端子はＶｃｃ電圧としている。Ｖｃｃ電圧への引き
出し信号線はゲート信号線１７と平行に引き出されてい
る。このＶｃｃ電圧は電圧ボリウム回路から形成されて
おり、所望の電圧値に可変できるように構成している。
このように、Ｖｃｃ電圧を可変するのは、コンデンサ１
９の電荷保持特性を良好なものとするためである。ま
た、ＴＦＴ１１ａの特性検査を実施する意味合いもあ
る。なお、コンデンサ１９の端子はＶｃｃ電圧を印加す
る構成の他、図４２７と同様にＶｄｄ電圧と接続しても
よい。この図４２７の構成を採用すれば、引き出し信号
線を減少させることができ、画素１６の開口率を向上で
きる。なお、以上の実施例は、本発明の他の実施例にも
適用できることは言うまでもない。
【１７９９】図４２２はＴＦＴ１１ｂをオンさせること
により、駆動用ＴＦＴ１１ａをリセットする構成であっ
た。他の構成として、図４５５の画素構成が例示され
る。図４５５では、ＴＦＴ１１ｂとＴＦＴ１１ｃのゲー
ト（Ｇ）端子は共通のゲート信号線１７ａと接続されて
いる。また、リセット用ＴＦＴ１１ｅのゲート（Ｇ）端
子は別のゲート信号線１１ｅに接続されている。
【１８００】図４５５の画素構成は、電流プログラムの
画素構成において、駆動用ＴＦＴ１１ａをリセットする
ＴＦＴ１１ｅを具備する構成である。前段ゲート制御方
式とする接続としては一例として図４５６のごとくに接
続する。つまり、図４５６に示すように画素１６ａのＴ
ＦＴ１１ｃのゲート（Ｇ）端子に接続されたゲート信号
線１７ａは次段画素１６ｂのリセット用ＴＦＴ１１ｅの
ゲート（Ｇ）端子にも接続されている。同様に、画素１
６ｂのＴＦＴ１１ｃのゲート（Ｇ）端子に接続されたゲ
ート信号線１７ａは次段画素１６ｃのリセット用ＴＦＴ
１１ｅのゲート（Ｇ）端子に接続されている。
【１８０１】したがって、画素１６ａのＴＦＴ１１ｃの
ゲート（Ｇ）端子に接続されたゲート信号線１７ａにオ
ン電圧を印加すると、画素１６ａが電流プログラム状態
となるとともに、次段画素１６ｂのリセット用ＴＦＴ１
１ｅがオンし、画素１６ｂの駆動用ＴＦＴ１１ａがリセ
ット状態となる。同様に、画素１６ｂのＴＦＴ１１ｃの
ゲート（Ｇ）端子に接続されたゲート信号線１７ａにオ
ン電圧を印加すると、画素１６ｂが電流プログラム状態
となるとともに、次段画素１６ｃのリセット用ＴＦＴ１
１ｅがオンし、画素１６ｃの駆動用ＴＦＴ１１ａがリセ
ット状態となる。したがって、容易に前段ゲート制御方
式によるリセット駆動を実現できる。
【１８０２】さらに詳しく説明する。まず、図４５６
（ａ）のようにゲート信号線１７に電圧が印加されてい
るとする。画素１６ａのゲート信号線１７ａにオン電圧
が印加され、ゲート信号線１７ｂにオフ電圧が印加され
ているとする。画素１６ｂのゲート信号線１７ａにオフ
電圧が印加され、ゲート信号線１７ｂにオフ電圧が印加
されているとする。また、画素１６ｃのゲート信号線１
７ａにオフ電圧が印加され、ゲート信号線１７ｂにオン
電圧が印加され、画素１６ｄのゲート信号線１７ａにオ
フ電圧が印加され、ゲート信号線１７ｂにオン電圧が印
加されているとする。
【１８０３】この状態では、画素１６ａは電流プログラ
ム状態で非点灯、画素１６ｂはリセット状態で非点灯、
画素１６ｃはプログラム電流の保持状態で点灯、画素１
６ｄはプログラム電流の保持状態で点灯状態である。
【１８０４】１Ｈ後、制御用ゲートドライバ回路１２の
シフトレジスタ２２内のデータが１ビットシフトし、図
４５６（ｂ）の状態となる。図４５６（ｂ）の状態は、
画素１６ａはプログラム電流保持状態で点灯、画素１６
ｂは電流プログラム状態で非点灯、画素１６ｃはリセッ
ト状態で非点灯、画素１６ｄはプログラム保持状態で点
灯状態である。
【１８０５】さらに１Ｈ後、制御用ゲートドライバ回路
１２のシフトレジスタ２２内のデータが１ビットシフト
し、図４５６（ｃ）の状態となる。図４５６（ｃ）の状
態は、画素１６ａはプログラム電流保持状態で点灯、画
素１６ｂはプログラム電流保持状態で点灯、画素１６ｃ
は電流プログラム状態で非点灯、画素１６ｄはリセット
状態で非点灯状態である。
【１８０６】以上のことから、各画素は前段に印加され
たゲート信号線１７ａの電圧により、次段の画素の駆動
用ＴＦＴ１１ａがリセットされ、次の水平走査期間に電
流プログラムが順次行われることがわかる。
【１８０７】以上の実施例は電流プログラムの画素構成
の例であったが、図６７、図４０６の電圧プログラムの
画素構成でも前段ゲート制御方式を実施することができ
る。図４５７はその実施例である。
【１８０８】図４５７に示すように画素１６ａのＴＦＴ
１１ｃのゲート（Ｇ）端子に接続されたゲート信号線１
７ａは次段画素１６ｂのリセット用ＴＦＴ１１ｂのゲー
ト（Ｇ）端子にも接続されている。同様に、画素１６ｂ
のＴＦＴ１１ｃのゲート（Ｇ）端子に接続されたゲート
信号線１７ａは次段画素１６ｃのリセット用ＴＦＴ１１
ｂのゲート（Ｇ）端子に接続されている。
【１８０９】したがって、画素１６ａのＴＦＴ１１ｃの
ゲート（Ｇ）端子に接続されたゲート信号線１７ａにオ
ン電圧を印加すると、画素１６ａが電圧プログラム状態
となるとともに、次段画素１６ｂのリセット用ＴＦＴ１
１ｂがオンし、画素１６ｂの駆動用ＴＦＴ１１ａがリセ
ット状態となる。同様に、画素１６ｂのＴＦＴ１１ｃの
ゲート（Ｇ）端子に接続されたゲート信号線１７ａにオ
ン電圧を印加すると、画素１６ｂが電流プログラム状態
となるとともに、次段画素１６ｃのリセット用ＴＦＴ１
１ｂがオンし、画素１６ｃの駆動用ＴＦＴ１１ａがリセ
ット状態となる。したがって、容易に前段ゲート制御方
式によるリセット駆動を実現できる。
【１８１０】さらに詳しく説明する。図４５７（ａ）の
ようにゲート信号線１７に電圧が印加されているとす
る。つまり、画素１６ａのゲート信号線１７ａにオン電
圧が印加され、他の画素１６のゲート信号線１７ａにオ
フ電圧が印加されているとする。また、ゲート信号線１
７ｂは画素１６ａ、１６ｂにはオフ電圧が印加され、画
素１６ｃ、１６ｄにはオン電圧が印加されているとす
る。
【１８１１】この状態では、画素１６ａは電圧プログラ
ム状態で非点灯、画素１６ｂはリセット状態で非点灯、
画素１６ｃはプログラム電流の保持状態で点灯、画素１
６ｄはプログラム電流の保持状態で点灯状態である。
【１８１２】１Ｈ後、制御用ゲートドライバ回路１２の
シフトレジスタ２２内のデータが１ビットシフトし、図
４５７（ｂ）の状態となる。図４５７（ｂ）の状態は、
画素１６ａはプログラム電流保持状態で点灯、画素１６
ｂは電流プログラム状態で非点灯、画素１６ｃはリセッ
ト状態で非点灯、画素１６ｄはプログラム保持状態で点
灯状態である。
【１８１３】以上のことから、各画素は前段に印加され
たゲート信号線１７ａの電圧により、次段の画素の駆動
用ＴＦＴ１１ａがリセットされ、次の水平走査期間に電
圧プログラムが順次行われることがわかる。
【１８１４】図４５２でも説明したが、図４５２、図４
５８に図示する電圧プログラムの画素構成でも前段ゲー
ト制御を実現できる。図４５９は図４５８の画素構成を
前段ゲート制御方式の接続とした実施例である。
【１８１５】図４５９に示すように画素１６ａのＴＦＴ
１１ｂのゲート（Ｇ）端子に接続されたゲート信号線１
７ａは次段画素１６ｂのリセット用ＴＦＴ１１ｅのゲー
ト（Ｇ）端子に接続されている。同様に、画素１６ｂの
ＴＦＴ１１ｂのゲート（Ｇ）端子に接続されたゲート信
号線１７ａは次段画素１６ｃのリセット用ＴＦＴ１１ｅ
のゲート（Ｇ）端子に接続されている。
【１８１６】したがって、画素１６ａのＴＦＴ１１ｂの
ゲート（Ｇ）端子に接続されたゲート信号線１７ａにオ
ン電圧を印加すると、画素１６ａが電圧プログラム状態
となるとともに、次段画素１６ｂのリセット用ＴＦＴ１
１ｅがオンし、画素１６ｂの駆動用ＴＦＴ１１ａがリセ
ット状態となる。同様に、画素１６ｂのＴＦＴ１１ｂの
ゲート（Ｇ）端子に接続されたゲート信号線１７ａにオ
ン電圧を印加すると、画素１６ｂが電流プログラム状態
となるとともに、次段画素１６ｃのリセット用ＴＦＴ１
１ｅがオンし、画素１６ｃの駆動用ＴＦＴ１１ａがリセ
ット状態となる。したがって、容易に前段ゲート制御方
式によるリセット駆動を実現できる。
【１８１７】さらに詳しく説明する。図４５９（ａ）の
ようにゲート信号線１７に電圧が印加されているとす
る。つまり、画素１６ａのゲート信号線１７ａにオン電
圧が印加され、他の画素１６のゲート信号線１７ａにオ
フ電圧が印加されているとする。また、すべての逆バイ
アス用ＴＦＴ１１ｇはオフ状態であるとする。
【１８１８】この状態では、画素１６ａは電圧プログラ
ム状態、画素１６ｂはリセット状態、画素１６ｃはプロ
グラム電流の保持状態、画素１６ｄはプログラム電流の
保持状態である。
【１８１９】１Ｈ後、制御用ゲートドライバ回路１２の
シフトレジスタ２２内のデータが１ビットシフトし、図
４５９（ｂ）の状態となる。図４５９（ｂ）の状態は、
画素１６ａはプログラム電流保持状態、画素１６ｂは電
流プログラム状態、画素１６ｃはリセット状態、画素１
６ｄはプログラム保持状態である。
【１８２０】以上のことから、各画素は前段に印加され
たゲート信号線１７ａの電圧により、次段の画素の駆動
用ＴＦＴ１１ａがリセットされ、次の水平走査期間に電
圧プログラムが順次行われることがわかる。
【１８２１】なお、カレントミラーの画素構成におい
て、図４６０に図示するように、ＴＦＴ１１ｄに並列に
リセット用ＴＦＴ１１ｅと形成してもよい。このリセッ
ト用ＴＦＴ１１ｅのゲート（Ｇ）端子は前段画素１６の
ＴＦＴ１１ｄのゲート（Ｇ）端子に接続されたゲート信
号線に接続する。他の点に関しては、今までに説明して
構成例と同様あるいは類似である。したがって、説明を
省略する。
【１８２２】なお、電流プログラムの画素構成の変形例
として、図４６１の画素構成が例示される。図４６１で
は、コンデンサ１９を２つの直列コンデンサ１９ａと１
９ｂから構成する。そして、コンデンサ１９ａとコンデ
ンサ１９ｂの中点にリセット用のＴＦＴ１１ｅのドレイ
ン（Ｄ）端子を接続している。また、ＴＦＴ１１ｅのソ
ース（Ｓ）端子は駆動用ＴＦＴ１１ａのドレイン（Ｄ）
端子に接続する。また、ＴＦＴ１１ｅのゲート（Ｇ）端
子はゲート信号線１７ｅと接続をする。
【１８２３】図４６１の構成において、ゲート信号線１
７ｅにオン電圧を印加すると、駆動用ＴＦＴ１１ａのド
レイン（Ｄ）端子とコンデンサ１９ｂを交流的に介して
ゲート（Ｇ）端子とがショートされる。したがって、交
流的な結合となり、リセット動作が良好となる。
【１８２４】図４６２に図示するように、カレントミラ
ーの画素構成においても、図４６１の概念を適用するこ
とができる。図４６２では、コンデンサ１９を２つの直
列コンデンサ１９ａと１９ｂから構成する。そして、コ
ンデンサ１９ａとコンデンサ１９ｂの中点にリセット用
のＴＦＴ１１ｅのドレイン（Ｄ）端子を接続している。
また、ＴＦＴ１１ｅのソース（Ｓ）端子は電流プログラ
ム用ＴＦＴ１１ａのドレイン（Ｄ）端子に接続する。ま
た、ＴＦＴ１１ｅのゲート（Ｇ）端子は前段のゲート信
号線１７ａと接続をする。
【１８２５】図４６２の構成においても、ゲート信号線
１７ａにオン電圧を印加すると、駆動用ＴＦＴ１１ａの
ドレイン（Ｄ）端子とコンデンサ１９ｂを交流的に介し
てゲート（Ｇ）端子とがショートされる。したがって、
交流的な結合となり、リセット動作が良好となる。
【１８２６】図４５２では、図４０１などと同様に、逆
バイアス電圧印加用のＴＦＴ１１ｇを付加している。し
たがって、ＥＬ素子１５に逆バイアス電圧を印加するこ
とができ、ＥＬ表示装置を長寿命化できる。もちろん、
ＥＬ素子１５に逆バイアス電圧を印加するか、ＥＬ素子
１５に駆動用ＴＦＴ１１ａからの電流を印加するかは、
ＴＦＴ１１ｄとＴＦＴ１１ｇを制御することによって実
施できることは言うまでもない。
【１８２７】図４５４は、図４５２の構成において逆バ
イアス電圧を印加する時のタイミングチャート図であ
る。図４５４では、第（Ｎ−１）Ｈ期間に、逆バイアス
信号線４００１にＶｓｌ電圧を印加し、ＴＦＴ１１ｇを
オンさせて、ＥＬ素子１５に逆バイアス電圧を印加して
いる。この時、ＴＦＴ１１ｄはオフ状態としている。他
の、タイミングあるいは状態は図４５３と同一であるの
で説明を省略する。
【１８２８】また、図４５２のＴＦＴ１１ｇを付加する
画素構成では、図４４７と同様に、ＴＦＴ１１ｇ、ＴＦ
Ｔ１１ｄを制御することにより、電流Ｉｖの経路を形成
することができる。したがって、後に説明する図４４
３、図４４４などの検査方法を実施することができる。
【１８２９】図４４３は検査方法の説明図である。４４
３１は電流検出手段である。電流検出手段４４３１とし
ては、ｎＡ程度まで測定できる微小電流計の他、ピック
アップ抵抗と電圧計の組み合わせ、電流入力型オペアン
プなどが例示される。つまり、電流が流れていることを
いずれかの手段で検出できるものであれば何でも良い。
また、電流（電圧）検出は、画素構成によりＴＦＴ１１
ｇに流れ込む方向と流れ出す方向のいずれでも検出でき
るように構成する（電流あるいは電圧の極性が変化する
だけである）。
【１８３０】また、複数の逆バイアス制御線４００１を
共通（ショート）し、共通にした一端に電流検出手段４
４３１を接続（配置）してもよいことはいうまでもな
い。つまり、複数の逆バイアス制御線４００１に接続さ
れたいずれかの画素に欠陥が発生していると、前記電流
検出手段４４３１に電流が流れ、欠陥検出を行うことが
できる。また、電流検出手段４４３１を１つ用い、この
電流検出手段４４３１の測定端子にプローブなどを用い
て逆バイアス制御線４００１に順次接続して検査を行っ
ても良い。
【１８３１】ＴＦＴ１１ｂ、ＴＦＴ１１ｄをオフ状態に
し、ＴＦＴ１１ｅをオン状態にする。駆動用ＴＦＴ１１
ａのドレイン（Ｄ）端子とゲート（Ｇ）端子はショート
状態となり、図に示すようにＩｂ電流が流れる。そのた
め、ＴＦＴ１１ａのゲート（Ｇ）端子とドレイン（Ｄ）
端子とが同一電位となり、駆動用ＴＦＴ１１ａはリセッ
ト（電流を流さない状態）になる。なお、ＴＦＴ１１ａ
をリセットする前に、図４４７で説明したように、ＨＤ
同期信号に同期して、最初にＴＦＴ１１ｄをオンさせ、
ＴＦＴ１１ｅをオフさせて、ＴＦＴ１１ａに電流を流し
ておく。その後、図４２８（ａ）の動作を実施する。
【１８３２】このＴＦＴ１１ａ、ＴＦＴ１１ｂのリセッ
ト状態（電流を流さない状態）は、図４４７などで説明
した電圧オフセットキャンセラ方式のオフセット電圧を
保持した状態と等価である。つまり、図４２８（ａ）の
状態では、コンデンサ１９の端子間には、オフセット電
圧（リセット電圧）が保持されていることになる。この
リセット電圧は駆動用ＴＦＴ１１ａの特性に応じて異な
る電圧値である。つまり、図４２８（ａ）の動作を実施
することにより、各画素のコンデンサ１９には駆動用Ｔ
ＦＴ１１ａが電流を流さない（つまり、黒表示電流（ほ
どんど０に等しい））状態が保持されることになるので
ある（電流が流れ始める開始電圧にリセットされた）。
【１８３３】なお、電圧プログラムの画素構成において
も、電流プログラムの画素構成と同様に、図４２８
（ａ）のリセットの実施時間を長くするほど、Ｉｂ電流
が流れ、コンデンサ１９の端子電圧が小さくなる傾向が
ある。したがって、図４２８（ａ）の実施時間は固定値
にする必要がある。実施時間は、０．２Ｈ以上５Ｈ（５
水平走査期間）以下とすることが好ましい。さらには
０．５Ｈ以上４Ｈ以下にすることが好ましい。あるい
は、２μｓｅｃ以上４００μｓｅｃ以下とすることが好
ましい。
【１８３４】図４２３（ａ）も同様であるが、図４２８
（ａ）のリセット状態と、図４２８（ｂ）の電圧プログ
ラム状態とを同期をとって行う場合は、図４２８（ａ）
のリセット状態から、図４２８（ｂ）の電流プログラム
状態までの期間が固定値（一定値）となるから問題はな
い（固定値にされている）。この期間が短いと駆動用Ｔ
ＦＴ１１が完全にリセットされない。また、あまりにも
長いと駆動用ＴＦＴ１１ａが完全にオフ状態となり、今
度は電流をプログラムするのに長時間を要するようにな
る。また、画面１２の輝度も低下する。
【１８３５】図４２８（ａ）を実施後、図４２８（ｂ）
の状態にする。図４２８（ｂ）はＴＦＴ１１ｂをオンさ
せ、ＴＦＴ１１ｅ、ＴＦＴ１１ｄをオフさせた状態であ
る。図４２８（ｂ）の状態は、電圧プログラムを行って
いる状態である。つまり、ソースドライバ回路１４から
プログラム電圧を出力し、このプログラム電圧を駆動用
ＴＦＴ１１ａのゲート（Ｇ）端子に書き込む（駆動用Ｔ
ＦＴ１１ａのゲート（Ｇ）端子の電位をコンデンサ１９
に設定する）。なお、電圧プログラム方式の場合は、電
圧プログラム時にＴＦＴ１１ｄを必ずしもオフさせる必
要はない。また、図３１、図３７、図１０８、図１４
２、図１４７、図１５２、図１９８などのＮ倍パルス駆
動などと組み合わせること、あるいは以上のような、間
欠Ｎ／Ｋ倍パルス駆動（１画面に点灯領域を複数設ける
駆動方法である。この駆動方法は、ＴＦＴ１１ｅをオン
オフ動作させることにより容易に実現できる）を実施す
る必要がなければ、ＴＦＴ１１ｅが必要でない。このこ
とは以前に説明をしたので、説明を省略する。
【１８３６】図４２７の構成あるいは図４２８の駆動方
法で白表示の電圧プログラムを行う場合は、各画素の駆
動用ＴＦＴの特性バラツキが発生していても、完全に黒
表示状態のオフセット電圧（各駆動用ＴＦＴの特性に応
じて設定された電流が流れる開始電圧）から電圧プログ
ラムを行う。したがって、目標の電流値にプログラムさ
れる時間が階調に応じて等しくなる。そのため、ＴＦＴ
１１ａの特性バラツキによる階調誤差がなく、良好な画
像表示を実現できる。
【１８３７】図４２８（ｂ）の電流プログラミング後、
図４２８（ｃ）に図示するように、ＴＦＴ１１ｂをオフ
し、ＴＦＴ１１ｄをオンさせて、駆動用ＴＦＴ１１ａか
らのプログラム電流をＥＬ素子１５に流し、ＥＬ素子１
５を発光させる。
【１８３８】以上のように、図４２７の電圧プログラム
における本発明のリセット駆動は、まず、ＨＤ同期信号
に同期して、最初にＴＦＴ１１ｄをオンさせ、ＴＦＴ１
１ｅをオフさせて、ＴＦＴ１１ａに電流を流す第１の動
作と、ＴＦＴ１１ａとＥＬ素子１５間を切断し、かつ、
駆動用ＴＦＴ１１ａのドレイン（Ｄ）端子とゲート
（Ｇ）端子（もしくはソース（Ｓ）端子とゲート（Ｇ）
端子、さらに一般的に表現すれば駆動用ＴＦＴのゲート
（Ｇ）端子を含む２端子）間をショートする第２の動作
と、前記動作の後、駆動用ＴＦＴ１１ａに電圧プログラ
ムを行う第３の動作とを実施するものである。
【１８３９】図１２２から図１２５に図示したように、
ＤＡコンバータ１２２６と含む電流出力回路１２２２で
ソース信号線１８に電流と出力するとした。図１７１、
図１７２、図２１、図４３、図７１０などのように、突
き抜け電圧を発生させて駆動する方式の場合は、一定の
ベース電流を加えて出力する必要がある。たとえば、あ
る階調で３０ｎＡの電流を画素１６に電流プログラムす
る場合、突き抜け電圧によるベース電流を加えた電流を
ソース信号線１８に印加する。ベース電流が４０ｎＡで
あれば、３０ｎＡ＋４０ｎＡの電流をソース信号線１８
に印加する（ソース信号線１８から回路１２２２に向か
って吸収する）。したがって、ベース電流を加えて流す
ように回路構成をする必要がある。たとえば、ベース電
流用のカレントミラー回路を付加したりする構成が例示
される。
【１８４０】図１２２から図１２５では、ＤＡコンバー
タ１２２６と含む電流出力回路１２２２でソース信号線
１８に電流と出力するとしたが、これに限定するもので
はない。たとえば、ＩＣチップ１４内に基準電流を発生
する第１のカレントミラー回路を１つ形成する（図２７
５を参照）。
【１８４１】図２７５は各ソース信号線１８に対応する
出力電流回路１２２２の主要部を図示している。なお、
図２７５では、印加される画像データは６ビット（ＲＧ
Ｂは各６４階調）であるとして説明をする。６ビットは
画像データＤ（０〜５）が対応し、ＭＳＢ（最上位ビッ
ト）はＤ５であり、ＬＳＢ（最下位ビット）はＤ０であ
る。
【１８４２】図２７５でわかるように、画像データＤ０
によりスイッチングトランジスタ２７５２ａがオンし、
１つの子トランジスタ２７５４ａがオンする。同様に、
画像データＤ１によりスイッチングトランジスタ２７５
２ｂがオンし、２つの子トランジスタ２７５４ｂがオン
する。また、画像データＤ２によりスイッチングトラン
ジスタ２７５２ｃがオンし、４つの子トランジスタ２７
５４ｃがオンする。また、画像データＤ３によりスイッ
チングトランジスタ２７５２ｄがオンし、８つの子トラ
ンジスタ２７５４ｄがオンする。また、画像データＤ０
４よりスイッチングトランジスタ２７５２ｅがオンし、
１６つの子トランジスタ２７５４ｅがオンする。また、
画像データＤ５によりスイッチングトランジスタ２７５
２ｆがオンし、３２つの子トランジスタ２７５４ｆがオ
ンする。したがって、入力画像データＤに応じて６４階
調を表現する電流Ｉｗがソース信号線１８から流れ込
む。つまり、ゲート信号線１７ａにオン電圧が印加さ
れ、選択画素行のＴＦＴ１１ａ（図１の場合）からＩｄ
ｄ（＝Ｉｗ）電流が流れる。
【１８４３】図２７５では、ドライバ回路１４内には１
つの親トランジスタ２７５３が形成（配置）されてい
る。この親トランジスタ２７５３に流れる電流が子トラ
ンジスタ２７５４に流れる。つまり、ソース信号線１８
が１７６（ＱＣＩＦの場合）本あるとすれば、１７６×
６３個の子トランジスタ２７５３が親トランジスタ２７
５３と接続されていることになる。
【１８４４】ただし、これでは１つの親トランジスタ２
７５３に接続されている個数があまりにも多いので、中
間のトランジスタを配置してもよい。たとえば、親トラ
ンジスタを第１のトランジスタとすれば、第２のトラン
ジスタ、第３のトランジスタを形成し、第３のトランジ
スタに子のトランジスタ２７５４の６３個とカレントミ
ラーの関係にする。したがって、ＱＣＩＦを例示すれば
（ソース信号線数１７６本）、第１のトランジスタを１
個（親トランジスタ）とカレントミラーの関係にある第
２のトランジスタを１６個形成（配置）し、この第２の
トランジスタとカレントミラーの関係にある第３のトラ
ンジスタを１１個形成（配置）する。つまり、カレント
ミラーの関係にある第１から第３のトランジスタの個数
は、１×１６×１１＝１７６個である。なお、この第１
から第３のトランジスタはＩＣチップ１４内で密集して
配置する。各トランジスタのＶｔバラツキの影響をなく
するためである。特に第１のトランジスタと第２のトラ
ンジスタは、ごく近傍に配置する必要がある。
【１８４５】以上のような関係にすると、第１のカレン
トミラー回路（親トランジスタ２７５３）に流す電流
（基準電流）を調整することにより、ＩＣチップ全体の
出力電流量を調整できるようになる。親トランジスタ２
７５３に流す電流は電子ボリウムで調整できるように構
成しておく。また、図２７５に図示するように、チップ
１４に外付けボリウム２７５１（バイアス抵抗）を配置
し、この抵抗の抵抗値を変更することにより、親トラン
ジスタ（第１のトランジスタ）２７５３に流れる電流を
変化させるように構成してもよい。いずれにせよ、親ト
ランジスタ２７５３に流れる電流を調整することによ
り、プログラム電流Ｉｗの最小きざみを容易にかつ全ソ
ース信号線１８同時に変更することができる。
【１８４６】また、トランジスタ２７５３、２７５４は
Ｐチャンネルトランジスタのように図示しているがこれ
に限定するものではない。Ｎチャンネルトランジスタで
もよい。また、ＰチャンネルとＮチャンネルの両方を組
み合わせて用いても良い。特に、トランジスタ２７５３
ａ〜２７５３ｈなどはオン時の抵抗値を低減するためな
どを目的として、ＰチャンネルトランジスタとＮチャン
ネルトランジスタとを並列に組み合わせて構成すること
が好ましい。
【１８４７】なお、基準電流は、ガンマカーブの低電流
部と高電流部の２つの部分で独自に調整できるようにす
ることが好ましい（２つの部分であれば、１点折れガン
マカーブとなる）。もちろん、ガンマカーブを３つ以上
の折れ線近似とすることのより、ガンマ２．２乗カーブ
に近づけてもよい。
【１８４８】なお、図８７、図８８、図１４２などでは
同時に複数の画素行を選択するとした。この場合でも、
親トランジスタ２７５３に流す電流を変化させることに
より対応できる。つまり、１画素行を選択する場合に比
較して、選択する画素行倍の電流を親トランジスタ２７
５３に流せばよいからである。また、図１４６で説明し
たように、１Ｈの期間などで、ソース信号線１８に流す
（ソース信号線１８から吸収する）電流を変化させる駆
動方法への対応も容易である。親トランジスタ２７５３
に流す電流を可変すればよいからである。
【１８４９】この親トランジスタ２７５３の電流の調整
により、表示パネルの明るさ、ガンマ特性を調整するこ
とができる。なお、親トランジスタ２７５３に流す基準
電流は、Ｒ，Ｇ，Ｂ画素ごとに独自に調整できるように
構成する。ＲＧＢでガンマカーブ、印加電流が異なるか
らである。この構成を図２７６に示す。図２７６に図示
するように、各色の親トランジスタ２７５３（２７５３
Ｒ、２７５３Ｇ、２７５３Ｂ）に流す電流を電子ボリウ
ムあるいはバイアス抵抗により変更できるようにしてお
くのである。もちろん、ＥＬ素子１５のガンマ特性、温
度特性に合致するように、親トランジスタ２７５３に流
す電流は補正しておく。
【１８５０】また、黒の階調飛びを抑制するため（ＥＬ
は電流と輝度がリニアのために発生する。ＰＤＰなどで
も同様である）、誤差拡散とディザ処理の両方を組み合
わせて画像処理をしておく。
【１８５１】以上の実施例は、電流プログラムの場合で
ある。図１０３、図６８などの電圧プログラムの場合
は、印加する電圧のきざみが一定になるため、低輝度部
で、印加する電圧ステップに対する電流増加量が小さ
い。そのため、定輝度部で、黒つぶれが発生する。以上
の電圧プログラムの場合であっても本発明の実施例は適
用できる。
【１８５２】他に、データＤ０からＤ５にそれぞれ１つ
の（複数の場合もある）トランジスタ２７５４を形成
し、親トランジスタ２７５３とのカレントミラー回路の
カレント倍率を変化させることにより、電流出力を変化
させる構成でもよい。たとえば、Ｄ０に対応する子トラ
ンジスタ２７５４は親トランジスタ２７５３とカレント
倍率１倍とし、Ｄ１に対応する子トランジスタ２７５４
は親トランジスタ２７５３とカレント倍率２倍とする。
同様に、Ｄ２に対応する子トランジスタ２７５４は親ト
ランジスタ２７５３とカレント倍率４倍とし、Ｄ３に対
応する子トランジスタ２７５４は親トランジスタ２７５
３とカレント倍率８倍とする。さらに、Ｄ４に対応する
子トランジスタ２７５４は親トランジスタ２７５３とカ
レント倍率１６倍とし、Ｄ５に対応する子トランジスタ
２７５４は親トランジスタ２７５３とカレント倍率３２
倍とする構成である。
【１８５３】以上のように、出力電流回路１２２２を、
２段階あるいは３段階（第１のトランジスタ、第２のト
ランジスタおよび第３のトランジスタ）のカレントミラ
ー回路の構成を採用することにより、各ソース信号線１
８にプログラムされる電流バラツキをなくすることがで
きる。
【１８５４】図１７１、図２１、図４３、図７１０のよ
うに、突き抜け電圧用のコンデンサ１９ｂを形成した場
合は、一定のベース電流を加えて出力する必要がある。
また、突き抜け電圧用のコンデンサ１９ｂを配置（形
成）しない構成であっても、ＴＦＴ１１ｂのソース−ゲ
ート（Ｇ）端子容量により突き抜け電圧が発生する。た
とえば、先と同様にある階調で３０ｎＡの電流を画素１
６に電流プログラムする場合、突き抜け電圧によるベー
ス電流を加えた電流をソース信号線１８に印加する。ベ
ース電流が４０ｎＡであれば、３０ｎＡ＋４０ｎＡの電
流をソース信号線１８に印加する（ソース信号線１８か
ら回路１２２２に向かって吸収する）。したがって、ベ
ース電流を加えて流すように回路構成をする必要があ
る。たとえば、ベース電流用のカレントミラー回路を別
途、付加したりする構成が例示される。
【１８５５】図２９３では、このベース電流印加用のト
ランジスタ２７５２ｂｂと２７５４ｂｂをチップ１４内
に配置（形成）している。なお、ベース電流の印加は端
子Ｄｂｂに印加するロジック信号で切り替えられる。つ
まり、ベース電流を加えるか否かは、ロジック的に制御
できるように構成されている。
【１８５６】ベース電流もＲＧＢごとに独自に調整でき
るように構成することが好ましい。ＲＧＢのＥＬ素子１
５ごとにガンマカーブ、印加電流が異なるからである。
また、ベース電流はオンオフ制御できるように構成する
ことが好ましい。ベース電流を印加（ソース信号線１８
から電流を吸収する場合もある）すると、画像によって
は、黒浮きが発生するからである。したがって、ベース
電流をオンオフさせることにより、最適に調整できるよ
うにする。また、ベース電流のオンオフもＲＧＢごとに
独自に設定できるようにしておくことが好ましい。
【１８５７】なお、先にも説明したが親トランジスタ２
７５３に流す基準電流、トランジスタ２７５４ｂｂに流
すベース電流は温度補償をしておく。パネル（正確には
ＥＬ素子１５の温度）を検出し、検出した温度によっ
て、基準電流、ベース電流の値を変化させる。一般的に
ＥＬ素子１５は、温度が上がると発光効率が低下する。
そのため、温度が上がるとＥＬ素子１５に印加する電流
を増大させるように構成する。また、基準電流、ベース
電流の温度補償も、ＲＧＢごとに独自に補償値を設定で
きるようにすることが好ましい。
【１８５８】また、図１２６でも説明したが、黒の階調
でのプリチャージ（ディスチャージ）機能を付加する。
図３５１はその実施例である。ソースドライバ回路１４
内にプリチャージ回路３５１１を形成（配置）してい
る。
【１８５９】プリチャージ電圧はＶｂ１とＶｂ２の２種
類ある。もちろん、図１２６でも説明したように１種類
でもよい。また、Ｖｂ電圧は３つ以上設けてもよい（た
とえば、Ｖｂ１，Ｖｂ２、Ｖｂ３、Ｖｂ４）。図３５１
では、Ｖｂ１は完全に画素１６に黒表示させるための電
圧である。図１の画素構成では、Ｖｂ１電圧を印加する
ことによりＴＦＴ１１ａは完全にオフ状態をなる。しか
し、図１２６でも説明したように、これでは、完全に黒
表示から次の第１階調目まで階調の飛びが発生する。こ
の飛びの発生を抑制するのが、プリチャージ電圧Ｖｂ２
である。Ｖｂ２電圧を印加すうると、図１の画素構成で
は、ＴＦＴ１１ａは微小な電流をＥＬ素子１５に流す。
したがって、階調飛びが抑制される。
【１８６０】Ｖｂ１電圧を印加するか、Ｖｂ２電圧を印
加するか、もしくは、両方とも印加せず、電流プログラ
ムを行うかは、画像データＤ（５：０）で決定される。
たとえば、Ｄ（５：０）の値が‘０’であるときは、Ｖ
ｂ１電圧を印加する。Ｄ（５：０）が１以上７以下の場
合は、Ｖｂ２電圧を印加する。この印加条件は、ドライ
バ回路１４へのコマンドにより変更できるように構成さ
れている。たとえば、画像データＤ（５：０）の値が
‘０’または‘１’であるときは、Ｖｂ１電圧を印加
し、Ｄ（５：０）が１以上１５以下の場合は、Ｖｂ２電
圧を印加するというようにである。また、Ｖｂ電圧が３
つ以上印加できるように構成している場合は、それぞれ
に応じて、入力データに対するＶｂ電圧を印加できるよ
うに構成する。なお、Ｖｂ１などは電圧としたが、これ
に限定するものではなく、電流に置き換えても良い。
【１８６１】本発明では、少なくとも、Ｄ（５：０）の
値が‘０’であるときは、Ｖｂ１電圧を印加している。
このようにすることにより、非常によい黒が表示され、
画質が格段に向上するからである。また、全階調の１／
１６、つまり、Ｄ（５：０）が１以上３以下の場合は、
Ｖｂ２電圧を印加している。この範囲で、ソースドライ
バ回路１４からの出力（入力）電流が小さく、画素への
書き込み不足が発生するからである。なお、以上の実施
例は、ＥＬ表示パネルに印加するガンマカーブの設定に
応じて変化するように構成しても良い。
【１８６２】以上の実施例では、ＴＦＴ２７５４はそれ
ぞれ、１つあたり、同一の電流を流すことができるとし
て説明をした。したがって、６３階調の場合は、ＴＦＴ
２７５４の個数は６３個とした。この構成では電流きざ
みは等間隔である。しかし、人間の視覚は２乗カーブで
ないとリニアに階調が変化しているようには見えない。
つまり、低輝度部（低階調表示領域部：６４階調では０
−１５階調目）では、１ステップ（１階調）あたりの明
るさ変化はわずかにし、高輝度（高階調表示領域部：６
４階調では４８−６３階調目）では、１ステップ（１階
調）あたりの明るさ変化を大きくする。
【１８６３】以前に説明したソースドライバ回路１４で
は、１ステップことに同一きざみの電流が増加する。そ
のため、階調とＥＬ素子１５に流れる電流は比例関係と
なっている。したがって、低輝度部（低階調表示領域
部：６４階調では０−１５階調目）では、１ステップ
（１階調）あたりの明るさ変化は大きく変化しているよ
うに人間の目には見える。高輝度（高階調表示領域部：
６４階調では４８−６３階調目）では、１ステップ（１
階調）あたりの明るさ変化がほとんど変化していないよ
うに見える。この状態では、表示画像の黒表示部が白く
浮いて見える。
【１８６４】この課題を解決するのが図３８８のドライ
バ構成である。ソースドライバ１４の電流出力段に電流
倍率変換回路３８８１を具備している。電流倍率変換回
路３８８１は、具体的には、カレントミラー回路が例示
される。カレントミラー回路は入力した電流値の大きさ
を変更することができる。たとえば、電流倍率変換回路
３８８１は入力された１μＡを１／２の０．５μＡに変
換してソース信号線１８に出力する。
【１８６５】つまり、電流倍率変換回路３８８１は入力
された電流を１／２にする低電流モードと、スルー（入
力された電流をそのまま出力するモード）で出力するス
ルー電流モードの２モードを切り替えることができる。
この切り替えは、Ｂ（Ｒ）端子に印加されたロジック信
号により行う。たとえば、Ｂ（Ｒ：赤）端子への印加ロ
ジックがＬの時は、スルー電流モードであり、Ｈのとき
は、低電流モードとする。もちろん、電流倍率変換回路
３８８１は、入力された電流を１／２にする低電流モー
ドと、スルー電流モードと、２倍の電流に変換して出力
する高電流モードとを切り替えることができるように構
成してもよい（３電流モード）。この場合は、Ｂ（Ｒ）
は２ビット必要となる。また、電流倍率変換回路３８８
１は、入力された電流を１／４にする超低電流モード
と、入力された電流を１／２にする低電流モードと、ス
ルー電流モードと、２倍の電流に変換して出力する高電
流モードとを切り替えることができるように構成しても
よい（４電流モード）。つまり、複数の電流に変換でき
るように構成する。
【１８６６】複数の電流に変換することは、ＴＦＴ２７
５２とＴＦＴ２７５４の関係（カレントミラー）である
カレント倍率の設計と、切り替え回路（アナログスイッ
チなど）の組合わせにより容易に実現できることは当該
技術分野の当事者であれば明らかであろう。もちろん、
カレントミラー回路を使用せず、電流の分流回路でも構
成できることは言うまでもない。したがって、説明を省
略する。複数のモードから１つの電流出力の選択は画像
データＤ（５：０）（Ｒ）の値により、Ｂ（Ｒ）のロジ
ックが制御される。本発明では、Ｄ（５：０）の値が、
０以上１５以下の時、低電流モードを選択するように構
成されている。その他の場合（Ｄ（５：０）が１６以上
６３以下）は、スルー電流モードが選択される。つま
り、Ｄ（５：０）の値が、０以上１５以下の時は、階調
ステップに対する電流の増加割合が小さく、その他の場
合（Ｄ（５：０）が１６以上６３以下）は階調ステップ
に対する電流の増加割合が大きい。また、本発明では、
この切り替えポイント（上記の実施例では、Ｄ（５：
０）＝１６）は、複数のポイントで行えるように構成し
ている。具体的には、Ｄ（５：０）＝０（変化ポイント
なし）、４、８、１６の４ポイントである。また、Ｄ
（５：０）＝０以上７以下の時は、電流を１／４、Ｄ
（５：０）＝８以上１５以下の時は、電流を１／２、Ｄ
（５：０）が１６以上の場合は、スルーとなるように制
御しても（動作させても）よい。
【１８６７】低電流モードでの階調ステップに対する電
流の増加割合は、スルー電流モードの階調ステップに対
する電流増加割合の１／５以上１／２以下にすることが
好ましい。特に１／４以上１／３以下とすることが好ま
しい。また、この増加割合は、低電流モードとスルー電
流モードの基準電流を設定する２つの抵抗（電子ボリウ
ムでもよい）２７５１を配置し、可変できるように構成
しておくことが好ましい。また、Ｒ（赤）、Ｇ（緑）、
Ｂ（青）色のうち、少なくとも１つ以上（好ましくは３
つ）の低電流モードとスルー電流モードの基準電流を独
立に設定（調整）できるように構成することが好まし
い。また、基準電流は、ＥＬ素子１５の温特を補償でき
るように温度による変化をフィードバックし変化（調
整）できるように構成しておくことが好ましい。
【１８６８】以上のように本発明は、有機ＥＬ表示パネ
ルのドライバ回路で、２つ以上の電流領域を設け、この
領域で１ステップあたりの出力電流（ソース信号線１８
に印加する電流あるいは、ソース信号線１８から吸い込
む電流、つまり、プログラム電流である）を異ならせて
いることに特徴がある。以上のことは、電流モードが３
以上ある場合でも適用される。また、以上の実施例は、
シリコンチップで形成（作製）したソースドライバ回路
１４のみに限定されるものではなく、低温ポリシリコン
あるいは高温ポリシリコンあるいはＣＧＳなどのように
画素電極と同時に（一体として）形成（作製）されたソ
ースドライバ回路１４にも適用されることは言うまでも
ない。
【１８６９】なお、図３８８の実施例では、ドライバＩ
Ｃ１４の出力段（ソース信号線１８との接続直前部）に
電流倍率変換回路３８８１を配置（形成）するとして説
明した。しかし、本発明はこれに限定するものではな
い。図３８９の実施例に図示するように、途中部に配置
（形成）してもよい。
【１８７０】図３８９では、Ｄ２とＤ３間に電流倍率変
換回路３８８１を配置している。したがって、トランジ
スタ２７５４ａ、２７５４ｂ、２７５４ｃに流れる電流
（あるいは流れ出す電流）がＢ（Ｒ）端子（もちろん、
Ｇ（緑）ではＢ（Ｇ）、Ｂ（青）ではＢ（Ｂ）である）
のロジック信号により、１／２の電流値などに変換され
る。トランジスタ２７５４ｄ、・・・・・２７５４ｇ、
２７５４ｈに流れる電流はスルーで出力（あるいは流れ
出す）される。
【１８７１】以上の実施例は、ソース信号線１８から流
れ込む（場合によっては流れ出す）電流を可変すること
により、ＥＬ素子１５にプログラムする電流を容易に調
整する方式であった。
【１８７２】他に電流を調整する構成として、図３９０
の構成が例示される。画素にプログラムされる電流はプ
ログラム電流Ｉｗとしてソース信号線１８に流れ、ドラ
イバＩＣ１４に流れ込む。もちろん、この電流は、本発
明ではトランジスタ２７５４のオンの個数で制御され
る。このトランジスタ２７５４のオンの個数で制御され
る電流をＩｂとする。
【１８７３】図３９０の構成では、ソース信号線１８か
らの電流Ｉｗに、電流供給回路３９０１からの電流Ｉａ
を加えた電流がＩｂとなる。したがって、Ｉｂ電流が固
定であっても、Ｉａ電流を変化させることにより、画素
のプログラム電流Ｉｗを変化（調整）することができ
る。Ｉａ電流の大きさはデータＤ（５：０）によって変
化（制御）される。
【１８７４】Ｉａ電流は、図３８８、図３８９の電流倍
率変換回路３８８１が形成された構成と同一の動作を行
う。入力された電流を１／２にする低電流モードでは、
Ｉｂ電流の１／２の電流を供給する。スルー（入力され
た電流をそのまま出力するモード）モードでは、オフ状
態（電流を供給しない。Ｉａ＝０）となる。また、先の
実施例と同様に、低電流モーととスルー電流モードの２
モードを切り替えることができる。もちろん、電流供給
回路３９０１は、入力された電流を１／２にする低電流
モードと、スルー電流モードと、２倍の電流に変換して
出力する高電流モードとを切り替えることができるよう
に構成してもよい（３電流モード）。また、電流供給回
路３９０１は、入力された電流を１／４にする超低電流
モードと、入力された電流を１／２にする低電流モード
と、スルー電流モードと、２倍の電流に変換して出力す
る高電流モードとを切り替えることができるように構成
してもよい（４電流モード）。つまり、複数の電流を供
給できるように構成する。
【１８７５】複数のモードから１つの電流出力の選択は
画像データＤ（５：０）（Ｒ）の値により制御される。
本発明では、Ｄ（５：０）の値が、０以上１５以下の
時、低電流モードを選択するように構成されている。そ
の他の場合（Ｄ（５：０）が１６以上６３以下）は、ス
ルー電流モードが選択される。つまり、Ｄ（５：０）の
値が、０以上１５以下の時は、電流供給回路３９０１は
階調ステップに対応する電流をステップ（階調数）に応
じて供給する。Ｄ（５：０）が１６以上６３以下の場合
は、電流供給回路３９０１はオフ状態となる。
【１８７６】また、本発明では、この切り替えポイント
は、複数のポイントで行るように構成している。具体的
には、Ｄ（５：０）＝０（変化ポイントなし）、４、
８、１６の４ポイントである。ポイントが０の時は、電
流供給回路３９０１は階調０−６３でオフである。ポイ
ントが４の時は、Ｄ（５：０）が０以上３以下で電流供
給回路３９０１は階調ステップに対応する電流（具体的
には、Ｉａの１／２）をステップ（階調数）に応じて供
給する。Ｄ（５：０）が４以上では電流供給回路３９０
１はオフ状態となる。ポイントが８の時は、Ｄ（５：
０）が０以上７以下で電流供給回路３９０１は階調ステ
ップに対応する電流（具体的には、Ｉａの１／２）をス
テップ（階調数）に応じて供給する。Ｄ（５：０）が８
以上では電流供給回路３９０１はオフ状態となる。ポイ
ントが１６の場合も同様である。
【１８７７】また、電流供給回路３９０１は、Ｄ（５：
０）＝０以上７以下の時は、Ｉａ電流の３／４を供給
し、Ｄ（５：０）＝８以上１５以下の時は、Ｉａ電流の
１／２と供給し、Ｄ（５：０）が１６以上の場合は、完
全にオフとなるように制御しても（動作させても）よ
い。
【１８７８】なお、図３８８などの実施例と同様に、電
流供給回路３９０１を制御して、低電流モードでは、電
流Ｉｗがスルー電流モードの階調ステップに対する電流
増加割合の１／５以上１／２以下にすることが好まし
い。特にＩｗは１／４以上１／３以下とすることが好ま
しい。また、ＥＬ素子１５の温特を補償できるように温
度による変化をフィードバックし変化（調整）できるよ
うに構成しておくことが好ましい。
【１８７９】以上のように本発明は、有機ＥＬ表示パネ
ルのドライバ回路で、２つ以上の電流領域を設け、この
領域で１ステップあたりのＩｗ電流、つまり、プログラ
ム電流である）を異ならせていることに特徴がある。以
上のことは、電流モードが３以上ある場合でも適用され
る。また、以上の実施例は、シリコンチップで形成（作
製）したソースドライバ回路１４のみに限定されるもの
ではなく、低温ポリシリコンあるいは高温ポリシリコン
あるいはＣＧＳなどのように画素電極と同時に（一体と
して）形成（作製）されたソースドライバ回路１４にも
適用されることは言うまでもない。
【１８８０】図３９０では、電流供給回路３９０１をＩ
Ｃチップ１４に形成するとしたが、本発明はこれに限定
するものではない。図３９１に図示するように、階調数
制御回路３９１１を形成（配置）してもよい。
【１８８１】図３９１トランジスタ２７５３ＲＣ（Ｒは
赤の意味である）、２７５４ｉ、２７５３ｉなどからな
るカレントミラー回路が構成されている。また、カレン
トミラー回路に流れる電流はバイアス抵抗２７５１ＲＣ
（電子ボリウムでもよいことはいうまでもない。つま
り、トランジスタ２７５４ｉに流れる電流の大きさを制
御する手段である）で制御（調整）される。トランジス
タ２７５４ｉは階調数制御回路３９１１で制御される。
さらに階調数制御回路３９１１はデータＤ（５：０）の
大きさで制御される。
【１８８２】したがって、データＤ（５：０）の大きさ
で階調数制御回路３９１１が動作し、トランジスタ２７
５３ｉをオンオフさせる。トランジスタ２７５３ｉがオ
ンすると、プログラム電流Ｉｗの一部（あるいは全部の
場合もある）が、分流されてトランジスタ２７５４ｉに
流れる。分流がＩｗの１／２であれば、以降のＤ（５：
０）に対するトランジスタ２７５４ａ〜２７５４ｈには
Ｉｗの１／２の電流しか流れない。
【１８８３】したがって、図３８８、図３８９、図３９
０とほぼ同様に、ソース信号線１８に流れる電流Ｉｗを
トランジスタ２７５４ａ〜２７５４ｈと階調数制御回路
３９１１で制御することができる。スルー電流モードを
設けること、変化ポイントに関する事項などは、図３８
８、図３８９、図３９０などで説明している事項をその
まま適用できるので説明を省略する。
【１８８４】なお、電流倍率変換回路３８８１、電流供
給回路３９０１、階調数制御回路３９１１などはＩＣチ
ップあるいはソースドライバ回路１４内に構成（形成）
することに限定するものではない。ソース信号線１８に
電流を供給（構成によっては、ソース信号線１８から電
流を吸収する場合もある。これは、画素構成と電流プロ
グラム方式により決定される）ように構成されていれば
よい。たとえば、電流供給回路３９０１はソースドライ
バ回路１４が形成（配置）されたソース信号線１８の他
端に形成（配置）してもよい。また、電流供給回路３９
０１のかわりに、電流を供給する画素を形成（構成）し
てもよい。
【１８８５】また、ドライバ１４の各電流出力段とソー
ス信号線１８間には、電流を切断するスイッチング回路
を配置する。スイッチング回路は、全ソース信号線への
出力段に配置され、オンオフ信号により一斉にオンまた
はオフするように構成されている。スイッチング回路
（図示せず）は、いずれの画素行も選択されていないと
きにオフし、カレントミラーを構成するトランジスタ２
７５４の電流がソース信号線１８に流れる（ソース信号
線１８から流入する）ことを防止する。もし、いずれの
画素も選択されていない（図１のゲート信号線１７ａに
オフ電圧が印加されている）時に、前記スイッチングが
オンしていると以下の問題点が発生する。
【１８８６】ソース信号線１８に接続されたいずれの画
素もオン状態でない時であっても、ソースドライバ１４
は所定の電流を流そうとする。しかし、画素が選択され
ていないので、電流を流す経路がない。電流がＩＣ（ソ
ースドライバ回路）１４に流れ込む構成では、ソース信
号線１８にある寄生容量の電荷を吸収し、ソース信号線
１８の電位を低下させる。そのため、次に画素が選択さ
れると、電流経路が発生し、急激に電流が流れるため、
ソース信号線１８の電位が急上昇する。この電位の急激
な変化は、画質にノイズを発生させ、また、画面に横筋
ムラなどを発生させる。
【１８８７】ソース信号線１８に接続されたいずれの画
素もオン状態でない時に、スイッチング回路がオフ（オ
ープン）であれば、ソース信号線１８からソースドライ
バ回路１４内に電流を引き込むことはない。そのため、
ソース信号線１８の電位は寄生容量などで保持される。
したがって、電位変動は発生しない。
【１８８８】前記スイッチング回路の制御は、１Ｈ期間
に同期して行ってもよい。つまり、ある画素行から次の
画素行の選択に所定時間の間隔があるとき（つまり、画
素行が選択される期間が、１Ｈよりも短い時）、この間
隔の期間にスイッチング回路をオフ（オープン）にす
る。以上の事項は本発明の他のソースドライバ回路にも
適用される。
【１８８９】もし、前記スイッチング回路がない場合
は、前記間隔の期間に、図２５４、図２５５に説明した
ようにダミー画素行２４７１をオンさせてもよい。つま
り、いずれの画素行が選択されていないときには、ダミ
ー画素行２４７１をオンさせて、このダミー画素行２４
７１からソースドライバ回路１４に電流を流す。もしく
は、すべてのスイッチング用のトランジスタ２７５３を
オフ状態にする。また、スイッチング回路はパワーセー
ブ時にも動作させ、スイッチをオープン状態にするとよ
い。以上の事項は本発明の他のソースドライバ回路にも
適用される。
【１８９０】表示が白表示から黒表示になる時は、ソー
ス信号線１８の電位の変化が遅い。そのため、１Ｈ期間
に目標の電位まで変化させることができない（変化させ
ることが難しい）。この課題を解決しるための方法（方
式）を図３５２に示す。
【１８９１】図３５２（ａ）は、ソース信号線１８の電
位変化を図示している。各ＲＧＢのグラフでは、縦軸を
＋（電圧が高い）としている。図１の画素構成を想定し
ている。図１の画素構成では、電位が高いほど、ＴＦＴ
１１ａのゲート電位が高くなり、ＴＦＴ１１ａは電流を
流さなくなる。したがって、ＥＬ素子１５は点灯せず、
黒表示となる。また、ソースドライバ回路１４からみれ
ば、完全な黒表示では図３５１などにおいても、トラン
ジスタ２７５４はすべてオフである。したがって、ソー
ス信号線１８には電流が流れない。ソース信号線１８に
電流が流れなければソース信号線１８の電位は変化しな
い。
【１８９２】したがって、ソースドライバ回路１４に入
力されたデータが白（たとえば、Ｄ（５：０）＝６３）
から完全に黒（Ｄ（５：０）＝０）に変化すると、ソー
ス信号線１８には電流が流れず、画素１６に書き込み不
足が発生する。
【１８９３】この課題を解決するためには、白から黒に
変化させる際、一旦灰色レベルの画像データを印加し
て、ソース信号線１８の電位を変化させて後、最終的な
黒の画像データに対応する電流をソース信号線１８に印
加すればよい。
【１８９４】つまり、灰色表示では、ソースドライバ回
路１４のトランジスタ２７５４のいくつかはオン状態で
ある。したがって、ソース信号線１８にも電流が流れ
る。また、画素の駆動用ＴＦＴ１１ａも電流を流すこと
ができる。
【１８９５】そのため、白表示でのソース信号線１８の
電位レベルから、灰色（中間調）レベルのデータに応じ
てソース信号線１８に電流を流す。電流が流れるのであ
るから、ソース信号線１８の電位レベルは急速に変化し
灰色（中間調）の電位まで変化する。その後、黒表示の
電流をソース信号線１８に流す。この時は、流れる電流
が小さいため、少しづつしか電位は変化しない。しか
し、ソース信号線１８の電位は、目標値近くなっている
ため、画素１６への書き込み不足が発生しても視覚的に
は目立たない。
【１８９６】図３５２では、以上の駆動方法を実現する
ため、入力データＤ（５：０）の値をシフトするデータ
シフト回路３５２１を具備している。データシフト回路
３５２１は例えば、入力データＤ（５：０）が４の時、
１ビットシフトして、８に変化させる。このシフト方
向、シフト量はコマンド設定で変更できるように構成さ
れている。また、シフト方向は、前回（１Ｈ前）のソー
ス信号線１８に印加されたデータの値を考慮して行う。
【１８９７】１Ｈ前が白表示（たとえば、Ｄ（５：０）
＝６３）で、次が黒表示（たとえば、Ｄ（５：０）＝
２）であれば、１ビットデータが大きい方にシフトす
る。つまり、Ｄ（５：０）＝４となる。この場合、ソー
ス信号線１８に印加されているデータは、１Ｈ前にＤ
（５：０）＝６３に対応する電圧が印加されており、次
に、Ｄ（５：０）＝４に対応する電圧（Ｖｂとする）が
印加され、最終的（１Ｈの１Ｈ／２以降）にＤ（５：
０）＝２に対応する電圧（Ｖａとする）が印加される。
したがって、図３５２（ａ）のＲのグラフで図示してい
るように、ソース信号線の電位はＶｂからＶａ電圧に変
化する。このため、ソース信号線の電位変化は速く、書
き込み不足は解消する。なお、Ｄ（５：０）＝０の時
は、シフトしても０である。この場合は図３５１でも説
明したようにプリチャージ電圧Ｖｂ１を印加する。
【１８９８】データシフトする方向は、１Ｈ前にソース
信号線１８に印加されている電圧（つまり、データ）を
考慮する。図３５４は黒表示から白表示に変化させる場
合である。１Ｈ前が黒表示（たとえば、Ｄ（５：０）＝
２）で、次が白表示（たとえば、Ｄ（５：０）＝３２）
であれば、１ビットデータが小さい方にシフトする。つ
まり、Ｄ（５：０）＝１６となる。この場合、ソース信
号線１８に印加されているデータは、１Ｈ前にＤ（５：
０）＝２に対応する電圧が印加されており、次に、Ｄ
（５：０）＝１６に対応する電圧（Ｖａとする）が印加
され、最終的（１Ｈの１Ｈ／２以降）にＤ（５：０）＝
３２に対応する電圧（Ｖｂとする）が印加される。
【１８９９】したがって、図３５４（ａ）のＲのグラフ
で図示しているように、ソース信号線の電位はＶａから
Ｖｂ電圧に変化する。このため、ソース信号線の電位変
化は速く、書き込み不足は解消する。なお、Ｄ（５：
０）＝３２の時は、前の１Ｈと次の１Ｈのデータは同一
である。したがって、シフトするとよけいにデータを書
き込み不足の方向となる。したがって、データシフトは
実施しない。以上のように、シフトするかしないか、ま
た、何ビットシフトするかは、前回ソース信号線１８に
書き込まれている電位を考慮して行う。なお、前回だけ
でなく、複数Ｈの期間を考慮してデータシフト回路３５
２１の動作を決定してもよいことは言うまでもない（場
合によっては複数フィールドも考慮する）。
【１９００】なお、図３５３に図示するように、図３５
１などで説明したプリチャージ回路と組み合わせること
も有効である。図３５３では、まず、より黒に近い、プ
リチャージ電圧Ｖｃを印加している。その後、データシ
フト回路３５２１からＶｂ電圧をソース信号線に印加
し、最後に目標電圧Ｖａを印加している。
【１９０１】以上の実施例では、画素１６に突き抜け電
圧発生用のコンデンサ１９ｂを形成する、あるいは、Ｔ
ＦＴ１１ｂなどのチャンネル容量を利用して黒表示のバ
イアス電流をより多く流したりする方式であった。以上
の事項は、ソース信号線１８の電位をシフトすることに
よっても実現できる。
【１９０２】図２９９はその実施例である。たとえば、
スイッチ１２２３に印加される電圧は図１２２の電圧出
力回路１２２１である。つまり、画像データに応じて、
スイッチ１２２３をオンさせてソース信号線１８の電位
をＶｄｄ電圧の方にシフトさせる。したがって、ＴＦＴ
１１ａのゲート（Ｇ）端子の電位Ｖｇが高くなり、ＴＦ
Ｔ１１ａは電流を流さなくなる。スイッチ１２２３を閉
じるタイミングは選択された画素行が非選択となる直前
である。つまり、ゲート信号線１７ａにオフ電圧が印加
される直前である。したがって、画素１６のコンデンサ
１９ａに電流プログラムされ、スイッチ１２２３が動作
することによるソース信号線１８による電位シフトがコ
ンデンサ１９ａに重畳されたのち、ゲート信号線１７ａ
にオフ電圧が印加され、該当画素行が非選択となる。
【１９０３】なお、「画像データに応じて」とは、６４
階調のうち、黒表示に近い下位８階調では、スイッチ１
２２３を閉じるという制御を行うという意味である。黒
表示ではソース信号線１８に流す電流が小さいため、書
き込み不足が発生しやすいからである。つまり、以前に
説明した選択プリチャージである。
【１９０４】図２９９の電流出力回路１２２２は図１２
２、図１２３、図２７５、図２７６、図２９３などに限
定されるものではない。以下、本発明の他の電流出力回
路１２２２について説明をする。
【１９０５】図３００は他の電流出力回路１２２２を用
いた表示パネルの構成図である。なお、図３００などで
は、電流出力回路１２２２は、基板４６に画素１６と同
時に形成してもよい。つまり、電流出力回路１２２２は
低温ポリシリコン技術で形成してもよい。つまり、画素
のＴＦＴと同一のプロセスで形成するもちろん、シリコ
ンチップのソースドライバ１４内に形成し、ＣＯＧ技術
などを用いて基板４６上に実装してもよいことは言うま
でもない。また、高温ポリシリコン技術で形成してもよ
く、有機材料で形成（有機ＴＦＴ）してもよい。
【１９０６】図３００の電流出力回路１２２２は図４１
のＥＬ素子１５を削除し、この削除したＥＬ素子の箇所
とソース信号線１８と接続した構成である。つまり、図
４１のソース信号線１８が電流プログラム線３００２と
なる。この電流プログラム線３００２には電流サンプリ
ング回路３００１の出力が接続される。電流プログラム
線３００２に流れる電流はソース信号線１８に流れる電
流である。したがって、電流サンプリング回路３００１
からの電流が電流プログラム線３００２に流れ、この電
流がコンデンサ１９にプログラムされる。そして、プロ
グラムされた電流がソース信号線１８に１Ｈクロックに
同期してソース信号線１８に印加されるのである。した
がって、１Ｈクロックに同期して一斉に電流をソース信
号線１８に印加する必要があるため、電流出力回路１２
２２の出力段には１Ｈクロックに同期してオンオフする
スイッチを具備している。
【１９０７】なお、電流出力回路１２２２は図４３のカ
レントミラーの画素１６構成でもよい。図３００の電流
出力回路１２２２は図４３のＥＬ素子１５を削除し、こ
の削除したＥＬ素子の箇所とソース信号線１８と接続し
た構成である。つまり、図４３のソース信号線１８が電
流プログラム線３００２となる。この電流プログラム線
３００２には電流サンプリング回路３００１の出力が接
続される。電流プログラム線３００２に流れる電流はソ
ース信号線１８に流れる電流である。したがって、電流
サンプリング回路３００１からの電流が電流プログラム
線３００２に流れ、この電流がコンデンサ１９にプログ
ラムされる。そして、プログラムされた電流がソース信
号線１８に１Ｈクロックに同期してソース信号線１８に
印加されるのである。
【１９０８】なお、図４３のカレントミラーの構成で
は、カレント倍率を設定すること（構成すること）によ
り、電流出力回路１２２２にサンプリングして書き込む
電流と、ソース信号線１８から吸い込む電流値を異なら
せることができる。したがって、電流サンプリング回路
３００１からの書き込み電流を増加させることができ、
電流サンプリング回路３００１の書き込み不足を解消す
ることができる。また、逆にソース信号線１８への書き
込み電流を増加させることもできる。
【１９０９】なお、図３００、図３０１などにおいて、
電流出力回路１２２２は、図４１、図４３を変形させた
ものとして説明したがこれに限定するものではない。た
とえば、２本の信号線に流れる電流（一方の電流はバイ
アス電流、他方の電流はバイアス電流＋信号（書き込
み）電流）の差を電流出力回路１２２２に書き込む差動
構成であってもよい。差動構成では、電流サンプリング
回路３００１から電流出力回路１２２２への電流書き込
み不足は発生しない。しかし、電流プログラム線３００
２は２本必要である。
【１９１０】また、図４１、図４３において、図２７
７、図２２４、図２２２などで説明したように画素１６
構成に突き抜け電圧発生用のコンデンサ１９ｂなどを付
加することにより、バイアス電流を発生することができ
る。したがって、黒表示状態などにおいて、ソース信号
線１８に流す電流を増加させることができる。
【１９１１】図３００の構成では、デジタル画像データ
をアナログ電流に変換するＤＡ回路（図示せず）からの
出力は、電流サンプリング回路３００１で電流サンプリ
ングされ、それぞれソース信号線１８に配置（形成）さ
れた電流出力回路１２２２に保持される（コンデンサ１
９に記憶される）。この保持された電流を１Ｈクロック
に同期してソース信号線１８に印加され（ソース信号線
１８から電流を吸収し）、各表示領域２１の画素１６に
順次書き込まれるのである。以上の構成を採用すること
により、図１２３などで説明したオペアンプなどが不要
になり、図２９３で説明したカレントミラー回路なども
不要になる。また、電流出力回路１２２２の構成が容易
であるので低温ポリシリコン技術などでも形成すること
ができる。
【１９１２】ただし、課題がある。電流サンプリング回
路３００１の動作周波数が高く、電流出力回路１２２２
への書き込み不足が発生するからである。これを解決す
るのは、図３０１に図示するように、２つの電流出力回
路（１２２２ａ、１２２２ｂ）と、２つの電流サンプリ
ング回路３００１（３００１ａ、３００１ｂ）を配置
（形成）すればよい。
【１９１３】このように２層にすることにより、第１Ｈ
目では電流出力回路１２２２ａからソース信号線１８に
電流を印加し、その期間に、電流サンプリング回路３０
０１ｂを動作させて電流出力回路１２２２ｂに書き込み
電流を保持させる。第１Ｈ目の次の第２Ｈ目では電流出
力回路１２２２ｂからソース信号線１８に電流を印加
し、その期間に、電流サンプリング回路３００１ａを動
作させて電流出力回路１２２２ａに書き込み電流を保持
させることができる。つまり、電流サンプリング回路３
００１の動作スピードを１／２にすることができる。な
お、表示領域は図３００１に図示するように表示領域２
１ａと２１ｂの２分割としてもよい（ソース信号線１８
を画面の中央部で切断する）。
【１９１４】なお、図３００、図３０１などで説明した
電流出力回路１２２２がプログラム電流Ｉｗを吸い込む
方向か、吐き出す方向かは、画素１６構成によって異な
る。つまり、画素１６構成にあわせて出力電流回路１２
２２の構成を設定（形成）する。
【１９１５】図３０１では、図１７９で説明したように
ゲート信号線１７ｂを複数信号線ずつ共通にしている。
つまり、ブロック駆動方式を実施する。以上のように、
本発明は、本明細書で記載した他の構成と組み合わせる
ことができる。さらに、図３０２は、点灯制御線１７９
１を複数本形成し、かつ、逆バイアス電圧を印加するよ
うに構成している。以上のように、本発明は、本明細書
で記載した他の構成と組み合わせることができる。
【１９１６】ＥＬ表示装置は、液晶表示装置のようなバ
ックライトが不要である。したがって、モジュール厚を
薄くできるという特徴がある。液晶表示装置は、バック
ライトを点灯して画像を表示する。また、バックライト
の消費電力は携帯電話に使用するモジュールで２００〜
３００（ｍＷ）と大きい。それに比較して、液晶表示パ
ネルで使用する消費電力は５〜１０（ｍＷ）と小さい。
したがって、画像を表示する際は、バックライトが点灯
しているため、どんな画像を表示してもモジュールとし
ての消費電力には差がない。
【１９１７】ＥＬ表示装置は、画像表示状態と消費電力
には密接な関係がある。通常の自然画では消費電力は少
ない。しかし、白ラスター表示では、自然画の３〜４倍
の電流を消費する。また、画像の表示状態によって、モ
ジュールに流れる電流がたえず変化する。
【１９１８】白ラスター表示、画像の表示状態に追従す
るように電源回路を構成すると非常に回路構成が大きく
なる。また、電源容量も大きくなる。本発明はこれらの
課題を解決するものであり、また、表示画像２１の明る
さ制御を容易に実現するものである。
【１９１９】図２６１は、情報表示装置の一例としての
本発明の携帯電話の表示方法の説明図である。図２６１
（ａ）は、携帯電話の表示画面２１を示している。表示
領域２１ｂはアンテナの受信状態、時刻などを表示する
部分である。つまり、定常的に必要な情報を表示する領
域である。表示領域２１ｃも同様に操作アイコンなど定
常的に必要な情報を表示する領域である。表示領域２１
ａはメニュー、画像などを表示する領域でたえず、表示
する画像が変化する領域である。
【１９２０】図２６１では説明を容易にするため、図１
７９、図１９８などで説明したブロック表示方法を適用
しているとする。表示領域２１ｂは３つのブロック１９
８１ｂを対応させ、表示領域２１ｃは３つのブロック１
９８１ｃを対応させている。また、表示領域２１ａは残
りのブロック１９８１ａを対応させている。したがっ
て、選択するブロック１９８１の回数などを制御するこ
とにより容易にブロック１９８１ごとに画像の明るさを
調整できる。なお、断っておくが、表示領域２１ａ、２
１ｂ、２１ｃなどの明るさ調整は、図１７９、図１９８
などで説明したプロック駆動に限定されるものではな
い。当然のことながら、図１３４、図８７、図８８など
で説明した順次駆動でもよいことは言うまでもない。順
次駆動でも、クロックの速度などを制御することによ
り、画面２１を部分ごとに明るさ調整を容易に実現でき
るからである。
【１９２１】表示領域２１ｂ、２１ｃは定常的に表示す
る部分であるので、一定の表示画面の明るさを保つ必要
がある。また、電流の消費量は一定である。しかし、図
２６１（ａ）の表示領域２１ａは画像の種類により画像
の明るさを制御することが好ましい。たとえば、表示領
域２１ａにテレビ画像を表示していて、突然画面全体が
白表示（白ラスター）と変化すると急激に電源回路から
モジュールに電流が流れる。この電流によりモジュール
が発熱し劣化、あるいは不良が発生する危険性がある。
なお、図２６１（ｂ）で図示したブロック１９８１ａ、
１９８１ｂ、１９８１ｃはそれぞれ個別にオンオフ処理
（点灯、非点灯処理）を行うことができ、画像の明るさ
を調整できる。これは、点灯制御線１７９１を制御する
ことにより容易に実現できる。
【１９２２】したがって、表示領域２１ａにどんな画像
が表示されるかを監視し、消費電力区が急激に増加する
場合は、表示する画像データに演算処理などを施して表
示画像２１ａの全体輝度を低下させる必要がある。たと
えば、白ラスター表示を行う時には、白ラスターの画像
データの大きさなどを１／２とし、表示輝度を１／２に
低減させる。なお、画像の輝度は、図１７９などでも説
明しているように、非表示領域３１２と点灯領域３１１
の割合を変化することにより行う。このようにすること
により、画像データの大きさを変化させずに画像の明る
さ調整を実現できる。もちろん、画像データの大きさを
変化させて実現してもよいことは言うまでもない。
【１９２３】図２６２は、画像データによる消費電力変
化を抑制する回路である。フレーム（フィールド）メモ
リ２６２１は２つの領域（２６２１ａ、２６２１ｂ）に
分かれており、それぞれ、１画面の画像データを保持で
きる。メモリ２６２１ａとメモリ２６２１ｂとは交互に
選択される。たとえば、メモリ２６２１ａからデータ変
換回路２６２３に画像データを読み出している時には、
マイコン（図示せず）からメモリ２６２１ｂに画像デー
タが書き込まれている。逆に、メモリ２６２１ｂからデ
ータ変換回路２６２３に画像データを読み出している時
には、マイコン（図示せず）からメモリ２６２１ａに画
像データが書き込まれている。なお、説明を容易にする
ため、画像データＤＡＴＡ（５：０）はＤ５〜Ｄ０の６
ビット（６４階調）であるとして説明をする。
【１９２４】画像データＤＡＴＡ（５：０）はメモリ２
６２１ａと２６２１ｂに交互に書き込まれる。ＭＳＢの
ＤＡＴＡ５は、カウンタ回路２６２２でカウントされ
る。ＤＡＴＡ５をカウントするのは、ＤＡＴＡ５のビッ
トがたっている画像データ、つまり、最高輝度の１／２
以上となる画像データの個数をカウントしているのであ
る。したがって、カウンタ回路２６２２のカウント値が
大きいほど画像の輝度が高く、モジュールで消費する電
力が大きいことを示していることになる。
【１９２５】今、画像データはメモリ２６２１ａに書き
込まれるとともに、カウンタ回路２６２２でカウントさ
れているとする。この時、メモリ２６２１ｂの画像デー
タが読み出されている。
【１９２６】カウンタ回路２６２２のカウント値が所定
値（この所定値はマイコン（図示せず）などにより可変
できるように構成しておく）以上の時、カウンタ回路２
６２２はデータ変換回路２６２３を制御する。この制御
とは、メモリ２６２２からの画像データの値を１／２す
る（１ビット右にシフトする）などの処理である。つま
り、カウンタ回路は１画面の画像データをカウントする
（画像データはメモリ２６２１ａに書き込まれる）。そ
して、この画像データをメモリ２６２１ａから読み出
し、この画像データを制御するのである。
【１９２７】なお、カウントはＤ５だけでなく、ＤＡＴ
Ａ（５：４）あるいはＤＡＴＡ（５：３）をカウントす
ることにより、より画像の特徴抽出が正確に行えること
は言う今でもない。特徴抽出を正確に行うことにより表
示領域２１ａの明るさ調整をより適切に実施することが
できる。
【１９２８】画像データが白ラスターなど、非常に消費
電力が大きくなる場合は、データ変換回路２６２３で画
像データを小さくする画像データ変換処理をした後、そ
の変換後のデータをソースドライバ１４に印加する。な
お、画像を１フレームごとに処理し、１フレームごとに
表示画像の明るさ調整をすると画像がブリンクしてしま
う（明るい画面と暗い画面が繰り返され、画像がまばた
いた状態となる）。この課題に対しては、画像処理に遅
延を持たし、また、複数フレームの画像変化を考慮しな
がら、データ変換回路２６２３のデータ変換制御を行う
ことにより対応できる。
【１９２９】なお、図２６２では、画像データを変換
し、ソースドライバ１４に印加することにより表示領域
２１ａの明るさ調整を行うとしたが、これに限定するも
のではなく、図２６１のブロック１９８１ａの点灯時間
を制御することにより実現しても良いことは言うまでも
ない。以下、この実施について説明をする。
【１９３０】図２６８はその実施例の説明図である。フ
レーム（フィールド）メモリ２６２１は２つの領域（２
６２１ａ、２６２１ｂ）に分かれており、それぞれ、１
画面の画像データを保持できる。メモリ２６２１ａとメ
モリ２６２１ｂとは交互に選択される。たとえば、メモ
リ２６２１ａからソースドライバ１４に画像データを読
み出している時には、マイコン（図示せず）からメモリ
２６２１ｂに画像データが書き込まれている。逆に、メ
モリ２６２１ｂからソースドライバ１４に画像データを
読み出している時には、マイコン（図示せず）からメモ
リ２６２１ａに画像データが書き込まれている。以上の
事項は図２６２と同様である。
【１９３１】画像データＤＡＴＡ（５：０）のＭＳＢの
ＤＡＴＡ５は、カウンタ回路２６８２ａでカウントされ
る。図２６２の実施例と同様に、最高輝度の１／２以上
となる画像データの個数をカウントするためである。し
たがって、カウンタ回路２８６２ａのカウント値が大き
いほど画像の輝度が高い画像データが多いことを示して
いる。
【１９３２】加算回路（演算処理回路）２６８２ｂは、
画像２１を複数のブロックに区切り、それぞれのブロッ
クでも平均輝度分布を処理する。また、演算処理回路２
６８２ｃは画像データの所定輝度以上の画像データの分
布状態と、所定輝度以下の画像データの分布状態を演算
により求めている。つまり、加算回路（演算処理回路）
２６８２は、画像２１平均輝度分布、画像データの分布
状態などを解析するものである。
【１９３３】ゲートドライバ制御回路２６８３は、演算
処理回路２６８２からの演算結果（処理結果）を複数フ
レームにわたって蓄積し、ゲートドライバ１２のシフト
レジスタ２２に印加するＳＴデータあるいは、点灯制御
線１７９１のオンオフデータを送出する。
【１９３４】たとえば、シフトレジスタ２２の制御によ
り画面の明るさを調整するのであれば、図２７３のよう
になる。画像を暗くする場合は、図２７３（ａ）に図示
するようにシフトレジスタ２２に印加するＳＴデータ数
を少なくする。したがって、表示領域２１に占める点灯
領域３１１の割合が低下して暗くなる。比較的、表示画
像２１を明るくする場合は、図２７３（ｂ）の点灯領域
３１２の幅を太くするか、もしくは点灯領域３１２の個
数を多くする。さらに、表示画像２１を明るくする場合
は、図２７３（ｃ）の点灯領域３１２の幅をさらに太く
するか、もしくは点灯領域３１２の個数をさらに多くす
る。なお、以上の処理は、図２６１のブロック１９８１
の選択処理でも実現できることは明らかである。したが
って、説明を省略する。
【１９３５】また、画像データが動画であるか静止画で
あるかを検出し（動画検出、ＩＤ処理で行う）、図２７
３の点灯領域３１２の数を調整すればよい。つまり、動
画であれば、点灯領域３１２の個数を減らし、動画ボケ
をなくす。静止画であれば、フリッカの発生を抑制する
ために、点灯領域３１２の個数を多くし、また点灯領域
を表示領域２１に分散させる。
【１９３６】図２６２では、所定輝度以上の画像データ
の個数をカウントし、表示画面２１の明るさ制御を行う
としたが、図２６８と同様に、画像の特徴を抽出して表
示画面２１の輝度を変化させてもよい。この実施例を図
２６９に示す。なお、図２６８と図２６９の実施例を組
み合わせても良いことは言うまでもない。
【１９３７】図２６９はその実施例の説明図である。フ
レーム（フィールド）メモリ２６２１は２つの領域（２
６２１ａ、２６２１ｂ）に分かれており、それぞれ、１
画面の画像データを保持できる。メモリ２６２１ａとメ
モリ２６２１ｂとは交互に選択される。たとえば、メモ
リ２６２１ａからデータ変換回路２６９２に画像データ
を読み出している時には、マイコン（図示せず）からメ
モリ２６２１ｂに画像データが書き込まれている。逆
に、メモリ２６２１ｂからデータ変換回路２６９２に画
像データを読み出している時には、マイコン（図示せ
ず）からメモリ２６２１ａに画像データが書き込まれて
いる。以上の事項は図２６２または図２６８と同様であ
る。
【１９３８】画像データＤＡＴＡ（５：０）のＭＳＢの
ＤＡＴＡ５は、カウンタ回路２６８２ａでカウントされ
る。カウンタ回路２８６２ａのカウント値が大きいほど
画像の輝度が高い画像データが多いことを示している。
加算回路（演算処理回路）２６８２ｂの先と同様に、画
像２１を複数のブロックに区切り、それぞれのブロック
でも平均輝度分布を処理する。また、演算処理回路２６
８２ｃは画像データの所定輝度以上の画像データの分布
状態と、所定輝度以下の画像データの分布状態を演算に
より求めている。つまり、加算回路（演算処理回路）２
６８２は、画像２１平均輝度分布、画像データの分布状
態などを解析するものである。
【１９３９】データ制御回路２６９１は、演算処理回路
２６８２からの演算結果（処理結果）を複数フレームに
わたって蓄積し、データ変換回路２６９２を制御して、
画像データの変換処理をする。
【１９４０】たとえば、画面の明るさを調整するのであ
れば、図２６２と同様にデータをビットシフトさせた画
像データの大きさを変換する。同時に画像データの解析
結果に基づき、図２７４に図示するように最適なガンマ
変換処理を実施する。
【１９４１】図２７４がガンマテーブルである。横軸に
階調番号を示し、縦軸は表示輝度の相対値をとってい
る。図２７４の点線がリニアの場合であり、実線は黒表
示領域と白表示領域で階調つぶれを発生させた場合であ
る。また、一点鎖線は、黒階調部のみを階調つぶれを発
生させた場合である。
【１９４２】以上のように、演算処理回路２６８２で画
像の特徴抽出を行い、この結果に基づき、表示画像のガ
ンマカーブを選択し、データのテーブル変換を行う。ガ
ンマテーブルは３種類以上設け、最適なものを選択す
る。そして変換した画像データをソースドライバ１４に
入力する。
【１９４３】特に、ゲーム画像などの場合、画像を白黒
反転させることは、消費電力の低減に効果がある。ただ
し、カラー画像を反転させるとネガポジ反転となってし
まう。これに対応するため、本発明では、カラー画像は
白黒画像に変換する。その後、白黒画像を白黒反転させ
る。または、カラー画像をネガポジ変換した後、白黒画
像に変換する。
【１９４４】図４４１はこの実現回路である。メモリ２
６２１からのデータは白黒画像処理回路４３５１に入力
される。この白黒画像処理回路４３５１は、カラー画像
から輝度成分を抽出し、白黒画像に変換する。白黒画像
変換は、良く知られているように簡単な演算で行うこと
ができる。表示パネルがカラーパネルの場合は、この演
算によりＲＧＢの画素１６が白黒表示となるようにされ
る。なお、通常のカラー画像を表示する場合は、この白
黒画像処理回路４３５１に入力された画像データはスル
ーさせるように処理回路を構成する。
【１９４５】一方、カウンタ回路２６２２は最上位ビッ
ト（最上位ビットの１ビットに限定するものではない）
の個数をカウントし、１画面のデータが所定値以上とな
るとき、反転処理回路４３５２を制御して、画像データ
を白黒（ネガポジ）反転させる。この制御はオートで実
施しても、ユーザーが手動で切り替えてもよい（手動で
切り替える場合は、カウンタ回路２６２２は不要であ
る。以上の回路の動作により画像は白黒反転され、ソー
スドライバ１４に入力される。
【１９４６】白黒反転の切り替えは、画像の特徴抽出に
より自動的に行う方法、以前に説明した伝送フォーマッ
ト（図１６などを参照のこと）に記載された情報をデコ
ード（解読）することにより自動的あるいは半手動的に
行う方法がある。その他、ユーザーが状態に応じて（好
みに応じて）ボタンなどを押すことにより実現する手動
による方法などが例示される。
【１９４７】このように白黒反転させると消費電力を低
減できることは、図４４２を見れば明らかである。図４
４２（ａ）が原画像である。現画像はパーシャル領域２
１ａと、画像表示領域２１ｂから構成されている。パー
シャル領域２１ａは時計表示などを行う部分である。し
たがって、画像の書き換えは、１秒単位などゆっくりで
あり、また、ほぼ静止画像である。
【１９４８】一方、画像表示領域２１ｂにはゲーム画像
などが表示される。この領域２１ｂは液晶表示パネルの
ノーマリホワイトモードを対象として画像が作製されて
いる。そのため、比較的に白表示が多い（ノーマリホワ
イトモードでは、白表示では液晶層に電圧が印加されな
い。したがって、低電力化を実現できる。また、白表示
部分が多いと、画像が明るく見える）。液晶表示パネル
では白表示が多くとも、バックライトは常時点灯してい
るため、消費電力が増大するということはない。しか
し、有機ＥＬなどの自己発光型の表示デバイスでは、発
光面積に比例して消費電力が増大する。
【１９４９】そのため、有機ＥＬなどの表示パネルで
は、発光部分を少なくする必要がある。しかし、ゲーム
など表示場面は比較的白表示が多い絵作りとなっている
ため、消費電力が大きい。この課題に対応するため、図
４４１に示すような白黒画像処理回路４３５１などを用
いるのである。
【１９５０】図４４２（ｂ）に図示するように、原画像
である図４４２（ａ）の犬は、白黒反転されて画像の図
４４２（ｂ）のようになる。画像のほとんどが黒表示と
なるように白黒反転されている。しかし、十分に犬とし
て認識できる。ゲームなどの画面も白黒反転させてもゲ
ームを楽しむことができる。
【１９５１】なお、以上の実施例では、カラー画像を白
黒画像化し、白黒反転するとしてがこれに限定するもの
ではなく、カラー画像をそのまま、ネガポジ転させた
り、ＲＧＢの１色のみあるいは２色をネガポジ反転させ
てもよい。この反転の切り替えは、表示画面２１に例画
像とともに、「１．白黒反転、２．Ｒ反転、３．Ｇ反
転、４．Ｂ反転、５．そのまま」などと表示させ、ユー
ザーに選択させるように制御するとよい。
【１９５２】さらに図２７３で説明したように、画像を
暗くする場合は、図２７３（ａ）に図示するようにシフ
トレジスタ２２に印加するＳＴデータ数を少なくする。
したがって、表示領域２１に占める点灯領域３１１の割
合が低下して暗くなる。比較的、表示画像２１を明るく
する場合は、図２７３（ｂ）の点灯領域３１２の幅を太
くするか、もしくは点灯領域３１２の個数を多くする。
さらに、表示画像２１を明るくする場合は、図２７３
（ｃ）の点灯領域３１２の幅をさらに太くするか、もし
くは点灯領域３１２の個数をさらに多くする。なお、少
ない消費電力で表示画像を比較的明るく見えるようにす
るためには、表示輝度の最高輝度を低くし、最低輝度を
高くし（つまり、画像のコントラストを低下させる）、
かつ全体の平均輝度を小さくするとよい。
【１９５３】また、画像データが動画であるか静止画で
あるかを検出し（動画検出、ＩＤ処理で行う）、図２７
３の点灯領域３１２の数を調整すればよい。つまり、動
画であれば、点灯領域３１２の個数を減らし、動画ボケ
をなくす。静止画であれば、フリッカの発生を抑制する
ために、点灯領域３１２の個数を多くし、また点灯領域
を表示領域２１に分散させる。
【１９５４】図２６１では表示領域は２１ａ、２１ｂ、
２１ｃの３つの領域とし、表示領域２１ａの表示輝度を
変化させるとしたが、これに限定するものではなく、表
示領域２１ｂ、２１ｃとも変化させてもよい。
【１９５５】また、図２６３に図示するように、表示領
域の端に表示領域２１ｄ、２１ｅを設けてもよい。表示
領域２１ｄ、２１ｅは単なる枠としての表示を行う（つ
まり、画素電極が形成されておらす、ドットパターンの
表示はできない）。したがって、表示領域２１ｄ、２１
ｅは単純マトリックス的な表示となる。つまり、２１
ｄ、１ｅに電圧を印加すると領域全体が点灯する。
【１９５６】図２６５に図示するように、点灯制御線１
７９１ａに電圧を印加すると、領域２１ｄのＥＬ膜が点
灯する。また、点灯制御線１７９１ｂに電圧を印加する
と、領域２１ｅのＥＬ膜が点灯する。他の構成（１８９
１など）は、以前に説明したので説明を省略する。
【１９５７】図２６４に図示するように、ポリシリコン
技術で形成されたゲートドライバ回路１２に平坦化膜７
１が形成されている。この上に画素電極４８ａと同一材
料で電極４８ｂが形成されており、電極４８ｂ上にＥＬ
膜４７が形成されている。ＥＬ膜４７上にはカソード電
極（もしくはアノード電極）が形成される。電極４８ｂ
に電圧を印加することにより、領域２１ｄ、２１ｅが点
灯する。
【１９５８】以上の実施例では、ＥＬ素子１５はＲ、
Ｇ、Ｂであるとしたがこれに限定するものではない。た
とえば、シアン、イエロー、マゼンダでもよいし、任意
の２色でもよい。Ｒ、Ｇ、Ｂ、シアン、イエロー、マゼ
ンダの６色あるいは任意の４色以上であってもよい。ま
た、白単色であってもよいし、白単色光をカラーフィル
タでＲＧＢにしたのもでもよい。また、有機ＥＬ素子に
限定するものではなく、無機ＥＬ素子であってもよい。
【１９５９】本発明の液晶表示パネルあるいはそれと用
いた表示装置において、ドライバ回路１２、１４は複数
個（複数種類）集積することが好ましい。こうすること
で、携帯電話網や無線LANからダウンロードした動画や
静止画や，地上波のテレビ放送を受信する画像など、あ
らゆる通信網から入る画像を、MPUに負担をかけること
なく表示できるようになる。高精細画像はVGA対応で6ビ
ットのドライバ回路１２、１４を使って表示し、精細度
が落ちればQVGAに切り替え，テキスト・データならば1
ビットのドライバ回路１２、１４を使用する。また、別
途、ＮＴＳＣ表示用ドライバ（インターレース、擬似イ
ンターレース走査）、プログレッシブ表示用ドライバ
（ノンインターレース）を形成することも好ましい。な
お、これらの複数の機能を有するドライバ１２、１４は
シリコンチップで形成し、ＣＯＧ技術などで実装しても
よいことは言うまでもない。
【１９６０】なお、図８７、図８８などでは、アクティ
ブマトリックス型表示パネルを例示して説明したがこれ
に限定するものではない。ソースドライバＩＣ１４など
からは所定電流のＮ倍電流をソース信号線１８に印加
（から吸収）する。また、複数の画素行を同時に選択す
る。そして、所定の期間の間だけ、ＥＬ素子に電流を流
し、他の期間は電流を流さない、という概念は、単純マ
トリックス型表示パネルにも適用できるものである。
【１９６１】ドライバ回路１２、１４が１種類の場合，
精細度の異なる画像を表示するためにMPUで信号の変換
処理を実行する必要がある。液晶表示パネル以外で多数
のドライバ回路１２、１４を用意する場合は，個別にIC
を実装する必要があるため，コストが高くなるとともに
実装面積が拡大してしまう。また、ドライバ回路１２、
１４だけでなく画像処理回路など多くの回路をパネル８
２上のSi膜中に集積してもよい。
【１９６２】また、ＥＬ素子は点灯初期に特性変化が大
きい。そのため、焼きツキなどが発生しやすい。この対
策のため、パネル形成後、２０時間以上１５０時間以内
の間、白ラスター表示でエージングを行った後に、商品
として出荷することが好ましい。このエージングでは所
定表示輝度よりも２−１０倍程度の明るさで表示させる
ことが好ましい。
【１９６３】なお、本発明は、図５４、図６７、図１０
３などで説明した画素構成を電圧プログラムの画素構
成、図１、図２１、図４３、図７１なでで説明した電流
プログラムの画素構成を中心として説明し、各画素に
は、１Ｈ期間に同期してソースドライバ回路１４から信
号が供給されて書き込まれる。しかし、本発明はこれに
限定するものでない。たとえば、１フレームまたは１フ
ィールドを複数のサブフレーム（フィールド）に分割し
て駆動する時分割駆動と組み合わせてもよい。また、１
画素の複数の画素に分割する面積階調方式を組み合わせ
ても良い。
【１９６４】図２、図３５、図６０、図７４、図８４、
図３１、図３２、図５６、図６１、図８９から図１０
１、図１０４、図１０５、図１０６などを用いて駆動
（表示）方法、駆動回路について説明した。これらの技
術的思想を実現するガリ砒素、シリコン、ゲルマニウム
などで作製された半導体チップも本発明の権利範囲であ
る。これらの半導体チップを表示パネルに実装すること
により表示装置、情報表示装置などを実現できる。
【１９６５】また、図１（ｂ）、図２２、図７５、図７
６、図７７、図７８などのＶｂｂを印加する端子を図７
４で説明したゲートドライバ回路１２ｂに接続すること
により、良好な画像表示を実現することができる。
【１９６６】また、図７９、図８０などで説明した電源
電圧Ｖｄｄなどに関する事項も本明細書のすべての画素
構成あるいは、表示パネル、情報表示装置あるいは駆動
方法に適用される。また、図４、図５、図６、図７、図
８、図９、図１０、図１１、図１４、図１５、図１８、
図２０、図２５、図２６、図２７、図２８、図２９、図
３０、図４５、図４６、図４７、図４８、図８６、図８
９から図１０１、図１１０から図１１４などに関しても
本明細書のすべての画素構成あるいは、ドライバ配置、
表示パネル、情報表示装置あるいは駆動方法に適用され
ることは言うまでもない。
【１９６７】図８７、図８８、図１３４から図１６７で
説明した本発明の駆動方法、駆動回路と、図５２、図８
９から図１０２などで説明したＥＬ素子１５に逆バイア
スを印加する方法あるいは構成とを組み合わせることの
よりさらに特徴ある効果が発揮される。また、これら
は、図１、図２１、図４３、図７１、図２２、図５４、
図６７、図６８、図１０３、図１０７、図１０８、図８
９から図１０１、図１１５、図１７１から図１７４、図
２１、図４３、図７１０などで説明した画素構成に適用
できることも言うまでもない。また、これらの構成で、
図３１、図３２から図３９、図６１から図６７、図１０
４、図１０５、図１０６などを実現できることも説明を
要しない。図２６から図３０、図１１０から図１１４の
３辺フリーの構成と組み合わせることも有効であること
はいうまでもない。また、これらの技術を用いて、図
４、図５、図６、図７、図８、図９、図１０、図１１、
図１４、図１５、図１８、図２０、図２５、図２６、図
２７、図２８、図２９、図３０、図４５、図４６、図４
７、図４８、図８６、図８９から図１０１、図１１０か
ら図１１４などの表示パネル、情報表示装置あるいは駆
動方法に適用できることも言うまでもない。
【１９６８】また、図５２、図８９から図１０２などで
説明したＥＬ素子１５に逆バイアスを印加する方法ある
いは構成も、図１、図２１、図４３、図７１、図４３、
図７１、図２２、図４４、図３１、図４０、図４１、図
４２、図４３、図４４、図５３、図５４、図５８、図５
９、図６０、図６７から図７８、図８９から図１０１、
図１０３、図１１９から図１２１、図１７１から図１７
４、図２１、図４３、図７１０などの画素構成あるいは
アレイ構成などに適用することは言うまでもない。ま
た、これらの構成で、図３１、図３２から図３９、図６
１から図６７、図１０４、図１０５、図１０６などを実
現できることも説明を要しない。図２６から図３０、図
１１０から図１１４、図１７９から図１９２、図２１、
図４３、図７１１から図２１、図４３、図７１４などの
３辺フリーの構成と組み合わせることも有効であること
はいうまでもない。特に３辺フリーの構成は画素がアモ
ルファスシリコン技術を用いて作製されているときに有
効である。また、アモルファスシリコン技術で形成され
たパネルでは、ＴＦＴ素子の特性バラツキのプロセス制
御が不可能のため、本発明の電流駆動を実施することが
好ましい。
【１９６９】さらに、これらの技術を用いて、図４、図
５、図６、図７、図８、図９、図１０、図１１、図１
４、図１５、図１８、図２０、図２５、図２６、図２
７、図２８、図２９、図３０、図４５、図４６、図４
７、図４８、図８６、図８９から図１０１、図１１０か
ら図１１４などの表示パネル、情報表示装置あるいは駆
動方法に適用できることも言うまでもない。
【１９７０】図１０７、図１０８、図８９から図１０
１、図１１５などで説明した画素構成、あるいは駆動方
法は、などの画素構成あるいはアレイ構成などはＥＬ表
示パネルにのみ限定されるものではない。たとえば、液
晶表示パネルにも適用することができる。その際は、Ｅ
Ｌ素子１５を液晶層、ＰＬＺＴ、ＬＥＤなどの光変調層
に置き換えればよい。たとえば、液晶の場合は、ＴＮ
（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）、ＩＰＳ（Ｉｎ−
Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）、ＦＬＣ（Ｆｅｒｒ
ｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａ
ｌ）、ＯＣＢ（ＯｐｔｉｃａｌｌｙＣｏｍｐｅｎｓａｔ
ｏｒｙ Ｂｅｎｄ）、ＳＴＮ（Ｓｕｐｐｅｒ Ｔｗｉｓ
ｔｅｄ Ｎｅｍａｔｉｃ）、ＶＡ（Ｖｅｒｔｉｃａｌｌ
ｙ Ａｌｉｇｎｅｄ）、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌ
ｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎ
ｃｅ ）およびＨＡＮ（Ｈｙｂｒｉｄ Ａｌｉｇｎｅｄ
Ｎｅｍａｔｉｃ）モード、ＤＳＭモード（動的散乱モ
ード）などである。特に、ＤＳＭは印加する電流により
光変調できるので、本発明とはマッチングがよい。
【１９７１】また、スイッチング素子１１についてもＴ
ＦＴに限定されるものでない。また、本明細書のすべて
の画素構成あるいは、ドライバ配置、表示パネル、情報
表示装置あるいは駆動方法に適用されることは言うまで
もない。
【１９７２】図１、図２１、図４３、図７１、図２２、
図４４、図３１、図４０、図４１、図４２、図４３、図
４４、図５３、図５４、図５８、図５９、図６０、図６
７から図７８、図８９から図１０１、図１０３、図１１
０から図１１４、図１１９から図１２１、図１７１から
図１７４、図２１、図４３、図７１０、図２１、図４
３、図７１０、図２２１から図２６０、図２６７、図２
９１、図２９２、図２９４などの画素構成あるいはアレ
イ構成などはＥＬ表示パネルにのみ限定されるものでは
ない。たとえば、液晶表示パネルにも適用することがで
きる。その際は、ＥＬ素子１５を液晶層、ＰＬＺＴ、Ｌ
ＥＤなどの光変調層に置き換えればよい。また、スイッ
チング素子１１についてもＴＦＴに限定されるものでな
いことは、図８０などで説明した。
【１９７３】また、図１５、図１９、図１７、図１８、
図２５、図２６、図２８、図４５、図４６、図４７、図
４８、図１１０から図１１４、図２６１、図２６４、図
２６６、図２８３から図２８５などの構成、装置、方式
はＥＬ表示パネルを用いたものに限定されるものではな
い。たとえば、ＰＤＰ表示パネル、ＰＬＺＴ表示パネ
ル、液晶表示パネルなどを用いたものにも適用すること
ができる。また、以上の表示装置などを用いて、本発明
の前段ゲート制御方式、リセット駆動方式などを実施で
きることはいうまでのない。
【１９７４】図２２、図２３、図２８６から図２８８、
図２９０の製造方法を用いることにより、図１、図２
１、図４３、図７１、図２２、図４４、図３１、図４
０、図４１、図４２、図４３、図４４、図５３、図５
４、図５８、図５９、図６０、図６７から図７８、図８
９から図１０１、図１０３、図１１９から図１２１、図
１７１から図１７５、図２１、図４３、図７１０、図２
２１から図２６０、図２６７、図２８３から図２８５、
図２９１、図２９２、図２９４などの画素構成あるいは
アレイ構成の表示パネルを容易に製造できる。また、こ
れらを用いて情報表示装置を構成することができる。ま
た、図２８０から図２８５、図２８９の構成あるいは構
造は、本発明の表示パネルあるいは表示装置に適用でき
ることはいうまでもない。また、以上の表示装置などを
用いて、本発明の前段ゲート制御方式、リセット駆動方
式などを実施できることはいうまでのない。
【１９７５】また、図２４８から図２５５、図３０９か
ら図３５０、図３５５から図３５９、図３６０、図３６
１、図３６６、図３６７の表示パネルの構成もしくはそ
の駆動方法は、画素構成が図１、図２１、図４３、図７
１、図２２、図４４、図３１、図４０、図４１、図４
２、図４３、図４４、図５３、図５４、図５８、図５
９、図６０、図６７から図７８、図８９から図１０１、
図１０３、図１１９から図１２１、図１７１から図１７
５、図２１、図４３、図７１０、図２１、図４３、図２
１０、図２２１から図２６０、図２６７、図２８３から
図２８５、図２９１、図２９２、図２９４、図３０３、
図３０８などのいずれの構成であっても適用できること
は言うまでもない。また、以上の表示装置などを用い
て、本発明の前段ゲート制御方式、リセット駆動方式な
どを実施できることはいうまでのない。
【１９７６】また、図３５１から図３５４のドライバＩ
Ｃ回路は上記のいずれの画素構成あるいは表示パネルな
どにも適用することができることは言うまでのない。図
３６２から図３６５の表示パネルの構成あるいは構造
は、上記のいずれの画素構成でも適用することができる
ことは言うまでもなく、また、どの駆動回路、駆動方法
のものでも適用できることも言うまでもない。
【１９７７】図１、図２１、図４３、図７１、図２２、
図４４、図３１、図４０、図４１、図４２、図４３、図
４４、図５３、図５４、図５８、図５９、図６０、図６
７から図７８、図８９から図１０１、図１０３、図１１
９から図１２１、図１７１から図１７５、図２１、図４
３、図７１０、図２２１から図２６０、図２６７、図２
９１、図２９２、図２９４などの画素構成あるいはアレ
イ構成は、図２０３、図２０４、図２０５、図２０６、
図２６５、図２６１、図２６３などの情報表示装置に適
用できることは言うまでもない。また、以上の表示装置
などを用いて、本発明の前段ゲート制御方式、リセット
駆動方式などを実施できることはいうまでのない。
【１９７８】また、図１、図２１、図４３、図７１、図
４４、図３１、図４０、図４１、図４２、図４３、図４
４、図５３、図５４、図５８、図５９、図６０、図６７
から図７８、図８９から図１０１、図１０３、図１１９
から図１２１、図１７１から図１７４、図２１、図４
３、図７１０、図２２１から図２６０、図２６７、図２
８３から図２８５、図２９１、図２９２などの画素構成
あるいはアレイ構成は、図１５、図１９、図１７、図１
８、図２５、図２６、図２８、図４５、図４６、図４
７、図４８、図１１０から図１１４、図１９８から図２
０９、図２１、図４３、図７１５から図２２０、図２
１、図４３、図７１０、図２２１から図２６０、図２６
７、図２９１、図２９２、図２９４に採用できることは
言うまでもない。また、以上の表示装置などを用いて、
本発明の前段ゲート制御方式、リセット駆動方式などを
実施できることはいうまでのない。
【１９７９】また、図２７５、図２７６、図２９３のソ
ースドライバの構成、図２９９から図３０２の電流出力
回路１２２２などの構成は、画素構成が、図１、図２
１、図４３、図７１、図２２、図４４、図３１、図４
０、図４１、図４２、図４３、図４４、図５３、図５
４、図５８、図５９、図６０、図６７から図７８、図８
９から図１０１、図１０３、図１１９から図１２１、図
１７１から図１７４、図２１、図４３、図７１０、図２
２１から図２６０、図２６７、図２８３から図２８５、
図２９１、図２９２などに適用できることはいうまでも
ない。同様に、図２２９、図２３１から図２３２、図２
３７から図２３８、図２４０から図２４１、図２５２、
図２６２、図２６８から図２６９、図２７１から図２７
２、図２７３から図２７４の駆動方法あるいはデータ処
理方式にあっても適用できることは言うまでもない。ま
た、図２４８から図２５５などで説明した駆動方法、画
素構成についても同様である。また、これらを用いて情
報表示装置などを構成できることも言うまでもない。ま
た、以上の表示装置などを用いて、本発明の前段ゲート
制御方式、リセット駆動方式などを実施できることはい
うまでのない。
【１９８０】図２３、図２４、図２８６から図２８８、
図２９０などの製造方法にあっては、ＥＬ表示パネルの
製造方法に限定されるものではない。たとえば、液晶表
示パネルの製造方法にも適用できることはいうまでもな
い。また、図２６から図３０、図１１０から図１１４の
構成あるいは方法にあってもＥＬ表示パネルに限定され
るものではなく、ＬＥＤ表示パネル、液晶表示パネルな
どにも適用できることはいうまでもない。図３１、図３
２から図３９、図６１から図６７、図１０４、図１０
５、図１０６、図２６１、図２６３、図２６５などの表
示方法についても同様である。
【１９８１】本発明の実施例で説明した技術的思想はビ
デオカメラ、プロジェクター、立体テレビ、プロジェク
ションテレビなどに適用できる。また、ビューファイン
ダ、携帯電話のモニター、ＰＨＳ、携帯情報端末および
そのモニター、デジタルカメラおよびそのモニターにも
適用できる。
【１９８２】また、電子写真システム、ヘッドマウント
ディスプレイ、直視モニターディスプレイ、ノートパー
ソナルコンピュータ、ビデオカメラ、電子スチルカメラ
にも適用できる。また、現金自動引き出し機のモニタ
ー、公衆電話、テレビ電話、パーソナルコンピュータ、
腕時計およびその表示装置にも適用できる。
【１９８３】さらに、家庭電器機器の表示モニター、ポ
ケットゲーム機器およびそのモニター、表示パネル用バ
ックライトあるいは家庭用もしくは業務用の照明装置な
どにも適用あるいは応用展開できることは言うまでもな
い。照明装置は色温度を可変できるように構成すること
が好ましい。これは、ＲＧＢの画素をストライプ状ある
いはドットマトリックス状に形成し、これらに流す電流
を調整することにより色温度を変更できる。また、広告
あるいはポスターなどの表示装置、ＲＧＢの信号器、警
報表示灯などにも応用できる。
【１９８４】また、スキャナの光源としても有機ＥＬ表
示パネルは有効である。ＲＧＢのドットマトリックスを
光源として、対象物に光を照射し、画像を読み取る。も
ちろん、単色でもよいことは言うまでもない。また、ア
クティブマトリックスに限定するものではなく、単純マ
トリックスでもよい。色温度を調整できるようにすれば
画像読み取り精度も向上する。
【１９８５】また、液晶表示装置のバックライトにも有
機ＥＬ表示装置は有効である。ＥＬ表示装置（バックラ
イト）のＲＧＢの画素をストライプ状あるいはドットマ
トリックス状に形成し、これらに流す電流を調整するこ
とにより色温度を変更でき、また、明るさの調整も容易
である。その上、面光源であるから、画面の中央部を明
るく、周辺部を暗くするガウス分布を容易に構成でき
る。また、Ｒ、Ｇ、Ｂ光を交互に走査する、フィールド
シーケンシャル方式の液晶表示パネルのバックライトと
しても有効である。また、バックライトを点滅しても黒
挿入することにより動画表示用液晶表示パネルのバック
ライトとしても用いることができる。
【１９８６】
【発明の効果】本発明の表示パネル、表示装置等は、高
画質、良好な動画表示性能、低消費電力、低コスト化、
高輝度化等のそれぞれの構成に応じて特徴ある効果を発
揮する。
【１９８７】なお、本発明を用いれば、低消費電力の情
報表示装置などを構成できるので、電力を消費しない。
また、小型軽量化できるので、資源を消費しない。ま
た、高精細の表示パネルであっても十分に対応できる。
したがって、地球環境、宇宙環境に優しいこととなる。
【図面の簡単な説明】
【図１】本発明の表示パネルの回路構成図
【図２】本発明の表示装置の回路構成図
【図３】本発明の表示装置の説明図
【図４】本発明の表示装置の断面図
【図５】本発明の表示装置の説明図
【図６】本発明の表示装置の説明図
【図７】本発明の表示装置の断面図
【図８】本発明の表示装置の断面図
【図９】本発明の表示装置の断面図
【図１０】本発明の表示装置の構成図
【図１１】本発明の表示装置の構成図
【図１２】従来の表示パネルの回路構成図
【図１３】本発明の表示パネルの説明図
【図１４】本発明の表示装置の説明図
【図１５】本発明の表示装置の説明図
【図１６】本発明の表示装置のデータ伝送方法の説明図
【図１７】本発明の表示装置のデータ伝送方法の説明図
【図１８】本発明の表示装置のデータ伝送方法の説明図
【図１９】本発明の情報表示装置の平面図
【図２０】本発明の情報表示装置の説明図
【図２１】本発明の表示パネルの説明図
【図２２】本発明の表示パネルの説明図
【図２３】本発明の表示パネルの製造方法の説明図
【図２４】本発明の表示パネルの製造方法の説明図
【図２５】本発明の表示パネルの断面図
【図２６】本発明の表示パネルの説明図
【図２７】本発明の表示パネルの説明図
【図２８】本発明の表示パネルの説明図
【図２９】本発明の表示パネルの説明図
【図３０】本発明の表示パネルの説明図
【図３１】本発明の表示パネルの駆動方法の説明図
【図３２】本発明の表示パネルの駆動方法の説明図
【図３３】本発明の表示パネルの駆動方法の説明図
【図３４】本発明の表示パネルの駆動方法の説明図
【図３５】本発明の表示パネルの回路ブロック図
【図３６】本発明の表示パネルの駆動方法の説明図
【図３７】本発明の表示パネルの駆動方法の説明図
【図３８】本発明の表示パネルの駆動方法の説明図
【図３９】本発明の表示パネルの駆動方法の説明図
【図４０】本発明の表示パネルの説明図
【図４１】本発明の表示パネルの説明図
【図４２】本発明の表示パネルの説明図
【図４３】本発明の表示パネルの説明図
【図４４】本発明の表示パネルの説明図
【図４５】本発明のビューファインダの断面図
【図４６】本発明のビデオカメラの斜視図
【図４７】本発明の電子カメラの斜視図
【図４８】本発明のテレビの説明図
【図４９】本発明のテレビの説明図
【図５０】本発明の表示パネルの駆動方法の説明図
【図５１】本発明の表示パネルの駆動方法の説明図
【図５２】本発明の表示パネルの駆動方法の説明図
【図５３】本発明の表示パネルの説明図
【図５４】本発明の表示パネルの説明図
【図５５】本発明の表示パネルの説明図
【図５６】本発明の表示パネルの駆動方法の説明図
【図５７】本発明の表示パネルの駆動方法の説明図
【図５８】本発明の表示パネルの説明図
【図５９】本発明の表示パネルの説明図
【図６０】本発明の表示パネルの回路ブロック図
【図６１】本発明の表示パネルの駆動方法の説明図
【図６２】本発明の表示パネルの駆動方法の説明図
【図６３】本発明の表示パネルの駆動方法の説明図
【図６４】本発明の表示パネルの駆動方法の説明図
【図６５】本発明の表示パネルの駆動方法の説明図
【図６６】本発明の表示パネルの駆動方法の説明図
【図６７】本発明の表示パネルの説明図
【図６８】本発明の表示パネルの説明図
【図６９】本発明の表示パネルの説明図
【図７０】本発明の表示パネルの説明図
【図７１】本発明の表示パネルの説明図
【図７２】本発明の表示パネルの説明図
【図７３】本発明の表示パネルの説明図
【図７４】本発明の表示パネルの回路ブロック図
【図７５】本発明の表示パネルの説明図
【図７６】本発明の表示パネルの説明図
【図７７】本発明の表示パネルの説明図
【図７８】本発明の表示パネルの説明図
【図７９】本発明の表示パネルの説明図
【図８０】本発明の表示パネルの説明図
【図８１】本発明の表示パネルの説明図
【図８２】本発明の表示パネルの説明図
【図８３】本発明の表示パネルの説明図
【図８４】本発明の表示パネルの回路ブロック図
【図８５】本発明の情報表示装置の説明図
【図８６】本発明の情報表示装置の説明図
【図８７】本発明の表示パネルの駆動方法の説明図
【図８８】本発明の表示パネルの駆動方法の説明図
【図８９】本発明の表示パネルの説明図
【図９０】本発明の表示パネルの説明図
【図９１】本発明の表示パネルの説明図
【図９２】本発明の表示パネルの説明図
【図９３】本発明の表示パネルの説明図
【図９４】本発明の表示パネルの説明図
【図９５】本発明の表示パネルの説明図
【図９６】本発明の表示パネルの説明図
【図９７】本発明の表示パネルの説明図
【図９８】本発明の表示パネルの説明図
【図９９】本発明の表示パネルの説明図
【図１００】本発明の表示パネルの説明図
【図１０１】本発明の表示パネルの説明図
【図１０２】本発明の表示パネルの説明図
【図１０３】本発明の表示パネルの説明図
【図１０４】本発明の表示パネルの駆動方法の説明図
【図１０５】本発明の表示パネルの駆動方法の説明図
【図１０６】本発明の表示パネルの駆動方法の説明図
【図１０７】本発明の表示パネルの駆動方法の説明図
【図１０８】本発明の表示パネルの駆動方法の説明図
【図１０９】本発明の表示パネルの駆動方法の説明図
【図１１０】本発明の表示パネルの駆動方法の説明図
【図１１１】本発明の表示パネルの説明図
【図１１２】本発明の表示パネルの説明図
【図１１３】本発明の表示パネルの説明図
【図１１４】本発明の表示パネルの説明図
【図１１５】本発明の表示パネルの説明図
【図１１６】本発明の表示パネルの画素構成の説明図
【図１１７】本発明の表示パネルの画素構成の説明図
【図１１８】本発明の表示パネルの画素構成の説明図
【図１１９】本発明の表示パネルの画素構成の説明図
【図１２０】本発明の表示パネルの画素構成の説明図
【図１２１】本発明の表示パネルの画素構成の説明図
【図１２２】本発明の表示パネルの駆動方法の説明図
【図１２３】本発明の表示パネルの駆動方法の説明図
【図１２４】本発明の表示パネルの駆動方法の説明図
【図１２５】本発明の表示パネルの駆動方法の説明図
【図１２６】本発明の表示パネルの駆動方法の説明図
【図１２７】本発明の表示パネルの説明図
【図１２８】本発明の表示パネルの説明図
【図１２９】本発明の表示パネルの説明図
【図１３０】本発明の表示パネルの説明図
【図１３１】本発明の表示パネルの説明図
【図１３２】本発明の表示パネルの説明図
【図１３３】本発明の表示パネルの説明図
【図１３４】本発明の表示パネルの駆動方法の説明図
【図１３５】本発明の表示パネルの駆動方法の説明図
【図１３６】本発明の表示パネルの駆動方法の説明図
【図１３７】本発明の表示パネルの駆動方法の説明図
【図１３８】本発明の表示パネルの駆動方法の説明図
【図１３９】本発明の表示パネルの駆動方法の説明図
【図１４０】本発明の表示パネルの駆動方法の説明図
【図１４１】本発明の表示パネルの駆動方法の説明図
【図１４２】本発明の表示パネルの駆動方法の説明図
【図１４３】本発明の表示パネルの駆動方法の説明図
【図１４４】本発明の表示パネルの駆動方法の説明図
【図１４５】本発明の表示パネルの駆動方法の説明図
【図１４６】本発明の表示パネルの駆動方法の説明図
【図１４７】本発明の表示パネルの駆動方法の説明図
【図１４８】本発明の表示パネルの駆動回路の説明図
【図１４９】本発明の表示パネルの駆動回路の説明図
【図１５０】本発明の表示パネルの駆動回路の説明図
【図１５１】本発明の表示パネルの駆動方法の説明図
【図１５２】本発明の表示パネルの駆動方法の説明図
【図１５３】本発明の表示パネルの駆動方法の説明図
【図１５４】本発明の表示パネルの駆動方法の説明図
【図１５５】本発明の表示パネルの駆動方法の説明図
【図１５６】本発明の表示パネルの駆動方法の説明図
【図１５７】本発明の表示パネルの駆動方法の説明図
【図１５８】本発明の表示パネルの駆動方法の説明図
【図１５９】本発明の表示パネルの駆動方法の説明図
【図１６０】本発明の表示パネルの駆動方法の説明図
【図１６１】本発明の表示パネルの駆動方法の説明図
【図１６２】本発明の表示パネルの駆動方法の説明図
【図１６３】本発明の表示パネルの駆動方法の説明図
【図１６４】本発明の表示パネルの駆動方法の説明図
【図１６５】本発明の表示パネルの駆動方法の説明図
【図１６６】本発明の表示パネルの駆動方法の説明図
【図１６７】本発明の表示パネルの駆動方法の説明図
【図１６８】本発明の表示パネルの説明図
【図１６９】本発明の表示パネルの説明図
【図１７０】本発明の表示パネルの説明図
【図１７１】本発明の表示パネルの説明図
【図１７２】本発明の表示パネルの説明図
【図１７３】本発明の表示パネルの説明図
【図１７４】本発明の表示パネルの説明図
【図１７５】本発明の表示パネルの説明図
【図１７６】本発明の表示パネルの説明図
【図１７７】本発明の表示パネルの製造方法の説明図
【図１７８】本発明の表示パネルの説明図
【図１７９】本発明の表示パネルの説明図
【図１８０】本発明の表示パネルの説明図
【図１８１】本発明の表示パネルの説明図
【図１８２】本発明の表示パネルの説明図
【図１８３】本発明の表示パネルの説明図
【図１８４】本発明の表示パネルの説明図
【図１８５】本発明の表示パネルの説明図
【図１８６】本発明の表示パネルの説明図
【図１８７】本発明の表示パネルの説明図
【図１８８】本発明の表示パネルの説明図
【図１８９】本発明の表示パネルの説明図
【図１９０】本発明の表示パネルの説明図
【図１９１】本発明の表示パネルの説明図
【図１９２】本発明の表示パネルの説明図
【図１９３】本発明の表示パネルの説明図
【図１９４】本発明の表示パネルの説明図
【図１９５】本発明の表示パネルの説明図
【図１９６】本発明の表示パネルの説明図
【図１９７】本発明の表示パネルの説明図
【図１９８】本発明の表示パネルの駆動方法の説明図
【図１９９】本発明の表示パネルの駆動方法の説明図
【図２００】本発明の表示パネルの駆動方法の説明図
【図２０１】本発明の表示パネルの駆動方法の説明図
【図２０２】本発明の表示パネルの駆動方法の説明図
【図２０３】本発明の表示パネルの説明図
【図２０４】本発明の情報表示装置の説明図
【図２０５】本発明の情報表示装置の説明図
【図２０６】本発明の情報表示装置の説明図
【図２０７】本発明の表示装置の駆動方法の説明図
【図２０８】本発明の表示装置の駆動方法の説明図
【図２０９】本発明の表示装置の駆動方法の説明図
【図２１０】本発明の表示パネル置の説明図
【図２１１】本発明の表示パネルの説明図
【図２１２】本発明の表示パネルの説明図
【図２１３】本発明の表示パネルの説明図
【図２１４】本発明の表示パネルの説明図
【図２１５】本発明の表示パネルの駆動方法の説明図
【図２１６】本発明の表示パネルの駆動方法の説明図
【図２１７】本発明の表示パネルの駆動方法の説明図
【図２１８】本発明の表示パネルの駆動方法の説明図
【図２１９】本発明の表示パネルの駆動方法の説明図
【図２２０】本発明の表示パネルの駆動方法の説明図
【図２２１】本発明の表示パネルの説明図
【図２２２】本発明の表示パネルの説明図
【図２２３】本発明の表示パネルの説明図
【図２２４】本発明の表示パネルの説明図
【図２２５】本発明の表示パネルの説明図
【図２２６】本発明の表示パネルの説明図
【図２２７】本発明の表示パネルの説明図
【図２２８】本発明の表示パネルの説明図
【図２２９】本発明の表示パネルの説明図
【図２３０】本発明の表示パネルの説明図
【図２３１】本発明の表示パネルの説明図
【図２３２】本発明の表示パネルの説明図
【図２３３】本発明の表示パネルの説明図
【図２３４】本発明の表示パネルの説明図
【図２３５】本発明の表示パネルの説明図
【図２３６】本発明の表示パネルの説明図
【図２３７】本発明の表示パネルの説明図
【図２３８】本発明の表示パネルの説明図
【図２３９】本発明の表示パネルの説明図
【図２４０】本発明の表示パネルの説明図
【図２４１】本発明の表示パネルの説明図
【図２４２】本発明の表示パネルの説明図
【図２４３】本発明の表示パネルの説明図
【図２４４】本発明の表示パネルの説明図
【図２４５】本発明の表示パネルの説明図
【図２４６】本発明の表示パネルの説明図
【図２４７】本発明の表示パネルの説明図
【図２４８】本発明の表示パネルの説明図
【図２４９】本発明の表示パネルの説明図
【図２５０】本発明の表示パネルの説明図
【図２５１】本発明の表示パネルの説明図
【図２５２】本発明の表示パネルの説明図
【図２５３】本発明の表示パネルの説明図
【図２５４】本発明の表示パネルの説明図
【図２５５】本発明の表示パネルの説明図
【図２５６】本発明の表示パネルの説明図
【図２５７】本発明の表示パネルの説明図
【図２５８】本発明の表示パネルの説明図
【図２５９】本発明の表示パネルの説明図
【図２６０】本発明の表示パネルの説明図
【図２６１】本発明の表示パネルの説明図
【図２６２】本発明の表示パネルの説明図
【図２６３】本発明の表示パネルの説明図
【図２６４】本発明の表示パネルの説明図
【図２６５】本発明の表示パネルの説明図
【図２６６】本発明の表示パネルの説明図
【図２６７】本発明の表示パネルの説明図
【図２６８】本発明の表示パネルの説明図
【図２６９】本発明の表示パネルの説明図
【図２７０】本発明の表示パネルの説明図
【図２７１】本発明の表示パネルの説明図
【図２７２】本発明の表示パネルの説明図
【図２７３】本発明の表示パネルの説明図
【図２７４】本発明の表示パネルの説明図
【図２７５】本発明の表示パネルの説明図
【図２７６】本発明の表示パネルの説明図
【図２７７】本発明の表示パネルの説明図
【図２７８】本発明の表示パネルの説明図
【図２７９】本発明の表示パネルの説明図
【図２８０】本発明の表示パネルの説明図
【図２８１】本発明の表示パネルの説明図
【図２８２】本発明の表示パネルの説明図
【図２８３】本発明の表示パネルの説明図
【図２８４】本発明の表示パネルの説明図
【図２８５】本発明の表示パネルの説明図
【図２８６】本発明の表示パネルの製造方法の説明図
【図２８７】本発明の表示パネルの製造方法の説明図
【図２８８】本発明の表示パネルの製造方法の説明図
【図２８９】本発明の表示パネルの説明図
【図２９０】本発明の表示パネルの製造方法の説明図
【図２９１】本発明の表示パネルの説明図
【図２９２】本発明の表示パネルの説明図
【図２９３】本発明の表示パネルの説明図
【図２９４】本発明の表示パネルの説明図
【図２９５】本発明の表示パネルの説明図
【図２９６】本発明の表示パネルの説明図
【図２９７】本発明の表示パネルの説明図
【図２９８】本発明の表示パネルの説明図
【図２９９】本発明の表示パネルの説明図
【図３００】本発明の表示パネルの説明図
【図３０１】本発明の表示パネルの説明図
【図３０２】本発明の表示パネルの説明図
【図３０３】本発明の表示パネルの説明図
【図３０４】本発明の表示パネルの説明図
【図３０５】本発明の表示パネルの説明図
【図３０６】本発明の表示パネルの説明図
【図３０７】本発明の表示パネルの説明図
【図３０８】本発明の表示パネルの説明図
【図３０９】本発明の表示パネルの説明図
【図３１０】本発明の表示パネルの説明図
【図３１１】本発明の表示パネルの説明図
【図３１２】本発明の表示パネルの説明図
【図３１３】本発明の表示パネルの説明図
【図３１４】本発明の表示パネルの説明図
【図３１５】本発明の表示パネルの説明図
【図３１６】本発明の表示パネルの説明図
【図３１７】本発明の表示パネルの説明図
【図３１８】本発明の表示パネルの説明図
【図３１９】本発明の表示パネルの説明図
【図３２０】本発明の表示パネルの説明図
【図３２１】本発明の表示パネルの説明図
【図３２２】本発明の表示パネルの説明図
【図３２３】本発明の表示パネルの説明図
【図３２４】本発明の表示パネルの説明図
【図３２５】本発明の表示パネルの説明図
【図３２６】本発明の表示パネルの駆動方法の説明図
【図３２７】本発明の表示パネルの駆動方法の説明図
【図３２８】本発明の表示パネルの駆動方法の説明図
【図３２９】本発明の表示パネルの駆動方法の説明図
【図３３０】本発明の表示パネルの駆動方法の説明図
【図３３１】本発明の表示パネルの駆動方法の説明図
【図３３２】本発明の表示パネルの駆動方法の説明図
【図３３３】本発明の表示パネルの駆動方法の説明図
【図３３４】本発明の表示パネルの駆動方法の説明図
【図３３５】本発明の表示パネルの駆動方法の説明図
【図３３６】本発明の表示パネルの駆動方法の説明図
【図３３７】本発明の表示パネルの駆動方法の説明図
【図３３８】本発明の表示パネルの駆動方法の説明図
【図３３９】本発明の表示パネルの駆動方法の説明図
【図３４０】本発明の表示パネルの駆動方法の説明図
【図３４１】本発明の表示パネルの駆動方法の説明図
【図３４２】本発明の表示パネルの駆動方法の説明図
【図３４３】本発明の表示パネルの駆動方法の説明図
【図３４４】本発明の表示パネルの駆動方法の説明図
【図３４５】本発明の表示パネルの駆動方法の説明図
【図３４６】本発明の表示パネルの駆動方法の説明図
【図３４７】本発明の表示パネルの駆動方法の説明図
【図３４８】本発明の表示パネルの駆動方法の説明図
【図３４９】本発明の表示パネルの駆動方法の説明図
【図３５０】本発明の表示パネルの駆動方法の説明図
【図３５１】本発明の表示パネルの説明図
【図３５２】本発明の表示パネルの説明図
【図３５３】本発明の表示パネルの説明図
【図３５４】本発明の表示パネルの説明図
【図３５５】本発明の表示パネルの駆動方法の説明図
【図３５６】本発明の表示パネルの駆動方法の説明図
【図３５７】本発明の表示パネルの駆動方法の説明図
【図３５８】本発明の表示パネルの駆動方法の説明図
【図３５９】本発明の表示パネルの駆動方法の説明図
【図３６０】本発明の表示パネルの説明図
【図３６１】本発明の表示パネルの説明図
【図３６２】本発明の表示パネルの説明図
【図３６３】本発明の表示パネルの説明図
【図３６４】本発明の表示パネルの説明図
【図３６５】本発明の表示パネルの説明図
【図３６６】本発明の表示パネルの説明図
【図３６７】本発明の表示パネルの説明図
【図３６８】本発明の表示パネルの説明図
【図３６９】本発明の表示パネルの説明図
【図３７０】本発明の表示パネルの説明図
【図３７１】本発明の表示パネルの説明図
【図３７２】本発明の表示パネルの説明図
【図３７３】本発明の表示パネルの説明図
【図３７４】本発明の表示パネルの説明図
【図３７５】本発明の表示パネルの説明図
【図３７６】本発明の表示パネルの説明図
【図３７７】本発明の表示パネルの説明図
【図３７８】本発明の表示パネルの説明図
【図３７９】本発明の表示パネルの説明図
【図３８０】本発明の表示パネルの説明図
【図３８１】本発明の表示パネルの説明図
【図３８２】本発明の表示パネルの説明図
【図３８３】本発明の表示パネルの説明図
【図３８４】本発明の表示パネルの説明図
【図３８５】本発明の表示パネルの説明図
【図３８６】本発明の表示パネルの説明図
【図３８７】本発明の表示パネルの説明図
【図３８８】本発明のドライバ回路の説明図
【図３８９】本発明のドライバ回路の説明図
【図３９０】本発明のドライバ回路の説明図
【図３９１】本発明のドライバ回路の説明図
【図３９２】本発明のドライバ回路の説明図
【図３９３】本発明の表示装置の検査および修正方法の
説明図
【図３９４】本発明の表示装置の検査および修正方法の
説明図
【図３９５】本発明の表示装置の検査および修正方法の
説明図
【図３９６】本発明の表示装置の検査および修正方法の
説明図
【図３９７】本発明の表示装置の検査および修正方法の
説明図
【図３９８】本発明の表示装置の検査および修正方法の
説明図
【図３９９】本発明の表示装置の検査および修正方法の
説明図
【図４００】本発明の表示パネルの構成図
【図４０１】本発明の表示パネルの構成図
【図４０２】本発明の表示パネルの構成図
【図４０３】本発明の表示パネルの構成図
【図４０４】本発明の表示パネルの構成図
【図４０５】本発明の表示パネルの構成図
【図４０６】本発明の表示パネルの構成図
【図４０７】本発明の表示装置の構成図
【図４０８】本発明の表示装置の駆動方法の説明図
【図４０９】本発明の表示装置の駆動方法の説明図
【図４１０】本発明の表示装置の駆動方法の説明図
【図４１１】本発明の表示装置の駆動方法の説明図
【図４１２】本発明の表示装置の駆動方法の説明図
【図４１３】本発明の表示装置の駆動方法の説明図
【図４１４】本発明の表示装置の構成図
【図４１５】本発明の表示装置の駆動方法の説明図
【図４１６】本発明の表示装置の構成図
【図４１７】本発明の表示装置の駆動方法の説明図
【図４１８】本発明の表示装置の駆動方法の説明図
【図４１９】本発明の表示装置の構成図
【図４２０】本発明の表示装置の駆動方法の説明図
【図４２１】本発明の表示装置の構成図
【図４２２】本発明の表示パネルの構成図
【図４２３】本発明の表示装置の駆動方法の説明図
【図４２４】本発明の表示装置の構成図
【図４２５】本発明の表示装置の駆動方法の説明図
【図４２６】本発明の表示装置の構成図
【図４２７】本発明の表示装置の構成図
【図４２８】本発明の表示装置の駆動方法の説明図
【図４２９】本発明の表示装置の構成図
【図４３０】本発明の表示装置の駆動方法の説明図
【図４３１】本発明の表示装置の駆動方法の説明図
【図４３２】本発明の表示装置の駆動方法の説明図
【図４３３】本発明の表示装置の構成図
【図４３４】本発明の表示装置の構成図
【図４３５】本発明の表示装置の駆動方法の説明図
【図４３６】本発明の表示装置の構成図
【図４３７】本発明の表示装置の駆動方法の説明図
【図４３８】本発明の表示装置の駆動方法の説明図
【図４３９】本発明の表示装置の駆動方法の説明図
【図４４０】本発明の表示装置の駆動方法の説明図
【図４４１】本発明の表示装置の構成図
【図４４２】本発明の表示装置の説明図
【図４４３】本発明の表示装置の検査方法の説明図
【図４４４】本発明の表示装置の検査方法の説明図
【図４４５】本発明の表示装置の検査方法の説明図
【図４４６】本発明の表示装置の構成図
【図４４７】本発明の表示装置の説明図
【図４４８】本発明の表示装置の駆動方法の説明図
【図４４９】本発明の表示装置の駆動方法の説明図
【図４５０】本発明の表示装置の駆動方法の説明図
【図４５１】本発明の表示装置の駆動方法の説明図
【図４５２】本発明の表示装置の構成図
【図４５３】本発明の表示装置の駆動方法の説明図
【図４５４】本発明の表示装置の駆動方法の説明図
【図４５５】本発明の表示装置の構成図
【図４５６】本発明の表示装置の駆動方法の説明図
【図４５７】本発明の表示装置の駆動方法の説明図
【図４５８】本発明の表示装置の構成図
【図４５９】本発明の表示装置の駆動方法の説明図
【図４６０】本発明の表示装置の構成図
【図４６１】本発明の表示装置の構成図
【図４６２】本発明の表示装置の構成図
【符号の説明】
１１ ＴＦＴ（薄膜トランジスタ、スイッチング素子） １２ ゲートドライバ（回路） １４ ソースドライバ（回路） １５ ＥＬ素子（ＥＬ部、発光部） １６ 画素（画素部） １７ ゲート信号線 １８ ソース信号線 １９ キャパシタ（蓄積容量、コンデンサ） ２０ 電流供給線（電力供給線、電圧供給線） ２１ 表示領域（表示画面、有効表示領域） ２３ レーザー照射スポット ４１ 封止フタ（封止材） ４３，４４ 凸部 ４５ シール剤（材） ４６ 反射膜 ４７ 有機ＥＬ（ＥＬ素子） ４８ 画素電極 ４９ アレイ基板 ５０ λ／４板（λ／４シート） ５１ カソード配線 ５２ コンタクト ５３ カソード ５４ 偏光板 ５５ 乾燥剤（乾燥材、吸湿手段） ６１，６２ 接続端子 ６３ アノード ７１ 平滑化膜 ７２ 透明電極 ７３ 封止膜 ７４ 円偏光板 ８１ エッジ保護膜 ９１ 遮光膜 ９２ 低抵抗化配線（金属膜） １０１ コントロールＩＣ １０２ 電源ＩＣ １０３ プリント基板 １０４ フレキシブル基板 １０５ データ信号 １４１ 誤差拡散コントローラ １５１ 内蔵表示メモリ １５２ 演算メモリ １５３ 演算回路 １５４ バッファ回路 １９１ アンテナ １９２ テンキー（入力キー） １９３ 筐体 １９４ ボタン（スイッチ、制御部） ２０１ デェプレクサ ２０２ ＬＮＡ ２０３ ＬＯバッファ ２０４ ダウンコンバータ ２０５ アップコンバータ ２０６ ＰＡプリドライバ ２０７ ＰＡ ２４１ ガラス基板 ２４２ 位置決めマーカ ２５１ 凸部 ２５２ 凹凸部（エンボス加工部） １４ａ １チップドライバＩＣ ３１１ 画像表示領域 ３１２ 非表示領域 ３５１ カウンタ回路 ３５２ 輝度メモリ ３５３ ＣＰＵ ３５４ フレーム（フィールドメモリ、ＳＲＡＭ） ３５５ 切り替え回路 ３９１ 書き込み画素行 ３９２ 保持画素行 ４０１ 電圧源 ４０２ 電流源 ４０３ 電源切り替え手段 ４０４ 浮遊容量（寄生容量） ４５１ ボデー（筐体） ４５２ 接眼リング ４５３ 拡大レンズ（拡大手段） ４５４ 正レンズ（凸レンズ） ４６１ 撮影レンズ（撮影部） ４６２ ビデオカメラ本体 ４６３ 格納部 ４６４ 接眼カバー ４６５ 表示モード切り替えスイッチ ４６６ 蓋（ふた） ４６７ 支点（回転部） ４７１ シャッタ ４７２ デジタルカメラ（電子カメラ）本体 ４８１ 外枠 ４８２ 固定部材 ４８３ 脚 ４８４ 脚取り付け部 ４９１ 壁 ４９２ 固定金具 ４９３ 保護フィルム（保護板、保護手段） ５０１ 走査領域 ６０１ ＥＮＢＬ端子（制御端子） ６０２ ＯＲ回路 ８５１ シャッタ（遮光手段） ８５２ 眼鏡（切り替え手段） ８７１ 書き込み画素行 １２２１ 電圧出力回路 １２２２ 電流出力回路 １２２３ 切り替え回路（アナログスイッチ） １２２４ オペアンプ（出力バッファ） １２２５ 調整ボリウム（可変抵抗、調整手段） １２２６ ＤＡコンバータ（デジタル−アナログ変換手
段（器）） １２２７ 出力トランジスタ（トランジスタ、ＦＥＴ） １２２８ 抵抗 １３２１ 信号配線 １７５１ 画素コンタクト部 １７６１ 保護膜（層） １７８１ スペーサ １７９１ 点灯制御線 １９８１ ブロック（単位） ２０４１ スピーカー（音発生手段） ２０４３ ファンクションスイッチ（ＦＳＷ） ２０４４ マイク（音入力手段） ２０４５ 鏡（ミラー） ２０４６ 表示パネル（表示装置） ２１１１ 逆バイアス制御線 ２５６１ 絶縁膜 ２６２１，２６８１ フレーム（フィールド）メモリ ２６２２ カウンタ回路 ２６２３ データ変換回路 ２６８２ 加算回路（演算処理回路） ２６８３ ゲートドライバ制御回路 ２６９１ データ制御回路 ２６９２ データ変換回路 ２７５１ バイアス抵抗（電子ボリウム、電流変更手
段） ２７５２ スイッチトランジスタ（選択スイッチ） ２７５３ 親トランジスタ ２７５４ 子トランジスタ ２７９１ 光（の軌跡） ２８０１ 屈折シート（板、フィルム） ２８０２ 屈折部 ２８６１ 透明膜 ２８６２ ローラー ２８６３ 凹凸部（凹部） ２８７１ 凸部 ２８８１ メタルマスク ２９０１ プレス板（圧接手段、転写手段） ２９０２ 光（ＵＶ光、可視光） ３００１ 電流サンプリング回路 ３００２ 電流プログラム線 ３２７１ バッファ回路 ３２７２ ＯＲ回路 ３４９１ デコーダ回路 ３５１１ プリチャージ回路 ３５２１ データシフト回路 ３６６１ 土手（リブ） ３６６２ 第２画素電極 ３７８１ 電圧供給ソース信号線（信号供給配線） ３７５１ 拡散シート（光散乱シート（板）、光拡散
部） ３７９１ 反射板（反射手段、反射シート、光吸収板） ３７９２ 穴（光出射穴） ３７９３ 反射壁（遮光壁、遮光部、反射部） ２８０２ｃ マイクロレンズ（光屈曲手段、微小屈曲
部） ３８２１ 光散乱部（散乱膜、散乱材、光拡散部） ３８７１ 光結合層（オプティカルカップリング材
（剤）、光結合部） ３８７２ 凹レンズ（凹部） ３８７３ 正レンズ（平凸レンズ） ３８７４ 封止材（封止剤、封止部、封止手段） ３８７５ 空気ギャップ ３８８１ 電流倍率変換回路 ３９０１ 電流供給回路 ３９１１ 階調数制御回路 ３９２１ 電子ボリウム回路 ３９２２ ＴＦＴ（スイッチング素子のＳＤショート） ３９３１ ショートリング（短絡部） ３９３２，３９３３ 端子電極（接続部） ３９３４，３９３５ プローブ（接続手段） ３９５１ レーザー照射装置（光（エネルギー）照射装
置、光ビーム照射装置） ３９５２ レーザー光（光ビーム） ３９５３ 開口部 ３９４１ 切断箇所 ３９７２ 画素電極−カソードショート ４００１ 逆バイアス線 ４００３ ゲート電位制御線 ４１３１ 逆バイアス電圧印加ブロック ４１３２ 逆バイアス電圧非印加ブロック ４１４１ 逆バイアス共通線 ４１５１ 逆バイアス電圧印加画素行 ４１５２ 逆バイアス電圧非印加画素行 ４３４１ ＡＮＤ回路 ４３５１ 白黒画像化処理回路 ４３５２ 反転処理回路 ４３８１ リセット領域 ４４３１ 電流計（電流検出手段、電圧検出手段、欠陥
検出手段） ４４４１ 電圧源（電圧印加手段、信号発生源）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２４ Ｇ０９Ｇ 3/20 ６２４Ｂ ６４１ ６４１Ｄ ６４２ ６４２Ａ Ｈ０５Ｂ 33/02 Ｈ０５Ｂ 33/02 33/14 33/14 Ａ Ｆターム(参考） 3K007 AB17 BB06 CA06 GA00 5C080 AA06 BB05 CC03 DD05 EE28 FF11 JJ02 JJ03 JJ04 JJ05 JJ06 5C094 AA10 AA15 AA22 BA03 BA27 CA19 CA24 DA09 DB01 DB04 EA04 EA05 ED01 FB01 FB16 HA03 HA08 JA08 5G435 AA03 AA18 BB05 CC09 CC12 DD11 FF02 LL04 LL07 LL08 LL14

Claims (34)

    【特許請求の範囲】
  1. 【請求項１】 ＥＬ素子と、 前記ＥＬ素子に電流を供給する駆動用トランジスタ素子
    と、 前記駆動用トランジスタ素子にプログラムする電流を供
    給する電流供給信号線と、 前記電流供給信号線と前記駆動用トランジスタ素子とを
    接続する第１のスイッチング素子と、 前記駆動用トランジスタ素子のゲート端子に電圧を供給
    する第２のスイッチング素子と、 前記第２のスイッチング素子に接続された電圧供給信号
    線とを具備することを特徴とするＥＬ表示パネル。
  2. 【請求項２】 ＥＬ素子と、 前記ＥＬ素子に電流を供給する第１のトランジスタ素子
    と、 前記駆動用トランジスタ素子のゲート端子を共通にされ
    た第２のトランジスタ素子と、 前記第２のトランジスタ素子にプログラムする電流を供
    給する電流供給信号線と、 前記電流供給信号線と前記第２のトランジスタ素子とを
    接続する第１のスイッチング素子と、 前記第１のトランジスタ素子のゲート端子に電圧を供給
    する第２のスイッチング素子と、 前記第２のスイッチング素子に接続された電圧供給信号
    線と、 前記第１のトランジスタ素子と前記ＥＬ素子間に配置さ
    れた第３のスイッチング素子を具備することを特徴とす
    るＥＬ表示パネル。
  3. 【請求項３】 第１の電極が形成された第１の基板と、 前記第１の電極上に形成されたＥＬ層と、 前記ＥＬ層上に形成された第２の電極と、 前記第２の電極の上部に配置された周期的な屈折率分布
    を有する光屈折手段と、 前記光屈折手段上に配置された光拡散手段とを具備する
    ことを特徴とするＥＬ表示装置。
  4. 【請求項４】 第１の電極が形成された第１の基板と、 前記第１の電極上に形成されたＥＬ層と、 前記ＥＬ層上に形成された第２の電極と、 前記第２の電極の上部に配置され、周期的な開口部を有
    する遮光手段と、 前記遮光手段の開口部に一致した周期的な屈折率分布を
    有する光屈折手段と、 前記光屈折手段上に配置された光拡散手段とを具備する
    ことを特徴とするＥＬ表示装置。
  5. 【請求項５】 第１の電極が形成された第１の基板と、 前記第１の電極上に形成されたＥＬ層と、 前記ＥＬ層上に形成された第２の電極と、 前記第２の電極の上部に配置または形成された光拡散部
    と、 前記光拡散部の上部に、所定距離あけて配置された周期
    的な開口部を有する遮光手段と、 前記遮光手段の開口部に一致した周期的な屈折率分布を
    有する光屈折手段と、 前記光屈折手段上に配置された光拡散手段とを具備し、 前記光拡散部は、前記開口部の下部に位置するように配
    置または形成されていることを特徴とするＥＬ表示装
    置。
  6. 【請求項６】 光屈折手段は、プリズムシートであるこ
    とを特徴とする請求項３または請求項４または請求項５
    記載のＥＬ表示装置。
  7. 【請求項７】 光屈折手段は、マイクロレンズ基板であ
    ることを特徴とする請求項３または請求項４または請求
    項５記載のＥＬ表示装置。
  8. 【請求項８】 透明電極が形成された第１の基板と、 前記透明電極上に形成されたＥＬ層と、 前記ＥＬ層上に形成された反射電極とを具備し、 前記ＥＬ層から前記第１の基板が空気と接する界面まで
    の距離をｔ（ｍ）とし、前記第１の基板の屈折率をｎと
    した時、ｔ ≧ （１／８）・√（ｎ・ｎ−１）の条件
    を満足することを特徴とするＥＬ表示装置。
  9. 【請求項９】 第１の基板は、透明基板と凹レンズで構
    成されていることを特徴とする請求項８記載のＥＬ表示
    装置。
  10. 【請求項１０】 第１の電流を発生する第１の基準電流
    源と、 前記第１の電流と略同一の電流を発生する複数の第２の
    基準電流源と、 前記第２の基準電流源と略同一の電流を発生する複数の
    第３の基準電流源と、 前記第３の基準電流源の電流を流す配線と、 前記配線に流れる電流の大きさを変換する電流倍率変換
    手段とを具備することを特徴とするＥＬ表示装置のドラ
    イバ回路。
  11. 【請求項１１】 第１の電流を発生する第１の基準電流
    源と、 前記第１の電流と略同一の電流を発生する複数の第２の
    基準電流源と、 前記第２の基準電流源と略同一の電流を発生する複数の
    第３の基準電流源と、 前記第３の基準電流源の電流を流す配線と、 前記配線に流れる電流の大きさを変換する電流倍率変換
    手段と、 前記配線の電位を所定電位にするプリチャージ回路を具
    備し、 前記第３の基準電流源は、入力データに基づき、第３の
    基準電流源内部に有する単位電源がオンする個数が変化
    することを特徴とするＥＬ表示装置のドライバ回路。
  12. 【請求項１２】 第１の電流を発生する第１の基準電流
    源と、 前記第１の電流と略同一の電流を発生する複数の第２の
    基準電流源と、 前記第２の基準電流源と略同一の電流を発生する複数の
    第３の基準電流源と、 前記第３の基準電流源の電流を流す配線と、 前記配線に流れる電流の大きさを変換する電流倍率変換
    手段と、 前記配線の電位を所定電位にするプリチャージ回路と、 前記配線に所定の電流を流し込む電流供給回路を具備
    し、 前記第１の電流は、外部に配置した電圧設定手段で可変
    されることを特徴とするＥＬ表示装置のドライバ回路。
  13. 【請求項１３】 ドライバ回路の電源電圧は、ＥＬ表示
    装置の電源電圧を略一致していることを特徴とする請求
    項１０または請求項１１または請求項１２記載のＥＬ表
    示装置のドライバ回路。
  14. 【請求項１４】 マトリックス状に形成されたＥＬ素子
    と、前記ＥＬ素子に電流を供給する第１のトランジスタ
    素子と、前記第１のトランジスタ素子にプログラムする
    電流を供給する電流供給信号線と、前記電流供給信号線
    と前記第１のトランジスタ素子とを接続する第１のスイ
    ッチング素子と、前記第１のトランジスタ素子のゲート
    端子とドレイン端子をショートする第２のスイッチング
    素子とを有するＥＬ表示装置にあって、 前記第１および第２のスイッチング素子をオンさせ、前
    記電流供給線に黒表示電流をプログラムする第１の動作
    と、 前記第１の動作後に、前記電流供給線に出力される電流
    を検出する第２の動作と、 前記第１および第２のスイッチング素子をオンさせ、前
    記電流供給線に白表示電流をプログラムする第３の動作
    と、 前記第３の動作後に、前記電流供給線に出力される電流
    を検出する第４の動作とを行うことを特徴とするＥＬ表
    示パネルの検査方法。
  15. 【請求項１５】 マトリックス状に形成されたＥＬ層
    と、前記ＥＬ層に電流を供給する駆動用トランジスタ素
    子と、前記駆動用トランジスタ素子にプログラムする電
    流または電圧を供給する第１の信号線と、前記第１の信
    号線と前記駆動用トランジスタ素子とを接続する第１の
    スイッチング素子とを有する第１の基板と、 前記ＥＬ層上に形成された反射膜とを具備し、 前記反射膜の所定箇所に、マトリックス状に開口部が形
    成されていることを特徴とするＥＬ表示装置。
  16. 【請求項１６】 マトリックス状に形成されたＥＬ層
    と、前記ＥＬ層に電流を供給する駆動用トランジスタ素
    子と、前記駆動用トランジスタ素子にプログラムする電
    流または電圧を供給する第１の信号線と、前記第１の信
    号線と前記駆動用トランジスタ素子とを接続する第１の
    スイッチング素子とを有する第１の基板と、 前記ＥＬ層上に形成された反射膜とを具備し、前記反射
    膜の所定箇所に、マトリックス状に開口部が形成された
    ＥＬ表示装置であって、 前記開口部にレーザー光を照射することにより、前記駆
    動用トランジスタ素子からの電流が前記ＥＬ層に供給さ
    れないようにすることを特徴とするＥＬ表示装置の修正
    方法。
  17. 【請求項１７】 少なくともＥＬ層の一方の電極が透明
    電極であるＥＬ表示装置にあって、 前記透明電極に光を照射し、前記ＥＬ層の材料を変質ま
    たは、ＥＬ層の構造を破壊することにより、前記ＥＬ層
    が発光しないようにすることを特徴とするＥＬ表示装置
    の修正方法。
  18. 【請求項１８】 ＥＬ素子と、 前記ＥＬ素子に電流を供給する駆動用トランジスタ素子
    と、 前記駆動用トランジスタ素子と前記ＥＬ素子間に配置さ
    れた第１のスイッチング素子と、 前記ＥＬ素子の１端子に接続された第２のスイッチング
    素子と、 前記第２のスイッチング素子の１端子に供給される逆バ
    イアス電圧源とを具備し、 前記第２のスイッチング素子がオン状態の時、前記第１
    のスイッチング素子はオフ状態となるように制御される
    ことを特徴とするＥＬ表示パネル。
  19. 【請求項１９】 駆動用トランジスタ素子は、Ｐチャン
    ネルトランジスタ素子であり、 第２のスイッチング素子は、Ｎチャンネルトランジスタ
    素子であることを特徴とする請求項１８記載のＥＬ表示
    パネル。
  20. 【請求項２０】 マトリックス状に形成されたＥＬ素子
    と、前記ＥＬ素子に電流を供給する駆動用トランジスタ
    素子と、前記駆動用トランジスタ素子と前記ＥＬ素子間
    に配置された第１のスイッチング素子と、前記ＥＬ素子
    の１端子に接続された第２のスイッチング素子とを有す
    るＥＬ表示パネルと、 前記第１のスイッチング素子を制御する第１の信号線が
    接続された第１のゲートドライバ回路と、 前記第２のスイッチング素子を制御する第２の信号線が
    接続された第２のゲートドライバ回路とを具備し、 前記第１のゲートドライバ回路は、前記第１の信号線
    に、前記第１のスイッチング素子をオンオフさせる信号
    を供給し、 前記第２のゲートドライバ回路は、前記第２の信号線
    に、逆バイアス電圧を供給することを特徴とするＥＬ表
    示装置。
  21. 【請求項２１】 マトリックス状に形成されたＥＬ素子
    と、前記ＥＬ素子に電流を供給する駆動用トランジスタ
    素子と、前記駆動用トランジスタ素子と前記ＥＬ素子間
    に配置された第１のスイッチング素子と、前記ＥＬ素子
    の１端子に接続された第２のスイッチング素子を有する
    ＥＬ表示パネルであって、 前記第１のスイッチング素子をオンオフさせる第１の信
    号と、前記第２のスイッチング素子に供給する逆バイア
    ス電圧信号とが逆極性の関係にあり、 前記ＥＬ表示パネル内で、第１の逆バイアス電圧信号と
    第２の逆バイアス電圧信号が分散して印加され、 前記第１の逆バイアス電圧信号と第２の逆バイアス電圧
    信号とは逆極性の関係にあることを特徴とするＥＬ表示
    装置の駆動方法。
  22. 【請求項２２】 ＥＬ素子と、 前記ＥＬ素子に電流を供給する駆動用トランジスタ素子
    と、 前記駆動用トランジスタ素子と前記ＥＬ素子間に配置さ
    れた第１のスイッチング素子と、 前記ＥＬ素子の１端子に接続された第２のスイッチング
    素子と、 複数の前記第２のスイッチング素子の１端子を共通にす
    る共通信号線と、 前記共通信号線に供給される逆バイアス電圧源とを具備
    し、 前記共通信号線は複数本形成され、 前記複数のＥＬ素子がブロックごとに逆バイアス電圧を
    印加できるように構成されていることを特徴とするＥＬ
    表示装置。
  23. 【請求項２３】 マトリックス状に形成されたＥＬ素子
    と、前記ＥＬ素子に電流を供給する駆動用トランジスタ
    素子と、前記駆動用トランジスタ素子にプログラムする
    電流を供給する電流供給信号線と、前記電流供給信号線
    と前記駆動用トランジスタ素子とを接続する第１のスイ
    ッチング素子と、前記駆動用トランジスタ素子のゲート
    端子とドレイン端子をショートする第２のスイッチング
    素子と、前記駆動用トランジスタ素子と前記ＥＬ素子間
    に形成された第３のスイッチング素子を有するＥＬ表示
    装置にあって、 画素行単位で前記第２のスイッチング素子をオンさせる
    第１の動作と、 前記第１の動作後、前記第１のスイッチング素子および
    前記第２のスイッチング素子をオンさせて、電流供給線
    からの電流を前記駆動用トランジスタ素子に書き込む第
    ２の動作と、 前記第２の動作後、前記第３のスイッチング素子をオン
    させて、前記駆動用トランジスタ素子の電流を前記ＥＬ
    素子に供給する第３の動作を行うことを特徴とするＥＬ
    表示装置の駆動方法。
  24. 【請求項２４】 マトリックス状に形成されたＥＬ素子
    と、前記ＥＬ素子に電流を供給する第１のトランジスタ
    素子と、前記第１のトランジスタ素子とゲート端子を共
    通化された第２のトランジスタ素子と、前記第２のトラ
    ンジスタ素子にプログラムする電流を供給する電流供給
    信号線と、前記電流供給信号線と前記第２のトランジス
    タ素子とを接続する第１のスイッチング素子と、前記第
    ２のトランジスタ素子のゲート端子とドレイン端子をシ
    ョートする第２のスイッチング素子と、前記第１のトラ
    ンジスタ素子と前記ＥＬ素子間に形成された第３のスイ
    ッチング素子を有するＥＬ表示装置にあって、 画素行単位で前記第２のスイッチング素子をオンさせ、
    前記第２のトランジスタ素子をオフ状態にする第１の動
    作と、 前記第１の動作後、前記第１のスイッチング素子および
    前記第２のスイッチング素子をオンさせて、電流供給線
    からの電流を前記第２のトランジスタ素子に書き込む第
    ２の動作と、 前記第２の動作後、前記第３のスイッチング素子をオン
    させて、前記第１のトランジスタ素子の電流を前記ＥＬ
    素子に供給する第３の動作と、 前記第３のスイッチング素子をオンオフさせて、前記Ｅ
    Ｌ素子への供給電流を制御する第４の動作を行うことを
    特徴とするＥＬ表示装置の駆動方法。
  25. 【請求項２５】 マトリックス状に形成されたＥＬ素子
    と、 前記ＥＬ素子に電流を供給する第１のトランジスタ素子
    と、 前記第１のトランジスタ素子とゲート端子を共通化され
    た第２のトランジスタ素子と、 前記第２のトランジスタ素子にプログラムする電流を供
    給する電流供給信号線と、 前記電流供給信号線と前記第２のトランジスタ素子とを
    接続する第１のスイッチング素子と、 前記第２のトランジスタ素子のゲート端子とドレイン端
    子をショートする第２のスイッチング素子と、 前記第１のトランジスタ素子と前記ＥＬ素子間に形成さ
    れた第３のスイッチング素子と、 前記第１のトランジスタ素子のゲート端子とドレイン端
    子をショートする第４のスイッチング素子を具備するこ
    とを特徴とするＥＬ表示パネル。
  26. 【請求項２６】 マトリックス状に形成されたＥＬ素子
    と、 前記ＥＬ素子に電流を供給する第１のトランジスタ素子
    と、 前記第１のトランジスタ素子のゲート端子に電圧を供給
    する第１のスイッチング素子と、 前記第１のトランジスタ素子のゲート端子とドレイン端
    子をショートする第２のスイッチング素子と、 前記第１のトランジスタ素子と前記ＥＬ素子間に形成さ
    れた第３のスイッチング素子を具備することを特徴とす
    るＥＬ表示パネル。
  27. 【請求項２７】 マトリックス状に形成されたＥＬ素子
    と、前記ＥＬ素子に電流を供給する第１のトランジスタ
    素子と、前記第１のトランジスタ素子のゲート端子に電
    圧を供給する第１のスイッチング素子と、前記第１のト
    ランジスタ素子のゲート端子とドレイン端子をショート
    する第２のスイッチング素子と、前記第１のトランジス
    タ素子と前記ＥＬ素子間に形成された第３のスイッチン
    グ素子を有するＥＬ表示パネルであって、 前記第１のスイッチング素子と前記第２のスイッチング
    素子をオフさせ、かつ、前記第３のスイッチング素子を
    オンさせる第１の動作と、 前記第１の動作後、前記第１のスイッチング素子と前記
    第３のスイッチング素子をオフさせ、かつ、前記第２の
    スイッチング素子をオンさせて、前記第１のトランジス
    タ素子のリセット状態にする第２の動作と、 前記第２の動作後、前記第２のスイッチング素子と前記
    第３のスイッチング素子をオフさせ、かつ、前記第１の
    スイッチング素子をオンさせて、前記第１のトランジス
    タ素子のゲート端子に電圧を印加する第３の動作と、 前記第１のスイッチング素子と前記第２のスイッチング
    素子をオフさせ、かつ、前記第３のスイッチング素子を
    オンさせて、前記第１のトランジスタ素子の電流を前記
    ＥＬ素子に供給する第４の動作を行うことを特徴とする
    ＥＬ表示装置の駆動方法。
  28. 【請求項２８】 マトリックス状に形成されたＥＬ素子
    と、前記ＥＬ素子に電流を供給する第１のトランジスタ
    素子と、前記第１のトランジスタ素子のゲート端子に電
    流または電圧を供給する第１のスイッチング素子と、前
    記第１のトランジスタ素子のゲート端子とドレイン端子
    をショートする第２のスイッチング素子を有するＥＬ表
    示パネルと、 前記第１のスイッチング素子を制御する第１の信号線
    と、 前記第２のスイッチング素子を制御する第２の信号線
    と、 前記第１の信号線および第２の信号線が接続されたゲー
    トドライバ回路とを具備し、 前記ゲートドライバ回路は、少なくとも1つのシフトレ
    ジスタ回路を有し、 前記シフトレジスタ回路の複数の出力の論理和をとった
    出力が前記第２の信号線に印加されるように構成されて
    いることを特徴とするＥＬ表示装置。
  29. 【請求項２９】 ＥＬ表示パネルと、 画像データをメモリする記憶手段と、 前記画像データの大きさを求める演算手段と、 前記演算手段の結果が所定値以上の時、前記記憶手段か
    ら読み出す画像データを反転させるデータ反転手段を具
    備することを特徴とするＥＬ表示装置。
  30. 【請求項３０】 マトリックス状に形成されたＥＬ素子
    と、前記ＥＬ素子に電流を供給する第１のトランジスタ
    素子と、前記第１のトランジスタ素子と前記ＥＬ素子間
    に配置された第１のスイッチング素子と、前記第１のト
    ランジスタ素子のゲート端子とドレイン端子をショート
    する第２のスイッチング素子と、前記ＥＬ素子に逆バイ
    アス電圧を供給する第３のスイッチング素子を有するＥ
    Ｌ表示パネルにあって、 前記第１のスイッチング素子をオフさせ、かつ、第２の
    スイッチング素子と第３のスイッチング素子をオンさせ
    る第１の動作と、 前記第１の動作後に、前記第１のスイッチング素子と第
    ３のスイッチング素子をオンさせ、かつ、第２のスイッ
    チング素子をオフさせ、前記第３のスイッチング素子に
    流れる電流を検出する第２の動作を行うことを特徴とす
    るＥＬ表示パネルの検査方法。
  31. 【請求項３１】 マトリックス状に形成されたＥＬ素子
    と、 前記ＥＬ素子に電流を供給する第１のトランジスタ素子
    と、 前記第１のトランジスタ素子にプログラム電流または電
    圧を供給する第１のスイッチング素子と、 前記第１のトランジスタ素子のゲート端子とドレイン端
    子をショートする第２のスイッチング素子と、 前記第１のスイッチング素子をオンオフする信号を伝達
    する第１の信号線と、 前記第２のスイッチング素子をオンオフする信号を伝達
    する第２の信号線を具備し、 前記第２の信号線は、任意の画素行の前に選択される画
    素行の第１の信号線と接続されていることを特徴とする
    ＥＬ表示装置。
  32. 【請求項３２】 マトリックス状に形成されたＥＬ素子
    と、 前記ＥＬ素子に電流を供給する第１のトランジスタ素子
    と、 前記第１のトランジスタ素子にプログラム電流または電
    圧を供給する第１のスイッチング素子と、 前記第１のトランジスタ素子のゲート端子とソース端子
    をショートする第２のスイッチング素子と、 前記第１のスイッチング素子をオンオフする信号を伝達
    する第１の信号線と、 前記第２のスイッチング素子をオンオフする信号を伝達
    する第２の信号線を具備し、 前記第２の信号線は、任意の画素行の前に選択される画
    素行の第１の信号線と接続され、 前記任意の画素行は、少なくとも１水平走査期間以上前
    に、前記第２の信号線にオン電圧が印加されるように構
    成されていることを特徴とするＥＬ表示装置。
  33. 【請求項３３】 マトリックス状に形成されたＥＬ素子
    と、 前記ＥＬ素子に電流を供給する第１のトランジスタ素子
    と、 前記第１のトランジスタ素子にプログラム電流または電
    圧を供給する第１のスイッチング素子と、 前記第１のトランジスタ素子のゲート端子とドレイン端
    子をショートする第２のスイッチング素子および第３の
    スイッチング素子と、 前記第１のスイッチング素子および第２のスイッチング
    素子をオンオフする信号を伝達する第１の信号線と、 前記第３のスイッチング素子をオンオフする信号を伝達
    する第２の信号線を具備し、 前記第２の信号線は、任意の画素行の前に選択される画
    素行の第１の信号線と接続されていることを特徴とする
    ＥＬ表示装置。
  34. 【請求項３４】 マトリックス状に形成されたＥＬ素子
    と、 前記ＥＬ素子に電流を供給する第１のトランジスタ素子
    と、 前記第１のトランジスタ素子にコンデンサを介してプロ
    グラム電圧を供給する第１のスイッチング素子と、 前記第１のトランジスタ素子のゲート端子とドレイン端
    子をショートする第２のスイッチング素子と、 前記第１のトランジスタ素子と前記ＥＬ素子間に形成さ
    れた第３のスイッチング素子と、 前記第１のスイッチング素子をオンオフする信号を伝達
    する第１の信号線と、 前記第２のスイッチング素子をオンオフする信号を伝達
    する第２の信号線を具備し、 前記第２の信号線は、任意の画素行の前に選択される画
    素行の第１の信号線と接続されていることを特徴とする
    ＥＬ表示装置。
JP2002011368A 2002-01-21 2002-01-21 Ｅｌ表示パネルとｅｌ表示装置およびその駆動方法および表示装置の検査方法とｅｌ表示装置のドライバ回路 Withdrawn JP2003216100A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002011368A JP2003216100A (ja) 2002-01-21 2002-01-21 Ｅｌ表示パネルとｅｌ表示装置およびその駆動方法および表示装置の検査方法とｅｌ表示装置のドライバ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002011368A JP2003216100A (ja) 2002-01-21 2002-01-21 Ｅｌ表示パネルとｅｌ表示装置およびその駆動方法および表示装置の検査方法とｅｌ表示装置のドライバ回路

Publications (1)

Publication Number Publication Date
JP2003216100A true JP2003216100A (ja) 2003-07-30

Family

ID=27648862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002011368A Withdrawn JP2003216100A (ja) 2002-01-21 2002-01-21 Ｅｌ表示パネルとｅｌ表示装置およびその駆動方法および表示装置の検査方法とｅｌ表示装置のドライバ回路

Country Status (1)

Country Link
JP (1) JP2003216100A (ja)

Cited By (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004004673A (ja) * 2002-03-29 2004-01-08 Seiko Epson Corp 電子装置、電子装置の駆動方法、電気光学装置及び電子機器
JP2004109991A (ja) * 2002-08-30 2004-04-08 Sanyo Electric Co Ltd 表示駆動回路
JP2004117921A (ja) * 2002-09-26 2004-04-15 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置およびｅｌ表示装置の駆動方法
JP2004271577A (ja) * 2003-03-05 2004-09-30 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置
US6806497B2 (en) 2002-03-29 2004-10-19 Seiko Epson Corporation Electronic device, method for driving the electronic device, electro-optical device, and electronic equipment
JP2004355030A (ja) * 2002-04-24 2004-12-16 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法、及び電子機器
JP2005055722A (ja) * 2003-08-06 2005-03-03 Nec Corp 表示駆動回路及びそれを用いた表示装置
JP2005063704A (ja) * 2003-08-20 2005-03-10 Stanley Electric Co Ltd 有機ｅｌ素子
JP2005062485A (ja) * 2003-08-12 2005-03-10 Toshiba Matsushita Display Technology Co Ltd 有機ｅｌ表示装置およびその駆動方法
JP2005077824A (ja) * 2003-09-01 2005-03-24 Sony Corp 表示装置
JP2005084119A (ja) * 2003-09-04 2005-03-31 Nec Corp 発光素子の駆動回路及び電流制御型発光表示装置
JP2005140827A (ja) * 2003-11-04 2005-06-02 Tohoku Pioneer Corp 発光表示パネルの駆動装置
JP2005141149A (ja) * 2003-11-10 2005-06-02 Seiko Epson Corp 電気光学装置及び電子機器
JP2005157009A (ja) * 2003-11-26 2005-06-16 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置。
JP2005156833A (ja) * 2003-11-25 2005-06-16 Seiko Epson Corp 電流生成回路、電気光学装置及び電子機器
JP2005520192A (ja) * 2002-03-13 2005-07-07 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ エレクトロルミネセンス表示装置
JP2005189497A (ja) * 2003-12-25 2005-07-14 Toshiba Matsushita Display Technology Co Ltd 電流出力型半導体回路の駆動方法
JPWO2003091978A1 (ja) * 2002-04-26 2005-09-02 東芝松下ディスプレイテクノロジー株式会社 Ｅｌ表示パネルの駆動方法
JPWO2003091979A1 (ja) * 2002-04-26 2005-09-02 東芝松下ディスプレイテクノロジー株式会社 Ｅｌ表示装置の駆動方法
JP2005285631A (ja) * 2004-03-30 2005-10-13 Casio Comput Co Ltd 画素回路基板、画素回路基板の検査方法、トランジスタ群、トランジスタ群の検査方法、検査装置
JP2005292436A (ja) * 2004-03-31 2005-10-20 Nec Corp 電気回路、その駆動方法、表示装置の画素回路、表示装置及びその駆動方法
JP2005321786A (ja) * 2004-05-04 2005-11-17 Au Optronics Corp 有機発光ディスプレイ及びその色ずれ補償方法
JP2005326852A (ja) * 2004-05-11 2005-11-24 Samsung Sdi Co Ltd 発光表示装置及びその駆動方法
JP2005338754A (ja) * 2004-05-24 2005-12-08 Samsung Sdi Co Ltd 発光表示装置及び発光表示パネル
JP2006018274A (ja) * 2004-06-29 2006-01-19 Samsung Sdi Co Ltd 発光表示装置
JP2006072321A (ja) * 2004-08-30 2006-03-16 Samsung Sdi Co Ltd 発光表示装置と発光表示装置の駆動方法および信号駆動装置
JP2006119639A (ja) * 2004-10-25 2006-05-11 Samsung Sdi Co Ltd 発光表示装置及びその駆動方法
JP2006133731A (ja) * 2004-11-08 2006-05-25 Samsung Sdi Co Ltd 発光表示装置及びその駆動方法
JP2006146213A (ja) * 2004-11-22 2006-06-08 Samsung Sdi Co Ltd 画素回路及び発光表示装置
JP2006146181A (ja) * 2004-11-17 2006-06-08 Samsung Sdi Co Ltd 発光表示パネル，発光表示装置および発光表示装置の駆動方法
JP2006146168A (ja) * 2004-11-22 2006-06-08 Samsung Sdi Co Ltd 画素回路及びそれを利用した発光表示装置
JP2006146153A (ja) * 2004-11-22 2006-06-08 Samsung Sdi Co Ltd 発光表示装置
JP2006146166A (ja) * 2004-11-22 2006-06-08 Samsung Sdi Co Ltd 画素回路及び発光表示装置
JP2006146190A (ja) * 2004-11-22 2006-06-08 Samsung Sdi Co Ltd 画素及び発光表示装置
JP2006163371A (ja) * 2004-12-09 2006-06-22 Samsung Sdi Co Ltd 画素回路及び発光表示装置
JP2006171109A (ja) * 2004-12-13 2006-06-29 Casio Comput Co Ltd 発光駆動回路及びその駆動制御方法、並びに、表示装置及びその表示駆動方法
JP2006177988A (ja) * 2004-12-20 2006-07-06 Casio Comput Co Ltd 発光駆動回路及びその駆動制御方法、並びに、表示装置及びその表示駆動方法
JP2006184871A (ja) * 2004-12-24 2006-07-13 Samsung Sdi Co Ltd 走査駆動部及びこれを利用した発光表示装置とその駆動方法
JP2006184846A (ja) * 2004-12-24 2006-07-13 Samsung Sdi Co Ltd 発光表示装置およびその駆動方法
WO2006092900A1 (en) * 2005-02-28 2006-09-08 Toshiba Matsushita Display Technology Co., Ltd. Display and method of manufacturing the same
JP2006309217A (ja) * 2005-04-28 2006-11-09 Samsung Sdi Co Ltd 走査駆動部及びこれを利用した発光表示装置とその駆動方法
JP2006309119A (ja) * 2005-04-29 2006-11-09 Samsung Sdi Co Ltd 有機電界発光装置
JP2007010873A (ja) * 2005-06-29 2007-01-18 Toshiba Matsushita Display Technology Co Ltd 表示装置及びその製造方法
JP2007047791A (ja) * 2005-08-08 2007-02-22 Samsung Sdi Co Ltd 平板表示装置および平板表示装置の制御方法
JP2007114780A (ja) * 2005-10-19 2007-05-10 Toppoly Optoelectronics Corp 画素の制御システム
JP2007515687A (ja) * 2003-12-23 2007-06-14 トムソン ライセンシング 画像表示画面
US7245276B2 (en) 2002-04-24 2007-07-17 Seiko Epson Corporation Control circuit for electronic devices, electronic circuit, electro-optical apparatus, driving method for electro-optical apparatus, electronic system, and control method for electronic devices
US7259735B2 (en) 2002-12-12 2007-08-21 Seiko Epson Corporation Electro-optical device, method of driving electro-optical device, and electronic apparatus
JP2007226254A (ja) * 2002-04-26 2007-09-06 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置の駆動方法
JP2007226258A (ja) * 2002-04-26 2007-09-06 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示パネルのドライバ回路
JP2007233398A (ja) * 2002-04-26 2007-09-13 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示パネルの駆動方法
JP2007256958A (ja) * 2002-04-26 2007-10-04 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示パネルの駆動方法
US7283108B2 (en) 2002-11-27 2007-10-16 Seiko Epson Corporation Electro-optical device, method of driving electro-optical device, and electronic apparatus
JP2007529863A (ja) * 2004-03-16 2007-10-25 エルジー・ケム・リミテッド ナノサイズの半球状凸部を有する基板または電極を用いた高効率有機発光素子およびその製造方法
JP2008003620A (ja) * 2002-04-26 2008-01-10 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置
CN100371976C (zh) * 2004-11-15 2008-02-27 友达光电股份有限公司 像素及具有该像素的显示器
JP2008070678A (ja) * 2006-09-15 2008-03-27 Fujifilm Corp 可撓性表示素子の製造方法及びその装置
JP2008122892A (ja) * 2006-11-09 2008-05-29 Samsung Sdi Co Ltd 有機電界発光表示装置の駆動方法
JPWO2006070833A1 (ja) * 2004-12-27 2008-06-12 京セラ株式会社 画像表示装置およびその駆動方法、並びに電子機器の駆動方法
JP2008146051A (ja) * 2007-11-22 2008-06-26 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置
KR100853346B1 (ko) * 2005-02-28 2008-08-21 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 표시 장치 및 그 제조 방법
US7463225B2 (en) 2003-12-01 2008-12-09 Seiko Epson Corporation Device and method for driving electro-optical panel, electro-optical device, and electronic apparatus
JP2009224304A (ja) * 2008-03-17 2009-10-01 Shi-Chiun Chen 微細孔基板およびその製造方法
US7639246B2 (en) 2005-08-22 2009-12-29 Lg Electronics Inc. Apparatus and method for displaying a mobile terminal standby screen
JP2010078542A (ja) * 2008-09-29 2010-04-08 Fujifilm Corp 放射線検出装置
US7800561B2 (en) 2006-05-23 2010-09-21 Sony Corporation Image display apparatus
US7817149B2 (en) 2002-04-26 2010-10-19 Toshiba Matsushita Display Technology Co., Ltd. Semiconductor circuits for driving current-driven display and display
US7868865B2 (en) 2004-12-01 2011-01-11 Samsung Mobile Display Co., Ltd. Organic electroluminescence display and method of operating the same
US7880698B2 (en) 2004-11-22 2011-02-01 Samsung Mobile Display Co., Ltd. Delta pixel circuit and light emitting display
US7893625B2 (en) 2003-08-28 2011-02-22 Samsung Mobile Display Co., Ltd. Flat panel display device with compensated voltage drop
US7924246B2 (en) 2004-09-30 2011-04-12 Seiko Epson Corporation Pixel circuit, method of driving pixel, and electronic apparatus
US8040302B2 (en) 2004-05-25 2011-10-18 Samsung Mobile Display Co., Ltd. Display with multiple pixels sharing a data line and driving method thereof
US8063852B2 (en) 2004-10-13 2011-11-22 Samsung Mobile Display Co., Ltd. Light emitting display and light emitting display panel
KR101166358B1 (ko) 2003-10-28 2012-07-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선 형성 방법, 박막 트랜지스터 제조 방법, 및 액적 토출방법
US8395564B2 (en) 2004-05-25 2013-03-12 Samsung Display Co., Ltd. Display, and display panel and driving method thereof
US8463066B2 (en) 2008-06-18 2013-06-11 Samsung Display Co., Ltd. Display device and method of driving the same
KR20150019001A (ko) * 2013-08-12 2015-02-25 삼성디스플레이 주식회사 유기 전계 발광 표시 장치 및 이의 구동 방법
WO2016059756A1 (ja) * 2014-10-16 2016-04-21 株式会社Ｊｏｌｅｄ 表示装置
CN107154416A (zh) * 2016-03-02 2017-09-12 三星显示有限公司 显示装置
US10083823B2 (en) 2009-11-13 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and manufacturing method thereof, and transistor
CN108932921A (zh) * 2017-05-23 2018-12-04 三星显示有限公司 显示装置和该显示装置的检查方法
CN110376475A (zh) * 2019-06-20 2019-10-25 浙江四点灵机器人股份有限公司 玻璃表面线路缺陷快速检测装置及方法
CN110504293A (zh) * 2019-08-28 2019-11-26 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN110991082A (zh) * 2019-12-19 2020-04-10 信利(仁寿)高端显示科技有限公司 一种基于准分子激光退火的Mura的量化方法
KR20200113787A (ko) * 2019-03-26 2020-10-07 주식회사 사피엔반도체 저전압 트랜지스터를 이용한 화소 및 이를 포함하는 마이크로 표시장치
JP2021056530A (ja) * 2008-03-05 2021-04-08 株式会社半導体エネルギー研究所 発光装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998048403A1 (en) * 1997-04-23 1998-10-29 Sarnoff Corporation Active matrix light emitting diode pixel structure and method
WO1999065011A2 (en) * 1998-06-12 1999-12-16 Koninklijke Philips Electronics N.V. Active matrix electroluminescent display devices
WO2001006484A1 (fr) * 1999-07-14 2001-01-25 Sony Corporation Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque
WO2001075852A1 (en) * 2000-03-31 2001-10-11 Koninklijke Philips Electronics N.V. Display device having current-addressed pixels
WO2001091095A1 (en) * 2000-05-22 2001-11-29 Koninklijke Philips Electronics N.V. Active matrix electroluminescent display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998048403A1 (en) * 1997-04-23 1998-10-29 Sarnoff Corporation Active matrix light emitting diode pixel structure and method
WO1999065011A2 (en) * 1998-06-12 1999-12-16 Koninklijke Philips Electronics N.V. Active matrix electroluminescent display devices
WO2001006484A1 (fr) * 1999-07-14 2001-01-25 Sony Corporation Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque
WO2001075852A1 (en) * 2000-03-31 2001-10-11 Koninklijke Philips Electronics N.V. Display device having current-addressed pixels
WO2001091095A1 (en) * 2000-05-22 2001-11-29 Koninklijke Philips Electronics N.V. Active matrix electroluminescent display device

Cited By (136)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005520192A (ja) * 2002-03-13 2005-07-07 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ エレクトロルミネセンス表示装置
JP2004004673A (ja) * 2002-03-29 2004-01-08 Seiko Epson Corp 電子装置、電子装置の駆動方法、電気光学装置及び電子機器
US6806497B2 (en) 2002-03-29 2004-10-19 Seiko Epson Corporation Electronic device, method for driving the electronic device, electro-optical device, and electronic equipment
US7245276B2 (en) 2002-04-24 2007-07-17 Seiko Epson Corporation Control circuit for electronic devices, electronic circuit, electro-optical apparatus, driving method for electro-optical apparatus, electronic system, and control method for electronic devices
US7872618B2 (en) 2002-04-24 2011-01-18 Seiko Epson Corporation Control circuit for electronic devices, electronic circuit, electro-optical apparatus, driving method for electro-optical apparatus, electronic system, and control method for electronic devices
JP2004355030A (ja) * 2002-04-24 2004-12-16 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法、及び電子機器
JP2007256958A (ja) * 2002-04-26 2007-10-04 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示パネルの駆動方法
JP4612705B2 (ja) * 2002-04-26 2011-01-12 東芝モバイルディスプレイ株式会社 Ｅｌ表示装置の駆動方法およびｅｌ表示装置
JP2008225506A (ja) * 2002-04-26 2008-09-25 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置
JP2008276226A (ja) * 2002-04-26 2008-11-13 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置の駆動方法およびｅｌ表示装置
JP2008003620A (ja) * 2002-04-26 2008-01-10 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置
JP2007226254A (ja) * 2002-04-26 2007-09-06 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置の駆動方法
JP2007226258A (ja) * 2002-04-26 2007-09-06 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示パネルのドライバ回路
JP2007233398A (ja) * 2002-04-26 2007-09-13 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示パネルの駆動方法
US8063855B2 (en) 2002-04-26 2011-11-22 Toshiba Matsushita Display Technology Co., Ltd. Drive method of EL display panel
US7924248B2 (en) 2002-04-26 2011-04-12 Toshiba Matsushita Display Technology Co., Ltd. Drive method of EL display apparatus
US7817149B2 (en) 2002-04-26 2010-10-19 Toshiba Matsushita Display Technology Co., Ltd. Semiconductor circuits for driving current-driven display and display
JPWO2003091978A1 (ja) * 2002-04-26 2005-09-02 東芝松下ディスプレイテクノロジー株式会社 Ｅｌ表示パネルの駆動方法
JPWO2003091979A1 (ja) * 2002-04-26 2005-09-02 東芝松下ディスプレイテクノロジー株式会社 Ｅｌ表示装置の駆動方法
JP2004109991A (ja) * 2002-08-30 2004-04-08 Sanyo Electric Co Ltd 表示駆動回路
JP2004117921A (ja) * 2002-09-26 2004-04-15 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置およびｅｌ表示装置の駆動方法
US7283108B2 (en) 2002-11-27 2007-10-16 Seiko Epson Corporation Electro-optical device, method of driving electro-optical device, and electronic apparatus
US7259735B2 (en) 2002-12-12 2007-08-21 Seiko Epson Corporation Electro-optical device, method of driving electro-optical device, and electronic apparatus
US7999770B2 (en) 2002-12-12 2011-08-16 Seiko Epson Corporation Electro-optical device, method of driving electro-optical device, and electronic apparatus
JP2004271577A (ja) * 2003-03-05 2004-09-30 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置
JP4703103B2 (ja) * 2003-03-05 2011-06-15 東芝モバイルディスプレイ株式会社 アクティブマトリックス型のｅｌ表示装置の駆動方法
JP2005055722A (ja) * 2003-08-06 2005-03-03 Nec Corp 表示駆動回路及びそれを用いた表示装置
JP2005062485A (ja) * 2003-08-12 2005-03-10 Toshiba Matsushita Display Technology Co Ltd 有機ｅｌ表示装置およびその駆動方法
JP2005063704A (ja) * 2003-08-20 2005-03-10 Stanley Electric Co Ltd 有機ｅｌ素子
JP4703107B2 (ja) * 2003-08-20 2011-06-15 スタンレー電気株式会社 有機ｅｌ素子の製造方法
US7893625B2 (en) 2003-08-28 2011-02-22 Samsung Mobile Display Co., Ltd. Flat panel display device with compensated voltage drop
JP4496736B2 (ja) * 2003-09-01 2010-07-07 ソニー株式会社 表示装置
JP2005077824A (ja) * 2003-09-01 2005-03-24 Sony Corp 表示装置
JP2005084119A (ja) * 2003-09-04 2005-03-31 Nec Corp 発光素子の駆動回路及び電流制御型発光表示装置
KR101166358B1 (ko) 2003-10-28 2012-07-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선 형성 방법, 박막 트랜지스터 제조 방법, 및 액적 토출방법
JP2005140827A (ja) * 2003-11-04 2005-06-02 Tohoku Pioneer Corp 発光表示パネルの駆動装置
JP2005141149A (ja) * 2003-11-10 2005-06-02 Seiko Epson Corp 電気光学装置及び電子機器
JP2005156833A (ja) * 2003-11-25 2005-06-16 Seiko Epson Corp 電流生成回路、電気光学装置及び電子機器
JP2005157009A (ja) * 2003-11-26 2005-06-16 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置。
US7463225B2 (en) 2003-12-01 2008-12-09 Seiko Epson Corporation Device and method for driving electro-optical panel, electro-optical device, and electronic apparatus
US8325117B2 (en) 2003-12-23 2012-12-04 Thomson Licensing Image display screen
KR101178813B1 (ko) * 2003-12-23 2012-08-31 톰슨 라이센싱 이미지 디스플레이 스크린
JP4907356B2 (ja) * 2003-12-23 2012-03-28 トムソン ライセンシング 表示装置
JP2007515687A (ja) * 2003-12-23 2007-06-14 トムソン ライセンシング 画像表示画面
JP2005189497A (ja) * 2003-12-25 2005-07-14 Toshiba Matsushita Display Technology Co Ltd 電流出力型半導体回路の駆動方法
US8158971B2 (en) 2004-03-16 2012-04-17 Lg Chem. Ltd. Highly efficient organic light-emitting device using substrate or electrode having nanosized half-spherical convex and method for preparing the same
JP2007529863A (ja) * 2004-03-16 2007-10-25 エルジー・ケム・リミテッド ナノサイズの半球状凸部を有する基板または電極を用いた高効率有機発光素子およびその製造方法
US7741145B2 (en) 2004-03-16 2010-06-22 Lg Chem. Ltd. Highly efficient organic light-emitting device using substrate or electrode having nanosized half-spherical convex and method for preparing the same
JP2005285631A (ja) * 2004-03-30 2005-10-13 Casio Comput Co Ltd 画素回路基板、画素回路基板の検査方法、トランジスタ群、トランジスタ群の検査方法、検査装置
JP4665419B2 (ja) * 2004-03-30 2011-04-06 カシオ計算機株式会社 画素回路基板の検査方法及び検査装置
JP2005292436A (ja) * 2004-03-31 2005-10-20 Nec Corp 電気回路、その駆動方法、表示装置の画素回路、表示装置及びその駆動方法
JP2005321786A (ja) * 2004-05-04 2005-11-17 Au Optronics Corp 有機発光ディスプレイ及びその色ずれ補償方法
US7746298B2 (en) 2004-05-11 2010-06-29 Samsung Mobile Display Co., Ltd. Organic light emitting display and driving method thereof
JP2005326852A (ja) * 2004-05-11 2005-11-24 Samsung Sdi Co Ltd 発光表示装置及びその駆動方法
JP4537256B2 (ja) * 2004-05-11 2010-09-01 三星モバイルディスプレイ株式會社 発光表示装置及びその駆動方法
JP2005338754A (ja) * 2004-05-24 2005-12-08 Samsung Sdi Co Ltd 発光表示装置及び発光表示パネル
US9007280B2 (en) 2004-05-24 2015-04-14 Samsung Display Co., Ltd. Pixel circuit of display panel and display device using the same
US8076674B2 (en) 2004-05-24 2011-12-13 Samsung Mobile Display Co., Ltd. Display device
US8395564B2 (en) 2004-05-25 2013-03-12 Samsung Display Co., Ltd. Display, and display panel and driving method thereof
US8040302B2 (en) 2004-05-25 2011-10-18 Samsung Mobile Display Co., Ltd. Display with multiple pixels sharing a data line and driving method thereof
JP2006018274A (ja) * 2004-06-29 2006-01-19 Samsung Sdi Co Ltd 発光表示装置
JP4585376B2 (ja) * 2004-08-30 2010-11-24 三星モバイルディスプレイ株式會社 発光表示装置
JP2006072321A (ja) * 2004-08-30 2006-03-16 Samsung Sdi Co Ltd 発光表示装置と発光表示装置の駆動方法および信号駆動装置
US7777701B2 (en) 2004-08-30 2010-08-17 Samsung Mobile Display Co., Ltd. Signal driving method and apparatus for a light emitting display
US7924246B2 (en) 2004-09-30 2011-04-12 Seiko Epson Corporation Pixel circuit, method of driving pixel, and electronic apparatus
US8063852B2 (en) 2004-10-13 2011-11-22 Samsung Mobile Display Co., Ltd. Light emitting display and light emitting display panel
JP2006119639A (ja) * 2004-10-25 2006-05-11 Samsung Sdi Co Ltd 発光表示装置及びその駆動方法
US7812787B2 (en) 2004-10-25 2010-10-12 Samsung Mobile Display Co., Ltd. Light emitting display and driving method thereof
JP4509851B2 (ja) * 2004-11-08 2010-07-21 三星モバイルディスプレイ株式會社 発光表示装置及びその駆動方法
JP2006133731A (ja) * 2004-11-08 2006-05-25 Samsung Sdi Co Ltd 発光表示装置及びその駆動方法
US8354984B2 (en) 2004-11-08 2013-01-15 Samsung Display Co., Ltd. Organic light emitting display and driving method thereof
CN100371976C (zh) * 2004-11-15 2008-02-27 友达光电股份有限公司 像素及具有该像素的显示器
US7663581B2 (en) 2004-11-17 2010-02-16 Samsung Mobile Display Co., Ltd. Light emitting panel and light emitting display
JP2006146181A (ja) * 2004-11-17 2006-06-08 Samsung Sdi Co Ltd 発光表示パネル，発光表示装置および発光表示装置の駆動方法
US7679587B2 (en) 2004-11-22 2010-03-16 Samsung Mobile Display Co., Ltd. Pixel circuit and light emitting display using the same
US7557784B2 (en) 2004-11-22 2009-07-07 Samsung Mobile Display Co., Ltd. OLED pixel circuit and light emitting display using the same
US7880698B2 (en) 2004-11-22 2011-02-01 Samsung Mobile Display Co., Ltd. Delta pixel circuit and light emitting display
JP4680744B2 (ja) * 2004-11-22 2011-05-11 三星モバイルディスプレイ株式會社 画素及び発光表示装置
JP2006146213A (ja) * 2004-11-22 2006-06-08 Samsung Sdi Co Ltd 画素回路及び発光表示装置
JP2006146168A (ja) * 2004-11-22 2006-06-08 Samsung Sdi Co Ltd 画素回路及びそれを利用した発光表示装置
JP2006146153A (ja) * 2004-11-22 2006-06-08 Samsung Sdi Co Ltd 発光表示装置
JP2006146166A (ja) * 2004-11-22 2006-06-08 Samsung Sdi Co Ltd 画素回路及び発光表示装置
JP2006146190A (ja) * 2004-11-22 2006-06-08 Samsung Sdi Co Ltd 画素及び発光表示装置
US7868865B2 (en) 2004-12-01 2011-01-11 Samsung Mobile Display Co., Ltd. Organic electroluminescence display and method of operating the same
JP2006163371A (ja) * 2004-12-09 2006-06-22 Samsung Sdi Co Ltd 画素回路及び発光表示装置
JP2006171109A (ja) * 2004-12-13 2006-06-29 Casio Comput Co Ltd 発光駆動回路及びその駆動制御方法、並びに、表示装置及びその表示駆動方法
JP2006177988A (ja) * 2004-12-20 2006-07-06 Casio Comput Co Ltd 発光駆動回路及びその駆動制御方法、並びに、表示装置及びその表示駆動方法
JP4633601B2 (ja) * 2004-12-24 2011-02-16 三星モバイルディスプレイ株式會社 走査駆動部及びこれを利用した発光表示装置とその駆動方法
JP2006184871A (ja) * 2004-12-24 2006-07-13 Samsung Sdi Co Ltd 走査駆動部及びこれを利用した発光表示装置とその駆動方法
JP2006184846A (ja) * 2004-12-24 2006-07-13 Samsung Sdi Co Ltd 発光表示装置およびその駆動方法
US8035581B2 (en) 2004-12-24 2011-10-11 Samsung Mobile Display Co., Ltd. Scan driver, organic light emitting display using the same, and method of driving the organic light emitting display
JPWO2006070833A1 (ja) * 2004-12-27 2008-06-12 京セラ株式会社 画像表示装置およびその駆動方法、並びに電子機器の駆動方法
US8907876B2 (en) 2004-12-27 2014-12-09 Lg Display Co., Ltd. Pixel circuit, image display apparatus, driving method therefor and driving method of electronic device
JP5173196B2 (ja) * 2004-12-27 2013-03-27 エルジー ディスプレイ カンパニー リミテッド 画像表示装置およびその駆動方法、並びに電子機器の駆動方法
US8289244B2 (en) 2004-12-27 2012-10-16 Lg Display Co., Ltd. Pixel circuit, image display apparatus, driving method therefor and driving method of electronic device utilizing a reverse bias voltage
KR100853346B1 (ko) * 2005-02-28 2008-08-21 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 표시 장치 및 그 제조 방법
US7944413B2 (en) 2005-02-28 2011-05-17 Toshiba Matsushita Display Technology Co., Ltd. Organic EL display
US7482187B2 (en) 2005-02-28 2009-01-27 Toshiba Matsushita Display Technology Co., Ltd. Display and method of manufacturing the same
WO2006092900A1 (en) * 2005-02-28 2006-09-08 Toshiba Matsushita Display Technology Co., Ltd. Display and method of manufacturing the same
JP4504939B2 (ja) * 2005-04-28 2010-07-14 三星モバイルディスプレイ株式會社 走査駆動部及びこれを利用した発光表示装置とその駆動方法
JP2006309217A (ja) * 2005-04-28 2006-11-09 Samsung Sdi Co Ltd 走査駆動部及びこれを利用した発光表示装置とその駆動方法
US8125422B2 (en) 2005-04-28 2012-02-28 Samsung Mobile Display Co., Ltd. Scan driver, organic light emitting display using the same, and method of driving the organic light emitting display
US7564452B2 (en) 2005-04-29 2009-07-21 Samsung Mobile Display Co., Ltd. Organic electroluminescent display
JP4589848B2 (ja) * 2005-04-29 2010-12-01 三星モバイルディスプレイ株式會社 有機電界発光装置
JP2006309119A (ja) * 2005-04-29 2006-11-09 Samsung Sdi Co Ltd 有機電界発光装置
JP2007010873A (ja) * 2005-06-29 2007-01-18 Toshiba Matsushita Display Technology Co Ltd 表示装置及びその製造方法
JP2007047791A (ja) * 2005-08-08 2007-02-22 Samsung Sdi Co Ltd 平板表示装置および平板表示装置の制御方法
JP2010286840A (ja) * 2005-08-08 2010-12-24 Samsung Mobile Display Co Ltd 有機発光平板表示装置および有機発光平板表示装置の制御方法
US7639246B2 (en) 2005-08-22 2009-12-29 Lg Electronics Inc. Apparatus and method for displaying a mobile terminal standby screen
JP2007114780A (ja) * 2005-10-19 2007-05-10 Toppoly Optoelectronics Corp 画素の制御システム
US7800561B2 (en) 2006-05-23 2010-09-21 Sony Corporation Image display apparatus
JP2008070678A (ja) * 2006-09-15 2008-03-27 Fujifilm Corp 可撓性表示素子の製造方法及びその装置
JP2008122892A (ja) * 2006-11-09 2008-05-29 Samsung Sdi Co Ltd 有機電界発光表示装置の駆動方法
JP2008146051A (ja) * 2007-11-22 2008-06-26 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置
JP2021063993A (ja) * 2008-03-05 2021-04-22 株式会社半導体エネルギー研究所 発光装置
JP2021056530A (ja) * 2008-03-05 2021-04-08 株式会社半導体エネルギー研究所 発光装置
JP2009224304A (ja) * 2008-03-17 2009-10-01 Shi-Chiun Chen 微細孔基板およびその製造方法
US8463066B2 (en) 2008-06-18 2013-06-11 Samsung Display Co., Ltd. Display device and method of driving the same
JP2010078542A (ja) * 2008-09-29 2010-04-08 Fujifilm Corp 放射線検出装置
US10083823B2 (en) 2009-11-13 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and manufacturing method thereof, and transistor
KR20150019001A (ko) * 2013-08-12 2015-02-25 삼성디스플레이 주식회사 유기 전계 발광 표시 장치 및 이의 구동 방법
KR102072795B1 (ko) * 2013-08-12 2020-02-04 삼성디스플레이 주식회사 유기 전계 발광 표시 장치 및 이의 구동 방법
WO2016059756A1 (ja) * 2014-10-16 2016-04-21 株式会社Ｊｏｌｅｄ 表示装置
US10210809B2 (en) 2014-10-16 2019-02-19 Joled Inc. Display device
JPWO2016059756A1 (ja) * 2014-10-16 2017-08-10 株式会社Ｊｏｌｅｄ 表示装置
CN107154416A (zh) * 2016-03-02 2017-09-12 三星显示有限公司 显示装置
CN107154416B (zh) * 2016-03-02 2023-09-08 三星显示有限公司 显示装置
CN108932921A (zh) * 2017-05-23 2018-12-04 三星显示有限公司 显示装置和该显示装置的检查方法
CN108932921B (zh) * 2017-05-23 2024-01-23 三星显示有限公司 显示装置和该显示装置的检查方法
KR20200113787A (ko) * 2019-03-26 2020-10-07 주식회사 사피엔반도체 저전압 트랜지스터를 이용한 화소 및 이를 포함하는 마이크로 표시장치
KR102228084B1 (ko) * 2019-03-26 2021-03-16 주식회사 사피엔반도체 저전압 트랜지스터를 이용한 화소 및 이를 포함하는 마이크로 표시장치
CN110376475A (zh) * 2019-06-20 2019-10-25 浙江四点灵机器人股份有限公司 玻璃表面线路缺陷快速检测装置及方法
CN110504293B (zh) * 2019-08-28 2023-04-11 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN110504293A (zh) * 2019-08-28 2019-11-26 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN110991082A (zh) * 2019-12-19 2020-04-10 信利(仁寿)高端显示科技有限公司 一种基于准分子激光退火的Mura的量化方法
CN110991082B (zh) * 2019-12-19 2023-11-28 信利(仁寿)高端显示科技有限公司 一种基于准分子激光退火的Mura的量化方法

Similar Documents

Publication Publication Date Title
JP2003216100A (ja) Ｅｌ表示パネルとｅｌ表示装置およびその駆動方法および表示装置の検査方法とｅｌ表示装置のドライバ回路
JP4251801B2 (ja) Ｅｌ表示装置およびｅｌ表示装置の駆動方法
JP2003150104A (ja) Ｅｌ表示装置の駆動方法とｅｌ表示装置および情報表示装置
JP2003150109A (ja) Ｅｌ表示装置の駆動方法とｅｌ表示装置およびその製造方法と情報表示装置
JP4490650B2 (ja) Ｅｌ表示装置の駆動方法、およびｅｌ表示装置
KR100944561B1 (ko) Ｅｌ 표시 장치
JP2003122303A (ja) Ｅｌ表示パネルおよびそれを用いた表示装置とその駆動方法
JP2004093682A (ja) Ｅｌ表示パネル、ｅｌ表示パネルの駆動方法、ｅｌ表示装置の駆動回路およびｅｌ表示装置
US20050057580A1 (en) El display panel and el display apparatus comprising it
JPWO2003023752A1 (ja) Ｅｌ表示装置とｅｌ表示装置の駆動回路および画像表示装置
JP2004117921A (ja) Ｅｌ表示装置およびｅｌ表示装置の駆動方法
JP4071535B2 (ja) Ｅｌ表示装置
JP2003323152A (ja) ドライバー回路とそれを用いたｅｌ表示装置
JP2003330413A (ja) Ｅｌ表示パネルおよびドライバｉｃ
JP2003332910A (ja) ドライバー回路とそれを用いたｅｌ表示装置
JP2009151315A (ja) Ｅｌ表示装置
JP2007233398A (ja) Ｅｌ表示パネルの駆動方法
JP2008146051A (ja) Ｅｌ表示装置
JP4653775B2 (ja) Ｅｌ表示装置の検査方法
JP2008146093A (ja) Ｅｌ表示パネルおよびそれを用いた表示装置とその駆動方法
JP2006285268A (ja) Ｅｌ表示パネルおよびそれを用いた表示装置とその駆動方法
JP2009104147A (ja) Ｅｌ表示装置
KR100865603B1 (ko) Ｅｌ 표시 장치
JP2008003617A (ja) Ｅｌ表示装置
JP2006023398A (ja) Ｅｌ表示装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060425

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060623