JP2003122303A - Ｅｌ表示パネルおよびそれを用いた表示装置とその駆動方法 - Google Patents

Ｅｌ表示パネルおよびそれを用いた表示装置とその駆動方法

Info

Publication number
JP2003122303A
JP2003122303A JP2001317787A JP2001317787A JP2003122303A JP 2003122303 A JP2003122303 A JP 2003122303A JP 2001317787 A JP2001317787 A JP 2001317787A JP 2001317787 A JP2001317787 A JP 2001317787A JP 2003122303 A JP2003122303 A JP 2003122303A
Authority
JP
Japan
Prior art keywords
current
voltage
tft
display
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001317787A
Other languages
English (en)
Inventor
Hiroshi Takahara
博司 高原
Hitoshi Tsuge
仁志 柘植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001317787A priority Critical patent/JP2003122303A/ja
Publication of JP2003122303A publication Critical patent/JP2003122303A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

(57)【要約】 【課題】 ＥＬ素子の劣化がなく、良好なカラー表示が
実現できる表示装置を提供する。 【解決手段】 コンデンサ１９にはＥＬ素子１５に流す
電流のＮ倍の電流をプログラムする。ＥＬ素子１５の所
定の発光輝度を得るために、１フレームの１／Ｎの期間
の間だけ、ＥＬ素子１５に電流を流し、他の期間（１Ｆ
（Ｎ−１）／Ｎ）は電流を流さない。また、この（Ｎ−
１）／Ｎの期間に逆バイアス電圧をＥＬ素子１５に印加
する。このようにすることで、画像の輪郭ぼけがなくな
り良好な動画表示を実現できる。また、黒表示期間にＥ
Ｌ素子１５に逆バイアス電圧を印加するため、ＥＬ素子
１５の劣化がない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】主として本発明は自発光で画
像を表示するＥＬ表示パネルとおよびこれらのＥＬ表示
パネルを用いた携帯電話などの情報表示装置などに関す
るものである。
【０００２】
【従来の技術】液晶表示パネルは、薄型で低消費電力と
いう利点から、携帯用機器等に多く採用されているた
め、ワードプロセッサやパーソナルコンピュータ、テレ
ビなどの機器や、ビデオカメラのビューファインダ、モ
ニターなどにも用いられている。
【０００３】
【発明が解決しようとする課題】しかし、液晶表示パネ
ルは自発光デバイスではないため、バックライトを用い
ないと画像を表示できないという問題点がある。バック
ライトを構成するためには所定の厚みが必要であるた
め、表示モジュールの厚みが大きくなるという問題があ
った。また、液晶表示パネルでカラー表示を行うために
は、カラーフィルタを使用する必要がある。そのため、
光利用効率が低いという問題点があった。
【０００４】
【課題を解決するための手段】この課題を解決するため
に、本発明は第１に、ＥＬ表示パネルの駆動方法におい
て、アクティブマトリックス型ＥＬ表示装置であって、
ＥＬ素子が非点灯状態時に、前記ＥＬ素子に逆バイアス
電圧を印加することを特徴とする。
【０００５】第２に、ＥＬ表示パネルの駆動方法におい
て、１／ｎの表示領域を所定輝度の略ｎ倍の輝度で表示
し、かつ、（ｎ−１）／ｎの領域を略非点灯状態にし、
前記非点灯状態の領域のＥＬ素子に、逆バイアス電圧を
印加することを特徴とする。
【０００６】第３に、ＥＬ表示パネルの駆動方法におい
て、アクティブマトリックス型ＥＬ表示装置であって、
第１の表示領域に画像を表示し、前記第１の表示領域以
外の第２の表示領域を略非点灯状態にし、非表示領域を
順次シフトして全画面を表示し、前記非表示領域のＥＬ
素子に逆バイアス電圧を印加することを特徴とする。
【０００７】第４に、ＥＬ表示パネルの駆動方法におい
て、アクティブマトリックス型ＥＬ表示装置であって、
ＥＬ素子に所定電流を印加した時の端子電圧をＶ２、前
記所定電流を印加している時間をｔ２、逆バイアス電圧
をＶｍ、前記逆バイアス電圧を印加している時間をｔ１
とした時、（Ｖｍ×ｔ１）／（Ｖ２×ｔ２）が１．０以
上１．７５以下となるように電圧を印加することを特徴
とする。
【０００８】第５に、ＥＬ表示装置において、アクティ
ブマトリックス型ＥＬ表示装置であって、ＥＬ素子と、
前記ＥＬ素子のアノード端子に接続された第１のスイッ
チング素子と、前記ＥＬ素子に電流を印加する駆動薄膜
トランジスタ素子とを具備し、前記第１のスイッチング
素子は、前記駆動薄膜トランジスタ素子が前記ＥＬ素子
に電流を供給していない期間のうち、任意の期間にオン
し、前記アノード端子にカソード端子よりも低い電圧を
印加することを特徴とする。
【０００９】第６に、ＥＬ表示装置において、アクティ
ブマトリックス型ＥＬ表示装置であって、ＥＬ素子と、
前記ＥＬ素子のアノード端子に接続された第１のスイッ
チング素子と、前記ＥＬ素子に電流を印加する駆動薄膜
トランジスタ素子と、前記駆動薄膜トランジスタ素子に
ソース信号線からの信号を供給する第２のスイッチング
素子を具備し、前記第１のスイッチング素子は、前記駆
動薄膜トランジスタ素子が前記ＥＬ素子に電流を供給し
ていない期間のうち、任意の期間にオンし、前記アノー
ド端子にカソード端子よりも低い第１の電圧を印加し、
前記第１の電圧は、前記第２のスイッチング素子をオフ
させる電圧であることを特徴とする。
【００１０】第７に、ＥＬ表示装置において、アクティ
ブマトリックス型ＥＬ表示装置であって、ＥＬ素子と、
前記ＥＬ素子のアノード端子に接続された第１のスイッ
チング素子と、前記ＥＬ素子に電流を印加する駆動薄膜
トランジスタ素子と、前記駆動薄膜トランジスタ素子に
ソース信号線からの信号を供給する第２のスイッチング
素子を具備し、前記第１のスイッチング素子は、前記駆
動薄膜トランジスタ素子が前記ＥＬ素子に電流を供給し
ていない期間のうち、任意の期間にオンし、前記アノー
ド端子にカソード端子よりも低い第２の電圧を印加し、
前記第２の電圧は、前記ソース信号線に印加された電圧
であることを特徴とする。
【００１１】第８に、ＥＬ表示装置において、アクティ
ブマトリックス型ＥＬ表示装置であって、ＥＬ素子と、
前記ＥＬ素子のアノード端子に接続された第１のスイッ
チング素子と、前記ＥＬ素子に電流を印加する駆動薄膜
トランジスタ素子と、定電流源を具備し、前記第１のス
イッチング素子は、前記駆動薄膜トランジスタ素子から
の電流を前記ＥＬ素子に供給し、前記第１のスイッチン
グ素子がオフの時、前記定電流源は前記ＥＬ素子に逆バ
イアス電圧を印加することを特徴とする。
【００１２】第９に、ＥＬ表示装置において、アクティ
ブマトリックス型ＥＬ表示装置であって、ＥＬ素子と、
前記ＥＬ素子のアノード端子に接続されたフライングコ
ンデンサ回路と、前記ＥＬ素子に電流を印加する駆動薄
膜トランジスタ素子と、第１のスイッチング素子を具備
し、前記第１のスイッチング素子は、前記駆動薄膜トラ
ンジスタ素子からの電流を前記ＥＬ素子に供給し、前記
第１のスイッチング素子がオフの時、前記フライングコ
ンデンサ回路に保持された電圧が前記ＥＬ素子に印加す
ることを特徴とする。
【００１３】第１０に、情報表示装置において、請求項
８記載のＥＬ表示パネルと、ダウンコンバータと、アッ
プコンバータと、受話器と、スピーカーとを具備するこ
とを特徴とする。
【００１４】第１１に、ＥＬ表示装置の駆動方法におい
て、アクティブマトリックス型ＥＬ表示装置の駆動方法
であって、第１のフレームでは、画面の上から下方向に
非点灯表示を走査し、前記第１のフレーム以降の第２の
フレームでは画面の下から上方向に非点灯表示すること
を特徴とする。
【００１５】第１２に、ＥＬ表示装置の駆動方法におい
て、アクティブマトリックス型ＥＬ表示装置の駆動方法
であって、第１のフレームでは、４Ｎ＋１と４Ｎ＋２
（Ｎは０以外の整数）の画素行を順次表示し、前記第１
のフレームの次の第２のフレームでは４Ｎ＋３と４Ｎ＋
４（Ｎは０以外の整数）の画素行を順次表示することを
特徴とする。
【００１６】
【発明の実施の形態】本明細書において、各図面は理解
を容易にまたは作図を容易にするため、省略や拡大縮小
した箇所がある。例えば、図５の表示パネルの断面図で
は封止膜７３などを十分厚く図示している。また、図６
等では画素電極に信号を印加する薄膜トランジスタ（Ｔ
ＦＴ）などを省略している。また、本発明の表示パネル
などでは、位相補償のための位相フィルムなどを省略し
ているが、適時付加することが望ましい。以上のことは
他の図面に対しても同様である。また、同一番号または
記号を付した箇所は同一の材料あるいは機能もしくは動
作を有するものである。
【００１７】なお、各図面等で説明した内容は特に断り
がなくとも、他の実施例等と組み合わせることができ
る。例えば、図６の表示パネルにタッチパネルなどを付
加し、図１０４、図１１３のような情報表示装置とする
ことができる。また、拡大レンズを取り付け、ビデオカ
メラ（図７４参照）などのビューファインダ（図１０９
参照）を構成することもできる。また、図２９、図３
０、図４０、図１１４などで説明した本発明の駆動方法
は、本発明の表示装置または表示パネルのいずれにも適
用することができる。また、本発明は各画素にＴＦＴが
形成されたアクティブマトリックス型表示パネルを主と
して説明するがこれに限定されるものではなく、単純マ
トリックス型にも適用することができることは言うまで
もない。
【００１８】このように、明細書、図面で説明した事
項、内容、仕様は、特に例示されていなくとも、互いに
組み合わせて適用させることができる。
【００１９】（実施の形態１）現在、低消費電力でかつ
高表示品質であり、更に薄型化が可能な表示パネルとし
て、複数の有機エレクトロルミネッセンス（ＥＬ）素子
をマトリックス状に配列して構成される有機ＥＬ表示パ
ネルが注目されている。
【００２０】有機ＥＬ表示パネルは、図２に示すよう
に、画素電極４８としての透明電極が形成されたアレイ
基板４９上に、電子輸送層、発光層、正孔輸送層などか
らなる少なくとも１層の有機ＥＬ層４７、及び反射膜４
６が積層されたものである。透明電極（画素電極）４８
の陽極（アノード）にプラス、反射膜４６の陰極（カソ
ード）にマイナスの電圧を加え、これらの間に直流電流
を印加することにより、有機ＥＬ層４７が発光する。こ
のように、良好な発光特性を期待することのできる有機
化合物を有機ＥＬ層に使用することによって、ＥＬ表示
パネルが実用に耐え得るものになっている。
【００２１】なお、カソード電極、アノード電極あるい
は反射膜は、ＩＴＯ電極に誘電体多層膜からなる光学的
干渉膜を形成して構成してもよい。誘電体多層膜とは低
屈折率の誘電体膜と高屈折率の誘電体膜とを交互に多層
形成したもの（誘電体ミラー）である。この誘電体多層
膜は有機ＥＬ構造から放射される光の色調を良好なもの
にする機能（フィルタ効果）を有する。
【００２２】アノードあるいはカソードへ電流を供給す
る配線５１、６３には大きな電流が流れる。例えば、Ｅ
Ｌ表示装置の画面サイズが４０インチサイズになると１
００Ａ程度の電流が流れる。そのため、これらの配線の
抵抗値は十分低く作製する必要がある。この課題に対し
て、本発明では、まず、アノードなどの配線を薄膜で形
成する。そして、この薄膜配線に電解めっき技術により
導体の厚みを太く形成している。また、必要に応じて、
配線そのもの、あるいは配線に銅薄からなる金属配線を
付加している。
【００２３】また、アノードあるいはカソード配線に大
きな電流を供給するため、電流供給手段から高電圧で小
電流の電力配線を用いて、前記アノード配線などの近傍
まで配線し、ＤＣＤＣコンバータなどを用いて低電圧、
高電流に電力変換して供給している。
【００２４】反射膜４６には、アルミニウム、マグネシ
ウム、インジウム、銅または各々の合金等の仕事関数が
小さなもの、特にＡｌ−Ｌｉ合金を用いることが好まし
い。また、透明電極（画素電極）４８には、ＩＴＯ（錫
ドープ酸化インジウム）等の仕事関数の大きな導電性材
料または金等を用いることができる。なお、金を電極材
料として用いた場合、電極は半透明の状態となる。な
お、ＩＴＯはＩＺＯなどの他の材料でもよい。この事項
は画素電極に対しても同様である。
【００２５】なお、画素電極４８などに薄膜を蒸着する
際は、アルゴン雰囲気中で有機ＥＬ膜を成膜するとよ
い。また、画素電極４８としてのＩＴＯ上にカーボン膜
を２０ｎｍ以上５０ｎｍ以下で成膜することにより、界
面の安定性が向上し、発光輝度および発光効率も良好な
ものとなる。
【００２６】（実施の形態２）以下、本発明のＥＬ表示
パネル構造の理解を容易とするため、まず、本発明の有
機ＥＬ表示パネルの製造方法について説明をする。
【００２７】放熱性を良くするため、アレイ基板４９は
サファイアガラスで形成してもよい。または熱伝導性の
よい薄膜あるいは厚膜を形成してもよい。例えば、ダイ
ヤモンド薄膜を形成した基板を使用することが例示され
る。もちろん、石英ガラス基板、ソーダガラス基板を用
いてもよい。その他、アルミナなどのセラミック基板や
銅などからなる金属板を使用したり、絶縁膜に金属膜を
蒸着あるいは塗布などのコーティングをしたものを用い
てもよい。画素電極を反射型とする場合、基板材料とし
ては基板の表面方向より光が出射されるので、ガラス、
石英や樹脂等の透明ないし半透明材料の他、ステンレス
などの非透過材料を用いることもできる。この構成を図
５に図示する。図５では、カソード電極をＩＴＯなどの
透明電極７２で形成している。
【００２８】なお、本発明の実施例では、カソードなど
を金属膜で形成するとしたが、これに限定されるもので
はなく、ＩＴＯ、ＩＺＯなどの透明膜で形成してもよ
い。このように、ＥＬ素子１５のアノードとカソードの
両方の電極を透明電極にすることにより、透明ＥＬ表示
パネルを構成できる。つまり、金属膜を使わずに透過率
を約８０％まで上げることにより、文字や絵を表示しな
がら表示パネルの向こう側がほとんど透けて見えるよう
な構成にすることができる。
【００２９】また、アレイ基板４９にはプラスチック基
板を用いてもよい。プラスチック基板は割れにくく、ま
た、軽量のため携帯電話の表示パネル用基板として最適
である。プラスチック基板は、芯材となるベース基板の
一方の面に補助の基板を接着剤で貼り合わせて積層基板
として用いることが好ましい。もちろん、これらの基板
は板に限定されるものではなく、厚さ０．０５ｍｍ以上
０．３ｍｍ以下のフィルムでもよい。
【００３０】ベース基板の材料として、脂環式ポリオレ
フィン樹脂を用いることが好ましい。このような脂環式
ポリオレフィン樹脂として日本合成ゴム社製のＡＲＴＯ
Ｎ（厚さ２００μｍの１枚板）が例示される。ベース基
板の一方の面に、耐熱性、耐溶剤性または耐透湿性機能
を持つハードコート層、および耐透気性機能を持つガス
バリア層が形成されたポリエステル樹脂、ポリエチレン
樹脂あるいはポリエーテルスルホン樹脂などからなる補
助の基板（あるいはフィルムもしくは膜）を配置する。
【００３１】このように、アレイ基板４９をプラスチッ
クで構成する場合、アレイ基板４９はベース基板と２枚
の補助基板から構成されるので、ベース基板の他方の面
にも、前述と同様にハードコート層およびガスバリア層
が形成されたポリエーテルスルホン樹脂などからなる補
助基板（あるいはフィルムもしくは膜）を配置する。な
お、ベース基板と補助基板とは接着剤もしくは粘着剤を
介して貼り合わせて積層基板とする。
【００３２】接着剤としてはＵＶ（紫外線）硬化型でア
クリル系の樹脂からなるものを用いること、また、アク
リル樹脂はフッ素基を有するものを用いることが好まし
い。その他、エポキシ系の接着剤あるいは粘着剤を用い
てもよい。接着剤あるいは粘着剤の屈折率は１．４７以
上１．５４以下のものを用いることが好ましい。また、
アレイ基板４９の屈折率との屈折率差が０．０３以下と
なるようにすることが好ましい。特に、接着剤は先に記
載したような酸化チタンなどの光拡散材を添加し、光散
乱層として機能させることが好ましい。
【００３３】各々の補助基板をベース基板に貼り合わせ
る際には、各々の補助基板の光学的遅相軸同士がなす角
度を４５度以上１２０度以下、さらに好ましくは８０度
以上１００度以下（ほぼ９０度）とすることがよい。こ
の範囲にすることにより、補助基板および補助基板であ
るポリエーテルスルホン樹脂などで発生する位相差を積
層基板内で完全に打ち消すことができる。したがって、
有機ＥＬ表示パネル用プラスチック基板は位相差の無い
等方性基板として扱うことができるようになる。
【００３４】この構成により、位相差を持ったフィルム
基板またはフィルム積層基板に比べて、著しく汎用性が
広がる。つまり、位相差フィルムとを組み合わせること
により直線偏光を楕円偏光に設計通りに変換できるよう
になるからである。アレイ基板４９などに位相差がある
と、この位相差により設計値との誤差が発生する。
【００３５】補助基板におけるハードコート層は、材料
としてエポキシ系樹脂、ウレタン系樹脂またはアクリル
系樹脂等を用いることができ、ストライプ状電極あるい
は画素電極を有する透明導電膜の第１のアンダーコート
層とを兼ねる。また、ガスバリア層としては、Ｓｉ
Ｏ2、ＳｉＯｘなどの無機材料、またはポリビニールア
ルコール、ポリイミドなどの有機材料等を用いることが
できる。粘着剤、接着剤などとしては、先に記述したア
クリル系の他にエポキシ系接着剤、またはポリエステル
系接着剤等を用いることができる。なお、接着層の厚み
は１００μｍ以下とするが、基板など表面の凹凸を平滑
化するために、１０μｍ以上とすることが好ましい。
【００３６】また、アレイ基板４９を構成する補助基板
および補助基板として、厚さ４０μｍ以上４００μｍ以
下のものを用いることが好ましい。また、各々の補助基
板の厚さを１２０μｍ以下にすることにより、ポリエー
テルスルホン樹脂のダイラインと呼ばれる溶融押し出し
成形時のむらまたは位相差を低く抑えることができるの
で、好ましくは厚さを５０μｍ以上８０μｍ以下とす
る。
【００３７】次に、この積層基板に、透明導電膜の補助
アンダーコート層としてＳｉＯｘを形成し、画素電極と
なるＩＴＯからなる透明導電膜をスパッタ技術で形成す
る。このようにして製造した有機ＥＬ表示パネル用プラ
スチック基板の透明導電膜は、その膜特性として、シー
ト抵抗値２５Ω／□、透過率８０％を実現することがで
きる。
【００３８】ベース基板の厚さが５０μｍから１００μ
ｍのように薄い場合には、有機ＥＬ表示パネルの製造工
程において、有機ＥＬ表示パネル用プラスチック基板が
熱処理によりカールしてしまう。また、ストライプ状電
極などを構成するＩＴＯにクラックが発生し、それ以降
の搬送が不可能となる。また、回路部品の接続において
も良好な結果は得られない。しかし、ベース基板を１枚
板で厚さ２００μｍ以上５００μｍ以下とした場合は、
基板の変形がなく平滑性に優れ、搬送性が良好で、透明
導電膜特性も安定する。また、回路部品の接続も問題な
く実施することができる。さらに、適度な柔軟性と平面
性をもっているため、厚さを２５０μｍ以上４５０μｍ
以下とすることがよいと考えられる。
【００３９】なお、アレイ基板４９として前述のプラス
チック基板などの有機材料を使用する場合は、液晶層に
接する面にもバリア層として無機材料からなる薄膜を形
成することが好ましい。この無機材料からなるバリア層
は、ＡＩＲコートと同一材料で形成されることが好まし
い。なお、封止フタ４１もアレイ基板４９と同様の技術
あるいは構成により作製できる。
【００４０】また、バリア層を画素電極あるいはストラ
イプ状電極上に形成する場合は、光変調層に印加される
電圧のロスを極力低減させるために低誘電率材料を使用
することが好ましい。例えば、フッ素を添加したアモル
ファスカーボン膜（比誘電率２．０〜２．５）が例示さ
れる。その他、ＪＳＲ社が製造販売しているＬＫＤシリ
ーズ（ＬＫＤ−Ｔ２００シリーズ（比誘電率２．５〜
２．７）、ＬＫＤ−Ｔ４００シリーズ（比誘電率２．０
〜２．２））が例示される。ＬＫＤシリーズはＭＳＱ
（ｍｅｔｈｙ−ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）をベー
スにしたスピン塗布形であり、比誘電率も２．０〜２．
７と低く好ましい。その他、ポリイミド、ウレタン、ア
クリル等の有機材料や、ＳｉＮｘ、ＳｉＯ2などの無機
材料でもよい。これらのバリア層材料は補助基板に用い
ても問題はない。
【００４１】プラスチックで形成したアレイ基板４９あ
るいは封止フタ４１を用いることにより、割れない、軽
量化できるという利点を発揮できる他に、プレス加工で
きるという利点もある。つまり、プレス加工あるいは切
削加工により任意の形状の基板を作製できるということ
である（図３を参照）。また、融解あるいは化学薬品処
理により任意の形状、厚みに加工することもできる。例
えば、円形にしたり、球形（曲面など）にしたり、円錐
状に加工したりすることが例示される。また、プレス加
工により、基板の製造と同時に、一方の基板面に凹凸部
２５２を形成し、散乱面の形成、あるいはエンボス加工
を行うことができる。
【００４２】また、プラスチックをプレス加工すること
により形成したアレイ基板４９の穴に、バックライトあ
るいはカバー基板の位置決めピンを挿入できるように形
成することも容易である。また、アレイ基板４９、封止
フタ４１内に厚膜技術あるいは薄膜技術で形成したコン
デンサあるいは抵抗などの電気回路を構成してもよい。
また、封止フタ４１に凹部（図示せず）を形成し、アレ
イ基板４９に凸部２５１を形成し、この凹部と凸部とが
ちょうどはめ込めるように形成することにより、封止フ
タ４１とアレイ基板４９とをはめ込みにより一体化する
ことができるように構成してもよい。
【００４３】ガラス基板を用いた場合は、画素１６の周
辺部にＥＬ素子を蒸着する際に使用する土手を形成して
いた。土手は樹脂材料を用いて、２〜３μｍの厚みで凸
部状に形成する。この樹脂からなる土手（凸部）２５１
を封止フタ４１またはアレイ基板４９のプレス加工によ
る形成と同時に作製することもできる（図３を参照）。
これは封止フタ４１、アレイ基板４９を樹脂で形成する
ことにより発生する大きな効果である。このように、樹
脂部を基板と同時に形成することにより製造時間を短縮
できるので低コスト化が可能である。また、アレイ基板
４９などの製造時に、表示領域部にドット状に凸部２５
１を形成する。この凸部２５１は隣接画素間に形成する
ことで、封止フタ４１とアレイ基板４９との所定の空間
を保持する。
【００４４】なお、以上の実施例では、土手として機能
する凸部２５１を形成するとしたが、これに限定される
ことはない。例えば、画素部をプレス加工などにより掘
り下げる（凹部）としてもよい。なお、凹凸部２５２、
凸部２５１は基板と同時に形成される他、平面な基板を
最初に形成し、その後、再加熱によりプレスして凹凸を
形成する方式も含まれる。
【００４５】また、封止フタ４１、アレイ基板４９を直
接着色することにより、モザイク状のカラーフィルタを
形成してもよい。基板にインクジェット印刷などの技術
を用いて染料、色素などを塗布し浸透させる。浸透後、
高温で乾燥させ、表面をＵＶ樹脂などの樹脂、酸化シリ
コンあるいは酸化窒素などの無機材料で被覆すればよ
い。また、グラビア印刷技術、オフセット印刷技術、ス
ピンナーで膜を塗布し現像する半導体パターン形成技術
などでカラーフィルタを形成してもよい。カラーフィル
タの他、同様の技術を用いて、黒色もしくは暗色あるい
は変調する光の補色関係にあるブラックマトリックス
（ＢＭ）を着色により直接形成してもよい。また、基板
面上に画素に対応するように凹部を形成し、この凹部に
カラーフィルタ、ＢＭあるいはＴＦＴを埋め込むように
構成してもよい。特に、表面をアクリル樹脂で被膜する
ことが好ましい。この構成では画素電極面などが平滑化
されるという利点もある。
【００４６】また、導電性ポリマーなどにより基板表面
の樹脂を導電化し、画素電極あるいはカソード電極を直
接構成してもよい。さらには、基板に大きく穴を開け、
この穴にコンデンサなどの電子部品を挿入する構成も例
示される。これにより、基板が薄く構成できる利点が発
揮される。
【００４７】また、基板の表面を切削することにより、
自由に模様を形成したりしてもよい。また、封止フタ４
１、アレイ基板４９の周辺部を溶かすことにより形成し
てもよい。また、有機ＥＬ表示パネルの場合は外部から
の水分の進入を阻止するため、基板の周辺部を溶かして
封止してもよい。
【００４８】以上のように、基板を樹脂で形成すること
により、基板への穴あけ加工が容易である。また、プレ
ス加工などにより自由に基板形状を構成することができ
る。
【００４９】また、封止フタ４１とアレイ基板４９を多
層回路基板あるいは両面基板として利用できるようにす
るため、封止フタ４１とアレイ基板４９に穴をあけ、こ
の穴に導電樹脂などを充填し、基板の表と裏とを電気的
に導通させることも可能である。
【００５０】また、封止フタ４１、アレイ基板４９自身
を多層の配線基板としてもよい。例えば、導電樹脂のか
わりに導電ピンなどを挿入したり、形成した穴にコンデ
ンサなどの電子部品の端子を差し込めるようにしたり、
または基板内に薄膜による回路配線、コンデンサ、コイ
ルあるいは抵抗を形成してもよい。多層化は薄い基板を
貼り合わせることにより構成されるので、この際、貼り
合わせる基板（フィルム）の１枚以上を着色してもよ
い。
【００５１】また、基板材料に染料、色素を加えて基板
自身に着色を行ったり、フィルタを形成したりすること
ができる。また、製造番号を基板作製と同時に形成する
こともできる。また、表示領域以外の部分だけを着色す
ることにより、積載したＩＣチップに光が照射されるこ
とで誤動作を防止できる。
【００５２】また、基板の表示領域の半分を異なる色に
着色することもできる。これは、樹脂板加工技術（イン
ジェクション加工、コンプレクション加工など）を応用
すればよい。また、同様の加工技術を用いることにより
表示領域の半分を異なるＥＬ層膜厚にすることもでき
る。また、表示部と回路部とを同時に形成することもで
きる。また、表示領域とドライバ積載領域との基板厚み
を変化させることも容易である。
【００５３】また、封止フタ４１またはアレイ基板４９
に、画素に対応するように、あるいは表示領域に対応す
るようにマイクロレンズを形成することもできる。ま
た、封止フタ４１、アレイ基板４９を加工することによ
り、回折格子を形成してもよい。また、画素サイズより
も十分に微細な凹凸を形成することで、視野角を改善し
たり、視野角依存性を持たせたりすることができる。な
お、このような任意形状の加工、微細加工技術などはオ
ムロン（株）が開発したマイクロレンズを形成するスタ
ンパ技術で実現できる。
【００５４】封止フタ４１、アレイ基板４９には、スト
ライプ状電極（図示せず）が形成されている。また、基
板が空気と接する面には、反射防止膜（ＡＩＲコート）
が形成され、偏光板（偏光フィルム）など他の構成材料
が貼り付けられている場合は、その構成材料の表面など
に反射防止膜（ＡＩＲコート）が形成される。また、封
止フタ４１、アレイ基板４９に偏光板などが貼り付けら
れていない場合は、封止フタ４１、アレイ基板４９に直
接、反射防止膜（ＡＩＲコート）が形成される。
【００５５】なお、以上の実施例は封止フタ４１、アレ
イ基板４９がプラスチックで形成されることを中心に説
明してきたが、これに限定されるものではない。例え
ば、封止フタ４１、アレイ基板４９がガラス基板、金属
基板であっても、プレス加工、切削加工などにより、凹
凸部２５２、凸部２５１などを形成または構成できる。
また、基板に限定されるものでもない。例えば、フィル
ムあるいはシートでもよい。
【００５６】また、偏光板の表面へのごみの付着を防止
あるいは抑制するため、フッ素樹脂からなる薄膜を形成
することが有効である。また、静電気防止のために親水
基を有する薄膜、導電性ポリマー膜、金属膜などの導電
体膜を塗布あるいは蒸着してもよい。
【００５７】なお、表示パネル８２の光入射面あるいは
光出射面に配置または形成される偏光板（偏光フィル
ム）は直線偏光するものに限定されるものではなく、楕
円偏光となるものであってもよい。また、複数の偏光板
を貼り合わせたり、偏光板と位相差板とを組み合わせた
り、貼り合わせたものを用いてもよい。
【００５８】偏光フィルムを構成する主たる材料として
はＴＡＣフィルム（トリアセチルセルロースフィルム）
が最適である。ＴＡＣフィルムは、優れた光学特性、表
面平滑性および加工適性を有するからである。ＴＡＣフ
ィルムの製造については、溶液流延製膜技術で作製する
ことが最適である。
【００５９】ＡＩＲコートは誘電体単層膜もしくは多層
膜で形成される構成が例示される。その他、１．３５〜
１．４５の低屈折率の樹脂を塗布してもよい。例えば、
フッ素系のアクリル樹脂などが例示され、特に屈折率が
１．３７以上１．４２以下のものが良好である。
【００６０】また、ＡＩＲコートには３層構成あるいは
２層構成がある。３層の場合は広い可視光の波長帯域で
の反射を防止するために用いられ、これをマルチコート
と呼ぶ。２層の場合は特定の可視光の波長帯域での反射
を防止するために用いられ、これをＶコートと呼ぶ。マ
ルチコートとＶコートは表示パネルの用途に応じて使い
分ける。なお、ＡＩＲコートは２層以上に限定されるも
のではなく、１層でもよい。
【００６１】マルチコートの場合は、酸化アルミニウム
（Ａｌ2Ｏ3）を光学的膜厚ｎｄ＝λ／４、ジルコニウム
（ＺｒＯ2）をｎｄ１＝λ／２、フッ化マグネシウム
（ＭｇＦ2）をｎｄ１＝λ／４積層して形成する。通
常、薄膜はλ＝５２０ｎｍもしくはその近傍の値として
形成される。
【００６２】Ｖコートの場合は、一酸化シリコン（Ｓｉ
Ｏ）を光学的膜厚ｎｄ１＝λ／４とフッ化マグネシウム
（ＭｇＦ2）をｎｄ１＝λ／４、もしくは酸化イットリ
ウム（Ｙ2Ｏ3）とフッ化マグネシウム（ＭｇＦ2）をｎ
ｄ１＝λ／４積層して形成する。ＳｉＯは青色側に吸収
帯域があるため、青色光を変調する場合は物質の安定性
からもＹ2Ｏ3を用いた方がよい。また、ＳｉＯ2薄膜を
使用してもよい。もちろん、低屈折率の樹脂等を用いて
ＡＩＲコートとしてもよい。例えば、フッ素等のアクリ
ル樹脂が例示される。これらは紫外線硬化タイプを用い
ることが好ましい。
【００６３】なお、表示パネルに静電気がチャージされ
ることを防止するため、カバー基板などの導光板、表示
パネル８２などの表面に親水性の樹脂を塗布しておくこ
と、あるいはパネルなどの基板材料を親水性が良好な材
料で構成しておくことが好ましい。その他、表面反射を
防止するため、偏光板５４の表面などにエンボス加工を
行ってもよい。
【００６４】１画素には複数のスイッチング素子あるい
は電流制御素子としての薄膜トランジスタ（ＴＦＴ）を
形成する。形成するＴＦＴは、同じ種類のＴＦＴであっ
てもよいし、Ｐチャンネル型とＮチャンネル型のＴＦＴ
というように、違う種類のＴＦＴであってもよいが、望
ましくはスイッチング用薄膜トランジスタ、駆動用薄膜
トランジスタとも同極性のものが望ましい。またＴＦＴ
の構造は、プレーナー型のＴＦＴというように限定され
るものではなく、スタガー型でも逆スタガー型でもよ
く、また、セルフアライン方式を用いて不純物領域（ソ
ース、ドレイン）が形成されたものでも、非セルフアラ
イン方式によるものでもよい。
【００６５】本発明のＥＬ素子１５は、アレイ基板上
に、ホール注入電極（画素電極）となるＩＴＯと、１種
以上の有機層と、電子注入電極とが順次積層されたＥＬ
構造体を有し、前記アレイ基板にはＴＦＴが設けられて
いる。
【００６６】本発明のＥＬ素子を製造するには、まず、
基板上にＴＦＴのアレイを所望の形状に形成する。そし
て、平滑化膜上の透明電極（画素電極）であるＩＴＯを
スパッタ法で成膜、パターニングする。その後、有機Ｅ
Ｌ層、電子注入電極等を積層する。
【００６７】ＴＦＴとしては、通常の多結晶シリコンＴ
ＦＴを用いればよい。ＴＦＴは、ＥＬ構造体の各画素の
端部に設けられ、その大きさは１０〜３０μｍ程度で、
この際の画素の大きさは２０μｍ×２０μｍ〜３００μ
ｍ×３００μｍ程度である。
【００６８】アレイ基板上には、ＴＦＴの配線電極が設
けられる。配線電極は抵抗が低く、しかもホール注入電
極を電気的に接続して抵抗値を低く抑える機能があり、
一般的にその配線電極は、Ａｌ、Ａｌおよび遷移金属
（ただしＴｉを除く）、Ｔｉまたは窒化チタン（Ｔｉ
Ｎ）のいずれか１種または２種以上を含有するものが使
われるが、本発明においてはこの材料に限られるもので
はない。ＥＬ構造体の下地となるホール注入電極とＴＦ
Ｔの配線電極とを併せた全体の厚さは、特に制限はない
が、通常１００〜１０００ｎｍ程度とすればよい。
【００６９】ＴＦＴ１１の配線電極とＥＬ構造体の有機
層との間には絶縁層を設ける。絶縁層は、ＳｉＯ2等の
酸化ケイ素、窒化ケイ素などの無機系材料をスパッタや
真空蒸着で成膜したもの、ＳＯＧ（スピン・オン・グラ
ス）で形成した酸化ケイ素層、フォトレジスト、ポリイ
ミド、アクリル樹脂などの樹脂系材料の塗膜など、絶縁
性を有するものであればいずれであってもよいが、中で
もポリイミドが好ましい。また、絶縁層は、配線電極を
水分や腐食から守る耐食・耐水膜の役割も果たす。
【００７０】ＥＬ構造体の発光ピークは２つ以上であっ
てもかまわない。例えば、本発明のＥＬ素子における緑
および青色発光部は、青緑色発光のＥＬ構造体と、緑色
透過層または青色透過層との組み合わせにより得られ
る。赤色発光部は、青緑色発光のＥＬ構造体と、このＥ
Ｌ構造体の青緑発光を赤色に近い波長に変換する蛍光変
換層により得ることができる。
【００７１】次に、本発明のＥＬ素子１５を構成するＥ
Ｌ構造体について説明する。本発明のＥＬ構造体は、透
明電極である電子注入電極と、１種以上の有機層と、ホ
ール注入電極とを有する。有機層は、それぞれ少なくと
も１層のホール輸送層および発光層を有し、例えば、電
子注入輸送層、発光層、正孔輸送層、正孔注入層を順次
有する。なお、ホール輸送層はなくてもよい。本発明の
ＥＬ構造体の有機層は、種々の構成とすることができ、
電子注入・輸送層を省略したり、あるいは発光層と一体
としたり、正孔注入輸送層と発光層とを混合してもよ
い。
【００７２】ホール注入電極の材料としては、ホール注
入電極側から発光した光を取り出す構造であるため、Ｉ
ＴＯ（錫ドープ酸化インジウム）、ＩＺＯ（亜鉛ドープ
酸化インジウム）、ＺｎＯ、ＳｎＯ2、Ｉｎ2Ｏ3等が挙
げられるが、特にＩＴＯ、ＩＺＯが好ましい。ホール注
入電極の厚さは、ホール注入を十分行える一定以上の厚
さを有すれば良く、通常１０〜５００ｎｍ程度とするこ
とが好ましい。また、ホール注入電極の材料には、素子
の信頼性を向上させるために駆動電圧が低いことが必要
であるが、好ましいものとして、１０〜３０Ω／□（膜
厚５０〜３００ｎｍ）のＩＴＯが挙げられる。実際に使
用する場合には、ＩＴＯ等のホール注入電極界面での反
射による干渉効果が、光取り出し効率や色純度を十分に
満たすように、電極の膜厚や光学定数を設定すればよ
い。このホール注入電極は、蒸着法等によっても形成で
きるが、スパッタ法により形成されることが好ましい。
スパッタガスは、特に制限されるものではなく、Ａｒ、
Ｈｅ、Ｎｅ、Ｋｒ、Ｘｅ等の不活性ガス、あるいはこれ
らの混合ガスを用いればよい。
【００７３】電子注入電極は、スパッタ法等や好ましく
は蒸着法で成膜される仕事関数の小さい金属、化合物ま
たは合金を用いた材料で構成される。例えば、Ｋ、Ｌ
ｉ、Ｎａ、Ｍｇ、Ｌａ、Ｃｅ、Ｃａ、Ｓｒ、Ｂａ、Ａ
ｌ、Ａｇ、Ｉｎ、Ｓｎ、Ｚｎ、Ｚｒ等の金属元素単体、
または安定性を向上させるためにそれらを含む２成分、
または３成分の合金系を用いることが好ましい。合金系
としては、例えばＡｇ・Ｍｇ（Ａｇ：１〜２０ａｔ
％）、Ａｌ・Ｌｉ（Ｌｉ：０．３〜１４ａｔ％）、Ｉｎ
・Ｍｇ（Ｍｇ：５０〜８０ａｔ％）、Ａｌ・Ｃａ（Ｃ
ａ：５〜２０ａｔ％）等が好ましい。電子注入電極薄膜
の厚さは、電子注入を十分行える一定以上の厚さとすれ
ば良く、０．１ｎｍ以上、好ましくは１ｎｍ以上とすれ
ばよい。また、その上限値に特に制限はないが、通常、
膜厚は１００〜５００ｎｍ程度とすればよい。
【００７４】正孔注入層は、ホール注入電極からの正孔
の注入を容易にする機能を有し、正孔輸送層は、正孔を
輸送する機能および電子を妨げる機能を有し、電荷注入
層、電荷輸送層とも称される。
【００７５】電子注入輸送層は、発光層に用いる化合物
の電子注入輸送機能がさほど高くないときなどに設けら
れ、電子注入電極からの電子の注入を容易にする機能、
電子を輸送する機能および正孔を妨げる機能を有する。
【００７６】これらの正孔注入層、正孔輸送層および電
子注入輸送層は、発光層へ注入される正孔や電子を増大
・封止し、再結合領域を最適化させ、発光効率を改善す
る働きがある。なお、電子注入輸送層は、注入機能を持
つ層と輸送機能を持つ層とに別個に設けてもよい。
【００７７】発光層の厚さ、正孔注入層と正孔輸送層と
を併せた厚さおよび電子注入輸送層の厚さは特に限定さ
れず、形成方法によっても異なるが、通常５〜１００ｎ
ｍ程度とすることが好ましい。
【００７８】正孔注入層、正孔輸送層の厚さおよび電子
注入輸送層の厚さは、再結合・発光領域の設計による
が、発光層の厚さと同程度もしくは１／１０〜１０倍程
度とすればよい。正孔注入層、正孔輸送層の厚さ、およ
び、電子注入層と電子輸送層とを分ける場合のそれぞれ
の厚さは、注入層は１ｎｍ以上、輸送層は２０ｎｍ以上
とするのが好ましい。このときの注入層、輸送層の厚さ
の上限は、通常、注入層で１００ｎｍ程度、輸送層で１
００ｎｍ程度である。このような膜厚については注入輸
送層を２層設けるときも同じである。
【００７９】また、組み合わせる発光層や電子注入輸送
層や正孔注入輸送層のキャリア移動度やキャリア密度
（イオン化ポテンシャル・電子親和力により決まる）を
考慮しながら膜厚をコントロールすることで、再結合領
域・発光領域を自由に設計することが可能であり、発光
色の設計や、両電極の干渉効果による発光輝度・発光ス
ペクトルの制御や、発光の空間分布の制御を可能にでき
る。
【００８０】本発明のＥＬ素子１５の発光層には、発光
機能を有する化合物である蛍光性物質を含有させる。こ
の蛍光性物質としては、例えば、特開昭６３−２６４６
９２号公報等に開示されているようなトリス（８−キノ
リノラト）アルミニウム（Ａｌｑ３）等の金属錯体色
素、特開平６−１１０５６９号公報（フェニルアントラ
セン誘導体）、特開平６−１１４４５６号公報（テトラ
アリールエテン誘導体）、特開平６−１００８５７号公
報、特開平２−２４７２７８号公報等に開示されている
ような青緑色発光材料が挙げられる。
【００８１】青色発光のＥＬ素子１５は、発光層の材料
に発光波長が約４００ｎｍの「ＤＭＰｈｅｎ（Ｔｒｉｐ
ｈｅｎｙｌａｍｉｎｅ）」を用いるとよい。この際、発
光効率を高める目的で、電子注入層（Ｂａｔｈｏｃｕｐ
ｒｏｉｎｅ）と正孔注入層（ｍ−ＭＴＤＡＴＸＡ）にバ
ンド・ギャップが発光層と同じ材料であるものを採用す
ることが好ましい。これは、バンド・ギャップが３．４
ｅＶと大きいＤＭＰｈｅｎを発光層に用いただけでは、
電子は電子注入層に、正孔は正孔注入層にとどまるの
で、発光層で電子と正孔の再結合が起こりにくいからで
ある。ＤＭＰｈｅｎのようにアミン基を備える発光材料
は構造が不安定で長寿命化し難いという課題に対して
は、ＤＭＰｈｅｎ中で励起したエネルギーをドーパント
に移動させ、ドーパントから発光させることにより解決
できる。
【００８２】ＥＬ材料として、りん光発光材料を用いる
ことにより発光効率を向上できる。蛍光発光材料は、そ
の外部量子効率が２〜３％程度である。蛍光発光材料は
内部量子効率（励起によるエネルギーが光に変わる効
率）が２５％なのに対し、りん光発光材料は１００％近
くに達するため、外部量子効率が高くなる。
【００８３】また、ＥＬ素子の発光層のホスト材料には
ＣＢＰを用いるとよい。ここでは赤色（Ｒ）や緑色
（Ｇ）、青色（Ｂ）のりん光発光材料をドーピングして
いる。ドーピングした材料はすべてＩｒを含む。Ｒ材料
はＢｔｐ２Ｉｒ（ａｃａｃ）、Ｇ材料は（ｐｐｙ）２Ｉ
ｒ（ａｃａｃ）、Ｂ材料はＦＩｒｐｉｃを用いると良
い。
【００８４】また、正孔注入層・正孔輸送層には、例え
ば、特開昭６３−２９５６９５号公報、特開平２−１９
１６９４号公報、特開平３−７９２号公報、特開平５−
２３４６８１号公報、特開平５−２３９４５５号公報、
特開平５−２９９１７４号公報、特開平７−１２６２２
５号公報、特開平７−１２６２２６号公報、特開平８−
１００１７２号公報、ＥＰ０６５０９５５Ａ１等に記載
されている各種有機化合物を用いることができる。
【００８５】なお、上記これらの正孔注入輸送層、発光
層および電子注入輸送層の形成には、均質な薄膜が形成
できることから真空蒸着法を用いることが好ましい。
【００８６】（実施の形態３）以下、本発明のＥＬ表示
パネルの製造方法および構造についてさらに詳しく説明
をする。先にも説明したように、まず、アレイ基板４９
に画素を駆動するＴＦＴ１１を形成する。１つの画素は
４個または５個のＴＦＴで構成される。また、画素は電
流プログラムされ、プログラムされた電流がＥＬ素子１
５に供給される。通常、電流プログラムされた値は電圧
値としてコンデンサ１９に保持される。このＴＦＴ１１
の組み合わせなど画素構成については後に説明をする。
次に、ＴＦＴ１１に正孔注入電極としての画素電極４８
を形成する。画素電極４８はフォトリソグラフィーによ
りパターン化する。なお、ＴＦＴ１１の下層、あるいは
上層にはＴＦＴ１１に光入射することにより発生するホ
トコンダクタ現象（以後、ホトコンと呼ぶ）による画質
劣化を防止するために、遮光膜を形成または配置する。
【００８７】プラスチック基板にＴＦＴを形成するため
には、有機半導体を形成する表面を加工し、炭素と水素
からなるペンタセン分子を利用した電子薄膜を形成すれ
ばよい。この薄膜は、従来の結晶粒の２０〜１００倍の
大きさを持つとともに、電子デバイス製造に適した十分
な半導体特性を具備する。
【００８８】ペンタセン分子は、シリコン基板上で成長
する際に表面の不純物に付着する傾向がある。このた
め、成長が不規則となり、高品質のデバイスを製造する
には小さすぎる結晶粒になる。結晶粒をより大きく成長
させるために、まずシリコン基板の上に、シクロヘキセ
ンと呼ばれる分子の単一層「分子バッファ」を塗布する
とよい。この層がシリコン上の「ｓｔｉｃｋｙ ｓｉｔ
ｅｓ（くっつきやすい場所）」を覆うため、清浄な表面
ができてペンタセン分子が非常に大きな結晶粒にまで成
長する。このような新しい結晶粒の大きなペンタセン分
子の薄膜を低い温度で塗布して使うことにより、フレキ
シブルなトランジスタを大量生産することができる。
【００８９】また、基板上にゲートとなる金属薄膜を島
状に形成し、この上にアモルファスシリコン膜を蒸着あ
るいは塗布した後、加熱して半導体膜を形成してもよ
い。島状に形成した部分に半導体膜が良好に結晶化す
る。そのため、モビリティが良好となる。
【００９０】洗浄時に酸素プラズマ、Ｏ2アッシャーを
使用すると、画素電極４８の周辺部の平滑化膜７１も同
時にアッシングされ、画素電極４８の周辺部がえぐられ
てしまう。この課題を解決するために、本発明では図４
で示すように、画素電極４８の周辺部にアクリル樹脂か
らなるエッジ保護膜８１を形成している。エッジ保護膜
８１の構成材料としては、平滑化膜７１を構成するアク
リル系樹脂、ポリイミド樹脂などの有機材料と同一材料
が例示され、その他、ＳｉＯ2、ＳｉＮｘなどの無機材
料や、Ａｌ2Ｏ3なども例示される。
【００９１】エッジ保護膜８１は画素電極４８のパター
ニング後、画素電極４８間を埋めるように形成される。
もちろん、このエッジ保護膜８１を２μｍ以上４μｍ以
下の高さに形成し、有機ＥＬ材料を塗り分ける際のメタ
ルマスクの土手（メタルマスクが画素電極４８と直接接
しないようにするスペーサ）としてもよいことは言うま
でもない。
【００９２】真空蒸着装置は市販の高真空蒸着装置（日
本真空技術株式会社製、ＥＢＶ−６ＤＡ型）を改造した
装置を用いる。主たる排気装置は排気速度１５００リッ
トル／ｍｉｎのターボ分子ポンプ（大阪真空株式会社
製、ＴＣ１５００）であり、到達真空度は約１×１０ｅ
-6Ｔｏｒｒ（ Ｐａ）以下であり、全ての蒸着は２〜
３×１０ｅ-6Ｔｏｒｒ（ Ｐａ）の範囲で行う。ま
た、全ての蒸着はタングステン製の抵抗加熱式蒸着ボー
トに直流電源（菊水電子株式会社製、ＰＡＫ１０−７０
Ａ）を接続して行うとよい。
【００９３】このようにして真空層中に配置したアレイ
基板上に、カーボン膜２０〜５０ｎｍを成膜する。次
に、正孔注入層として４−（Ｎ，Ｎ−ビス（ｐ−メチル
フェニル）アミノ）−α−フェニルスチルベンを０．３
ｎｍ／ｓの蒸着速度で膜厚約５ｎｍに形成する。
【００９４】正孔輸送層として、Ｎ，Ｎ’−ビス（４’
−ジフェニルアミノ−４−ビフェニリル）−Ｎ，Ｎ’−
ジフェニルベンジジン（保土ヶ谷化学株式会社製）と、
４−Ｎ，Ｎ−ジフェニルアミノ−α−フェニルスチルベ
ンを、それぞれ０．３ｎｍ／ｓおよび０．０１ｎｍ／ｓ
の蒸着速度で共蒸着して膜厚約８０ｎｍに形成する。
【００９５】発光層（電子輸送層）として、トリス（８
−キノリノラト）アルミニウム（同仁化学株式会社製）
を０．３ｎｍ／ｓの蒸着速度で膜厚約４０ｎｍに形成す
る。
【００９６】次に、電子注入電極として、Ａｌ−Ｌｉ合
金（高純度化学株式会社製、Ａｌ／Ｌｉ重量比９９／
１）から低温でＬｉのみを、約０．１ｎｍ／ｓの蒸着速
度で膜厚約１ｎｍに形成し、続いてそのＡｌ−Ｌｉ合金
をさらに昇温し、Ｌｉが出尽くした状態から、Ａｌのみ
を、約１．５ｎｍ／ｓの蒸着速度で膜厚約１００ｎｍに
形成し、積層型の電子注入電極とした。
【００９７】このようにして作成した有機薄膜ＥＬ素子
は、蒸着槽内を乾燥窒素でリークした後、乾燥窒素雰囲
気下で、コーニング７０５９ガラス製の封止フタ４１を
シール剤４５（アネルバ株式会社製、商品名：スーパー
バックシール９５３−７０００）で貼り付けて表示パネ
ルとした。なお、封止フタ４１とアレイ基板４９との空
間には乾燥剤５５を配置する。これは、有機ＥＬ膜が湿
度に弱いため、乾燥剤５５によりシール剤４５を浸透す
る水分を吸収し、有機ＥＬ層４７の劣化を防止している
のである。
【００９８】シール剤４５からの水分の浸透を抑制する
ためには外部からの経路（パス）を長くすることが良好
な対策である。このため、本発明の表示パネルでは、表
示領域の周辺部に微細な凹部４３、凸部４４を形成して
いる。アレイ基板４９の周辺部に形成した凸部４４は少
なくとも二重に形成する。凸と凸との間隔（形成ピッ
チ）は１００μｍ以上５００μｍ以下に、また、凸の高
さは３０μｍ以上３００μｍ以下とすることが好まし
い。この凸部はスタンパ技術で形成する。このスタンパ
技術にはオムロン社がマイクロレンズ形成方法として採
用している方式、松下電器がＣＤのピックアップレンズ
で微小レンズの形成方法として用いている方式を応用す
る。
【００９９】一方、封止フタ４１にも凹部４３を形成す
る。凹部４３の形成ピッチは凸部４４の形成ピッチと同
一にする。このように、形成ピッチを同一にすることで
凹部４３に凸部４４がちょうどはまり込み、表示パネル
の製造時に封止フタ４１とアレイ基板４９との間に位置
ずれが発生しない。凹部４３と凸部４４間にはシール剤
４５を配置する。シール剤４５は封止フタ４１とアレイ
基板４９とを接着するとともに、外部からの水分の浸入
を防止する。
【０１００】シール剤４５としてはＵＶ（紫外線）硬化
型でアクリル系の樹脂からなるものを用いること、ま
た、アクリル樹脂はフッ素基を有するものを用いること
が好ましい。その他、エポキシ系の接着剤あるいは粘着
剤を用いてもよい。接着剤あるいは粘着剤の屈折率は
１．４７以上１．５４以下のものを用いることが好まし
い。特に、シール接着剤は酸化チタンの微粉末、酸化シ
リコンなどの微粉末を重量比で６５％以上９５％以下の
割合で添加し、この微粉末の粒子径の平均直径を２０μ
ｍ以上１００μｍ以下とすることが好ましい。これは微
粉末の重量比が多くなるほど外部からの湿度の進入を抑
制する効果が高くなるからである。しかし、あまりに多
いと気泡などが入りやすく、かえって空間が大きくなり
シール効果が低下してしまう。
【０１０１】乾燥剤の重量はシールの長さ１０ｍｍあた
り０．０４ｇ以上０．２ｇ以下、特に０．０６ｇ以上
０．１５ｇ以下とすることが望ましい。これは乾燥剤の
量が少なすぎると、水分防止効果が薄れ、すぐに有機Ｅ
Ｌ層が劣化するためである。逆に多すぎると、乾燥剤が
シールをする際に障害となり、良好なシールを行うこと
ができない。
【０１０２】図２ではガラスの封止フタ４１を用いて封
止する構成であるが、図５のようにフィルムを用いた封
止であってもよい。例えば、封止フィルムとしては電解
コンデンサのフィルムにＤＬＣ（ダイヤモンド ライク
カーボン）を蒸着したものを用いることが例示され
る。このフィルムは水分浸透性が極めて悪い（防湿）の
で、封止膜７３として使用できる。また、ＤＬＣ膜を透
明電極７２の表面に直接蒸着する構成でもよい。薄膜の
膜厚はｎ・ｄ（ｎは薄膜の屈折率、複数の薄膜が積層さ
れている場合はそれらの屈折率を総合（各薄膜のｎ・ｄ
を計算）して計算する。ｄは薄膜の膜厚、複数の薄膜が
積層されている場合はそれらの屈折率を総合して計算す
る。）が、ＥＬ素子１５の発光主波長λ以下となるよう
にするとよい。この条件を満たすことにより、ＥＬ素子
１５からの光取り出し効率が、ガラス基板で封止した場
合に比較して２倍以上になる。また、アルミニウムと銀
の合金あるいは混合物あるいは積層物を形成してもよ
い。
【０１０３】有機ＥＬ層４７から発生した光の半分は、
反射膜４６で反射され、アレイ基板４９を透過して出射
される。しかし、反射膜４６は外光を反射するため写り
込みが発生し、表示コントラストを低下させる。この対
策のために、アレイ基板４９にλ／４板５０および偏光
板５４を配置している。なお、画素が反射電極の場合
は、有機ＥＬ層４７から発生した光は上方向に出射され
る。したがって、λ／４板５０および偏光板５４は光出
射側に配置されなければならない。なお、反射型画素
は、画素電極４８を、アルミニウム、クロム、銀などで
構成して得られる。また、画素電極４８の表面に、凸部
（もしくは凹凸部）を設けることで有機ＥＬ層４７との
界面が広くなって発光面積が大きくなり、発光効率が向
上する。
【０１０４】アレイ基板４９と偏光板（偏光フィルム）
５４間には１枚あるいは複数の位相フィルム（位相板、
位相回転手段、位相差板、位相差フィルム）が配置され
る。位相フィルムとしてはポリカーボネートを使用する
ことが好ましい。この位相フィルムは入射光を出射光に
対して位相差を発生させ、効率よく光変調を行うのに寄
与する。
【０１０５】その他、位相フィルムとして、ポリエステ
ル樹脂、ＰＶＡ樹脂、ポリサルホン樹脂、塩化ビニール
樹脂、ゼオネックス樹脂、アクリル樹脂、ポリスチレン
樹脂等の有機樹脂板あるいは有機樹脂フィルムなどを用
いてもよい。その他、水晶などの結晶を用いてもよい。
１つの位相板の位相差は一軸方向に５０ｎｍ以上３５０
ｎｍ以下、さらには８０ｎｍ以上２２０ｎｍ以下とする
ことが好ましい。
【０１０６】なお、図５に図示するように、位相フィル
ムと偏光板とを一体化した円偏光板７４（円偏光フィル
ム）を用いてもよい。
【０１０７】λ／４板（位相フィルム）５０は染料ある
いは顔料で着色し、カラーフィルタとしての機能をもた
せることが好ましい。特に、有機ＥＬ層は赤（Ｒ）の純
度が悪いので、着色したλ／４板５０で一定の波長範囲
をカットして色温度を調整する。カラーフィルタは、染
色フィルタとして顔料分散タイプの樹脂で設けられるの
が一般的であり、この顔料が特定の波長帯域の光を吸収
して、吸収されなかった波長帯域の光を透過する。
【０１０８】以上のように、位相フィルムの一部もしく
は全体を着色したり、一部もしくは全体に拡散機能をも
たせてもよい。また、表面をエンボス加工したり、反射
防止のために反射防止膜を形成してもよい。また、画像
表示に有効でない箇所もしくは支障のない箇所に、遮光
膜もしくは光吸収膜を形成し、表示画像の黒レベルをひ
きしめたり、ハレーション防止によるコントラスト向上
効果を発揮させたりすることが好ましい。また、位相フ
ィルムの表面に凹凸を形成することにより、かまぼこ状
あるいはマトリックス状にマイクロレンズを形成しても
よい。マイクロレンズは１つの画素電極あるいは３原色
の画素にそれぞれ対応するように配置する。
【０１０９】先にも記述したが、カラーフィルタの形成
時に圧延、もしくは光重合により位相差を発生させるこ
とができるので、位相フィルムの機能はカラーフィルタ
に持たせてもよい。その他、図５の平滑化膜７１を光重
合させることにより位相差を持たせてもよい。このよう
に構成すれば、位相フィルムを基板外に構成あるいは配
置する必要がなくなり、表示パネルの構成も簡易になり
低コスト化が望める。なお、以上の事項は偏光板５４に
も適用できる。
【０１１０】偏光板５４はヨウ素などをポリビニールア
ルコール（ＰＶＡ）樹脂に添加した樹脂フィルムのもの
が例示される。一対の偏光分離手段の偏光板は入射光の
うち特定の偏光軸方向と異なる方向の偏光成分を吸収す
ることにより偏光分離を行うので、光の利用効率が比較
的悪い。そこで、入射光のうち、特定の偏光軸方向と異
なる方向の偏光成分（ｒｅｆｌｅｃｔｉｖｅ ｐｏｌａ
ｒｉｚｅｒ：リフレクティブ・ポラライザー）を反射す
ることにより偏光分離を行う反射偏光子を用いてもよ
い。このように構成すれば、反射偏光子により光の利用
効率が高まって、偏光板を用いた上述の例よりもより明
るい表示が可能となる。
【０１１１】また、このような偏光板や反射偏光子以外
にも、本発明の偏光分離手段としては、コレステリック
液晶層と（１／４）λ板を組み合わせたもの、ブリュー
スターの角度を利用して反射偏光と透過偏光とに分離す
るもの、ホログラムを利用するもの、偏光ビームスプリ
ッタ（ＰＢＳ）等を用いることも可能である。
【０１１２】なお、図２では図示していないが、偏光板
５４の表面にはＡＩＲコートを施している。
【０１１３】画素電極４８にはＴＦＴが接続されるとし
たがこれに限定されるものではない。アクティブマトリ
ックスには、スイッチング素子として薄膜トランジスタ
（ＴＦＴ）の他、ダイオード方式（ＴＦＤ）、バリス
タ、サイリスタ、リングダイオード、ホトダオード、ホ
トトランジスタ、ＦＥＴ、ＭＯＳトランジスタ、ＰＬＺ
Ｔ素子などでも可能である。つまり、スイッチング素
子、駆動素子を構成するものはこれらのいずれでも使用
することができる。
【０１１４】また、ＴＦＴにはＬＤＤ（ロー ドーピン
グ ドレイン）構造を採用することが好ましい。なお、
ＴＦＴとは、ＦＥＴなどスイッチング等のトランジスタ
動作をするすべての素子一般を意味する。また、ＥＬ膜
の構成、パネル構造などは単純マトリックス型表示パネ
ルにも適用できる。また、本明細書ではＥＬ素子として
有機ＥＬ素子（ＯＥＬ、ＰＥＬ、ＰＬＥＤ、ＯＬＥＤ）
を例にあげて説明するがこれに限定されるものではな
く、無機ＥＬ素子にも適用される。
【０１１５】有機ＥＬ表示パネルに用いられるアクティ
ブマトリックス方式は、（１）特定の画素を選択し、必
要な表示情報を与えられること、（２）１フレーム期間
を通じてＥＬ素子に電流を流すことができることという
２つの条件を満たさなければならない。
【０１１６】この２つの条件を満たすため、図１１５に
示す従来の有機ＥＬの素子構成において、第１のＴＦＴ
１１ａは画素を選択するためのスイッチング用薄膜トラ
ンジスタ、第２のＴＦＴ１１ｂはＥＬ素子１５に電流を
供給するための駆動用薄膜トランジスタとする。
【０１１７】ここで液晶に用いられるアクティブマトリ
ックス方式と比較すると、スイッチング用ＴＦＴ１１ａ
は液晶用にも必要であるが、駆動用ＴＦＴ１１ｂはＥＬ
素子１５を点灯させるために必要である。この理由とし
て、液晶の場合は、電圧を印加することでオン状態を保
持することができるが、ＥＬ素子１５の場合は、電流を
流し続けなければ画素１６の点灯状態を維持できないか
らである。
【０１１８】したがって、有機ＥＬ表示パネルでは電流
を流し続けるために、駆動用ＴＦＴ１１ｂをオンさせ続
けなければならない。まず、走査線、データ線が両方と
もオンになると、スイッチング用ＴＦＴ１１ａを通して
コンデンサ１９に電荷が蓄積される。このコンデンサ１
９が駆動用ＴＦＴ１１ｂのゲートに電圧を加え続けるた
め、スイッチング用ＴＦＴ１１ａがオフになっても、電
流供給線２０から電流が流れ続け、１フレーム期間にわ
たり画素１６をオンできる。
【０１１９】この構成を用いて階調を表示させる場合、
駆動用ＴＦＴ１１ｂのゲート電圧として階調に応じた電
圧を印加する必要がある。したがって、駆動用ＴＦＴ１
１ｂのオン電流のばらつきがそのまま表示に現れる。
【０１２０】トランジスタのオン電流は単結晶で形成さ
れたトランジスタであれば極めて均一であるが、安価な
ガラス基板に形成することのできる形成温度が４５０度
以下の低温ポリシリコン技術で形成した低温多結晶トラ
ンジスタでは、±０．２Ｖ〜０．５Ｖの範囲でその閾値
のばらつきを持つため、駆動用ＴＦＴ１１ｂを流れるオ
ン電流がこれに対応してばらつき、表示にむらが発生す
る。これらのむらは、閾値電圧のばらつきのみならず、
ＴＦＴの移動度、ゲート絶縁膜の厚みなどでも発生す
る。また、ＴＦＴ１１の劣化によっても特性は変化す
る。
【０１２１】したがって、アナログ的に階調を表示させ
る方法では、均一な表示を得るために、デバイスの特性
を厳密に制御する必要があり、現状の低温多結晶ポリシ
リコンＴＦＴではこのばらつきを所定範囲以内に抑える
というスペックを満たせない。
【０１２２】この問題を解決するため、１画素内に４つ
のトランジスタを設けて、閾値電圧のばらつきをコンデ
ンサにより補償させて均一な電流を得る方法や、定電流
回路を１画素ごとに形成し電流の均一化を図る方法など
が考えられる。
【０１２３】しかしながら、これらの方法は、プログラ
ムされる電流がＥＬ素子１５を通じてなされるため、電
流経路が変化した場合に電源ラインに接続されるスイッ
チングトランジスタに対し、駆動電流を制御するトラン
ジスタがソースフォロワとなり駆動マージンが狭くな
る。そのため、駆動電圧が高くなるという課題を有する
ことになる。
【０１２４】また、電源に接続するスイッチングトラン
ジスタをインピーダンスの低い領域で使用する必要があ
り、この動作範囲がＥＬ素子１５の特性変動により影響
を受けるという課題もある。その上、飽和領域における
電圧電流特性に、キンク電流が発生した場合、またはト
ランジスタの閾値電圧の変動が発生した場合、記憶され
た電流値が変動するという課題もある。
【０１２５】本発明のＥＬ素子構造は、上記課題に対し
て、ＥＬ素子１５に流れる電流を制御するＴＦＴ１１
が、ソースフォロワ構成とならず、かつそのトランジス
タにキンク電流があっても、キンク電流の影響を最小限
に抑えることができ、記憶される電流値の変動を小さく
することができる構成である。
【０１２６】本発明のＥＬ素子構造は、具体的には図６
（ａ）に示すように、単位画素が最低４つからなる複数
のＴＦＴ１１ならびにＥＬ素子１５により形成される。
なお、画素電極はソース信号線と重なるように構成す
る。つまり、ソース信号線１８上に絶縁膜あるいはアク
リル材料からなる平滑化膜を形成して絶縁し、この絶縁
膜上に画素電極を形成する。このように、ソース信号線
１８上に画素電極を重ねる構成をハイアパーチャ（Ｈ
Ａ）構造と呼ぶ。
【０１２７】第１のゲート信号線（第１の走査線）１７
ａをアクティブ（ＯＮ電圧を印加）とすることにより、
第１のＴＦＴ（あるいはスイッチング素子）１１ａおよ
び第３のＴＦＴ（あるいはスイッチング素子）１１ｃを
通して、前記ＥＬ素子１５に流すべき電流値を流し、第
１のＴＦＴ１１ａのゲートとドレイン間を短絡するよう
に第２のＴＦＴ１１ｂが第１のゲート信号線１７ａをア
クティブ（ＯＮ電圧を印加）とすることで開くと共に、
第１のＴＦＴ１１ａのゲートとソース間に接続されたコ
ンデンサ１９に、前記電流値を流すように第１のＴＦＴ
１１ａのゲート電圧（あるいはドレイン電圧）を記憶す
る。
【０１２８】なお、第１のＴＦＴ１１ａのソース−ゲー
ト間容量であるコンデンサ１９は０．２ｐＦ以上の容量
とすることが好ましい。他の構成として別途、コンデン
サ１９を形成する例もある。つまり、これはコンデンサ
電極レイヤーとゲート絶縁膜およびゲートメタルから蓄
積容量を形成する構成である。Ｍ３トランジスタ１１ｃ
のリークによる輝度低下を防止する観点、表示動作を安
定化させるための観点からは、このように別途コンデン
サを構成する方が好ましい。なお、コンデンサ１９の大
きさは、０．２ｐＦ以上２ｐＦ以下、中でも０．４ｐＦ
以上１．２ｐＦ以下とすることがよい。
【０１２９】また、コンデンサ１９は隣接する画素間の
非表示領域に形成されることが好ましい。一般的に、フ
ルカラー有機ＥＬ層を作成する場合、有機ＥＬ層をメタ
ルマスクによるマスク蒸着で形成するため、有機ＥＬ層
の形成位置にマスク位置ずれが発生し、各色の有機ＥＬ
層が重なる危険性がある。そのため、各色の隣接する画
素間の非表示領域は１０μｍ以上離れなければならず、
また、この部分は発光に寄与しない部分となる。したが
って、コンデンサ１９をこの領域に形成することは開口
率向上のために有効な手段となる。
【０１３０】次に、第１のゲート信号線１７ａを非アク
ティブ（ＯＦＦ電圧を印加）、第２のゲート信号線１７
ｂをアクティブとして、電流の流れる経路を前記第１の
ＴＦＴ１１ａならびにＥＬ素子１５に接続された第４の
ＴＦＴ１１ｄならびに前記ＥＬ素子１５を含む経路に切
り替えて、記憶した電流を前記ＥＬ素子１５に流すよう
に動作する。
【０１３１】この回路は１画素内に４つのＴＦＴ１１を
有しており、第１のトランジスタＭ１のゲートは第２の
トランジスタＭ２のソースに接続されており、第２のト
ランジスタＭ２および第３のトランジスタＭ３のゲート
は第１のゲート信号線１７ａに、第２のトランジスタＭ
２のドレインは第３のトランジスタＭ３のソースならび
に第４のトランジスタＭ４のソースに接続され、第３の
トランジスタＭ３のドレインはソース信号線１８に接続
されている。第４のトランジスタＭ４のゲートは第２の
ゲート信号線１７ｂに接続され、第４のトランジスタＭ
４のドレインはＥＬ素子１５のアノード電極に接続され
ている。
【０１３２】なお、図６ではすべてのＴＦＴはＰチャン
ネルで構成している。Ｐチャンネルは多少、Ｎチャンネ
ルのＴＦＴと比較してモビリティが低いが、耐圧が大き
くまた劣化も発生しにくいので好ましい。しかし、本発
明はＥＬ素子構成をＰチャンネルで構成することのみに
限定されるものではない。Ｎチャンネルのみで構成して
もよいし（図７０、図７１、図７５などを参照）、ま
た、ＮチャンネルとＰチャンネルの両方を用いて構成し
てもよい。
【０１３３】なお、第３および第４のトランジスタは同
一の極性で構成し、かつＮチャンネルで構成し、第１お
よび第２のトランジスタはＰチャンネルで構成すること
が好ましい。一般的に、ＰチャンネルトランジスタはＮ
チャンネルトランジスタと比較して、信頼性が高い、キ
ンク電流が少ないなどの特長があり、電流を制御するこ
とによって目的とする発光強度を得るＥＬ素子に対して
は、第１のＴＦＴ１１ａをＰチャンネルにすると効果が
大きくなる。
【０１３４】（実施の形態４）以下、本発明のＥＬ素子
構成について図７を用いて説明する。本発明のＥＬ素子
構成は２つのタイミングにより制御される。第１のタイ
ミングは、必要な電流値を記憶させるタイミングであ
る。このタイミングでＴＦＴ１１ｂならびにＴＦＴ１１
ｃがＯＮすることにより、等価回路として図７（ａ）と
なる。ここで、信号線より所定の電流Ｉ１が書き込ま
れ、ＴＦＴ１１ａはゲートとドレインが接続された状態
となり、このＴＦＴ１１ａとＴＦＴ１１ｃを通じて電流
Ｉ１が流れる。したがって、ＴＦＴ１１ａのゲート−ソ
ース間の電圧は電流Ｉ１が流れるようにＶ１となる。
【０１３５】第２のタイミングは、ＴＦＴ１１ａとＴＦ
Ｔ１１ｃが閉じ、ＴＦＴ１１ｄが開くタイミングであ
り、そのときの等価回路は図７（ｂ）となる。この場
合、Ｍ１のＴＦＴ１１ａは常に飽和領域で動作するため
電流Ｉ１は一定となり、ＴＦＴ１１ａのソース−ゲート
間の電圧Ｖ１は保持されたままとなる。
【０１３６】なお、ＴＦＴ１１ａのゲートとＴＦＴ１１
ｃのゲートは同一のゲート信号線１７ａに接続してい
る。しかし、ＴＦＴ１１ａのゲートとＴＦＴ１１ｃのゲ
ートとを異なるゲート信号線１７ｂに接続してもよい
（ＳＡ１とＳＡ２とを個別に制御できるようにする）。
つまり、１画素のゲート信号線は３本となる（図６の構
成は２本である）。ＴＦＴ１１ａのゲートのＯＮ／ＯＦ
ＦタイミングとＴＦＴ１１ｃのゲートのＯＮ／ＯＦＦタ
イミングを個別に制御することにより、ＴＦＴ１１のば
らつきによるＥＬ素子１５の電流値ばらつきをさらに低
減することができる。
【０１３７】第１のゲート信号線１７ａと第２のゲート
信号線１７ｂとを共通にし、第３および第４のトランジ
スタを異なった導電型（ＮチャンネルとＰチャンネル）
とすると、駆動回路の簡略化、ならびに画素の開口率を
向上させることが出来る。このように構成すれば、本発
明の動作タイミングとしては信号線からの書き込み経路
がオフになる。すなわち、所定の電流が記憶される際
に、電流の流れる経路に分岐があると、正確な電流値が
Ｍ１のソース−ゲート間容量（コンデンサ）に記憶され
ない。第３のトランジスタＭ３と第４のトランジスタＭ
４を異なった導電形とし、お互いの閾値を制御すること
によって走査線の切り替わりのタイミングで必ずＭ３が
オフした後にＭ４がオンすることを可能にする。ただし
この場合、お互いの閾値を正確にコントロールする必要
があるのでプロセスへの注意を要する。
【０１３８】なお、以上述べた回路は最低４つのトラン
ジスタで実現可能であるが、より正確なタイミングのコ
ントロールあるいは後述するように、ミラー効果低減の
ためにＴＦＴ１１ｅ（Ｍ５）を図６（ｂ）に示すように
カスケード接続してトランジスタの総数を４以上にして
も動作原理は同じである。このように、ＴＦＴ１１ｅを
加えた構成とすることにより、第３のトランジスタＭ３
を介してプログラムした電流をより精度よくＥＬ素子１
５に流すことができるようになる。
【０１３９】図６の構成において、第１のＴＦＴ１１ａ
の飽和領域における電流値Ｉｄｓが下式の条件を満たす
ことがさらに好ましい。なお、下式においてλの値は、
隣接する画素間において、０．０１以上０．０６以下の
条件を満たす。
【０１４０】Ｉｄｓ＝ｋ＊（Ｖｇｓ−Ｖｔｈ）2（１＋
Ｖｄｓ＊λ） 本発明では、ＴＦＴ１１ａの動作範囲を飽和領域に限定
するが、一般的に飽和領域におけるトランジスタ特性
は、理想的な特性より外れ、ソース−ドレイン間電圧の
影響を受ける（ミラー効果）。
【０１４１】隣接する画素におけるそれぞれのＴＦＴ１
１ａにΔＶｔなる閾値のシフトが発生した場合を考え
る。この場合、記憶される電流値は同じである。閾値の
シフトをΔＬとすれば、約ΔＶ×λはＴＦＴ１１ａの閾
値が変動することによる、ＥＬ素子１５の電流値のずれ
に相当する。したがって、電流のずれをｘ（％）以下に
抑えるためには、閾値のシフトの許容量を隣接する画素
間でｙ（Ｖ）として、λは０．０１×ｘ／ｙ以下でなけ
ればならないことが判る。この許容値はアプリケーショ
ンの輝度により変化する。輝度が１００ｃｄ／ｍ2〜１
０００ｃｄ／ｍ2までの輝度領域においては、変動量が
２％以上あれば人間は変動した境界線を認識する。した
がって、輝度（電流量）の変動量が２％以内であること
が必要である。輝度が１００ｃｄ／ｃｍ2より高い場合
は隣接する画素の輝度変化量は２％以上となる。本発明
のＥＬ表示素子を携帯端末用ディスプレイとして用いる
場合、その要求輝度は１００ｃｄ／ｍ2程度である。実
際に、図６の画素構成を試作し、閾値の変動を測定する
と、隣接する画素のＴＦＴ１１ａにおいては閾値の変動
の最大値は０．３Ｖであることが判った。したがって、
輝度の変動を２％以内に抑えるためにはλは０．０６以
下でなければならない。しかし、人間が変化を認識する
ことができないので、０．０１以下にする必要はない。
また、この閾値のばらつきを達成するためにはトランジ
スタサイズを十分大きくする必要があり、非現実的であ
る。
【０１４２】また、第１のＴＦＴ１１ａの飽和領域にお
ける電流値Ｉｄｓが下式を満たすように構成されること
が好ましい。なお、λの変動は隣接する画素間において
１％以上５％以下とする。
【０１４３】Ｉｄｓ＝ｋ＊（Ｖｇｓ−Ｖｔｈ）2（１＋
Ｖｄｓ＊λ） 隣接する画素間において、たとえ閾値の変動が存在しな
い場合でも上記式のλに変動があれば、ＥＬ素子を流れ
る電流値が変動する。変動を±２％以内に抑えるために
は、λの変動を±５％に抑えなければならない。しか
し、人間が変化を認識することができないので、１％以
下にする必要はない。また、１％以下を達成するために
はトランジスタサイズを相当に大きくする必要があり、
非現実的である。
【０１４４】また、実験、アレイ試作および検討によれ
ば、第１のＴＦＴ１１ａのチャンネル長を１０μｍ以上
２００μｍ以下、さらには、１５μｍ以上１５０μｍ以
下とすることが好ましい。これは、チャンネル長Ｌを長
くした場合、チャンネルに含まれる粒界が増えることに
よって電界が緩和され、キンク効果が低く抑えられるた
めであると考えられる。
【０１４５】また、画素を構成するＴＦＴ１１が、レー
ザー再結晶化方法（レーザアニール）により形成された
ポリシリコンＴＦＴで形成され、すべてのトランジスタ
におけるチャンネルの方向がレーザーの照射方向に対し
て同一の方向であることが好ましい。
【０１４６】本発明の目的は、トランジスタ特性のばら
つきが表示に影響を与えない回路構成を提案するもので
あり、そのためにトランジスタが４つ以上必要である。
これらのトランジスタ特性により回路定数を決定する場
合、４つのトランジスタの特性がそろわなければ、適切
な回路定数を求めることが困難である。レーザー照射の
長軸方向に対して、チャンネル方向が水平の場合と垂直
の場合では、トランジスタ特性の閾値と移動度が異なっ
て形成される。なお、どちらの場合もばらつきの程度は
同じである。水平方向と垂直方向では移動度、閾値の平
均値が異なるので、画素を構成するすべてのトランジス
タのチャンネル方向は同一である方が望ましい。
【０１４７】また、コンデンサ１９の容量値をＣｓ、第
２のＴＦＴ１１ｂのオフ電流値をＩｏｆｆとした場合、
次式を満たすことが好ましい。
【０１４８】３＜Ｃｓ／Ｉｏｆｆ＜２４ さらに好ましくは、次式を満たすことが好ましい。
【０１４９】６＜Ｃｓ／Ｉｏｆｆ＜１８ ＴＦＴ１１ｂのオフ電流を５ｐＡ以下とすることによ
り、ＥＬ素子を流れる電流値の変化を２％以下に抑える
ことが可能である。これはリーク電流が増加すると、電
圧非書き込み状態においてゲート−ソース間（コンデン
サの両端）に貯えられた電荷を１フィールド間保持でき
ないためである。したがって、コンデンサ１９の蓄積用
容量が大きければオフ電流の許容量も大きくなる。前記
式を満たすことによって隣接画素間の電流値の変動を２
％以下に抑えることができる。
【０１５０】また、アクティブマトリックスを構成する
トランジスタがｐ−ｃｈポリシリコン薄膜トランジスタ
によって構成され、ＴＦＴ１１ｂがデュアルゲート構造
以上であるマルチゲート構造とされることが好ましい。
ＴＦＴ１１ｂは、ＴＦＴ１１ａのソース−ドレイン間の
スイッチとして作用するため、できるだけＯＮ／ＯＦＦ
比の高い特性が要求される。この要求を満たすために、
ＴＦＴ１１ｂのゲートの構造をマルチゲート構造とする
ことでＯＮ／ＯＦＦ比の高い特性を実現できるようにな
るのである。
【０１５１】また、アクティブマトリックスを構成する
トランジスタがポリシリコン薄膜トランジスタで構成さ
れており、各トランジスタの（チャンネル幅Ｗ）＊（チ
ャンネル長Ｌ）を５４μｍ2以下とすることが好まし
い。（チャンネル幅Ｗ）＊（チャンネル長Ｌ）とトラン
ジスタ特性のばらつきとは相関がある。トランジスタ特
性におけるばらつきの原因は、レーザーの照射によるエ
ネルギーのばらつきなどに起因するものが多く、これを
吸収するためには、できるだけレーザーの照射ピッチ
（一般的には１０数μｍ）をチャンネル内により多く含
む構造とすることが望ましい。そこで、各トランジスタ
の（チャンネル幅Ｗ）＊（チャンネル長Ｌ）を５４μｍ
2以下とすることによりレーザー照射に起因するばらつ
きがなく、特性のそろった薄膜トランジスタを得ること
ができる。なお、あまりにもトランジスタサイズが小さ
くなると面積による特性ばらつきが発生するので、各ト
ランジスタの（チャンネル幅Ｗ）＊（チャンネル長Ｌ）
は９μｍ2以上、さらには、１６μｍ2以上４５μｍ2以
下となるようにすることが好ましい。
【０１５２】また、隣接する単位画素での第１のＴＦＴ
１１ａの移動度変動を２０％以下にすることが好まし
い。なぜなら、移動度が不足することによりスイッチン
グトランジスタの充電能力が劣化し、時間内に必要な電
流値を流すまでに、第１のトランジスタＭ１のゲート−
ソース間の容量が充電できないからである。したがっ
て、移動のばらつきを２０％以内に抑えることで画素間
の輝度のばらつきを認知限以下にすることができる。
【０１５３】以上、図６を画素構成として説明したが、
これらは図８、図９に図示する構成にも適用することが
できる。以下、図８などの画素構成について説明する。
【０１５４】ＥＬ素子１５に流す電流を設定する時、変
換用ＴＦＴ１１ａに流す信号電流をＩｗ、その結果、変
換用ＴＦＴ１１ａに生ずるゲート−ソース間電圧をＶｇ
ｓとする。書き込み時はＴＦＴ１１ｄによって変換用Ｔ
ＦＴ１１ａのゲート−ドレイン間が短絡されているの
で、変換用ＴＦＴ１１ａは飽和領域で動作する。よっ
て、信号電流Ｉｗは、以下の式で与えられる。
【０１５５】（数１） Ｉｗ＝μ１・Ｃｏｘ１・Ｗ１／
Ｌ１／２（Ｖｇｓ−Ｖｔｈ１）2 ここでのＣｏｘは単位面積当たりのゲート容量であり、
Ｃｏｘ＝ε０・εｒ／ｄで与えられる。ＶｔｈはＴＦＴ
の閾値、μはキャリアの移動度、Ｗはチャンネル幅、Ｌ
はチャンネル長、ε０は真空の移動度、εｒはゲート絶
縁膜の比誘電率を示し、ｄはゲート絶縁膜の厚みであ
る。
【０１５６】ＥＬ素子１５に流れる電流をＩｄｄとする
と、Ｉｄｄは、ＥＬ素子１５と直列に接続される駆動用
ＴＦＴ１１ｂによって電流レベルが制御される。本発明
では、そのゲート−ソース間電圧が（数１）式のＶｇｓ
に一致するので、駆動用ＴＦＴ１１ｂが飽和領域で動作
すると仮定すれば、以下の式が成り立つ。
【０１５７】（数２） Ｉｄｒｖ＝μ２・Ｃｏｘ２・Ｗ
２／Ｌ２／２（Ｖｇｓ−Ｖｔｈ２） 2 絶縁ゲート電界効果型の薄膜トランジスタ（ＴＦＴ）が
飽和領域で動作するための条件は、Ｖｄｓをドレイン−
ソース間電圧として、一般に以下の式で与えられる。
【０１５８】 （数３） ｜Ｖｄｓ｜＞｜Ｖｇｓ−Ｖｔｈ｜ ここで、変換用ＴＦＴ１１ａと駆動用ＴＦＴ１１ｂは、
小さな画素内部に近接して形成されるため、大略μ１＝
μ２及びＣｏｘ１＝Ｃｏｘ２であり、特に工夫を凝らさ
ない限り、Ｖｔｈ１＝Ｖｔｈ２と考えられる。すると、
このとき（数１）式及び（数２）式から容易に以下の式
が導かれる。
【０１５９】（数４） Ｉｄｒｖ／Ｉｗ＝（Ｗ２／Ｌ
２）／（Ｗ１／Ｌ１） ここで注意すべき点は、（数１）式及び（数２）式にお
いて、μ、Ｃｏｘ、Ｖｔｈの値自体は、画素毎、製品
毎、あるいは製造ロット毎にばらつくのが普通である
が、（数４）式はこれらのパラメータを含まないので、
Ｉｄｒｖ／Ｉｗの値はこれらのばらつきに依存しないと
いうことである。仮に、Ｗ１＝Ｗ２、Ｌ１＝Ｌ２と設計
すれば、Ｉｄｒｖ／Ｉｗ＝１、すなわちＩｗとＩｄｒｖ
が同一の値となり、ＥＬ素子１５に流れる駆動電流Ｉｄ
ｄは、ＴＦＴの特性ばらつきによらず、正確に信号電流
Ｉｗと同一になるので、結果としてＥＬ素子１５の発光
輝度を正確に制御できる。
【０１６０】以上のように、変換用ＴＦＴ１１ａの閾値
Ｖｔｈ１と駆動用ＴＦＴ１１ｂの閾値Ｖｔｈ２は基本的
に同一である為、両ＴＦＴにおける共通電位にあるゲー
トに対してカットオフレベルの信号電圧が印加される
と、変換用ＴＦＴ１１ａ及び駆動用ＴＦＴ１１ｂは共に
非導通状態になるはずである。ところが、実際には画素
内でもパラメータのばらつきなどの要因により、Ｖｔｈ
１よりもＶｔｈ２が低くなってしまうことがある。この
時、駆動用ＴＦＴ１１ｂにサブスレッショルドレベルの
リーク電流が流れる為、ＥＬ素子１５が微発光を呈す
る。この微発光により画面のコントラストが低下し、表
示特性が損なわれる。
【０１６１】本発明では特に、駆動用ＴＦＴ１１ｂの閾
電圧Ｖｔｈ２が画素内で対応する変換用ＴＦＴ１１ａの
閾電圧Ｖｔｈ１より低くならないように設定している。
例えば、駆動用ＴＦＴ１１ｂのゲート長Ｌ２を変換用Ｔ
ＦＴ１１ａのゲート長Ｌ１よりも長くして、これらの薄
膜トランジスタのプロセスパラメータが変動しても、Ｖ
ｔｈ２がＶｔｈ１よりも低くならないようにしており、
微少な電流リークを抑制することが可能である。以上の
事項は図６の変換用ＴＦＴ１１ａとＴＦＴ１１ｄの関係
にも適用される。
【０１６２】図８に示すように、信号電流が流れる変換
用ＴＦＴ１１ａ、ＥＬ素子１５等からなる発光素子に流
れる駆動電流を制御する駆動用ＴＦＴ１１ｂの他、第１
の走査線ｓｃａｎＡ（ＳＡ）の制御によって画素回路と
データ線ｄａｔａとを接続もしくは遮断する取込用ＴＦ
Ｔ１１ｃ、第２の走査線ｓｃａｎＢ（ＳＢ）の制御によ
って書き込み期間中に変換用ＴＦＴ１１ａのゲート−ド
レイン間を短絡するスイッチング用ＴＦＴ１１ｄ、変換
用ＴＦＴ１１ａのゲート−ソース間電圧を書き込み終了
後も保持するためのコンデンサ１９および発光素子とし
てのＥＬ素子１５などから構成される。このように、ゲ
ート信号線は各画素２本であることから、前述した図６
などに基づく本発明の明細書全体の構成、機能、動作な
どを適用することができる。
【０１６３】図８におけるＴＦＴ１１ｃはＮチャンネル
ＭＯＳ（ＮＭＯＳ）、その他のトランジスタはＰチャン
ネルＭＯＳ（ＰＭＯＳ）で構成されているが、これは一
例であって、必ずしもこの通りである必要はない。コン
デンサ１９は、その一方の端子が変換用ＴＦＴ１１ａの
ゲートに接続され、他方の端子はＶｄｄ（電源電位）に
接続されているが、Ｖｄｄに限らず任意の一定電位でも
良い。ＥＬ素子１５のカソード（陰極）は接地電位に接
続されている。したがって、以上の事項は図６などにも
適用されることは言うまでもない。
【０１６４】図８の構成は、走査線ｓｃａｎＡ及びｓｃ
ａｎＢを順次選択する走査線駆動回路と、輝度情報に応
じた電流レベルを有する信号電流Ｉｗを生成して逐次デ
ータ線ｄａｔａに供給する電流源ＣＳを含むデータ線駆
動回路と、各走査線ｓｃａｎＡ、ｓｃａｎＢ及び各デー
タ線ｄａｔａの交差部に配されて、駆動電流の供給を受
けて発光する電流駆動型のＥＬ素子１５を含む複数の画
素とを備えている。
【０１６５】特徴事項として図８に示した画素構成は、
当該走査線ｓｃａｎＡが選択された時、当該データ線ｄ
ａｔａから信号電流Ｉｗを取り込む受入部（具体的に
は、取込用ＴＦＴ１１ｃから構成される）と、取り込ん
だ信号電流Ｉｗの電流レベルを一旦電圧レベルに変換し
て保持する変換部と、保持された電圧レベルに応じた電
流レベルを有する駆動電流を当該発光素子ＯＬＥＤ（他
に、ＥＬ、ＯＥＬ、ＰＥＬ、ＰＬＥＤと略称する場合が
ある）に流す駆動部とからなる。
【０１６６】前記変換部は、ゲート、ソース、ドレイン
及びチャネルを備えた変換用ＴＦＴ１１ａと、そのゲー
トに接続したコンデンサ１９とを含んでいる。変換用Ｔ
ＦＴ１１ａ、受入部によって取り込まれた信号電流Ｉｗ
をチャネルに流して変換された電圧レベルをゲートに発
生させ、コンデンサ１９に生じた電圧レベルを保持す
る。
【０１６７】また、前記変換部は、変換用ＴＦＴ１１ａ
のドレインとゲートとの間に挿入されたスイッチング用
ＴＦＴ１１ｄを含んでいる。スイッチング用ＴＦＴ１１
ｄは、信号電流Ｉｗの電流レベルを電圧レベルに変換す
る時に導通し、変換用ＴＦＴ１１ａのドレインとゲート
を電気的に接続してソースを基準とする電圧レベルを変
換用ＴＦＴ１１ａのゲートに生ぜしめる。又、スイッチ
ング用ＴＦＴ１１ｄは、電圧レベルをコンデンサ１９に
保持する時に遮断され、変換用ＴＦＴ１１ａのゲート及
びこれに接続したコンデンサ１９を変換用ＴＦＴ１１ａ
のドレインから切り離す。
【０１６８】また、前記駆動部は、ゲート、ドレイン、
ソース及びチャネルを備えた駆動用ＴＦＴ１１ｂを含ん
でいる。駆動用ＴＦＴ１１ｂは、コンデンサ１９に保持
された電圧レベルをゲートに受け入れ、それに応じた電
流レベルを有する駆動電流がチャネルを介してＥＬ素子
１５に流れる。変換用ＴＦＴ１１ａのゲートと駆動用Ｔ
ＦＴ１１ｂのゲートとが直接接続されてカレントミラー
回路を構成し、信号電流Ｉｗの電流レベルと駆動電流の
電流レベルとが比例関係となるようにしている。
【０１６９】駆動用ＴＦＴ１１ｂは飽和領域で動作し、
そのゲートに印加された電圧レベルと閾電圧との差に応
じた駆動電流をＥＬ素子１５に流す。
【０１７０】駆動用ＴＦＴ１１ｂは、その閾電圧が画素
内で対応する変換用ＴＦＴ１１ａの閾電圧より低くなら
ないように設定されている。具体的には、駆動用ＴＦＴ
１１ｂは、そのゲート長が変換用ＴＦＴ１１ａのゲート
長より短くならないように設定されている。あるいは、
駆動用ＴＦＴ１１ｂは、そのゲート絶縁膜が画素内で対
応する変換用ＴＦＴ１１ａのゲート絶縁膜より薄くなら
ないように設定されても良い。
【０１７１】また、駆動用ＴＦＴ１１ｂは、そのチャネ
ルに注入される不純物濃度を調整して、閾電圧が画素内
で対応する変換用ＴＦＴ１１ａの閾電圧より低くならな
いように設定されてもよい。仮に、変換用ＴＦＴ１１ａ
と駆動用ＴＦＴ１１ｂの閾電圧が同一となるように設定
した場合、共通接続された両薄膜トランジスタのゲート
にカットオフレベルの信号電圧が印加されると、変換用
ＴＦＴ１１ａ及び駆動用ＴＦＴ１１ｂは両方共オフ状態
になるはずである。ところが、実際には画素内にも僅か
ながらプロセスパラメータのばらつきがあり、変換用Ｔ
ＦＴ１１ａの閾電圧より駆動用ＴＦＴ１１ｂの閾電圧が
低くなる場合がある。
【０１７２】この時には、カットオフレベル以下の信号
電圧でもサブスレッショルドレベルの微弱電流が駆動用
ＴＦＴ１１ｂに流れる為、ＥＬ素子１５は微発光し、画
面のコントラスト低下が現れる。そこで、駆動用ＴＦＴ
１１ｂのゲート長を変換用ＴＦＴ１１ａのゲート長より
も長くしている。これにより、薄膜トランジスタのプロ
セスパラメータが画素内で変動しても、駆動用ＴＦＴ１
１ｂの閾電圧が変換用ＴＦＴ１１ａの閾電圧よりも低く
ならない。
【０１７３】ゲート長Ｌが比較的短い短チャネル効果領
域Ａでは、ゲート長Ｌの増加に伴いＴＦＴの閾値Ｖｔｈ
が上昇する。一方、ゲート長Ｌが比較的大きな抑制領域
Ｂではゲート長Ｌに関わらず、ＴＦＴの閾値Ｖｔｈはほ
ぼ一定である。この特性を利用して、駆動用ＴＦＴ１１
ｂのゲート長を変換用ＴＦＴ１１ａのゲート長よりも長
くしている。例えば、変換用ＴＦＴ１１ａのゲート長が
７μｍの場合、駆動用ＴＦＴ１１ｂのゲート長を１０μ
ｍ程度にする。
【０１７４】変換用ＴＦＴ１１ａのゲート長が短チャネ
ル効果領域Ａに属する一方、駆動用ＴＦＴ１１ｂのゲー
ト長が抑制領域Ｂに属するようにしても良い。これによ
り、駆動用ＴＦＴ１１ｂにおける短チャネル効果を抑制
することができるとともに、プロセスパラメータの変動
による閾電圧低減を抑制可能とする。以上により、駆動
用ＴＦＴ１１ｂに流れるサブスレッショルドレベルのリ
ーク電流を抑制してＥＬ素子１５の微発光を抑え、コン
トラスト改善に寄与可能である。
【０１７５】図８に示した画素回路の駆動方法を簡潔に
説明する。先ず、書き込み時には第１の走査線ｓｃａｎ
Ａ、第２の走査線ｓｃａｎＢを選択状態とする。両走査
線が選択された状態でデータ線ｄａｔａに電流源ＣＳを
接続することにより、変換用ＴＦＴ１１ａに輝度情報に
応じた信号電流Ｉｗが流れる。電流源ＣＳは輝度情報に
応じて制御される可変電流源である。このとき、変換用
ＴＦＴ１１ａのゲート−ドレイン間はスイッチング用Ｔ
ＦＴ１１ｄによって電気的に短絡されているので（数
３）式が成立し、変換用ＴＦＴ１１ａは飽和領域で動作
する。したがって、そのゲート−ソース間には（数１）
式で与えられる電圧Ｖｇｓが生ずる。
【０１７６】次に、第１の走査線ｓｃａｎＡ、第２の走
査線ｓｃａｎＢを非選択状態とする。詳しく述べると、
まず第２の走査線ｓｃａｎＢを低レベルとしてスイッチ
ング用ＴＦＴ１１ｄをｏｆｆ状態とする。これによっ
て、電圧Ｖｇｓがコンデンサ１９によって保持される。
次に、第１の走査線ｓｃａｎＡを高レベルにしてｏｆｆ
状態とすることにより、画素回路とデータ線ｄａｔａと
が電気的に遮断されるので、その後はデータ線ｄａｔａ
を介して別の画素への書き込みを行うことができる。こ
こで、電流源ＣＳが信号電流の電流レベルとして出力す
るデータは、第２の走査線ｓｃａｎＢが非選択となる時
点では有効とされるが、その後は任意のレベル（例え
ば、次の画素の書き込みデータ）とされて良い。
【０１７７】駆動用ＴＦＴ１１ｂは変換用ＴＦＴ１１ａ
とゲート及びソースが共通接続されており、かつ共に小
さな画素内部に近接して形成されているので、駆動用Ｔ
ＦＴ１１ｂが飽和領域で動作していれば、駆動用ＴＦＴ
１１ｂを流れる電流は（数２）式で与えられ、これがす
なわちＥＬ素子１５に流れる駆動電流Ｉｄｄとなる。駆
動用ＴＦＴ１１ｂを飽和領域で動作させるには、ＥＬ素
子１５での電圧降下を考慮してもなお（数３）式が成立
するよう、十分な電源電位をＶｄｄ電圧に与えれば良
い。
【０１７８】なお、図６（ｂ）などと同様に、インピー
ダンスを増大させることなどを目的として、図９に図示
するように、ＴＦＴ１１ｅ、１１ｆを付加しても良く、
これによりより良好な電流駆動を実現できる。他の事項
は図６で説明しているで省略する。
【０１７９】このようにして作製した図６、図８などで
説明したＥＬ表示素子に直流電圧を印加し、１０ｍＡ／
ｃｍ2の一定電流密度で連続駆動させた。ＥＬ構造体に
おいては、７．０Ｖ、２００ｃｄ／ｃｍ2の緑色（発光
極大波長λｍａｘ＝４６０ｎｍ）の発光が確認できた。
青色発光部では、輝度１００ｃｄ／ｃｍ2で、色座標が
ｘ＝０．１２９、ｙ＝０．１０５、緑色発光部では、輝
度２００ｃｄ／ｃｍ2で、色座標がｘ＝０．３４０、ｙ
＝０．６２５、赤色発光部では、輝度１００ｃｄ／ｃｍ
2で、色座標がｘ＝０．６４９、ｙ＝０．３３８の発光
色が得られた。
【０１８０】（実施の形態５）以下、図６、図８、図９
などを用いた表示装置、表示モジュール、情報表示装置
およびその駆動回路と駆動方法などについて説明をす
る。
【０１８１】フルカラー有機ＥＬ表示パネルでは、開口
率の向上が重要な開発課題になる。開口率を高めると光
の利用効率が上がり、高輝度化や長寿命化につながるた
めである。開口率を高めるためには、有機ＥＬ層からの
光を遮るＴＦＴの面積を小さくすればよい。低温多結晶
Ｓｉ−ＴＦＴはアモルファスシリコンと比較して１０〜
１００倍の性能を持ち、その上、電流の供給能力が高い
ため、ＴＦＴのサイズを非常に小さくできる。したがっ
て、有機ＥＬ表示パネルでは、画素トランジスタ、周辺
駆動回路を低温ポリシリコン技術で作製することが好ま
しい。もちろん、アモルファスシリコン技術で形成して
もよいが画素開口率はかなり小さくなってしまう。
【０１８２】ゲートドライバ１２あるいはソースドライ
バ１４などの駆動回路をアレイ基板４９上に形成するこ
とにより、電流駆動の有機ＥＬ表示パネルで特に問題に
なる抵抗を下げることができる。つまり、ＴＣＰの接続
抵抗がなくなる上に、ＴＣＰ接続の場合に比べて電極か
らの引き出し線が２〜３ｍｍ短くなり、配線抵抗が小さ
くなる。さらに、ＴＣＰ接続のための工程がなくなる、
材料コストが下がるという利点がある。
【０１８３】（実施の形態６）次に、本発明のＥＬ表示
パネルあるいはＥＬ表示装置について説明をする。図１
０はＥＬ表示装置の回路を中心とした説明図である。画
素１６がマトリックス状に配置または形成されている。
各画素１６には各画素の電流プログラムを行う電流を出
力するソースドライバ１４が接続されている。ソースド
ライバ１４の出力段には映像信号のビット数に対応した
カレントミラー回路が形成されている。例えば、６４階
調であれば、６３個のカレントミラー回路が各ソース信
号線ごとに形成され、これらのカレントミラー回路の個
数を選択することにより所望の電流をソース信号線１８
に印加できるように構成されている。なお、１つのカレ
ントミラー回路の最小出力電流は１０ｎＡ以上５０ｎＡ
以下、特に１５ｎＡ以上３５ｎＡ以下にすることがよ
い。これはソースドライバ１４内のカレントミラー回路
を構成するトランジスタの精度を確保するためである。
【０１８４】また、ソース信号線１８の電荷を強制的に
放出または充電するプリチャージあるいはディスチャー
ジ回路を内蔵する。この回路の電圧（電流）出力値は、
ＥＬ素子１５の閾値がＲＧＢで異なるので、Ｒ、Ｇ、Ｂ
で独立して設定できるように構成することが好ましい。
【０１８５】以上、今までに説明してきた画素構成、ア
レイ構成、パネル構成などは、この後に説明する構成、
方法、装置に適用されることは言うまでもない。
【０１８６】有機ＥＬ素子には大きな温度依存性特性
（温特）があることが知られている。この温特による発
光輝度変化を調整するため、カレントミラー回路に出力
電流を変化させるサーミスタあるいはポジスタなどの非
直線素子を付加し、温特による変化を前記サーミスタな
どで調整することによりアナログ的に基準電流を作成す
る。この場合、選択するＥＬ材料で一義的に決定される
ので、ソフト制御するマイコンなどを必要としない場合
が多い。つまり、液晶材料により、一定のシフト量など
に固定しておいてもよいということである。重要なのは
発光色材料により温特が異なっている点であり、発光色
ごとに最適な温特補償を行う必要がある点である。
【０１８７】あるいは、温特補償をマイコンで行っても
よい。温度センサでＥＬ表示パネルの温度を測定し、測
定した温度によりマイコン（図示せず）などで変化させ
る。また、切り替え時に基準電流などをマイコン制御な
どにより自動的に切り替えてもよいし、特定のメニュー
を表示できるように制御してもよい。また、マウスなど
を用いて切り替えたり、ＥＬ表示装置の表示画面をタッ
チパネルにし、かつメニューを表示して特定箇所を押さ
えることにより切り替えできるように構成してもよい。
【０１８８】本発明において、ソースドライバ１４は半
導体シリコンチップで形成され、ガラスオンチップ（Ｃ
ＯＧ）技術でアレイ基板４９のソース信号線１８の端子
と接続されている。ソース信号線１８などの信号線の配
線にはクロム、アルミニウム、銀などの金属配線が用い
られる。これは細い配線幅で低抵抗の配線が得られるか
らである。金属配線は画素が反射型の場合は工程が簡略
できるので、画素の反射膜を構成する材料で、反射膜と
同時に形成することが好ましい。
【０１８９】本発明はＣＯＧ技術に限定されるものでは
なく、チップオンフィルム（ＣＯＦ）技術に前述のソー
スドライバ１４などを積載し、表示パネルの信号線と接
続した構成としてもよい。また、ソースドライバ１４は
電源ＩＣ１０２を別途作製し、３チップ構成としてもよ
い。
【０１９０】また、ＴＣＦテープを用いてもよい。ＴＣ
Ｆテープ向けフィルムは、ポリイミド・フィルムと銅
（Ｃｕ）箔を、接着剤を使わずに熱圧着することができ
る。また、ＴＣＰテープ向けフィルムにはこの他、Ｃｕ
箔の上に溶解したポリイミドを重ねてキャスト成型する
方法と、ポリイミド・フィルム上にスパッタリングで形
成した金属膜の上にＣｕをメッキや蒸着で付ける方法が
ある。これらのいずれでもよいが、接着剤を使わずにポ
リイミド・フィルムにＣｕを付けるＴＣＰテープを用い
る方法が最も好ましい。３０μｍ以下のリード・ピッチ
には、接着剤を使わないＣｕ貼り積層板で対応する。こ
の接着剤を使わないＣｕ貼り積層板の形成方法の中で、
Ｃｕ層をメッキや蒸着で形成する方法がＣｕ層の薄型化
に適しているため、リード・ピッチの微細化に有利であ
る。
【０１９１】一方、ゲートドライバ１２は低温ポリシリ
コン技術で、画素のＴＦＴと同一のプロセスで形成され
ている。これは、ソースドライバ１４と比較して内部の
構造が容易で、動作周波数も低いためである。したがっ
て、低温ポリシリコン技術でも容易に形成することがで
き、また、狭額縁化を実現できる。もちろん、ゲートド
ライバ１２をシリコンチップで形成し、ＣＯＧ技術など
を用いてアレイ基板４９上に実装してもよい。また、画
素ＴＦＴなどのスイッチング素子、ゲートドライバなど
は高温ポリシリコン技術で形成されてもよく、有機材料
で形成（有機ＴＦＴ）されてもよい。
【０１９２】ゲートドライバ１２はゲート信号線１７ａ
用のシフトレジスタ２２ａと、ゲート信号線１７ｂ用の
シフトレジスタ２２ｂとを内蔵する。各シフトレジスタ
２２は正相と負相のクロック信号（ＣＬＫｘＰ、ＣＬＫ
ｘＮ）と、スタートパルス（ＳＴｘ）で制御される。そ
の他、ゲート信号線の出力、非出力を制御するイネーブ
ル（ＥＮＡＢＬ）信号、シフト方向を上下逆転するアッ
プダウン（ＵＰＤＷＭ）信号を付加することが好まし
い。またその他にも、スタートパルスがシフトレジスタ
にシフトされ、そして出力されていることを確認する出
力端子などを設けることが好ましい。なお、シフトレジ
スタのシフトタイミングはコントロールＩＣ（図示せ
ず）からの信号で制御される。また、外部データのレベ
ルシフトを行うレベルシフト回路と検査回路を内蔵す
る。
【０１９３】シフトレジスタ２２のバッファ容量は小さ
いため、直接にはゲート信号線１７を駆動することがで
きない。そのため、シフトレジスタ２２の出力とゲート
信号線１７を駆動する出力ゲート２４間には少なくとも
２つ以上のインバータ回路２３が形成されている。
【０１９４】ソースドライバ１４を低温ポリシリコンな
どのポリシリコン技術でアレイ基板４９上に直接形成す
る場合も同様であり、ソース信号線を駆動するトランス
ファーゲートなどのアナログスイッチのゲートとソース
ドライバのシフトレジスタ２２間には複数のインバータ
回路２３が形成される。以下の事項（シフトレジスタの
出力と、信号線を駆動する出力段（出力ゲートあるいは
トランスファーゲートなどの出力段間に配置されるイン
バータ回路に関する事項）は、ソースドライバおよびゲ
ートドライバ回路に共通の事項である。例えば、図１０
ではソースドライバ１４の出力が直接ソース信号線１８
に接続されているように図示したが、実際には、ソース
ドライバのシフトレジスタ２２の出力には多段のインバ
ータ回路２３が接続されて、インバータ回路の出力には
トランスファーゲートなど、アナログスイッチのゲート
に接続されている。
【０１９５】インバータ回路２３はＰチャンネルのＭＯ
ＳトランジスタとＮチャンネルのＭＯＳトランジスタか
ら構成される。先にも説明したように、ゲートドライバ
１２のシフトレジスタ２２の出力端にはインバータ回路
２３が多段に接続されており、その最終出力が出力ゲー
ト２４に接続されている。なお、インバータ回路２３は
Ｐチャンネルのみで構成してもよい。ただしこの場合
は、インバータ回路ではなく単なるゲート回路として構
成してもよい。
【０１９６】各インバータ回路２３を構成するＰチャン
ネルまたはＮチャンネルのＴＦＴのチャンネル幅をＷ、
チャンネル長をＬ（ダブルゲート以上の場合は構成する
チャンネルの幅もしくはチャンネル長を加算する）と
し、シストレジスタに近いインバータの次数を１、表示
側に近いインバータの次数をＮ（Ｎ段目）とする。
【０１９７】インバータ回路２３の接続段数が多いと接
続されているインバータ回路２３の特性差が多重（積み
重なり）され、シフトレジスタ２２から出力ゲート２４
までの伝達時間に差が生じる（遅延時間ばらつき）。例
えば、極端な場合では、図１０において出力ゲート２４
ａは１．０μｓｅｃ後（シフトレジスタからパルスが出
力されてから起算）にオンしている（出力電圧が切り替
わっている）のに、出力ゲート２４ｂは１．５μｓｅｃ
後（シフトレジスタからパルスが出力されてから起算）
にオンしている（出力電圧が切り替わっている）という
状態が生じる。
【０１９８】したがって、シフトレジスタ２２と出力ゲ
ート２４間に作製するインバータ回路２３数は少ない方
がよいが、出力ゲート２４を構成するＴＦＴのチャンネ
ルのゲート幅Ｗは非常に大きい方がよい。また、シスト
レジスタ２２の出力段のゲート駆動能力は小さいので、
シフトレジスタを構成するゲート回路（ＮＡＮＤ回路な
ど）で直接、出力ゲート２４を駆動することは不可能で
ある。そのため、インバータを多段接続する必要がある
が、例えば、図１０のインバータ回路２３ｄのＷ４／Ｌ
４（Ｐチャンネルのチャンネル幅／Ｐチャンネルのチャ
ンネル長）のサイズと、インバータ回路２３ｃのＷ３／
Ｌ３のサイズの比が大きいと遅延時間が長くなり、ま
た、インバータの特性がばらつきをも大きくする。
【０１９９】図１１に遅延時間ばらつき（点線）と遅延
時間比（実線）の関係を示す。横軸は（Ｗｎ−１／Ｌｎ
−１）／（Ｗｎ／Ｌｎ）で示す。例えば、図１０でイン
バータ回路２３ｄとインバータ回路２３ｃのチャンネル
長Ｌが同一で２Ｗ３＝Ｗ４であれば、（Ｗ３／Ｌ３）／
（Ｗ４／Ｌ４）＝０．５である。図１１のグラフにおい
て、遅延時間比は（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌ
ｎ）＝０．５のときを１とし、遅延同様に時間ばらつき
も１としている。
【０２００】図１１では（Ｗｎ−１／Ｌｎ−１）／（Ｗ
ｎ／Ｌｎ）が大きくなるほどインバータ回路２３の接続
段数が多くなり、遅延時間ばらつきも大きくなることを
示している。また、（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／
Ｌｎ）が小さくなるほどインバータ回路２３から次段の
インバータ回路２３への遅延時間が長くなることを示し
ている。このグラフから遅延時間比および遅延時間ばら
つきを２以内にすることが設計上有利であることがわか
る。したがって、次式の条件を満たせればよい。
【０２０１】０．２５≦（Ｗｎ−１／Ｌｎ−１）／（Ｗ
ｎ／Ｌｎ）≦０．７５ また、各インバータ回路２３のＰチャンネルのＷ／Ｌ比
（Ｗｐ／Ｌｐ）とＮチャンネルのＷ／Ｌ比（Ｗｓ／Ｌ
ｓ）とは以下の関係を満たす必要がある。
【０２０２】 ０．４≦（Ｗｓ／Ｌｓ）／（Ｗｐ／Ｌｐ）≦０．８ さらに、シフトレジスタの出力端から出力ゲート（ある
いはトランスファーゲート）間に形成されるインバータ
回路２３の段数ｎは次式を満たすと遅延時間のばらつき
も少なく良好である。
【０２０３】３≦ｎ≦８モビリティμにも課題がある。
Ｎチャンネルトランジスタのモビリティμｎが小さいと
ＴＧおよびインバータのサイズが大きくなり、消費電力
等が大きくなる。また、ドライバの形成面積が大きくな
り、パネルサイズも大きくなってしまう。一方、モビリ
ティμｎが大きいとトランジスタの特性劣化を引き起こ
しやすいので、モビリティμｎは以下の範囲がよい。
【０２０４】５０≦μｎ≦１５０また、シフトレジスタ
２２内のクロック信号のスルーレートは、５００Ｖ／μ
ｓｅｃ以下にする。スルーレートが高いとＮチャンネル
トランジスタの劣化が激しいからである。
【０２０５】なお、図１０でシフトレジスタの出力には
インバータ回路２３を多段に接続するとしたが、ＮＡＮ
Ｄ回路でもよい。ＮＡＮＤ回路でもインバータを構成す
ることができるからである。つまり、インバータ回路２
３の接続段数とはゲートの接続段数と考えればよい。こ
の場合も、今まで説明したＷ／Ｌ比等の関係が適用され
る。また、以上の図１０、図１１を用いて説明した事項
は図４６、図４７、図４９などにも適用される。
【０２０６】また、図１０などにおいて画素のスイッチ
ングトランジスタがＰチャンネルの時は、最終段のイン
バータからの出力は、オン電圧Ｖｇｌがゲート信号線１
７に印加され、オフ電圧Ｖｇｈがゲート信号線１７に印
加される。逆に、画素のスイッチングトランジスタがＮ
チャンネルの時は、最終段のインバータからの出力は、
オフ電圧Ｖｇｈがゲート信号線１７に印加され、オン電
圧Ｖｇｌがゲート信号線１７に印加される。
【０２０７】以上の実施例では、ゲートドライバを高温
ポリシリコンあるいは低温ポリシリコン技術などで画素
１６と同時に作製するとしたが、これに限定されるもの
ではない。例えば、図１２に図示するように別途、半導
体チップで作製したソースドライバ１４、ゲートドライ
バ１２を表示パネル８２に積載してもよい。
【０２０８】また、表示パネル８２を携帯電話などの情
報表示装置に使用する場合、ソースドライバ１４、ゲー
トドライバ１２を図１２に示すように、表示パネルの一
辺に実装することが好ましい（なお、このように一辺に
ドライバＩＣを実装する形態を３辺フリー構成（構造）
と呼ぶ。従来は、表示領域のＸ辺にゲートドライバ１２
が実装され、Ｙ辺にソースドライバ１４が実装されてい
た）。表示画面２１の中心線が表示装置の中心になるよ
うに設計し易く、また、ドライバＩＣの実装も容易とな
るからである。なお、ゲートドライバ回路を高温ポリシ
リコンあるいは低温ポリシリコン技術などを用いて３辺
フリーの構成として作製してもよい（つまり、図１２の
ソースドライバ１４とゲートドライバ１２のうち、少な
くとも一方をポリシリコン技術でアレイ基板４９に直接
形成する）。
【０２０９】なお、３辺フリー構成とは、アレイ基板４
９に直接ＩＣを積載あるいは形成した構成だけでなく、
ソースドライバ１４、ゲートドライバ１２などを取りつ
けたフィルム（ＴＣＰ、ＴＡＢ技術など）をアレイ基板
４９の一辺（もしくはほぼ一辺）に貼りつけた構成も含
む。つまり、２辺にＩＣが実装、あるいは取りつけられ
ていない構成、配置あるいはそれに類似するすべてを意
味する。
【０２１０】図１２のように、ゲートドライバ１２をソ
ースドライバ１４の横に配置すると、ゲート信号線１７
はＣ辺に沿って表示画面２１まで形成される必要がある
（図１３等参照）。
【０２１１】なお、Ｃ辺に形成するゲート信号線１７の
ピッチは５μｍ以上１２μｍ以下にする。５μｍ未満で
は隣接ゲート信号線に寄生容量の影響によりノイズが乗
ってしまうからである。実験によれば、７μｍ以下で寄
生容量の影響が顕著に発生し、さらに５μｍ未満では表
示画面にビート状などの画像ノイズが激しく発生する。
特に、ノイズの発生は画面の左右で異なり、このビート
状などの画像ノイズを低減することは困難である。ま
た、低減１２μｍを越えると表示パネルの額縁幅Ｄが大
きくなりすぎ実用的でない。
【０２１２】前述の画像ノイズを低減するためには、ゲ
ート信号線１７を形成した部分の下層あるいは上層に、
グラントパターン（一定電圧に電圧固定あるいは全体と
して安定した電位に設定されている導電パターン）を配
置することにより低減できる。また、別途設けたシール
ド板（シールド箔（一定電圧に電圧固定あるいは全体と
して安定した電位に設定されている導電パターン））を
ゲート信号線１７上に配置すればよい。
【０２１３】図１３のＣ辺のゲート信号線１７はＩＴＯ
電極で形成してもよいが、低抵抗化するため、ＩＴＯと
金属薄膜とを積層して形成したり、金属膜で形成するこ
とが好ましい。ＩＴＯと積層する場合は、ＩＴＯ上にチ
タン膜を形成し、その上にアルミニウムあるいはアルミ
ニウムとモリブデンの合金薄膜を形成する。もしくはＩ
ＴＯ上にクロム膜を形成する。金属膜の場合は、アルミ
ニウム薄膜、クロム薄膜で形成する。以上の事項は本発
明の他の実施例でも同様である。
【０２１４】図１４ではソースドライバ１４とゲートド
ライバ１２とを１チップ化（１チップドライバＩＣ１４
ａ）している。１チップ化すれば、表示パネル８２への
ＩＣチップの実装が１個で済む。したがって、実装コス
トも低減できる。また、１チップドライバＩＣ１４ａ内
で使用する各種電圧も同時に発生させることができる。
【０２１５】なお、ソースドライバ１４、ゲートドライ
バ１２、１チップドライバＩＣ１４ａはシリコンなどの
半導体ウェハで作製し、表示パネル８２に実装するとし
たがこれに限定されるものではなく、低温ポリシリコン
技術、高温ポリシリコン技術により表示パネル８２に直
接形成してもよい。
【０２１６】図１５では、ソースドライバ１４の両端に
ゲートドライバ１２ａ、１２ｂを実装する（あるいは形
成する）としたがこれに限定されるのものではない。例
えば、図１２に示すように、ソースドライバ１４に隣接
した一方の側に１つのゲートドライバ１２を配置しても
よい。なお、図１５などにおいて太い実線で図示した箇
所はゲート信号線１７が並列して形成した箇所を示して
いる。したがって、ｂの部分（画面下部）は走査信号線
の本数分のゲート信号線１７が並列して形成され、ａの
部分（画面上部）はゲート信号線１７が１本形成されて
いる。
【０２１７】なお、図１５のように、２つのゲートドラ
イバ１２ａ、１２ｂを使用すると図１５のＣ辺に並列し
て形成するゲート信号線１７ａの本数が走査線数の１／
２となる（画面の左右にゲート信号線数の１／２ずつ配
置できるからである）。したがって、額縁が画面の左右
で均等になるという特徴を持つようになる。
【０２１８】本発明はゲート信号線１７の走査方向と、
画面分割にも特徴がある。例えば、図１５ではゲートド
ライバ１２ａが画面上部のゲート信号線１７ｂと接続さ
れている。また、ゲートドライバ１２ｂが画面下部のゲ
ート信号線１７ａと接続されている。ゲート信号線１７
の走査方向も矢印Ａで示すように画面の上部から下部の
方向である。なお、ソース信号線１８は画面上部と画面
下部で共通である。
【０２１９】図１６ではゲートドライバ１２ａが画面上
部の隣接したゲート信号線１７と異なるように接続され
ている。ゲートドライバ１２ａは奇数番目のゲート信号
線１７ｂと接続されている。また、ゲートドライバ１２
ｂは偶数番目のゲート信号線１７ａと接続されている。
ゲート信号線の走査方向は、ゲート信号線１７ｂは画面
上部から下部の方向である（矢印Ａ）。ゲート信号線１
７ａは画面下部から上部の方向である（矢印Ｂ）。この
ように、ゲート信号線１７をゲートドライバ１２と接続
することにより、また、ゲート信号線の走査方法を所定
の方向とすることにより、表示画面２１に輝度傾斜が発
生せず、フリッカの発生も抑制することができる。な
お、ソース信号線１８は画面上部と画面下部で共通であ
る。ただし、画面の上下で分割してもよいことは言うま
でもない。以上の事項は他の実施例にも適用される。
【０２２０】１チップ化している図１４でもゲートドラ
イバ１２ａが画面上部のゲート信号線１７ｂと接続され
ている。また、ゲートドライバ１２ｂが画面下部のゲー
ト信号線１７ａと接続されている。ゲート信号線１７ｂ
の走査方向は矢印Ａで示すように、画面の上部から下部
の方向である。ゲート信号線１７ａの走査方向は矢印Ｂ
で示すように、画面の下部から上部の方向である。な
お、ソース信号線１８は画面上部と画面下部で共通であ
る。このように、ゲート信号線１７をゲートドライバ１
２と接続することにより、また、ゲート信号線の走査方
法を所定の方向とすることにより、表示画面２１に輝度
傾斜が発生せず、フリッカの発生も抑制することができ
る。
【０２２１】なお、１チップドライバＩＣ１４ａはシリ
コンなどの半導体ウェハで作製し、表示パネル８２に実
装するとしたがこれに限定されるものではなく、低温ポ
リシリコン技術、高温ポリシリコン技術により表示パネ
ル８２に直接形成してもよい。また、画面の上部を駆動
するドライバＩＣを表示画面の上辺に配置し、画面の下
部を駆動するドライバＩＣを表示画面の下辺に配置して
もよい（つまり、実装ＩＣは２チップとなる）。以上の
事項は他の本発明の実施例にも適用される。
【０２２２】図１４および図１５では画面を中央部で分
割するように表現したが、これに限定されるものではな
い。例えば、図１５の場合は、表示画面２１ａを小さく
し、表示画面２１ｂを大きくしてもよい。この表示画面
２１ａをパーシャル表示領域とし（図１７参照）、主と
して時刻表示や日付表示を行い、低消費電力モードで使
用する。図１４および図１５ではゲート信号線１７ｂで
表示画面２１ａを表示し、ゲート信号線１７ａで表示画
面２１ｂを表示している。
【０２２３】また、図１７などでは、図１８で図示する
ように、表示画面２１ａを３辺フリーの構成とし、表示
画面２１ｂを従来のソースドライバ１４とゲートドライ
バ１２を別個の辺に配置する構成としてもよい。つま
り、ゲート信号線１７ａとソース信号線１８ａは１チッ
プドライバＩＣ１４ａから出力するということである。
【０２２４】また、図１９に図示するように、表示画面
２１を２１ａと２１ｂの２つの画面に分割し、それぞれ
の画面に対応するソースドライバ１４、ゲートドライバ
１２を配置してもよい。図１９では各ソースドライバ１
４から出力する映像信号の書き込み時間が他の実施例と
比較して２倍になるので、十分に画素に信号を書き込む
ことができる。また、図２０に図示するように、表示画
面２１は１つにして画面の上下に各１つずつソースドラ
イバ１４を配置してもよい。このことは、ゲートドライ
バ１２に対しても同様に適用できる。
【０２２５】なお、以上の実施例はゲート信号線１７を
平行に形成し、画素領域まで配線する構成であったが、
これに限定されるものではなく、図２１に図示するよう
にソース信号線１８を１辺に平行に配線するように構成
してもよいことは言うまでもない。
【０２２６】図１７、図１８、図１９などにおいて、表
示画面２１ａと２１ｂでフレームレート（駆動周波数ま
たは単位時間（１秒間）あたりの画面書き換え回数）を
変化させたりすることも低消費電力化に有効な手段であ
る。また、表示画面２１ａと２１ｂで表示色数または表
示色を変化させるのも低消費電力化に有効である。
【０２２７】図６で図示した構成では、ＥＬ素子１５の
カソードはＶｓ１電位に接続されている。しかし、各色
を構成する有機ＥＬの駆動電圧が異なるという問題があ
る。例えば、単位平方センチメートルあたり０．０１Ａ
の電流を流した場合、青（Ｂ）ではＥＬ素子の端子電圧
は５Ｖであるが、緑（Ｇ）および赤（Ｒ）では９Ｖであ
る。つまり、端子電圧が、Ｂ、ＧとＲで異なる。したが
って、Ｂ、ＧとＲでは保持するＴＦＴ１１ｃ、１１ｄの
ソース−ドレイン電圧（ＳＤ電圧）が異なり、各色でト
ランジスタのソース−ドレイン電圧（ＳＤ電圧）間のオ
フリーク電流も異なることになる。オフリーク電流が発
生し、かつオフリーク特性が各色で異なると、色バラン
スのずれた状態でフリッカが発生する、発光色に相関し
てガンマ特性がずれるという複雑な表示状態となる。
【０２２８】この課題に対応するため、本発明では図２
２に図示するように、少なくともＲ、Ｇ、Ｂ色のうち、
１つのカソード電極の電位を他色のカソード電極の電位
と異ならせるように構成している。具体的には、図２２
ではＢをカソード電極５３ａとし、ＧとＲをカソード電
極５３ｂとしている。
【０２２９】カソード電極５３ａは、各色の有機ＥＬを
塗り分けたメタルマスク技術を用いて形成する。メタル
マスクを用いるのは、有機ＥＬが水に弱くエッチングな
どを行うことができないからである。メタルマスク（図
示せず）を用いて、カソード電極５３ａを蒸着し、同時
にコンタクトホール５２ａに接続する。そして、コンタ
クトホール５２ａによりＢカソード配線５１ａと電気的
接続を取ることができる。
【０２３０】カソード電極５３ｂも同様に、各色の有機
ＥＬを塗り分けたメタルマスク技術を用いて形成する。
メタルマスク（図示せず）を用いて、カソード電極５３
ｂを蒸着し、同時にコンタクトホール５２ｂに接続す
る。コンタクトホール５２ｂによりＲＧカソード配線５
１ｂと電気的接続を取ることができる。なお、カソード
電極のアルミ膜厚は７０ｎｍ以上２００ｎｍ以下となる
ように形成するとよい。
【０２３１】以上の構成により、カソード電極５３ａと
５３ｂには異なる電圧を印加することができるから、図
６のＶｄｄ電圧が各色共通であっても、ＲＧＢのうち、
少なくとも１色のＥＬ素子に印加する電圧を変化させる
ことができる。なお、図２２において、ＲＧは同一のカ
ソード電極５３ｂとしたがこれに限定されるものではな
く、ＲとＧで異なるカソード電極となるように構成して
もよい。
【０２３２】以上のように構成することにより、各色で
トランジスタのソース−ドレイン電圧（ＳＤ電圧）間で
のオフリーク電流の発生、キンク現象を防止することが
できる。したがって、フリッカが発生せず、発光色に相
関してガンマ特性がずれるということもなく、良好な画
像表示を実現できる。
【０２３３】また、図６のＶｓ１をカソード電圧とし、
このカソード電圧を各色で異なるようにするとしたがこ
れに限定されるものではなく、アノード電圧Ｖｄｄを各
色で異なるように構成してもよい。例えば、Ｒ画素のＶ
ｄｄ電圧を８Ｖにし、Ｇを６Ｖ、Ｂを１０Ｖとする構成
としてもよい。これらのアノード電圧、カソード電圧は
±１Ｖの範囲で調整できるように構成されることが好ま
しい。
【０２３４】パネルサイズが２インチ程度であっても、
Ｖｄｄ電圧と接続されるアノードからは１００ｍＡ近く
電流が出力される。そのため、アノード配線（電流供給
線）２０の低抵抗化は必須である。この課題に対応する
ため、本発明では図１８で図示するように、アノード配
線６３を表示領域の上側と下側から供給している（両端
給電）。以上のように両端給電することにより、画面の
上下での輝度傾斜の発生がなくなる。
【０２３５】発光輝度を高めるためには画素電極４８を
粗面化するとよい。この構成を図５に示す。まず、画素
電極４８を形成する箇所にスタンパ技術を用いて微細な
凹凸を形成する。画素が反射型の場合は、スパッタリン
グ法で約２００ｎｍのアルミニウムの金属薄膜を形成し
て画素電極４８を形成する。画素電極４８が有機ＥＬと
接する箇所には凸部が設けられ、粗面化される。なお、
単純マトリックス型表示パネルの場合は、画像電極４８
はストライプ状電極とする。また、凸部は凸状だけに限
定されるものではなく、凹状でもよい。また、凹と凸と
を同時に形成してもよい。
【０２３６】突起の大きさは直径４μｍ程度、隣接間距
離の平均値を１０μｍ、２０μｍ、４０μｍにし、それ
ぞれ突起の単位面積密度を１０００〜１２００個／ｍｍ
2、１００〜１２０個／ｍｍ2、６００〜８００個／ｍｍ
2として輝度測定を行ったところ、突起の単位面積密度
が大きくなるほど発光輝度が強くなることがわかった。
したがって、画素電極４８上の突起の単位面積密度を変
えることで、画素電極の表面状態を変えて発光輝度を調
整できることがわかった。検討によれば、突起の単位面
積密度を１００個／ｍｍ2以上８００個／ｍｍ2以下とす
ることで良好な結果を得ることができた。
【０２３７】有機ＥＬは自己発光素子である。この発光
による光がスイッチング素子としてのＴＦＴに入射する
とホトコンダクタ現象（ホトコン）が発生する。ホトコ
ンとは、光励起によりＴＦＴなどのスイッチング素子の
オフ時でのリーク（オフリーク）が増える現象を言う。
【０２３８】この課題に対処するため、本発明では図２
４に示すように、ゲートドライバ１２（場合によっては
ソースドライバ１４）の下層、画素ＴＦＴ１１の下層に
遮光膜９１を形成している。遮光膜９１はクロムなどの
金属薄膜で形成し、その膜厚は５０ｎｍ以上１５０ｎｍ
以下にする。膜厚が薄いと遮光効果が乏しく、厚いと凹
凸が発生して上層のＴＦＴ１１のパターニングが困難に
なるからである。
【０２３９】遮光膜９１上に２０ｎｍ以上１００ｎｍ以
下の無機材料からなる平滑化膜７１ａを形成する。ある
いは、この遮光膜９１のレイヤーを用いてコンデンサ１
９の一方の電極を形成してもよい。この場合、平滑化膜
７１ａは極力薄く作り、コンデンサの容量値を大きくす
ることが好ましい。また、遮光膜９１をアルミで形成
し、陽極酸化技術を用いて酸化シリコン膜を遮光膜９１
の表面に形成し、この酸化シリコン膜をコンデンサ１９
の誘電体膜として用いてもよい。平滑化膜７１ｂ上には
ＨＡ構造の画素電極が形成される。
【０２４０】ゲートドライバ１２などは裏面だけでな
く、表面からの光の進入も抑制するべきである。なぜな
ら、ホトコンの影響により誤動作するからである。した
がって、本発明において、カソード電極が金属膜の場合
は、ゲートドライバ１２などの表面にもカソード電極を
形成し、この電極を遮光膜として用いている。
【０２４１】しかし、ゲートドライバ１２の上にカソー
ド電極を形成すると、このカソード電極からの電界によ
るドライバの誤動作、あるいはカソード電極とドライバ
回路の電気的接触が発生する可能性がある。この課題に
対処するため、本発明ではゲートドライバ１２などの上
に少なくとも１層、好ましくは複数層の有機ＥＬ膜を画
素電極上の有機ＥＬ膜形成と同時に形成する。基本的に
有機ＥＬ膜は絶縁物であるから、ゲートドライバ上に有
機ＥＬ膜を形成することにより、カソードとゲートドラ
イバ間が隔離され、前述の課題を解消することができ
る。
【０２４２】一方、カソード電極が透明電極の場合、つ
まり、画素電極を反射タイプとし共通電極を透明電極
（ＩＴＯ、ＩＺＯなど）にする光上取り出しの構造の場
合は、透明電極のシート抵抗値が問題となる。なぜな
ら、透明電極は高抵抗であるが、有機ＥＬのカソードに
は高い電流密度で電流を流す必要があるからである。し
たがって、ＩＴＯ膜の単層でカソード電極を形成すると
発熱により加熱状態となったり、表示画面に極度の輝度
傾斜が発生したりする。
【０２４３】この課題に対応するため、カソード電極の
表面に金属薄膜からなる低抵抗化配線９２を形成してい
る。低抵抗化配線９２は液晶表示パネルのブラックマト
リックス（ＢＭ）と同様の構成（クロムまたはアルミ材
料で５０ｎｍ〜２００ｎｍの膜厚）で、かつ同様の位置
（画素電極間、ゲートドライバ１２の上など）である。
ただし、有機ＥＬではＢＭを形成する必要はないから機
能は全く異なる。なお、低抵抗化配線９２は透明電極７
２の表面に限定されるものではなく、裏面（有機ＥＬ膜
と接する面）に形成してもよい。また、ＢＭ状に形成し
た金属膜として、Ｍｇ・Ａｇ、Ｍｇ・Ｌｉ、Ａｌ・Ｌｉ
などの合金あるいは積層構造体など、アルミニウム、マ
グネシウム、インジウム、銅または各々の合金等を用い
てもよい。なお、ＢＭ上には腐食などを防止するため、
さらにＩＴＯ、ＩＺＯ膜を積層し、また、ＳｉＮｘ、Ｓ
ｉＯ2などの無機薄膜、あるいはポリイミドなどの有機
薄膜を形成する。
【０２４４】図８に示す画素は駆動用ＴＦＴ１１ｂと変
換用ＴＦＴ１１ａとがカレントミラーの関係にあり、こ
れらの特性（閾値Ｖｔ、Ｓ値、モビリティμなど）が一
致していなければならない。また、図６の画素において
も、各ＴＦＴの特性が一致していることが好ましいこと
は言うまでもない。
【０２４５】画素１６のＴＦＴ１１を構成する半導体膜
は、低温ポリシリコン技術において、レーザアニールに
より形成するのが一般的である。このレーザアニールの
条件のばらつきがＴＦＴ１１特性のばらつきとなる。し
かし、１画素１６内のＴＦＴ１１の特性が一致していれ
ば、図６、図８などの電流プログラムを行う方式におい
ては、所定の電流がＥＬ素子１５に流れるように駆動す
ることができる。この点は、電圧プログラムにない利点
である。
【０２４６】この課題に対して、本発明では図２５に示
すように、アニールの時のレーザー照射スポット２３０
をソース信号線１８と平行に照射する。また、１画素列
に一致するようにレーザー照射スポット２３０を移動さ
せる。もちろん、１画素列に限定されるものではなく、
例えば、図２５のＲＧＢを１画素１６という単位でレー
ザーを照射してもよい（この場合は、３画素列というこ
とになる）。特に、画素はＲＧＢの３画素で正方形の形
状となるように作製されている。したがって、Ｒ、Ｇ、
Ｂの各画素は縦長の画素形状となる。そのため、画素１
６内に形成されるＴＦＴ１１の配置は、図２５に図示す
るように縦方向に配置される（変換用ＴＦＴ１１ａ、駆
動用ＴＦＴ１１ｂ）。したがって、レーザー照射スポッ
ト２３０を縦長にしてアニールすることにより、１画素
内ではＴＦＴ１１の特性ばらつきが発生しないようにす
ることができる。
【０２４７】一般的に、レーザー照射スポット２３０の
長さは１０インチというように固定値である。このレー
ザー照射スポット２３０を移動させるのであるから、１
つのレーザー照射スポット２３０を移動できる範囲内に
おさめられるようにパネルを配置する必要がある（つま
り、パネルの表示画面２１の中央部でレーザー照射スポ
ット２３０が重ならないようにする）。
【０２４８】図２６の構成では、レーザー照射スポット
２３０の長さの範囲内に３つのパネルが縦に配置される
ように形成されている。レーザー照射スポット２３０を
照射するアニール装置はガラス基板２４１の位置決めマ
ーカ２４２ａ、２４２ｂを認識してレーザー照射スポッ
ト２３０を移動させる。位置決めマーカ２４２の認識は
パターン認識装置で行う。アニール装置（図示せず）は
位置決めマーカ２４２を認識し、画素列の位置を割り出
す。そして、ちょうど画素列位置に重なるようにレーザ
ー照射スポット２３０を照射してアニールを順次行う。
【０２４９】図６に示すように、ゲート信号線１７ａは
行選択期間に導通状態（ここでは図６のＴＦＴ１１がＰ
チャネルトランジスタであるためローレベルで導通とな
る）となり、ゲート信号線１７ｂは非選択期間時に導通
状態となる。
【０２５０】ソース信号線の状態が階調０表示状態であ
ったときに、階調１に対する電流値を印加し、行選択期
間を７５μ秒で動作させると、図２７の実線ａに示すよ
うに、ソース信号線１８の寄生容量が増加すると、ＥＬ
素子１５に出力される電流値が減少する。
【０２５１】図２７の点線ｂは実線ａに比べて階調１に
対する電流値を１０倍流した場合であり、ソース信号線
１８の寄生容量の増加に対し、ＥＬ素子１５に出力され
る電流値の減少割合は小さくなる。所定電流値に対し、
１０％程度のばらつきは人間の目にとって輝度の差とし
て観測できないことから、１０％程度の低下を認めると
すると許容されるソース容量は実線ａでは２ｐＦ以下、
点線ｂでは２５ｐＦ以下となる。
【０２５２】ソース信号線１８の電流値変化に要する時
間ｔは、浮遊容量の大きさをＣ、ソース信号線の電圧を
Ｖ、ソース信号線に流れる電流をＩとすると、ｔ＝Ｃ・
Ｖ／Ｉであるため、電流値を１０倍大きくできることは
電流値変化に要する時間が１／１０近くまで短くでき
る、またはソース容量が１０倍になっても所定の電流値
に変化できるということを示す。したがって、短い水平
走査期間内に所定の電流値を書き込むためには電流値を
増加させることが有効である。
【０２５３】入力電流を１０倍にすると出力電流も１０
倍となり、ＥＬ素子の輝度が１０倍となるよう所定の輝
度を得るために、図６のスイッチング用ＴＦＴ１１ｄの
導通期間を従来の１／１０とし、発光期間を１／１０と
することで、所定輝度を表示するようにした。つまり、
ソース信号線１８の寄生容量の充放電を十分に行い、所
定の電流値を画素１６の変換用ＴＦＴ１１ａに対してプ
ログラムを行うためには、ソースドライバ１４から比較
的大きな電流を出力する必要がある。しかし、このよう
に大きな電流をソース信号線１８に流すとこの電流値が
画素にプログラムされてしまい、所定の電流に対し大き
な電流がＥＬ素子１５に流れる。例えば、１０倍の電流
でプログラムすれば、当然１０倍の電流がＥＬ素子１５
に流れ、ＥＬ素子１５は１０倍の輝度で発光する。つま
り、所定の発光輝度にするためには、ＥＬ素子１５に流
れる時間を１／１０にすればよい。このように駆動する
ことにより、ソース信号線１８の寄生容量を十分に充放
電できるし、所定の発光輝度を得ることができる。
【０２５４】なお、１０倍の電流値を画素の変換用ＴＦ
Ｔ１１ａ（正確にはコンデンサ１９の端子電圧を設定し
ている）に書き込み、ＥＬ素子１５のオン時間を１／１
０にするとしたがこれは一例である。場合によっては、
１０倍の電流値を画素の変換用ＴＦＴ１１ａに書き込
み、ＥＬ素子１５のオン時間を１／５にしてもよい。逆
に、１０倍の電流値を画素の変換用ＴＦＴ１１ａに書き
込み、ＥＬ素子１５のオン時間を２倍にする場合もある
であろう。本発明は、画素への書き込み電流を所定値以
外の値にし、ＥＬ素子１５に流れる電流を間欠状態にし
て駆動することに特徴がある。本明細書では説明を容易
にするため、Ｎ倍の電流値を画素のＴＦＴ１１に書き込
み、ＥＬ素子１５のオン時間を１／Ｎ倍にするとして説
明する。しかし、これに限定されるものではなく、Ｎ１
倍の電流値を画素のＴＦＴ１１に書き込み、ＥＬ素子１
５のオン時間を１／Ｎ２倍（Ｎ１とＮ２とは異なる）と
してもよいことは言うまでもない。
【０２５５】また、説明を容易にするため、１Ｆ（１フ
ィールドまたは１フレーム）を基準にしてこの１Ｆを１
／Ｎにするとして説明する。しかし、１画素行が選択さ
れ、電流値がプログラムされる時間（通常、１水平走査
期間（１Ｈ））があるし、また、走査状態によっては誤
差も生じるので、以上の説明はあくまでも説明を容易に
するための便宜状の問題だけであり、これに限定される
ものではない。
【０２５６】有機（無機）ＥＬ表示装置は、ＣＲＴのよ
うに電子銃で線表示の集合として画像を表示するディス
プレイとは表示方法が基本的に異なる点にも課題があ
る。つまり、ＥＬ表示装置では、１Ｆ（１フィールドあ
るいは１フレーム）の期間の間は、画素に書き込んだ電
流（電圧）を保持する。そのため、動画表示を行うと表
示画像の輪郭ぼけが発生するという課題を発生させる。
【０２５７】本発明では、１Ｆ／Ｎの期間の間だけ、Ｅ
Ｌ素子１５に電流を流し、他の期間（１Ｆ（Ｎ−１）／
Ｎ）は電流を流さない。この駆動方式を実施し画面の一
点を観測した場合を考える。この表示状態では１Ｆごと
に画像データ表示、黒表示（非点灯）が繰り返し表示さ
れる。つまり、画像データ表示状態が時間的に飛び飛び
表示（間欠表示）状態となる。動画データ表示を、この
間欠表示状態でみると画像の輪郭ぼけがなくなり良好な
表示状態を実現できる。つまり、ＣＲＴに近い動画表示
を実現することができる。また、間欠表示を実現する
が、回路のメインクロックは従来と変わらない。したが
って、回路の消費電力が増加することもない。
【０２５８】液晶表示パネルの場合は、光変調をする画
像データ（電圧）は液晶層に保持されており、黒挿入表
示を実施しようとすると液晶層に印加しているデータを
書き換える必要がある。そのため、ソースドライバ１４
の動作クロックを高くし、画像データを黒表示データと
交互にソース信号線１８に印加しなければならないの
で、黒挿入表示（黒表示などの間欠表示）を実現しょう
とするためには回路のメインクロックをあげる必要があ
る。また、時間軸伸張を実施するための画像メモリも必
要になる。
【０２５９】しかし、本発明のＥＬ表示パネルの画素構
成では、図６、図４７、図５２〜５６、図５９〜図６
３、図７１、図７４、図７５、図９５などに示すよう
に、画像データはコンデンサ１９に保持されており、こ
のコンデンサ１９の端子電圧に対応する電流をＥＬ素子
１５に流している。したがって、画像データは液晶表示
パネルのように光変調層に保持されているのではない。
【０２６０】本発明はスイッチング用ＴＦＴ１１ｄ、あ
るいはＴＦＴ１１ｅなどをオンオフさせるだけでＥＬ素
子１５に流す電流を制御する。つまり、ＥＬ素子１５に
流れる電流Ｉｗをオフしても、画像データはそのままコ
ンデンサ１９に保持されている。したがって、次のタイ
ミングでスイッチング素子などをオンさせ、ＥＬ素子１
５に電流を流せば、その流れる電流は前に流れていた電
流値と同一である。本発明では黒挿入表示（黒表示など
の間欠表示）を実現しようとする際においても回路のメ
インクロックをあげる必要がない。また、時間軸伸張を
実施する必要もないため、画像メモリも不要である。ま
た、有機ＥＬ素子１５は電流を印加してから発光するま
での時間が短く高速応答である。そのため、動画表示に
適し、さらに間欠表示を実施することにより従来のデー
タ保持型の表示パネル（液晶表示パネル、ＥＬパネルな
ど）の問題である動画表示の問題を解決できる。
【０２６１】図２８に示すように、ゲート信号線１７ｂ
は従来導通期間が１Ｆ（電流プログラム時間を０とした
時、通常プログラム時間は１Ｈであり、ＥＬ表示装置の
画素行数は少なくとも１００行以上であるので、１Ｆと
しても誤差は１％以下である）とし、Ｎ＝１０とすれ
ば、図２７によると、最も変化に時間のかかる階調０か
ら階調１へもソース容量が２０ｐＦ程度であれば７５μ
秒程度で変化できる。これは、２型程度のＥＬ表示装置
であればフレーム周波数６０Ｈｚで駆動できることを示
している。
【０２６２】更に、大型の表示装置でソース容量が大き
くなる場合は、ソース電流を１０倍以上にしてやればよ
い。一般に、ソース電流値をＮ倍にした場合、ゲート信
号線１７ｂ（ＴＦＴ１１ｄ）の導通期間を１Ｆ／Ｎとす
ればよい。これにより、テレビ、モニター用の表示装置
などにも適用が可能である。
【０２６３】以下、図面を参照しながら、さらに詳しく
説明をする。まず、図６の寄生容量４０４は、ソース信
号線間の結合容量、ソースドライバ１４のバッファ出力
容量、ゲート信号線１７とソース信号線１８とのクロス
容量などにより発生する。この寄生容量４０４は通常１
０ｐＦ以上となる。電圧駆動の場合、ソースドライバ１
４からは低インピーダンスで電圧がソース信号線１８に
印加されるため、寄生容量４０４が多少大きくとも駆動
では問題とならない。
【０２６４】しかし、電流駆動において、特に黒レベル
の画像表示では５ｎＡ以下の微小電流で画素のコンデン
サ１９をプログラムする必要がある。したがって、寄生
容量４０４が所定値以上の大きさで発生すると、１画素
行にプログラムする時間（通常１Ｈ以内、ただし、２画
素行を同時に書き込む場合もあるので１Ｈ以内に限定さ
れるものではない）内に寄生容量を充放電することがで
きない。１Ｈ期間で充放電できなければ、画素への書き
込み不足となり、解像度が全くでない。
【０２６５】図６の画素構成の場合、図７（ａ）に示す
ように、電流プログラム時は、プログラム電流Ｉ１がソ
ース信号線１８に流れる。この電流Ｉ１が変換用ＴＦＴ
１１ａを流れ、プログラム電流Ｉ１を流す電流が保持さ
れるように、コンデンサ１９のＶ１が設定（プログラ
ム）される。このとき、スイッチング用ＴＦＴ１１ｄは
オープン状態（オフ状態）である。
【０２６６】次に、ＥＬ素子１５に電流を流す期間は図
７（ｂ）のようにＴＦＴ１１が動作する。つまり、ゲー
ト信号線１７ａにオフ電圧Ｖｇｈが印加され、変換用Ｔ
ＦＴ１１ａ、取込用ＴＦＴ１１ｃがオフする。一方、ゲ
ート信号線１７ｂにオン電圧Ｖｇｌが印加され、スイッ
チング用ＴＦＴ１１ｄがオンする。
【０２６７】今、プログラム電流Ｉ１が本来流す電流
（所定値）のＮ倍であるとすると、図７（ｂ）のＥＬ素
子１５に流れる電流もＩ１となる。したがって、所定値
のＮ倍の輝度でＥＬ素子１５は発光する。
【０２６８】そこで、スイッチング用ＴＦＴ１１ｄを本
来オンする時間（約１Ｆ）の１／Ｎの期間だけオンさ
せ、他の期間（Ｎ−１）／Ｎをオフさせれば、１Ｆ全体
の平均輝度は所定の輝度となる。この表示状態は、ＣＲ
Ｔが電子銃で画面を走査しているのと近似する。異なる
点は、画像を表示している範囲が画面全体の１／Ｎ（全
画面を１とする）が点灯している点である（ＣＲＴで
は、点灯している範囲は１画素行（厳密には１画素）で
ある）。
【０２６９】本発明では、この１／Ｎの画像表示領域が
図２９（ａ１）に示すように、表示画面２１の上から下
に移動する。本発明では、１Ｆ／Ｎ期間の間だけ、ＥＬ
素子１５に電流が流れ、他の期間（１Ｆ・（Ｎ−１）／
Ｎ）は電流が流れない。したがって、画像は間欠表示と
なるが、人間の目には残像により画像が保持された状態
となるので、全画面が均一に表示されているように見え
る。
【０２７０】この表示状態では１Ｆごとに画像データ表
示、黒表示（非点灯）が繰り返し表示される。つまり、
画像データ表示状態が時間的に飛び飛び表示（間欠表
示）状態となる。液晶表示パネル（本発明以外のＥＬ表
示パネル）では、１Ｆの期間、画素にデータが保持され
ているため、動画表示の場合は画像データが変化しても
その変化に追従することができず、動画ぼけとなってい
た（画像の輪郭ぼけ）。しかし、本発明では画像を間欠
表示するため、画像の輪郭ぼけがなくなり良好な表示状
態を実現できる。つまり、ＣＲＴに近い動画表示を実現
することができるのである。
【０２７１】また、ＥＬ表示装置では、黒表示は完全に
非点灯であるから、液晶表示パネルを間欠表示した場合
のようなコントラスト低下もない。また、図７に示すよ
うに、スイッチング用ＴＦＴ１１ｄをオンオフ操作する
だけで、間欠表示を実現することができる。これは、コ
ンデンサ１９に画像データがメモリされているためであ
る。つまり、各画素１６に、画像データは１Ｆの期間中
は保持されている。この保持されている画像データに相
当する電流をＥＬ素子１５に流すか否かをスイッチング
用ＴＦＴ１１ｄの制御により実現しているのである。
【０２７２】したがって、間欠表示を実現する場合とし
ない場合では、１画素を構成するＴＦＴ１１の個数に変
化はない。つまり、画素構成はそのままで、ソース信号
線１８の寄生容量４０４の影響を除去し、良好な電流プ
ログラムを実現している。その上、ＣＲＴに近い動画表
示を実現しているのである。
【０２７３】また、ゲートドライバ１２の動作クロック
はソースドライバ１４の動作クロックに比較して十分に
遅いため、回路のメインクロックが高くなるということ
はない。また、Ｎの値の変更も容易である。
【０２７４】画像表示方向（画像書き込み方向）は図３
０に図示するように、第１フィールド目では画面の上か
ら下方向とし（図３０（ａ））、次の第２フィールド目
では画面の下から上方向（図３０（ｂ））としてもよ
い。つまり、図３０（ａ）と図３０（ｂ）とを交互に繰
り返せばよいのである。
【０２７５】さらに、図３１に図示するように、第１フ
ィールド目では画面の上から下方向とし（図３１
（ａ））、一旦全画面を黒表示（非表示領域）３１２と
した後（図３１（ｂ））、次の第２フィールド目では画
面の下から上方向（図３１（ｃ））とし、また一旦全画
面を黒表示（非表示領域）３１２としてもよい（図３１
（ｄ））。つまり、図３１（ａ）から図３１（ｄ）の状
態を交互に繰り返せばよいのである。
【０２７６】なお、図３０、図３１などにおいて、画面
の書き込み方法を画面の上から下あるいは下から上とし
たが、これに限定されるものではない。以上の事項は他
の本発明の実施例でも同様である。
【０２７７】図３１（ａ）は画像表示領域３１１を１／
Ｎとし、非表示領域３１２を（Ｎ−１）／Ｎとしている
（ただし、これは理想状態の場合である。現実にはコン
デンサ１９、変換用ＴＦＴ１１ａのＳＧ容量による突き
抜けがあるので異なる）。つまり、画像表示領域３１１
を１つにした場合である。画像表示領域３１１は矢印に
示すように、画面の上から下方向に移動する（図２９
（ａ１）→図２９（ａ２）→図２９（ａ３）→図２９
（ａ１）→）。ただし、この画像表示領域３１１の移動
は画面の上から下方向に移動することに限定されるもの
ではなく、画面の下から上方向に移動するとしてもよ
い。また、１フレーム目（１フィールド目）は画面の上
から下方向に移動させ、次の２フレーム目（２フィール
ド目）は画面の下から上方向に移動するように走査（操
作）してもよいことは言うまでもない。また、画面の右
から左、あるいは画面の左から右に走査（操作）しても
よい。
【０２７８】図２８は動作タイミング波形である。先に
も記載したように、１Ｆの期間で１画面が表示されると
し、１Ｈの期間で電流プログラムされるとしている。図
２８（ａ）は図６（ａ）、（ｂ）におけるゲート信号線
１７ａのタイミング波形を示す。また、図２８（ｂ）
は、ゲート信号線１７ｂのタイミング波形を示す。基本
的には、ゲート信号線１７ｂがオン電圧Ｖｇｌとなった
時にスイッチング用ＴＦＴ１１ｄが導通し（期間は１Ｆ
／Ｎ）、ＥＬ素子１５にピーク電流が所定電流Ｉ１のＮ
倍の電流が流れ、ＥＬ素子１５は所定輝度ＢのＮ倍の輝
度（Ｎ・Ｂ）で発光する。１Ｆ／（Ｎ−１）／Ｎの期間
はスイッチング用ＴＦＴ１１ｄがオフ状態となる。この
ゲート信号線の制御は図１０のように、ゲートドライバ
１２内の２つのシフトレジスタ（２２ａ、２２ｂ）を制
御することにより容易に実現できる。シフトレジスタ２
２ａはゲート信号線１７ａの制御データを保持（走査）
し、シフトレジスタ２２ｂはゲート信号線１７ｂの制御
データを保持（走査）すればよいからである。
【０２７９】図３２はゲート信号線１７ｂの波形を示
す。図３２（ａ）を第１画素行目のゲート信号線１７ｂ
の電圧波形とすると、図３２（ｂ）は第１画素行目に隣
接した第２画素行目のゲート信号線１７ｂの電圧波形を
示す。同様に、図３２（ｃ）は次の第３画素行目のゲー
ト信号線１７ｂの電圧波形、図３２（ｄ）は第４画素行
目のゲート信号線１７ｂの電圧波形を示す。
【０２８０】以上のように、各画素行で、ゲート信号線
１７ｂの波形を同一にし、１Ｈの間隔でシフトさせて印
加していく。このように走査することにより、ＥＬ素子
１５が点灯している時間を１Ｆ／Ｎに規定しながら、順
次点灯する画素行をシフトさせることができるので、各
画素行でゲート信号線１７ｂの波形を同一にし、シフト
させることは容易である。図１０のシフトレジスタ２２
ａ、２２ｂに印加するデータであるＳＴ１、ＳＴ２を制
御すればよいからである。例えば、入力ＳＴ２がＬレベ
ルの時、ゲート信号線１７ｂにオン電圧Ｖｇｌが出力さ
れ、入力ＳＴ２がＨレベルの時、ゲート信号線１７ｂに
オフ電圧Ｖｇｈが出力されるとすれば、ゲート信号線１
７ｂに印加するＳＴ２を１Ｆ／Ｎの期間だけＬレベルで
入力し、他の期間はＨレベルにする。この入力されたＳ
Ｔ２を１Ｈに同期したクロックＣＬＫ２でシフトしてい
くだけである。
【０２８１】同様に、図２８（ａ）に示すゲート信号線
１７ａの波形の作成も容易である。図１０のシフトレジ
スタ２２ａの入力データであるＳＴ１を制御すればよい
からである。例えば、入力ＳＴ１がＬレベルの時、ゲー
ト信号線１７ａにオン電圧Ｖｇｌが出力され、入力ＳＴ
１がＨレベルの時、ゲート信号線１７ａにオフ電圧Ｖｇ
ｈが出力されるとすれば、ゲート信号線１７ａに印加す
るＳＴ１を１Ｈの期間だけＬレベルで入力し、他の期間
はＨレベルにする。この入力されたＳＴ１を１Ｈに同期
したクロックＣＬＫ１でシフトしていくだけである。
【０２８２】図２９（ｂ）は画像表示領域３１１を１／
（２Ｎ）とし、２つの画像表示領域３１１ａ、３１１ｂ
を矢印に示すように、画面の上から下方向に移動した例
である（図２９（ｂ１）→図２９（ｂ２）→図２９（ｂ
３）→図２９（ｂ１）→）。ただし、この画像表示領域
３１１ａ、３１１ｂの移動は画面の上から下方向に移動
することに限定されるものではなく、画面の下から上方
向に移動するとしてもよい。また、１フレーム目（１フ
ィールド目）は画面の上から下方向に移動させ、次の２
フレーム目（２フィールド目）は画面の下から上方向に
移動するように走査（操作）してもよいことは言うまで
もない。また、画面の右から左、あるいは画面の左から
右に走査（操作）してもよい。
【０２８３】さらに、図２９（ｃ）は画像表示領域３１
１を１／（３Ｎ）とし、３つの画像表示領域３１１ａ、
３１１ｂ、３１１ｃを矢印に示すように、画面の上から
下方向に移動した例である（図２９（ｃ１）→図２９
（ｃ２）→図２９（ｃ３）→図２９（ｃ１）→）。
【０２８４】図２９（ｂ）、（ｃ）に示すように、画像
表示領域３１１を複数に分割すればするほど、画像表示
全体のフレームレート（１秒間に画面を書く回数、例え
ばフレームレート６０とは、１秒間に６０回画面を書き
換えること）を低下させることができる。フレームレー
トを低下させれば、その分、回路の動作クロックを低下
させることができるから消費電力を小さくできる。つま
り、ＥＬ素子１５の発光期間が短くなり、かつ見かけ上
の瞬時輝度が高くなり、その上、画像表示領域３１１と
非表示領域３１２とが高速に繰り返されるため、フリッ
カが低減する。したがって、フレームレートを低減する
ことができる。
【０２８５】以上のように駆動させることで、１フレー
ム（１フィールド）内に点灯する回数を増やし、フリッ
カを低減させることができる。ＥＬ素子の点灯において
は点灯回数を増やすことで周波数成分が高くなることか
ら人間の目に観測されにくくなる。例えば、１回あたり
の点灯期間を１／７にして１フレームに７回点灯させる
と、フレーム周波数が３０Ｈｚにおいてもフリッカのな
い表示が実現できた。
【０２８６】スイッチング用ＴＦＴ１１ｄのオンオフを
制御することにより、画像の輝度を調整（可変）するこ
とができる。例えば、図２９（ａ）の場合（画像表示領
域３１１が１つの場合）は、非表示領域３１２の面積を
変化させることにより、表示画面２１の明るさが変化す
る（図３３（ａ１）より図３３（ａ２）の方が暗く、図
３３（ａ２）より図３３（ａ３）の方が暗い）。
【０２８７】同様に、図２９（ｂ）の場合（画像表示領
域３１１が２つの場合）は、図３３（ｂ１）より図３３
（ｂ２）の方が暗く、図３３（ｂ２）より図３３（ｂ
３）の方が表示画面２１の表示輝度が暗くなる。また、
図２９（ｃ）の場合（画像表示領域３１１が３つの場
合、つまり３以上）も同様である（図３３（ｃ１）より
図３３（ｃ２）の方が暗く、図３３（ｃ２）より図３３
（ｃ３）の方が暗くなる）。
【０２８８】なお、図２９では画像表示領域３１１は表
示画面２１上を走査するとしたが、これに限定されるも
のではなく、図３３（ｃ１）、（ｃ２）に図示するよう
に、１フレーム（１フィールド）目は全画面を非表示領
域３１２とし、次の２フレーム（２フィールド）目は全
画面を画像表示領域３１１としてもよい。つまり、全画
面を画像表示状態と非点灯状態とを交互に繰り返す。た
だし、画像表示時間と、非点灯時間とを等時間に限定す
るものではない。例えば、画像表示時間を１Ｆ／４と
し、非点灯時間を３Ｆ／４としてもよい。このように、
画像表示時間と、非点灯時間との割合を変化させること
によっても画像の表示輝度を変化（調整）することがで
きる。
【０２８９】いずれにせよ、図３４に示すように、Ｎの
値を変化させることにより、画像の表示輝度Ｂはリニア
に変化させることができる。また、Ｎの値を制御するだ
けで容易に画像の明るさを可変できる。
【０２９０】図３５は、本発明の表示輝度を調整（制
御）する回路のブロック図である。フレームメモリ（フ
ィールドメモリ）３５４には、外部から入力された映像
データが蓄積される。ＣＰＵ３５３は蓄積された映像デ
ータを用いて演算をする。演算は、映像データの最大輝
度、最適輝度、平均輝度、輝度分布のうち少なくとも１
つ以上を用いる。また、連続する映像データの各フレー
ムの最大輝度、最適輝度、平均輝度、輝度分布およびそ
の変化割合も考慮する。
【０２９１】演算した結果は輝度メモリ３５２にストア
される。輝度メモリ３５２とは画像の明るさを補正した
データである。例えば、海岸などの明るい画面では画像
の平均輝度を明るく補正し、その画像データ内で比較的
暗い部分があるときは、実際値よりも暗い画像データに
変換する。また、夜の画面などでは、画像が全体的に暗
いため、比較的明るい部分をより明るく補正する。
【０２９２】カウンタ回路３５１は図３４のＮ値をいく
らにするかをカウントする回路である。ゲート信号線１
７ｂの波形においてＮ値をリアルタイムで変化させる。
Ｎ値は時間であるから、カウンタでカウントすることに
より容易に変化させることができ、画像の明るさを変更
できる。
【０２９３】切り替え回路３５５は画素１６のＴＦＴ１
１をオンさせる電圧Ｖｇｌとオフさせる電圧Ｖｇｈ（画
素ＴＦＴ１１がＰチャンネルの場合であり、Ｎチャンネ
ルではその逆である）を切り替える回路である。つま
り、カウンタ回路３５１の出力に基づき、図２８（ｂ）
に示す１Ｆ／Ｎの期間を変化させる。したがって、表示
画面２１の明るさをリアルタイムで容易に可変すること
ができる。
【０２９４】映像信号データに応じて表示輝度をリアル
タイムで制御する。このように制御することにより、明
るさ表現のダイナミックレンジを実質上３倍以上に拡大
することができる。また、ＥＬ表示装置は、ＥＬ素子に
電流を流さない時は完全に黒表示（非点灯）となるか
ら、画像表示の黒浮きも発生しない。つまり、コントラ
ストも高くなる。特に電流プログラムの場合、黒表示で
は、画素にプログラムする電流値が１０ｎＡと小さいの
で、寄生容量４０４を十分充放電できず、完全な黒表示
を実現することが難しい。また、ゲート信号線１７に印
加されたパルスによりソース信号線１８に電力が供給さ
れ（突き抜け電圧）、黒浮きが発生する。
【０２９５】本発明は強制的にスイッチング用ＴＦＴ１
１ｄをオフにし、ＥＬ素子１５に電流を供給することを
停止する。したがって、ＥＬ素子１５は完全に非点灯状
態となる。そのため、良好なコントラストを実現でき
る。
【０２９６】なお、図３５において、映像信号の映像デ
ータに基づき、リアルタイムで画像の明るさを変化させ
るとしたが、これに限定するものではない。例えば、ユ
ーザーが明るさ調整スイッチを押したり、明るさ調整ボ
リウムを回したりする時に、この変化を検出してカウン
タ回路３５１のカウンタ値を可変して、表示画面２１の
輝度（あるいはコントラスト、もしくはダイナミックレ
ンジ）を変化させてもよい。また、外光などの明るさを
ホトセンサで検出し、この検出したデータに基づき、表
示画面２１の明るさなどを自動的に変化させてもよい。
また、表示する画像の内容、データにより手動で、ある
いは自動的に変化させるように構成してもよい。
【０２９７】いずれにせよ、図２８、図３５などを用い
て先に説明したように、本発明では、ゲート信号線１７
の制御や、ソース信号線１８に印加する電流（電圧）の
変化により行ってもよいし、また、両者を組み合わせて
行ってもよい。
【０２９８】ゲート信号線１７ｂの１Ｆ／Ｎの期間だ
け、オン電圧Ｖｇｌにする時刻は図３６に図示するよう
に、１Ｆ（１Ｆに限定されるものではなく、単位期間で
よい）期間のうち、どの時刻でもよい。単位時間のう
ち、所定の期間だけＥＬ素子１５をオンさせることによ
り、所定の平均輝度を得るものだからである。ただし、
図３６（ａ）のプログラム期間（１Ｈ）後、すぐにゲー
ト信号線１７ｂをオン電圧ＶｇｌにしてＥＬ素子１５を
発光させる方が、図６のコンデンサ１９の保持率特性の
影響を受けにくくなるのでよい。また、１Ｆ／Ｎの期間
は図３６（ｂ）において、Ａ、Ｂの記号と矢印で示すよ
うに、位置を変化させるように構成してもよい。図１０
におけるＳＴに印加するデータのタイミング（１Ｆのい
つにＬレベルにするか）を調整あるいは可変できるよう
に構成しておけば、この変化も容易に実現できる。
【０２９９】また、図３７に図示するように、ゲート信
号線１７ｂをオン電圧Ｖｇｌにする期間（１Ｆ／Ｎ）を
複数に分割（分割数Ｋ）してもよい。つまり、オン電圧
Ｖｇｌにする期間は１Ｆ／（Ｋ／Ｎ）の期間をＫ回実施
する。このように制御すれば、画像表示状態は図２９
（ｂ）（Ｋ＝２）、図２９（ｃ）（Ｋ＝３）となる。こ
のように、点灯させる画像部（画像表示領域３１１）を
複数に分割することによりフリッカの発生を抑制でき、
低フレームレートの画像表示を実現できる。また、この
画像の分割数も可変できるように構成することが好まし
い。例えば、ユーザーが明るさ調整スイッチを押した
り、明るさ調整ボリウムを回したりすることで、この変
化を検出してＫの値を変更するというように、表示する
画像の内容、データにより手動で、あるいは自動的に変
化させるように構成してもよい。
【０３００】このように、図１０におけるＳＴに印加す
るデータのタイミング（１ＦのいつにＬレベルにする
か）を調整あるいは可変できるように構成しておけば、
Ｋの値（画像表示領域３１１の分割数）を変化させるこ
とも容易に実現できる。
【０３０１】なお、図３７では、ゲート信号線１７ｂを
オン電圧Ｖｇｌにする期間（１Ｆ／Ｎ）を複数に分割
（分割数Ｋ）し、オン電圧Ｖｇｌにする期間は１Ｆ／
（Ｋ／Ｎ）期間をＫ回実施するとしたがこれに限定され
るものではない。１Ｆ／（Ｋ／Ｎ）期間をＬ（Ｌ≠Ｋ）
回実施してもよい。つまり、本発明は、ＥＬ素子１５に
流す期間（時間）を制御することにより表示画面２１を
表示するものであるので、１Ｆ／（Ｋ／Ｎ）の期間をＬ
（Ｌ≠Ｋ）回実施することは本発明の技術的思想に含ま
れる。また、Ｌの値を変化させることにより、表示画面
２１の輝度をデジタル的に変更することができる。例え
ば、Ｌ＝２とＬ＝３では５０％の輝度（コントラスト）
変化をなす。これらの制御も図１０、図３５、図４６、
図４７などの回路構成で容易に実現できる。
【０３０２】また、画像表示領域３１１を分割する時、
ゲート信号線１７ｂをオン電圧Ｖｇｌにする期間は同一
期間に限定されるものではない。例えば、図３８に示す
ように、オン電圧Ｖｇｌにする期間がｔ１とｔ２のよう
に複数の期間としてもよい。
【０３０３】図２８では隣接した画素行を順次点灯（表
示）させるように図示したが、本発明はこれに限定され
るものではない。図３９に図示するように、インターレ
ース走査してもよい。このインターレース走査とは、第
１フィールドでは奇数画素行に画像を書き込み（図３９
（ａ）書き込み画素行３９１）、次の第２フィールドで
は偶数画素行に画像を書き込む（図３９（ｂ）書き込み
画素行３９１）画像表示方法である。書き込まない画素
行は前のフィールドの画像データを保持している（保持
画素行３９２）。このように、ＥＬ表示装置でインター
レース走査をすることにより、フリッカを減少させ得る
ことができる。
【０３０４】この図３９の駆動方法であれば、すべての
（あるいは複数の）偶数画素行のゲート信号線１７ｂを
共有でき、また、すべての（あるいは複数の）奇数画素
行のゲート信号線１７ｂを共有できる。したがって、ゲ
ート信号線１７の引き回し数を大幅に削減できる。ま
た、全画面を画像表示領域３１１と非表示領域３１２と
を交互に表示する場合は、すべてのゲート信号線１７ｂ
を共有できる。これらの構成は図１３などの３辺フリー
の構成で特に有効である。
【０３０５】なお、インターレース走査は、第１フィー
ルドでは奇数画素行に画像を書き込み、次の第２フィー
ルドでは偶数画素行に画像を書き込むとしたが、これに
限定されるものではない。例えば、第１フィールドでは
２画素行とばしで２画素行ずつ画像を書き込み、次の第
２フィールドでは第１フィールドで書き込まなかった２
画素行ごとに画像を書き込んでもよい。また、３画素行
ずつあるいは４画素行ずつでもよい。また、第１フィー
ルドでは画面の２行目から２画素行ずつ画像を書き込み
（図４０（ａ）を参照）、次の第２フィールドでは１行
目から２画素行ごとに画像を書き込んでもよい（図４０
（ｂ）を参照）。また、図４０に図示するように、書き
込んでいる画素行あるいは書き込む画素行を非表示領域
３１２となるように制御してもよい。また、第１フィー
ルドでは画面の上から下に向かって画像を書き込み、第
２フィールドでは画面の下から上に向かって画像を書き
込んでもよい。これらもすべてインターレース走査の概
念に含まれる。
【０３０６】インターレース走査も図２３、図２５で説
明した方法を実施することで容易に実現できる。点灯さ
せない非表示領域３１２に該当する画素行は図６（ａ）
に示すスイッチング用ＴＦＴ１１ｄをオフさせればよい
からである。
【０３０７】また、当然のことながら図４１に図示する
ように、非表示領域３１２とインターレース走査とを組
み合わせることができる。図４１（ａ）では、書き込み
画素行３９１と保持画素行３９２からなる走査領域５０
１を順次シフトさせる。なお、図４１（ａ）では第１行
目から画像を書き込んでいる。図４１（ｂ）でも同様
に、書き込み画素行３９１と保持画素行３９２からなる
走査領域５０１を順次シフトさせる。なお、図４１
（ｂ）では第２行目から画像を書き込んでいる。
【０３０８】以上の実施例は主として図６の画素１６の
構成について説明した。しかし、本発明はこれに限定さ
れるものではない。例えば、図８や図９の画素１６でも
実現できる。
【０３０９】図８の画素構成では、ゲート信号線１７ａ
にオン電圧Ｖｇｌを印加することにより、コンデンサ１
９にソース信号線１８に印加した電流値がプログラムさ
れる。図４２に図示するように、ソース信号線１８には
ソースドライバ１４内の電源切り替え手段４０３から映
像信号に該当するデータが印加される。プログラムされ
た電流は、カレントミラー効率が１の時、前記電流が駆
動用ＴＦＴ１１ｂに流れ、この電流がＥＬ素子１５に印
加される。この関係（タイミング波形など）は図２８に
図示した事項を流用でき、あるいは類似するので説明を
要さないであろう。ただし、電流プログラムを行う際、
取込用ＴＦＴ１１ｃとスイッチング用ＴＦＴ１１ｄのオ
ンあるいはオフタイミングを個別に制御しなければなら
ない場合がある。この場合は、取込用ＴＦＴ１１ｃとス
イッチング用ＴＦＴ１１ｄをオンオフさせるゲート端子
を別のゲート信号線１７としなければならない。
【０３１０】図２９などの表示方法を実施するために
は、ＥＬ素子１５に流す電流を遮断する必要がある。こ
の遮断を目的として図４２に図示するように、ＴＦＴ１
１ｅを付加する。ＴＦＴ１１ｅのゲート端子をオン電圧
ＶｇｌにすることによりＥＬ素子１５に電流が印加さ
れ、ＴＦＴ１１ｅのゲート端子をオフ電圧Ｖｇｈにする
ことによりＥＬ素子１５への電流が遮断される（非点灯
状態）。
【０３１１】したがって、図２８などで説明したゲート
信号線１７ａ、１７ｂの信号波形を印加することによ
り、図２９などで説明した画像表示を実現できる。
【０３１２】画像表示領域３１１と非表示領域３１２は
図４３に図示するように、奇数画素行と偶数画素行とを
フレーム（フィールド）ごとに切り替えてもよい。図４
３（ａ）で奇数画素行を表示し、偶数画素行を非表示と
すれば、次のフレーム（フィールド）（図４３（ｂ）を
参照）では奇数画素行を非表示にし、偶数画素行を表示
する。
【０３１３】このように、１画素行ごとに非表示領域と
表示領域とを繰り返すように表示すれば、フリッカの発
生が大幅に抑制される。
【０３１４】なお、図４３において、１画素行ごとに非
表示画素行と表示画素行にするとしたがこれに限定され
るものではなく、２画素行ごとあるいはそれ以上の画素
行ごとに非表示画素行と表示画素行にするとしてもよ
い。
【０３１５】例えば、２行ごとであれば、第１フィール
ド（フレーム）では、１画素行目と２画素行目を表示画
素行とし、３画素行目と４画素行目を非表示画素行とす
ると、５画素行目と６画素行目は表示画素行となる。次
の第２フィールド（フレーム）では、１画素行目と２画
素行目を非表示画素行とし、３画素行目と４画素行目を
表示画素行とすると、５画素行目と６画素行目は非表示
画素行となる。また、次の第３フィールド（フレーム）
では、第１フィールドと同様、１画素行目と２画素行目
を表示画素行とし、３画素行目と４画素行目を非表示画
素行とすると、５画素行目と６画素行目は表示画素行と
なる。
【０３１６】なお、本明細書でフィールドとフレームの
文言は同義に使用したり、分離したりしている。一般的
に、ＮＴＳＣのインターレース駆動において、１フレー
ムは２フィールドで構成される。しかし、プログレッシ
ブ駆動において、１フレームは１フィールドである。こ
のように、映像の信号の世界ではフィールドとフレーム
は使い分けられているが、本発明における表示パネルに
表示する画像はプログレッシブでもインターレースでも
どちらでも適用できる。そのため、どちらでもよいとい
う表現としている。フィールドでもフレームでも概念的
には一連の画面を書き終える時間の単位である。
【０３１７】図４４の表示方法も有効である。ここで説
明を容易にするため、図４４（ａ）を第１フィールド
（第１フレーム）、図４４（ｂ）を第２フィールド（第
２フレーム）、図４４（ｃ）を第３フィールド（第３フ
レーム）、図４４（ｄ）を第４フィールド（第４フレー
ム）とする。
【０３１８】第１フィールド（フレーム）では、１画素
行目と２画素行目を非表示画素行とし、３画素行目と４
画素行目を表示画素行、５画素行目と６画素行目を表示
画素行とする。第２フィールド（フレーム）では、奇数
画素行目が表示画素行とし、偶数画素行目を非表示画素
行とする。第３フィールド（フレーム）では、１画素行
目と２画素行目を表示画素行とし、３画素行目と４画素
行目を非表示画素行とする。第４フィールド（フレー
ム）では、奇数画素行目を非表示画素行とし、偶数画素
行目を表示画素行とする。以後、第１フィールド（第１
フレーム）の表示状態から順次繰り返す。
【０３１９】図４４の駆動方法では、４フィールド（フ
レーム）で１ループとしている。このように、複数フィ
ールド（複数フレーム）で画像表示を行うことにより、
図４３よりもフリッカの発生は抑制されることが多い。
【０３２０】なお、図４４の実施例では、第１フィール
ド（フレーム）では、２画素行目ずつ非表示画素行と
し、第２フィールド（フレーム）では、１画素行目ずつ
非表示画素行としたがこれに限定されるものではない。
また、第１フィールド（フレーム）では、４画素行目ず
つ非表示画素行とし、第２フィールド（フレーム）で
は、２画素行目ずつ非表示画素行とし、第３フィールド
（フレーム）では、１画素行目ずつ非表示画素行とし、
第４フィールド（フレーム）では、４画素行目ずつ非表
示画素行とし、第５フィールド（フレーム）では、２画
素行目ずつ非表示画素行とし、第６フィールド（フレー
ム）では、１画素行目ずつ非表示画素行としてもよい。
【０３２１】本発明の駆動方法は、表示効果（アニメー
ション効果など）を実現することも容易である。図４５
は表示領域が図４５（ａ）→図４５（ｂ）→図４５
（ｃ）→図４５（ｄ）と順次現れる表示方法である。ゆ
っくりと非表示領域３１２をスクロールしていくことに
よりアニメーション効果を実現できる。これらの制御は
図１０、図４６、図４７などの回路構成でも容易に実現
できる。これは、映像として黒表示状態を書き込まず、
ゲート信号線１７ｂなどの制御によりアニメーション効
果を容易に実現している。
【０３２２】液晶表示パネルなどの画素に１フィールド
（１フレーム）期間データを保持する表示パネルは動画
ぼけが発生するという課題がある。ただし、ＣＲＴなど
は電子銃により一瞬表示されるだけなので動画ぼけの問
題は発生しない。
【０３２３】この課題を解決するのに有効な手段が黒挿
入である。本発明は動画表示を極めたＣＲＴに近い黒挿
入方式を容易に実現できる。
【０３２４】図４８は画面の上から下にＦという文字が
移動するところを示している。図４８に図示するよう
に、画像表示（図４８（ａ）、（ｃ）、（ｅ））の間に
非表示状態（図４８（ｂ）、（ｄ）、（ｆ））を挿入し
ている。したがって、画像は飛び飛びの表示となる。そ
のため、動画ぼけが発生せず、良好な動画表示を実現で
きる。
【０３２５】このように、全画面を非表示領域とするに
は図４６の回路構成を採用すればよい。図１０との差異
は、ＥＮＢＬ端子６０１を具備する点である。ＥＮＢＬ
端子６０１はゲート信号線１７が形成されたＯＲ回路６
０２の一端子に接続されている。ＥＮＢＬ端子をＬレベ
ルとすることにより、すべてのゲート信号線１７ｂには
Ｖｇｈレベルが出力され、ＥＬ素子１５に電流を供給す
るスイッチング用ＴＦＴ１１ｄまたは１１ｅがオフ状態
となり、全画面が非表示領域３１２となる。また、ＥＮ
ＢＬ端子がＨレベルの時は、通常動作が実施される。
【０３２６】なお、図１０、図４６、図４７、図４９で
は、ＳＴ端子に入力されたデータをクロックで順次シフ
トしていく（シリアル動作）として説明したが、これに
限定されるものではない。例えば、各ゲート信号線のオ
ンオフ状態を一度に決定するパラレル入力であってもよ
い（すべてのゲート信号線のオンオフフロジックがコン
トローラまたはゲート信号線１７の本数分、一度に出力
され決定される構成など）。
【０３２７】図４８の実施例は、動画表示であったが、
Ｒ、Ｇ、Ｂごとにフラッシュイングさせるなどのアニメ
ーション効果の実施も容易である（図５０参照）。図５
０において、図５０（ａ）は赤色表示３１１Ｒの画像、
図５０（ｃ）は緑色表示３１１Ｇの画像、図５０（ｅ）
は青色表示３１１Ｂの画像である。図５０（ａ）、
（ｃ）、（ｅ）の各画像の間に非表示状態（図５０
（ｂ）、（ｄ）、（ｆ））を挿入している。この動作を
図５０（ａ）から図５０（ｆ）までの動作をゆっくりと
実施すれば、Ｒ、Ｇ、Ｂの画像がフラッシュイングして
いるように表示することができる。
【０３２８】また、図５１のように、異なる画像ごとに
フラッシュイングさせるなどのアニメーション効果の実
施も容易である。図５１において、図５１（ａ）は第１
画像３１１ａ、図５１（ｃ）は第２画像３１１ｂ、図５
１（ｅ）は第３画像３１１ｃである。図５１（ａ）、
（ｃ）、（ｅ）のそれぞれの画像の間に非表示状態（図
５１（ｂ）、（ｄ）、（ｆ））を挿入している。図５１
（ａ）から図５１（ｆ）までの動作をゆっくりと実施す
れば、第１、第２、第３の画像がフラッシュイングして
いるように表示することができる。
【０３２９】以上の実施例は、概念的にはソース信号線
１８の所定値に対してＮ倍の電流を流し、ＥＬ素子１５
には１／Ｎの期間だけＮ倍の電流を流して所望の輝度を
得る方法（構成）である。この方法（構成）により、寄
生容量４０４の存在による書き込み不足の課題を解決し
た。
【０３３０】（実施の形態７）図５２の構成は、駆動用
ＴＦＴ１１ａに対し、駆動能力がＮ−１倍の駆動用ＴＦ
Ｔ１１ａｎを形成することにより、寄生容量４０４の存
在による書き込み不足の課題を解決する方法である。
【０３３１】図５２と図６（ａ）との差異は、駆動用Ｔ
ＦＴ１１ａの他に、Ｎ−１倍の駆動用ＴＦＴ１１ａｎ−
１とスイッチング用ＴＦＴ１１ｆを追加した点である。
図６と図５２との差異を中心に説明する。駆動用ＴＦＴ
１１ａｎ−１としたのは、駆動用ＴＦＴ１１ａｎ−１と
駆動用ＴＦＴ１１ａとの電流が加算されればＮ倍になる
ように構成したためである。つまり、駆動用ＴＦＴ１１
ａｎ−１のチャンネル幅Ｗ２を駆動用ＴＦＴ１１ａのチ
ャンネル幅Ｗ１のＮ−１倍にしているということであ
る。例えば、Ｎ＝１０であって、駆動用ＴＦＴ１１ａの
チャンネル幅Ｗ１が１とすれば、駆動用ＴＦＴ１１ａｎ
−１のチャンネル幅Ｗ２は９倍である。したがって、理
論的には、駆動用ＴＦＴ１１ａが１の電流を流せば駆動
用ＴＦＴ１１ａｎ−１は９倍の電流を流す能力があると
いうことになる。
【０３３２】なお、図５２で駆動用ＴＦＴ１１ａｎ−１
の駆動電流をＮ−１としたのは、図５２の構成では、Ｎ
倍の電流をソース信号線１８に流す時、ＥＬ素子１５に
電流を流す駆動用ＴＦＴ１１ａの１倍の電流が加算され
るからである。図５３の構成では、ＥＬ素子１５に電流
を流す駆動用ＴＦＴ１１ｂの電流はソース信号線１８に
流れることはないからＴＦＴ１１ｎの駆動電流をＮ倍に
する必要がある。
【０３３３】ここで説明を容易にするため、駆動用ＴＦ
Ｔ１１ａはＩ１なる電流を流すとし、駆動用ＴＦＴ１１
ａｎ−１はＩｎ−１の電流を流すとすると、Ｉ１＋Ｉｎ
−１＝Ｉｗ（この場合は、ＩｗはＥＬ素子１５に流す電
流Ｉ１のＮ倍とする）という式が成り立つ。
【０３３４】電流プログラム期間にはゲート信号線１７
ａがオン電圧Ｖｇｌに印加され、駆動用ＴＦＴ１１ｂ、
スイッチング用ＴＦＴ１１ｆ、取込用ＴＦＴ１１ｃがオ
ン状態となる。また、ゲート信号線１７ｂにはオフ電圧
Ｖｇｈが印加され、スイッチング用ＴＦＴ１１ｄはオフ
状態となる。したがって、プログラム電流Ｉｗに相当す
る電圧がコンデンサ１９にプログラムされる。つまり、
Ｉ１＋Ｉｎ−１＝Ｉｗ（この場合、ＩｗはＥＬ素子１５
に流す電流Ｉ１のＮ倍とする）なる電流がソース信号線
１８に流れる。
【０３３５】次に、ＥＬ素子１５に電流を流す期間では
ゲート信号線１７ａにオフ電圧Ｖｇｈが印加され、駆動
用ＴＦＴ１１ｂ、スイッチング用ＴＦＴ１１ｆ、取込用
ＴＦＴ１１ｃがオフ状態となる。したがって、ソース信
号線１８と画素１６とは切り離される。また、ゲート信
号線１７ｂにはオン電圧Ｖｇｌが印加され、スイッチン
グ用ＴＦＴ１１ｄはオン状態となる。したがって、プロ
グラム電流Ｉｗの１／Ｎに対応する電流Ｉ１がＥＬ素子
１５に流れる。
【０３３６】以上のように駆動することにより、ソース
信号線１８には所望値の電流（ＥＬ素子に流す電流）の
Ｎ倍の電流を流すことができる。したがって、寄生容量
４０４の影響が除外され、十分にコンデンサ１９に電流
プログラムを行うことができる。一方、ＥＬ素子１５に
は所望値の電流を印加することができる。
【０３３７】図５２ではＮ−１の電流能力がある駆動用
ＴＦＴ１１ａｎ−１を１つ画素に作製するとしたがこれ
に限定されるものではない。図５４に示すように、複数
個のＴＦＴ（図５４ではＴＦＴ１１ｎ１〜ＴＦＴ１１ｎ
６）を作製してもよい。動作は図５２と同様であるので
説明を省略する。
【０３３８】また、図８に図示したカレントミラー方式
においても図５２の構成を展開することができる。図５
３に図示するように、Ｎ倍の駆動能力を有するＴＦＴ１
１ｎを形成すればよい。ただし、カレントミラー構成で
はスイッチング用のＴＦＴ１１ｆは必要がない。
【０３３９】図５３において、ＴＦＴ１１ｎのチャンネ
ル幅Ｗ２と駆動用ＴＦＴ１１ｂのチャンネル幅Ｗ１との
比は、Ｎ：１としている。ここで説明を容易にするた
め、駆動用ＴＦＴ１１ｂはＩ１なる電流を流すとし、Ｔ
ＦＴ１１ｎはＩｎの電流を流すとすると、Ｉｎ＝Ｉｗ
（この場合、ＩｗはＥＬ素子１５に流す電流Ｉ１のＮ倍
とする）となる。
【０３４０】電流プログラム期間にはゲート信号線１７
ａにオン電圧Ｖｇｌが印加され、取込用ＴＦＴ１１ｃ、
スイッチング用ＴＦＴ１１ｄがオン状態となる。したが
って、プログラム電流Ｉｗに相当する電圧がコンデンサ
１９にプログラムされる。つまり、Ｉｎ＝Ｉｗ（この場
合、ＩｗはＥＬ素子１５に流す電流Ｉ１のＮ倍とする）
なる電流がソース信号線１８に流れる。なお、取込用Ｔ
ＦＴ１１ｃとスイッチング用ＴＦＴ１１ｄとは少しタイ
ミングをずらせてオンオフ状態を制御することが好まし
い。この場合、取込用ＴＦＴ１１ｃを制御するゲート信
号線とスイッチング用ＴＦＴ１１ｄを制御するゲート信
号線とを別個にし、独立制御をする必要がある。
【０３４１】次に、ＥＬ素子１５に電流を流す期間では
ゲート信号線１７ａにオフ電圧Ｖｇｈが印加され、取込
用ＴＦＴ１１ｃ、スイッチング用１１ｄがオフ状態とな
る。したがって、ソース信号線１８と画素１６とは切り
離され、プログラム電流Ｉｗの１／Ｎに対応する電流Ｉ
１がＥＬ素子１５に流れる。
【０３４２】以上のように駆動することで、ソース信号
線１８には所望値の電流（ＥＬ素子に流す電流）のＮ倍
の電流を流すことができる。したがって、寄生容量４０
４の影響が除外され、十分にコンデンサ１９に電流プロ
グラムを行うことができる。一方、ＥＬ素子１５には所
望値の電流を印加することができる。
【０３４３】なお、ゲート信号線１７ｂとＴＦＴ１１ｅ
は図４２で説明したように、図１４などの非画像表示あ
るいは１／Ｎ期間だけＥＬ素子１５に電流を流すように
制御するために設けたものである。したがって、図５３
の構成において、さらにＮ倍の電流を流し、ＥＬ素子１
５に流す電流を１／Ｎ期間のパルス駆動することによ
り、寄生容量４０４による書き込み不足の問題は全くな
くなる。また、黒挿入表示を容易に実現でき、良好な動
画表示を実現できる。
【０３４４】また、図５３の構成は非常に有効である。
例えば、図６のみの構成で、Ｎ＝１０を実現しようとす
ると、所望値よりも１０倍高いパルス状の電流をＥＬ素
子１５に印加する必要がある。この場合、ＥＬ素子１５
の端子電圧が高くなることから、Ｖｄｄ電圧を高く設計
する必要があり、また、ＥＬ素子１５が劣化する可能性
もある。
【０３４５】しかし、図５３の構成では、ＴＦＴ１１ｎ
のチャンネル幅Ｗ２を駆動用ＴＦＴ１１ｂの５倍とし、
２倍高い電流でプログラムすれば、５×２＝１０となる
ので、ＥＬ素子１５には２倍の電流を１／２の期間だけ
印加すれば実現できる。したがって、ＥＬ素子１５が劣
化する問題もなくなるし、Ｖｄｄ電圧をほとんど高くす
る必要がない。
【０３４６】逆に、ＴＦＴ１１ｎだけでＮ＝１０を実現
しようとすると、図５３の構成では、ＴＦＴ１１ｎのチ
ャンネル幅Ｗ２を駆動用ＴＦＴ１１ｂの１０倍とする必
要がある。１０倍にするとＴＦＴ１１ｎの形成面積が、
画素の面積のほとんどを占有する。したがって、画素開
口率が極めて小さくなるか、もしくは実現不可能にな
る。しかし、図５３の構成では、ＴＦＴ１１ｎのチャン
ネル幅Ｗ２を駆動用ＴＦＴ１１ｂの５倍とするだけで済
むので十分な画素開口率を実現することができる。
【０３４７】Ｎ＝１０の実現方法は数多くある。例え
ば、ＴＦＴ１１ｎのチャンネル幅Ｗ２を駆動用ＴＦＴ１
１ｂの２倍とし、５倍高い電流をＥＬ素子１５に１／５
の期間印加する方法や、ＴＦＴ１１ｎのチャンネル幅Ｗ
２を駆動用ＴＦＴ１１ｂの４倍とし、２．５倍高い電流
をＥＬ素子１５に１／２．５の期間印加する方法などで
ある。つまり、ＴＦＴ１１ｎの設計（チャンネル幅Ｗ
２）とＥＬ素子１５に流す電流とその期間とを考慮して
掛算が１０となるようにすればよい。このように、Ｎの
値は自由に設計することができる。
【０３４８】なお、図５３ではＮの電流能力があるＴＦ
Ｔ１１ｎを１つ画素に作製するとしたがこれに限定され
るものではない。図５５に示すように、複数個のＴＦＴ
（図５５ではＴＦＴ１１ｎ１〜ＴＦＴ１１ｎ５）を作製
してもよい。動作は図５３と同様であるので説明を省略
する。
【０３４９】Ｎ＝１０の実現方法が数多くあるのは、図
５２の構成でも同様である。駆動用ＴＦＴ１１ａｎ−１
のチャンネル幅Ｗ２を駆動用ＴＦＴ１１ａの４倍とし、
２倍高い電流をＥＬ素子１５に１／２の期間印加する方
法や、駆動用ＴＦＴ１１ａｎ−１のチャンネル幅Ｗ２を
駆動用ＴＦＴ１１ａの２倍とし、５倍高い電流をＥＬ素
子１５に１／５の期間印加する方法などである。つま
り、駆動用ＴＦＴ１１ａｎ−１の設計（チャンネル幅Ｗ
２）とＥＬ素子１５に流す電流とその期間とを考慮して
掛算が１０となるようにすればよい。このように、Ｎの
値は自由に設計することができる。
【０３５０】以上に説明した事項は、図５２、図５４、
図５６〜図５８においても適用できることは明らかであ
る。つまり、本発明はチャンネル幅が大きい駆動用ＴＦ
Ｔを各画素に形成し、ソース信号線１８を駆動する電流
を増大させる。かつ、図２９などで説明したようにＥＬ
素子１５に流す電流を増大するとともに、ＥＬ素子１５
に流す電流を所定の期間とする方法あるいは構成であ
る。
【０３５１】また、スイッチング用ＴＦＴ１１ｄあるい
はＴＦＴ１１ｅのオンオフを制御することにより、図１
４、図２９などで説明した表示を実現できる。この表示
により、動画表示を改善でき、また、明るさを調整する
ことができる。したがって、本発明ではＥＬ素子にＮ倍
あるいはＮに比例した電流をＥＬ素子１５に印加すると
したが、これに限定されるものではない。所定の１倍あ
るいはそれ以下の電流をＥＬ素子１５に流す構成でもよ
い。この場合でも、動画表示を改善でき、また、明るさ
を容易に調整することができるという効果を発揮できる
からである。
【０３５２】図６および図５２も同様であるが、スイッ
チング用ＴＦＴ１１ｄをオン状態にする際、抵抗値を高
くすることにより駆動用ＴＦＴ１１ａのキンク現象によ
る特性ばらつきを抑制できる。このことは図６（ｂ）の
構成で説明をした。図６（ｂ）のＴＦＴ１１ｅを配置
し、ＴＦＴ１１ｅのゲート端子にＶｂｂ電圧（Ｖｇｌ＜
Ｖｂｂ＜Ｖｇｈ）を印加することにより、駆動用ＴＦＴ
１１ａに流れる電流のばらつきが減少するのである。
【０３５３】したがって、図６および図５２の画素構成
においても、ゲート信号線１７ｂにＶｂｂ電圧を印加し
てスイッチング用ＴＦＴ１１ｄをオンさせることが好ま
しい。つまり、スイッチング用ＴＦＴ１１ｄはオフ状態
ではオフ電圧Ｖｇｈが印加され、オン状態ではＶｂｂ電
圧を印加するのである。
【０３５４】図４７のように回路構成すればこの制御は
容易である。シフトレジスタ２２ｂの出力段のインバー
タはオフ電圧ＶｇｈとＶｂｂ電圧を電源とすれば、オフ
状態ではゲート信号線１７ｂにオフ電圧Ｖｇｈが印加さ
れ、オン状態ではゲート信号線１７ｂにＶｂｂ電圧が印
加できるからである。
【０３５５】なお、図６（ｂ）と同様に図５６に図示す
るように、別途Ｖｂｂ電圧を印加するＴＦＴ１１ｅを形
成または配置してもよい。この事項はカレントミラー構
成でも同様である。例えば、図５９、図６０に図示する
ように、Ｖｂｂ電圧を印加するスイッチング用ＴＦＴ１
１ｆを別途形成または配置してもよい。図６１の画素構
成でも同様である。
【０３５６】なお、図６２においては、駆動用ＴＦＴ１
１ａをＴＦＴ１１ａ１とＴＦＴ１１ａ２に分離し、ゲー
ト端子をカスケードに接続することにより、キンク現象
を抑制でき、また、特性ばらつきも抑制できる。このこ
とは図６の駆動用ＴＦＴ１１ａ、図８の駆動用ＴＦＴ１
１ｂ、図５２の駆動用ＴＦＴ１１ａ、図５３の駆動用Ｔ
ＦＴ１１ｂなどについても同様である（駆動用ＴＦＴの
構成として採用することが好ましい）。
【０３５７】図５４および図５５においてＴＦＴ１１ｎ
などを複数に分割するとしたが、また他の構成として、
図６３に図示するように分割したＴＦＴ１１ｎ１、ＴＦ
Ｔ１１ｎ２を駆動電流向上用として動作させるか否かを
ゲート信号線１７ｃに印加する電位（ＶｇｈまたはＶｈ
ｌ）で制御すればよい。ＴＦＴ１１ｆ２をオフ状態にす
れば、ソース信号線１８に流れる電流はＴＦＴ１１ｎ
１、ＴＦＴ１１ｎ２が動作している場合の１／２とな
る。これらの制御は表示パネルの画像表示データおよび
消費電力の観点から決定すると良い。
【０３５８】図５６と図５７の差異は、スイッチング用
ＴＦＴ１１ｆのゲート端子をゲート信号線１７ｃに接続
した点である。つまり、スイッチング用ＴＦＴ１１ｆの
オンオフ状態をゲート信号線１７ａの電位状態に影響さ
れず、独自制御を実現できる点にある。スイッチング用
ＴＦＴ１１ｆが絶えずオフ状態である時は、ＴＦＴ１１
ｎは画素から切り離された状態であり、図６（ａ）の画
素構成となる。ゲート信号線１７ｃとゲート信号線１７
ａとをロジック的にショートして使用すれば図５６の構
成となる。
【０３５９】ここでの図５６の問題点は、ＴＦＴ１１ｎ
と駆動用ＴＦＴ１１ａの閾値Ｖｔなどの特性ずれが画素
ごとに発生していると、画素ごとにＥＬ素子１５に流れ
る電流にばらつきが出るという点である。電流にばらつ
きが発生すると、白ラスターなどの均一表示でも表示画
像にざらつき感が出てしまう。その点、図６の構成では
この問題は発生しない。
【０３６０】したがって、表示パネルの画面サイズが小
さく、寄生容量４０４の影響が少ない時はスイッチング
用ＴＦＴ１１ｆを絶えずオフ状態で使用する。また、表
示パネルの画面サイズが大きく、寄生容量４０４の影響
が駆動用ＴＦＴ１１ａの動作のみでは解消できない時
は、ゲート信号線１７ｃをゲート信号線１７ａのロジッ
クとショートさせ、図５６の画素構成を実現して駆動を
行うとよい。
【０３６１】図４９に図５７の画素構成を駆動する回路
ブロックを示す。ゲート信号線１７ｃを駆動するシフト
レジスタ２２ｃを形成し、ゲート信号線１７ｃを駆動す
る。図６の画素構成で駆動する時は、ＳＴ３のデータを
絶えずＬとし、ゲート信号線１７ｃには絶えず、Ｖｇｈ
のオフ電圧が出力されるように制御する。図５７の構成
で使用する場合は、シフトレジスタ２２ｃと２２ａのデ
ータ入力状態（タイミング、ロジックなど）を同一にす
ればよい。
【０３６２】この図５７の構成は、カレントミラーの構
成でも実現できる。図５８にその画素構成を示す。図５
８に図示するように、分割した駆動用ＴＦＴ１１ａ、Ｔ
ＦＴ１１ｎを駆動電流向上用として動作させるか否かを
ゲート信号線１７ｃに印加する電位（ＶｇｈまたはＶｈ
ｌ）で制御すればよい。スイッチング用ＴＦＴ１１ｆを
オフ状態にすれば、ソース信号線１８に流れる電流によ
り駆動用ＴＦＴ１１ａのみが動作する。
【０３６３】したがって、図５７の画素構成と同様に、
表示パネルの画面サイズが小さく、寄生容量４０４の影
響が少ない時はスイッチング用ＴＦＴ１１ｆを絶えずオ
フ状態で使用する。表示パネルの画面サイズが大きく、
寄生容量４０４の影響が駆動用ＴＦＴ１１ａの動作のみ
では解消できない時は、ゲート信号線１７ｃをゲート信
号線１７ａのロジックとショートさせ、駆動電流を増大
させて駆動する。このように、図５８の画素構成におい
ても、図４９の回路ブロックを適用することができる。
【０３６４】なお、図４９の構成ではゲート信号線１７
ｃを制御するシフトレジスタ２２ｃを新規に形成し、動
作させた。しかし、この構成に限定されるものではな
い。スイッチング用ＴＦＴ１１ｆのゲート端子にＶｇｌ
またはＶｇｈ電圧を印加するだけであるので、ゲート信
号線１７ｃの制御ロジックは容易である。ＴＦＴ１１ｎ
を動作させない時は、表示画面２１内の全スイッチング
用ＴＦＴ１１ｆのゲート端子にオフ電圧Ｖｇｈを印加す
ればよい。ＴＦＴ１１ｎを動作させる場合は、ゲート信
号線１７ａの電位をゲート信号線１７ｃに印加すればよ
い。したがって、図４９のように別途シフトレジスタ２
２ｃを使用する必要はない。つまり、シフトレジスタ２
２ａのデータをそのままゲート信号線１７ｃに出力する
か、すべてのゲート信号線１７ｃの電位がオフ電圧Ｖｇ
ｈとなるようにゲート回路を付加すればよいからであ
る。
【０３６５】（実施の形態８）以下に本発明の駆動方法
について説明をする。ソース信号線１８に流す電流をＮ
倍することにより、寄生容量４０４の影響がなくなり、
解像度のある良好な画像表示を実現できる。図６４はソ
ース信号線に流れる電流を増大させる他の実施例の説明
図である。ここで、説明を容易にするため、一例とし
て、Ｎ＝１０として説明する（ソース信号線に流す電流
を１０倍にする）。
【０３６６】図６４に図示するように、Ｍ画素行（説明
を容易にするため、Ｍ＝Ｎ／２＝１０／２＝５とする）
のゲート信号線１７ａにオン電圧Ｖｇｌを印加し、Ｍ画
素行を電流書き込み状態とする。同時に、ソース信号線
１８に書き込み画素行８７１ａに本来印加する所定電流
の１０倍の電流を印加する。なお、ここで本来印加する
所定電流の１０倍の電流としたのは、５画素行に２倍の
電流を印加することになり、５×２＝１０となるように
するためである。したがって、書き込み画素行８７１ａ
は２倍の輝度で表示される。このように、２倍の輝度で
表示されるため、図２９（ａ）の駆動方法で１／２の領
域を非表示領域３１２とする。非表示領域３１２は書き
込み画素行８７１ｂを含むようにすると、本来の表示デ
ータと異なる電流データを書き込まれて書き込み画素行
８７１ｂは表示されない。以上の動作を１行ずつシフト
していくと完全な画像表示を実現できる。
【０３６７】図６５は他の実施例である。Ｍ画素行（説
明を容易にするため、Ｍ＝１０とする）のゲート信号線
１７ａにオン電圧Ｖｇｌを印加し、Ｍ画素行を電流書き
込み状態とする。同時に、ソース信号線１８に書き込み
画素行８７１ａに本来印加する所定電流の１０倍の電流
を印加する。なお、ここで本来印加する所定電流の１０
倍の電流としたのは、１０画素行に１倍の電流を印加す
ることで、１０×１＝１０となるようにするためであ
る。したがって、書き込み画素行８７１ａは１倍の輝度
で表示される。そして、図２９（ａ）の駆動方法で、非
表示領域３１２を書き込み画素行８７１ｂとすると、本
来の表示データと異なる電流データを書き込まれてこの
書き込み画素行８７１ｂは表示されない。以上の動作を
１行ずつシフトしていくと完全な画像表示を実現でき
る。
【０３６８】図６、図８、図４２、図５２、図５３、図
５４などの電流プログラム方式で共通の事項であるが、
電流プログラム方式での黒表示が困難という問題点があ
る。例えば、ＥＬ素子１５に流す白ピーク電流が２μＡ
であっても、６４階調表示における１階調目は２μＡ／
６４≒３０ｎＡである。この微小な電流でソース信号線
１８などの寄生容量４０４を１Ｈ期間に充放電すること
はなかなか困難である。なお、画素１６はマトリックス
状に形成または配置されているが、図面では説明を容易
にするために、１画素のみを図示している。
【０３６９】この課題に対応するため、本発明ではソー
ス信号線１８に黒レベルの電圧（電流）を書き込むため
の電圧源４０１を形成または配置している。具体的には
電圧源４０１とはＤＣＤＣコンバータで所定電圧を発生
させ、この電圧をアナログスイッチなどから構成される
電源切り替え手段４０３で印加できるように構成してい
る。
【０３７０】ソース信号線１８に印加する信号波形の具
体例を図６６に示す。電流プログラムを行う１Ｈ期間の
最初のｔ２の期間に駆動用ＴＦＴ１１ｂ（図６などでは
変換用ＴＦＴ１１ａ）のソース信号線１８にオフまたは
ほぼ黒表示にする電圧Ｖｂを印加する。この電圧は電圧
源４０１で発生し、電源切り替え手段４０３によりソー
ス信号線１８に印加される。プログラム期間では取込用
ＴＦＴ１１ｃ、スイッチング用ＴＦＴ１１ｄがオン状態
であるから、ソース信号線１８に印加された電圧Ｖｂは
コンデンサ１９の端子電圧、つまり、駆動用ＴＦＴ１１
ｂのゲート端子電圧となる。したがって、１Ｈ期間の最
初の画素は黒表示（非点灯状態）となる。
【０３７１】本来、表示される画像が黒表示の場合は、
そのまま、コンデンサ１９の端子電圧が保持される。実
際に表示される画像が白表示の場合では、Ｖｂ電圧印加
後に白表示の電圧Ｖｗ（なお、電流プログラムの場合は
Ｉｗと表現すべきである）が印加されて、この電圧（電
流）がコンデンサ１９に保持されて１Ｈ期間が終了す
る。なお、ここでは説明を容易にするため、実際に表示
される画像が白表示であるから白表示の電圧Ｖｗ（電流
Ｉｗ）を印加するとした。しかし、当然のことながら、
自然画の場合は、コンデンサ１９に保持される電圧はＶ
ｂからＶｗ間の電圧（電流）である。
【０３７２】図６６に図示するように、ソース信号線１
８に信号を印加し、ゲート信号線１７ａ、１７ｂを駆動
することにより、良好な黒表示を実現でき、また、図２
９などの画像表示を実施できる。
【０３７３】図６の画素構成でも図６６の信号波形を印
加することにより良好な黒表示を実現できる。電流プロ
グラムを行う１Ｈ期間の最初のｔ２の期間に変換用ＴＦ
Ｔ１１ａのソース信号線１８にオフまたはほぼ黒表示に
する電圧Ｖｂを印加する。この電圧は電圧源４０１で発
生し、電源切り替え手段４０３によりソース信号線１８
に印加される。
【０３７４】プログラム期間では駆動用ＴＦＴ１１ｂ、
取込用ＴＦＴ１１ｃがオン状態であるから、ソース信号
線１８に印加された電圧Ｖｂはコンデンサ１９の端子電
圧、つまり、変換用ＴＦＴ１１ａのゲート端子電圧とな
る。したがって、１Ｈ期間の最初の画素は黒表示（非点
灯状態）となる。
【０３７５】先に説明したように、表示される画像が黒
表示の場合では、そのまま、コンデンサ１９の端子電圧
が保持される。実際に表示される画像が白表示の場合で
は、Ｖｂ電圧印加後に白表示の電圧Ｖｗ（なお、電流プ
ログラムの場合はＩｗと表現すべきである）が印加され
て、この電圧（電流）がコンデンサ１９に保持されて１
Ｈ期間が終了する。
【０３７６】図４２などで図示した電圧源４０１（プリ
チャージ回路）は低温ポリシリコン技術などで、アレイ
基板４９上に直接形成してもよい。なお、ＥＬ素子１５
はＲ、Ｇ、Ｂで素子構成、材料が異なるので光の発生が
生じる電圧（電流）が異なる（立ち上がり電圧（電
流））場合が多い。この特性に対応するため、Ｒ、Ｇ、
Ｂでプリチャージ電圧を個別に設定できるように構成す
ること、少なくとも３原色のうち１色は変化できるよう
にすることが好ましい。
【０３７７】なお、Ｖｂ電圧を印加するプリチャージ時
間ｔ２は、１μ秒以上にする必要がある。また、Ｖｂ電
圧を印加するプリチャージ時間ｔ２は１Ｈの１％以上１
０％以下、さらには１Ｈの２％以上８％以下にすること
が好ましい。
【０３７８】また、表示画面２１の内容（明るさ、精細
度など）で、プリチャージする電圧を変化できるように
構成しておくことが好ましい。例えば、ユーザーが調整
スイッチを押したり、調整ボリウムを回したりすること
で、この変化を検出しプリチャージ電圧（電流）の値を
変更する。表示する画像の内容、データにより自動的に
変化させるように構成してもよい。
【０３７９】図４２、図６４〜図６６は図６のような電
流プログラム方式の画素構成を例示して説明したが、こ
れに限定されるものではない。例えば、図６７、図６８
などの電圧プログラム方式の画素構成でも有効である。
複数画素行に同時に電圧を印加する方式とすることによ
り、駆動回路、信号処理回路が簡略化され、また、良好
な黒表示を実現できるからである。
【０３８０】以上のように、本発明は多種多様な画素構
成に適用することができる。図６９は図６のＴＦＴ１１
のＰチャンネルをＮチャンネルにした実施例である。図
６９においても、ゲート信号線１７を制御することによ
りスイッチング用ＴＦＴ１１ｄをオンオフすることがで
き、図２９などの画像表示を実現できることは言うまで
もないので説明を省略する。また、図２８、図３５など
の駆動波形も同一または類似であるので説明を省略す
る。また、図６において駆動用ＴＦＴ１１ｂ、取込用Ｔ
ＦＴ１１ｃのみをＮチャンネルＴＦＴとすることも有効
である。これは、コンデンサ１９への突き抜け電圧が低
下し、コンデンサの保持特性も改善されるからである。
【０３８１】なお、図６９は電流源４０２のみを具備す
る構成である。つまり、プリチャージを実施する電圧源
４０１は具備しない。しかし、寄生容量４０４が比較的
小さく、または１Ｈ期間が十分長い場合は、電圧源４０
１がなくとも十分に黒表示を実現できる。また、図２９
などで説明したように、完全な非表示領域３１２を実施
する場合は、電圧源４０１は必要でない場合がほとんど
である。必要である場合は図７０に図示するように構成
すればよい。
【０３８２】また、図７１は図８のＴＦＴ１１のＰチャ
ンネルをＮチャンネルにした実施例である。図７１にお
いても、ゲート信号線１７を制御することによりＴＦＴ
１１ｅなどをオンオフすることができ、図２９などの画
像表示を実現できることは言うまでもないので説明を省
略する。また、図２８、図３５などの駆動波形も同一ま
たは類似であるので説明を省略する。
【０３８３】以上説明したように、電圧源４０１でＶｂ
電圧（Ｉｂ電流）を印加することにより、良好な黒表示
を実現できる。
【０３８４】なお、Ｎ＝１０以上とし、高い電流パルス
をＥＬ素子１５に印加すると、ＥＬ端子電圧も高くな
る。また、ＥＬ素子１５はＲ、Ｇ、Ｂで立ち上がり電
圧、ガンマカーブが異なる。特にＢはガンマカーブが緩
やかであるのでＥＬ素子１５の端子電圧が高くなる傾向
にある。立ち上がり電圧が高く、ガンマカーブが緩やか
な色（Ｒ、Ｇ、Ｂ色）のＥＬ素子１５に端子電圧をあわ
せると消費電力が大きくなる。
【０３８５】これを解決する方法の１つが図２２に示す
カソードをＲ、Ｇ、Ｂで分離する方式である。なお、
Ｒ、Ｇ、Ｂでそれぞれ別のカソード電位にする必要はな
い。特に、ガンマカーブが他の色から離れている１色の
みのカソードのみを分離してもよい。その他の方法とし
て、図７２に示すようにＶｄｄ電源電圧を分離する構成
も有効である。つまり、Ｒ色のＶｄｄ電源をＶｄｄＲと
し、Ｇ色のＶｄｄ電源をＶｄｄＧとし、Ｂ色のＶｄｄ電
源をＶｄｄＢとする構成である。このように分離するこ
とにより、ＲＧＢそれぞれを別電源で調整することがで
き、ＲＧＢのＥＬ素子１５の端子電圧が異なっていても
消費電力の増加はわずかになる。
【０３８６】なお、Ｒ、Ｇ、Ｂでそれぞれ別のＶｄｄ電
位にする必要はない。特に、ガンマカーブが他の色から
離れている１色のみのＶｄｄのみを分離してもよい。ま
た、図７３に図示するように、図２２の構成と組み合わ
せてもよい。つまり、Ｒ、Ｇ、Ｂで分離する方式である
Ｒ、Ｇ、Ｂでそれぞれ別のカソード電位（Ｒ画素はＶｓ
Ｒ、Ｇ画素はＶｓＧ、Ｂ画素はＶｓＢ）とする。特に、
ガンマカーブが他の色から離れている１色のみのカソー
ド電位のみを分離してもよい。さらに、Ｖｄｄ電源電圧
を分離する。Ｒ色のＶｄｄ電源をＶｄｄＲとし、Ｇ色の
Ｖｄｄ電源をＶｄｄＧとし、Ｂ色のＶｄｄ電源をＶｄｄ
Ｂとする構成である。この場合もＲ、Ｇ、Ｂでそれぞれ
別のＶｄｄ電位にする必要はない。特に、ガンマカーブ
が他の色から離れている１色のみのＶｄｄのみを分離し
てもよい。
【０３８７】なお、図７２、図７３では画素１６は図６
の構成としたが、これに限定されるものではなく、図
８、図９、図４７、図５２〜図５６、図５９〜図６３、
図６７、図６９〜図７１、図７４、図７５などの構成で
もよいことは言うまでもない。
【０３８８】本発明の課題にＥＬ素子１５に印加する電
流が瞬時的ではあるが、従来と比較してＮ倍大きいとい
う問題がある。電流が大きいとＥＬ素子の寿命を低下さ
せる場合がある。この課題を解決するためには、ＥＬ素
子１５に逆バイアス電圧Ｖｍを印加することが有効であ
る。
【０３８９】以下、逆バイアス電圧Ｖｍを印加する方法
について説明をする。逆バイアス電圧Ｖｍを印加するた
めには図６の構成において、駆動用ＴＦＴ１１ｂと取込
用ＴＦＴ１１ｃのゲート端子を個別に制御する必要があ
る。つまり、駆動用ＴＦＴ１１ｂと取込用ＴＦＴ１１ｃ
を個別にオンオフさせる必要がある。この制御方法は図
７６を用いて説明する。
【０３９０】まず、図７６（ａ）に示すように、取込用
ＴＦＴ１１ｃをオンし、スイッチング用ＴＦＴ１１ｄを
オンさせる（図６もあわせて参照のこと）。そして、逆
バイアス電圧ＶｍとＥＬ素子１５のａ端子に印加する。
逆バイアス電圧Ｖｍはカソード電圧Ｖｓよりも低い５Ｖ
以上１５Ｖ以内の値の電圧である。
【０３９１】ＥＬ素子１５が点灯するときには、ａ端子
にはカソード電圧Ｖｓに対し、５Ｖ以上１５Ｖ以内の高
い電圧が印加されている。つまり、逆バイアス電圧Ｖｍ
とはＥＬ素子１５が点灯しているときに印加する電圧に
対し、理想的には絶対値が等しく、かつ極性の逆の電圧
を印加するのである。現実的には絶対値が等しく、かつ
極性の逆の電圧を印加することは困難であるから、逆極
性で２〜３倍の電圧を印加する。以上のように、逆バイ
アス電圧Ｖｍを印加することにより、ＥＬ素子１５はほ
とんど劣化しなくなる。
【０３９２】次に、図７６（ｂ）に示すように、スイッ
チング用ＴＦＴ１１ｄをオフし、駆動用ＴＦＴ１１ｂを
オンさせる。そして、黒表示電圧Ｖｂをコンデンサ１９
に書き込む。この動作は図６６で説明している。次に、
図７６（ｃ）に示すように、ＴＦＴ１１のオンオフ状態
は図７６（ｂ）と同一の状態で、電流源４０２からの画
像表示電圧（電流）をコンデンサ１９に書き込む。この
動作も図６６で説明している。最後に、図７６（ｄ）に
示すように、駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃ
をオフし、スイッチング用ＴＦＴ１１ｄをオンさせ、Ｅ
Ｌ素子１５に電流を流して点灯させる。
【０３９３】以上の動作を図７７に示す。１Ｈ期間のｔ
１時間に逆バイアス電圧Ｖｍをソース信号線１８に印加
し、次のｔ２期間に黒表示電圧Ｖｂを印加し、そしてｔ
３期間に画像データＶｗ（Ｉｗ）を印加する。他の動作
は、図７６で説明し、また、駆動方法などの図２８、図
２９などで説明しているので説明を省略する。
【０３９４】図７６の構成では、ソース信号線１８の電
流を画素１６に取り込む際に、ＥＬ素子１５には逆方向
電流が流れる。したがって、ＥＬ素子１５が有機電界発
光素子の場合、逆方向電圧を印加した場合のように、有
機分子の酸化還元反応などによる電気化学的劣化を遅く
することが可能となる。
【０３９５】図７８に陽極／正孔輸送層／発光層／電子
輸送層／陰極からなる３層型有機発光素子のエネルギー
ダイアグラムを示す。発光時の正負キャリアの挙動は図
７８（ａ）で表わされる。電子は陰極（カソード）より
電子輸送層に注入されると同時に正孔も陽極（アノー
ド）から正孔輸送層に注入される。注入された電子、正
孔は印加電界により対極に移動する。その際、有機層中
にトラップされたり、発光層界面でのエネルギー準位の
差によりキャリアが蓄積されたりする。
【０３９６】有機層中に空間電荷が蓄積されると分子が
酸化もしくは還元され、生成されたラジカル陰イオン分
子もしくはラジカル陽イオン分子が不安定なため、膜質
の低下により輝度の低下および定電流駆動時の駆動電圧
の上昇を招くことが知られている（Applied Physics
Letters、 Vol.69、 No.15、 P.2160〜2162、 199
6）。これを防ぐために、一例としてデバイス構造を変
化させ、逆方向電圧を印加している。
【０３９７】図７８（ｂ）においては逆方向電流が印加
されるため、注入された電子及び正孔がそれぞれ陰極及
び陽極へ引き抜かれる。これにより、有機層中の空間電
荷形成を解消し、分子の電気化学的劣化を抑えることで
寿命を長くすることが可能となる。
【０３９８】なお、図７８では３層型素子についての説
明を行ったが、４層型以上の多層型素子及び２層型以下
の素子においても、電極から注入された電子及び正孔に
より有機膜の電気化学的劣化が起こることは同様であ
る。したがって、層の数によらず本実施例により寿命を
長くすることが可能となる。１つの層に複数の材料を混
ぜ合わせた素子においても分子の電気化学的劣化は同様
に生じるため効果がある。
【０３９９】本発明での特徴はこのように、有機分子の
劣化を防ぐ機能を持たせ、かつソース信号線に寄生する
浮遊容量による波形なまりを防ぐためのバイアス電流を
流す機能を持たせても、画素に必要なトランジスタ数を
増加させることなく表示が可能であることである。つま
り、逆方向電流を流すためのトランジスタの数を増やさ
なくてもよいことが、表示装置の各画素の開口率を下げ
なくて済むという利点につながっているのである。
【０４００】図７９に逆バイアス電圧Ｖｍの印加効果に
ついて説明する。図７９は所定電流で駆動した時のＥＬ
素子１５の発光輝度、ＥＬ素子の端子電圧を示してい
る。図７９において、点線ｂは、ＥＬ素子１５に逆バイ
アス電圧Ｖｍを印加した時のＥＬ素子１５の端子電圧を
示している。一点鎖線ｃは、ＥＬ素子１５に逆バイアス
電圧Ｖｍを印加しなかった時のＥＬ素子１５の端子電圧
を示している。また、実線ａは、ＥＬ素子１５に逆バイ
アス電圧Ｖｍを印加した時（実線ａ）のＥＬ素子１５の
発光輝度比（初期輝度を１とした時の比率）を示してい
る。
【０４０１】図７９において、具体的には、ＥＬ素子は
Ｒ発光であり、電流密度１００Ａ／平方メーターで電流
駆動した場合である。サンプルＢは時間ｔの間、連続し
て電流密度１００Ａ／平方メーターの電流を印加してい
る。点灯時間１５００時間で端子電圧が高くなったが急
激に輝度低下して、２５００時間経過後には、初期輝度
に対して、約１５％の輝度しか得られなかった。
【０４０２】サンプルＡは３０Ｈｚのパルス駆動を実施
し、半分の時間ｔ２に電流密度２００Ａ／平方メーター
の電流を流し、後半の半分の時間ｔ１に逆バイアス電圧
−１４Ｖを印加した（つまり、単位時間あたりの平均発
光輝度はサンプルＡとＢでは同一である）。サンプルＡ
は、点線ｂで示すようにＥＬ素子１５の端子電圧の変化
はほとんどなく、また、輝度が５０％となる点灯時間は
４０００時間であった。
【０４０３】このように、逆バイアス電圧Ｖｍを印加し
てもＥＬ素子１５の端子電圧の増加はなく、発光輝度の
低減割合は少ない。したがって、ＥＬ素子１５の長寿命
駆動を実現することができる。
【０４０４】図８０は、逆バイアス電圧ＶｍとＥＬ素子
１５の端子電圧の変化を示している。この端子電圧と
は、ＥＬ素子１５に定格電流を印加した時である。図８
０はＥＬ素子１５に流す電流が電流密度１００Ａ／平方
メーターの場合であるが、図８０の傾向は、電流密度５
０〜１００Ａ／平方メーターの場合とほとんど差がなか
った。したがって、広い範囲の電流密度で適用できると
推定される。
【０４０５】縦軸は初期のＥＬ素子１５の端子電圧に対
する２５００時間後の端子電圧との比である。例えば、
経過時間０時間において、電流密度１００Ａ／平方メー
ターの電流が印加した時の端子電圧を８Ｖとし、経過時
間２５００時間において、電流密度１００Ａ／平方メー
ターの電流が印加した時の端子電圧を１０Ｖとすれば、
端子電圧比は、１０／８＝１．２５である。
【０４０６】横軸は、逆バイアス電圧Ｖｍと１周期に逆
バイアス電圧を印加した時間ｔ１の積に対する定格端子
電圧Ｖ０の比である。例えば、６０Ｈｚで、逆バイアス
電圧Ｖｍを印加した時間が１／２であれば、ｔ１＝０．
５である。また、経過時間０時間において、電流密度１
００Ａ／平方メーターの電流が印加した時の端子電圧
（定格端子電圧）を８Ｖとし、逆バイアス電圧Ｖｍを８
Ｖとすれば、｜逆バイアス電圧×ｔ１｜／（定格端子電
圧×ｔ２）＝｜−８Ｖ×０．５｜／（８Ｖ×０．５）＝
１．０となる。
【０４０７】図８０によれば、｜逆バイアス電圧×ｔ１
｜／（定格端子電圧×ｔ２）が１．０以上で端子電圧比
の変化はなくなり（初期の定格端子電圧から変化しな
い）、逆バイアス電圧Ｖｍの印加による効果がよく発揮
されている。しかし、｜逆バイアス電圧×ｔ１｜／（定
格端子電圧×ｔ２）が１．７５以上で端子電圧比は増加
する傾向にあるので、１．０以上、好ましくは１．７５
以下になるように逆バイアス電圧Ｖｍの大きさおよび印
加時間比ｔ１（もしくはｔ２、あるいはｔ１とｔ２との
比率）を決定するとよい。
【０４０８】ただし、バイアス駆動を行う場合は、逆バ
イアス電圧Ｖｍと定格電流とを交互に印加する必要があ
る。図７９のように、サンプルＡとＢとの単位時間あた
りの平均輝度を等しくしようとすると、逆バイアス電圧
Ｖｍを印加する場合は、印加しない場合と比較して瞬時
的に高い電流を流す必要がある。そのため、逆バイアス
電圧Ｖｍを印加する場合（図７９のサンプルＡ）のＥＬ
素子１５の端子電圧も高くしなければならない。
【０４０９】ただし、図８０では、逆バイアス電圧を印
加する駆動方法でも、定格端子電圧Ｖ０は、平均輝度を
満たす端子電圧（つまり、ＥＬ素子１５を点灯する端子
電圧）とする（本明細書の具体例によれば、電流密度２
００Ａ／平方メーターの電流を印加した時の端子電圧で
ある。ただし、１／２デューティであるので、１周期の
平均輝度は電流密度２００Ａ／平方メーターでの輝度と
なる）。
【０４１０】なお、以上の事項は、ＥＬ素子１５を、白
ラスター表示の場合（画面全体のＥＬ素子に最大電流を
印加している場合）を想定しているが、ＥＬ表示装置の
映像表示を行う場合は、自然画であり、階調表示を行
う。したがって、絶えずＥＬ素子１５の白ピーク電流
（最大白表示で流れる電流。本明細書の具体例では、平
均電流密度１００Ａ／平方メーターの電流）が流れてい
るわけではない。
【０４１１】一般的に、映像表示を行う場合、各ＥＬ素
子１５に印加される電流（流れる電流）は、白ピーク電
流（定格端子電圧時に流れる電流。本明細書の具体例に
よれば、電流密度１００Ａ／平方メーターの電流）の約
０．２倍であるので、図８０の実施例において、映像表
示を行う場合は横軸の値を０．２倍にする必要がある。
したがって、｜逆バイアス電圧×ｔ１｜／（定格端子電
圧×ｔ２）は０．２以上になるように逆バイアス電圧Ｖ
ｍの大きさおよび印加時間比ｔ１（もしくはｔ２、ある
いはｔ１とｔ２との比率など）を決定するとよい。ま
た、好ましくは、｜逆バイアス電圧×ｔ１｜／（定格端
子電圧×ｔ２）は１．７５×０．２＝０．３５以下にな
るように逆バイアス電圧Ｖｍの大きさおよび印加時間比
ｔ１などを決定するとよい。
【０４１２】つまり、図８０の横軸（｜逆バイアス電圧
×ｔ１｜／（定格端子電圧×ｔ２））における１．０の
値を０．２とする必要があるので、表示パネルに映像を
表示する（この使用状態が通常であろう。白ラスターを
常時表示することはないであろう）時は、｜逆バイアス
電圧×ｔ１｜／（定格端子電圧×ｔ２）が０．２よりも
大きくなるように、逆バイアス電圧Ｖｍを所定時間ｔ１
に印加するようにする。また、｜逆バイアス電圧×ｔ１
｜／（定格端子電圧×ｔ２）の値が大きくなっても、図
８０で図示するように、端子電圧比の増加はさほどな
い。したがって、白ラスター表示を実施することも考慮
して、上限値は｜逆バイアス電圧×ｔ１｜／（定格端子
電圧×ｔ２）の値が１．７５以下を満たすようにすれば
よい。
【０４１３】（実施の形態９）以下、図面を参照しなが
ら、本発明の逆バイアス方式について説明をする。な
お、本発明はＥＬ素子１５に電流が流れていない期間に
逆バイアス電圧Ｖｍ（電流）を印加することを基本とす
るがこれに限定されるものではない。例えば、ＥＬ素子
１５に電流が流れている状態で、強制的に逆バイアス電
圧Ｖｍを印加してもよい。なお、この場合は結果とし
て、ＥＬ素子１５には電流が流れず、非点灯状態（黒表
示状態）となるであろう。また、本発明は、主として電
流プログラムの画素構成で逆バイアス電圧Ｖｍを印加す
ることを中心に説明するがこれに限定されるものではな
い。例えば、図６８においてＴＦＴ１１ｅをオフさせ、
図８１と同様に逆バイアス電圧ＶｍをＥＬ素子１５のア
ノードに印加する構成にすれば、電圧プログラム方式の
画素構成でも、以下に説明する逆バイアス電圧Ｖｍの印
加を容易に実現することができる。したがって、図８０
などで説明した効果を発揮することができる。
【０４１４】図８１は、本発明の逆バイアス電圧印加方
式の駆動方法の説明図である。図８１は図６（ａ）の画
素構成に逆バイアス電圧Ｖｍを印加するスイッチング用
ＴＦＴ１１ｇを配置あるいは形成している。スイッチン
グ用ＴＦＴ１１ｇのゲート端子は制御用のゲート信号線
１７ｄに接続されている。スイッチング用ＴＦＴ１１ｇ
をオンさせることにより逆バイアス電圧ＶｍがＥＬ素子
１５のアノードに印加される。
【０４１５】まず、図１（ａ１）に示すように、ゲート
信号線１７ａにオン電圧Ｖｇｌが印加されると、駆動用
ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃがオンする。する
と、図１（ａ２）で示すように、ソースドライバ１４か
らプログラム電流Ｉｗが取込用ＴＦＴ１１ｃなどに流
れ、コンデンサ１９に電流プログラムされる。なお、Ｎ
倍に限定されるものではないが、ここでは説明を容易に
するため、Ｎ倍の電流をプログラムし、ＥＬ素子１５に
１Ｆ／Ｎの期間だけ、電流Ｉｄを流すものとする。
【０４１６】次に、図１（ｂ１）に図示するように、ゲ
ート信号線１７ｂにオフ電圧Ｖｇｈが印加され、駆動用
ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃがオフする。同時
（同時に限定されるものではない）にゲート信号線１７
ｂにオン電圧Ｖｇｌが印加されると、スイッチング用Ｔ
ＦＴ１１ｄがオンする。すると、図１（ｃ２）で示すよ
うに、電源Ｖｄｄが変換用ＴＦＴ１１ａを介して、電流
プログラムされた電流ＩｄがＥＬ素子１５に流れ、図１
（ｃ１）に図示するようにＥＬ素子１５が発光する。こ
の発光輝度は、プログラムの変換効率が１００％であれ
ば、約Ｎ倍の輝度で発光する。
【０４１７】発光期間は１Ｆ／Ｎである。残りの１Ｆ
（１−１／Ｎ）の期間はスイッチング用ＴＦＴ１１ｄが
オフ状態であり、ＥＬ素子１５は非点灯（黒表示）とな
る。非点灯時はＥＬ素子１５に全く電流が流れないた
め、完全な黒表示を実現できる。また、発光時は白ピー
ク電流が大きいため、発光輝度も高い。そのため、本発
明の駆動方法では、非常に高いコントラスト表示を実現
できる。
【０４１８】１Ｆの期間のすべてに、１倍の電流をＥＬ
素子１５に流した場合（従来の駆動方式）に黒表示を実
現使用とすると、黒表示電流をコンデンサ１９にプログ
ラムする必要がある。しかし、電流駆動方式では黒表示
時の電流値が小さいため、寄生容量の影響を大きく受け
十分な解像度が出ない、黒浮きが発生するという課題が
発生する。その上、ゲート信号線１７からの突き抜け電
圧の影響も受ける。これらの課題により、黒表示部でも
ＥＬ素子１５が微点灯状態となり、コントラストが非常
に悪くなる。
【０４１９】本発明の方式では、１Ｆ（１−１／Ｎ）の
期間は完全にＥＬ素子１５に電流が流れないので、完全
な黒表示を実現できる。つまり、黒浮きが発生しないの
である。そのため、図７６などで説明した黒表示のため
のプリチャージを行わなくとも高コントラスト表示を実
現できる。
【０４２０】なお、もちろん図８１などで説明する方式
に図７６などの方式を加えて実施してもよいことは言う
までもない。また、高コントラスト表示の実現は図６８
などの電圧プログラムの画素構成においても同様に効果
を発揮する。つまり、１Ｆ／Ｎパルス駆動を実施するこ
とにより、１Ｆ（１−１／Ｎ）の期間はＥＬ素子１５に
全く電流が流れず、高コントラスト表示を実現できるの
である。
【０４２１】図１（ｄ１）に図示するように、ゲート信
号線１７ｄにオン電圧を印加し、スイッチング用ＴＦＴ
１１ｇをオンさせる。この時、スイッチング用ＴＦＴ１
１ｄはオフ状態とする。スイッチング用ＴＦＴ１１ｇを
オンさせることにより、ＥＬ素子１５のアノード（な
お、画素構成によっては、逆バイアス電圧ＶｍをＥＬ素
子１５のカソードに印加する場合もある。また、逆バイ
アス電圧Ｖｍは正極性の電圧の場合もある）に逆バイア
ス電圧Ｖｍ（逆バイアス電流Ｉｍが流れるとも表現でき
る。ＥＬ素子１５は回路的にはコンデンサとみなすこと
ができるため、逆バイアス電圧Ｖｍの印加により交流的
に電流が流れるからである。また、蓄積された電荷が放
電されるからである）が印加される。印加する時間ｔ１
は図８０の状態を満たすように構成する（図１（ｄ
２））。
【０４２２】この逆バイアス電圧Ｖｍを印加する期間は
ＥＬ素子１５に電流Ｉｄが流れていない期間とすること
が好ましい。不可能なわけではないが、電流Ｉｄが流れ
ていると、逆バイアス電圧Ｖｍとショート状態となるか
らである。
【０４２３】なお、図１（ｄ１）では逆バイアス電圧Ｖ
ｍを印加する期間は１Ｆのうちの１箇所としたがこれに
限定されるものではなく、複数の分割（例えば、１Ｆの
期間に、２回以上あるいは３回以上に分けてＥＬ素子１
５に逆バイアス電圧Ｖｍを印加するなど）してもよい。
【０４２４】ゲート信号線１７ｂにオフ電圧を印加して
いる期間のうち、任意のタイミングでゲート信号線１７
ｄにオンオフ電圧を印加すればよいので、この制御は容
易にできる。そして、これらのオン時間の総和が図８０
で説明したｔ１時間となるようにすればよい。
【０４２５】また、ＥＬ素子１５に電流を流さない期間
１Ｆ（１−１／Ｎ）が複数の期間に分割される場合もあ
る。複数に分割することで、フリッカの発生が抑制され
る。この期間１Ｆ（１−１／Ｎ）が複数に分割された場
合、その期間に逆バイアス電圧Ｖｍを印加すればよい。
ただし、分割された期間１Ｆ（１−１／Ｎ）のすべてに
逆バイアス電圧Ｖｍを印加する必要はない。
【０４２６】なお、図７９のように、逆バイアス電圧を
印加せず、かつＥＬ素子１５にも電流が流れていない駆
動方法について、図８０で説明した内容を基に以下に補
正（もしくは補足）する。図８０で説明した時間ｔ１と
は逆バイアス電圧Ｖｍを印加した時間である。また、時
間ｔ２とはＥＬ素子１５に電流を印加した時間である。
【０４２７】なお、逆バイアス電圧Ｖｍは直流的に固定
値（Ｖｍ＝−８Ｖ）である必要はない。つまり、逆バイ
アス電圧Ｖｍはのこぎり歯波形の信号としてもよく、パ
ルス的な波形の信号としてもよい。また、サイン波の信
号波形でもよい。この場合の逆バイアス電圧とは、波形
を積分したもの、あるいは実効値とする。また、印加時
間ｔ１も不明確ではあるが、Ｖｍ電圧を積分したもの、
実効値を矩形波形とし、この矩形波形が印加されたとす
る時間をｔ１とすればよい。
【０４２８】例えば、逆バイアス電圧の波形が、図８２
（ａ）に図示する電圧波形（３角形波）で、最大振幅値
が１６Ｖ、印加時間がｔ１＝１００μｓｅｃであるとす
る。この場合は、図８２（ｂ）に図示するように、最大
振幅値が８Ｖ、印加時間がｔ１＝１００μｓｅｃの電圧
波形と等価である。また、図８２（ｃ）に図示するよう
に、最大振幅値が１６Ｖ、印加時間がｔ１＝５０μｓｅ
ｃの電圧波形と等価と見なして処理を行ってもよい。以
上の事項は、ＥＬ素子１５に印加する正方向の電圧につ
いても同様である。
【０４２９】また、同様の事項はＥＬ素子１５に流す電
流Ｉｄについても該当する。つまり、ＥＬ素子１５に流
す電流（電圧）も直流ではなく、サイン波形の電流波形
などにする場合もあり、この場合も直流の実効値に変換
し、その矩形波の印加期間ｔ２に換算すればよい。
【０４３０】逆バイアス電圧Ｖｍを印加する期間は、図
８３（ａ）に図示するように、ゲート信号線１７ａにオ
ン電圧を印加する期間（通常、１Ｈ期間：プログラム期
間）以外のすべての期間としてもよい。
【０４３１】また、ＥＬ素子１５に電流Ｉｄを印加して
いない期間に逆バイアス電圧Ｖｍを印加すればよいの
で、図８３（ｂ）に図示するように、ゲート信号線１７
ａにオン電圧を印加する期間（プログラム期間）を含む
期間に逆バイアス電圧Ｖｍを印加するように構成しても
よい（図８３（ｂ）はＥＬ素子１５に電流Ｉｄを印加し
ている期間（ゲート信号線１７ｂにオン電圧を印加して
いる期間）以外に逆バイアス電圧Ｖｍを印加してい
る）。
【０４３２】なお、図１、図８３などで説明した逆バイ
アス電圧Ｖｍの印加時間、印加方式、印加タイミングな
どに関する事項は他の実施例にも適用される。
【０４３３】以上のように、本発明では、１Ｆ期間に非
点灯期間（非表示領域）３１２を有しており、この非点
灯期間を設けることにより動画表示性能が向上し、非点
灯期間にＥＬ素子１５に逆バイアス電圧Ｖｍを印加でき
る。したがって、ＥＬ素子１５が劣化することがなく、
端子電圧の上昇もないので、電源電圧Ｖｄｄを低く設定
できるのである。
【０４３４】図８３はＥＬ素子１５の直前に逆バイアス
電圧Ｖｍを印加するように構成したものであったが、他
の構成として、図８４に図示するように、スイッチング
用ＴＦＴ１１ｄを介してＥＬ素子１５に逆バイアス電圧
Ｖｍ（電流−Ｉｍ）を印加する構成も例示される。
【０４３５】ゲート信号線１７ｄにオン電圧を印加する
ことにより、スイッチング用ＴＦＴ１１ｇがオンし、逆
バイアス電圧Ｖｍが印加される。同時にスイッチング用
ＴＦＴ１１ｄもオンさせることにより、ＥＬ素子１５に
逆バイアス電圧Ｖｍを印加することができる。図８４の
構成であれば、逆バイアス電圧Ｖｍの印加は、スイッチ
ング用ＴＦＴ１１ｇと１１ｄの両方で制御することがで
きるので、制御が容易になり、柔軟性が向上する。
【０４３６】ゲート信号線１７には、該当画素が選択さ
れている時にオン電圧が印加される。非選択の期間はオ
フ電圧が印加される。したがって、ゲート信号線に印加
される電圧は１Ｆの期間のうち、ほとんどの期間にオフ
電圧が印加されているので、オフ電圧を逆バイアス電圧
として使用することができる。
【０４３７】オフ電圧はＴＦＴを完全にオフさせるた
め、通常、カソード電圧よりも低い電位である（もちろ
ん、ＴＦＴがＰチャンネルの場合は逆である）。特に、
ＴＦＴがアモルファスシリコンの場合は、オフ電圧はか
なり低く設定されることが通常である。
【０４３８】図８５の構成では、ゲート信号線１７ａに
接続された駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃを
ＮチャンネルＴＦＴとしている。したがって、オフ電圧
Ｖｇｈで駆動用ＴＦＴ１１ｂ、取込用ＴＦＴ１１ｃはオ
ンし、オン電圧Ｖｇｌでオフ状態となる。１Ｆのほとん
どの期間、ゲート信号線１７ｂにはオン電圧Ｖｇｌが印
加されている。このオン電圧Ｖｇｌを逆バイアス電圧Ｖ
ｍとする（Ｖｇｌ＝Ｖｍ）。
【０４３９】スイッチング用ＴＦＴ１１ｇも先の実施例
と同様に、ゲート信号線１７ｄに印加する電圧で制御す
る。なお、断っておくが、ゲート信号線１７ｄに印加す
る電圧はスイッチング用ＴＦＴ１１ｇのオンオフを制御
するものであるから、印加する電圧はＶｇｈ、Ｖｇｌに
特定されるものではなく、他の任意の電圧を使用するこ
とができる。
【０４４０】スイッチング用ＴＦＴ１１ｇがオンする
と、ゲート信号線１７ａに印加されているオン電圧Ｖｇ
ｌがＥＬ素子１５に印加される。したがって、ＥＬ素子
１５に逆バイアス電圧Ｖｍを印加することができる。図
８５の構成では、図８４のように逆バイアス電圧Ｖｍを
供給する信号線が不要であるため、画素開口率を向上で
きる。なお、図８５において、ゲート信号線１７ｂに印
加する電圧をＥＬ素子１５に印加するように構成しても
よい（スイッチング用ＴＦＴ１１ｄはＮチャンネルにす
るなど構成を考慮する必要がある）。
【０４４１】図８５はゲート信号線１７の電圧を逆バイ
アス電圧にする構成であったが、図８６はソース信号線
１８に印加された電圧をＥＬ素子１５の逆バイアス電圧
とする構成である。スイッチング用ＴＦＴ１１ｇがオン
するタイミングで、ソース信号線１８に逆バイアス電圧
Ｖｍを印加すると、ソース信号線１８を通じてＥＬ素子
１５にも逆バイアス電圧Ｖｍを印加することができる。
タイミングなどは図７６で説明しているので省略する。
【０４４２】逆バイアス電圧Ｖｍを印加する時間が、Ｅ
Ｌ素子１５に電流を印加している期間と比較して長いと
きは、図８７に図示するように、ＥＬ素子１５にチャー
ジされた電圧が放電されるので、ＥＬ素子１５のアノー
ド端子とカソード端子間をショートさせることにも効果
がある。このようにショートさせることで、ＥＬ素子１
５の正孔輸送層に蓄積された正孔が引き抜かれ、また、
電子輸送層に蓄積された電子も引き抜かれ、ＥＬ素子の
劣化を抑制できるようになる。なお、図８３、図１など
で説明した逆バイアス電圧Ｖｍの印加時間、印加方式、
印加タイミングなどに関する事項は図８７の実施例など
にも適用されることは言うまでもない。
【０４４３】図８７では各ＴＦＴがＰチャンネルで構成
されていたが、図８８では図８７の構成をＮチャンネル
に変化させたものである。図８８において、スイッチン
グ用ＴＦＴ１１ｇがオンすると、ＥＬ素子１５のアノー
ド端子とカソード端子間がショートし、この両端子にＶ
ｄｄ電圧が印加される。この期間にＥＬ素子１５の正孔
輸送層に蓄積された正孔が引き抜かれ、また、電子輸送
層に蓄積された電子も引き抜かれ、ＥＬ素子の劣化を抑
制できるようになる。なお、図８７と同様に、図８３、
図１などで説明した逆バイアス電圧Ｖｍの印加時間、印
加方式、印加タイミングなどに関する事項は図８８の実
施例などにも適用されることは言うまでもない。
【０４４４】また、電流の流れる制御方向を変化させる
ことによっても、ＥＬ素子１５に逆バイアス電圧Ｖｍを
印加することができる。図８９はその構成図である。図
８９における４０２は定電流源である。
【０４４５】図８９において、スイッチング用ＴＦＴ１
１ｇがオンしているとき、スイッチング用ＴＦＴ１１ｇ
には定電流源４０２と同一方向の電流が流れ、ＥＬ素子
１５には順方向電圧が印加される。一方、スイッチング
用ＴＦＴ１１ｇがオフの時には、ＥＬ素子１５と定電流
源４０２とでループを構成するため、ＥＬ素子１５に流
れる電流の向きが逆になる。つまり、定電流源４０２を
配置または形成することにより、スイッチング用ＴＦＴ
１１ｇの制御でＥＬ素子１５に容易に逆バイアス電圧Ｖ
ｍを印加することができるのである。この時の、ゲート
信号線１７のタイミングを図９０に示す。ゲート信号線
１７ａが選択されている期間以外の期間にゲート信号線
１７ｄにオン電圧が印加されている。こうして、ＥＬ素
子１５の正孔輸送層に蓄積された正孔が引き抜かれ、ま
た、電子輸送層に蓄積された電子も引き抜かれ、正孔輸
送材料の酸化および電子輸送材料の還元による劣化を抑
制できるようになる。
【０４４６】図９１はスイッチング用ＴＦＴ１１ｇをＮ
チャンネルとし、スイッチング用ＴＦＴ１１ｄがオンし
ているときはスイッチング用ＴＦＴ１１ｇをオフ状態に
し、スイッチング用ＴＦＴ１１ｄがオフしているときは
スイッチング用ＴＦＴ１１ｇをオン状態にした構成であ
る。スイッチング用ＴＦＴ１１ｄがオンしているときは
ＥＬ素子１５が点灯し、スイッチング用ＴＦＴ１１ｇが
オンしているときにはＥＬ素子１５に逆バイアス電圧Ｖ
ｍが印加される。
【０４４７】逆バイアス電圧Ｖｍはカソード電圧Ｖｋよ
りも低い電圧にすることが有効である。しかし、逆バイ
アス電圧Ｖｍを別途発生させようとすると、発生回路が
必要である。この課題に対して、図９２ではフライング
コンデンサを形成している。フライングコンデンサ１０
０１は画素ごとに配置（形成）する他、パネルに１回路
を配置（形成）してもよい。
【０４４８】フライングコンデンサ１００１はゲート信
号線１７ｅ、１７ｆを制御することにより動作させる。
そして、ゲート信号線１７ｅとゲート信号線１７ｆは逆
位相で動作させる。
【０４４９】まず、ゲート信号線１７ｅにオン電圧を印
加し、ＴＦＴ１１ｉ、１１ｊをオンさせ、コンデンサ１
９ｂにＶｄｄ電圧を印加する。この時、ゲート信号線１
７ｆにはオフ電圧を印加し、コンデンサ１９ｂに充電
後、ＴＦＴ１１ｈ、１１ｋをオフさせておく。
【０４５０】次に、ゲート信号線１７ｅにオフ電圧を印
加し、ＴＦＴ１１ｉ、１１ｊをオフさせ、ゲート信号線
１７ｆにはオン電圧を印加し、ＴＦＴ１１ｈ、１１ｋを
オンさせる。すると、コンデンサ１９ｂに充電されたＶ
ｄｄ電圧は逆位相となってＥＬ素子１５に、−Ｖｄｄ電
圧を印加する。
【０４５１】以上のように構成することにより、逆位相
のＶｍ電圧（Ｖｍ＝−Ｖｄｄ）を発生させることができ
る。したがって、Ｖｍ電圧の供給配線は不要となる。
【０４５２】以上の実施例は、主として図６で説明した
電流プログラム方式の画素構成を例示して説明したがこ
れに限定されるものではなく、図９３に図示するよう
に、カレントミラーの画素構成でも、逆バイアス電圧Ｖ
ｍを印加できるように構成できることは言うまでもな
い。なお、動作は図８１で説明した構成をそのまま準用
できるので省略する。また、図９４に図示するように、
電圧プログラムの画素構成であっても、逆バイアス電圧
を印加できることは言うまでもない。図６８などでも同
様である。したがって、電圧プログラムの画素構成でも
非点灯時にＥＬ素子１５に逆バイアス電圧を印加すると
いう構成あるいは方式を適用することができる。
【０４５３】図７１において、画素を構成するＴＦＴ１
１は５個となっている。しかし、図６（ａ）では４個で
構成されている。そのため、図６（ａ）の構成の方が画
素１６を構成するＴＦＴ１１数が１個少ないため、開口
率を高くでき、また、画素欠陥の発生割合が少ないとい
う利点がある。
【０４５４】図７４も電流プログラム方式の画素構成で
ある。ゲート信号線１７ａにオン電圧を印加することに
より、電流プログラムを行うことができる。また、ゲー
ト信号線１７ｂにオフ電圧を印加し、ゲート信号線１７
ｂにオン電圧を印加することによりＥＬ素子１５にプロ
グラムされた電流を流すことができる。
【０４５５】図７４の構成においてもゲート信号線１７
ｃにオン電圧またはオフ電圧を印加することにより、Ｅ
Ｌ素子１５に流す電流を制御することができ、図２９な
どに図示した駆動方法あるいは表示状態を実現できる。
【０４５６】なお、図７４ではＴＦＴ１１ｅを付加した
が、このＴＦＴ１１ｅを削除し、ゲート信号線１７ｂを
操作し、スイッチング用ＴＦＴ１１ｄのオンオフ状態を
制御することによっても、図２９などの画像表示などを
実現できることは言うまでもない。
【０４５７】図９５も電流プログラム方式の画素構成で
ある。ゲート信号線１７ａにオン電圧を印加することに
より、電流プログラムを行うことができる。また、ゲー
ト信号線１７ｂにオフ電圧を印加し、ゲート信号線１７
ｂにオン電圧を印加することによりＥＬ素子１５にプロ
グラムされた電流を流すことができる。
【０４５８】図９５の構成においてもゲート信号線１７
ｃにオン電圧またはオフ電圧を印加することにより、ス
イッチング用ＴＦＴ１１ｄのオンオフを実現できるか
ら、ＥＬ素子１５に流す電流を制御することができる。
したがって、図２９などに図示した駆動方法あるいは表
示状態を実現できる。
【０４５９】なお、図６１は電圧プログラムの画素構成
の例である。本発明は、１フィールドあるいは１フレー
ム（１Ｆ、もちろん２Ｆあるいはそれ以上を１区切りと
することも考えられる）の所定時間にＥＬ素子に流す電
流の印加時間を制御することにより所定の発光輝度を得
る方法である。つまり、ＥＬ素子に流す電流は所定輝度
より高くし、所定より高い輝度分はオン時間を短くする
ことにより所定輝度を得る方法である。
【０４６０】図６８も電圧プログラムによる画素構成で
ある。図６８において、１９ａは閾値検出用容量（コン
デンサ）、１９ｂは入力信号電圧保持用容量（コンデン
サ）である。
【０４６１】ステップ１（区間１）では、前記ＴＦＴ１
１ａからＴＦＴ１１ｅをすべてＯＮにして一旦前記駆動
用トランジスタをＯＮ状態にしているので、閾値のばら
つきによる電流値のずれが発生する。
【０４６２】ステップ２（区間２）では、前記ＴＦＴ１
１ｂ、ＴＦＴ１１ｄはＯＮのままで前記ＴＦＴ１１ｃ、
ＴＦＴ１１ｅをＯＦＦにすることにより、前記駆動用Ｔ
ＦＴ１１ａの電流値が０になるので、前記駆動用ＴＦＴ
１１ａの閾値が前記閾値検出用容量１９ａに検出され
る。
【０４６３】ステップ３（区間３）では、前記ＴＦＴ１
１ｂ、ＴＦＴ１１ｄをＯＦＦにして前記ＴＦＴ１１ｃ、
ＴＦＴ１１ｅをＯＮにすることにより、データ信号線の
入力信号電圧を前記入力信号電圧保持用容量１９ｂに保
持すると同時に、前記駆動用ＴＦＴ１１ａのゲートに前
記入力信号電圧に閾値を加えた信号電圧を印加してＥＬ
素子１５を電流駆動して発光させる。この駆動用ＴＦＴ
１１ａは飽和領域で動作しているので、ゲート電圧から
閾値を引いた電圧値の２乗に比例した電流が流れるが、
ゲート電圧には前記閾値検出用容量１９ａにより閾値が
すでに印加されているので、結果的に閾値はキャンセル
される。従って、駆動用ＴＦＴ１１ａの閾値がばらつい
てもシミュレーション結果に示すように、常に一定の電
流値がＥＬ素子１５に流れることになる。
【０４６４】ステップ４（区間４）では、画素１６が非
選択期間に入ったとき、ＴＦＴ１１ｂ、ＴＦＴ１１ｄは
ＯＦＦ、ＴＦＴ１１ｅはＯＮのまま、ＴＦＴ１１ｃをＯ
ＦＦにしても、前記入力信号電圧保持用容量１９ｂに保
持された入力信号電圧と前記閾値検出用容量１９ａによ
り保持された閾値電圧が駆動用ＴＦＴ１１ａのゲートに
印加されているので、ＥＬ素子１５には電流が流れて発
光し続ける。
【０４６５】以上のように、より正確に前記駆動用トラ
ンジスタの閾値を検出するためには、第１ステップの期
間として２μｓｅｃ以上１０μｓｅｃ以下に設定し、第
２ステップの期間として２μｓｅｃ以上１０μｓｅｃ以
下に設定することが必要である。これは書き込みあるい
は動作時間を十分に確保するためである。しかし、あま
りに長いと本来の電圧プログラム時間が短くなり安定性
がなくなる。
【０４６６】したがって、図６１の電圧プログラム方式
でも、本発明の駆動方法あるいは表示装置を実施するこ
とには効果がある。図６１において、ゲート信号線１７
ｂを制御することにより、スイッチング用ＴＦＴ１１ｄ
をオンオフさせることができる。したがって、ＥＬ素子
１５に流れる電流を間欠させることができる。また、図
６８においても、ゲート信号線１７ｃの制御により、Ｔ
ＦＴ１１ｅをオンオフ制御することができる。そのた
め、図２９、図３３などの表示状態を実現できる。
【０４６７】また、ＥＬ素子１５に流れる電流をＮ倍
し、ＴＦＴ１１ｅのオンオフ状態を制御することによ
り、１／Ｎの期間点灯させるという駆動方式（なお、Ｎ
倍あるいは１／Ｎに限定されるものではない）を実現で
きることは明らかである。つまり、本発明は、図６の電
流プログラムの画素構成のみに限定されるものではな
く、図６８などの電圧プログラムの画素構成でも、本発
明の駆動方式を実現することができる。したがって、本
明細書で記載した事項は本明細書で記載あるいは図示し
た画素構成あるいは装置などに適用することができる。
【０４６８】同様に、図６７、図７５も電圧プログラム
の画素構成である。図６７、図７５において、ゲート信
号線１７ｂを制御することにより、ＴＦＴ１１ｅをオン
オフさせることができる。したがって、ＥＬ素子１５に
流れる電流を間欠させることができる。そのため、図２
９、図３３などの表示状態を実現できる。したがって、
容易にアニメーション効果を実現できる。また、多彩な
画像表示を実現できる。また、その他の事項、あるいは
動作は図６８と同様あるいは類似するので説明を省略す
る。なお、以上の事項は図７６、図８１などで説明した
逆バイアス電圧Ｖｍ印加方式に関しても適用することが
できることは言うまでもない。
【０４６９】Ｎ倍のパルス電圧を印加する方式の課題と
して、ＥＬ素子１５に流れる電流が大きくなり、ＥＬ素
子１５が劣化し易くなるという課題がある。また、Ｎ＝
１０以上となると、電流が流れる時に必要となるＥＬ素
子１５の端子電圧が高くなり、電力効率が悪くなるとい
う課題もある。ただし、この課題は白表示時のようにＥ
Ｌ素子に流れる電流が大きい時に発生する課題である。
この課題に対する対処法を図６の画素構成を例にして、
図９６（ａ）を参照しながら説明する。
【０４７０】図９６（ａ）に図示するように、ＥＬ素子
１５への電流Ｉｄｄが流れている時、Ｖｄｄ電圧（電源
電圧）は駆動用ＴＦＴ１１ａのソース−ドレイン間電圧
ＶｓｄとＥＬ素子１５の端子電圧Ｖｄで分圧される。こ
の時、Ｉｄｄ電流が大きいとＶｄ電圧も高くなる。
【０４７１】Ｖｄｄ電圧が十分に高いと駆動用ＴＦＴ１
１ａにプログラムされた電流Ｉｗに等しい電流（Ｉｄ
ｄ）がＥＬ素子１５に流れる。したがって、図９７の実
線に図示するように、電流ＩｗとＩｄｄは等しいかほぼ
リニアの関係（比例の関係）になる。リニアの関係にな
るというのは、ゲート信号線１７などに印加された信号
などによりコンデンサ１９に突き抜けが発生し、Ｉｄｄ
＝Ｉｗとはならないということである。
【０４７２】本発明では、Ｖｄｄ電圧はＩｄｄとＩｗが
リニア（比例）の関係を維持できないような低い電圧で
用いる。つまり、必要なＶｓｄ＋Ｖｄ＞Ｖｄｄの関係に
している。さらには、Ｖｄ＞Ｖｄｄとすることが好まし
い。
【０４７３】例えば、一例として、Ｎ＝１０で、最大白
表示に必要なＩｗ電流が２μＡとする。この状態では、
Ｉｄｄ電流が２μＡとすると、Ｇ色のＥＬ素子ではＶｄ
＝１４Ｖとなるので、この時のＶｄｄ電圧を１４Ｖ以下
とする。もしくは、この時、Ｖｓｄ＝７Ｖとすると、Ｖ
ｄ＋Ｖｓｄ＝１４Ｖ＋７Ｖ＝２１Ｖ＜Ｖｄｄ＝２１Ｖと
する。
【０４７４】この状態で駆動すると、電流ＩｄｄとＩｗ
の関係は図９７の点線で示すような関係となり、最大白
表示ではＩｗとＩｄｄの関係はリニアの関係でなくなる
（非線形の関係、図９７のＡの範囲）。しかし、黒表示
あるいは灰色表示（表示輝度が比較的低い領域）ではリ
ニアの関係（図９７のＢの範囲）が維持される。
【０４７５】Ａの領域ではＥＬ素子１５に流れる電流が
制限され、ＥＬ素子１５を劣化させるような大きな電流
が流れることはない。また、Ａの領域で、Ｉｗ電流を増
加させると、変化割合は少ないがＩｄｄ電流は増加する
ので、階調表示を実現できる。ただし、Ａの領域では非
線形となるからガンマ変換が必要である。例えば、画像
表示が６４階調表示であれば、入力画像データ６４階調
データをテーブル変換し、１２８階調あるいは２５６階
調に変換してソースドライバ１４に印加する。
【０４７６】Ａの領域では駆動用ＴＦＴ１１ａのＶｓｄ
電圧とＥＬ素子１５のＶｄ電圧とが分圧され、ＥＬ素子
１５の端子電圧Ｖａが決定される。この際、注目すべき
事項として、ＥＬ素子１５は蒸着で形成される（あるい
はインクジェット技術などによる塗布で形成）ため、均
一に形成されている点である。そのため、ＥＬ端子電圧
Ｖａは表示画面２１の面内で均一な値となる。したがっ
て、駆動用ＴＦＴ１１ａの特性がばらついて、ＥＬ素子
１５の端子電圧Ｖａで補正される。結果的にＶｄｄ電圧
を本発明のように低くすることにより、駆動用ＴＦＴ１
１ａの特性ばらつきが吸収でき、Ｖｄｄ電圧の低減によ
り低消費電力化を実現できる。また、Ｎが大きい時に
も、ＥＬ素子１５には高い電圧が印加されることがな
い。
【０４７７】ＥＬ素子１５は蒸着技術、インクジェット
技術だけでなく、インクを付けたスタンプを紙に当てて
印刷するようにするスタンプ技術でも形成できる。
【０４７８】まず、スタンプとなる部分を形成する。Ｓ
ｉ基板上に半導体プロセスによって有機ＥＬ素子の発光
領域と同じ形の溝のパターンを形成し、その溝の中を有
機ＥＬ材にドーピングする材料を埋めることでスタンプ
とする。一方、有機ＥＬ素子を形成する方のガラス基板
には、電極や発光層となる有機ＥＬ材を形成しておく。
【０４７９】次に、スタンプと有機ＥＬ素子となる材料
をつけたガラス基板をぴったりと重ね合わせる。この状
態を保ちながら＋１００℃〜＋２００℃で約１０分間に
わたって熱処理する。こうすることで、スタンプの溝の
中に埋め込んだドーピング材料が蒸発し、有機ＥＬ素子
の発光層に拡散する。あとは、色に応じたドーピング材
料を埋め込んだスタンプを順次有機ＥＬ素子に当てて、
ＲＧＢを塗り分ける。このスタンプ技術を用いると、１
０μｍの矩形パターンや、線幅１０μｍのパターンのＥ
Ｌ素子１５が容易に形成できる。
【０４８０】なお、１Ｆの期間の１／Ｎに、ＥＬ素子１
５に電流を印加し、その印加する電流は所定輝度より高
くし、所定より高い輝度分はオン時間を短くすることに
より所定輝度を得る方法であるとした。しかし、本発明
は一定の期間内の輝度平均を所定値にする方法である。
したがって、１Ｆ（１フィールドあるいは１フレーム）
に限定されるものではない。例えば、図３３（ｃ１）の
表示状態が２Ｆ連続したり、図３３（ｃ２）の表示状態
が３Ｆ連続したり、この図３３（ｃ１）と図３３（ｃ
２）の状態が交互に繰り返されても良い。最終的に、５
Ｆで所望の平均輝度となるように駆動すればよい。
【０４８１】したがって、本発明の技術的思想は、一定
の期間内に、ＥＬ素子１５のオン状態とオフ状態とを発
生させ、このオン状態とオフ状態とを交互に繰り返し、
この繰り返しにより、所定の表示輝度を得る方式であ
る。また、制御はゲート信号線１７のオンオフ電圧を制
御することにより実現する。
【０４８２】なお、ソース信号線１８に所定電流のＮ倍
の電流を流し、ＥＬ素子１５に所定電流のＮ倍の電流を
１／Ｎ期間流すとしたが、実用上はこれを実現できな
い。実際にはゲート信号線１７に印加した信号パルスが
コンデンサ１９に突き抜け、コンデンサ１９に所望の電
圧値（電流値）を設定できないからである。一般的にコ
ンデンサ１９には所望の電圧値（電流値）よりも低い電
圧値（電流値）が設定される。例えば、１０倍の電流値
を設定するように駆動しても、５倍程度の電流しかコン
デンサ１９には設定されない。Ｎ＝１０としても実際に
ＥＬ素子１５に流れる電流はＮ＝５の場合と同一とな
る。したがって、本発明はＮ倍の電流値を設定し、Ｎ倍
に比例したあるいは対応する電流をＥＬ素子１５に流れ
るように駆動する方法である（ただし、図９７で説明す
る駆動方法も実施するので限定は難しい）。もしくは、
所望値よりも大きい電流をＥＬ素子１５にパルス状に印
加する駆動方法である。
【０４８３】なお、図２９などにおいて、非表示領域３
１２は完全に非点灯状態である必要はない。微弱な発光
あるいはうっすらとした画像表示があっても実用上は問
題ない。つまり、画像表示領域３１１よりも表示輝度が
低い領域と解釈するべきである。また、非表示領域３１
２とは、Ｒ、Ｇ、Ｂ画像表示のうち、１色または２色の
みが非表示状態という場合も含まれる。
【０４８４】なお、各画素構成において（例えば、図６
１、図７０（ａ）、図９５）、スイッチング用ＴＦＴ１
１ｄのゲート端子を直接、オンオフ電圧を印加できるよ
うに構成しても、ＥＬ素子１５に流す電流を間欠動作さ
せることができる。また、図６０においてはＴＦＴ１１
ｅ、図８においては変換用ＴＦＴ１１ａ、図９において
は駆動用ＴＦＴ１１ｂのゲート端子を直接、オンオフ電
圧を印加できるように構成しても、ＥＬ素子１５に流す
電流を間欠動作させることができる。つまり、ＥＬ素子
１５に電流を印加するＴＦＴのゲート端子を制御するこ
とによって、図２９などの表示状態を実施できるという
ことである。
【０４８５】（実施の形態１０）また、図４３の表示方
法のように、奇数画素行と偶数画素行（もしくは複数画
素行ごと）を所定フィールド（フレーム）ごとに切り替
える表示方法は、立体画像表示装置もしくは方法に適用
することができる。以下、本発明の立体表示装置につい
て図９８、図９９を参照しながら説明をする。
【０４８６】まず、本発明の表示方法は基本的に画素行
単位（画素行の方向）に画像表示領域３１１と非表示領
域３１２を構成するものである。したがって、図４３の
ように表示する場合は縦横を変換する必要があるが、こ
の変換は容易である。メモリに蓄積された画像データを
行と列を入れ替えればよいからである。縦横を変換すれ
ば図９８（ａ１）の表示状態となる。つまり、表示パネ
ルの走査方向はＡに示す矢印方向となるが、画像は図９
８（ａ１）に示すように、紙面上が画面上となり、紙面
下が画面下となる。したがって、表示パネルの使用者に
はあたかも画面上から下に走査しているように見える。
【０４８７】表示パネルの表示画面２１は左から奇数画
素列（行）に右目の画像を表示し、偶数画素列（行）に
左目の画像を表示する。画像表示は表示パネルと同期す
る観察用眼鏡８５２と同期させる。観察用眼鏡８５２は
シャッタ８５１として機能する２つの液晶パネルを具備
している。
【０４８８】第１フィールド（第１フレーム）では図９
８（ａ１）に示すように、左から奇数番目の画素列（実
際は奇数番目の画素行）が画像表示領域３１１となり、
左から偶数番目の画素列（実際は偶数番目の画素行）が
非表示領域３１２となる。図９８（ａ１）の表示状態と
同期して、観察用眼鏡８５２の左目用のシャッタ８５１
Ｌが閉じ、観察用眼鏡８５２の右目用のシャッタ８５１
Ｒが開く。したがって、観察者は右目だけで、図９８
（ａ１）の画像を見ることになる。
【０４８９】第１フィールド（第１フレーム）の次の第
２フィールド（第２フレーム）では図９８（ａ２）に示
すように、左から偶数番目の画素列（実際は偶数番目の
画素行）が画像表示領域３１１となり、左から奇数番目
の画素列（実際は奇数番目の画素行）が非表示領域３１
２となる。図９８（ａ２）の表示状態と同期して、観察
用眼鏡８５２の右目用のシャッタ８５１Ｒが閉じ、観察
用眼鏡８５２の左目用のシャッタ８５１Ｌが開く。した
がって、観察者は左目だけで、図９８（ａ２）の画像を
見ることになる。
【０４９０】以上の動作を交互に繰り返すことにより、
観察者が使用する眼鏡型のシャッタ８５１と画像表示状
態とが同期して交互に観察者に見えるようにすることに
より立体画像表示を実現できる。
【０４９１】シャッタ８５１を用いずに立体画像表示を
実現するためには、図９９に図示したように表示パネル
の光出射側にプリズム８６１を配置すればよい。プリズ
ム８６１のＡ部をある表示タイミングにおける画像表示
領域３１１に対応するように配置し、プリズム８６１の
Ｂ部を前述の表示タイミングにおける非表示領域３１２
に対応するように配置する。このように、プリズム８６
１を配置することにより、奇数画素行の画像が観察者の
右目に入射するようにし、偶数画素行の画像が観察者の
左目に入射するように構成することができる。なお、プ
リズム８６１と表示パネル間にはエチレングリコールな
どの光結合材８６２を配置し、オプティカルカップリン
グさせておく。
【０４９２】なお、図９８において切り替え手段８５２
は眼鏡としたがこれに限定されるものではない。観察者
の右目に入射する光と左目に入射する光とを制御できる
ものであればいずれのものでもよい。例えば、ゴーグル
タイプのものが例示される。また、切り替え手段８５２
と表示パネルとが一体となったもの（ヘッドマウントデ
ィスプレイ）が例示される。また、シャッタ８５１は液
晶表示パネルに限定されるものではなく、カメラのシャ
ッタ、回転フィルタのようにメカニカルなものでもよ
い。また、ポリゴンミラーを組み込んだもの、ＰＬＺＴ
を用いたシャッタ、エレクトロルミネッセンスを応用し
たシャッタなども例示される。
【０４９３】以上のように、１つの表示パネルの表示画
像を図４３の表示方法を用いることにより立体表示を実
現できる。なお、図９８、図９９の装置または方法は、
複数画素行（列）ごと、あるいは奇数画素行（列）と偶
数画素行（列）ごとに異なる画像を表示するというもの
であり、その用途は立体表示のみに限定されるものでは
ない。例えば、単に２つの画像を重ね合わせて表示する
という用途に用いてもよい。なお、本発明のＥＬ表示装
置を用い、本発明の駆動方法を実施することが特に有効
であることは言うまでもない。
【０４９４】なお、各画素を駆動する素子はＴＦＴ１１
としたがこれに限定されるものではない。例えば、薄膜
ダイオード（ＴＦＤ）の組み合わせにより、画素１６を
構成でき、このダイオードの一方の端子電圧レベルを操
作することにより、ＥＬ素子１５に流す電流を間欠動作
させることができる。その他、バリスタ、サイリスタな
どのスイッチング素子でも同様である。
【０４９５】例えば、図６の変換用ＴＦＴ１１ａにおけ
る駆動用ＴＦＴを例にすれば、図１００（ａ）に図示す
るように、ＮチャンネルまたはＰチャンネルのバイポー
ラトランジスタでもよい。また、図１００（ｂ）に図示
するように、ＮチャンネルまたはＰチャンネルのＭＯＳ
トランジスタでもよい。さらに、図１００（ｃ）に図示
するように、ホトトランジスタあるいはホトダイオード
でもよく、図１００（ｄ）に図示するように、サイリス
タ素子などでもよい。このことは、他の画素を構成する
スイッチング素子にも適用できるということを意味す
る。
【０４９６】また、ＴＦＴ素子はＰチャンネルでもＮチ
ャンネルのいずれでも用いることができる。また、ＥＬ
素子１５の位置は図６または図８のような位置に限定さ
れるものではない。例えば、図９６（ａ）は図６の変換
用ＴＦＴ１１ａとＥＬ素子１５との接続状態を抜き出し
たものである。この変形として図９６（ｂ）の構成も例
示される。また、駆動用ＴＦＴをＮチャンネルとした図
９６（ｃ）、（ｄ）の構成も例示される。これらの事項
は変換用ＴＦＴ１１ａについてだけでなく、他の画素を
構成するスイッチング素子についても同様である。
【０４９７】また、ＴＦＴなどのスイッチング素子は低
温多結晶Ｓｉ−ＴＦＴで形成されることが望ましいが、
アモルファスシリコンＴＦＴでもよい。特に、ＥＬ素子
１５に流す電流が１μＡ以下の場合は、アモルファスシ
リコン技術で形成した方が特性上十分である。また、ゲ
ートドライバ回路、ソースドライバ回路などもアモルフ
ァスシリコン技術による素子で形成してもよい。
【０４９８】また、図１０、図４６、図４７、図４９な
どのゲートドライバ１２の構成についてもこれに限定さ
れるものではなく（図１０などはＳＴ信号を順次クロッ
クに同期してシフト動作（シリアル処理）する構成であ
る）、例えば、各ゲート信号線のオンオフ状態を一度に
決定するパラレル入力であってもよい（すべてのゲート
信号線のオンオフフロジックがコントローラかゲート信
号線１７の本数分、一度に出力され決定される構成な
ど）。
【０４９９】図１０１は有機ＥＬモジュールの構成図で
ある。プリント基板１０３にはコントロールＩＣ１０１
と電源ＩＣ１０２が実装されている。プリント基板１０
３とアレイ基板４９とはフレキシブル基板１０４で電気
的に接続される。このフレキシブル基板１０４を介して
電源電圧、電流、制御信号、映像データがアレイ基板４
９のソースドライバ１４およびゲートドライバ１２に供
給される。
【０５００】この際問題となるのは、ゲートドライバ１
２の制御信号である。ゲートドライバ１２には少なくと
も５Ｖ以上の振幅の制御信号を印加する必要がある。し
かし、コントロールＩＣ１０１の電源電圧は２．５Ｖあ
るいは３．３Ｖであるため、コントロールＩＣ１０１か
ら直接ゲートドライバ１２に制御信号を印加することが
できない。
【０５０１】この課題に対して、本発明は高い電圧で駆
動される電源ＩＣ１０２からゲートドライバ１２の制御
信号を印加する。電源ＩＣ１０２はゲートドライバ１２
の動作電圧も発生させるので、当然ながらゲートドライ
バ１２に最適な振幅の制御信号を発生させることができ
る。
【０５０２】図１０２ではゲートドライバ１２の制御信
号をコントロールＩＣ１０１で発生させ、ソースドライ
バ１４で一旦レベルシフトを行った後、ゲートドライバ
１２に印加している。ソースドライバ１４の駆動電圧は
５〜８Ｖであるから、コントロールＩＣ１０１から出力
された３．３Ｖ振幅の制御信号を、ゲートドライバ１２
が受け取れる５Ｖ振幅に変換することができる。
【０５０３】図７７、図１０３は本発明の表示モジュー
ル装置の説明図である。図１０３はソースドライバ１４
内に内蔵表示メモリ１５１を持たせた構成である。内蔵
表示メモリは８色表示（各色１ビット）、２５６色表示
（ＲＧは３ビット、Ｂは２ビット）、４０９６色表示
（ＲＧＢは各４ビット）の容量を有する。この８色、２
５６色または４０９６色表示で、かつ静止画の時は、ソ
ースドライバ１４内に配置されたドライバコントローラ
はこの内蔵表示メモリ１５１の画像データを読み出すの
で、超低消費電力化を実現できる。もちろん、内蔵表示
メモリ１５１は２６万色以上の多色の表示メモリであっ
てもよい。また、動画の時も内蔵表示メモリ１５１の画
像データを用いてもよい。
【０５０４】内蔵表示メモリ１５１の画像データは誤差
拡散処理あるいはディザ処理を行った後のデータをメモ
リしてもよい。誤差拡散処理、ディザ処理などを行うこ
とにより、２６万色表示データを４０９６色などに変換
することができ、さらに内蔵表示メモリ１５１の容量を
小さくすることができる。誤差拡散処理などは誤差拡散
コントローラ１４１で行うことができる。
【０５０５】なお、図１０３などにおいて、１４をソー
スドライバと記載したが、単なるドライバだけでなく、
電源ＩＣ１０２、バッファ回路１５４（シフトレジスタ
などの回路を含む）、データ変換回路、ラッチ回路、コ
マンドデコーダ、シフト回路、アドレス変換回路、内蔵
表示メモリ１５１からの入力を処理してソース信号線に
電圧あるいは電流を出力する様々な機能あるいは回路が
構成されたものである。これらの事項は、本発明の他の
実施例でも同様である。
【０５０６】なお、図１０３などで説明する構成は、図
１２〜図１６、図１８、図２０、図２１などで説明する
３辺フリー構成あるいはその他の構成、駆動方式などに
も適用できることは言うまでもない。
【０５０７】フレームレートはパネルモジュールの消費
電力と関係する。つまり、フレームレートを高くすれば
ほぼ比例して消費電力は増大する。携帯電話などは待ち
受け時間を長くするなどの観点から消費電力の低減を図
る必要がある。一方、表示色を多くする（階調数を多く
する）ためにはソースドライバ１４などの駆動周波数を
高くしなければならない。しかし、消費電力の問題から
消費電力を増大させることは困難である。
【０５０８】一般的に、携帯電話などの情報表示装置で
は、表示色数よりも低消費電力化が優先される。表示色
数を増加させる回路の動作周波数が高くなる、あるいは
ＥＬ素子に印加する電圧（電流）波形の変化が多くなる
などの理由から、消費電力が増加する。したがって、あ
まり表示色数を多くすることはできない。この課題に対
して、本発明は画像データを誤差拡散処理あるいはディ
ザ処理を行って画像を表示する。
【０５０９】図１０４で説明した本発明の携帯電話では
図示していないが、筐体の裏側にＣＣＤカメラを備えて
いる。ＣＣＤカメラで撮影した画像およびデータは即時
に表示パネルの表示画面２１に表示できる。ＣＣＤカメ
ラの画像データは２４ビット（１６７０万色）、１８ビ
ット（２６万色）、１６ビット（６．５万色）、１２ビ
ット（４０９６色）、８ビット（２５６色）をキー入力
で切り替えることができる。
【０５１０】表示データが１２ビット以上の時は、誤差
拡散処理を行って表示する。つまり、ＣＣＤカメラから
の画像データが内蔵表示メモリ１５１の容量以上の時
は、誤差拡散処理などを実施し、表示色数を内蔵表示メ
モリ１５１の容量以下となるように画像処理を行う。
【０５１１】今、ソースドライバ１４には４０９６色
（ＲＧＢ各４ビット）で１画面の内蔵表示メモリ１５１
を具備しているとして説明する。モジュール外部から送
られてくる画像データが４０９６色の場合は、直接ソー
スドライバ１４の内蔵表示メモリ１５１に格納され、こ
の内蔵表示メモリ１５１から画像データを読み出し、表
示画面２１に画像を表示する。
【０５１２】画像データが２６万色（Ｇ：６ビット、
Ｒ、Ｂ：各５ビットの計１６ビット）の場合は、図７７
および図１０３に示すように、誤差拡散コントローラ１
４１の演算メモリ１５２に一旦格納され、かつ同時に演
算回路１５３で誤差拡散あるいはディザ処理が行われ
る。この誤差拡散処理などにより１６ビットの画像デー
タは内蔵表示メモリ１５１のビット数である１２ビット
に変換されてソースドライバ１４に転送される。ソース
ドライバ１４はＲＧＢ各４ビット（４０９６色）の画像
データを出力し、表示画面２１に画像を表示する。
【０５１３】また、図７７の構成などにおいて、垂直同
期信号ＶＤを用いて（垂直同期信号ＶＤで処理方法を変
化させて）、フィールドあるいはフレームごとに誤差拡
散処理あるいはディザ処理方法を変化させてもよい。例
えば、ディザ処理では、第１フレームでＢａｙｅｒ型を
用い、次の第２フレームではハーフトーン型を用いる。
このように、フレームごとにディザ処理を変化させ、切
り替えるようにすることで、誤差拡散処理などに伴うド
ットむらが目立ちにくくなるという効果が発揮される。
【０５１４】また、第１フレームと第２フレームで誤差
拡散処理などの処理係数を変化させてもよい。また、第
１フレームで誤差拡散処理をし、第２フレームでディザ
処理をし、さらに第３フレームで誤差拡散処理をするな
ど、様々な処理を組み合わせても良い。また、乱数発生
回路を具備し、乱数の値でフレームごとに処理を実施す
る処理方法を選択してもよい。
【０５１５】フレームレートなどの情報を伝送されるフ
ォーマットに記載するようにしておけば、この記載され
たデータをデコードあるいは検出することにより、自動
でフレームレートなどを変更できるようになる。伝送さ
れてくる画像が動画か静止画かを記載しておくこと、特
に動画の場合は、動画の１秒あたりのコマ数を記載して
おくことが好ましい。また、伝送パケットに携帯電話の
機種番号を記載しておくことが好ましい。なお、本明細
書では伝送パケットとして説明するがパケットである必
要はなく、送信あるいは発信するデータ中に図１０５な
どで説明する情報（表示色数、フレームレートなど）が
記載されたものであればいずれでもよい。
【０５１６】図１０６は本発明の携帯電話などに送られ
てくる伝送フォーマットである。伝送とは、受信するデ
ータと送信するデータの双方を含む。つまり、携帯電話
は受話器からの音声あるいは携帯電話に付属のＣＣＤカ
メラで撮影した画像を他の携帯電話などに送信する場合
もあるからである。したがって、図１０５などで説明す
る伝送フォーマットなどに関連する事項は送信、受信の
双方に適用される。
【０５１７】本発明の携帯電話などにおいて、データは
デジタル化されてパケット形式で伝送される。図１０６
で記載しているように、フレームの中は、フラグ部
（Ｆ）、アドレス部（Ａ）、コントロール部（Ｃ）、情
報部（Ｉ）、及びフレームチェックシーケンス（ＦＣ
Ｓ）からなる。コントロール部（Ｃ）のフォーマットは
図１０７のように情報転送（Ｉフレーム）、監視（Ｓフ
レーム）、及び非番号制（Ｕフレーム）の３つの形式を
とる。
【０５１８】まず、情報転送形式は、情報（データ）を
転送する時に使用するコントロールフィールドの形式
で、非番号性形式の一部を除けば、情報転送形式がデー
タフィールドを有する唯一の形式である。この形式によ
るフレームを情報フレーム（Ｉフレーム）という。
【０５１９】また、監視形式は、データリンクの監視制
御機能、すなわち情報フレームの受信確認、情報フレー
ムの再送要求などを行うために使用する形式である。こ
の形式によるフレームを、監視フレーム（Ｓフレーム）
という。
【０５２０】次に、非番号制形式は、その他のデータリ
ング制御機能を遂行するために使用するコントロールフ
ィールドの形式で、この形式によるフレームを非番号制
フレーム（Ｕフレーム）という。
【０５２１】端末及び網は送受信する情報フレームを送
信シーケンス番号Ｎ（Ｓ）と受信シーケンス番号Ｎ
（Ｒ）で管理する。Ｎ（Ｓ）、Ｎ（Ｒ）とも３ビットで
構成され、０〜７までの８個を循環番号として使い、７
の次は０となるモジュラス構成をとっている。したがっ
て、この場合のモジュラスは８であり、応答フレームを
受信せずに連続送信できるフレーム数は７である。
【０５２２】データ領域には色数データを示す８ビット
のデータとフレームレートを示す８ビットのデータが記
載される。これらの例を図１０５（ａ）、（ｂ）に示
す。また、表示色の色数には静止画と動画の区別を記載
しておくことが好ましい。また、携帯電話の機種名、送
受信する画像データの内容（人物などの自然画、メニュ
ー画面）などを図１０６のパケットに記載しておくこと
が望ましい。データを受け取った機種はデータをデコー
ドし、それを自身（該当機種番号）のデータと認識した
とき、記載された内容によって、表示色、フレームレー
トなどを自動的に変更する。また、記載された内容を表
示装置の表示画面２１に表示するように構成してもよ
い。ユーザーが表示画面２１の記載内容（表示色、推奨
フレームレート）を見て、キーなどを操作し、最適な表
示状態にマニュアルで変更すればよい。
【０５２３】なお、一例として、図１０５（ｂ）では数
値の３はフレームレート８０Ｈｚと一例をあげて記載し
ているがこれに限定されるものではなく、４０〜６０Ｈ
ｚなどの一定範囲を示すものであってもよい。また、デ
ータ領域に携帯電話の機種などを記載しておいてもよ
い。機種により性能などが異なり、フレームレートを変
化させる必要も発生するからである。また、画像が漫画
であるとか、宣伝（ＣＭ）であるとかの情報を記載して
おくことも好ましい。また、パケットに視聴料金や、パ
ケット長などの情報を記載しておいてもよい。ユーザー
が視聴料金の確認をして情報を受信するか否かを判断で
きるからである。また、画像データが誤差拡散処理をさ
れているか否かのデータも記載しておくことが好まし
い。
【０５２４】また、画像処理方法（誤差拡散処理、ディ
ザ処理などの種別、重み付け関数の種類とそのデータ、
ガンマの係数など）、機種番号などの情報を伝送される
フォーマットに記載しておけばよい。また、画像データ
がＣＣＤで撮影されたデータか、ＪＰＥＧデータか、ま
た、その解像度、ＭＰＥＧデータか、ＢＩＴＭＡＰデー
タかなどの情報を記載しておくと、これを基にデータを
デコードあるいは検出し、自動受信した携帯電話などを
最適な状態に変更できるようになる。
【０５２５】もちろん、伝送されてくる画像が動画か静
止画かを記載しておくこと、特に動画の場合は、動画の
１秒あたりのコマ数を記載しておくことが好ましい。ま
た、受信端末で推奨する再生コマ数／秒などの情報も記
載しておくことが好ましい。
【０５２６】以上の事項は、伝送パケットが送信の場合
でも同様である。また、本明細書では伝送パケットとし
て説明しているがパケットである必要はない。つまり、
送信あるいは発信するデータ中に図１０５などで説明す
る情報が記載されたものであればいずれでもよい。
【０５２７】誤差拡散処理コントローラ１４１には、誤
差処理されて送られてきたデータに対して逆誤差拡散処
理を行い、元データに戻してから再度、誤差拡散処理を
行う機能を付加することが好ましい。誤差拡散処理の有
無は図１０６のパケットデータに載せておく。また、誤
差拡散（ディザなどの方式も含む）の処理方法、形式な
ど逆誤差拡散処理に必要なデータも載せておく。
【０５２８】逆誤差拡散処理を実施するのは、誤差拡散
処理の過程において、ガンマカーブの補正も実現できる
からである。データを受けたＥＬ表示装置などのガンマ
カーブと、送られてきたガンマカーブとが適応しない場
合や、送信されてきたデータが誤差拡散などの処理をす
でに実施された画像データである場合がある。この事態
に対応するために、逆誤差拡散処理を実施し、元データ
に変換してガンマカーブ補正の影響が出ないようにす
る。その後、受信したＥＬ表示装置などで誤差拡散処理
を行い、受信表示パネルに最適なガンマカーブにし、か
つ最適な誤差拡散処理となるように誤差拡散処理などを
実施する。
【０５２９】また、表示色によりフレームレートを切り
替えたい場合は、携帯電話などの装置にユーザボタンを
配置し、ボタンなどを用いて表示色などを切り替えられ
るようにすればよい。
【０５３０】図１０４は情報端末装置の一例としての携
帯電話の平面図である。筐体１９３にアンテナ１９１、
テンキー１９２などが取りつけられている。１９４は表
示色切り替えキーあるいは電源オンオフ、フレームレー
ト切り替えキーである。
【０５３１】携帯電話などの内部回路ブロックを図１０
８に示す。回路は主としてアップコンバータ２０５とダ
ウンコンバータ２０４のブロック、デェプレクサ２０１
のブロック、ＬＯバッファ２０３などのブロックから構
成される。
【０５３２】キー１９４を１度押さえると表示色は８色
モードに、続いて同一キー１９４を押さえると表示色は
２５６色モード、さらに同一キー１９４を押さえると表
示色は４０９６色モードとなるようにシーケンスを組ん
でもよい。キーは押さえるごとに表示色モードが変化す
るトグルスイッチとする。なお、別途表示色に対する変
更キーを設けてもよい。この場合、キー１９４は３つ
（以上）となる。
【０５３３】キー１９４はプッシュスイッチの他、スラ
イドスイッチなどの他のメカニカルなスイッチでもよ
く、また、音声認識などにより切り替わるものでもよ
い。例えば、４０９６色を受話器に音声入力すること、
例えば、「高品位表示」、「２５６色モード」あるいは
「低表示色モード」と受話器に音声入力することにより
表示パネルの表示画面２１に表示される色が変化するよ
うに構成する。これは現行の音声認識技術を採用するこ
とにより容易に実現することができる。
【０５３４】また、表示色の切り替えは電気的に切り替
わるスイッチでもよく、表示パネルの表示画面２１に表
示させたメニューを触れることにより選択するタッチパ
ネルでも良い。また、スイッチを押さえる回数で切り替
える、あるいはクリックボールのように回転あるいは方
向により切り替えるように構成してもよい。
【０５３５】１９４は表示色切り替えキーとしたが、フ
レームレートを切り替えるキーなどとしてもよい。ま
た、動画と静止画とを切り替えるキーなどとしてもよ
い。また、動画と静止画とフレームレートなどの複数の
要件を同時に切り替えてもよい。また、押さえ続けると
徐々に（連続的に）フレームレートが変化するように構
成してもよい。この場合は発振器を構成するコンデンサ
Ｃ、抵抗Ｒのうち、抵抗Ｒを可変抵抗にしたり、電子ボ
リウムにしたりすることにより実現できる。また、コン
デンサはトリマコンデンサとすることにより実現でき
る。また、半導体チップに複数のコンデンサを形成して
おき、１つ以上のコンデンサを選択し、これらを回路的
に並列に接続することにより実現してもよい。
【０５３６】なお、表示色などによりフレームレートを
切り替えるという技術的思想は携帯電話に限定されるも
のではなく、パームトップコンピュータや、ノートパソ
コン、デスクトップパソコン、携帯時計など表示画面を
有する機器に広く適用することができる。また、液晶表
示装置に限定されるものではなく、液晶表示パネル、有
機ＥＬ表示パネルや、ＴＦＴパネル、ＰＬＺＴパネル
や、ＣＲＴにも適用することができる。
【０５３７】（実施の形態１１）さらに、本発明のＥＬ
表示パネルあるいはＥＬ表示装置もしくは駆動方法を採
用した実施の形態について、図面を参照しながら説明す
る。
【０５３８】図１０９は本発明の実施の形態におけるビ
ューファインダの断面図である。但し、説明を容易にす
るため模式的に描いている。また、一部拡大あるいは縮
小した箇所や省略した箇所もある。例えば、図１０９に
おいては接眼カバーを省略している。以上のことは他の
図面においても該当する。
【０５３９】ボディー４５１の裏面は暗色あるいは黒色
にされている。これは、表示パネル８２から出射した迷
光がボディー４５１の内面で乱反射し、表示コントラス
トの低下を防止するためである。また、表示パネルの光
出射側にはλ／４板５０（位相板など）、偏光板５４な
どが配置されている。このことは図２でも説明してい
る。
【０５４０】接眼リング４５２には拡大レンズ４５３が
取りつけられている。観察者は接眼リング４５２をボデ
ィー４５１内での挿入位置を可変して、表示パネルの表
示画像にピントが合うように調整する。また、必要に応
じて表示パネルの光出射側に正レンズ４５４を配置すれ
ば、拡大レンズ４５３に入射する主光線を収束させるこ
とができる。そのため、拡大レンズ４５３のレンズ径を
小さくすることができ、ビューファインダを小型化する
ことができる。
【０５４１】図１１０はビデオカメラの斜視図である。
ビデオカメラは撮影レンズ４６１とビデオカメラ本体４
６２とを具備し、撮影レンズ４６１とビューファインダ
４６６とは背中合わせとなっている。また、ビューファ
インダ４６６には接眼カバー４６４が取りつけられてい
る（図１０９も参照）。観察者（ユーザー）はこの接眼
カバー４６４部から表示パネルの画像を観察する。
【０５４２】一方、本発明のＥＬ表示パネルは表示画面
２１としても使用されている。表示画面２１は支点４６
８で角度を自由に調整できる。表示画面２１を使用しな
い時は、格納部４６３に格納される。
【０５４３】図１１０において、４６５は表示モード切
り替えスイッチである。表示モード切り替えスイッチ４
６５を押さえると図３５の回路が動作し、図３５で説明
した事項が実施される。
【０５４４】本実施の形態のＥＬ表示装置はビデオカメ
ラだけでなく、図１１１に示すような電子カメラにも適
用することができる。表示パネル８２はデジタルカメラ
本体４７２に付属されたモニターとして用いる。デジタ
ルカメラ本体４７２にはシャッタ４７１の他、表示モー
ド切り替えスイッチ４６５が取りつけられている。
【０５４５】また、クロック・フェーズと画面位置（水
平・垂直）を自動調整する「画面自動調整」機能や、ブ
ラック・レベル・コントラストを自動調整する「オート
ゲインコントロール機能」を搭載することが好ましい。
ブラック・レベル・コントラストを適正な値に調整すれ
ば、ＲＧＢ各色に対して最適な階調表示を実現できる。
さらに、ＶＧＡモードなどを縮小あるいは拡大表示した
際に発生するにじみなどを抑える機能を搭載することが
好ましい。また、一定時間使用しない際には、自動的に
バックライトが消える「パワーセーブモード」を搭載す
ることが好ましい。以上の事項は他の本発明でも同様で
ある。
【０５４６】以上は表示パネル８２の表示領域が比較的
小型の場合であるが、３０インチ以上と大型となると表
示画面２１がたわみやすい。その対策のため、本発明で
は図１１２に示すように、表示パネル８２に外枠４８１
をつけ、外枠４８１をつりさげられるように固定部材４
８２で取りつけている。この固定部材４８２を用いて図
１１３に示すように、ネジ等の固定部材４８２を用いて
壁４９１などに取りつける。
【０５４７】しかし、表示パネル８２の画面サイズが大
きくなると重量も重たくなる。そのため、表示パネル８
２の下側に脚取り付け部４８４を配置し、複数の脚４８
３で表示パネル８２の重量を保持できるようにしてい
る。
【０５４８】図１１２のように、脚４８３はＡに示すよ
うに左右に移動でき、また、脚４８３はＢに示すように
収縮できるように構成されている。そのため、狭い場所
であっても表示装置を容易に設置することができる。
【０５４９】なお、脚４８３あるいは筐体（他の本発明
においても）にはプラスチックフィルム−金属板複合材
（以後、複合材と呼ぶ）を使用する。複合材は、金属と
プラスチックフィルムを特殊表面処理層（接着層）を介
して強力に接着したものである。金属板は０．２ｍｍ以
上０．８ｍｍ以下が好ましく、金属板に特殊表面処理層
を介して貼り合わされるプラスチックフィルムは１５μ
ｍ以上１００μｍ以下にすることが好ましい。特殊接着
法によりプラスチックと金属板間に強固な密着力を有す
るようになる。この複合材を使用することにより、プラ
スチック層への着色、染色、印刷が可能となり、また、
プレス部品での二次加工工程（フィルムの手貼り、メッ
キ塗装）の削除が可能となる。また、従来では不可能で
あった深絞り成形やＤＩ成形に適する。
【０５５０】図１１２のテレビにおいて、画面の表面を
保護フィルム（保護板でもよい）４９３で被覆してい
る。これは、表示パネル８２の表示画面２１に物体があ
たって破損することを防止することが１つの目的であ
る。保護フィルム４９３の表面にはＡＩＲコートが形成
されており、また、表面をエンボス加工することにより
液晶表示画面２１に外の状況（外光）が写り込むことを
抑制している。
【０５５１】保護フィルム４９３と表示パネル８２間に
ビーズなどを散布することにより、一定の空間が配置さ
れるように構成する。また、保護フィルム４９３の裏面
に微細な凸部を形成し、この凸部で表示パネル８２と保
護フィルム４９３間に空間を保持させる。このように、
空間を保持することにより保護フィルム４９３からの衝
撃が表示パネル８２に伝達することを抑制する。
【０５５２】また、保護フィルム４９３と表示パネル８
２間にアルコール、エチレングリコールなど液体あるい
はゲル状のアクリル樹脂あるいはエポキシなどの固体樹
脂などの光結合剤を配置または注入することも効果があ
る。界面反射を防止できるとともに、前記光結合剤が緩
衝材として機能するからである。
【０５５３】保護フィルム４９３としては、ポリカーボ
ネートフィルム（板）、ポリプロピレンフィルム
（板）、アクリルフィルム（板）、ポリエステルフィル
ム（板）、ＰＶＡフィルム（板）などが例示される。そ
の他、エンジニアリング樹脂フィルム（ＡＢＳなど）を
用いることもできる。また、強化ガラスなど無機材料か
らなるものでもよい。保護フィルム４９３を配置するか
わりに、表示パネル８２の表面をエポキシ樹脂、フェー
ノル樹脂、アクリル樹脂で０．５ｍｍ以上２．０ｍｍ以
下の厚みでコーティングすることも同様の効果がある。
また、これらの樹脂表面にエンボス加工などをすること
も有効である。
【０５５４】また、保護フィルム４９３あるいはコーテ
ィング材料の表面をフッ素コートすることにも効果があ
る。表面についた汚れを洗剤などで容易にふき落とすこ
とができるからである。また、保護フィルムを厚く形成
し、フロントライトと兼用してもよい。
【０５５５】画面は４：３に限定されるものではなく、
ワイド表示ディスプレイでもよい。解像度は１２８０×
７６８ドット以上にすることが好ましい。ワイド型とす
ることにより、ＤＶＤ映画やテレビ放送など、横長表示
のタイトルや番組をフルスクリーンで楽しむことができ
る。表示パネル８２の明るさは３００ｃｄ／ｍ2（カン
デラ／平方メートル）、さらには５００ｃｄ／ｍ2（カ
ンデラ／平方メートル）にすることが好ましい。また、
インターネットや通常のパソコン作業に適した明るさ
（２００ｃｄ／ｍ2）で表示できるように切り替えスイ
ッチを設置している。
【０５５６】このように、使用者は表示内容あるいは使
用方法により、最適な画面の明るさにすることができ
る。さらに動画を表示しているウインドウだけを５００
ｃｄ／ｍ2にして、その他の部分は２００ｃｄ／ｍ2にす
る設定も可能である。テレビ番組をディスプレイの隅に
表示しておいて、メールをチェックするといった使い方
にも柔軟に対応できる。スピーカーはタワー型の形状に
なり、前方向だけではなく、空間全体に音が広がるよう
に設計されている。
【０５５７】テレビ番組の再生、録画機能も使い勝手が
向上している。例えば、ｉモードからの録画予約が簡単
にできる。従来は新聞などのテレビ番組表で時間、チャ
ンネルを確認してから予約する必要があったが、電子番
組表をｉモードで確認して予約できる。これなら、放送
時間が分からなくて困ることもない。また、録画番組の
短縮再生もできる。ニュース番組などのテロップや音声
の有無で重要性を判断しながら、不必要と判断した部分
を飛ばして、番組の概要を短時間で見ることができる
（３０分番組で１〜１０分程度）。
【０５５８】また、テレビ録画ができるようにディスク
容量が４０ＧＢ以上のハードディスクを積載している。
これは本体の他に、電源と映像用入出力端子をまとめた
拡張ボックスで構成されている。ビデオなどのＡＶ機器
の接続に使う拡張ボックスには、パソコンとテレビの他
に２系統の映像機器を接続できる。映像入力はＢＳデジ
タルチューナー用のＤ１端子の他にＳ端子入力も備え、
接続する機器に合わせて選択できる。また、ゲーム機な
どの接続に便利なようにＡＶ用の端子は前面に配置され
ている。
【０５５９】以上の保護フィルム４９３、筐体、構成、
特性、機能などに関する事項は本発明の他の表示装置あ
るいは情報表示装置などにも適用されることは言うまで
もない。
【０５６０】すでに説明したが、図５２のＴＦＴ１１
ｄ、図５３のＴＦＴ１１ｅ、図５４のＴＦＴ１１ｄ、図
５５のＴＦＴ１１ｂ、図５６のＴＦＴ１１ｄ、図５７の
ＴＦＴ１１ｄ、図５８のＴＦＴ１１ｅ、図５９のＴＦＴ
１１ｅ、図６０のＴＦＴ１１ｄ、図６２のＴＦＴ１１
ｄ、図６３のＴＦＴ１１ｄ、図６７のＴＦＴ１１ｅ、図
７５のＴＦＴ１１ｅなどのオンオフ状態を制御すること
により、図２９、図３３、図３９、図４１、図４３、図
４４、図４５、図４８、図５０、図５１、図９８などで
説明した駆動方法あるいは表示方法もしくは装置を実施
できることは言うまでもない。
【０５６１】また、図６などの駆動用ＴＦＴ１１ｂ、取
込用ＴＦＴ１１ｃ、スイッチング用ＴＦＴ１１ｄなどは
Ｎチャンネルで形成されることが好ましい。コンデンサ
１９への突き抜け電圧が低減するからである。
【０５６２】また、ＥＬ素子は点灯初期に特性変化が大
きいので、焼きツキなどが発生しやすい。この対策のた
め、パネル形成後、２０時間以上１５０時間以内の間、
白ラスター表示でエージングを行った後に、商品として
出荷することが好ましい。このエージングでは所定表示
輝度よりも２〜１０倍程度の明るさで表示させることが
好ましい。
【０５６３】図１０、図２９〜図３３、図３５、図４
０、図４３、図４６、図４７、図４９、図８１、図８３
〜図９４などを用いて駆動（表示）方法、駆動回路につ
いて説明したが、これらの技術的思想を実現するガリ砒
素、シリコン、ゲルマニウムなどで作製された半導体チ
ップも本発明の権利範囲である。これらの半導体チップ
を表示パネルに実装することにより表示装置、情報表示
装置などを実現できる。
【０５６４】また、図６（ｂ）、図９、図５６、図５
９、図６０、図６２などにおけるＶｂｂ電圧を印加する
端子を、図４７で説明したようにゲートドライバ１２ｂ
に接続することにより、良好な画像表示を実現すること
ができる。
【０５６５】また、図９６、図１００などで説明した電
源電圧Ｖｄｄなどに関する事項も本明細書のすべての画
素構成あるいは、表示パネル、情報表示装置あるいは駆
動方法に適用される。また、図２〜図５、図１２〜図２
４、図７７、図８１、図８３〜図９４、図９９、図１０
１〜図１０３、図１０５、図１０８〜図１１２などに関
しても本明細書のすべての画素構成あるいは、ドライバ
配置、表示パネル、情報表示装置あるいは駆動方法に適
用されることは言うまでもない。
【０５６６】また、図７６、図７８、図８１、図８３〜
図９４などで説明したＥＬ素子１５に逆バイアス電圧を
印加する方法あるいは構成も、図６、図８、図２９、図
４２、図４６、図４７、図５２〜図５６、図５９〜図６
３、図６７、図６９〜図７５、図９５などの画素構成あ
るいはアレイ構成などに適用することは言うまでもな
い。また、これらの構成で、図２８〜図３１、図３３〜
図４０、図４３〜図４５、図４８、図５０、図５１、図
７５などを実現できることも説明を要しない。図１２〜
図２１の３辺フリー構成と組み合わせることも有効であ
ることは言うまでもない。特に、３辺フリー構成の場合
は、画素がアモルファスシリコン技術を用いて作製され
ている時に有効である。また、アモルファスシリコン技
術で形成されたパネルでは、ＴＦＴ素子の特性ばらつき
のプロセス制御が不可能なため、本発明の電流駆動を実
施することが好ましい。
【０５６７】さらに、これらの技術を用いて、図２〜図
５、図１２〜図２４、図７７、図８１、図８３〜図９
４、図９９、図１０１〜図１０３、図１０５、図１０８
〜図１１２などの表示パネル、情報表示装置あるいは駆
動方法に適用できることも言うまでもない。
【０５６８】図１、図８０〜図９４などで説明した画素
構成、あるいは駆動方法における画素構成あるいはアレ
イ構成などはＥＬ表示パネルにのみ限定されるものでは
ない。例えば、液晶表示パネルにも適用することができ
る。その際は、ＥＬ素子１５を液晶層、ＰＬＺＴ、ＬＥ
Ｄなどの光変調層に置き換えればよい。また、スイッチ
ング素子についてもＴＦＴに限定されるものでない。ま
た、本明細書のすべての画素構成あるいは、ドライバ配
置、表示パネル、情報表示装置あるいは駆動方法に適用
されることは言うまでもない。
【０５６９】図６、図８、図１７〜図２１、図２９、図
４２、図４６、図４７、図５２〜図５６、図５９〜図６
３、図６７〜図７５、図８１、図８３〜図９５などの画
素構成あるいはアレイ構成などはＥＬ表示パネルにのみ
限定されるものではない。例えば、液晶表示パネルにも
適用することができる。その際は、ＥＬ素子１５を液晶
層、ＰＬＺＴ、ＬＥＤなどの光変調層に置き換えればよ
い。また、スイッチング素子についてもＴＦＴに限定さ
れるものでないことは、図１００などで説明した。
【０５７０】また、図３、図１２、図１５、図１７〜図
２１、図７７、図１０４〜図１０６、図１０９〜図１１
２などの構成、装置、方式はＥＬ表示パネルを用いたも
のに限定されるものではない。例えば、ＰＤＰ表示パネ
ル、ＰＬＺＴ表示パネル、液晶表示パネルなどを用いた
ものにも適用することができる。
【０５７１】図２５、図２６の方法にあっては、ＥＬ表
示パネルの製造方法に限定されるものではない。例え
ば、液晶表示パネルの製造方法にも適用できる。また、
図１２〜図２１の構成あるいは方法にあってもＥＬ表示
パネルに限定されるものではなく、ＬＥＤ表示パネル、
液晶表示パネルなどにも適用できることは言うまでもな
い。図２８〜図３１、図３３〜図４０、図４３〜図４
５、図４８、図５０、図５１、図７５などの表示方法に
ついても同様である。
【０５７２】以上、本発明の実施例で説明した技術的思
想はビデオカメラ、プロジェクター、立体テレビ、プロ
ジェクションテレビなどに適用できる。また、ビューフ
ァインダ、携帯電話のモニター、ＰＨＳ、携帯情報端末
およびそのモニター、デジタルカメラおよびそのモニタ
ーにも適用できる。また、電子写真システム、ヘッドマ
ウントディスプレイ、直視モニターディスプレイ、ノー
トパーソナルコンピュータ、ビデオカメラ、電子スチル
カメラにも適用できる。また、現金自動引き出し機のモ
ニター、公衆電話、テレビ電話、パーソナルコンピュー
タ、腕時計およびその表示装置にも適用できる。さら
に、家庭電器機器の表示モニター、ポケットゲーム機器
およびそのモニター、表示パネル用バックライトあるい
は家庭用もしくは業務用の照明装置などにも適用あるい
は応用展開できることは言うまでもない。また、広告あ
るいはポスターなどの表示装置、ＲＧＢの信号器、警報
表示灯などにも応用できる。
【０５７３】
【発明の効果】本発明の表示パネル、表示装置等は、高
画質、良好な動画表示性能、低消費電力、低コスト化、
高輝度化等のそれぞれの構成に応じて特徴ある効果を発
揮する。
【０５７４】なお、本発明を用いれば、低消費電力の情
報表示装置などを構成できるので、電力を消費しない。
また、小型軽量化できるので、資源を消費しない。した
がって、地球環境、宇宙環境に優しいこととなる。
【図面の簡単な説明】
【図１】本発明の表示パネルの駆動方法の説明図
【図２】本発明の表示装置の断面図
【図３】本発明の表示パネルの断面図
【図４】本発明の表示装置の断面図
【図５】本発明の表示装置の断面図
【図６】本発明の表示パネルの回路構成図
【図７】本発明の表示パネルの説明図
【図８】本発明の表示パネルの説明図
【図９】本発明の表示パネルの説明図
【図１０】本発明の表示装置の回路構成図
【図１１】本発明の表示装置の説明図
【図１２】本発明の表示パネルの説明図
【図１３】本発明の表示パネルの説明図
【図１４】本発明の表示パネルの説明図
【図１５】本発明の表示パネルの説明図
【図１６】本発明の表示パネルの説明図
【図１７】本発明の表示パネルの駆動方法の説明図
【図１８】本発明の表示パネルの説明図
【図１９】本発明の表示パネルの説明図
【図２０】本発明の表示パネルの説明図
【図２１】本発明の表示パネルの説明図
【図２２】本発明の表示装置の説明図
【図２３】本発明の表示装置の説明図
【図２４】本発明の表示装置の断面図
【図２５】本発明の表示パネルの製造方法の説明図
【図２６】本発明の表示パネルの製造方法の説明図
【図２７】本発明の表示パネルの説明図
【図２８】本発明の表示パネルの駆動方法の説明図
【図２９】本発明の表示パネルの駆動方法の説明図
【図３０】本発明の表示パネルの駆動方法の説明図
【図３１】本発明の表示パネルの駆動方法の説明図
【図３２】本発明の表示パネルの駆動方法の説明図
【図３３】本発明の表示パネルの駆動方法の説明図
【図３４】本発明の表示パネルの駆動方法の説明図
【図３５】本発明の表示パネルの回路ブロック図
【図３６】本発明の表示パネルの駆動方法の説明図
【図３７】本発明の表示パネルの駆動方法の説明図
【図３８】本発明の表示パネルの駆動方法の説明図
【図３９】本発明の表示パネルの駆動方法の説明図
【図４０】本発明の表示パネルの駆動方法の説明図
【図４１】本発明の表示パネルの駆動方法の説明図
【図４２】本発明の表示パネルの説明図
【図４３】本発明の表示パネルの駆動方法の説明図
【図４４】本発明の表示パネルの駆動方法の説明図
【図４５】本発明の表示パネルの駆動方法の説明図
【図４６】本発明の表示パネルの回路ブロック図
【図４７】本発明の表示パネルの回路ブロック図
【図４８】本発明の表示パネルの駆動方法の説明図
【図４９】本発明の表示パネルの回路ブロック図
【図５０】本発明の表示パネルの駆動方法の説明図
【図５１】本発明の表示パネルの駆動方法の説明図
【図５２】本発明の表示パネルの説明図
【図５３】本発明の表示パネルの説明図
【図５４】本発明の表示パネルの説明図
【図５５】本発明の表示パネルの説明図
【図５６】本発明の表示パネルの説明図
【図５７】本発明の表示パネルの説明図
【図５８】本発明の表示パネルの説明図
【図５９】本発明の表示パネルの説明図
【図６０】本発明の表示パネルの説明図
【図６１】本発明の表示パネルの説明図
【図６２】本発明の表示パネルの説明図
【図６３】本発明の表示パネルの説明図
【図６４】本発明の表示パネルの駆動方法の説明図
【図６５】本発明の表示パネルの駆動方法の説明図
【図６６】本発明の表示パネルの駆動方法の説明図
【図６７】本発明の表示パネルの説明図
【図６８】本発明の表示パネルの説明図
【図６９】本発明の表示パネルの説明図
【図７０】本発明の表示パネルの説明図
【図７１】本発明の表示パネルの説明図
【図７２】本発明の表示パネルの説明図
【図７３】本発明の表示パネルの説明図
【図７４】本発明の表示パネルの説明図
【図７５】本発明の表示パネルの説明図
【図７６】本発明の表示パネルの駆動方法の説明図
【図７７】本発明の表示装置の説明図
【図７８】本発明の表示パネルの説明図
【図７９】本発明の表示パネルの駆動方法の説明図
【図８０】本発明の表示パネルの駆動方法の説明図
【図８１】本発明の表示パネルの説明図
【図８２】本発明の表示パネルの説明図
【図８３】本発明の表示パネルの説明図
【図８４】本発明の表示パネルの説明図
【図８５】本発明の表示パネルの説明図
【図８６】本発明の表示パネルの説明図
【図８７】本発明の表示パネルの説明図
【図８８】本発明の表示パネルの説明図
【図８９】本発明の表示パネルの説明図
【図９０】本発明の表示パネルの説明図
【図９１】本発明の表示パネルの説明図
【図９２】本発明の表示パネルの説明図
【図９３】本発明の表示パネルの説明図
【図９４】本発明の表示パネルの説明図
【図９５】本発明の表示パネルの説明図
【図９６】本発明の表示パネルの説明図
【図９７】本発明の表示パネルの説明図
【図９８】本発明の情報表示装置の説明図
【図９９】本発明の情報表示装置の説明図
【図１００】本発明の表示パネルの説明図
【図１０１】本発明の表示装置の構成図
【図１０２】本発明の表示装置の構成図
【図１０３】本発明の表示装置の説明図
【図１０４】本発明の情報表示装置の平面図
【図１０５】本発明の表示装置のデータ伝送方法の説明
図
【図１０６】本発明の表示装置のデータ伝送方法の説明
図
【図１０７】本発明の表示装置のデータ伝送方法の説明
図
【図１０８】本発明の情報表示装置の説明図
【図１０９】本発明のビューファインダの断面図
【図１１０】本発明のビデオカメラの斜視図
【図１１１】本発明の電子カメラの斜視図
【図１１２】本発明のテレビの説明図
【図１１３】本発明のテレビの説明図
【図１１４】本発明の表示パネルの駆動方法の説明図
【図１１５】従来の表示パネルの回路構成図
【符号の説明】
１１ ＴＦＴ １２ ゲートドライバ １４ ソースドライバ １４ａ １チップドライバＩＣ １５ ＥＬ素子 １６ 画素 １７ ゲート信号線 １８ ソース信号線 １９ コンデンサ ２０ 電流供給線 ２１ 表示画面 ２２ シフトレジスタ ２３ インバータ回路 ２４ 出力ゲート ４１ 封止フタ ４３ 凹部 ４４ 凸部 ４５ シール剤 ４６ 反射膜 ４７ 有機ＥＬ層 ４８ 画素電極 ４９ アレイ基板 ５０ λ／４板 ５１ カソード配線 ５２ コンタクトホール ５３ カソード電極 ５４ 偏光板 ５５ 乾燥剤 ６１，６２ 接続端子 ６３ アノード配線 ７１ 平滑化膜 ７２ 透明電極 ７３ 封止膜 ７４ 円偏光板 ８１ エッジ保護膜 ８２ 表示パネル ９１ 遮光膜 ９２ 低抵抗化配線 １０１ コントロールＩＣ １０２ 電源ＩＣ １０３ プリント基板 １０４ フレキシブル基板 １０５ データ信号 １４１ 誤差拡散コントローラ １５１ 内蔵表示メモリ １５２ 演算メモリ １５３ 演算回路 １５４ バッファ回路 １９１ アンテナ １９２ テンキー １９３ 筐体 １９４ キー ２０１ デェプレクサ ２０２ ＬＮＡ ２０３ ＬＯバッファ ２０４ ダウンコンバータ ２０５ アップコンバータ ２０６ ＰＡプリドライバ ２０７ ＰＡ ２３０ レーザー照射スポット ２４１ ガラス基板 ２４２ 位置決めマーカ ２５１ 凸部 ２５２ 凹凸部 ３１１ 画像表示領域 ３１２ 非表示領域 ３５１ カウンタ回路 ３５２ 輝度メモリ ３５３ ＣＰＵ ３５４ フレームメモリ（フィールドメモリ） ３５５ 切り替え回路 ３９１ 書き込み画素行 ３９２ 保持画素行 ４０１ 電圧源 ４０２ 電流源 ４０３ 電源切り替え手段 ４０４ 寄生容量 ４５１ ボディー ４５２ 接眼リング ４５３ 拡大レンズ ４５４ 正レンズ ４６１ 撮影レンズ ４６２ ビデオカメラ本体 ４６３ 格納部 ４６４ 接眼カバー ４６５ 表示モード切り替えスイッチ ４６６ ビューファインダ ４６７ 蓋 ４６８ 支点 ４７１ シャッタ ４７２ デジタルカメラ本体 ４８１ 外枠 ４８２ 固定部材 ４８３ 脚 ４８４ 脚取り付け部 ４９１ 壁 ４９２ 固定金具 ４９３ 保護フィルム（保護板） ５０１ 走査領域 ６０１ ＥＮＢＬ端子 ６０２ ＯＲ回路 ８５１ シャッタ ８５２ 観察用眼鏡（切り替え手段） ８６１ プリズム ８６２ 光結合材 ８７１ 書き込み画素行 １００１ フライングコンデンサ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６４１ Ｇ０９Ｇ 3/20 ６４１Ｄ ６４２ ６４２Ａ Ｈ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 Ａ Ｆターム(参考） 3K007 AB02 AB04 AB11 AB17 BA06 BB07 CB01 DB03 EB00 GA02 GA04 5C080 AA06 BB05 CC03 DD05 DD26 EE29 FF11 JJ02 JJ03 JJ04 JJ06 KK07 KK47 5C094 AA07 AA08 AA10 AA13 AA22 AA31 AA44 AA53 AA56 BA03 BA12 BA27 CA19 CA24 DA09 DB01 DB04 EA04 ED13 ED14 ED20 FA01 FB01 FB20 GA10 JA01

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 アクティブマトリックス型ＥＬ表示装置
    であって、 ＥＬ素子が非点灯状態時に、前記ＥＬ素子に逆バイアス
    電圧を印加することを特徴とするＥＬ表示パネルの駆動
    方法。
  2. 【請求項２】 １／ｎの表示領域を所定輝度の略ｎ倍の
    輝度で表示し、かつ、（ｎ−１）／ｎの領域を略非点灯
    状態にし、 前記非点灯状態の領域のＥＬ素子に、逆バイアス電圧を
    印加することを特徴とするＥＬ表示パネルの駆動方法。
  3. 【請求項３】 アクティブマトリックス型ＥＬ表示装置
    であって、 第１の表示領域に画像を表示し、前記第１の表示領域以
    外の第２の表示領域を略非点灯状態にし、非表示領域を
    順次シフトして全画面を表示し、 前記非表示領域のＥＬ素子に逆バイアス電圧を印加する
    ことを特徴とするＥＬ表示パネルの駆動方法。
  4. 【請求項４】 アクティブマトリックス型ＥＬ表示装置
    であって、 ＥＬ素子に所定電流を印加した時の端子電圧をＶ２、前
    記所定電流を印加している時間をｔ２、逆バイアス電圧
    をＶｍ、前記逆バイアス電圧を印加している時間をｔ１
    とした時、（Ｖｍ×ｔ１）／（Ｖ２×ｔ２）が１．０以
    上１．７５以下となるように電圧を印加することを特徴
    とするＥＬ表示パネルの駆動方法。
  5. 【請求項５】 アクティブマトリックス型ＥＬ表示装置
    であって、ＥＬ素子と、 前記ＥＬ素子のアノード端子に接続された第１のスイッ
    チング素子と、 前記ＥＬ素子に電流を印加する駆動薄膜トランジスタ素
    子とを具備し、 前記第１のスイッチング素子は、前記駆動薄膜トランジ
    スタ素子が前記ＥＬ素子に電流を供給していない期間の
    うち、任意の期間にオンし、前記アノード端子にカソー
    ド端子よりも低い電圧を印加することを特徴とするＥＬ
    表示装置。
  6. 【請求項６】 アクティブマトリックス型ＥＬ表示装置
    であって、ＥＬ素子と、 前記ＥＬ素子のアノード端子に接続された第１のスイッ
    チング素子と、 前記ＥＬ素子に電流を印加する駆動薄膜トランジスタ素
    子と、 前記駆動薄膜トランジスタ素子にソース信号線からの信
    号を供給する第２のスイッチング素子を具備し、 前記第１のスイッチング素子は、前記駆動薄膜トランジ
    スタ素子が前記ＥＬ素子に電流を供給していない期間の
    うち、任意の期間にオンし、前記アノード端子にカソー
    ド端子よりも低い第１の電圧を印加し、 前記第１の電圧は、前記第２のスイッチング素子をオフ
    させる電圧であることを特徴とするＥＬ表示装置。
  7. 【請求項７】 アクティブマトリックス型ＥＬ表示装置
    であって、ＥＬ素子と、 前記ＥＬ素子のアノード端子に接続された第１のスイッ
    チング素子と、 前記ＥＬ素子に電流を印加する駆動薄膜トランジスタ素
    子と、 前記駆動薄膜トランジスタ素子にソース信号線からの信
    号を供給する第２のスイッチング素子を具備し、 前記第１のスイッチング素子は、前記駆動薄膜トランジ
    スタ素子が前記ＥＬ素子に電流を供給していない期間の
    うち、任意の期間にオンし、前記アノード端子にカソー
    ド端子よりも低い第２の電圧を印加し、 前記第２の電圧は、前記ソース信号線に印加された電圧
    であることを特徴とするＥＬ表示装置。
  8. 【請求項８】 アクティブマトリックス型ＥＬ表示装置
    であって、 ＥＬ素子と、 前記ＥＬ素子のアノード端子に接続された第１のスイッ
    チング素子と、 前記ＥＬ素子に電流を印加する駆動薄膜トランジスタ素
    子と、定電流源を具備し、 前記第１のスイッチング素子は、前記駆動薄膜トランジ
    スタ素子からの電流を前記ＥＬ素子に供給し、 前記第１のスイッチング素子がオフの時、前記定電流源
    は前記ＥＬ素子に逆バイアス電圧を印加することを特徴
    とするＥＬ表示装置。
  9. 【請求項９】 アクティブマトリックス型ＥＬ表示装置
    であって、 ＥＬ素子と、 前記ＥＬ素子のアノード端子に接続されたフライングコ
    ンデンサ回路と、 前記ＥＬ素子に電流を印加する駆動薄膜トランジスタ素
    子と、 第１のスイッチング素子を具備し、 前記第１のスイッチング素子は、前記駆動薄膜トランジ
    スタ素子からの電流を前記ＥＬ素子に供給し、 前記第１のスイッチング素子がオフの時、前記フライン
    グコンデンサ回路に保持された電圧が前記ＥＬ素子に印
    加することを特徴とするＥＬ表示装置。
  10. 【請求項１０】 請求項８記載のＥＬ表示パネルと、 ダウンコンバータと、 アップコンバータと、 受話器と、 スピーカーとを具備することを特徴とする情報表示装
    置。
  11. 【請求項１１】 アクティブマトリックス型ＥＬ表示装
    置の駆動方法であって、 第１のフレームでは、画面の上から下方向に非点灯表示
    を走査し、 前記第１のフレーム以降の第２のフレームでは画面の下
    から上方向に非点灯表示することを特徴とするＥＬ表示
    装置の駆動方法。
  12. 【請求項１２】 アクティブマトリックス型ＥＬ表示装
    置の駆動方法であって、 第１のフレームでは、４Ｎ＋１と４Ｎ＋２（Ｎは０以外
    の整数）の画素行を順次表示し、 前記第１のフレームの次の第２のフレームでは４Ｎ＋３
    と４Ｎ＋４（Ｎは０以外の整数）の画素行を順次表示す
    ることを特徴とするＥＬ表示装置の駆動方法。
JP2001317787A 2001-10-16 2001-10-16 Ｅｌ表示パネルおよびそれを用いた表示装置とその駆動方法 Withdrawn JP2003122303A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001317787A JP2003122303A (ja) 2001-10-16 2001-10-16 Ｅｌ表示パネルおよびそれを用いた表示装置とその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001317787A JP2003122303A (ja) 2001-10-16 2001-10-16 Ｅｌ表示パネルおよびそれを用いた表示装置とその駆動方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006147115A Division JP2006285268A (ja) 2006-05-26 2006-05-26 Ｅｌ表示パネルおよびそれを用いた表示装置とその駆動方法

Publications (1)

Publication Number Publication Date
JP2003122303A true JP2003122303A (ja) 2003-04-25

Family

ID=19135600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001317787A Withdrawn JP2003122303A (ja) 2001-10-16 2001-10-16 Ｅｌ表示パネルおよびそれを用いた表示装置とその駆動方法

Country Status (1)

Country Link
JP (1) JP2003122303A (ja)

Cited By (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003255895A (ja) * 2002-02-28 2003-09-10 Semiconductor Energy Lab Co Ltd 発光装置及びその駆動方法
JP2004054238A (ja) * 2002-05-31 2004-02-19 Seiko Epson Corp 電子回路、電気光学装置、電気光学装置の駆動方法、及び電子機器
JP2004054239A (ja) * 2002-05-31 2004-02-19 Seiko Epson Corp 電子回路、電気光学装置、電気光学装置の駆動方法、及び電子機器
JP2004177796A (ja) * 2002-11-28 2004-06-24 Casio Comput Co Ltd 電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置
JP2004333940A (ja) * 2003-05-08 2004-11-25 Fujitsu Ltd シート型表示装置
JP2004361737A (ja) * 2003-06-05 2004-12-24 Nippon Hoso Kyokai <Nhk> 有機発光ダイオード駆動回路及びそれを用いたディスプレイ装置
JP2005004174A (ja) * 2003-05-19 2005-01-06 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法
JP2005017979A (ja) * 2003-06-30 2005-01-20 Casio Comput Co Ltd 電流生成供給回路及びその制御方法並びに該電流生成供給回路を備えた表示装置
JP2005031522A (ja) * 2003-07-09 2005-02-03 Sony Corp フラットディスプレイ装置
WO2005013645A1 (ja) * 2003-08-05 2005-02-10 Matsushita Electric Industrial Co., Ltd. 有機発光素子とその製造方法、表示装置および照明装置
JP2005070227A (ja) * 2003-08-21 2005-03-17 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法および電子機器
JP2005208229A (ja) * 2004-01-21 2005-08-04 Seiko Epson Corp 駆動回路、電気光学装置及び電気光学装置の駆動方法、並びに電子機器
JPWO2003091979A1 (ja) * 2002-04-26 2005-09-02 東芝松下ディスプレイテクノロジー株式会社 Ｅｌ表示装置の駆動方法
JP2005242323A (ja) * 2004-01-26 2005-09-08 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法
JP2006119274A (ja) * 2004-10-20 2006-05-11 Nec Lighting Ltd Ｌｅｄ表示装置および表示制御方法
JP2006285268A (ja) * 2006-05-26 2006-10-19 Matsushita Electric Ind Co Ltd Ｅｌ表示パネルおよびそれを用いた表示装置とその駆動方法
JP2007093870A (ja) * 2005-09-28 2007-04-12 Optrex Corp 有機ｅｌディスプレイ装置の駆動装置
JP2007114476A (ja) * 2005-10-20 2007-05-10 Toshiba Matsushita Display Technology Co Ltd アクティブマトリックス型表示装置の駆動方法
JP2007226254A (ja) * 2002-04-26 2007-09-06 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置の駆動方法
JP2007529032A (ja) * 2004-03-12 2007-10-18 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ アクティブマトリクス表示装置
JP2007316163A (ja) * 2006-05-23 2007-12-06 Sony Corp 画像表示装置
JP2008158477A (ja) * 2006-12-21 2008-07-10 Samsung Sdi Co Ltd 有機電界発光表示装置及びその駆動方法
KR100847924B1 (ko) * 2006-02-03 2008-07-22 마쯔시다덴기산교 가부시키가이샤 유기 발광소자와 그 제조방법, 표시장치 및 조명장치
JP2008224853A (ja) * 2007-03-09 2008-09-25 Canon Inc 表示装置
JP2008233931A (ja) * 2003-05-07 2008-10-02 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置の駆動方法
JP2008299343A (ja) * 2008-07-24 2008-12-11 Casio Comput Co Ltd 表示装置
JP2009139928A (ja) * 2007-11-14 2009-06-25 Sony Corp 表示装置及びその駆動方法と電子機器
CN100567584C (zh) * 2003-12-26 2009-12-09 三井金属矿业株式会社 褐色化表面处理铜箔及制造方法、用该铜箔的等离子显示器前面板用电磁波屏蔽导电性网格
JP2010039399A (ja) * 2008-08-08 2010-02-18 Sony Corp 表示パネルモジュール、半導体集積回路、画素アレイ部の駆動方法及び電子機器
JP2010039398A (ja) * 2008-08-08 2010-02-18 Sony Corp 表示パネルモジュール、半導体集積回路、画素アレイ部の駆動方法及び電子機器
JP2010049256A (ja) * 2008-08-22 2010-03-04 Samsung Electronics Co Ltd 表示装置
US7760161B2 (en) 2003-07-16 2010-07-20 Casio Computer Co., Ltd. Current generation supply circuit and display device
US7777698B2 (en) 2002-04-26 2010-08-17 Toshiba Matsushita Display Technology, Co., Ltd. Drive method of EL display panel
US7864167B2 (en) 2002-10-31 2011-01-04 Casio Computer Co., Ltd. Display device wherein drive currents are based on gradation currents and method for driving a display device
JP2011118406A (ja) * 2011-01-11 2011-06-16 Casio Computer Co Ltd 表示装置
JP2011123508A (ja) * 2011-01-11 2011-06-23 Casio Computer Co Ltd 表示装置
US7969389B2 (en) 2001-12-13 2011-06-28 Seiko Epson Corporation Pixel circuit for a current-driven light emitting element
WO2011121654A1 (ja) * 2010-03-31 2011-10-06 パナソニック株式会社 立体表示装置の駆動方法および立体表示装置
WO2011121657A1 (ja) * 2010-03-31 2011-10-06 パナソニック株式会社 立体表示装置およびその駆動方法
US8144083B2 (en) 2005-05-25 2012-03-27 Seiko Epson Corporation Light-emitting device, method for driving the same driving circuit and electronic apparatus
JP2012145946A (ja) * 2012-01-18 2012-08-02 Sony Corp 表示パネルモジュール、半導体集積回路、画素アレイ部の駆動方法及び電子機器
JP2012208459A (ja) * 2011-03-29 2012-10-25 Samsung Mobile Display Co Ltd 表示装置およびその駆動方法
KR20130061857A (ko) * 2011-12-02 2013-06-12 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20130065218A (ko) * 2011-12-09 2013-06-19 주성엔지니어링(주) 발광 소자
JP2014160270A (ja) * 2001-11-13 2014-09-04 Semiconductor Energy Lab Co Ltd 表示装置、表示モジュール及び電子機器
US8937583B2 (en) 2007-11-14 2015-01-20 Sony Corporation Display apparatus, driving method for display apparatus and electronic apparatus
JP2019020581A (ja) * 2017-07-14 2019-02-07 日本電信電話株式会社 透過型ディスプレイ
KR20190023878A (ko) * 2017-08-30 2019-03-08 엘지디스플레이 주식회사 표시 장치 및 이의 구동 방법
JP2019527450A (ja) * 2016-07-19 2019-09-26 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 表示基板、表示パネル及び表示装置
WO2024057712A1 (ja) * 2022-09-16 2024-03-21 ソニーセミコンダクタソリューションズ株式会社 表示装置及び電子機器

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09138659A (ja) * 1995-08-21 1997-05-27 Motorola Inc アクティブ駆動型ｌｅｄマトリクス
JP2000221942A (ja) * 1999-01-29 2000-08-11 Nec Corp 有機ｅｌ素子駆動装置
JP2000259125A (ja) * 1999-03-04 2000-09-22 Pioneer Electronic Corp 容量性発光素子ディスプレイ装置及びその駆動方法
JP2000347621A (ja) * 1999-06-09 2000-12-15 Nec Corp 画像表示方法および装置
WO2001006484A1 (fr) * 1999-07-14 2001-01-25 Sony Corporation Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque
JP2001060076A (ja) * 1999-06-17 2001-03-06 Sony Corp 画像表示装置
JP2001109432A (ja) * 1999-10-06 2001-04-20 Pioneer Electronic Corp アクティブマトリックス型発光パネルの駆動装置
JP2001157263A (ja) * 1999-11-30 2001-06-08 Nec Corp Ｃｄｍａ方式携帯電話装置及びそれに用いるドライブモード設定／解除方法
JP2002189448A (ja) * 2000-10-12 2002-07-05 Seiko Epson Corp 有機エレクトロルミネッセンス素子を含む駆動回路及び電子機器及び電気光学装置
JP2003005710A (ja) * 2001-06-25 2003-01-08 Nec Corp 電流駆動回路及び画像表示装置
JP2003114645A (ja) * 2001-08-02 2003-04-18 Seiko Epson Corp 単位回路の制御に使用されるデータ線の駆動
JP2003195812A (ja) * 2001-08-29 2003-07-09 Nec Corp 電流負荷デバイス駆動用半導体装置及びそれを備えた電流負荷デバイス
JP2003195811A (ja) * 2001-08-29 2003-07-09 Nec Corp 電流負荷デバイスとその駆動方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09138659A (ja) * 1995-08-21 1997-05-27 Motorola Inc アクティブ駆動型ｌｅｄマトリクス
JP2000221942A (ja) * 1999-01-29 2000-08-11 Nec Corp 有機ｅｌ素子駆動装置
JP2000259125A (ja) * 1999-03-04 2000-09-22 Pioneer Electronic Corp 容量性発光素子ディスプレイ装置及びその駆動方法
JP2000347621A (ja) * 1999-06-09 2000-12-15 Nec Corp 画像表示方法および装置
JP2001060076A (ja) * 1999-06-17 2001-03-06 Sony Corp 画像表示装置
WO2001006484A1 (fr) * 1999-07-14 2001-01-25 Sony Corporation Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque
JP2001109432A (ja) * 1999-10-06 2001-04-20 Pioneer Electronic Corp アクティブマトリックス型発光パネルの駆動装置
JP2001157263A (ja) * 1999-11-30 2001-06-08 Nec Corp Ｃｄｍａ方式携帯電話装置及びそれに用いるドライブモード設定／解除方法
JP2002189448A (ja) * 2000-10-12 2002-07-05 Seiko Epson Corp 有機エレクトロルミネッセンス素子を含む駆動回路及び電子機器及び電気光学装置
JP2003005710A (ja) * 2001-06-25 2003-01-08 Nec Corp 電流駆動回路及び画像表示装置
JP2003114645A (ja) * 2001-08-02 2003-04-18 Seiko Epson Corp 単位回路の制御に使用されるデータ線の駆動
JP2003195812A (ja) * 2001-08-29 2003-07-09 Nec Corp 電流負荷デバイス駆動用半導体装置及びそれを備えた電流負荷デバイス
JP2003195811A (ja) * 2001-08-29 2003-07-09 Nec Corp 電流負荷デバイスとその駆動方法

Cited By (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10128280B2 (en) 2001-11-13 2018-11-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
US9825068B2 (en) 2001-11-13 2017-11-21 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
US11037964B2 (en) 2001-11-13 2021-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
JP2014160270A (ja) * 2001-11-13 2014-09-04 Semiconductor Energy Lab Co Ltd 表示装置、表示モジュール及び電子機器
US7969389B2 (en) 2001-12-13 2011-06-28 Seiko Epson Corporation Pixel circuit for a current-driven light emitting element
US9697772B2 (en) 2002-02-28 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of driving the light emitting device
US9454933B2 (en) 2002-02-28 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of driving the light emitting device
US8659517B2 (en) 2002-02-28 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of driving the light emitting device
US8207916B2 (en) 2002-02-28 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of driving the light emitting device
US7450093B2 (en) 2002-02-28 2008-11-11 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of driving the light emitting device
US8988324B2 (en) 2002-02-28 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of driving the light emitting device
US10373550B2 (en) 2002-02-28 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of driving the light emitting device
US8330681B2 (en) 2002-02-28 2012-12-11 Semiconductor Energy Laboratory Co, Ltd. Light emitting device and method of driving the light emitting device
US10672329B2 (en) 2002-02-28 2020-06-02 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of driving the light emitting device
JP2003255895A (ja) * 2002-02-28 2003-09-10 Semiconductor Energy Lab Co Ltd 発光装置及びその駆動方法
US10019935B2 (en) 2002-02-28 2018-07-10 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of driving the light emitting device
JPWO2003091979A1 (ja) * 2002-04-26 2005-09-02 東芝松下ディスプレイテクノロジー株式会社 Ｅｌ表示装置の駆動方法
US7932880B2 (en) 2002-04-26 2011-04-26 Toshiba Matsushita Display Technology Co., Ltd. EL display panel driving method
JP2008276226A (ja) * 2002-04-26 2008-11-13 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置の駆動方法およびｅｌ表示装置
US7777698B2 (en) 2002-04-26 2010-08-17 Toshiba Matsushita Display Technology, Co., Ltd. Drive method of EL display panel
JP2007226254A (ja) * 2002-04-26 2007-09-06 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置の駆動方法
US7924248B2 (en) 2002-04-26 2011-04-12 Toshiba Matsushita Display Technology Co., Ltd. Drive method of EL display apparatus
JP4612705B2 (ja) * 2002-04-26 2011-01-12 東芝モバイルディスプレイ株式会社 Ｅｌ表示装置の駆動方法およびｅｌ表示装置
US7345685B2 (en) 2002-05-31 2008-03-18 Seiko Epson Corporation Electronic circuit, optoelectronic device, method for driving optoelectronic device, and electronic apparatus
JP2004054239A (ja) * 2002-05-31 2004-02-19 Seiko Epson Corp 電子回路、電気光学装置、電気光学装置の駆動方法、及び電子機器
US8094144B2 (en) 2002-05-31 2012-01-10 Seiko Epson Corporation Electronic circuit, optoelectronic device, method for driving optoelectronic device, and electronic apparatus
JP2004054238A (ja) * 2002-05-31 2004-02-19 Seiko Epson Corp 電子回路、電気光学装置、電気光学装置の駆動方法、及び電子機器
US7864167B2 (en) 2002-10-31 2011-01-04 Casio Computer Co., Ltd. Display device wherein drive currents are based on gradation currents and method for driving a display device
JP2004177796A (ja) * 2002-11-28 2004-06-24 Casio Comput Co Ltd 電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置
JP2008233931A (ja) * 2003-05-07 2008-10-02 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置の駆動方法
JP4498434B2 (ja) * 2003-05-07 2010-07-07 東芝モバイルディスプレイ株式会社 Ｅｌ表示装置
JP4527364B2 (ja) * 2003-05-08 2010-08-18 富士通株式会社 シート型表示装置
JP2004333940A (ja) * 2003-05-08 2004-11-25 Fujitsu Ltd シート型表示装置
JP2005004174A (ja) * 2003-05-19 2005-01-06 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法
JP2004361737A (ja) * 2003-06-05 2004-12-24 Nippon Hoso Kyokai <Nhk> 有機発光ダイオード駆動回路及びそれを用いたディスプレイ装置
JP2005017979A (ja) * 2003-06-30 2005-01-20 Casio Comput Co Ltd 電流生成供給回路及びその制御方法並びに該電流生成供給回路を備えた表示装置
US7580011B2 (en) 2003-06-30 2009-08-25 Casio Computer Co., Ltd. Current generation supply circuit and display device
JP2005031522A (ja) * 2003-07-09 2005-02-03 Sony Corp フラットディスプレイ装置
US7760161B2 (en) 2003-07-16 2010-07-20 Casio Computer Co., Ltd. Current generation supply circuit and display device
US7633221B2 (en) 2003-08-05 2009-12-15 Panasonic Corporation Organic light-emitting device with meandering electrode surface, and method for manufacturing same
JP4594234B2 (ja) * 2003-08-05 2010-12-08 パナソニック株式会社 有機発光素子とその製造方法、表示装置および照明装置
WO2005013645A1 (ja) * 2003-08-05 2005-02-10 Matsushita Electric Industrial Co., Ltd. 有機発光素子とその製造方法、表示装置および照明装置
JPWO2005013645A1 (ja) * 2003-08-05 2006-09-28 松下電器産業株式会社 有機発光素子とその製造方法、表示装置および照明装置
EP1657966A4 (en) * 2003-08-05 2009-06-03 Panasonic Corp ORGANIC LIGHT-EMITTING COMPONENT, METHOD FOR ITS MANUFACTURE, DISPLAY DEVICE AND ILLUMINATOR
EP1657966A1 (en) * 2003-08-05 2006-05-17 Matsushita Electric Industrial Co., Ltd. Organic light-emitting device, method for manufacturing same, display device and illuminator
JP2005070227A (ja) * 2003-08-21 2005-03-17 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法および電子機器
JP4595300B2 (ja) * 2003-08-21 2010-12-08 セイコーエプソン株式会社 電気光学装置および電子機器
CN100567584C (zh) * 2003-12-26 2009-12-09 三井金属矿业株式会社 褐色化表面处理铜箔及制造方法、用该铜箔的等离子显示器前面板用电磁波屏蔽导电性网格
JP2005208229A (ja) * 2004-01-21 2005-08-04 Seiko Epson Corp 駆動回路、電気光学装置及び電気光学装置の駆動方法、並びに電子機器
US7489292B2 (en) 2004-01-21 2009-02-10 Seiko Epson Corporation Driving circuit, electro-optical device, method of driving the same, and electronic apparatus
JP2005242323A (ja) * 2004-01-26 2005-09-08 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法
JP2007529032A (ja) * 2004-03-12 2007-10-18 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ アクティブマトリクス表示装置
JP2006119274A (ja) * 2004-10-20 2006-05-11 Nec Lighting Ltd Ｌｅｄ表示装置および表示制御方法
US8144083B2 (en) 2005-05-25 2012-03-27 Seiko Epson Corporation Light-emitting device, method for driving the same driving circuit and electronic apparatus
JP2007093870A (ja) * 2005-09-28 2007-04-12 Optrex Corp 有機ｅｌディスプレイ装置の駆動装置
JP2007114476A (ja) * 2005-10-20 2007-05-10 Toshiba Matsushita Display Technology Co Ltd アクティブマトリックス型表示装置の駆動方法
KR100847924B1 (ko) * 2006-02-03 2008-07-22 마쯔시다덴기산교 가부시키가이샤 유기 발광소자와 그 제조방법, 표시장치 및 조명장치
JP2007316163A (ja) * 2006-05-23 2007-12-06 Sony Corp 画像表示装置
JP2006285268A (ja) * 2006-05-26 2006-10-19 Matsushita Electric Ind Co Ltd Ｅｌ表示パネルおよびそれを用いた表示装置とその駆動方法
JP2008158477A (ja) * 2006-12-21 2008-07-10 Samsung Sdi Co Ltd 有機電界発光表示装置及びその駆動方法
JP2008224853A (ja) * 2007-03-09 2008-09-25 Canon Inc 表示装置
US8937583B2 (en) 2007-11-14 2015-01-20 Sony Corporation Display apparatus, driving method for display apparatus and electronic apparatus
JP2009139928A (ja) * 2007-11-14 2009-06-25 Sony Corp 表示装置及びその駆動方法と電子機器
JP2008299343A (ja) * 2008-07-24 2008-12-11 Casio Comput Co Ltd 表示装置
KR101536362B1 (ko) * 2008-08-08 2015-07-13 소니 주식회사 표시 패널 모듈, 반도체 집적 회로, 화소 어레이부의 구동 방법 및 전자 기기
US8970563B2 (en) 2008-08-08 2015-03-03 Sony Corporation Display panel module, semiconductor integrated circuit, driving method of pixel array section, and electronic device
JP2010039399A (ja) * 2008-08-08 2010-02-18 Sony Corp 表示パネルモジュール、半導体集積回路、画素アレイ部の駆動方法及び電子機器
JP2010039398A (ja) * 2008-08-08 2010-02-18 Sony Corp 表示パネルモジュール、半導体集積回路、画素アレイ部の駆動方法及び電子機器
US9066093B2 (en) 2008-08-08 2015-06-23 Sony Corporation Display panel module, semiconductor integrated circuit, driving method of pixel array section, and electronic device
TWI417839B (zh) * 2008-08-08 2013-12-01 Sony Corp 顯示面板模組，半導體積體電路，像素陣列區段之驅動方法，及電子裝置
JP2010049256A (ja) * 2008-08-22 2010-03-04 Samsung Electronics Co Ltd 表示装置
KR101502364B1 (ko) * 2008-08-22 2015-03-13 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
JP5490877B2 (ja) * 2010-03-31 2014-05-14 パナソニック株式会社 立体表示装置およびその駆動方法
WO2011121657A1 (ja) * 2010-03-31 2011-10-06 パナソニック株式会社 立体表示装置およびその駆動方法
CN102282860A (zh) * 2010-03-31 2011-12-14 松下电器产业株式会社 立体显示装置的驱动方法以及立体显示装置
KR101570554B1 (ko) 2010-03-31 2015-11-27 가부시키가이샤 제이올레드 입체 표시 장치의 구동 방법 및 입체 표시 장치
US8711139B2 (en) 2010-03-31 2014-04-29 Panasonic Corporation Method of driving stereoscopic display apparatus and stereoscopic display apparatus
JP5367063B2 (ja) * 2010-03-31 2013-12-11 パナソニック株式会社 立体表示装置の駆動方法および立体表示装置
US8665323B2 (en) 2010-03-31 2014-03-04 Panasonic Corporation Stereoscopic display apparatus and method for driving stereoscopic display apparatus
WO2011121654A1 (ja) * 2010-03-31 2011-10-06 パナソニック株式会社 立体表示装置の駆動方法および立体表示装置
JP2011123508A (ja) * 2011-01-11 2011-06-23 Casio Computer Co Ltd 表示装置
JP2011118406A (ja) * 2011-01-11 2011-06-16 Casio Computer Co Ltd 表示装置
US9584799B2 (en) 2011-03-29 2017-02-28 Samsung Display Co., Ltd. Display device and driving method thereof
JP2012208459A (ja) * 2011-03-29 2012-10-25 Samsung Mobile Display Co Ltd 表示装置およびその駆動方法
KR101888438B1 (ko) 2011-12-02 2018-08-17 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20130061857A (ko) * 2011-12-02 2013-06-12 엘지디스플레이 주식회사 유기 발광 표시 장치
KR101888174B1 (ko) 2011-12-09 2018-08-13 주성엔지니어링(주) 발광 소자
KR20130065218A (ko) * 2011-12-09 2013-06-19 주성엔지니어링(주) 발광 소자
JP2012145946A (ja) * 2012-01-18 2012-08-02 Sony Corp 表示パネルモジュール、半導体集積回路、画素アレイ部の駆動方法及び電子機器
JP2019527450A (ja) * 2016-07-19 2019-09-26 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 表示基板、表示パネル及び表示装置
JP2019020581A (ja) * 2017-07-14 2019-02-07 日本電信電話株式会社 透過型ディスプレイ
KR20190023878A (ko) * 2017-08-30 2019-03-08 엘지디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102380391B1 (ko) 2017-08-30 2022-03-29 엘지디스플레이 주식회사 표시 장치 및 이의 구동 방법
WO2024057712A1 (ja) * 2022-09-16 2024-03-21 ソニーセミコンダクタソリューションズ株式会社 表示装置及び電子機器

Similar Documents

Publication Publication Date Title
JP2003122303A (ja) Ｅｌ表示パネルおよびそれを用いた表示装置とその駆動方法
JP4251801B2 (ja) Ｅｌ表示装置およびｅｌ表示装置の駆動方法
JP2003150109A (ja) Ｅｌ表示装置の駆動方法とｅｌ表示装置およびその製造方法と情報表示装置
US10347183B2 (en) EL display apparatus
JP4887585B2 (ja) 表示パネルおよびそれを用いた情報表示装置
JP2003150104A (ja) Ｅｌ表示装置の駆動方法とｅｌ表示装置および情報表示装置
KR100912320B1 (ko) Ｅｌ 표시 장치
JP2003216100A (ja) Ｅｌ表示パネルとｅｌ表示装置およびその駆動方法および表示装置の検査方法とｅｌ表示装置のドライバ回路
CN100444223C (zh) 驱动显示设备的方法
TW200837708A (en) Liquid crystal display device and driving method thereof
WO2003091978A1 (en) El display panel driving method
JP4071535B2 (ja) Ｅｌ表示装置
JP2004117921A (ja) Ｅｌ表示装置およびｅｌ表示装置の駆動方法
JP5764185B2 (ja) Ｅｌ表示装置
JP5316590B2 (ja) Ｅｌ表示装置
JP2003323152A (ja) ドライバー回路とそれを用いたｅｌ表示装置
JP2003066865A (ja) 表示基板およびその検査方法と検査装置
JP2003330413A (ja) Ｅｌ表示パネルおよびドライバｉｃ
JP2008146051A (ja) Ｅｌ表示装置
JP2003332910A (ja) ドライバー回路とそれを用いたｅｌ表示装置
JP2009151315A (ja) Ｅｌ表示装置
JP2008146093A (ja) Ｅｌ表示パネルおよびそれを用いた表示装置とその駆動方法
JP2006285268A (ja) Ｅｌ表示パネルおよびそれを用いた表示装置とその駆動方法
JP2013068964A (ja) Ｅｌ表示装置
JP2008003617A (ja) Ｅｌ表示装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060328

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060526