JP2004054239A - 電子回路、電気光学装置、電気光学装置の駆動方法、及び電子機器 - Google Patents
電子回路、電気光学装置、電気光学装置の駆動方法、及び電子機器 Download PDFInfo
- Publication number
- JP2004054239A JP2004054239A JP2003145439A JP2003145439A JP2004054239A JP 2004054239 A JP2004054239 A JP 2004054239A JP 2003145439 A JP2003145439 A JP 2003145439A JP 2003145439 A JP2003145439 A JP 2003145439A JP 2004054239 A JP2004054239 A JP 2004054239A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- electro
- driving
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】表示品位に優れ、動作の遅延を低減することのできる電子回路、電子装置、電子機器及び電子回路の駆動方法を提供する。
【解決手段】第１及び第２スイッチング用トランジスタＱ１１，Ｑ１２がオンして保持キャパシタＣ１に動作電圧Ｖｄｘとデータ電流Ｉｄａｔａが保持キャパシタＣ１に供給される。駆動トランジスタ１０の導通状態は、保持キャパシタＣ１に保持されたデータ電流Ｉｄａｔａに相応する電荷量によって設定され、駆動トランジスタＱ１０を通過する電流が有機ＥＬ素子２１に供給される。次に第１スイッチＱ１をオフ、第２スイッチＱ２及び第２スイッチング用トランジスタＱ１２をオンさせて、リセット電圧Ｖｒを保持キャパシタＣ１に供給する。これにより駆動トランジスタＱ１０はオフ状態となり、有機ＥＬ素子２１の発光が停止する。
【選択図】 図３
【解決手段】第１及び第２スイッチング用トランジスタＱ１１，Ｑ１２がオンして保持キャパシタＣ１に動作電圧Ｖｄｘとデータ電流Ｉｄａｔａが保持キャパシタＣ１に供給される。駆動トランジスタ１０の導通状態は、保持キャパシタＣ１に保持されたデータ電流Ｉｄａｔａに相応する電荷量によって設定され、駆動トランジスタＱ１０を通過する電流が有機ＥＬ素子２１に供給される。次に第１スイッチＱ１をオフ、第２スイッチＱ２及び第２スイッチング用トランジスタＱ１２をオンさせて、リセット電圧Ｖｒを保持キャパシタＣ１に供給する。これにより駆動トランジスタＱ１０はオフ状態となり、有機ＥＬ素子２１の発光が停止する。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、電子回路、電気光学装置、電気光学装置の駆動方法及び、電子機器に関するものである。
【０００２】
【従来の技術】
近年、広く表示装置として用いられる複数の電気光学素子を備えた電気光学装置は、高精彩化あるいは大画面化が求められており、これに呼応して、複数の電気光学素子の各々を駆動するための画素回路を備えたアクティブマトリクス駆動型電気光学装置のパッシブ駆動型電気光学装置に対する比重はより高まっている。しかしながら、より一層の高精彩化あるいは大画面化を達成するためには、複数の電気光学素子をそれぞれ精密に制御する必要がある。そのためには、複数の画素回路を構成する能動素子の特性バラツキを補償しなければならない。
【０００３】
能動素子の特性バラツキの補償方法として、例えば、特性バラツキを補償するための、ダイオード接続したトランジスタを含む画素回路を備えた表示装置（例えば、特許文献１を参照）が提案されている。
【０００４】
【特許文献１】
特開平１１−２７２２３３号公報
【発明が解決しようとする課題】
ところで、低階調表示を行う際、データ線等の配線容量のためにデータの書き込み不足が起こることがあり、能動素子の特性バラツキの補償に加えて、低階調のデータ書き込みの高速化することは特に困難である。特に能動素子の特性バラツキを補償するためにデータ信号としてデータ電流あるいは電流信号を供給する駆動方法においては、データ書き込み不足が顕著となりやすい。
また、液晶表示装置や有機ＥＬ装置などいわゆるホールド型電気光学装置では、その用途拡大に伴い、特に動画の表示品位のより一層の向上が求められている。
本発明は、特に上記問題点を解消するためになされたものである。
【０００５】
【課題を解決するための手段】
本発明の電子回路は、第１のトランジスタと、前記第１のトランジスタのゲートに接続された保持素子とを備えた電子回路であって、前記保持素子は、電流として供給される第１の信号に応じた電荷量を蓄積する機能と、電圧として供給される第２の信号に応じた電荷量を蓄積する機能とを有する。
【０００６】
これによれば、第１のトランジスタは、保持素子に蓄積される電流として供給される第１の信号に応じた電荷量と電圧としての第２の信号に応じた電荷量によって動作制御することができる。
上記の電子回路を用いて電子素子を駆動する際に前記第１の信号として電流信号を用いれば、電子素子の駆動精度が向上するとともに、前記第２の信号として電圧信号を用いることにより電子素子の駆動の高速化が図られる。
【０００７】
上記の電子回路において、前記第２の信号は、前記第２の信号によって設定された電荷量に基づく前記第１のトランジスタの導通状態が、前記第１の信号によって設定された電荷量に基づく前記第１のトランジスタの導通状態以下となるよう設定されていることが好ましい。
【０００８】
上記の電子回路において、前記第２の信号は、前記第１のトランジスタの導通状態を実質的にオフ状態とするように設定されていることが、さらに好ましい。
これによれば、第１トランジスタを、例えば前記第１の信号に応じて保持素子に蓄積された電荷量に相対した導通状態にするとともに、前記第２の信号に応じて保持素子に蓄積された電荷量によって非導通状態にすることができ、前記第１の信号により設定された導通状態を維持する期間の長さを前記第２の信号を供給することにより調整、あるいは設定することができる。
【０００９】
上記の電子回路において、さらに、第２のトランジスタを備え、前記第２のトランジスタを介して、第１の信号及び前記第２の信号のうち、少なくともいずれかの信号が供給されるようにしてもよい。
【００１０】
これによれば、第２のトランジスタによって、保持素子に電流として供給する第１の信号と電圧として供給する第２の信号を所定のタイミングで供給することができる。
【００１１】
上記の電子回路において、さらに、第３のトランジスタを備え、前記第３のトランジスタにより、前記第１のトランジスタのソース又はドレインと前記保持素子の一方の電極との接続が制御される。
【００１２】
上記の電子回路において、例えば、前記第３のトランジスタを前記第１のトランジスタの閾値電圧等の特性のバラツキを補償するために使用することができる。
【００１３】
上記の電子回路において、さらに、電流駆動素子を備えていてもよい。前記保持素子に蓄積された電荷量に応じて前記電流駆動素子に供給される電流量が設定される。
【００１４】
上記の電子回路において、前記第１のトランジスタはＰチャネル型トランジスタであることが好ましい。前記第１のトランジスタが特に薄膜トランジスタ（ＴＦＴ）である場合、Ｐチャネル型トランジスタはＮチャネル型トランジスタに比べ、使用時間の増大に伴う劣化が少ないという利点を有する。
【００１５】
上記の電子回路において、前記電流駆動素子と前記第１のトランジスタとが、前記第１のトランジスタのソース又はドレインを介して電気的に接続されていてもよい。
【００１６】
本発明の電子装置は、複数の第１の信号線と、複数の第２の信号線の交差部に対応して、上記の電子回路を設けている。
【００１７】
上記の電子装置において、前記電子回路に設けられた前記電流駆動素子は、電流を供給することにより光学的効果を発現する電流駆動型電気光学素子であってもよい。
上記の電子装置において、電流駆動型電気光学素子は前記第１の信号に応じて前記保持素子に蓄積された電荷量によって輝度が制御されることが好ましい。前記第２の信号に応じて前記保持素子に蓄積された電荷量によって当該輝度を変更することができる。
【００１８】
上記の電子装置において、前記電流駆動型電気光学素子は、有機ＥＬ素子であってもよい。
上記の電子装置において、前記第１の信号線は、前記第１の信号を出力する電流信号出力回路及び前記第２の信号を出力する電圧信号出力回路に接続されてていもよい。
【００１９】
上記の電子装置は、電気光学装置でもよく、その場合は、前記第１の信号線はデータ線に対応し、第２の信号線は走査線に対応する。
【００２０】
本発明の電子回路の駆動法は、第１のトランジスタと、前記第１のトランジスタのゲートに接続された保持素子とを備えた電子回路の駆動方法であって、電流として供給される第１の信号に応じた電荷量を前記保持素子に蓄積する第１のステップと、電圧として供給される第２の信号に応じた電荷量を前記保持素子に蓄積する第２のステップとを含む。
【００２１】
上記の電子回路の駆動方法によれば、第１のトランジスタを、保持素子に蓄積される第１の信号に応じた電荷量と第２の信号に応じた電荷量によって動作制御することができる。
上記の電子回路の駆動方法において、前記第２の信号は、前記第２の信号によって設定された電荷量に基づく前記第１のトランジスタの導通状態が、前記第１の信号によって設定された電荷量に基づく前記第１のトランジスタの導通状態以下となるよう設定されていることが好ましい。
【００２２】
上記の電子回路の駆動方法において、前記第２の信号は、前記第１のトランジスタの導通状態を実質的にオフ状態とするように設定されていることさらに好ましい。
これにより、前記第１のトランジスタの導通状態を時間的に制御することが可能となる。
上記の電子回路の駆動方法において、さらに、第２のトランジスタを備え、前記第２のトランジスタを介して、前記第１の信号及び前記第２の信号のうち、少なくともいずれかの信号を供給するようにしてもよい。
これによれば、前記第２のトランジスタの導通状態を制御することによって、前記第１の信号を供給するタイミングと前記第２の信号を供給するタイミングを設定することが可能となる。
【００２３】
上記の電子回路の駆動方法において、さらに、第３のトランジスタを備え、前記第３のトランジスタにより、前記第１のトランジスタのドレインと前記保持素子の一方の電極との接続が制御されるようにしてもよい。
上記の電子回路において、前記第３のトランジスタは、前記第１のトランジスタの閾値電圧等の特性を補償するために使用することができる。
【００２４】
上記の電子回路の駆動方法において、例えば、前記第３のトランジスタを介して前記保持素子に電圧としての前記第２の信号を供給し、前記第２のトランジスタを介して前記保持素子に電流信号としての前記第１の信号を供給してもよい。
上記の電子回路の駆動方法において、さらに、電流駆動素子を備えていてもよい。
【００２５】
本発明の第１の電気光学装置の駆動方法は、複数の走査線と複数のデータ線との複数の交差部に対応して、スイッチングトランジスタ、保持素子、駆動トランジスタ、及び電気光学素子を含む複数の画素回路を備えた電気光学装置の駆動方法であって、前記複数に画素回路の各々に前記複数の走査線のうち対応する走査線を介して前記スイッチングトランジスタをオン状態とする走査信号を供給し、前記複数のデータ線のうち対応するデータ線及び前記スイッチングトランジスタを介して前記保持素子にデータ信号を供給し、前記保持素子に前記データ信号に相応した電気量を蓄積し、前記保持素子に蓄積された前記データ信号に相応した前記電気量に応じて前記駆動トランジスタを第１の導通状態に設定する第１のステップと、前記第１の導通状態に応じた電圧レベルまたは電流レベルを有する駆動電圧または駆動電流を前記電気光学素子に供給する第２のステップと、を含む動作を複数回繰り返し、前記第１のステップ及び前記第２のステップを行った後、次に前記第１のステップを行う前に、前記第駆動トランジスタを第２の導通状態に設定する第３のステップを含むことを特徴としている。
上記の電気光学装置の駆動方法において、前記第１のステップと前記第２のステップとは時間的に重なっていてもよいし、前記第１のステップの終了後、前記第２のステップを行ってもよい。
【００２６】
本発明の第２の電気光学装置の駆動方法は、複数の走査線と複数のデータ線との複数の交差部に対応して、スイッチングトランジスタ、保持素子、駆動トランジスタ、及び電気光学素子を含む複数の画素回路を備えた電気光学装置の駆動方法であって、前記複数に画素回路の各々に前記複数の走査線のうち対応する走査線を介して前記スイッチングトランジスタをオン状態とする走査信号を供給し、前記複数のデータ線のうち対応するデータ線及び前記スイッチングトランジスタを介して前記保持素子にデータ信号を供給し、前記データ信号に相応した電気量を前記保持素子に蓄積し、前記保持素子に蓄積された前記データ信号に相応した前記電気量に応じて前記駆動トランジスタを第１の導通状態に設定する第１のステップと、前記第１の導通状態に応じた電圧レベルまたは電流レベルを有する駆動電圧または駆動電流を前記電気光学素子に供給する第２のステップと、を含む動作として複数回繰り返し、前記第１のステップ及び前記第２のステップを行った後、次に前記第１のステップを行う前に、前記保持素子に電圧信号を供給することにより前記駆動トランジスタを第２の導通状態に設定する第３のステップを含むことを特徴としている。
上記の電気光学装置の駆動方法において、前記第１のステップと前記第２のステップとは時間的に重なっていてもよいし、前記第１のステップの終了後、前記第２のステップを行ってもよい。
【００２７】
本発明の第３の電気光学装置の駆動方法は、複数の走査線と複数のデータ線との複数の交差部に対応して、スイッチングトランジスタ、保持素子、駆動トランジスタ、及び電気光学素子を含む複数の画素回路を備えた電気光学装置の駆動方法であって、前記複数に画素回路の各々に前記複数の走査線のうち対応する走査線を介して前記スイッチングトランジスタをオン状態とする走査信号を供給し、前記複数のデータ線のうち対応するデータ線及び前記スイッチングトランジスタを介して前記保持素子にデータ信号として電流信号を供給し、前記保持素子に前記データ信号に相応した電気量を蓄積し、前記保持素子に蓄積された前記データ信号に相応した前記電気量に応じて前記駆動トランジスタを第１の導通状態に設定する第１のステップと、前記第１の導通状態に応じた電圧レベルまたは電流レベルを有する駆動電圧または駆動電流を前記電気光学素子に供給する第２のステップと、を含む動作を複数回繰り返し、前記第１のステップ及び前記第２のステップを行った後、次に前記第１のステップを行う前に、前記駆動トランジスタを第２の導通状態に設定する第３のステップを含んでいる。
上記の電気光学装置の駆動方法において、前記第１のステップと前記第２のステップとは時間的に重なっていてもよいし、前記第１のステップの終了後、前記第２のステップを行ってもよい。
【００２８】
上記の電気光学装置の駆動方法において、前記第３のステップにおいて、前記電圧信号を前記駆動トランジスタを介して前記保持素子に供給することにより、前記駆動トランジスタを前記第２の導通状態に設定してもよい。
【００２９】
上記の電気光学装置の駆動方法において、前記複数の画素回路の各々は、前記駆動トランジスタの他に前記保持素子にゲートが接続された補償用トランジスタを含み、前記第３のステップにおいて、前記電圧信号を前記補償用トランジスタを介して前記保持素子に供給することにより、前記駆動トランジスタを前記第２の導通状態に設定してもよい。
【００３０】
上記の電気光学装置の駆動方法において、前記複数の画素回路の各々は、ソース及びドレインのうち一方が前記駆動トランジスタのゲートに接続され、前記ソース及び前記ドレインのうち他方が前記電圧信号の供給源に接続されたリセットトランジスタを含み、前記第１のステップにおいて、前記データ信号として電流信号を前記保持素子に供給し、前記第３のステップにおいて、前記リセットトランジスタを介して前記電圧信号を前記保持素子に供給することにより、前記駆動トランジスタを前記第２の導通状態に設定してもよい。
【００３１】
上記の電気光学装置の駆動方法において、前記第３のステップにおいて、前記電圧信号を前記対応するデータ線及び前記スイッチングトランジスタを介して供給することにより、前記駆動トランジスタを前記第２の導通状態に設定してもよい。
【００３２】
上記の電気光学装置の駆動方法において、前記第２の導通状態は前記第１の導通状態より低く設定されていることが好ましい。前記第２の導通状態は、実質的に前記駆動トランジスタのオフ状態であることがさらに好ましい。
【００３３】
本発明の第４の電気光学装置の駆動方法は、複数の走査線と複数のデータ線との複数の交差部に対応して、スイッチングトランジスタ、保持素子、駆動トランジスタ、及び電気光学素子を含む複数の画素回路を備えた電気光学装置の駆動方法であって、前記複数に画素回路の各々に前記複数の走査線のうち対応する走査線を介して前記スイッチングトランジスタをオン状態とする走査信号を供給し、前記複数のデータ線のうち対応するデータ線及び前記スイッチングトランジスタを介して前記保持素子にデータ信号を供給し、前記保持素子に前記データ信号に相応した電気量を蓄積し、前記保持素子に蓄積された前記データ信号に相応した前記電気量に応じて前記駆動トランジスタを第１の導通状態に設定する第１のステップと、前記第１の導通状態に応じた電圧レベルまたは電流レベルを有する駆動電圧または駆動電流を前記電気光学素子に供給する第２のステップと、を含む動作を複数回繰り返し、前記第１のステップ及び前記第２のステップを行った後、次に前記第１のステップを行う前に、前記電気光学素子に前記駆動電圧または前記駆動電流の供給を停止する第３のステップを含むことを特徴としている。
【００３４】
上記の電気光学装置の駆動方法において、前記複数の画素回路の各々は、前記駆動トランジスタと前記電気光学素子との間に期間制御用トランジスタを含んでおり、前記第２のステップにおいて、前記期間制御用トランジスタをオン状態とし、前記第３のステップにおいて、前記期間制御用トランジスタをオフ状態とすることにより、前記電気光学素子への前記駆動電圧または前記駆動電流の供給を停止することが好ましい。
【００３５】
上記の電気光学装置の駆動方法において、前記第１のステップにおいて、前記データ信号として電流信号を供給することが好ましい。
【００３６】
本発明の第１の電気光学装置は、上記の電気光学装置の駆動方法により駆動されることを特徴としている。
【００３７】
本発明の第２の電気光学装置は、複数のデータ線と、複数の走査線と、前記複数のデータ線と前記複数の走査線との交差部に対応して設けられ、電気光学素子を備えた複数の画素回路と、前記複数のデータ線に接続され、前記複数の画素回路に前記複数のデータ線を介してデータ信号としてデータ電流を出力するための電流信号出力回路と、前記複数のデータ線に接続され、前記前記電気光学素子の輝度を０に設定するためのリセット用電気信号を前記複数のデータ線を介して出力するためのリセット信号生成回路と、前記電流信号出力回路及び前記リセット信号生成回路と前記複数のデータ線との電気的接続を制御するスイッチと、を含んでいる。
【００３８】
本発明の第３の電気光学装置は、複数のデータ線と、複数の走査線と、前記複数のデータ線と前記複数の走査線との交差部に対応して設けられ、電気光学素子を備えた複数の画素回路と、前記複数のデータ線に接続され、前記複数の画素回路に前記複数のデータ線を介してデータ信号としてデータ電流を出力するための電流信号出力回路と、前記電気光学素子の輝度を０に設定するためのリセット用電気信号を供給するための複数の電圧信号伝送線と、前記複数の電圧信号伝送線に接続され、前記リセット用電気信号を出力するためのリセット信号生成回路と、を含んでいる。
【００３９】
上記の電気光学装置において、前記複数の電圧信号伝送線は、前記複数の走査線の延在方向に沿って配置されていることが好ましい。
【００４０】
本発明の電子機器は、上記の電気光学装置を備えている。上記の電気光学装置を上記の電気機器の表示部として用いることが好ましい。
【００４１】
【発明の実施の形態】
（第１実施形態）
以下、本発明を具体化した第１実施形態を図１〜図４に従って説明する。
【００４２】
図１は、電子装置としての有機ＥＬ装置１０の回路構成を示すブロック回路図を示す。図２は、表示パネル部とデータ線駆動回路の内部回路構成を示すブロック回路図を示す。図３は、画素回路及び当該画素回路に関連する電子回路の内部回路構成を示す回路図を示す。
【００４３】
図１において、電子装置としての有機ＥＬ装置１０は、表示パネル部１１、データ線駆動回路１２、走査線駆動回路１３、メモリ１４、発振回路１５、電源回路１６、制御回路１７、及びリセット信号生成回路１８を備えている。
【００４４】
有機ＥＬ装置１０の各要素１１〜１８は、それぞれが独立した電子部品によって構成されていてもよい。例えば、各要素１２〜１８が１チップの半導体集積回路装置によって構成されていてもよい。また、各要素１１〜１８の全部若しくは一部が一体となった電子部品として構成されていてもよい。例えば、表示パネル部１１に、データ線駆動回路１２、走査線駆動回路１３及びリセット信号生成回路１８が一体的に形成されていてもよい。各構成要素１１〜１６の全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【００４５】
表示パネル部１１は、図２に示すように、マトリクス状に配列された複数の電子回路としての画素回路２０を有している。つまり、各画素回路２０は、その列方向に沿ってのびる第１の信号線としての複数のデータ線Ｘ１〜Ｘｍ（ｍは整数）と、行方向に沿ってのびる第２の信号線としての複数の走査線Ｙ１〜Ｙｎ（ｎは整数）との間にそれぞれ接続されることにより、各画素回路２０はマトリクス状に配列されている。複数の走査線Ｙ１〜Ｙｎに平行に電圧信号伝送線Ｚ１〜Ｚｐ（ｐは整数）が設けられている。各画素回路２０には被駆動素子又は電気光学素子として有機ＥＬ素子２１を有している。有機ＥＬ素子２１は、駆動電流が供給されることによって発光する発光素子である。尚、画素回路２０に含まれる後記するトランジスタは、通常は薄膜トランジスタ（ＴＦＴ）で構成している。
【００４６】
走査線駆動回路１３は、前記複数の走査線Ｙ１〜Ｙｎの中の１本を選択駆動して１行分の画素回路群を選択する。各走査線Ｙ１〜Ｙｎは、図３に示したように、それぞれ第１の走査線Ｖａと第２の走査線Ｖｂとから構成されている。そして、走査線駆動回路１３は、第１の走査線Ｖａを介し画素回路２０に第１走査信号ＳＣ１を供給する。また、走査線駆動回路１３は、第２の走査線Ｖｂを介し画素回路２０に第２走査信号ＳＣ２を供給する。
第２走査信号ＳＣ２は、後述する電圧信号伝送線Ｚ１〜Ｚｐ（ｐは整数）と画素回路２０との導通を制御する信号となる。
【００４７】
データ線駆動回路１２は、前記各データ線Ｘ１〜Ｘｍに対して単一ライン駆動回路３０を備えている。
【００４８】
各単一ライン駆動回路３０は、各データ線Ｘ１〜Ｘｍを介して画素回路２０にデータ信号を供給する。画素回路２０は、このデータ信号に応じて同画素回路２０の内部状態（保持素子である保持キャパシタＣ１の電荷量）が設定されると、これに応じて有機ＥＬ素子２１に流れる電流値が制御され、有機ＥＬ素子２１の発光の階調が制御される。
【００４９】
各単一ライン駆動回路３０は、図３に示すように、データ線Ｘ１〜Ｘｍを介してデータ信号として電流信号Ｉｄａｔａを出力する電流信号出力回路を備えている。
リセット信号生成回路１８は、第２スイッチＱ２及び電圧信号伝送線Ｚ１〜Ｚｐの対応する電圧信号伝送線を介して画素回路２０にリセット電圧Ｖｒを供給する。
【００５０】
データ線駆動回路１２が、画素回路２０にデータ信号Ｉｄａｔａを供給している期間の少なくとも１部分の期間は、データ信号Ｉｄａｔａが供給されている画素回路２０には、対応する電圧信号伝送線及び第１スイッチＱ１を介して動作電圧Ｖｄｘが供給される。
【００５１】
本実施形態では、後述するように駆動トランジスタＱ１０としてＰチャネル型トランジスタを使用しているので、リセット電圧Ｖｒは、動作電圧Ｖｄｘ以上の電圧値であって、画素回路２０の内部状態（保持キャパシタＣ１の電荷量）を所定の状態（リセット電荷量）に設定するための電圧である。つまり、リセット電圧Ｖｒは、後述する駆動トランジスタＱ１０を実質的にオフ状態にすることができる電圧である。従って、リセット電圧Ｖｒは、電源線Ｌ１から供給される駆動電圧Ｖｄｄを駆動トランジスタＱ１０の閾値電圧Ｖｔｈを引いた値（＝Ｖｄｄ−Ｖｔｈ）以上あることが必要となるが、本実施形態では、リセット電圧Ｖｒは駆動電圧Ｖｄｄ以上の値に設定している。
【００５２】
第１スイッチＱ１は、Ｎチャネル型トランジスタにより構成され、ゲート信号Ｇ１によって導通制御される。第２スイッチＱ２は、Ｐチャネル型トランジスタにより構成され、ゲート信号Ｇ２によって導通制御される。従って、第１及び第２スイッチＱ１，Ｑ２をそれぞれ導通制御することによって、電圧信号伝送線Ｚ１〜Ｚｐに動作電圧Ｖｄｘ及びリセット電圧Ｖｒのうちいずれかを供給することができる。
【００５３】
メモリ１４は、コンピュータ１９から供給される表示データを記憶する。発振回路１５は、基準動作信号あるいは制御信号を有機ＥＬ装置１０の他の構成要素に供給する。電源回路１６は有機ＥＬ装置１０の各構成要素の駆動電源を供給する。
【００５４】
制御回路１７は、前記各要素１１〜１６、及び１８を統括制御する。制御回路１７は、表示パネル部１１の表示状態を表す前記メモリ１４に記憶した表示データ（画像データ）を、各有機ＥＬ素子２１の発光の階調を表すマトリクスデータに変換する。マトリクスデータは、１行分の画素回路群を順次選択するための前記第１及び第２走査信号ＳＣ１，ＳＣ２を決定する走査線駆動制御信号と、選択された画素回路群の有機ＥＬ素子２１の輝度を設定するためのデータ電流Ｉｄａｔａのレベルを決定するデータ線駆動制御信号とを含む。そして、走査線駆動制御信号は、走査線駆動回路１３に供給される。また、データ線駆動制御信号は、データ線駆動回路１２に供給される。
【００５５】
さらに、制御回路１７は、走査線Ｙ１〜Ｙｎ、データ線Ｘ１〜Ｘｍ、及び電圧信号伝送線Ｚ１〜Ｚｐの駆動タイミング制御を行うとともに、第１及び第２スイッチＱ１，Ｑ２のオン・オフ制御を行うゲート信号Ｇ１、Ｇ２を出力する。
【００５６】
次に、前記画素回路２０の内部回路構成について図３に従って説明する。説明の便宜上、１番目のデータ線Ｘ１と１番目の走査線Ｙ１との交差部に対応して配置された画素回路２０について説明する。
【００５７】
画素回路２０は，走査線Ｙ１の第１及び第２の走査線Ｖａ，Ｖｂ、データ線Ｘ１、及び電圧信号伝送線Ｚ１に接続されている。画素回路２０は、第１のトランジスタとしての駆動トランジスタＱ１０、第２のトランジスタとしての第１及び第２スイッチングトランジスタＱ１１、Ｑ１２、保持素子としての保持キャパシタＣ１、及び、補償用トランジスタＱ１３とを有している。駆動トランジスタＱ１０及び補償用トランジスタＱ１３はＰチャネル型トランジスタにより構成されている。第１及び第２スイッチングトランジスタＱ１１、Ｑ１２はＮチャネル型トランジスタによりな構成されている。
【００５８】
駆動トランジスタＱ１０は、ドレインが前記有機ＥＬ素子２１の画素電極に接続され、ソースが電源線Ｌ１に接続されている。電源線Ｌ１には、前記有機ＥＬ素子２１を駆動させるための駆動電圧Ｖｄｄが供給されていて、その駆動電圧Ｖｄｄは前記動作電圧Ｖｄｘより高い電圧値に設定されている。前記駆動トランジスタＱ１０のゲートと電源線Ｌ１との間には、保持キャパシタＣ１が接続されている。
【００５９】
また、駆動トランジスタＱ１０のゲートは、補償用トランジスタＱ１３を介して第１スイッチングトランジスタＱ１１のソースに接続されている。さらに、駆動トランジスタＱ１０のゲートには、第２スイッチングトランジスタＱ１２のドレインと接続されている。
【００６０】
第１スイッチングトランジスタＱ１１のゲートには、第１の走査線Ｖａが接続されている。また、第２スイッチングトランジスタＱ１２のゲートには第２の走査線Ｖｂが接続されている。
【００６１】
第２スイッチングトランジスタＱ１２のソースは、電圧信号伝送線Ｚ１を介してリセット信号生成回路１８及び第１のスイッチＱ１及び第２のスイッチＱ２に接続されている。従って、第２スイッチ用トランジスタＱ１２には、第１及び第２スイッチＱ１，Ｑ２がオン・オフ制御されることによって、電圧信号伝送線Ｚ１を介して動作電圧Ｖｄｘ及びリセット電圧Ｖｒのいずれかが供給される。
【００６２】
第１スイッチングトランジスタＱ１１のドレインは、データ線Ｘ１を介して単一ライン駆動回路３０に接続されている。従って、第１スイッチングトランジスタＱ１１を介して単一ライン駆動回路３０からのデータ電流Ｉｄａｔａが画素回路２０に供給される。つまり、データ電流Ｉｄａｔａは、トランジスタＱ１１，Ｑ１３，Ｑ１２，及びＱ１を経由して流れる。
【００６３】
次に、上記のように構成した有機ＥＬ装置１０の作用を画素回路２０の動作に従って説明する。
図４は、画素回路２０の動作を示すタイミングチャートを示す。第１走査信号ＳＣ１は、走査線駆動回路１３から第１の走査線Ｖａを介して第１スイッチングトランジスタＱ１１のゲートに供給される信号である。第２走査信号ＳＣ２は、走査線駆動回路１３から第２の走査線Ｖｂを介して第２スイッチングトランジスタＱ１２のゲートに供給される信号である。第１ゲート信号Ｇ１は制御回路１７から第１スイッチＱ１のゲートに供給される信号である。第２ゲート信号Ｇ２は制御回路１７から第２スイッチＱ２のゲートに供給される信号である。電圧Ｖｘ１は、電圧信号伝送線Ｚ１〜Ｚｐの電位である。
【００６４】
以下、説明を簡単にするために、データ線Ｘ１、走査線Ｙ１、及び電圧信号伝送線Ｚ１に対応して設けられた画素回路２０について、その動作のタイミングチャートを説明する。
第１スイッチＱ１をオン状態として、第１及び第２スイッチングトランジスタＱ１１，Ｑ１２を期間Ｔ１で共にオン状態とすると、電圧信号伝送線Ｚ１が動作電圧Ｖｄｘに接続された状態で、単一ライン駆動回路３０からデータ線Ｘ１を介してデータ電流Ｉｄａｔａが供給される。これにより、画素回路２０内の、第１及び第２スイッチングトランジスタＱ１１，Ｑ１２、及び補償用トランジスタＱ１３データ電流Ｉｄａｔａが通過し、データ電流Ｉｄａｔａに対応した電荷量が保持キャパシタＣ１に蓄積される。
【００６５】
保持キャパシタＣ１に蓄積された電荷量に基いて、駆動トランジスタＱ１０の導通状態が設定され、当該導通状態に相応した電流レベルを有する電流が有機ＥＬ素子２１に供給され、当該電流レベルに応じた輝度で有機ＥＬ素子２１は発光する。
第１及び第２スイッチングトランジスタＱ１１，Ｑ１２をそれぞれオン状態とする第１の走査信号及び第２の走査信号が供給されてから期間Ｔを経過した後、第２のスイッチングトランジスタＱ１２をオン状態とする第２の走査信号を再び供給して第２のスイッチングトランジスタＱ１２のみをオン状態とするとともに、第１のスイッチＱ１及び第２のスイッチＱ２をそれぞれ、オフ状態及びオン状態とすることにより、 第２のスイッチＱ２及び第２のスイッチングトランジスタＱ１２を介してリセット電圧Ｖｒが供給される。この結果、駆動トランジスタＱ１０がオフ状態となる。
【００６６】
期間Ｔ２経過後、第２のスイッチングトランジスタＱ１２をオフ状態とする第２走査信号ＳＣ２を供給して、保持キャパシタＣ１にリセット電圧Ｖｒに相応した電荷量が蓄積された状態で、次に画素回路２０にデータ電流Ｉｄａｔａが供給されるまで待機する。
なお、図３に示した電子回路では、有機ＥＬ素子２１と駆動トランジスタ１０との間に期間を制御するための期間制御用トランジスタが設けられていないので、後述する図５、図９、図１０、及び図１２に示した電子回路と同様、データ電流Ｉｄａｔａに相応する電荷量が保持キャパシタＣ１に蓄積される前に、有機ＥＬ素子２１に電流が供給される場合がある。
【００６７】
次に、上記のように構成した有機ＥＬ装置１０の特徴及び利点を以下に説明する。
（１）本実施形態では、次に画素回路にデータ信号が供給される前、すなわち、１垂直走査期間あるいは１フレームが終了する前にリセット動作を行っているので、これにより書き込みに用いるデータ信号のレベルを、１垂直走査期間あるいは１フレームの全期間を使用する場合に比べて、高くすることができる。例えば、データ信号としてデータ電流Ｉｄａｔａを供給する場合、特に有利となる。つまり、低階調の輝度に対応する、データ電流Ｉｄａｔａのレベルは低いため、寄生容量等の影響でデータ信号の書き込み不足が起こりやすいが、発光期間を短くすることで、データ電流Ｉｄａｔａのレベルを相対的に高く設定することができ、このため、データ信号の書き込み不足を低減することができる。
【００６８】
また、次のデータ信号を書き込む前は、保持キャパシタＣ１にリセット信号に相応する電荷量が保持されており、駆動トランジスタＱ１０をオフ状態となっている。これは、画素回路がプリチャージされた状態に対応している。このため、データ信号の書き込みの高速化が可能となる。
【００６９】
１垂直走査期間あるいは１フレームの期間のうち、データ信号の書き込みの開始時から当該データ信号に相応する輝度に設定されている期間を有効期間とすると、有効期間の長さが、有機ＥＬ素子２１などの被駆動素子の種類に応じて、リセット信号の供給のタイミングを制御することにより任意に設定される。具体的の例として、有機ＥＬ素子について述べれば、有機ＥＬ素子の発光色Ｒ（赤）、Ｇ（緑）、及びＢ（青）によって特性が異なることがあるが、特性に応じて有効期間の長さを変えることにより、特性の補償、あるいは色バランスの調整等が可能となる。
【００７０】
また、一般に１垂直走査期間あるいは１フレームの全期間を使用すると動画表示の際に輪郭の滲み等の問題が発生することがあるが、上記の有効期間の長さをリセット信号の送出の制御により適宜設定すれば、動画表示の際の視認性の向上させることができる。
【００７１】
なお、第１実施形態の変形例として、画素回路２０の基本的構成を同じままで、動作電圧Ｖｄｘを駆動電圧Ｖｄｄとほぼ同じ値に設定し、データ電流Ｉｄａｔａ流れる向きを動作電圧Ｖｄｘから単一ライン駆動回路３０の方向にすることもできる。ただし、この場合は、補償用トランジスタＱ１３と駆動トランジスタＱ１０の導電型はＮ型である必要があり、それに対応してリセット電圧Ｖｒはローレベルに設定される。
また、駆動トランジスタＱ１０に接続された画素電極及び対向電極をそれぞれ陰極及び陽極とし、駆動電圧Ｖｄｄをローレベル（Ｖｓｓ）に設定し、電流が対向電極から有機ＥＬ素子２１を介して電源線Ｌ１に流れるように構成することが好ましい。
【００７２】
（第２実施形態）
次に、本発明を具体化した第２実施形態を図５に従って説明する。
本実施形態では、データ信号を伝送するデータ線をリセット信号を伝送する信号線としても利用している。第１実施形態の場合とは異なり、リセット信号生成回路１８を設けずに、代わりにリセット電圧生成回路４１ｂをデータ線駆動回路１２に内蔵している。
【００７３】
図５は、１番目のデータ線Ｘ１と１番目の走査線Ｙ１との交点に配置された画素回路２０を示す。なお、本実施形態の各走査線Ｙ１〜Ｙｎは、第１実施形態の各走査線Ｙ１〜Ｙｎと相違して第２の走査線Ｖｂに相当する１本の走査線からなる。
【００７４】
画素回路２０は、第１のトランジスタとしての駆動トランジスタＱ２０、第１及び第２スイッチングトランジスタＱ２１、Ｑ２２、及び、保持素子としての保持キャパシタＣ１、及び補償用トランジスタＱ２３を有している。
【００７５】
駆動トランジスタＱ２０及び補償用トランジスタＱ２３はＰチャネル型トランジスタにより構成されている。第２のトランジスタとしての第１及び第２スイッチングトランジスタＱ２１、Ｑ２２はＮチャネル型トランジスタにより構成されている。
【００７６】
駆動トランジスタＱ２０は、そのドレインが前記有機ＥＬ素子２１に画素電極を介して接続され、ソースが電源線Ｌ１に接続されている。電源線Ｌ１には、有機ＥＬ素子２１を駆動させるための駆動電圧Ｖｄｄが供給されている。駆動トランジスタＱ２０のゲートと電源線Ｌ１との間には、保持キャパシタＣ１が接続されている。
【００７７】
また、駆動トランジスタＱ２３のゲートは、第１スイッチングトランジスタＱ２１と保持キャパシタＣ１に接続されている。第１スイッチングトランジスタＱ２１は、第２スイッチングトランジスタＱ２２を介してデータ線Ｘ１と接続されている。また、第２スイッチングトランジスタＱ２２のドレインは駆動トランジスタＱ２３のドレインと接続されている。
【００７８】
さらに、第２スイッチングトランジスタＱ２２のソースは、データ線Ｘ１を介してデータ線駆動回路１２の単一ライン駆動回路３０に接続されている。詳述すると、データ線Ｘ１は、第１スイッチＱ１を介して単一ライン駆動回路３０内の電流信号出力回路としての電流生成回路４１ａに接続されるとともに、第２スイッチＱ２を介して単一ライン駆動回路３０内の電圧信号出力回路としてのリセット電圧生成回路４１ｂに接続される。電流生成回路４１ａは、第１の信号としてのデータ電流Ｉｄａｔａを出力する。リセット電圧生成回路４１ｂは第２の信号としてのリセット電圧Ｖｒを生成する回路である。なお、駆動トランジスタＱ２０をオフ状態にするには、リセット電圧Ｖｒは、Ｖｄｄ（駆動電圧）−Ｖｔｈ（駆動トランジスタＱ２０の閾値電圧）以上であればよいが、より確実に駆動トランジスタＱ２０をオフ状態とするには、駆動電圧Ｖｄｄ以上であることが好ましい。
【００７９】
従って、第１及び第２のスイッチングトランジスタＱ２１、Ｑ２２がオン状態であるとともに、前記第１スイッチＱ１がオン状態となると、データ線Ｘ１を介して画素回路２０にデータ電流Ｉｄａｔａが供給される。また、第１及び第２のスイッチングトランジスタＱ２１、Ｑ２２がオン状態であるとともに、前記第２スイッチＱ２がオン状態となると、データ線Ｘ１を介して画素回路２０にリセット電圧Ｖｒが供給される。
【００８０】
第１及び第２スイッチングトランジスタＱ２１，Ｑ２２のゲートには、走査線Ｙ１が接続されており、走査線Ｙ１から第１走査信号ＳＣ１により制御される。
【００８１】
次に、上記のように構成した有機ＥＬ装置１０の作用を画素回路２０の動作に従って説明する。
図６は、画素回路２０の動作を示すタイミングチャートを示す。なお、図６は一つの走査線に対して設けられた画素回路２０について説明している。第２走査信号ＳＣ１は走査線駆動回路１３から走査線Ｙ１を介して第１及び第２スイッチングトランジスタＱ２１，Ｑ２２のゲートに供給される信号である。第１ゲート信号Ｇ１は第１スイッチＱ１を構成するトランジスタのゲートに供給される信号である。第２ゲート信号Ｇ２は第２スイッチＱ２を構成するトランジスタのゲートに供給される信号である。
【００８２】
今、第１スイッチＱ１をオン状態、第２スイッチＱ２をオフ状態とするとともに、第１及び第２スイッチングトランジスタＱ２１，Ｑ２２をオン状態とすることにより、画素回路２０にデータ電流Ｉｄａｔａが供給される。具体的には、データ電流Ｉｄａｔａが補償用トランジスタＱ２３及び第２スイッチングトランジスタＱ２２を通過すると同時に第１スイッチングトランジスタＱ２１を介して保持キャパシタＣ１にデータ電流Ｉｄａｔａに相応した電荷量が蓄積される。これにより、補償用トランジスタＱ２３と補償用トランジスタＱ２３とカレントミラーをなす駆動トランジスタＱ２０の導通状態が設定される。駆動トランジスタＱ２０の導通状態に相応した電流レベルを有する電流が有機ＥＬ素子２１に供給される。
【００８３】
次に、再び、第１及び第２スイッチングトランジスタＱ２１，Ｑ２２をオン状態として、第１スイッチＱ１及び第２スイッチＱ２をそれぞれオフ状態及びオン状態することにより、リセット電圧Ｖｒが画素回路２０に供給され、保持キャパシタＣ１にリセット電圧に相応した電荷量が蓄積され、駆動トランジスタＱ２０が実質的にオフ状態となる。この状態で、次のデータ電流Ｉｄａｔａの書き込みを待つ。
【００８４】
なお、本実施形態では、データ線Ｘ１〜Ｘｍを介してデータ電流Ｉｄａｔａを供給するとともに、リセット電圧Ｖｒを供給しているので、リセット電圧Ｖｒを供給するタイミングが、当該画素回路２０に接続された走査線Ｙ１とは異なる走査線に接続された画素回路２０にデータ電流Ｉｄａｔａを供給するタイミングと重ならないように設定する必要がある。
【００８５】
そこで、本実施形態では、データ電流Ｉｄａｔａを対応する画素回路２０に供給する際に第１及び第２スイッチングトランジスタＱ２１、Ｑ２２をオン状態とする期間Ｔ１に対するデータ電流Ｉｄａｔａの供給を時間Ｔａだけ遅れて開始するとともに、期間Ｔ１の終了とともにデータ電流Ｉｄａｔａの供給を終了するようにしている。
【００８６】
一方、リセット電圧Ｖｒを供給する際には、第１及び第２スイッチングトランジスタＱ２１、Ｑ２２をオン状態とする期間Ｔ２に対しては、期間Ｔ２の開始とともにリセット電圧Ｖｒの供給を開始し、期間Ｔ２が終了する前の時間Ｔｂだけ早くリセット電圧Ｖｒの供給を終了している。
【００８７】
つまり、第１及び第２スイッチングトランジスタＱ２１及びＱ２２がオン状態となる期間を複数の副期間に分割し、その複数の副期間のうち２つの副期間をそれぞれ、データ信号を供給する副期間及びリセット信号を供給する副期間として使用している。
【００８８】
本実施形態では、第１及び第２スイッチングトランジスタＱ２１及びＱ２２がオン状態となる期間を２つの副期間に分割し、前半の副期間にリセット電圧Ｖｒを供給し、後半の副期間にデータ電流Ｉｄａｔａを供給している。もちろん、逆に前半の副期間をデータ電流Ｉｄａｔａを供給する副期間とし、後半の副期間をリセット電圧Ｖｒを供給する副期間としてもよい。
上記の複数の副期間のそれぞれの長さは適宜設定することができるが、データ信号は、その信号レベルによってデータ信号の書き込みに多少の時間差が生じることがあるので、最も書き込みに時間を要する信号レベルに対応させて副期間の長さを設定することが好ましい。
本実施形態のようにデータ信号が電流信号として供給される場合は、電圧信号に比べて書き込みに時間を要するので、データ信号の書き込みのための副期間を、電圧信号として供給されるリセット信号の書き込み時間に比べて長く設定することが好ましい。
【００８９】
本実施形態も第１実施形態と同様な効果を奏するが、データ線Ｘ１〜Ｘｍを利用してリセット電圧Ｖｒを供給しているので、さらに以下のような効果を奏する。
リセット電圧Ｖｒによりデータ線Ｘ１〜Ｘｍは実質的にプリチャージされる。画素回路数やパネルサイズによるが、通常、画素回路に比べてデータ線の寄生容量が優勢であるため、データ線Ｘ１〜Ｘｍがデータの書き込み前にプリチャージされることにより、引き続いて行われるデータ書き込みを高速で行うことができる。
さらに、上述の第１実施形態のようにリセット信号を伝送するための専用配線を設けていないので、画素回路の構成が同一であるならば、１画素回路当たりの配線数を減ずることができ、開口率を向上させることができる。
【００９０】
なお、第２実施形態においては、電流生成回路４１ａ及びリセット電圧信号生成回路４１ｂはともにデータ線駆動回路に内蔵され、データ線Ｘ１〜Ｘｍの一端に接続されているが、電流生成回路４１ａ及びリセット電圧信号生成回路４１ｂを別々に設けてもよい。例えば、データ線Ｘ１〜Ｘｍの両端のそれぞれに電流生成回路４１ａを含むデータ線駆動回路１２及びリセット電圧信号生成回路４１ｂを配置してもよい。
【００９１】
図７は、第２実施形態の変形例を示す。画素回路２０は、第１のトランジスタとしての駆動トランジスタＱ２０、第１及び第２スイッチングトランジスタＱ２１、Ｑ２２、及び、保持素子としての保持キャパシタＣ１、及び制御信号Ｇｐで制御される発光制御用トランジスタＱ２４を有している。
図７に示した電子回路の基本的な動作は、図５に示した回路と同様であり、図６に示したタイミングチャートと同様であるが、制御信号Ｇｐで制御される発光制御用トランジスタＱ２４をオフ状態とし、駆動トランジスタＱ２０と有機ＥＬ素子２１との電気的な接続を切った状態で、データ電流Ｉｄａｔａが画素回路２０に供給される点が異なっている。
【００９２】
発光時には、発光制御用トランジスタＱ２４をオン状態とすることにより、有機ＥＬ素子２１に駆動トランジスタＱ２０の導通状態に相応した電流レベルを有する電流が供給される。
【００９３】
なお、この画素回路では、発光制御用トランジスタＱ２４を、データ電流Ｉｄａｔａを画素回路２０に供給している期間以外にも適宜オフ状態とすることができるので、発光制御用トランジスタＱ２４を用いても発光期間の制御が可能である。
しかしながら、図７に示した構成によれば、データ線Ｘ１を介してリセット電圧Ｖｒを供給することにより、リセット動作と同時に保持キャパシタＣ１あるいはデータ線Ｘ１のプリチャージを行うことも可能であり、リセットを行う期間とプリチャージを行う期間とを別々に設定する必要がないので、１フレームを有効に使用することができる。
【００９４】
図８は、図７の示した画素回路とは、第１のスイッチングトランジスタＱ２１の接続箇所を異ならせている。図７に示した画素回路においても、第１のスイッチングトランジスタＱ２１は、駆動トランジスタＱ２０のドレインと駆動トランジスタのゲートとの電気的接続の制御を行っていることは同じではあるが、図８に示した画素回路においては、第１のスイッチングトランジスタＱ２１は、駆動トランジスタＱ２０のドレインと第２のスイッチングトランジスタＱ２２のドレインとの間に設けられており、データ電流Ｉｄａｔａは、駆動トランジスタＱ２０、第１のスイッチングトランジスタＱ２１、及び第２のスイッチングトランジスタＱ２２を通過するような回路構成となっている。
【００９５】
データ電流Ｉｄａｔａを供給する際は、第１のスイッチングトランジスタＱ２１及び第２のスイッチングトランジスタＱ２２をともオン状態とする必要があるが、リセット電圧Ｖｒを供給する際は、第２のスイッチングトランジスタＱ２２のみをオン状態とすればよい。従って、図８に示した電子回路を用いた場合の動作タイミングは、図４に示したタイミングチャートの、第１走査信号ＳＣ１と第２走査信号ＳＣ２とを入れ替えた場合と基本的には同様となる。
【００９６】
ただし、図８に示した構成においては、データ線Ｘ１を介してデータ電流Ｉｄａｔａに加えてリセット電圧Ｖｒが画素回路２０に供給されるので、クロストークを防止するために、図６について説明したように、データ電流Ｉｄａｔａを供給するために第１のスイッチングトランジスタＱ２１及び第２のスイッチングトランジスタＱ２２をオン状態とする期間Ｔ１及びリセット電圧Ｖｒを供給するために第２のスイッチングトランジスタＱ２２をオン状態とする期間Ｔ２のそれぞれを複数の副期間に分割して、その複数の副期間のうち、データ電流Ｉｄａｔａを供給するための副期間及びリセット電圧Ｖｒを供給する副期間を設定することが好ましい。
【００９７】
図８に示した画素回路２０は、図７に示した画素回路２０と同様、制御信号Ｇｐによって制御される発光制御用トランジスタＱ２４を含んでおり、少なくともデータ電流Ｉｄａｔａが画素回路２０に供給されている期間は、発光制御用トランジスタＱ２４はオフ状態として、駆動トランジスタＱ２４と有機ＥＬ素子２１との電気的接続を切断する。
発光時には、発光制御用トランジスタＱ２４をオン状態とすることにより、有機ＥＬ素子２１に駆動トランジスタＱ２０の導通状態に相応した電流レベルを有する電流が供給される。
【００９８】
なお、この画素回路では、発光制御用トランジスタＱ２４を、データ電流Ｉｄａｔａを画素回路２０に供給している期間以外にも適宜オフ状態とすることができるので、発光制御用トランジスタＱ２４を用いても発光期間の制御が可能である。
しかしながら、図８に示した構成によれば、データ線Ｘ１を介してリセット電圧Ｖｒを供給することにより、リセット動作と同時に保持キャパシタＣ１あるいはデータ線Ｘ１のプリチャージを行うことも可能であり、リセットを行う期間とプリチャージを行う期間とを別々に設定する必要がないので、１フレームを有効に使用することができる。
【００９９】
図９は、図５に示す画素回路２０の変形例を示す。図９に示す画素回路２０においては、リセット電圧Ｖｒを補償用トランジスタＱ２３のソースを介して供給することによりリセット動作を行っている。
第１及び第２スイッチングトランジスタＱ２１、Ｑ２２は、それぞれ、第１走査信号ＳＣ１及び第２走査信号ＳＣ２により、それぞれ独自にオン・オフ動作されるようになっている。
第１及び第２スイッチングトランジスタＱ２１，Ｑ２２をそれぞれオン状態とする第１及び第２走査信号ＳＣ１，ＳＣ２を同時に一定期間出力して、第１及び第２スイッチングトランジスタＱ２１，Ｑ２２をオンさせる。これによって、保持キャパシタＣ１にデータ電流Ｉｄａｔａに基づいた電荷量が保持キャパシタＣ１に蓄積される。
【０１００】
駆動トランジスタＱ２０は、その蓄積した電荷量に相対した駆動電流を有機ＥＬ素子２１に供給し、同有機ＥＬ素子２１を発光させる。この時、第１のスイッチングトランジスタＱ２１及び第２のスイッチングトランジスタＱ２２をオフ状態としておく。
所定の発光期間が経過した後、第２のスイッチングトランジスタＱ２２をオフ状態としたまま、第１スイッチングトランジスタＱ２１をオン状態とする第１走査信号ＳＣ１を一定期間出力して第１スイッチングトランジスタＱ２１をオン状態とする。これによって、リセット電圧Ｖｒが補償用トランジスタＱ２３のソースを介して保持キャパシタＣ１に供給される。このとき、保持キャパシタＣ１に供給される電圧は、Ｖｒ−Ｖｔｈ（Ｖｔｈは補償用トランジスタＱ２３の閾値電圧）となる。
駆動トランジスタＱ２０のゲートにＶｒ−Ｖｔｈ以上の電圧が印加されるときに駆動トランジスタＱ２０が実質的にオフ状態となるように、駆動トランジスタＱ２０あるいは補償用トランジスタＱ２３の特性を調整しておけば、上述のように第１のスイッチングトランジスタＱ２１をオン状態とするだけで、リセット動作を行うことができる。
【０１０１】
補償用トランジスタＱ２３のソースを、駆動トランジスタＱ２０のソースとともに駆動電圧Ｖｄｄに接続して、駆動電圧Ｖｄｄとリセット電圧Ｖｒとを兼用するようにしてもよい。これにより１画素回路当たりの配線数を減ずることができる。
【０１０２】
なお、図７及び図８に示した画素回路２０についても、同様な動作により、専用のリセット信号生成回路あるいはリセット電圧生成回路を設けずとも、リセットを行うことはもちろん可能である。
具体的には、第２のスイッチングトランジスタＱ２２をオフ状態としたまま、第１のスイッチングトランジスタＱ２１をオン状態とすることにより、駆動用トランジスタＱ２０のドレインとゲートとが電気的に接続され、ゲートの電位がＶｄｄ−Ｖｔｈ（Ｖｔｈ＝駆動トランジスタＱ２０の閾値電圧）となって駆動トランジスタＱ２０は実質的にオフ状態となる。
【０１０３】
図１０は、図３に示す画素回路２０の変形例を示す。図１０に示す画素回路２０は、図３の画素回路と同様、データ線Ｘ１に単一ライン駆動回路３０からデータ電流Ｉｄａｔａが供給されるようになっているが、図３の場合とは異なり、電圧信号伝送線Ｚ１〜Ｚｐの代わりにリセット電圧Ｖｒとして駆動電圧Ｖｄｄを利用している。
第１のスイッチングトランジスタＱ１１及び第２のスイッチングトランジスタＱ１２をそれぞれオン状態とする第１走査信号ＳＣ１及び第２走査信号を供給して、第１のスイッチングトランジスタＱ１１及び第２のスイッチングトランジスタＱ１２を共にオン状態とすることによって、第１のスイッチングトランジスタＱ１１、第２のスイッチングトランジスタＱ１２、及び補償用トランジスタＱ１３をデータ電流Ｉｄａｔａが通過し、データ電流Ｉｄａｔａに相応した電荷量が保持キャパシタＣ１に蓄積される。
【０１０４】
リセット動作は、第１のスイッチングトランジスタＱ１１及び第２のスイッチングトランジスタＱ１２をそれぞれオフ状態及びオン状態として、駆動電圧Ｖｄｄを第１のスイッチングトランジスタＱ１２及び補償用トランジスタＱ１３を介して保持キャパシタＣ１に供給することにより行われる。
図１０に示した回路の動作に関する第１走査信号ＳＣ１及び第２走査信号ＳＣ２のタイミングは、図４に示したタイミングチャートのうち第１走査信号ＳＣ１及び第２走査信号ＳＣ２のタイミングチャートと同様である。
【０１０５】
図１１は、図７に示した回路の変形例を示す。なお、図１１に示した電子回路では、リセット電圧Ｖｒとして駆動電圧Ｖｄｄを利用している。図１１に示す画素回路２０は、駆動トランジスタＱ２０のゲートと駆動電圧Ｖｄｄとの電気的接続を制御するリセット用トランジスタＱ３１を含んでおり、第１及び第２のスイッチングトランジスタＱ２１，Ｑ２２をオフ状態として、リセット用トランジスタＱ３１をオン状態とすることにより、駆動トランジスタＱ２０のゲート電圧は駆動電圧Ｖｄｄとほぼ等しくなり、駆動トランジスタＱ２０はリセットされる。
【０１０６】
図１２は、図５に示す画素回路２０の変形例を示す。図１２に示す構成においては、図５におけるリセット電圧生成回路４１ｂを省略し、その代わりに、リセット電圧Ｖｒとして駆動電圧Ｖｄｄを利用しており、駆動トランジスタＱ２０のゲートと駆動電圧Ｖｄｄとの電気的接続をリセット用トランジスタＱ３１により制御している。リセット用トランジスタＱ３１をオン状態とすることにより、駆動トランジスタＱ２０のゲート電圧は、駆動電圧Ｖｄｄとほぼ等しくなり、駆動トランジスタＱ２０はリセットされる。
【０１０７】
図１３は、他の構成を示している。図１３に示した画素回路２０は、有機ＥＬ素子２１に接続された駆動トランジスタＱ２０と、駆動トランジスタ２０のドレインとゲートとの電気的接続を制御する第１のスイッチングトランジスタＱ２１、データ線Ｘ１と画素回路２０との接続を制御する第２スイッチングトランジスタＱ２２、駆動電圧Ｖｄｄと駆動トランジスタＱ２０との導通を制御し、制御信号Ｇｐによって制御される発光制御用トランジスタＱ２５、保持キャパシタＣ１とリセット電圧Ｖｒとしての駆動電圧Ｖｄｄとの接続を制御するリセット用トランジスタＱ３１と、を含んでいる。
【０１０８】
発光制御用トランジスタＱ２５及びリセット用トランジスタＱ３１をオフ状態として、第１のスイッチングトランジスタＱ２１と第２のスイッチングトランジスタＱ２２とをオン状態とすることによりデータ電流Ｉｄａｔａが第２のスイッチングトランジスタＱ２２と駆動トランジスタＱ２０とを通過して、保持キャパシタＣ１にデータ電流Ｉｄａｔａに相応した電荷量が蓄積される。
【０１０９】
次にリセット用トランジスタＱ３１をオフ状態としたまま、第１のスイッチングトランジスタＱ２１及び第２のスイッチングトランジスタＱ２２をオフ状態とする。代わりに発光制御用トランジスタＱ２５をオン状態とすることにより、保持キャパシタＣ１に保持されている、データ電流Ｉｄａｔａに相応した電荷量により導通状態が設定された駆動トランジスタＱ２０をデータ電流Ｉｄａｔａに相応した電流レベルを有する電流が通過し、有機ＥＬ素子２１に供給され、発光する。
次にリセット用トランジスタＱ３１をオン状態とすることにより、保持キャパシタＣ１にリセット電圧Ｖｒ（Ｖｄｄ）に相応した電荷量が蓄積され、駆動トランジスタＱ２０は実質的にオフ状態となる。
【０１１０】
図８及び図１１に示した画素回路は、駆動トランジスタＱ２０と有機ＥＬ素子２１との間に発光制御用トランジスタＱ２４を備えているが、図１３に示した画素回路２０は、上述の発光制御トランジスタＱ２４と同様な機能を有する発光制御用トランジスタＱ２５を備えているので、単に発光を制御するだけであるならば、リセット用トランジスタＱ３１を特に設ける必要はない場合があるが、リセット電圧Ｖｒ（Ｖｄｄ）によって画素回路２０をプリチャージしているので、例えば、次のデータ電流Ｉｄａｔａの書き込みが高速で行えるという効果を奏する。
【０１１１】
上記各実施形態で説明した電子装置としての有機ＥＬ装置を、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用してもよい。
【０１１２】
図１４は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図１４において、パーソナルコンピュータ５０は、キーボード５１を備え本体部５２と、有機ＥＬ装置を用いた表示ユニット５３を備えている。
【０１１３】
図１５は、携帯電話の構成を示す斜視図を示す。図１５において、携帯電話６０は、複数の操作ボタン６１、受話口６２、送話口６３、有機ＥＬ装置を用いた表示ユニット６４を備えている。
【０１１４】
上記の実施形態では、駆動トランジスタＱ１０，Ｑ２０としてＰ型トランジスタを使用したが、もちろんＮ型であってもよい。
第１のスイッチングトランジスタＱ１１、Ｑ２１、及び第２のスイッチングトランジスタＱ１２、Ｑ２２としてＮ型トランジスタを使用したが、これに限定されず、Ｐ型トランジスタも使用することができる。
リセット用トランジスタＱ３１としてＰ型トランジスタを使用しているが、もちろん、Ｎ型トランジスタであってもよい。ただし、リセット電圧Ｖｒの値によって適宜選定することが好ましい。例えば、リセット電圧Ｖｒがハイレベルである場合は、上述の実施形態のようにＰ型トランジスタであることが好ましい。駆動トランジスタＱ１０、Ｑ２０がＮ型であり、リセット電圧Ｖｒとしてローレベルの電圧が用いられる場合は、リセット用トランジスタＱ３１はＮ型トランジスタであることが好ましい。このようにすることにより、画素回路２０に供給する駆動電圧あるいは信号レベルの範囲を狭く設定することができ、消費電力や回路への負担を低減することができる。
【０１１５】
なお、上記各実施形態は、有機ＥＬ素子を駆動する画素回路２０に具体化したが、その他の、液晶素子、電子放出素子、電気泳動素子等の電気光学素子に適用し、電気光学装置を構成することもできる。
【図面の簡単な説明】
【図１】第１実施形態の有機ＥＬ装置の装置構成を示すブロック回路図。
【図２】表示パネル部とデータ線駆動回路の内部回路構成を示すブロック回路図。
【図３】画素回路を含む電子回路の構成を示す回路図。
【図４】電子回路の動作を説明するためのタイムチャート。
【図５】第２実施形態の有機ＥＬ装置に設けられた画素回路を含む電子回路の構成を示す図。
【図６】第２実施形態の電子回路の動作を説明するためのタイムチャート。
【図７】第２実施形態の電子回路の変形例を示す回路図。
【図８】同じく第２実施形態の電子回路の変形例を示す回路図。
【図９】同じく電子回路の変形例を示す回路図。
【図１０】同じく電子回路の変形例を示す回路図。
【図１１】同じく電子回路の変形例を示す回路図。
【図１２】同じく電子回路の変形例を示す回路図。
【図１３】同じく電子回路の変形例を示す回路図。
【図１４】電気光学装置をモバイル型パーソナルコンピュータに具体化した構成を示す斜視図。
【図１５】電気光学装置を携帯電話に具体化した構成を示す斜視図。
【符号の説明】
１０ 電子装置としての有機ＥＬ装置
１１ 表示パネル部
１２ データ線駆動回路
１３ 走査線駆動回路
１７ 制御回路
２０ 画素回路
２１ 有機ＥＬ素子
３０ 単一ライン駆動回路
４１ａ 電流信号出力回路としての電流生成回路
４１ｂ 電圧信号出力回路としてのリセット電圧生成回路
５０ 電子機器としてのパーソナルコンピュータ
６０ 電子機器としての携帯電話
Ｃ１ 保持素子としての保持キャパシタ
Ｑ１０ 第１のトランジスタとしての駆動トランジスタ
Ｑ１１，Ｑ２１ 第２のトランジスタとしての第１スイッチングトランジスタＱ１２，Ｑ２２ 第２のトランジスタとしての第２スイッチングトランジスタ
Ｑ１ 第１スイッチ
Ｑ２ 第２スイッチ
Ｑ３１ リセット用トランジスタ
ＳＣ１ 第１走査信号
ＳＣ２ 第２走査信号
Ｙ１〜Ｙｎ 第２の信号線としての走査線
Ｘ１〜Ｘｍ 第１の信号線としてのデータ線
Ｚ１〜Ｚｐ 電圧信号伝送線
Ｖａ 第２の信号線としての第１の走査線
Ｖｂ 第２の信号線としての第２の走査線
Ｖｒ 第２の信号としてのリセット電圧
Ｉｄａｔａ 第１の信号としてのデータ電流
【発明の属する技術分野】
本発明は、電子回路、電気光学装置、電気光学装置の駆動方法及び、電子機器に関するものである。
【０００２】
【従来の技術】
近年、広く表示装置として用いられる複数の電気光学素子を備えた電気光学装置は、高精彩化あるいは大画面化が求められており、これに呼応して、複数の電気光学素子の各々を駆動するための画素回路を備えたアクティブマトリクス駆動型電気光学装置のパッシブ駆動型電気光学装置に対する比重はより高まっている。しかしながら、より一層の高精彩化あるいは大画面化を達成するためには、複数の電気光学素子をそれぞれ精密に制御する必要がある。そのためには、複数の画素回路を構成する能動素子の特性バラツキを補償しなければならない。
【０００３】
能動素子の特性バラツキの補償方法として、例えば、特性バラツキを補償するための、ダイオード接続したトランジスタを含む画素回路を備えた表示装置（例えば、特許文献１を参照）が提案されている。
【０００４】
【特許文献１】
特開平１１−２７２２３３号公報
【発明が解決しようとする課題】
ところで、低階調表示を行う際、データ線等の配線容量のためにデータの書き込み不足が起こることがあり、能動素子の特性バラツキの補償に加えて、低階調のデータ書き込みの高速化することは特に困難である。特に能動素子の特性バラツキを補償するためにデータ信号としてデータ電流あるいは電流信号を供給する駆動方法においては、データ書き込み不足が顕著となりやすい。
また、液晶表示装置や有機ＥＬ装置などいわゆるホールド型電気光学装置では、その用途拡大に伴い、特に動画の表示品位のより一層の向上が求められている。
本発明は、特に上記問題点を解消するためになされたものである。
【０００５】
【課題を解決するための手段】
本発明の電子回路は、第１のトランジスタと、前記第１のトランジスタのゲートに接続された保持素子とを備えた電子回路であって、前記保持素子は、電流として供給される第１の信号に応じた電荷量を蓄積する機能と、電圧として供給される第２の信号に応じた電荷量を蓄積する機能とを有する。
【０００６】
これによれば、第１のトランジスタは、保持素子に蓄積される電流として供給される第１の信号に応じた電荷量と電圧としての第２の信号に応じた電荷量によって動作制御することができる。
上記の電子回路を用いて電子素子を駆動する際に前記第１の信号として電流信号を用いれば、電子素子の駆動精度が向上するとともに、前記第２の信号として電圧信号を用いることにより電子素子の駆動の高速化が図られる。
【０００７】
上記の電子回路において、前記第２の信号は、前記第２の信号によって設定された電荷量に基づく前記第１のトランジスタの導通状態が、前記第１の信号によって設定された電荷量に基づく前記第１のトランジスタの導通状態以下となるよう設定されていることが好ましい。
【０００８】
上記の電子回路において、前記第２の信号は、前記第１のトランジスタの導通状態を実質的にオフ状態とするように設定されていることが、さらに好ましい。
これによれば、第１トランジスタを、例えば前記第１の信号に応じて保持素子に蓄積された電荷量に相対した導通状態にするとともに、前記第２の信号に応じて保持素子に蓄積された電荷量によって非導通状態にすることができ、前記第１の信号により設定された導通状態を維持する期間の長さを前記第２の信号を供給することにより調整、あるいは設定することができる。
【０００９】
上記の電子回路において、さらに、第２のトランジスタを備え、前記第２のトランジスタを介して、第１の信号及び前記第２の信号のうち、少なくともいずれかの信号が供給されるようにしてもよい。
【００１０】
これによれば、第２のトランジスタによって、保持素子に電流として供給する第１の信号と電圧として供給する第２の信号を所定のタイミングで供給することができる。
【００１１】
上記の電子回路において、さらに、第３のトランジスタを備え、前記第３のトランジスタにより、前記第１のトランジスタのソース又はドレインと前記保持素子の一方の電極との接続が制御される。
【００１２】
上記の電子回路において、例えば、前記第３のトランジスタを前記第１のトランジスタの閾値電圧等の特性のバラツキを補償するために使用することができる。
【００１３】
上記の電子回路において、さらに、電流駆動素子を備えていてもよい。前記保持素子に蓄積された電荷量に応じて前記電流駆動素子に供給される電流量が設定される。
【００１４】
上記の電子回路において、前記第１のトランジスタはＰチャネル型トランジスタであることが好ましい。前記第１のトランジスタが特に薄膜トランジスタ（ＴＦＴ）である場合、Ｐチャネル型トランジスタはＮチャネル型トランジスタに比べ、使用時間の増大に伴う劣化が少ないという利点を有する。
【００１５】
上記の電子回路において、前記電流駆動素子と前記第１のトランジスタとが、前記第１のトランジスタのソース又はドレインを介して電気的に接続されていてもよい。
【００１６】
本発明の電子装置は、複数の第１の信号線と、複数の第２の信号線の交差部に対応して、上記の電子回路を設けている。
【００１７】
上記の電子装置において、前記電子回路に設けられた前記電流駆動素子は、電流を供給することにより光学的効果を発現する電流駆動型電気光学素子であってもよい。
上記の電子装置において、電流駆動型電気光学素子は前記第１の信号に応じて前記保持素子に蓄積された電荷量によって輝度が制御されることが好ましい。前記第２の信号に応じて前記保持素子に蓄積された電荷量によって当該輝度を変更することができる。
【００１８】
上記の電子装置において、前記電流駆動型電気光学素子は、有機ＥＬ素子であってもよい。
上記の電子装置において、前記第１の信号線は、前記第１の信号を出力する電流信号出力回路及び前記第２の信号を出力する電圧信号出力回路に接続されてていもよい。
【００１９】
上記の電子装置は、電気光学装置でもよく、その場合は、前記第１の信号線はデータ線に対応し、第２の信号線は走査線に対応する。
【００２０】
本発明の電子回路の駆動法は、第１のトランジスタと、前記第１のトランジスタのゲートに接続された保持素子とを備えた電子回路の駆動方法であって、電流として供給される第１の信号に応じた電荷量を前記保持素子に蓄積する第１のステップと、電圧として供給される第２の信号に応じた電荷量を前記保持素子に蓄積する第２のステップとを含む。
【００２１】
上記の電子回路の駆動方法によれば、第１のトランジスタを、保持素子に蓄積される第１の信号に応じた電荷量と第２の信号に応じた電荷量によって動作制御することができる。
上記の電子回路の駆動方法において、前記第２の信号は、前記第２の信号によって設定された電荷量に基づく前記第１のトランジスタの導通状態が、前記第１の信号によって設定された電荷量に基づく前記第１のトランジスタの導通状態以下となるよう設定されていることが好ましい。
【００２２】
上記の電子回路の駆動方法において、前記第２の信号は、前記第１のトランジスタの導通状態を実質的にオフ状態とするように設定されていることさらに好ましい。
これにより、前記第１のトランジスタの導通状態を時間的に制御することが可能となる。
上記の電子回路の駆動方法において、さらに、第２のトランジスタを備え、前記第２のトランジスタを介して、前記第１の信号及び前記第２の信号のうち、少なくともいずれかの信号を供給するようにしてもよい。
これによれば、前記第２のトランジスタの導通状態を制御することによって、前記第１の信号を供給するタイミングと前記第２の信号を供給するタイミングを設定することが可能となる。
【００２３】
上記の電子回路の駆動方法において、さらに、第３のトランジスタを備え、前記第３のトランジスタにより、前記第１のトランジスタのドレインと前記保持素子の一方の電極との接続が制御されるようにしてもよい。
上記の電子回路において、前記第３のトランジスタは、前記第１のトランジスタの閾値電圧等の特性を補償するために使用することができる。
【００２４】
上記の電子回路の駆動方法において、例えば、前記第３のトランジスタを介して前記保持素子に電圧としての前記第２の信号を供給し、前記第２のトランジスタを介して前記保持素子に電流信号としての前記第１の信号を供給してもよい。
上記の電子回路の駆動方法において、さらに、電流駆動素子を備えていてもよい。
【００２５】
本発明の第１の電気光学装置の駆動方法は、複数の走査線と複数のデータ線との複数の交差部に対応して、スイッチングトランジスタ、保持素子、駆動トランジスタ、及び電気光学素子を含む複数の画素回路を備えた電気光学装置の駆動方法であって、前記複数に画素回路の各々に前記複数の走査線のうち対応する走査線を介して前記スイッチングトランジスタをオン状態とする走査信号を供給し、前記複数のデータ線のうち対応するデータ線及び前記スイッチングトランジスタを介して前記保持素子にデータ信号を供給し、前記保持素子に前記データ信号に相応した電気量を蓄積し、前記保持素子に蓄積された前記データ信号に相応した前記電気量に応じて前記駆動トランジスタを第１の導通状態に設定する第１のステップと、前記第１の導通状態に応じた電圧レベルまたは電流レベルを有する駆動電圧または駆動電流を前記電気光学素子に供給する第２のステップと、を含む動作を複数回繰り返し、前記第１のステップ及び前記第２のステップを行った後、次に前記第１のステップを行う前に、前記第駆動トランジスタを第２の導通状態に設定する第３のステップを含むことを特徴としている。
上記の電気光学装置の駆動方法において、前記第１のステップと前記第２のステップとは時間的に重なっていてもよいし、前記第１のステップの終了後、前記第２のステップを行ってもよい。
【００２６】
本発明の第２の電気光学装置の駆動方法は、複数の走査線と複数のデータ線との複数の交差部に対応して、スイッチングトランジスタ、保持素子、駆動トランジスタ、及び電気光学素子を含む複数の画素回路を備えた電気光学装置の駆動方法であって、前記複数に画素回路の各々に前記複数の走査線のうち対応する走査線を介して前記スイッチングトランジスタをオン状態とする走査信号を供給し、前記複数のデータ線のうち対応するデータ線及び前記スイッチングトランジスタを介して前記保持素子にデータ信号を供給し、前記データ信号に相応した電気量を前記保持素子に蓄積し、前記保持素子に蓄積された前記データ信号に相応した前記電気量に応じて前記駆動トランジスタを第１の導通状態に設定する第１のステップと、前記第１の導通状態に応じた電圧レベルまたは電流レベルを有する駆動電圧または駆動電流を前記電気光学素子に供給する第２のステップと、を含む動作として複数回繰り返し、前記第１のステップ及び前記第２のステップを行った後、次に前記第１のステップを行う前に、前記保持素子に電圧信号を供給することにより前記駆動トランジスタを第２の導通状態に設定する第３のステップを含むことを特徴としている。
上記の電気光学装置の駆動方法において、前記第１のステップと前記第２のステップとは時間的に重なっていてもよいし、前記第１のステップの終了後、前記第２のステップを行ってもよい。
【００２７】
本発明の第３の電気光学装置の駆動方法は、複数の走査線と複数のデータ線との複数の交差部に対応して、スイッチングトランジスタ、保持素子、駆動トランジスタ、及び電気光学素子を含む複数の画素回路を備えた電気光学装置の駆動方法であって、前記複数に画素回路の各々に前記複数の走査線のうち対応する走査線を介して前記スイッチングトランジスタをオン状態とする走査信号を供給し、前記複数のデータ線のうち対応するデータ線及び前記スイッチングトランジスタを介して前記保持素子にデータ信号として電流信号を供給し、前記保持素子に前記データ信号に相応した電気量を蓄積し、前記保持素子に蓄積された前記データ信号に相応した前記電気量に応じて前記駆動トランジスタを第１の導通状態に設定する第１のステップと、前記第１の導通状態に応じた電圧レベルまたは電流レベルを有する駆動電圧または駆動電流を前記電気光学素子に供給する第２のステップと、を含む動作を複数回繰り返し、前記第１のステップ及び前記第２のステップを行った後、次に前記第１のステップを行う前に、前記駆動トランジスタを第２の導通状態に設定する第３のステップを含んでいる。
上記の電気光学装置の駆動方法において、前記第１のステップと前記第２のステップとは時間的に重なっていてもよいし、前記第１のステップの終了後、前記第２のステップを行ってもよい。
【００２８】
上記の電気光学装置の駆動方法において、前記第３のステップにおいて、前記電圧信号を前記駆動トランジスタを介して前記保持素子に供給することにより、前記駆動トランジスタを前記第２の導通状態に設定してもよい。
【００２９】
上記の電気光学装置の駆動方法において、前記複数の画素回路の各々は、前記駆動トランジスタの他に前記保持素子にゲートが接続された補償用トランジスタを含み、前記第３のステップにおいて、前記電圧信号を前記補償用トランジスタを介して前記保持素子に供給することにより、前記駆動トランジスタを前記第２の導通状態に設定してもよい。
【００３０】
上記の電気光学装置の駆動方法において、前記複数の画素回路の各々は、ソース及びドレインのうち一方が前記駆動トランジスタのゲートに接続され、前記ソース及び前記ドレインのうち他方が前記電圧信号の供給源に接続されたリセットトランジスタを含み、前記第１のステップにおいて、前記データ信号として電流信号を前記保持素子に供給し、前記第３のステップにおいて、前記リセットトランジスタを介して前記電圧信号を前記保持素子に供給することにより、前記駆動トランジスタを前記第２の導通状態に設定してもよい。
【００３１】
上記の電気光学装置の駆動方法において、前記第３のステップにおいて、前記電圧信号を前記対応するデータ線及び前記スイッチングトランジスタを介して供給することにより、前記駆動トランジスタを前記第２の導通状態に設定してもよい。
【００３２】
上記の電気光学装置の駆動方法において、前記第２の導通状態は前記第１の導通状態より低く設定されていることが好ましい。前記第２の導通状態は、実質的に前記駆動トランジスタのオフ状態であることがさらに好ましい。
【００３３】
本発明の第４の電気光学装置の駆動方法は、複数の走査線と複数のデータ線との複数の交差部に対応して、スイッチングトランジスタ、保持素子、駆動トランジスタ、及び電気光学素子を含む複数の画素回路を備えた電気光学装置の駆動方法であって、前記複数に画素回路の各々に前記複数の走査線のうち対応する走査線を介して前記スイッチングトランジスタをオン状態とする走査信号を供給し、前記複数のデータ線のうち対応するデータ線及び前記スイッチングトランジスタを介して前記保持素子にデータ信号を供給し、前記保持素子に前記データ信号に相応した電気量を蓄積し、前記保持素子に蓄積された前記データ信号に相応した前記電気量に応じて前記駆動トランジスタを第１の導通状態に設定する第１のステップと、前記第１の導通状態に応じた電圧レベルまたは電流レベルを有する駆動電圧または駆動電流を前記電気光学素子に供給する第２のステップと、を含む動作を複数回繰り返し、前記第１のステップ及び前記第２のステップを行った後、次に前記第１のステップを行う前に、前記電気光学素子に前記駆動電圧または前記駆動電流の供給を停止する第３のステップを含むことを特徴としている。
【００３４】
上記の電気光学装置の駆動方法において、前記複数の画素回路の各々は、前記駆動トランジスタと前記電気光学素子との間に期間制御用トランジスタを含んでおり、前記第２のステップにおいて、前記期間制御用トランジスタをオン状態とし、前記第３のステップにおいて、前記期間制御用トランジスタをオフ状態とすることにより、前記電気光学素子への前記駆動電圧または前記駆動電流の供給を停止することが好ましい。
【００３５】
上記の電気光学装置の駆動方法において、前記第１のステップにおいて、前記データ信号として電流信号を供給することが好ましい。
【００３６】
本発明の第１の電気光学装置は、上記の電気光学装置の駆動方法により駆動されることを特徴としている。
【００３７】
本発明の第２の電気光学装置は、複数のデータ線と、複数の走査線と、前記複数のデータ線と前記複数の走査線との交差部に対応して設けられ、電気光学素子を備えた複数の画素回路と、前記複数のデータ線に接続され、前記複数の画素回路に前記複数のデータ線を介してデータ信号としてデータ電流を出力するための電流信号出力回路と、前記複数のデータ線に接続され、前記前記電気光学素子の輝度を０に設定するためのリセット用電気信号を前記複数のデータ線を介して出力するためのリセット信号生成回路と、前記電流信号出力回路及び前記リセット信号生成回路と前記複数のデータ線との電気的接続を制御するスイッチと、を含んでいる。
【００３８】
本発明の第３の電気光学装置は、複数のデータ線と、複数の走査線と、前記複数のデータ線と前記複数の走査線との交差部に対応して設けられ、電気光学素子を備えた複数の画素回路と、前記複数のデータ線に接続され、前記複数の画素回路に前記複数のデータ線を介してデータ信号としてデータ電流を出力するための電流信号出力回路と、前記電気光学素子の輝度を０に設定するためのリセット用電気信号を供給するための複数の電圧信号伝送線と、前記複数の電圧信号伝送線に接続され、前記リセット用電気信号を出力するためのリセット信号生成回路と、を含んでいる。
【００３９】
上記の電気光学装置において、前記複数の電圧信号伝送線は、前記複数の走査線の延在方向に沿って配置されていることが好ましい。
【００４０】
本発明の電子機器は、上記の電気光学装置を備えている。上記の電気光学装置を上記の電気機器の表示部として用いることが好ましい。
【００４１】
【発明の実施の形態】
（第１実施形態）
以下、本発明を具体化した第１実施形態を図１〜図４に従って説明する。
【００４２】
図１は、電子装置としての有機ＥＬ装置１０の回路構成を示すブロック回路図を示す。図２は、表示パネル部とデータ線駆動回路の内部回路構成を示すブロック回路図を示す。図３は、画素回路及び当該画素回路に関連する電子回路の内部回路構成を示す回路図を示す。
【００４３】
図１において、電子装置としての有機ＥＬ装置１０は、表示パネル部１１、データ線駆動回路１２、走査線駆動回路１３、メモリ１４、発振回路１５、電源回路１６、制御回路１７、及びリセット信号生成回路１８を備えている。
【００４４】
有機ＥＬ装置１０の各要素１１〜１８は、それぞれが独立した電子部品によって構成されていてもよい。例えば、各要素１２〜１８が１チップの半導体集積回路装置によって構成されていてもよい。また、各要素１１〜１８の全部若しくは一部が一体となった電子部品として構成されていてもよい。例えば、表示パネル部１１に、データ線駆動回路１２、走査線駆動回路１３及びリセット信号生成回路１８が一体的に形成されていてもよい。各構成要素１１〜１６の全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【００４５】
表示パネル部１１は、図２に示すように、マトリクス状に配列された複数の電子回路としての画素回路２０を有している。つまり、各画素回路２０は、その列方向に沿ってのびる第１の信号線としての複数のデータ線Ｘ１〜Ｘｍ（ｍは整数）と、行方向に沿ってのびる第２の信号線としての複数の走査線Ｙ１〜Ｙｎ（ｎは整数）との間にそれぞれ接続されることにより、各画素回路２０はマトリクス状に配列されている。複数の走査線Ｙ１〜Ｙｎに平行に電圧信号伝送線Ｚ１〜Ｚｐ（ｐは整数）が設けられている。各画素回路２０には被駆動素子又は電気光学素子として有機ＥＬ素子２１を有している。有機ＥＬ素子２１は、駆動電流が供給されることによって発光する発光素子である。尚、画素回路２０に含まれる後記するトランジスタは、通常は薄膜トランジスタ（ＴＦＴ）で構成している。
【００４６】
走査線駆動回路１３は、前記複数の走査線Ｙ１〜Ｙｎの中の１本を選択駆動して１行分の画素回路群を選択する。各走査線Ｙ１〜Ｙｎは、図３に示したように、それぞれ第１の走査線Ｖａと第２の走査線Ｖｂとから構成されている。そして、走査線駆動回路１３は、第１の走査線Ｖａを介し画素回路２０に第１走査信号ＳＣ１を供給する。また、走査線駆動回路１３は、第２の走査線Ｖｂを介し画素回路２０に第２走査信号ＳＣ２を供給する。
第２走査信号ＳＣ２は、後述する電圧信号伝送線Ｚ１〜Ｚｐ（ｐは整数）と画素回路２０との導通を制御する信号となる。
【００４７】
データ線駆動回路１２は、前記各データ線Ｘ１〜Ｘｍに対して単一ライン駆動回路３０を備えている。
【００４８】
各単一ライン駆動回路３０は、各データ線Ｘ１〜Ｘｍを介して画素回路２０にデータ信号を供給する。画素回路２０は、このデータ信号に応じて同画素回路２０の内部状態（保持素子である保持キャパシタＣ１の電荷量）が設定されると、これに応じて有機ＥＬ素子２１に流れる電流値が制御され、有機ＥＬ素子２１の発光の階調が制御される。
【００４９】
各単一ライン駆動回路３０は、図３に示すように、データ線Ｘ１〜Ｘｍを介してデータ信号として電流信号Ｉｄａｔａを出力する電流信号出力回路を備えている。
リセット信号生成回路１８は、第２スイッチＱ２及び電圧信号伝送線Ｚ１〜Ｚｐの対応する電圧信号伝送線を介して画素回路２０にリセット電圧Ｖｒを供給する。
【００５０】
データ線駆動回路１２が、画素回路２０にデータ信号Ｉｄａｔａを供給している期間の少なくとも１部分の期間は、データ信号Ｉｄａｔａが供給されている画素回路２０には、対応する電圧信号伝送線及び第１スイッチＱ１を介して動作電圧Ｖｄｘが供給される。
【００５１】
本実施形態では、後述するように駆動トランジスタＱ１０としてＰチャネル型トランジスタを使用しているので、リセット電圧Ｖｒは、動作電圧Ｖｄｘ以上の電圧値であって、画素回路２０の内部状態（保持キャパシタＣ１の電荷量）を所定の状態（リセット電荷量）に設定するための電圧である。つまり、リセット電圧Ｖｒは、後述する駆動トランジスタＱ１０を実質的にオフ状態にすることができる電圧である。従って、リセット電圧Ｖｒは、電源線Ｌ１から供給される駆動電圧Ｖｄｄを駆動トランジスタＱ１０の閾値電圧Ｖｔｈを引いた値（＝Ｖｄｄ−Ｖｔｈ）以上あることが必要となるが、本実施形態では、リセット電圧Ｖｒは駆動電圧Ｖｄｄ以上の値に設定している。
【００５２】
第１スイッチＱ１は、Ｎチャネル型トランジスタにより構成され、ゲート信号Ｇ１によって導通制御される。第２スイッチＱ２は、Ｐチャネル型トランジスタにより構成され、ゲート信号Ｇ２によって導通制御される。従って、第１及び第２スイッチＱ１，Ｑ２をそれぞれ導通制御することによって、電圧信号伝送線Ｚ１〜Ｚｐに動作電圧Ｖｄｘ及びリセット電圧Ｖｒのうちいずれかを供給することができる。
【００５３】
メモリ１４は、コンピュータ１９から供給される表示データを記憶する。発振回路１５は、基準動作信号あるいは制御信号を有機ＥＬ装置１０の他の構成要素に供給する。電源回路１６は有機ＥＬ装置１０の各構成要素の駆動電源を供給する。
【００５４】
制御回路１７は、前記各要素１１〜１６、及び１８を統括制御する。制御回路１７は、表示パネル部１１の表示状態を表す前記メモリ１４に記憶した表示データ（画像データ）を、各有機ＥＬ素子２１の発光の階調を表すマトリクスデータに変換する。マトリクスデータは、１行分の画素回路群を順次選択するための前記第１及び第２走査信号ＳＣ１，ＳＣ２を決定する走査線駆動制御信号と、選択された画素回路群の有機ＥＬ素子２１の輝度を設定するためのデータ電流Ｉｄａｔａのレベルを決定するデータ線駆動制御信号とを含む。そして、走査線駆動制御信号は、走査線駆動回路１３に供給される。また、データ線駆動制御信号は、データ線駆動回路１２に供給される。
【００５５】
さらに、制御回路１７は、走査線Ｙ１〜Ｙｎ、データ線Ｘ１〜Ｘｍ、及び電圧信号伝送線Ｚ１〜Ｚｐの駆動タイミング制御を行うとともに、第１及び第２スイッチＱ１，Ｑ２のオン・オフ制御を行うゲート信号Ｇ１、Ｇ２を出力する。
【００５６】
次に、前記画素回路２０の内部回路構成について図３に従って説明する。説明の便宜上、１番目のデータ線Ｘ１と１番目の走査線Ｙ１との交差部に対応して配置された画素回路２０について説明する。
【００５７】
画素回路２０は，走査線Ｙ１の第１及び第２の走査線Ｖａ，Ｖｂ、データ線Ｘ１、及び電圧信号伝送線Ｚ１に接続されている。画素回路２０は、第１のトランジスタとしての駆動トランジスタＱ１０、第２のトランジスタとしての第１及び第２スイッチングトランジスタＱ１１、Ｑ１２、保持素子としての保持キャパシタＣ１、及び、補償用トランジスタＱ１３とを有している。駆動トランジスタＱ１０及び補償用トランジスタＱ１３はＰチャネル型トランジスタにより構成されている。第１及び第２スイッチングトランジスタＱ１１、Ｑ１２はＮチャネル型トランジスタによりな構成されている。
【００５８】
駆動トランジスタＱ１０は、ドレインが前記有機ＥＬ素子２１の画素電極に接続され、ソースが電源線Ｌ１に接続されている。電源線Ｌ１には、前記有機ＥＬ素子２１を駆動させるための駆動電圧Ｖｄｄが供給されていて、その駆動電圧Ｖｄｄは前記動作電圧Ｖｄｘより高い電圧値に設定されている。前記駆動トランジスタＱ１０のゲートと電源線Ｌ１との間には、保持キャパシタＣ１が接続されている。
【００５９】
また、駆動トランジスタＱ１０のゲートは、補償用トランジスタＱ１３を介して第１スイッチングトランジスタＱ１１のソースに接続されている。さらに、駆動トランジスタＱ１０のゲートには、第２スイッチングトランジスタＱ１２のドレインと接続されている。
【００６０】
第１スイッチングトランジスタＱ１１のゲートには、第１の走査線Ｖａが接続されている。また、第２スイッチングトランジスタＱ１２のゲートには第２の走査線Ｖｂが接続されている。
【００６１】
第２スイッチングトランジスタＱ１２のソースは、電圧信号伝送線Ｚ１を介してリセット信号生成回路１８及び第１のスイッチＱ１及び第２のスイッチＱ２に接続されている。従って、第２スイッチ用トランジスタＱ１２には、第１及び第２スイッチＱ１，Ｑ２がオン・オフ制御されることによって、電圧信号伝送線Ｚ１を介して動作電圧Ｖｄｘ及びリセット電圧Ｖｒのいずれかが供給される。
【００６２】
第１スイッチングトランジスタＱ１１のドレインは、データ線Ｘ１を介して単一ライン駆動回路３０に接続されている。従って、第１スイッチングトランジスタＱ１１を介して単一ライン駆動回路３０からのデータ電流Ｉｄａｔａが画素回路２０に供給される。つまり、データ電流Ｉｄａｔａは、トランジスタＱ１１，Ｑ１３，Ｑ１２，及びＱ１を経由して流れる。
【００６３】
次に、上記のように構成した有機ＥＬ装置１０の作用を画素回路２０の動作に従って説明する。
図４は、画素回路２０の動作を示すタイミングチャートを示す。第１走査信号ＳＣ１は、走査線駆動回路１３から第１の走査線Ｖａを介して第１スイッチングトランジスタＱ１１のゲートに供給される信号である。第２走査信号ＳＣ２は、走査線駆動回路１３から第２の走査線Ｖｂを介して第２スイッチングトランジスタＱ１２のゲートに供給される信号である。第１ゲート信号Ｇ１は制御回路１７から第１スイッチＱ１のゲートに供給される信号である。第２ゲート信号Ｇ２は制御回路１７から第２スイッチＱ２のゲートに供給される信号である。電圧Ｖｘ１は、電圧信号伝送線Ｚ１〜Ｚｐの電位である。
【００６４】
以下、説明を簡単にするために、データ線Ｘ１、走査線Ｙ１、及び電圧信号伝送線Ｚ１に対応して設けられた画素回路２０について、その動作のタイミングチャートを説明する。
第１スイッチＱ１をオン状態として、第１及び第２スイッチングトランジスタＱ１１，Ｑ１２を期間Ｔ１で共にオン状態とすると、電圧信号伝送線Ｚ１が動作電圧Ｖｄｘに接続された状態で、単一ライン駆動回路３０からデータ線Ｘ１を介してデータ電流Ｉｄａｔａが供給される。これにより、画素回路２０内の、第１及び第２スイッチングトランジスタＱ１１，Ｑ１２、及び補償用トランジスタＱ１３データ電流Ｉｄａｔａが通過し、データ電流Ｉｄａｔａに対応した電荷量が保持キャパシタＣ１に蓄積される。
【００６５】
保持キャパシタＣ１に蓄積された電荷量に基いて、駆動トランジスタＱ１０の導通状態が設定され、当該導通状態に相応した電流レベルを有する電流が有機ＥＬ素子２１に供給され、当該電流レベルに応じた輝度で有機ＥＬ素子２１は発光する。
第１及び第２スイッチングトランジスタＱ１１，Ｑ１２をそれぞれオン状態とする第１の走査信号及び第２の走査信号が供給されてから期間Ｔを経過した後、第２のスイッチングトランジスタＱ１２をオン状態とする第２の走査信号を再び供給して第２のスイッチングトランジスタＱ１２のみをオン状態とするとともに、第１のスイッチＱ１及び第２のスイッチＱ２をそれぞれ、オフ状態及びオン状態とすることにより、 第２のスイッチＱ２及び第２のスイッチングトランジスタＱ１２を介してリセット電圧Ｖｒが供給される。この結果、駆動トランジスタＱ１０がオフ状態となる。
【００６６】
期間Ｔ２経過後、第２のスイッチングトランジスタＱ１２をオフ状態とする第２走査信号ＳＣ２を供給して、保持キャパシタＣ１にリセット電圧Ｖｒに相応した電荷量が蓄積された状態で、次に画素回路２０にデータ電流Ｉｄａｔａが供給されるまで待機する。
なお、図３に示した電子回路では、有機ＥＬ素子２１と駆動トランジスタ１０との間に期間を制御するための期間制御用トランジスタが設けられていないので、後述する図５、図９、図１０、及び図１２に示した電子回路と同様、データ電流Ｉｄａｔａに相応する電荷量が保持キャパシタＣ１に蓄積される前に、有機ＥＬ素子２１に電流が供給される場合がある。
【００６７】
次に、上記のように構成した有機ＥＬ装置１０の特徴及び利点を以下に説明する。
（１）本実施形態では、次に画素回路にデータ信号が供給される前、すなわち、１垂直走査期間あるいは１フレームが終了する前にリセット動作を行っているので、これにより書き込みに用いるデータ信号のレベルを、１垂直走査期間あるいは１フレームの全期間を使用する場合に比べて、高くすることができる。例えば、データ信号としてデータ電流Ｉｄａｔａを供給する場合、特に有利となる。つまり、低階調の輝度に対応する、データ電流Ｉｄａｔａのレベルは低いため、寄生容量等の影響でデータ信号の書き込み不足が起こりやすいが、発光期間を短くすることで、データ電流Ｉｄａｔａのレベルを相対的に高く設定することができ、このため、データ信号の書き込み不足を低減することができる。
【００６８】
また、次のデータ信号を書き込む前は、保持キャパシタＣ１にリセット信号に相応する電荷量が保持されており、駆動トランジスタＱ１０をオフ状態となっている。これは、画素回路がプリチャージされた状態に対応している。このため、データ信号の書き込みの高速化が可能となる。
【００６９】
１垂直走査期間あるいは１フレームの期間のうち、データ信号の書き込みの開始時から当該データ信号に相応する輝度に設定されている期間を有効期間とすると、有効期間の長さが、有機ＥＬ素子２１などの被駆動素子の種類に応じて、リセット信号の供給のタイミングを制御することにより任意に設定される。具体的の例として、有機ＥＬ素子について述べれば、有機ＥＬ素子の発光色Ｒ（赤）、Ｇ（緑）、及びＢ（青）によって特性が異なることがあるが、特性に応じて有効期間の長さを変えることにより、特性の補償、あるいは色バランスの調整等が可能となる。
【００７０】
また、一般に１垂直走査期間あるいは１フレームの全期間を使用すると動画表示の際に輪郭の滲み等の問題が発生することがあるが、上記の有効期間の長さをリセット信号の送出の制御により適宜設定すれば、動画表示の際の視認性の向上させることができる。
【００７１】
なお、第１実施形態の変形例として、画素回路２０の基本的構成を同じままで、動作電圧Ｖｄｘを駆動電圧Ｖｄｄとほぼ同じ値に設定し、データ電流Ｉｄａｔａ流れる向きを動作電圧Ｖｄｘから単一ライン駆動回路３０の方向にすることもできる。ただし、この場合は、補償用トランジスタＱ１３と駆動トランジスタＱ１０の導電型はＮ型である必要があり、それに対応してリセット電圧Ｖｒはローレベルに設定される。
また、駆動トランジスタＱ１０に接続された画素電極及び対向電極をそれぞれ陰極及び陽極とし、駆動電圧Ｖｄｄをローレベル（Ｖｓｓ）に設定し、電流が対向電極から有機ＥＬ素子２１を介して電源線Ｌ１に流れるように構成することが好ましい。
【００７２】
（第２実施形態）
次に、本発明を具体化した第２実施形態を図５に従って説明する。
本実施形態では、データ信号を伝送するデータ線をリセット信号を伝送する信号線としても利用している。第１実施形態の場合とは異なり、リセット信号生成回路１８を設けずに、代わりにリセット電圧生成回路４１ｂをデータ線駆動回路１２に内蔵している。
【００７３】
図５は、１番目のデータ線Ｘ１と１番目の走査線Ｙ１との交点に配置された画素回路２０を示す。なお、本実施形態の各走査線Ｙ１〜Ｙｎは、第１実施形態の各走査線Ｙ１〜Ｙｎと相違して第２の走査線Ｖｂに相当する１本の走査線からなる。
【００７４】
画素回路２０は、第１のトランジスタとしての駆動トランジスタＱ２０、第１及び第２スイッチングトランジスタＱ２１、Ｑ２２、及び、保持素子としての保持キャパシタＣ１、及び補償用トランジスタＱ２３を有している。
【００７５】
駆動トランジスタＱ２０及び補償用トランジスタＱ２３はＰチャネル型トランジスタにより構成されている。第２のトランジスタとしての第１及び第２スイッチングトランジスタＱ２１、Ｑ２２はＮチャネル型トランジスタにより構成されている。
【００７６】
駆動トランジスタＱ２０は、そのドレインが前記有機ＥＬ素子２１に画素電極を介して接続され、ソースが電源線Ｌ１に接続されている。電源線Ｌ１には、有機ＥＬ素子２１を駆動させるための駆動電圧Ｖｄｄが供給されている。駆動トランジスタＱ２０のゲートと電源線Ｌ１との間には、保持キャパシタＣ１が接続されている。
【００７７】
また、駆動トランジスタＱ２３のゲートは、第１スイッチングトランジスタＱ２１と保持キャパシタＣ１に接続されている。第１スイッチングトランジスタＱ２１は、第２スイッチングトランジスタＱ２２を介してデータ線Ｘ１と接続されている。また、第２スイッチングトランジスタＱ２２のドレインは駆動トランジスタＱ２３のドレインと接続されている。
【００７８】
さらに、第２スイッチングトランジスタＱ２２のソースは、データ線Ｘ１を介してデータ線駆動回路１２の単一ライン駆動回路３０に接続されている。詳述すると、データ線Ｘ１は、第１スイッチＱ１を介して単一ライン駆動回路３０内の電流信号出力回路としての電流生成回路４１ａに接続されるとともに、第２スイッチＱ２を介して単一ライン駆動回路３０内の電圧信号出力回路としてのリセット電圧生成回路４１ｂに接続される。電流生成回路４１ａは、第１の信号としてのデータ電流Ｉｄａｔａを出力する。リセット電圧生成回路４１ｂは第２の信号としてのリセット電圧Ｖｒを生成する回路である。なお、駆動トランジスタＱ２０をオフ状態にするには、リセット電圧Ｖｒは、Ｖｄｄ（駆動電圧）−Ｖｔｈ（駆動トランジスタＱ２０の閾値電圧）以上であればよいが、より確実に駆動トランジスタＱ２０をオフ状態とするには、駆動電圧Ｖｄｄ以上であることが好ましい。
【００７９】
従って、第１及び第２のスイッチングトランジスタＱ２１、Ｑ２２がオン状態であるとともに、前記第１スイッチＱ１がオン状態となると、データ線Ｘ１を介して画素回路２０にデータ電流Ｉｄａｔａが供給される。また、第１及び第２のスイッチングトランジスタＱ２１、Ｑ２２がオン状態であるとともに、前記第２スイッチＱ２がオン状態となると、データ線Ｘ１を介して画素回路２０にリセット電圧Ｖｒが供給される。
【００８０】
第１及び第２スイッチングトランジスタＱ２１，Ｑ２２のゲートには、走査線Ｙ１が接続されており、走査線Ｙ１から第１走査信号ＳＣ１により制御される。
【００８１】
次に、上記のように構成した有機ＥＬ装置１０の作用を画素回路２０の動作に従って説明する。
図６は、画素回路２０の動作を示すタイミングチャートを示す。なお、図６は一つの走査線に対して設けられた画素回路２０について説明している。第２走査信号ＳＣ１は走査線駆動回路１３から走査線Ｙ１を介して第１及び第２スイッチングトランジスタＱ２１，Ｑ２２のゲートに供給される信号である。第１ゲート信号Ｇ１は第１スイッチＱ１を構成するトランジスタのゲートに供給される信号である。第２ゲート信号Ｇ２は第２スイッチＱ２を構成するトランジスタのゲートに供給される信号である。
【００８２】
今、第１スイッチＱ１をオン状態、第２スイッチＱ２をオフ状態とするとともに、第１及び第２スイッチングトランジスタＱ２１，Ｑ２２をオン状態とすることにより、画素回路２０にデータ電流Ｉｄａｔａが供給される。具体的には、データ電流Ｉｄａｔａが補償用トランジスタＱ２３及び第２スイッチングトランジスタＱ２２を通過すると同時に第１スイッチングトランジスタＱ２１を介して保持キャパシタＣ１にデータ電流Ｉｄａｔａに相応した電荷量が蓄積される。これにより、補償用トランジスタＱ２３と補償用トランジスタＱ２３とカレントミラーをなす駆動トランジスタＱ２０の導通状態が設定される。駆動トランジスタＱ２０の導通状態に相応した電流レベルを有する電流が有機ＥＬ素子２１に供給される。
【００８３】
次に、再び、第１及び第２スイッチングトランジスタＱ２１，Ｑ２２をオン状態として、第１スイッチＱ１及び第２スイッチＱ２をそれぞれオフ状態及びオン状態することにより、リセット電圧Ｖｒが画素回路２０に供給され、保持キャパシタＣ１にリセット電圧に相応した電荷量が蓄積され、駆動トランジスタＱ２０が実質的にオフ状態となる。この状態で、次のデータ電流Ｉｄａｔａの書き込みを待つ。
【００８４】
なお、本実施形態では、データ線Ｘ１〜Ｘｍを介してデータ電流Ｉｄａｔａを供給するとともに、リセット電圧Ｖｒを供給しているので、リセット電圧Ｖｒを供給するタイミングが、当該画素回路２０に接続された走査線Ｙ１とは異なる走査線に接続された画素回路２０にデータ電流Ｉｄａｔａを供給するタイミングと重ならないように設定する必要がある。
【００８５】
そこで、本実施形態では、データ電流Ｉｄａｔａを対応する画素回路２０に供給する際に第１及び第２スイッチングトランジスタＱ２１、Ｑ２２をオン状態とする期間Ｔ１に対するデータ電流Ｉｄａｔａの供給を時間Ｔａだけ遅れて開始するとともに、期間Ｔ１の終了とともにデータ電流Ｉｄａｔａの供給を終了するようにしている。
【００８６】
一方、リセット電圧Ｖｒを供給する際には、第１及び第２スイッチングトランジスタＱ２１、Ｑ２２をオン状態とする期間Ｔ２に対しては、期間Ｔ２の開始とともにリセット電圧Ｖｒの供給を開始し、期間Ｔ２が終了する前の時間Ｔｂだけ早くリセット電圧Ｖｒの供給を終了している。
【００８７】
つまり、第１及び第２スイッチングトランジスタＱ２１及びＱ２２がオン状態となる期間を複数の副期間に分割し、その複数の副期間のうち２つの副期間をそれぞれ、データ信号を供給する副期間及びリセット信号を供給する副期間として使用している。
【００８８】
本実施形態では、第１及び第２スイッチングトランジスタＱ２１及びＱ２２がオン状態となる期間を２つの副期間に分割し、前半の副期間にリセット電圧Ｖｒを供給し、後半の副期間にデータ電流Ｉｄａｔａを供給している。もちろん、逆に前半の副期間をデータ電流Ｉｄａｔａを供給する副期間とし、後半の副期間をリセット電圧Ｖｒを供給する副期間としてもよい。
上記の複数の副期間のそれぞれの長さは適宜設定することができるが、データ信号は、その信号レベルによってデータ信号の書き込みに多少の時間差が生じることがあるので、最も書き込みに時間を要する信号レベルに対応させて副期間の長さを設定することが好ましい。
本実施形態のようにデータ信号が電流信号として供給される場合は、電圧信号に比べて書き込みに時間を要するので、データ信号の書き込みのための副期間を、電圧信号として供給されるリセット信号の書き込み時間に比べて長く設定することが好ましい。
【００８９】
本実施形態も第１実施形態と同様な効果を奏するが、データ線Ｘ１〜Ｘｍを利用してリセット電圧Ｖｒを供給しているので、さらに以下のような効果を奏する。
リセット電圧Ｖｒによりデータ線Ｘ１〜Ｘｍは実質的にプリチャージされる。画素回路数やパネルサイズによるが、通常、画素回路に比べてデータ線の寄生容量が優勢であるため、データ線Ｘ１〜Ｘｍがデータの書き込み前にプリチャージされることにより、引き続いて行われるデータ書き込みを高速で行うことができる。
さらに、上述の第１実施形態のようにリセット信号を伝送するための専用配線を設けていないので、画素回路の構成が同一であるならば、１画素回路当たりの配線数を減ずることができ、開口率を向上させることができる。
【００９０】
なお、第２実施形態においては、電流生成回路４１ａ及びリセット電圧信号生成回路４１ｂはともにデータ線駆動回路に内蔵され、データ線Ｘ１〜Ｘｍの一端に接続されているが、電流生成回路４１ａ及びリセット電圧信号生成回路４１ｂを別々に設けてもよい。例えば、データ線Ｘ１〜Ｘｍの両端のそれぞれに電流生成回路４１ａを含むデータ線駆動回路１２及びリセット電圧信号生成回路４１ｂを配置してもよい。
【００９１】
図７は、第２実施形態の変形例を示す。画素回路２０は、第１のトランジスタとしての駆動トランジスタＱ２０、第１及び第２スイッチングトランジスタＱ２１、Ｑ２２、及び、保持素子としての保持キャパシタＣ１、及び制御信号Ｇｐで制御される発光制御用トランジスタＱ２４を有している。
図７に示した電子回路の基本的な動作は、図５に示した回路と同様であり、図６に示したタイミングチャートと同様であるが、制御信号Ｇｐで制御される発光制御用トランジスタＱ２４をオフ状態とし、駆動トランジスタＱ２０と有機ＥＬ素子２１との電気的な接続を切った状態で、データ電流Ｉｄａｔａが画素回路２０に供給される点が異なっている。
【００９２】
発光時には、発光制御用トランジスタＱ２４をオン状態とすることにより、有機ＥＬ素子２１に駆動トランジスタＱ２０の導通状態に相応した電流レベルを有する電流が供給される。
【００９３】
なお、この画素回路では、発光制御用トランジスタＱ２４を、データ電流Ｉｄａｔａを画素回路２０に供給している期間以外にも適宜オフ状態とすることができるので、発光制御用トランジスタＱ２４を用いても発光期間の制御が可能である。
しかしながら、図７に示した構成によれば、データ線Ｘ１を介してリセット電圧Ｖｒを供給することにより、リセット動作と同時に保持キャパシタＣ１あるいはデータ線Ｘ１のプリチャージを行うことも可能であり、リセットを行う期間とプリチャージを行う期間とを別々に設定する必要がないので、１フレームを有効に使用することができる。
【００９４】
図８は、図７の示した画素回路とは、第１のスイッチングトランジスタＱ２１の接続箇所を異ならせている。図７に示した画素回路においても、第１のスイッチングトランジスタＱ２１は、駆動トランジスタＱ２０のドレインと駆動トランジスタのゲートとの電気的接続の制御を行っていることは同じではあるが、図８に示した画素回路においては、第１のスイッチングトランジスタＱ２１は、駆動トランジスタＱ２０のドレインと第２のスイッチングトランジスタＱ２２のドレインとの間に設けられており、データ電流Ｉｄａｔａは、駆動トランジスタＱ２０、第１のスイッチングトランジスタＱ２１、及び第２のスイッチングトランジスタＱ２２を通過するような回路構成となっている。
【００９５】
データ電流Ｉｄａｔａを供給する際は、第１のスイッチングトランジスタＱ２１及び第２のスイッチングトランジスタＱ２２をともオン状態とする必要があるが、リセット電圧Ｖｒを供給する際は、第２のスイッチングトランジスタＱ２２のみをオン状態とすればよい。従って、図８に示した電子回路を用いた場合の動作タイミングは、図４に示したタイミングチャートの、第１走査信号ＳＣ１と第２走査信号ＳＣ２とを入れ替えた場合と基本的には同様となる。
【００９６】
ただし、図８に示した構成においては、データ線Ｘ１を介してデータ電流Ｉｄａｔａに加えてリセット電圧Ｖｒが画素回路２０に供給されるので、クロストークを防止するために、図６について説明したように、データ電流Ｉｄａｔａを供給するために第１のスイッチングトランジスタＱ２１及び第２のスイッチングトランジスタＱ２２をオン状態とする期間Ｔ１及びリセット電圧Ｖｒを供給するために第２のスイッチングトランジスタＱ２２をオン状態とする期間Ｔ２のそれぞれを複数の副期間に分割して、その複数の副期間のうち、データ電流Ｉｄａｔａを供給するための副期間及びリセット電圧Ｖｒを供給する副期間を設定することが好ましい。
【００９７】
図８に示した画素回路２０は、図７に示した画素回路２０と同様、制御信号Ｇｐによって制御される発光制御用トランジスタＱ２４を含んでおり、少なくともデータ電流Ｉｄａｔａが画素回路２０に供給されている期間は、発光制御用トランジスタＱ２４はオフ状態として、駆動トランジスタＱ２４と有機ＥＬ素子２１との電気的接続を切断する。
発光時には、発光制御用トランジスタＱ２４をオン状態とすることにより、有機ＥＬ素子２１に駆動トランジスタＱ２０の導通状態に相応した電流レベルを有する電流が供給される。
【００９８】
なお、この画素回路では、発光制御用トランジスタＱ２４を、データ電流Ｉｄａｔａを画素回路２０に供給している期間以外にも適宜オフ状態とすることができるので、発光制御用トランジスタＱ２４を用いても発光期間の制御が可能である。
しかしながら、図８に示した構成によれば、データ線Ｘ１を介してリセット電圧Ｖｒを供給することにより、リセット動作と同時に保持キャパシタＣ１あるいはデータ線Ｘ１のプリチャージを行うことも可能であり、リセットを行う期間とプリチャージを行う期間とを別々に設定する必要がないので、１フレームを有効に使用することができる。
【００９９】
図９は、図５に示す画素回路２０の変形例を示す。図９に示す画素回路２０においては、リセット電圧Ｖｒを補償用トランジスタＱ２３のソースを介して供給することによりリセット動作を行っている。
第１及び第２スイッチングトランジスタＱ２１、Ｑ２２は、それぞれ、第１走査信号ＳＣ１及び第２走査信号ＳＣ２により、それぞれ独自にオン・オフ動作されるようになっている。
第１及び第２スイッチングトランジスタＱ２１，Ｑ２２をそれぞれオン状態とする第１及び第２走査信号ＳＣ１，ＳＣ２を同時に一定期間出力して、第１及び第２スイッチングトランジスタＱ２１，Ｑ２２をオンさせる。これによって、保持キャパシタＣ１にデータ電流Ｉｄａｔａに基づいた電荷量が保持キャパシタＣ１に蓄積される。
【０１００】
駆動トランジスタＱ２０は、その蓄積した電荷量に相対した駆動電流を有機ＥＬ素子２１に供給し、同有機ＥＬ素子２１を発光させる。この時、第１のスイッチングトランジスタＱ２１及び第２のスイッチングトランジスタＱ２２をオフ状態としておく。
所定の発光期間が経過した後、第２のスイッチングトランジスタＱ２２をオフ状態としたまま、第１スイッチングトランジスタＱ２１をオン状態とする第１走査信号ＳＣ１を一定期間出力して第１スイッチングトランジスタＱ２１をオン状態とする。これによって、リセット電圧Ｖｒが補償用トランジスタＱ２３のソースを介して保持キャパシタＣ１に供給される。このとき、保持キャパシタＣ１に供給される電圧は、Ｖｒ−Ｖｔｈ（Ｖｔｈは補償用トランジスタＱ２３の閾値電圧）となる。
駆動トランジスタＱ２０のゲートにＶｒ−Ｖｔｈ以上の電圧が印加されるときに駆動トランジスタＱ２０が実質的にオフ状態となるように、駆動トランジスタＱ２０あるいは補償用トランジスタＱ２３の特性を調整しておけば、上述のように第１のスイッチングトランジスタＱ２１をオン状態とするだけで、リセット動作を行うことができる。
【０１０１】
補償用トランジスタＱ２３のソースを、駆動トランジスタＱ２０のソースとともに駆動電圧Ｖｄｄに接続して、駆動電圧Ｖｄｄとリセット電圧Ｖｒとを兼用するようにしてもよい。これにより１画素回路当たりの配線数を減ずることができる。
【０１０２】
なお、図７及び図８に示した画素回路２０についても、同様な動作により、専用のリセット信号生成回路あるいはリセット電圧生成回路を設けずとも、リセットを行うことはもちろん可能である。
具体的には、第２のスイッチングトランジスタＱ２２をオフ状態としたまま、第１のスイッチングトランジスタＱ２１をオン状態とすることにより、駆動用トランジスタＱ２０のドレインとゲートとが電気的に接続され、ゲートの電位がＶｄｄ−Ｖｔｈ（Ｖｔｈ＝駆動トランジスタＱ２０の閾値電圧）となって駆動トランジスタＱ２０は実質的にオフ状態となる。
【０１０３】
図１０は、図３に示す画素回路２０の変形例を示す。図１０に示す画素回路２０は、図３の画素回路と同様、データ線Ｘ１に単一ライン駆動回路３０からデータ電流Ｉｄａｔａが供給されるようになっているが、図３の場合とは異なり、電圧信号伝送線Ｚ１〜Ｚｐの代わりにリセット電圧Ｖｒとして駆動電圧Ｖｄｄを利用している。
第１のスイッチングトランジスタＱ１１及び第２のスイッチングトランジスタＱ１２をそれぞれオン状態とする第１走査信号ＳＣ１及び第２走査信号を供給して、第１のスイッチングトランジスタＱ１１及び第２のスイッチングトランジスタＱ１２を共にオン状態とすることによって、第１のスイッチングトランジスタＱ１１、第２のスイッチングトランジスタＱ１２、及び補償用トランジスタＱ１３をデータ電流Ｉｄａｔａが通過し、データ電流Ｉｄａｔａに相応した電荷量が保持キャパシタＣ１に蓄積される。
【０１０４】
リセット動作は、第１のスイッチングトランジスタＱ１１及び第２のスイッチングトランジスタＱ１２をそれぞれオフ状態及びオン状態として、駆動電圧Ｖｄｄを第１のスイッチングトランジスタＱ１２及び補償用トランジスタＱ１３を介して保持キャパシタＣ１に供給することにより行われる。
図１０に示した回路の動作に関する第１走査信号ＳＣ１及び第２走査信号ＳＣ２のタイミングは、図４に示したタイミングチャートのうち第１走査信号ＳＣ１及び第２走査信号ＳＣ２のタイミングチャートと同様である。
【０１０５】
図１１は、図７に示した回路の変形例を示す。なお、図１１に示した電子回路では、リセット電圧Ｖｒとして駆動電圧Ｖｄｄを利用している。図１１に示す画素回路２０は、駆動トランジスタＱ２０のゲートと駆動電圧Ｖｄｄとの電気的接続を制御するリセット用トランジスタＱ３１を含んでおり、第１及び第２のスイッチングトランジスタＱ２１，Ｑ２２をオフ状態として、リセット用トランジスタＱ３１をオン状態とすることにより、駆動トランジスタＱ２０のゲート電圧は駆動電圧Ｖｄｄとほぼ等しくなり、駆動トランジスタＱ２０はリセットされる。
【０１０６】
図１２は、図５に示す画素回路２０の変形例を示す。図１２に示す構成においては、図５におけるリセット電圧生成回路４１ｂを省略し、その代わりに、リセット電圧Ｖｒとして駆動電圧Ｖｄｄを利用しており、駆動トランジスタＱ２０のゲートと駆動電圧Ｖｄｄとの電気的接続をリセット用トランジスタＱ３１により制御している。リセット用トランジスタＱ３１をオン状態とすることにより、駆動トランジスタＱ２０のゲート電圧は、駆動電圧Ｖｄｄとほぼ等しくなり、駆動トランジスタＱ２０はリセットされる。
【０１０７】
図１３は、他の構成を示している。図１３に示した画素回路２０は、有機ＥＬ素子２１に接続された駆動トランジスタＱ２０と、駆動トランジスタ２０のドレインとゲートとの電気的接続を制御する第１のスイッチングトランジスタＱ２１、データ線Ｘ１と画素回路２０との接続を制御する第２スイッチングトランジスタＱ２２、駆動電圧Ｖｄｄと駆動トランジスタＱ２０との導通を制御し、制御信号Ｇｐによって制御される発光制御用トランジスタＱ２５、保持キャパシタＣ１とリセット電圧Ｖｒとしての駆動電圧Ｖｄｄとの接続を制御するリセット用トランジスタＱ３１と、を含んでいる。
【０１０８】
発光制御用トランジスタＱ２５及びリセット用トランジスタＱ３１をオフ状態として、第１のスイッチングトランジスタＱ２１と第２のスイッチングトランジスタＱ２２とをオン状態とすることによりデータ電流Ｉｄａｔａが第２のスイッチングトランジスタＱ２２と駆動トランジスタＱ２０とを通過して、保持キャパシタＣ１にデータ電流Ｉｄａｔａに相応した電荷量が蓄積される。
【０１０９】
次にリセット用トランジスタＱ３１をオフ状態としたまま、第１のスイッチングトランジスタＱ２１及び第２のスイッチングトランジスタＱ２２をオフ状態とする。代わりに発光制御用トランジスタＱ２５をオン状態とすることにより、保持キャパシタＣ１に保持されている、データ電流Ｉｄａｔａに相応した電荷量により導通状態が設定された駆動トランジスタＱ２０をデータ電流Ｉｄａｔａに相応した電流レベルを有する電流が通過し、有機ＥＬ素子２１に供給され、発光する。
次にリセット用トランジスタＱ３１をオン状態とすることにより、保持キャパシタＣ１にリセット電圧Ｖｒ（Ｖｄｄ）に相応した電荷量が蓄積され、駆動トランジスタＱ２０は実質的にオフ状態となる。
【０１１０】
図８及び図１１に示した画素回路は、駆動トランジスタＱ２０と有機ＥＬ素子２１との間に発光制御用トランジスタＱ２４を備えているが、図１３に示した画素回路２０は、上述の発光制御トランジスタＱ２４と同様な機能を有する発光制御用トランジスタＱ２５を備えているので、単に発光を制御するだけであるならば、リセット用トランジスタＱ３１を特に設ける必要はない場合があるが、リセット電圧Ｖｒ（Ｖｄｄ）によって画素回路２０をプリチャージしているので、例えば、次のデータ電流Ｉｄａｔａの書き込みが高速で行えるという効果を奏する。
【０１１１】
上記各実施形態で説明した電子装置としての有機ＥＬ装置を、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用してもよい。
【０１１２】
図１４は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図１４において、パーソナルコンピュータ５０は、キーボード５１を備え本体部５２と、有機ＥＬ装置を用いた表示ユニット５３を備えている。
【０１１３】
図１５は、携帯電話の構成を示す斜視図を示す。図１５において、携帯電話６０は、複数の操作ボタン６１、受話口６２、送話口６３、有機ＥＬ装置を用いた表示ユニット６４を備えている。
【０１１４】
上記の実施形態では、駆動トランジスタＱ１０，Ｑ２０としてＰ型トランジスタを使用したが、もちろんＮ型であってもよい。
第１のスイッチングトランジスタＱ１１、Ｑ２１、及び第２のスイッチングトランジスタＱ１２、Ｑ２２としてＮ型トランジスタを使用したが、これに限定されず、Ｐ型トランジスタも使用することができる。
リセット用トランジスタＱ３１としてＰ型トランジスタを使用しているが、もちろん、Ｎ型トランジスタであってもよい。ただし、リセット電圧Ｖｒの値によって適宜選定することが好ましい。例えば、リセット電圧Ｖｒがハイレベルである場合は、上述の実施形態のようにＰ型トランジスタであることが好ましい。駆動トランジスタＱ１０、Ｑ２０がＮ型であり、リセット電圧Ｖｒとしてローレベルの電圧が用いられる場合は、リセット用トランジスタＱ３１はＮ型トランジスタであることが好ましい。このようにすることにより、画素回路２０に供給する駆動電圧あるいは信号レベルの範囲を狭く設定することができ、消費電力や回路への負担を低減することができる。
【０１１５】
なお、上記各実施形態は、有機ＥＬ素子を駆動する画素回路２０に具体化したが、その他の、液晶素子、電子放出素子、電気泳動素子等の電気光学素子に適用し、電気光学装置を構成することもできる。
【図面の簡単な説明】
【図１】第１実施形態の有機ＥＬ装置の装置構成を示すブロック回路図。
【図２】表示パネル部とデータ線駆動回路の内部回路構成を示すブロック回路図。
【図３】画素回路を含む電子回路の構成を示す回路図。
【図４】電子回路の動作を説明するためのタイムチャート。
【図５】第２実施形態の有機ＥＬ装置に設けられた画素回路を含む電子回路の構成を示す図。
【図６】第２実施形態の電子回路の動作を説明するためのタイムチャート。
【図７】第２実施形態の電子回路の変形例を示す回路図。
【図８】同じく第２実施形態の電子回路の変形例を示す回路図。
【図９】同じく電子回路の変形例を示す回路図。
【図１０】同じく電子回路の変形例を示す回路図。
【図１１】同じく電子回路の変形例を示す回路図。
【図１２】同じく電子回路の変形例を示す回路図。
【図１３】同じく電子回路の変形例を示す回路図。
【図１４】電気光学装置をモバイル型パーソナルコンピュータに具体化した構成を示す斜視図。
【図１５】電気光学装置を携帯電話に具体化した構成を示す斜視図。
【符号の説明】
１０ 電子装置としての有機ＥＬ装置
１１ 表示パネル部
１２ データ線駆動回路
１３ 走査線駆動回路
１７ 制御回路
２０ 画素回路
２１ 有機ＥＬ素子
３０ 単一ライン駆動回路
４１ａ 電流信号出力回路としての電流生成回路
４１ｂ 電圧信号出力回路としてのリセット電圧生成回路
５０ 電子機器としてのパーソナルコンピュータ
６０ 電子機器としての携帯電話
Ｃ１ 保持素子としての保持キャパシタ
Ｑ１０ 第１のトランジスタとしての駆動トランジスタ
Ｑ１１，Ｑ２１ 第２のトランジスタとしての第１スイッチングトランジスタＱ１２，Ｑ２２ 第２のトランジスタとしての第２スイッチングトランジスタ
Ｑ１ 第１スイッチ
Ｑ２ 第２スイッチ
Ｑ３１ リセット用トランジスタ
ＳＣ１ 第１走査信号
ＳＣ２ 第２走査信号
Ｙ１〜Ｙｎ 第２の信号線としての走査線
Ｘ１〜Ｘｍ 第１の信号線としてのデータ線
Ｚ１〜Ｚｐ 電圧信号伝送線
Ｖａ 第２の信号線としての第１の走査線
Ｖｂ 第２の信号線としての第２の走査線
Ｖｒ 第２の信号としてのリセット電圧
Ｉｄａｔａ 第１の信号としてのデータ電流
Claims (20)
- 第１のトランジスタと、
前記第１のトランジスタのゲートに接続された保持素子とを備えた電子回路であって、
前記保持素子は、
電流信号として供給される第１の信号に応じた電荷量を蓄積する機能と、
電圧信号として供給される第２の信号に応じた電荷量を蓄積する機能と
を有することを特徴とする電子回路。 - 請求項１に記載の電子回路において、
前記第２の信号は、前記第２の信号によって設定された電荷量に基づく前記第１のトランジスタの導通状態が、前記第１の信号によって設定された電荷量に基づく前記第１のトランジスタの導通状態以下となるよう設定されていることを特徴とする電子回路。 - 請求項１または２に記載の電子回路において、
前記第２の信号は、前記第１のトランジスタの導通状態を実質的にオフ状態とするように設定されていることを特徴とする電子回路。 - 複数の走査線と複数のデータ線との複数の交差部に対応して、スイッチングトランジスタ、保持素子、駆動トランジスタ、及び電気光学素子を含む複数の画素回路を備えた電気光学装置の駆動方法であって、
前記複数に画素回路の各々に前記複数の走査線のうち対応する走査線を介して前記スイッチングトランジスタをオン状態とする走査信号を供給し、前記複数のデータ線のうち対応するデータ線及び前記スイッチングトランジスタを介して前記保持素子にデータ信号を供給し、前記保持素子に前記データ信号に相応した電気量を蓄積し、前記保持素子に蓄積された前記データ信号に相応した前記電気量に応じて前記駆動トランジスタを第１の導通状態に設定する第１のステップと、
前記第１の導通状態に応じた電圧レベルまたは電流レベルを有する駆動電圧または駆動電流を前記電気光学素子に供給する第２のステップと、を含む動作を複数回繰り返し、
前記第１のステップ及び前記第２のステップを行った後、次に前記第１のステップを行う前に、前記駆動トランジスタを第２の導通状態に設定する第３のステップを含むこと、
を特徴とする電気光学装置の駆動方法。 - 複数の走査線と複数のデータ線との複数の交差部に対応して、スイッチングトランジスタ、保持素子、駆動トランジスタ、及び電気光学素子を含む複数の画素回路を備えた電気光学装置の駆動方法であって、
前記複数に画素回路の各々に前記複数の走査線のうち対応する走査線を介して前記スイッチングトランジスタをオン状態とする走査信号を供給し、前記複数のデータ線のうち対応するデータ線及び前記スイッチングトランジスタを介して前記保持素子にデータ信号を供給し、前記保持素子に前記データ信号に相応した電気量を蓄積し、前記保持素子に蓄積された前記データ信号に相応した前記電気量に応じて前記駆動トランジスタを第１の導通状態に設定する第１のステップと、
前記第１の導通状態に応じた電圧レベルまたは電流レベルを有する駆動電圧または駆動電流を前記電気光学素子に供給する第２のステップと、を含む動作として複数回繰り返し、
前記第１のステップ及び前記第２のステップを行った後、次に前記第１のステップを行う前に、前記保持素子に電圧信号を供給することにより前記駆動トランジスタを第２の導通状態に設定する第３のステップを含むこと、
を特徴とする電気光学装置の駆動方法。 - 複数の走査線と複数のデータ線との複数の交差部に対応して、スイッチングトランジスタ、保持素子、駆動トランジスタ、及び電気光学素子を含む複数の画素回路を備えた電気光学装置の駆動方法であって、
前記複数に画素回路の各々に前記複数の走査線のうち対応する走査線を介して前記スイッチングトランジスタをオン状態とする走査信号を供給し、前記複数のデータ線のうち対応するデータ線及び前記スイッチングトランジスタを介して前記保持素子にデータ信号として電流信号を供給し、前記保持素子に前記データ信号に相応した電気量を蓄積し、前記保持素子に蓄積された前記データ信号に相応した前記電気量に応じて前記駆動トランジスタを第１の導通状態に設定する第１のステップと、
前記第１の導通状態に応じた電圧レベルまたは電流レベルを有する駆動電圧または駆動電流を前記電気光学素子に供給する第２のステップと、を含む動作を複数回繰り返し、
前記第１のステップ及び前記第２のステップを行った後、次に前記第１のステップを行う前に、前記駆動トランジスタを第２の導通状態に設定する第３のステップを含むこと、
を特徴とする電気光学装置の駆動方法。 - 請求項５に記載の電気光学装置の駆動方法において、
前記第３のステップにおいて、前記電圧信号を前記駆動トランジスタを介して前記保持素子に供給することにより、前記駆動トランジスタを前記第２の導通状態に設定すること、
を特徴とする電気光学装置の駆動方法。 - 請求項５に記載の電気光学装置の駆動方法において、
前記複数の画素回路の各々は、前記駆動トランジスタの他に前記保持素子にゲートが接続された補償用トランジスタを含み、
前記第３のステップにおいて、前記電圧信号を前記補償用トランジスタを介して前記保持素子に供給することにより、前記駆動トランジスタを前記第２の導通状態に設定すること、
を特徴とする電気光学装置の駆動方法。 - 請求項５に記載の電気光学装置の駆動方法において、
前記複数の画素回路の各々は、ソース及びドレインのうち一方が前記駆動トランジスタのゲートに接続され、前記ソース及び前記ドレインのうち他方が前記電圧信号の供給源に接続されたリセットトランジスタを含み、
前記第１のステップにおいて、前記データ信号として電流信号を前記保持素子に供給し、
前記第３のステップにおいて、前記リセットトランジスタを介して前記電圧信号を前記保持素子に供給することにより、前記駆動トランジスタを前記第２の導通状態に設定すること、
を特徴とする電気光学装置の駆動方法。 - 請求項５に記載の電気光学装置の駆動方法において、
前記第３のステップにおいて、前記電圧信号を前記対応するデータ線及び前記スイッチングトランジスタを介して供給することにより、前記駆動トランジスタを前記第２の導通状態に設定すること、
を特徴とする電気光学装置の駆動方法。 - 請求項４乃至１０のいずれかに記載の電気光学装置の駆動方法において、
前記第２の導通状態は前記第１の導通状態より低く設定されていること、
を特徴とする電気光学装置の駆動方法。 - 請求項４乃至１１のいずれかに記載の電気光学装置の駆動方法において、
前記第２の導通状態は、実質的に前記駆動トランジスタのオフ状態であること、
を特徴とする電気光学装置の駆動方法。 - 複数の走査線と複数のデータ線との複数の交差部に対応して、スイッチングトランジスタ、保持素子、駆動トランジスタ、及び電気光学素子を含む複数の画素回路を備えた電気光学装置の駆動方法であって、
前記複数に画素回路の各々に前記複数の走査線のうち対応する走査線を介して前記スイッチングトランジスタをオン状態とする走査信号を供給し、前記複数のデータ線のうち対応するデータ線及び前記スイッチングトランジスタを介して前記保持素子にデータ信号を供給し、前記保持素子に前記データ信号に相応した電気量を蓄積し、前記保持素子に蓄積された前記データ信号に相応した前記電気量に応じて前記駆動トランジスタを第１の導通状態に設定する第１のステップと、
前記第１の導通状態に応じた電圧レベルまたは電流レベルを有する駆動電圧または駆動電流を前記電気光学素子に供給する第２のステップと、を含む動作を複数回繰り返し、
前記第１のステップ及び前記第２のステップを行った後、次に前記第１のステップを行う前に、前記電気光学素子に前記駆動電圧または前記駆動電流の供給を停止する第３のステップを含むこと、
を特徴とする電気光学装置の駆動方法。 - 請求項１３に記載の電気光学装置の駆動方法において、
前記複数の画素回路の各々は、前記駆動トランジスタと前記電気光学素子との間に期間制御用トランジスタを含んでおり、
前記第２のステップにおいて、前記期間制御用トランジスタをオン状態とし、
前記第３のステップにおいて、前記期間制御用トランジスタをオフ状態とすることにより、前記電気光学素子への前記駆動電圧または前記駆動電流の供給を停止すること、
を特徴とする電気光学装置の駆動方法。 - 請求項１３または１４に記載の電気光学装置の駆動方法において、
前記第１のステップにおいて、前記データ信号として電流信号を供給すること、
を特徴とする電気光学装置の駆動方法。 - 請求項４乃至１５のいずれかに記載の電気光学装置の駆動方法により駆動される電気光学装置。
- 複数のデータ線と、
複数の走査線と、
前記複数のデータ線と前記複数の走査線との交差部に対応して設けられ、電気光学素子を備えた複数の画素回路と、
前記複数のデータ線に接続され、前記複数の画素回路に前記複数のデータ線を介してデータ信号としてデータ電流を出力するための電流信号出力回路と、
前記複数のデータ線に接続され、前記電気光学素子の輝度を０に設定するためのリセット用電気信号を前記複数のデータ線に出力するためのリセット信号生成回路と、
前記電流信号出力回路及び前記リセット信号生成回路と前記複数のデータ線との電気的接続を制御するスイッチと、を含む電気光学装置。 - 複数のデータ線と、
複数の走査線と、
前記複数のデータ線と前記複数の走査線との交差部に対応して設けられ、電気光学素子を備えた複数の画素回路と、
前記複数のデータ線に接続され、前記複数の画素回路に前記複数のデータ線を介してデータ信号としてデータ電流を出力するための電流信号出力回路と、
前記電気光学素子の輝度を０に設定するためのリセット用電気信号を供給するための複数の電圧信号伝送線と、
前記複数の電圧信号伝送線に接続され、前記リセット用電気信号を出力するためのリセット信号生成回路と、を含む電気光学装置。 - 請求項１８に記載の電気光学装置において、
前記複数の電圧信号伝送線は、前記複数の走査線の延在方向に沿って配置されていること、
を特徴とする電気光学装置。 - 請求項１６乃至１９のいずれか１つに記載の電気光学装置を実装したことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003145439A JP2004054239A (ja) | 2002-05-31 | 2003-05-22 | 電子回路、電気光学装置、電気光学装置の駆動方法、及び電子機器 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002159925 | 2002-05-31 | ||
| JP2003145439A JP2004054239A (ja) | 2002-05-31 | 2003-05-22 | 電子回路、電気光学装置、電気光学装置の駆動方法、及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004054239A true JP2004054239A (ja) | 2004-02-19 |
| JP2004054239A5 JP2004054239A5 (ja) | 2005-09-22 |
Family
ID=31949181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003145439A Pending JP2004054239A (ja) | 2002-05-31 | 2003-05-22 | 電子回路、電気光学装置、電気光学装置の駆動方法、及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004054239A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006162773A (ja) * | 2004-12-03 | 2006-06-22 | Canon Inc | 電流プログラミング装置および電流プログラミング方法 |
| JP2012058722A (ja) * | 2010-09-08 | 2012-03-22 | Samsung Electro-Mechanics Co Ltd | リセット機能を有するアクティブ有機発光ディスプレー |
| US8310469B2 (en) | 2006-12-27 | 2012-11-13 | Samsung Electronics Co., Ltd. | Display device and driving method thereof |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998048403A1 (en) * | 1997-04-23 | 1998-10-29 | Sarnoff Corporation | Active matrix light emitting diode pixel structure and method |
| JPH11272233A (ja) * | 1998-03-18 | 1999-10-08 | Seiko Epson Corp | トランジスタ回路、表示パネル及び電子機器 |
| JP2000221942A (ja) * | 1999-01-29 | 2000-08-11 | Nec Corp | 有機ｅｌ素子駆動装置 |
| WO2001006484A1 (fr) * | 1999-07-14 | 2001-01-25 | Sony Corporation | Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque |
| JP2001042822A (ja) * | 1999-08-03 | 2001-02-16 | Pioneer Electronic Corp | アクティブマトリクス型表示装置 |
| JP2001060076A (ja) * | 1999-06-17 | 2001-03-06 | Sony Corp | 画像表示装置 |
| JP2003066908A (ja) * | 2001-08-28 | 2003-03-05 | Matsushita Electric Ind Co Ltd | アクティブマトリクス型表示装置及びその駆動方法 |
| JP2003122303A (ja) * | 2001-10-16 | 2003-04-25 | Matsushita Electric Ind Co Ltd | Ｅｌ表示パネルおよびそれを用いた表示装置とその駆動方法 |
-
2003
- 2003-05-22 JP JP2003145439A patent/JP2004054239A/ja active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998048403A1 (en) * | 1997-04-23 | 1998-10-29 | Sarnoff Corporation | Active matrix light emitting diode pixel structure and method |
| JPH11272233A (ja) * | 1998-03-18 | 1999-10-08 | Seiko Epson Corp | トランジスタ回路、表示パネル及び電子機器 |
| JP2000221942A (ja) * | 1999-01-29 | 2000-08-11 | Nec Corp | 有機ｅｌ素子駆動装置 |
| JP2001060076A (ja) * | 1999-06-17 | 2001-03-06 | Sony Corp | 画像表示装置 |
| WO2001006484A1 (fr) * | 1999-07-14 | 2001-01-25 | Sony Corporation | Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque |
| JP2001042822A (ja) * | 1999-08-03 | 2001-02-16 | Pioneer Electronic Corp | アクティブマトリクス型表示装置 |
| JP2003066908A (ja) * | 2001-08-28 | 2003-03-05 | Matsushita Electric Ind Co Ltd | アクティブマトリクス型表示装置及びその駆動方法 |
| JP2003122303A (ja) * | 2001-10-16 | 2003-04-25 | Matsushita Electric Ind Co Ltd | Ｅｌ表示パネルおよびそれを用いた表示装置とその駆動方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006162773A (ja) * | 2004-12-03 | 2006-06-22 | Canon Inc | 電流プログラミング装置および電流プログラミング方法 |
| US8310469B2 (en) | 2006-12-27 | 2012-11-13 | Samsung Electronics Co., Ltd. | Display device and driving method thereof |
| JP2012058722A (ja) * | 2010-09-08 | 2012-03-22 | Samsung Electro-Mechanics Co Ltd | リセット機能を有するアクティブ有機発光ディスプレー |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100589972B1 (ko) | 전기 광학 장치, 전기 광학 장치의 구동 방법 및 전자 기기 | |
| US9697772B2 (en) | Light emitting device and method of driving the light emitting device | |
| US7098705B2 (en) | Electronic circuit, method of driving electronic circuit, electronic device, electro-optical device, method of driving electro-optical device, and electronic apparatus | |
| JP4197647B2 (ja) | 表示装置及び半導体装置 | |
| JP3908084B2 (ja) | 発光装置、電子機器 | |
| JP2005099712A (ja) | 表示装置の駆動回路および表示装置 | |
| KR100667664B1 (ko) | 화소 회로의 구동 방법, 화소 회로 및 전자 기기 | |
| KR20030096007A (ko) | 전자 장치, 전자 장치의 구동 방법 및 전자 기기 | |
| JP2008242489A (ja) | 電流源回路 | |
| US20040130513A1 (en) | Method of driving electronic circuit, method of driving electronic apparatus, method of driving electro-optical apparatus, and electronic device | |
| US20070216315A1 (en) | Active matrix display device | |
| US7330162B2 (en) | Method of driving a light emitting device and electronic equipment | |
| JP2005017485A (ja) | 電気光学装置、電気光学装置の駆動方法、及び電子機器 | |
| JP2005181975A (ja) | 画素回路、電気光学装置および電子機器 | |
| JP4337327B2 (ja) | ディスプレイ及び電子機器 | |
| JP2004054239A (ja) | 電子回路、電気光学装置、電気光学装置の駆動方法、及び電子機器 | |
| JP2004145279A (ja) | 電子回路、電子回路の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 | |
| JP4747488B2 (ja) | 電気光学装置、電気光学装置の駆動方法及び電子機器 | |
| JP2004004638A (ja) | 発光装置の駆動方法 | |
| JP2004145301A (ja) | 電子回路、電子回路の駆動方法、電子装置、電気光学装置、電気光学装置の駆動方法及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050412 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080501 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080808 |