JP2005181975A - 画素回路、電気光学装置および電子機器 - Google Patents

画素回路、電気光学装置および電子機器 Download PDF

Info

Publication number
JP2005181975A
JP2005181975A JP2004226364A JP2004226364A JP2005181975A JP 2005181975 A JP2005181975 A JP 2005181975A JP 2004226364 A JP2004226364 A JP 2004226364A JP 2004226364 A JP2004226364 A JP 2004226364A JP 2005181975 A JP2005181975 A JP 2005181975A
Authority
JP
Japan
Prior art keywords
transistor
path
gate
voltage
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004226364A
Other languages
English (en)
Inventor
Hiroshi Horiuchi
浩 堀内
Hiroaki Jo
宏明 城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004226364A priority Critical patent/JP2005181975A/ja
Priority to US10/969,850 priority patent/US7502002B2/en
Priority to TW093134154A priority patent/TWI251449B/zh
Priority to KR1020040091233A priority patent/KR100668268B1/ko
Priority to CNB2004100949785A priority patent/CN100362555C/zh
Publication of JP2005181975A publication Critical patent/JP2005181975A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor

Abstract

【課題】 所期の階調を正確に表示する。
【解決手段】 電源線４１から定電流回路３０１に至る第１の経路５０１には、第１のト
ランジスタＴ1と第２のトランジスタＴ2とが介挿されている。電源線４１からＯＬＥＤ素
子５１に至る第２の経路５０２には、駆動トランジスタＴdrと電流供給トランジスタＴc
とが介挿されている。駆動トランジスタＴdrのゲートに接続された容量Ｃ1および電流供
給トランジスタＴcのゲートに接続された容量Ｃ2は第１の経路５０１に流れるデータ電流
Ｉdata-jに応じた電圧を保持する。駆動トランジスタＴdrは第２の経路５０２に流れる駆
動電流を容量Ｃ1に保持された電圧に応じて制御する。電流供給トランジスタＴcは第２の
経路５０２に流れる駆動電流を容量Ｃ2に保持された電圧に応じて制御する。
【選択図】 図３

Description

本発明は、例えば有機発光ダイオード（以下「ＯＬＥＤ（Organic Light Emitting Dio
de）」という）素子などの電気光学素子を用いて画像を表示する技術に関する。
電気光学素子を用いて画像を表示する電気光学装置の構成として、電気光学素子に供給
される電流を制御するための薄膜トランジスタが画素ごとに設けられたアクティブマトリ
クス方式の装置が提案されている。この種の装置においては、薄膜トランジスタの特性（
例えば閾値電圧など）のばらつきに起因した表示ムラが特に問題となる。
この問題を解消するための構成として、例えば特許文献１には図１６に示される画素回
路が開示されている。同図に示されるように、この画素回路８のうち電源の高位側電圧Ｖ
ddが印加される電源線８０からＯＬＥＤ素子８１に至る経路上には、ＯＬＥＤ素子８１に
供給される電流（以下「駆動電流」という）Ｉcを制御する駆動トランジスタ８２と、Ｏ
ＬＥＤ素子８１が発光する期間を制御するための点灯制御トランジスタ８３とが設けられ
る。さらに、画素回路８は、駆動トランジスタ８２のゲートとドレインとをダイオード接
続させるためのトランジスタ８５と、駆動トランジスタ８２から定電流源８６に至る経路
に介挿されたトランジスタ８７と、駆動トランジスタ８２のゲートに一端が接続された容
量８８とを有する。この構成のもと、第１に、トランジスタ８５が電圧ＶPの印加により
オン状態とされて駆動トランジスタ８２がダイオード接続され、電源線８０から駆動トラ
ンジスタ８２とオン状態になったトランジスタ８７とを介して定電流源８６に至る経路に
所望の階調に応じた電流（以下「データ電流」という）Ｉdataが流れる。このとき容量８
８にはデータ電流Ｉdataに応じた駆動トランジスタ８２のゲート電圧が保持される。第２
に、トランジスタ８５および８７がオフ状態とされたうえで点灯制御トランジスタ８３が
電圧ＶRの印加によりオン状態とされることにより、その直前に容量８８に保持された電
圧に対応する駆動電流Ｉcが駆動トランジスタ８２と点灯制御トランジスタ８３とを介し
てＯＬＥＤ素子８１に流れる。
特開２００３−２２０４９号公報（図１７）
しかしながら、図１６に示す構成においてはＯＬＥＤ素子８１に流れる駆動電流Ｉcが
所期の電流とは異なる場合が生じ得る。本願発明者は、このように駆動電流Ｉcに誤差が
生じる原因のひとつはデータ電流Ｉdataと駆動電流Ｉcとの比（以下「入出力電流比」と
いう）が駆動トランジスタ８２のドレイン電圧Ｖdに依存することにあるという知見を得
るに至った。図１７は、図１６に示される構成における駆動トランジスタ８２のドレイン
電圧Ｖdと入出力電流比Ｍ（＝駆動電流Ｉc／データ電流Ｉdata）との関係を示すグラフで
ある。図１７に示されるように、入出力電流比Ｍはチャネル長変調効果（アーリー効果）
の影響により駆動トランジスタ８２のドレイン電圧Ｖdに応じて変動する。したがって、
駆動トランジスタ８２のドレイン電圧ＶdがＶ1であるときにデータ電流Ｉdataと駆動電流
Ｉcとが等しい（すなわち入出力電流比Ｍが「１」である）としても、このドレイン電圧
ＶdがＶ1よりも大きいＶ2に変化した場合には駆動電流Ｉcがデータ電流Ｉdataよりも大き
くなり、目標の輝度（ＯＬＥＤ素子８１にデータ電流Ｉdataが流れたと仮定したときの輝
度）よりも高い輝度にてＯＬＥＤ素子８１が発光することとなる。このように、従来の技
術のもとでは、データ電流Ｉdataにより指示される目標の輝度と実際のＯＬＥＤ素子８１
の発光輝度との間にズレが生じ、その結果として表示品位の低下を招くという問題があっ
た。本発明はこのような事情に鑑みてなされたものであり、その目的は、所期の階調を正
確に表示することにある。
この課題を解決するために、本発明に係る画素回路の第１の特徴（図３および図４参照
）は、電源から電流源に至る第１の経路と、電源から電気光学素子に至る第２の経路と、
第１の経路に介挿されてダイオード接続された第１のトランジスタと、第１の経路に流れ
るデータ電流に応じた電圧を保持する電圧保持素子と、第２の経路に介挿されてゲートが
第１のトランジスタのゲートに接続された駆動トランジスタであって当該第２の経路に流
れる駆動電流をゲートに接続された電圧保持素子に保持された電圧に応じて制御する駆動
トランジスタと、データ電流と駆動電流との比を電気光学素子の電圧に拘わらず略一定に
維持する維持手段とを具備することにある。この構成によれば、データ電流と駆動電流と
の比（入出力電流比Ｍ）が電気光学素子の電圧に拘わらず略一定に維持されるから、デー
タ電流によって電気光学素子に指示される光学的作用（例えば特定の輝度による発光）と
駆動電流に応じた実際の電気光学素子の光学的作用とを精度よく一致させることができる
。したがって、所期の階調が正確に表示される。なお、電気光学素子とは、電流を輝度（
発光量）や透過率といった光学的な作用に変換するための素子であり、典型的な例として
は有機ＥＬ（Electro Luminescent）や発光ポリマーなどの有機発光ダイオード（ＯＬＥ
Ｄ）素子が挙げられる。
本発明に係る画素回路の第２の特徴（図３および図４参照）は、電源から電流源に至る
第１の経路と、電源から電気光学素子に至る第２の経路と、第１の経路に介挿されてダイ
オード接続された第１のトランジスタ（図３および図４におけるトランジスタＴ1に相当
する）と、第１の経路に流れるデータ電流に応じた電圧を保持する第１の電圧保持素子（
図３および図４における容量Ｃ1に相当する）と、第２の経路に介挿されてゲートが第１
のトランジスタのゲートに接続された駆動トランジスタであって当該第２の経路に流れる
駆動電流をゲートに接続された第１の電圧保持素子に保持された電圧に応じて制御する駆
動トランジスタ（図３および図４における駆動トランジスタＴdrに相当する）と、第１の
経路に介挿されてダイオード接続された第２のトランジスタ（図３および図４におけるト
ランジスタＴ2に相当する）と、第１の経路に流れるデータ電流に応じた電圧を保持する
第２の電圧保持素子（図３および図４における容量Ｃ2に相当する）と、第２の経路に介
挿されてゲートが第２のトランジスタのゲートに接続された電流供給トランジスタであっ
て当該第２の経路に流れる駆動電流をゲートに接続された第２の電圧保持素子に保持され
た電圧に応じて制御する電流供給トランジスタ（図３および図４における電流供給トラン
ジスタＴcに相当する）とを具備することにある。この画素回路においては、いわゆるカ
スコード型のカレントミラー回路が構成される。
この構成においては、第２の経路に介挿された駆動トランジスタと電流供給トランジス
タとがカスコード接続されている。したがって、電流供給トランジスタのドレイン電圧（
さらには電気光学素子の電圧）が変化しても駆動トランジスタのドレイン電流は略一定に
維持され、駆動トランジスタから電流供給トランジスタに流れ込む電流（すなわち駆動電
流）も略一定に維持される。換言すれば、電流供給トランジスタおよび駆動トランジスタ
を相互にカスコード接続することによって、第２の経路に駆動トランジスタのみが介挿さ
れている構成と比較して、これらのトランジスタの両端間の抵抗値を実質的に増加させる
ことができる。したがって、本発明によれば、チャネル長変調効果の影響を低減して入出
力電流比を略一定に維持することができる。この結果、データ電流によって電気光学素子
に指示される光学的作用（例えば特定の輝度による発光）と駆動電流に応じた実際の電気
光学素子の光学的作用とが精度よく一致することとなるから、所期の階調を正確に表示す
ることができる。
なお、ここではカスコード型のカレントミラー回路が採用された構成を例示したが、入
出力電流比を電気光学素子の電圧に拘わらず略一定に維持するための手段はこれに限られ
ない。例えば、ウィルソン型のカレントミラー回路や広振幅型のカレントミラー回路など
各種の回路が入出力電流比を維持するための手段として採用される。以下に示される第３
および第４の特徴に係る画素回路はウィルソン型のカレントミラー回路が適用されたもの
であり、第５および第６の特徴に係る画素回路は広振幅型のカレントミラー回路が適用さ
れたものである。
本発明に係る画素回路の第３の特徴（図５および図７参照）は、電源から電流源に至る
第１の経路と、電源から電気光学素子に至る第２の経路と、第１の経路に介挿された第１
のトランジスタ（図５および図７におけるトランジスタＴ1に相当する）と、第１の経路
に流れるデータ電流に応じた電圧を保持する第１の電圧保持素子（図５および図７におけ
る容量Ｃ1に相当する）と、第２の経路に介挿されるとともにダイオード接続されてゲー
トが第１のトランジスタのゲートに接続された駆動トランジスタであって当該第２の経路
に流れる駆動電流をゲートに接続された第１の電圧保持素子に保持された電圧に応じて制
御する駆動トランジスタ（図５および図７における駆動トランジスタＴdrに相当する）と
、第１の経路に流れるデータ電流に応じた電圧を保持する第２の電圧保持素子（図５およ
び図７における容量Ｃ2に相当する）と、第２の経路に介挿されてゲートが第１の経路に
接続された電流供給トランジスタであって当該第２の経路に流れる駆動電流をゲートに接
続された第２の電圧保持素子に保持された電圧に応じて制御する電流供給トランジスタ（
図５および図７における電流供給トランジスタＴcに相当する）とを具備することにある
。
この構成においては、第２の経路に介挿された駆動トランジスタと電流供給トランジス
タとがカスコード接続されている。したがって、電流供給トランジスタのドレイン電圧（
さらには電気光学素子の電圧）が変化しても駆動トランジスタのドレイン電流は略一定に
維持され、駆動トランジスタから電流供給トランジスタに流れ込む電流（すなわち駆動電
流）も略一定に維持される。換言すれば、駆動トランジスタおよび電流供給トランジスタ
を相互にカスコード接続することによって、これらのトランジスタの両端間の抵抗値を駆
動トランジスタがひとつである場合と比較して実質的に増加させることができる。したが
って、本発明によれば、チャネル長変調効果の影響を低減して入出力電流比を略一定に維
持することができる。この結果、データ電流によって電気光学素子に指示される光学的作
用（例えば特定の輝度による発光）と駆動電流に応じた実際の電気光学素子の光学的作用
とが精度よく一致することとなるから、所期の階調を正確に表示することができる。
本発明に係る画素回路の第４の特徴（図６および図８参照）は、電源から電流源に至る
第１の経路と、電源から電気光学素子に至る第２の経路と、第１の経路に介挿された第１
のトランジスタ（図６および図８におけるトランジスタＴ1に相当する）と、第１の経路
に流れるデータ電流に応じた電圧を保持する第１の電圧保持素子（図６および図８におけ
る容量Ｃ1に相当する）と、第２の経路に介挿されるとともにダイオード接続されてゲー
トが第１のトランジスタのゲートに接続された駆動トランジスタであって当該第２の経路
に流れる駆動電流をゲートに接続された第１の電圧保持素子に保持された電圧に応じて制
御する駆動トランジスタ（図６および図８における駆動トランジスタＴdrに相当する）と
、第１の経路に流れるデータ電流に応じた電圧を保持する第２の電圧保持素子（図６およ
び図８における容量Ｃ2に相当する）と、第１の経路に介挿されてダイオード接続された
第２のトランジスタ（図６および図８におけるトランジスタＴ2に相当する）と、第２の
経路に介挿されてゲートが第２のトランジスタのゲートに接続された電流供給トランジス
タであって当該第２の経路に流れる駆動電流をゲートに接続された第２の電圧保持素子に
保持された電圧に応じて制御する電流供給トランジスタ（図６および図８における電流供
給トランジスタＴcに相当する）とを具備することにある。この構成によっても、上記第
３の特徴に係る画素回路と同様に、データ電流と駆動電流との比（入出力電流比Ｍ）が電
流供給トランジスタのドレイン電圧（すなわち電気光学素子の電圧）に拘わらず略一定に
維持されるから、データ電流によって電気光学素子に指示される光学的作用（例えば特定
の輝度による発光）と駆動電流に応じた実際の電気光学素子の光学的作用とを精度よく一
致させることができる。したがって、所期の階調が正確に表示される。
本発明に係る画素回路の第５の特徴（図９ないし図１１参照）は、電源から電流源に至
る第１の経路と、電源から電気光学素子に至る第２の経路と、第１の経路に介挿された第
１のトランジスタ（図９ないし図１１におけるトランジスタＴ1に相当する）と、第１の
経路に流れるデータ電流に応じた電圧を保持する第１の電圧保持素子（図９ないし図１１
における容量Ｃ1に相当する）と、第２の経路に介挿されてゲートが第１のトランジスタ
のゲートに接続された駆動トランジスタであって当該第２の経路に流れる駆動電流をゲー
トに接続された第１の電圧保持素子に保持された電圧に応じて制御する駆動トランジスタ
（図９ないし図１１における駆動トランジスタＴdrに相当する）と、第１の経路に介挿さ
れてドレインが第１のトランジスタのゲートに接続された第２のトランジスタ（図９ない
し図１１におけるトランジスタＴ2に相当する）と、第１の経路に流れるデータ電流に応
じた電圧を保持する第２の電圧保持素子（図９ないし図１１における容量Ｃ2に相当する
）と、第２の経路に介挿されてゲートが第２のトランジスタのゲートに接続された電流供
給トランジスタであって当該第２の経路に流れる駆動電流をゲートに接続された第２の電
圧保持素子に保持された電圧に応じて制御する電流供給トランジスタ（図９ないし図１１
における電流供給トランジスタＴcに相当する）と、電流供給トランジスタのゲートにバ
イアス電圧を印加するためのバイアス回路とを具備することにある。この画素回路におけ
る各トランジスタはカスコード型のカレントミラー回路（特に広振幅型のカレントミラー
回路と称される場合もある）を構成する。
この構成においては、第１ないし第４の特徴に係る画素回路と同様に、第２の経路に介
挿された駆動トランジスタと電流供給トランジスタとがカスコード接続されている。した
がって、電流供給トランジスタのドレイン電圧（さらには電気光学素子の電圧）が変化し
ても駆動トランジスタのドレイン電流は略一定に維持され、駆動トランジスタから電流供
給トランジスタに流れ込む電流（すなわち駆動電流）も略一定に維持される。換言すれば
、駆動トランジスタおよび電流供給トランジスタを相互にカスコード接続することによっ
て、これらの駆動トランジスタの両端間の抵抗値を駆動トランジスタがひとつである場合
と比較して実質的に増加させることができる。したがって、本発明によれば、チャネル長
変調効果の影響を低減して入出力電流比を略一定に維持することができる。この結果、デ
ータ電流によって電気光学素子に指示される光学的作用（例えば特定の輝度による発光）
と駆動電流に応じた実際の電気光学素子の光学的作用とが精度よく一致することとなるか
ら、所期の階調を正確に表示することができる。
さらに、本発明に係る画素回路の第６の特徴（図１２参照）は、電源から電流源に至る
第１の経路と、電源から電気光学素子に至る第２の経路と、第１の経路に介挿されてダイ
オード接続された第１のトランジスタ（図１２におけるトランジスタＴ1に相当する）と
、第１の経路に流れるデータ電流に応じた電圧を保持する第１の電圧保持素子（図１２に
おける容量Ｃ1に相当する）と、第２の経路に介挿されてゲートが第１のトランジスタの
ゲートに接続された駆動トランジスタであって当該第２の経路に流れる駆動電流をゲート
に接続された第１の電圧保持素子に保持された電圧に応じて制御する駆動トランジスタ（
図１２における駆動トランジスタＴdrに相当する）と、第１の経路に介挿された第２のト
ランジスタ（図１２におけるトランジスタＴ2に相当する）と、第１の経路に流れるデー
タ電流に応じた電圧を保持する第２の電圧保持素子（図１２における容量Ｃ2に相当する
）と、第２の経路に介挿されてゲートが第２のトランジスタのゲートに接続された電流供
給トランジスタであって当該第２の経路に流れる駆動電流をゲートに接続された第２の電
圧保持素子に保持された電圧に応じて制御する電流供給トランジスタ（図１２における電
流供給トランジスタＴcに相当する）と、電流供給トランジスタのゲートにバイアス電圧
を印加するためのバイアス回路とを具備することにある。この構成においても、第５の特
徴に係る画素回路と同様に、各トランジスタによってカスコード型のカレントミラー回路
（特に広振幅型のカレントミラー回路と称される場合もある）が構成される。したがって
、電流供給トランジスタのドレイン電圧が変化しても駆動トランジスタのドレイン電流は
略一定に維持され、駆動トランジスタから電流供給トランジスタに流れ込む電流（すなわ
ち駆動電流）も略一定に維持される。
ところで、第５および第６の特徴に係る画素回路のようなカスコード型のカレントミラ
ー回路においては総てのトランジスタが飽和領域にて動作する。このため、これらの態様
に係る画素回路においては高い電源電圧が必要となり、低消費電力化の要請に逆行する結
果を招きかねない。この問題を解決するために、第５および第６の特徴に係る画素回路に
おいては、電流供給トランジスタのゲートにバイアス電圧を印加するバイアス回路が配置
されている。このように電流供給トランジスタのゲートに対してバイアス電圧を印加すれ
ば当該電流供給トランジスタのドレイン電圧を低下させることができるから、画素回路の
駆動のために必要となる電源電圧を低減することが可能となる。
より具体的には、バイアス回路は、電源間に設けられた第３の経路に介挿されてダイオ
ード接続されたトランジスタであってゲートが電流供給トランジスタのゲートに接続され
たバイアス用トランジスタ（図９ないし図１２におけるバイアス用トランジスタＴbに相
当する）を有する。この構成によれば、バイアス用トランジスタのゲート電圧がバイアス
電圧として電流供給トランジスタのゲートに印加される。
以上に示した第１ないし第６の特徴に係る画素回路においては、駆動トランジスタのゲ
ートをフローティング状態とする手段（例えば図３におけるトランジスタ５１１や図５に
おけるトランジスタ５２１や図９におけるトランジスタ５３２に相当する）と、電流供給
トランジスタのゲートをフローティング状態とする手段（例えば図３におけるトランジス
タ５１２や図５におけるトランジスタ５２２や図９におけるトランジスタ５３１に相当す
る）とが設けられる。この構成によれば、画素回路をカレントミラー回路（カスコード型
またはウィルソン型）として動作させるか否かを、駆動トランジスタのゲートをフローテ
ィング状態とする手段と、電流供給トランジスタのゲートをフローティング状態とする手
段とによって切り替えることができるから、例えば、データ電流に応じた電圧を第１およ
び第２の電圧保持素子に保持する期間（実施形態における書込期間）においてのみカレン
トミラー回路を動作させることにより消費電力を低減することができる。
本発明に係る電気光学装置は、上述した複数の画素回路を面状（例えばマトリクス状）
に配列してなる。上述したように本発明に係る画素回路によれば所期の駆動電流を精度よ
く電気光学素子に流すことができるから、所期の階調特性を有する表示品位に優れた電気
光学装置が得られる。本発明に係る電気光学装置は電子機器の表示装置として採用され得
る。
なお、本発明の第５および第６の特徴に係る画素回路を適用した電気光学装置において
は、バイアス回路が画素回路ごとに設けられた構成のほか、バイアス回路が複数の画素回
路にわたって共用される構成も採用され得る。さらに詳述すると、第５の特徴に係る画素
回路を備えた電気光学装置は、面状に配列された複数の画素回路と、複数の画素回路につ
いて共用されて当該各画素回路にバイアス電圧を供給するバイアス回路とを具備し、複数
の画素回路の各々は、電源から電流源に至る第１の経路と、電源から電気光学素子に至る
第２の経路と、第１の経路に介挿された第１のトランジスタと、第１の経路に流れるデー
タ電流に応じた電圧を保持する第１の電圧保持素子と、第２の経路に介挿されてゲートが
第１のトランジスタのゲートに接続された駆動トランジスタであって当該第２の経路に流
れる駆動電流をゲートに接続された第１の電圧保持素子に保持された電圧に応じて制御す
る駆動トランジスタと、第１の経路に介挿されてドレインが第１のトランジスタのゲート
に接続された第２のトランジスタと、第１の経路に流れるデータ電流に応じた電圧を保持
する第２の電圧保持素子と、第２の経路に介挿されてゲートが第２のトランジスタのゲー
トに接続された電流供給トランジスタであって当該第２の経路に流れる駆動電流をゲート
に接続された第２の電圧保持素子に保持された電圧に応じて制御する電流供給トランジス
タとを有する。この構成によれば、バイアス回路が複数の画素回路の駆動のために共用さ
れるから、画素回路ごとにバイアス回路が設けられた構成と比較して構成の簡略化や製造
コストの低減が図られる。
一方、第６の特徴に係る画素回路を備えた電気光学装置は、面状に配列された複数の画
素回路と、複数の画素回路について共用されて当該各画素回路にバイアス電圧を供給する
バイアス回路とを具備し、複数の画素回路の各々は、電源から電流源に至る第１の経路と
、電源から電気光学素子に至る第２の経路と、第１の経路に介挿されてダイオード接続さ
れた第１のトランジスタと、第１の経路に流れるデータ電流に応じた電圧を保持する第１
の電圧保持素子と、第２の経路に介挿されてゲートが第１のトランジスタのゲートに接続
された駆動トランジスタであって当該第２の経路に流れる駆動電流をゲートに接続された
第１の電圧保持素子に保持された電圧に応じて制御する駆動トランジスタと、第１の経路
に介挿された第２のトランジスタと、第１の経路に流れるデータ電流に応じた電圧を保持
する第２の電圧保持素子と、第２の経路に介挿されてゲートが第２のトランジスタのゲー
トに接続された電流供給トランジスタであって当該第２の経路に流れる駆動電流をゲート
に接続された第２の電圧保持素子に保持された電圧に応じて制御する電流供給トランジス
タとを有する。この構成によっても、バイアス回路が複数の画素回路の駆動のために共用
されるから、画素回路ごとにバイアス回路が設けられた構成と比較して構成の簡略化や製
造コストの低減が図られる。
以下では図面を参照しながら本発明の実施形態を説明する。以下の実施形態に係る電気
光学装置は、電気光学素子たるＯＬＥＤ素子により複数の階調からなる画像を表示する装
置である。
＜Ａ：電気光学装置の構成＞
まず、図１を参照して、本発明に係る電気光学装置の具体的な形態を説明する。同図に
示されるように、電気光学装置１００は、Ｘ方向に延在するｍ本の選択線２０１とＹ方向
に延在するｎ本のデータ線３０３とを有する。選択線２０１とデータ線３０３との各交差
には画素回路５が配置されている。したがって、画素回路５は、Ｘ方向およびＹ方向にわ
たってｍ行×ｎ列のマトリクス状に配列する。これらの画素回路５には、電源の高位側電
圧Ｖddが印加された電源線４１と電源の低位側電圧Ｇｎｄが印加された電源線（図示略）
とが接続されている。
電気光学装置１００は、各選択線２０１と並行するようにＸ方向に延在するｍ本の点灯
制御線２０３を有する。各選択線２０１とこれに隣接する点灯制御線２０３との組は、ひ
とつの行に属するｎ個の画素回路５を制御するために共用される。選択線２０１および点
灯制御線２０３はＹドライバ２に接続されている。このＹドライバ２（走査線駆動回路）
は、ｍ本の選択線２０１の各々に供給される書込信号ＷＲ1、ＷＲ2、…、ＷＲmを水平走
査期間（１Ｈ）ごとに順番にアクティブレベル（Ｈレベル）とする。さらに詳述すると、
図２に示されるように、Ｙドライバ２は、各垂直走査期間（１Ｖ）の最初に供給されるパ
ルス信号を１水平走査期間に相当する周期のクロック信号ＣＬＹに従って順次にシフトす
ることによって選択信号Ｙ1、Ｙ2、…、Ｙmを生成するとともに、これらの選択信号Ｙ1、
Ｙ2、…、Ｙmとイネーブル信号ＥＮＢとの論理積を書込信号ＷＲ1、ＷＲ2、…、ＷＲmと
して各選択線２０１に出力する。イネーブル信号ＥＮＢは、各水平走査期間の始点から所
定の時間が経過した時点において立ち上がる一方、その水平走査期間の終点から所定の時
間だけ手前の時点において立ち下がる信号である。さらに、Ｙドライバ２は、選択信号Ｙ
1、Ｙ2、…、Ｙmのレベルを反転した信号をそれぞれ点灯制御信号ＥＲ1、ＥＲ2、…、Ｅ
Ｒmとして各点灯制御線２０３に出力する。
一方、図１に示されるように各データ線３０３はＸドライバ３に接続されている。この
Ｘドライバ３（データ線駆動回路）はデータ線３０３ごとに定電流回路３０１を有する。
各定電流回路３０１は、各選択線２０１に供給される書込信号ＷＲ1、ＷＲ2、…、ＷＲm
がアクティブレベルとなる期間（以下「書込期間」という）において、各画像の階調を指
定する画像データに応じたデータ電流Ｉdataを対応するデータ線３０３に流す回路である
。例えば、図２に示されるように、ｊ（ｊは１≦ｊ≦ｎを満たす自然数）列目のデータ線
３０３に接続された定電流回路３０１は、ｉ（ｉは１≦ｉ≦ｍを満たす自然数）行目の選
択線２０１に供給される書込信号ＷＲiがアクティブレベルとなる期間において、ｉ行ｊ
列の画素回路５に対する画像データに応じたデータ電流Ｉdata-jを当該データ線３０３に
流す。
また、図１に示されるように、各データ線３０３には、データ線３０３ごとに設けられ
たｎチャネル型のトランジスタ４３１のドレインが接続されている。これらのトランジス
タ４３１の各々は、ソースが電源線４１に共通に接続される一方、ゲートがプリチャージ
制御線４３に共通に接続されている。このプリチャージ制御線４３にはプリチャージ制御
信号ＰＲＣが供給される。図２に示されるように、プリチャージ制御信号ＰＲＣは各水平
走査期間のうち書込期間の直前にアクティブレベルとなる信号である。このプリチャージ
制御信号ＰＲＣによって総てのトランジスタ４３１がオン状態となる結果、総てのデータ
線３０３が書込期間に先立って一斉に電圧Ｖddにプリチャージされる。
＜Ｂ：画素回路の構成＞
次に、図１に示した電気光学装置１００のうち画素回路５の具体的な回路構成を説明す
る。
＜Ｂ−１ａ：第１実施形態＞
まず、図３を参照して、第１実施形態に係る画素回路５の構成を説明する。なお、同図
においてはｉ行ｊ列に位置するひとつの画素回路５のみが図示されているが、他の画素回
路５も同様の構成である。同図に示されるように、画素回路５は、電気光学素子たるＯＬ
ＥＤ素子５１と、トランジスタＴdr、Ｔc、Ｔer、Ｔsw、Ｔ1、Ｔ2、５１１および５１２
と、電圧保持素子として機能する容量Ｃ1およびＣ2とを有する。画素回路５に含まれる各
トランジスタは、ポリシリコンプロセスにより形成された薄膜トランジスタである。この
うちトランジスタＴdr、Ｔc、Ｔ1およびＴ2はｐチャネル型のトランジスタであり、トラ
ンジスタＴer、Ｔsw、５１１および５１２はｎチャネル型のトランジスタである。もっと
も、画素回路５を構成する各トランジスタの導電型は適宜に変更され得る。また、トラン
ジスタＴdr、Ｔc、Ｔ1およびＴ2のトランジスタサイズ（チャネル幅およびチャネル長）
は略同一である。
トランジスタＴerは、ＯＬＥＤ素子５１が実際に点灯する期間を規定するためのトラン
ジスタ（以下「点灯制御トランジスタ」という場合がある）であり、電源の高位側電圧Ｖ
ddが印加される電源線４１からＯＬＥＤ素子５１に至る経路５０２（本発明における「第
２の経路」に相当する）に介挿されている。より具体的には、点灯制御トランジスタＴer
は、ソースがＯＬＥＤ素子５１の陽極に接続されるとともにゲートが点灯制御線２０３に
接続されている。ＯＬＥＤ素子５１の陰極は電源の低位側電圧Ｇｎｄに接地されている。
また、経路５０２にはトランジスタＴdr（以下では「駆動トランジスタ」という場合があ
る）およびトランジスタＴc（以下「電流供給トランジスタ」という場合がある）が介挿
されている。駆動トランジスタＴdrおよび電流供給トランジスタＴcは、ＯＬＥＤ素子５
１に流れる駆動電流Ｉcを制御するためのトランジスタである。このうち電流供給トラン
ジスタＴcは、ドレインが点灯制御トランジスタＴerのドレインに接続されるとともにソ
ースが駆動トランジスタＴdrのドレインに接続されている。駆動トランジスタＴdrのソー
スは電源線４１に接続されている。このように、電源線４１からＯＬＥＤ素子５１に至る
経路５０２には、駆動トランジスタＴdrおよび電流供給トランジスタＴcと点灯制御トラ
ンジスタＴerとが電源線４１からみてこの順番に介挿されている。
一方、トランジスタＴswは電源線４１からデータ線３０３に至る経路５０１（本発明に
おける「第１の経路」に相当する）に介挿されたトランジスタ（以下「スイッチングトラ
ンジスタ」という場合がある）である。このスイッチングトランジスタＴswのドレインは
トランジスタＴ2のドレインに接続されている。トランジスタＴ2はゲートが電流供給トラ
ンジスタＴcのゲートに接続されるとともにソースがトランジスタＴ1のドレインに接続さ
れている。トランジスタＴ1は、ゲートが駆動トランジスタＴdrのゲートに接続されると
ともにソースが電源線４１に接続されている。このように、電源線４１からデータ線３０
３（さらには定電流回路３０１）に至る経路５０１には、トランジスタＴ1およびＴ2とス
イッチングトランジスタＴswとが電源線４１からみてこの順番に介挿されている。
容量Ｃ1およびＣ2の各々は、電源線４１から経路５０１およびデータ線３０３を介して
定電流回路３０１に流れるデータ電流Ｉdata-jに応じた電圧を保持するための素子である
。このうち容量Ｃ1は、トランジスタＴ1のゲート電圧を保持する素子であり、一端がトラ
ンジスタＴ1のゲートと駆動トランジスタＴdrのゲートとに接続され、他端が電源線４１
に接続されている。容量Ｃ2は、トランジスタＴ2のゲート電圧を保持する素子であり、一
端がトランジスタＴ2のゲートと電流供給トランジスタＴcのゲートとに接続され、他端が
電流供給トランジスタＴcのソースに接続されている。
トランジスタ５１１は、トランジスタＴ1のゲートとドレインとの間の導通および非導
通を書込信号ＷＲiに応じて切り替えるスイッチング素子である。同様に、トランジスタ
５１２は、トランジスタＴ2のゲートとドレインとの間の導通および非導通を書込信号Ｗ
Ｒiに応じて切り替えるスイッチング素子である。トランジスタ５１１および５１２のゲ
ートは選択線２０１に接続されている。これらのトランジスタ５１１および５１２がオン
状態になるとトランジスタＴ1およびＴ2がダイオード接続される。以上のように、画素回
路５は、トランジスタＴ2および電流供給トランジスタＴcのゲート同士が接続されてトラ
ンジスタＴ2がトランジスタ５１２を介してダイオード接続されたカレントミラー回路と
、トランジスタＴ1および駆動トランジスタＴdrのゲート同士が接続されてトランジスタ
Ｔ1がトランジスタ５１１を介してダイオード接続されたカレントミラー回路とがカスコ
ード接続された構成（いわゆるカスコード型のカレントミラー回路）を有する。このうち
トランジスタＴ2および電流供給トランジスタＴcからなるカレントミラー回路は、電流供
給トランジスタＴcのドレイン電圧Ｖd（さらにはＯＬＥＤ素子５１の両端間の電圧）に拘
わらず入出力電流比Ｍを略一定に維持するための手段として機能する。
以上の構成のもと、ｉ番目の選択線２０１が選択される水平走査期間において書込信号
ＷＲiがアクティブレベル（Ｈレベル）になると、スイッチングトランジスタＴswがオン
状態となって経路５０１がデータ線３０３と電気的に導通するとともに、トランジスタ５
１１および５１２がオン状態となってトランジスタＴ1およびＴ2がそれぞれダイオード接
続される。したがって、定電流回路３０１により生成されたデータ電流Ｉdata-jは、電源
線４１→トランジスタＴ1→トランジスタＴ2→スイッチングトランジスタＴsw→データ線
３０３という経路５０１を流れる。このとき、トランジスタＴ1のゲート電圧はデータ電
流Ｉdata-jに応じた電圧となって容量Ｃ1に保持される。同様に、トランジスタＴ2のゲー
ト電圧はデータ電流Ｉdata-jに応じた電圧となって容量Ｃ2に保持される。
次に、書込信号ＷＲiが非アクティブレベル（Ｌレベル）になると、スイッチングトラ
ンジスタＴswがオフ状態となって経路５０１とデータ線３０３とが電気的に絶縁される。
一方、駆動トランジスタＴdrおよび電流供給トランジスタＴcのゲート電圧はそれぞれ容
量Ｃ1およびＣ2によってデータ電流Ｉdata-jに応じた電圧に維持されている。したがって
、この状態において点灯制御信号ＥＲiがアクティブレベル（Ｈレベル）に遷移して点灯
制御トランジスタＴerがオン状態になると、今度はデータ電流Ｉdata-jに応じた駆動電流
Ｉcが、電源線４１→駆動トランジスタＴdr→電流供給トランジスタＴc→点灯制御トラン
ジスタＴer→ＯＬＥＤ素子５１という経路５０２を流れ、この結果としてＯＬＥＤ素子５
１が発光する。
ここで、図１４は、図３に示した構成における電流供給トランジスタＴcのドレイン電
圧Ｖdと入出力電流比Ｍ（＝駆動電流Ｉc／データ電流Ｉdata）との関係を示すグラフであ
る。同図においては横軸に電流供給トランジスタＴcのドレイン電圧Ｖdが示されるととも
に縦軸に入出力電流比Ｍが示され、さらに図１６および図１７に示した従来の画素回路８
の特性Ｐが比較対象として一点鎖線で示されている。図１４に示されるように、電流供給
トランジスタＴcのドレイン電圧Ｖdが所定値以上であれば、入出力電流比Ｍは電流供給ト
ランジスタＴcのドレイン電圧Ｖdに拘わらず一定値「１」を維持する。すなわち、ＯＬＥ
Ｄ素子５１は、電流供給トランジスタＴcのドレイン電圧Ｖdに拘わらず、データ電流Ｉda
taと略同一の駆動電流Ｉcによって駆動されるのである。したがって、本実施形態によれ
ば、データ電流Ｉd ataにより指示される目標の輝度と実際のＯＬＥＤ素子５１の発光輝
度とを精度よく一致させることができる。
＜Ｂ−１ｂ：第１実施形態の変形例＞
第１実施形態においては、トランジスタ５１１および５１２をそれぞれトランジスタＴ
1およびＴ2のゲートとドレインとの間に介挿した構成を例示したが、これに代えて図４の
構成も採用され得る。この構成においては、トランジスタ５１１がトランジスタＴ1とト
ランジスタＴ2との間に介挿されるとともに、トランジスタＴ1のゲートがトランジスタ５
１１のドレインに接続されている。同様に、トランジスタ５１２はトランジスタＴ2とス
イッチングトランジスタＴswとの間に介挿されるとともに、トランジスタＴ2のゲートが
トランジスタ５１２のドレインに接続されている。トランジスタ５１１および５１２のゲ
ートが選択線２０１に接続されている点は上記実施形態と同様である。この構成によって
も上記実施形態と同様の効果が得られる。本実施形態におけるトランジスタ５１１および
５１２は駆動トランジスタＴdrのゲートと電流供給トランジスタＴcのゲートとをフロー
ティング状態とする手段として機能する。
＜Ｂ−２ａ：第２実施形態＞
次に、図５を参照して、第２実施形態に係る画素回路５の構成を説明する。なお、同図
においてはｉ行ｊ列に位置するひとつの画素回路５のみが図示されているが、他の画素回
路５も同様の構成である。同図に示されるように、画素回路５は、電気光学素子たるＯＬ
ＥＤ素子５１と、トランジスタＴdr、Ｔc、Ｔer、Ｔsw、Ｔ1、５２１および５２２と、電
圧保持素子として機能する容量Ｃ1およびＣ2とを有する。画素回路５に含まれる各トラン
ジスタは、ポリシリコンプロセスにより形成された薄膜トランジスタである。また、トラ
ンジスタＴdr、ＴcおよびＴ1はｐチャネル型のトランジスタであり、トランジスタＴer、
Ｔsw、５２１および５２２はｎチャネル型のトランジスタである。もっとも、画素回路５
を構成する各トランジスタの導電型は適宜に変更され得る。また、トランジスタＴdr、Ｔ
cおよびＴ1のトランジスタサイズ（チャネル幅およびチャネル長）は略同一である。
第１実施形態と同様に、点灯制御トランジスタＴerは、電源の高位側電圧Ｖddが印加さ
れる電源線４１からＯＬＥＤ素子５１に至る経路５０２に介挿されている。より具体的に
は、点灯制御トランジスタＴerは、ソースがＯＬＥＤ素子５１の陽極に接続されるととも
にゲートが点灯制御線２０３に接続されている。ＯＬＥＤ素子５１の陰極は電源の低位側
電圧Ｇｎｄに接地されている。また、経路５０２には駆動トランジスタＴdrおよび電流供
給トランジスタＴcが介挿されている。駆動トランジスタＴdrおよび電流供給トランジス
タＴcは、ＯＬＥＤ素子５１に流れる駆動電流Ｉcを制御するためのトランジスタである。
このうち電流供給トランジスタＴcは、ドレインが点灯制御トランジスタＴerのドレイン
に接続されるとともにソースが駆動トランジスタＴdrのドレインに接続されている。駆動
トランジスタＴdrのソースは電源線４１に接続されている。このように、電源線４１から
ＯＬＥＤ素子５１に至る経路５０２には、駆動トランジスタＴdrおよび電流供給トランジ
スタＴcと点灯制御トランジスタＴerとが電源線４１からみてこの順番に介挿されている
。
一方、スイッチングトランジスタＴswは電源線４１からデータ線３０３に至る経路５０
１に介挿され、ソースがデータ線３０３に接続されるとともにゲートが選択線２０１に接
続されている。一方、スイッチングトランジスタＴswのドレインはトランジスタＴ1のド
レインに接続されている。トランジスタＴ1は、ゲートが駆動トランジスタＴdrのゲート
に接続されるとともにソースが電源線４１に接続されている。このように、電源線４１か
らデータ線３０３に至る経路５０１には、トランジスタＴ1とスイッチングトランジスタ
Ｔswとが介挿されている。
容量Ｃ1およびＣ2は、電源線４１からデータ線３０３を介して定電流回路３０１に流れ
るデータ電流Ｉdata-jに応じた電圧を保持するための素子である。このうち容量Ｃ1は、
一端がトランジスタＴ1のゲートと駆動トランジスタＴdrのゲートとに対して共通に接続
され、他端が駆動トランジスタＴdrのソース（したがって電源線４１）に接続されている
。一方、容量Ｃ2は、一端が電流供給トランジスタＴcのゲートに接続され、他端が電流供
給トランジスタＴcのソースに接続されている。
トランジスタ５２１は、駆動トランジスタＴdrのゲートとドレインとの間の導通および
非導通を書込信号ＷＲiに応じて切り替えるスイッチング素子である。一方、容量Ｃ2の一
端が接続された電流供給トランジスタＴcのゲートはトランジスタ５２２を介して経路５
０１に接続されている。このトランジスタ５２２は電流供給トランジスタＴcのゲートと
経路５０１との間の導通および非導通を書込信号ＷＲiに応じて切り替えるスイッチング
素子である。トランジスタ５２１および５２２のゲートは選択線２０１に接続されている
。
以上の構成のもと、ｉ番目の選択線２０１が選択される水平走査期間において書込信号
ＷＲiがアクティブレベル（Ｈレベル）に遷移してトランジスタ５２１および５２２がオ
ン状態になると、駆動トランジスタＴdrがダイオード接続されるとともに、容量Ｃ2の一
端と電流供給トランジスタＴcのゲートとが経路５０１と導通することとなる。このとき
、定電流回路３０１により生成されたデータ電流Ｉdata-jが経路５０１を介してデータ線
３０３に流れる。したがって、トランジスタＴ1のゲート電圧はデータ電流Ｉdata-jに応
じた電圧となって容量Ｃ1に保持される。一方、電流供給トランジスタＴcのゲート電圧は
データ電流Ｉdata-jに応じた電圧となって容量Ｃ2に保持される。
次に、書込信号ＷＲiが非アクティブレベル（Ｌレベル）に遷移すると、トランジスタ
５２１および５２２がオフ状態になるが駆動トランジスタＴdrおよび電流供給トランジス
タＴcのゲート電圧はそれぞれ容量Ｃ1およびＣ2によって維持される。この後、点灯制御
信号ＥＲiがアクティブレベルになると、点灯制御トランジスタＴerがオン状態となる。
したがって、今度はデータ電流Ｉdata-jに応じた駆動電流Ｉcが経路５０２を介してＯＬ
ＥＤ素子５１に流れ、この結果としてＯＬＥＤ素子５１が発光する。
本実施形態においても、電流供給トランジスタＴcのドレイン電圧Ｖdと入出力電流比Ｍ
（＝駆動電流Ｉc／データ電流Ｉdata）との関係は図１４に実線で示す特性となる。同図
に示されるように、電流供給トランジスタＴcのドレイン電圧Ｖdが所定値以上であれば、
入出力電流比Ｍは電流供給トランジスタＴcのドレイン電圧Ｖdに拘わらず一定値「１」を
維持する。すなわち、ＯＬＥＤ素子５１は、電流供給トランジスタＴcのドレイン電圧Ｖd
に拘わらず、データ電流Ｉdataと略同一の駆動電流Ｉcによって駆動されるのである。し
たがって、本実施形態によれば、データ電流Ｉdataにより指示される目標の輝度と実際の
ＯＬＥＤ素子５１の発光輝度とを精度よく一致させることができる。
＜Ｂ−２ｂ：第２実施形態の変形例＞
（１）第１変形例
図６に示される画素回路５は、図５に示した画素回路５のトランジスタ５２２に代えて
、ｐチャネル型のトランジスタＴ2とｎチャネル型のトランジスタ５２３とを有する。こ
のうちトランジスタＴ2のトランジスタサイズ（チャネル幅およびチャネル長）は、駆動
トランジスタＴdrや電流供給トランジスタＴcやトランジスタＴ1のトランジスタサイズと
略同一である。このトランジスタＴ2は経路５０１に介挿され、当該経路５０１に流れる
データ電流Ｉdata-jに応じたゲート電圧を発生する。トランジスタＴ2のゲートは容量Ｃ2
の一端が接続された電流供給トランジスタＴcのゲートに接続されている。一方、トラン
ジスタ５２３は、トランジスタＴ2のゲートとドレインとの間の導通状態を書込信号ＷＲi
に応じて切り替えるスイッチング素子であり、そのゲートが選択線２０１に接続されてい
る。したがって、書込信号ＷＲiがアクティブレベルに遷移してトランジスタ５２３がオ
ン状態になるとトランジスタＴ2はダイオード接続される。この画素回路５における電流
供給トランジスタＴcのドレイン電圧Ｖdと入出力電流比Ｍとの関係は図１４のグラフと同
様になる。
（２）第２変形例
図５に示した第２実施形態の画素回路５においてはトランジスタ５２２を電流供給トラ
ンジスタＴcのゲートと経路５０１との間に介挿した構成を例示したが、これに代えて、
図７の構成も採用され得る。同図に示される画素回路５においては、電流供給トランジス
タＴcのゲートが経路５０１に対して直接に（すなわちトランジスタを介することなく）
接続される。その代わりに、ゲートが選択線２０１に接続されたトランジスタ５２４が経
路５０１に介挿されて、経路５０１の導通および非導通（換言すればデータ電流Ｉdataの
流れの有無）が書込信号ＷＲiに応じて切り替えられるようになっている。この画素回路
５によっても、第２実施形態と同様の効果が得られる。
（３）第３変形例
図６に示した画素回路５においてはトランジスタ５２３がトランジスタＴ2のゲートと
ドレインとの間に介挿された構成を例示したが、この構成においても図７と同様にトラン
ジスタ５２４を用いた構成が採用され得る。すなわち、図８に示される画素回路５におい
ては、トランジスタＴ2のゲートと電流供給トランジスタＴcのゲートとが経路５０１に対
して直接に接続される一方、ゲートが選択線２０１に接続されたトランジスタ５２４が経
路５０１に介挿されて、経路５０１の導通および非導通（換言するとトランジスタＴ2が
ダイオード接続されるか否か）が書込信号ＷＲiに応じて切り替えられるようになってい
る。この画素回路５によっても第２実施形態と同様の効果が得られる。
＜Ｂ−３ａ：第３実施形態＞
次に、図９を参照して、第３実施形態に係る画素回路５の構成を説明する。なお、同図
においてはｉ行ｊ列に位置するひとつの画素回路５のみが図示されているが、他の画素回
路５も同様の構成である。同図に示されるように、画素回路５は、電気光学素子たるＯＬ
ＥＤ素子５１と、トランジスタＴer、Ｔsw、Ｔdr、Ｔc、Ｔ1、Ｔ2、５３１、５３２およ
びＴbと、電圧保持素子として機能する容量Ｃ1およびＣ2とを有する。画素回路５に含ま
れる各トランジスタは、ポリシリコンプロセスにより形成された薄膜トランジスタである
。このうちトランジスタＴdr、Ｔc、Ｔ1、Ｔ2およびＴbはｐチャネル型のトランジスタで
あり、トランジスタＴer、Ｔsw、５３１および５３２はｎチャネル型のトランジスタであ
る。もっとも、画素回路５を構成する各トランジスタの導電型は適宜に変更され得る。ま
た、トランジスタＴdr、Ｔc、Ｔ1およびＴ2のトランジスタサイズ（チャネル幅およびチ
ャネル長）は略同一である。
点灯制御トランジスタＴerは、電源線４１からＯＬＥＤ素子５１に至る経路５０２に介
挿されている。より具体的には、点灯制御トランジスタＴerは、ソースがＯＬＥＤ素子５
１の陽極に接続されるとともにゲートが点灯制御線２０３に接続されている。ＯＬＥＤ素
子５１の陰極は電源の低位側電圧Ｇｎｄに接地されている。また、経路５０２には駆動ト
ランジスタＴdrおよび電流供給トランジスタＴcが介挿されている。駆動トランジスタＴd
rおよび電流供給トランジスタＴcは、ＯＬＥＤ素子５１に流れる駆動電流Ｉcを制御する
ためのトランジスタである。このうち電流供給トランジスタＴcは、ドレインが点灯制御
トランジスタＴerのドレインに接続されるとともにソースが駆動トランジスタＴdrのドレ
インに接続されている。駆動トランジスタＴdrのソースは電源の電源線４１に接続されて
いる。このように、電源線４１からＯＬＥＤ素子５１に至る経路には、駆動トランジスタ
Ｔdrおよび電流供給トランジスタＴcと点灯制御トランジスタＴerとが電源線４１からみ
てこの順番に介挿されている。
一方、スイッチングトランジスタＴswは電源線４１からデータ線３０３に至る経路５０
１に介挿され、ソースがデータ線３０３に接続されるとともにゲートが選択線２０１に接
続されている。一方、経路５０１にはトランジスタＴ1およびＴ2が介挿されている。この
うちトランジスタＴ2は、ドレインがスイッチングトランジスタＴswのドレインに接続さ
れる一方、ソースがトランジスタＴ1のドレインに接続されている。トランジスタＴ1のソ
ースは電源線４１に接続されている。このように、電源線４１からデータ線３０３に至る
経路５０１には、トランジスタＴ1およびＴ2とスイッチングトランジスタＴswとが電源線
４１からみてこの順番に介挿されている。
電流供給トランジスタＴcのゲートはトランジスタＴ2のゲートに接続されている。同様
に、駆動トランジスタＴdrのゲートはトランジスタＴ1のゲートに接続されている。さら
に、トランジスタＴ1および駆動トランジスタＴdrのゲートはトランジスタ５３２を介し
て経路５０１に接続される。このトランジスタ５３２は、ゲートが選択線２０１に接続さ
れており、トランジスタＴ1のゲートと経路５０１との間の導通および非導通を書込信号
ＷＲiに応じて切り替えるスイッチング素子として機能する。
容量Ｃ1およびＣ2は、電源線４１から経路５０１およびデータ線３０３を介して定電流
回路３０１に流れるデータ電流Ｉdata-jに応じた電圧を保持する素子である。このうち容
量Ｃ1は、一端が駆動トランジスタＴdrおよびトランジスタＴ1のゲートに接続され、他端
が駆動トランジスタＴdrのソース（したがって電源線４１）に接続されている。一方、容
量Ｃ2は、一端が電流供給トランジスタＴcおよびトランジスタＴ2のゲートに接続され、
他端が電流供給トランジスタＴcのソースに接続されている。
以上の構成のもと、ｉ番目の選択線２０１が選択される水平走査期間において書込信号
ＷＲiがアクティブレベルに遷移してスイッチングトランジスタＴswおよびトランジスタ
５３２がオン状態になると、定電流回路３０１により生成されたデータ電流Ｉdata-jが経
路５０１を介してデータ線３０３に流れる。このとき、トランジスタＴ1およびＴ2のゲー
ト電圧はデータ電流Ｉdata-jに応じた電圧となり、それぞれ容量Ｃ1およびＣ2に保持され
る。次に、書込信号ＷＲiが非アクティブレベル（Ｌレベル）に遷移すると、スイッチン
グトランジスタＴswおよびトランジスタ５３２がオフ状態となって経路５０１とデータ線
３０３とが電気的に絶縁される。一方、駆動トランジスタＴdrおよび電流供給トランジス
タＴcのゲート電圧はそれぞれ容量Ｃ1およびＣ2によってデータ電流Ｉdata-jに応じた電
圧に維持されている。したがって、この状態において点灯制御信号ＥＲiがアクティブレ
ベルに遷移して点灯制御トランジスタＴerがオン状態になると、今度はデータ電流Ｉdata
-jに応じた駆動電流Ｉcが経路５０２を介してＯＬＥＤ素子５１に流れ、この結果として
ＯＬＥＤ素子５１が発光する。このように画素回路５においては、経路５０１のデータ電
流Ｉdata-jに応じた駆動電流Ｉcが経路５０２に流れる。すなわち、データ電流Ｉdata-j
が流れる期間と駆動電流Ｉcが流れる期間とは異なるものの、実質的には駆動トランジス
タＴdrおよび電流供給トランジスタＴcとトランジスタＴ1およびＴ2とがカスコード型の
カレントミラー回路として機能すると捉えることができる。
本実施形態においても、電流供給トランジスタＴcのドレイン電圧Ｖdと入出力電流比Ｍ
（＝駆動電流Ｉc／データ電流Ｉdata）との関係は図１４に実線で示す特性となる。同図
に示されるように、電流供給トランジスタＴcのドレイン電圧Ｖdが所定値以上であれば、
入出力電流比Ｍは電流供給トランジスタＴcのドレイン電圧Ｖdに拘わらず一定値「１」を
維持する。すなわち、ＯＬＥＤ素子５１は、電流供給トランジスタＴcのドレイン電圧Ｖd
に拘わらず、データ電流Ｉdataと略同一の駆動電流Ｉcによって駆動されるのである。し
たがって、本実施形態によれば、データ電流Ｉdataにより指示される目標の輝度と実際の
ＯＬＥＤ素子５１の発光輝度とを精度よく一致させることができる。
ところで、駆動トランジスタＴdrおよび電流供給トランジスタＴcとトランジスタＴ1お
よびＴ2とがカレントミラー回路として機能するためにはこれらのトランジスタの総てを
飽和領域において動作させる必要がある。このため、単純にカスコード型のカレントミラ
ー回路を画素回路５に採用した場合には電源線４１の電位（電源の高位側電圧Ｖdd）を比
較的高い電位に設定することが必要となり、したがって電気光学装置１００の消費電力の
低減を妨げる一因ともなり得る。この問題を解消すべく、本実施形態に係る画素回路５は
、図９に示されるようにトランジスタ５３１およびＴbを備えている。これらのトランジ
スタ５３１およびＴbはバイアス電圧を電流供給トランジスタＴcのゲートに印加するため
の回路（本発明における「バイアス回路」に相当する）として機能する。詳述すると以下
の通りである。
トランジスタＴbは電源線４１から定電流源４３に至る経路５０３（本発明における「
第３の経路」に相当する）に介挿されたトランジスタ（以下「バイアス用トランジスタ」
という場合がある）である。すなわち、バイアス用トランジスタＴbは、ドレインが定電
流源４３に接続される一方、ソースが電源線４１に接続されている。定電流源４３は、予
め定められた電流を経路５０３に流すための回路である（図１においては図示が省略され
ている）。この定電流源４３は、Ｙ方向に列をなすｍ個の画素ごとに設けられ、各定電流
源４３が略同一の電流を生成する。バイアス用トランジスタＴbはゲートとドレインとが
ダイオード接続されている。さらに、バイアス用トランジスタＴbのゲートはトランジス
タ５３１を介して電流供給トランジスタＴcのゲート（トランジスタＴ2のゲート）に接続
されている。トランジスタ５３１は、バイアス用トランジスタＴbのゲートと電流供給ト
ランジスタＴcのゲートとの導通および非導通を書込信号ＷＲiに応じて切り替えるスイッ
チング素子であり、そのゲートが選択線２０１に接続されている。
この構成において、バイアス用トランジスタＴbのゲート電圧は経路５０３に流れる電
流に応じた電圧となる。そして、書込信号ＷＲiがアクティブレベルに遷移してトランジ
スタ５３１がオン状態になると、このバイアス用トランジスタＴbのゲート電圧がバイア
ス電圧として電流供給トランジスタＴcのゲートに印加される。この構成によれば、バイ
アス電圧を印加しない構成と比較して電流供給トランジスタＴcのドレイン電圧を低下さ
せることができるから、定電流源４３とバイアス用トランジスタＴbおよびトランジスタ
５３１とを設けない構成と比較して、必要となる電源電圧は低減される。したがって、本
実施形態によれば電気光学装置１００の消費電力を低減することができる。
＜Ｂ−３ｂ：第３実施形態の変形例＞
（１）第１変形例
第３実施形態においてはバイアス用トランジスタＴbのゲートと電流供給トランジスタ
Ｔcのゲートとの間にトランジスタ５３１を介在させた構成を例示したが、これに代えて
図１０の構成も採用され得る。図１０に示される画素回路５においては、トランジスタ５
３１がトランジスタＴ2のゲートと電流供給トランジスタＴcのゲートとの間に介挿され、
トランジスタＴ2のゲートがバイアス用トランジスタＴbのゲートに接続されている。この
構成においても、トランジスタ５３１が書込信号ＷＲiに応じてオン状態となった場合に
限って（すなわち書込期間に限って）バイアス用トランジスタＴbのゲートと電流供給ト
ランジスタＴcのゲートとが導通するから、第３実施形態と同様の効果が奏される。また
、図９の構成に代えて、図１１に示されるようにトランジスタ５３１がバイアス用トラン
ジスタＴbのゲートとドレインとの間に介挿された構成も採用され得る。図１１に示され
る画素回路５によれば、トランジスタ５３１が書込信号ＷＲiに応じてオン状態になった
場合に限って（すなわち書込期間に限って）バイアス用トランジスタＴbがダイオード接
続されるから、上記実施形態と同様に書込期間においてのみバイアス電圧が電流供給トラ
ンジスタＴcのゲートに印加される。これらの構成によっても第３実施形態と同様の効果
が得られる。さらに、トランジスタ５３１を設けず、バイアス用トランジスタＴbのゲー
トが電流供給トランジスタＴcのゲートに対して直接に接続された構成も採用され得る。
（２）第２変形例
図９においてはトランジスタＴ1のゲートとトランジスタＴ2のドレインとの間にトラン
ジスタ５３２を介在させた構成を例示したが、これに代えて図１２の構成も採用され得る
。図１２に示される画素回路５においては、トランジスタＴ1のゲートとドレインとの間
にトランジスタ５３２が介挿され、これがオン状態になるとトランジスタＴ1がダイオー
ド接続されるようになっている。この構成によっても第３実施形態と同様の効果が得られ
る。
（３）第３変形例
第３実施形態においては画素回路５ごとにバイアス用トランジスタＴbが設けられた構
成を例示したが、複数の画素回路５にバイアス電圧を供給するためにひとつのバイアス用
トランジスタＴbが共用される構成も採用され得る。例えば図１３に示されるように、電
源線４１から定電流源４３に至る経路５０３に介挿されたバイアス用トランジスタＴbの
ゲートから複数の画素回路５に至るように設けられた配線を介して、これらの画素回路５
に対してバイアス用トランジスタＴbのゲート電圧が共通のバイアス電圧として供給され
る構成としてもよい。なお。図１３においては、選択線２０１やデータ線３０３などバイ
アス電圧の印加に関係のない要素については図示が省略されている。また、第３実施形態
や図１３に示される構成においては、バイアス電圧を生成するための手段として定電流源
４３とバイアス用トランジスタＴbとを用いた構成を例示したが、バイアス電圧を生成す
るための構成は任意である。例えば、定電圧源により生成された電圧がバイアス電圧とし
て各画素回路５に供給される構成も採用され得る。
＜Ｃ：その他の形態＞
以上に例示した各実施形態には種々の変形が加えられる。具体的な変形の態様を例示す
れば以下の通りである。
（１）各実施形態においては、容量Ｃ1およびＣ2の一端が駆動トランジスタＴdrのソース
（すなわち電源線４１）および電流供給トランジスタＴcのソースにそれぞれ接続された
構成を例示したが、これらの一端は他の箇所に接続されていてもよい。要するに、略一定
の電圧が印加されている箇所に容量Ｃ1およびＣ2の一端が接続されており、その結果とし
てトランジスタＴ1（あるいは駆動トランジスタＴdr）およびトランジスタＴ2（あるいは
電流供給トランジスタＴc）のゲート電圧がそれぞれ容量Ｃ1およびＣ2に保持される構成
であれば足りる。
（２）各実施形態においてはＯＬＥＤ素子５１が発光する期間を点灯制御信号ＥＲiによ
り規定する構成を例示したが、点灯制御線２０３およびこれにより制御される点灯制御ト
ランジスタＴerは必須の要素ではない。例えば、電流供給トランジスタＴcのドレインが
ＯＬＥＤ素子５１の陽極に対して直接に接続された構成も採用され得る。この構成におい
ては、書込期間内においてもＯＬＥＤ素子５１に駆動電流Ｉcが流れて発光することとな
る。
（３）本発明はＯＬＥＤ素子以外の電気光学素子を用いた電気光学装置にも適用され得る
。例えば、発光ダイオード（ＬＥＤ（Light Emitting Diode））を電気光学素子として用
いて画像を表示する電気光学装置にも本発明は適用され得る。本発明によれば電気光学素
子の電圧に拘わらず入出力電流比Ｍを略一定に維持することができるから、電流により駆
動される電気光学素子（いわゆる電流駆動型の電気光学素子）を用いた電気光学装置に本
発明は特に好適である。
＜Ｄ：電子機器＞
次に、本発明に係る電気光学装置を表示部として備える電子機器について説明する。図
１５は、本発明に係る電気光学装置を表示装置として備えた携帯電話機の構成を示す斜視
図である。この図に示されるように、携帯電話機１１００は、利用者により操作される複
数の操作ボタン１１０２、他の端末装置から受信した音声を出力する受話口１１０４、お
よび他の端末装置に送信される音声を入力する送話口１１０６のほかに、上記実施形態に
係る電気光学装置１００を有する。
なお、本発明に係る電気光学装置が利用され得る電子機器としては、図１５に示される
携帯電話機のほかにも、ノート型パソコンや、液晶テレビ、ビューファインダ型（または
モニタ直視型）のビデオレコーダ、デジタルカメラ、カーナビゲーション装置、ページャ
、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、
タッチパネルを備えた機器等などが挙げられる。
本発明の実施形態に係る電気光学装置の全体構成を示すブロック図である。 同電気光学装置における各信号の波形を示すタイミングチャートである。 本発明の第１実施形態に係る画素回路の構成を示す回路図である。 第１実施形態の変形例に係る画素回路の構成を示す回路図である。 本発明の第２実施形態に係る画素回路の構成を示す回路図である。 第２実施形態の変形例に係る画素回路の構成を示す回路図である。 第２実施形態に係る画素回路の他の例を示す回路図である。 第２実施形態に係る画素回路の他の例を示す回路図である。 本発明の第３実施形態に係る画素回路の構成を示す回路図である。 第３実施形態の変形例に係る画素回路の構成を示す回路図である。 第３実施形態の変形例に係る画素回路の構成を示す回路図である。 第３実施形態の変形例に係る画素回路の構成を示す回路図である。 第３実施形態の変形例に係る画素回路の構成を示す回路図である。 電流供給トランジスタのドレイン電圧と入出力電流比との関係を示すグラフである。 本発明に係る電子機器の一例たる携帯電話機の構成を示す斜視図である。 従来の画素回路の構成を示す回路図である。 従来の画素回路における駆動トランジスタのドレイン電圧と入出力電流比との関係を示すグラフである。
符号の説明
１００…電気光学装置、２…Ｙドライバ、２０１…選択線、２０３…点灯制御線、３…Ｘ
ドライバ、３０１…定電流回路、３０３…データ線、４１…電源線、４３…定電流源、５
…画素回路、５０１，５０２，５０３…電流経路、５１…ＯＬＥＤ素子、Ｔdr…駆動トラ
ンジスタ、Ｔc…電流供給トランジスタ、Ｔer…点灯制御トランジスタ、Ｔsw…スイッチ
ングトランジスタ、Ｔ1…トランジスタ（第１のトランジスタ）、Ｔ2…トランジスタ（第
２のトランジスタ）、Ｔb…バイアス用トランジスタ、５１１，５１２，５２１，５２２
，５２３，５２４，５３１，５３２…トランジスタ、Ｃ1…容量（第１の電圧保持素子）
、Ｃ2…容量（第２の電圧保持素子）、Ｙi…選択信号、ＥＮＢ…イネーブル信号、ＰＲＣ
…プリチャージ制御信号、ＷＲi…書込信号、ＥＲi…点灯制御信号、Ｉdata-j…データ電
流、Ｉc…駆動電流。

Claims (12)

  1. 電源から電流源に至る第１の経路と、
    前記電源から電気光学素子に至る第２の経路と、
    前記第１の経路に介挿されてダイオード接続された第１のトランジスタと、
    前記第１の経路に流れるデータ電流に応じた電圧を保持する電圧保持素子と、
    前記第２の経路に介挿されてゲートが前記第１のトランジスタのゲートに接続された駆
    動トランジスタであって当該第２の経路に流れる駆動電流をゲートに接続された前記電圧
    保持素子に保持された電圧に応じて制御する駆動トランジスタと、
    前記データ電流と前記駆動電流との比を前記電気光学素子の電圧に拘わらず略一定に維
    持する維持手段と
    を具備する画素回路。
  2. 電源から電流源に至る第１の経路と、
    前記電源から電気光学素子に至る第２の経路と、
    前記第１の経路に介挿されてダイオード接続された第１のトランジスタと、
    前記第１の経路に流れるデータ電流に応じた電圧を保持する第１の電圧保持素子と、
    前記第２の経路に介挿されてゲートが前記第１のトランジスタのゲートに接続された駆
    動トランジスタであって当該第２の経路に流れる駆動電流をゲートに接続された前記第１
    の電圧保持素子に保持された電圧に応じて制御する駆動トランジスタと、
    前記第１の経路に介挿されてダイオード接続された第２のトランジスタと、
    前記第１の経路に流れるデータ電流に応じた電圧を保持する第２の電圧保持素子と、
    前記第２の経路に介挿されてゲートが前記第２のトランジスタのゲートに接続された電
    流供給トランジスタであって当該第２の経路に流れる駆動電流をゲートに接続された前記
    第２の電圧保持素子に保持された電圧に応じて制御する電流供給トランジスタと
    を具備する画素回路。
  3. 電源から電流源に至る第１の経路と、
    前記電源から電気光学素子に至る第２の経路と、
    前記第１の経路に介挿された第１のトランジスタと、
    前記第１の経路に流れるデータ電流に応じた電圧を保持する第１の電圧保持素子と、
    前記第２の経路に介挿されるとともにダイオード接続されてゲートが前記第１のトラン
    ジスタのゲートに接続された駆動トランジスタであって当該第２の経路に流れる駆動電流
    をゲートに接続された前記第１の電圧保持素子に保持された電圧に応じて制御する駆動ト
    ランジスタと、
    前記第１の経路に流れるデータ電流に応じた電圧を保持する第２の電圧保持素子と、
    前記第２の経路に介挿されてゲートが前記第１の経路に接続された電流供給トランジス
    タであって当該第２の経路に流れる駆動電流をゲートに接続された前記第２の電圧保持素
    子に保持された電圧に応じて制御する電流供給トランジスタと
    を具備する画素回路。
  4. 電源から電流源に至る第１の経路と、
    前記電源から電気光学素子に至る第２の経路と、
    前記第１の経路に介挿された第１のトランジスタと、
    前記第１の経路に流れるデータ電流に応じた電圧を保持する第１の電圧保持素子と、
    前記第２の経路に介挿されるとともにダイオード接続されてゲートが前記第１のトラン
    ジスタのゲートに接続された駆動トランジスタであって当該第２の経路に流れる駆動電流
    をゲートに接続された前記第１の電圧保持素子に保持された電圧に応じて制御する駆動ト
    ランジスタと、
    前記第１の経路に流れるデータ電流に応じた電圧を保持する第２の電圧保持素子と、
    前記第１の経路に介挿されてダイオード接続された第２のトランジスタと、
    前記第２の経路に介挿されてゲートが前記第２のトランジスタのゲートに接続された電
    流供給トランジスタであって当該第２の経路に流れる駆動電流をゲートに接続された前記
    第２の電圧保持素子に保持された電圧に応じて制御する電流供給トランジスタと
    を具備する画素回路。
  5. 電源から電流源に至る第１の経路と、
    前記電源から電気光学素子に至る第２の経路と、
    前記第１の経路に介挿された第１のトランジスタと、
    前記第１の経路に流れるデータ電流に応じた電圧を保持する第１の電圧保持素子と、
    前記第２の経路に介挿されてゲートが前記第１のトランジスタのゲートに接続された駆
    動トランジスタであって当該第２の経路に流れる駆動電流をゲートに接続された前記第１
    の電圧保持素子に保持された電圧に応じて制御する駆動トランジスタと、
    前記第１の経路に介挿されてドレインが前記第１のトランジスタのゲートに接続された
    第２のトランジスタと、
    前記第１の経路に流れるデータ電流に応じた電圧を保持する第２の電圧保持素子と、
    前記第２の経路に介挿されてゲートが前記第２のトランジスタのゲートに接続された電
    流供給トランジスタであって当該第２の経路に流れる駆動電流をゲートに接続された前記
    第２の電圧保持素子に保持された電圧に応じて制御する電流供給トランジスタと、
    前記電流供給トランジスタのゲートにバイアス電圧を印加するためのバイアス回路と
    を具備する画素回路。
  6. 電源から電流源に至る第１の経路と、
    前記電源から電気光学素子に至る第２の経路と、
    前記第１の経路に介挿されてダイオード接続された第１のトランジスタと、
    前記第１の経路に流れるデータ電流に応じた電圧を保持する第１の電圧保持素子と、
    前記第２の経路に介挿されてゲートが前記第１のトランジスタのゲートに接続された駆
    動トランジスタであって当該第２の経路に流れる駆動電流をゲートに接続された前記第１
    の電圧保持素子に保持された電圧に応じて制御する駆動トランジスタと、
    前記第１の経路に介挿された第２のトランジスタと、
    前記第１の経路に流れるデータ電流に応じた電圧を保持する第２の電圧保持素子と、
    前記第２の経路に介挿されてゲートが前記第２のトランジスタのゲートに接続された電
    流供給トランジスタであって当該第２の経路に流れる駆動電流をゲートに接続された前記
    第２の電圧保持素子に保持された電圧に応じて制御する電流供給トランジスタと、
    前記電流供給トランジスタのゲートにバイアス電圧を印加するためのバイアス回路と
    を具備する画素回路。
  7. 前記バイアス回路は、電源間に設けられた第３の経路に介挿されてダイオード接続され
    たトランジスタであってゲートが前記電流供給トランジスタのゲートに接続されたバイア
    ス用トランジスタを具備する
    請求項５または請求項６に記載の画素回路。
  8. 前記駆動トランジスタのゲートをフローティング状態とする手段と、
    前記電流供給トランジスタのゲートをフローティング状態とする手段と
    を具備する請求項２から請求項７の何れかに記載の画素回路。
  9. 請求項１から請求項８の何れかに記載の複数の画素回路を面状に配列してなる電気光学
    装置。
  10. 面状に配列された複数の画素回路と、
    前記複数の画素回路について共用されて当該各画素回路にバイアス電圧を供給するバイ
    アス回路と
    を具備し、前記複数の画素回路の各々は、
    電源から電流源に至る第１の経路と、
    前記電源から電気光学素子に至る第２の経路と、
    前記第１の経路に介挿された第１のトランジスタと、
    前記第１の経路に流れるデータ電流に応じた電圧を保持する第１の電圧保持素子と、
    前記第２の経路に介挿されてゲートが前記第１のトランジスタのゲートに接続された駆
    動トランジスタであって当該第２の経路に流れる駆動電流をゲートに接続された前記第１
    の電圧保持素子に保持された電圧に応じて制御する駆動トランジスタと、
    前記第１の経路に介挿されてドレインが前記第１のトランジスタのゲートに接続された
    第２のトランジスタと、
    前記第１の経路に流れるデータ電流に応じた電圧を保持する第２の電圧保持素子と、
    前記第２の経路に介挿されてゲートが前記第２のトランジスタのゲートに接続された電
    流供給トランジスタであって当該第２の経路に流れる駆動電流をゲートに接続された前記
    第２の電圧保持素子に保持された電圧に応じて制御する電流供給トランジスタと
    を有する電気光学装置。
  11. 面状に配列された複数の画素回路と、
    前記複数の画素回路について共用されて当該各画素回路にバイアス電圧を供給するバイ
    アス回路と
    を具備し、前記複数の画素回路の各々は、
    電源から電流源に至る第１の経路と、
    前記電源から電気光学素子に至る第２の経路と、
    前記第１の経路に介挿されてダイオード接続された第１のトランジスタと、
    前記第１の経路に流れるデータ電流に応じた電圧を保持する第１の電圧保持素子と、
    前記第２の経路に介挿されてゲートが前記第１のトランジスタのゲートに接続された駆
    動トランジスタであって当該第２の経路に流れる駆動電流をゲートに接続された前記第１
    の電圧保持素子に保持された電圧に応じて制御する駆動トランジスタと、
    前記第１の経路に介挿された第２のトランジスタと、
    前記第１の経路に流れるデータ電流に応じた電圧を保持する第２の電圧保持素子と、
    前記第２の経路に介挿されてゲートが前記第２のトランジスタのゲートに接続された電
    流供給トランジスタであって当該第２の経路に流れる駆動電流をゲートに接続された前記
    第２の電圧保持素子に保持された電圧に応じて制御する電流供給トランジスタと
    を有する電気光学装置。
  12. 請求項９から請求項１１の何れかに記載の電気光学装置を表示装置として備える電子機
    器。
JP2004226364A 2003-11-20 2004-08-03 画素回路、電気光学装置および電子機器 Pending JP2005181975A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004226364A JP2005181975A (ja) 2003-11-20 2004-08-03 画素回路、電気光学装置および電子機器
US10/969,850 US7502002B2 (en) 2003-11-20 2004-10-22 Pixel circuit, electro-optical device, and electronic apparatus
TW093134154A TWI251449B (en) 2003-11-20 2004-11-09 Pixel circuit, electro-optical device, and electronic equipment
KR1020040091233A KR100668268B1 (ko) 2003-11-20 2004-11-10 화소 회로, 전기 광학 장치 및 전자 기기
CNB2004100949785A CN100362555C (zh) 2003-11-20 2004-11-19 像素电路、电光学装置及其电子设备

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003390678 2003-11-20
JP2003395610 2003-11-26
JP2003395609 2003-11-26
JP2004226364A JP2005181975A (ja) 2003-11-20 2004-08-03 画素回路、電気光学装置および電子機器

Publications (1)

Publication Number Publication Date
JP2005181975A true JP2005181975A (ja) 2005-07-07

Family

ID=34637269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004226364A Pending JP2005181975A (ja) 2003-11-20 2004-08-03 画素回路、電気光学装置および電子機器

Country Status (5)

Country Link
US (1) US7502002B2 (ja)
JP (1) JP2005181975A (ja)
KR (1) KR100668268B1 (ja)
CN (1) CN100362555C (ja)
TW (1) TWI251449B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007076082A (ja) * 2005-09-13 2007-03-29 Seiko Epson Corp 光ヘッド、その駆動方法および画像形成装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006059813A1 (en) * 2004-12-03 2006-06-08 Seoul National University Industry Foundation Picture element structure of current programming method type active matrix organic emitting diode display and driving method of data line
TWI271115B (en) * 2005-08-30 2007-01-11 Au Optronics Corp Active display and driving circuit of a pixel thereof
US20070126663A1 (en) * 2005-12-07 2007-06-07 Gyu Hyun Kim Pixel driving circuit with threshold voltage compensation circuit
JP5124985B2 (ja) * 2006-05-23 2013-01-23 ソニー株式会社 画像表示装置
GB2439584A (en) * 2006-06-30 2008-01-02 Cambridge Display Tech Ltd Active Matrix Organic Electro-Optic Devices
JP2008046377A (ja) * 2006-08-17 2008-02-28 Sony Corp 表示装置
KR101752640B1 (ko) 2009-03-27 2017-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
CN105139799B (zh) * 2015-06-26 2018-02-06 中山大学 一种amoled显示像素点驱动电路及其驱动方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02912A (ja) * 1988-03-30 1990-01-05 Ricoh Co Ltd 液晶表示装置
FR2703856B1 (fr) * 1993-04-09 1995-06-30 Sgs Thomson Microelectronics Architecture d'amplificateur et application a un generateur de tension de bande interdite .
JP3156664B2 (ja) * 1998-03-25 2001-04-16 日本電気株式会社 基準電圧発生回路
US7379039B2 (en) * 1999-07-14 2008-05-27 Sony Corporation Current drive circuit and display device using same pixel circuit, and drive method
TW526455B (en) 1999-07-14 2003-04-01 Sony Corp Current drive circuit and display comprising the same, pixel circuit, and drive method
JP2001147659A (ja) * 1999-11-18 2001-05-29 Sony Corp 表示装置
KR100568016B1 (ko) * 2000-07-07 2006-04-07 세이코 엡슨 가부시키가이샤 유기 전계 발광 표시장치용 전류 샘플링 회로
JP2003005710A (ja) * 2001-06-25 2003-01-08 Nec Corp 電流駆動回路及び画像表示装置
JP4556354B2 (ja) 2001-07-09 2010-10-06 セイコーエプソン株式会社 駆動回路、装置、及び電子機器
CN100371962C (zh) * 2001-08-29 2008-02-27 株式会社半导体能源研究所 发光器件、发光器件驱动方法、以及电子设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007076082A (ja) * 2005-09-13 2007-03-29 Seiko Epson Corp 光ヘッド、その駆動方法および画像形成装置

Also Published As

Publication number Publication date
CN1619624A (zh) 2005-05-25
US7502002B2 (en) 2009-03-10
US20050122052A1 (en) 2005-06-09
TWI251449B (en) 2006-03-11
KR100668268B1 (ko) 2007-01-12
CN100362555C (zh) 2008-01-16
KR20050049347A (ko) 2005-05-25
TW200518630A (en) 2005-06-01

Similar Documents

Publication Publication Date Title
JP3772889B2 (ja) 電気光学装置およびその駆動装置
US7425937B2 (en) Device and driving method thereof
JP4628447B2 (ja) 半導体装置
US7319443B2 (en) Current source circuit, display device using the same and driving method thereof
JP2020016905A (ja) 表示装置
JP2007025523A (ja) 電子装置、電気光学装置および電子機器
US7259593B2 (en) Unit circuit, method of controlling unit circuit, electronic device, and electronic apparatus
KR20070057020A (ko) 화상 표시 장치
JP4039441B2 (ja) 電気光学装置および電子機器
JP2005208229A (ja) 駆動回路、電気光学装置及び電気光学装置の駆動方法、並びに電子機器
JP5007490B2 (ja) 画素回路、及びその駆動方法、発光装置、並びに電子機器
KR100668268B1 (ko) 화소 회로, 전기 광학 장치 및 전자 기기
JP4843203B2 (ja) アクティブマトリクス型表示装置
JP4889205B2 (ja) アクティブマトリクス型表示装置
JP2004361935A (ja) 半導体装置およびその駆動方法
JP2003330412A (ja) アクティブマトリックス型ディスプレイ及びスイッチ回路
JP4784050B2 (ja) 電子回路、その制御方法、電気光学装置および電子機器
JP4774726B2 (ja) 電気光学装置、その駆動方法および電子機器
KR20200016663A (ko) 표시 장치
JP2004004638A (ja) 発光装置の駆動方法
JP2006243098A (ja) 駆動回路、電気光学装置及びこれを有する電子機器
JP2006293216A (ja) 単位回路、その制御方法、電子装置、電気光学装置、及び電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070913

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080430